WO2014110853A1 - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
WO2014110853A1
WO2014110853A1 PCT/CN2013/071637 CN2013071637W WO2014110853A1 WO 2014110853 A1 WO2014110853 A1 WO 2014110853A1 CN 2013071637 W CN2013071637 W CN 2013071637W WO 2014110853 A1 WO2014110853 A1 WO 2014110853A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gate
fin
substrate
fin structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2013/071637
Other languages
English (en)
French (fr)
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to US14/760,587 priority Critical patent/US20150357468A1/en
Publication of WO2014110853A1 publication Critical patent/WO2014110853A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step

Definitions

  • the present disclosure relates to the field of semiconductors, and more particularly to a semiconductor device and a method of fabricating the same. Background technique
  • a three-dimensional semiconductor device such as a FinFET (Fin Field Effect Transistor) has been proposed.
  • a FinFET Fin Field Effect Transistor
  • a FinFET includes a fin that is vertically formed on a substrate and a gate stack that intersects the fin. Additionally, an isolation layer is formed over the substrate to isolate the gate stack from the substrate. Therefore, the bottom of the fin is surrounded by the isolation layer, so that it is difficult to effectively control the bottom of the fin. As a result, leakage current between the source and the drain via the bottom of the fin is apt to occur.
  • PTS punch-through barrier
  • a method of fabricating a semiconductor device comprising: forming a fin structure on a substrate; forming an isolation layer on the substrate, the isolation layer exposing a portion of the fin structure, and exposing the fin structure Partially serving as a fin of the semiconductor device; forming a sacrificial gate conductor layer on the isolation layer, the sacrificial gate conductor layer intersecting the fin structure via the sacrificial gate dielectric layer; forming a gate spacer on the sidewall of the sacrificial gate conductor layer; Forming a dielectric layer on the isolation layer, and planarizing the dielectric layer to expose the sacrificial gate conductor layer; selectively removing the sacrificial gate conductor layer to form a gate trench inside the gate spacer; passing the gate trench under the fin A via barrier is formed in the region; and a gate conductor is formed in the gate trench.
  • a semiconductor device comprising: a fin structure formed on a substrate; an isolation layer formed on the substrate, the isolation layer exposing a portion of the fin structure, the fin junction The exposed portion of the structure serves as a fin of the semiconductor device; and a gate stack formed on the isolation layer that intersects the fin, wherein a via barrier is formed only in a region below a portion where the fin intersects the gate stack.
  • the formed PTS is self-aligned below the channel region, so that leakage current between the source and the drain can be effectively reduced. In addition, this is not formed under the source and drain regions.
  • FIGS. 1-14 are schematic diagrams showing a flow of fabricating a semiconductor device in accordance with an embodiment of the present disclosure. detailed description
  • a layer/element when a layer/element is referred to as being "on" another layer/element, the layer/element may be located directly on the other layer/element, or a central layer may be present between them. element. In addition, if a layer/element is "on” another layer/element, the layer/element may be "under” the other layer/element when the orientation is reversed.
  • a semiconductor device can include a substrate, a fin structure formed on the substrate, and a gate stack that intersects the fin structure.
  • the gate stack can be isolated from the substrate by an isolation layer.
  • the isolation layer may expose a portion of the fin structure, and the exposed portion of the fin structure may serve as a true fin of the semiconductor device.
  • the semiconductor device may include a punch-through barrier formed only under the channel region
  • PTS PTS
  • PTS PTS
  • Such PTS can be formed, for example, by the self-aligned techniques described herein.
  • such a self-alignment technique can be implemented by combining a replacement gate technique.
  • a PTS can be formed by ion implantation through a replacement gate trench (or hole) formed in accordance with a replacement gate technique.
  • the formed PTS is located below the replacement gate trench in which the true gate stack is subsequently formed, and thus is self-aligned below the channel region (in the device including the fin, the region or region where the fin intersects the gate stack) .
  • the fin structure can be formed on the substrate (eg, by patterning the substrate).
  • the sacrificial gate stack can then be formed according to the replacement gate technique.
  • an isolation layer can be formed over the substrate, the isolation layer surrounding the bottom of the fin structure and exposing the remainder of the fin structure (the exposed portion of the fin structure serving as the true fin of the final device).
  • a sacrificial gate stack is formed on the isolation layer.
  • the sacrificial gate stack can include, for example, a sacrificial gate dielectric layer and a sacrificial gate conductor layer.
  • a gate spacer is formed on the sidewall of the sacrificial gate stack.
  • a dielectric layer is formed on the isolation layer and planarized, for example, chemical mechanical polishing
  • CMP CMP to expose the sacrificial gate stack. Thereafter, the sacrificial gate conductor layer can be selectively removed to form a gate trench (or hole) inside the gate spacer.
  • the PTS can be formed via the gate trench (or hole), for example by ion implantation. Due to the presence of the dielectric layer, ions are only substantially implanted into the area below the gate trench (or hole).
  • the isolation layer may be formed by depositing a dielectric material on the substrate and then etching back.
  • the dielectric material may be planarized by sputtering, such as Ar or N plasma sputtering, prior to etch back. A flatter surface can be achieved by this sputtering planarization process instead of the conventional CMP planarization process.
  • a strain source/drain technique can also be applied.
  • the fin structure can be selectively etched by sacrificing the gate stack as a mask.
  • a semiconductor layer can be formed by epitaxial growth to form source and drain regions.
  • source and drain regions can stress the channel region (e.g., apply a compressive stress to a p-type device; and apply a tensile stress to an n-type device) to enhance device performance.
  • the substrate 1000 can be a substrate of various forms, such as However, it is not limited to a bulk semiconductor material substrate such as a bulk Si substrate, a semiconductor-on-insulator (SOI) substrate, a SiGe substrate, or the like.
  • a bulk Si substrate will be described as an example for convenience of explanation.
  • well region 1000-1 may be formed in substrate 1000.
  • an n-type well region can be formed; and for an n-type device, a p-type well region can be formed.
  • the n-type well region can be formed by implanting an n-type impurity such as P or As in the substrate 1000, and the p-type well region can be formed by implanting a p-type impurity such as B in the substrate 1000. If necessary, annealing can also be performed after the implantation.
  • annealing can also be performed after the implantation.
  • the substrate 1000 can be patterned to form a fin structure.
  • a patterned photoresist 1002 is formed on the substrate 1000 as designed.
  • photoresist 1002 is patterned into a series of parallel equally spaced lines.
  • the substrate 1000 is etched by, for example, reactive ion etching (RIE) using the patterned photoresist 1002 as a mask to form a fin structure 1004.
  • RIE reactive ion etching
  • etching of the substrate 1000 can be performed into the well region 1000-1.
  • the photoresist 1002 can be removed.
  • the shape of the trench (between the fin structures 1004) formed by etching is not necessarily the regular rectangular shape shown in FIG. 2, and may be, for example, a taper that gradually becomes smaller from top to bottom. Table shape.
  • the position and number of fin structures formed are not limited to the example shown in Fig. 2.
  • the fin structure is not limited to being formed by directly patterning the substrate.
  • an additional semiconductor layer can be epitaxially grown on the substrate, and the additional semiconductor layer can be patterned to form a fin structure. If there is sufficient etch selectivity between the additional semiconductor layer and the substrate, the patterning can be substantially stopped on the substrate when patterning the fin structure, thereby achieving more precise control of the height of the fin structure. .
  • the expression "forming a fin structure on a substrate” includes forming a fin structure on the substrate in any suitable manner.
  • a sacrificial gate stack intersecting the fin structure may be formed in accordance with the replacement gate process.
  • dielectric layer 1006 can be formed over the substrate, such as by deposition, to cover the formed fin structure 1004.
  • dielectric layer 1006 can include an oxide such as silicon oxide.
  • the dielectric layer 1006 may be sputtered to planarize the dielectric layer 1006.
  • sputtering may use a plasma such as an Ar or N plasma.
  • the cutting speed of the dielectric layer 1006, the sputtering parameters such as the sputtering power, the gas pressure, and the like can be controlled according to plasma sputtering to determine the time during which the plasma sputtering is performed, so that the plasma sputtering can be performed for a certain period of time.
  • the segments are to sufficiently smooth the surface of the dielectric layer 1006.
  • plasma sputtering may end before reaching the top surface of the fin structure 1004 to avoid excessive damage to the fin structure 1004.
  • the top mask of the dielectric layer 1006 has sufficient flatness, and its undulations can be controlled, for example, within a few nanometers.
  • the dielectric layer 1006 may be etched back (eg, RIE) to expose a portion of the fin structure 1004, the exposed Part of it can then be used as the fin of the final device.
  • the remaining dielectric layer 1006 constitutes an isolation layer. Since the surface of the dielectric layer 1006 is smoothed by sputtering before etch back, the surface of the spacer layer 1006 remains substantially uniform on the substrate after etch back.
  • the isolation layer 1006 preferably slightly exposes the well region. That is, the top surface of the isolation layer 1006 is slightly lower than the top surface of the well region 1000-1 (the height difference between them is not shown in the drawing).
  • a sacrificial gate stack intersecting the fins may be formed on the isolation layer 1006. For example, this can be done as follows.
  • a sacrificial gate dielectric layer 1008 is formed, for example, by deposition.
  • the sacrificial gate dielectric layer 1008 can include an oxide having a thickness of about 0.8-1.5 nm.
  • the sacrificial gate dielectric layer 1008 can also include portions that extend over the top surface of the isolation layer 1006.
  • the sacrificial gate conductor layer 1010 is formed, for example, by deposition.
  • the sacrificial gate conductor layer 1010 may include polysilicon.
  • the sacrificial gate conductor layer 1010 can fill the gap between the fins and can be planarized, such as chemical mechanical polishing (CMP).
  • FIG. 7 shows a cross-sectional view taken along line BB' in FIG. 7(a)
  • the sacrificial gate conductor layer 1010 is patterned to define a sacrificial gate stack.
  • the sacrificial gate conductor layer 1010 is patterned into a strip that intersects the fin structure.
  • the subsequent sacrificial gate conductor layer 1010 is a mask, and the sacrificial gate dielectric layer 1008 is further patterned.
  • a gate spacer 1012 may be formed on the sidewall of the sacrificial gate conductor layer 1010.
  • the gate spacer 1012 can be formed by depositing a nitride (e.g., silicon nitride) having a thickness of about 5 to 20 nm and then performing RIE on the nitride.
  • a nitride e.g., silicon nitride
  • RIE reactive etching
  • strain source/drain techniques can be utilized in accordance with an example of the present disclosure.
  • the exposed sacrificial gate dielectric layer 1008 is first selectively removed (e.g., RIE).
  • RIE etching-reactive ion ion ion ion ion ion ion ion ion ion ion ion ion ion ion ion ion ion etching etching of the sacrificial gate dielectric layer 1008 .
  • the sacrificial gate dielectric layer is further patterned with the sacrificial gate conductor as a mask, which is no longer required.
  • Portions of the fin structure 1004 exposed by the removal of the sacrificial gate dielectric layer 1008 can then be selectively removed (e.g., RIE). This portion of the fin structure 1004 can be etched to reach the well region 1000-1. Due to the presence of the sacrificial gate stack (sacrificial gate dielectric layer, sacrificial gate conductor) and gate spacers, the fin structure 1004 can remain below the sacrificial gate stack. It is to be noted here that although the edge of the etched fin structure 1004 is shown as being completely aligned with the edge of the gate spacer 1012 in Fig. 9, the present disclosure is not limited thereto. For example, due to the lateral action of the etch (which may be small), the edge of the etched fin structure 1004 is retracted inwardly relative to the edge of the gate spacer 1012.
  • the semiconductor layer 1014 may be formed on the exposed fin structure portion by, for example, epitaxy. Source/drain regions may then be formed in the semiconductor layer 1014.
  • the semiconductor layer 1014 may be doped in situ while being grown. For example, for an n-type device, n-type in-situ doping can be performed; and for a p-type device, p-type in-situ doping can be performed. Additionally, to further enhance performance, the semiconductor layer 1014 can include a different material than the fin structure 1004 to enable stress to be applied to the fins 1004 where the channel regions of the device will be formed.
  • the semiconductor layer 1014 may include Si:C (the atomic percentage of C is, for example, about 0.2 to 2%) to apply tensile stress; for a p-type device, the semiconductor layer 1014 may include SiGe (for example, an atomic percentage of Ge is about 15-75%) to apply a pressure Stress.
  • the semiconductor layer 1014 is illustrated as a fin corresponding to the fin structure 1004 in the drawing (for example, a portion indicated by a broken line in FIGS. 11(a), 12(a), 14(a)), The disclosure is not limited to this.
  • the semiconductor layer 1014 may be grown to be broadened in the lateral direction to some extent.
  • the growth of the semiconductor layer 1014 may also occur on the top surface of the sacrificial gate conductor layer 1010. This is not shown in the drawings.
  • strain source/drain technique is described above, the present disclosure is not limited thereto.
  • the fin structure 1004 may be retained.
  • source/drain implantation can be performed by sacrificing the gate stack and the gate spacer as a mask to form source/drain regions.
  • a dielectric layer 1016 is formed, for example, by deposition.
  • the dielectric layer 1016 can comprise, for example, an oxide.
  • the dielectric layer 1016 is subjected to a planarization process such as CMP.
  • the CMP can be stopped at the gate spacer 1012 to expose the sacrificial gate conductor layer 1010.
  • Fig. 12 shows a cross-sectional view taken along line BB' in Fig. 12(a)
  • Fig. 12(c) shows a cross-sectional view taken along line CC' in Fig. 12(a)
  • the sacrificial gate conductor 1010 is selectively removed, for example, by a TMAH solution, thereby forming a gate trench 1018 inside the gate spacer 1012.
  • the sacrificial gate dielectric layer 1008 is preferably retained to reduce damage to the fin structure 1004 during subsequent ion implantation.
  • a punch-through barrier (PTS) 1020 can be formed by implantation through the gate trench 1018.
  • a p-type dopant such as 8, BF 2 or In
  • an n-type dopant such as 8 or ?
  • Ion implantation can be perpendicular to the surface of the substrate.
  • the parameters of the ion implantation are controlled such that the PTS is formed in a portion of the fin structure 1004 that is below the surface of the isolation layer 1006 and has a desired doping concentration. It should be noted that due to the shape factor (elongated shape) of the fin structure 1004, a part of the dopant (ion or element) may be scattered from the exposed portion of the fin structure, thereby facilitating the formation of a steep doping profile in the depth direction. . Annealing such as spike annealing, laser annealing, and/or rapid annealing may be performed to activate the implanted dopant. This PTS helps to reduce source and drain leakage.
  • Figure 13(b) As shown, due to the presence of the dielectric layer 1016, the PTS 1020 is self-aligned under the gate trench 1018, and no PTS is formed in the region below the semiconductor layer 1014 used to form the source and drain regions.
  • a gate conductor layer 1024 may be formed in the gate trench 1018 to form a final gate stack.
  • the sacrificial gate dielectric layer 1008 can also be removed, and the gate dielectric layer 1022 and the gate conductor layer 1024 are sequentially formed in the gate trench 1018.
  • the gate dielectric layer 1022 can comprise a high K gate dielectric such as HfO 2 having a thickness of about 1-5 nm.
  • Gate conductor layer 1024 can include a metal gate conductor.
  • a function adjustment layer (not shown) can also be formed between the gate dielectric layer 1022 and the gate conductor layer 1024.
  • the semiconductor device can include a fin structure 1004 formed on a substrate 1000.
  • the semiconductor device can also include an isolation layer 1006 formed over the substrate 1000, the isolation layer 1006 exposing a portion of the fin structure 1004.
  • the exposed portion of the fin structure 1004 can be used as a fin of the semiconductor device.
  • the semiconductor device can also include a gate stack (including gate dielectric layer 1022 and gate conductor layer 1024) formed on isolation layer 1006 that intersects fin 1004.
  • the semiconductor device further includes a PTS 1020 that is self-aligned below the channel region (corresponding to the portion of the fin 1004 that intersects the gate stack).
  • the portion of the fin structure 1004 exposed by the isolation layer 1006 (the above-mentioned "fin") is left under the gate stack and the gate spacer, and a semiconductor layer is formed on the opposite side of the fin. 1014, used to form source/drain regions.
  • the semiconductor layer 1014 may be formed in a fin shape.
  • a well region 1000-1 may be formed in the substrate 1000.
  • the PTS 1020 may include the same doping type as the well region 1000-1, and the doping concentration is greater than the impurity concentration of the well region 1000-1.

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

提供一种半导体器件及其制造方法。器件包括：在衬底（1000）上形成的鳍状结构；在衬底上形成的隔离层（1006），该隔离层（1006）露出鳍状结构的一部分，鳍状结构的露出部分用作该半导体器件的鳍（1004）；以及在隔离层（1006）上形成的与鳍（1004）相交的栅堆叠，其中，仅在鳍（1004）与栅堆叠相交的部分下方的区域中形成有穿通阻挡部（1020）。

Description

半导体器件及其制造方法
本申请要求了 2013年 1月 15日提交的、 申请号为 201310013932.5、发明 名称为 "半导体器件及其制造方法" 的中国专利申请的优先权， 其全部内容通 过引用结合在本申请中。 技术领域
本公开涉及半导体领域， 更具体地， 涉及一种半导体器件及其制造方法。 背景技术
随着平面型半导体器件的尺寸越来越小， 短沟道效应愈加明显。 为此， 提 出了立体型半导体器件如 FinFET (鰭式场效应晶体管）。 一般而言， FinFET 包括在衬底上竖直形成的鰭以及与鰭相交的栅堆叠。 另外，衬底上形成有隔离 层， 以隔离栅堆叠与衬底。 因此， 鰭的底部被隔离层所包围， 从而栅难以有效 控制鰭的底部。 结果， 易于出现源和漏之间经由鰭底部的漏电流。
通常， 可以釆用穿通阻挡部（PTS )来减小这种漏电流。 但是， 这种 PTS 的引入增大了带间泄漏 （ band-to-band leakage )和结泄漏。 发明内容
本公开的目的至少部分地在于提供一种半导体器件及其制造方法。
根据本公开的一个方面， 提供了一种制造半导体器件的方法， 包括： 在衬 底上形成鰭状结构； 在衬底上形成隔离层， 隔离层露出鰭状结构的一部分， 鰭 状结构的露出部分用作该半导体器件的鰭； 在隔离层上形成牺牲栅导体层， 所 述牺牲栅导体层经由牺牲栅介质层与鰭状结构相交；在牺牲栅导体层的侧壁上 形成栅侧墙； 在隔离层上形成电介质层， 并对电介质层进行平坦化， 以露出牺 牲栅导体层； 选择性地去除牺牲栅导体层， 从而在栅侧墙内侧形成栅槽； 经由 栅槽， 在鰭下方的区域中形成穿通阻挡部； 以及在栅槽中形成栅导体。
根据本公开的另一方面， 提供了一种半导体器件， 包括： 在衬底上形成的 鰭状结构； 在衬底上形成的隔离层， 该隔离层露出鰭状结构的一部分， 鰭状结 构的露出部分用作该半导体器件的鰭；以及在隔离层上形成的与鰭相交的栅堆 叠， 其中， 仅在鰭与栅堆叠相交的部分下方的区域中形成有穿通阻挡部。
根据本发明的示例性实施例， 所形成的 PTS 自对准于沟道区下方， 从而 可以有效降低源和漏之间的漏电流。 另外， 由于在源、 漏区下方并不形成这种
PTS , 从而可以有效降低带间泄漏和结泄漏。 附图说明
通过以下参照附图对本公开实施例的描述， 本公开的上述以及其他目的、 特征和优点将更为清楚， 在附图中：
图 1-14是示出了根据本公开实施例的制造半导体器件流程的示意图。 具体实施方式
以下， 将参照附图来描述本公开的实施例。 但是应该理解， 这些描述只是 示例性的， 而并非要限制本公开的范围。 此外， 在以下说明中， 省略了对公知 结构和技术的描述， 以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比 例绘制的， 其中为了清楚表达的目的， 放大了某些细节， 并且可能省略了某些 细节。 图中所示出的各种区域、 层的形状以及它们之间的相对大小、位置关系 仅是示例性的， 实际中可能由于制造公差或技术限制而有所偏差， 并且本领域 技术人员根据实际所需可以另外设计具有不同形状、 大小、 相对位置的区域 / 层。
在本公开的上下文中， 当将一层 /元件称作位于另一层 /元件 "上" 时， 该 层 /元件可以直接位于该另一层 /元件上， 或者它们之间可以存在居中层 /元件。 另外，如果在一种朝向中一层 /元件位于另一层 /元件"上"，那么当调转朝向时， 该层 /元件可以位于该另一层 /元件 "下"。
根据本公开的实施例，提供了一种半导体器件， 该半导体器件可以包括衬 底、在衬底上形成的鰭状结构以及与鰭状结构相交的栅堆叠。栅堆叠可以通过 隔离层与衬底相隔离。 隔离层可以露出鰭状结构的一部分，鰭状结构的该露出 部分可以用作该半导体器件的真正鰭。 为防止源漏区之间经由鰭底部的泄漏， 并同时降低源 /漏区与衬底之间的 结电容和结泄漏， 该半导体器件可以包括仅在沟道区下方形成的穿通阻挡部
( PTS )。 这种 PTS例如可以通过本文所述的自对准技术来形成。
根据本公开的实施例， 这种自对准技术可以通过结合替代栅技术来实现。 例如， 这种 PTS可以经由根据替代栅技术形成的替代栅槽（或孔）， 进行离子 注入来形成。 这样， 所形成的 PTS位于替代栅槽（在其中随后形成真正的栅 堆叠）下方， 并因此自对准于沟道区（在包括鰭的器件中， 鰭与栅堆叠相交的 区 i或） 下方。
具体地， 可以在衬底上（例如， 通过对衬底进行构图）形成鰭状结构。 然 后，可以根据替代栅技术，形成牺牲栅堆叠。例如，可以在衬底上形成隔离层， 隔离层包围鰭状结构的底部， 并露出鰭状结构的剩余部分（鰭状结构的露出部 分用作最终器件的真正鰭）。 在隔离层上形成牺牲栅堆叠。 该牺牲栅堆叠例如 可以包括牺牲栅介质层和牺牲栅导体层。 在牺牲栅堆叠的侧壁上形成栅侧墙。 然后， 在隔离层上形成电介质层， 并对其进行平坦化例如化学机械抛光
( CMP ), 以露出牺牲栅堆叠。 之后， 可以选择性去除牺牲栅导体层， 从而在 栅侧墙内侧形成栅槽（或孔）。 可以经由该栅槽（或孔）， 例如通过离子注入来 形成 PTS。 由于电介质层的存在， 离子基本上仅注入到位于栅槽（或孔）下方 的区域中。
根据本公开的实施例，隔离层可以通过在衬底上淀积电介质材料然后回蚀 来形成。 在回蚀之前， 可以通过溅射（sputtering ), 例如 Ar或 N等离子体溅 射， 对电介质材料进行平坦化处理。 通过这种溅射平坦化处理， 而非常规的 CMP平坦化处理， 可以实现更加平坦的表面。
根据本公开的实施例， 还可以应用应变源 /漏技术。 例如， 在形成牺牲栅 堆叠之后， 可以牺牲栅堆叠为掩模， 对鰭状结构进行选择性刻蚀。 然后， 可以 通过外延生长形成一半导体层， 用以形成源、 漏区。 这种源、 漏区可以向沟道 区施加应力（例如， 对于 p型器件， 施加压应力； 而对于 n型器件， 施加拉应 力）， 以增强器件性能。
本公开可以各种形式呈现， 以下将描述其中一些示例。
如图 1所示， 提供衬底 1000。 该衬底 1000可以是各种形式的衬底， 例如 但不限于体半导体材料衬底如体 Si衬底、 绝缘体上半导体（ SOI )衬底、 SiGe 衬底等。 在以下的描述中， 为方便说明， 以体 Si衬底为例进行描述。
根据本公开的一些示例， 可以在衬底 1000中形成阱区 1000-1。 例如， 对 于 p型器件，可以形成 n型阱区； 而对于 n型器件，可以形成 p型阱区。例如， n型阱区可以通过在衬底 1000中注入 n型杂质如 P或 As来形成， p型阱区可 以通过在衬底 1000中注入 p型杂质如 B来形成。 如果需要， 在注入之后还可 以进行退火。 本领域技术人员能够想到多种方式来形成 n型阱、 p型阱， 在此 不再赘述。
接下来， 可以对衬底 1000进行构图， 以形成鰭状结构。 例如， 这可以如 下进行。 具体地， 在衬底 1000上按设计形成构图的光刻胶 1002。 通常， 光刻 胶 1002被构图为一系列平行的等间距线条。 然后， 如图 2所示， 以构图的光 刻胶 1002为掩模， 对衬底 1000进行刻蚀例如反应离子刻蚀 （RIE ), 从而形 成鰭状结构 1004。在此，对衬底 1000的刻蚀可以进行到阱区 1000-1中。之后， 可以去除光刻胶 1002。
这里需要指出的是， 通过刻蚀所形成的 （鰭状结构 1004之间的） 沟槽的 形状不一定是图 2中所示的规则矩形形状，可以是例如从上到下逐渐变小的锥 台形。 另外， 所形成的鰭状结构的位置和数目不限于图 2所示的示例。
另外， 鰭状结构不限于通过直接对衬底进行构图来形成。 例如， 可以在衬 底上外延生长另外的半导体层， 对该另外的半导体层进行构图来形成鰭状结 构。如果该另外的半导体层与衬底之间具有足够的刻蚀选择性， 则在对鰭状结 构进行构图时， 可以使构图基本上停止于衬底，从而实现对鰭状结构高度的较 精确控制。
因此， 在本公开中， 表述 "在衬底上形成鰭状结构" 包括以任何适当的方 式在衬底上形成鰭状结构。
在通过上述处理形成鰭状结构之后， 可以按照替代栅工艺， 形成与鰭状结 构相交的牺牲栅堆叠。
为了隔离栅堆叠和衬底，在衬底上首先形成隔离层。具体地，如图 3所示， 可以在衬底上例如通过淀积形成电介质层 1006,以覆盖形成的鰭状结构 1004。 例如， 电介质层 1006可以包括氧化物 （如氧化硅）。 然后， 如图 4所示， 可以对电介质层 1006进行溅射， 来对电介质层 1006 进行平坦化处理。 例如， 溅射可以使用等离子体， 如 Ar或 N等离子体。 在此， 例如可以根据等离子体溅射对电介质层 1006的切削速度， 控制溅射参数例如 溅射功率和气压等， 来确定进行等离子体溅射的时间，使得等离子体溅射能够 执行一定的时间段以充分平滑电介质层 1006的表面。 另一方面， 在图 4所示 的示例中， 等离子体溅射可以在到达鰭状结构 1004的顶面之前结束， 以避免 对鰭状结构 1004造成过多的损伤。
尽管在图 4中示出了微观上的起伏， 但是事实上电介质层 1006的顶面具 有充分的平坦度， 其起伏可以控制在例如几个纳米之内。
根据本公开的另一实施例，还可以根据需要，对通过溅射平坦化后的电介 质层 1006进行少许 CMP。
在电介质层 1006的表面通过等离子体溅射而变得充分平滑之后， 如图 5 所示， 可以对电介质层 1006 进行回蚀 （例如， RIE ), 以露出鰭状结构 1004 的一部分， 该露出的部分随后可以用作最终器件的鰭。 剩余的电介质层 1006 构成隔离层。 由于回蚀之前电介质层 1006的表面通过溅射而变得平滑， 所以 回蚀之后隔离层 1006的表面在衬底上基本上保持一致。在衬底 1000中形成阱 区 1000-1的情况下， 隔离层 1006优选稍稍露出阱区。 即， 隔离层 1006的顶 面略低于阱区 1000-1的顶面 （附图中没有示出它们之间的高度差）。
随后， 可以在隔离层 1006上形成与鰭相交的牺牲栅堆叠。 例如， 这可以 如下进行。
具体地， 如图 6所示， 例如通过淀积， 形成牺牲栅介质层 1008。 例如， 牺牲栅介质层 1008可以包括氧化物， 厚度为约 0.8-1.5nm。 在图 6所示的示例 中， 仅示出了 " Π " 形的牺牲栅介质层 1008。 但是， 牺牲栅介质层 1008也可 以包括在隔离层 1006的顶面上延伸的部分。 然后， 例如通过淀积， 形成牺牲 栅导体层 1010。例如，牺牲栅导体层 1010可以包括多晶硅。牺牲栅导体层 1010 可以填充鰭之间的间隙， 并可以进行平坦化处理例如化学机械抛光（ CMP )。
之后， 如图 7 (图 7 ( b )示出了沿图 7 ( a ) 中 BB'线的截面图）所示， 对 牺牲栅导体层 1010进行构图， 以限定牺牲栅堆叠。 在图 7的示例中， 牺牲栅 导体层 1010被构图为与鰭状结构相交的条形。 根据另一实施例， 还可以构图 后的牺牲栅导体层 1010为掩模， 进一步对牺牲栅介质层 1008进行构图。
接下来， 如图 8所示 （图 8 ( b )示出了沿图 8 ( a ) 中 CC'线的截面图）， 可以在牺牲栅导体层 1010的侧壁上形成栅侧墙 1012。 例如， 可以通过淀积形 成厚度约为 5-20nm的氮化物（如氮化硅）， 然后对氮化物进行 RIE, 来形成栅 侧墙 1012。 本领域技术人员知道多种方式来形成这种栅侧墙， 在此不再赘述。 在鰭状结构之间的沟槽为从上到下逐渐变小的锥台形时（由于刻蚀的特性，通 常为这样的情况）， 侧墙 1012基本上不会形成于鰭状结构的侧壁上。
为改善器件的性能， 根据本公开的一示例， 可以利用应变源 /漏技术。 具 体地， 如图 9所示， 首先选择性去除（例如， RIE )暴露在外的牺牲栅介质层 1008。在牺牲栅介质层 1008和隔离层 1006均包括氧化物的情况下， 由于牺牲 栅介质层 1008较薄， 因此对牺牲栅介质层 1008的 RIE基本上不会影响隔离 层 1006。 在以上形成牺牲栅堆叠的过程中， 以牺牲栅导体为掩模进一步构图 牺牲栅介质层的情况下， 不再需要该操作。
然后， 可以选择性去除（例如， RIE ) 由于牺牲栅介质层 1008 的去除而 露出的鰭状结构 1004的部分。对鰭状结构 1004该部分的刻蚀可以进行至到达 阱区 1000-1。 由于牺牲栅堆叠（牺牲栅介质层、牺牲栅导体）和栅侧墙的存在， 鰭状结构 1004可以留于牺牲栅堆叠下方。 这里需要指出的是， 尽管在图 9中 将刻蚀后鰭状结构 1004的边缘示出为与栅侧墙 1012的边缘完全对准，但是本 公开不限于此。 例如， 由于刻蚀的横向作用 （可能很小）， 从而刻蚀后鰭状结 构 1004的边缘相对于栅侧墙 1012的边缘向里缩进。
接下来， 如图 10所示， 例如可以通过外延， 在露出的鰭状结构部分上形 成半导体层 1014。 随后可以在该半导体层 1014中形成源 /漏区。根据本公开的 一实施例， 可以在生长半导体层 1014的同时， 对其进行原位掺杂。 例如， 对 于 n型器件， 可以进行 n型原位掺杂； 而对于 p型器件， 可以进行 p型原位掺 杂。另外，为了进一步提升性能，半导体层 1014可以包括不同于鰭状结构 1004 的材料， 以便能够向鰭 1004 (其中将形成器件的沟道区）施加应力。 例如， 在鰭状结构 1004包括 Si的情况下， 对于 n型器件， 半导体层 1014可以包括 Si:C ( C的原子百分比例如为约 0.2-2% ), 以施加拉应力； 对于 p型器件， 半 导体层 1014可以包括 SiGe (例如， Ge的原子百分比为约 15-75% ), 以施加压 应力。
尽管在附图中将半导体层 1014示出为与鰭状结构 1004相对应的鰭状（例 如， 图 11 (a)、 12 (a)、 14 (a) 中的虚线所示部位）， 但是本公开不限于此。 例如， 为了方便制造与源 /漏区的接触， 可以将半导体层 1014生长为在横向上 展宽一定程度。
在牺牲栅导体层 1010包括多晶硅的情况下，半导体层 1014的生长可能也 会发生在牺牲栅导体层 1010的顶面上。 这在附图中并未示出。
这里需要指出的是， 尽管以上描述了应变源 /漏技术， 但是本公开不限于 此。 例如， 可以不进行图 9-10的操作， 而是保留鰭状结构 1004。 在这种情况 下， 可以牺牲栅堆叠和栅侧墙为掩模， 进行源 /漏注入， 来形成源 /漏区。
接下来， 如图 11 (图 11 (b)示出了沿图 11 (a) 中 CC'线的截面图） 所 示， 例如通过淀积， 形成电介质层 1016。 该电介质层 1016例如可以包括氧化 物。 随后， 对该电介质层 1016进行平坦化处理例如 CMP。 该 CMP可以停止 于栅侧墙 1012, 从而露出牺牲栅导体层 1010。
随后， 如图 12 (图 12 (b)示出了沿图 12 (a) 中 BB'线的截面图， 图 12 (c)示出了沿图 12 (a) 中 CC'线的截面图）所示， 例如通过 TMAH溶液， 选择性去除牺牲栅导体 1010,从而在栅侧墙 1012内侧形成了栅槽 1018。这里， 优选地可以保留牺牲栅介质层 1008, 以在随后的离子注入过程中减小对鰭状 结构 1004的损伤。
然后， 如图 13 (图 13 (a)示出了与图 12 (b)的截面图相对应的截面图， 图 13 (b)示出了与图 12 (c) 中的截面图相对应的截面图） 所示， 可以经由 栅槽 1018, 通过注入来形成穿通阻挡部（PTS) 1020。 例如， 对于 n型器件而 言， 可以注入 p型掺杂剂， 如：8、 BF2或 In; 对于 p型器件， 可以注入 n型掺 杂剂， 如 8或？。 离子注入可以垂直于衬底表面。 控制离子注入的参数， 使 得 PTS形成于鰭状结构 1004位于隔离层 1006表面之下的部分中， 并且具有 期望的掺杂浓度。 应当注意， 由于鰭状结构 1004的形状因子（细长形）， 一部 分掺杂剂（离子或元素）可能从鰭状结构的露出部分散射出去， 从而有利于在 深度方向上形成陡峭的掺杂分布。 可以进行退火如尖峰退火、 激光退火和 /或 快速退火， 以激活注入的掺杂剂。这种 PTS有助于减小源漏泄漏。如图 13(b) 所示， 由于电介质层 1016的存在， PTS 1020 自对准于栅槽 1018下方， 而在 用以形成源、 漏区的半导体层 1014下方的区域中并没有形成 PTS。
然后， 如图 14 (图 14 ( b )示出了沿图 14 ( a ) 中 CC'线的截面图）所示， 可以在栅槽 1018中形成栅导体层 1024 , 形成最终的栅堆叠。 优选地， 还可以 去除牺牲栅介质层 1008, 并在栅槽 1018中依次形成栅介质层 1022和栅导体 层 1024。 栅介质层 1022可以包括高 K栅介质例如 Hf02, 厚度为约 l-5nm。 栅导体层 1024可以包括金属栅导体。 优选地， 在栅介质层 1022和栅导体层 1024之间还可以形成功函数调节层 （未示出）。
这样， 就得到了根据本公开实施例的半导体器件。 如图 14所示， 该半导 体器件可以包括在衬底 1000上形成的鰭状结构 1004。 该半导体器件还可以包 括在衬底 1000上形成的隔离层 1006, 该隔离层 1006露出鰭状结构 1004的一 部分。 鰭状结构 1004的该露出部分可以用作该半导体器件的鰭。 另外， 该半 导体器件还可以包括在隔离层 1006上形成的与鰭 1004相交的栅堆叠（包括栅 介质层 1022和栅导体层 1024 )。 另外， 该半导体器件还包括自对准于沟道区 (对应于鰭 1004与栅堆叠相交的部分） 下方的 PTS 1020。
另外，在应用应变源漏技术的情况下， 鰭状结构 1004被隔离层 1006露出 的部分（上述 "鰭"） 留于栅堆叠和栅侧墙下方， 且在鰭的相对侧面上形成有 半导体层 1014, 用以形成源 /漏区。 半导体层 1014可以形成为鰭状。
衬底 1000中可以形成有阱区 1000-1。 PTS 1020可以包括与阱区 1000-1 相同的掺杂类型， 并且掺杂浓度大于阱区 1000-1的杂质浓度。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说 明。 但是本领域技术人员应当理解， 可以通过各种技术手段， 来形成所需形状 的层、 区域等。 另外， 为了形成同一结构， 本领域技术人员还可以设计出与以 上描述的方法并不完全相同的方法。 另外， 尽管在以上分别描述了各实施例， 但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是， 这些实施例仅仅是为了说明的 目的， 而并非为了限制本公开的范围。 本公开的范围由所附权利要求及其等价 物限定。 不脱离本公开的范围， 本领域技术人员可以做出多种替代和修改， 这 些替代和修改都应落在本公开的范围之内。

Claims

权 利 要 求 书
1. 一种制造半导体器件的方法， 包括：
在衬底上形成鰭状结构；
在衬底上形成隔离层， 隔离层露出鰭状结构的一部分，鰭状结构的露出部 分用作该半导体器件的鰭；
在隔离层上形成牺牲栅导体层，所述牺牲栅导体层经由牺牲栅介质层与鰭 状结构相交；
在牺牲栅导体层的侧壁上形成栅侧墙；
在隔离层上形成电介质层， 并对电介质层进行平坦化， 以露出牺牲栅导体 层；
选择性地去除牺牲栅导体层， 从而在栅侧墙内侧形成栅槽；
经由栅槽， 在鰭下方的区域中形成穿通阻挡部； 以及
在栅槽中形成栅导体。
2. 根据权利要求 1所述的方法， 其中， 形成穿通阻挡部包括： 对于 n型器件， 经由栅槽注入 p型掺杂剂； 和 /或
对于 p型器件， 经由栅槽注入 n型掺杂剂。
3. 根据权利要求 1所述的方法， 其中， 形成隔离层包括：
在衬底上淀积电介质材料；
通过溅射对电介质材料进行平坦化； 以及
对电介质材料进行回蚀， 以露出鰭状结构的一部分。
4. 根据权利要求 1所述的方法， 其中， 在形成栅侧墙之后且在形成电 介质层之前， 该方法还包括：
以栅侧墙和牺牲栅导体层为掩模， 对鰭状结构进行选择性刻蚀； 以及 外延生长半导体层， 用以形成源、 漏区。
5. 根据权利要求 4所述的方法， 还包括： 在外延生长半导体层同时， 对该半导体层进行原位掺杂。
6. 根据权利要求 4所述的方法， 其中， 对于 p型器件， 半导体层带压 应力； 而对于 n型器件， 半导体层带拉应力。
7. 根据权利要求 1所述的方法， 其中，
在形成穿通阻挡部之后， 该方法还包括： 选择性去除牺牲栅介质层， 以及 在形成栅导体之前， 该方法还包括： 在栅槽中形成栅介质层。
8. 一种半导体器件， 包括：
在衬底上形成的鰭状结构；
在衬底上形成的隔离层， 该隔离层露出鰭状结构的一部分，鰭状结构的露 出部分用作该半导体器件的鰭； 以及
在隔离层上形成的与鰭相交的栅堆叠，
其中， 仅在鰭与栅堆叠相交的部分下方的区域中形成有穿通阻挡部。
9. 根据权利要求 8所述的半导体器件， 还包括： 在鰭的相对侧面上形 成的半导体层， 在该半导体层中形成半导体器件的源 /漏区。
10. 根据权利要求 9所述的半导体器件， 其中， 对于 p型器件， 半导体 层带压应力； 而对于 n型器件， 半导体层带拉应力。
11. 根据权利要求 10所述的半导体器件， 其中， 衬底包括 Si, 鰭与衬底 一体， 半导体层包括 SiGe或 Si:C。
12. 根据权利要求 8所述的半导体器件， 其中， 衬底中包括阱区， 所述穿 通阻挡部自对准于所述栅堆叠，并且穿通阻挡部的掺杂类型与所述阱区的掺杂 类型相同， 并且掺杂浓度高于阱区的掺杂浓度。
PCT/CN2013/071637 2013-01-15 2013-02-18 半导体器件及其制造方法 Ceased WO2014110853A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/760,587 US20150357468A1 (en) 2013-01-15 2013-02-18 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310013932.5 2013-01-15
CN201310013932.5A CN103928333B (zh) 2013-01-15 2013-01-15 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
WO2014110853A1 true WO2014110853A1 (zh) 2014-07-24

Family

ID=51146514

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/071637 Ceased WO2014110853A1 (zh) 2013-01-15 2013-02-18 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20150357468A1 (zh)
CN (1) CN103928333B (zh)
WO (1) WO2014110853A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107818943B (zh) * 2013-11-28 2019-03-29 中国科学院微电子研究所 半导体装置及其制造方法
US10825738B2 (en) 2013-11-28 2020-11-03 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor arrangements and methods of manufacturing the same
US9666717B2 (en) * 2014-03-18 2017-05-30 Global Foundries, Inc. Split well zero threshold voltage field effect transistor for integrated circuits
CN105810729B (zh) * 2014-12-29 2018-09-11 中国科学院微电子研究所 鳍式场效应晶体管及其制造方法
US9385218B1 (en) * 2015-04-23 2016-07-05 International Business Machines Corporation Method and structure for forming dielectric isolated FinFET with improved source/drain epitaxy
US10903210B2 (en) * 2015-05-05 2021-01-26 International Business Machines Corporation Sub-fin doped bulk fin field effect transistor (FinFET), Integrated Circuit (IC) and method of manufacture
US9559205B2 (en) * 2015-05-29 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
KR101785803B1 (ko) 2015-05-29 2017-10-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 구조체의 형성 방법
US10050147B2 (en) 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN106486377B (zh) * 2015-09-01 2019-11-29 中芯国际集成电路制造(上海)有限公司 鳍片式半导体器件及其制造方法
US9673331B2 (en) 2015-11-02 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
CN106856190B (zh) * 2015-12-09 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107591447B (zh) * 2016-07-08 2020-12-22 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN108630548B (zh) * 2017-03-21 2021-11-12 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN108962822A (zh) * 2017-05-19 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体装置以及制造方法
US10741451B2 (en) * 2018-10-03 2020-08-11 Globalfoundries Inc. FinFET having insulating layers between gate and source/drain contacts
US11164867B2 (en) * 2019-08-07 2021-11-02 Globalfoundries U.S. Inc. Fin-type field-effect transistors over one or more buried polycrystalline layers
CN111029406A (zh) * 2019-11-14 2020-04-17 中国科学院微电子研究所 一种半导体器件及其制备方法
CN112038290B (zh) * 2020-07-24 2024-03-26 中国科学院微电子研究所 一种半导体器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
CN1542965A (zh) * 2003-05-02 2004-11-03 ���ǵ�����ʽ���� 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法
CN102157554A (zh) * 2010-02-12 2011-08-17 中国科学院微电子研究所 鳍式晶体管结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281562B1 (en) * 1995-07-27 2001-08-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device which reduces the minimum distance requirements between active areas
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6808994B1 (en) * 2003-06-17 2004-10-26 Micron Technology, Inc. Transistor structures and processes for forming same
US7172943B2 (en) * 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
JP4551811B2 (ja) * 2005-04-27 2010-09-29 株式会社東芝 半導体装置の製造方法
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2008066562A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体装置およびその製造方法
US8408558B2 (en) * 2007-07-03 2013-04-02 Jetseal, Inc. Annular seal having a rib
JP5159413B2 (ja) * 2008-04-24 2013-03-06 株式会社東芝 半導体装置及びその製造方法
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8106459B2 (en) * 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
KR101835655B1 (ko) * 2012-03-06 2018-03-07 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
US8994002B2 (en) * 2012-03-16 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having superlattice stressor
US20140006182A1 (en) * 2012-06-28 2014-01-02 Naomi Wilson Meal ordering system and method
US8841188B2 (en) * 2012-09-06 2014-09-23 International Business Machines Corporation Bulk finFET with controlled fin height and high-K liner

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
CN1542965A (zh) * 2003-05-02 2004-11-03 ���ǵ�����ʽ���� 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法
CN102157554A (zh) * 2010-02-12 2011-08-17 中国科学院微电子研究所 鳍式晶体管结构及其制作方法

Also Published As

Publication number Publication date
CN103928333B (zh) 2019-03-12
CN103928333A (zh) 2014-07-16
US20150357468A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
US9502560B2 (en) Semiconductor device and method of manufacturing the same
US20150357468A1 (en) Semiconductor device and method of manufacturing the same
CN103928335B (zh) 半导体器件及其制造方法
CN104112665B (zh) 半导体器件及其制造方法
US9419112B2 (en) Method for manufacturing fin structure
WO2014071665A1 (zh) 半导体器件及其制造方法
WO2014071659A1 (zh) 半导体器件及其制造方法
CN104425601B (zh) 半导体器件及其制造方法
CN103811320A (zh) 半导体器件及其制造方法
US9691624B2 (en) Method for manufacturing fin structure
WO2014071661A1 (zh) 半导体器件及其制造方法
CN103854965B (zh) 平坦化处理方法
WO2014071652A1 (zh) 半导体器件及其制造方法
CN103854966B (zh) 平坦化处理方法
CN105390497A (zh) 包括带电荷体侧墙的cmos器件及其制造方法
CN103545215B (zh) 半导体器件及其制造方法
CN103579315A (zh) 半导体器件及其制造方法
CN105405890B (zh) 包括带电荷体侧墙的半导体器件及其制造方法
CN105336786A (zh) 半导体器件及其制造方法
CN103985748B (zh) 半导体设置及其制造方法
CN103681279B (zh) 半导体器件及其制造方法
WO2013189096A1 (zh) 半导体器件及其制造方法
WO2014012275A1 (zh) 半导体器件及其制造方法
WO2014166146A1 (zh) FinFET及其制造方法
WO2014059728A1 (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13871531

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14760587

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13871531

Country of ref document: EP

Kind code of ref document: A1