WO2014045501A1 - 送信機及び送信機の起動方法 - Google Patents

送信機及び送信機の起動方法 Download PDF

Info

Publication number
WO2014045501A1
WO2014045501A1 PCT/JP2013/004264 JP2013004264W WO2014045501A1 WO 2014045501 A1 WO2014045501 A1 WO 2014045501A1 JP 2013004264 W JP2013004264 W JP 2013004264W WO 2014045501 A1 WO2014045501 A1 WO 2014045501A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal device
control unit
transmitter
internal
setting information
Prior art date
Application number
PCT/JP2013/004264
Other languages
English (en)
French (fr)
Inventor
賢一 松下
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to CN201380039887.9A priority Critical patent/CN104508631A/zh
Priority to EP13839276.6A priority patent/EP2899631A4/en
Publication of WO2014045501A1 publication Critical patent/WO2014045501A1/ja
Priority to US14/659,687 priority patent/US20150189340A1/en
Priority to US15/285,325 priority patent/US20170090946A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/241—Operating system [OS] processes, e.g. server setup
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4432—Powering on the client, e.g. bootstrap loading using setup parameters being stored locally or received from the server

Definitions

  • Embodiments of the present invention relate to a transmitter used in a system such as a broadcasting system and a transmitter activation method.
  • control unit In a transmitter used for broadcasting such as digital terrestrial television broadcasting, the control unit collectively controls each unit unit installed in the transmitter.
  • Transmitters used for broadcasting play an important role as social infrastructure to convey information. For this reason, the transmitter is provided with various measures so that the broadcast wave transmission does not stop. When a failure occurs, the transmitter must quickly avoid the failure and recover the broadcast wave transmission.
  • a control device mounted in a conventional transmitter controls each unit of the transmitter after an OS (Operating System) used by a CPU (Central Processing Unit) is started. Therefore, when the control device is turned off for some reason, the user needs to wait for the control device to start until the OS starts up after the control device is turned on again. For example, the user needs to wait several minutes for the OS to start up.
  • OS Operating System
  • CPU Central Processing Unit
  • An object of the present invention is to provide a transmitter that can be activated in a shorter time than before and a transmitter activation method.
  • the transmitter has an internal device that executes processing for transmitting a broadcast signal, a memory that holds setting information of the internal device, and main control that starts up an OS (Operating System) when the power is turned on. And an auxiliary control unit that reads setting information from the memory when the power is turned on and controls the internal device based on the setting information.
  • OS Operating System
  • the transmitter according to the present embodiment can be activated in a shorter time than the conventional transmitter.
  • the block diagram which shows the structure of the transmitting apparatus which concerns on this embodiment The block diagram which shows the structure of the control apparatus shown in FIG.
  • FIG. 1 is a block diagram showing a configuration of a transmitter according to the present embodiment. 1 shows an example of the configuration of the transmitter, and the transmitter of the present invention is not limited to the configuration shown in FIG.
  • a transmitter 100 shown in FIG. 1 includes an exciter 1, an exciter 5, a switch 2, a power amplifier (PA) 3, a BPF (band pass filter) 4, a control device 6, and a cooling device 7.
  • PA power amplifier
  • BPF band pass filter
  • the transmitter 100 receives a first system input signal and a second system input signal. These signals are signals such as digital broadcast signals.
  • the input signal of the first system is input to the exciter 1, and the exciter 1 modulates the input signal into a predetermined broadcasting system and outputs a modulated output signal.
  • the output signal of the exciter 1 is supplied to the power amplifier 3 via the switch 2.
  • the power of the output signal of the exciter 1 is amplified to a predetermined level by the power amplifier 3, and the amplified signal is output through the BPF 4 and transmitted as a transmission signal by an antenna or the like.
  • the second system input signal is input to the exciter 5, and the exciter 5 modulates the input signal into a predetermined broadcast format and outputs a modulated output signal.
  • the output signal of the exciter 5 is supplied to the power amplifier 3 via the switch 2.
  • the power of the output signal of the exciter 5 is amplified to a predetermined level by the power amplifier 3, and the amplified signal is output via the BPF 4 and transmitted as a transmission signal by an antenna or the like.
  • the power amplifier 3 generates heat during power amplification, and is cooled by the cooling device 7.
  • the exciter 1 modulates the first system input signal into a predetermined broadcasting system. At this time, the exciter 1 detects a nonlinear distortion component from the signal between the power amplifier 3 and the BPF 4, and reduces the nonlinear distortion component by adding the nonlinear distortion compensation signal to the modulation signal (input signal).
  • the exciter 5 modulates the second system input signal into a predetermined broadcasting system. At this time, the exciter 5 detects the nonlinear distortion component from the signal between the power amplifier 3 and the BPF 4, and reduces the nonlinear distortion component by adding the nonlinear distortion compensation signal to the modulation signal (input signal).
  • one of the output signal of the exciter 1 and the output signal of the exciter 5 is selected by the switch 2 and input to the power amplifier 3. That is, in the embodiment, for example, the exciter 1 can be used as an active exciter and the exciter 5 can be used as a standby exciter. Selection of the exciter 1 or the exciter 5 by the switch 2 is performed under the control of the control device 6.
  • the control device 6 controls an internal device installed in the transmitter 100.
  • the internal devices are, for example, exciters 1 and 5 and a power amplifier 3.
  • the internal device executes a process for transmitting a broadcast signal under the control of the control device 6.
  • the control device 6 will be described in detail.
  • FIG. 2 is a block diagram showing the configuration of the control device 6 shown in FIG.
  • the control device 6 includes a non-volatile memory 61, an internal device control unit 62, a switch 63, a CPU 64, an interface 65, a transmission / reception unit 66, and decoders 67 and 68.
  • the non-volatile memory 61 holds internal device setting information in advance.
  • the setting information is numerical information such as parameter information set in the internal device.
  • the setting information may be held in the non-volatile memory 61 after the previous operation of the transmitter according to an instruction from the internal device control unit 62, or may be held in the non-volatile memory 61 separately from the operation of the transmitter. Also good.
  • the internal device control unit 62 is formed by a hardware logic circuit, for example, an FPGA (Field Programmable Gate Array).
  • the internal device control unit 62 operates as an auxiliary control unit and controls the internal device.
  • the internal device control unit 62 reads the setting information from the nonvolatile memory when the power is turned on, and controls the internal device based on the setting information.
  • the control device 6 receives a power-on operation to turn on the power switch, power is supplied to each part of the control device 6.
  • the internal device control unit 62 starts to operate. That is, when the power is turned on by turning on the power, the internal device control unit 62 starts operating.
  • the internal device control unit 62 outputs a connection destination designation instruction indicating that the connection destination is the internal device control unit 62 to the switch 63.
  • the switch 63 establishes a connection between the nonvolatile memory 61 and the internal device control unit 62. Then, the internal device control unit 62 accesses the nonvolatile memory 61 via the switch 63 and acquires setting information of the internal device held in the nonvolatile memory 61.
  • the internal device control unit 62 Based on the acquired setting information of the internal device, the internal device control unit 62 sends a status information acquisition instruction to the internal device via the interface 65, and detects ON information and an abnormality such as an alarm output from the internal device. Get status information including information.
  • the internal device control unit 62 refers to the acquired status information to determine whether or not the internal device is abnormal, thereby detecting the internal device abnormality.
  • the internal device control unit 62 uses the spare internal device instead of the internal device in which the abnormality is detected, or outputs an alarm to warn the user.
  • the exciter 5 is used instead of the exciter 1 in which an abnormality is detected.
  • the internal device control unit 62 performs operation start control on the internal devices to operate the internal devices.
  • the internal device control unit 62 After operating the internal device, the internal device control unit 62 outputs a connection destination designation instruction indicating that the connection destination is the CPU 64 to the switch 63.
  • the switch 63 When receiving the connection destination designation instruction, the switch 63 establishes a connection between the nonvolatile memory 61 and the CPU 64. As a result, the CPU 64 accesses the nonvolatile memory 61 via the switch 63 and acquires the setting information of the internal device held in the nonvolatile memory 61.
  • the internal device control unit 62 acquires status information output from the internal device.
  • the internal device control unit 62 refers to the acquired status information and determines whether or not the internal device is abnormal.
  • the internal device control unit 62 uses a standby internal device instead of the internal device in which the abnormality is detected, or outputs an alarm to warn the user.
  • the switching unit 63 establishes a connection between the designated connection destination and the nonvolatile memory 61 based on the connection destination designation instruction sent from the internal device control unit 62. That is, when the switch 63 receives a connection destination designation instruction indicating that the connection destination is the internal device control unit 62, the connection between the nonvolatile memory 61 and the internal device control unit 62 is established. Further, when the switch 63 receives a connection destination designation instruction indicating that the connection destination is the CPU 64, the connection between the nonvolatile memory 61 and the CPU 64 is established.
  • the CPU 64 operates as a main control unit.
  • the CPU 64 starts up the OS and confirms whether the internal device is operating in a steady state.
  • the control device 6 receives a power-on operation to turn on the power switch and power is supplied to the CPU, the CPU 64 starts its operation and starts up the OS to be used. That is, the main control unit starts up the OS when the power is turned on.
  • the CPU 64 accesses the non-volatile memory 61 via the switch 63 and acquires the setting information of the internal device held in the non-volatile memory 61.
  • the CPU 64 sends an operation information acquisition instruction to the internal devices, for example, the exciters 1 and 5 and the power amplifier 3, based on the acquired setting information of the internal device via the transmission / reception unit 66, and the exciter 1 according to the operation information acquisition instruction. 5 and the operation information output from the power amplifier 3 are acquired.
  • the operation information includes temperature, current, voltage, and the like of the exciters 1 and 5 and the power amplifier 3, and is numerical information measured by a sensor or the like installed in each of the exciters 1 and 5 and the power amplifier 3.
  • the CPU 64 refers to the operation information and monitors whether the operation state of the internal device is steady.
  • the CPU 64 when the internal device is operating in a steady state, the CPU 64 performs the following operations on the exciters 1 and 5 and the power amplifier 3 based on the switch operation and touch panel operation from the user input via the decoders 67 and 68. A setting instruction for setting the compensation amounts of the exciters 1 and 5 and setting the predetermined signal level of the power amplifier 3 is sent. That is, the CPU 64 controls the exciters 1 and 5 and the power amplifier 3.
  • the interface 65 connects the internal device control unit 62 and the internal device, and relays communication between the internal device control unit 62 and the internal device.
  • the transmission / reception unit 66 is, for example, an RS-485 transceiver.
  • the transmission / reception unit 66 connects the CPU 64 to internal devices such as the exciters 1 and 5 and the power amplifier 3, and transmits an instruction from the CPU 64 to the exciters 1 and 5 and the power amplifier 3 through serial communication using RS-485.
  • the instructions from the CPU 64 in this embodiment are the operation information acquisition instruction and the setting instruction described above.
  • the transmission / reception unit 66 receives operation information output from the exciters 1 and 5 and the power amplifier 3.
  • the transmission / reception unit 66 and the exciters 1 and 5 and the power amplifier 3 may be connected by wire or wireless.
  • FIG. 3 is a sequence diagram showing a transmitter activation method according to this embodiment.
  • step S1 when the power is turned on by turning on the power (step S1), the internal device control unit 62 starts the operation (step S2), and the CPU 64 starts the operation and starts the OS to be used (step S2). Sequence S3).
  • the internal device control unit 62 outputs a connection destination designation instruction indicating that the connection destination is the internal device control unit 62 to the switch 63 (step S4). Based on this connection destination designation instruction, the switch 63 establishes a connection between the nonvolatile memory 61 and the internal device control unit 62. Then, the internal device control unit 62 accesses the nonvolatile memory 61 via the switch 63 (Step S5A), and acquires setting information of the internal device from the nonvolatile memory 61 (Step S5B).
  • the internal device control unit 62 confirms the presence or absence of input / output at the interface 65 (step S6).
  • the internal device control unit 62 sends a status information acquisition instruction to the internal devices (exciters 1, 5 and power amplifier 3) based on the setting information of the internal device.
  • the internal device transmits status information to the internal device control unit 62, and the internal device control unit 62 acquires status information from the internal device (step S7).
  • the internal device control unit 62 refers to the acquired status information and determines whether or not the internal device is abnormal.
  • the internal device control unit 62 uses a standby internal device instead of the internal device in which the abnormality is detected, or outputs an alarm to warn the user (Ste S8). If no abnormality is detected in any of the internal devices, the internal device control unit 62 performs operation start control to the internal devices via the interface 65 (step S9A). Thereby, the internal device starts its operation (sequence S9B).
  • the CPU 64 completes startup of the OS (step S10).
  • the internal device control unit 62 outputs a connection destination designation instruction whose connection destination is the CPU 64 to the switch 63 (step S11).
  • the switch 63 establishes a connection between the nonvolatile memory 61 and the CPU 64 based on the connection destination designation instruction.
  • the CPU 64 accesses the nonvolatile memory 61 via the switch 63 (step S12A), and acquires setting information of the internal device from the nonvolatile memory 61 (step S12B). Further, the CPU 64 confirms the presence / absence of input / output in the transmission / reception unit 66 (step S13).
  • the CPU 64 When there is an input signal to the transmission / reception unit 66, the CPU 64 sends an operation information acquisition instruction to the exciters 1, 5 and the power amplifier 3 via the transmission / reception unit 66 based on the acquired setting information of the internal device (step S14A). . Further, the CPU 64 acquires the operation information output from the exciters 1 and 5 and the power amplifier 3 in response to the operation information acquisition instruction (step S14B). The CPU 64 refers to the operation information and monitors whether the operation state of the internal device is steady.
  • the transmitter 100 is activated in a steady state.
  • the control device 6 includes the internal device control unit 62 and the CPU 64.
  • the internal device control unit 62 performs operation start control of the internal device, and the CPU 64 starts OS startup in parallel with the operation start control of the internal device by the internal device control unit 62. Since the internal device control unit 62 is formed by a hardware logic circuit, the internal device control unit 62 can start the operation of the internal device while the CPU 64 starts up the OS.
  • the transmitter 100 according to the present embodiment can be activated in a shorter time than the conventional transmitter.
  • the CPU 64 acquires operation information from the internal device based on the setting information held in the nonvolatile memory after the startup of the OS is completed. Thereby, the CPU 64 can monitor whether or not the operation state of the internal device is steady with reference to the acquired operation information. The CPU 64 can control the internal device based on the setting for the internal device input by the user.
  • the internal device control unit 62 acquires status information output from the internal device. Thereby, the internal device control unit 62 refers to the acquired status information and determines whether or not the internal device is abnormal. When an abnormality is detected in any of the internal devices, the internal device control unit 62 switches the internal device in which the abnormality is detected to the standby internal device to use the standby internal device or outputs an alarm. Can warn the user.
  • the internal device control unit 62 acquires status information output from the internal device when the internal device is operating in a steady state. Thereby, when the internal device is operating in a steady state, the internal device control unit 62 refers to the acquired status information and determines whether or not the internal device is abnormal. When an abnormality is detected in any of the internal devices, the internal device control unit 62 can switch the internal device from the active system to the standby system, or output an alarm to warn the user.
  • a transmitter that accepts two systems of input signals has been described, but the embodiment can also be implemented in a transmitter that accepts multiple systems of input signals.
  • the internal device control unit 62 and the CPU 64 may be separately provided with a nonvolatile memory.
  • the internal device control unit 62 outputs a connection destination designation instruction to the switch 63, but the CPU 64 may output a connection destination designation instruction to the switch 63.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmitters (AREA)
  • Stored Programmes (AREA)

Abstract

　放送信号を送信するための内部装置を備える送信機は、不揮発性メモリと、内部装置制御部と、ＣＰＵ（Central Processing Unit）とを備える。不揮発性メモリは、内部装置の設定情報を保持する。内部装置制御部は、電源オンにより不揮発性メモリから設定情報を読み出し、当該設定情報に基づいて内部装置を制御する。また、ＣＰＵは、電源オンによりＯＳ（Operating System）を立ち上げる。　

Description

送信機及び送信機の起動方法 関連出願の引用
　本出願は、２０１２年９月１８日に出願した先行する日本国特許出願第２０１２－２０４３８９号による優先権の利益に基礎をおき、かつ、その利益を求めており、その内容全体が引用によりここに包含される。
　本発明の実施形態は、放送システム等のシステムに用いられる送信機及び送信機の起動方法に関する。
　一般に、地上デジタルテレビ放送等の放送に使用される送信機では、送信機の内部に設置された各ユニット部を制御装置が一括して制御する。
　放送に用いられる送信機は、情報を伝える社会インフラとして重要な役割を果たしている。このため、送信機は、放送波の送出が止まらないように、様々な対策を備えている。そして、障害が起きた場合、送信機は速やかに障害を回避して、放送波の送出を回復しなければならない。
　従来の送信機内に搭載される制御装置は、ＣＰＵ（Central Processing Unit）で使用されるＯＳ（Operating System）が立ち上がってから、送信機の各ユニット部を制御する。そのため、何らかの原因で制御装置の電源が切れた場合、ユーザは、再び制御装置の電源を入れてからＯＳが立ち上がるまで、制御装置の起動を待つ必要がある。例えば、ユーザは、ＯＳが立ち上がるまで数分待つ必要がある。
特開２００９－２５９０７６号公報
　従来の送信機においては、送信機を再起動させるためには、ユーザは、一度電源が切れて再び電源が入られてから制御装置のＣＰＵで使用されるＯＳが立ち上がるまで待たなければならない。
　本発明の目的は、従来よりも短時間で起動することが可能な送信機、及び送信機の起動方法を提供することである。
　本実施形態によれば、送信機は、放送信号を送信するための処理を実行する内部装置と、内部装置の設定情報を保持するメモリと、電源オン時にＯＳ（Operating System）を立ち上げる主制御部と、電源オンによりメモリから設定情報を読み出し、当該設定情報に基づいて内部装置を制御する補助制御部とを具備する。
　本実施形態に係る送信機は、従来の送信機よりも短い時間で起動することができる。
本実施形態に係る送信機の構成を示すブロック図。 図１に示す制御装置の構成を示すブロック図。 本実施形態に係る送信機の起動方法を示すシーケンス図。
　以下、実施形態について、図面を参照して説明する。
　図１は、本実施形態に係る送信機の構成を示すブロック図である。なお、図１は送信機の構成の一例を示し、本発明の送信機は図１に示す構成に限るものではない。
　図１に示す送信機１００は、エキサイタ１、エキサイタ５、切替器２、電力増幅器（ＰＡ：Power Amplifier）３、ＢＰＦ（バンドパスフィルタ：Band Pass Filter）４、制御装置６、および冷却装置７を有する。
　送信機１００には、第１系統の入力信号と第２系統の入力信号が入力される。これらの信号は、デジタル放送信号等の信号である。
　第１系統の入力信号は、エキサイタ１へ入力され、エキサイタ１は入力信号を所定の放送方式に変調し、変調された出力信号を出力する。エキサイタ１の出力信号は切替器２を介して電力増幅器３に供給される。そして、エキサイタ１の出力信号の電力は電力増幅器３によって所定のレベルまで増幅され、増幅された信号はＢＰＦ４を介して出力され、アンテナ等により送信信号として送出される。
　第２系統の入力信号は、エキサイタ５へ入力され、エキサイタ５は入力信号を所定の放送形式に変調し、変調された出力信号を出力する。エキサイタ５の出力信号は切替器２を介して電力増幅器３に供給される。そして、エキサイタ５の出力信号の電力は電力増幅器３によって所定のレベルまで増幅され、増幅された信号はＢＰＦ４を介して出力され、アンテナ等により送信信号として送出される。
　なお、電力増幅器３は、電力増幅時に発熱するため、冷却装置７により冷却される。
　エキサイタ１は、第１系統の入力信号を所定の放送方式に変調する。このとき、エキサイタ１は、電力増幅器３とＢＰＦ４の間における信号から非線形歪み成分を検出し、非線形歪み補償信号を変調信号（入力信号）に加算することで非線形歪み成分を低減する。
　エキサイタ５は、第２系統の入力信号を所定の放送方式に変調する。このとき、エキサイタ５は、電力増幅器３とＢＰＦ４との間における信号から非線形歪み成分を検出し、非線形歪み補償信号を変調信号（入力信号）に加算することで非線形歪み成分を低減する。
　この送信機１００では、エキサイタ１の出力信号とエキサイタ５の出力信号の一方が、切替器２により選択されて電力増幅器３へ入力される。つまり、実施形態では、例えば、エキサイタ１を現用系のエキサイタとして、またエキサイタ５を予備系のエキサイタとして使用することができる。切替器２によるエキサイタ１またはエキサイタ５の選択は、制御装置６の制御によって行われる。
　制御装置６は、送信機１００内に設置された内部装置を制御する。内部装置は、例えば、エキサイタ１、５や電力増幅器３である。内部装置は、制御装置６による制御下で、放送信号を送信するため処理を実行する。ここで、制御装置６について詳しく説明する。
　図２は、図１に示す制御装置６の構成を示すブロック図である。
　制御装置６は、不揮発性メモリ６１と、内部装置制御部６２と、切替器６３と、ＣＰＵ６４と、インターフェイス６５と、送受信部６６と、デコーダ６７、６８とを有する。
　不揮発性メモリ６１は、事前に内部装置の設定情報を保持する。設定情報は、内部装置に設定されるパラメータ情報等の数値情報である。また、設定情報は、内部装置制御部６２の指示により、前回の送信機の運用後に不揮発性メモリ６１に保持されてもよいし、また送信機の運用とは別に不揮発性メモリ６１に保持されてもよい。
　内部装置制御部６２はハードウェアロジック回路、例えば、ＦＰＧＡ（Field Programmable Gate Array）で形成される。内部装置制御部６２は、補助制御部として動作し、内部装置を制御する。内部装置制御部６２は、電源オンにより不揮発性メモリから設定情報を読み出し、設定情報に基づいて内部装置を制御する。
　まず、制御装置６が電源スイッチをオンにする電源のオン操作を受けると電力が制御装置６の各部へ供給される。電力が供給されると、内部装置制御部６２は動作を開始する。つまり、電源のオン操作により電源オンになると、内部装置制御部６２は動作を開始する。内部装置制御部６２は、切替器６３に対して、接続先が内部装置制御部６２であることを表す接続先指定指示を出力する。切替器６３は、接続先指定指示を受けると、不揮発性メモリ６１と内部装置制御部６２との接続を確立する。そして、内部装置制御部６２は、切替器６３を介して不揮発性メモリ６１にアクセスし、不揮発性メモリ６１に保持された内部装置の設定情報を取得する。
　内部装置制御部６２は、取得した内部装置の設定情報に基づいて、インターフェイス６５を介して、内部装置へステータス情報取得指示を送り、内部装置から出力される、オン情報と、アラームなどの異常検知情報を含むステータス情報を取得する。内部装置制御部６２は、取得したステータス情報を参照して、内部装置が異常か否かを判定し、これにより内部装置の異常を検知する。
　内部装置のいずれかに異常が検知された場合、内部装置制御部６２は、異常が検知された内部装置に代わって予備系の内部装置を使用する、またはアラームを出力してユーザに警告する。例えば、異常が検知されたエキサイタ１に代わってエキサイタ５が使用される。内部装置のいずれにも異常が検知されない場合、内部装置制御部６２は、内部装置に対して動作開始制御を行い、内部装置を動作させる。
　また、内部装置制御部６２は、内部装置を動作させた後、切替器６３に対して、接続先がＣＰＵ６４であることを表す接続先指定指示を出力する。切替器６３は、接続先指定指示を受けると、不揮発性メモリ６１とＣＰＵ６４との接続を確立する。これにより、ＣＰＵ６４は、切替器６３を介して不揮発性メモリ６１にアクセスし、不揮発性メモリ６１に保持された内部装置の設定情報を取得する。
　また、内部装置が安定に動作している、すなわち、内部装置が定常状態で動作している時、内部装置制御部６２は、内部装置から出力されるステータス情報を取得する。内部装置制御部６２は、取得したステータス情報を参照して、内部装置が異常か否かを判定する。内部装置のいずれかに異常が検知された場合、内部装置制御部６２は、異常が検知された内部装置に代わって予備系の内部装置を使用する、またはアラームを出力してユーザに警告する。
　切替器６３は、内部装置制御部６２から送られた接続先指定指示に基づき、指定された接続先と不揮発性メモリ６１との接続を確立する。すなわち、切替器６３が、接続先が内部装置制御部６２であることを表す接続先指定指示を受けた場合、不揮発性メモリ６１と内部装置制御部６２との接続を確立する。また、切替器６３が、接続先がＣＰＵ６４であることを表す接続先指定指示を受けた場合、不揮発性メモリ６１とＣＰＵ６４との接続を確立する。
　ＣＰＵ６４は主制御部として動作する。ＣＰＵ６４は、ＯＳを立ち上げ、内部装置が定常状態で動作しているかを確認する。制御装置６が電源スイッチをオンにする電源のオン操作を受け、電力がＣＰＵへ供給されると、ＣＰＵ６４は動作を開始し、使用するＯＳの立ち上げを開始する。すなわち、主制御部は、電源オンによりＯＳを立ち上げる。
　ＯＳの立ち上げが完了した後、ＣＰＵ６４は、切替器６３を介して不揮発性メモリ６１にアクセスし、不揮発性メモリ６１に保持された内部装置の設定情報を取得する。ＣＰＵ６４は、送受信部６６を介して、取得した内部装置の設定情報に基づいて、内部装置、例えばエキサイタ１、５及び電力増幅器３に動作情報取得指示を送り、動作情報取得指示に応じてエキサイタ１、５及び電力増幅器３から出力された動作情報を取得する。なお、動作情報は、エキサイタ１、５及び電力増幅器３の、温度、電流、電圧等であり、エキサイタ１、５及び電力増幅器３のそれぞれに設置されたセンサ等により計測される数値情報である。ＣＰＵ６４は、動作情報を参照して、内部装置の動作状態が定常か否かを監視する。
　また、内部装置が定常状態で動作している時、デコーダ６７、６８を介して入力されるユーザからのスイッチ操作及びタッチパネル操作に基づき、ＣＰＵ６４は、エキサイタ１、５及び電力増幅器３に対して、エキサイタ１、５の補償量の設定、および電力増幅器３の所定信号レベルの設定に関する設定指示を送る。つまり、ＣＰＵ６４は、エキサイタ１、５及び電力増幅器３を制御する。
　インターフェイス６５は、内部装置制御部６２と内部装置とを接続し、内部装置制御部６２と内部装置との通信を中継する。
　送受信部６６は、例えば、ＲＳ－４８５トランシーバである。送受信部６６は、ＣＰＵ６４と内部装置、例えばエキサイタ１、５及び電力増幅器３とを接続し、ＲＳ－４８５によるシリアル通信で、エキサイタ１、５及び電力増幅器３へＣＰＵ６４からの指示を送信する。なお、本実施形態におけるＣＰＵ６４からの指示は、上述した動作情報取得指示と、設定指示である。また、送受信部６６は、エキサイタ１、５及び電力増幅器３から出力される動作情報を受信する。なお、送受信部６６とエキサイタ１、５及び電力増幅器３との接続は、有線接続であっても、無線接続であってもよい。
　次に、上記構成における動作について説明する。
　図３は、本実施形態に係る送信機の起動方法を示すシーケンス図である。
　まず、電源のオン操作により電源がオンすると（ステップＳ１）、内部装置制御部６２は動作を開始し（ステップＳ２）、またＣＰＵ６４は、動作を開始し、使用するＯＳの立ち上げを開始する（シーケンスＳ３）。
　次に、内部装置制御部６２は、切替器６３に対して、接続先が内部装置制御部６２であることを表す接続先指定指示を出力する（ステップＳ４）。この接続先指定指示に基づき、切替器６３は、不揮発性メモリ６１と内部装置制御部６２との接続を確立する。そして、内部装置制御部６２は、切替器６３を介して不揮発性メモリ６１へアクセスし（ステップＳ５Ａ）、不揮発性メモリ６１から内部装置の設定情報を取得する（ステップＳ５Ｂ）。
　内部装置制御部６２は、インターフェイス６５における入出力の有無を確認する（ステップＳ６）。インターフェイス６５へ入力信号がある場合、内部装置制御部６２は、内部装置の設定情報に基づいて、内部装置（エキサイタ１、５及び電力増幅器３）へステータス情報取得指示を送る。内部装置は内部装置制御部６２へステータス情報を送信し、内部装置制御部６２は、内部装置からのステータス情報を取得する（ステップＳ７）。ここで、内部装置制御部６２は、取得したステータス情報を参照し、内部装置が異常か否かを判定する。
　内部装置のいずれかに異常が検知された場合、内部装置制御部６２は、異常が検知された内部装置に代わって予備系の内部装置を使用する、またはアラームを出力してユーザに警告する（ステップＳ８）。内部装置のいずれにも異常が検知されない場合、内部装置制御部６２は、インターフェイス６５を介して内部装置へ動作開始制御を行う（ステップＳ９Ａ）。これにより、内部装置は動作を開始する（シーケンスＳ９Ｂ）。
　内部装置の動作が開始された後、ＣＰＵ６４は、ＯＳの立ち上げを完了する（ステップＳ１０）。また、内部装置制御部６２は、切替器６３に対して、接続先がＣＰＵ６４である接続先指定指示を出力する（ステップＳ１１）。切替器６３は、接続先指定指示に基づいて不揮発性メモリ６１とＣＰＵ６４との接続を確立する。ＣＰＵ６４は、切替器６３を介して不揮発性メモリ６１へアクセスし(ステップＳ１２Ａ)、不揮発性メモリ６１から内部装置の設定情報を取得する（ステップＳ１２Ｂ）。また、ＣＰＵ６４は、送受信部６６における入出力の有無を確認する（ステップＳ１３）。送受信部６６へ入力信号がある場合、ＣＰＵ６４は、送受信部６６を介して、取得した内部装置の設定情報に基づいて、エキサイタ１、５及び電力増幅器３へ動作情報取得指示を送る（ステップＳ１４Ａ）。またＣＰＵ６４は、動作情報取得指示に応じてエキサイタ１、５及び電力増幅器３から出力される動作情報を取得する（ステップＳ１４Ｂ）。ＣＰＵ６４は、動作情報を参照して、内部装置の動作状態が定常か否かを監視する。
　上記過程を経て、送信機１００は、定常状態で起動される。
　以上のように、実施形態の送信機１００では、制御装置６は、内部装置制御部６２とＣＰＵ６４とを備える。内部装置制御部６２は内部装置の動作開始制御を行い、またＣＰＵ６４は内部装置制御部６２による内部装置の動作開始制御に並行してＯＳの立ち上げを開始する。内部装置制御部６２はハードウェアロジック回路によって形成されているので、内部装置制御部６２は、ＣＰＵ６４によるＯＳの立ち上げ中に、内部装置の動作を開始することができる。
　したがって、本実施形態に係る送信機１００は、従来の送信機よりも短い時間で起動することができる。
　ＣＰＵ６４は、ＯＳの立ち上げが完了した後、不揮発性メモリに保持される設定情報に基づいて、内部装置から動作情報を取得する。これにより、ＣＰＵ６４は、取得した動作情報を参照して、内部装置の動作状態が定常か否かを監視することができる。またＣＰＵ６４は、ユーザが入力した内部装置に対する設定に基づいて内部装置を制御することができる。
　内部装置制御部６２は、内部装置から出力されるステータス情報を取得する。これにより、内部装置制御部６２は、取得したステータス情報を参照して、内部装置が異常か否かを判定する。内部装置のいずれかに異常が検知された場合、内部装置制御部６２は、異常が検知された内部装置を予備系の内部装置に切り替えて予備系の内部装置を使用する、またはアラームを出力してユーザに警告することができる。
　また、内部装置制御部６２は、内部装置が定常状態で動作している時、内部装置から出力されるステータス情報を取得する。これにより、内部装置が定常状態で動作している時、内部装置制御部６２は、取得したステータス情報を参照して、内部装置が異常か否かを判定する。内部装置のいずれかに異常が検知された場合、内部装置制御部６２は内部装置を現用系から予備系に切り替える、またはアラームを出力してユーザに警告することができる。
　上記実施形態では、２つ系統の入力信号を受け入れる送信機を説明したが、実施形態はさらに多数の系統の入力信号を受け入れる送信機にも実施可能である。
　また、上記実施形態の送信機では、内部装置制御部６２とＣＰＵ６４が、別々に不揮発性メモリを備えてもよい。
　また、上記実施形態の送信機では、内部装置制御部６２が切替器６３へ接続先指定指示を出力しているが、ＣＰＵ６４が切替器６３へ接続先指定指示を出力していてもよい。
　以上、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
　１、５…エキサイタ、２…切替器、３…電力増幅器、４…バンドパスフィルタ（ＢＰＦ）、６…制御装置、６１…不揮発性メモリ、６２…内部装置制御部、６３…切替器、６４…ＣＰＵ、６５…インターフェイス、６６…送受信部、６７、６８…デコーダ、７…冷却装置、１００…送信機。

Claims (5)

  1. 　放送信号を送信するための処理を実行する内部装置と、
    　前記内部装置の設定情報を保持するメモリと、
    　電源オンによりＯＳ（Operating System）を立ち上げる主制御部と、そして
    　前記電源オンにより前記メモリから前記設定情報を読み出し、前記設定情報に基づいて前記内部装置を制御する補助制御部と、
    を具備することを特徴とする送信機。
  2. 　前記主制御部は、前記ＯＳの立ち上げ完了後、前記メモリに保持される前記設定情報に基づいて前記内部装置に対して動作情報取得指示を出力し、前記動作情報取得指示に応じて前記内部装置から出力された動作情報を取得し、取得した前記動作情報に基づいて前記内部装置の動作状態が定常か否かを監視することを特徴とする請求項1記載の送信機。
  3. 　前記内部装置は、ステータス情報を前記補助制御部に送信し、
    　前記補助制御部は、前記ステータス情報から前記内部装置が異常か否かを判定することを特徴とする請求項１記載の送信機。
  4. 　前記補助制御部は、ハードウェアロジック回路で形成されていることを特徴とする請求項１記載の送信機。
  5. 　放送信号を送信するための処理を実行する内部装置を備える送信機に用いられる送信機の起動方法において、
    　前記内部装置の設定情報を前記メモリに保持すること、
    　電源オンにより補助制御部を立ち上げて前記メモリから前記設定情報を読み出し、当該設定情報に基づいて前記内部装置を制御すること、および
    　前記電源オンにより主制御部がＯＳ（Operating System）を立ち上げること
    　を具備することを特徴とする送信機の起動方法。
PCT/JP2013/004264 2012-09-18 2013-07-10 送信機及び送信機の起動方法 WO2014045501A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380039887.9A CN104508631A (zh) 2012-09-18 2013-07-10 发送机和发送机的起动方法
EP13839276.6A EP2899631A4 (en) 2012-09-18 2013-07-10 TRANSMITTER AND METHOD FOR STARTING A TRANSMITTER
US14/659,687 US20150189340A1 (en) 2012-09-18 2015-03-17 Transmission device and activation method of transmission device
US15/285,325 US20170090946A1 (en) 2012-09-18 2016-10-04 Transmission device and activation method of transmission device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012204389A JP5450745B1 (ja) 2012-09-18 2012-09-18 送信機及び送信機起動方法
JP2012-204389 2012-09-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/659,687 Continuation US20150189340A1 (en) 2012-09-18 2015-03-17 Transmission device and activation method of transmission device

Publications (1)

Publication Number Publication Date
WO2014045501A1 true WO2014045501A1 (ja) 2014-03-27

Family

ID=50340844

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/004264 WO2014045501A1 (ja) 2012-09-18 2013-07-10 送信機及び送信機の起動方法

Country Status (5)

Country Link
US (2) US20150189340A1 (ja)
EP (1) EP2899631A4 (ja)
JP (1) JP5450745B1 (ja)
CN (1) CN104508631A (ja)
WO (1) WO2014045501A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017147503A (ja) * 2016-02-15 2017-08-24 株式会社東芝 送信システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289496A (ja) * 1998-04-01 1999-10-19 Toshiba Corp テレビジョン送信装置の特性補償装置
JP2006262090A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp デジタル放送受信装置
JP2008046672A (ja) * 2006-08-10 2008-02-28 Sony Corp 電子機器、および起動方法
JP2009259076A (ja) 2008-04-18 2009-11-05 Panasonic Corp 情報処理装置、情報処理装置の起動方法、撮像システム、ｒｏｍ生成方法、およびｒｏｍ生成ツール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124758A (en) * 1998-08-19 2000-09-26 Harris Corporation RF power amplifier control system
WO2001042911A2 (en) * 1999-12-08 2001-06-14 Insyde Software, Inc. A system and method for the delivery, retrieval and display of content prior to operating system loading
US6721368B1 (en) * 2000-03-04 2004-04-13 Qualcomm Incorporated Transmitter architectures for communications systems
US8509097B1 (en) * 2004-08-05 2013-08-13 Cisco Technology, Inc. Network accessibility to any network attached device during reboot and power loss
JP4232043B2 (ja) * 2005-06-08 2009-03-04 ソニー株式会社 ベース装置、無線通信チャンネル切り替え方法および無線通信チャンネル切り替えプログラム
JP2009065367A (ja) * 2007-09-05 2009-03-26 Toshiba Corp 放送波送信システム
US8798475B2 (en) * 2011-03-23 2014-08-05 Source Photonics, Inc. Dynamic memory allocation in an optical transceiver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289496A (ja) * 1998-04-01 1999-10-19 Toshiba Corp テレビジョン送信装置の特性補償装置
JP2006262090A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp デジタル放送受信装置
JP2008046672A (ja) * 2006-08-10 2008-02-28 Sony Corp 電子機器、および起動方法
JP2009259076A (ja) 2008-04-18 2009-11-05 Panasonic Corp 情報処理装置、情報処理装置の起動方法、撮像システム、ｒｏｍ生成方法、およびｒｏｍ生成ツール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2899631A4

Also Published As

Publication number Publication date
EP2899631A1 (en) 2015-07-29
CN104508631A (zh) 2015-04-08
EP2899631A4 (en) 2016-05-11
US20150189340A1 (en) 2015-07-02
JP2014059730A (ja) 2014-04-03
US20170090946A1 (en) 2017-03-30
JP5450745B1 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI519082B (zh) 無線通信裝置及其天線的切換方法
US9496927B1 (en) Interrupt based near field communication (NFC) pairing
US20140177435A1 (en) Wireless transmission system, wireless transmission method, and wireless communication apparatus
US10310469B2 (en) Automation system
JPWO2010090325A1 (ja) 通信システム、通信装置、制御装置、制御方法及びプログラム
WO2014045501A1 (ja) 送信機及び送信機の起動方法
JP2010258565A (ja) 列車無線システム
JP2015092657A5 (ja)
JP6330869B2 (ja) 無線通信システム、及び、無線通信装置
JP2015177201A (ja) 電子機器及び音響通信システム
US10396591B2 (en) Standby control circuit and operating method thereof, playing apparatus
JP2011172011A (ja) 監視システム
JP6204397B2 (ja) 通信機、通信システム、通信方法およびプログラム
WO2016158915A1 (ja) 無線端末、無線システム、無線ネットワーク、無線通信方法及びプログラム
JP7101474B2 (ja) 無線通信装置及び無線通信システム
JP2010258814A (ja) 通信装置
JP2013258503A (ja) 受信装置
JP2016048822A (ja) 無線通信装置
JP2015015649A (ja) 無線通信システム、無線通信機、及びアクティブアンテナ
JP6435682B2 (ja) 無線通信装置
JP2020043539A (ja) 送信システム、送信装置、送出装置及び切り替え方法
KR101112612B1 (ko) 무선 통신 시스템에서 저전력 통신 장치 및 방법
JP2011160331A (ja) 無線通信装置
JP2011135146A (ja) 無線通信システム
JP2009130807A (ja) 空中線共用装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13839276

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2013839276

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013839276

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE