WO2014012343A1 - 基于片上系统或系统级封装的内建自测试系统 - Google Patents

基于片上系统或系统级封装的内建自测试系统 Download PDF

Info

Publication number
WO2014012343A1
WO2014012343A1 PCT/CN2012/087896 CN2012087896W WO2014012343A1 WO 2014012343 A1 WO2014012343 A1 WO 2014012343A1 CN 2012087896 W CN2012087896 W CN 2012087896W WO 2014012343 A1 WO2014012343 A1 WO 2014012343A1
Authority
WO
WIPO (PCT)
Prior art keywords
digital
analog
converter
waveform
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2012/087896
Other languages
English (en)
French (fr)
Inventor
朱洪宇
李慧云
徐国卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Advanced Technology of CAS
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS filed Critical Shenzhen Institute of Advanced Technology of CAS
Publication of WO2014012343A1 publication Critical patent/WO2014012343A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing

Definitions

  • This invention relates to the field of integrated circuit testing, and more particularly to a built-in self-test system based on a system-on-chip or system level package. Background technique
  • Built-in self-tests are tests that are done with built-in hardware features.
  • the built-in self-test features that the integrated circuit generates the test signal itself and relies on the logic of the integrated circuit to determine whether the test response is correct.
  • the components of the built-in self-test mainly include TPG (Test Pattern Generation), controller and ORA (Output Response Analyzer).
  • TPG is mainly responsible for the generation of test signals.
  • ORA is mainly used to collect and analyze the output response of the circuit under test under the action of the test signal generated by TPG.
  • the main function of the controller is to monitor the entire test process, including controlling the TPG to generate test signals, controlling the ORA to collect the output response and analyzing the output response of the set, controlling the clock synchronization of the entire test process, and synchronizing the TPG with the ORA operation.
  • TPG is mainly used to generate analog excitation signals, usually including triangular waves, sine waves, and so on.
  • analog excitation signals usually including triangular waves, sine waves, and so on.
  • the output response of the circuit under test is the result of sampling and quantifying the input analog excitation signal.
  • the test of the internal mixed-signal module of the system-on-chip (SoC, the full name system on a chip) or the system-in-package (SiP, the full name of the system in package) is a major challenge in the testing field, and it also faces many problems.
  • SoC system-on-chip
  • SiP system-in-package
  • the traditional built-in self-test method is to integrate a dedicated analog IP core (Intelligent Property Core) into the chip, and use the analog IP core to generate an excitation signal, and input the excitation signal into the ADC. Analyze the output signal of the ADC to test the on-chip ADC of the system-on-chip or system-in-package.
  • a built-in self-test system based on a system-on-chip or system-in-package including:
  • a waveform generator for generating a test voltage excitation signal
  • a waveform controller connected to the waveform generator, for receiving and processing the test voltage excitation signal, and outputting a digital excitation signal with controllable waveform parameters
  • a digital-to-analog converter coupled to the waveform controller for receiving the digital excitation signal and converting the digital excitation signal into an analog excitation signal
  • An analog to digital converter to be coupled, coupled to the digital to analog converter, for converting the analog excitation signal into a digital sequence and delivering the digital sequence to the waveform controller;
  • a processor coupled to the waveform controller, configured to input an instruction to control the digital excitation signal waveform parameter to the waveform controller, collect the digital sequence by the waveform controller, and convert the digital sequence into a histogram The data is saved.
  • the waveform generator includes a digital sine wave generator and a digital triangular wave generator, the digital sine wave generator is applied to test a dynamic parameter of the analog to digital converter to be tested, the digital triangular wave The generator is applied to test the static parameters of the analog to digital converter to be tested.
  • the digital sine wave generator is a DDS based digital sine wave generator.
  • the waveform parameter is a waveform frequency, an initial phase, and a cycle number of the digital excitation signal.
  • a filter is further included, and the filter is coupled to the digital-to-analog converter and the analog-to-digital converter to be tested, respectively, for canceling an interference signal generated by the digital-to-analog converter.
  • an amplifier is further included, an input end of the amplifier is connected to an output end of the digital-to-analog converter, and an output end is coupled to an input end of the analog-to-digital converter to be tested, and is used for adjusting The amplitude of the analog excitation signal.
  • a digital multiplexer and an analog multiplexer are further included, and the digital multiplexer is connected between the waveform controller and the digital-to-analog converter, and is configured to Digital quantity
  • the excitation signal is transmitted to the digital-to-analog converter;
  • the analog multiplexer is connected between the digital-to-analog converter and the analog-to-digital converter to be tested, and is configured to transmit the analog excitation signal to the test Analog to digital converter.
  • the digital multiplexer is further configured to transmit an analog input signal to the analog to digital converter to be tested when not testing, and the digital multiplexer is further configured to input the input when not testing.
  • the digital intermediate signal is transmitted to a digital to analog converter, and the analog input signal is converted to the digital intermediate signal by the analog to digital converter to be detected.
  • a memory is also included, the memory being coupled to the processor for storing theoretical static parameter values and theoretical dynamic parameter values.
  • test combined with additional digital circuit device waveform generator and waveform controller, eliminates the need to use analog IP cores with more analog devices to generate excitation signals, reduces on-chip integrated devices, takes up less chip space, and increases System reliability.
  • Figure 1 is a block diagram of the basic principle of built-in self-test
  • FIG. 2 is a block diagram of a built-in self-test system based on a system on chip or a system level package according to an embodiment
  • FIG. 3 is an analog triangle wave input waveform and a quantized diagram thereof;
  • Figure 4 is a histogram obtained by triangulation
  • Figure 5 is an analog sine wave input waveform and its quantized map
  • Figure 6 is a histogram obtained by sinusoidal quantization. detailed description
  • the on-chip system or system-level package has a large on-chip area, the system-on-chip or system-level package is more complicated, and the reliability of the system-on-chip or system-level package is low.
  • the problem is to provide a built-in self-test system based on a system-on-chip or system-in-package.
  • an on-chip self-test system based on a system on chip or a system level package of an embodiment
  • the waveform generator 210, the waveform controller 220, the digital to analog converter 230, the analog to digital converter 240 to be tested, and the processor 250 are included.
  • the waveform generator 210 is configured to generate a voltage excitation signal for testing.
  • the built-in self-test system based on the system on chip or the system level package of this embodiment has a test mode and a normal mode.
  • the waveform generator 210 is integrated in a system-on-a-chip or system-in-package as a source of the test voltage excitation waveform signal in the test mode. In the normal mode, the waveform generator 210 is idle.
  • the waveform controller 220 is connected to the waveform generator 210 for receiving and processing the voltage excitation signal for testing and outputting a digital excitation signal with controllable waveform parameters.
  • the waveform parameters are the waveform frequency, the initial phase, and the number of cycles of the digital excitation signal.
  • the waveform parameters may also be waveform types such as triangular or sinusoidal.
  • the waveform controller 220 is used for the test mode and is in the idle state in the normal mode.
  • a digital-to-analog converter 230 is coupled to the waveform controller 220 for receiving the digital excitation signal output by the waveform controller 220 and converting the digital excitation signal into Analog excitation signal.
  • DAC Digital to Analog Converter
  • the analog to digital converter 240 is coupled to the digital to analog converter 230 for converting the analog excitation signal output by the digital to analog converter 230 into a digital sequence and transmitting the digital sequence to the waveform controller 220.
  • the analog-to-digital converter is referred to as ADC (Analog to Digital Converter).
  • the processor 250 is coupled to the waveform controller 220 for inputting an instruction to control the waveform signal of the digital excitation signal to the waveform controller 220, collecting the digital sequence by the waveform controller 220, and converting the data into a histogram data for storage.
  • the waveform generator 210 generates a test voltage excitation signal to be processed by the waveform controller 220 and outputs a digital excitation signal whose waveform parameters are controllable, and the digital excitation signal is converted into an analog excitation signal by the digital-to-analog converter 230.
  • the analog excitation signal is used to test parameters related to the analog to digital converter 240 to be tested.
  • the above built-in self-test system based on system-on-chip or system-in-package utilizes the resources of on-chip processor 250 and digital-to-analog converter 230 on-chip for system-on-chip or system-in-package to convert on-chip analog-to-digital conversion
  • the device 240 is tested, combined with the additional digital circuit device waveform generator 210 and the waveform controller 220, without using an analog IP core with more analog devices to generate an excitation signal, reducing the on-chip integrated device and occupying chip space. Smaller, increases the reliability of the system.
  • the built-in self-test system based on the system on chip or the system level package of the embodiment further includes a digital multiplexer 280 and an analog multiplexer 290, and the digital multiplexer 280 is connected to
  • the waveform controller 220 and the digital-to-analog converter 230 are used to transmit the digital excitation signal output by the waveform controller 220 to the digital-to-analog converter 230 during testing.
  • the analog multiplexer 290 is connected between the digital-to-analog converter 230 and the analog-to-digital converter 240 to be used for transmitting the analog quantity excitation signal output by the digital-to-analog converter 230 to the analog-to-digital converter 240 to be tested during testing. .
  • the analog multiplexer 290 is further configured to transmit the analog input signal Vi n to the analog-to-digital converter 240 to be tested, and convert the analog-to-digital converter 240 to a digital intermediate signal.
  • the digital intermediate signal is input to the digital multiplexer 280.
  • the digital multiplexer 280 is further configured to transmit the input digital intermediate signal to the digital-to-analog converter 230, and the digital-to-analog converter 230 converts and outputs the analog output signal.
  • digital multiplexer 280 and analog multiplexer 290 have multiple input interfaces, one output interface.
  • the present embodiment uses "0" and "1" to indicate two of the interfaces of the digital multiplexer 280 or the analog multiplexer 290, where the "0" interface is used for the normal mode, "the ⁇ interface is used for the test mode.
  • the analog input signal ⁇ 3 ⁇ 4 is input from the "0" interface of the analog multiplexer 290 to the analog multiplexer 290, and the analog multiplexer 290 enters the analog-to-digital converter 240 to be converted into a digital intermediate signal.
  • the quantity intermediate signal enters the digital multiplexer 280 from the "0" interface of the digital multiplexer 280, and is converted into an analog output signal V ou by the digital to analog converter 230.
  • the waveform generator 210 includes a digital sine wave generator 212 and a digital triangular wave generator 214.
  • the digital sine wave generator 212 is applied to test the dynamic parameters of the analog to digital converter 240 to be tested, and the digital triangular wave generator 214 is applied to test the static parameters of the analog to digital converter 240 to be tested.
  • the digital sine wave generator 212 is a digital sine wave generator based on a DDS (Direct Digital Synthesizer). As shown in FIG.
  • the digital triangular wave generator 214 when testing the static parameters of the analog-to-digital converter 240 to be tested, the digital triangular wave generator 214 generates a digital triangular wave, which is sequentially processed by the waveform controller 220 and the digital-to-analog converter 230 to be converted into an analog excitation signal.
  • the analog excitation signal is used as an analog input of the analog-to-digital converter 240 to be tested, and is processed by the analog-to-digital converter 240 to be output to output a digital sequence, that is, a quantized output.
  • the waveform controller 220 accepts an instruction from the processor 250 to modify the corresponding special status register to indicate the accuracy and operating clock frequency of the analog to digital converter 240 and the digital to analog converter 230 to be tested, and to specify the selected test voltage excitation.
  • the waveform type of the signal is a triangular wave, and the waveform is specified according to the actual situation. Frequency, initial phase, number of cycles. While the digital triangular wave generator 214 generates the digital triangular wave generation, the waveform controller 220 automatically starts the operation of the digital-to-analog converter 230 and the analog-to-digital converter 240 to be tested, and the processor 250 determines the measured modulus according to the received
  • the output code value of converter 240 is accumulated for the histogram data of this code value.
  • the waveform controller 220 stops the operation of the digital-to-analog converter 230 and the analog-to-digital converter 240 to be tested. In this way, a set of histogram data will eventually be obtained (see Figure 4), and the processor 250 will calculate the ideal histogram data and the set of actual histogram data to finally obtain the static parameter values. Then, it is compared with the theoretical static parameter range value to determine whether the analog-to-digital converter 240 to be tested has passed the test of the static parameter. Similarly, the digital sine wave generated by the digital sine wave generator 212 can measure the dynamic parameter value of the analog-to-digital converter 240 to be tested (see FIG. 5 and FIG. 6), and then compare with the theoretical dynamic parameter range value to determine Whether the analog to digital converter 240 to be tested has passed the test of dynamic parameters.
  • the theoretical static parameter values and the theoretical dynamic parameter values are stored in a memory 252 coupled to the processor 250.
  • the built-in self-test system based on a system on chip or system level package further includes a filter 260 and an amplifier 270.
  • the filter 260 is coupled to the digital-to-analog converter 230 and the analog-to-digital converter 240 to be used for canceling the interference signal generated by the digital-to-analog converter 230.
  • the input of the amplifier 270 is connected to the output of the digital-to-analog converter 230, and the output is coupled to the input of the analog-to-digital converter 240 to adjust the amplitude of the analog excitation signal.
  • the processor 250 can connect to the computer 50 through a serial port.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

基于片上系统或系统级封装的内建自测试系统 技术领域
本发明涉及集成电路测试领域， 特别是涉及一种基于片上系统或系统级封 装的内建自测试系统。 背景技术
内建自测试是通过内建的硬件功能所完成的测试。 内建自测试的特点是由 集成电路自己生成测试信号， 并依靠集成电路自身逻辑来判断测试响应是否正 确。如图 1所示，内建自测试的组成部分主要包括 TPG ( Test Pattern Generation, 测试向量生成器）、 控制器和 ORA ( Output Response Analyzer, 输出响应分析 器）。 TPG主要担负测试信号生成的作用， ORA主要用来釆集并分析被测电路 在 TPG所生成的测试信号的作用下所产生的输出响应。 控制器主要作用是监控 整个测试过程， 包括控制 TPG生成测试信号、 控制 ORA釆集输出响应并对所 釆集的输出响应的分析、 控制整个测试过程的时钟同步及 TPG与 ORA工作的 同步。
对于 ADC ( Analog to Digital Converter, 模数转换器）测试， TPG主要用来 生成模拟激励信号， 通常包括三角波、 正弦波等。 被测电路的输出响应是对输 入的模拟激励信号进行釆样及量化后的结果。
当前， 片上系统（简称 SoC, 全称 system on a chip )或系统级封装（简称 SiP , 全称 system in package ) 内部混合信号模块的测试是测试领域的一大挑战， 也面临着诸多的问题。 对于 ADC测试， 传统内建自测试方法是将专用的模拟 IP 核（ Intellectual Property core, 知识产权核 )集成于芯片， 利用该模拟 IP核来生 成激励信号， 将该激励信号输入 ADC, 釆样并分析 ADC的输出信号， 进而完 成片上系统或系统级封装的片内 ADC的测试。 但是， 由于模拟 IP核的釆用的 模拟元件较多， 占用了片上系统或系统级封装的片内较大的面积， 增加了片上 系统或系统级封装的复杂性， 降低了片上系统或系统级封装的可靠性。 发明内容
鉴于此， 有必要针对内建自测试模拟元件较多的问题， 提供一种基于片上 系统或系统级封装的内建自测试系统。
一种基于片上系统或系统级封装的内建自测试系统， 包括：
波形发生器， 用于生成测试用电压激励信号；
波形控制器， 与所述波形发生器相连接， 用于接收并处理所述测试用电压 激励信号， 输出波形参数可控的数字量激励信号；
数模转换器， 与所述波形控制器耦接， 用于接收所述数字量激励信号并将 所述数字量激励信号转换为模拟量激励信号；
待测模数转换器， 与所述数模转换器耦接， 用于将所述模拟量激励信号转 换为数字序列并将所述数字序列输送至所述波形控制器； 以及
处理器， 与所述波形控制器相连接， 用于向所述波形控制器输入控制所述 数字量激励信号波形参数的指令、 通过所述波形控制器釆集所述数字序列并转 换为直方图数据进行保存。
在其中一个实施例中， 所述波形发生器包括数字正弦波发生器与数字三角 波发生器， 所述数字正弦波发生器应用于测试所述待测模数转换器的动态参数， 所述数字三角波发生器应用于测试所述待测模数转换器的静态参数。
在其中一个实施例中， 所述数字正弦波发生器为基于 DDS的数字正弦波发 生器。
在其中一个实施例中， 所述波形参数为所述数字量激励信号的波形频率、 初始相位与周期数。
在其中一个实施例中， 还包括滤波器， 所述滤波器分别与所述数模转换器 以及所述待测模数转换器耦接， 用于消除所述数模转换器所产生的干扰信号。
在其中一个实施例中， 还包括放大器， 所述放大器的输入端与所述数模转 换器的输出端相连， 输出端与所述待测模数转换器的输入端耦接， 用于调整所 述模拟量激励信号的幅值。
在其中一个实施例中， 还包括数字复用器与模拟复用器， 所述数字复用器 连接于所述波形控制器及所述数模转换器之间， 用于在测试时将所述数字量激 励信号传送至数模转换器； 所述模拟复用器连接于所述数模转换器与所述待测 模数转换器之间 , 用于在测试时将所述模拟量激励信号传送至待测模数转换器。
在其中一个实施例中， 所述数字复用器还用于在非测试时将模拟量输入信 号传送至待测模数转换器， 所述数字复用器还用于在非测试时将输入的数字量 中间信号传送至数模转换器， 所述模拟量输入信号经所述待检测模数转换器转 换成所述数字量中间信号。
在其中一个实施例中， 还包括存储器， 所述存储器与所述处理器相连， 用 于存储理论静态参数值与理论动态参数值。
上述基于片上系统或系统级封装的内建自测试系统， 充分利用了片上系统 或系统级封装的片内已有的处理器和数模转换器的资源来对片内待测模数转换 器进行测试， 结合额外添加的数字电路器件波形发生器与波形控制器， 无需釆 用具有较多模拟器件的模拟 IP核来生成激励信号， 减少了片内集成的器件， 占 用芯片空间较小， 增加了系统的可靠性。 附图说明
图 1为内建自测试基本原理框图；
图 2为一实施例的基于片上系统或系统级封装的内建自测试系统模块图； 图 3为模拟三角波输入波形及其量化图；
图 4是三角波量化所得直方图；
图 5是模拟正弦波输入波形及其量化图；
图 6是正弦波量化所得直方图。 具体实施方式
为了解决内建自测试因模拟元件较多所造成的占用片上系统或系统级封装 的片内面积较大， 片上系统或系统级封装较复杂， 以及片上系统或系统级封装 的可靠性较低的问题， 提供了一种基于片上系统或系统级封装的内建自测试系 统。
如图 2所示， 一实施例的基于片上系统或系统级封装的内建自测试系统， 括波形发生器 210、 波形控制器 220、 数模转换器 230、 待测模数转换器 240以 及处理器 250。
波形发生器 210, 用于生成测试用电压激励信号。 本实施例的基于片上系统 或系统级封装的内建自测试系统， 具有测试模式和正常模式。 波形发生器 210 集成于片上系统或系统级封装， 作为测试模式下的测试用电压激励波形信号的 发生源， 在正常模式下， 波形发生器 210处于闲置状态。
波形控制器 220, 与波形发生器 210相连接， 用于接收并处理测试用电压激 励信号， 输出波形参数可控的数字量激励信号。 本实施例中， 波形参数为数字 量激励信号的波形频率、 初始相位与周期数。 此外， 波形参数还可能为波形类 型， 比如三角波或正弦波。 波形控制器 220用于测试模式， 正常模式下处于闲 置状态。
数模转换器 230, 简称 DAC ( Digital to Analog Converter, 数模转换器）， 与 波形控制器 220耦接， 用于接收波形控制器 220输出的数字量激励信号并将该 数字量激励信号转换为模拟量激励信号。
待测模数转换器 240, 与数模转换器 230耦接， 用于将数模转换器 230输出 的模拟量激励信号转换为数字序列， 并将该数字序列输送至波形控制器 220。模 数转换器简称 ADC ( Analog to Digital Converter, 模数转换器）。
处理器 250, 与波形控制器 220相连接， 用于向波形控制器 220输入控制数 字量激励信号波形参数的指令、 通过波形控制器 220釆集数字序列并转换为直 方图数据进行保存。 在测试模式下， 波形发生器 210生成测试用电压激励信号 经过波形控制器 220处理并输出波形参数可控的数字量激励信号， 该数字量激 励信号经过数模转换器 230转换成模拟量激励信号， 该模拟量激励信号用于测 试待测模数转换器 240相关参数。
上述基于片上系统或系统级封装的内建自测试系统， 充分利用了片上系统 或系统级封装的片内已有的处理器 250和数模转换器 230的资源来对片内待测 模数转换器 240进行测试， 结合额外添加的数字电路器件波形发生器 210与波 形控制器 220, 无需釆用具有较多模拟器件的模拟 IP核来生成激励信号， 减少 了片内集成的器件， 占用芯片空间较小， 增加了系统的可靠性。 为了使测试模式与正常模式不相互干扰， 本实施例的基于片上系统或系统 级封装的内建自测试系统，还包括数字复用器 280与模拟复用器 290 ,数字复用 器 280连接于波形控制器 220及数模转换器 230之间， 用于在测试时将波形控 制器 220输出的数字量激励信号传送给数模转换器 230。模拟复用器 290连接于 数模转换器 230与待测模数转换器 240之间， 用于在测试时将数模转换器 230 输出的模拟量量激励信号传送给待测模数转换器 240。在非测试时， 即在正常模 式下，模拟复用器 290还用于将模拟量输入信号 Vin传送至待测模数转换器 240, 由待测模数转换器 240转换为数字量中间信号并将该数字量中间信号输入数字 复用器 280。 在非测试时，数字复用器 280还用于将输入的数字量中间信号传送 至数模转换器 230, 由数模转换器 230转换并输出模拟量输出信号 ^^。 通常， 数字复用器 280与模拟复用器 290具有多个输入接口， 一个输出接口。 为了便 于识别， 本实施例使用 "0" 和 " 1 " 表示数字复用器 280或模拟复用器 290其 中两个接口， 其中 "0" 接口用于正常模式， " Γ 接口用于测试模式。 正常模式 下， 模拟量输入信号 ί¾从模拟复用器 290的 "0"接口输入模拟复用器 290, 经 模拟复用器 290进入待测模数转换器 240转换成数字量中间信号， 该数字量中 间信号从数字复用器 280的 "0" 接口进入数字复用器 280, 进而通过数模转换 器 230转换成模拟量输出信号 Vou"
本实施例中， 波形发生器 210包括数字正弦波发生器 212与数字三角波发 生器 214。 数字正弦波发生器 212应用于测试待测模数转换器 240的动态参数， 数字三角波发生器 214应用于测试待测模数转换器 240的静态参数。 数字正弦 波发生器 212为基于 DDS ( Direct Digital Synthesizer, 直接数字式频率合成器 ) 的数字正弦波发生器。 如图 3所示， 在测试待测模数转换器 240的静态参数时， 数字三角波发生器 214生成数字量三角波，依次经过波形控制器 220、数模转换 器 230处理后转换为模拟量激励信号， 该模拟量激励信号作为待测模数转换器 240的模拟输入， 经过待测模数转换器 240处理后输出数字序列， 即量化输出。 波形控制器 220接受来自处理器 250的指令， 对相应的特殊状态寄存器进行修 改， 指明待测模数转换器 240和数模转换器 230的精度及工作时钟频率， 指定 所选择的测试用电压激励信号的波形类型为三角波， 并根据实际情况指定波形 的频率、 初始相位、 周期数。 在数字三角波发生器 214生成数字量三角波产生 的同时， 波形控制器 220会自动地启动数模转换器 230和待测模数转换器 240 的工作， 处理器 250根据所接收到的待测模数转换器 240的输出编码值对此编 码值的直方图数据进行累加。 当指定周期数的波形产生完成后， 波形控制器 220 会停止数模转换器 230和待测模数转换器 240的工作。 这样， 最终会得到一组 直方图数据（见图 4 ), 处理器 250会利用理想直方图数据和这组实际直方图数 据进行计算来最终得到静态参数值。 然后与理论静态参数范围值进行比较来判 断待测模数转换器 240是否通过了静态参数的测试。 同理， 利用数字正弦波发 生器 212生成的数字量正弦波可以测出待测模数转换器 240的动态参数值（见 图 5和图 6 ), 然后与理论动态参数范围值进行比较来判断待测模数转换器 240 是否通过了动态参数的测试。 理论静态参数值与理论动态参数值存储于与处理 器 250相连的存储器 252中。
如图 2 所示， 在具体的实施例中， 基于片上系统或系统级封装的内建自测 试系统还包括滤波器 260与放大器 270。滤波器 260分别与数模转换器 230以及 待测模数转换器 240耦接， 用于消除数模转换器 230所产生的干扰信号。 放大 器 270的输入端与数模转换器 230的输出端相连，输出端与待测模数转换器 240 的输入端耦接， 用于调整模拟量激励信号的幅值。 处理器 250可以通过串口连 接计算机 50。 但并不能因此而理解为对本发明专利范围的限制。 应当指出的是， 对于本领域 的普通技术人员来说， 在不脱离本发明构思的前提下， 还可以做出若干变形和 改进， 这些都属于本发明的保护范围。 因此， 本发明专利的保护范围应以所附 权利要求为准。

Claims

1、一种基于片上系统或系统级封装的内建自测试系统， 其特征在于， 包括： 波形发生器， 用于生成测试用电压激励信号；
波形控制器， 与所述波形发生器相连接， 用于接收并处理所述测试用电压 激励信号， 输出波形参数可控的数字激励信号；
数模转换器， 与所述波形控制器耦接， 用于接收所述数字量激励信号并将 所述数字量激励信号转换为模拟量激励信号；
待测模数转换器， 与所述数模转换器耦接， 用于将所述模拟量激励信号转 换为数字序列并将所述数字序列输送至所述波形控制器； 以及
处理器， 与所述波形控制器相连接， 用于向所述波形控制器输入控制所述 数字量激励信号波形参数的指令、 通过所述波形控制器釆集所述数字序列并转 换为直方图数据进行保存。
2、 根据权利要求 1所述的基于片上系统或系统级封装的内建自测试系统， 其特征在于， 所述波形发生器包括数字正弦波发生器与数字三角波发生器， 所 述数字正弦波发生器应用于测试所述待测模数转换器的动态参数， 所述数字三 角波发生器应用于测试所述待测模数转换器的静态参数。
3、 根据权利要求 2所述的基于片上系统或系统级封装的内建自测试系统， 其特征在于， 所述数字正弦波发生器为基于 DDS的数字正弦波发生器。
4、 根据权利要求 1所述的基于片上系统或系统级封装的内建自测试系统， 其特征在于， 所述波形参数为所述数字量激励信号的波形频率、 初始相位与周 期数。
5、 根据权利要求 1所述的基于片上系统或系统级封装的内建自测试系统， 其特征在于， 还包括滤波器， 所述滤波器分别与所述数模转换器以及所述待测 模数转换器耦接， 用于消除所述数模转换器所产生的干扰信号。
6、 根据权利要求 1所述的基于片上系统或系统级封装的内建自测试系统， 其特征在于， 还包括放大器， 所述放大器的输入端与所述数模转换器的输出端 相连， 输出端与所述待测模数转换器的输入端耦接， 用于调整所述模拟量激励 信号的幅值。
7、 根据权利要求 1所述的基于片上系统或系统级封装的内建自测试系统， 其特征在于， 还包括数字复用器与模拟复用器， 所述数字复用器连接于所述波 形控制器及所述数模转换器之间 , 用于在测试时将所述数字量激励信号传送至 数模转换器； 所述模拟复用器连接于所述数模转换器与所述待测模数转换器之 间， 用于在测试时将所述模拟量激励信号传送至待测模数转换器。
8、 根据权利要求 7所述的基于片上系统或系统级封装的内建自测试系统， 其特征在于， 所述数字复用器还用于在非测试时将模拟量输入信号传送至待测 模数转换器， 所述数字复用器还用于在非测试时将输入的数字量中间信号传送 至数模转换器， 所述模拟量输入信号经所述待检测模数转换器转换成所述数字 量中间信号。
9、 根据权利要求 1所述的基于片上系统或系统级封装的内建自测试系统， 其特征在于， 还包括存储器， 所述存储器与所述处理器相连， 用于存储理论静 态参数值与理论动态参数值。
PCT/CN2012/087896 2012-07-20 2012-12-28 基于片上系统或系统级封装的内建自测试系统 Ceased WO2014012343A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2012102534254A CN102768336A (zh) 2012-07-20 2012-07-20 基于片上系统或系统级封装的内建自测试系统
CN201210253425.4 2012-07-20

Publications (1)

Publication Number Publication Date
WO2014012343A1 true WO2014012343A1 (zh) 2014-01-23

Family

ID=47095799

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/087896 Ceased WO2014012343A1 (zh) 2012-07-20 2012-12-28 基于片上系统或系统级封装的内建自测试系统

Country Status (2)

Country Link
CN (1) CN102768336A (zh)
WO (1) WO2014012343A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808405A (zh) * 2016-04-12 2016-07-27 江南大学 一种基于SoPC的高性能流水线ADC频域参数评估系统
CN111355490A (zh) * 2018-12-21 2020-06-30 亚德诺半导体国际无限责任公司 数据采集系统级封装
CN112735505A (zh) * 2020-12-30 2021-04-30 中国电力科学研究院有限公司 一种用于对存储器芯片进行测试的系统及方法
CN115291005A (zh) * 2022-07-11 2022-11-04 陕西千山航空电子有限责任公司 开关量发送接口的自检电路

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768336A (zh) * 2012-07-20 2012-11-07 中国科学院深圳先进技术研究院 基于片上系统或系统级封装的内建自测试系统
US8970408B2 (en) * 2013-07-03 2015-03-03 Infineon Technologies Ag Built-in-self-test for an analog-to-digital converter
CN103308850B (zh) * 2013-07-03 2016-02-24 苏州磐启微电子有限公司 触控ic模拟前端自测的内建架构及测试方法
CN103941119B (zh) * 2014-03-27 2016-09-07 北京汇德信科技有限公司 一种多功能可编程信号发生参数测试系统
CN104535920B (zh) * 2014-12-31 2018-07-13 南京天易合芯电子有限公司 Bist的测试电路和测试方法
CN105988029A (zh) * 2015-01-30 2016-10-05 泰克公司 用于任意波形和函数发生器波形监测的电缆效应的去嵌入
CN105988077B (zh) * 2015-02-06 2019-03-15 中国科学院微电子研究所 内建自测试方法、装置及片上系统
US10191098B2 (en) * 2015-07-13 2019-01-29 Rohde & Schwarz Gmbh & Co. Kg Electronic measurement device and method for operating an electronic measurement device
CN205081770U (zh) * 2015-09-28 2016-03-09 深圳市中兴微电子技术有限公司 一种直流参数测试装置
CN105677527B (zh) * 2016-02-18 2019-02-26 苏州无离信息技术有限公司 一种自动测量嵌入式存储器最大工作频率的系统及方法
CN107786204A (zh) * 2016-08-25 2018-03-09 成都锐成芯微科技股份有限公司 数模转换器参数测试系统及方法
WO2019169524A1 (zh) * 2018-03-05 2019-09-12 深圳市汇顶科技股份有限公司 波形信号检测方法及装置
US10747282B2 (en) * 2018-10-17 2020-08-18 Stmicroelectronics International N.V. Test circuit for electronic device permitting interface control between two supply stacks in a production test of the electronic device
CN111007314B (zh) * 2019-11-18 2023-05-09 晶晨半导体（深圳）有限公司 一种通过示波器余辉模式测量soc信号稳定性的方法
CN113624498B (zh) * 2020-05-09 2024-01-16 中国航发商用航空发动机有限责任公司 脉动压力传感器测量信号模拟装置、方法和仿真系统
CN111398796A (zh) * 2020-05-19 2020-07-10 上海灵动微电子股份有限公司 一种adc性能测试电路、芯片和设备
CN114443375A (zh) * 2020-11-04 2022-05-06 富泰华工业（深圳）有限公司 测试方法及装置、电子装置及计算机可读存储介质
CN112526973A (zh) * 2020-12-01 2021-03-19 上海爱信诺航芯电子科技有限公司 微控制器模数转换器微分非线性和积分非线性的测试方法
CN112630626B (zh) * 2021-03-05 2021-10-22 光梓信息科技（上海）有限公司 片上自测试系统及方法
CN115051709B (zh) * 2022-08-17 2022-11-15 光梓信息科技（上海）有限公司 Adc-dac组合的片上自测试系统及方法
CN115694502A (zh) * 2023-01-03 2023-02-03 成都爱旗科技有限公司 一种数据处理方法、装置及电子设备
CN118801886B (zh) * 2024-09-13 2024-12-03 无锡国芯微高新技术有限公司 数模混合芯片的模块自测试方法、装置、设备及存储介质
CN118962409B (zh) * 2024-10-15 2025-02-25 光梓信息科技（上海）有限公司 基于全数字域的片上自测试系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793178A (ja) * 1993-09-20 1995-04-07 Mitsubishi Electric Corp マイクロコンピュータ診断装置
JPH10268004A (ja) * 1997-03-25 1998-10-09 Yokogawa Electric Corp ロジックテスタ
CN1354503A (zh) * 2000-11-22 2002-06-19 三菱电机株式会社 半导体集成电路的测试装置及半导体集成电路的测试方法
CN1617453A (zh) * 2003-11-12 2005-05-18 蔚华科技股份有限公司 模拟数字转换器的内建自我测试装置及方法
CN102420610A (zh) * 2010-09-27 2012-04-18 飞思卡尔半导体公司 测试数模及模数转换器的方法
CN102768336A (zh) * 2012-07-20 2012-11-07 中国科学院深圳先进技术研究院 基于片上系统或系统级封装的内建自测试系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604477A (zh) * 2003-09-30 2005-04-06 蔚华科技股份有限公司 数据转换器的测量装置及其方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793178A (ja) * 1993-09-20 1995-04-07 Mitsubishi Electric Corp マイクロコンピュータ診断装置
JPH10268004A (ja) * 1997-03-25 1998-10-09 Yokogawa Electric Corp ロジックテスタ
CN1354503A (zh) * 2000-11-22 2002-06-19 三菱电机株式会社 半导体集成电路的测试装置及半导体集成电路的测试方法
CN1617453A (zh) * 2003-11-12 2005-05-18 蔚华科技股份有限公司 模拟数字转换器的内建自我测试装置及方法
CN102420610A (zh) * 2010-09-27 2012-04-18 飞思卡尔半导体公司 测试数模及模数转换器的方法
CN102768336A (zh) * 2012-07-20 2012-11-07 中国科学院深圳先进技术研究院 基于片上系统或系统级封装的内建自测试系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHAO, JIANWU ET AL.: "ADC-BIST Testing Method in Electrical Imaging Well Logging Tools", JOURNAL OF UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA, vol. 39, no. 5, September 2010 (2010-09-01), pages 788 - 792 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105808405A (zh) * 2016-04-12 2016-07-27 江南大学 一种基于SoPC的高性能流水线ADC频域参数评估系统
CN111355490A (zh) * 2018-12-21 2020-06-30 亚德诺半导体国际无限责任公司 数据采集系统级封装
CN112735505A (zh) * 2020-12-30 2021-04-30 中国电力科学研究院有限公司 一种用于对存储器芯片进行测试的系统及方法
CN115291005A (zh) * 2022-07-11 2022-11-04 陕西千山航空电子有限责任公司 开关量发送接口的自检电路

Also Published As

Publication number Publication date
CN102768336A (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
WO2014012343A1 (zh) 基于片上系统或系统级封装的内建自测试系统
US11965930B2 (en) Test compression in a JTAG daisy-chain environment
US9470759B2 (en) Test instrument having a configurable interface
US9459319B2 (en) Device and method for generating input control signals of a serialized compressed scan circuit
US6934648B2 (en) Jitter measurement circuit for measuring jitter of measurement target signal on the basis of sampling data string obtained by using ideal cyclic signal
JP2001134458A (ja) システムオンチップの埋込アナログ・混成信号コアの試験方法及び試験構成
CN109642926A (zh) 安全逻辑的自测试
JP3664480B2 (ja) オンチップ・ヒストグラム試験
CN114740329B (zh) 数据比对装置、数据比对方法及芯片测试仪
US10871517B2 (en) Integrated circuit on chip instrument controller
JP2008305450A (ja) テストシステムとテスト方法
CN116430153A (zh) 航空电信号测量装置及方法
CN111025132B (zh) 系统芯片、以及其内建自我测试电路与自我测试方法
Zhang et al. ATE Test Solution for High Resolution and High Voltage DAC
KR102842824B1 (ko) 타임 딜레이 보상 방법 및 장치
US20250370042A1 (en) Clock signal control for scan-chain testing
JP2008537140A (ja) 内部電源領域を有する検査準備用積分回路
JP3554959B2 (ja) Ｉｃテスタ
KR20250090030A (ko) 자가 진단이 가능한 반도체 디바이스 테스트 장치
CN115420960A (zh) 一种spi信号质量的测量装置、方法以及一种电路板卡
JP2003302448A (ja) テスト回路
Hafed et al. A high-throughput 5 Gbps timing and jitter test module featuring localized processing
JP2005114621A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12881156

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 12.05.2015)

122 Ep: pct application non-entry in european phase

Ref document number: 12881156

Country of ref document: EP

Kind code of ref document: A1