JP2008537140A - 内部電源領域を有する検査準備用積分回路 - Google Patents

内部電源領域を有する検査準備用積分回路 Download PDF

Info

Publication number
JP2008537140A
JP2008537140A JP2008507237A JP2008507237A JP2008537140A JP 2008537140 A JP2008537140 A JP 2008537140A JP 2008507237 A JP2008507237 A JP 2008507237A JP 2008507237 A JP2008507237 A JP 2008507237A JP 2008537140 A JP2008537140 A JP 2008537140A
Authority
JP
Japan
Prior art keywords
circuit
integration
power supply
supply voltage
digital conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008507237A
Other languages
English (en)
Inventor
アイ エム ピー マイヤー リンゼ
ゴエル サンディープクマール
デ へスス ピネダ デ ヘイヴェス ホセ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2008537140A publication Critical patent/JP2008537140A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31721Power aspects, e.g. power supplies for test circuits, power saving during test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

積分回路(10)は、電源電圧に適合するために電源電圧適合回路(14)を有する内部電源領域を有する。典型的には、電源電圧を独立して適合させることができる複数のそのような領域を設ける。検査中、内部電源電圧は、積分回路(10)の時間積分アナログ−デジタル変換回路(16)に供給される。電源電圧の時間積分値は、測定期間中に測定される。好適には、複数の内部電源電圧の測定の積分は、同一の測定時間間隔中に並列して行われる。好適には、他の測定期間中に互いに異なる電源電圧間で切替を行うことによって、他の検査が行われる。このようにして、測定された積分電源電圧は、種々の電圧間の切替の速度をチェックするのに用いられる。

Description

本発明は、内部電源領域を具える積分回路及びそのような積分回路の検査に関する。
複数の電源領域を有する積分回路は、表題が“An Autonomous Decentralized Low-Power System with Adaptive-Universal Control for a Chip Multi-Processor”であるthe Digest of technical Papers of the 2003 IEEE International Solid-State Circuits Conference, San Francisco, page 109-109に発表されたMasayuk Miyazaki et alによる文献に記載されている。
Masayuki Miyazaki et alは、積分回路の電力消費を複数の電源領域を用いることによって減少できる方法を記載している。積分回路の機能回路は、複数のモジュールに分割される。各々は、モジュールの回路の電源電圧及びボディバイアス電圧を制御するそれ自体の調整電源回路を有する。動作中、これらの電圧は、モジュールに供給されるデータを処理するために各モジュールで必要なクロック周波数に依存して各モジュールに対して動的に適合される。
Masayuki Miyazaki et al.は、各周波数に必要な電圧を自己検査(BIST)回路により最初のチップ検査段階中に決定する方法を記載する。このBIST回路は、関連の電圧のデジタル化された測定を出力するA/Dコンバータと、デジタル化された電圧値が特定のしきい値を超えるまでクロックパルスを計数する計数回路とを具える。BIST回路は、測定された電圧レベル及び電圧遷移間隔をチェックする。Masayuki Miyazaki et alは、必要なクロック周波数の関数としてサポートする電圧を選択するのに用いられるルックアップテーブルメモリ(LUT)に測定値を記憶する。
Masayuki Miyazaki et alは、集中BIST回路と、種々のモジュールに対する各LUTとを開示する。集中BIST回路は、積分回路のデータバスを通じてLUTに結合される。Masayuki Miyazaki et alは、誤り検査のためのA/Dコンバータ又は遷移時間の測定の使用を開示しない。Masayuki Miyazaki et alは、通常の回路動作中に最適な電圧の選択に用いるために遷移時間の測定を複数のあり得る動作電圧から開始する必要があることしか示唆していない。
国際特許出願第01/22103号は、発振回路、特に位相同期ループ(PLL)回路を検査する方法を開示する。この方法において、検査測定を行うために発振回路の周波数が計測される。発振回路の入力電圧が変わり、周波数の応答が測定される。位相検出器、フィルタ及びVCO(電圧制御発振器)を有するPLLの例において、PLLは、位相検出器においてオープンにされ、検査電圧が位相検出器から供給されるとともに、結果的に得られるVCO周波数が測定される。本願は、複数の電源領域を有する積分回路の検査に関連しない。
特に、本発明の目的は、簡単な多目的回路がテストに用いられる単一の電源領域を有する積分回路の検査を提供することである。
本発明は、請求項1による検査準備用積分回路を提供する。本発明によれば、積分回路は、内部電源導体に結合された入力部及び検査出力部に結合された出力部を有する時間積分アナログ−デジタル変換回路を具える。これによって、電源電圧レベル及び電源電圧レベル間の遷移時間についての検査情報を得ることができる。電源電圧の遷移が、積分時間間隔の開始に対するタイミング関係の予め決定された範囲内で開始するとき、積分電圧は、遷移速度に依存する。典型的には、積分アナログ−デジタル変換回路の出力結果は、スキャンチェーンを通じて検査出力部に供給されるが、測定された一つ以上の積分値が予め決定された範囲内に存在するか否か、更に詳しくは、予め決定された値を有するか否かを決定するためにオンチップコンパレータ回路を設けることもでき、比較結果が検査出力部に供給される。
一実施の形態において、積分回路は、複数の電源領域を具え、複数の電源領域の各々が、内部電源導体と、電源電圧適合回路と、電源領域の各々又は電源領域の群に対する積分アナログ−デジタル変換回路と、積分アナログ−デジタル変換回路の各々の積分の開始時を集合的に制御する共通制御入力部とを有する。したがって、複数の電源導体の電源電力の挙動を、共通の積分時間間隔を用いて迅速に検査することができる。集中電圧測定回路を用いる場合、積分時間間隔を、互いに相違する電源領域に対して連続的に設ける必要がある。そうような複数の積分回路を用いることによって、共通の積分時間間隔を用いることができる。好適には、検査制御回路は、電源電圧又は検査中の種々の電源導体に対する遷移の独立した制御を提供する。したがって、異なる検査を並列に行うことができる。
一実施の形態において、積分アナログ−デジタル変換回路は、電源導体に結合された周波数制御入力部及び発振器出力部を有する電圧制御発振器と、発振器出力部に結合された入力部及び検査出力部に結合されたカウント出力部を有するカウンタとを具える。したがって、簡単かつ信頼性のある積分電力測定回路を実現することができる。
一実施の形態において、積分回路は、積分時間間隔を制御する外部からアクセス可能な端子を有する。他の実施の形態において、オンチップ検査制御回路は、積分時間間隔を制御する。
好適には、オンチップ検査制御回路によって、積分アナログ−デジタル変換回路が積分を開始し、電源電圧適合回路が、テストコマンドに応答して積分の開始についての予め決定されたタイミング関係の電源電圧を変える。
検査の方法において、電源電圧に依存する動作が、積分中に論理回路に選択された動作が生じるために電源導体から電流を取り出す論理回路に制御信号を送信することによって測定される。
本発明のこれら及び他の目的及び利点を、添付図面の例によって説明するが、これに限定されるものではない。
図1は、電源接続部Vss,Vss’、複数の論理回路ブロック12、電源電圧適合回路14、積分アナログ−デジタル変換回路16、電圧選択回路18及び複数のスキャンレジスタ19を有する積分回路10を線形的に示す。電源電圧結合回路14は、電源接続部Vss,Vss’に結合される。積分回路は、電源電圧適合回路14の各々から論理回路ブロック12の各々の電源端子まで結合した内部電源導体13を具える。論理回路ブロック12は、結合論理回路及び記憶素子を有する。
積分アナログ−デジタル変換回路16は、内部電源導体13の各々に結合した入力部と、スキャンレジスタ19に結合した出力部とを有する。スキャンレジスタは、積分アナログ−デジタル変換回路16からのデータを出力するためにシフトレジスタチェーンに結合される。積分回路10の他の部分に結合した他のスキャンレジスタ(図示せず)を、スキャンチェーンの一部とすることができる。積分アナログ−デジタル変換回路16は、積分時間間隔を制御する制御入力部を有する。
典型的には、論理回路ブロック12は、データを送出するために相互接続され、及び/又は、データを入力し及び/又は出力するために積分回路10のピンに接続される。このために、図は、例示として一部の接続を示すが、本発明は、この例に限定されるものではない。典型的には、論理回路ブロック12は、各論理回路ブロック12により用いられる論理電圧に依存して論理電圧レベルをシフトするために入力部及び/又は出力部にレベルシフト回路(図示せず)を有する。
通常動作において、電源電圧適合回路14は、各論理回路ブロック12の動作状況に応じて、電圧選択回路18の制御の下で電源導体13に供給される電源電圧に適合する。論理回路ブロック12に対する電源電圧は、低速で動作することができ又は論理機能を実現することなくデータを保持するだけでよい論理回路ブロック12に対して低減される。同様に、論理回路ブロック12に対する電源電圧を、高速で動作する必要がある又は変更信号の受信を開始する論理回路ブロック12に対して上昇することができる。典型的には、電圧選択回路18は、積分回路の意図した動作についての情報を受信する入力部(図示せず)を有する。この情報に基づいて、電圧選択回路18は、必要な電圧を選択するとともに、結果的に得られる信号を電源電圧適合回路14に送信する。行われる方法は、本発明に影響を及ぼさない。
積分回路10の製造後及び/又は積分回路の回路基板若しくは装置への取付後、積分回路10は、通常動作に悪影響を及ぼす不具合を検出するために検査される。あり得る不具合は、電源電圧適合回路14からの電圧が非常に高い若しくは非常に低い可能性、ある電圧から他の電圧への切替が非常に遅い可能性、又は電源電圧適合回路14の出力インピーダンスが非常に高い可能性であり、その結果、対応する論理回路ブロック12が著しい電圧を取り出すときに電圧降下が非常に大きくなる。
図2は、検査動作を示す。検査動作中、制御信号20が、積分アナログ−デジタル変換回路16に供給される。制御信号20は、測定時間間隔Tを規定する。時間間隔Tにおいて、積分アナログ−デジタル変換回路16は、電源導体13からの電圧を積分する。したがって、積分アナログ−デジタル変換回路16の出力信号の時間“t”の関数としての電源電圧V(t)のエフェクトSは、
S=時間間隔T中の時間tに亘るV(t)の積分
に比例する。
第1の検査中、電圧選択回路18は、時間間隔Tより前の(基準レベル23に対して示した)電圧レベル22を時間間隔T中に維持する必要がある電源電圧適合回路14に信号送信する。その結果、積分電圧24のエフェクトSは、この第1の検査中、積分アナログ−デジタル変換回路16において時間間隔Tの間に安定して上昇する。この検査は、電圧の場合にはレベルをチェックするのに用いられる。
第2の検査中、電圧選択回路18は、時間間隔Tの開始に対する予め決定された時点、典型的には、時間間隔Tの開始時に電圧レベルを変更するために電源電圧適合回路14に信号送信する。この結果、電源導体13の電圧26が変化する。
その結果、積分アナログ−デジタル変換回路16の積分信号28のエフェクトSは、定電圧を得る寄与24に比べて急に(又は変化の方向に依存して)上昇し始める。
第2の検査中のエフェクトSは、ある電圧レベルから他の電圧レベルへの変化の遷移時間及び実際のレベルに依存する。遷移時間の減少によって、変化後の電圧レベルは、エフェクトSに更に大きく寄与し、変化前の電圧レベルもエフェクトSに更に大きく寄与する。したがって、変化前後の所定の電圧レベルに対して、変化の積分されたエフェクトSは、遷移時間の測定となる。ここで用いられる用語「積分アナログ−デジタル変換回路」は、電源電圧Vの非線形関数が積分される実施の形態もカバーする。理解できるように、関数が既知である場合、電圧及び遷移時間についての情報を、そのような積分から容易に得ることができる。さらに、ここで用いられる用語「積分」は、時間間隔Tに亘るそのような関数又は電源の一時的な平均化もカバーする。
図3は、積分アナログ−デジタル変換回路16の実施の形態を示す。回路は、電圧制御発振器30と、カウンタ32と、レジスタ34とを有する。電圧制御発振器は、電源導体13(図示せず)に結合された周波数制御入力部Vmと、カウンタ32のカウンタ入力部に結合された発振器出力部とを有する。カウンタ32は、レジスタ34に結合されたカウンタ出力部を有する。積分アナログ−デジタル変換回路16の制御入力部は、カウント32のリセット入力部及びレジスタ34の負荷入力部に結合され、その結果、カウンタ32は、時間間隔Tの開始時にリセットされ、カウンタ32からの計数は、時間間隔Tの終了時にレジスタ34にロードされる。したがって、局所発振器30の周波数Fが、電源導体13の電圧Vの関数F(V)である場合、時間間隔Tの終了時のカウンタ32の計数Cは、近似的には
C=時間間隔T中の時間tに亘って積分された積分F(V(t))
となる。
したがって、図3の回路は、積分アナログ−デジタル変換回路16としての役割を果たす。典型的には、関数F(V)は、用いられる電圧範囲でほぼ線形的になり、この場合、積分は、近似的には
時間間隔T中の時間tに亘って積分された積分V(t)
に比例する。
しかしながら、ここで用いられる用語「積分アナログ−デジタル変換回路」は、F(V)が線形的でない実施の形態もカバーする。
電圧制御発振器30は、例えば、電源導体13から電源電圧を受信するリングオシレータ(例えば、ループ中で結合される奇数のデジタルインバータ回路(図示せず))として実現される。そのような回路の発振周波数は、電源電圧がリングオシレータのトランジスタのしきい値電圧を超える大きさに依存する。(図示しない)実施の形態において、アナログ−デジタル変換回路16の制御入力部は、検査が行われないときに電圧制御発振器をディスエーブルするために電圧制御発振器30にも結合される。したがって、消費電圧が減少し、電圧制御発振器30からのあり得る干渉が回避される。
カウンタ32を、リップルカウンタ又は他の従来のタイプのカウンタとすることができる。好適には、カウンタ32は、検査に用いられる電源導体13から供給される電力も受信する。したがって、ある内部電源導体13に対するアナログ−デジタル変換回路16を、他の電源導体13の電源電圧に依存せずに用いることができ、これによって、検査を迅速にする。レジスタ34を、スキャンレジスタの一つ、又は検査結果をロードするためにスキャンレジスタの入力部に結合された出力部を有する個別のレジスタとすることができる。
図4は、積分回路に結合された検査装置40を具える検査システムを示す。検査装置40は、検査コマンド信号、検査パターン信号及び検査タイミング信号を発生するために積分回路に結合された一つ以上の出力部を有する。検査装置は、検査結果を受信するために積分回路10の出力部に結合された入力部を有する。
図5は、検査システムの動作のフローチャートを示す。第1ステップ51において、検査装置40は、積分回路10を検査モードにするために積分回路10に信号を供給する。第2ステップ52において、検査装置40は、電源電圧適合回路14が選択した電圧を出力するよう積分回路10に信号を供給する。
第3ステップ53において、検査装置40は、積分アナログ−デジタル変換回路16が時間間隔Tに亘って電圧を積分するよう積分回路10に信号を供給する。好適には、この時間間隔Tは、(例えば、積分回路10の入力部に供給されるパルス又は積分回路10に供給される検査クロック信号の複数のクロック周期によって直接)検査装置40からの信号によって規定される。時間間隔の持続時間を、積分回路10の内部タイマ回路によって規定することもできる。
第4ステップ54において、検査装置40は、積分回路10からの積分された測定を検査のために検査装置40に供給した場合に結果をシフトするために積分回路10に信号を供給する。第2ステップ52、第3ステップ53及び第4ステップ54を、異なる電圧設定に対して複数回繰り返すことができる。任意に、各電圧検査の検査後に新たな検査結果のために必要とされる間にのみ検査結果がシフトされるように、第4ステップ54のシフトが行われ、その結果、複数の電圧に対する最終的な結果が互いにシフトされる。
第5ステップ55において、検査装置40は、電源電圧適合回路14が選択された電圧を出力するよう積分回路10に信号を供給する。第6ステップ56において、検査装置40は、積分アナログ−デジタル変換回路16が時間間隔Tに亘る電圧を積分するよう積分回路10に信号を供給する。時間間隔の開始時に同期して、検査装置40は、電源電圧適合回路14が電圧を変化させるよう信号を発生する。これらの信号を、積分回路に供給されるコマンド信号として供給することができ、積分回路10を、時間間隔を開始する同一のタイミング信号に応答してコマンドを実行するよう配置することができる。電圧遷移の開始をトリガするために検査装置により積分回路10の外部からタイミング信号を発生するよう検査装置40及び積分回路を配置することもできる。時間間隔の終了時に積分回路10は結果を得る。
積分の開始時と電源電圧遷移の開始時(好適には、結果的には遷移速度に最も応答する積分の開始時付近)との間に予め決定されたタイミング関係が存在する同期の形態が好適であるとしても、予め決定されたタイミング関係を必要としなくてもよい。全体に亘る遷移が積分時間間隔T内である場合、結果的に得られる積分電源電圧値は、遷移速度に依存するが、開始時間に依存しない。したがって、タイミング関係が予め決定された範囲内にある間、一貫性のある検査結果が得られる。
T及び電源電圧のxxx数値例が検査される。
第7ステップ57において、検査装置40は、検査のために積分回路10からの積分された測定が検査装置40に供給される場合には結果をシフトするために積分回路10に信号を供給する。第5〜7ステップを、種々の電圧遷移に対して複数回繰り返すことができる。
第8ステップ58において、第3ステップ53の測定された積分電圧が、許容できる電圧に対応する範囲内にあるか否かを決定するとともに、第6ステップ56の測定された積分電圧が、許容できる遷移時間に対応する範囲内にあるか否かを決定するために、検査装置は、結果を評価する。範囲内にない場合、積分回路10は拒否される。
他の実施の形態において、許容される範囲内に結果が存在するか否かの比較が、積分回路10内で行われる。
図6は、積分アナログ−デジタル変換回路16の他の実施の形態を示す。このような他の実施の形態は、基準回路60及びコンパレータ回路62を有する。コンパレータ回路は、レジスタ34からの結果と、基準回路60からの基準値とを比較し、比較結果を、検査装置への出力のためにスキャンチェーンに供給する。一実施の形態において、基準回路60は、種々の電圧の測定に対して複数の基準値を表し、基準回路60は、基準電圧の選択を制御する同一の回路によって制御され、対応する基準値を出力する。同様に、基準回路60は、一つ以上の電圧遷移の測定に対して一つ以上の基準電圧を表すことができ、基準回路60は、遷移の選択を制御する同一回路によって制御され、対応する基準値を出力する。このようにして、検査結果からのシフトに必要な時間は最小になる。図6の実施の形態において、積分アナログ−デジタル変換回路16からの積分電圧は、コンパレータ回路62及びスキャンチェーンを通じて検査出力部に結合される。検査出力部に対する個別の結合及びコンパレータ回路62へのバイパスは必要でない。そのような個別の結合を設けるとともに選択された検査コマンドの制御の下で有効にすることができ、その結果、積分された電圧測定へのアクセスを、コマンド上で利用することができる。
図7は、積分回路10の実施の形態を示し、この場合、検査制御回路70は、積分回路の外部からアクセス可能な検査インタフェース72に結合した積分回路10に含まれる。本実施の形態において、検査制御回路70は、時間間隔Tの開始時及び終了時を制御する積分アナログ−デジタル変換回路16に結合した出力部と、検査中に電源電圧の供給(又はその変化)を制御するために電圧選択回路18に結合した出力部とを有する(制御回路70を、通常(非検査)動作中に電圧を選択するのに用いられる電圧選択回路18を介在することなく電圧を制御するために電源電圧適合回路14に直接接続することもできる。)。
動作中、検査制御回路70は、インタフェース72を通じて検査コマンドを受信する。検査コマンドを受信し及び実行するアーキテクチャは、それ自体既知である。特定の検査コマンドに応答して、検査制御回路70は、積分を開始するために積分アナログ−デジタル変換回路16に信号を供給するとともに、積分の開始時との予め決定されたタイミング関係で電源電圧を変え始めるために一つ以上の電源電圧適合回路14に信号を送信する。次に、検査制御回路は、積分の終了の信号を送信する。このために、検査制御回路の一部は、積分の持続時間を規定するタイマ回路を有することができ、又は検査制御回路70は、検査インタフェース72で受信したクロック信号から持続時間を取得することができる。好適には、検査制御回路は、互いに独立して内部電源導体に供給される電源電圧を制御し、又は、好適には、例えば検査インタフェース72を通じて供給される検査データに依存する検査コマンドに応答して遷移が生じる電圧を少なくとも制御する。
好適には、上記検査は、論理回路ブロック12が稼動していない(内部信号遷移が生じない)間に実行される。他の実施の形態において、電源電圧が検査のために積分される間に論理回路ブロック12に信号遷移が生じる追加の検査が実行される。このような他の実施の形態において、検査装置によって与えられる連続的な検査パターンを、時間間隔Tにおいて論理回路ブロック12に供給することができる。
好適には、論理回路ブロック12に著しい数の信号遷移が生じる連続的な検査パターンの対が用いられる。内部電源導体13の電圧レベルが、そのような遷移によって大きく影響される場合、これは積分値に現れる。
多数のタイプの電圧アナログ−デジタル変換回路が、回路電圧に加えて回路温度に依存するデジタル出力結果に依存する。これを、論理回路12により一部の空間パターンに熱消失が生じる動作を行う間に、回路の種々の位置の積分電圧測定回路の積分電圧を並列に測定することによって回路の温度の局所的な展開を検査するのに用いることができる。
電圧制御発振器及びカウンタを有する実施の形態が、積分アナログ−デジタル変換回路16の好適な実施の形態であるが、他の実施の径値亜も可能である。他の実施の形態において、アナログ−デジタル変換回路が続くアナログ積分回路を用いることができる。積分回路は、時間間隔Tの開始時にリセットされ、時間間隔の終了時の出力信号は、デジタル値に変換される。しかしながら、そのような解決は、更に複雑であり、雑音及び温度の悪影響が及ぼされる。
他の実施の形態において、デジタル加算回路が続くアナログ−デジタル変換回路を用いることができる。時間間隔Tの間のコンバータの出力信号は、デジタル的に加算される。しかしながら、そのような解決は更に複雑である。他の実施の形態において、電圧制御遅延回路及びカウンタが用いられる。この実施の形態において、信号は、測定の開始時に遅延回路に送信され、電源導体13からの電圧が遅延の制御に用いられる。カウンタは、信号によって生じた遅延を計測し、この信号を、積分された測定として出力する。この場合、測定の時間間隔は、予め決定された持続時間を有しない。しかしながら、そのような解決は、高い周波数カウンタ及び/又は長い遅延線を必要とする。
図1は、積分回路を線形的に示す。 図2は、検査用の信号を示す。 図3は、積分アナログ−デジタル変換回路を示す。 図4は、検査システムを示す。 図5は、検査プロセスのフローチャートを示す。 図6は、他の積分アナログ−デジタル変換回路を示す。 図7は、積分回路の実施の形態を線形的に示す。

Claims (13)

  1. 内部電源領域を有する検査準備用積分回路であって、
    前記電源領域に対する内部電源導体と、
    前記内部電源導体の電源電圧に選択的に適合する電源電圧適合回路と、
    検査出力部と、
    前記電源導体に結合された入力部及び前記検査出力部に結合された出力部を有する積分アナログ−デジタル変換回路とを具える検査準備用積分回路。
  2. 請求項1記載の検査準備用積分回路において、複数の電源領域を具え、前記複数の電源領域の各々が、内部電源導体と、電源電圧適合回路と、前記電源領域の各々又は前記電源領域の群に対する積分アナログ−デジタル変換回路と、前記積分アナログ−デジタル変換回路の各々の積分の開始時を集合的に制御する共通制御入力部とを有することを特徴とする検査準備用積分回路。
  3. 請求項2記載の検査準備用積分回路において、前記積分の開始時に対して予め決定されたタイミング範囲内で独立して選択可能な電源電圧遷移の制御信号を前記電源電圧適合回路の少なくとも一部に送信する検査制御回路を具えることを特徴とする検査準備積分回路。
  4. 請求項1記載の検査準備用積分回路において、前記検査出力部に結合されたスキャン出力部を有するスキャンチェーンを具え、前記積分アナログ−デジタル変換回路の出力部を、前記スキャンチェーンを通じて前記検査出力部に結合したことを特徴とする検査準備用積分回路。
  5. 請求項1記載の検査準備用積分回路において、前記積分アナログ−デジタル変換回路が、前記電源導体に結合された周波数制御入力部及び発振器出力部を有する電圧制御発振器と、前記発振器出力部に結合された入力部及び前記検査出力部に結合されたカウント出力部を有するカウンタとを具えることを特徴とする検査準備用積分回路。
  6. 請求項1記載の検査準備用積分回路において、前記積分アナログ−デジタル変換回路の制御入力部に結合され、前記積分アナログ−デジタル変換回路の積分時間間隔の持続時間を制御する持続時間信号を発生する外部からアクセス可能な端子を具えることを特徴とする検査準備用積分回路。
  7. 請求項1記載の検査準備用積分回路において、持続時間信号を発生し、前記積分アナログ−デジタル変換回路の制御入力部に結合され、前記積分アナログ−デジタル変換回路の積分時間間隔の持続時間を制御する持続時間信号を発生する外部からアクセス可能な端子を具えることを特徴とする検査準備用積分回路。
  8. 請求項1記載の検査準備用積分回路において、前記検査制御回路が、検査コマンドを受信する入力部と、前記積分アナログ−デジタル変換回路及び前記電源電圧適合回路に結合された出力部とを有し、前記検査制御回路によって、前記積分アナログ−デジタル変換回路に積分を開始させるとともに、検査コマンドに応答して前記積分の開始に対する予め決定された範囲内のタイミングで前記電源電圧適合回路に前記電源電圧を変えさせることを特徴とする検査準備用積分回路。
  9. 請求項1記載の検査準備用積分回路において、基準値発生回路及びコンパレータ回路を具え、前記コンパレータ回路が、前記積分アナログ−デジタル変換回路の出力部に結合された入力部と、前記基準値発生回路の出力部とを有し、前記コンパレータ回路が、前記検査出力部に結合された出力部を有することを特徴とする検査準備用積分回路。
  10. 電源電圧に適合するために電源電圧適合回路を有する内部電源領域を具える積分回路を検査する方法であって、
    前記積分回路の積分アナログ−デジタル変換回路に電源電圧を供給し、
    選択した電源電圧を測定期間中に維持するとともに、前記測定期間中に前記積分回路の時間積分により前記積分アナログ−デジタル変換回路によって確立された出力信号を読み出すことによって、前記電源電圧の積分値を測定する方法。
  11. 請求項10記載の方法において、他の測定期間中に互いに異なる電源電圧間の切替を行うために前記電源電圧適合回路に制御信号を送信するとともに、第2の測定期間中に前記積分回路の時間積分により前記積分アナログ−デジタル変換回路によって確立された出力信号を読み出すことによって、電源電圧遷移時間についての情報を測定することを特徴とする方法。
  12. 請求項10記載の方法において、前記測定期間中に複数の電源電圧領域の各々の選択された電源電圧を維持するとともに、前記測定期間中に前記積分回路の前記電源電圧領域の各々の時間積分によりより前記積分アナログ−デジタル変換回路によって確立された出力信号を読み出すことによって、前記複数の電源電圧領域の各々の電源電圧の積分値を測定することを特徴とする方法。
  13. 請求項10記載の方法において、前記積分回路が、前記電源電圧適合回路に結合された電源接続部を有する論理回路を具え、選択した電源電圧を前記測定期間中に維持するために制御信号を前記電源電圧適合回路に送信するとともに、選択した動作を前記測定期間中に前記論理回路で行うために他の制御信号を前記論理回路に送信することによって、前記電源電圧の動作依存性を測定することを特徴とする方法。
JP2008507237A 2005-04-19 2006-04-13 内部電源領域を有する検査準備用積分回路 Withdrawn JP2008537140A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05103146 2005-04-19
PCT/IB2006/051168 WO2006111910A2 (en) 2005-04-19 2006-04-13 Test prepared integrated circuit with an internal power supply domain

Publications (1)

Publication Number Publication Date
JP2008537140A true JP2008537140A (ja) 2008-09-11

Family

ID=37115535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008507237A Withdrawn JP2008537140A (ja) 2005-04-19 2006-04-13 内部電源領域を有する検査準備用積分回路

Country Status (7)

Country Link
US (1) US8552734B2 (ja)
EP (1) EP1875258B1 (ja)
JP (1) JP2008537140A (ja)
CN (1) CN101163979B (ja)
AT (1) ATE441118T1 (ja)
DE (1) DE602006008766D1 (ja)
WO (1) WO2006111910A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2366111A1 (en) 2008-11-13 2011-09-21 Nxp B.V. Testable integrated circuit and test method therefor
GB2480847B (en) * 2010-06-03 2014-12-10 St Microelectronics Res & Dev Remote testing system
CN105137330B (zh) * 2014-05-22 2018-09-25 炬芯(珠海)科技有限公司 多电压域数字电路的验证装置及其运行方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528505A (en) * 1983-03-29 1985-07-09 Motorola, Inc. On chip voltage monitor and method for using same
US5498972A (en) * 1990-08-15 1996-03-12 Telefonaktiebolaget Lm Ericsson Device for monitoring the supply voltage on integrated circuits
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
US6177801B1 (en) * 1999-04-21 2001-01-23 Sunrise Telecom, Inc. Detection of bridge tap using frequency domain analysis
WO2001022103A1 (en) 1999-09-23 2001-03-29 University Of Washington Charge-based frequency measurement bist
JP2001257592A (ja) * 2000-03-09 2001-09-21 Mitsubishi Electric Corp 計測装置
GB2376081B (en) * 2001-03-14 2004-12-08 Micron Technology Inc Measurement of the integrity of a power supply
KR100938039B1 (ko) * 2002-01-23 2010-01-21 엔엑스피 비 브이 집적 회로 및 배터리 전력 공급형 전자 장치
US7309998B2 (en) * 2002-12-02 2007-12-18 Burns Lawrence M Process monitor for monitoring an integrated circuit chip

Also Published As

Publication number Publication date
US8552734B2 (en) 2013-10-08
EP1875258B1 (en) 2009-08-26
ATE441118T1 (de) 2009-09-15
CN101163979A (zh) 2008-04-16
CN101163979B (zh) 2011-08-31
WO2006111910A2 (en) 2006-10-26
DE602006008766D1 (de) 2009-10-08
US20100013493A1 (en) 2010-01-21
WO2006111910A3 (en) 2007-03-01
EP1875258A2 (en) 2008-01-09

Similar Documents

Publication Publication Date Title
US6421801B1 (en) Testing IO timing in a delay locked system using separate transmit and receive loops
CN107807323B (zh) 电路板健康状况监测方法,检测装置以及检测系统
US7793183B2 (en) Microcomputer and method of testing the same
US20030021464A1 (en) Semiconductor integrated circuit and testing method for the same
US20090273383A1 (en) Logic circuit having gated clock buffer
US6330681B1 (en) Method and apparatus for controlling power level during BIST
JP2007071622A (ja) 試験装置および試験方法
EP0918227B1 (en) Automatic circuit tester having a waveform acquisition mode of operation
KR20190103921A (ko) 샘플링 회로 및 수신 전압 추정 방법
US7263640B2 (en) LSI, test pattern generating method for scan path test, LSI inspecting method, and multichip module
JP2008537140A (ja) 内部電源領域を有する検査準備用積分回路
US7454674B2 (en) Digital jitter detector
JP4557526B2 (ja) 半導体集積回路及び半導体集積回路の故障検出方法
US6381722B1 (en) Method and apparatus for testing high speed input paths
US6742149B2 (en) Apparatus for testing semiconductor integrated circuits
CN106896317B (zh) 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统
US5969653A (en) Testing control signals in A/D converters
US8013593B2 (en) Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same
JP2002074986A (ja) Dc試験装置及び半導体試験装置
JP3686039B2 (ja) 半導体集積回路装置およびその使用方法
JP3323121B2 (ja) 半導体装置の測定方法及び測定装置
JP2000206193A (ja) 集積半導体回路
JP2005003628A (ja) Lsiテスト回路およびそのテスト方法
JP2011002344A (ja) 半導体装置のテスト回路およびテスト方法
JP2882413B2 (ja) 平均値の高速良否判定装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090831