WO2014002535A1 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
WO2014002535A1
WO2014002535A1 PCT/JP2013/057516 JP2013057516W WO2014002535A1 WO 2014002535 A1 WO2014002535 A1 WO 2014002535A1 JP 2013057516 W JP2013057516 W JP 2013057516W WO 2014002535 A1 WO2014002535 A1 WO 2014002535A1
Authority
WO
WIPO (PCT)
Prior art keywords
sheet
expanding
led
wafer
semiconductor
Prior art date
Application number
PCT/JP2013/057516
Other languages
French (fr)
Japanese (ja)
Inventor
勝次 井口
渡辺　昌規
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2014002535A1 publication Critical patent/WO2014002535A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

The present invention has a chip-dicing step (M13) for dicing an LED wafer (50) on a dicing sheet (60) into a plurality of LED chips (55), a transfer step (M14) for transferring the diced LED chips onto another first expanding sheet (70), and a first expanding step (M15) for expanding the first expanding sheet and providing gaps (S1) among the LED chips, thereby preventing the positions of the semiconductor chips from shifting after expanding the sheet.

Description

半導体装置の製造方法Manufacturing method of semiconductor device
　本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
　近年、窒化物半導体素子を発光素子として用いた青色発光素子と、蛍光体とを利用した白色発光装置が、大型液晶テレビのバックライトおよび照明用の光源等に用いられるようになりつつある。 Recently, a white light emitting device using a blue light emitting element using a nitride semiconductor element as a light emitting element and a phosphor has been used for a backlight of a large liquid crystal television, a light source for illumination, and the like.
　このような大型液晶テレビおよび照明等の製品には、一度に大量の白色発光装置を使用する。そのため、これらの製品に用いられる青色発光素子は、安価で大量生産できることが求められている。 For such products as large LCD TVs and lighting, a large amount of white light emitting devices are used at once. Therefore, the blue light-emitting elements used in these products are required to be inexpensive and mass-produced.
　表面に、ｐ側電極及びｎ側電極を備えるＬＥＤチップの実装方法としては、裏面をパッケージに固定し実装するいわゆるフェイスアップ実装法と、表面をパッケージあるいはサブマウントと呼ばれる支持部材に実装するいわゆるフリップチップ実装法とがある。 The mounting method of the LED chip having the p-side electrode and the n-side electrode on the surface includes a so-called face-up mounting method in which the back surface is fixed to the package and a so-called flip in which the surface is mounted on a support member called a package or submount There is a chip mounting method.
　フェイスアップ実装法は、単にＬＥＤチップ裏面に接着剤を塗布してパッケージに貼り付けるとともに、配線を既存のワイヤボンド技術を用いて行うことができるので、製造が容易であるという利点を有する。 The face-up mounting method has an advantage that manufacturing is easy because an adhesive is simply applied to the back surface of the LED chip and attached to the package, and wiring can be performed using an existing wire bonding technique.
　一方、フリップチップ型デバイスは、ＬＥＤチップ表面近傍の熱を支持部材に伝えやすいため、大電流での動作に適しているが、電極を外部に接続するための支持部材への貼り合せが必要となる。 On the other hand, the flip chip type device is suitable for operation with a large current because it easily transfers heat near the surface of the LED chip to the support member, but it needs to be bonded to the support member to connect the electrodes to the outside. Become.
　チップを支持部材であるサブマウントに貼り合せるフリップチップ実装の方法としては、ＬＥＤチップを１個づつサブマウントに搭載・固定していくことが確実である。しかし、工数が多くなり作業時間がかかるという難点がある。 As a flip chip mounting method in which the chip is bonded to the submount as a support member, it is certain that the LED chips are mounted and fixed on the submount one by one. However, there is a drawback that man-hours increase and work time is required.
　そこで、ＬＥＤチップを複数形成したウエハ単位で、ＬＥＤチップをウエハ状のサブマウント基板に一括してフリップチップ実装及び貼り合せを行い、その後、ＬＥＤチップが搭載されたウエハ状のサブマウントを小片に分割する技術が開発されている。 Therefore, in a wafer unit in which a plurality of LED chips are formed, the LED chips are collectively mounted and bonded to the wafer-like submount substrate, and then the wafer-like submount on which the LED chips are mounted is made into small pieces. Technology to split has been developed.
　ただし、一般にＬＥＤチップの大きさに対し、サブマウントの大きさを大きくする必要がある。 However, it is generally necessary to increase the size of the submount relative to the size of the LED chip.
　このため、特許文献１・２には下記のように、ＬＥＤチップの間隔を精度よく広げて一括貼り合せを行なう技術が開示されている。 For this reason, Patent Documents 1 and 2 disclose a technique for performing batch bonding by widening the interval between LED chips with high accuracy as described below.
　特許文献１では、「密着した半導体チップの間隔を広げてマトリクス状の集合体に配置変換し、そのマトリクス状の半導体チップの集合体を一括して回路基板に実装する」際、「平面を形成している粘着テープに歪が発生し、半導体チップが精度良く一定間隔で整列配置され難」いという課題を解決するため、「エキスパンドシート上に被着した半導体ウェハをマトリックス状に切断する工程と、切断された半導体ウェハのＸ軸方向の各行間にスペーサ部材を挿入して各行間をスペーサ部材の幅に拡張する工程と、拡張されたＸ軸方向の各行間を保持する工程と、半導体ウェハのＹ軸方向の各列間にスペーサ部材を挿入して各列間隔をスペーサ部材の幅に拡張する工程と、拡張されたＹ軸方向の各列間を保持する工程と、マトリックス状に配設保持された半導体素子からエキスパンドシートを剥離する工程とを有する」方法を開示している。 In Patent Document 1, when “the matrix semiconductor chip assembly is collectively mounted on a circuit board by changing the arrangement of the semiconductor chips in close contact with each other and expanding the arrangement into a matrix assembly” In order to solve the problem that the adhesive tape is distorted and the semiconductor chips are difficult to be aligned and arranged with high accuracy at a certain interval, a process of cutting a semiconductor wafer deposited on an expanded sheet into a matrix and A step of inserting a spacer member between the rows of the cut semiconductor wafer in the X-axis direction to expand the space between the rows to the width of the spacer member, a step of holding the space between the expanded rows of the X-axis, and the semiconductor wafer A step of inserting a spacer member between each column in the Y-axis direction to expand the interval between the columns to the width of the spacer member, a step of maintaining the space between the expanded columns in the Y-axis direction, and a matrix shape It discloses a "method and a step of peeling the expanded sheet from set holding semiconductor elements.
　この方法により、「ダイシングされた半導体ウェハの間に所定の幅を有するスペーサ部材を挿入することによって半導体チップの整列幅を容易に規制することができ、半導体チップを精度良くマトリックス状に整列配置することが容易にできる。従って次工程の回路基板との集合体実装において、位置合わせ精度が良好で、不良の発生が極めて少ない集合体実装が提供可能である。」とされている。 By this method, “the alignment width of the semiconductor chips can be easily regulated by inserting a spacer member having a predetermined width between the diced semiconductor wafers, and the semiconductor chips are arranged in a matrix with high accuracy. Therefore, in assembly mounting with the circuit board in the next process, it is possible to provide assembly mounting with good alignment accuracy and very few defects ”.
　特許文献２では、同様のチップ位置ずれ対策として、「エキスパンドテープ上に粘着したＬＥＤ素子ウエハーを縦横に切断して各ＬＥＤ素子チップを形成し前記エキスパンドテープを所定の大きさまでエキスパンドする工程と、前記エキスパンドされた拡大エキスパンドテープ上の各ＬＥＤ素子チップを位置決め用の冶具板の開口部に挿入し、前記各ＬＥＤ素子チップの角部を前記冶具板の開口部の隅部に当接させて前記各ＬＥＤ素子チップを所定の位置に整列させる位置決め工程と、前記整列された各ＬＥＤ素子チップを回路基板上に載置して実装する工程」を開示している。位置決め用の冶具板を用いることにより、「エキスパンドされた拡大エキスパンドテ－プ上のＬＥＤ素子チップ群を所定の位置に精度良く整列配置することができ、多くのＬＥＤ素子チップを一括して回路基板に精度良く実装することが可能となる。この結果、位置精度を維持しつつ、組立て時間の短い効率的な実装を可能とするＬＥＤ素子の製造方法を実現することができる。」とされている。 In Patent Document 2, as a countermeasure against the same chip position deviation, “a process of expanding each of the LED element chips by cutting the LED element wafer adhered on the expanded tape vertically and horizontally, and expanding the expanded tape to a predetermined size; Each LED element chip on the expanded expansion tape that has been expanded is inserted into the opening of the jig plate for positioning, and the corner of each LED element chip is brought into contact with the corner of the opening of the jig plate. A positioning step for aligning the LED element chips at a predetermined position and a step for mounting the aligned LED element chips on a circuit board for mounting are disclosed. By using the positioning jig plate, “the LED element chips on the expanded expanded tape can be accurately aligned and arranged at a predetermined position, and many LED element chips can be collectively arranged on a circuit board. As a result, it is possible to realize an LED element manufacturing method that enables efficient mounting with a short assembly time while maintaining positional accuracy. " .
日本国公開特許公報「特開２０１１－１７１６０８号公報（２０１１年９月１日公開）」Japanese Patent Publication “JP 2011-171608 A (published on September 1, 2011)” 日本国公開特許公報「特開２０１１－９６９６１号公報　（２０１１年５月１２日公開）」Japanese Patent Publication “JP 2011-96961 A” (published May 12, 2011)
　しかし、上述した特許文献１、２では何れも、半導体ウエハを複数の半導体チップに分割する際に当該半導体ウエハを載置していたシートを、そのままエキスパンド処理することで、分割された複数の半導体チップ間に隙間を設けている。しかし、半導体ウエハを複数の半導体チップに分割する際、当該半導体ウエハを載置していたシートに、分割に伴う傷がつく場合がある。このシートのうち傷が付いた部分の厚さは異なるため、このように傷が付いたシートをそのままエキスパンドすると、複数の半導体チップ間の隙間の距離を正確に一定の距離とすることができない。 However, in each of Patent Documents 1 and 2 described above, when a semiconductor wafer is divided into a plurality of semiconductor chips, the sheet on which the semiconductor wafer is placed is expanded as it is, so that a plurality of divided semiconductors are obtained. A gap is provided between the chips. However, when the semiconductor wafer is divided into a plurality of semiconductor chips, the sheet on which the semiconductor wafer is placed may be damaged due to the division. Since the thickness of the scratched portion of the sheet is different, if the damaged sheet is expanded as it is, the distance between the gaps between the plurality of semiconductor chips cannot be made exactly constant.
　このため、特許文献１ではスペーサ部材を用いたり、特許文献２では位置決め用の冶具板を用いたりして、エキスパンドされたシート上の半導体チップ間の位置ズレを修正している。 For this reason, the positional deviation between the semiconductor chips on the expanded sheet is corrected by using a spacer member in Patent Document 1 or using a jig plate for positioning in Patent Document 2.
　しかし、このように、スペーサ部材や位置決め用の冶具板等を用いて、エキスパンド処理された後の各半導体チップのそれぞれの位置を修正する方法では、工程が複雑になるという課題を生じる。 However, as described above, the method of correcting the position of each semiconductor chip after the expansion process using a spacer member, a positioning jig plate, or the like causes a problem that the process becomes complicated.
　本発明は、上記の問題点を解決するためになされたもので、その目的は、エキスパンド処理後の半導体チップの位置ズレを防止することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to prevent misalignment of the semiconductor chip after the expansion process.
　上記の課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、半導体ウエハを複数の半導体チップに分割して、当該半導体チップから半導体装置を得る半導体装置の製造方法であって、分割用シートに配された半導体ウエハを複数の半導体チップに分割する工程と、上記分割された複数の半導体チップを、上記分割用シートとは異なるエキスパンド用シートへ転載する工程と、複数の半導体チップが転載された上記エキスパンド用シートを所定の大きさまでエキスパンドし、上記複数の半導体チップ間に隙間を設ける工程とを有することを特徴としている。 In order to solve the above problems, a method for manufacturing a semiconductor device according to one embodiment of the present invention is a method for manufacturing a semiconductor device in which a semiconductor wafer is divided into a plurality of semiconductor chips and the semiconductor device is obtained from the semiconductor chips. A step of dividing the semiconductor wafer arranged on the dividing sheet into a plurality of semiconductor chips, a step of transferring the divided semiconductor chips to an expanding sheet different from the dividing sheet, and a plurality of steps The expanding sheet on which the semiconductor chip is transferred is expanded to a predetermined size, and a gap is provided between the plurality of semiconductor chips.
　本発明の一態様に係る半導体装置の製造方法は、半導体ウエハを複数の半導体チップに分割して、当該半導体チップから半導体装置を得る半導体装置の製造方法であって、分割用シートに配された半導体ウエハを複数の半導体チップに分割する工程と、上記分割された複数の半導体チップを、上記分割用シートとは異なるエキスパンド用シートへ転載する工程と、複数の半導体チップが転載された上記エキスパンド用シートを所定の大きさまでエキスパンドし、上記複数の半導体チップ間に隙間を設ける工程とを有する。 A method for manufacturing a semiconductor device according to an aspect of the present invention is a method for manufacturing a semiconductor device in which a semiconductor wafer is divided into a plurality of semiconductor chips, and the semiconductor device is obtained from the semiconductor chips, and the semiconductor device is provided on a dividing sheet. A step of dividing the semiconductor wafer into a plurality of semiconductor chips, a step of transferring the plurality of divided semiconductor chips to an expanding sheet different from the dividing sheet, and the above-mentioned expansion for transferring a plurality of semiconductor chips. Expanding the sheet to a predetermined size and providing a gap between the plurality of semiconductor chips.
　これにより、エキスパンド処理後の上記複数の半導体チップの位置ズレを防止することができるという効果を奏する。 Thereby, it is possible to prevent the positional deviation of the plurality of semiconductor chips after the expanding process.
第１の実施の形態にかかる半導体装置の製造工程の流れを表す図である。It is a figure showing the flow of the manufacturing process of the semiconductor device concerning 1st Embodiment. 第１の実施の形態にかかるＬＥＤウエハのうちの１素子部分を示す断面図である。It is sectional drawing which shows 1 element part of the LED wafer concerning 1st Embodiment. （ａ）は分割用シートに貼り付けられたＬＥＤウエハを表す平面図であり、（ｂ）は（ａ）の断面図である。(A) is a top view showing the LED wafer affixed on the sheet | seat for division | segmentation, (b) is sectional drawing of (a). 第１の実施の形態にかかるＬＥＤウエハにチップ分割処理を施している様子を表す図である。It is a figure showing a mode that the chip | tip division | segmentation process is performed to the LED wafer concerning 1st Embodiment. 第１の実施の形態にかかるＬＥＤチップを第１のエキスパンド用シートへ転載している様子を表す図である。It is a figure showing a mode that the LED chip concerning 1st Embodiment is reprinted on the 1st sheet | seat for expansion. 第１の実施の形態にかかる複数のＬＥＤチップに、第１のエキスパンド処理をしている様子を表すエキスパンド装置の断面図である。It is sectional drawing of the expanding apparatus showing a mode that the 1st expansion process is performed to the some LED chip concerning 1st Embodiment. 第１の実施の形態にかかる複数のＬＥＤチップに、第２のエキスパンド処理をしている様子を表すエキスパンド装置の断面図である。It is sectional drawing of the expansion apparatus showing a mode that the 2nd expansion process is performed to the some LED chip concerning 1st Embodiment. 第１の実施の形態にかかる複数のＬＥＤチップを、サブマウント用ウエハに貼り合わせている様子を表す各基板の断面図である。It is sectional drawing of each board | substrate showing a mode that the some LED chip concerning 1st Embodiment is bonded together to the wafer for submounts. 第１の実施の形態にかかる封止工程で複数のＬＥＤチップが封止された様子を表す各基板の断面図である。It is sectional drawing of each board | substrate showing a mode that several LED chip was sealed by the sealing process concerning 1st Embodiment. 第１の実施の形態にかかるサブマウント毎に分割されたフリップチップＬＥＤエレメントの構成を表す断面図である。It is sectional drawing showing the structure of the flip-chip LED element divided | segmented for every submount concerning 1st Embodiment. 第２の実施の形態にかかる半導体装置の製造工程の流れを表す図である。It is a figure showing the flow of the manufacturing process of the semiconductor device concerning 2nd Embodiment. 第２の実施に係る複数のＬＥＤチップをエキスパンド用シートへ転載している様子を表す図である。It is a figure showing a mode that the some LED chip which concerns on 2nd implementation is reprinted on the sheet | seat for expansion. 第２の実施に係る複数のＬＥＤチップが転載された貼り合せ用シートの、エキスパンド後の様子を表す断面図である。It is sectional drawing showing the mode after an expansion of the sheet | seat for bonding in which the some LED chip which concerns on 2nd implementation was reprinted. 第３の実施の形態にかかる半導体装置の製造工程の流れを表す図である。It is a figure showing the flow of the manufacturing process of the semiconductor device concerning 3rd Embodiment. 第３の実施の形態にかかる樹脂塗布工程で、サブマウント用ウエハの表面にアンダーフィルが形成された様子を表す各基板の断面図である。It is sectional drawing of each board | substrate showing a mode that the underfill was formed in the surface of the wafer for submounts at the resin application | coating process concerning 3rd Embodiment. 第３の実施の形態にかかる基板除去工程で、複数のＬＥＤチップから基板が除去された様子を表す各基板の断面図である。It is sectional drawing of each board | substrate showing a mode that the board | substrate was removed from several LED chip at the board | substrate removal process concerning 3rd Embodiment. 第３の実施の形態にかかる封止工程で複数のＬＥＤチップが封止された用数を表す各基板の断面図である。It is sectional drawing of each board | substrate showing the usage number by which the several LED chip was sealed by the sealing process concerning 3rd Embodiment. 第３の実施の形態にかかるサブマウント毎に分割されたフリップチップＬＥＤエレメントの構成を表す断面図である。It is sectional drawing showing the structure of the flip chip LED element divided | segmented for every submount concerning 3rd Embodiment.
　以下、本発明の実施の形態について、詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
　〔実施の形態１〕
　図１～図１０を用いて、本発明の第１の実施の形態について説明する。 [Embodiment 1]
A first embodiment of the present invention will be described with reference to FIGS.
　（製造工程の流れ及び概略）
　まず、図１を用いて、本実施の形態にかかる半導体装置の製造工程の流れ及び概略について説明する。 (Flow and outline of manufacturing process)
First, the flow and outline of the manufacturing process of the semiconductor device according to the present embodiment will be described with reference to FIG.
　図１は、第１の実施の形態にかかる半導体装置の製造工程の流れを表す図である。 FIG. 1 is a diagram showing a flow of manufacturing steps of the semiconductor device according to the first embodiment.
　本実施の形態に係る半導体装置の製造方法は、半導体ウエハを複数の半導体チップに分割して、当該半導体チップから半導体装置を得る半導体装置の製造方法である。このような半導体装置の製造方法の一例として、本実施の形態では、ＬＥＤエレメント（ＬＥＤ発光素子）の製造方法であるものとして説明する。 The semiconductor device manufacturing method according to the present embodiment is a semiconductor device manufacturing method in which a semiconductor wafer is divided into a plurality of semiconductor chips and a semiconductor device is obtained from the semiconductor chips. As an example of a method for manufacturing such a semiconductor device, the present embodiment will be described as a method for manufacturing an LED element (LED light-emitting element).
　図１に示すように、本実施の形態では、ＬＥＤエレメントを、裏面研磨工程Ｍ１１、スクライブ工程Ｍ１２、チップ分割工程Ｍ１３、転載工程Ｍ１４、第１のエキスパンド工程Ｍ１５、第２のエキスパンド工程Ｍ１６、貼り合せ工程Ｍ１７、封止工程Ｍ１８、及び分離工程Ｍ１９の順に処理する。 As shown in FIG. 1, in this embodiment, the LED element is attached to the back surface polishing step M11, the scribing step M12, the chip dividing step M13, the transfer step M14, the first expanding step M15, the second expanding step M16, and pasting. The alignment process M17, the sealing process M18, and the separation process M19 are performed in this order.
　まず、裏面研磨工程Ｍ１１で、基板上に各種半導体層が積層されたＬＥＤウエハ（半導体ウエハ）の裏面を研磨しＬＥＤウエハの全体の厚み調整を行う。そして、厚みが調製されたＬＥＤウエハは、次に、スクライブ工程Ｍ１２に移される。 First, in the back surface polishing step M11, the back surface of the LED wafer (semiconductor wafer) in which various semiconductor layers are laminated on the substrate is polished to adjust the total thickness of the LED wafer. Then, the LED wafer whose thickness is adjusted is moved to a scribe step M12.
　スクライブ工程Ｍ１２は、ＬＥＤウエハを、例えばスクライブ（ダイシング）用のシートに貼り付けて、ダイヤモンドスクライバ、レーザスクライバあるいはダイシング装置等を用いて、ウエハの表面または内部にスクライブ処理（分割用脆弱部を形成）をする工程である。 In the scribe process M12, the LED wafer is attached to, for example, a scribe (dicing) sheet, and a scribe process (fragmented part for division is formed on the surface or inside of the wafer using a diamond scriber, a laser scriber, a dicing apparatus, or the like. ).
　スクライブ工程Ｍ１２では、裏面研磨工程Ｍ１１で厚み調整されたＬＥＤウエハを分割用シートに貼り合わせる。そして、分割用シートに貼り合された後、ＬＥＤウエハをスクライブ処理する。これにより、ＬＥＤウエハには格子状の分割用脆弱部が形成される。分割用脆弱部が形成されたＬＥＤウエハは、次に、チップ分割工程Ｍ１３へ移される。 In the scribing step M12, the LED wafer whose thickness is adjusted in the back surface polishing step M11 is bonded to the dividing sheet. Then, after being bonded to the dividing sheet, the LED wafer is scribed. Thereby, the grid | fragment weak part for a division | segmentation is formed in a LED wafer. Next, the LED wafer on which the weak portion for division is formed is moved to the chip dividing step M13.
　チップ分割工程Ｍ１３は、スクライブ処理が施された、分割用シートに配されたＬＥＤウエハを、複数のＬＥＤチップ（半導体チップ）に分割処理する工程である。 The chip dividing step M13 is a step of dividing the LED wafer that has been subjected to the scribing process and arranged on the dividing sheet into a plurality of LED chips (semiconductor chips).
　チップ分割工程Ｍ１３では、スクライブ工程Ｍ１２でスクライブ処理がされることで分割用脆弱部が形成されたＬＥＤウエハに対して、分割シートの裏面側（ＬＥＤウエハの貼り合せ面と逆側面）からブレードを強く押し当てることで、分割用脆弱部に沿って、複数のＬＥＤチップに分割する。このとき、ブレードが接触された分割シートの裏面には傷が付く。なお、チップ分割工程Ｍ１３では、複数のＬＥＤチップ間は接触して配されたままであり、隙間は設けられていない。そして、複数に分割されたＬＥＤチップは、次に、転載工程Ｍ１４へ移される。 In the chip dividing step M13, the blade is applied from the back side of the dividing sheet (the side opposite to the bonding surface of the LED wafer) to the LED wafer on which the weak portion for division is formed by the scribing process in the scribing step M12. By pressing strongly, it divides | segments into a some LED chip along the weak part for a division | segmentation. At this time, the rear surface of the divided sheet contacted with the blade is scratched. In the chip dividing step M13, the plurality of LED chips remain in contact with each other, and no gap is provided. And the LED chip divided | segmented into plurality is moved to the reprinting process M14 next.
　転載工程Ｍ１４は、チップ分割工程Ｍ１３で複数に分割されたＬＥＤチップを、分割用シートから、分割用シートとは異なるエキスパンド用シートに一括で転載する（移し替える）工程である。 The reprinting process M14 is a process in which the LED chips divided in the chip dividing process M13 are collectively transferred (transferred) from the dividing sheet to an expanding sheet different from the dividing sheet.
　転載工程Ｍ１４では、チップ分割工程Ｍ１３で分割された複数のＬＥＤチップを、分割用シートから、第１のエキスパンド用シートへ一括で転載し、複数のＬＥＤチップから分割用シートを取り除く。そして、第１のエキスパンド用シートへ一括で転載された複数のＬＥＤチップは、次に、第１のエキスパンド工程Ｍ１５へ移される。 In the reprinting step M14, the plurality of LED chips divided in the chip dividing step M13 are collectively transferred from the dividing sheet to the first expanding sheet, and the dividing sheet is removed from the plurality of LED chips. Then, the plurality of LED chips that are collectively transferred to the first expanding sheet are moved to the first expanding step M15.
　第１のエキスパンド工程Ｍ１５は、第１のエキスパンド用シートをエキスパンドし、チップ分割工程Ｍ１３で分割された複数のＬＥＤチップ間に第１の隙間を設ける工程である。 The first expanding step M15 is a step of expanding the first expanding sheet and providing a first gap between the plurality of LED chips divided in the chip dividing step M13.
　さらに、第１のエキスパンド工程Ｍ１５は、第１の隙間が設けられた複数のＬＥＤチップを、一括で第２のエキスパンド用シートに転載する（移し替える）工程でもある。 Furthermore, the first expanding step M15 is also a step of transferring (transferring) the plurality of LED chips provided with the first gap to the second expanding sheet all at once.
　本実施の形態では、エキスパンド処理を２回に分けて行う。そして、この第１のエキスパンド工程Ｍ１５で１回目のエキスパンド処理を行う。なお、第１のエキスパンド工程Ｍ１５で行う１回目のエキスパンド処理のことを第１のエキスパンド処理と称する場合がある。 In this embodiment, the expanding process is performed in two steps. Then, the first expanding process is performed in the first expanding step M15. The first expanding process performed in the first expanding step M15 may be referred to as a first expanding process.
　第１のエキスパンド工程Ｍ１５では、転載工程Ｍ１４で複数のＬＥＤチップが一括で転載された第１のエキスパンド用シートを固定し、第１のエキスパンド用シートの裏面（複数のＬＥＤチップが配されている面と逆側面）側から押すことで第１のエキスパンド用シートを所定の大きさとなるまで伸ばす。すなわち、第１のエキスパンド処理を施す（エキスパンドする）。これにより、第１のエキスパンド用シート上に配された複数のＬＥＤチップ間に第１の隙間が設けられる。 In the first expanding step M15, the first expanding sheet on which the plurality of LED chips are collectively transferred in the transferring step M14 is fixed, and the back surface of the first expanding sheet (a plurality of LED chips are arranged). The first expanding sheet is stretched to a predetermined size by pushing from the side opposite to the surface. That is, the first expanding process is performed (expanding). Accordingly, a first gap is provided between the plurality of LED chips arranged on the first expanding sheet.
　そして、この第１の隙間が設けられた複数のＬＥＤチップを、第１のエキスパンド用シートから第２のエキスパンド用シートへ一括で転載する。そして、第１の隙間が設けられ第２のエキスパンド用シートへ一括で転載された複数のＬＥＤチップは、次に、第２のエキスパンド工程Ｍ１６へ移される。 Then, the plurality of LED chips provided with the first gap are collectively transferred from the first expanding sheet to the second expanding sheet. Then, the plurality of LED chips provided with the first gap and collectively transferred to the second expanding sheet are moved to the second expanding step M16.
　第２のエキスパンド工程Ｍ１６は、第２のエキスパンド用シートをエキスパンドし、第１のエキスパンド工程Ｍ１５で第１の隙間が設けられた複数のＬＥＤチップに、さらに第２の隙間を設ける工程である。 The second expanding step M16 is a step of expanding the second expanding sheet and further providing a second gap to the plurality of LED chips provided with the first gap in the first expanding step M15.
　さらに、第２のエキスパンド工程Ｍ１６は、第２の隙間が設けられた複数のＬＥＤチップを、一括で貼り合せ用シートへ転載する（移し替える）工程でもある。 Furthermore, the second expanding step M16 is also a step of transferring (transferring) the plurality of LED chips provided with the second gap to the bonding sheet at once.
　この第２のエキスパンド工程Ｍ１６で２回目のエキスパンド処理を行う。なお、第２のエキスパンド工程Ｍ１６で行う２回目のエキスパンド処理のことを第２のエキスパンド処理と称する場合がある。 The second expanding process is performed in the second expanding process M16. Note that the second expanding process performed in the second expanding process M16 may be referred to as a second expanding process.
　第２のエキスパンド工程Ｍ１６では、第１のエキスパンド工程Ｍ１５で第１の隙間が設けられ一括で複数のＬＥＤチップが転載された第２のエキスパンド用シートを固定し、第２のエキスパンド用シートの裏面（複数のＬＥＤチップが配されている面と逆側面）側から押すことで第２のエキスパンド用シートを伸ばす。すなわち、第２のエキスパンド処理を施す。これにより、第２のエキスパンド用シート上に配された複数のＬＥＤチップ間に第２の隙間が設けられる。 In the second expanding step M16, the second expanding sheet in which the first gap is provided in the first expanding step M15 and the plurality of LED chips are transferred together is fixed, and the back surface of the second expanding sheet The second expanding sheet is extended by pressing from the side opposite to the side where the plurality of LED chips are arranged. That is, the second expanding process is performed. Thereby, a second gap is provided between the plurality of LED chips arranged on the second expanding sheet.
　そして、この第２の隙間が設けられた複数のＬＥＤチップを、第２のエキスパンド用シートから第１の貼り合せ用シートへ一括で転載する。そして、第２の隙間が設けられ貼り合せ用シートへ一括で転載された複数のＬＥＤチップは、次に、貼り合せ工程Ｍ１７へ移される。 Then, the plurality of LED chips provided with the second gap are collectively transferred from the second expanding sheet to the first bonding sheet. Then, the plurality of LED chips provided with the second gap and collectively transferred to the bonding sheet are moved to the bonding step M17.
　貼り合せ工程Ｍ１７は、複数のＬＥＤチップが転載された第１の貼り合せ用シートを、チップ搭載面がサブマウント用ウエハに重なるように置き、複数のＬＥＤチップを、サブマウント用ウエハへ一括で貼り合せる工程である。 In the bonding step M17, the first bonding sheet on which the plurality of LED chips are transferred is placed so that the chip mounting surface overlaps the submount wafer, and the plurality of LED chips are collectively put on the submount wafer. It is a process of bonding.
　貼り合せ工程Ｍ１７では、まず、表面にサブマウント用ウエハが貼り付けられた第２の貼り合せ用シートを用意しておく。そして、第２のエキスパンド工程Ｍ１６で、第１の貼り合せ用シートに一括で転載された複数のＬＥＤチップの表面と、サブマウント用ウエハの表面とを貼り合わせる。その後、第１の貼り合せ用シート及び第２の貼り合せ用シートをそれぞれ、複数のＬＥＤチップ及びサブマウント用ウエハから剥がす。そして、互いに貼り合わされた複数のＬＥＤチップ及びサブマウント用ウエハは、次に、封止工程Ｍ１８へ移される。 In the bonding step M17, first, a second bonding sheet having a submount wafer bonded to the surface is prepared. Then, in the second expanding step M16, the surfaces of the plurality of LED chips transferred together on the first bonding sheet are bonded to the surface of the submount wafer. Thereafter, the first bonding sheet and the second bonding sheet are peeled off from the plurality of LED chips and the submount wafer, respectively. The plurality of LED chips and submount wafers bonded together are then moved to a sealing step M18.
　封止工程Ｍ１８は、サブマウント用ウエハに貼り合された複数のＬＥＤチップを樹脂で封止する工程である。 Sealing step M18 is a step of sealing a plurality of LED chips bonded to the submount wafer with a resin.
　封止工程Ｍ１８では、貼り合せ工程Ｍ１７でサブマウント用ウエハの表面に貼り合わされた複数のＬＥＤチップを覆うように、サブマウント用ウエハの表面に直接又は間接的に封止樹脂を形成する。これにより、サブマウント用ウエハの表面の複数のＬＥＤチップは封止樹脂によって封止される。そして、複数のＬＥＤチップが封止されたサブマウント用ウエハは、次に、分離工程Ｍ１９へ移される。 In the sealing step M18, a sealing resin is formed directly or indirectly on the surface of the submount wafer so as to cover the plurality of LED chips bonded to the surface of the submount wafer in the bonding step M17. Thus, the plurality of LED chips on the surface of the submount wafer are sealed with the sealing resin. Then, the submount wafer in which the plurality of LED chips are sealed is moved to the separation step M19.
　分離工程Ｍ１９は、封止工程Ｍ１８で複数のＬＥＤチップが封止されたサブマウント用ウエハを、複数のサブマウントに分割する工程である。分離工程Ｍ１９では、封止工程Ｍ１８で複数のＬＥＤチップが封止樹脂で封止されたサブマウント用ウエハを、サブマウント毎、すなわち、複数のＬＥＤチップ毎にサブマウント用ウエハを分離する。これにより、小片化された複数のＬＥＤエレメントを得ることができる。 The separation step M19 is a step of dividing the submount wafer in which the plurality of LED chips are sealed in the sealing step M18 into a plurality of submounts. In the separation step M19, the submount wafer in which the plurality of LED chips are sealed with the sealing resin in the sealing step M18 is separated for each submount, that is, for each of the plurality of LED chips. Thereby, the some LED element fragmented can be obtained.
　このように、本実施の形態に係る半導体装置の製造方法によると、分割用シートに配されたＬＥＤウエハを複数のＬＥＤチップに分割した後、分割された複数のＬＥＤチップを、分割用シートとは異なる第１のエキスパンド用シートへ転載してから、第１のエキスパンド用シートを所定の大きさまでエキスパンドすることで、複数のＬＥＤチップ間に第１の隙間を設けている。 Thus, according to the manufacturing method of the semiconductor device according to the present embodiment, after dividing the LED wafer arranged on the dividing sheet into a plurality of LED chips, the plurality of divided LED chips are separated from the dividing sheet. Is transferred to a different first expanding sheet, and then the first expanding sheet is expanded to a predetermined size, thereby providing a first gap between the plurality of LED chips.
　このように、複数のＬＥＤチップへの分割に伴う傷が付いていない第１のエキスパンド用シートをエキスパンドするため、複数のＬＥＤチップ間に正確な第１の隙間を設けることができる。すなわち、第１のエキスパンド処理後の複数のＬＥＤチップそれぞれの位置ズレを防止することができる。このため、エキスパンドすることに伴うＬＥＤチップの位置ズレの修正は不要である。 Thus, in order to expand the first expanding sheet that is not damaged due to the division into the plurality of LED chips, an accurate first gap can be provided between the plurality of LED chips. That is, it is possible to prevent positional deviation of each of the plurality of LED chips after the first expanding process. For this reason, it is not necessary to correct the misalignment of the LED chip that accompanies expansion.
　また、このように、エキスパンドしていない貼り合わせ用シートを用いて貼り合わせを行うため、貼り合せの際に位置ずれなど貼り合わせ不良のＬＥＤチップが生じず、歩留りよく正確に貼り合わせを行なうことができる。 In addition, since bonding is performed using a bonding sheet that has not been expanded in this way, LED chips with poor bonding, such as misalignment, do not occur during bonding, and bonding is performed accurately with high yield. Can do.
　（ＬＥＤウエハ）
　図２を用いて、ＬＥＤウエハ５０の構成について説明する。図２は、ＬＥＤウエハ５０のうちの１素子部分を示す断面図である。 (LED wafer)
The configuration of the LED wafer 50 will be described with reference to FIG. FIG. 2 is a cross-sectional view showing one element portion of the LED wafer 50.
　ＬＥＤウエハ５０は、本実施の形態にかかる半導体装置の製造方法で加工対象となる半導体ウエハの一例である。 The LED wafer 50 is an example of a semiconductor wafer to be processed in the semiconductor device manufacturing method according to the present embodiment.
　ＬＥＤウエハ５０は、１素子であるＬＥＤチップ５５が複数個マトリクス状に配されることで構成されている。すなわち、ＬＥＤウエハ５０は、複数のＬＥＤチップ５５がそれぞれに分割される前の半導体ウエハである。 The LED wafer 50 is configured by arranging a plurality of LED chips 55 as one element in a matrix. That is, the LED wafer 50 is a semiconductor wafer before the plurality of LED chips 55 are divided into each.
　ＬＥＤウエハ５０は、基板１０に、各種半導体層や電極等が積層された積層体２３が積層されることで構成されている。 The LED wafer 50 is configured by laminating a laminated body 23 in which various semiconductor layers, electrodes, and the like are laminated on a substrate 10.
　図２では、基板１０のうち、紙面上側が裏面１０ｂ（すなわち、ＬＥＤウエハ５０の裏面でもある）を表し、裏面１０ｂと反対側（裏面１０ｂより下側の面）が表面１０ａを表している。 In FIG. 2, among the substrates 10, the upper side of the paper surface represents the back surface 10b (that is, the back surface of the LED wafer 50), and the side opposite to the back surface 10b (the surface below the back surface 10b) represents the front surface 10a.
　基板１０は、例えば、サファイアからなる。基板１０の裏面１０ｂが光取り出し面となる。基板１０の表面１０ａに凹部１１と凸部２３が交互の連続して形成されている。凹部１１は、基板１０の裏面１０ｂ側に向けて凹んでいる形状である。一方、凸部２３は、基板１０の裏面１０ｂと逆向きに突出する形状である。 The substrate 10 is made of, for example, sapphire. The back surface 10b of the substrate 10 is a light extraction surface. Concave portions 11 and convex portions 23 are alternately and continuously formed on the surface 10 a of the substrate 10. The recess 11 has a shape that is recessed toward the back surface 10 b side of the substrate 10. On the other hand, the convex portion 23 has a shape protruding in the direction opposite to the back surface 10 b of the substrate 10.
　積層体２３は、基板１０の表面１０ａと接するバッファ層１３、結晶改善窒化物半導体層１４、ｎ型窒化物半導体層１５、窒化物半導体発光層１６、ｐ型窒化物半導体層１７、透明導電膜１８、反射膜１９、ｐ側電極２１、及びＡｕバンプ５８が、この順に積層されて構成されている。さらに、積層体２３は、ｎ型窒化物半導体層１５に接するｎ側電極２０と、ｎ側電極２０に積層されたＡｕバンプ５７とを備えている。 The stacked body 23 includes a buffer layer 13 in contact with the surface 10a of the substrate 10, a crystal improved nitride semiconductor layer 14, an n-type nitride semiconductor layer 15, a nitride semiconductor light emitting layer 16, a p-type nitride semiconductor layer 17, a transparent conductive film. 18, the reflection film 19, the p-side electrode 21, and the Au bump 58 are laminated in this order. Furthermore, the stacked body 23 includes an n-side electrode 20 in contact with the n-type nitride semiconductor layer 15 and an Au bump 57 stacked on the n-side electrode 20.
　ｎ型窒化物半導体層１５は一部が凸形状となっており、窒化物半導体発光層１６、ｐ型窒化物半導体層１７、透明導電膜１８、反射膜１９、ｐ側電極２１、及びＡｕバンプ５８は、ｎ型窒化物半導体層１５の上記凸形状部分に、順に積層されている。一方、ｎ側電極２０及びＡｕバンプ５７は、ｎ型窒化物半導体層１５の表面であって、上記凸形状部分では無い部分、すなわち、上記凸形状部分と隣接する部分に、順に積層されている。 A part of the n-type nitride semiconductor layer 15 has a convex shape. The nitride semiconductor light emitting layer 16, the p-type nitride semiconductor layer 17, the transparent conductive film 18, the reflective film 19, the p-side electrode 21, and the Au bump 58 are sequentially stacked on the convex portion of the n-type nitride semiconductor layer 15. On the other hand, the n-side electrode 20 and the Au bump 57 are sequentially stacked on the surface of the n-type nitride semiconductor layer 15 and not on the convex portion, that is, on the portion adjacent to the convex portion. .
　結晶改善窒化物半導体層１４はアンドープであってもよく、又はｎ型であってもよい。 The crystal-improved nitride semiconductor layer 14 may be undoped or n-type.
　反射膜１９は、金属など導電層であってもよく、誘電体多層膜であってもよい。 The reflective film 19 may be a conductive layer such as metal or a dielectric multilayer film.
　このように、ＬＥＤウエハ５０は構成されている。なお、上述したＬＥＤウエハ５０の各層の材質や、積層構造等は一例である。ＬＥＤウエハ５０としては、複数のチップに分割されるものであり、基板に各種半導体層が積層された半導体ウエハを用いることができる。 Thus, the LED wafer 50 is configured. The material of each layer of the LED wafer 50 described above, the laminated structure, and the like are examples. The LED wafer 50 is divided into a plurality of chips, and a semiconductor wafer in which various semiconductor layers are laminated on a substrate can be used.
　以下、順に、図１で示した本実施の形態に係る半導体装置の製造方法の各工程について説明していく。 Hereinafter, each step of the manufacturing method of the semiconductor device according to the present embodiment shown in FIG. 1 will be described in order.
　（裏面研磨工程）
　まず、裏面研磨工程Ｍ１１では、図２を用いて説明したＬＥＤウエハ５０の裏面５０ｂ（すなわち基板１０の裏面１０ｂ）を、研磨装置が研磨する。これによって、ＬＥＤウエハ５０全体の厚みを調製する。 (Back polishing process)
First, in the back surface polishing step M11, the polishing apparatus polishes the back surface 50b of the LED wafer 50 described with reference to FIG. 2 (that is, the back surface 10b of the substrate 10). As a result, the entire thickness of the LED wafer 50 is adjusted.
　裏面研磨工程Ｍ１１では、例えば、厚さ１．２ｍｍから１２０μｍ程度となるように、研磨装置が、ＬＥＤウエハ５０の裏面５０ｂを研磨する。そして、所望の厚さとなるように厚さが調整されたＬＥＤウエハ５０は、次ぎのスクライブ工程へ搬送される。 In the back surface polishing step M11, for example, the polishing device polishes the back surface 50b of the LED wafer 50 so that the thickness is about 1.2 mm to 120 μm. Then, the LED wafer 50 whose thickness is adjusted to a desired thickness is transferred to the next scribing process.
　（スクライブ工程）
　次に、スクライブ工程Ｍ１２について、図３の（ａ）（ｂ）を用いて説明する。 (Scribe process)
Next, the scribe process M12 will be described with reference to FIGS.
　図３の（ａ）は分割用シートに貼り付けられたＬＥＤウエハ５０を表す平面図であり、（ｂ）は（ａ）の断面図である。 3A is a plan view showing the LED wafer 50 attached to the dividing sheet, and FIG. 3B is a sectional view of FIG.
　スクライブ工程Ｍ１２では、作業者は、裏面研磨工程Ｍ１１で裏面５０ｂが研磨されたＬＥＤウエハ５０の表面５０ａを、外周部にリング６２が取り付けられている分割用シート（スクライブ用シート）６０の中央近傍に貼り合わせる。ＬＥＤウエハ５０は一例として直径が１５０ｍｍ程度である。 In the scribing step M12, the operator uses the front surface 50a of the LED wafer 50 whose back surface 50b has been polished in the back surface polishing step M11, in the vicinity of the center of the dividing sheet (scribing sheet) 60 in which the ring 62 is attached to the outer periphery. Paste to. As an example, the LED wafer 50 has a diameter of about 150 mm.
　分割用シート６０の材質としては、一例として、ＰＥＴフィルム等を用いることができる。 As a material of the dividing sheet 60, for example, a PET film or the like can be used.
　そして、分割用シート６０に貼り合わされたＬＥＤウエハ５０の、貼り合せ面とは逆側の裏面５０ｂ側から、ＬＥＤウエハ５０にスクライブ処理を施す。これにより、ＬＥＤウエハ５０の裏面５０ｂには、縦・横それぞれに延伸する、格子状のチップ分割用脆弱部５２が形成される。このチップ分割用脆弱部５２は、ＬＥＤウエハ５０の厚さ方向の中間近傍までの深さを持って、ＬＥＤウエハ５０に形成される。 Then, a scribing process is performed on the LED wafer 50 from the back surface 50b side opposite to the bonded surface of the LED wafer 50 bonded to the dividing sheet 60. As a result, on the back surface 50b of the LED wafer 50, lattice-shaped chip splitting weakened portions 52 that extend in the vertical and horizontal directions are formed. The chip splitting weakened portion 52 is formed on the LED wafer 50 with a depth up to the middle of the LED wafer 50 in the thickness direction.
　スクライブ処理を施す方法としては、例えば、ダイヤモンドスクライバ等を用いたスクライブ法、レーザ光線を用いたレーザスクライブ法、あるいは回転するダイシング用ブレードを用いたダイシング法等を挙げることができる。 Examples of the method for performing the scribing process include a scribing method using a diamond scriber, a laser scribing method using a laser beam, or a dicing method using a rotating dicing blade.
　（チップ分割工程）
　次に、チップ分割工程Ｍ１３について、図４を用いて説明する。 (Chip splitting process)
Next, the chip dividing step M13 will be described with reference to FIG.
　図４は、ＬＥＤウエハ５０にチップ分割処理を施している様子を表す図である。 FIG. 4 is a diagram illustrating a state where the LED wafer 50 is subjected to chip division processing.
　チップ分割工程Ｍ１３では、まず、分割用シート６０の裏面６０ｂ（ＬＥＤウエハ５０が配されている面と逆側の面）であって、ＬＥＤウエハ５０のチップ分割用脆弱部５２の下方に、ブレード６４を強く接触させる。これにより、縦・横方向に延伸するチップ分割用脆弱部５２のうち、一方向（例えば縦方向）に沿って、ＬＥＤウエハ５０は分割される。この結果、長尺形状である、分割されたＬＥＤウエハ５０を得ることができる。 In the chip dividing step M13, first, the blade 60 is disposed on the back surface 60b of the dividing sheet 60 (the surface opposite to the surface on which the LED wafer 50 is disposed) below the chip dividing weakened portion 52 of the LED wafer 50. 64 is brought into strong contact. Thereby, the LED wafer 50 is divided along one direction (for example, the vertical direction) in the chip dividing weakened portion 52 extending in the vertical and horizontal directions. As a result, the divided LED wafer 50 having a long shape can be obtained.
　続いて、その分割されたＬＥＤウエハ５０と共に分割用シート６０を平面方向に９０度回転し、同様にして、分割用シート６０の裏面６０ｂであって、分割されたＬＥＤウエハ５０のチップ分割用脆弱部５２の下方に、ブレード６４を強く接触させる。これにより、分割されたＬＥＤウエハ５０のうち、分割された方向と交差していた他方向（例えば横方向）のチップ分割用脆弱部５２に沿って、ＬＥＤウエハ５０は分割される。 Subsequently, the dividing sheet 60 is rotated 90 degrees in the plane direction together with the divided LED wafer 50, and similarly, the rear surface 60 b of the dividing sheet 60, the chip dividing vulnerability of the divided LED wafer 50. The blade 64 is brought into strong contact with the lower portion 52. Thereby, among the divided LED wafers 50, the LED wafers 50 are divided along the chip dividing weakened portion 52 in the other direction (for example, the horizontal direction) intersecting with the divided direction.
　この結果、ＬＥＤウエハ５０が分割されたＬＥＤチップ５５を得ることができる。 As a result, the LED chip 55 obtained by dividing the LED wafer 50 can be obtained.
　このチップ分割工程Ｍ１３で、分割用シート６０の裏面６０ｂのうち、ブレード６４が接触した部分に傷６６が付くことがある。この傷６６が付いた箇所と、それ以外の箇所とでは、分割用シート６０の厚みが異なるため、そのまま分割用シート６０をエキスパンドすると、エキスパンド後の複数のＬＥＤチップ５５の位置、すなわち、複数のＬＥＤチップ５５間の隙間の間隔にバラツキが発生する。このため、次の転載工程Ｍ１４で、複数のＬＥＤチップ５５を、分割用シート６０から第１のエキスパンド用シート７０へと移し替える。 In the chip dividing step M13, a scratch 66 may be attached to a portion of the back surface 60b of the dividing sheet 60 that is in contact with the blade 64. Since the thickness of the dividing sheet 60 is different between the part having the scratch 66 and the other part, when the dividing sheet 60 is expanded as it is, the positions of the plurality of LED chips 55 after the expansion, that is, the plurality of parts Variations occur in the gaps between the LED chips 55. For this reason, in the next reprinting step M14, the plurality of LED chips 55 are transferred from the dividing sheet 60 to the first expanding sheet 70.
　（転載工程）
　次に、図５を用いて、転載工程Ｍ１４について説明する。 (Reprint process)
Next, the reprinting process M14 will be described with reference to FIG.
　図５は、複数のＬＥＤチップ５５を第１のエキスパンド用シート７０へ転載している様子を表す図である。 FIG. 5 is a diagram illustrating a state in which a plurality of LED chips 55 are transferred onto the first expanding sheet 70.
　転載工程Ｍ１４では、チップ分割工程Ｍ１３で複数のＬＥＤチップ５５に分割されたＬＥＤウエハ５０の裏面５０ｂ、すなわち、複数のＬＥＤチップ５５の裏面５５ｂに、周縁部にリング７２が取り付けられている第１のエキスパンド用シート７０を貼り合せる。 In the transfer step M14, a ring 72 is attached to the peripheral portion of the back surface 50b of the LED wafer 50 divided into the plurality of LED chips 55 in the chip dividing step M13, that is, the back surface 55b of the plurality of LED chips 55. The expanding sheet 70 is attached.
　そして、分割されたＬＥＤウエハ５０の表面５０ａ、すなわち、複数のＬＥＤチップ５５の表面５５ａに貼り合わされていた分割用シート６０を取り除く。 Then, the dividing sheet 60 bonded to the surface 50a of the divided LED wafer 50, that is, the surfaces 55a of the plurality of LED chips 55 is removed.
　これにより、複数のＬＥＤチップ５５に分割されたＬＥＤウエハ５０は、分割用シート６０から、一括で第１のエキスパンド用シート７０に転載される（移し替えられる）。第１のエキスパンド用シート７０のうち、複数のＬＥＤチップ５５（分割されたＬＥＤウエハ５０）が接着された面を表面７０ａとし、その表面７０ａと逆側面を裏面７０ｂとする。 Thereby, the LED wafer 50 divided into the plurality of LED chips 55 is transferred (transferred) from the dividing sheet 60 to the first expanding sheet 70 in a lump. Of the first expanding sheet 70, the surface to which the plurality of LED chips 55 (divided LED wafers 50) are bonded is referred to as a front surface 70a, and the surface opposite to the front surface 70a is referred to as a back surface 70b.
　また、予め、例えば、分割用シート６０の粘着力を、第１のエキスパンド用シート７０の粘着力より弱くしておくと、移し替えを行いやすい。 Also, for example, if the adhesive strength of the dividing sheet 60 is made weaker than the adhesive strength of the first expanding sheet 70 in advance, the transfer can be easily performed.
　第１のエキスパンド用シート７０の材質としては、一例として、塩化ビニル等を用いることができる。 As a material of the first expanding sheet 70, for example, vinyl chloride or the like can be used.
　（第１のエキスパンド工程）
　次に、図６を用いて、第１のエキスパンド工程Ｍ１５について説明する。 (First expanding process)
Next, the first expanding step M15 will be described with reference to FIG.
　図６は、複数のＬＥＤチップ５５に、第１のエキスパンド処理をしている様子を表すエキスパンド装置の断面図である。 FIG. 6 is a cross-sectional view of the expanding device showing a state in which the first expanding process is performed on the plurality of LED chips 55.
　第１のエキスパンド工程Ｍ１５は、第１のエキスパンド用シート（エキスパンド用シート）７０をエキスパンドし、チップ分割工程Ｍ１３で分割された複数のＬＥＤチップ５５間に隙間（第１の隙間）Ｓ１を設ける工程である。 In the first expanding step M15, the first expanding sheet (expanding sheet) 70 is expanded, and a gap (first gap) S1 is provided between the plurality of LED chips 55 divided in the chip dividing step M13. It is.
　さらに、第１のエキスパンド工程Ｍ１５は、隙間Ｓ１が設けられた複数のＬＥＤチップ５５を、一括で第２のエキスパンド用シート（エキスパンド用シート、他のエキスパンド用シート）８０に転載する（移し替える）工程でもある。 Further, in the first expanding step M15, the plurality of LED chips 55 provided with the gaps S1 are collectively transferred (transferred) to the second expanding sheet (expanding sheet, other expanding sheet) 80. It is also a process.
　本実施の形態では、ＬＥＤウエハ５０を２回に分けてエキスパンド処理する。そして、この第１のエキスパンド工程Ｍ１５で、まず、複数のＬＥＤチップ５５に１回目のエキスパンド処理を行う。なお、さらにエキスパンド処理をする工程を設け、ＬＥＤウエハ５０を３回以上に分けてエキスパンド処理してもよい。 In the present embodiment, the LED wafer 50 is expanded in two steps. In the first expanding step M15, first, the first expanding process is performed on the plurality of LED chips 55. Further, a process for performing an expanding process may be provided, and the expanding process may be performed by dividing the LED wafer 50 into three or more times.
　このようにエキスパンド工程を２回に分ける第１の理由は、ＬＥＤウエハ５０（複数のＬＥＤチップ５５）の転載回数を調製するためである。 Thus, the first reason for dividing the expanding process into two times is to adjust the number of times the LED wafer 50 (the plurality of LED chips 55) is transferred.
　すなわち、最初に、ＬＥＤウエハ５０の裏面５０ｂ側からスクライブを行う必要がある。このため、まず、裏面５０ｂを露出させておく必要がある。そして、ＬＥＤウエハ５０を複数のＬＥＤチップ５５へ分割後、複数のＬＥＤチップ５５の表面５５ａをサブマウント用ウエハ１００（後述する）に貼り合せる必要がある。このため、複数のＬＥＤチップ５５へ分割後は、表面５０ａ・５５ａを露出させておく必要がある。 That is, first, it is necessary to scribe from the back surface 50b side of the LED wafer 50. For this reason, first, it is necessary to expose the back surface 50b. Then, after dividing the LED wafer 50 into a plurality of LED chips 55, it is necessary to bond the surfaces 55a of the plurality of LED chips 55 to a submount wafer 100 (described later). For this reason, after dividing into the several LED chip 55, it is necessary to expose the surface 50a * 55a.
　第２の理由は、少しずつエキスパンドすることにより、１回のエキスパンド量を少なくし、エキスパンド用シートの伸びに伴うＬＥＤチップ５５の位置ずれを防ぐためである。 The second reason is that the amount of expansion at one time is reduced by expanding little by little, and the positional deviation of the LED chip 55 accompanying the expansion of the expanding sheet is prevented.
　このようにエキスパンド工程を２回に分ける場合、後述するように、第１のエキスパンド工程Ｍ１５及び第２のエキスパンド工程Ｍ１６で段階的に隙間を大ききしてもよいし、
第１のエキスパンド工程Ｍ１５で行う１回目のエキスパンドの方向をＸ方向（図６に示す断面図の横方向）、次ぎの第２のエキスパンド工程Ｍ１６で行う２回目のエキスパンドの方向をＹ方向（図６に示す断面図の奥行き方向）としてもよい。 Thus, when dividing the expanding process into two times, as described later, the gap may be increased stepwise in the first expanding process M15 and the second expanding process M16,
The first expanding direction performed in the first expanding step M15 is the X direction (the horizontal direction of the cross-sectional view shown in FIG. 6), and the second expanding direction performed in the second expanding step M16 is the Y direction (FIG. 6 in the depth direction of the sectional view shown in FIG.
　第１のエキスパンド工程Ｍ１５では、まず、転載工程Ｍ１４で、複数のＬＥＤチップ５５が転載された第１のエキスパンド用シート７０を、エキスパンド装置７１によりエキスパンドする。この第１のエキスパンド工程Ｍ１５で行うエキスパンド処理が第１のエキスパンド処理である。 In the first expanding step M15, first, the first expanding sheet 70 on which the plurality of LED chips 55 are transferred in the transferring step M14 is expanded by the expanding device 71. The expanding process performed in the first expanding process M15 is the first expanding process.
　エキスパンド装置７１は、ステージ７４と、リング７２を保持するための保持部７３と、エキスパンド装置７１全体の駆動の制御をする制御部（不図示）と、第２のエキスパンド用シートのリング８２を保持するための保持部７５とを備えている。 The expanding device 71 holds a stage 74, a holding portion 73 for holding the ring 72, a control unit (not shown) for controlling the driving of the entire expanding device 71, and a ring 82 for the second expanding sheet. And a holding part 75 for the purpose.
　リング７２を保持するための保持部７３は、複数のＬＥＤチップ５５（分割されたＬＥＤウエハ５０）が転載された第１のエキスパンド用シート７０の周縁部に取り付けられたリング７２を挟む、もしくは吸着することで保持し、固定する。 The holding portion 73 for holding the ring 72 sandwiches or adsorbs the ring 72 attached to the peripheral portion of the first expanding sheet 70 on which the plurality of LED chips 55 (divided LED wafers 50) are transferred. To hold and fix.
　リング８２を保持するための保持部７５は、第２のエキスパンド用シート８０の周縁部に取り付けられたリング８２を挟む、もしくは吸着することで保持し、第２のエキスパンド用シート８０を固定する。なお、保持部７５は、エキスパンド装置７１とは別装置に設けてもよい。 The holding part 75 for holding the ring 82 holds the ring 82 attached to the peripheral part of the second expanding sheet 80 by sandwiching or adsorbing the ring 82, and fixes the second expanding sheet 80. Note that the holding unit 75 may be provided in a device different from the expanding device 71.
　第２のエキスパンド用シート８０は、第１のエキスパンド処理が施された第１のエキスパンド用シート７０に配されている複数のＬＥＤチップ５５を一括で転載する（移し替える）ためのものである。 The second expanding sheet 80 is for transferring (transferring) a plurality of LED chips 55 arranged on the first expanding sheet 70 subjected to the first expanding process in a lump.
　第２のエキスパンド用シート８０は、第１のエキスパンド用シート７０に配されている複数のＬＥＤチップ５５の表面５５ａ（分割されたＬＥＤウエハ５０の表面５０ａ）と離間して配されている。第２のエキスパンド用シート８０のうち、この複数のＬＥＤチップ５５の表面５５ａ（分割されたＬＥＤウエハ５０の表面５０ａ）との対向面が表面８０ａであり、逆側面が裏面８０ｂである。 The second expanding sheet 80 is spaced apart from the surface 55a of the plurality of LED chips 55 disposed on the first expanding sheet 70 (the surface 50a of the divided LED wafer 50). In the second expanding sheet 80, the surface facing the surface 55a of the plurality of LED chips 55 (the surface 50a of the divided LED wafer 50) is the surface 80a, and the opposite side surface is the back surface 80b.
　第２のエキスパンド用シート８０の材質としては、第１のエキスパンド用シート７０と同様に、一例として、塩化ビニル等を用いることができる。 As the material of the second expanding sheet 80, vinyl chloride or the like can be used as an example, similarly to the first expanding sheet 70.
　ステージ７４は、第１のエキスパンド用シート７０の裏面７０ｂに対向するように配されている。すなわち、ステージ７４は、第１のエキスパンド用シート７０に対して、第２のエキスパンド用シート８０が配されている側とは逆側に配されている。 The stage 74 is arranged so as to face the back surface 70b of the first expanding sheet 70. That is, the stage 74 is arranged on the opposite side to the side on which the second expanding sheet 80 is arranged with respect to the first expanding sheet 70.
　そして、ステージ７４は、上記制御部からの指示により、周縁部のリング７２が保持部７３によって固定されている第１のエキスパンド用シート７０の裏面７０ｂ側から、第１のエキスパンド用シート７０の、複数のＬＥＤチップ５５（分割されたＬＥＤウエハ５０）が配されている領域を押すことで、第１のエキスパンド用シート７０を伸ばす。 Then, in accordance with an instruction from the control unit, the stage 74 has the first expanding sheet 70 of the first expanding sheet 70 from the back surface 70b side of the first expanding sheet 70 in which the peripheral ring 72 is fixed by the holding unit 73. The first expanding sheet 70 is stretched by pushing an area where a plurality of LED chips 55 (divided LED wafers 50) are arranged.
　そして、ステージ７４は、第１のエキスパンド用シート７０が所定の大きさ、すなわち所定の延伸量となるまで伸ばし、第１のエキスパンド処理を施す。第１のエキスパンド用シート７０が所定の延伸量まで伸ばされると、このステージ７４の移動により、第１のエキスパンド用シート７０に配されている複数のＬＥＤチップ５５の表面５５ａは、第２のエキスパンド用シート８０の表面８０ａと接触する。これにより、複数のＬＥＤチップ５５の表面５５ａと、第２のエキスパンド用シート８０の表面８０ａとは貼り付けられる。 Then, the stage 74 stretches until the first expanding sheet 70 reaches a predetermined size, that is, a predetermined stretching amount, and performs a first expanding process. When the first expanding sheet 70 is stretched to a predetermined stretching amount, the movement of the stage 74 causes the surface 55a of the plurality of LED chips 55 arranged on the first expanding sheet 70 to become the second expanding. It contacts the surface 80a of the sheet 80 for use. Thereby, the surface 55a of the some LED chip 55 and the surface 80a of the 2nd sheet 80 for expansion are affixed.
　このときの、第１のエキスパンド用シート７０の延伸量は、第１のエキスパンド（ステージ７４による延伸）によって、直径１５０ｍｍであった複数のＬＥＤチップ５５（すなわちＬＥＤウエハ５０）が、第１のエキスパンド用シート７０上の直径１７５ｍｍの領域内に、それぞれ隙間Ｓ１を開けて配列するように、上記制御部に設定されている。 At this time, the stretch amount of the first expanding sheet 70 is such that the plurality of LED chips 55 (that is, the LED wafers 50) having a diameter of 150 mm are the first expanded by the first expanding (stretching by the stage 74). The control unit is set so that each of the gaps S1 is arranged in an area of 175 mm in diameter on the sheet 70 for use.
　このときの第１エキスパンドのエキスパンド率は１７０／１５０＝１１７％である。 At this time, the expansion ratio of the first expand is 170/150 = 117%.
　ここで、エキスパンド率が小さいほどＬＥＤチップ５５の位置ずれは小さくなる。しかし、第１のエキスパンド用シート７０のエキスパンド率は、１４０％以下であることが好ましく、１２０％以下であることがさらに好ましい。 Here, the smaller the expansion rate, the smaller the displacement of the LED chip 55. However, the expansion ratio of the first expanding sheet 70 is preferably 140% or less, and more preferably 120% or less.
　第１のエキスパンドのエキスパンド率が１４０％以下が好ましい理由は以下の通りである。 The reason why the expansion ratio of the first expand is preferably 140% or less is as follows.
　延伸しても第１のエキスパンド用シート７０の体積は一定であることから、第１のエキスパンド用シート７０の厚さが５０％になる延伸率は１４１％（ルート２）である。シートの延伸率が１４０％以下であればよいという経験値は、シートの厚さが５０％になるまではＬＥＤチップ５５とシートの粘着が安定していることを意味し、妥当と思われる。 Since the volume of the first expanding sheet 70 is constant even when stretched, the stretching ratio at which the thickness of the first expanding sheet 70 is 50% is 141% (route 2). The empirical value that the sheet stretching ratio only needs to be 140% or less means that the adhesion between the LED chip 55 and the sheet is stable until the sheet thickness reaches 50%, which seems reasonable.
　すなわち、第１のエキスパンド用シート７０の延伸率を１４０％以下、さらに好ましくは、１２０％以下とすることで、複数のＬＥＤチップ５５と、第１のエキスパンド用シート７０との十分な粘着を確保しつつ、第１のエキスパンド用シート７０をエキスパンドすることができる。これにより、エキスパンド中に、ＬＥＤチップ５５が第１のエキスパンド用シート７０から剥がれたりするなどの不良発生を防止することができる。 That is, by ensuring that the stretching ratio of the first expanding sheet 70 is 140% or less, more preferably 120% or less, sufficient adhesion between the plurality of LED chips 55 and the first expanding sheet 70 is ensured. However, the first expanding sheet 70 can be expanded. Thereby, it is possible to prevent the occurrence of defects such as the LED chip 55 being peeled off from the first expanding sheet 70 during the expansion.
　また、第１のエキスパンドは、複数のＬＥＤチップ５５の間隔を開けることを目的とする観点から、エキスパンド率は１０５％以上であることが好ましい。このように、第１のエキスパンドのエキスパンド率を１０５％以上とすることで、複数のＬＥＤチップ５５間に十分に隙間Ｓ１を設けることができる。 In addition, the first expand preferably has an expansion rate of 105% or more from the viewpoint of opening a plurality of LED chips 55. Thus, by setting the expansion ratio of the first expand to 105% or more, it is possible to provide a sufficient gap S1 between the plurality of LED chips 55.
　このように第１のエキスパンド用シート７０を延伸することで、第１のエキスパンド用シート７０の表面７０ａに配されている複数のＬＥＤチップ５５を、それぞれ一定間隔の隙間Ｓ１をあけて配列させることができる。 By extending the first expanding sheet 70 in this way, the plurality of LED chips 55 arranged on the surface 70a of the first expanding sheet 70 are arranged with a gap S1 at regular intervals. Can do.
　このように、第１のエキスパンド工程Ｍ１５では、複数のＬＥＤチップ５５が、分割用シート６０とは異なる第１のエキスパンド用シート７０に転載されてから、その第１のエキスパンド用シート７０を所定の大きさとなるまでエキスパンドすることで、複数のＬＥＤチップ５５間に隙間Ｓ１を設けている。 As described above, in the first expanding step M15, after the plurality of LED chips 55 are transferred to the first expanding sheet 70 different from the dividing sheet 60, the first expanding sheet 70 is changed to a predetermined one. By expanding to the size, a gap S <b> 1 is provided between the plurality of LED chips 55.
　この第１のエキスパンド用シート７０は、複数のＬＥＤチップ５への分割に伴う傷が付いていないため、複数のＬＥＤチップ５５間に正確な隙間Ｓ１を設けることができる。すなわち、第１のエキスパンド処理後の複数のＬＥＤチップそれぞれの位置ズレを防止することができる。 Since the first expanding sheet 70 is not damaged due to the division into the plurality of LED chips 5, it is possible to provide an accurate gap S1 between the plurality of LED chips 55. That is, it is possible to prevent positional deviation of each of the plurality of LED chips after the first expanding process.
　なお、図６では、複数のＬＥＤチップ５５の表面５５ａ及び裏面５５ｂの紙面における上下の位置を、他の図と揃えるため、ステージ７４は、複数のＬＥＤチップ５５の上方側に配され、紙面上側から下側に向けて移動することで、第１のエキスパンド用シート７０を延伸させているように示している。しかし、エキスパンド装置７１として典型的なエキスパンド装置を用いる場合は、以下の方が一般的である。 In FIG. 6, in order to align the top and bottom positions of the front surface 55 a and the back surface 55 b of the plurality of LED chips 55 with those in the other drawings, the stage 74 is arranged above the plurality of LED chips 55, It is shown that the first expanding sheet 70 is stretched by moving toward the lower side. However, when a typical expanding device is used as the expanding device 71, the following is more common.
　すなわち、表面７０ａが上方を向く（鉛直方向の上方向）ように第１のエキスパンド用シート７０はリング７２が保持部７３によって保持されて固定される。ステージ７４は、この保持部７３に固定された第１のエキスパンド用シート７０の下方（鉛直方向の下方向）に位置する。 That is, the ring 72 is held by the holding portion 73 and fixed to the first expanding sheet 70 so that the surface 70a faces upward (upward in the vertical direction). The stage 74 is positioned below the first expanding sheet 70 fixed to the holding portion 73 (downward in the vertical direction).
　そして、ステージ７４は、下方側から上方側に移動することで第１のエキスパンド用シート７０の裏面７０ｂと接触し、さらに、上方側に移動することで、第１のエキスパンド用シート７０を伸ばす。これによって、第１のエキスパンド用シート７０は延伸し、表面７０ａの複数のＬＥＤチップ５５間に隙間Ｓ１が設けられる。 The stage 74 moves from the lower side to the upper side to contact the back surface 70b of the first expanding sheet 70, and further moves to the upper side to extend the first expanding sheet 70. As a result, the first expanding sheet 70 is stretched, and a gap S1 is provided between the plurality of LED chips 55 on the surface 70a.
　なお、上記のエキスパンド装置７１の構成及び動作は一例であり、第１のエキスパンド用シート７０を延伸するためのステージ７４の移動方向等は、特に限定されるものではない。 Note that the configuration and operation of the above-described expanding device 71 are merely examples, and the moving direction of the stage 74 for stretching the first expanding sheet 70 is not particularly limited.
　そして、第１のエキスパンド用シート７０を所定の延伸量まで伸ばすことで、第１のエキスパンド用シート７０に配されている複数のＬＥＤチップ５５の表面５５ａと、第２のエキスパンド用シート８０の表面８０ａとを接触させ、貼り付けたステージ７４は、上記制御部からの指示により元の位置に戻る。これにより、第１のエキスパンド用シート７０に配されていた複数のＬＥＤチップ５５は、第１のエキスパンド用シート７０から第２のエキスパンド用シート８０へ一括で転載される（移し替えられる）。 And the surface 55a of the some LED chip 55 distribute | arranged to the 1st sheet 70 for expansion, and the surface of the 2nd sheet 80 for expansion by extending the 1st sheet 70 for expansion to predetermined | prescribed stretch amount The stage 74 that is brought into contact with and affixed to 80a returns to its original position in response to an instruction from the control unit. Accordingly, the plurality of LED chips 55 arranged on the first expanding sheet 70 are collectively transferred (transferred) from the first expanding sheet 70 to the second expanding sheet 80.
　このように第１のエキスパンド用シート７０を所定の大きさまでエキスパンドすることで、複数のＬＥＤチップ５５間に隙間Ｓ１を設けると共に、複数のＬＥＤチップを、他の第２のエキスパンド用シート８０へ転載することで、第２のエキスパンド用シート８０へ転載するため工程を別途設ける必要が無く、製造工程数を低減することができる。 In this way, by expanding the first expanding sheet 70 to a predetermined size, a gap S1 is provided between the plurality of LED chips 55, and the plurality of LED chips are transferred to another second expanding sheet 80. By doing so, it is not necessary to provide a separate process for transferring to the second expanding sheet 80, and the number of manufacturing processes can be reduced.
　ここで、第１のエキスパンド用シート７０の表面７０ａのチップ粘着力を、ＵＶ光を照射すると減少するものとしておくことが好ましい。 Here, it is preferable that the chip adhesive force of the surface 70a of the first expanding sheet 70 is reduced when irradiated with UV light.
　これにより、ステージ７４で第１のエキスパンド用シート７０を押し、複数のＬＥＤチップ５５の表面５５ａと、第２のエキスパンド用シート８０の表面８０ａと接触させて、元の位置に戻るだけで、複数のＬＥＤチップ５５を、第１のエキスパンド用シート７０から第２のエキスパンド用シート８０へ転載することができる。 As a result, the first expanding sheet 70 is pushed on the stage 74, and the surface 55a of the plurality of LED chips 55 and the surface 80a of the second expanding sheet 80 are brought into contact with each other. The LED chip 55 can be transferred from the first expanding sheet 70 to the second expanding sheet 80.
　このように、ＵＶ光を照射すると粘着力を減少させることができ、第１のエキスパンド用シート７０の表面７０ａの接着剤として使用することが好ましい材料としては、例えば、アクリル系ポリマー等を挙げることができる。 As described above, when the UV light is irradiated, the adhesive force can be reduced, and examples of a material preferably used as an adhesive for the surface 70a of the first expanding sheet 70 include an acrylic polymer. Can do.
　なお、上記の説明では、第１のエキスパンド用シート７０のエキスパンドを行うと同時に第２のエキスパンド用シート８０への移し替えも行うように説明したが、これに限定されるものではない。 In the above description, the first expansion sheet 70 is expanded and simultaneously transferred to the second expansion sheet 80. However, the present invention is not limited to this.
　この第１のエキスパンド用シート７０のエキスパンドを行なう工程と、複数のＬＥＤチップ５５を第２のエキスパンド用シート８０へ転載する工程とは、以下のように別工程としてもよい。 The step of expanding the first expanding sheet 70 and the step of transferring the plurality of LED chips 55 to the second expanding sheet 80 may be separate steps as follows.
　（１）まず、事前には第２のエキスパンド用シート８０を、第１のエキスパンド用シート７０と対向配置しておかず、第１のエキスパンド用シート７０をステージ７４によってエキスパンド処理を施す（第１のエキスパンド処理）。そして、第１のエキスパンド用シート７０を伸ばした状態で、第２のエキスパンド用シート８０に固定用のリング８２を取り付け、保持部７５でリング８２を保持及び固定する。 (1) First, the second expanding sheet 80 is not disposed in advance so as to face the first expanding sheet 70, and the first expanding sheet 70 is subjected to an expanding process by the stage 74 (first Expand processing). Then, with the first expanding sheet 70 stretched, a fixing ring 82 is attached to the second expanding sheet 80, and the ring 82 is held and fixed by the holding unit 75.
　（２）次に、複数のＬＥＤチップ５５の表面５５ａと、第２のエキスパンド用シート８０の表面８０ａと接触させて、ステージ７４を元の位置に戻す。 (2) Next, the surface 55a of the plurality of LED chips 55 and the surface 80a of the second expanding sheet 80 are brought into contact with each other, and the stage 74 is returned to the original position.
　これにより、複数のＬＥＤチップ５５は、第１のエキスパンド用シート７０から第２のエキスパンド用シート８０へ一括で転載される。 Thereby, the plurality of LED chips 55 are collectively transferred from the first expanding sheet 70 to the second expanding sheet 80.
　（第２のエキスパンド工程）
　次に、図７を用いて、第２のエキスパンド工程Ｍ１６について説明する。 (Second expanding process)
Next, the second expanding step M16 will be described with reference to FIG.
　図７は、複数のＬＥＤチップ５５に、第２のエキスパンド処理をしている様子を表すエキスパンド装置の断面図である。 FIG. 7 is a cross-sectional view of the expanding apparatus showing a state where the second expanding process is performed on the plurality of LED chips 55.
　第２のエキスパンド工程Ｍ１６は、第２のエキスパンド用シート８０をエキスパンドし、第１のエキスパンド工程Ｍ１５で隙間Ｓ１が設けられた複数のＬＥＤチップ５５に、さらに隙間（第２の隙間）Ｓ２を設ける工程である。 In the second expanding step M16, the second expanding sheet 80 is expanded, and a plurality of LED chips 55 provided with the gap S1 in the first expanding step M15 are further provided with a gap (second gap) S2. It is a process.
　また、第２のエキスパンド工程Ｍ１６は、隙間Ｓ２が設けられた複数のＬＥＤチップ５５を、一括で貼り合せ用シート（第１の貼り合せ用シート）９０へ転載する（移し替える）工程でもある。 Further, the second expanding step M16 is also a step of transferring (transferring) the plurality of LED chips 55 provided with the gaps S2 to the bonding sheet (first bonding sheet) 90 in a lump.
　第２のエキスパンド工程Ｍ１６では、まず、第１のエキスパンド工程Ｍ１５で、複数のＬＥＤチップ５５が転載された第２のエキスパンド用シート８０を、エキスパンド装置８１によりエキスパンドする。この第２のエキスパンド工程Ｍ１６で行うエキスパンド処理が第２のエキスパンド処理である。 In the second expanding step M16, first, the second expanding sheet 80 on which the plurality of LED chips 55 are transferred in the first expanding step M15 is expanded by the expanding device 81. The expanding process performed in the second expanding process M16 is the second expanding process.
　エキスパンド装置８１は、ステージ８４と、リング８２を保持するための保持部８３と、エキスパンド装置８１全体の駆動の制御をする制御部（不図示）と、耐熱シートのリング９２を保持するための保持部８５とを備えている。 The expanding device 81 includes a stage 84, a holding unit 83 for holding the ring 82, a control unit (not shown) that controls driving of the entire expanding device 81, and a holding for holding the ring 92 of the heat-resistant sheet. Part 85.
　なお、エキスパンド装置８１は、エキスパンド装置７１と同じ装置であってもよいし、別の装置であってもよい。 The expanding device 81 may be the same device as the expanding device 71 or may be a different device.
　リング８２を保持するための保持部８３は、複数のＬＥＤチップ５５（分割されたＬＥＤウエハ５０）が転載された第２のエキスパンド用シート８０の周縁部に取り付けられたリング８２を挟む、もしくは吸着することで保持し、固定する。 The holding portion 83 for holding the ring 82 sandwiches or adsorbs the ring 82 attached to the peripheral portion of the second expanding sheet 80 on which the plurality of LED chips 55 (divided LED wafers 50) are transferred. To hold and fix.
　リング９２を保持するための保持部８５は、貼り合せ用シート９０の周縁部に取り付けられたリング９２を挟む、もしくは吸着することで保持し、貼り合せ用シート９０を固定する。なお、保持部８５は、エキスパンド装置８１とは別装置に設けてもよい。 The holding part 85 for holding the ring 92 holds the ring 92 sandwiched or adsorbed to the peripheral edge of the bonding sheet 90 and fixes the bonding sheet 90. Note that the holding unit 85 may be provided in a device different from the expanding device 81.
　貼り合せ用シート９０は、第２のエキスパンド処理が施された第２のエキスパンド用シート８０に配されている複数のＬＥＤチップ５５を一括で転載する（移し替える）ためのものである。 The bonding sheet 90 is for collectively transferring (transferring) the plurality of LED chips 55 arranged on the second expanding sheet 80 subjected to the second expanding process.
　貼り合せ用シート９０は、第２のエキスパンド用シート８０に配されている複数のＬＥＤチップ５５の裏面５５ｂ（分割されたＬＥＤウエハ５０の裏面５０ｂ）と離間して配されている。貼り合せ用シート９０のうち、この複数のＬＥＤチップ５５の裏面５５ｂ（分割されたＬＥＤウエハ５０の裏面５０ｂ）との対向面が表面９０ａであり、逆側面が裏面９０ｂである。 The bonding sheet 90 is spaced apart from the back surfaces 55b of the plurality of LED chips 55 disposed on the second expanding sheet 80 (the back surface 50b of the divided LED wafer 50). In the bonding sheet 90, the surface facing the back surface 55b of the plurality of LED chips 55 (the back surface 50b of the divided LED wafer 50) is the front surface 90a, and the opposite side surface is the back surface 90b.
　貼り合せ用シート９０は、耐熱性の材質からなる耐熱シートである。この耐熱シートは、貼り合せ工程Ｍ１７の際に、加熱状況下で摂氏３００度まで変形および脱ガスが生じない材質特性を持つ材料を用いることが好ましい。 The bonding sheet 90 is a heat-resistant sheet made of a heat-resistant material. For the heat-resistant sheet, it is preferable to use a material having a material characteristic that does not cause deformation and degassing up to 300 degrees Celsius under heating conditions in the bonding step M17.
　このような耐熱シートの材質の一例としては、ウレタンアクリレートフィルム、塩化ビニルフィルムまたはポリエステルフィルムを基材とすることが好ましく、この基材に設けられる粘着剤として、アクリル系ポリマーまたはウレタン系ポリマーとすることが好ましい。 As an example of the material of such a heat-resistant sheet, a urethane acrylate film, a vinyl chloride film or a polyester film is preferably used as a base material, and an acrylic polymer or a urethane polymer is used as an adhesive provided on the base material. It is preferable.
　耐熱シートの基材としては、ウレタンアクリレートフィルム（厚さ１６０μｍ）を用いることが好ましく、耐熱シートの粘着剤としては、アクリル系ポリマー（厚さ２０μｍ）を用いることが好ましい。 As the base material of the heat-resistant sheet, it is preferable to use a urethane acrylate film (thickness 160 μm), and it is preferable to use an acrylic polymer (thickness 20 μm) as the pressure-sensitive adhesive of the heat-resistant sheet.
　ステージ８４は、第２のエキスパンド用シート８０の裏面８０ｂに対向するように配されている。すなわち、ステージ８４は、第２のエキスパンド用シート８０に対して、貼り合せ用シート９０が配されている側とは逆側に配されている。 The stage 84 is arranged to face the back surface 80b of the second expanding sheet 80. That is, the stage 84 is disposed on the opposite side to the side on which the bonding sheet 90 is disposed with respect to the second expanding sheet 80.
　そして、ステージ８４は、上記制御部からの指示により、周縁部のリング８２が保持部８３によって固定されている第２のエキスパンド用シート８０の裏面８０ｂ側から、第２のエキスパンド用シート８０の、複数のＬＥＤチップ５５（分割されたＬＥＤウエハ５０）が配されている領域を押すことで、第２のエキスパンド用シート８０を伸ばす。 Then, in accordance with an instruction from the control unit, the stage 84 is configured such that the second expanding sheet 80 is provided from the back surface 80b side of the second expanding sheet 80 in which the peripheral ring 82 is fixed by the holding unit 83. The second expanding sheet 80 is stretched by pushing an area where a plurality of LED chips 55 (divided LED wafers 50) are arranged.
　そして、ステージ８４は、第２のエキスパンド用シート８０が所定の延伸量となるまで伸ばし、第２のエキスパンド処理を施す。第２のエキスパンド用シート８０が所定の延伸量まで伸ばされると、このステージ８４の移動により、第２のエキスパンド用シート８０に配されている複数のＬＥＤチップ５５の裏面５５ｂは、貼り合せ用シート９０の表面９０ａと接触する。これにより、複数のＬＥＤチップ５５の裏面５５ｂと、貼り合せ用シート９０の表面９０ａとは貼り付けられる。 Then, the stage 84 is stretched until the second expanding sheet 80 reaches a predetermined stretching amount, and the second expanding process is performed. When the second expanding sheet 80 is stretched to a predetermined stretching amount, the back surface 55b of the plurality of LED chips 55 arranged on the second expanding sheet 80 is bonded to the bonding sheet by the movement of the stage 84. The surface 90a of 90 is contacted. Thereby, the back surface 55b of the some LED chip 55 and the surface 90a of the sheet | seat 90 for bonding are affixed.
　このときの、第２のエキスパンド用シート８０の延伸量は、第２のエキスパンド（ステージ８４による延伸）によって、直径１７５ｍｍであった複数のＬＥＤチップ５５（すなわち分割されたＬＥＤウエハ５０）が配されている第２のエキスパンド用シート８０上の領域が、直径２００ｍｍとなるように、それぞれ隙間Ｓ２を開けて配列するように、上記制御部に設定されている。 At this time, the second expanding sheet 80 is stretched by a plurality of LED chips 55 (that is, divided LED wafers 50) having a diameter of 175 mm by the second expanding (stretching by the stage 84). The area on the second expanding sheet 80 is set in the control unit so as to be arranged with a gap S2 so as to have a diameter of 200 mm.
　すなわち、隙間Ｓ１＜隙間Ｓ２となる。 That is, the gap S1 <the gap S2.
　このときの第２エキスパンドのエキスパンド率は２００／１７５＝１１４％である。このように、第２のエキスパンドのエキスパンド率を１４０％以下とすることで複数のＬＥＤチップ５５と、第２のエキスパンド用シート８０との十分な粘着を確保しつつ、第２のエキスパンド用シート８０をエキスパンドすることができる。これにより、エキスパンド中に、ＬＥＤチップ５５が第２のエキスパンド用シート８０から剥がれたりするなどの不良発生を防止することができる。また、第２のエキスパンドのエキスパンド率を１０５％以上とすることで、複数のＬＥＤチップ５５間に十分に隙間Ｓ２を設けることができる。 The expansion rate of the second expansion at this time is 200/175 = 114%. In this way, the second expansion sheet 80 is secured while ensuring sufficient adhesion between the plurality of LED chips 55 and the second expansion sheet 80 by setting the expansion ratio of the second expansion to 140% or less. Can be expanded. Thereby, it is possible to prevent the occurrence of defects such as the LED chip 55 being peeled off from the second expanding sheet 80 during the expansion. In addition, by setting the expansion ratio of the second expand to 105% or more, it is possible to provide a sufficient gap S <b> 2 between the plurality of LED chips 55.
　このように第２のエキスパンド用シート８０を延伸することで、第２のエキスパンド用シート８０の表面８０ａに配されている複数のＬＥＤチップ５５を、それぞれ一定間隔の隙間Ｓ２をあけて配列させることができる。 By extending the second expanding sheet 80 in this way, the plurality of LED chips 55 arranged on the surface 80a of the second expanding sheet 80 are arranged with a gap S2 at regular intervals. Can do.
　そして、第２のエキスパンド用シート８０を所定の延伸量まで伸ばすことで、第２のエキスパンド用シート８０に配されている複数のＬＥＤチップ５５の裏面５５ｂと、貼り合せ用シート９０の表面９０ａとを接触させる。そして、貼り付けたステージ８４は、上記制御部からの指示により元の位置に戻る。これにより、第２のエキスパンド用シート８０に配されていた複数のＬＥＤチップ５５は、第２のエキスパンド用シート８０から貼り合せ用シート９０へ一括で転載される（移し替えられる）。 Then, by extending the second expanding sheet 80 to a predetermined stretching amount, the back surface 55b of the plurality of LED chips 55 arranged on the second expanding sheet 80, and the front surface 90a of the bonding sheet 90, Contact. Then, the pasted stage 84 returns to the original position according to an instruction from the control unit. Thereby, the plurality of LED chips 55 arranged on the second expanding sheet 80 are collectively transferred (transferred) from the second expanding sheet 80 to the bonding sheet 90.
　ここで、第２のエキスパンド用シート８０の表面８０ａのチップ粘着力を、ＵＶ光を照射すると減少するものとしておくことが好ましい。 Here, it is preferable that the chip adhesive strength of the surface 80a of the second expanding sheet 80 is reduced when irradiated with UV light.
　これにより、ステージ８４で第２のエキスパンド用シート８０を押し、複数のＬＥＤチップ５５の表面５５ａと、貼り合せ用シート９０の表面９０ａと接触させて、元の位置に戻るだけで、複数のＬＥＤチップ５５を、第２のエキスパンド用シート８０から貼り合せ用シート９０へ転載することができる。 As a result, the second expanding sheet 80 is pushed on the stage 84, the surface 55 a of the plurality of LED chips 55 and the surface 90 a of the bonding sheet 90 are brought into contact with each other, and the plurality of LEDs are simply returned to their original positions. The chip 55 can be transferred from the second expanding sheet 80 to the laminating sheet 90.
　このように、第２のエキスパンド工程Ｍ１６では、隙間Ｓ２が設けられた複数のＬＥＤチップ５５を一括で、第２のエキスパンド用シート８０から貼り合せ用シート９０へ転載する。このように、第２のエキスパンド後の複数のＬＥＤチップ５５のそれぞれの位置ズレが少なく位置精度がよいため、一括で、第２のエキスパンド用シート８０から貼り合せ用シート９０へ転載することができる。この結果、製造工程の時間短縮を行うことができる。 As described above, in the second expanding step M16, the plurality of LED chips 55 provided with the gap S2 are collectively transferred from the second expanding sheet 80 to the laminating sheet 90. As described above, each of the plurality of LED chips 55 after the second expansion has few positional deviations and good positional accuracy, and therefore can be collectively transferred from the second expanding sheet 80 to the bonding sheet 90. . As a result, the manufacturing process can be shortened.
　また、第２のエキスパンド用シート８０を所定の大きさまでエキスパンドし複数のＬＥＤチップ５５間に隙間Ｓ２を設けると共に、複数のＬＥＤチップ５５を貼り合せ用シート９０へ転載することで、貼り合せ用シート９０へ転載するため工程を別途設ける必要が無く、製造工程数を低減することができる。 Further, the second expanding sheet 80 is expanded to a predetermined size, and a gap S2 is provided between the plurality of LED chips 55, and the plurality of LED chips 55 are transferred to the bonding sheet 90, whereby the bonding sheet is obtained. Therefore, it is not necessary to provide a separate process for transferring to 90, and the number of manufacturing processes can be reduced.
　なお、第２のエキスパンド工程Ｍ１６における説明でも、第２のエキスパンド用シート８０のエキスパンドを行うと同時に貼り合せ用シート９０への移し替えも行うように説明したが、これに限定されるものではない。 In the description of the second expanding step M16, the second expanding sheet 80 has been expanded to be transferred to the laminating sheet 90 at the same time, but is not limited thereto. .
　この第２のエキスパンド用シート８０のエキスパンドを行う工程と、複数のＬＥＤチップ５５を貼り合せ用シート９０へ転載する工程とは、以下のように別工程としてもよい。 The step of expanding the second expanding sheet 80 and the step of transferring the plurality of LED chips 55 to the bonding sheet 90 may be separate steps as follows.
　（１）まず、事前には貼り合せ用シート９０を、第２のエキスパンド用シート８０と対向配置しておかず、第２のエキスパンド用シート８０に対しステージ８４によってエキスパンド処理を施す（第２のエキスパンド処理）。そして、第２のエキスパンド用シート８０を伸ばした状態で、貼り合せ用シート９０に固定用のリング９２を取り付け、保持部８５でリング８２を保持及び固定する。 (1) First, the pasting sheet 90 is not disposed opposite to the second expanding sheet 80 in advance, and the second expanding sheet 80 is subjected to an expanding process by the stage 84 (second expanding processing). Then, with the second expanding sheet 80 stretched, a fixing ring 92 is attached to the laminating sheet 90, and the ring 82 is held and fixed by the holding unit 85.
　（２）次に、複数のＬＥＤチップ５５の裏面５５ｂと、貼り合せ用シート９０の表面９０ａと接触させて、ステージ８４を元の位置に戻す。 (2) Next, the back surface 55b of the plurality of LED chips 55 and the front surface 90a of the bonding sheet 90 are brought into contact with each other, and the stage 84 is returned to the original position.
　これにより、複数のＬＥＤチップ５５は、第２のエキスパンド用シート８０から貼り合せ用シート９０へ一括で転載される。 Thereby, the plurality of LED chips 55 are collectively transferred from the second expanding sheet 80 to the bonding sheet 90.
　このように、本実施の形態では、隙間が設けられた複数のＬＥＤチップ５５を、第１のエキスパンド用シート７０から、間接的に貼り合せ用シート９０へ貼り合せている。具体的には、隙間が設けられた複数のＬＥＤチップ５５を、第１のエキスパンド用シート７０から、他の機能性シートである第２のエキスパンド用シート８０へ一旦転載し、その第２のエキスパンド用シート８０から貼り合せ用シート９０へ複数のＬＥＤチップ５５を貼り合せている。 As described above, in the present embodiment, the plurality of LED chips 55 provided with the gaps are indirectly bonded to the bonding sheet 90 from the first expanding sheet 70. Specifically, the plurality of LED chips 55 with gaps are temporarily transferred from the first expanding sheet 70 to the second expanding sheet 80, which is another functional sheet, and the second expanding A plurality of LED chips 55 are bonded from the sheet 80 to the bonding sheet 90.
　このように、複数のＬＥＤチップ５５を、第１のエキスパンド用シート７０から、間接的に貼り合せ用シート９０へ貼り合せたとしても、本実施の形態によると、分割用シート６０とは異なる第１のエキスパンド用シート７０へ転載してから第１のエキスパンド用シート７０をエキスパンドしているため精度良くエキスパンドすることができ、第１のエキスパンド用シート７０から転載後の複数のＬＥＤチップ５５の位置合せが不要である。このため、複数のＬＥＤチップ５５と、後述するサブマウント用ウエハ（対向ウエハ）１００とを精度良く貼り合せることができ、不良品の発生が少ない半導体装置の製造方法を得ることができる。 As described above, even if the plurality of LED chips 55 are indirectly bonded from the first expanding sheet 70 to the bonding sheet 90, according to the present embodiment, the second LED chip 55 is different from the dividing sheet 60. Since the first expanding sheet 70 is expanded after being transferred to the first expanding sheet 70, it can be expanded with high accuracy, and the positions of the plurality of LED chips 55 after being transferred from the first expanding sheet 70 are expanded. Matching is not required. Therefore, a plurality of LED chips 55 and a submount wafer (opposite wafer) 100 described later can be bonded with high accuracy, and a method for manufacturing a semiconductor device with few defective products can be obtained.
　なお、複数のＬＥＤチップ５５を、第１のエキスパンド用シート７０から、第２のエキスパンド用シート８０ではなく別の機能を有する機能性シートに一旦転載してから、貼り合せ用シート９０へ転載してもよい。第１のエキスパンド用シート７０から転載後の複数のＬＥＤチップ５５の位置合せが不要であるため、同様の効果を得ることができる。 The plurality of LED chips 55 are temporarily transferred from the first expanding sheet 70 to a functional sheet having a different function instead of the second expanding sheet 80 and then transferred to the bonding sheet 90. May be. Since it is not necessary to align the plurality of LED chips 55 after being transferred from the first expanding sheet 70, the same effect can be obtained.
　このように、本実施の形態では、隙間が設けられた複数のＬＥＤチップ５５を、第１のエキスパンド用シート７０から、間接的に貼り合せ用シート９０へ貼り合せている。具体的には、隙間が設けられた複数のＬＥＤチップ５５を、第１のエキスパンド用シート７０から、他の機能性シートである第２のエキスパンド用シート８０へ一旦転載し、その第２のエキスパンド用シート８０から貼り合せ用シート９０へ複数のＬＥＤチップ５５を貼り合せている。 As described above, in the present embodiment, the plurality of LED chips 55 provided with the gaps are indirectly bonded to the bonding sheet 90 from the first expanding sheet 70. Specifically, the plurality of LED chips 55 with gaps are temporarily transferred from the first expanding sheet 70 to the second expanding sheet 80, which is another functional sheet, and the second expanding A plurality of LED chips 55 are bonded from the sheet 80 to the bonding sheet 90.
　また、複数のＬＥＤチップ５５を、第１のエキスパンド用シート７０から、第２のエキスパンド用シート８０へ貼り合せず、直接、貼り合せ用シート９０へ貼り合せるようにしてもよい。これにより、複数のＬＥＤチップ５５と後述するサブマウント用ウエハ（対向ウエハ）１００とを精度良く貼り合せることができると共に、工程数を削減することもできる。 Alternatively, the plurality of LED chips 55 may be directly bonded to the bonding sheet 90 without being bonded from the first expanding sheet 70 to the second expanding sheet 80. Thereby, a plurality of LED chips 55 and a submount wafer (opposite wafer) 100 described later can be bonded with high accuracy, and the number of processes can be reduced.
　（貼り合せ工程）
　次に、図８を用いて、貼り合せ工程Ｍ１７について説明する。 (Lamination process)
Next, the bonding process M17 will be described with reference to FIG.
　図８は、複数のＬＥＤチップ５５を、サブマウント用ウエハ（対向ウエハ）１００に貼り合わせている様子を表す各基板の断面図である。 FIG. 8 is a cross-sectional view of each substrate showing a state in which a plurality of LED chips 55 are bonded to a submount wafer (opposing wafer) 100.
　貼り合せ工程Ｍ１７では、まず、貼り合せ用シート（第２の貼り合せ用シート）１１０と、貼り合せ用シート１１０の表面１１０ａに貼り付けられたサブマウント用ウエハ１００とを配する。貼り合せ用シート１１０の表面１１０ａであって周縁部に固定用のリング１１２が取り付けられている。貼り合せ用シート１１０のうちサブマウント用ウエハ１００が貼り付けられた表面１１０ａと逆側面が裏面１１０ｂである。 In the bonding step M17, first, the bonding sheet (second bonding sheet) 110 and the submount wafer 100 bonded to the surface 110a of the bonding sheet 110 are arranged. A fixing ring 112 is attached to the periphery of the surface 110a of the bonding sheet 110. Of the bonding sheet 110, the back surface 110b is opposite to the front surface 110a on which the submount wafer 100 is bonded.
　貼り合せ用シート１１０は、耐熱性の材質からなる耐熱シートである。貼り合せ用シート１１０は、貼り合せ用シート９０と同材質であることが好ましい。 The bonding sheet 110 is a heat-resistant sheet made of a heat-resistant material. The bonding sheet 110 is preferably made of the same material as the bonding sheet 90.
　サブマウント用ウエハ１００のうち、貼り合せ用シート１１０と貼り合わされている側の面が裏面１００ｂであり、裏面１００ｂと逆側面が表面１００ａ、すなわちチップ搭載面である。本実施の形態では、サブマウント用ウエハ１００はＳｉ（シリコン）からなるものとする。 Among the submount wafers 100, the surface that is bonded to the bonding sheet 110 is the back surface 100b, and the opposite side surface to the back surface 100b is the front surface 100a, that is, the chip mounting surface. In the present embodiment, the submount wafer 100 is made of Si (silicon).
　次に、第２のエキスパンド工程Ｍ１６で貼り合せ用シート９０に転載された複数のＬＥＤチップ５５の表面５５ａを、サブマウント用ウエハ１００の表面１００ａの上方であって、対向するように配する。 Next, the surfaces 55a of the plurality of LED chips 55 transferred on the bonding sheet 90 in the second expanding step M16 are arranged above the surface 100a of the submount wafer 100 so as to face each other.
　そして、顕微鏡を用いて、複数のＬＥＤチップ５５が搭載された貼り合せ用シート９０と、サブマウント用ウエハ１００が搭載された貼り合せ用シート１１０との位置合せを行う。位置が合さったら、互いに対向して配されている、貼り合せ用シート９０に取り付けられているリング９２と、貼り合せ用シート１１０に取り付けられているリング１１２とを重ね合わせて固定する。 Then, using a microscope, alignment is performed between the bonding sheet 90 on which the plurality of LED chips 55 are mounted and the bonding sheet 110 on which the submount wafer 100 is mounted. When the positions are matched, the ring 92 attached to the bonding sheet 90 and the ring 112 attached to the bonding sheet 110, which are arranged facing each other, are overlapped and fixed.
　これにより、複数のＬＥＤチップ５５の表面５５ａと、サブマウント用ウエハ１００の表面１００ａとが接触し、複数のＬＥＤチップ５５は一括でサブマウント用ウエハ１００に貼り合わされる。すなわち、貼り合せ用シート９０に転載された複数のＬＥＤチップ５５を、直接、サブマウント用ウエハ１００に貼り合せる。 Thereby, the surface 55a of the plurality of LED chips 55 and the surface 100a of the submount wafer 100 come into contact with each other, and the plurality of LED chips 55 are bonded together to the submount wafer 100 at once. That is, the plurality of LED chips 55 transferred on the bonding sheet 90 are directly bonded to the submount wafer 100.
　貼り合せ用シート９０に転載された複数のＬＥＤチップ５５の位置ズレが少ないので、複数のＬＥＤチップ５５と、サブマウント用ウエハ１００とを精度良く貼り合せることができ、不良品の発生を防止することができる。 Since the plurality of LED chips 55 transferred to the bonding sheet 90 are less misaligned, the plurality of LED chips 55 and the submount wafer 100 can be bonded with high accuracy, and the occurrence of defective products can be prevented. be able to.
　なお、後述するように、サブマウント用ウエハ１００の表面１００ａには、サブマウント毎（各ＬＥＤチップ５５が貼り合わされる領域毎）に、ｎ・ｐ側電極が配されている。そして、サブマウント用ウエハ１００の表面１００ａへの各ＬＥＤチップ５５の貼り合わせにより、各サブマウント毎に、サブマウント用ウエハ１００の表面１００ａのｎ・ｐ側電極と、ＬＥＤチップ５５の表面のＡｕバンプ５７・５８とが接触する。この具体的な構造は図１０を用いて後述する。 As will be described later, on the surface 100a of the submount wafer 100, n-p side electrodes are arranged for each submount (for each region where each LED chip 55 is bonded). Then, by bonding each LED chip 55 to the surface 100 a of the submount wafer 100, the n · p-side electrode of the surface 100 a of the submount wafer 100 and the Au of the surface of the LED chip 55 are provided for each submount. The bumps 57 and 58 come into contact with each other. This specific structure will be described later with reference to FIG.
　次に、貼り合せ用シート９０の裏面９０ｂ上に重り９５を載せる。そして、リング９２、リング１１２を含み、基板全体（重り９５、貼り合せ用シート９０、複数のＬＥＤチップ５５、サブマウント用ウエハ１００、及び貼り合せ用シート１１０）をオーブンに入れ、２００℃で１０分間加熱し、複数のＬＥＤチップ５５の表面５５ａと、サブマウント用ウエハ１００の表面１１０ａ（チップ搭載面）とを接合する。 Next, a weight 95 is placed on the back surface 90b of the bonding sheet 90. Then, the entire substrate (the weight 95, the bonding sheet 90, the plurality of LED chips 55, the submount wafer 100, and the bonding sheet 110) including the ring 92 and the ring 112 is placed in an oven, and is heated at 200 ° C. Heating for a minute, the surface 55a of the plurality of LED chips 55 and the surface 110a (chip mounting surface) of the submount wafer 100 are bonded.
　そして、オーブンから上記基板を取り出した後、重り９５を取り除き、貼り合せ用シート９０を複数のＬＥＤチップ５５から剥がすと共に、貼り合せ用シート１１０をサブマウント用ウエハ１００から剥がす。これにより、表面１００ａ（すなわちチップ搭載面）に、複数のＬＥＤチップ５５が一括で貼り合されたサブマウント用ウエハ１００を得ることができる。 Then, after removing the substrate from the oven, the weight 95 is removed, the bonding sheet 90 is peeled off from the plurality of LED chips 55, and the bonding sheet 110 is peeled off from the submount wafer 100. Thereby, the submount wafer 100 in which the plurality of LED chips 55 are bonded together on the surface 100a (that is, the chip mounting surface) can be obtained.
　貼り合せ用シート１１０は、貼り合せ用シート９０と同様に耐熱シートであり、貼り合せ用シート９０と同様の材質からなることが好ましい。すなわち、貼り合せ用シート１１０は、貼り合せ工程Ｍ１７の際に、加熱状況下で摂氏３００度まで変形および脱ガスが生じない材質特性を持つ材料を用いることが好ましい。 The bonding sheet 110 is a heat-resistant sheet like the bonding sheet 90 and is preferably made of the same material as the bonding sheet 90. That is, for the bonding sheet 110, it is preferable to use a material having a material characteristic that does not cause deformation and degassing up to 300 degrees Celsius under heating conditions in the bonding step M17.
　このように、貼り合せ用シート９０・１１０の両方を耐熱性の材質から構成することで、加熱し、互いに貼り付けられた複数のＬＥＤチップ５５の表面５５ａと、サブマウント用ウエハ１００の表面１１０ａとを硬化させてから、貼り合せ用シート９０・１１０それぞれを除去することができる。このため、貼り合せに伴う不良を防止することができる。 Thus, by forming both the bonding sheets 90 and 110 from a heat-resistant material, the surface 55a of the plurality of LED chips 55 that are heated and bonded to each other and the surface 110a of the submount wafer 100 are combined. Then, each of the bonding sheets 90 and 110 can be removed. For this reason, the defect accompanying bonding can be prevented.
　このような耐熱シートの材質の一例としては、ウレタンアクリレートフィルム、塩化ビニルフィルムまたはポリエステルフィルムを基材とすることが好ましく、この基材に設けられる粘着剤として、アクリル系ポリマーまたはウレタン系ポリマーとすることが好ましい。 As an example of the material of such a heat-resistant sheet, a urethane acrylate film, a vinyl chloride film or a polyester film is preferably used as a base material, and an acrylic polymer or a urethane polymer is used as an adhesive provided on the base material. It is preferable.
　貼り合せ用シート１１０を構成する耐熱シートの基材としては、ウレタンアクリレートフィルム（厚さ１６０μｍ）を用いることが好ましく、耐熱シートの粘着剤としては、アクリル系ポリマー（厚さ２０μｍ）を用いることが好ましい。 It is preferable to use a urethane acrylate film (thickness: 160 μm) as the base material of the heat-resistant sheet constituting the laminating sheet 110, and an acrylic polymer (thickness: 20 μm) is used as the pressure-sensitive adhesive for the heat-resistant sheet. preferable.
　また、第２のエキスパンド工程Ｍ１６で貼り合せ用シート９０と複数のＬＥＤチップ５５の裏面５５ｂとを貼り合わせた後、貼り合せ工程Ｍ１７で複数のＬＥＤチップ５５を一括でサブマウント用ウエハ１００に貼り合わせる前に、貼り合せ用シート９０・１１０のそれぞれの表面９０ａ・１１０ａにＵＶ光を照射し、貼り合せ用シート９０の表面９０ａ及び貼り合せ用シート１１０の表面１１０ａの粘着剤を硬化させておく。 In addition, after the bonding sheet 90 and the back surfaces 55b of the plurality of LED chips 55 are bonded together in the second expanding step M16, the plurality of LED chips 55 are collectively bonded to the submount wafer 100 in the bonding step M17. Before the bonding, the surfaces 90a and 110a of the bonding sheets 90 and 110 are irradiated with UV light, and the adhesive on the surface 90a of the bonding sheet 90 and the surface 110a of the bonding sheet 110 is cured. .
　このＵＶ照射の条件は、紫外線中心波長λ＝３６５ｎｍにおいて照度１５０～２５０ｍＷ／ｃｍ２または光量３００～５００ｍＪ／ｃｍ２とすることが好ましい。照度１５０ｍＷ／ｃｍ２または光量３００ｍＪ／ｃｍ２よりも小さいときは粘着剤の硬化が十分ではない場合があり、照度２５０ｍＷ／ｃｍ２または光量５００ｍＪ／ｃｍ２よりも大きいときは、温度が上がり過ぎて粘着剤が柔らかくなって不具合が生じる場合がある。 The UV irradiation conditions are preferably an illuminance of 150 to 250 mW / cm 2 or an amount of light of 300 to 500 mJ / cm 2 at an ultraviolet center wavelength λ = 365 nm. When the illuminance is less than 150 mW / cm 2 or the light amount of 300 mJ / cm 2, the adhesive may not be cured sufficiently. When the illuminance is greater than 250 mW / cm 2 or the light amount of 500 mJ / cm 2 , the temperature is too high. The adhesive may become soft and cause problems.
　このように、貼り合せ用シート９０・１１０の表面９０ａ・１１０ａにＵＶ照射を行うことにより、貼り合せ用シート９０・１１０の表面９０ａ・１１０ａの粘着剤としてのアクリル系ポリマーが一旦硬化し、粘着剤の粘着力が約１／２０となる。 Thus, by irradiating the surfaces 90a and 110a of the bonding sheets 90 and 110 with UV, the acrylic polymer as the pressure-sensitive adhesive on the surfaces 90a and 110a of the bonding sheets 90 and 110 is once cured, and the adhesive The adhesive strength of the agent is about 1/20.
　これにより、後の工程で、複数のＬＥＤチップ５５の裏面５５ｂ上やサブマウント用ウエハ１００の裏面１００ｂ上に、粘着残りや不純物残り等を発生させないように、貼り合せ用シート９０を複数のＬＥＤチップ５５の裏面５５ｂから、また、貼り合せ用シート１１０をサブマウント用ウエハ１００の裏面１００ｂから容易に剥がすことができる。 As a result, in a later step, the bonding sheet 90 is attached to the plurality of LEDs so as not to generate adhesive residue or impurity residue on the back surface 55b of the plurality of LED chips 55 or the back surface 100b of the submount wafer 100. The bonding sheet 110 can be easily peeled from the back surface 55 b of the chip 55 and the back surface 100 b of the submount wafer 100.
　このＵＶ照射により、表面９０ａの複数のＬＥＤチップ５５の裏面５５ｂへの粘着力、及び表面１１０ａのサブマウント用ウエハ１００への粘着力は、４２０～６８０〔ｇ／２５ｍｍ２〕から１０～４０〔ｇ／２５ｍｍ２〕へと（すなわち、５５０〔ｇ／２５ｍｍ２〕±２５〔ｇ／２５ｍｍ２〕から２５±１５〔ｇ／２５ｍｍ２〕へと）減少する。また、貼り合せ用シート９０・１１０の耐熱限界温度は摂氏３００度であるため、貼り合せ工程Ｍ１７での加熱温度が２５０℃であれば、貼り合せ用シート９０・１１０からの脱ガス発生を懸念する必要がない。 By this UV irradiation, the adhesive force of the front surface 90a to the back surface 55b of the plurality of LED chips 55 and the adhesive force of the front surface 110a to the submount wafer 100 are changed from 420 to 680 [g / 25 mm 2 ] to 10 to 40 [ g / 25 mm 2 ] (ie, from 550 [g / 25 mm 2 ] ± 25 [g / 25 mm 2 ] to 25 ± 15 [g / 25 mm 2 ]). In addition, since the heat-resistant limit temperature of the bonding sheets 90 and 110 is 300 degrees Celsius, if the heating temperature in the bonding process M17 is 250 ° C., there is a concern about degassing from the bonding sheets 90 and 110. There is no need to do.
　以上により、複数のＬＥＤチップ５５及びサブマウント用ウエハ１００それぞれに耐熱シートである貼り合せ用シート９０・１１０を粘着させ、貼り合せ用シート９０・１１０それぞれをサポート材とし、耐熱温度（摂氏３００度）よりも低温（例えば摂氏２００度）で、複数のＬＥＤチップ５５とサブマウント用ウエハ１００との貼り合せを行うことができる。 As described above, the bonding sheets 90 and 110, which are heat-resistant sheets, are adhered to the LED chips 55 and the submount wafer 100, respectively, and the bonding sheets 90 and 110 are used as support materials, respectively, and the heat-resistant temperature (300 degrees Celsius). The plurality of LED chips 55 and the submount wafer 100 can be bonded to each other at a lower temperature (for example, 200 degrees Celsius).
　（封止工程）
　次に、図９を用いて、封止工程Ｍ１８について説明する。図９は封止工程で複数のＬＥＤチップ５５が封止された様子を表す各基板の断面図である。 (Sealing process)
Next, the sealing step M18 will be described with reference to FIG. FIG. 9 is a cross-sectional view of each substrate showing a state in which a plurality of LED chips 55 are sealed in the sealing step.
　封止工程Ｍ１８では、複数のＬＥＤチップ５５が一括で貼り合されたサブマウント用ウエハ１００の表面１００ａに、まずアンダーフィルとなる樹脂１１５を塗布する。アンダーフィルである樹脂１１５は、複数のＬＥＤチップ５５の、サブマウント用ウエハ１００との接触面である表面５５ａをカバーする働きを有する。樹脂１１５は、複数のＬＥＤチップ５５の裏面５５ｂが露出するように塗布され、固化される。すなわち、樹脂１１５は、サブマウント用ウエハ１００の表面１００ａ上であって、複数のＬＥＤチップ５５間に形成される。 In the sealing step M18, a resin 115 serving as an underfill is first applied to the surface 100a of the submount wafer 100 on which the plurality of LED chips 55 are bonded together. The resin 115 that is an underfill has a function of covering the surface 55 a that is a contact surface of the plurality of LED chips 55 with the submount wafer 100. The resin 115 is applied and solidified so that the back surfaces 55b of the plurality of LED chips 55 are exposed. That is, the resin 115 is formed between the plurality of LED chips 55 on the surface 100 a of the submount wafer 100.
　次に、サブマウント用ウエハ１００に、複数のＬＥＤチップ５５の裏面５５ｂも覆うように、複数のＬＥＤチップ５５及び樹脂１１５上に、封止樹脂１２０を形成する。この封止樹脂１２０によって、複数のＬＥＤチップ５５及び樹脂１１５は封止される。 Next, the sealing resin 120 is formed on the plurality of LED chips 55 and the resin 115 so as to cover the back surfaces 55b of the plurality of LED chips 55 on the submount wafer 100. The plurality of LED chips 55 and the resin 115 are sealed by the sealing resin 120.
　封止樹脂１２０は、硬化前においては液体状であるので、スピンコート法などにより形成することができ、その場合は封止樹脂１２０の表面は平坦となる。一方、型を用いて封止樹脂を入れ、図９に示すようなドーム状など任意の形に形成してもよい。なお、封止樹脂１２０の表面とは、封止樹脂１２０が樹脂１１５と接触している面と逆側であって、外側に露出されている側の面である。 Since the sealing resin 120 is in a liquid state before curing, it can be formed by a spin coating method or the like. In that case, the surface of the sealing resin 120 is flat. On the other hand, the sealing resin may be put into a mold and formed into an arbitrary shape such as a dome shape as shown in FIG. The surface of the sealing resin 120 is a surface on the side opposite to the surface where the sealing resin 120 is in contact with the resin 115 and exposed to the outside.
　また、樹脂１１５と封止樹脂１２０の働きを１つの樹脂で兼ねさせてもよい（すなわち樹脂１１５を省略してもよい）。さらに、複数のＬＥＤチップ５５の裏面５５ｂを覆う封止樹脂１２０を多層にしてもよい。 Further, the functions of the resin 115 and the sealing resin 120 may be combined with one resin (that is, the resin 115 may be omitted). Furthermore, the sealing resin 120 that covers the back surfaces 55b of the plurality of LED chips 55 may be multilayered.
　封止樹脂１２０には、蛍光体を混ぜることが好ましい。粒子状の蛍光体を封止樹脂１２０に分散させることにより、複数のＬＥＤチップ５５から発する短波長の光を蛍光体によって相対的に長波長の光に変換し、白色など、複数のＬＥＤチップ５５から発する光と異なる波長の光とすることができる。 It is preferable to mix phosphor in the sealing resin 120. By dispersing the particulate phosphor in the sealing resin 120, the short wavelength light emitted from the plurality of LED chips 55 is converted into relatively long wavelength light by the phosphor, and the plurality of LED chips 55 such as white are converted. It can be made into the light of a wavelength different from the light emitted from.
　（分離工程）
　次に、図１０を用いて、分離工程Ｍ１９について説明する。 (Separation process)
Next, the separation step M19 will be described with reference to FIG.
　図１０は、サブマウント毎に分割されたフリップチップＬＥＤエレメント（半導体装置）１５０の構成を表す断面図である。 FIG. 10 is a cross-sectional view showing the configuration of a flip-chip LED element (semiconductor device) 150 divided for each submount.
　分離工程Ｍ１９では、封止工程Ｍ１８で複数のＬＥＤチップ５５が封止されたサブマウント用ウエハ１００を、複数のサブマウント１０５毎（すなわち各ＬＥＤチップ５５毎）に、ダイシング等の手法により分割し、小片化された複数のフリップチップＬＥＤエレメント１５０を得る。 In the separation step M19, the submount wafer 100 in which the plurality of LED chips 55 is sealed in the sealing step M18 is divided into a plurality of submounts 105 (that is, each LED chip 55) by a technique such as dicing. A plurality of fragmented flip chip LED elements 150 are obtained.
　フリップチップＬＥＤエレメント１５０は、サブマウント１０５と、サブマウント１０５の上面に配されたｎ側電極１０７Ｕ及びｐ側電極１０８Ｕと、サブマウント１０５の下面に配されたｎ側電極１０７Ｌ及びｐ側電極１０８Ｌと、サブマウント１０５と対向配置されたＬＥＤチップ５５と、サブマウント１０５とＬＥＤチップ５５との間を封止する樹脂１１５と、ＬＥＤチップ５５の裏面５５ｂを覆いＬＥＤチップ５５を封止する封止樹脂１２０とを備えている。 The flip-chip LED element 150 includes a submount 105, an n-side electrode 107U and a p-side electrode 108U disposed on the upper surface of the submount 105, and an n-side electrode 107L and a p-side electrode 108L disposed on the lower surface of the submount 105. The LED chip 55 disposed opposite to the submount 105, the resin 115 that seals between the submount 105 and the LED chip 55, and the seal that covers the back surface 55b of the LED chip 55 and seals the LED chip 55. Resin 120.
　サブマウント１０５の下面（ＬＥＤチップ５５との対向面と逆の面）には、サブマウント１０５の一方の端部に沿ってｎ側電極１０７Ｌが配されており、他方の端部に沿って、ｐ側電極１０８Ｌが配されている。ｎ側電極１０７Ｌと、ｐ側電極１０８Ｌとは離間して配されている。 On the lower surface of the submount 105 (the surface opposite to the surface facing the LED chip 55), an n-side electrode 107L is arranged along one end of the submount 105, and along the other end, A p-side electrode 108L is disposed. The n-side electrode 107L and the p-side electrode 108L are arranged apart from each other.
　サブマウント１０５の上面（ＬＥＤチップ５５との対向面）には、サブマウント１０５の一方の端部に沿ってｎ側電極１０７Ｕが配されており、他方の端部に沿って、ｐ側電極１０８Ｕが配されている。ｎ側電極１０７Ｕと、ｐ側電極１０８Ｕとは離間して配されている。 On the upper surface of the submount 105 (the surface facing the LED chip 55), an n-side electrode 107U is disposed along one end portion of the submount 105, and a p-side electrode 108U is disposed along the other end portion. Is arranged. The n-side electrode 107U and the p-side electrode 108U are spaced apart.
　ｎ側電極１０７Ｕと、ｎ側電極１０７Ｌとは、サブマウント１０５に形成されたスルーホールを通して接続されている。また、ｐ側電極１０８Ｕと、ｐ側電極１０８Ｌとは、サブマウント１０５に形成されたスルーホールを通して接続されている。 The n-side electrode 107U and the n-side electrode 107L are connected through a through hole formed in the submount 105. The p-side electrode 108U and the p-side electrode 108L are connected through a through hole formed in the submount 105.
　ｎ側電極１０７Ｕ上にはＬＥＤチップ５５のＡｕバンプ５７が接触して配されており、ｐ側電極１０８Ｕ上にはＬＥＤチップ５５のＡｕバンプ５８が接触して配されている。 The Au bumps 57 of the LED chip 55 are in contact with each other on the n-side electrode 107U, and the Au bumps 58 of the LED chip 55 are in contact with each other on the p-side electrode 108U.
　樹脂１１５は、Ａｕバンプ５７・５８及びｎ側電極１０７Ｕ・ｐ側電極１０８Ｕを含み、ＬＥＤチップ５５の表面５５ａと、表面５５ａの対向面であるサブマウント１０５の表面１０５ａとの間を封止し、保護している。 The resin 115 includes Au bumps 57 and 58 and n-side electrodes 107U and p-side electrodes 108U, and seals between the surface 55a of the LED chip 55 and the surface 105a of the submount 105 that is the opposite surface of the surface 55a. , Protecting.
　封止樹脂１２０は、ＬＥＤチップ５５の裏面５５ｂを含めＬＥＤチップ５５全体を覆って配されており、ＬＥＤチップ５５を封止している。 The sealing resin 120 is disposed so as to cover the entire LED chip 55 including the back surface 55 b of the LED chip 55, and seals the LED chip 55.
　なお、サブマウント１０５は、本実施の形態では、Ｓｉであるものとして説明したが、これに限定されず、ＬＴＣＣ（Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏ－ｆｉｒｅｄ　Ｃｅｒａｍｉｃｓ、低温焼成セラミック）やアルミナ単体などのセラミックなどから構成してもよい。さらに、低価格である樹脂あるいは放熱性に優れた金属から構成してもよい。 Although the submount 105 has been described as being Si in this embodiment, the submount 105 is not limited to this, and is composed of a ceramic such as LTCC (Low Temperature Co-fired Ceramics) or alumina alone. May be. Furthermore, you may comprise from low price resin or the metal excellent in heat dissipation.
　〔実施の形態２〕
　次に、主に図１１～図１３を用いて、本発明の第２の実施の形態について説明する。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 [Embodiment 2]
Next, a second embodiment of the present invention will be described mainly with reference to FIGS. For convenience of explanation, members having the same functions as those in the drawings described in the first embodiment are given the same reference numerals, and descriptions thereof are omitted.
　本実施の形態では、エキスパンド用シートを貼り合せ用シートと兼用する点で、実施の形態１と相違する。 This embodiment is different from the first embodiment in that the expanding sheet is also used as a laminating sheet.
　図１１は、第２の実施の形態にかかる半導体装置の製造工程の流れを表す図である。 FIG. 11 is a diagram illustrating the flow of the manufacturing process of the semiconductor device according to the second embodiment.
　実施の形態１と同様に、裏面研磨工程Ｍ１１、スクライブ工程Ｍ１２、チップ分割工程Ｍ１３を経ることで、図２で示したＬＥＤウエハ５０から、分割用シート６０に配された複数のＬＥＤチップ５５に分割されたＬＥＤウエハ５０を得る。そして、分割用シート６０に配された複数のＬＥＤチップ５５は、次に、転載工程Ｍ３４に移される。 Similar to the first embodiment, the backside polishing step M11, the scribe step M12, and the chip dividing step M13 are performed to change the LED chips 50 arranged on the dividing sheet 60 from the LED wafer 50 shown in FIG. A divided LED wafer 50 is obtained. Then, the plurality of LED chips 55 arranged on the dividing sheet 60 are moved to the reprinting process M34.
　図１２は、複数のＬＥＤチップ５５をエキスパンド用シートへ転載している様子を表す図である。 FIG. 12 is a diagram showing a state in which a plurality of LED chips 55 are transferred to the expanding sheet.
　図１２に示すように、転載工程Ｍ３４では、チップ分割工程Ｍ１３で複数のＬＥＤチップ５５に分割されたＬＥＤウエハ５０の裏面５０ｂ、すなわち、複数のＬＥＤチップ５５の裏面５５ｂに、第１のエキスパンド用シート７０では無く、貼り合せ用シート９０を貼り合せる。 As shown in FIG. 12, in the reprinting process M34, the first expanding use is performed on the back surface 50b of the LED wafer 50 divided into the plurality of LED chips 55 in the chip dividing process M13, that is, on the back surface 55b of the plurality of LED chips 55. The sheet 90 for bonding is bonded instead of the sheet 70.
　そして、分割されたＬＥＤウエハ５０の表面５０ａ、すなわち、複数のＬＥＤチップ５５の表面５５ａに貼り合わされていた分割用シート６０を取り除く。 Then, the dividing sheet 60 bonded to the surface 50a of the divided LED wafer 50, that is, the surfaces 55a of the plurality of LED chips 55 is removed.
　これにより、複数のＬＥＤチップ５５に分割されたＬＥＤウエハ５０は、分割用シート６０から、一括で貼り合せ用シート９０に転載される（移し替えられる）。貼り合せ用シート９０のうち、複数のＬＥＤチップ５５（分割されたＬＥＤウエハ５０）が接着された面を表面９０ａとし、その表面９０ａと逆側面を裏面９０ｂとする。 Thereby, the LED wafer 50 divided into the plurality of LED chips 55 is transferred (transferred) from the dividing sheet 60 to the bonding sheet 90 in a lump. Of the bonding sheet 90, a surface to which a plurality of LED chips 55 (divided LED wafers 50) are bonded is referred to as a front surface 90a, and a surface opposite to the front surface 90a is referred to as a back surface 90b.
　本実施の形態では、貼り合せ用シート９０は、エキスパンド用シートとしても機能する。 In the present embodiment, the laminating sheet 90 also functions as an expanding sheet.
　貼り合せ用シート９０の粘着力を、分割用シート６０の粘着力より強くしておくことが好ましい。複数のＬＥＤチップ５５を、分割用シート６０から貼り合せ用シート９０へ転載させやすいためである。 It is preferable to make the adhesive strength of the bonding sheet 90 stronger than the adhesive strength of the dividing sheet 60. This is because the plurality of LED chips 55 can be easily transferred from the dividing sheet 60 to the bonding sheet 90.
　複数のＬＥＤチップ５５が転載された貼り合せ用シート９０は、次に、エキスパンド工程Ｍ３５へ移される。 Next, the bonding sheet 90 on which the plurality of LED chips 55 are transferred is moved to the expanding step M35.
　図１３は、複数のＬＥＤチップ５５が転載された貼り合せ用シート９０の、エキスパンド後の様子を表す断面図である。 FIG. 13 is a cross-sectional view illustrating a state after expansion of the bonding sheet 90 on which the plurality of LED chips 55 are reprinted.
　図１３に示すように、転載工程Ｍ３４で複数のＬＥＤチップ５５が転載された貼り合せ用シート９０を、エキスパンド処理する。 As shown in FIG. 13, the bonding sheet 90 on which the plurality of LED chips 55 have been transferred in the transfer process M34 is expanded.
　このエキスパンド処理は、実施の形態１と同様に、エキスパンド装置７１によって行う。すなわち、リング９２を保持部７３で固定することで貼り合せ用シート９０を固定し、ステージ７４を、貼り合せ用シート９０の裏面９０ｂ側から押すことで、貼り合せ用シート９０を延伸する。 This expanding process is performed by the expanding device 71 as in the first embodiment. That is, the bonding sheet 90 is fixed by fixing the ring 92 with the holding portion 73, and the bonding sheet 90 is stretched by pressing the stage 74 from the back surface 90 b side of the bonding sheet 90.
　これにより、貼り合せ用シート９０の表面９０ａ上の複数のＬＥＤチップ５５間に隙間Ｓ３を設ける。このときの延伸量は、エキスパンド処理によって、直径１５０ｍｍであった複数のＬＥＤチップ５５（すなわちＬＥＤウエハ５０）が、貼り合せ用シート９０上の直径２００ｍｍの領域内に、それぞれ隙間Ｓ３を開けて配列するように、上記制御部に設定されている。このときの貼り合せ用シート９０の延伸率は２００／１５０＝１３３％である。すなわち、エキスパンド率を１０５％以上１４０％以下とする。 Thereby, gaps S3 are provided between the plurality of LED chips 55 on the surface 90a of the bonding sheet 90. At this time, the expansion amount is such that a plurality of LED chips 55 (that is, the LED wafers 50) having a diameter of 150 mm are arranged in the region of 200 mm in diameter on the bonding sheet 90 by opening the gaps S3. As described above, the control unit is set. At this time, the stretching ratio of the bonding sheet 90 is 200/150 = 133%. That is, the expansion rate is set to 105% or more and 140% or less.
　このように、エキスパンド工程Ｍ３５でエキスパンド処理された貼り合せ用シート９０
は、次に、貼り合せ工程Ｍ１７へ移され、サブマウント用ウエハ１００と貼り合される。そして、実施の形態１と同様に、封止工程Ｍ１８、分離工程Ｍ１９を経ることで、フリップチップＬＥＤエレメント１５０を得ることができる。 Thus, the bonding sheet 90 expanded in the expanding step M35.
Next, it moves to the bonding process M17 and is bonded to the submount wafer 100. And like Embodiment 1, the flip-chip LED element 150 can be obtained by passing through the sealing process M18 and the separation process M19.
　以上のように、隙間Ｓ３が設けられた複数のＬＥＤチップを、一括で、貼り合せ用シート９０から、サブマウント用ウエハ１００へ貼り合せることができる。これは、分割用シート６０とは異なる貼り合せ用シート９０をエキスパンドすることで、複数のＬＥＤチップ間に隙間Ｓ３を設けているためである。このため、エキスパンド後のＬＥＤチップ５５の位置ズレが少なく、直接、かつ、一括で、貼り合せ用シート９０から、サブマウント用ウエハ１００へ貼り合せることができる。これにより、製造工程数を低減することができる。 As described above, the plurality of LED chips provided with the gaps S3 can be bonded together from the bonding sheet 90 to the submount wafer 100. This is because a gap S3 is provided between the plurality of LED chips by expanding a bonding sheet 90 different from the dividing sheet 60. For this reason, there is little position shift of the LED chip 55 after expansion, and it can be bonded directly and collectively from the bonding sheet 90 to the submount wafer 100. Thereby, the number of manufacturing processes can be reduced.
　なお、本実施の形態では、エキスパンド装置７１で貼り合せ用シート９０をエキスパンド処理する際に、予め、エキスパンド装置７１に、貼り合せ用シート９０と対向配置された他のエキスパンド用シート等を配しておく必要は無い。 In the present embodiment, when the bonding sheet 90 is expanded by the expanding device 71, another expanding sheet or the like that is disposed opposite to the bonding sheet 90 is arranged on the expanding device 71 in advance. There is no need to keep it.
　〔実施の形態３〕
　次に、主に図１４～図１８を用いて、本発明の第３の実施の形態について説明する。なお、説明の便宜上、前記実施の形態１、２にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 [Embodiment 3]
Next, a third embodiment of the present invention will be described mainly with reference to FIGS. For convenience of explanation, members having the same functions as those in the drawings described in the first and second embodiments are denoted by the same reference numerals and description thereof is omitted.
　本実施の形態では、複数のＬＥＤチップ５５を一括して貼り合せた後、基板１０を除去する点で、実施の形態１、２と相違する。 This embodiment is different from the first and second embodiments in that the substrate 10 is removed after the plurality of LED chips 55 are bonded together.
　図１４は、第３の実施の形態にかかる半導体装置の製造工程の流れを表す図である。 FIG. 14 is a diagram illustrating the flow of the manufacturing process of the semiconductor device according to the third embodiment.
　実施の形態１と同様に、裏面研磨工程Ｍ１１～貼り合せ工程Ｍ１７まで順に経て、表面１００ａに、複数のＬＥＤチップ５５が一括で貼り合されたサブマウント用ウエハ１００を得る。そして、当該サブマウント用ウエハ１００は、次に、樹脂塗布工程Ｍ４１に移される。 In the same manner as in the first embodiment, the submount wafer 100 in which a plurality of LED chips 55 are bonded together on the front surface 100a is obtained through the back surface polishing step M11 to the bonding step M17 in order. Then, the submount wafer 100 is moved to the resin coating step M41.
　図１５は、樹脂塗布工程で、サブマウント用ウエハ１００の表面にアンダーフィルが形成された様子を表す各基板の断面図である。 FIG. 15 is a cross-sectional view of each substrate showing an underfill formed on the surface of the submount wafer 100 in the resin coating process.
　樹脂塗布工程Ｍ４１では、複数のＬＥＤチップ５５が一括で貼り合されたサブマウント用ウエハ１００の表面１００ａに、アンダーフィルとなる樹脂１１５を塗布する。 In the resin application step M41, a resin 115 serving as an underfill is applied to the surface 100a of the submount wafer 100 on which the plurality of LED chips 55 are bonded together.
　アンダーフィルである樹脂１１５は、複数のＬＥＤチップ５５の、サブマウント用ウエハ１００との接触面である表面５５ａをカバーする働きを有する。樹脂１１５は、複数のＬＥＤチップ５５の裏面５５ｂを覆わず、裏面５５ｂが露出するように塗布され、固化される。すなわち、樹脂１１５は、サブマウント用ウエハ１００の表面１００ａ上であって、複数のＬＥＤチップ５５間に形成される。 The resin 115 which is an underfill has a function of covering the surface 55 a which is a contact surface of the plurality of LED chips 55 with the submount wafer 100. The resin 115 is applied and solidified so as to expose the back surface 55b without covering the back surface 55b of the plurality of LED chips 55. That is, the resin 115 is formed between the plurality of LED chips 55 on the surface 100 a of the submount wafer 100.
　また、樹脂１１５はサブマウント用ウエハ１００の表面１００ａ全体を覆ってもよい。これにより、後述するエッチング工程におけるサブマウント用ウエハ１００へのダメージも軽減することができるため、好ましい。 The resin 115 may cover the entire surface 100a of the submount wafer 100. This is preferable because damage to the submount wafer 100 in an etching process described later can be reduced.
　アンダーフィルとしての樹脂１１５が、複数のＬＥＤチップ５５間であって、表面１００ａに形成されたサブマウント用ウエハ１００は、次に、基板除去工程Ｍ４２に移される。 The submount wafer 100 in which the resin 115 as the underfill is between the plurality of LED chips 55 and formed on the surface 100a is then transferred to the substrate removal step M42.
　図１６は、基板除去工程で、複数のＬＥＤチップから基板１０が除去された後の様子を表す各基板の断面図である。 FIG. 16 is a cross-sectional view of each substrate showing a state after the substrate 10 is removed from the plurality of LED chips in the substrate removing step.
　すなわち、図１５及び図１６は、基板除去工程で、複数のＬＥＤチップから基板１０が除去される前及び後の様子を表している。 That is, FIG. 15 and FIG. 16 show the state before and after the substrate 10 is removed from the plurality of LED chips in the substrate removal step.
　図１５に示すとおり、基板除去工程Ｍ４２の前では、樹脂塗布工程Ｍ４１で設けられた樹脂１１５が、複数のＬＥＤチップ５５Ｂ間を覆っている。この状態で、エッチング液を用いて、サブマウント用ウエハ１００の表面１００ａに配されている複数のＬＥＤチップ５５から基板１０を、エッチングにより一括で除去する。これにより図１６に示すように、ＬＥＤチップ５５から基板１０が除去されて、積層体２３からなる構成であるＬＥＤチップ５５Ｂを得る。なお、このとき、基板１０は、完全に除去してしまってもよいし、一部を残してもよい。 As shown in FIG. 15, before the substrate removal step M42, the resin 115 provided in the resin coating step M41 covers the space between the plurality of LED chips 55B. In this state, the substrate 10 is collectively removed by etching from the plurality of LED chips 55 arranged on the surface 100a of the submount wafer 100 using an etching solution. As a result, as shown in FIG. 16, the substrate 10 is removed from the LED chip 55, and the LED chip 55 </ b> B having a configuration including the laminate 23 is obtained. At this time, the substrate 10 may be completely removed or a part thereof may be left.
　基板除去工程Ｍ４２では、比較的厚い基板１０を効率よくエッチングする必要があるため、エッチングは、例えば燐酸等のエッチング液を用いたウエットエッチングが好ましいが、ドライエッチングでもよい。 In the substrate removal step M42, since it is necessary to efficiently etch the relatively thick substrate 10, for example, wet etching using an etchant such as phosphoric acid is preferable, but dry etching may be used.
　このようにして得られた、複数のＬＥＤチップ５５Ｂが配されたサブマウント用ウエハ１００は、次に、封止工程Ｍ４３へ移される。 The submount wafer 100 on which the plurality of LED chips 55B are thus obtained is then transferred to the sealing step M43.
　図１７は、封止工程で複数のＬＥＤチップが封止された様子を表す各基板の断面図である。 FIG. 17 is a cross-sectional view of each substrate showing a state in which a plurality of LED chips are sealed in the sealing step.
　封止工程Ｍ４３では、基板除去工程Ｍ４２で得られた、複数のＬＥＤチップ５５Ｂが配されたサブマウント用ウエハ１００に、複数のＬＥＤチップ５５Ｂの裏面５５ｃ（サブマウント用ウエハ１００の対向面とは逆の面）も覆い、複数のＬＥＤチップ５５Ｂ及び樹脂１１５上に、封止樹脂１２０を形成する。この封止樹脂１２０によって、複数のＬＥＤチップ５５Ｂ及び樹脂１１５は封止される。 In the sealing step M43, the back surface 55c of the plurality of LED chips 55B (which is the opposite surface of the submount wafer 100) is added to the submount wafer 100 on which the plurality of LED chips 55B are arranged, which is obtained in the substrate removal step M42. The sealing resin 120 is formed on the plurality of LED chips 55 </ b> B and the resin 115. The sealing resin 120 seals the plurality of LED chips 55B and the resin 115.
　このように、封止樹脂１２０によって複数のＬＥＤチップ５５Ｂが封止されたサブマウント用ウエハ１００は、次に、分離工程Ｍ１９へ移される。そして、実施の形態１、２と同様に、分離工程Ｍ１９を経て、フリップチップＬＥＤエレメント１５０Ｂを得ることができる。 Thus, the submount wafer 100 in which the plurality of LED chips 55B are sealed with the sealing resin 120 is then moved to the separation step M19. As in the first and second embodiments, the flip-chip LED element 150B can be obtained through the separation step M19.
　図１８は、サブマウント毎に分割されたフリップチップＬＥＤエレメント１５０Ｂの構成を表す断面図である。 FIG. 18 is a cross-sectional view showing the configuration of the flip-chip LED element 150B divided for each submount.
　フリップチップＬＥＤエレメント１５０Ｂは、フリップチップＬＥＤエレメント１５０から、ＬＥＤチップ５５に替えて、ＬＥＤチップ５５Ｂを配した構成である。フリップチップＬＥＤエレメント１５０Ｂの他の構成は、フリップチップＬＥＤエレメント１５０と同様である。 The flip chip LED element 150B has a configuration in which the LED chip 55B is arranged instead of the LED chip 55 from the flip chip LED element 150. Other configurations of the flip chip LED element 150B are the same as those of the flip chip LED element 150.
　フリップチップＬＥＤエレメント１５０Ｂの製造方法によると、貼り合せ工程Ｍ１７でのフリップチップ一括貼り合せ後、サブマウント状態で、基板除去工程Ｍ４２でＬＥＤチップ５５から基板１０を除去している。これによって、フリップチップＬＥＤエレメント１５０Ｂを得ている。 According to the manufacturing method of the flip chip LED element 150B, the substrate 10 is removed from the LED chip 55 in the substrate removal step M42 in the submount state after the flip chip batch bonding in the bonding step M17. Thus, the flip chip LED element 150B is obtained.
　このように、ＬＥＤチップ５５から基板１０を除去することで、積層体２３と、基板１０との界面での全反射が減少する。 Thus, by removing the substrate 10 from the LED chip 55, total reflection at the interface between the laminate 23 and the substrate 10 is reduced.
　すなわち、フリップチップＬＥＤエレメント１５０Ｂによると、基板１０を完全に除去するか、もしくは基板１０のうち少なくとも一部を除去しているため、基板１０をそのまま残しているフリップチップＬＥＤエレメント１５０と比べて、積層体２３の光の取出し側の界面での全反射を減少させることができる。 That is, according to the flip-chip LED element 150B, the substrate 10 is completely removed, or at least a part of the substrate 10 is removed, so compared to the flip-chip LED element 150 that leaves the substrate 10 as it is, Total reflection at the interface on the light extraction side of the laminate 23 can be reduced.
　このため、光の取り出し効率を増大させることができる。すなわち、光の利用効率が高い半導体装置を得ることができる。 Therefore, the light extraction efficiency can be increased. That is, a semiconductor device with high light use efficiency can be obtained.
　以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１～３の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。 As described above, the present invention has been exemplified using the preferred embodiment of the present invention, but the present invention should not be construed as being limited to this embodiment. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range from the description of specific preferred embodiments 1 to 3 of the present invention based on the description of the present invention and the common general technical knowledge. Patents, patent applications, and documents cited herein should be incorporated by reference in their entirety, as if the contents themselves were specifically described herein. Understood.
　〔まとめ〕
　上記のように、本発明の一態様に係る半導体装置の製造方法は、半導体ウエハを複数の半導体チップに分割して、当該半導体チップから半導体装置を得る半導体装置の製造方法であって、分割用シートに配された半導体ウエハを複数の半導体チップに分割する工程と、上記分割された複数の半導体チップを、上記分割用シートとは異なるエキスパンド用シートへ転載する工程と、複数の半導体チップが転載された上記エキスパンド用シートを所定の大きさまでエキスパンドし、上記複数の半導体チップ間に隙間を設ける工程とを有することを特徴としている。 [Summary]
As described above, a method for manufacturing a semiconductor device according to one embodiment of the present invention is a method for manufacturing a semiconductor device in which a semiconductor wafer is divided into a plurality of semiconductor chips, and the semiconductor device is obtained from the semiconductor chips. A step of dividing a semiconductor wafer arranged on the sheet into a plurality of semiconductor chips, a step of transferring the divided semiconductor chips to an expanding sheet different from the dividing sheet, and a plurality of semiconductor chips being transferred The expanding sheet is expanded to a predetermined size, and a gap is provided between the plurality of semiconductor chips.
　上記構成によると、分割用シートに配された半導体ウエハを複数の半導体チップに分割した後、上記分割された複数の半導体チップを、上記分割用シートとは異なるエキスパンド用シートへ転載してから、上記エキスパンド用シートを所定の大きさまでエキスパンドすることで、上記複数の半導体チップ間に隙間を設けている。 According to the above configuration, after dividing the semiconductor wafer arranged on the dividing sheet into a plurality of semiconductor chips, the plurality of divided semiconductor chips are transferred to an expanding sheet different from the dividing sheet, By expanding the sheet for expanding to a predetermined size, a gap is provided between the plurality of semiconductor chips.
　このように、複数の半導体チップへの分割に伴う傷が付いていない上記エキスパンド用シートをエキスパンドするため、上記複数の半導体チップ間に正確な隙間を設けることができる。すなわち、エキスパンド処理後の上記複数の半導体チップそれぞれの位置ズレを防止することができる。 As described above, since the expanding sheet that is not damaged due to the division into the plurality of semiconductor chips is expanded, an accurate gap can be provided between the plurality of semiconductor chips. That is, it is possible to prevent misalignment of each of the plurality of semiconductor chips after the expansion process.
　また、上記隙間が設けられた複数の半導体チップを、一括で、対向ウエハへ貼り合せる工程を有することが好ましい。上記構成によると、エキスパンド後の上記複数の半導体チップそれぞれの位置ズレは防止されているため、精度良く、一括で、上記隙間が設けられた複数の半導体チップを、上記対向ウエハへ貼り合せることができる。このため、貼り合わせ精度がよく、低コストで不良発生が少ない半導体装置の製造方法を得ることができる。 Further, it is preferable to have a step of bonding a plurality of semiconductor chips provided with the gap to the counter wafer in a lump. According to the above configuration, since the positional deviation of each of the plurality of semiconductor chips after expansion is prevented, the plurality of semiconductor chips provided with the gaps can be bonded to the counter wafer in a batch with high accuracy. it can. For this reason, it is possible to obtain a method for manufacturing a semiconductor device with good bonding accuracy, low cost, and low occurrence of defects.
　また、上記隙間が設けられた複数の半導体チップを一括で、上記エキスパンド用シートから、直接又は間接的に貼り合せ用シートへ転載し、当該貼り合せ用シートへ転載された複数の半導体チップを、上記対向ウエハへ貼り合せることが好ましい。 Further, the plurality of semiconductor chips provided with the gaps are collectively transferred from the expanding sheet to the bonding sheet directly or indirectly, and the plurality of semiconductor chips transferred to the bonding sheet are It is preferable to bond to the counter wafer.
　上記構成によると、エキスパンド後の複数の半導体チップのそれぞれの位置ズレが少なく位置精度がよいため、一括で、上記エキスパンド用シートから、直接上記貼り合せ用シートへ転載し、その後位置合せが不要である。このため、製造工程の時間短縮を行うことができる。そして、上記貼り合せ用シートに転載された上記複数の半導体チップを、上記対向ウエハへ貼り合せることで、この後、半導体装置を得ることができる。上記貼り合せ用シートに転載された上記複数の半導体チップの位置ズレが少ないので、複数の半導体チップと、上記対向ウエハとを精度良く貼り合せることができ、不良品の発生が少ない半導体装置の製造方法を得ることができる。または、複数の半導体チップを、上記エキスパンド用シートから、他の機能性シートを介し、間接的に上記貼り合せ用シートへ転載した場合でも、上記機能性シートへ転載後の位置合せが不要であるため、製造工程の時間短縮をし、複数の半導体チップと、上記対向ウエハとを精度良く貼り合せることができ、不良品の発生が少ない半導体装置の製造方法を得ることができる。 According to the above configuration, each of the plurality of semiconductor chips after expansion has few positional deviations and good positional accuracy, so that it is transferred from the expanding sheet directly to the laminating sheet in a lump and no alignment is required thereafter. is there. For this reason, the time of the manufacturing process can be shortened. Then, by bonding the plurality of semiconductor chips transferred on the bonding sheet to the counter wafer, a semiconductor device can be obtained thereafter. Since there are few misalignments of the plurality of semiconductor chips transferred to the bonding sheet, it is possible to bond the plurality of semiconductor chips and the counter wafer with high accuracy, and to manufacture a semiconductor device with less generation of defective products. You can get the method. Alternatively, even when a plurality of semiconductor chips are transferred from the expanding sheet to the laminating sheet indirectly via another functional sheet, alignment after transferring to the functional sheet is not necessary. Therefore, the manufacturing process time can be shortened, a plurality of semiconductor chips and the counter wafer can be bonded with high accuracy, and a method for manufacturing a semiconductor device with few defective products can be obtained.
　また、上記隙間が設けられた複数の半導体チップを、一括で、上記エキスパンド用シートから、上記対向ウエハへ貼り合せることが好ましい。上記構成によると、エキスパンド後の上記半導体チップの位置ズレが少ないので、直接、かつ、一括で、上記エキスパンド用シートから、上記対向ウエハへ貼り合せることができる。これにより、製造工程数を低減することができる。 Moreover, it is preferable that the plurality of semiconductor chips provided with the gaps are bonded together from the expanding sheet to the counter wafer. According to the above configuration, since the positional deviation of the semiconductor chip after expansion is small, the expansion sheet can be directly and collectively bonded to the counter wafer. Thereby, the number of manufacturing processes can be reduced.
　また、上記エキスパンドする際の上記エキスパンド用シートの延伸率は、１４０％以下であることが好ましい。これにより、十分な粘着を確保しつつ、エキスパンドすることができる。 In addition, it is preferable that the expansion ratio of the expanding sheet when expanding is 140% or less. Thereby, it can expand, ensuring sufficient adhesion.
　また、上記エキスパンドを、少なくとも２回に分けて行うことが好ましい。上記構成により、さらに、エキスパンド後の上記複数の半導体チップの位置ズレを防止することができる。 Moreover, it is preferable to carry out the above-mentioned expanding at least twice. With the above configuration, it is possible to further prevent positional deviation of the plurality of semiconductor chips after expansion.
　また、上記エキスパンド用シートを所定の大きさまでエキスパンドすることで、上記複数の半導体チップ間に隙間を設けると共に、当該複数の半導体チップを、他のエキスパンド用シート又は貼り合せ用シートへ転載することが好ましい。これにより、他のエキスパンド用シート又は貼り合せ用シートへ転載するため工程を別途設ける必要が無く、製造工程数を低減することができる。 Further, by expanding the expanding sheet to a predetermined size, a gap is provided between the plurality of semiconductor chips, and the plurality of semiconductor chips can be transferred to another expanding sheet or a bonding sheet. preferable. Thereby, it is not necessary to provide a separate process for transferring to another expanding sheet or a bonding sheet, and the number of manufacturing processes can be reduced.
　また、上記半導体チップは、基板と、当該基板に積層された積層体とを備え、上記半導体チップを上記対向ウエハへ貼り合せた後、上記基板を除去する工程を有することが好ましい。上記構成により、上記積層体と、上記基板との間での反射を無くすことができるため、光の利用効率が高い半導体装置を得ることができる。 Moreover, it is preferable that the semiconductor chip includes a substrate and a stacked body stacked on the substrate, and includes a step of removing the substrate after the semiconductor chip is bonded to the counter wafer. With the above structure, reflection between the stacked body and the substrate can be eliminated, so that a semiconductor device with high light use efficiency can be obtained.
　また、上記貼り合せ用シートは、耐熱性の材質からなることが好ましい。上記構成により、加熱し、互いに貼り付けられた上記複数の半導体チップ及び上記対向ウエハを硬化させてから、上記貼り合せ用シートを除去することができる。このため、貼り合せに伴う不良を防止することができる。 Further, the bonding sheet is preferably made of a heat resistant material. With the above configuration, the bonding sheet can be removed after heating and curing the plurality of semiconductor chips and the counter wafer that are bonded to each other. For this reason, the defect accompanying bonding can be prevented.
　また、上記対向ウエハへ貼り合わされた複数の半導体チップを樹脂で封止する工程と、上記封止された複数の半導体チップ毎に、上記対向ウエハを分割する工程と、を有することが好ましい。上記構成により、上記半導体チップ毎に分割された半導体装置を得ることができる。 Further, it is preferable to have a step of sealing a plurality of semiconductor chips bonded to the counter wafer with a resin and a step of dividing the counter wafer for each of the plurality of sealed semiconductor chips. With the above structure, a semiconductor device divided for each semiconductor chip can be obtained.
　また、上記半導体チップの具体的な一形態としてＬＥＤチップから構成することで、上記半導体チップ毎に分割された半導体装置を得ることができる。 In addition, by configuring the semiconductor chip from an LED chip as a specific form of the semiconductor chip, a semiconductor device divided for each semiconductor chip can be obtained.
　本発明は、半導体装置の製造方法に利用することができる。 The present invention can be used in a method for manufacturing a semiconductor device.
１０　基板
１４　転載工程
３４　転載工程
５０　ＬＥＤウエハ（半導体ウエハ）
５２　チップ分割用脆弱部
５５　ＬＥＤチップ（半導体チップ）
５５Ｂ　ＬＥＤチップ（半導体チップ）
６０　分割用シート
６４　ブレード
７０　第１のエキスパンド用シート（エキスパンド用シート）
８０　第２のエキスパンド用シート（エキスパンド用シート、他のエキスパンド用シート）
９０　貼り合せ用シート（エキスパンド用シート）
１１０　貼り合せ用シート
１００　サブマウント用ウエハ（対向ウエハ）
１０５　サブマウント
１２０　封止樹脂
１５０　フリップチップＬＥＤエレメント（半導体装置）
１５０Ｂ　フリップチップＬＥＤエレメント（半導体装置）
Ｍ１１　裏面研磨工程
Ｍ１２　スクライブ工程
Ｍ１３　チップ分割工程
Ｍ１４　転載工程
Ｍ１５　第１のエキスパンド工程
Ｍ１６　第２のエキスパンド工程
Ｍ１７　貼り合せ工程
Ｍ１８　封止工程
Ｍ１９　分離工程
Ｍ３４　転載工程
Ｍ３５　エキスパンド工程
Ｍ４１　樹脂塗布工程
Ｍ４２　基板除去工程
Ｍ４３　封止工程
Ｓ１　隙間
Ｓ２　隙間
Ｓ３　隙間 10 Substrate 14 Transfer process 34 Transfer process 50 LED wafer (semiconductor wafer)
52 Fragile part for chip division 55 LED chip (semiconductor chip)
55B LED chip (semiconductor chip)
60 Dividing sheet 64 Blade 70 First expanding sheet (expanding sheet)
80 Second expanding sheet (expanding sheet, other expanding sheet)
90 Sheet for pasting (expanding sheet)
110 Bonding sheet 100 Submount wafer (opposing wafer)
105 Submount 120 Sealing resin 150 Flip chip LED element (semiconductor device)
150B Flip Chip LED Element (Semiconductor Device)
M11 Back surface polishing process M12 Scribing process M13 Chip splitting process M14 Transfer process M15 First expanding process M16 Second expanding process M17 Bonding process M18 Sealing process M19 Separating process M34 Transfer process M35 Expanding process M41 Resin coating process M42 Substrate removal Step M43 Sealing Step S1 Gap S2 Gap S3 Gap

Claims (11)

  1. 　半導体ウエハを複数の半導体チップに分割して、当該半導体チップから半導体装置を得る半導体装置の製造方法であって、
    　分割用シートに配された半導体ウエハを複数の半導体チップに分割する工程と、
    　上記分割された複数の半導体チップを、上記分割用シートから、当該分割用シートとは異なるエキスパンド用シートへ転載する工程と、
    　複数の半導体チップが転載された上記エキスパンド用シートを所定の大きさまでエキスパンドし、上記複数の半導体チップ間に隙間を設ける工程とを有することを特徴とする半導体装置の製造方法。     A method of manufacturing a semiconductor device by dividing a semiconductor wafer into a plurality of semiconductor chips and obtaining a semiconductor device from the semiconductor chips,
    Dividing the semiconductor wafer arranged on the dividing sheet into a plurality of semiconductor chips;
    Transferring the divided semiconductor chips from the dividing sheet to an expanding sheet different from the dividing sheet;
    And a step of expanding the expanding sheet on which a plurality of semiconductor chips are transferred to a predetermined size and providing a gap between the plurality of semiconductor chips.
  2. 　上記隙間が設けられた複数の半導体チップを、一括で、対向ウエハへ貼り合せる工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of bonding the plurality of semiconductor chips provided with the gap to the counter wafer in a lump.
  3. 　上記隙間が設けられた複数の半導体チップを、一括で、上記エキスパンド用シートから、直接又は間接的に貼り合せ用シートへ転載し、当該貼り合せ用シートへ転載された複数の半導体チップを、上記対向ウエハへ貼り合せることを特徴とする請求項２に記載の半導体装置の製造方法。 The plurality of semiconductor chips provided with the gaps are collectively transferred from the expanding sheet directly or indirectly to the bonding sheet, and the plurality of semiconductor chips transferred to the bonding sheet are transferred to the bonding sheet. The method for manufacturing a semiconductor device according to claim 2, wherein the semiconductor device is bonded to a counter wafer.
  4. 　上記隙間が設けられた複数の半導体チップを、一括で、上記エキスパンド用シートから、上記対向ウエハへ貼り合せることを特徴とする請求項２に記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 2, wherein the plurality of semiconductor chips provided with the gap are bonded together from the expanding sheet to the counter wafer.
  5. 　上記エキスパンドする際の上記エキスパンド用シートの延伸率は、１４０％以下であることを特徴とする請求項１～４の何れか１項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the expansion ratio of the expanding sheet when expanding is 140% or less.
  6. 　上記エキスパンドを、少なくとも２回に分けて行うことを特徴とする請求項１～５の何れか１項に記載の半導体装置の製造方法。 6. The method of manufacturing a semiconductor device according to claim 1, wherein the expanding is performed at least twice.
  7. 　上記エキスパンド用シートを所定の大きさまでエキスパンドすることで、上記複数の半導体チップ間に隙間を設けると共に、当該複数の半導体チップを、他のエキスパンド用シート又は貼り合せ用シートへ転載することを特徴とする請求項１～６の何れか１項に記載の半導体装置の製造方法。 The expanding sheet is expanded to a predetermined size to provide a gap between the plurality of semiconductor chips, and the plurality of semiconductor chips are transferred to another expanding sheet or a bonding sheet. The method for manufacturing a semiconductor device according to any one of claims 1 to 6.
  8. 　上記半導体チップは、基板と、当該基板に積層された積層体とを備え、
    　上記半導体チップを上記対向ウエハへ貼り合せた後、上記基板を除去する工程を有することを特徴とする請求項２～４の何れか１項に記載の半導体装置の製造方法。     The semiconductor chip includes a substrate and a stacked body stacked on the substrate,
    5. The method of manufacturing a semiconductor device according to claim 2, further comprising a step of removing the substrate after the semiconductor chip is bonded to the counter wafer.
  9. 　上記貼り合せ用シートは、耐熱性の材質からなることを特徴とする請求項３に記載の半導体装置の製造方法。 4. The method of manufacturing a semiconductor device according to claim 3, wherein the bonding sheet is made of a heat-resistant material.
  10. 　上記対向ウエハへ貼り合わされた複数の半導体チップを樹脂で封止する工程と、
    　上記封止された複数の半導体チップ毎に、上記対向ウエハを分割する工程と、を有することを特徴とする請求項２～４の何れか１項に記載の半導体装置の製造方法。     Sealing a plurality of semiconductor chips bonded to the counter wafer with a resin;
    5. The method of manufacturing a semiconductor device according to claim 2, further comprising a step of dividing the counter wafer for each of the plurality of sealed semiconductor chips.
  11. 　上記半導体チップはＬＥＤチップであることを特徴とする請求項１～１０の何れか１項に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to any one of claims 1 to 10, wherein the semiconductor chip is an LED chip.
PCT/JP2013/057516 2012-06-29 2013-03-15 Semiconductor device manufacturing method WO2014002535A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-147912 2012-06-29
JP2012147912 2012-06-29

Publications (1)

Publication Number Publication Date
WO2014002535A1 true WO2014002535A1 (en) 2014-01-03

Family

ID=49782715

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/057516 WO2014002535A1 (en) 2012-06-29 2013-03-15 Semiconductor device manufacturing method

Country Status (1)

Country Link
WO (1) WO2014002535A1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025164A (en) * 2014-07-17 2016-02-08 関根　弘一 Solid-state image pickup device and manufacturing method of the same
US20160111604A1 (en) * 2014-10-20 2016-04-21 PlayNitride Inc. Method for expanding spacings in light-emitting element array and light-emitting element array unit
JP2016127116A (en) * 2014-12-26 2016-07-11 リンテック株式会社 Semiconductor device manufacturing method
JP2016127115A (en) * 2014-12-26 2016-07-11 リンテック株式会社 Semiconductor device manufacturing method
JP2016146413A (en) * 2015-02-06 2016-08-12 リンテック株式会社 Semiconductor device manufacturing method
JP2017157593A (en) * 2016-02-29 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Light-emitting diode, manufacturing method for light-emitting diode, light-emitting diode display device, and manufacturing method for light-emitting diode display device
CN108807201A (en) * 2017-05-03 2018-11-13 叶秀慧 The method and structure of distortion are generated when for preventing printed circuit board and wafer from docking because thermally expanding
CN110201893A (en) * 2019-05-06 2019-09-06 山东泓瑞光电科技有限公司 A kind of LED wafer automatic fraction collector cleaning head assembly
EP3886173A4 (en) * 2018-11-21 2022-09-21 Seoul Viosys Co., Ltd Light emitting element and light emitting module comprising same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536828A (en) * 1991-07-31 1993-02-12 Lintec Corp Wafer dicing method and radiation irradiating device applying said method
JP2005012188A (en) * 2003-05-22 2005-01-13 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor device
JP2005332931A (en) * 2004-05-19 2005-12-02 Tokyo Seimitsu Co Ltd Wafer mounter
JP2008028130A (en) * 2006-07-20 2008-02-07 Lintec Corp Method and device for repasting
JP2009253071A (en) * 2008-04-08 2009-10-29 Tokyo Seimitsu Co Ltd Expansion method
JP2011096929A (en) * 2009-10-30 2011-05-12 Citizen Electronics Co Ltd Method of manufacturing semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536828A (en) * 1991-07-31 1993-02-12 Lintec Corp Wafer dicing method and radiation irradiating device applying said method
JP2005012188A (en) * 2003-05-22 2005-01-13 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor device
JP2005332931A (en) * 2004-05-19 2005-12-02 Tokyo Seimitsu Co Ltd Wafer mounter
JP2008028130A (en) * 2006-07-20 2008-02-07 Lintec Corp Method and device for repasting
JP2009253071A (en) * 2008-04-08 2009-10-29 Tokyo Seimitsu Co Ltd Expansion method
JP2011096929A (en) * 2009-10-30 2011-05-12 Citizen Electronics Co Ltd Method of manufacturing semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025164A (en) * 2014-07-17 2016-02-08 関根　弘一 Solid-state image pickup device and manufacturing method of the same
US20160111604A1 (en) * 2014-10-20 2016-04-21 PlayNitride Inc. Method for expanding spacings in light-emitting element array and light-emitting element array unit
JP2016127116A (en) * 2014-12-26 2016-07-11 リンテック株式会社 Semiconductor device manufacturing method
JP2016127115A (en) * 2014-12-26 2016-07-11 リンテック株式会社 Semiconductor device manufacturing method
TWI676210B (en) * 2014-12-26 2019-11-01 日商琳得科股份有限公司 Semiconductor device manufacturing method
JP2016146413A (en) * 2015-02-06 2016-08-12 リンテック株式会社 Semiconductor device manufacturing method
JP2017157593A (en) * 2016-02-29 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Light-emitting diode, manufacturing method for light-emitting diode, light-emitting diode display device, and manufacturing method for light-emitting diode display device
CN108807201A (en) * 2017-05-03 2018-11-13 叶秀慧 The method and structure of distortion are generated when for preventing printed circuit board and wafer from docking because thermally expanding
CN108807201B (en) * 2017-05-03 2023-04-14 叶秀慧 Method and structure for preventing printed circuit board and wafer from distortion caused by thermal expansion during butt joint
EP3886173A4 (en) * 2018-11-21 2022-09-21 Seoul Viosys Co., Ltd Light emitting element and light emitting module comprising same
US11923345B2 (en) 2018-11-21 2024-03-05 Seoul Viosys Co., Ltd. Light emitting device and light emitting module including the same
CN110201893A (en) * 2019-05-06 2019-09-06 山东泓瑞光电科技有限公司 A kind of LED wafer automatic fraction collector cleaning head assembly

Similar Documents

Publication Publication Date Title
WO2014002535A1 (en) Semiconductor device manufacturing method
US10847497B2 (en) Bonding method of semiconductor chip and bonding apparatus of semiconductor chip
TWI404196B (en) Manufacturing method of solid-state image sensor module
US7294531B2 (en) Wafer level chip stack method
JP6116827B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
TWI449007B (en) Manufacturing method for felxible display apparatus
TW201839970A (en) Micro light-emitting diode device and manufacturing method therefor
JP6126752B2 (en) Semiconductor device and manufacturing method thereof
JP2019201206A (en) Light-emitting device and manufacturing method thereof
JP2005117019A (en) Method of manufacturing semiconductor device
JP5949334B2 (en) Bonded substrate and manufacturing method
JP4284911B2 (en) Element transfer method
WO2011108664A1 (en) Optical semiconductor device
US20190088624A1 (en) Manufacturing method of semiconductor device and semiconductor device
KR20140088680A (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure and method of manufacturing the semiconductor package using the intermediate structure
CN101752269B (en) Integrated circuit structure and its forming method
JP2002198569A (en) Transfer method of element, semiconductor device and image display device
KR20200051929A (en) Micro led display panel and method for making the same
KR102547027B1 (en) Method of bonding a die on a base substrate
JP6616457B2 (en) Chip joining method and chip joining apparatus
JP4926630B2 (en) Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus
US10117338B2 (en) Method for manufacturing light emitting device
JP6906586B2 (en) Semiconductor chip joining method and semiconductor chip joining device
TW202349739A (en) Light emitting device substrate and method of fabricating the same
KR20220153407A (en) Bonding method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13810610

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13810610

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP