KR102547027B1 - Method of bonding a die on a base substrate - Google Patents

Method of bonding a die on a base substrate Download PDF

Info

Publication number
KR102547027B1
KR102547027B1 KR1020210004741A KR20210004741A KR102547027B1 KR 102547027 B1 KR102547027 B1 KR 102547027B1 KR 1020210004741 A KR1020210004741 A KR 1020210004741A KR 20210004741 A KR20210004741 A KR 20210004741A KR 102547027 B1 KR102547027 B1 KR 102547027B1
Authority
KR
South Korea
Prior art keywords
die
base substrate
dies
defective
wafer
Prior art date
Application number
KR1020210004741A
Other languages
Korean (ko)
Other versions
KR20220102412A (en
Inventor
오종섭
윤용혁
Original Assignee
(주)에이치아이티에스
(주)지티아이코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이치아이티에스, (주)지티아이코리아 filed Critical (주)에이치아이티에스
Priority to KR1020210004741A priority Critical patent/KR102547027B1/en
Publication of KR20220102412A publication Critical patent/KR20220102412A/en
Application granted granted Critical
Publication of KR102547027B1 publication Critical patent/KR102547027B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

다이 본딩 방법에 있어서, 캐리어 필름 상에 부착되며, 복수개로 개별화된 다이를 갖는 예비 웨이퍼를 준비하고, 상기 다이들 중 불량 다이를 상기 캐리어 필름으로부터 선택적으로 제거하여, 제1 양품 다이만을 갖는 정상 웨이퍼를 형성한다. 한편, 상기 불량 다이에 대응되는 위치에 상기 불량 다이를 대체하는 제2 양품 다이를 베이스 기판에 부착한다. 이어서, 상기 정상 웨이퍼 및 상기 베이스 기판을 상호 마주보록 위치시켜, 상기 베이스 기판에 상기 제1 양품 다이를 전사시킨다. 이로써, 다이 본딩 공정이 개선된 공정 효율을 확보할 수 있다.In the die bonding method, a preliminary wafer having a plurality of individualized dies attached to a carrier film is prepared, defective dies among the dies are selectively removed from the carrier film, and a normal wafer having only first good dies is provided. form Meanwhile, a second good die replacing the defective die is attached to the base substrate at a position corresponding to the defective die. Next, the normal wafer and the base substrate are positioned to face each other, and the first good die is transferred to the base substrate. In this way, the die bonding process can secure improved process efficiency.

Description

다이 본딩 방법{METHOD OF BONDING A DIE ON A BASE SUBSTRATE}Die bonding method {METHOD OF BONDING A DIE ON A BASE SUBSTRATE}

본 발명의 실시예들은 다이 본딩 방법에 관한 것이다. 보다 상세하게는, 본 발명의 실시예들은 반도체 소자, 엘이디 소자와 같은 전자 소자들을 베이스 기판에 부착할 수 있는 다이 본딩 방법에 관한 것이다. Embodiments of the present invention relate to a die bonding method. More specifically, embodiments of the present invention relate to a die bonding method capable of attaching electronic devices such as semiconductor devices and LED devices to a base substrate.

전자 소자는, 반도체 제품, 광통신 및 디스플레이 등 다양한 분야에서 사용된다. 상기 전자 소자들은 제조 공정에서 양품 및 불량으로 분류되어 상기 불량을 제외하고 상기 양품으로 판정된 전자 소자들이 베이스 기판 상에 본딩될 수 있다.Electronic devices are used in various fields such as semiconductor products, optical communication, and displays. The electronic devices are classified into good products and defective products in a manufacturing process, and the electronic devices determined to be good products excluding the defective products may be bonded onto the base substrate.

상기 전자 소자들, 예를 들면 다이들을 베이스 기판 상에 본딩하는 다이 본딩 방법에 있어서, 캐리어 필름 상에 부착된 다이들 중 양품으로 판정된 정상 다이만을 선택하여, 상기 양품 다이들을 캐리어 필름으로부터 디본딩하여, 상기 양품 다이들을 어태치 필름에 부착한다. 이어서, 상기 어태치 필름으로부터 양품 다이를 픽업하여 상기 베이스 기판 상에 본딩할 수 있다. 이때, 상기 양품 다이들을 상기 베이스 기판 상에 본딩하기 위한 본딩 공정은 예를 들면 열압착 공정을 포함할 수 있다. In the die bonding method of bonding the electronic elements, for example, dies, on a base substrate, only normal dies determined to be good products are selected from among dies attached to a carrier film, and the good dies are debonded from the carrier film. Thus, the good dies are attached to the attach film. Subsequently, a good die may be picked up from the attach film and bonded to the base substrate. In this case, a bonding process for bonding the non-defective dies onto the base substrate may include, for example, a thermal compression bonding process.

상기 열압착 공정에는 복수의 양품 다이를 픽업하여 상기 베이스 기판의 상면을 향하여 열가압함으로써 상기 양품 다이가 베이스 기판 상에 부착될 수 있다.In the thermal compression process, a plurality of non-defective dies may be picked up and thermally pressed toward an upper surface of the base substrate to attach the non-defective dies to the base substrate.

하지만, 상기 열압착 공정은 다이 단위로 픽업하고, 이송하여 열압착함으로써 상당한 오랜 시간이 소요될 수 있다. 또한, 상기 베이스 기판 상에 양품 다이를 열압착할 때 비도전성 필름(non-conductive film; NCF)이 개재될 수 있다. 상기 비도전성 필름은 서로 다른 재질을 갖는 양품 다이 및 베이스 기판 사이에 개재된다. 이때, 양품 다이 및 베이스 기판이 서로 다른 열팽창 계수를 갖는 재질로 이루어짐에 따라 열변형이 발생하는 문제가 있다.However, the thermocompression bonding process may take a considerably long time by picking up, transporting, and thermocompressing die units. In addition, when a non-conductive die is thermally compressed on the base substrate, a non-conductive film (NCF) may be interposed therebetween. The non-conductive film is interposed between a non-conductive die having different materials and a base substrate. At this time, there is a problem in that thermal deformation occurs as the non-defective die and the base substrate are made of materials having different coefficients of thermal expansion.

본 발명의 실시예들은 본딩 효율을 개선할 뿐만 아니라 열변형을 억제할 수 있는 다이 본딩 방법을 제공한다.Embodiments of the present invention provide a die bonding method capable of suppressing thermal deformation as well as improving bonding efficiency.

본 발명의 실시예들에 따른 다이 본딩 방법에 있어서, 캐리어 필름 상에 부착되며, 복수개로 개별화된 다이를 갖는 예비 웨이퍼를 준비하고, 상기 다이들 중 불량 다이를 상기 캐리어 필름으로부터 선택적으로 제거하여, 제1 양품 다이만을 갖는 정상 웨이퍼를 형성한다. 한편, 상기 불량 다이에 대응되는 위치에 상기 불량 다이를 대체하는 제2 양품 다이를 베이스 기판에 부착한다. 이어서, 상기 정상 웨이퍼 및 상기 베이스 기판을 상호 마주보록 위치시켜, 상기 베이스 기판에 상기 제1 양품 다이를 전사시킨다. In the die bonding method according to embodiments of the present invention, a preliminary wafer attached to a carrier film and having a plurality of individualized dies is prepared, and defective dies among the dies are selectively removed from the carrier film, A normal wafer having only the first good die is formed. Meanwhile, a second good die replacing the defective die is attached to the base substrate at a position corresponding to the defective die. Next, the normal wafer and the base substrate are positioned to face each other, and the first good die is transferred to the base substrate.

본 발명의 일 실시예에 있어서, 상기 다이들 중 불량 다이를 상기 캐리어 필름으로부터 선택적으로 제거하기 위하여, 상기 불량 다이에 레이저를 선택적으로 조사하는 레이저 조사 공정을 수행할 수 있다.In one embodiment of the present invention, in order to selectively remove defective dies among the dies from the carrier film, a laser irradiation process of selectively irradiating a laser to the defective dies may be performed.

본 발명의 일 실시예에 있어서, 상기 제2 양품 다이를 베이스 기판에 부착하기 위하여, 상기 불량 다이의 위치 좌표 데이터를 이용할 수 있다.In one embodiment of the present invention, position coordinate data of the defective die may be used to attach the second good die to the base substrate.

본 발명의 일 실시예에 있어서, 상기 제2 양품 다이를 베이스 기판에 부착하기 위하여, 플라즈마를 이용한 퍼머넌트 본딩 공정을 수행할 수 있다.In one embodiment of the present invention, a permanent bonding process using plasma may be performed to attach the second non-defective die to the base substrate.

본 발명의 일 실시예에 있어서, 상기 베이스 기판에 상기 제1 양품 다이를 전사시키기 위하여, 상기 정상 웨이퍼를 반전시켜 상기 정상 웨이퍼의 하면을 상부로 향하도록 하고, 상기 정상 웨이퍼 및 상기 베이스 기판을 얼라인 한 후, 상기 제1 양품 다이를, 상기 베이스 기판에 부착시킬 수 있다.In one embodiment of the present invention, in order to transfer the first good die to the base substrate, the normal wafer is inverted so that the lower surface of the normal wafer faces upward, and the normal wafer and the base substrate are aligned. After printing, the first non-defective die may be attached to the base substrate.

상술한 바와 같은 본 발명의 실시예들에 따르면, 예비 웨퍼 상에 포함된 제1 양품 다이보다 제1 불량 다이의 개수가 상대적으로 작기 때문에, 상기 제1 불량 다이를 제거하기 위한 공정 시간이 상대적으로 절약될 수 있다. 나아가, 정상 웨이퍼)가 상기 베이스 기판에 웨이퍼 대 웨이퍼 본딩 공정을 통하여 부착됨으로써 보다 신속하게 본딩 공정이 수행될 수 있다. 결과적으로 다이 본딩 공정이 보다 개선된 공정 효율을 가질 수 있다.According to the embodiments of the present invention as described above, since the number of first defective dies is relatively smaller than the number of first good dies included in the preliminary wafer, the process time for removing the first defective dies is relatively reduced. can be saved Furthermore, since a normal wafer) is attached to the base substrate through a wafer-to-wafer bonding process, the bonding process can be performed more quickly. As a result, the die bonding process can have more improved process efficiency.

한편, 베이스 기판 상에 제2 양품 다이가 퍼머넌트 본딩 공정을 통하여 접합될 수 있다. 이때, 베이스 기판 및 제2 양품 다이는 동일한 동일한 재질로 이루어질 경우, 동종 접합 공정을 통하여 기존 열팽창 계수 차이에 따른 접합 공정 상의 불량이 억제될 수 있다.Meanwhile, the second non-defective die may be bonded to the base substrate through a permanent bonding process. In this case, when the base substrate and the second non-defective die are made of the same material, defects in the bonding process due to differences in thermal expansion coefficients may be suppressed through a homogeneous bonding process.

도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 단면도들이다.1 is a flowchart illustrating a die bonding method according to an embodiment of the present invention.
2 to 6 are cross-sectional views for explaining a die bonding method according to an embodiment of the present invention.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention does not have to be configured as limited to the embodiments described below and may be embodied in various other forms. The following examples are not provided to fully complete the present invention, but rather to fully convey the scope of the present invention to those skilled in the art.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being disposed on or connected to another element, the element may be directly disposed on or connected to the other element, and other elements may be interposed therebetween. It could be. Alternatively, when an element is described as being directly disposed on or connected to another element, there cannot be another element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and/or parts, but the items are not limited by these terms. will not

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.Technical terms used in the embodiments of the present invention are only used for the purpose of describing specific embodiments, and are not intended to limit the present invention. In addition, unless otherwise limited, all terms including technical and scientific terms have the same meaning as can be understood by those skilled in the art having ordinary knowledge in the technical field of the present invention. The above terms, such as those defined in conventional dictionaries, shall be construed to have a meaning consistent with their meaning in the context of the relevant art and description of the present invention, unless expressly defined, ideally or excessively outwardly intuition. will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of idealized embodiments of the present invention. Accordingly, variations from the shapes of the illustrations, eg, variations in manufacturing methods and/or tolerances, are fully foreseeable. Accordingly, embodiments of the present invention are not to be described as being limited to specific shapes of regions illustrated as diagrams, but to include variations in shapes, and elements described in the drawings are purely schematic and their shapes is not intended to describe the exact shape of the elements, nor is it intended to limit the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 순서도이다. 도 2 내지 도 6은 본 발명의 일 실시예에 따른 다이 본딩 방법을 설명하기 위한 단면도들이다.1 is a flowchart illustrating a die bonding method according to an embodiment of the present invention. 2 to 6 are cross-sectional views for explaining a die bonding method according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 다이 본딩 방법에 있어서, 캐리어 필름(30) 상에 부착되며, 복수개로 개별화된 다이를 갖는 예비 웨이퍼(11)를 준비한다(S110). 상기 예비 웨이퍼(11)는 개별화된 복수의 다이들(10a, 10b)을 포함한다. 상기 예비 웨이퍼(11)는 캐리어 필름(30) 및 상기 다이들을 캐리어 필름(30) 상에 점착시키는 점착층(20)을 포함할 수 있다.1 and 2, in the die bonding method according to an embodiment of the present invention, a preliminary wafer 11 attached to a carrier film 30 and having a plurality of individualized dies is prepared (S110). ). The preliminary wafer 11 includes a plurality of individualized dies 10a and 10b. The preliminary wafer 11 may include a carrier film 30 and an adhesive layer 20 adhering the dies to the carrier film 30 .

상기 다이들(10a, 10b)은, 예를 들면 다이싱 공정을 통하여 개별화 될 수 있다. 또한, 상기 다이들(10a, 10b)은 검사 공정을 통하여 양품 및 불량으로 분류되어 있다. The dies 10a and 10b may be individualized through, for example, a dicing process. In addition, the dies 10a and 10b are classified into good products and defective products through an inspection process.

상기 검사 공정은 예를 들면, 비전 검사 또는 전기적 컨택을 통하여 전기적 특성 검사를 들 수 있다.The inspection process may include, for example, vision inspection or electrical property inspection through electrical contact.

상기 검사 공정을 통하여 상기 다이(10a, 10b)는 제1 양품 다이(10a) 및 제2 불량 다이(10b)로 분류될 수 있다. 또한, 상기 제1 양품 다이(10a) 및 제2 불량 다이들(10b) 각각에 대한 위치 정보가 저장되어 있다. 상기 위치 정보의 예로는 m*n (m 및 n 각각은 자연수임)의 행렬 행태의 위치 좌표를 들 수 있다. 즉, 도시된 바와 같이 제1 불량 다이들(10b) 각각에 대한 위치 정보는 1*1 및 1*3 에 해당할 수 있다.Through the inspection process, the dies 10a and 10b may be classified into a first non-defective die 10a and a second defective die 10b. In addition, location information for each of the first good quality dies 10a and the second defective dies 10b is stored. An example of the location information may be the location coordinates of a matrix of m*n (m and n are each a natural number). That is, as shown, the location information for each of the first defective dies 10b may correspond to 1*1 and 1*3.

도 1 및 도 3을 참조하면, 상기 다이들 중 제1 불량 다이(10b)를 상기 캐리어 필름(30)으로부터 선택적으로 제거한다. 이로써, 제1 양품 다이만(10a)을 갖는 정상 웨이퍼(12)를 형성한다(S130). 상기 제1 불량 다이(10b)를 상기 캐리어 필름(30)으로부터 제거하기 위한 레이저 조사 공정이 수행될 수 있다.Referring to FIGS. 1 and 3 , among the dies, a first defective die 10b is selectively removed from the carrier film 30 . Thus, a normal wafer 12 having only the first non-defective die 10a is formed (S130). A laser irradiation process may be performed to remove the first defective die 10b from the carrier film 30 .

상기 레이저 조사 공정에 있어서, 상기 제1 불량 다이(10b)에 레이저 광원(미도시)을 이용하여 레이저를 조사할 수 있다. 이때, 상기 점착층(30)의 점착력이 감소될 수 있다. 이로써, 상기 제1 불량 다이(10b)가 상기 캐리어 필름(30)으로부터 선택적으로 제거될 수 있다. 결과적으로 상기 캐리어 필름(30) 상에는 제1 양품 다이(10a)만이 존재할 수 있다.In the laser irradiation process, a laser may be irradiated to the first defective die 10b using a laser light source (not shown). At this time, the adhesive strength of the adhesive layer 30 may be reduced. Thus, the first defective die 10b may be selectively removed from the carrier film 30 . As a result, only the first non-defective die 10a may exist on the carrier film 30 .

예를 들면, 상기 레이저 조사 공정에 있어서, 200 내지 500 nm 의 파장, 0.5 내지 2 J/cm2 의 에너지 밀도 및 3μm x 5cm의 빔 형상을 갖는 레이저를 출력하는 레이저 광원이 이용될 수 있다. 상기 레이저 광원은 이동하면서 제1 불량 다이들(10b)에 대하여 선택적으로 레이저를 조사할 수 있다. For example, in the laser irradiation process, a laser light source that outputs a laser having a wavelength of 200 to 500 nm, an energy density of 0.5 to 2 J/cm 2 , and a beam shape of 3 μm×5 cm may be used. The laser light source may selectively radiate laser light to the first defective dies 10b while moving.

또한, 상기 예비 웨이퍼(11) 상의 총 다이 개수가 1,800개이며 양품률이 85% 인 경우, 상기 예비 웨이퍼(11) 상에 잔류하는 제1 양품 다이(10a)의 개수는 1,500 개이며, 제1 불량 다이(10b)의 개수는 300개이다. 따라서, 제1 양품 다이(10a)보다 제1 불량 다이(10b)의 개수가 상대적으로 작기 때문에, 상기 제1 불량 다이(10b)를 제거하기 위한 공정 시간이 상대적으로 절약될 수 있다.In addition, when the total number of dies on the preliminary wafer 11 is 1,800 and the yield rate is 85%, the number of first non-defective dies 10a remaining on the preliminary wafer 11 is 1,500, and the first The number of defective dies 10b is 300. Accordingly, since the number of first defective dies 10b is relatively smaller than that of first good dies 10a, a process time for removing the first defective dies 10b may be relatively saved.

상기 제1 불량 다이(10b)를 제거하기 위하여, 피커(미도시)를 이용하여 픽앤플레이싱 공정이 수행될 수 있다. 상기 피커는 진공력, 전자기력을 이용하여 픽업 공정을 수행할 수 있다. 또한, 상기 피커는 상기 제1 불량 다이(10b)를 캐리어 필름(30)으로부터 제거할 수 있다. In order to remove the first defective die 10b, a pick and place process may be performed using a picker (not shown). The picker may perform a pick-up process using vacuum force and electromagnetic force. Also, the picker may remove the first defective die 10b from the carrier film 30 .

이때, 레이저 조사 공정을 통하여 상기 캐리어 필름(30)에 대하여 점착력이 약화된 제1 불량 다이들(10b)은 용이하게 상기 캐리어 필름(30)으로부터 픽업될 수 있다. 이후, 진공력, 전자기력이 제거될 경우, 상기 피커는 상기 제1 불량 다이들(10b)을 소정 위치에 플레이싱 할 수 있다. At this time, the first defective dies 10b whose adhesion to the carrier film 30 is weakened through the laser irradiation process can be easily picked up from the carrier film 30 . Thereafter, when the vacuum force and the electromagnetic force are removed, the picker may place the first defective dies 10b at predetermined positions.

도 1 및 도 4를 참조하면, 상기 제1 불량 다이(10b)에 대응되는 위치에 상기 제1 불량 다이(10b)를 대체하는 제2 양품 다이(10c)를 베이스 기판(40)에 부착한다(S150). 이때, 상기 제1 불량 다이들(10b)에 대한 위치 정보를 이용하여, 상기 베이스 기판(40)에 상기 제1 불량 다이들(10b)에 대한 위치에 대응되는 위치에 제2 양품 다이(10c)를 부착할 수 있다. 1 and 4, a second good die 10c replacing the first defective die 10b is attached to a base substrate 40 at a location corresponding to the first defective die 10b ( S150). In this case, the second non-defective dies 10c are placed on the base substrate 40 at positions corresponding to the positions of the first defective dies 10b by using the location information of the first defective dies 10b. can be attached.

전술한 바와 같이, 제1 불량 다이(10b)에 대한 위치 정보는 1*1 및 1*3 의 위치 좌표에 해당할 경우, 상기 제2 양품 다이들(10c)은 상기 베이스 기판(40) 상에 1*1 및 1*3 의 위치 좌표로 부착될 수 있다. As described above, when the positional information of the first defective dies 10b corresponds to position coordinates of 1*1 and 1*3, the second good dies 10c are formed on the base substrate 40. It can be attached with positional coordinates of 1*1 and 1*3.

상기 제2 양품 다이(10c)를 상기 베이스 기판(40) 상에 부착하기 위하여, 퍼머넌트 본딩 공정(permanent boding process)이 수행될 수 있다. A permanent bonding process may be performed to attach the second non-defective die 10c to the base substrate 40 .

상기 퍼머넌트 본딩 공정을 상술하면, 암모니아, 과산화수소 및 탈이온수를 포함하는 본딩 가스를 플라즈마 상태로 변화시킨다. 이때, 하이드록실 라디컬이 발생하여 이를 이용하여 분자들 간의 공유 결합을 통하여 제2 양품 다이(10c)을 베이스 기판(40) 상면에 본딩할 수 있다.Referring to the permanent bonding process in detail, a bonding gas including ammonia, hydrogen peroxide, and deionized water is changed into a plasma state. At this time, hydroxyl radicals are generated, and the second non-defective die 10c may be bonded to the upper surface of the base substrate 40 through covalent bonds between molecules.

이때, 상기 베이스 기판(40)은 상기 제2 양품 다이(10c)와 동일한 재질로 이루어질 수 있다. 따라서, 별도의 비전도성 필름을 생략한 체, 퍼머넌트 본딩 공정이 수행됨에 따라, 실리콘 산화막들 사이 또는 구리막들 사이 간의 동종 접합 공정이 수행된다. 결과적으로 동종 접합 공정을 통하여 기존 열팽창 계수 차이에 따른 접합 공정 상의 불량이 억제될 수 있다.In this case, the base substrate 40 may be made of the same material as the second non-defective die 10c. Therefore, as the permanent bonding process is performed without a separate non-conductive film, a homogeneous bonding process between silicon oxide films or between copper films is performed. As a result, defects in the bonding process due to differences in thermal expansion coefficients may be suppressed through the homogeneous bonding process.

도 1 및 도 5를 참조하면, 상기 정상 웨이퍼(12) 및 상기 베이스 기판(40)을 상호 마주보록 위치시켜, 상기 베이스 기판(40)에 상기 제1 양품 다이(10a)를 전사시킨다(S170). 즉, 상기 제1 양품 다이(10a)를 개별적으로 상기 베이스 기판(40)에 부착하는 대신, 제1 양품 다이(10a)만을 구비하는 정상 웨이퍼(12)가 상기 베이스 기판(40)에 웨이퍼 대 웨이퍼 본딩 공정을 통하여 부착됨으로써 보다 신속하게 본딩 공정이 수행될 수 있다. 결과적으로 다이 본딩 공정이 보다 개선된 공정 효율을 가질 수 있다.1 and 5, the normal wafer 12 and the base substrate 40 are positioned to face each other, and the first good die 10a is transferred to the base substrate 40 (S170). . That is, instead of individually attaching the first non-defective dies 10a to the base substrate 40, the normal wafer 12 having only the first non-defective dies 10a is attached to the base substrate 40 wafer-to-wafer. By being attached through a bonding process, the bonding process can be performed more quickly. As a result, the die bonding process can have more improved process efficiency.

도 1 및 도 6를 참조하면, 상기 베이스 기판(40) 상에는 제1 양품 다이(10a) 및 제2 양품 다이(10c)가 부착될 수 있다. Referring to FIGS. 1 and 6 , a first good product die 10a and a second good product die 10c may be attached to the base substrate 40 .

상기 베이스 기판(40)에 상기 제1 양품 다이(10a)를 전사시키는 전사 공정을 이하 상술하기로 한다. A transfer process of transferring the first non-defective die 10a to the base substrate 40 will be described in detail below.

먼저, 상기 정상 웨이퍼(12)를 반전시켜 상기 정상 웨이퍼(12)의 하면을 상부로 향하도록 한다. 이어서, 상기 정상 웨이퍼(12) 및 상기 베이스 기판(40)을 상호 정렬하는 얼라인 공정을 수행한다. 이때, 상기 제1 불량 다이(10b)가 제거된 위치에 상기 베이스 기판(40) 상에 형성된 제2 양품 다이(10c)가 위치할 수 있다. First, the normal wafer 12 is inverted so that the lower surface of the normal wafer 12 faces upward. Subsequently, an alignment process of mutually aligning the normal wafer 12 and the base substrate 40 is performed. In this case, the second good die 10c formed on the base substrate 40 may be located at the position where the first defective die 10b is removed.

상기 얼라인 공정을 위하여, 상기 정상 웨이퍼(12) 또는 베이스 기판(40) 상에 위치하는 얼라인 마크(미도시)가 이용될 수 있다. 이때, 상기 얼라인 마크를 촬상하여 이미지를 이용하는 비전 유닛(미도시)이 구비될 수 있다.For the alignment process, an alignment mark (not shown) positioned on the normal wafer 12 or base substrate 40 may be used. At this time, a vision unit (not shown) may be provided to capture the alignment mark and use the image.

이어서, 상기 제1 양품 다이(10c)를 상기 베이스 기판(40)에 부착시킬 수 있다. 이때, 퍼머넌트 본딩 공정, 열압착 공정 또는 유테틱 본딩 공정 등이 수행될 수 있다.Subsequently, the first non-defective die 10c may be attached to the base substrate 40 . At this time, a permanent bonding process, a thermocompression bonding process, or a eutectic bonding process may be performed.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the claims below. You will understand that there is

10 : 다이 20: 점착층
30 : 캐피어 필름 40 : 베이스 기판10: die 20: adhesive layer
30: capir film 40: base substrate

Claims (5)

캐리어 필름 및 상기 캐리어 필름 상에 점착층을 통하여 부착되며, 복수개로 개별화된 다이를 갖는 예비 웨이퍼를 준비하는 단계;(상기 다이들은 제1 양품 다이 및 제1 불량 다이로 이미 분류되어 있음)
상기 다이들 중 제1 불량 다이를 상기 캐리어 필름으로부터 선택적으로 제거하여, 제1 양품 다이만을 갖는 정상 웨이퍼를 형성하는 단계;
상기 제1 불량 다이에 대응되는 위치에 상기 제1 불량 다이를 대체할 수 있는 제2 양품 다이를 상기 캐리어 필름과는 별개인 베이스 기판에 부착하는 단계; 및
상기 정상 웨이퍼 및 상기 베이스 기판을 상호 마주보록 위치시켜, 웨이퍼 대 웨이퍼 다이렉트 본딩 공정을 통하여 상기 베이스 기판에 상기 제1 양품 다이를 전사시키는 단계를 포함하는 다이 본딩 방법.Preparing a carrier film and a preliminary wafer attached to the carrier film through an adhesive layer and having a plurality of individualized dies; (the dies are already classified into first good quality dies and first bad dies)
selectively removing a first defective die among the dies from the carrier film to form a good wafer having only a first good die;
attaching a second non-defective die that can replace the first defective die to a base substrate separate from the carrier film at a location corresponding to the first defective die; and
and placing the normal wafer and the base substrate to face each other and transferring the first non-defective die to the base substrate through a wafer-to-wafer direct bonding process. 제1항에 있어서, 상기 다이들 중 제1 불량 다이를 상기 캐리어 필름으로부터 선택적으로 제거하는 단계는, 상기 제1 불량 다이에 레이저를 선택적으로 조사하는 레이저 조사 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 다이 본딩 방법.The method of claim 1 , wherein the selectively removing a first defective die among the dies from the carrier film comprises performing a laser irradiation process of selectively irradiating a laser to the first defective die. die bonding method. 제1항에 있어서, 상기 제2 양품 다이를 베이스 기판에 부착하는 단계는 상기 제1 불량 다이의 위치 좌표 데이터를 이용하는 것을 특징으로 하는 다이 본딩 방법.The die bonding method of claim 1 , wherein the attaching of the second non-defective die to the base substrate uses positional coordinate data of the first defective die. 제1항에 있어서, 상기 제2 양품 다이를 베이스 기판에 부착하는 단계는 플라즈마를 이용한 퍼머넌트 본딩 공정을 수행하는 것을 특징으로 하는 다이 본딩 방법.The die bonding method of claim 1 , wherein the attaching the second non-defective die to the base substrate performs a permanent bonding process using plasma. 제1항에 있어서, 상기 베이스 기판에 상기 제1 양품 다이를 전사시키는 단계는,
상기 정상 웨이퍼를 반전시켜 상기 정상 웨이퍼의 하면을 상부로 향하도록 하는 단계;
상기 정상 웨이퍼 및 상기 베이스 기판을 얼라인 하는 단계; 및
상기 제1 양품 다이를, 상기 베이스 기판에 부착시키는 단계를 포함하는 것을 특징으로 하는 다이 본딩 방법.The method of claim 1 , wherein the step of transferring the first non-defective die to the base substrate comprises:
inverting the normal wafer so that the lower surface of the normal wafer faces upward;
aligning the normal wafer and the base substrate; and
and attaching the first non-defective die to the base substrate.
KR1020210004741A 2021-01-13 2021-01-13 Method of bonding a die on a base substrate KR102547027B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210004741A KR102547027B1 (en) 2021-01-13 2021-01-13 Method of bonding a die on a base substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210004741A KR102547027B1 (en) 2021-01-13 2021-01-13 Method of bonding a die on a base substrate

Publications (2)

Publication Number Publication Date
KR20220102412A KR20220102412A (en) 2022-07-20
KR102547027B1 true KR102547027B1 (en) 2023-06-23

Family

ID=82609180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210004741A KR102547027B1 (en) 2021-01-13 2021-01-13 Method of bonding a die on a base substrate

Country Status (1)

Country Link
KR (1) KR102547027B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575887B1 (en) * 2021-05-11 2023-09-08 정라파엘 Bonding method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018870A (en) * 2013-07-09 2015-01-29 マイクロン テクノロジー， インク． Semiconductor device manufacturing method
JP2018032740A (en) 2016-08-24 2018-03-01 東レエンジニアリング株式会社 Mounting method and mounting apparatus
KR102058222B1 (en) 2017-06-30 2019-12-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Self-protective layer formed on high-k dielectric layers with different materials
US20200402831A1 (en) * 2019-06-24 2020-12-24 Palo Alto Research Center Incorporated Transfer substrate utilizing selectable surface adhesion transfer elements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080114036A (en) * 2007-06-26 2008-12-31 주식회사 하이닉스반도체 Method for singulation of semiconductor chip
KR20110107989A (en) * 2010-03-26 2011-10-05 주식회사 하이닉스반도체 Method for forming stacked semiconductor package
US9508659B2 (en) * 2013-07-01 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to protect a wafer edge
KR102312858B1 (en) * 2014-11-07 2021-10-14 세메스 주식회사 Method of adjusting a bonding position for a die bonder
KR20200111012A (en) * 2019-03-18 2020-09-28 영남대학교 산학협력단 Method for high speed transfer of micro led
KR102297791B1 (en) * 2019-11-13 2021-09-03 한국광기술원 Apparatus and Method for Separating and Transferring a Transfer Object Using Laser
KR20220037586A (en) * 2020-09-18 2022-03-25 최지훈 Method of transferring Semiconductor Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018870A (en) * 2013-07-09 2015-01-29 マイクロン テクノロジー， インク． Semiconductor device manufacturing method
JP2018032740A (en) 2016-08-24 2018-03-01 東レエンジニアリング株式会社 Mounting method and mounting apparatus
KR102058222B1 (en) 2017-06-30 2019-12-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Self-protective layer formed on high-k dielectric layers with different materials
US20200402831A1 (en) * 2019-06-24 2020-12-24 Palo Alto Research Center Incorporated Transfer substrate utilizing selectable surface adhesion transfer elements

Also Published As

Publication number Publication date
KR20220102412A (en) 2022-07-20

Similar Documents

Publication Publication Date Title
JP6533838B2 (en) Method of transporting micro light emitting diode, manufacturing method, apparatus and electronic device
JP6630357B2 (en) Method for repairing micro light emitting diode, manufacturing method, device and electronic equipment
JP4510095B2 (en) Method for manufacturing solid-state image sensor module
US11521887B2 (en) Method of transferring micro LED and micro LED transferring apparatus
JP2016092078A (en) Semiconductor chip bonding method and semiconductor chip bonding device
JP6116827B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US10290785B2 (en) Laminating structure of electronic device using transferring element, transferring apparatus for fabricating the electronic device and method for fabricating the electronic device
WO2014002535A1 (en) Semiconductor device manufacturing method
WO2020196225A1 (en) Chip transfer plate, semiconductor chip lamination method, and production method for semiconductor devices
KR102547027B1 (en) Method of bonding a die on a base substrate
CN112703596A (en) Light emitting structure alignment retention in display manufacturing
TWI758594B (en) Transfer substrate, mounting method using the same, and manufacturing method of image display device
TWI758990B (en) Die bonding device and manufacturing method of semiconductor device
JP2008103390A (en) Manufacturing method of semiconductor device
KR20190042419A (en) Semiconductor manufacturing device and manufacturing method of semiconductor device
KR20190036161A (en) transferring and packaging apparatus for fabricating flexible electronic device
KR102575887B1 (en) Bonding method
JP2023521271A (en) Method and apparatus for transferring components
KR102573092B1 (en) Method of bonding a die
KR102588869B1 (en) Die bonding method
JP2008084994A (en) Manufacturing method and apparatus for solid state imaging apparatus, and bonding apparatus
JP2018160687A (en) Semiconductor chip bonding method and semiconductor chip bonding device
TWI810025B (en) Ultra-small led chip rework apparatus using transfer method and rework method thereof
TWI827095B (en) Apparatus configured to transfer electronic device, method for welding electronic device, and method for manufacturing light-emitting diode display
KR102527289B1 (en) Substrate bonding method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant