KR20220037586A - Method of transferring Semiconductor Device - Google Patents

Method of transferring Semiconductor Device Download PDF

Info

Publication number
KR20220037586A
KR20220037586A KR1020200120216A KR20200120216A KR20220037586A KR 20220037586 A KR20220037586 A KR 20220037586A KR 1020200120216 A KR1020200120216 A KR 1020200120216A KR 20200120216 A KR20200120216 A KR 20200120216A KR 20220037586 A KR20220037586 A KR 20220037586A
Authority
KR
South Korea
Prior art keywords
release layer
semiconductor device
substrate
conductive adhesive
semiconductor
Prior art date
Application number
KR1020200120216A
Other languages
Korean (ko)
Inventor
최지훈
Original Assignee
최지훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최지훈 filed Critical 최지훈
Priority to KR1020200120216A priority Critical patent/KR20220037586A/en
Publication of KR20220037586A publication Critical patent/KR20220037586A/en
Priority to KR1020230002431A priority patent/KR102587996B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

According to the present invention, provided is a method for transferring a semiconductor device, which comprises the processes of: forming a release layer on a carrier substrate, and forming a semiconductor device on the release layer; preparing a base substrate having a conductive adhesive layer formed thereon; positioning the carrier substrate on the base substrate to allow the semiconductor device to face the conductive adhesive layer; and irradiating a laser beam on the carrier substrate to separate the semiconductor device from the release layer, and seating the same on the conductive adhesive layer. The process of positioning the carrier substrate on the base substrate includes a process of separating the semiconductor device from the conductive adhesive layer at a predetermined interval without being in contact therewith. Also, the process of irradiating the laser beam includes a process of irradiating the release layer with the laser beam after passing through the carrier substrate to swell an area of the release layer irradiated with the laser beam. Therefore, the semiconductor device can be transferred to a desired location on a base substrate of an electronic device.

Description

반도체 소자의 전사 방법{Method of transferring Semiconductor Device}The transfer method of a semiconductor device TECHNICAL FIELD

본 발명은 반도체 소자의 전사 방법에 관한 것이다. The present invention relates to a method for transferring a semiconductor device.

엘이디(Light Emitting Device; LED)와 같은 비교적 큰 사이즈의 반도체 소자의 경우에는 진공 방식의 픽 앤 플레이스(pick and place) 장치를 이용하여 디스플레이 장치와 같은 전자 장치의 원하는 위치에 부착하여 실장하는 전사 방법이 비교적 용이하다. In the case of a relatively large-sized semiconductor device such as an LED (Light Emitting Device; LED), a transfer method in which a vacuum pick and place device is used to attach and mount to a desired location of an electronic device such as a display device This is relatively easy.

그러나, 마이크로 엘이디와 같은 미세 사이즈의 반도체 소자의 경우에는 종래의 픽 앤 플레이스 장치를 이용하여 전사하는 방법이 불가능하기 때문에 새로운 전사 방법이 요구된다. However, in the case of a micro-sized semiconductor device such as a micro LED, a new transfer method is required because it is impossible to transfer using a conventional pick-and-place apparatus.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 미세 사이즈의 반도체 소자를 다양한 종류의 전자 장치의 베이스 기판 상의 원하는 위치에 전사하는 새로운 방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been devised to solve the problems of the related art, and an object of the present invention is to provide a new method of transferring a micro-sized semiconductor device to a desired position on a base substrate of various types of electronic devices.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 캐리어 기판 상에 릴리스 층을 형성하고, 상기 릴리스 층 상에 반도체 소자를 형성하는 공정; 도전성 접착층이 형성된 베이스 기판을 준비하는 공정; 상기 반도체 소자가 상기 도전성 접착층과 마주하도록 상기 캐리어 기판을 상기 베이스 기판 위에 위치시키는 공정; 및 상기 캐리어 기판 위에서 레이저 빔을 조사하여 상기 반도체 소자를 상기 릴리스 층에서 이탈시켜 상기 도전성 접착층 상에 안착시키는 공정을 포함하여 이루어지고, 상기 캐리어 기판을 상기 베이스 기판 위에 위치시키는 공정은 상기 반도체 소자가 상기 도전성 접착층과 접촉하지 않고 소정 거리를 두면서 이격시키는 공정을 포함하고, 상기 레이저 빔을 조사하는 공정은 상기 레이저 빔이 상기 캐리어 기판을 통과한 후 상기 릴리스 층에 조사되어 상기 레이저 빔이 조사된 상기 릴리스 층의 영역을 부풀어 오르게 하는 공정을 포함하는 반도체 소자의 전사 방법을 제공한다. In order to achieve the above object, the present invention provides a process for forming a release layer on a carrier substrate, and forming a semiconductor device on the release layer; preparing a base substrate on which a conductive adhesive layer is formed; positioning the carrier substrate on the base substrate such that the semiconductor device faces the conductive adhesive layer; and irradiating a laser beam on the carrier substrate to separate the semiconductor device from the release layer and seat it on the conductive adhesive layer, wherein the step of positioning the carrier substrate on the base substrate is the semiconductor device and a step of spaced apart from the conductive adhesive layer by a predetermined distance, wherein the step of irradiating the laser beam is irradiated to the release layer after the laser beam has passed through the carrier substrate to irradiate the laser beam A method of transferring a semiconductor device is provided, comprising the step of inflating a region of a release layer.

본 발명은 또한, 캐리어 기판 상에 릴리스 층을 형성하고, 상기 릴리스 층 상에 반도체 소자를 형성하고, 상기 반도체 소자 상에 도전성 접착층을 형성하는 공정; 베이스 기판을 준비하는 공정; 상기 도전성 접착층이 상기 베이스 기판과 마주하도록 상기 캐리어 기판을 상기 베이스 기판 위에 위치시키는 공정; 및 상기 캐리어 기판 위에서 레이저 빔을 조사하여 상기 반도체 소자를 상기 릴리스 층에서 이탈시켜 상기 베이스 기판 상에 안착시키는 공정을 포함하여 이루어지고, 상기 캐리어 기판을 상기 베이스 기판 위에 위치시키는 공정은 상기 도전성 접착층이 상기 베이스 기판과 접촉하지 않고 소정 거리를 두면서 이격시키는 공정을 포함하고, 상기 레이저 빔을 조사하는 공정은 상기 레이저 빔이 상기 캐리어 기판을 통과한 후 상기 릴리스 층에 조사되어 상기 레이저 빔이 조사된 상기 릴리스 층의 영역을 부풀어 오르게 하는 공정을 포함하는 반도체 소자의 전사 방법을 제공한다. The present invention also provides a process for forming a release layer on a carrier substrate, forming a semiconductor element on the release layer, and forming a conductive adhesive layer on the semiconductor element; preparing a base substrate; positioning the carrier substrate on the base substrate such that the conductive adhesive layer faces the base substrate; and irradiating a laser beam on the carrier substrate to release the semiconductor device from the release layer to be seated on the base substrate, wherein the process of placing the carrier substrate on the base substrate includes the conductive adhesive layer and a step of spaced apart while not in contact with the base substrate at a predetermined distance. A method of transferring a semiconductor device is provided, comprising the step of inflating a region of a release layer.

본 발명에 따르면, 레이저 빔을 조사하여 레이저 빔이 조사된 릴리스 층의 영역을 부풀어 오르게 함으로써, 상기 릴리스 층에 부착된 반도체 소자를 상기 릴리스 층으로부터 이탈시켜 전자 장치의 베이스 기판 상의 원하는 위치에 반도체 소자를 전사할 수 있다. According to the present invention, by irradiating a laser beam to inflate an area of the release layer irradiated with the laser beam, the semiconductor device attached to the release layer is separated from the release layer and the semiconductor device is positioned at a desired position on the base substrate of the electronic device. can be transcribed.

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 소자의 전사 방법을 도시한 공정 단면도이다.
도 2a 내지 도 2d는 도 1f의 공정의 일 예를 보여주는 공정 단면도로서, 릴리스 층에 접착된 반도체 소자를 레이저 빔의 조사를 통해서 상기 릴리스 층에서 이탈시켜 하부의 도전성 접착층 상에 안착시키는 공정을 보여주는 공정 단면도이다.
도 3은 도 1f의 공정의 다른 실시예를 보여주는 단면도이다.
도 4는 도 1f의 공정의 또 다른 실시예를 보여주는 단면도이다.
도 5는 도 1f의 공정의 또 다른 실시예를 보여주는 단면도이다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 반도체 소자의 전사 방법을 도시한 공정 단면도이다.
도 7a 내지 도 7h는 본 발명의 또 다른 실시예에 따른 반도체 소자의 전사 방법을 도시한 공정 단면도이다.1A to 1G are cross-sectional views illustrating a method of transferring a semiconductor device according to an exemplary embodiment of the present invention.
2A to 2D are process cross-sectional views illustrating an example of the process of FIG. 1F, showing a process of detaching a semiconductor device adhered to the release layer from the release layer through laser beam irradiation and seating it on the lower conductive adhesive layer; This is a cross-sectional view of the process.
Fig. 3 is a cross-sectional view showing another embodiment of the process of Fig. 1f;
Fig. 4 is a cross-sectional view showing another embodiment of the process of Fig. 1f;
Fig. 5 is a cross-sectional view showing another embodiment of the process of Fig. 1f;
6A to 6G are cross-sectional views illustrating a method of transferring a semiconductor device according to another exemplary embodiment of the present invention.
7A to 7H are cross-sectional views illustrating a method of transferring a semiconductor device according to another exemplary embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, cases including the plural are included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described with 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. Each feature of the various embodiments of the present invention can be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the drawings.

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 소자의 전사 방법을 도시한 공정 단면도이다. 1A to 1G are cross-sectional views illustrating a method of transferring a semiconductor device according to an exemplary embodiment of the present invention.

우선, 도 1a에서 알 수 있듯이, 지지 필름(100) 상에 반도체 기판(200a)을 위치시킨다. First, as shown in FIG. 1A , the semiconductor substrate 200a is positioned on the support film 100 .

상기 지지 필름(100)은 상기 반도체 기판(200a)에 대한 다이싱(dying)을 위한 지지층으로서, 상기 반도체 기판(200a)은 상기 지지 필름(100) 상에 부착된다. The support film 100 is a support layer for dicing the semiconductor substrate 200a , and the semiconductor substrate 200a is attached on the support film 100 .

상기 반도체 기판(200a)은 웨이퍼로 이루어질 수 있고, 상기 웨이퍼에는 복수의 반도체 소자가 형성되어 있다. 상기 반도체 소자는 엘이디 또는 반도체 칩 등 다양한 소자가 형성될 수 있다. The semiconductor substrate 200a may be formed of a wafer, and a plurality of semiconductor devices are formed on the wafer. As the semiconductor device, various devices such as an LED or a semiconductor chip may be formed.

상기 복수의 반도체 소자 각각은 적어도 하나의 패드를 포함하고 있어서, 다양한 전자 장치의 회로 기판 또는 베이스 기판에 구비된 패드와 전기적으로 연결된다. 상기 반도체 소자에 구비된 패드는 상기 반도체 기판(200a)의 하면에 구비되어 상기 지지 필름(100)과 접할 수 있다. Each of the plurality of semiconductor devices includes at least one pad, and thus is electrically connected to a pad provided on a circuit board or a base substrate of various electronic devices. The pad provided on the semiconductor device may be provided on the lower surface of the semiconductor substrate 200a to be in contact with the support film 100 .

다음, 도 1b에서 알 수 있듯이, 상기 반도체 기판(200a)에 대해서 다이싱(dicing) 공정을 수행하여 상기 반도체 기판(200a)을 복수의 반도체 소자(200)로 분리한다. 상기 다이싱 공정은 당업계에 공지된 다양한 방법으로 수행한다. 그에 따라, 상기 지지 필름(100) 상에 복수의 반도체 소자(200)가 마련된다. Next, as shown in FIG. 1B , a dicing process is performed on the semiconductor substrate 200a to separate the semiconductor substrate 200a into a plurality of semiconductor devices 200 . The dicing process is performed by various methods known in the art. Accordingly, a plurality of semiconductor devices 200 are provided on the support film 100 .

다음, 도 1c에서 알 수 있듯이, 캐리어 기판(300) 상에 릴리스(release) 층(400)을 형성하고, 상기 복수의 반도체 소자(200)가 상기 릴리스 층(400)과 마주하도록 상기 지지 필름(100)을 상기 캐리어 기판(300) 위에 위치시킨 후, 상기 릴리스 층(400) 상에 상기 복수의 반도체 소자(200)를 부착한다. Next, as can be seen in FIG. 1C , a release layer 400 is formed on the carrier substrate 300 , and the support film ( After positioning 100 ) on the carrier substrate 300 , the plurality of semiconductor devices 200 are attached to the release layer 400 .

상기 캐리어 기판(300)은 유리로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. The carrier substrate 300 may be made of glass, but is not limited thereto.

상기 릴리스 층(400)은 상온에서는 상기 복수의 반도체 소자(200)를 부착할 수 있는 접착력을 가지고, 후술하는 레이저 조사 공정에서는 조사되는 레이저 빔에 의해 부풀어올라 그에 부착된 상기 복수의 반도체 소자(200)를 이탈시킬 수 있는 물질로 이루어진다. The release layer 400 has an adhesive force capable of attaching the plurality of semiconductor devices 200 at room temperature, and in a laser irradiation process to be described later, the plurality of semiconductor devices 200 are swollen by the irradiated laser beam and attached thereto. ), which can be released.

다음, 도 1d에서 알 수 있듯이, 상기 지지 필름(100)을 상기 반도체 소자(200)에서 제거한다. 그에 따라, 도시하지는 않았지만, 상기 반도체 소자(200) 상에 패드가 노출된다. Next, as shown in FIG. 1D , the support film 100 is removed from the semiconductor device 200 . Accordingly, although not shown, the pad is exposed on the semiconductor device 200 .

다음, 도 1e에서 알 수 있듯이, 베이스 기판(500) 상에 복수의 도전성 접착층(600)을 형성하고, 상기 복수의 반도체 소자(200)가 상기 복수의 도전성 접착층(600)과 마주하도록 상기 캐리어 기판(300)을 상기 베이스 기판(500) 위에 위치시킨다. Next, as can be seen in FIG. 1E , a plurality of conductive adhesive layers 600 are formed on the base substrate 500 , and the plurality of semiconductor devices 200 face the plurality of conductive adhesive layers 600 on the carrier substrate. 300 is positioned on the base substrate 500 .

상기 베이스 기판(500)은 회로가 실장된 PCB(Printed Circuit Board)로 이루어질 수도 있고, 유리 또는 플라스틱으로 이루어질 수도 있다. 본 발명에 따른 반도체 소자(200)는 디스플레이 장치, 조명 장치 또는 다양한 헬스 케어(Health Care) 장치에 이용되는 엘이디로 이루어질 수 있으며, 이때 상기 베이스 기판(500)은 각각의 전자 장치의 베이스가 될 수 있다. 본 발명에 따른 반도체 소자(200)는 다양한 전자 장치의 반도체 칩으로 이루어질 수도 있다. The base substrate 500 may be formed of a printed circuit board (PCB) on which a circuit is mounted, or may be formed of glass or plastic. The semiconductor device 200 according to the present invention may be formed of an LED used in a display device, a lighting device, or various health care devices, in which case the base substrate 500 may be a base of each electronic device. there is. The semiconductor device 200 according to the present invention may be formed of semiconductor chips of various electronic devices.

도시하지는 않았지만, 상기 베이스 기판(500)의 상면에는 적어도 하나의 패드가 형성되고, 상기 적어도 하나의 패드 상에 상기 도전성 접착층(600)이 형성된다. 이때, 상기 도전성 접착층(600)은 상기 베이스 기판(500)에 구비된 적어도 하나의 패드와 일대일로 대응되도록 형성될 수 있다. 상기 도전성 접착층(600)은 솔더(solder)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. Although not shown, at least one pad is formed on the upper surface of the base substrate 500 , and the conductive adhesive layer 600 is formed on the at least one pad. In this case, the conductive adhesive layer 600 may be formed to correspond one-to-one with at least one pad provided on the base substrate 500 . The conductive adhesive layer 600 may be formed of solder, but is not limited thereto.

상기 복수의 반도체 소자(200)는 상기 복수의 도전성 접착층(600)과 접촉하지 않고 상기 복수의 도전성 접착층(600)과 소정 거리를 두면서 이격되도록 위치한다. 즉, 상기 복수의 반도체 소자(200)는 상기 복수의 도전성 접착층(600)과 접촉하지 않으면서 그보다 위쪽에 위치한다. The plurality of semiconductor devices 200 are spaced apart from the plurality of conductive adhesive layers 600 at a predetermined distance without contacting the plurality of conductive adhesive layers 600 . That is, the plurality of semiconductor devices 200 are positioned above the plurality of conductive adhesive layers 600 without contacting them.

상기 복수의 도전성 접착층(600)은 상기 복수의 반도체 소자(200)와 마주하면서 상기 복수의 반도체 소자(200)와 중첩될 수 있다. The plurality of conductive adhesive layers 600 may overlap the plurality of semiconductor devices 200 while facing the plurality of semiconductor devices 200 .

상기 복수의 반도체 소자(200) 각각에는 적어도 하나의 패드가 구비되어 있고, 상기 도전성 접착층(600)은 상기 복수의 반도체 소자(200)의 적어도 하나의 패드와 상기 베이스 기판(500) 상에 구비된 적어도 하나의 패드 사이를 전기적으로 연결하면서 접착시키는 역할을 한다. 따라서, 상기 반도체 소자(200)에 구비된 패드, 상기 도전성 접착층(600) 및 상기 베이스 기판(500)에 구비된 패드는 서로 동일한 개수로 서로 대응되는 위치에 구비된다. At least one pad is provided on each of the plurality of semiconductor devices 200 , and the conductive adhesive layer 600 is provided on at least one pad of the plurality of semiconductor devices 200 and the base substrate 500 . It serves to electrically connect and bond between at least one pad. Accordingly, the pad provided on the semiconductor device 200 , the conductive adhesive layer 600 , and the pad provided on the base substrate 500 are provided in the same number and at positions corresponding to each other.

도면에는 하나의 반도체 소자(200)에 대응하는 위치에 하나의 도전성 접착층(600)이 형성되는 모습을 도시하였지만, 상기 하나의 반도체 소자(200)에 복수의 패드가 형성될 경우, 상기 베이스 기판(500)의 대응되는 위치에도 복수의 패드 및 복수의 도전성 접착층(600)이 형성된다. Although the figure shows a state in which one conductive adhesive layer 600 is formed at a position corresponding to one semiconductor element 200, when a plurality of pads are formed in one semiconductor element 200, the base substrate ( A plurality of pads and a plurality of conductive adhesive layers 600 are also formed at corresponding positions of 500 .

다음, 도 1f에서 알 수 있듯이, 상기 캐리어 기판(300) 위에서 레이저 빔을 조사한다. 그리하면, 상기 레이저 빔이 상기 캐리어 기판(300)을 통과한 후 상기 릴리스(release) 층(400)에 조사되고 그에 따라 상기 레이저 빔이 조사된 상기 릴리스 층(400)에 접착된 반도체 소자(200)가 상기 릴리스 층(400)에서 이탈한다. 이와 같이 이탈한 반도체 소자(200)는 자유 낙하하여 그 아래의 상기 도전성 접착층(600) 상에 안착된다. Next, as shown in FIG. 1F , a laser beam is irradiated on the carrier substrate 300 . Then, after the laser beam passes through the carrier substrate 300 , the release layer 400 is irradiated, and thus the semiconductor device 200 adhered to the release layer 400 to which the laser beam is irradiated. ) leaves the release layer 400 . The detached semiconductor device 200 falls freely and is seated on the conductive adhesive layer 600 below it.

이와 같은, 도 1f의 공정에 대해서 보다 구체적으로 설명하면 다음과 같다. The process of FIG. 1F will be described in more detail as follows.

도 2a 내지 도 2d는 도 1f의 공정의 일 실시예를 보여주는 공정 단면도로서, 릴리스 층에 접착된 반도체 소자를 레이저 빔의 조사를 통해서 상기 릴리스 층에서 이탈시켜 하부의 도전성 접착층 상에 안착시키는 공정을 보여주는 공정 단면도이다. 참고로, 도 2a 내지 도 2e에는 편의상 하나의 반도체 소자(200)만을 도시하였다. 2A to 2D are process cross-sectional views showing an embodiment of the process of FIG. 1F, wherein the semiconductor device adhered to the release layer is separated from the release layer through laser beam irradiation and is seated on the lower conductive adhesive layer. A cross-sectional view of the process is shown. For reference, only one semiconductor device 200 is illustrated in FIGS. 2A to 2E for convenience.

우선, 도 2a에서 알 수 있듯이, 베이스 기판(500)의 상면에 제1 패드(510)와 제2 패드(520)가 형성되어 있고, 상기 제1 패드(510)와 제2 패드(520) 각각의 상면에 도전성 접착층(600)이 형성되어 있다. 상기 패드(510, 520)의 수는 다양하게 변경될 수 있다. First, as can be seen from FIG. 2A , a first pad 510 and a second pad 520 are formed on the upper surface of the base substrate 500 , and the first pad 510 and the second pad 520 are respectively formed. A conductive adhesive layer 600 is formed on the upper surface of the . The number of the pads 510 and 520 may be variously changed.

또한, 캐리어 기판(300)의 하면에 릴리스 층(400)이 형성되어 있고 상기 릴리스 층(400)의 하면에 반도체 소자(200)가 부착되어 있다. 상기 도전성 접착층(600)과 마주하는 반도체 소자(200)의 하면에는 제1 패드(210)와 제2 패드(220)가 형성되어 있다. 상기 패드(210, 220)의 수는 다양하게 변경될 수 있다. In addition, the release layer 400 is formed on the lower surface of the carrier substrate 300 , and the semiconductor device 200 is attached to the lower surface of the release layer 400 . A first pad 210 and a second pad 220 are formed on a lower surface of the semiconductor device 200 facing the conductive adhesive layer 600 . The number of the pads 210 and 220 may be variously changed.

상기 반도체 소자(200)의 제1 패드(210)는 상기 베이스 기판(500)의 제1 패드(510)와 마주하고, 상기 반도체 소자(200)의 제2 패드(220)는 상기 베이스 기판(500)의 제2 패드(520)와 마주하고 있다. 상기 반도체 소자(200)의 제1 패드(210)와 제2 패드(220)는 상기 도전성 접착층(600)과 이격되면서 마주하고 있다. The first pad 210 of the semiconductor device 200 faces the first pad 510 of the base substrate 500 , and the second pad 220 of the semiconductor device 200 faces the base substrate 500 . ) facing the second pad 520 . The first pad 210 and the second pad 220 of the semiconductor device 200 face the conductive adhesive layer 600 while being spaced apart from each other.

다음, 도 2b에서 알 수 있듯이, 상기 캐리어 기판(300) 위에서 레이저 빔을 조사한다. 그리하면, 상기 레이저 빔이 상기 캐리어 기판(300)을 통과한 후 상기 릴리스 층(400)에 조사된다. 그리하면, 상기 레이저 빔이 조사된 상기 릴리스 층(400)의 영역이 부풀어 오르기 시작한다. 특히, 상기 레이저 빔의 중심부에 대응되는 상기 릴리스 층(400)의 제1 영역이 상기 레이저 빔의 주변부에 대응되는 상기 릴리스 층(400)의 제2 영역보다 더 많이 부풀어 오른다. 그에 따라, 상기 릴리스 층(400)의 제1 영역의 두께(t1)가 상기 릴리스 층(400)의 제2 영역의 두께(t2) 보다 두껍게 된다. Next, as shown in FIG. 2B , a laser beam is irradiated on the carrier substrate 300 . Then, the laser beam is irradiated to the release layer 400 after passing through the carrier substrate (300). Then, the area of the release layer 400 irradiated with the laser beam starts to swell. In particular, the first region of the release layer 400 corresponding to the central portion of the laser beam swells more than the second region of the release layer 400 corresponding to the peripheral portion of the laser beam. Accordingly, the thickness t1 of the first region of the release layer 400 is greater than the thickness t2 of the second region of the release layer 400 .

이때, 상기 반도체 소자(200)는 상기 릴리스 층(400)의 제2 영역과는 접착이 해제되고 상기 릴리스 층(400)의 제1 영역과만 접착되다가 결국은 도 2c와 같이 상기 릴리스 층(400)의 제1 영역과의 접착도 해제되어 상기 릴리스 층(400)에서 이탈하면서 자유 낙하하게 된다. 즉, 상기 반도체 소자(200)와 상기 릴리스 층(400) 사이의 접촉 면적이 줄어들면서 상기 반도체 소자(200)가 상기 릴리스 층(400)으로부터 이탈하게 된다. 그에 따라, 도 2d와 같이 자유 낙하한 반도체 소자(200)는 상기 도전성 접착층(600) 상에 안착된다. At this time, the semiconductor device 200 releases the adhesion to the second region of the release layer 400 , and bonds only to the first region of the release layer 400 , and eventually the release layer 400 as shown in FIG. 2C . ) is also released from adhesion to the first region, and is free-falling while leaving the release layer 400 . That is, as the contact area between the semiconductor device 200 and the release layer 400 is reduced, the semiconductor device 200 is separated from the release layer 400 . Accordingly, the free-falling semiconductor device 200 is seated on the conductive adhesive layer 600 as shown in FIG. 2D .

즉, 상기 반도체 소자(200)의 제1 패드(210)는 상기 베이스 기판(500)의 제1 패드(510) 상의 도전성 접착층(600)과 접하게 되고, 상기 반도체 소자(200)의 제2 패드(220)는 상기 베이스 기판(500)의 제2 패드(520) 상의 도전성 접착층(600)과 접하게 된다. That is, the first pad 210 of the semiconductor device 200 comes into contact with the conductive adhesive layer 600 on the first pad 510 of the base substrate 500 , and the second pad ( 220 is in contact with the conductive adhesive layer 600 on the second pad 520 of the base substrate 500 .

다음, 다시 도 1g를 참조하면, 전술한 도 1f의 공정을 반복 수행하여 상기 복수의 반도체 소자(200)를 상기 복수의 도전성 접착층(600) 상에 안착시킨다. Next, referring back to FIG. 1G , the process of FIG. 1F is repeated to seat the plurality of semiconductor devices 200 on the plurality of conductive adhesive layers 600 .

다만, 반드시 그에 한정되는 것은 아니고, 도 1f의 공정 시에 복수의 레이저 조사 장치를 이용하거나 또는 넓은 면적의 빔을 가지는 레이저 조사 장치를 이용하여 복수의 반도체 소자(200)를 상기 복수의 도전성 접착층(600) 상에 동시에 안착시키는 것도 가능하다. However, the present invention is not necessarily limited thereto, and the plurality of semiconductor devices 200 are coated with the plurality of conductive adhesive layers ( 600), it is also possible to seat them on the same.

그 후, 가열공정을 통해 복수의 반도체 소자(200)를 상기 복수의 도전성 접착층(600)에 접착시킨다. 상기 접착 공정은 레이저 조사 공정 또는 고온의 챔버 내에서의 가열 공정 등으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. Thereafter, the plurality of semiconductor devices 200 are adhered to the plurality of conductive adhesive layers 600 through a heating process. The bonding process may be a laser irradiation process or a heating process in a high-temperature chamber, but is not necessarily limited thereto.

도 3은 도 1f의 공정의 다른 실시예를 보여주는 단면도로서, 릴리스 층에 접착된 반도체 소자를 레이저 빔의 조사를 통해서 상기 릴리스 층에서 이탈시켜 하부의 도전성 접착층 상에 안착시키는 공정을 보여주는 단면도이다. FIG. 3 is a cross-sectional view illustrating another embodiment of the process of FIG. 1F, and is a cross-sectional view illustrating a process of detaching a semiconductor device adhered to the release layer from the release layer through irradiation of a laser beam and seating it on a conductive adhesive layer below.

도 3에서 알 수 있듯이, 상기 캐리어 기판(300) 위에서 레이저 빔을 조사하면, 상기 레이저 빔이 상기 캐리어 기판(300)을 통과한 후 상기 릴리스 층(400)에 조사된다. 이때, 상기 레이저 빔이 조사된 상기 릴리스 층(400)의 영역이 상기 캐리어 기판(300)에서 이탈하면서 부풀어 오르게 된다. 특히, 상기 레이저 빔의 중심부에 대응되는 상기 릴리스 층(400)의 제1 영역이 상기 레이저 빔의 주변부에 대응되는 상기 릴리스 층(400)의 제2 영역보다 상기 캐리어 기판(300)에서 더 멀리 이탈하면서 부풀어 오른다. 그에 따라, 상기 반도체 소자(200)는 상기 릴리스 층(400)의 제2 영역과는 접착이 해제되고 상기 릴리스 층(400)의 제1 영역과만 접착되다가 결국은 상기 릴리스 층(400)의 제1 영역과의 접착도 해제되어 상기 릴리스 층(400)에서 이탈하면서 자유 낙하하게 된다. 3 , when a laser beam is irradiated on the carrier substrate 300 , the laser beam passes through the carrier substrate 300 and then is irradiated to the release layer 400 . At this time, the region of the release layer 400 irradiated with the laser beam swells while detaching from the carrier substrate 300 . In particular, a first region of the release layer 400 corresponding to the central portion of the laser beam is farther away from the carrier substrate 300 than a second region of the release layer 400 corresponding to a peripheral portion of the laser beam. while inflating Accordingly, the semiconductor device 200 releases the adhesion to the second region of the release layer 400 , and only adheres to the first region of the release layer 400 , and eventually the release layer 400 is formed. Adhesion to region 1 is also released, so that it freely falls while leaving the release layer 400 .

도 4는 도 1f의 공정의 또 다른 실시예를 보여주는 단면도이다. Fig. 4 is a cross-sectional view showing another embodiment of the process of Fig. 1f;

도 4에서 알 수 있듯이, 상기 캐리어 기판(300) 위에서 복수의 레이저 빔을 조사하면, 상기 복수의 레이저 빔이 상기 캐리어 기판(300)을 통과한 후 상기 릴리스 층(400)에 조사된다. 이때, 상기 복수의 레이저 빔이 조사된 상기 릴리스 층(400)의 영역이 상기 캐리어 기판(300)에서 이탈하면서 부풀어 오르게 된다. 특히, 상기 복수의 레이저 빔 각각의 중심부에 대응되는 상기 릴리스 층(400)의 복수의 제1 영역이 상기 복수의 레이저 빔의 주변부에 대응되는 상기 릴리스 층(400)의 복수의 제2 영역보다 상기 캐리어 기판(300)에서 더 멀리 이탈하면서 부풀어 오른다. 그에 따라, 상기 반도체 소자(200)는 상기 릴리스 층(400)의 복수의 제2 영역과는 접착이 해제되고 상기 릴리스 층(400)의 복수의 제1 영역과만 접착되다가 결국은 상기 릴리스 층(400)의 복수의 제1 영역과의 접착도 해제되어 상기 릴리스 층(400)에서 이탈하면서 자유 낙하하게 된다. As can be seen from FIG. 4 , when a plurality of laser beams are irradiated on the carrier substrate 300 , the plurality of laser beams are irradiated to the release layer 400 after passing through the carrier substrate 300 . At this time, the region of the release layer 400 irradiated with the plurality of laser beams swells while leaving the carrier substrate 300 . In particular, the plurality of first regions of the release layer 400 corresponding to the central portions of each of the plurality of laser beams are higher than the plurality of second regions of the release layer 400 corresponding to the peripheral portions of the plurality of laser beams. It swells while departing further from the carrier substrate 300 . Accordingly, the semiconductor device 200 releases the adhesion from the plurality of second regions of the release layer 400 and only adheres to the plurality of first regions of the release layer 400, and eventually the release layer ( Adhesion of the plurality of first regions 400 ) is also released, so that they freely fall while leaving the release layer 400 .

도 5는 도 1f의 공정의 또 다른 실시예를 보여주는 단면도이다. Fig. 5 is a cross-sectional view showing another embodiment of the process of Fig. 1f;

도 5에서 알 수 있듯이, 상기 캐리어 기판(300) 위에서 복수의 레이저 빔을 조사하면, 상기 복수의 레이저 빔이 상기 캐리어 기판(300)을 통과한 후 상기 릴리스 층(400)에 조사된다. As can be seen in FIG. 5 , when a plurality of laser beams are irradiated on the carrier substrate 300 , the plurality of laser beams are irradiated to the release layer 400 after passing through the carrier substrate 300 .

이때, 복수의 레이저 빔 중에서 하나의 레이저 빔의 세기를 다른 하나의 레이저 빔의 세기보다 크게 한다. 그에 따라, 상대적으로 큰 세기의 레이저 빔의 중심부에 대응되는 상기 릴리스 층(400)의 제1 영역이 상기 릴리스 층(400)의 다른 영역보다 더 멀리 이탈하면서 부풀어 오른다. 그에 따라, 상기 반도체 소자(200)는 상기 릴리스 층(400)의 다른 영역과는 접착이 해제되고 상기 릴리스 층(400)의 제1 영역과만 접착되다가 결국은 상기 릴리스 층(400)의 제1 영역과의 접착도 해제되어 상기 릴리스 층(400)에서 이탈하면서 자유 낙하하게 된다. In this case, the intensity of one laser beam among the plurality of laser beams is made greater than the intensity of the other laser beam. Accordingly, the first region of the release layer 400 corresponding to the central portion of the laser beam of relatively high intensity swells while dislodging further than other regions of the release layer 400 . Accordingly, the semiconductor device 200 releases the adhesion from other regions of the release layer 400 , and only adheres to the first region of the release layer 400 , and eventually the first region of the release layer 400 . The adhesion to the region is also released, and the release layer 400 is freed from the release layer 400 .

도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 반도체 소자의 전사 방법을 도시한 공정 단면도이다. 전술한 도 1a 내지 도 1g와 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 동일한 사항에 대한 반복 설명은 생략하기로 한다. 6A to 6G are cross-sectional views illustrating a method of transferring a semiconductor device according to another exemplary embodiment of the present invention. The same reference numerals are assigned to the same components as those of FIGS. 1A to 1G, and repeated descriptions of the same items will be omitted.

우선, 도 6a에서 알 수 있듯이, 지지 필름(100) 상에 반도체 기판(200a)을 위치시킨다. 이때, 상기 지지 필름(100)과 상기 반도체 기판(200a) 사이에 도전성 접착층(600a)이 추가로 형성된다. 따라서, 지지 필름(100)의 상면에 도전성 접착층(600a)이 형성되고, 상기 도전성 접착층(600a) 상에 반도체 기판(200a)이 형성된다. 도시하지는 않았지만, 상기 반도체 기판(200a)의 하면에는 적어도 하나의 패드가 형성되어, 적어도 하나의 패드가 상기 도전성 접착층(600a)과 접하게 된다. 상기 도전성 접착층(600a)은 도전성 접착 필름으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. First, as shown in FIG. 6A , the semiconductor substrate 200a is positioned on the support film 100 . In this case, a conductive adhesive layer 600a is additionally formed between the support film 100 and the semiconductor substrate 200a. Accordingly, the conductive adhesive layer 600a is formed on the upper surface of the support film 100 , and the semiconductor substrate 200a is formed on the conductive adhesive layer 600a. Although not shown, at least one pad is formed on the lower surface of the semiconductor substrate 200a so that the at least one pad is in contact with the conductive adhesive layer 600a. The conductive adhesive layer 600a may be formed of a conductive adhesive film, but is not limited thereto.

다음, 도 6b에서 알 수 있듯이, 상기 반도체 기판(200a)에 대해서 다이싱(dicing) 공정을 수행하여 상기 반도체 기판(200a)을 복수의 반도체 소자(200)로 분리한다. 이때, 상기 도전성 접착층(600a)도 복수의 도전성 접착층(600)으로 분리될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 전술한 도 6a 공정에서 상기 반도체 기판(200a)의 하면에 처음부터 복수의 도전성 접착층(600)이 분리된 상태로 형성될 수도 있다. Next, as shown in FIG. 6B , a dicing process is performed on the semiconductor substrate 200a to separate the semiconductor substrate 200a into a plurality of semiconductor devices 200 . At this time, the conductive adhesive layer 600a may also be separated into a plurality of conductive adhesive layers 600 . However, the present invention is not necessarily limited thereto, and in the process of FIG. 6A , the plurality of conductive adhesive layers 600 may be formed on the lower surface of the semiconductor substrate 200a in a separated state from the beginning.

다음, 도 6c에서 알 수 있듯이, 캐리어 기판(300) 상에 릴리스(release) 층(400)을 형성하고, 상기 복수의 반도체 소자(200)가 상기 릴리스 층(400)과 마주하도록 상기 지지 필름(100)을 상기 캐리어 기판(300) 위에 위치시킨 후, 상기 릴리스 층(400) 상에 상기 복수의 반도체 소자(200)를 부착한다. Next, as can be seen in FIG. 6C , a release layer 400 is formed on the carrier substrate 300 , and the support film ( After positioning 100 ) on the carrier substrate 300 , the plurality of semiconductor devices 200 are attached to the release layer 400 .

다음, 도 6d에서 알 수 있듯이, 상기 지지 필름(100)을 상기 반도체 소자(200)에서 제거한다. 그에 따라, 상기 복수의 도전성 접착층(600)이 외부로 노출된다. Next, as shown in FIG. 6D , the support film 100 is removed from the semiconductor device 200 . Accordingly, the plurality of conductive adhesive layers 600 are exposed to the outside.

다음, 도 6e에서 알 수 있듯이, 베이스 기판(500)을 준비하고, 상기 복수의 도전성 접착층(600)이 상기 베이스 기판(500)과 마주하도록 상기 캐리어 기판(300)을 상기 베이스 기판(500) 위에 위치시킨다. 도시하지는 않았지만, 상기 베이스 기판(500)의 상면에는 적어도 하나의 패드가 형성된다. Next, as shown in FIG. 6E , a base substrate 500 is prepared, and the carrier substrate 300 is placed on the base substrate 500 so that the plurality of conductive adhesive layers 600 face the base substrate 500 . place it Although not shown, at least one pad is formed on the upper surface of the base substrate 500 .

이때, 상기 도전성 접착층(600)은 상기 베이스 기판(500)에 구비된 적어도 하나의 패드와 일대일로 대응되도록 형성될 수 있다. 상기 복수의 도전성 접착층(600)은 상기 베이스 기판(500)과 접촉하지 않고 상기 베이스 기판(500)과 소정 거리를 두면서 이격되도록 위치한다. 즉, 상기 복수의 도전성 접착층(600)은 상기 베이스 기판(500)과 접촉하지 않으면서 그보다 위쪽에 위치한다. In this case, the conductive adhesive layer 600 may be formed to correspond one-to-one with at least one pad provided on the base substrate 500 . The plurality of conductive adhesive layers 600 are not in contact with the base substrate 500 and are spaced apart from the base substrate 500 at a predetermined distance. That is, the plurality of conductive adhesive layers 600 are positioned above the base substrate 500 without contacting the base substrate 500 .

다음, 도 6f에서 알 수 있듯이, 상기 캐리어 기판(300) 위에서 레이저 빔을 조사한다. 그리하면, 상기 레이저 빔이 상기 캐리어 기판(300)을 통과한 후 상기 릴리스(release) 층(400)에 조사되고 그에 따라 상기 레이저 빔이 조사된 상기 릴리스 층(400)에 접착된 반도체 소자(200)가 상기 릴리스 층(400)에서 이탈한다. 이와 같이 이탈한 반도체 소자(200)는 자유 낙하하여 그 아래의 상기 베이스 기판(500) 상에 안착된다. 구체적으로, 상기 반도체 소자(200)의 하면에 구비된 상기 복수의 도전성 접착층(600)이 상기 베이스 기판(500)과 접촉하게 되며, 보다 구체적으로, 상기 복수의 도전성 접착층(600)이 상기 베이스 기판(500) 상의 패드(미도시)와 접촉하게 된다. Next, as shown in FIG. 6f , a laser beam is irradiated on the carrier substrate 300 . Then, after the laser beam passes through the carrier substrate 300 , the release layer 400 is irradiated, and thus the semiconductor device 200 adhered to the release layer 400 to which the laser beam is irradiated. ) leaves the release layer 400 . The semiconductor device 200 separated in this way freely falls and is seated on the base substrate 500 below it. Specifically, the plurality of conductive adhesive layers 600 provided on the lower surface of the semiconductor device 200 come into contact with the base substrate 500 , and more specifically, the plurality of conductive adhesive layers 600 are formed on the base substrate. It comes into contact with a pad (not shown) on 500 .

상기 레이저 빔을 조사하여 상기 릴리스 층(400)에 접착된 반도체 소자(200)를 상기 릴리스 층(400)에서 이탈시키는 공정은 전술한 다양한 실시예에 따른 공정으로 이루어질 수 있다.The process of releasing the semiconductor device 200 adhered to the release layer 400 from the release layer 400 by irradiating the laser beam may be performed according to the above-described various exemplary embodiments.

다음, 도 6g에서 알 수 있듯이, 전술한 도 6f의 공정을 반복 수행하여 상기 복수의 반도체 소자(200)를 상기 베이스 기판(500) 상에 안착시킨다. 그에 따라, 상기 복수의 반도체 소자(200)의 하면에 구비된 상기 복수의 도전성 접착층(600)이 상기 베이스 기판(500) 상의 패드(미도시)와 접촉하게 된다. Next, as shown in FIG. 6G , the process of FIG. 6F is repeated to seat the plurality of semiconductor devices 200 on the base substrate 500 . Accordingly, the plurality of conductive adhesive layers 600 provided on the lower surfaces of the plurality of semiconductor devices 200 come into contact with pads (not shown) on the base substrate 500 .

다만, 반드시 그에 한정되는 것은 아니고, 도 6f의 공정 시에 복수의 레이저 조사 장치를 이용하거나 또는 넓은 면적의 빔을 가지는 레이저 조사 장치를 이용하여 복수의 반도체 소자(200)를 상기 복수의 도전성 접착층(600) 상에 동시에 안착시키는 것도 가능하다. However, the present invention is not necessarily limited thereto, and the plurality of semiconductor devices 200 are coated with the plurality of conductive adhesive layers ( 600), it is also possible to seat them on the same.

그 후, 가열공정을 통해 복수의 반도체 소자(200)의 하면에 구비된 상기 복수의 도전성 접착층(600)을 상기 베이스 기판(500)의 패드에 접착시킨다. Thereafter, the plurality of conductive adhesive layers 600 provided on the lower surfaces of the plurality of semiconductor devices 200 are adhered to the pads of the base substrate 500 through a heating process.

도 7a 내지 도 7h는 본 발명의 또 다른 실시예에 따른 반도체 소자의 전사 방법을 도시한 공정 단면도이다. 전술한 실시예들과 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 동일한 사항에 대한 반복 설명은 생략하기로 한다. 7A to 7H are cross-sectional views illustrating a method of transferring a semiconductor device according to another exemplary embodiment of the present invention. The same reference numerals are assigned to the same components as in the above-described embodiments, and repeated descriptions of the same items will be omitted.

우선, 도 7a에서 알 수 있듯이, 지지 필름(100) 상에 반도체 기판(200a)을 위치시킨다. First, as shown in FIG. 7A , the semiconductor substrate 200a is positioned on the support film 100 .

다음, 도 7b에서 알 수 있듯이, 상기 반도체 기판(200a)에 대해서 다이싱(dicing) 공정을 수행하여 상기 반도체 기판(200a)을 복수의 반도체 소자(200)로 분리한다.Next, as shown in FIG. 7B , a dicing process is performed on the semiconductor substrate 200a to separate the semiconductor substrate 200a into a plurality of semiconductor devices 200 .

다음, 도 7c에서 알 수 있듯이, 캐리어 기판(300) 상에 릴리스(release) 층(400)을 형성하고, 상기 복수의 반도체 소자(200)가 상기 릴리스 층(400)과 마주하도록 상기 지지 필름(100)을 상기 캐리어 기판(300) 위에 위치시킨 후, 상기 릴리스 층(400) 상에 상기 복수의 반도체 소자(200)를 부착한다. Next, as can be seen in FIG. 7C , a release layer 400 is formed on the carrier substrate 300 , and the support film ( After positioning 100 ) on the carrier substrate 300 , the plurality of semiconductor devices 200 are attached to the release layer 400 .

다음, 도 7d에서 알 수 있듯이, 상기 지지 필름(100)을 상기 반도체 소자(200)에서 제거한다.Next, as shown in FIG. 7D , the support film 100 is removed from the semiconductor device 200 .

다음, 도 7e에서 알 수 있듯이, 상기 복스의 반도체 소자(200) 상에 복수의 도전성 접착층(600)을 형성한다. Next, as shown in FIG. 7E , a plurality of conductive adhesive layers 600 are formed on the semiconductor device 200 of the box.

다음, 도 7f에서 알 수 있듯이, 베이스 기판(500)을 준비하고, 상기 복수의 도전성 접착층(600)이 상기 베이스 기판(500)과 마주하도록 상기 캐리어 기판(300)을 상기 베이스 기판(500) 위에 위치시킨다. 상기 복수의 도전성 접착층(600)은 상기 베이스 기판(500)과 접촉하지 않고 상기 베이스 기판(500)과 소정 거리를 두면서 이격되도록 위치한다. Next, as shown in FIG. 7F , a base substrate 500 is prepared, and the carrier substrate 300 is placed on the base substrate 500 so that the plurality of conductive adhesive layers 600 face the base substrate 500 . place it The plurality of conductive adhesive layers 600 are not in contact with the base substrate 500 and are spaced apart from the base substrate 500 at a predetermined distance.

다음, 도 7g에서 알 수 있듯이, 상기 캐리어 기판(300) 위에서 레이저 빔을 조사한다. 그리하면, 상기 레이저 빔이 상기 캐리어 기판(300)을 통과한 후 상기 릴리스(release) 층(400)에 조사되고 그에 따라 상기 레이저 빔이 조사된 상기 릴리스 층(400)에 접착된 반도체 소자(200)가 상기 릴리스 층(400)에서 이탈한다. 이와 같이 이탈한 반도체 소자(200)는 자유 낙하하여 그 아래의 상기 베이스 기판(500) 상에 안착된다. 구체적으로, 상기 반도체 소자(200)의 하면에 구비된 상기 복수의 도전성 접착층(600)이 상기 베이스 기판(500)과 접촉하게 되며, 보다 구체적으로, 상기 복수의 도전성 접착층(600)이 상기 베이스 기판(500) 상의 패드(미도시)와 접촉하게 된다. Next, as shown in FIG. 7G , a laser beam is irradiated on the carrier substrate 300 . Then, after the laser beam passes through the carrier substrate 300 , the release layer 400 is irradiated, and thus the semiconductor device 200 adhered to the release layer 400 to which the laser beam is irradiated. ) leaves the release layer 400 . The semiconductor device 200 separated in this way freely falls and is seated on the base substrate 500 below it. Specifically, the plurality of conductive adhesive layers 600 provided on the lower surface of the semiconductor device 200 come into contact with the base substrate 500 , and more specifically, the plurality of conductive adhesive layers 600 are formed on the base substrate. It comes into contact with a pad (not shown) on 500 .

다음, 도 7h에서 알 수 있듯이, 전술한 도 7g의 공정을 반복 수행하여 상기 복수의 반도체 소자(200)를 상기 베이스 기판(500) 상에 안착시킨다. 그에 따라, 상기 복수의 반도체 소자(200)의 하면에 구비된 상기 복수의 도전성 접착층(600)이 상기 베이스 기판(500) 상의 패드(미도시)와 접촉하게 된다. Next, as shown in FIG. 7H , the process of FIG. 7G is repeated to seat the plurality of semiconductor devices 200 on the base substrate 500 . Accordingly, the plurality of conductive adhesive layers 600 provided on the lower surfaces of the plurality of semiconductor devices 200 come into contact with pads (not shown) on the base substrate 500 .

다만, 반드시 그에 한정되는 것은 아니고, 도 7g의 공정 시에 복수의 레이저 조사 장치를 이용하거나 또는 넓은 면적의 빔을 가지는 레이저 조사 장치를 이용하여 복수의 반도체 소자(200)를 상기 복수의 도전성 접착층(600) 상에 동시에 안착시키는 것도 가능하다. However, the present invention is not necessarily limited thereto, and the plurality of semiconductor devices 200 are coated with the plurality of conductive adhesive layers ( 600), it is also possible to seat them on the same.

그 후, 가열공정을 통해 복수의 반도체 소자(200)의 하면에 구비된 상기 복수의 도전성 접착층(600)을 상기 베이스 기판(500)의 패드에 접착시킨다. Thereafter, the plurality of conductive adhesive layers 600 provided on the lower surfaces of the plurality of semiconductor devices 200 are adhered to the pads of the base substrate 500 through a heating process.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 지지 기판 200a: 반도체 기판
200: 반도체 소자 210, 220: 제1 패드, 제2 패드
300: 캐리어 기판 400: 릴리스 층
500: 베이스 기판 510, 520: 제1 패드, 제2 패드
600: 도전성 접착층100: support substrate 200a: semiconductor substrate
200: semiconductor device 210, 220: first pad, second pad
300: carrier substrate 400: release layer
500: base substrates 510, 520: first pad, second pad
600: conductive adhesive layer

Claims (8)

캐리어 기판 상에 릴리스 층을 형성하고, 상기 릴리스 층 상에 반도체 소자를 형성하는 공정;
도전성 접착층이 형성된 베이스 기판을 준비하는 공정;
상기 반도체 소자가 상기 도전성 접착층과 마주하도록 상기 캐리어 기판을 상기 베이스 기판 위에 위치시키는 공정; 및
상기 캐리어 기판 위에서 레이저 빔을 조사하여 상기 반도체 소자를 상기 릴리스 층에서 이탈시켜 상기 도전성 접착층 상에 안착시키는 공정을 포함하여 이루어지고,
상기 캐리어 기판을 상기 베이스 기판 위에 위치시키는 공정은 상기 반도체 소자가 상기 도전성 접착층과 접촉하지 않고 소정 거리를 두면서 이격시키는 공정을 포함하고,
상기 레이저 빔을 조사하는 공정은 상기 레이저 빔이 상기 캐리어 기판을 통과한 후 상기 릴리스 층에 조사되어 상기 레이저 빔이 조사된 상기 릴리스 층의 영역을 부풀어 오르게 하는 공정을 포함하는 반도체 소자의 전사 방법. forming a release layer on a carrier substrate and forming a semiconductor device on the release layer;
preparing a base substrate on which a conductive adhesive layer is formed;
positioning the carrier substrate on the base substrate such that the semiconductor device faces the conductive adhesive layer; and
and irradiating a laser beam on the carrier substrate to detach the semiconductor device from the release layer and seat it on the conductive adhesive layer,
The step of positioning the carrier substrate on the base substrate includes a step of separating the semiconductor device from the conductive adhesive layer at a predetermined distance without contacting the conductive adhesive layer,
The step of irradiating the laser beam includes a step of irradiating the release layer after the laser beam passes through the carrier substrate to inflate a region of the release layer irradiated with the laser beam. 제 1 항에 있어서,
상기 캐리어 기판 상에 릴리스 층을 형성하고, 상기 릴리스 층 상에 반도체 소자를 형성하는 공정은,
지지 필름 상에 반도체 기판을 위치시키는 공정,
상기 반도체 기판에 대해서 다이싱 공정을 수행하여 상기 반도체 기판을 상기 복수의 반도체 소자로 분리하는 공정,
상기 캐리어 기판 상에 상기 릴리스 층을 형성하는 공정,
상기 복수의 반도체 소자가 상기 릴리스 층과 마주하도록 상기 지지 필름을 상기 캐리어 기판 위에 위치시킨 후, 상기 릴리스 층 상에 상기 복수의 반도체 소자를 부착하는 공정, 및
상기 지지 필름을 상기 반도체 소자에서 제거하는 공정을 포함하여 이루어진 반도체 소자의 전사 방법. The method of claim 1,
The process of forming a release layer on the carrier substrate, and forming a semiconductor device on the release layer,
positioning the semiconductor substrate on the support film;
performing a dicing process on the semiconductor substrate to separate the semiconductor substrate into the plurality of semiconductor elements;
forming the release layer on the carrier substrate;
placing the support film on the carrier substrate such that the plurality of semiconductor devices face the release layer, and then attaching the plurality of semiconductor devices on the release layer; and
and removing the support film from the semiconductor device. 캐리어 기판 상에 릴리스 층을 형성하고, 상기 릴리스 층 상에 반도체 소자를 형성하고, 상기 반도체 소자 상에 도전성 접착층을 형성하는 공정;
베이스 기판을 준비하는 공정;
상기 도전성 접착층이 상기 베이스 기판과 마주하도록 상기 캐리어 기판을 상기 베이스 기판 위에 위치시키는 공정; 및
상기 캐리어 기판 위에서 레이저 빔을 조사하여 상기 반도체 소자를 상기 릴리스 층에서 이탈시켜 상기 베이스 기판 상에 안착시키는 공정을 포함하여 이루어지고,
상기 캐리어 기판을 상기 베이스 기판 위에 위치시키는 공정은 상기 도전성 접착층이 상기 베이스 기판과 접촉하지 않고 소정 거리를 두면서 이격시키는 공정을 포함하고,
상기 레이저 빔을 조사하는 공정은 상기 레이저 빔이 상기 캐리어 기판을 통과한 후 상기 릴리스 층에 조사되어 상기 레이저 빔이 조사된 상기 릴리스 층의 영역을 부풀어 오르게 하는 공정을 포함하는 반도체 소자의 전사 방법. forming a release layer on a carrier substrate, forming a semiconductor element on the release layer, and forming a conductive adhesive layer on the semiconductor element;
preparing a base substrate;
positioning the carrier substrate on the base substrate such that the conductive adhesive layer faces the base substrate; and
and irradiating a laser beam on the carrier substrate to separate the semiconductor device from the release layer and seat it on the base substrate,
The step of placing the carrier substrate on the base substrate includes a step of separating the conductive adhesive layer by a predetermined distance without contacting the base substrate,
The step of irradiating the laser beam includes a step of irradiating the release layer after the laser beam passes through the carrier substrate to inflate a region of the release layer irradiated with the laser beam. 제 3 항에 있어서,
상기 캐리어 기판 상에 릴리스 층을 형성하고, 상기 릴리스 층 상에 반도체 소자를 형성하고, 상기 반도체 소자 상에 도전성 접착층을 형성하는 공정은,
지지 필름 상에 상기 도전성 접착층을 형성하고, 상기 도전성 접착층 상에 상기 반도체 기판을 형성하는 공정,
상기 반도체 기판에 대해서 다이싱 공정을 수행하여 상기 반도체 기판을 상기 복수의 반도체 소자로 분리하는 공정,
상기 캐리어 기판 상에 상기 릴리스 층을 형성하는 공정,
상기 복수의 반도체 소자가 상기 릴리스 층과 마주하도록 상기 지지 필름을 상기 캐리어 기판 위에 위치시킨 후, 상기 릴리스 층 상에 상기 복수의 반도체 소자를 부착하는 공정, 및
상기 지지 필름을 상기 반도체 소자에서 제거하는 공정을 포함하여 이루어진 반도체 소자의 전사 방법. 4. The method of claim 3,
The process of forming a release layer on the carrier substrate, forming a semiconductor device on the release layer, and forming a conductive adhesive layer on the semiconductor device,
forming the conductive adhesive layer on a support film, and forming the semiconductor substrate on the conductive adhesive layer;
performing a dicing process on the semiconductor substrate to separate the semiconductor substrate into the plurality of semiconductor elements;
forming the release layer on the carrier substrate;
placing the support film on the carrier substrate such that the plurality of semiconductor devices face the release layer, and then attaching the plurality of semiconductor devices on the release layer; and
and removing the support film from the semiconductor device. 제 3 항에 있어서,
상기 캐리어 기판 상에 릴리스 층을 형성하고, 상기 릴리스 층 상에 반도체 소자를 형성하고, 상기 반도체 소자 상에 도전성 접착층을 형성하는 공정은,
지지 필름 상에 반도체 기판을 위치시키는 공정,
상기 반도체 기판에 대해서 다이싱 공정을 수행하여 상기 반도체 기판을 상기 복수의 반도체 소자로 분리하는 공정,
상기 캐리어 기판 상에 상기 릴리스 층을 형성하는 공정,
상기 복수의 반도체 소자가 상기 릴리스 층과 마주하도록 상기 지지 필름을 상기 캐리어 기판 위에 위치시킨 후, 상기 릴리스 층 상에 상기 복수의 반도체 소자를 부착하는 공정,
상기 지지 필름을 상기 반도체 소자에서 제거하는 공정; 및
상기 반도체 소자 상에 상기 도전성 접착층을 형성하는 공정을 포함하여 이루어진 반도체 소자의 전사 방법. 4. The method of claim 3,
The process of forming a release layer on the carrier substrate, forming a semiconductor device on the release layer, and forming a conductive adhesive layer on the semiconductor device,
positioning the semiconductor substrate on the support film;
performing a dicing process on the semiconductor substrate to separate the semiconductor substrate into the plurality of semiconductor elements;
forming the release layer on the carrier substrate;
placing the support film on the carrier substrate such that the plurality of semiconductor devices face the release layer, and then attaching the plurality of semiconductor devices on the release layer;
removing the support film from the semiconductor device; and
and forming the conductive adhesive layer on the semiconductor device. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 릴리스 층의 영역을 부풀어 오르게 하는 공정은 상기 레이저 빔의 중심부에 대응되는 상기 릴리스 층의 제1 영역의 두께가 상기 레이저 빔의 주변부에 대응되는 상기 릴리스 층의 제2 영역의 두께보다 두껍게 하여 상기 반도체 소자와 상기 릴리스 층 사이의 접촉 면적을 줄이는 것을 특징으로 하는 반도체 소자의 전사 방법. 6. The method according to any one of claims 1 to 5,
The step of inflating the region of the release layer is such that the thickness of the first region of the release layer corresponding to the center of the laser beam is thicker than the thickness of the second region of the release layer corresponding to the periphery of the laser beam. A method of transferring a semiconductor device, characterized in that the contact area between the semiconductor device and the release layer is reduced. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 릴리스 층의 영역을 부풀어 오르게 하는 공정은 상기 레이저 빔이 조사된 상기 릴리스 층의 영역이 상기 캐리어 기판에서 이탈하는 공정을 포함하고,
이때, 상기 레이저 빔의 중심부에 대응되는 상기 릴리스 층의 제1 영역이 상기 레이저 빔의 주변부에 대응되는 상기 릴리스 층의 제2 영역보다 상기 캐리어 기판에서 더 멀리 이탈하는 것을 특징으로 하는 반도체 소자의 전사 방법. 6. The method according to any one of claims 1 to 5,
The process of inflating the region of the release layer includes a process in which the region of the release layer irradiated with the laser beam is separated from the carrier substrate,
In this case, the transfer of the semiconductor device, characterized in that the first region of the release layer corresponding to the central portion of the laser beam is farther away from the carrier substrate than the second region of the release layer corresponding to the peripheral portion of the laser beam. method. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 릴리스 층의 영역을 부풀어 오르게 하는 공정은 복수의 레이저 빔을 상기 릴리스 층에 조사하는 공정을 포함하고,
이때, 복수의 레이저 빔 중에서 하나의 레이저 빔의 세기는 다른 하나의 레이저 빔의 세기와 상이한 반도체 소자의 전사 방법. 6. The method according to any one of claims 1 to 5,
The step of inflating the region of the release layer comprises irradiating a plurality of laser beams to the release layer,
In this case, the intensity of one laser beam among the plurality of laser beams is different from the intensity of the other laser beam.
KR1020200120216A 2020-09-18 2020-09-18 Method of transferring Semiconductor Device KR20220037586A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200120216A KR20220037586A (en) 2020-09-18 2020-09-18 Method of transferring Semiconductor Device
KR1020230002431A KR102587996B1 (en) 2020-09-18 2023-01-06 Method of transferring Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200120216A KR20220037586A (en) 2020-09-18 2020-09-18 Method of transferring Semiconductor Device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230002431A Division KR102587996B1 (en) 2020-09-18 2023-01-06 Method of transferring Semiconductor Device

Publications (1)

Publication Number Publication Date
KR20220037586A true KR20220037586A (en) 2022-03-25

Family

ID=80935334

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200120216A KR20220037586A (en) 2020-09-18 2020-09-18 Method of transferring Semiconductor Device
KR1020230002431A KR102587996B1 (en) 2020-09-18 2023-01-06 Method of transferring Semiconductor Device

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230002431A KR102587996B1 (en) 2020-09-18 2023-01-06 Method of transferring Semiconductor Device

Country Status (1)

Country Link
KR (2) KR20220037586A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220102412A (en) * 2021-01-13 2022-07-20 (주)에이치아이티에스 Method of bonding a die on a base substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579645B1 (en) * 2016-09-29 2023-09-18 엘지이노텍 주식회사 Method of transferring semiconductor device, semiconductor device carrier, and method of fabricating display panel
CN109417065B (en) * 2017-06-12 2024-05-14 库力索法荷兰有限公司 Parallel assembly of discrete components onto a substrate
KR102050866B1 (en) * 2018-03-15 2019-12-02 한국광기술원 Apparatus and Method for Manufacturing Micro LED Package
KR20190130082A (en) * 2018-05-10 2019-11-21 희성전자 주식회사 Method of manufacturing a micro lightemitting device substrate
KR20190143231A (en) * 2018-06-20 2019-12-30 주식회사 휴템 Micro led transfer method and display device thereof
JP7321760B2 (en) * 2019-05-09 2023-08-07 三星電子株式会社 Display device manufacturing method and source substrate structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220102412A (en) * 2021-01-13 2022-07-20 (주)에이치아이티에스 Method of bonding a die on a base substrate

Also Published As

Publication number Publication date
KR20230010800A (en) 2023-01-19
KR102587996B1 (en) 2023-10-11

Similar Documents

Publication Publication Date Title
US6426564B1 (en) Recessed tape and method for forming a BGA assembly
TWI534999B (en) Image sensor chip package and method for forming the same
KR101966328B1 (en) Printed circuit board and manufacturing for the same
JPH0855881A (en) Packaging structure of microelectronics device and manufacture thereof
JP2002033342A (en) Method of manufacturing semiconductor chip, and method for mounting the same
JPH0212849A (en) Method of attaching integrated circuit chip
JP2010118373A (en) Method of manufacturing semiconductor device
KR20190010223A (en) Transfering method and apparatus of micro LED chip
US10290785B2 (en) Laminating structure of electronic device using transferring element, transferring apparatus for fabricating the electronic device and method for fabricating the electronic device
KR101113965B1 (en) Method and apparatus for manufacturing semiconductor device, and adhesive film for it
KR102587996B1 (en) Method of transferring Semiconductor Device
KR20190105504A (en) Method for relocating devices
KR20180127045A (en) Laminating structure of electronic device using transferring element and method for fabricating the electronic device
JP2022521498A (en) Dynamic release tape for assembling individual components
JP6926018B2 (en) Transfer substrate, mounting method using it, and manufacturing method of image display device
JP2020145243A (en) Chip transfer plate, chip transfer method, image display device manufacturing method, and semiconductor device manufacturing method
JP2018182225A (en) Semiconductor device manufacturing method and semiconductor device
KR102009492B1 (en) transferring and packaging apparatus for fabricating flexible electronic device
JP2003332184A (en) Element transferring method
US20180108644A1 (en) Methods of manufacturing semiconductor packages
KR102600183B1 (en) Method of transferring Semiconductor Device
KR102436469B1 (en) Apparatus and Method of transferring Semiconductor Device
KR102547027B1 (en) Method of bonding a die on a base substrate
US20040075455A1 (en) Mosaic decal probe
TW202221837A (en) Transfer device of chip component

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination