WO2013189873A9 - Verfahren zum herstellen von halbleiterdünnschichten auf fremdsubstraten - Google Patents

Verfahren zum herstellen von halbleiterdünnschichten auf fremdsubstraten Download PDF

Info

Publication number
WO2013189873A9
WO2013189873A9 PCT/EP2013/062481 EP2013062481W WO2013189873A9 WO 2013189873 A9 WO2013189873 A9 WO 2013189873A9 EP 2013062481 W EP2013062481 W EP 2013062481W WO 2013189873 A9 WO2013189873 A9 WO 2013189873A9
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
foreign substrate
temperature
semiconductor
semiconductor thin
Prior art date
Application number
PCT/EP2013/062481
Other languages
English (en)
French (fr)
Other versions
WO2013189873A1 (de
Inventor
Jean-Paul Theis
Original Assignee
Jean-Paul Theis
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jean-Paul Theis filed Critical Jean-Paul Theis
Priority to ES201490138A priority Critical patent/ES2536929B1/es
Priority to CN201380031962.7A priority patent/CN104412361B/zh
Priority to JP2015516645A priority patent/JP2015522949A/ja
Priority to US14/406,566 priority patent/US9293327B2/en
Priority to DE112013003052.7T priority patent/DE112013003052A5/de
Publication of WO2013189873A1 publication Critical patent/WO2013189873A1/de
Publication of WO2013189873A9 publication Critical patent/WO2013189873A9/de

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the main objective in the production of semiconductor thin films on foreign substrates is to produce a thin film with the largest possible semiconductor single crystals.
  • the size, i. the diameter and the thickness of the semiconductor single crystal significantly determines the quality of the thin film, especially in thin-film solar cells, where the single crystal size has a direct influence on the efficiency of the solar cell.
  • Previous methods usually consist of applying a PVD (Physical Vapor Deposition), CVD (Chemical Vapor Deposition) or PECVD (Physically Enhanced CVD) method polycrystalline semiconductor material to the foreign substrate and then by a zone melting process or by annealing (annealing) of the Thin film at elevated temperature, the average single crystal size of the thin film to improve.
  • PVD Physical Vapor Deposition
  • CVD Chemical Vapor Deposition
  • PECVD Physical Enhanced CVD
  • the invention proposes a method by which the average single crystal size, in particular the diameter of the single crystals, in the thin film can be increased by an order of magnitude in an economical manner.
  • the foreign substrate is heated so strongly that the semiconductor thin film melts at a temperature which is above the melting temperature of the semiconductor thin film, whereupon the Temperature is slowly lowered to below the melting temperature of the semiconductor thin film and until the solidification of the semiconductor thin film, and then further reduced to normal temperature;
  • the foreign substrate is heated so that the temperature, starting from the contact surface of the foreign substrate with the thin film in the vertical direction across the semiconductor thin film continuously decreases to the surface of the thin film.
  • Measure c is crucial for the formation of the largest possible single crystals.
  • the atomic layers directly on the exposed surface of the thin film can orient themselves undisturbed during crystallization, whereby the formation of large-area and some atomic layers of thick single crystals is promoted. These then serve as growth nuclei for the next lower-lying atomic layers such that these large-area single crystals grow in thickness in the direction of the contact surface with the foreign substrate. Only the atomic layers in the immediate vicinity of the contact surface with the foreign substrate are disturbed during crystallization and degenerate to an amorphous or polycrystalline boundary layer. A slow lowering of the temperature to below the melting temperature of the semiconductor material is achieved and ensured by a corresponding reduction of the heating power.
  • Fig. 1 shows the temperature profile described in measure c) of the invention over the coordinate x across the semiconductor thin film 20 at a time tl, where the entire semiconductor thin film has melted, and at a later time t2 during the slow lowering of the temperature T to slightly below the melting temperature Tc, where the surface of the thin film begins to solidify. Shown is also the growth direction 12 of the single crystals, from the surface in the direction of the foreign substrate 30.
  • the crystallization front 10 divides the semiconductor thin film 20 when lowering the temperature in two areas: in a solidified monocrystalline region 25 and in the remaining still liquid portion of the semiconductor thin film.
  • Measure c) of the invention absolutely requires that the temperature of the foreign substrate during cooling is always higher than the temperature of the thin layer. There are basically two ways to achieve this:
  • the foreign substrate consists of a thin plate or film and is coated on one side with a thin film, this can only be achieved by a planar heating source mounted directly on the uncoated surface of the foreign substrate, or by the foreign substrate by direct electric current passage is heated.
  • the foreign substrate consists of a thin plate or foil and is coated on both sides or the foreign substrate consists of a solid or hollow body with only one outer surface, e.g. a ball, this can be achieved by applying the heat from outside to the foreign substrate and the thin film through a heat source. Once the desired temperature is reached, you can reduce the heating power. Upon cooling, a temperature profile then sets across the thin film, which satisfies measure c) of the invention.
  • Measure c) of the invention can not be fulfilled if the heating or heat source imprints or transfers the heat from the outside to the thin film, eg in high-frequency heating, induction heating, resistance heating and zone melting, as well as in cylindrical CVD reactors by heating the reactor wall (Hot Wall reactor). In these types of heating, when heated, the most gaseous environment is at a higher temperature than the semiconductor thin film and the foreign substrate.
  • the temperature gradient is reversed, ie the temperature decreases continuously from the interior of the thin layer in the direction of the exposed surface of the thin layer and in the direction of the foreign substrate.
  • the result is that when lowering the temperature to below the melting temperature of the semiconductor thin film first the atomic layers on the exposed surface of the thin film and at the same time in proximity to the foreign substrate crystallize or solidify. That is, the growth direction of the crystals simultaneously proceeds from the exposed surface of the thin film and from the contact surface of the foreign substrate with the thin film toward the inside of the thin film.
  • two crystallization fronts set up in the direction of the interior of the thin film, which meet on cooling and divide the thin film into two regions of different crystal structure.
  • the crystals which first form in the immediate vicinity of the foreign substrate are disturbed in growth by the foreign substrate and form small-sized single crystals which grow in thickness toward the inside of the thin film but not in the surface.
  • the result is a polycrystalline crystal structure in this region of the thin film.
  • the crystals which first form on the exposed surface of the thin film and grow toward the inside of the thin film form a portion of the thin film where the crystals are free to wash in area and thickness.
  • the result is a rather monocrystalline structure of the thin film in this area.
  • the polycrystalline crystal structure area of the thin film is much thicker than the monocrystalline structure area.
  • the polycrystalline structure region extends throughout the thickness of the thin film since the foreign substrate dissipates the heat much faster than the exposed surface of the thin film and thus accelerates the rate of crystallization from the foreign substrate toward the interior of the thin film.
  • FIG. 2 shows the temperature profile over the coordinate x, which is typical for the abovementioned previous methods, across the semiconductor thin layer 20, the two crystallization directions 12 and 13, the two crystallization fronts 10 and 11, and the two regions 25 and 27 with different crystal structure, at one time tl where the entire semiconductor thin film has melted, and at a later time t2 during the slow descent the temperature T to slightly below the melting temperature Tc, where the thin film begins to solidify at the boundary to the foreign substrate and at the same time at the exposed surface of the thin film.
  • the graphite block is well electrically and thermally conductive, zone melting locally from one edge to another can not be done by transferring the heat from the graphite block to the thin film, but only when the heat is targeted locally from above the exposed surface of the thin film to the thin film Thin film acts.
  • the graphite block serves more as an electrode for the high frequency heating. However, this causes, as explained above, that the surface of the semiconductor thin layer is always at a higher temperature during cooling than the surface of the support material, thus contrary to the measure c) of the invention.
  • the German patent DE 41 40 555 A1 includes an arrangement of two heat sources 6 and 7 for heating a semiconductor thin film on a substrate, wherein the heating source 6 below and the heating source 7 above the substrate resp. the semiconductor thin film is attached. It can be clearly deduced from the description of the arrangement in this document that the temperature profile according to step c) of the present invention can not be achieved by the described procedure in this document. For this purpose, the following passage is used in the description of document (1) ⁇ cf. (1) Sp.7 / Z.2 -34 ⁇ :
  • the pad 2 is heated to the melting point or above by a first heater 6 ....
  • the semiconductor layer 1 is heated by a second heater 7 ... to be melted and recrystallized, and the melted area is moved to successively follow the movement of the second heater to melt and recrystallize the entire semiconductor layer.
  • Heating device 6 is not used to melt the semiconductor layer 1 and recrystallize, but only heating device 7 serves this purpose
  • Heating device 6 serves only to keep during the melting and recrystallization of the semiconductor layer 1, the pad 2 in the molten state, to a temperature which is below the melting temperature of the semiconductor layer 1, so that no tensions and bumps during recrystallization in the Semiconductor layer 1 arise and the uniformity of the temperature in the semiconductor layer during recrystallization is improved (see. (l) Sp.5 / Z.46-54 ⁇
  • the heating device 7 according to FIG. 1 (b) imprints the heat from above onto the semiconductor layer 1, it follows from points 1 and 2 above by means of elementary heat conduction laws that a temperature profile of the plate occurs when the semiconductor layer 1 melts 11 from in the direction of the base 2 qualitatively adjusts, as shown in Fig. 2 of the present invention at time tl. If the heating power of the heating device 7 is reduced in order to allow a recrystallization, then a temperature curve sets in, as shown in FIG. 2 of the present invention at the time t2. A detailed description of this temperature profile can be found in the description of the patent application ⁇ cf. S.3 / Z.24 - S4./Z.20, S.4 / Z.28 - S.5 / Z.3 ⁇ . However, this temperature profile is opposite to the temperature profile of step c) of the present invention.
  • German Auslegeschrift 1521465 and Offenlegungsschrift 2536174 describe carrier plates and foreign substrates which are heated by direct current passage or by a mounted on the underside of the carrier plate heat source.
  • measure c) of the invention it is not explicitly mentioned in these documents because the positive influence on the crystallization was not known. This also explains the fact that it is expressly mentioned in these documents that either the deposition of the thin layer from the gas phase or the annealing of the thin layer takes place in each case below the melting temperature of the thin layer. It follows that measures b) and c) of the invention can not be fulfilled simultaneously.
  • Measure b) is, however, a prerequisite for the fact that the positive influence of measure c) on the crystallization at all comes into play.
  • the melting temperature of the foreign substrate should be higher than that of the semiconductor thin film to prevent penetration and mixing of the semiconductor material with the foreign substrate but this does not necessarily have to be necessary. Therefore, iron, titanium, chromium, molybdenum or alloys of these substances are particularly suitable for economic reasons as metal for the foreign substrate.
  • the surface of the foreign substrate can be planar or curved.
  • the invention is not limited to thin films of a particular semiconductor material.
  • ternary semiconductors such as e.g. Copper indium diselenide.
  • binary and ternary semiconductor materials may undergo segregation during the fusing process, which may limit the applicability of the process to these semiconductors.
  • a further advantageous measure in the context of the invention is the application of a plurality of superimposed semiconductor thin layers, wherein each semiconductor thin layer may consist of different semiconductor material or different doping. This can be advantageous in particular for the production of semiconductor thin films of different doping or for the production of tandem solar cells.
  • measures a) to c) of the invention There are basically two ways to apply the measures a) to c) of the invention.
  • the first possibility is to apply the measures a) to c) of the invention separately for each semiconductor thin film. That is, one applies a first semiconductor thin film, for example by means of deposition from the gas phase, to the foreign substrate and performs the measures b) and c). Then, a second semiconductor thin film is applied to the first thin film prepared according to the measures a) to c), and the measures b) and c) are repeated for the second thin film. These steps are repeated for each additional applied semiconductor thin film.
  • tandem solar cells it is common for the production of tandem solar cells to produce the lowermost thin films of silicon, and to produce higher-lying thin films of a semiconductor material having a higher band gap, for example, aluminum antimonide (melting temperature 1050 ° C., band gap 1.6 eV) or gallium arsenide (Melting temperature 1238 ° C, band gap 1.4 eV).
  • the second possibility is to apply the measures a) to c) of the invention for all applied semiconductor thin films together. This means that one after the other several thin layers, for example by means of deposition from the gas phase, on the foreign substrate on. Then, the temperature of the foreign substrate is set so high that all applied thin films are melted together.
  • the temperature of the foreign substrate is slowly lowered so that first the uppermost thin film is solidified, then the underlying thin film, then the next lower-lying thin film, etc., to the lowermost thin film.
  • This possibility can be particularly favorable if the thin layers consist of the same semiconductor material but are provided with different doping, or if higher layers consist of semiconductor material whose melting temperature Tel is below the melting temperature Tc2 of the semiconductor material of deeper layers, ie if Tel ⁇ Tc2 ,
  • the doping of the semiconductor thin films is usually carried out by means of deposition from the gas phase of a reaction gas containing the dopant.
  • a reaction gas containing the dopant e.g. Phosphine or ammonia
  • p-doping e.g. Diborane.
  • gases are mixed in the appropriate concentration of the carrier gases and the reaction gases containing the semiconductor materials.
  • graphite foils Prior to coating with semiconductor material, argon gas or hydrogen gas may be heated at elevated temperature, e.g. 900 ° C, to flow over the graphite foil to improve the surface quality of the graphite foil. It may also be advantageous to provide the graphite foil with a highly doped intermediate layer of silicon carbide (SiC). On the one hand, this intermediate layer ensures the electrical contact between silicon thin film and graphite foil, and on the other hand prevents the penetration or diffusion of later-applied semiconductor material into the graphite foil. For producing this Zwichen für of SiC, various methods are known, e.g. the method described in German Offenlegungsschrift 2536174. Analogously, amorphous boundary layers, which form on cooling at the interface with the master substrate or between different thin layers, can be highly doped in order to ensure electrical contact between the layers.
  • a high quality SiC thin film may also be formed by a CVD method followed by annealing the deposited layer at high temperature, e.g. above 1350 ° C, produce.
  • high temperature e.g. above 1350 ° C
  • the homogeneity of the deposited layer must differ as little as possible from the stoichiometric mixing ratio 1: 1 everywhere
  • SiC single crystals of a SiC thin film can be formed by post-diffusing Si atoms to the surface through an already formed SiC film.
  • the Si atoms can be replaced by a max. Diffuse 10-20 nm thick SiC layer through.
  • This property also makes it possible to heal crystal defects by annealing at high temperatures.
  • Measure h) is intended to prevent Si atoms from having to travel more than 10-20 nm during diffusion in order to compensate for slight local fluctuations in homogeneity and to heal crystal defects.
  • Measure h) can be achieved by suitably adjusting the mixing ratio of the reaction gases used in a CVD method for silicon and carbon, for example, silane and propane.
  • a SiC thin film on a Si thin film can be produced tandem solar cells made of silicon and silicon carbide.
  • a SiC thin film By the above-described diffusion barrier of silicon through a SiC thin film prevents mixing of silicon thin film and SiC thin film, even above the melting temperature of silicon.
  • the forming amorphous intermediate layer at the interface of Si thin film and SiC thin film serves to compensate for the material stresses that arise due to the different thermal expansion coefficients of both layers during cooling.
  • This intermediate layer can also be highly doped to ensure electrical contact between the SiC thin film and the Si thin film.
  • this amorphous SiC thin film is very well permeable to the longer wavelength light absorbed in the Si thin film.
  • the temperature of the semiconductor thin layer it may be necessary, depending on the semiconductor material, for the temperature of the semiconductor thin layer to be lowered as quickly as possible to normal temperature or actively cooled in order to prevent segregation or segregation of certain elements of the semiconductor material.
  • FIG. 3 and Fig. 4 show a further advantageous in the context of the invention measure.
  • a serving as a foreign substrate and electrically conductive film 14 extends by means of a suitable support structure on several levels parallel to each other.
  • Fig. 3 shows the side view of the support frame
  • Fig. 4 shows the cross section.
  • the support framework should advantageously be as light as possible and dimensionally stable over the entire temperature range, for example between 0 and 2000 ° C, to allow rapid and homogeneous heating and cooling.
  • the support frame consists of U-rails 17, which are made of carbon fiber.
  • the U-rails 17 are electrically insulated from the next higher and lower U-rails and the conductive foil 14 by means of thin plates 15 made of ceramic and thin slats 16 made of ceramic.
  • the strips 15 and U-rails 17 may advantageously also have cross braces in order to additionally support the film 14. It is also possible to subdivide the film 14 into several segments, eg a separate film for each level, and to connect each segment separately to an electrical heating source. Since, when lowering the temperature by measure c) of the invention, the heat always flows from the interior of the support frame to its outer sides, the temperature decreases accordingly from the interior of the support frame to the outside. This has the consequence that when lowering the temperature, the edges of the support frame and thus the graphite foil may have a slightly lower temperature than inside and thus the solidification resp.
  • FIGS. 5 and 6 show the side view of the support frame with such reduced to the support points 50 U-rails and ceramic strips.
  • the electrically conductive film merely as a heating source, and to take another film as a foreign substrate for the coating. If the serving as a foreign substrate film is also electrically conductive, the films must be electrically isolated from each other by means of another thin ceramic layer. Further measures may be required if penetration of the reaction gases between the films and the insulating layers is to be avoided.
  • Fig. 7 shows the cross section of a cylindrical CVD reactor which is designed for high temperatures and for receiving a carrier framework as described above.
  • the reactor consists of a cylinder jacket 30 of a steel alloy, a thermally insulating ceramic shell 31, an additionally thermally insulating layer of ceramic fleece 32, and a housing 33 made of thin-walled ceramic plates, which serves for shaping the ceramic fleece 32.
  • the cavity 34 with a rectangular cross-section serves to receive a support frame as described above, wherein the cross-sectional area of the cavity 34 and the cross-sectional area of the support frame should advantageously be matched as closely as possible.
  • Fig. 8 shows the same cylindrical CVD reactor with the carrier framework shown in Fig. 4, which is inserted into the cavity 34 of the CVD reactor.
  • reaction and carrier gases are admitted in a certain amount and until reaching a certain pressure in the reactor;
  • the deposition is carried out from the gas phase, wherein during the deposition, the inlets and outlets of the reactor are closed;
  • the residual gases are discharged from the reactor or discharged.
  • the pressure in the CVD reactor by decomposition of the reaction gases in other gases may continue to increase, for example, silane in hydrogen according to SiH 4 -> Si + 2 H. 2 twice.
  • the cylinder jacket 30 of the CVD reactor must be dimensioned accordingly.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Durch die Erfindung wird ein Verfahren vorgeschlagen, mit dem die durchschnittliche Einkristallgröße, insbesondere der Durchmesser der Einkristalle, in einer auf einem Fremdsubstrat aufgetragenen Halbleiterdünnschicht um eine Größenordnung gegenüber bisherigen Verfahren erhöht werden kann. Das Verfahren ist dadurch gekennzeichnet, dass in einem ersten Schritt eine dünne Halbleiterschicht auf das Fremdsubstrat aufgetragen wird. Dann wird das Fremdsubstrat wird so stark beheizt, dass die Halbleiterdünnschicht schmilzt. Anschließend wird die Temperatur langsam bis unter die Schmelztemperatur des Halbleitermaterials gesenkt, wobei während des Abkühlvorgangs das Fremdsubstrat derart beheizt, dass die Temperatur, ausgehend von der Oberfläche des Fremdsubstrats, in vertikaler Richtung quer durch die Halbleiterdünnschicht bis zur Oberfläche der Dünnschicht stetig abnimmt. Dadurch wird gewährleistet, dass die Dünnschicht beim langsamen Senken der Temperatur bis unter die Schmelztemperatur der Halbleiterdünnschicht in entgegengesetzter Richtung kristallisiert bzw. erstarrt. D.h. zuerst kristallisieren die Atomlagen unmittelbar an der freiliegenden Oberfläche der Dünnschicht, dann die nächst tiefer gelegen Atomlagen, usw., bis dass zu allerletzt die Atomlagen in direkter Nähe zur Oberfläche des Fremdsubstrats kristallisieren. Dabei können die Atomlagen unmittelbar an der freiliegenden Oberfläche der Dünnschicht sich beim Kristallisieren ungestört frei ausrichten, wodurch die Bildung großflächiger und einige Atomlagen dicker Einkristalle gefördert wird. Diese dienen dann als Wachstumskeime für die nächst tiefer gelegenen Atomlagen derart, dass diese großflächigen Einkristalle in der Dicke in Richtung zur Oberfläche des Fremdsubstrats wachsen. Lediglich die Atomlagen in unmittelbarer Nähe zur Oberfläche des Fremdsubstrats werden beim Kristallisieren gestört und entarten zu einer amorphen oder polykristallinen Grenzschicht. Um den oben erwähnten Temperaturverlauf quer durch die Dünnschicht zu gewährleisten, muss als Heizart zwingend entweder eine planar an der Unterseite des Fremdsubstrats angebrachte Heizquelle oder eine Erhitzung des Fremdsubstrats durch elektrischen Stromdurchgang gewählt werden. Das Verfahren eignet sich insbesondere zur Herstellung von hocheffizienten Dünnschichtsolarzellen. Das Verfahren ist ebenfalls für ein hochqualitatives Tempern von Hochtemperaturhalbleiterdünnschichten geeignet.

Description

Verfahren zum Herstellen von Halbleiterdünnschichten
auf Fremdsubstraten.
Das Hauptziel bei der Herstellung von Halbleiterdünnschichten auf Fremdsubstraten wie z.B. Metall, Glas, Keramik oder Graphit, besteht darin, eine Dünnschicht mit möglichst großen Halbleitereinkristallen herzustellen. Die Größe, d.h. der Durchmesser und die Dicke, der Halbleitereinkristalle bestimmt maßgeblich die Qualität der Dünnschicht, insbesondere bei Dünnschichtsolarzellen, wo die Einkristallgröße einen direkten Einfluß auf den Wirkungsgrad der Solarzellen hat.
Die unterschiedliche Kristallstruktur von Fremdsubstrat und Halbleiter hat die Tendenz, die Bildung bzw. das Wachstum möglichst großer Halbleitereinkristalle in der Dünnschicht zu stören. Ein geeignetes Herstellungsverfahren muß daher diesen negativen Einfluß möglichst gering halten.
Bisherige Verfahren bestehen meist darin, durch ein PVD- (Physical Vapor Deposition), CVD- (Chemical Vapor Deposition) oder PECVD (Physically Enhanced CVD) Verfahren polykristallines Halbleitermaterial auf das Fremdsubstrat aufzutragen und anschließend durch ein Zonenschmelzverfahren oder durch ein Ausheilen (Tempern) der Dünnschicht bei erhöhter Temperatur, die durchschnittliche Einkristallgröße der Dünnschicht zu verbesssern. Trotz intensiver Forschung konnte keines dieser Verfahren bisher eine durchschnittliche Einkristallgröße erreichen, die über einige mm Durchmesser und ca. 50 μηι Dicke hinausgeht.
Durch die Erfindung wird ein Verfahren vorgeschlagen, mit dem die durchschnittliche Einkristallgröße, insbesondere der Durchmesser der Einkristalle, in der Dünnschicht auf wirtschaftliche Weise um eine Größenordnung erhöht werden kann.
Das erfindungsgemäße Verfahren ist gekennzeichnet durch die Kombinationn folgender Maßnahmen :
a) auf ein Fremdsubstrat wird eine dünne Schicht polykristallinen Halbleitermaterials aufgebracht;
b) das Fremdsubstrat wird so stark beheizt, dass die Halbleiterdünnschicht schmilzt bei einer Temperatur, die über der Schmelztemperatur der Halbleiterdünnschicht liegt, woraufhin die Temperatur langsam bis unter die Schmelztemperatur der Halbleiterdünnschicht und bis zum Erstarren der Halbleiterdünnschicht gesenkt wird, und anschließend weiter bis auf Normaltemperatur gesenkt wird;
c) während des Absenkens der Temperatur bis unter die Schmelztemperatur der Halbleiterdünnschicht wird das Fremdsubstrat derart beheizt, dass die Temperatur, ausgehend von der Kontaktfläche des Fremdsubstrats mit der Dünnschicht, in vertikaler Richtung quer durch die Halbleiterdünnschicht bis zur Oberfläche der Dünnschicht stetig abnimmt.
Maßnahme c) ist für die Bildung möglichst großer Einkristalle ausschlaggebend. Dadurch, dass die Temperatur, ausgehend von der Kontaktfläche des Fremdsubstrats mit der Dünnschicht, in vertikaler Richtung quer durch die Halbleiterdünnschicht bis zu Oberfläche der Dünnschicht stetig abnimmt, wird gewährleistet, dass die Dünnschicht beim langsamen Senken der Temperatur bis unter die Schmelztemperatur der Halbleiterdünnschicht in entgegengesetzter Richtung kristallisiert bzw. erstarrt. D.h. zuerst kristallisieren die Atomlagen unmittelbar an der freiliegenden Oberfläche der Dünnschicht, dann die nächst tiefer gelegen Atomlagen, usw. , bis dass zu allerletzt die Atomlagen in direkter Nähe zur Kontaktfläche mit dem Fremdsubstrat kristallisieren. Dabei können die Atomlagen unmittelbar an der freiliegenden Oberfläche der Dünnschicht sich beim Kristallisieren ungestört frei ausrichten, wodurch die Bildung großflächiger und einige Atomlagen dicker Einkristalle gefördert wird. Diese dienen dann als Wachstumskeime für die nächst tiefer gelegenen Atomlagen derart, dass diese großflächigen Einkristalle in der Dicke in Richtung zur Kontaktfläche mit dem Fremdsubstrat wachsen. Lediglich die Atomlagen in unmittelbarer Nähe zur Kontaktfläche mit dem Fremdsubstrat werden beim Kristallisieren gestört und entarten zu einer amorphen oder polykristallinen Grenzschicht. Ein langsames Absenken der Temperatur bis unter die Schmelztemperatur des Halbleitermaterials wird durch eine entsprechende Reduzierung der Heizleistung erreicht und gewährleistet.
Fig. 1 zeigt den in Maßnahme c) der Erfindung beschriebenen Temperaturverlauf über der Koordinate x quer durch die Halbleiterdünnschicht 20 zu einem Zeitpunkt tl, wo die gesamte Halbleiterdünnschicht geschmolzen ist, sowie zu einem späteren Zeitpunkt t2 während des langsamen Absenkens der Temperatur T bis leicht unter die Schmelztemperatur Tc, wo die Oberfläche der Dünnschicht zu erstarren beginnt. Gezeigt ist ebenfalls die Wachstumsrichtung 12 der Einkristalle, von der Oberfläche aus in Richtung des Fremdsubstrats 30. Die Kristallisationsfront 10 teilt die Halbleiterdünnschicht 20 beim Absenken der Temperatur in zwei Bereiche ein : in einen erstarrten monokristallinen Bereich 25 und in den restlichen noch flüssigen Bereich der Halbleiterdünnschicht.
Maßnahme c) der Erfindung erfordert zwingend, dass die Temperatur des Fremdsubstrats beim Abkühlen stets höher ist als die Temperatur der Dünnschicht. Es bestehen grundsätzlich zwei Möglichkeiten, dies zu erreichen :
1. Falls das Fremdsubstrat aus einer dünnen Platte oder Folie besteht und einseitig mit einer Dünnschicht beschichtet wird, so kann dies nur dadurch erreicht werden, dass eine Heizquelle planar direkt an der unbeschichteten Oberfläche des Fremdsubstrats angebracht wird, oder dadurch, dass das Fremdsubstrat durch direkten elektrischen Stromdurchgang erhitzt wird.
2. Falls das Fremdsubstrat aus einer dünnen Platte oder Folie besteht und beidseitig beschichtet wird oder das Fremdsubstrat aus einem Voll- oder Hohlkörper mit nur einer äußeren Oberfläche besteht, z.B. einer Kugel, so kann man dies erreichen, indem man durch eine Heizquelle die Wärme von außen auf das Fremdsubstrat und die Dünnschicht aufprägt. Sobald die gewünschte Temperatur erreicht ist, kann man die Heizleistzung reduzieren. Beim Abkühlen stellt sich dann ein Temperaturverlauf quer durch die Dünnschicht ein, welcher Maßnahme c) der Erfindung erfüllt.
Die Anordnung unter 2. wurde bisher nicht in der Literatur beschrieben oder durch eine entsprechende Apparatur realisiert. Alle bisherige in der Literatur beschriebene Verfahren beziehen sich daher auf einseitig beschichtete Fremdsubstrate und sind dadurch gekennzeichnet, dass Maßnahme b) und c) der Erfindung nie zu demselben Zeitpunkt erfüllt sind. Maßnahme c) der Erfindung kann nicht erfüllt sein, wenn die Heiz- oder Wärmequelle die Wärme von außen auf die Dünnschicht einprägt oder überträgt, z.B. bei Hochfrequenzheizung, Induktionsheizung, Widerstandsheizung und Zonenschmelzverfahren, ebenso in zylindrischen CVD-Reaktoren durch eine Beheizung der Reaktorwand (Hot Wall Reaktor). Bei diesen Heizarten ist beim Aufheizen die meist gashaltige Umgebung auf einer höheren Temperatur als die Halbleiterdünnschicht und das Fremdsubstrat. Wird dann zum Abkühlen die Heizleistung reduziert, so kehrt sich das Temperaturgefälle um, d.h. die Temperatur nimmt vom Innern der Dünnschicht in Richtung der freiliegenden Oberfläche der Dünnschicht und in Richtung des Fremdsubstrats stetig ab. Die Folge ist, dass beim Senken der Temperatur bis unter die Schmelztemperatur der Halbleiterdünnschicht zuerst die Atomlagen an der freiliegenden Oberfläche der Dünnschicht und gleichzeitig in Nähe zum Fremdsubstrat kristallisieren bzw. erstarren. D.h. die Wachstumsrichtung der Kristalle geht gleichzeitig von der freiliegenden Oberfläche der Dünnschicht und von der Kontaktfläche des Fremdsubstrats mit der Dünnschicht aus in Richtung zum Innern der Dünnschicht. Es stellen sich somit zwei Kristallisationsfronten in Richtung zum Innern der Dünnschicht ein, die beim Abkühlen aufeinander treffen und die Dünnschicht in zwei Bereiche mit unterschiedllicher Kristallstruktur einteilen. Die Kristalle, welche sich zuerst in der unmittelbaren Nähe zum Fremdsubstrat bilden werden beim Wachsen durch das Fremdsubstrat gestört und bilden kleinflächige Einkristalle, welche in der Dicke in Richtung zum Innern der Dünnschicht wachsen, nicht aber in der Fläche. Es resultiert eine polykristalline Kristallstruktur in diesem Bereich der Dünnschicht. Die Kristalle, die sich zuerst an der freiliegenden Oberfläche der Dünnschicht bilden und in Richtung zum Innern der Dünnschicht wachsen, bilden dagegen, wie weiter oben beschrieben, einen Bereich der Dünnschicht wo die Kristalle ungehindert in der Fläche und in der Dicke waschsen können. Das Ergebnis ist eine eher einkristalline Struktur der Dünnschicht in diesem Bereich. Meistens ist der Bereich mit der polykristallinen Kristallstruktur der Dünnschicht wesentlich dicker als der Bereich mit der einkristalliner Struktur. Oft erstreckt sich der Bereich mit der polykristallinen Struktur über die gesamte Dicke der Dünnschicht, da das Fremdsubstrat die Wärme wesentlich schneller ableitet als die freiliegende Oberfläche der Dünnschicht und damit die Kristallisationsgeschwindigkeit vom Fremdsubstrat aus in Richtung zum Innern der Dünnschicht beschleunigt.
Auch beim 'String Ribbon' Verfahren der Firma Evergreen Solar ist die Maßnahme c) der Erfindung nicht erfüllt, weil beim Herausziehen der Folien aus dem flüssigen Siliciumbad die Folien nur einseitig beschichtet sind und sich daher beim Abkühlen ein ähnlicher Kristallisationsvorgang und Temperaturverlauf einstellt, wie im vorherigen Abschnitt beschrieben. Gleiches gilt für Verfahren, wo eine Substratfolie oder Platte an der Unterseite eines flüssigen Siliciumbades in horizontaler Richtung hindurchgezogen und damit eine dünne flüssige Silliciumschicht auf die Folie aufgetragen wird.
Fig. 2 zeigt den für die erwähnten bisherigen Verfahren typischen Temperaturverlauf über der Koordinate x quer durch die Halbleiterdünnschicht 20, die zwei Kristallistionsrichtungen 12 und 13, die zwei Kristallisationsfronten 10 und 11, und die zwei Bereiche 25 und 27 mit unterschiedlicher Kristallstruktur, zu einem Zeitpunkt tl wo die gesamte Halbleiterdünnschicht geschmolzen ist, sowie zu einem späteren Zeitpunkt t2 während des langsamen Absenkens der Temperatur T bis leicht unter die Schmelztemperatur Tc, wo die Dünnschicht an der Grenze zum Fremdsubstrat und gleichzeitig an der freiliegenden Oberfläche der Dünnschicht zu erstarren beginnt.
Folglich erwähnt keines der bisherigen Verfahren die Maßnahme c) der Erfindung, und ebenfalls nicht zusammen mit Maßnahme b). Die deutsche Patentschrift 1 223 951 beinhaltet zwar die Maßnahmen a) und b), Maßnahme c) ist aber nicht erwähnt. Es wird lediglich die Erhitzung der Dünnschicht bis zum Schmelzen erwähnt, nicht aber die Richtung in der die Dünnschicht kristallisiert bzw. erstarrt. Die Zeilen 47-54 auf Seite 4 der Beschreibung erwähnen eine Hochfrequenzerhitzung des Trägermaterials, wobei der Träger auf einem Graphitblock gehaltert ist und die Erhitzung der Schicht allmählich von einem Rand zum anderen erfolgt. Da der Graphitblock gut elektrisch und wärme leitend ist, kann ein Zonenschmelzen lokal von einem Rand zum anderen nicht durch Übertragen der Hitze vom Graphitblock aus auf die Dünnschicht erfolgen, sondern nur dann, wenn die Hitze gezielt lokal von oberhalb der freilliegenden Oberfläche der Dünnschicht auf die Dünnschicht einwirkt. Der Graphitblock dient dabei eher als Elektrode für die Hochfrequenzheizung. Dies bewirkt aber, wie oben erläutert, dass die Oberfläche der Halbleiterdünnschicht beim Abkühlen stets auf einer höheren Temperatur ist als die Oberfläche des Trägermaterials, also konträr zur Maßnahme c) der Erfindung.
Die deutsche Patentschrift DE 41 40 555 A1 beinhaltet eine Anordnung von zwei Heizquellen 6 und 7 zum Aufheizen einer Halbleiterdünnschicht auf einem Substrat, wobei die Heizquelle 6 unterhalb und die Heizquelle 7 oberhalb des Substrats resp. der Halbleiterdünnschicht angebracht ist. Aus der Beschreibung der Anordnung in dieser Schrift ist eindeutig abzuleiten, dass der Temperaturverlauf gemäß Schritt c) der vorliegenden Erfindung nicht durch die beschriebene Vorgehensweise in dieser Schrift erreicht werden kann. Dazu wird folgende Stelle in der Beschreibung von Schrift (1) herangezogen {vgl. (1) Sp.7 / Z.2 -34} :
' Zuerst wird, wie in Fig. 1(b) gezeigt, die Unterlage 2 durch eine erste Heizeinrichtung 6 ... auf den Schmelzpunkt oder darüber aufgeheizt. ... Dann wird, wie in Fig. 1(b) gezeigt, die Halbleiterschicht 1 durch eine zweite Heizeinrichtung 7 ... aufgeheizt, um geschmolzen und rekristallisiert zu werden und das aufgeschmolzene Gebiet wird bewegt, um entsprechend der Bewegung der zweiten Heizeinrichtung aufeinanderfolgend die gesamte Halbleiterschicht aufzuschmelzen und zu rekristallisieren ' . Daraus ist folgendes eindeutig ableitbar :
1. Heizeinrichtung 6 wird nicht dazu verwendet um die Halbleiterschicht 1 aufzuschmelzen und zu rekristallisieren, sondern alleine Heizeinrichtung 7 dient diesem Zweck
2. Heizeinrichtung 6 dient lediglich dazu, während dem Aufschmelzen und der Rekristallisation der Halbleiterschicht 1 die Unterlage 2 im geschmolzenem Zustand zu halten, und zwar auf einer Temperatur welche unterhalb der Schmelztemperatur der Halbleiterschicht 1 liegt, damit keine Spannungen und Unebenheiten während der Rekristallisation in der Halbeiterschicht 1 entstehen und die Gleichförmigkeit der Temperatur in der Halbleiterschicht während der Rekristallisation verbessert wird {vgl. (l) Sp.5 / Z.46 -54}
3. Da die Heizeinrichtung 7 aber gemäß Fig. 1(b) die Wärme von oben auf die Halbleiterschicht 1 aufprägt, folgt damit aus vorigen Punkten 1. und 2. mittels elementarer Wärmeleitungsgesetzen, dass sich beim Aufschmelzen der Halbleiterschicht 1 ein Temperaturverlauf von der Platte 11 aus in Richtung der Unterlage 2 qualitativ so einstellt, wie in Fig. 2 der vorliegenden Erfindung zum Zeitpunkt tl dargestellt. Wird die Heizleistung der Heizeinrichtung 7 zurückgefahren um eine Rekristallisation zu ermöglichen, dann stellt sich ein Temperaturverlauf ein wie in Fig. 2 der vorliegenden Erfindung zum Zeitpunkt t2 dargestellt. Eine detaillierte Beschreibung dieses Temperaturverlaufs ist in der Beschreibung der Patentanmeldung zu finden {vgl. S.3/Z.24 - S4./Z.20, S.4/Z.28 - S.5/Z.3}. Dieser Temperaturverlauf ist aber entgegengesetzt zum Temperaturverlauf von Schritt c) der vorliegenden Erfindung.
Die deutsche Auslegeschrift 1521465 und Offenlegungsschrift 2536174 beschreiben Trägerplatten und Fremdsubstrate welche durch direkten Stromdurchgang oder durch eine an der Unterseite der Trägerplatte angebrachten Heizquelle geheizt werden. Der durch Maßnahme c) der Erfindung gewährleistete Temperaturverlauf durch die Dünnschicht ist damit zwar erfüllt, ist aber in diesen Schriften nicht explizit erwähnt weil der positive Einfluß auf die Kristallisation nicht bekannt war. Das erklärt auch die Tatsache, dass in diesen Schriften ausdrücklich erwähnt wird, daß entweder die Abscheidung der Dünnschicht aus der Gasphase oder das Tempern der Dünnschicht jeweils unterhalb der Schmelztemperatur der Dünnschicht erfolgt. Daraus folgt, dass die Maßnahmen b) und c) der Erfindung nicht gleichzeitig erfüllt sein können. Maßnahme b) ist aber Voraussetzung dafür, dass der positive Einfluß von Maßnahme c) auf die Kristallisation überhaupt zum Tragen kommt. Gleiches gilt für alle bisherigen Herstellungsverfahren, welche in Hot Wall Reaktoren durchgeführt werden. Im Rahmen der Erfindung eignen sich als Fremdsubstrate dünnwandige Platten, Bleche oder Folien aus Keramik, Glas, Graphit oder Metall, wobei die Schmelztemperatur des Fremdsubstrats höher sein sollte als die der Halbleiterdünnschicht, um ein Eindringen und Vermischen des Halbleitermaterials mit dem Fremdsubstrat zu verhindern, wobei dies aber nicht unbedingt erforderlich sein muss. Als Metall für das Fremdsubstrat eignen sich daher insbesondere aus wirtschaftlichen Gründen Eisen, Titan, Chrom, Molybdän oder Legierungen dieser Stoffe. Die Oberfläche des Fremdsubstrats kann dabei planar oder gewölbt sein.
Die Erfindung ist nicht auf Dünnschichten aus einem bestimmten Halbleitermaterial beschränkt. Aus wirtschaftlichen Gründen eignen sich insbesondere Silicium, Siliciumcarbid, III-V Halbleiter wie z.B. Aluminiumantimonid, oder ternäre Halbleiter wie z.B. Kupferindiumdiselenid. Allerdings kann es bei binären und ternären Halbleitermaterialien während des Schmelzvorgangs zu einer Segregation bzw. Entmischung der Elemente kommen, welches die Anwendbarkeit des Verfahrens für diese Halbleiter einschränken kann.
Eine weitere vorteilhafte Maßnahme im Rahmen der Erfindung ist das Aufbringen mehrerer aufeinanderliegender Halbleiterdünnschichten, wobei jede Halbleiterdünnschicht aus verschiedenem Halbleitermaterial oder unterschiedlicher Dotierung bestehen kann. Dies kann insbesondere zur Herstellung von Halbleiterdünnschichten unterschiedlicher Dotierung oder zur Herstellung von Tandem-Solarzellen vorteilhaft sein. Dabei bestehen grundsätzlich zwei Möglichkeiten, die Maßnahmen a) bis c) der Erfindung anzuwenden.
Die erste Möglichkeit besteht darin, die Maßnahmen a) bis c) der Erfindung für jede Halbleiterdünnschicht getrennt anzuwenden. D.h. man trägt eine erste Halbleiterdünnschicht, z.B. mittels Abscheidung aus der Gasphase, auf das Fremdsubstrat auf und führt die Maßnahme b) und c) durch. Dann trägt man eine zweite Halbleiterdünnschicht auf die erste gemäß den Maßnahmen a) bis c) hergestellten Dünnschicht auf und wiederholt die Maßnahmen b) und c) für die zweite Dünnschicht. Diese Schritte werden für jede weitere aufgetragene Halbleiterdünnschicht wiederholt. In diesem Fall ist es zur Herstellung von Tandem-Solarzellen üblich, die untersten Dünnschichten aus Silicium herzustellen, und weiter oben gelegene Dünnschichten aus einem Halbleitermaterial herzustellen, welches eine höhere Bandlücke aufweist, z.B. Aluminiumantimonid (Schmelztemperatur 1050 °C, Bandlücke 1.6 eV) oder Galliumarsenid (Schmelztemperatur 1238 °C, Bandlücke 1.4 eV). Die zweite Möglichkeit besteht darin, die Maßnahmen a) bis c) der Erfindung für alle aufgetragenen Halbleiterdünnschichten zusammen anzuwenden. D.h. man trägt nacheindander mehrere Dünnschichten z.B. mittels Abscheidung aus der Gasphase, auf das Fremdsubstrat auf. Dann wird die Temperatur des Fremdsubstrats so hoch eingestellt, dass alle aufgetragenen Dünnschichten zusammen zum Schmelzen gebracht werden. Dann wird die Temperatur des Fremdsubstrats langsam gesenkt derart, daß zuerst die oberste Dünnschicht erstarrt, dann die darunter liegende Dünnschicht, dann die nächst tiefer gelegene Dünnschicht usw. bis zur untersten Dünnschicht. Diese Möglichkeit kann insbesondere dann voteilhaft sein, wenn die Dünnschichten aus demselben Halbleitermaterial bestehen aber mit unterschiedllicher Dotierung versehen sind, oder wenn höher gelegene Dünnschichten aus Halbleitermaterial bestehen, dessen Schmelztemperatur Tel unterhalb der Schmelztemperatur Tc2 des Halbleitermaterials tiefer gelegener Dünnschichten besteht, also wenn Tel < Tc2.
Die Dotierung der Halbleiterdünnschichten wird üblicherweise mittels Abscheidung aus der Gasphase eines den Dotierstoff enthaltenden Reaktionsgases vorgenommen. Für n-Dotierung können z.B. Phosphin oder Ammoniak verwendet werden, für p-Dotierung z.B. Diboran. Diese Gase werden in der entsprechenden Konzentration den Trägergasen und den Reaktionsgasen, welche die Halbleiterstoffe enthalten, beigemischt.
Zur Herstellung von Dünnschichten aus Silicium kann es im Rahmen der Erfindung vorteilhaft sein, als Fremdsubstrat Graphitfolien zu verwenden. Vor der Beschichtung mit Halbleitermaterial kann man Argon-Gas oder Wasserstoff-Gas bei erhöhter Temperatur, z.B. 900 °C, über die Graphitfolie strömen zu lassen um die Oberflächenqualität der Graphitfolie zu verbessern. Es kann ebenfalls vorteilhaft sein, die Graphitfolie mit einer hochdotierten Zwischenschicht aus Siliciumcarbid (SiC) zu versehen. Diese Zwischenschicht gewährleistet zum einen den elektrischen Kontakt zwischen Siliciumdünnschicht und Graphitfolie, und verhindert zum andern das Eindringen oder Eindiffundieren von später aufgetragenem Halbleitermaterial in die Graphitfolie. Zur Herstellung dieser Zwichenschicht aus SiC sind verschiedene Verfahren bekannt, z.B. das in der deutschen Offenlegungsschrift 2536174 beschriebene Verfahren. Analog kann man amorphe Grenzschichten, welche sich beim Abkühlen an der Grenzfläche zum Femdsubstrat oder zwischen verschiedenen Dünnschichten bilde, hochdotieren, um den elektrischen Kontakt zwischen den Schichten zu gewährleisten.
Nachdem eine oder mehrere übereinanderliegende Siliciumdünnschichten gemäß den Maßnahmen a) bis c) der Erfindung auf dem Fremdsubstrat, z.B. eine Graphitfolie, hergestellt worden sind, bietet es sich an, mittels Hetero-Epitaxie eine oder mehrere Dünnschichten aus SiC auf die oberste Siliciumdünnschicht aufwachsen zu lassen. Es besteht ebenfalls die Möglichkeit, eine erste Dünnschicht aus SiC mittels Heteroepitaxie auf die oberste Siliciumdünnschicht aufwachsen zu lassen, und jede weitere Dünnschicht aus SiC mittels Homo-Epitaxie aufwachsen zu lassen.
Alternativ zur Epitaxie kann man eine hochqualitative SiC-Dünnschicht auch durch ein CVD- Verfahren mit anschließendem Tempern der abgeschiedenen Schicht bei hoher Temperatur, z.B. oberhalb 1350 °C, herstellen. Um möglichst große SiC Einkristalle zu erhalten, werden folgende zwei Maßnahmen ergriffen :
g) das Tempern und der anschließende Abkühlvorgang muss die Maßnahme c) der Erfindung erfüllen
h) die Homogeneität der abgeschiedenen Schicht muss überall möglichst wenig vom stöchiometrischen Mischverhältnis 1 : 1 abweichen
Durch Analyse der Hetero-Epitaxie von SiC -Dünnschichten auf Si-Substraten ist bekannt, dass SiC-Einkristalle einer SiC-Dünnschicht durch Nach-Diffundieren von Si-Atomen an die Oberfläche durch eine bereits gebildete SiC-Schicht entstehen können. Dabei können die Si- Atome durch eine max. 10-20 nm dicke SiC-Schicht hindurch diffundieren. Diese Eigenschaft ermöglicht es ebenfalls, Kristalldefekte durch Tempern bei hohen Temperaturen auszuheilen. Maßnahme h) soll verhindern, dass Si- Atome beim Tempern mehr als 10-20 nm Wegstrecke durch Diffusion zurücklegen müssen um leichte lokale Schwankungen in der Homogeneität ausgleichen und Kristalldefekte ausheilen zu können. Maßnahme h) kann erreicht werden, indem man das Mischverhältnis der bei einem CVD-Verfahren benutzten Reaktionsgase für Silicium und Kohlenstoff, z.B. Silan und Propan, geeignet einstellt. Gute Ergebnisse erzielt man z.B. mit einem Mischverhältnis von Silan zu Propan von 4 Si-Atomen zu 6 C-Atomen. Durch Maßnahme g) wird ein ungestörtes Wachsen und Ausrichten der SiC-Einkristalle von der Oberfläche der Dünnschicht aus in Richtung Fremdsubstrat begünstigt. Wie bereits oben erklärt, wird das Kristallwachstum in unmittelbarer Nähe der Grenzfläche zur Silicium-Substrat gestört, so dass sich dort eine dünne amorphe Grenzschicht aus SiC bildet. Bisherige Verfahren und kommerziell erhältliche Öfen zum Tempern von SiC-Dünnschichten auf planaren Fremdsubstraten benutzen meistens Induktionsheizung. Wie oben erläutert, kann aber für diese Heizart, wegen der einseitigen Beschichtung des Fremdbsubstrats, die Maßnahme c) und g) der Erfindung beim Abkühlen nicht erfüllt sein. Das vorher beschriebene Verfahren zur Herstellung von SiC- Dünnschichten läßt sich unverändert auf andere Halbleitermaterialien mit hoher Schmelztemperatur anwenden, wie z.B. Aluminiumphosphid oder Aluminiumnitrid.
Durch das Aufbringen einer SiC-Dünnschicht auf einer Si-Dünnschicht kann man Tandem- Solarzellen aus Silicium und Siliciumcarbid herstellen. Durch die vorhin beschriebene Diffusionsbarriere von Silicium durch eine SiC-Dünnschicht verhindert ein Vermischen von Silicium-Dünnschicht und SiC-Dünnschicht, selbst oberhalb der Schmelztemperatur von Silicium. Die sich bildende amorphe Zwischenschicht an der Grenzfläche von Si-Dünnschicht und SiC-Dünnschicht dient dabei zweckmäßig zum Ausgleich der Materialspannungen, die aufgrund der unterschiedlichen Temperaturausdehnungskoeffizienten beider Schichten beim Abkühlen entstehen. Diese Zwischenschicht kann außerdem hochdotiert werden um den elektrischen Kontakt zwischen der SiC-Dünnschicht und der Si-Dünnschicht zu gewährleisten. Desweiteren ist diese amorphe SiC-Dünnschicht für das in der Si-Dünnschicht absorbierte langwelligere Licht sehr gut durchlässig.
Prinzipiell kann man auf die Dünnschichten aus SiC weitere Dünnschichten aus einem Halbleitermaterial mit noch höherer Bandlücke aufbringen, z.B. aus Aluminiumnitrid.
Bezüglich der Maßnahme b) der Erfindung kann es, je nach Halbleitermaterial, erforderlich sein, dass die Temperatur der Halbleiterdünnschicht möglichst schnell auf Normaltemperatur gesenkt oder aktiv abgekühlt wird, um eine Segregation oder Entmischung bestimmter Elemente des Halbleitermaterials zu verhindern.
Fig. 3 und Fig. 4 zeigen eine weitere im Rahmen der Erfindung vorteilhafte Maßnahme. Eine als Fremdsubstrat dienende und elektrisch leitende Folie 14 verläuft mittels eines geeigneten Trägergerüsts auf mehreren Ebenen parallel übereinander. Fig. 3 zeigt die Seitenansicht des Trägergerüsts, Fig. 4 zeigt den Querschnitt. Das Trägergerüst sollte dabei vorteilhaft möglichst leicht und formstabil über den gesamten Temperaturbereich sein, z.B. zwischen 0 und 2000 °C, um eine schnelle und homogene Erhitzung und Abkühlung zu ermöglichen. Das Trägergerüst besteht dabei aus U-Schienen 17, welche aus Kohlefaser hergestellt sind. Die U-Schienen 17 sind gegenüber den nächst höher und tiefer gelegenen U-Schienen und gegenüber der leitenden Folie 14 mittels dünnen Platten 15 aus Keramik und mittels dünner Leisten 16 aus Keramik elektrisch isoliert. An Stelle der Platten 15 und der Leisten 16 kann man auch Keramikvlies verwenden. Zwischen zwei Ebenen des Trägergerüsts befindet sich jeweils ein Hohlraum 18. Die Leisten 15 und U-Schienen 17 können vorteilhaft auch Querverstrebungen haben, um die Folie 14 zusätzlich zu haltern. Es besteht ebenfalls die Möglichkeit, die Folie 14 in mehrere Segmente zu unterteilen, z.B. für jede Ebene eine getrennte Folie, und jedes Segment getrennt an eine elektrische Heizquelle anzuschließen. Da beim Absenken der Temperatur durch Maßnahme c) der Erfindung die Wärme stets vom Innern des Trägergerüsts zu dessen Außenseiten fließt, nimmt die Temperatur dementsprechend vom Innern des Trägergerüsts nach außen hin ab. Dies hat zur Folge, dass beim Absenken der Temperatur die Ränder des Trägergerüsts und damit auch der Graphitfolie eine geringfügig niedrigere Temperatur haben können als im Innern und damit die Erstarrung resp. die Kristallisation der Dünnschicht zuerst an den Rändern der Graphitfolie ansetzt und sich dann nach innen hin bewegt. Dadurch könnte die gemäß Fig. 3 und Fig. 4 an die Keramikleisten grenzenden Ränder der Graphitfolie die Kristallisation und damit die Kristallstruktur der Dünnschicht negativ beeinflussen. Um diesem Einfluß entgegenzuwirken, kann es erforderlich sein, wie in Fig. 5 und Fig. 6 gezeigt, die Keramikleisten 16 nur auf einige schmale Stützpunkte 50 zu reduzieren. Zusätzlich kann man die Schenkel der U-Schienen bis auf diese Auflagestützpunkte entfernen. Fig. 5 zeigt die Draufsicht von oben auf eine solche U- Schiene, wo die Schenkel bis auf jeweils drei Aufstützpunkte 50 entfernt worden sind. Fig. 6 zeigt die Seitenansicht des Trägergerüsts mit solchen auf die Stützpunkte 50 reduzierten U- Schienen und Keramikleisten.
Wie auch in der deutschen Auslegeschrift 1521465 beschrieben, besteht ebenfalls die Möglichkeit, die elektrisch leitende Folie lediglich als Heizquelle zu verwenden, und eine weitere Folie als Fremdsubstrat für die Beschichtung zu nehmen. Falls die als Fremdsubstrat dienende Folie ebenfalls elektrisch leitend ist, müssen die Folien mittels einer weiteren dünnen Keramikschicht elektrisch gegeneinander isoliert werden. Weitere Maßnahmen können erforderlich sein, falls ein Eindringen der Reaktionsgase zwischen den Folien und den Isolierschichten vermieden werden soll.
Die Verwendung des vorher beschriebenen Trägergerüsts, ermöglicht es, das zur Abscheidung aus der Gasphase zur Verfügung stehende Raumvolumen in einem zylindrischen Reaktionsgefäß, z.B. in einem zylindrischen CVD-Reaktor, besser auszunutzen und dabei die zur Verfügung stehende Oberfläche des zu beschichtenden Fremdsubstrats zu maximieren. Fig. 7 zeigt den Querschnitt eines zylindrischen CVD-Reaktors, welcher für hohe Temperaturen und zur Aufnahme eines wie vorher beschriebenen Trägergerüsts ausgelegt ist. Der Reaktor besteht aus einem Zylindermantel 30 einer Stahllegierung, einer thermisch isolierenden Keramikhülle 31, einer zusätzlich thermisch isolierenden Schicht aus Keramikvlies 32, und einem Gehäuse 33 aus dünnwandigen Keramikplatten, welcher zur Formgebung des Keramikvlies 32 dient. Der Hohlraum 34 mit rechteckigem Querschnitt dient zur Aufnahme eines wie vorher beschriebenen Trägergerüsts, wobei die Querschnittsfläche von Hohlraum 34 und die Querschnittsfläche des Trägergerüsts vorteilhaft möglichst genau aufeinander abgestimmt sein sollten. Zur Illustration zeigt Fig. 8 denselben zylindrischen CVD-Reaktor mit dem in Fig. 4 dargestellten Trägergerüst, welcher in den Hohlraum 34 des CVD-Reaktors eingesetzt ist. Durch die Verwendung eines solchen Trägergerüsts, wo die als Fremdsubstrat dienende Folie auf mehreren Ebenen übereinander verläuft, wird eine homogene Abscheidung von Halbleitermaterial aus der Gasphase durch Überströmen der Folie durch Reakions- und Trägergase sehr schwierig. Deshalb ist es in diesem Fall vorteilhaft, die Abscheidung durch Kombination folgender Maßnahmen durchzuführen :
d) vor der Abscheidung werden die Reaktions- und Trägergase in einer bestimmten Menge und bis zum Erreichen eines bestimmten Drucks in den Reaktor eingelassen;
e) anschließend wird die Abscheidung aus der Gasphase durchgeführt, wobei während der Abscheidung die Ein- und Auslässe des Reaktors geschlossen sind;
f) nach Beendigung der Abscheidung werden die Restgase aus dem Reaktor abgeführt bzw. ausgelassen.
Durch Maßnahme d) wird gewährleistet, dass sich alle sich zwischen den Ebenen des Trägergerüsts befindlichen Hohlräume homogen mit Reaktions- und Trägergase füllen. Durch Maßnahme e) wird gewährleistet, dass es während der Abscheidung zu keinen größeren Gasströmungen innerhalb und zwischen den Hohlräumen 18 des Trägergerüsts kommt. Dadurch verläuft die Abscheidung auf jeder Ebene und in jedem Hohlraum des Trägergerüsts homogen über die gesamte Oberfläche des Fremdsubstrats auf dieser Ebene. Die Menge des auf einer Ebene des Trägergerüsts abschiedenen Halbleitermaterials wird dabei vom Volumen des sich auf dieser Ebene befindlichen Hohlraums 18 und vom unter Maßnahme d) eingestellten Druck bestimmt. Der unter Maßnahme d) eingestellte Druck kann durchaus mehrere Bar über Atmosphärendruck betragen. Bei einer Abscheidung aus der Gasphase, z.B. bei 300-400 °C gemäß Maßnahme e), kann der Druck im CVD-Reaktor durch Zersetzung der Reaktionsgase in andere Gase weiter ansteigen, z.B. bei Silan in Wasserstoff gemäß SiH4— > Si + 2 H2 um das doppelte. Gemäß Fig. 7 muss der Zylindermantel 30 des CVD-Reaktors dementsprechend dimensioniert sein.

Claims

Patentansprüche :
1. Verfahren zum Herstellen von Halbleiterdünnschichten, gekennzeichnet durch die Kombination folgender Maßnahmen :
a) auf ein Fremdsubstrat wird eine dünne Schicht polykristallinen Halbleitermaterials aufgebracht;
b) das Fremdsubstrat wird so stark beheizt, dass die Halbleiterdünnschicht schmilzt bei einer Temperatur, die über der Schmelztemperatur der Halbleiterdünnschicht liegt, woraufhin die Temperatur langsam bis unter die Schmelztemperatur der Halbleiterdünnschicht und bis zum Erstarren der Halbleiterdünnschicht gesenkt wird, und anschließend weiter bis auf Normaltemperatur gesenkt wird;
c) während des Absenkens des Temperatur bis unter die Schmelztemperatur der Halbleiterdünnschicht wird das Fremdsubstrat derart beheizt, dass die Temperatur, ausgehend von der Kontaktfläche des Fremdsubstrats mit der Dünnschicht, in vertikaler Richtung quer durch die Halbleiterdünnschicht bis zur Oberfläche der Dünnschicht stetig abnimmt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Fremdsubstrat aus einer dünnwandigen Platte oder Folie mit einer planaren oder gewölbten Oberfläche besteht.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass das Fremdsubstrat vor dem Auftragen der dünnen Schicht polykristallinen Halbleitermaterials bereits mit einer Halbleiterdünnschicht versehen ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die übereinanderliegenden Halbleiterdünnschichten aus unterrschiedlichem Halbleitermaterial bestehen und mit unterschiedlicher Dotierung versehen sein können.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, dass das Aufbringen einer Dünnschicht polykristallinen Halbleitermaterials auf das Fremdsubstrat in einem Reaktionsdruckgefaß durch Abscheidung aus der Gasphase und durch Kombination folgender Maßnahmen durchgeführt wird :
d) vor der Abscheidung werden die Reaktionsgase in einer bestimmten Menge und bis zum Erreichen eines bestimmten Drucks in das Reaktionsdruckgefaß eingelassen;
e) anschließend wird die Abscheidung aus der Gasphase durchgeführt, wobei während der Abscheidung die Ein- und Auslässe des Reaktionsdruckgefäßes geschlossen sind;
f) nach Beendigung der Abscheidung werden die Restgase aus dem Reaktionsdruckgefäß abgeführt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass eine oder mehrere getrennte als Fremdsubstrat dienende Folien mit Hilfe eines geeigneten Trägergerüsts auf mehreren Ebenen übereinander verlaufen.
7. Verfahren nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, dass die Beheizung des Fremdsubstrats durch direkten Stromdurchgang durch das Fremdsubstrat erfolgt.
8. Verfahren zum Herstellen von Halbleiterdünnschichten, gekennzeichnet durch die Kombination folgender Maßnahmen :
g) auf ein Fremdsubstrat wird eine homogene dünne polykristalline SiC-Schicht aufgetragen; h) ein Tempern der Schicht wird bei einer Temperatur oberhalb von 1000 °C durchgeführt; anschließend wird die Temperatur langsam gesenkt;
i) während des Temperns und während dem anschließenden Abkühlvorgang wird das Fremdsubstrat derart beheizt, dass die Temperatur, ausgehend von der Kontaktfläche des Fremdsubstrats mit der Dünnschicht, in vertikaler Richtung quer durch die Halbleiterdünnschicht bis zur Oberfläche der Dünnschicht stetig abnimmt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Fremdsubstrat vor dem Auftragen der dünnen polykristallinen SiC-Schicht bereits mit einer Halbleiterdünnschicht versehen ist.
PCT/EP2013/062481 2012-06-18 2013-06-17 Verfahren zum herstellen von halbleiterdünnschichten auf fremdsubstraten WO2013189873A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
ES201490138A ES2536929B1 (es) 2012-06-18 2013-06-17 Procedimiento para la producción de películas delgadas semiconductoras sobre sustratos externos
CN201380031962.7A CN104412361B (zh) 2012-06-18 2013-06-17 用于在异体基质上制造半导体薄层的方法
JP2015516645A JP2015522949A (ja) 2012-06-18 2013-06-17 異種基板上に半導体薄膜を生成するための方法
US14/406,566 US9293327B2 (en) 2012-06-18 2013-06-17 Method for producing semiconductor thin films on foreign substrates
DE112013003052.7T DE112013003052A5 (de) 2012-06-18 2013-06-17 Verfahren zum Herstellen von Halbleiterdünnschichten auf Fremdsubstraten

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012012088A DE102012012088A1 (de) 2012-06-18 2012-06-18 Verfahren zum Herstellen von Halbleiterdünnschichten auf Fremdsubstraten
DE102012012088.5 2012-06-18

Publications (2)

Publication Number Publication Date
WO2013189873A1 WO2013189873A1 (de) 2013-12-27
WO2013189873A9 true WO2013189873A9 (de) 2014-02-27

Family

ID=48692446

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/062481 WO2013189873A1 (de) 2012-06-18 2013-06-17 Verfahren zum herstellen von halbleiterdünnschichten auf fremdsubstraten

Country Status (6)

Country Link
US (1) US9293327B2 (de)
JP (1) JP2015522949A (de)
CN (1) CN104412361B (de)
DE (2) DE102012012088A1 (de)
ES (1) ES2536929B1 (de)
WO (1) WO2013189873A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP2020520129A (ja) 2017-05-10 2020-07-02 マクマホン, シェーン トマスMCMAHON, Shane Thomas 薄膜結晶化プロセス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335038A (en) 1964-03-30 1967-08-08 Ibm Methods of producing single crystals on polycrystalline substrates and devices using same
BE666629A (de) 1964-08-04
DE2536174C3 (de) 1975-08-13 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von polykristallinen Siliciumschichten für Halbleiterbauelemente
CN85103942B (zh) * 1985-05-16 1988-03-16 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
JPH04253323A (ja) * 1991-01-29 1992-09-09 Mitsubishi Electric Corp 半導体装置の製造方法
DE4135076A1 (de) * 1991-10-24 1993-04-29 Daimler Benz Ag Mehrschichtige, monokristallines siliziumkarbid enthaltende zusammensetzung
US5492752A (en) * 1992-12-07 1996-02-20 Oregon Graduate Institute Of Science And Technology Substrates for the growth of 3C-silicon carbide
US5387067A (en) * 1993-01-14 1995-02-07 Applied Materials, Inc. Direct load/unload semiconductor wafer cassette apparatus and transfer system
US5715361A (en) * 1995-04-13 1998-02-03 Cvc Products, Inc. Rapid thermal processing high-performance multizone illuminator for wafer backside heating
JP3657036B2 (ja) * 1995-08-11 2005-06-08 Ｈｏｙａ株式会社 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
JPH1126470A (ja) * 1997-07-08 1999-01-29 Sony Corp 半導体基板、半導体装置および太陽電池、半導体基板の製造方法および薄膜半導体の製造方法、半導体基板に対する処理装置
AU2003258289A1 (en) * 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
US20040224469A1 (en) * 2003-05-08 2004-11-11 The Board Of Trustees Of The University Of Illinois Method for forming a strained semiconductor substrate
US7569462B2 (en) * 2006-12-13 2009-08-04 Applied Materials, Inc. Directional crystallization of silicon sheets using rapid thermal processing
EP2190033A1 (de) * 2008-11-24 2010-05-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Tandemsolarzelle aus kristallinem Silizium und kristallinem Siliziumcarbid sowie Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE112013003052A5 (de) 2015-03-05
WO2013189873A1 (de) 2013-12-27
DE102012012088A1 (de) 2013-12-19
US9293327B2 (en) 2016-03-22
ES2536929B1 (es) 2016-06-06
US20150140795A1 (en) 2015-05-21
CN104412361A (zh) 2015-03-11
ES2536929A2 (es) 2015-05-29
ES2536929R1 (es) 2015-12-21
CN104412361B (zh) 2017-05-17
JP2015522949A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
DE102006017621B4 (de) Vorrichtung und Verfahren zur Herstellung von multikristallinem Silizium
DE112014002133B4 (de) Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer
DE69623962T2 (de) Verfahren und vorrichtung zum epitaktischen wachstum mittels cvd
DE2633961C2 (de) Verfahren zum Ziehen eines dünnen Halbleiter-Einkristallbandes
DE69127609T2 (de) Vorrichtung und verfahren zur herstellung von diamanten
EP0165449B2 (de) Verfahren zur Herstellung von Halbleiterfolien
DE102008026144B4 (de) Kristallzüchtungsofen mit Konvektionskühlungsstruktur
DE19607098C2 (de) Verfahren und Vorrichtung zum gerichteten Erstarren einer Schmelze aus Silizium zu einem Block in einem bodenlosen metallischen Kaltwandtiegel
DE69623585T2 (de) Verfahren zur Herstellung polykristalliner Halbleiter
DE112013002107B4 (de) SiC-Einkristall-Herstellungsverfahren
DE2059713A1 (de) Verfahren und Vorrichtung zum Herstellen von Halbleiter-Einkristallen nach der Czochralski-Methode
DE102013203113B4 (de) GIEßVORRICHTUNG UND GIEßVERFAHREN
WO1999017345A1 (de) Verfahren zum thermischen ausheilen von durch implantation dotierten siliziumcarbid-halbleitern
DE2652218A1 (de) Verfahren zur herstellung von substratgebundenem, grossflaechigem silicium
DE102004058547B4 (de) Verfahren und eine Vorrichtung zur Herstellung von Einkristallen mit großem Durchmesser
DE102016112877A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung
DE112018002540T5 (de) SIC-Epitaxiewafer und Verfahren zum Herstellen desselben
DE112018002163B4 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
WO2013189873A9 (de) Verfahren zum herstellen von halbleiterdünnschichten auf fremdsubstraten
DE2747753A1 (de) Herstellung einer kristallinen siliciumschicht
DE102008051492A1 (de) Vorrichtung zum Kristallisieren von Nicht-Eisen-Metallen
DE3532131A1 (de) Verfahren zur gerichteten erstarrung von metallschmelzen
DE102016124181A1 (de) SiC-Einkristall und Herstellungsverfahren dafür
DE2536174A1 (de) Verfahren zum herstellen von siliciumkoerpern fuer halbleiteranordnungen
DE60100148T2 (de) Verfahren zur Herstellung eines Verbindungshalbleiter-Einkristalles

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13731073

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015516645

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14406566

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130030527

Country of ref document: DE

Ref document number: 112013003052

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112013003052

Country of ref document: DE

Effective date: 20150305

122 Ep: pct application non-entry in european phase

Ref document number: 13731073

Country of ref document: EP

Kind code of ref document: A1