CN104412361A - 用于在异体基质上制造半导体薄层的方法 - Google Patents

用于在异体基质上制造半导体薄层的方法 Download PDF

Info

Publication number
CN104412361A
CN104412361A CN201380031962.7A CN201380031962A CN104412361A CN 104412361 A CN104412361 A CN 104412361A CN 201380031962 A CN201380031962 A CN 201380031962A CN 104412361 A CN104412361 A CN 104412361A
Authority
CN
China
Prior art keywords
matrix
allosome
temperature
thin layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380031962.7A
Other languages
English (en)
Other versions
CN104412361B (zh
Inventor
让-保罗·泰斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunlight Carbide Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN104412361A publication Critical patent/CN104412361A/zh
Application granted granted Critical
Publication of CN104412361B publication Critical patent/CN104412361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及一种方法，借助该方法能够使施加给异体基质的半导体薄层中的平均的单晶体尺寸、特别是单晶体的直径，与现有方法相比提高一个数量级。该方法的特征在于，在第一步骤中将半导体薄层施加到异体基质上。然后强烈加热异体基质，使得半导体薄层熔化。接着温度缓慢下降到低于半导体薄层的熔化温度为止，其中在冷却过程期间加热异体基质，使得温度从异体基质的表面起、在垂直方向上横向穿过半导体薄层直到薄层的表面为止连续地降低。由此确保了，薄层在温度缓慢下降到低于半导体薄层的熔化温度为止时在相反的方向上结晶或者说凝固。这意味着，直接在薄层的裸露表面处的原子层首先结晶，接着是下一个处于更深位置的原子层，直到最后紧邻异体基质的表面的原子层结晶。在此，直接在薄层的裸露表面处的原子层能够在结晶时不受干扰地自由对齐，由此促进了更大面积的且加厚了若干原子层的单晶体的形成。然后，单晶体作为生长籽晶用于下一个处于更深位置的原子层，使得该大面积的单晶体在朝异体基质的表面的方向上在厚度上进行生长。仅仅紧邻异体基质的表面的原子层在结晶时受到干扰并且退化成非结晶的或者多晶体的分界层。为了确保上述的横穿过薄层的温度变化走向，作为加热类型必须要么选择以平面的方式施加在异体基质下侧的热源要么选择通过过电流加热异体基质。本方法特别适用于制造高效的薄层太阳能电池。本方法同样适用于高温半导体薄层的高质量的退火。

Description

用于在异体基质上制造半导体薄层的方法
技术领域
在异体基质，如金属、玻璃、陶瓷或者石墨上，制造半导体薄层的主要目的在于，制造具有尽可能大的半导体单晶体的薄层。半导体单晶体的尺寸，即直径和厚度，决定了薄层的质量，特别地，单晶体尺寸在薄层太阳能电池中对于太阳能电池的效率有直接的影响。
背景技术
异体基质和半导体的不同晶体结构导致了，干扰了尽可能大的半导体单晶体在薄层中的形成或者说生长。因此，恰当的制造方法必须使这种负面影响保持尽可能的小。
现有方法大多数是，通过PVD方法(Physical Vapor Deposition物理气相沉积)，CVD方法(Chemical Vapor Deposition化学气相沉积)或者PECVD方法(Physically Enhanced CVD物理增强化学气相沉积)将多晶的半导体材料施加到异体基质上，并且随后通过局部熔化法或者通过在温度提高时对薄层的弥补(Tempern退火)，改进了薄层的单晶体尺寸。尽管有大量的研究，这些方法目前没有一个能够实现以下的平均单晶体尺寸，其超过了若干mm的直径和大约50μm的厚度。
发明内容
通过本发明提出一种方法，利用该方法能够将薄层中的平均的单晶体尺寸、特别是单晶体的直径，以经济的方式提高一个数量级。
根据本发明的方法的特征在于以下措施的组合：
a)多晶的半导体材料的薄层施加到异体基质上；
b)强烈加热异体基质，使得半导体薄层在高于半导体薄层的熔化温度的温度时熔化，此后，该温度缓慢下降到低于半导体薄层的熔化温度为止并且到半导体薄层凝固为止，并且随后继续下降到正常温度为止；
c)在温度下降到低于半导体薄层的熔化温度为止期间，如下地加热异体基质，使得温度从异体基质与薄层的接触面起、在垂直方向上横穿过半导体薄层直到薄层的表面为止连续地降低。
措施c)对于形成尽可能大的单晶体起决定性作用。通过使得温度从异体基质与薄层的接触面起在垂直方向上横穿过半导体薄层直到薄层的表面为止连续地降低，确保了，薄层在温度缓慢下降到低于半导体薄层的熔化温度为止时在相反的方向上结晶或者说凝固。这意味着，首先使直接位于薄层的裸露表面处的原子层结晶，然后是下一个位置更深的原子层等等，直到最后紧邻与异体基质的接触面的原子层结晶。此时，直接位于薄层的裸露表面处的原子层能够在结晶时不受干扰地自由对齐，由此促进了更大面积的且加厚了若干原子层的单晶体的形成。然后，该单晶体作为生长籽晶(Wachstumskeime)对于下一个位置更深的原子层起到如下作用，使得该大面积的单晶体在朝向与异体基质的接触面的方向上在厚度上进行生长。仅仅紧邻与异体基质的接触面的原子层在结晶时受到干扰并且退化成非结晶的或者多晶的分界层。温度的直到低于半导体薄层的熔化温度为止的缓慢下降通过相应的减少加热功率来实现并保证。
具体实施方式
图1示出了在本发明的措施c)中说明的在坐标x上横穿过半导体薄层20的在时间点t1的温度变化，此时全部的半导体薄层是熔化的，以及示出了在稍后的时间点t2，在温度T缓慢下降到略低于熔化温度Tc为止期间的温度变化，此时薄层表面开始凝固。同样示出了单晶体的生长方向12，从表面出发在异体基质30的方向上。晶化面(Kristallisationsfront)10在温度下降时将半导体薄层20划分为两个部分：半导体薄层的一个凝固的单调晶体的部分25和一个其余仍是液态的部分。
本发明的措施c)强制性地要求，异体基质的温度在冷却时始终高于薄层的温度。基本上存在两种可行性，以便实现上述：
1.如果异体基质由薄板或者薄膜制成并且在一侧上涂覆了薄层，那么上述仅能够由此来实现，即热源平面地直接施加在异体基质的异体基质的未涂覆的表面处，或者通过由直接的过电流来加热异体基质来实现。
2.如果异体基质由薄板或者薄膜制成并且在两侧上涂覆了薄层，或者异体基质由仅具有一个外表面的实心或空心体制成，例如由球体制成，那么通过借助热源使热量从外施加到异体基质和薄层上的方式，能够实现上述。一旦达到了所期望的温度，就能够减少加热功率。然后在冷却时，产生了横穿过薄层的、实现了本发明的措施c)的温度变化。
第2项的布置至今没有在文献中描述过或者通过相应的设施来实现过。因此，所有至今在文献中所描述的方法都涉及单侧涂覆的异体基质，并且其特征在于，不在同一时间点实现本发明的措施b)和c)。当热源或者热量源不从外侧将热量施加到或者传输到薄层上时，例如在高频加热、感应式加热、电阻加热和局部熔化方法、同样在圆柱形的CVD反应器中通过加热反应器壁(Hot Wall Reaktor热壁反应器)时，本发明的措施c)是不能实现的。在这种加热方式中，在逐渐加热时，大多数是含有气体的周围环境在高于半导体薄层和异体基质的温度上。如果此时为了冷却而降低加热功率，那么温度落差将逆转，这意味着，温度从薄层的内部在薄层的裸露表面的方向上并且在异体基质的方向上持续降低。后果是，在温度下降到低于半导体薄层的熔化温度为止时，首先在薄层的裸露表面处的原子层和在异体基质附近的原子层同时结晶或者说凝固。这意味着，晶体的生长方向同时从薄层的裸露表面并从异体基质与薄层的接触面起在朝向薄层的内部的方向上进行。因此，在朝向薄层内部的方向上产生了两个晶化面，其在冷却时彼此相遇并且将薄层划分成具有不同晶体结构的两个部分。首先在紧邻异体基质处形成的晶体，在生长时受到异体基质的干扰，并且形成了小面积的单晶体，其在朝向薄层内部的方向上以厚度，而不是以面积生长。这导致了在薄层的该部分中的多晶体式的晶体结构。相反，首先在薄层的裸露表面处形成并且在朝向薄层内部方向上生长的晶体，如上面所描述的，形成了薄层的一个部分，其中晶体能够不受阻碍地以面积并且以厚度来生长。结果是，在该部分中的较早单晶体化的薄层结构。大多数情况下，薄层的具有多晶体式的晶体结构的部分明显厚于具有单晶体式的结构的部分。通常，具有多晶体式的结构的部分在薄层的整个厚度上延伸，因为异体基质比薄层的裸露表面明显更快地传导热量，并且因此加速了从异体基质起在朝向薄层内部的方向上的晶化速度。
即使在Evergreen Solar公司的“线带(String Ribbon)”方法中，也无法实现本发明的措施c)，因为在从液态的硅熔液中抽出薄膜时，薄膜仅在一侧是涂覆了的，并且因此在冷却时产生了与在之前段落中所描述的类似的晶化过程和温度变化。对于使基质薄膜或者板在液态的硅溶液下侧在水平方向上贯穿并且因此将薄的液态硅层施加到薄膜上的方法而言，同样也有前述效果。
图2示出了对于所述目前方法而言的在时间点t1时的、以及在随后的时间点t2时在温度T下降到略低于熔化温度Tc为止的期间的、在坐标x上横穿过半导体薄层20的典型温度变化、两个晶化方向12和13、两个晶化面10和11、和具有不同晶体结构的两个部分25和27，在前一时间点，全部的半导体薄层是熔化的，在后一时间点，在朝向异体基质的分界处的薄层和在薄层的裸露表面出的薄层同时开始凝固。
因此，至今的方法中没有任何一个提到本发明的措施c)，并且同样没有与措施b)一起提到该措施。德国专利文献1 223 951虽然包含了措施a)和b)，但是没有提到c)。仅描述了将薄层加热到熔化为止，而没有提到薄膜的结晶或者凝固方向。在说明书的第4页上的第47-54行提到了对载体材料的高频加热，其中，载体支承在石墨块上并且对层的加热缓慢地从一边到另一边地进行。因为石墨块能良好的导电和导热，局部地从一边到另一边的局部熔化不能够通过将热度从石墨块中传输到薄层上来进行，而是仅当热度针对性地从薄层的裸露表面的上方作用到薄层上时，才进行。石墨块在此更确切地说起到高频加热的电极的作用。但是，如上所述的，这导致了，半导体薄层的表面在冷却时始终是在比载体材料的表面更高的温度上，也就是与本发明的措施c)相反的。
德国专利文献DE 41 40 555 A1包含了对两种热源6和7的布置，以用于在基质上缓慢加热半导体薄层，其中，热源6施加在基质或者半导体薄层下方并且热源7施加在基质或者半导体薄层上方。从该文献对布置的说明中，应明确推论出，根据本发明的步骤c)的温度变化不能通过在该文献中说明的工作方法来实现。对此，引用文献(1)的说明书中的以下位置来证明{参看(1)Sp.7/Z.2-34}：
“首先，如图1(b)所示，衬底2通过第一加热装置6…缓慢加热导熔化点或者高于熔化点。…然后，如图1(b)所示，通过第二加热装置7缓慢加热半导体薄层1…，以便熔化并再结晶，并且移动熔化了的部分，以便根据第二加热装置的移动依次连续地熔化全部的半导体薄层并使其再结晶”。
由此能明确地推论出：
1.加热装置6不用于熔化半导体薄层1并使其再结晶，而是仅仅加热装置7用于该用途
2.加热装置6仅用于，在半导体薄层1的缓慢熔化和再结晶期间，衬底2保持在熔化的状态，而且处于低于半导体薄层1的熔化温度的温度 上，因此在再结晶期间，半导体薄层1中不产生应力和不平整性，并且在再结晶期间改善了半导体薄层中的温度的均匀性{参看(1)Sp.5/Z.46-54}
3.但是，因为加热装置7根据图1(b)将热量从上施加到半导体薄层1上，因此由上面的第1和2点有，借助基础的热量传导定律，在缓慢 加热半导体薄层1时，从板11起在衬底2的方向上定性地产生如下的温 度变化，如本发明的图2中在时间点t1时所示出的。如果加热装置7的加 热功率回复，以便实现再结晶，那么产生了如本发明图2中在时间点t2 时所示出的温度变化。该温度变化的详细说明应在专利申请的说明书中找到{参看S.3/Z.24-S.4/Z.20，S.4/Z.28-S.5/Z.3}。但是，这种温度变化与本 发明的步骤c)中的温度变化相反。
德国设计文件1521465和公开文献2536174描述了通过直接的过电流或者通过施加在载体板的下侧处的热源来加热的载体板和异体基质。因此，虽然实现了通过本发明的措施c)所确保的贯穿薄层的温度变化，但是在该文献中没有明确提到，因为没有认识到对结晶的积极作用。还说明了以下事实，即在该文献中明确提到了，或者薄层的来自气相中的沉积或者薄层的退火分别低于薄层的熔化温度来进行。由此有，本发明的措施b)和c)不能够同时实现。但是，措施b)是措施c)对结晶的积极影响完全起作用的前提。同理适用于目前所有的以热壁反应器来执行的制造方法。
在本发明的范畴内，由陶瓷、玻璃、石墨或者金属制成的薄壁的板、叠片或者薄膜适合作为异体基质，其中，异体基质的熔化温度应当高于半导体薄层的熔化温度，以便防止半导体材料与异体基质的混合物的渗透，但是其中，这不是一定必须的。因此，特别是出于经济的原因，铁、钛、铬、钼或者这些材料的合金适合作为用于异体基质的金属。在此，异体基质的表面能够是平面的或拱起的。
本发明不局限于由特定的半导体材料制成的薄层。出于经济的原因，硅、碳化硅、Ⅲ-V型半导体例如锑化铝、或者三元的半导体例如铜铟硒是特别适合的。然而，在二元和三元半导体材料中，在熔化过程期间，分离或者偏析出能限制用于这些半导体的方法的可应用性的元素能够是适宜的。
在本发明的范畴中的其他有利措施是，施加多个叠加的半导体薄层，其中，每个半导体薄层能够由不同的半导体材料构成或者由不同的掺杂来形成。这特别是对于制造由不同掺杂构成的半导体薄层或者对于制造串联太阳能电池能够是有利的。在此，基本上产生了本发明的措施a)至c)的两个应用的可行性。
第一个可行性在于，本发明的措施a)至c)分开应用于每个半导体薄层。也就是说，第一个半导体薄层，例如借助来自气相中的沉积，施加到异体基质上，并且执行措施b)和c)。然后，将第二半导体薄层施加到第一个根据措施a)至c)所制造的薄层上，并且对于第二薄层重复措施b)和c)。对于每个继续施加的半导体薄层重复这些步骤。在这种情况下，对于制造串联太阳能电池常见的是，最下面的薄层由硅制成，并且更上一层得薄层由具有更高的带隙的半导体材料制成，例如锑化铝(熔化温度1050℃，带隙1.6eV)或者砷化镓(熔化温度1238℃，带隙1.4eV)。
第二个可行性在于，对施加的所有半导体薄层一起应用本发明的措施a)至c)。也就是说，多个薄层例如借助来自气相中的沉积连续地施加到异体基质上。然后，将异体基质的温度调整到如下高度，使得所有施加的异体基质一起熔化。然后，如下地缓慢降低异体基质的温度，使得首先最上面的薄层凝固，然后是位于其下的薄层，然后位于再下一层的薄层等等，直到最下面的薄层为止。特别是当薄层由相同的、但是设有不同掺杂的半导体材料制成时，或者位于更高处的薄层由以下半导体材料制成时，其溶化温度Tc1低于位于下面的薄层的半导体材料的熔化温度Tc2，也就是当Tc1<Tc2时，这种可行性能够是有利的。
半导体薄层的掺杂通常借助由包含了掺杂材料的反应气体的来自气相中的沉积来实施。对于n型掺杂，例如能够使用磷化氢或者氨，对于p型掺杂，例如使用乙硼烷。这种气体在相应的浓缩时，混合了包含半导体材料的承载气体和反应气体。
为了制造由硅制成的薄层，在本发明的范畴内能够有利的是，使用石墨薄膜作为异体基质。在涂覆半导体材料之前，在升高了的温度、例如900℃下，通过石墨薄膜能够流入氩气或氢气，以便改善石墨薄膜的表面质量。同样能够有利的是，石墨薄膜配备了由碳化硅(SiC)制成的高掺杂的中间层。这种中间层一方面确保了在硅薄层和石墨薄膜之间的电接触，另一方面防止了随后施加的半导体材料渗透或者渗入到石墨薄膜中。公知了不同的用于制造这种由硅制成的中间层的方法，例如，在德国公开文献2536174中描述了的方法。类似的，能够高度掺杂非结晶形的分界层，以便确保在层之间的电接触，该分界层于冷却时在朝向异体基质的分界面处或者在不同的薄层之间形成。
在根据本发明的措施a)至c)在异体基质、例如石墨薄膜上制造一个或多个彼此叠放的硅薄层之后，产生了，一个或多个由SiC制成的薄层能够借助异质外延(Hetero-Epitaxie)生长到最上面的硅薄层上。同样有以下可行性，第一个由SiC制成的薄层能够借助异质外延生长到最上面的硅薄层上，并且每个后续的由SiC制成的薄层能够借助异质外延来生长。
代替外延，高质量的SiC薄层还能够通过CVD方法在高温时、例如高于1350℃时利用所沉积的层的随后的退火来制造。为了获得尽可能大的SiC单晶体，采取以下两个措施：
g)退火和随后的冷却过程必须实现本发明的措施c)
h)所沉积的层的均匀性必须通常尽可能地不偏离于化学计量的混合比例1：1
通过分析SiC薄层在Si基质上的异质外延已知，SiC薄层的SiC单晶体能够通过Si原子的穿过已经形成的SiC薄层到表面处的再渗出来产生。在此，Si原子能够穿过最厚为10-20nm的SiC层渗出。这种性质同样是实现了，通过高温时的退火弥补了晶体缺陷。措施b)应当防止了，Si原子在退火时由于渗出而必须经过多于10-20nm的路程，以便能够补偿均匀性中的轻微的局部摆动并且能够弥补晶体缺陷。通过对于在CVD方法中使用的反应气体适当地调整硅和碳、例如硅烷与丙烷的混合比例的方式，能够实现措施h)。例如，利用4Si原子比6C原子的硅烷与丙烷的混合比例，达到了良好的效果。通过措施g)，有利于SiC单晶体从薄层表面起在异体基质的方向上的不受干扰的生长和对齐。如上面已经描述的，晶体生长在紧邻朝向硅基质的分界面处是受干扰的，从而在该处形成了由SiC构成的薄的非结晶的分界层。用于在平面的异体基质上使SiC薄层退火的目前方法和能商业获得的炉大多数使用感应式加热。但是如上所述，对于这种加热方式，由于单侧涂覆了异体基质，本发明的措施c)和g)在冷却时是不能实现的。至今所描述的用于制造SiC薄层的方法能够不作更改地应用到具有更高熔化温度的其他半导体材料上，例如磷化铝或者氮化铝。
通过在Si薄层上施加SiC薄层，能够制造由硅和碳化硅制成的串联太阳能电池。由于之前描述的硅穿过SiC薄层的渗出障碍，即使在高于硅的熔化温度时，也防止了硅薄层和SiC薄层的混合。此时，在Si薄层和SiC薄层的分界面处所形成的非结晶的中间层适宜地起到用于平衡材料应力的作用，材料应力由于两个层的不同的温度膨胀系数在冷却时产生。此外，这种中间层能够是高度掺杂的，以便确保在SiC薄层和Si薄层之间的电接触。此外，这种非结晶的SiC薄层对于在Si薄层中所吸收的长波长的光是能极好地穿透的。
理论上，其他的由具有还更高的带隙的半导体材料制成的、例如由氮化铝制成的薄层也能够施加到由SiC制成的薄层上。
关于本发明的措施b)，根据半导体材料能够是必须的是，半导体薄层的温度尽可能快地下降到正常温度或者主动地冷却，以便防止半导体材料的确定元素的分离或偏析。
图3和图4示出了本发明的范畴内的其他有利措施。起到异体基质作用的且导电的薄膜14借助适当的载体架在多个平面上平行地上下重叠地延伸。图3示出了载体架的侧视图，图4示出了横截面。在此，载体架应当有利地尽可能地轻并且在所有的温度范围内是形状稳定的，例如在0到2000℃之间，以便实现快速且均匀的加热和冷却。在此，载体架由U型轨17构成，其由碳纤维制成。U型轨17相对于下一个更高和更低的U型轨、并且相对于导电的薄膜14借助由陶瓷制成的薄板15并借助由陶瓷制成的薄板条来电绝缘。在板15和板条16的位置处，还能够使用陶瓷无纺布。在载体架的两个平面之间，分别有空腔18。板条15和U型轨17还能够有利地具有横向支撑，以便额外地支承薄膜14。同样有以下可行性，即薄膜14划分成多个分区，例如对于每个平面有单独的薄膜，并且每个分区独立地连接到电热源处。因为在温度通过本发明的措施c)下降时，热量始终从载体架的内部流向其外侧，所以温度相应地从载体架的内部向外地降低。这导致了，在温度下降时，载体架的边缘并且因此还有石墨薄膜能够具有比在内部中略微更低的温度，并且因此薄层的凝固或者说结晶首先在石墨薄膜的边缘处开始，并且随后向内部移动。由此，石墨薄膜的根据图3和图4界定在陶瓷板条处的边缘能够对结晶并因此对薄层的晶体结构有负面影响。为了克服这种影响，可能必须的是，如图5和图6所示，陶瓷板条16减少到仅若干个狭窄的支撑点50，附加地，能够去除U型轨的除了这些放置支撑点的腿部。图5示出了从上俯瞰这种U型的俯视图，其中去除了除相应的三个放置支撑点50之外的腿部。图6示出了具有这种减少到支撑点50的U型轨和陶瓷板条的载体架的侧视图。
如在德国设计文献1521465中所描述的，同样有以下可行性，即导电薄膜仅作为热源来使用，并且使用其他的薄膜作为用于涂覆的异体基质。如果作为异体基质起作用的薄膜同样是导电的，薄膜必须借助其他的薄陶瓷层来彼此电绝缘。如果要避免在薄膜和绝缘层之间的反应气体的渗透，其他的措施可能是必须的。
使用前述的载体架实现了，更好地充分利用在柱形反应容器中的、例如在柱形CVD反应器中的用于来自气相中的沉积的空间体积，并且在此使得待涂覆的异体基质的可供使用的表面最大化。图7示出了柱形CVD反应器的横截面，该反应器设计用于高温并用于容纳如前述的载体架。反应器由钢合金的柱形外周面30、热绝缘的陶瓷套31、附加的热绝缘的由陶瓷无纺布32制成的层、和由薄壁陶瓷板制成的壳体33构成，壳体起到使陶瓷无纺布32定型的作用。具有矩形横截面的空腔34用于容纳如前述的载体架，其中，空腔34的横截面和载体架的横截面应当有利地尽可能准确地彼此一致。为了以图示出，图8示出了具有图4中示出的载体架的相同的柱形CVD反应器，其置于CVD反应器的空腔34中。通过使用这种载体架，其中起到异体基质作用的薄膜在多个平面上上下重叠地延伸，通过使薄膜溢流过反应和承载气体很难有来自气相中的半导体材料的均匀沉积。因此，在这种情况下有利的是，通过以下措施的组合执行沉积：
d)在沉积前，反应和承载气体以特定的数量并且直到实现特定的压力为止地输入到反应器中；
e)随后，执行来自气相中的沉积，其中在沉积期间，反应器的入口和出口是关闭的；
f)在沉积结束后，从反应器中排出或者输出剩余气体。
通过措施d)确保了，所有位于载体架的平面之间的空腔均匀地填充了反应和承载气体。通过措施e)确保了，在沉积期间，在载体架的空腔18内部和之间不发生很大的气体流动。由此，沉积在每个平面上进行并且在载体架的每个空腔中都在该平面上的异体基质的所有表面上是均匀的。在此，在载体架的平面上沉积的半导体材料的数量，由位于该平面上的空腔18的体积和由通过措施d)设定的压力来确定。通过措施d)设定的压力一定能够超过大气压力许多Bar。在气相中的沉积时，例如在300-400℃时，根据措施e)，CVD反应器中的压力能够通过将反应气体分解成其他气体来继续升高，例如，在硅烷中根据SiH4→Si+2H2分解成氢气，以便使其变成双倍。根据图7，CVD反应器的柱形外周面30必须相应地来确定尺寸。

Claims (9)

1.一种用于制造半导体薄层的方法，其特征在于，以下措施的组合：
a)多晶的半导体材料的薄层施加到异体基质上；
b)强烈加热所述异体基质，使得所述半导体薄层在高于所述半导体薄层的熔化温度的温度时熔化，此后，所述温度缓慢下降到低于所述半导体薄层的所述熔化温度为止并且到所述半导体薄层凝固为止，并且随后所述温度继续下降到正常温度为止；
c)在所述温度下降到低于所述半导体薄层的所述熔化温度为止期间，加热所述异体基质，使得所述温度从所述异体基质与所述薄层的接触面起、在垂直方向上横穿过所述半导体薄层直到所述薄层的表面为止连续地降低。
2.根据权利要求1所述的方法，其特征在于，所述异体基质由具有平面的或拱起的表面的薄壁的板或薄膜构成。
3.根据权利要求1和2所述的方法，其特征在于，所述异体基质在施加多晶的半导体材料的所述薄层之前已经设有半导体薄层。
4.根据权利要求3所述的方法，其特征在于，彼此叠放的所述半导体薄层由不同的半导体材料构成并且能够设有不同的掺杂。
5.根据权利要求1至4所述的方法，其特征在于，多晶的半导体材料的薄层到所述异体基质上的施加在反应压力容器中通过来自气相中的沉积并通过以下措施的组合来执行：
d)在所述沉积前，反应气体以特定的数量并且直到实现特定的压力为止地输入到所述反应压力容器中；
e)随后，执行来自所述气相中的所述沉积，其中在所述沉积期间，所述反应压力容器的入口和出口是关闭的；
f)在所述沉积结束后，从所述反应压力容器中排出剩余气体。
6.根据5所述的方法，其特征在于，一个或多个分离的、用于异体基质的薄膜借助适当的载体架在多个平面上上下重叠地延伸。
7.根据权利要求1至6所述的方法，其特征在于，所述异体基质的加热通过经过所述异体基质的直接的过电流来实现。
8.一种用于制造半导体薄层的方法，其特征在于，以下措施的组合：
g)均匀的多晶的薄SiC层施加到异体基质上；
h)层的退火在高于1000℃的温度时执行，并且随后所述温度缓慢下降；
i)在所述退火期间并且在随后的冷却过程期间，加热所述异体基质，使得所述温度从所述异体基质与薄层的接触面起、在垂直方向上横穿过所述半导体薄层直到所述薄层的表面为止连续地降低。
9.根据权利要求8所述的方法，其特征在于，所述异体基质在施加多晶的所述薄SiC层之前已经设有半导体薄层。
CN201380031962.7A 2012-06-18 2013-06-17 用于在异体基质上制造半导体薄层的方法 Active CN104412361B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012012088.5 2012-06-18
DE102012012088A DE102012012088A1 (de) 2012-06-18 2012-06-18 Verfahren zum Herstellen von Halbleiterdünnschichten auf Fremdsubstraten
PCT/EP2013/062481 WO2013189873A1 (de) 2012-06-18 2013-06-17 Verfahren zum herstellen von halbleiterdünnschichten auf fremdsubstraten

Publications (2)

Publication Number Publication Date
CN104412361A true CN104412361A (zh) 2015-03-11
CN104412361B CN104412361B (zh) 2017-05-17

Family

ID=48692446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380031962.7A Active CN104412361B (zh) 2012-06-18 2013-06-17 用于在异体基质上制造半导体薄层的方法

Country Status (6)

Country Link
US (1) US9293327B2 (zh)
JP (1) JP2015522949A (zh)
CN (1) CN104412361B (zh)
DE (2) DE102012012088A1 (zh)
ES (1) ES2536929B1 (zh)
WO (1) WO2013189873A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
EP3635768A4 (en) 2017-05-10 2021-02-24 McMahon, Shane Thomas THIN LAYER CRYSTALLIZATION PROCESS

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103942A (zh) * 1985-05-16 1986-12-24 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
US5387067A (en) * 1993-01-14 1995-02-07 Applied Materials, Inc. Direct load/unload semiconductor wafer cassette apparatus and transfer system
US20040224469A1 (en) * 2003-05-08 2004-11-11 The Board Of Trustees Of The University Of Illinois Method for forming a strained semiconductor substrate
CN1757093A (zh) * 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
US20080142763A1 (en) * 2006-12-13 2008-06-19 Rana Virendra V Directional crystallization of silicon sheets using rapid thermal processing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335038A (en) 1964-03-30 1967-08-08 Ibm Methods of producing single crystals on polycrystalline substrates and devices using same
BE666629A (zh) 1964-08-04
DE2536174C3 (de) 1975-08-13 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von polykristallinen Siliciumschichten für Halbleiterbauelemente
JPH04253323A (ja) * 1991-01-29 1992-09-09 Mitsubishi Electric Corp 半導体装置の製造方法
DE4135076A1 (de) * 1991-10-24 1993-04-29 Daimler Benz Ag Mehrschichtige, monokristallines siliziumkarbid enthaltende zusammensetzung
US5492752A (en) * 1992-12-07 1996-02-20 Oregon Graduate Institute Of Science And Technology Substrates for the growth of 3C-silicon carbide
US5715361A (en) * 1995-04-13 1998-02-03 Cvc Products, Inc. Rapid thermal processing high-performance multizone illuminator for wafer backside heating
JP3657036B2 (ja) * 1995-08-11 2005-06-08 Ｈｏｙａ株式会社 炭化ケイ素薄膜および炭化ケイ素薄膜積層基板の製造方法
JPH1126470A (ja) * 1997-07-08 1999-01-29 Sony Corp 半導体基板、半導体装置および太陽電池、半導体基板の製造方法および薄膜半導体の製造方法、半導体基板に対する処理装置
EP2190033A1 (de) * 2008-11-24 2010-05-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Tandemsolarzelle aus kristallinem Silizium und kristallinem Siliziumcarbid sowie Verfahren zu dessen Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103942A (zh) * 1985-05-16 1986-12-24 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
US5387067A (en) * 1993-01-14 1995-02-07 Applied Materials, Inc. Direct load/unload semiconductor wafer cassette apparatus and transfer system
CN1757093A (zh) * 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
US20040224469A1 (en) * 2003-05-08 2004-11-11 The Board Of Trustees Of The University Of Illinois Method for forming a strained semiconductor substrate
US20080142763A1 (en) * 2006-12-13 2008-06-19 Rana Virendra V Directional crystallization of silicon sheets using rapid thermal processing

Also Published As

Publication number Publication date
JP2015522949A (ja) 2015-08-06
ES2536929B1 (es) 2016-06-06
DE102012012088A1 (de) 2013-12-19
CN104412361B (zh) 2017-05-17
ES2536929R1 (es) 2015-12-21
ES2536929A2 (es) 2015-05-29
WO2013189873A1 (de) 2013-12-27
US20150140795A1 (en) 2015-05-21
WO2013189873A9 (de) 2014-02-27
US9293327B2 (en) 2016-03-22
DE112013003052A5 (de) 2015-03-05

Similar Documents

Publication Publication Date Title
CN102347398B (zh) 大规模cigs基薄膜光伏材料的钠溅射掺杂方法
US7374963B2 (en) Technique and apparatus for depositing thin layers of semiconductors for solar cell fabrication
EP2089319B1 (fr) Procede de purification de silicium metallurgique par solidification dirigee
CN103215633B (zh) 一种多晶硅的铸锭方法
JP2010524825A (ja) ポリクリスタルシリコンまたはマルチクリスタルシリコンの製造装置および方法、それらによって製造されるポリクリスタルシリコンまたはマルチクリスタルシリコンのインゴットおよびウエハ、ならびにそれらの太陽電池製造ための使用
CN105112999B (zh) 一种制备单晶石墨烯的方法
CA1087758A (en) Process for the manufacture of large surface area bonded to a substrate
CN106148910A (zh) 一种氮掺杂石墨烯薄膜的制备方法
CN106756871A (zh) 一种过渡金属硫族化合物二维材料—石墨烯异质结构及其原位生长方法
JP5339239B2 (ja) ＳｉＣ基板の作製方法
JP2005159312A (ja) 太陽電池用多結晶シリコン基板の母材および太陽電池用多結晶シリコン基板
CN104412361A (zh) 用于在异体基质上制造半导体薄层的方法
Nakatsuka et al. Fabrication of ZnSnP2 thin films by phosphidation
JP6005766B2 (ja) ＣｕＩｎＳｅ２及びＣｕ（Ｉｎ，Ｇａ）Ｓｅ２被膜を用いて太陽電池を形成する為のシステム及び方法
TW201135813A (en) Process for producing doped silicon layers, silicon layers obtainable by the process and use thereof
Gossla et al. Five-source PVD for the deposition of Cu (In1− xGax)(Se1− ySy) 2 absorber layers
CN103882518B (zh) 一种硼元素均匀分布的多晶硅铸锭工艺
CN113737277B (zh) 一种基于化学气相沉积制备大尺寸单晶二维材料的方法
JPH01110776A (ja) 半導体多結晶薄膜の製造方法
CN105633212A (zh) 一种基于一步共蒸发工艺制备梯度带隙光吸收层的方法和装置
RU2212080C2 (ru) СПОСОБ ПОЛУЧЕНИЯ ХАЛЬКОПИРИТНЫХ CuInSe2, Cu (In, Ga)Se2, CuGaSe2 ТОНКИХ ПЛЕНОК
CN105174743B (zh) FeS2薄膜材料及其制备方法
KR20130007188A (ko) Ｃｉｇｓ 박막 제조 방법
Wang et al. Influence of growth temperature and cooling rate on the growth of Si epitaxial layer by dropping-type liquid phase epitaxy from the pure Si melt
JP2013179200A (ja) 単結晶状ＧｅＳｎ含有材料の製造方法および単結晶状ＧｅＳｎ含有材料基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160328

Address after: Luxemburg, Epel, the same day

Applicant after: Sunlight carbide Co Ltd

Address before: Luxemburg, Epel, the same day

Applicant before: THEIS JEAN-PAUL

GR01 Patent grant
GR01 Patent grant