WO2013168487A1 - 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム - Google Patents

欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム Download PDF

Info

Publication number
WO2013168487A1
WO2013168487A1 PCT/JP2013/059813 JP2013059813W WO2013168487A1 WO 2013168487 A1 WO2013168487 A1 WO 2013168487A1 JP 2013059813 W JP2013059813 W JP 2013059813W WO 2013168487 A1 WO2013168487 A1 WO 2013168487A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
defect
design
image
layout data
Prior art date
Application number
PCT/JP2013/059813
Other languages
English (en)
French (fr)
Inventor
大博 平井
亮 中垣
小原　健二
Original Assignee
株式会社 日立ハイテクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ハイテクノロジーズ filed Critical 株式会社 日立ハイテクノロジーズ
Priority to US14/400,341 priority Critical patent/US9582875B2/en
Priority to KR1020147031082A priority patent/KR101764658B1/ko
Publication of WO2013168487A1 publication Critical patent/WO2013168487A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116—Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/646—Specific applications or type of materials flaws, defects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Definitions

  • the present invention relates to a defect image analysis support apparatus and system for semiconductor devices.
  • the present invention relates to a technique that uses a defect observation image of a semiconductor device and design layout data of the semiconductor device in systematic defect analysis in a manufacturing process.
  • a defect to be analyzed is also changed with the miniaturization of the manufacturing pattern.
  • a defect type called a random defect caused by dust or a foreign object has often been an object of analysis, but recently, with the introduction of OPC (Optical Proximity Correction) technology, the dependence on the design pattern layout is high. The number of cases where systematic defects should be analyzed is increasing.
  • Systematic defects are defects that occur due to specific patterns or layers, or combinations thereof, and can be dealt with by changing design patterns or layouts, or manufacturing conditions. Therefore, it is an important issue in improving the yield of the semiconductor manufacturing process to efficiently identify the pattern, layer, or combination thereof causing the systematic defect.
  • Patent Document 1 identifies a pattern or a layer in which a defect occurs by superimposing defect coordinates and design layout data (hereinafter, referred to as matching). A method is disclosed.
  • Patent Document 2 discloses a technique for extracting a device pattern from an image of a semiconductor device and measuring the pattern by superimposing the extracted pattern and design layout data.
  • JP 2009-10286 A JP 2010-28136 A (US2007 / 0023653)
  • Patent Document 1 an attempt is made to identify a pattern or layer in which a systematic defect has occurred by superimposing a defect position and design layout data. When there are many layers to be overlapped, there is a problem that it takes a lot of time to select the layers.
  • Patent Document 2 as a method for realizing high accuracy and automation of an overlay operation of an analysis target image and design layout data, a method of extracting a pattern from an image and comparing the extracted pattern with design layout data
  • Patent Document 2 is an invention that assumes measurement of a manufacturing pattern, and when the purpose is to measure a manufacturing pattern, the layers to be overlaid are often limited. It is thought that.
  • An object of the present invention is to provide a defect image analysis method and a defect image analysis system capable of specifying a pattern or layer in which a defect has occurred by superimposing a defect image to be analyzed and design layout data, It is to improve the efficiency of selecting a layer from layout data.
  • the present invention generates a plurality of layer-divided images by dividing an analysis target image into hierarchies corresponding to a manufacturing process, and each design layout data for each of the layer-divided images.
  • the degree of coincidence with the layer is obtained, and the design layer having the highest degree of coincidence among the design layers is specified as the design layer corresponding to the layer divided image.
  • the efficiency of the operation of selecting a layer from design layout data can be improved, so that the overlay process between the defect observation image and the design layout data can be executed with high accuracy and at high speed. It is possible to efficiently realize systematic defect analysis in the device manufacturing process.
  • the schematic diagram of a SEM type observation apparatus The block diagram of an operation and analysis part.
  • the flowchart of the systematic defect analysis process by a prior art The schematic diagram of a superimposition process of a defect observation image and design layout data.
  • the flowchart of a design layer automatic selection process The schematic diagram of the layer division
  • the structure of a system is not restricted to this, A part or all of the apparatus which comprises a system differs. You may be comprised with the apparatus.
  • the systematic defect analysis process of the present embodiment may be performed by a defect classification apparatus connected to the SEM observation apparatus via a network, or a desired calculation process may be performed by a general-purpose CPU mounted on a general-purpose computer in the system. It may be realized by executing a program to be executed. It is also possible to upgrade an existing apparatus with a recording medium in which this program is recorded.
  • the application of the present invention is not limited to the SEM observation system, and can naturally be applied to a defect analysis support apparatus connected to an observation apparatus such as a review apparatus or a defect analysis system.
  • the SEM type observation device refers to defect coordinates detected by a higher level defect inspection device such as an optical or SEM type inspection device, or coordinate information of observation points extracted by simulation based on design layout data. It is an apparatus for acquiring a high-quality SEM image of observation coordinates as input information. Furthermore, a configuration example having a systematic defect analysis function for specifying a pattern or a layer in which a defect is likely to occur will be described using the acquired image or design layout data as input information.
  • the systematic defect is a defect that occurs in the same or similar pattern portion or layer, and refers to a defect that is highly dependent on the layout of the design pattern.
  • FIG. 1 is a schematic diagram showing the overall configuration of the SEM observation apparatus of this example.
  • the SEM observation apparatus shown in FIG. 1 is an observation object of an electron optical system including optical elements such as an electron gun 101, a lens 102, a scanning deflector 103, an objective lens 104, a sample 105, and a secondary particle detector 109.
  • the stage 106 that moves the sample stage holding the sample in the XY plane, the electron optical system control unit 110 that controls various optical elements included in the electron optical system, and the output signal of the secondary particle detector 109 are quantized.
  • Data such as an A / D conversion unit 111, a stage control unit 112 that controls the stage 106, an overall control unit and analysis unit 113, an image processing unit 114, an operation unit 115 including a display, a keyboard, a mouse, and the like, acquired images, and the like.
  • a storage device 116 to be held, an optical microscope 117, and the like are included.
  • the electron optical system, the electron optical system control unit 110, the A / D conversion unit 111, the stage 106, and the stage control unit 112 constitute a scanning electron microscope that is an imaging unit for SEM images.
  • the imaging means is not limited to the scanning electron microscope.
  • the primary electron beam 107 emitted from the electron gun 101 is focused by the lens 102, deflected by the scanning deflector 103, focused by the objective lens 104, and applied to the sample 105 to be inspected.
  • Secondary particles 108 such as secondary electrons and reflected electrons are generated from the sample 105 irradiated with the primary electron beam 107 in accordance with the shape and material of the sample.
  • the generated secondary particles 108 are detected by the secondary particle detector 109 and then converted into a digital signal by the A / D converter 111.
  • the output signal of the secondary particle detector converted into a digital signal may be referred to as an image signal.
  • the output signal of the A / D conversion unit 111 is input to the image processing unit 114 to form an SEM image.
  • the image processing unit 114 performs various types of image processing such as ADR (Automatic Defect Review) processing that performs image processing such as defect detection using the generated SEM image.
  • ADR Automatic Defect Review
  • the electron optical system control unit 110 Control of the optical elements inside the electron optical system such as the lens 102, the scanning deflector 103, and the objective lens 104 is performed by the electron optical system control unit 110.
  • the sample position control is executed by the stage 106 controlled by the stage control unit 112.
  • the overall control unit 113 is a control unit that comprehensively controls the entire SEM observation apparatus, interprets input from the operation unit 115 and the storage device 116 having a display, a keyboard, a mouse, and the like, and performs an electron optical system control unit. 110, the stage control unit 112, the image processing unit 114, and the like, and outputs processing results to the display unit and the storage device 116 included in the operation unit 115 as necessary.
  • the processing executed by the image processing unit 114 can be realized by either hardware or software.
  • FIG. 2 shows a detailed view of the overall control unit and analysis unit 113 of FIG.
  • the operation / analysis unit 206 shown in FIG. 2 is an integrated representation of the overall control unit / analysis unit 113 and the operation unit 115 shown in FIG. This is realized by a plurality of functional blocks realized by the CPU incorporated in the unit 113 executing a predetermined program.
  • the configuration incorporated in the SEM observation apparatus shown in FIG. 1 is possible, but the operation / analysis unit shown in FIG. 2 is configured independently of the SEM observation apparatus shown in FIG. 1 and 2 may be connected to each other.
  • the storage device 116 may be shared.
  • the defect data storage unit 201 stores defect data in which information such as defect coordinates is stored.
  • the image data storage unit 202 stores image data in which a defect image photographed by the SEM observation apparatus is stored.
  • the design layout data storage unit 203 stores design layout data in which design information such as design layout information is stored.
  • the analysis parameter storage unit 204 stores analysis parameters that store analysis conditions such as image processing to be performed on a defect image at the time of analysis.
  • the operation / analysis unit 206 inputs defect data, image data, design layout data, and analysis parameters, superimposes the defect image and the design layout data, identifies the design pattern or layer in which the defect has occurred, and systematic Processing to determine as a defect is performed.
  • the operation / analysis unit 206 divides the captured defect image into layers corresponding to the manufacturing process to generate a plurality of layer divided images, and each of the layer divided images.
  • a matching processing unit for obtaining a degree of coincidence with each design layer of the design layout data, and a design layer identifying unit for identifying the design layer having the highest degree of coincidence among the design layers as a design layer corresponding to the layer divided image.
  • a first sampling unit and a second sampling unit that sample a defect image to be analyzed.
  • the processing contents of the layer dividing unit, matching processing unit, design layer specifying unit, first sampling unit, and second sampling unit will be described later.
  • the processing result is stored in the analysis result data storage unit 205. Further, when the analysis parameter is adjusted during the analysis, the adjustment result may be stored in the analysis parameter storage unit 204 so that it can be used for the next analysis.
  • FIG. 3 is a flowchart showing the procedure of systematic defect analysis according to the prior art.
  • defect data and image data are read (301).
  • design layout data is read (302).
  • the processing of step 301 and step 302 may be performed in parallel or in reverse order.
  • a layer to be overlaid with the defect image is selected from the design layout data (303).
  • a user selects an appropriate layer by comparing an image with a design pattern.
  • the number of design pattern layers may exceed one hundred, and when there are many layers to be superimposed, it takes a lot of time to select the layers. Accordingly, at this time, since the processing time increases in proportion to the number of layers to be overlapped, it is desirable to narrow down to the minimum necessary layers.
  • the layer can be selected relatively easily, but the observation image is captured.
  • the department responsible for naming the process name, the department responsible for determining the layer name of the design layout data, and the department responsible for systematic defect analysis are often different. The work of narrowing down depends on the knowledge and experience of the person in charge. This has been a burden for beginners.
  • the image and design layout data are automatically matched (304). Specifically, a process for obtaining a position having the highest degree of matching on the design layout data as a matching coordinate using the pattern information extracted from the image as a template is performed.
  • the defect observation image is shown in FIG. 401 represents a defect area.
  • the design layout data to be matched is set as a matching target area in an area wider than the observation field of view (FOV) of the defect observation image. This is because the defect position information includes an error due to the stage accuracy of the inspection apparatus or the SEM observation apparatus. (C) in FIG.
  • FIG. 4 is a display in which the defect observation image in (a) is used as a template and the region of the design layout data in (b) is searched and the portion with the highest degree of coincidence is superimposed and displayed as a matching position. Yes (for example 402). Thus, the position where the defect has occurred can be specified on the design layout data.
  • the defect position specified by the defect inspection equipment may include micron-order errors due to factors such as the stage accuracy of the inspection equipment. When analyzing defects that occur in nano-order size patterns, this error may occur. For example, there are cases where accurate analysis cannot be realized. Conventionally, such a case has been dealt with by manual assist work such as manually superimposing defect positions and design layout data. However, this has been a problem in terms of work efficiency.
  • the matching accuracy between the image and the design layout data is not reliable, it is necessary to visually confirm the matching result (305). If the matching result is good, the process can proceed to systematic defect determination (307). If the matching result is not good, the matching process is manually performed (306), and then the systematic defect determination process is performed. (307). Such matching result confirmation work and manual matching result correction work are burdens on the operator, and improvement of matching accuracy is required.
  • Patent Document 1 discloses a method of performing statistical processing after specifying a defect position and specifying a layer in which a defect is likely to occur.
  • the burden of manual work has become a problem, and it cannot be said that it has been widely put into practical use. In the present embodiment described below, such a problem can be solved and the systematic defect analysis work burden can be minimized.
  • FIG. 6 is a flowchart for realizing the automation of the design layer selection process (303) of FIG.
  • sampling means selecting and extracting an image to be used as an analysis target from a plurality of images. This is performed by the first sampling unit in the operation / analysis unit 206.
  • the defect occupancy is defined by Equation (1) and used as the sampling criterion.
  • the defect occupancy is P
  • the defect area is S Defect
  • the FOV area is S FOV .
  • the defect area may be the information stored in the defect information as the output information of the inspection apparatus. However, when the ADR is executed when the defect image is acquired by the SEM observation apparatus, the defect area is more accurate. Since the defect position and size are detected, it is desirable to use them. A defect having a low defect occupancy rate is sampled on the basis of the defect occupancy rate defined by Equation (1). However, if there is no defect, it may be excluded from systematic defect determination. When the defect occupancy is low, as shown in FIG. 5 (a), since there are few patterns hidden behind the defects, the matching accuracy with the design layout data can be improved.
  • an image sampled based on the defect occupancy rate is divided into layers by image analysis (602).
  • the layer division process is to generate a plurality of layer-divided images by dividing each layer corresponding to the manufacturing process. This is performed by the layer division unit in the operation / analysis unit 206.
  • layer division may be performed by edge detection disclosed in Patent Document 2, or the number of layers is estimated from the luminance distribution histogram of the SEM image to be analyzed as illustrated in FIG.
  • layer division may be performed according to the number of layers.
  • the layer means a hierarchy corresponding to the manufacturing process.
  • FIG. 7 illustrates the case where the number of layers is (a) 1 layer, (b) 2 layers, and (c) 3 layers.
  • the number of layers represents the number of layers formed on the substrate (the darkest part in each of FIGS. 7A, 7B, and 7C).
  • the number of layers can be automatically obtained from the luminance distribution histogram of the SEM image.
  • the number of layers shown in FIG. The operator may be input using the operation unit 115 or the operation / analysis unit 206 of FIG.
  • FIG. 8 shows an image (a) before layer division processing (602) and a layer division image after layer division according to the method shown in FIG. 7 or according to the number of layers input by the operator.
  • FIG. 4 is a schematic diagram of layer 1 (b1) extracted in step 1, layer 2 (b2) extracted by layer division, and layer 3 (b3) extracted by layer division. Design layers corresponding to (b1) to (b3) are shown in (c1) to (c3), respectively.
  • the design layers (c1) to (c3) are stored in the design database.
  • step 605 design layout data corresponding to each of the divided images (b1) to (b3) is extracted.
  • the layers (c1) to (c3) are the target layers at this time. is there.
  • second sampling is performed with reference to the density of the extracted pattern (603). This is performed by the second sampling unit in the operation / analysis unit 206.
  • the pattern density can be defined by the occupation ratio of the pattern portion in the FOV, the total length of the pattern edges, and the like. What kind of definition should be adopted may be an appropriate algorithm in accordance with the matching algorithm between the observation image and the design layout data. In the example of FIG. 9, the observation images are rearranged so that the pattern density increases from left to right.
  • Evaluation is performed preferentially from the right image having a high pattern density.
  • the pattern density is obtained for each layer, and by sampling samples having a high pattern density for each layer, the sampling result is biased toward the observation image in which the specific layer appears. Can be prevented.
  • the matching process is a process for obtaining a degree of coincidence with each design layer of the design layout data for each of the layer divided images. This is performed by the matching processing unit in the operation / analysis unit 206.
  • a matching score is obtained for each layer extracted by layer division by image analysis.
  • the matching score is a calculation formula defined so that the degree of coincidence between the layer divided image and the design layout data is high. As an example, a formula for calculating a general correlation coefficient is shown in Formula (2).
  • the correlation coefficient is ⁇ ijk
  • the layer divided image is M
  • the design layout data is I
  • the average pixel value of the layer divided image M is M (superscript bar).
  • the average pixel value of design layout data I is I (superscript bar) It represents as. Note that p represents each pixel included in the image, and q represents the total number of pixels included in the image.
  • ⁇ ijk in Expression (2) represents a correlation value between the j-th layer divided image included in the i-th image and the k-th design layer. Note that if x images remain as evaluation targets as a result of sampling in steps 601 and 603, 1 ⁇ i ⁇ x, and if the number of layers divided in step 602 is y, 1 ⁇ j ⁇ y. If the number of design layers to be matched is z, 1 ⁇ k ⁇ z.
  • the layers to be matched may be all layers of the design layout data, or may be a plurality of design layers selected in advance by the user. By setting all design layers as matching targets, an appropriate design layer can be extracted without depending on how the user selects a layer. In addition, when the user selects a plurality of design layers as matching targets, it is highly certain that a wide range of matching targets should be selected.
  • the minimum necessary layer selection is required from the viewpoint of calculation cost. For example, if you know the correspondence between the manufacturing process name and the design layer name, you can effectively select the layer to be matched by selecting multiple layers before and after the design layer corresponding to the manufacturing layer name. .
  • Equation (3) for each layer divided image extracted from the image, a calculation formula that can determine a design layer having a high matching degree is defined, and the matching degree with each layer extracted from the image is determined.
  • a high design layer is extracted (605). This is performed by the design layer specifying unit in the operation / analysis unit 206.
  • a simple average is defined as a matching score, but a coefficient reflecting pattern density or the like may be introduced.
  • the design layer to be overlaid with the image can be automatically extracted.
  • the design layer to be superimposed on the image can be automatically selected without depending on the knowledge and experience of the operator, so that the operator's work load can be minimized.
  • an appropriate design layer can be extracted even when the appearance of the same layer changes depending on the layer where the image is captured.
  • steps 601 and 603 an example in which observation images used for matching with design data are sampled in advance in steps 601 and 603 has been described.
  • steps 602, 604 A layer with a high matching score may be extracted by performing the process 605.
  • the matching target image is limited to the minimum by sampling based on the defect occupancy rate or sampling based on the pattern density, so that the processing time is minimized.
  • FIG. 10 is a flowchart for explaining processing for automatically and highly accurately aligning an image and design layout data.
  • the quality of the matching result is visually confirmed (305).
  • the matching result needs to be corrected (306).
  • the decrease in matching accuracy is due to the high occupancy rate of defects appearing in the image to be matched and a small amount of pattern information to be matched, or when a defect is mistakenly recognized as a pattern, or to the design layer that should be matched This occurred when the selection was inappropriate.
  • FIG. 10 A specific flow of FIG. 10 will be described.
  • layers extracted with a high matching score (605) extracted as described with reference to FIG. 6 are integrated into design layout data to be matched (1001).
  • a matching score (1002) of the integrated design layout data and the defect image is performed to obtain a matching score (1002), and a position having the maximum matching score is specified as an overlapping position of the image and the design layout data (1003).
  • This overlapping position determination process is executed for all evaluation target images (1004).
  • FIG. 11 is a flowchart for explaining processing for performing systematic defect determination with high accuracy.
  • defect coordinates are also superimposed at the same position as the overlapping position of the image extracted in FIG. 10 and the design layout data (1101).
  • This defect occurrence pattern / layer identification process is executed for all images to be evaluated (1103).
  • Defect occurrence patterns and layers are specified for all images to be evaluated, defects having a high frequency occurring in the same pattern or layer are extracted, and these are determined as systematic defects (1104).
  • the pattern or layer in which the systematic defect has occurred can be identified, and the user can suppress the occurrence of the defect by reviewing the design layout or manufacturing process of the pattern or layer.
  • FIG. 12 is a systematic defect determination flowchart in which improvement processing according to the present embodiment is incorporated with respect to the systematic defect determination flowchart in the prior art of FIG.
  • defect data and image data are read (1201).
  • 3 is the processing corresponding to (301) in FIG. 3, and in the case of the storage device 116 of the SEM observation device in FIG. 1 or the analysis system connected to the SEM observation device via a network, the defect data storage unit 201 in FIG. Or data is read from the image data storage unit 202.
  • design layout data is read (1202).
  • the design layout data storage unit 203 of FIG. Read data from.
  • the read defect data and image data are analyzed to sample an image with a low defect occupancy (1203). This process corresponds to (601) in FIG.
  • layer division is performed by image analysis (1204). This process corresponds to (602) in FIG. Based on the result of the layer division, sampling is performed based on the pattern density (1205), and the image for extracting the layer to be analyzed and the target image for the design layout data matching process are further narrowed down. This process corresponds to (603) in FIG.
  • matching processing with the design layout data is performed for each layer extracted from the image for the image limited by sampling (1206). This is processing corresponding to (604) in FIG. A matching score is obtained for each layer extracted from the image, and a design layer having a high matching score is extracted as an evaluation target layer for each layer-divided image extracted from the image (1207). This process corresponds to (605) in FIG.
  • the processing flow is improved by improving the image / design layout data automatic matching processing (304) of FIG.
  • the design layers extracted as evaluation targets are integrated to create design layout data to be subjected to an overlay process with an image (1208). This process corresponds to (1001) in FIG.
  • the position with the highest matching score is identified and set as the overlapping position of the image and the design layout data (1210). This process corresponds to (1003) in FIG.
  • defect coordinates are superimposed on the overlapping position obtained in (1210). This process corresponds to (1101) in FIG. Since the defect coordinates can be accurately superimposed on the design layout data, the pattern or layer in which the defect has occurred can be accurately identified (1212). This process corresponds to (1102) in FIG.
  • Processing is performed on all the images to be analyzed (1213), defects having a high frequency occurring in the same pattern or layer are extracted, determined as systematic defects, and patterns or A layer is specified (1214). This is processing corresponding to (1104) in FIG.
  • this invention is not limited to the above-mentioned Example, Various modifications are included.
  • the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described.
  • a part of the configuration of one embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of one embodiment.
  • Reference Signs List 101 electron gun 102 lens 103 deflector 104 objective lens 105 sample 106 stage 107 primary electron beam 108 secondary particle 109 secondary particle detector 110 electron optical system control unit 111 A / D conversion unit 112 stage control unit 113 overall control unit and Analysis unit 114 Image processing unit 115 Operation unit 116 Storage device 117 Optical microscope 201 Defect data storage unit 202 Image data storage unit 203 Design layout data storage unit 204 Analysis parameter storage unit 205 Analysis result data storage unit 206 Operation / analysis unit 401 Defect region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

　従来は、重ね合わせ対象とすべきレイヤーを自動的に選択する方法が無く、重ね合わせ対象となるレイヤーが多い場合に、レイヤーの選択作業に多くの時間を要するという課題があった。本発明の目的は、解析対象である欠陥画像と設計レイアウトデータを重ね合わせて、欠陥が発生しているパターンやレイヤーを特定することが可能な欠陥画像解析装置、および欠陥画像解析システムにおいて、設計レイアウトデータからレイヤーを選択する作業の効率を向上させることである。　解析対象画像を製造工程に対応した階層ごとに分割して複数のレイヤー分割画像を生成し、レイヤー分割画像のそれぞれに対して設計レイアウトデータの各設計レイヤーとの一致度を求めて、各設計レイヤーのうち一致度が最も高い設計レイヤーをそのレイヤー分割画像に対応する設計レイヤーとして特定することを特徴とする。

Description

欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム
　本発明は、半導体デバイスの欠陥画像解析支援装置およびシステムに関する。特に、製造工程におけるシステマティック欠陥解析において、半導体デバイスの欠陥観察画像と、半導体デバイスの設計レイアウトデータを利用する技術に関する。
　半導体または液晶など、基板上に微細なパターンを形成する製造工程において、製造パターンの微細化に伴い、解析対象となる欠陥にも変化が生じている。従来は、塵埃や異物により発生するランダム欠陥と呼ばれる欠陥種が解析の対象となることが多かったが、近年、ＯＰＣ（Optical Proximity Correction）技術の導入に伴い、設計パターンのレイアウトに依存性が高いシステマティック欠陥を解析対象とすべき事例が増加してきている。
　システマティック欠陥とは、特定のパターンやレイヤー、またはこれらの組み合わせに起因して発生する欠陥であり、設計パターンやレイアウトの変更、または製造条件の変更により対策することができる。したがって、システマティック欠陥発生の原因となったパターンやレイヤー、またはこれらの組み合わせを効率よく特定することが、半導体製造プロセスの歩留まり向上において重要な課題となっている。
　システマティック欠陥を効率よく特定する技術として、特許文献１には、欠陥座標と設計レイアウトデータを重ね合わせて（以下、マッチングと表現することがある）、欠陥が発生しているパターンやレイヤーを特定する方法が開示されている。また、特許文献２には、半導体デバイスを撮影した画像からデバイスのパターンを抽出して、抽出したパターンと設計レイアウトデータとを重ね合わせて、パターンの計測を行う技術が開示されている。
特開２００９－１０２８６号公報 特開２０１０－２８１３６号公報（ＵＳ２００７／００２３６５３）
　特許文献１では、欠陥位置と設計レイアウトデータを重ね合わせて、システマティック欠陥が発生しているパターンやレイヤーの特定を試みているが、重ね合わせ対象とすべきレイヤーの選択方法に関しては具体的な開示が無く、重ね合わせ対象となるレイヤーが多い場合に、レイヤーの選択作業に多くの時間を要するという課題がある。
　また、特許文献２では、解析対象画像と設計レイアウトデータの重ね合わせ作業の高精度化、および自動化を実現する方法として、画像からパターンを抽出して、抽出したパターンと設計レイアウトデータを比較する方法が開示されているが、重ね合わせ対象とすべきレイヤーの選択に関しては具体的な開示が無く、上記と同様の課題がある。これは、特許文献２が製造パターンの計測を想定した発明であることに依るもので、製造パターンの計測を目的とする場合には、重ね合わせ対象とすべきレイヤーは限定される場合が多いためであると考えられる。
　本発明の目的は、解析対象である欠陥画像と設計レイアウトデータを重ね合わせて、欠陥が発生しているパターンやレイヤーを特定することが可能な欠陥画像解析方法、および欠陥画像解析システムにおいて、設計レイアウトデータからレイヤーを選択する作業の効率を向上させることである。
　本発明は、上記課題を解決するために、解析対象画像を製造工程に対応した階層ごとに分割して複数のレイヤー分割画像を生成し、レイヤー分割画像のそれぞれに対して設計レイアウトデータの各設計レイヤーとの一致度を求めて、各設計レイヤーのうち一致度が最も高い設計レイヤーをそのレイヤー分割画像に対応する設計レイヤーとして特定することを特徴とする。
　本発明によれば、設計レイアウトデータからレイヤーを選択する作業の効率を向上させることができるので、欠陥観察画像と設計レイアウトデータとの重ね合わせ処理を高精度かつ高速に実行することができ、半導体デバイス製造工程におけるシステマティック欠陥解析を効率よく実現することができる。
ＳＥＭ式観察装置の模式図。 操作・解析部の構成図。 従来技術によるシステマティック欠陥解析処理のフローチャート。 欠陥観察画像と設計レイアウトデータの重ね合わせ処理の模式図。 欠陥観察画像に占める欠陥占有率の影響を示す模式図。 設計レイヤー自動選択処理のフローチャート。 輝度ヒストグラムを用いたレイヤー分割処理の模式図。 レイヤー分割処理の模式図。 パターン密度によるサンプリングの模式図。 欠陥観察画像と設計レイアウトデータ自動マッチング処理のフローチャート。 システマティック欠陥判定処理のフローチャート。 本実施例によるシステマティック欠陥解析処理のフローチャート。
　システマティック欠陥解析を効率的に行う機能を備えたＳＥＭ式観察システムの構成例を説明する。なお、以下のＳＥＭ式観察システムの一構成例としてＳＥＭ式観察装置でシステマティック欠陥解析を行う例について説明するが、システムの構成はこれに限られず、システムを構成する装置の一部または全部が異なる装置で構成されていてもよい。例えば、本実施例のシステマティック欠陥解析処理をＳＥＭ式観察装置とネットワークで接続された欠陥分類装置で行ってもよいし、システム内の汎用のコンピュータに搭載された汎用ＣＰＵにより、所望の演算処理を実行するプログラムを実行することで実現してもよい。このプログラムが記録された記録媒体により、既存の装置をアップグレードすることも可能である。
　また、本発明の適用はＳＥＭ式観察システムに限られず、レビュー装置等の観察装置と接続された欠陥解析支援装置や、欠陥解析システムにも当然ながら適用可能である。
　以下で、ＳＥＭ式観察装置とは、光学式またはＳＥＭ式検査装置といった、上位の欠陥検査装置で検出された欠陥座標を、あるいは設計レイアウトデータに基づくシミュレーションなどにより抽出された観察点の座標情報を入力情報として、観察座標の高画質なＳＥＭ画像を取得するための装置である。更に、取得した画像や設計レイアウトデータを入力情報として、欠陥が発生しやすいパターンやレイヤーの特定を行うシステマティック欠陥解析機能を有した構成例を説明する。本実施例でシステマティック欠陥とは、同じまたは類似したパターン箇所またはレイヤーに発生する欠陥のことであり、設計パターンのレイアウトに依存性が高い欠陥をいう。
　図１は、本実施例のＳＥＭ式観察装置の全体構成を示す模式図である。図１のＳＥＭ式観察装置は、電子銃１０１、レンズ１０２、走査偏向器１０３、対物レンズ１０４、試料１０５、二次粒子検出器１０９などの光学要素により構成される電子光学系、観察対象となる試料を保持する試料台をＸＹ面内に移動させるステージ１０６、当該電子光学系に含まれる各種の光学要素を制御する電子光学系制御部１１０、二次粒子検出器１０９の出力信号を量子化するＡ／Ｄ変換部１１１、ステージ１０６を制御するステージ制御部１１２、全体制御部および解析部１１３、画像処理部１１４、ディスプレイ、キーボード、マウスなどを備えた操作部１１５、取得した画像などのデータを保持する記憶装置１１６、光学式顕微鏡１１７などにより構成されている。また、電子光学系、電子光学系制御部１１０、Ａ／Ｄ変換部１１１、ステージ１０６、ステージ制御部１１２は、ＳＥＭ画像の撮像手段である走査電子顕微鏡を構成する。なお、撮像手段は走査電子顕微鏡に限られない。
　電子銃１０１から発射された一次電子ビーム１０７は、レンズ１０２で集束され、走査偏向器１０３で偏向された後、対物レンズ１０４で集束されて、被検査対象の試料１０５に照射される。一次電子ビーム１０７が照射された試料１０５から、試料の形状や材質に応じて二次電子や反射電子等の二次粒子１０８が発生する。発生した二次粒子１０８は、二次粒子検出器１０９で検出された後、Ａ／Ｄ変換部１１１でデジタル信号に変換される。デジタル信号に変換された二次粒子検出器の出力信号を画像信号と称する場合もある。Ａ／Ｄ変換部１１１の出力信号は、画像処理部１１４に入力されＳＥＭ画像を形成する。画像処理部１１４は、生成したＳＥＭ画像を使用して欠陥検出などの画像処理を実行するＡＤＲ（Automatic Defect Review）処理など、各種の画像処理を実行する。
　レンズ１０２、走査偏向器１０３、対物レンズ１０４など、電子光学系内部の光学要素の制御は、電子光学系制御部１１０で行われる。試料の位置制御は、ステージ制御部１１２で制御されたステージ１０６で実行される。全体制御部１１３は、ＳＥＭ式観察装置全体を統括的に制御する制御部であり、ディスプレイ、キーボード、マウスなどを備えた操作部１１５、記憶装置１１６からの入力を解釈し、電子光学系制御部１１０、ステージ制御部１１２、画像処理部１１４等を制御し、必要に応じて操作部１１５に含まれる表示部、記憶装置１１６に処理結果を出力する。画像処理部１１４で実行される処理は、ハードウェア、ソフトウェアいずれの方式でも実現可能である。ハードウェアにより構成する場合には、処理を実行する複数の演算器を配線基板上、あるいは半導体チップないしはパッケージ内に集積することにより実現できる。ソフトウェアにより構成する場合には、画像処理部１１４に高速な汎用ＣＰＵを搭載して、所望の演算処理を実行するプログラムを実行することで実現できる。
　図２は、図１の全体制御部および解析部１１３の詳細図を示している。図２に示す操作・解析部２０６は、図１の全体制御部および解析部１１３と操作部１１５を統合して表現したもので、操作部１１５からの操作指示に対応して、全体制御および解析部１１３に組み込まれたＣＰＵが所定のプログラムを実行することにより実現される複数の機能ブロックにより実現されている。このように、図１に示すＳＥＭ式観察装置に組み込まれた構成が可能であるが、図１に示すＳＥＭ式観察装置とは独立して図２に示す操作・解析部を構成し、ネットワーク接続により図１と図２の構成が連結されてもよい。図１に示すＳＥＭ式観察装置に組み込まれる場合には、欠陥データ記憶部２０１、画像データ記憶部２０２、設計レイアウトデータ記憶部２０３、解析パラメータ記憶部２０４、解析結果データ記憶部２０５は、図１の記憶装置１１６と共通であってもよい。欠陥データ記憶部２０１には、欠陥座標などの情報が格納された欠陥データが格納されている。画像データ記憶部２０２にはＳＥＭ式観察装置で撮影した欠陥画像が格納された画像データが格納されている。設計レイアウトデータ記憶部２０３には設計レイアウト情報など設計情報が格納された設計レイアウトデータが格納されている。解析パラメータ記憶部２０４には解析時に欠陥画像に対して実行する画像処理などの解析条件を格納した解析パラメータが格納されている。
　操作・解析部２０６では、欠陥データ、画像データ、設計レイアウトデータ、解析パラメータを入力として、欠陥画像と設計レイアウトデータを重ね合わせて、欠陥が発生している設計パターンまたはレイヤーを特定して、システマティック欠陥として判定する処理を行う。なお、本実施例の操作・解析部２０６は、撮像された欠陥画像を製造工程に対応した階層ごとに分割して複数のレイヤー分割画像を生成するレイヤー分割部と、レイヤー分割画像のそれぞれに対して、設計レイアウトデータの各設計レイヤーとの一致度を求めるマッチング処理部と、各設計レイヤーのうち前記一致度が最も高い設計レイヤーを当該レイヤー分割画像に対応する設計レイヤーとして特定する設計レイヤー特定部と、解析対象とする欠陥画像をサンプリングする第一サンプリング部、第二サンプリング部とを含むものとする。レイヤー分割部、マッチング処理部、設計レイヤー特定部、第一サンプリング部、第二サンプリング部の処理内容については後述する。処理結果は解析結果データ記憶部２０５に格納される。また、解析の際に、解析パラメータを調整した場合には、調整結果を解析パラメータ記憶部２０４に格納して、次の解析に活用できるようにしてもよい。
　図３は、従来技術によるシステマティック欠陥解析の手順を示すフローチャートである。まず、欠陥データと画像データを読み込む（３０１）。また、設計レイアウトデータを読み込む（３０２）。ステップ３０１とステップ３０２の処理は並列に行われてもよいし、逆順に行われてもよい。
　次に、設計レイアウトデータの中から、欠陥画像と重ね合わせ処理するレイヤーを選択する（３０３）。従来は、ユーザが、画像と設計パターンを見比べて、適切と思われるレイヤーを選択していた。設計パターンのレイヤーの数は百を超えることもあり、重ね合わせ対象となるレイヤーが多い場合に、レイヤーの選択作業に多くの時間を要していた。したがって、このとき、重ね合わせ処理するレイヤー数に比例して処理時間は増加するので、必要最小限のレイヤーに絞り込むことが望ましい。
　観察画像を撮影した工程名と設計レイアウトデータのレイヤー名称が、対応関係が容易に類推できる命名ルールで管理されている場合は、比較的容易にレイヤーを選択することができるが、観察画像を撮影した工程名を命名する担当部署と、設計レイアウトデータのレイヤー名称を決定する担当部署と、更にはシステマティック欠陥の解析を担当する部署が異なる場合が多く、設計レイアウトデータから重ね合わせ処理すべきレイヤーを絞り込む作業は、担当者の知識や経験に依存してしまう。このため特に初心者には負担となる作業になっていた。
　次に、画像と設計レイアウトデータを自動マッチングさせる（３０４）。具体的には、画像から抽出したパターン情報をテンプレートとして、設計レイアウトデータ上で最も一致度が高い位置をマッチング座標として求める処理を行う。例えば、欠陥観察画像を図４の（ａ）とし、これをテンプレートとする。４０１は欠陥領域を表している。マッチング対象である設計レイアウトデータは図４の（ｂ）のように、欠陥観察画像の観察視野（ＦＯＶ）より広く領域をマッチング対象エリアとして設定する。これは、欠陥位置情報には検査装置、またはＳＥＭ式観察装置のステージ精度に起因する誤差が含まれているためである。図４の（ｃ）は、（ａ）の欠陥観察画像をテンプレートとして、（ｂ）の設計レイアウトデータの領域内をサーチした結果、もっとも一致度が高い部分をマッチング位置として重ね合わせ表示したものである（例えば４０２）。このように、欠陥が発生した位置を、設計レイアウトデータ上で特定することができる。
　欠陥検査装置が特定した欠陥位置には、検査装置のステージ精度などの要因から、ミクロンオーダーの誤差が含まれる場合があり、ナノオーダーサイズのパターンに発生する欠陥を解析する場合には、この誤差が原因で正確な解析が実現できない事例が発生している。このような場合には、従来、手動で欠陥位置と設計レイアウトデータを重ね合わせるなど、マニュアルアシスト作業により対応していたが、作業効率の観点で問題となっていた。
　また、欠陥画像によってはマッチング精度が低下する問題もある。図４の事例や、図５の（ａ）のように、ＦＯＶに対して欠陥領域が大きくない場合（例えば５０１）には、特許文献２に開示されているマッチング処理で対応可能である。ところが、特許文献２はパターン計測を目的としているため、図５の（ｂ）のように、観察画像のＦＯＶに対して欠陥領域が多くを占める場合（例えば５０２）が想定されていない。ＳＥＭ式観察装置で取得した欠陥画像を解析対象とする場合には、解析対象画像に製造パターンだけでなく欠陥画像が含まれるため、特に欠陥サイズがＦＯＶ（Field Of View）に対して巨大な場合などに、画像と設計レイアウトデータの重ね合わせに失敗する場合がある。このような場合にマッチング精度が低下してしまい、マニュアルアシストによる重ね合わせ結果の修正作業が必要となるため、システマティック欠陥解析の作業負担を最小化することはできない、という課題があった。
　画像と設計レイアウトデータとのマッチング精度が信頼できない場合には、目視によるマッチング結果確認作業が必要となる（３０５）。マッチング結果が良好な場合は、システマティック欠陥判定（３０７）に処理を進めることができるが、マッチング結果が良好でない場合には、手動でマッチング処理を行ってから（３０６）、システマティック欠陥判定処理に進む（３０７）。このような、マッチング結果の確認作業、および手動によるマッチング結果修正作業は作業者の負担となっており、マッチング精度の向上が求められている。
　画像と設計レイアウトデータの重ね合わせが完了したら、システマティック欠陥判定処理を行う（３０７）。具体的には、画像と設計レイアウトデータを重ね合わせた上に、更に欠陥情報を重ね合わせて、欠陥が発生している設計レイアウトデータ、またはレイヤーを特定する。特許文献１に欠陥位置を特定した後に統計処理を行い、欠陥が発生しやすいレイヤーを特定する方法が開示されているが、前述のように設計レイアウトデータ上での欠陥位置の特定までに時間を要し、また手作業による作業負担が問題となっており、広く実用化されているとは言えない状況である。以下に説明する本実施例では、このような課題を解決し、システマティック欠陥解析作業負担の最小化を実現することができる。
　図６は、図３の設計レイヤー選択処理（３０３）の自動化を実現するフローチャートである。
　まず、欠陥占有率による第一のサンプリングを行う（６０１）。以下、サンプリングとは複数の画像の中から解析対象として用いる画像を選択して抽出することである。これは操作・解析部２０６の中の第一サンプリング部によって行われる。このとき、判断基準として重要なのは、欠陥の実サイズそのものよりも、欠陥画像のＦＯＶに占める欠陥面積の大きさであるため、数式（１）で欠陥占有率を定義して、サンプリング基準とする。数式（１）では、欠陥占有率をＰ、欠陥面積をＳDefect、ＦＯＶ面積をＳFOVとしている。
Figure JPOXMLDOC01-appb-M000001
　欠陥面積は検査装置の出力情報として、欠陥情報に格納されているものを用いてもよいが、ＳＥＭ式観察装置で欠陥画像を取得する際にＡＤＲを実行している場合には、より正確な欠陥位置とサイズが検出されているので、これを用いるのが望ましい。数式（１）で定義した欠陥占有率を基準として、欠陥占有率が低い欠陥をサンプリングする。但し、欠陥が存在しない場合には、システマティック欠陥判定の対象外としてよい。欠陥占有率が低いと、図５の（ａ）のように、欠陥に隠れて消失するパターンが少ないため、設計レイアウトデータとのマッチング精度を向上させることができる。また、欠陥占有率が低いと、欠陥部分のエッジを製造パターンのエッジと誤認識してマッチングスコアを算出する可能性が低下するので、設計レイアウトデータとのマッチング精度を向上させることができる。マッチングスコア算出式に関しては、数式（２）（３）を用いて後述する。
　次に、欠陥占有率によりサンプリングした画像に対して、画像解析によりレイヤー分割を行う（６０２）。ステップ６０２においてレイヤー分割処理とは、製造工程に対応した階層ごとに分割して複数のレイヤー分割画像を生成することである。これは操作・解析部２０６の中のレイヤー分割部によって行われる。レイヤー分割方法の一例としては、特許文献２に開示されているエッジ検出によりレイヤー分割を行ってもよいし、図７に例示するように、解析対象のＳＥＭ画像の輝度分布ヒストグラムからレイヤー数を推定し、レイヤー数に応じてレイヤー分割を行ってもよい。ここで、レイヤーとは製造工程に対応した階層のことをいう。
　図７では、レイヤー数が（ａ）１層の場合、（ｂ）２層の場合、（ｃ）３層の場合を例示している。なお、ここでレイヤー数とは基板（図７（ａ）（ｂ）（ｃ）の各図において一番暗い部分）上に形成されたレイヤーの数を表すものである。レイヤー数はＳＥＭ画像の輝度分布ヒストグラムから、自動で求めることが可能であるが、ＳＥＭ画像に出現するレイヤー数が既知である場合や、より確実にレイヤー数を特定したい場合には、図１の操作部１１５や図２の操作・解析部２０６を用いて、オペレータに入力させてもよい。
　図８は、レイヤー分割処理（６０２）前の観察画像（ａ）と、前述の図７の方法で、またはオペレータが入力したレイヤー数に応じてレイヤー分割した後のレイヤー分割画像である、レイヤー分割で抽出したレイヤー１（ｂ１）、レイヤー分割で抽出したレイヤー２（ｂ２）、レイヤー分割で抽出したレイヤー３（ｂ３）の模式図である。また（ｂ１）から（ｂ３）のそれぞれに対応する設計レイヤーを（ｃ１）から（ｃ３）に示している。（ｃ１）から（ｃ３）の設計レイヤーは設計データベースに保存されている。後述するようにステップ６０５では分割画像（ｂ１）から（ｂ３）のそれぞれに対して対応する設計レイアウトデータを抽出するが、（ｃ１）から（ｃ３）のレイヤーはこのときの目標レイヤーとなるものである。
　画像解析によるレイヤー分割（６０２）により、レイヤー毎のパターン抽出が完了したら、抽出したパターンの密度を基準として第二のサンプリングを行う（６０３）。これは操作・解析部２０６の中の第二サンプリング部によって行われる。画像と設計レイアウトデータとのマッチングを正確に行うためには、より多くのパターンがＦＯＶ内に出現しているのが好ましいため、パターン密度が高いものをサンプリングする。パターン密度は、ＦＯＶ内に占めるパターン部分の占有率や、パターンエッジの総和長などで定義することができる。どのような定義を採用するかは、観察画像と設計レイアウトデータとのマッチングアルゴリズムにあわせて、適切なアルゴリズムを採用すればよい。図９の例では、左から右に行くほどパターン密度が高くなるように観察画像を並べ替えている。パターン密度が高い右側の画像から優先的に評価対象とする。但し、各レイヤーのパターン密度に極端な差がある場合、パターン密度に基づきサンプリングした結果、パターン密度が高い特定のレイヤーが出現している画像のみがサンプリングされることがあるため、対策が必要である。具体的な対策としては、図９のように、レイヤー毎にパターン密度を求めて、レイヤー毎にパターン密度が高いものをサンプリングすることで、特定レイヤーが出現した観察画像にサンプリング結果が偏ることを防止することができる。
　観察画像のＦＯＶに対する欠陥占有率を基準としたサンプリング、更には、観察画像に出現しているパターンの密度を基準としたサンプリングにより、マッチング処理対象を絞り込んだ後に、画像と設計レイアウトデータのマッチング処理を行う（６０４）。ステップ６０４においてマッチング処理とは、前記レイヤー分割画像のそれぞれに対して、前記設計レイアウトデータの各設計レイヤーとの一致度を求める処理のことである。これは操作・解析部２０６の中のマッチング処理部によって行われる。ステップ６０４では、画像解析によるレイヤー分割で抽出されたレイヤー毎にマッチングスコアを求める。マッチングスコアとは、レイヤー分割画像と設計レイアウトデータとの一致度が高くなるように定義された算出式である。一例として一般的な相関係数の算出式を数式（２）に示す。ここでは、相関係数をρijk、レイヤー分割画像をＭ、設計レイアウトデータをＩ、レイヤー分割画像Ｍの画素値の平均値をＭ（上付きバー）
Figure JPOXMLDOC01-appb-I000002
、設計レイアウトデータＩの画素値の平均値をＩ（上付きバー）
Figure JPOXMLDOC01-appb-I000003
として表している。なお、ｐは画像に含まれる各画素、ｑは画像に含まれる総画素数を表している。
Figure JPOXMLDOC01-appb-M000004
　各画像に対してレイヤー分割を行い、数式（２）のように、画像と設計レイアウトデータとの一致度に応じてスコアが高くなるように定義された算出式を用いて、マッチングスコアを求める。数式（２）のρijkは、ｉ番目の画像に含まれるｊ番目のレイヤー分割画像とｋ番目の設計レイヤーとの相関値を表している。なお、ステップ６０１、６０３でサンプリングされた結果評価対象としてｘ枚の画像が残ったとすると１≦ｉ≦ｘであり、ステップ６０２で分割されたレイヤー数がｙ枚とすると１≦ｊ≦ｙであり、マッチング対象の設計レイヤー数がｚ枚とすると１≦ｋ≦ｚである。
　各画像から抽出したレイヤー分割画像（図８の例では、ｂ１～ｂ３）のそれぞれに対して各マッチング対象の設計レイヤー（図８の例では、ｃ１～ｃ３を含む複数の設計レイヤー）とのマッチングスコアを算出する。すなわち、各（ｉ，ｊ，ｋ）の組ごとにρijkを求める。ここで、マッチング対象のレイヤーは、設計レイアウトデータの全レイヤーでもよいし、予めユーザが選んだ複数の設計レイヤーであってもよい。全設計レイヤーをマッチング対象とすることで、ユーザのレイヤーの選び方に依存せず適切な設計レイヤーを抽出することができる。また、ユーザが複数の設計レイヤーをマッチング対象として選ぶときは、マッチング対象を広く選択するのが確実性は高い。一方で、演算コストの面からは必要最小限のレイヤー選択が求められる。例えば、製造工程名と設計レイヤー名との対応が分かる場合には、製造レイヤー名に対応した設計レイヤーを含む前後複数レイヤーを選択すると、マッチング対象とすべきレイヤーを効果的に選択することができる。
　次に、数式（３）のように、画像から抽出した各レイヤー分割画像に対して、一致度が高い設計レイヤーが判定できる算出式を定義して、画像から抽出した各レイヤーとの一致度が高い設計レイヤーを抽出する（６０５）。これは操作・解析部２０６の中の設計レイヤー特定部によって行われる。ここで、数式（３）のＦjkは、各画像（ｉ＝１～ｎ）から抽出したｊ番目のレイヤー分割画像に対するｋ番目の設計レイヤーの相関値をｎ枚の画像にわたって平均した値を表しており、これをマッチングスコアとして利用する。数式（３）では、単純平均をマッチングスコアとして定義しているが、パターン密度などを反映した係数を導入してもよい。
Figure JPOXMLDOC01-appb-M000005
　このように、画像から抽出した各レイヤー分割画像に対する各設計レイヤーとのマッチングスコアを求めて、画像から抽出したレイヤー分割画像毎に、マッチングスコアが最大の設計レイヤーを抽出する。すなわち、Ｆj1…Ｆjk…Ｆjzのｚ個のマッチングスコアを求め、このうち最大のものがＦjkmaxであるとすると、ｋmax番目の設計レイヤーをｊ番目のレイヤー分割画像に対応するレイヤーとして特定する。これをｊ＝１～ｚまでレイヤー分割画像のレイヤー数ｚだけ繰り返すことで、全てのレイヤー分割画像に最も一致度の高い設計レイヤーが特定される。
　以上の処理により、画像と重ね合わせ評価すべき設計レイヤーを自動で抽出することができる。これにより、オペレータの知識や経験に依らず、画像と重ね合わせ評価すべき設計レイヤーが自動選択できるので、オペレータの作業負担を最小化することができる。また、撮像された画像に対応して設計レイヤーを選択するので、画像を撮像したレイヤーによって同じレイヤーの見え方が変わってしまう場合にも、適切な設計レイヤーを抽出することができる。
　また、本実施例ではステップ６０１、６０３により、予め設計データとのマッチングに用いる観察画像をサンプリングする例を説明したが、サンプリングを行わず全ての観察画像の各々に対して、ステップ６０２、６０４、６０５の処理を行い、マッチングスコアが高いレイヤーを抽出しても良い。ただし、計算コストの観点から、上述のように、レイヤー抽出に用いるのに適切な画像を、設計データとのマッチングの前にサンプリングしておくのが望ましい。本実施例では欠陥占有率によるサンプリング、またはパターン密度によるサンプリングにより、マッチング対象画像を最小限に限定しているので、処理時間の最小化を実現している。
　図１０は、画像と設計レイアウトデータとの位置合わせを自動的にかつ高精度に行う処理を説明するフローチャートである。図３の従来技術のフローチャートでは、ステップ３０４に対応する。従来は、図３で説明したように、画像と設計レイアウトデータの自動マッチング（３０４）の後に、マッチング結果の良否を目視確認して（３０５）、マッチング結果が悪い画像に対しては、手動によるマッチング結果の修正（３０６）が必要であった。マッチング精度の低下は、マッチング対象の画像に出現している欠陥の占有率が高く、マッチング対象となるパターン情報が少ない場合、または欠陥をパターンと誤認識した場合、またはマッチング対象とすべき設計レイヤーの選択が不適切な場合に発生していた。本実施例によれば、図６を用いて説明した、欠陥占有率を基準としたサンプリング（６０１）により、欠陥占有率が高すぎる観察画像をマッチング対象から除外することができ、更には、画像と一致度が高い設計レイヤーを抽出しているので（６０５）、マッチング対象とする設計レイヤーに不適切なレイヤーが選択されることが無く、マッチング精度の低下を抑制することができる。
　また、仮に分割されたレイヤーそれぞれと欠陥画像をマッチングすることで位置合わせを行おうとすると、周期的なパターンがある場合には周期の整数倍だけずれた場所でマッチングされてしまう可能性がある。そこで、本実施例では、統合したレイヤーに対して欠陥画像をマッチングさせることで、あるレイヤーに周期的なパターンがある場合でもマッチング精度を向上させることができる。
　図１０の具体的なフローを説明する。　
　まず、自動マッチング処理を実行する前処理として、図６で説明したように抽出したマッチングスコアが高いレイヤー（６０５）を統合して、マッチング対象の設計レイアウトデータとする（１００１）。
　次に、この統合した設計レイアウトデータと欠陥画像のマッチング（位置合わせ）を行い、マッチングスコアを求め（１００２）、マッチングスコアが最大の位置を画像と設計レイアウトデータの重ね合わせ位置として特定する（１００３）。この重ね合わせ位置の確定処理を全ての評価対象画像に対して実行する（１００４）。
　図１１は、システマティック欠陥判定を高精度に行う処理を説明するフローチャートである。図３の従来技術のフローチャートでは、ステップ３０７に対応する。まず、図１０で抽出した画像と設計レイアウトデータの重ね合わせ位置と同じ位置に、欠陥座標も重ね合わせる（１１０１）。これにより、欠陥座標と設計レイアウトデータを最適な位置で重ね合わせることができるため、欠陥が発生しているパターン、レイヤーを正確に特定することができる（１１０２）。この欠陥発生パターン、レイヤーの特定処理を、評価対象の全画像に対して実行する（１１０３）。評価対象の全画像に対して、欠陥発生パターン、レイヤーの特定を行い、同じパターンまたはレイヤーに発生している頻度が高い欠陥を抽出して、これをシステマティック欠陥と判定する（１１０４）。これによってシステマティック欠陥が発生しているパターン、またはレイヤーが分かるので、ユーザはそのパターンやレイヤーの設計レイアウトや製造工程を見直すことで欠陥の発生を抑制することができる。
　図１２は、図３の従来技術におけるシステマティック欠陥判定フローチャートに対して、本実施例による改善処理を組み込んだシステマティック欠陥判定のフローチャートである。まず、欠陥データと画像データを読み込む（１２０１）。図３の（３０１）に対応する処理であり、図１のＳＥＭ式観察装置の記憶装置１１６、またはＳＥＭ式観察装置とネットワーク接続された解析システムの場合には、図２の欠陥データ記憶部２０１や画像データ記憶部２０２からデータを読み込む。
　次に、設計レイアウトデータを読み込む（１２０２）。図３の（３０２）に対応する処理であり、図１のＳＥＭ観察装置の記憶装置１１６、またはＳＥＭ式観察装置とネットワーク接続された解析システムの場合には、図２の設計レイアウトデータ記憶部２０３からデータを読み込む。読み込んだ欠陥データ、画像データを解析して、欠陥占有率が低い画像をサンプリングする（１２０３）。図６の（６０１）に対応した処理である。
　次に、サンプリングにより抽出した欠陥占有率が低い画像を対象として、画像解析によりレイヤー分割を行う（１２０４）。図６の（６０２）に対応した処理である。レイヤー分割した結果に基づき、パターン密度によるサンプリングを行い（１２０５）、解析対象とすべきレイヤー抽出のための画像と設計レイアウトデータマッチング処理の対象画像を更に絞り込む。図６の（６０３）に対応した処理である。
　更に、サンプリングにより限定した画像を対象に、画像から抽出したレイヤー毎に、設計レイアウトデータとのマッチング処理を行う（１２０６）。図６の（６０４）に対応した処理である。画像から抽出したレイヤー毎にマッチングスコアを求めて、画像から抽出したレイヤー分割画像毎にマッチングスコアが高い設計レイヤーを評価対象レイヤーとして抽出する（１２０７）。図６の（６０５）に対応した処理である。
　次に、図３の画像・設計レイアウトデータ自動マッチング処理（３０４）を改善した処理フローに入る。まず、評価対象として抽出した設計レイヤーを統合して、画像との重ね合わせ処理の対象となる設計レイアウトデータを作成する（１２０８）。図１０の（１００１）に対応した処理である。
　次に、欠陥発生位置と設計パターンとの位置関係を正確に解析するために、統合した設計レイアウトデータと評価対象画像とのマッチング処理を行う（１２０９）。図１０の（１００２）に対応した処理である。
　マッチングスコアが最大の位置を特定して、画像と設計レイアウトデータとの重ね合わせ位置とする（１２１０）。図１０の（１００３）に対応した処理である。
　（１２１０）で求められた重ね合わせ位置に、更に、欠陥座標を重ね合わせる（１２１１）。図１１の（１１０１）に対応した処理である。欠陥座標を正確に設計レイアウトデータに重ね合わせることができるので、欠陥が発生しているパターン、またはレイヤーを正確に特定することができる（１２１２）。図１１の（１１０２）に対応した処理である。
　解析対象の全画像に対して処理を実行して（１２１３）、同じパターンまたはレイヤーに発生している頻度が高い欠陥を抽出して、システマティック欠陥と判定し、システマティック欠陥が発生しているパターンまたはレイヤーを特定する（１２１４）。図１１の（１１０４）に対応した処理である。
　なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１０１　電子銃
１０２　レンズ
１０３　偏向器
１０４　対物レンズ
１０５　試料
１０６　ステージ
１０７　一次電子ビーム
１０８　二次粒子
１０９　二次粒子検出器
１１０　電子光学系制御部
１１１　Ａ／Ｄ変換部
１１２　ステージ制御部
１１３　全体制御部および解析部
１１４　画像処理部
１１５　操作部
１１６　記憶装置
１１７　光学式顕微鏡
２０１　欠陥データ記憶部
２０２　画像データ記憶部
２０３　設計レイアウトデータ記憶部
２０４　解析パラメータ記憶部
２０５　解析結果データ記憶部
２０６　操作・解析部
４０１　欠陥領域

Claims (15)

  1. 　被検査対象の試料パターンの観察画像と、前記試料パターンに対応する設計レイアウトデータとを比較して、前記被検査対象の欠陥を解析する欠陥解析支援装置において、
    　前記観察画像のうち全部または一部の解析対象画像を製造工程に対応した階層ごとに分割して複数のレイヤー分割画像を生成するレイヤー分割部と、
    　前記レイヤー分割画像のそれぞれに対して、前記設計レイアウトデータの各設計レイヤーとの一致度を求めるマッチング処理部と、
    　前記各設計レイヤーのうち前記一致度が最も高い設計レイヤーを当該レイヤー分割画像に対応する設計レイヤーとして特定する設計レイヤー特定部とを備えることを特徴とする欠陥解析支援装置。
  2. 　請求項１に記載の欠陥解析支援装置において、
    　前記観察画像に占める欠陥発生領域の占有率に基づいて、前記観察画像から前記解析対象画像をサンプリングすることを特徴とする欠陥解析支援装置。
  3. 　請求項１に記載の欠陥解析支援装置において、
    　前記観察対象の画像に占める階層毎の製造パターンの出現率に基づいて、前記観察画像から前記解析対象画像をサンプリングすることを特徴とする欠陥解析支援装置。
  4. 　請求項１に記載の欠陥解析支援装置において、
    　前記レイヤー分割画像のそれぞれに対応する設計レイヤーとして特定された複数の設計レイヤーを統合して、統合した設計レイアウトデータと前記解析対象画像とを重ね合わせて位置合わせ処理を行うことを特徴とする欠陥解析支援装置。
  5. 　請求項１に記載の欠陥解析支援装置において、
    　前記マッチング処理部は、前記設計レイアウトデータのうち全設計レイヤーを前記一致度を求める処理の対象とすることを特徴とする欠陥解析支援装置。
  6. 　被検査対象の試料パターンの観察画像と、前記試料パターンに対応する設計レイアウトデータとを比較して、前記被検査対象の欠陥を解析する欠陥解析支援装置で実行されるプログラムを記録した記憶媒体において、
    　前記プログラムは、
    　前記観察画像のうち全部または一部の解析対象画像を製造工程に対応した階層ごとに分割して複数のレイヤー分割画像を生成するレイヤー分割部と、
    　前記レイヤー分割画像のそれぞれに対して、前記設計レイアウトデータの各設計レイヤーとの一致度を求めるマッチング処理部と、
    　前記各設計レイヤーのうち前記一致度が最も高い設計レイヤーを当該レイヤー分割画像に対応する設計レイヤーとして特定する設計レイヤー特定部とを備えることを特徴とするプログラムを記録した記憶媒体。
  7. 　請求項６に記載のプログラムを記録した記憶媒体において、
    　前記観察画像に占める欠陥発生領域の占有率に基づいて、前記観察画像から前記解析対象画像をサンプリングすることを特徴とするプログラムを記録した記憶媒体。
  8. 　請求項６に記載のプログラムを記録した記憶媒体において、
    　前記観察対象の画像に占める階層毎の製造パターンの出現率に基づいて、前記観察画像から前記解析対象画像をサンプリングすることを特徴とするプログラムを記録した記憶媒体。
  9. 　請求項６に記載のプログラムを記録した記憶媒体において、
    　前記レイヤー分割画像のそれぞれに対応する設計レイヤーとして特定された複数の設計レイヤーを統合して、統合した設計レイアウトデータと前記解析対象画像とを重ね合わせて位置合わせ処理を行うことを特徴とするプログラムを記録した記憶媒体。
  10. 　請求項６に記載のプログラムを記録した記憶媒体において、
    　前記マッチング処理部は、前記設計レイアウトデータのうち全設計レイヤーを前記一致度を求める処理の対象とすることを特徴とするプログラムを記録した記憶媒体。
  11. 　荷電粒子線を被検査対象に照射し、前記被検査対象からの二次粒子を検出することで前記被検査対象の試料パターンの観察画像を撮像する電子顕微鏡と、
    　前記観察画像と前記試料パターンに対応する設計レイアウトデータとを比較して、前記被検査対象の欠陥を解析するコンピュータとを備えた欠陥解析システムにおいて、
    　前記観察画像のうち全部または一部の解析対象画像を製造工程に対応した階層ごとに分割して複数のレイヤー分割画像を生成するレイヤー分割部と、
    　前記レイヤー分割画像のそれぞれに対して、前記設計レイアウトデータの各設計レイヤーとの一致度を求めるマッチング処理部と、
    　前記各設計レイヤーのうち前記一致度が最も高い設計レイヤーを当該レイヤー分割画像に対応する設計レイヤーとして特定する設計レイヤー特定部とを備えることを特徴とする欠陥解析システム。
  12. 　請求項１１に記載の欠陥解析システムにおいて、
    　前記観察画像に占める欠陥発生領域の占有率に基づいて、前記観察画像から前記解析対象画像をサンプリングすることを特徴とする欠陥解析システム。
  13. 　請求項１１に記載の欠陥解析システムにおいて、
    　前記観察対象の画像に占める階層毎の製造パターンの出現率に基づいて、前記観察画像から前記解析対象画像をサンプリングすることを特徴とする欠陥解析システム。
  14. 　請求項１１に記載の欠陥解析システムにおいて、
    　前記レイヤー分割画像のそれぞれに対応する設計レイヤーとして特定された複数の設計レイヤーを統合して、統合した設計レイアウトデータと前記解析対象画像とを重ね合わせて位置合わせ処理を行うことを特徴とする欠陥解析システム。
  15. 　請求項１１に記載の欠陥解析システムにおいて、
    　前記マッチング処理部は、前記設計レイアウトデータのうち全設計レイヤーを前記一致度を求める処理の対象とすることを特徴とする欠陥解析システム。
PCT/JP2013/059813 2012-05-11 2013-04-01 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム WO2013168487A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/400,341 US9582875B2 (en) 2012-05-11 2013-04-01 Defect analysis assistance device, program executed by defect analysis assistance device, and defect analysis system
KR1020147031082A KR101764658B1 (ko) 2012-05-11 2013-04-01 결함 해석 지원 장치, 결함 해석 지원 장치에 의해 실행되는 프로그램 및 결함 해석 시스템

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-109052 2012-05-11
JP2012109052A JP5948138B2 (ja) 2012-05-11 2012-05-11 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム

Publications (1)

Publication Number Publication Date
WO2013168487A1 true WO2013168487A1 (ja) 2013-11-14

Family

ID=49550541

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/059813 WO2013168487A1 (ja) 2012-05-11 2013-04-01 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム

Country Status (5)

Country Link
US (1) US9582875B2 (ja)
JP (1) JP5948138B2 (ja)
KR (1) KR101764658B1 (ja)
TW (1) TWI512787B (ja)
WO (1) WO2013168487A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5947169B2 (ja) * 2012-09-14 2016-07-06 株式会社キーエンス 外観検査装置、外観検査法およびプログラム
US9740995B2 (en) * 2013-10-28 2017-08-22 Morningstar, Inc. Coordinate-based document processing and data entry system and method
CN107408297B (zh) * 2014-11-24 2021-02-02 基托夫系统有限公司 自动检查
TWI684225B (zh) * 2015-08-28 2020-02-01 美商克萊譚克公司 自定向計量和圖樣分類
JP6935168B2 (ja) * 2016-02-12 2021-09-15 株式会社ディスコ 加工装置
KR102595300B1 (ko) * 2016-07-04 2023-10-31 삼성전자주식회사 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법
US9928446B2 (en) * 2016-07-13 2018-03-27 Dongfang Jingyuan Electron Limited Augmented automatic defect classification
US10262408B2 (en) * 2017-04-12 2019-04-16 Kla-Tencor Corporation System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
JP7171010B2 (ja) * 2018-03-07 2022-11-15 株式会社日立ハイテクサイエンス 断面加工観察装置、断面加工観察方法及びプログラム
US11270439B2 (en) 2018-11-09 2022-03-08 University Of Florida Research Foundation, Incorporated Histogram-based method for auto segmentation of integrated circuit structures from SEM images
WO2020191121A1 (en) * 2019-03-20 2020-09-24 Carl Zeiss Smt Inc. Method for imaging a region of interest of a sample using a tomographic x-ray microscope, microscope, system and computer program
JP2020161769A (ja) * 2019-03-28 2020-10-01 Ｔａｓｍｉｔ株式会社 画像生成方法
KR20210028326A (ko) 2019-09-03 2021-03-12 삼성전자주식회사 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 장치의 제조방법
CN112444526A (zh) * 2019-09-05 2021-03-05 中芯国际集成电路制造(上海)有限公司 缺陷检测方法及缺陷检测系统
CN110837717B (zh) * 2019-11-06 2022-09-06 成都数之联科技股份有限公司 一种基于Map图的玻璃面板多元缺陷根因分析方法
CN111458974B (zh) * 2020-05-23 2023-06-23 珠海市睿晶聚源科技有限公司 一种加速版图处理的方法及系统
CN111754479B (zh) * 2020-06-22 2023-11-03 上海华力微电子有限公司 版图图形精准匹配的检查方法
CN115294132B (zh) * 2022-10-09 2023-11-24 重庆景裕电子科技有限公司 一种阳极氧化层缺陷评估优化方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム
WO2011039908A1 (ja) * 2009-09-30 2011-04-07 株式会社日立ハイテクノロジーズ 荷電粒子顕微鏡装置及びこれを用いた試料の検査方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585926B2 (ja) 2005-06-17 2010-11-24 株式会社日立ハイテクノロジーズ パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム
JP2007234778A (ja) * 2006-02-28 2007-09-13 Hitachi High-Technologies Corp 電子線式パターン検査装置、その検査条件設定方法、及びプログラム
JP5068591B2 (ja) 2007-06-29 2012-11-07 株式会社日立ハイテクノロジーズ 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム
JP4606443B2 (ja) 2007-08-10 2011-01-05 株式会社日立製作所 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置
JP5021503B2 (ja) * 2008-01-15 2012-09-12 株式会社日立ハイテクノロジーズ パターン欠陥解析装置、パターン欠陥解析方法およびパターン欠陥解析プログラム
JP4969635B2 (ja) 2009-10-30 2012-07-04 株式会社日立ハイテクノロジーズ パターンレイヤーデータ生成方法、及びパターンレイヤーデータ生成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム
WO2011039908A1 (ja) * 2009-09-30 2011-04-07 株式会社日立ハイテクノロジーズ 荷電粒子顕微鏡装置及びこれを用いた試料の検査方法

Also Published As

Publication number Publication date
JP2013236032A (ja) 2013-11-21
KR101764658B1 (ko) 2017-08-03
JP5948138B2 (ja) 2016-07-06
TW201403663A (zh) 2014-01-16
KR20150003270A (ko) 2015-01-08
TWI512787B (zh) 2015-12-11
US9582875B2 (en) 2017-02-28
US20150139531A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
JP5948138B2 (ja) 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム
KR101828124B1 (ko) 패턴 평가 방법 및 패턴 평가 장치
TWI512684B (zh) Defect observation method and defect observation device
JP5957378B2 (ja) 欠陥観察方法および欠陥観察装置
US8885950B2 (en) Pattern matching method and pattern matching apparatus
US20180025482A1 (en) Method for measuring overlay and measuring apparatus, scanning electron microscope, and gui
US10229812B2 (en) Sample observation method and sample observation device
US9311697B2 (en) Inspection method and device therefor
JP5525421B2 (ja) 画像撮像装置および画像撮像方法
US8611638B2 (en) Pattern inspection method and pattern inspection apparatus
JP5783953B2 (ja) パターン評価装置およびパターン評価方法
KR101588367B1 (ko) 하전 입자선 장치
US20130216141A1 (en) Pattern matching method, image processing device, and computer program
US9846931B2 (en) Pattern sensing device and semiconductor sensing system
JP5164598B2 (ja) レビュー方法、およびレビュー装置
JP5988615B2 (ja) 半導体評価装置、及びコンピュータープログラム
KR20130108413A (ko) 하전 입자선 장치
JPWO2013122022A1 (ja) 画像評価装置及びパターン形状評価装置
US20220318975A1 (en) Image Processing Program, Image Processing Device, and Image Processing Method
JP2011174858A (ja) 欠陥検出方法および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13787906

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147031082

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14400341

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13787906

Country of ref document: EP

Kind code of ref document: A1