WO2013094237A1 - 量子ナノ接合トムソン素子とその製造方法 - Google Patents

量子ナノ接合トムソン素子とその製造方法 Download PDF

Info

Publication number
WO2013094237A1
WO2013094237A1 PCT/JP2012/063635 JP2012063635W WO2013094237A1 WO 2013094237 A1 WO2013094237 A1 WO 2013094237A1 JP 2012063635 W JP2012063635 W JP 2012063635W WO 2013094237 A1 WO2013094237 A1 WO 2013094237A1
Authority
WO
WIPO (PCT)
Prior art keywords
thomson
nanojunction
quantum
type semiconductor
nanojunctions
Prior art date
Application number
PCT/JP2012/063635
Other languages
English (en)
French (fr)
Inventor
渡邊隆彌
Original Assignee
Watanabe Takaya
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011282500A external-priority patent/JP4965736B1/ja
Priority claimed from JP2012014678A external-priority patent/JP4974260B1/ja
Application filed by Watanabe Takaya filed Critical Watanabe Takaya
Publication of WO2013094237A1 publication Critical patent/WO2013094237A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J45/00—Discharge tubes functioning as thermionic generators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen

Definitions

  • thermoelectric conversion device of the present invention is a nanojunction Thompson element capable of continuous operation day and night that can acquire very large thermoelectric conversion energy comparable to the average irradiation power of sunlight without requiring sunlight as in solar power generation. Consists of.
  • the temperature gradient of the heat flow generated when current flows through the nanojunction Thomson element, cooling or heat generation is caused by the difference in Seebeck coefficient in the current direction, and the heat generation section of another nanojunction Thomson element is connected to the heat generation section of the nanojunction Thomson
  • the present invention is a nano-junction Thomson device using a quantum effect that can acquire a very large thermoelectric conversion energy comparable to the average irradiation power of sunlight, and is a single crystal Si substrate that can be regarded as an almost perfect crystal without generating etch pits or etch channels Is fabricated, and a quantum nanojunction Thomson device is formed on a single crystal Si substrate.
  • Cooling amount Peltier effect-Joule heat-Heat conduction loss Therefore, in order to efficiently take out the capability of the Thomson element, it is necessary to use it so as to suppress the generation of Joule heat as much as possible and to reduce the temperature difference between both sides of the Thomson element as much as possible.
  • Non-Patent Document 1 reports conductance quantization.
  • the in-plane gate transistor (IPG Tanistor) shown in FIG. 1 (FIG. 2) allows electrons to pass through the field without being scattered by impurities when the field of electron transfer is smaller than the mean free path of electrons. .
  • IPG Tanistor in-plane gate transistor
  • FIG. 2 shows a ballistic state.
  • the conduction characteristics are determined by the shape of the conductor, and the characteristics are not fluctuated by a stochastic process such as scattering by impurities or lattice defects inside the material.
  • conductance quantization occurs, and a nanojunction can be realized relatively easily.
  • the Fermi level of the metal and the n-type semiconductor is different before the junction, but the Fermi level matches due to the movement (diffusion) of electrons by the junction. Due to this electron transfer, the energy distribution of electrons in the system composed of the metal nanogap and the n-type semiconductor becomes uniform.
  • a current is passed through the circuit composed of the metal nanogap and the n-type semiconductor by applying voltage from the outside to the energy band, heat is absorbed at a part of the junction and heat is generated at the other. Occurs.
  • the electronic cooling system using the nano-junction Thomson element has high cooling efficiency, it can be used for an air-conditioning system using heat generated by radiation or radiation generated on the wall or window of a mobile vehicle. In addition, it is most suitable for the semiconductor field and a cooling system for personal computers.
  • FIG. 3 is FIG. 6A of Non-Patent Document 2.
  • the electromotive force changes as much as 13.4 mV just by changing the environmental temperature by 6K.
  • the current is as small as about nA.
  • this spin quantum nanojunction can be integrated, a very large electric power can be taken out, for example, when integrated with a surface density of 20 G / cm 2, an electric power of 89.2 mW / cm 2 can be obtained.
  • the average irradiation intensity of sunlight is 100 mW / cm 2 of air mass (AM) 1.5, it is a value comparable to this. ”
  • the present invention is a method for realizing an ultrafine quantum wire device of 1 nm or less constituting a quantum nanojunction Thomson element.
  • semiconductor manufacturing methods will be in the single-nm range, and corresponding scaling techniques will be required.
  • chip multilayering continues until the 2020s, and the integration of memory has steadily progressed, and it is said that integration of about 18 layers is required.
  • the required TSV (Through Silicon Via) diameter is about 1 micron.
  • Scaling technology and memory integration require technology that can be manufactured at low cost and high accuracy. When etching is performed on Si, etching pits and etch channels are not generated even when etching is performed.
  • Si single crystal forms a surface with a single atomic plane
  • chemical processing and anisotropic etching can be performed to the order of nm or less. It can be carried out.
  • This etching technique can be realized as a method of manufacturing a quantum nanojunction Thomson device.
  • Patent documents 1, 2, 3, 5, 6, and 7 are patents relating to Thomson elements.
  • the absolute value of the Seebeck coefficient S is inversely proportional to the electrical conductivity ⁇ , when the electrical conductivity ⁇ approaches 0, the absolute value of the Seebeck coefficient S theoretically diverges and approaches infinity. . Therefore, a huge thermoelectromotive force is generated in the nanojunction Thomson element.
  • Non-Patent Document 3 Comparing the productivity of the quantum cross device in Non-Patent Document 2 and the quantum nanojunction Thomson element of Patent Document 5, the semiconductor manufacturing method of Patent Document 7 has a large amount of accumulated data, and as a high-productivity quantum nanojunction device Is suitable. However, the amount of capital investment is enormous. Fortunately, as shown in Non-Patent Document 3, when a Thomson device using p-type semiconductor wires or n-type semiconductor wires is manufactured by a manufacturing method using anisotropic etching using a Si substrate that does not generate etch pits or etch channels, Simple and easy to process.
  • Patent Document 4 is a patent based on isotropic etching. This patent is a method based on isotropic etching in which quartz has many lattice defects but etching does not generate etch pits or etch channels. On the other hand, since the Si single crystal at present can be regarded as a perfect crystal, the high-speed etching method is not applied.
  • FIG. 7 is a diagram showing a cross-sectional shape of anisotropic etching.
  • a (701) V-groove shape is formed for the Si single crystal. Since the diamond crystal structure is a crystal structure in which the atomic positions are equidistant from each other, the opposing base angle is 70.5 °.
  • the Si single crystal cut in the (110) plane orientation can form deep grooves perpendicular to the surface as indicated by reference numeral 702.
  • the thermal conductivity of single crystal Si is 148 W / (m ⁇ ° C.). Quartz glass has a thermal conductivity of 1.38 W / (m ⁇ ° C.), and single crystal Si conducts heat about 100 times faster, so a cooling heat sink is not required. Since single crystal Si is more likely to dissipate heat than is converted to electricity, when a thermoelectric conversion system is manufactured using a single crystal Si substrate, the surface of the Si substrate is like quartz glass. It is necessary to form an oxide insulator.
  • thermoelectric conversion system In conventional Peltier elements and Thomson elements, a cooling action and a heating action occur simultaneously. There is a demand for a thermoelectric conversion system having a new function in which cooling is cooling and heat generation is separated from heat generation. As a method for solving this problem, a thermoelectric conversion system is desired in which an electric current is supplied to the nano-junction Thomson element so that cooling or heat generation due to a difference in Seebeck coefficient is caused independently.
  • the problem to be solved by the present invention is to realize a nanometer-level spin quantum nanojunction Thomson device by an existing manufacturing technique.
  • the present invention relates to a thermoelectric conversion device in which a nanojunction Thomson element formed by forming a semiconductor in a metal nanogap is formed on a polymer film or a glass substrate.
  • This is a thermoelectric conversion device having a cooling function to which the heat generating portion of the Thomson element is connected.
  • a thermoelectric conversion device having a heat generation function formed by forming a temperature gradient of a heat flow generated by connecting a cooling part of another nano-junction Thomson element to a cooling part of the nano-junction Thomson element.
  • the present invention utilizes a giant thermoelectromotive force generated in a nanojunction Thomson device. Since the absolute value of the Seebeck coefficient S of the Thomson device formed by spin quantum nanojunction is inversely proportional to the electrical conductivity ⁇ , the state density theoretically diverges when the electrical conductivity ⁇ is close to 0. And approach infinity. Therefore, a huge thermoelectromotive force is generated in the nanojunction Thomson element.
  • Si single crystal substrate is anisotropically etched in 40 wt% of TMAH (tetramethyl ammonium hydroxide, (CH3) 4NOH) aqueous solution at a superheated temperature of 70 ° C, and p-type semiconductor thin wires and n-type are used using the scaled mask pattern
  • TMAH tetramethyl ammonium hydroxide, (CH3) 4NOH
  • thermoelectric conversion device of the present invention forms a semiconductor in a metal nanogap in a thermoelectric conversion device that uses heat generated by radiation or radiation generated not only on the walls and windows of buildings and mobile vehicles, but also on any object.
  • the nanojunction Thomson device is formed on a polymer film or a glass substrate, current is passed through these two nanojunction Thomson devices, and cooling or heat generation is caused by the difference in Seebeck coefficient in the direction of DC current flow.
  • This is a thermoelectric conversion system.
  • the present invention is in accordance with the energy conservation law of the first law of thermodynamics, and internally generates heat, but has a cooling function as a system, and can solve the fundamental heat sink problem. Since the thermoelectric conversion device of the present invention can integrate and form nanojunction Thomson elements in a large area by thin film technology, it can acquire very large thermoelectric conversion energy comparable to the average irradiation power of sunlight, and its industrial value is extremely high .
  • the quantum nanojunction Thomson device of the present invention is integrated as a Thomson device by spin quantum nanojunction, the absolute value of the Seebeck coefficient S theoretically diverges and approaches infinity. Utilizing the effect of generating a large thermoelectromotive force in the quantum nanojunction Thomson device, therefore, it is possible to obtain thermoelectric conversion energy comparable to the average irradiation intensity of very large sunlight, and its industrial value is extremely high .
  • the present invention provides a nanojunction Thomson device formed by forming a semiconductor in a metal nanogap on a polymer film or a glass substrate, and a nanojunction Thomson formed by a p-type semiconductor in a heat generating portion of the nanojunction Thomson device formed by an n-type semiconductor. It is a thermoelectric conversion device to which the heat generating part of the element is connected. In addition, the thermoelectric conversion device includes a cooling section of a Thomson element made of an n-type semiconductor connected to a cooling section of a nanojunction Thomson element made of a p-type semiconductor.
  • the present invention relates to an n-type semiconductor in which a nano-junction Thomson device formed by anisotropic etching is integrated on a Si substrate and a quantum nano-junction Thomson device using the quantum wire effect is used so that the Seebeck coefficient is close to infinity. Or it is a manufacturing method of the quantum nanodevice which produces the nano junction Thomson element which consists of a p-type semiconductor, and the nano junction Thomson element which consists of an n-type semiconductor or a p-type semiconductor on a Si substrate.
  • an L-shaped V-groove is formed on the Si substrate by anisotropic etching, a step of thermally oxidizing the Si substrate in an oxidation furnace, and a metal film on the L-shaped V-groove provided on the Si substrate. It consists of a step of embedding an n-type semiconductor wire or a p-type semiconductor wire by sputtering or vapor deposition.
  • FIG. 1 is a cooling system using a quantum nanojunction Thomson device formed by connecting two nanojunction Thomson devices of the present invention.
  • the present invention realizes a cooling system that includes heat generation inside but has a cooling unit.
  • a nanojunction Thomson device was fabricated by the STM-BJ method corresponding to step-and-repeat that can control the atomic level of a thin film and produce individual extremely small nanojunctions with good reproducibility.
  • AFM Atomic Force Microscope
  • BJ Break Junction
  • STM Scnning The needle (gold wire) of the Tunneling Microscope is hit against the substrate (Cu single crystal) and then pulled away.
  • a contact point Quantum point contact
  • 109 and 110 are polymer films or glass substrates.
  • a DC voltage 104 When a DC voltage 104 is applied to a Thomson element composed of a Ni thin wire 101, a NiO (p-type semiconductor) thin wire 102, and a Ni thin wire 103, the Ni thin wire 101 becomes a cooling unit 114, and the Ni thin wire 103 becomes a heat generating unit 113.
  • the atomic interface between the Ni wire 103 and the metal wire 105 is 115.
  • a DC voltage 108 of 10 mV is applied to a Thomson element composed of a Cu wire 105, a ZnO (n-type semiconductor) wire 106, and a Cu wire 107, a heat generating portion 112 is generated in the Cu wire 105 and a cooling portion 111 is generated in the Cu wire 107.
  • the surface temperature consisting of the polymer films 109 and 110 of the two Thomson elements or 114 and 111 on the glass substrate side at 20 ° C. is 8 ° C., and it can be seen that the device is operating as a cooling system. Further, when the cooling unit of the nanojunction Thomson element made of a p-type semiconductor is in contact with the cooling part of the nanojunction Thomson element made of an n-type semiconductor, a thermoelectric conversion device that operates as a heat generation system can be realized.
  • FIG. 4 is a manufacturing process flowchart of the quantum nanojunction Thomson device of the present invention, and a processing cross-sectional view of the Si substrate in each step is shown at the right end.
  • the (100) Si substrate is immersed in 40 wt% of a TMAH aqueous solution heated to 70 ° C., whereby atomic level anisotropic etching proceeds on the surface of the Si substrate not covered with the SiO 2 film.
  • the Si substrate is cut to a depth of 0.5 ⁇ m from the surface by anisotropic etching of 0.37 ⁇ m / min, and an L-shaped V-groove 101 is processed and formed at a taper angle of 70.5 degrees on the Si substrate.
  • the Si substrate is heated to 1000 ° C. in a thermal oxidation furnace, and is heated at a high temperature for 15 minutes so that the thermal oxide film covers the entire surface of the Si substrate with a thickness of 20 nm.
  • a metal film and an n-type semiconductor thin wire are patterned by printed electronics in an L-shaped V-groove provided on the Si substrate.
  • submicron lithography can be applied by semiconductor lithography.
  • FIG. 5 is a scale-enlarged mask pattern manufactured by printed electronics.
  • the very small scale portion of 501 is transferred onto the Si substrate by superimposing the layers 502, 503 and 504.
  • Reference numeral 501 denotes an L-shaped V-groove pattern of the quantum nanojunction Thomson element.
  • Reference numerals 502 and 504 denote Ni film patterns.
  • Reference numeral 503 denotes a 2 nm long NiO wire of a p-type semiconductor at the heart of the quantum nanojunction.
  • FIG. 6 is a diagram showing that a quantum nanojunction Thomson element can be fabricated in an L-shaped V-groove provided on a Si substrate.
  • the same applies to an n-type semiconductor and the Cu film pattern 602 and the Cu film pattern 604 are embedded in the V-groove by sputtering or vapor deposition.
  • Reference numeral 603 denotes an n-type semiconductor CuO thin wire having a thickness of 0.5 nm.
  • the CuO thin wire forms a nano-junction Thomson element having a Cu + CuO + Cu structure.
  • a nano-junction Thomson element having a Cu + CuO + Cu structure is manufactured by a manufacturing method by anisotropic etching and a method of enlarging a mask pattern.
  • quantum nano junction Thomson device of the present invention It is a cooling system using the quantum nano junction Thomson device of the present invention.
  • This is the structure and current characteristics of a conventional IPC transistor (quantum ballistic).
  • This is a voltage / current characteristic of a conventional spin quantum nanojunction.
  • It is a manufacturing process flowchart of the quantum nano junction Thomson device of this invention. It is the mask pattern which expanded the scale of the manufacturing process of the quantum nano junction Thomson element of this invention.
  • quantum nanojunction Thomson element formed in the L-shaped V-groove provided on the Si substrate of the present invention. This is processing by anisotropic etching of a conventional Si substrate.
  • Ni wire 101 Ni wire 102 NiO (p-type semiconductor) wire 103 Ni wire 104 DC voltage 105 Cu wire 106 ZnO (n-type semiconductor) wire 107 Cu wire 108 DC voltage 109 Polymer film or glass substrate 110 Polymer film or glass substrate 111 Cooling Part 112 Heating part 113 Heating part 114 Cooling part 115 Atomic interface 401 V groove 402 Oxide film V groove 403 Oxide film resist pattern 404 V groove embedding 501 Quantum nanojunction Thomson element pattern 502 Ni film pattern 503 Quantum nanowire pattern 504 Ni film Pattern 601 Ni film 602 NiO (p-type Semiconductor) Fine wire 603 Ni film 701 V groove 702 Si surface

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

太陽光の平均照射電力に匹敵する非常に大きな熱電変換エネルギーを昼夜間連続で獲得できる量子効果を利用した２つのナノ接合トムソン素子を接続した量子ナノ接合トムソン素子を利用した冷却システムからなる量子ナノ接合トムソン素子である。この量子ナノ接合トムソン素子は、原子間力顕微鏡（ＡＦＭ）法によりＳｉ単結晶基板に集積化が可能な原子レベルの加工をするスピン量子ナノ接合トムソン素子の製造方法で作製され、その工業的価値は極めて高い。

Description

量子ナノ接合トムソン素子とその製造方法
本発明の熱電変換装置は、太陽光発電のように太陽光を必要としないで太陽光の平均照射電力に匹敵する非常に大きな熱電変換エネルギーを獲得できる昼夜連続運転が可能なナノ接合トムソン素子から構成されてなる。ナノ接合トムソン素子に電流を流し、電流方向でゼーベック係数の差により冷却あるいは発熱を発現させ、ナノ接合トムソン素子の発熱部に他のナノ接合トムソン素子の発熱部を接続して生じる熱流の温度勾配を形成してなる冷却機能を有する熱電変換装置と、ナノ接合トムソン素子の冷却部に他のナノ接合トムソン素子の冷却部を接続して生じる熱流の温度勾配を形成してなる発熱機能を有する熱電変換装置を実現できる。
本発明は、太陽光の平均照射電力に匹敵する非常に大きな熱電変換エネルギーを獲得できる量子効果を利用したナノ接合トムソン素子で、エッチピットやエッチチャンネルが発生しないほとんど完全結晶と見なせる単結晶Ｓｉ基板をエッチング加工して、量子ナノ接合トムソン素子を単結晶Ｓｉ基板上に形成する製造方法に関する。
トムソン素子の特性の中でもっとも重要な冷却量は、一般的に次式で表される。
 
　　　　冷却量＝　ペルチェ効果－ジュール熱－熱伝導損失
 
したがって、トムソン素子の能力を効率良く取り出すためには、ジュール熱の発生を極力抑えるような使い方をすることと、トムソン素子両面の温度差を極力少なくすることである。
非特許文献１には、コンダクタンスの量子化が報告されている。Ｆｉｇｕｒｅ 1（図２）に示すインプレインゲート・トランジスタ（ＩＰＧ　Ｔａｎｓｉｓｔｏｒ）は、電子伝達の場が電子の平均自由行程より小さくなると、電子は不純物による散乱を受けずにその場を透過できるようになる。このとき電子は散乱を受けずに弾道的に振る舞うことから、この状態をバリスティックな状態という。理想的なバリスティックな系では伝導特性は導体の形状により決定され、物質内部における不純物や格子欠陥による散乱などの確率的プロセスにより特性がゆらぐことはなく、電子伝導過程においてサイズの微細化と同時に伝導に関与する電子準位が限定されてくると、コンダクタンスの量子化が起こり、比較的簡単にナノ接合が実現できる。
金属ナノギャップとｎ型半導体のナノ接合について考えると、接合前は金属とｎ型半導体のフェルミ準位は異なるが、接合による電子の移動（拡散）でフェルミ準位が一致する。この電子移動により金属ナノギャップとｎ型半導体からなる系の電子のエネルギー分布が均一になる。次にｎ型半導体の両側を金属により接合し、エネルギー帯に外部から電圧印加により金属ナノギャップとｎ型半導体からなる回路に電流を流すと、接合部の一部に吸熱が、そして他方に発熱が生じる。金属ナノギャップを構成する金属のマイナス電極から半導体の伝導帯に電子が移動する際、フェルミ準位とｎ型半導体の伝導帯のエネルギーレベルの差に相当するエネルギーを吸収するため、吸熱が生じる。反対にｎ型半導体の伝導帯にある電子が金属ナノギャップを構成する金属のプラス電極の伝導帯に移る場合は発熱する。なおｐ型半導体は、キャリアが正孔であるため、ｎ型半導体に比べ応答速度は遅い。このナノ接合トムソン素子を用いた電子冷却システムは、冷却効率が高い為、移動体車両の壁面や窓に生じる放射や輻射による熱を利用した冷暖房システムに活用できる。また、半導体分野やパーソナルコンピュータの冷却システムに最適である。
非特許文献２の２６４頁の左側上段から９行目以降に、「・・・この巨大な熱電効果が生じる理由として１つ考えられるのが次元性に起因した解釈である。通常の金属のゼーベック係数は、モットの式より状態密度のエネルギーに微分に比例している。つまり、ポイントコンタクトに近い状態を実現するＮｉスピン量子ナノ接合や上記のナノキャップ接合では、次元性は０次元に近く、状態密度は理論的には、発散している。このため、状態密度のエネルギー微分は極めて大きくなる。これにより、巨大な熱起電力が発生すると考えられる。しかしながら、定量的な説明には未だ至っていないため、メカニズム解明は今後の課題といえる。」と記載されているが、この現象をナノ接合トムソン素子とすれば、技術的解釈に何ら矛盾はない。図３は、非特許文献２の図６（a）である。「図６（a）に示したように、環境温度を６Ｋ変化させるだけで起電力が１３．４ｍＶも変化する。ただし電流は～ｎＡ程度と小さい。パワーに換算すると４．５ｐＷとなる。しかしながら、このスピン量子ナノ接合では集積化が可能であるため、非常に大きな電力を取り出すことができる。たとえば、２０Ｇ／ｃｍ２の面密度で集積化すれば、８９．２ｍＷ／ｃｍ２の電力が得られる。太陽光の平均照射強度はエアーマス（ＡＭ）１．５の１００ｍＷ／ｃｍ２であるため、これに匹敵する値である。」と記載されている。
モットの式で熱起電力の符号は有効質量をフェルミ面で平均した量の符号、すなわちキャリアが電子であるかホールであるかで決まり、電気伝導率σの微分成分σ‘＝ｃｏｎｓｔをみなすことができる。ゼーベック係数Ｓの絶対値は、電気伝導率σに反比例するので、電気伝導率σが０に近くなるとゼーベック係数Ｓの絶対値は、状態密度が理論的に発散することになり、無限大に近づく。したがって、ナノ接合トムソン素子に巨大な熱起電力が発生する。
本発明は、量子ナノ接合トムソン素子を構成する１ｎｍ以下の極微細量子細線デバイスを実現する方法である。２０２０年代には半導体製造方法は、シングルｎｍのレンジに入ってくるため、それに対応したスケーリング技術が必要になってくる。一方チップ多層化は２０２０年代まで続き、メモリーの集積化は着実に進み１８層程度の集積化が必要といわれている。システムＬＳＩとあわせ、必要とされるＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）の径は１ミクロン程度になる。スケーリング技術やメモリーの集積化は、低コスト・高精度でつくる技術が必要となってくる。Ｓｉにエッチングを行う場合、エッチングを行ってもエッチピットやエッチチャンネルが発生しないＳｉ単結晶は一つの原子面で表面を形成しているため化学加工・異方性エッチングでｎｍオーダー以下のエッチングを行うことができる。このエッチング技術を如何にして量子ナノ接合トムソン素子の製造方法として実現することができるかが課題となる。
金属ナノギャップとｎ型半導体のナノ接合について考える。接合前は金属とｎ型半導体のフェルミ準位は異なるが、接合による電子の移動（拡散）でフェルミ準位が一致する。この電子移動により金属ナノギャップとｎ型半導体からなる系の電子のエネルギー分布が均一になる。ｎ型半導体の両側を金属により接合し、エネルギー帯に外部から電圧印加により金属ナノギャップとｎ型半導体からなる回路に電流を流すと、接合部の一部に吸熱が、そして他方に発熱が生じる。金属ナノギャップを構成する金属のマイナス電極から半導体の伝導帯に電子が移動する際、フェルミ準位とｎ型半導体の伝導帯のエネルギーレベルの差に相当するエネルギーを吸収するため、吸熱が生じる。反対にｎ型半導体の伝導帯にある電子が金属ナノギャップを構成する金属のプラス電極の伝導帯に移る場合は発熱する。このナノ接合トムソン素子を用いた電子冷却システムは、冷却効率が高い。特許文献１、２、３、５、６、７は、トムソン素子についての特許である。
モットの式で熱起電力の符号は有効質量をフェルミ面で平均した量の符号、すなわちキャリアが電子であるかホールであるかで決まり、電気伝導率σの微分成分σ‘＝ｃｏｎｓｔとみなすことができる。ゼーベック係数Ｓの絶対値は、電気伝導率σに反比例するので、電気伝導率σが０に近くなるとゼーベック係数Ｓの絶対値は、状態密度が理論的に発散することになり、無限大に近づく。したがって、ナノ接合トムソン素子に巨大な熱起電力が発生する。
非特許文献２にある量子十字デバイスと特許文献５の量子ナノ接合トムソン素子の生産性を比較すると、特許文献７の半導体製造方法は蓄積されたデータも多く、量産性の高い量子ナノ接合デバイスとして適している。しかしながら、設備投資額が膨大である。幸い非特許文献３のようにｐ型半導体細線やｎ型半導体細線を利用したトムソン素子をエッチピットやエッチチャンネルが発生しないＳｉ基板を使って、異方性エッチングによる製造方法で作製した場合、設備も簡素でプロセスも簡単にできる。
特許文献４は、等方性エッチングによる特許である。この特許は、水晶は格子欠陥が多いが、エッチングを行ってもエッチピットやエッチチャンネルが発生しない等方性エッチングによる方法である。一方現時点でのＳｉ単結晶は、ほとんど完全結晶と見做せるため高速エッチング法は適用しない。
図7は、異方性エッチングの断面形状を表した図である。（１００）Ｓｉ単結晶に対して、7０１のＶ溝形状が形成される。ダイヤモンド結晶構造は原子位置が互いに等距離にある結晶構造なので、相対する底角は７０．５°である。（１１０）の面方位に切り出されたＳｉ単結晶は、7０２に示すように表面に垂直な深い溝を形成できる。
単結晶Ｓｉの熱伝導率は１４８Ｗ／（ｍ・℃）である。石英ガラスの熱伝導率は１．３８Ｗ／（ｍ・℃）で単結晶Ｓｉの方が約１００倍早く熱伝導するため、冷却用ヒートシンクを必要としない。単結晶Ｓｉは熱が電気に変換されるよりも、熱が逃げていく方が大きいことから、熱電変換システムを単結晶Ｓｉ基板を使用して作製する場合、Ｓｉ基板の表面を石英ガラスのような酸化物絶縁体に形成する必要がある。
特許第４７８２８９７号 特許第４７９１６１１号 特許第４８５６２８２号 特許第３９４７２１１号 特許第４９５０３５６号 特許第４９６５７３６号 特許第４９７４２６０号
Ｔｓｃｈｅｕｓｃｈｎｅｒ,Ｒａｌｆ Ｄ. ａｎｄ Ｗｉｅｃｈ, Ａｎｄｒｅａｓ Ｄ, "Ｑｕａｎｔｕｍ ｂａｌｌｉｓｔｉｃ ｔｒａｎｓｐｏｒｔｉｎ ｉｎ－ｐａｈｓｅ－ｇａｔｅ ｔｒａｎｓｉｓｔｏｒｓｓｈｏｗｉｎｇ ｏｎｓｅｔ ｏｆａ ｎｏｖｅｌ ｆｅｒｒｏｍａｇｎｅｔｉｃｐｈａｓｅ ｔｒａｎｓｉｓｉｔｉｏｎ ", Ｔｈｉｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｎａｎｏｓｔｒｕｃｔｕｒｅｓａｎｄ Ｍｅｓｏｓｃｏｐｉｃ Ｓｙｓｔｅｍｓ, Ｍａｙ１９－２４, １９９６, ＳａｎｔａＦｅ, Ｎｅｗｅｉｃｏ, ＵＳＡ 海住英生、"スピン量子ナノ接合における巨大熱電効果に関する研究"、Ａ９１１１、村田学術振興財団　編、Ｎｏ.２４、ｐｐ.２５６－２６５、２０１０ Ｍ．エツベンポ－ク／Ｈ．Ｖ．ヤンセン著"シリコンマイクロ加工の基礎"シュプリンガー・フェアラーク東京株式会社発行、２００１年１２月１０日
これまでのペルチェ素子やトムソン素子では、冷却作用と発熱作用が同時に発生する。冷却は冷却、発熱は発熱と分離利用できる新しい機能を有する熱電変換システムが望まれている。この問題を解決できる方法として、このナノ接合トムソン素子に電流を流して、ゼーベック係数の差による冷却あるいは発熱を独立に発現させるようにした熱電変換システムが望まれる。
本発明が解決しようとする課題は、ナノメータレベルのスピン量子ナノ接合トムソン素子を既存の製造技術で実現させることである。
本発明は、金属ナノギャップに半導体を形成してなるナノ接合トムソン素子を高分子膜またはガラス基板に形成する熱電変換装置において、ｎ型半導体からなるナノ接合トムソン素子の発熱部にｐ型半導体からなるトムソン素子の発熱部が接続された冷却機能を有する熱電変換装置である。また逆にナノ接合トムソン素子の冷却部に他のナノ接合トムソン素子の冷却部を接続して生じる熱流の温度勾配を形成してなる発熱機能を有する熱電変換装置を実現できる。
本発明は、ナノ接合トムソン素子に発生する巨大な熱起電力を利用することである。スピン量子ナノ接合によるトムソン素子のゼーベック係数Ｓの絶対値が電気伝導率σに反比例するので、電気伝導率σが０に近くなるとゼーベック係数Ｓの絶対値は、状態密度が理論的に発散することになり、無限大に近づく。したがって、ナノ接合トムソン素子に巨大な熱起電力が発生する。７０℃の過熱温度にしたＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌ　ａｍｍｏｎｉｕｍ　ｈｙｄｒｏｘｉｄｅ、（ＣＨ3）4ＮＯＨ）水溶液４０ｗｔ％中で、Ｓｉ単結晶基板を異方性エッチングし、スケール拡大したマスクパターンを使ってｐ型半導体細線やｎ型半導体細線からなるスピン量子ナノ接合トムソン素子を極微小面積に作製することで、課題を解決できる。
以上説明したように本発明の熱電変換装置は、建築物や移動体車両の壁や窓のみでなくあらゆる物体に生じる放射や輻射による熱を利用した熱電変換装置において、金属ナノギャップに半導体を形成してなるナノ接合トムソン素子を高分子膜またはガラス基板に形成し、この二つのナノ接合トムソン素子に電流を流し、ＤＣ電流の流れる方向で、ゼーベック係数の差による冷却あるいは発熱を発現させるようにした熱電変換システムである。本願発明は、熱力学の第一法則のエネルギー保存則に沿ったもので、内部では発熱を伴うがシステムとしては冷却機能を有し、根源的なヒートシンクの問題を解決できることになる。本願発明の熱電変換装置は、薄膜技術により大面積にナノ接合トムソン素子を集積形成できることから、太陽光の平均照射電力に匹敵する非常に大きな熱電変換エネルギーを獲得でき、その工業的価値は極めて高い。
本発明の量子ナノ接合トムソン素子は、スピン量子ナノ接合によるトムソン素子として集積化されているため、ゼーベック係数Ｓの絶対値は状態密度が理論的に発散することになり、無限大に近づく。量子ナノ接合トムソン素子に巨大な熱起電力が発生する効果を利用しているので、したがって、非常に大きな太陽光の平均照射強度に匹敵する熱電変換エネルギーを獲得でき、その工業的価値は極めて高い。
本発明は、金属ナノギャップに半導体を形成してなるナノ接合トムソン素子を高分子膜またはガラス基板に形成し、ｎ型半導体からなるナノ接合トムソン素子の発熱部にｐ型半導体からなるナノ接合トムソン素子の発熱部が接続された熱電変換装置である。またｐ型半導体からなるナノ接合トムソン素子の冷却部にｎ型半導体からなるトムソン素子の冷却部が接続された熱電変換装置である。
本発明は、異方性エッチングを形成してなるナノ接合トムソン素子をＳｉ基板上に集積化し量子細線効果を利用した量子ナノ接合トムソン素子でゼーベック係数が無限大に近くなるように、ｎ型半導体またはｐ型半導体からなるナノ接合トムソン素子とｎ型半導体またはｐ型半導体からなるナノ接合トムソン素子をＳｉ基板上に作製する量子ナノデバイスの製造方法である。具体的には、Ｓｉ基板上に異方性エッチングによりＬ字形Ｖ溝を形成する工程と、Ｓｉ基板を酸化炉で熱酸化する工程とＳｉ基板上に設けられたＬ字形Ｖ溝に金属膜とｎ型半導体細線またはｐ型半導体細線をスパッタリングまたは蒸着で埋め込む工程からなる。
以下、本発明の実施例について図面を用いて詳細に説明する。図１は、本発明の二つのナノ接合トムソン素子を接続してなる量子ナノ接合トムソン素子を利用した冷却システムである。これまでのペルチェ素子は、かならず冷却と発熱が同時に起こることは避けられない。本願発明は、内部では発熱を伴うが出力は冷却部を有した冷却システムを実現するものである。薄膜の原子レベルの制御と個々の極めて微小なナノ接合を再現性よく作製できるステップアンドリピートに対応したＳＴＭ－ＢＪ法でナノ接合トムソン素子を作製した。ＡＦＭ（Ａｔｏｍｉｃ
Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）－ＢＪ(Ｂｒｅａｋ Ｊｕｎｃｔｉｏｎ)で電流を測りながら、ＳＴＭ（Ｓｃａｎｎｉｎｇ
Ｔｕｎｎｅｌｉｎｇ Ｍｉｃｒｏｓｃｏｐｅ）の針（金ワイヤ）を基板（Ｃｕ単結晶）にぶつけた後、引き離す。引き離す際、単一金原子からなる接点（量子ポイントコンタクト）ができ、原子移動を制御することが可能となる。量子化された電気伝導度（Ｇ０＝２ｅ２／ｈ＝７７．４マイクロ秒）を観測しながら、製作することができる。１０９と１１０は、高分子膜またはガラス基板である。Ｎｉ細線１０１とＮｉＯ（ｐ型半導体）細線１０２とＮｉ細線１０３からなるトムソン素子にＤＣ電圧１０４を印加すると、Ｎｉ細線１０１は冷却部１１４、Ｎｉ細線１０３は発熱部１１３となる。Ｎｉ細線１０３と金属細線１０５の原子境界面は、１１５である。Ｃｕ細線１０５とＺｎＯ（ｎ型半導体）細線１０６とＣｕ細線１０７からなるトムソン素子にＤＣ電圧１０８を１０ｍＶ印加すると、Ｃｕ細線１０５は発熱部１１２、Ｃｕ細線１０７は冷却部１１１が生じる。２０℃の常温状態で二つのトムソン素子の１０９と１１０の高分子膜またはガラス基板側の１１４と１１１からなる表面温度は８℃になっており、冷却システムとして動作していることがわかる。また、ｎ型半導体からなるナノ接合トムソン素子の冷却部にｐ型半導体からなるナノ接合トムソン素子の冷却部が接触した場合、発熱システムとして動作する熱電変換装置が実現できる。
以下、本発明の実施例について図面を用いて詳細に説明する。図４は、本発明の量子ナノ接合トムソン素子の製造プロセス・フローチャートであり、右端に各工程のＳｉ基板の加工断面図を示す。プロセスＳ１１では、（１００）Ｓｉ基板を７０℃に過熱したＴＭＡＨ水溶液４０ｗｔ％に浸漬することで、ＳｉＯ２膜が覆われていないＳｉ基板の表面に原子レベルの異方性エッチングが進む。Ｓｉ基板は、０．３７μｍ／分の異方性エッチングで表面から０．５μｍの深さまで削られ、Ｓｉ基板にＬ字形Ｖ溝１０１がテーパ角７０．５度で加工され形成される。プロセスＳ１２では、Ｓｉ基板を熱酸化炉で１０００℃にして、熱酸化膜がＳｉ基板の表面全体を２０ｎｍの厚さで覆われるように１５分間高温加熱する。プロセスＳ１３では、Ｓｉ基板上に設けられたＬ字形Ｖ溝に金属膜とｎ型半導体細線をプリンティド・エレクトロニクスでパターンニングする。もちろん半導体リソグラフィにより、サブミクロンリソグラフィを適用できる。図５は、プリンティド・エレクトロニクスで作製されたスケール拡大したマスクパターンである。スケール拡大したマスクパターンは、レイヤー５０２、５０３、５０４を重ね合わせることで５０１の極微小スケール部がＳｉ基板上に転写される。５０１は、量子ナノ接合トムソン素子のＬ字形Ｖ溝パターンである。５０２と５０４はＮｉ膜パターンである。５０３は、量子ナノ接合の心臓部のｐ型半導体の長さ２ｎｍのＮｉＯ細線である。図５のマスクパターンで、Ｎｉ＋ＮｉＯ＋Ｎｉ構造のナノ接合トムソン素子が形成できる。プロセスＳ１４では、Ｎｉ膜２０２、Ｎｉ膜２０４を熱酸化膜で覆われたＶ溝にスパッタリングや蒸着で埋め込み、ＮｉＯ細線のマスクパターン２０３を使う。図６は、Ｓｉ基板上に設けられたＬ字形Ｖ溝に量子ナノ接合トムソン素子が作製できることを表した図である。一方、ｎ型半導体の場合も同様で、Ｃｕ膜パターン６０２、Ｃｕ膜パターン６０４をＶ溝にスパッタリングや蒸着で埋め込む。６０３は、ｎ型半導体のＣｕＯ細線で厚みは０．５ｎｍである。このＣｕＯ細線により、Ｃｕ＋ＣｕＯ＋Ｃｕ構造のナノ接合トムソン素子が形成される。本願発明は、Ｃｕ＋ＣｕＯ＋Ｃｕ構造のナノ接合トムソン素子を、異方性エッチングによる製造方法とマスクパターンをスケール拡大する方法により製造する。
本発明の量子ナノ接合トムソン素子を利用した冷却システムである。 従来のＩＰＣトランジスタ（量子バリスティク）の構造と電流特性である。 従来のスピン量子ナノ接合の電圧・電流特性である。 本発明の量子ナノ接合トムソン素子の製造プロセス・フローチャートである。 本発明の量子ナノ接合トムソン素子の製造工程のスケール拡大したマスクパターンである。 本発明のＳｉ基板上に設けられたＬ字形Ｖ溝に形成された量子ナノ接合トムソン素子である。 従来のＳｉ基板の異方性エッチングによる加工である。
　　　　　　　１０１　　　　　Ｎｉ細線
　　　　　　　１０２　　　　　ＮｉＯ(ｐ型半導体)細線
　　　　　　　１０３　　　　　Ｎｉ細線
　　　　　　　１０４　　　　　ＤＣ電圧
　　　　　　　１０５　　　　　Ｃｕ細線
　　　　　　　１０６　　　　　ＺｎＯ（ｎ型半導体）細線
　　　　　　　１０７　　　　　Ｃｕ細線
　　　　　　　１０８　　　　　ＤＣ電圧
　　　　　　　１０９　　　　　高分子膜またはガラス基板
　　　　　　　１１０　　　　　高分子膜またはガラス基板
　　　　　　　１１１　　　　　冷却部
　　　　　　　１１２　　　　　発熱部
　　　　　　　１１３　　　　　発熱部
　　　　　　　１１４　　　　　冷却部
　　　　　　　１１５　　　　　原子境界面
　　　　　　　４０１　　　　　Ｖ溝
　　　　　　　４０２　　　　　酸化膜Ｖ溝
　　　　　　　４０３　　　　　酸化膜レジストパターン
　　　　　　　４０４　　　　　Ｖ溝埋め込み
　　　　　　　５０１　　　　　量子ナノ接合トムソン素子パターン
　　　　　　　５０２　　　　　Ｎｉ膜パターン
　　　　　　　５０３　　　　　量子ナノ細線パターン
　　　　　　　５０４　　　　　Ｎｉ膜パターン
　　　　　　　６０１　　　　　Ｎｉ膜
　　　　　　　６０２　　　　　ＮｉＯ（ｐ型半導体）細線
　　　　　　　６０３　　　　　Ｎｉ膜
　　　　　　　７０１　　　　　Ｖ溝
　　　　　　　７０２　　　　　Ｓｉ表面
 
 
 
 
 
 
 
 
 

Claims (3)

  1. 金属ナノギャップに半導体を形成してなるナノ接合トムソン素子を高分子膜またはガラス基板に形成する熱電変換装置において、ｎ型半導体からなるナノ接合トムソン素子の発熱部にｐ型半導体からなるナノ接合トムソン素子の発熱部が接合され二つのナノ接合トムソン素子のそれぞれに独立したＤＣ電源が接続されたことを特徴とする熱電変換装置。
  2. 金属ナノギャップに半導体を形成してなるナノ接合トムソン素子を高分子膜またはガラス基板に形成する熱電変換装置において、ｐ型半導体からなるナノ接合トムソン素子の吸熱部にｎ型半導体からなるナノ接合トムソン素子の吸熱部が接合され二つのナノ接合トムソン素子のそれぞれに独立したＤＣ電源が接続されたことを特徴とする熱電変換装置。
  3. Ｓｉ基板上に異方性エッチングによりＬ字形Ｖ溝を形成する工程と、前記Ｓｉ基板を酸化炉で熱酸化する工程と前記熱酸化工程後のＬ字形Ｖ溝からなる量子ナノ接合トムソン素子パターンに金属膜とｎ型半導体薄膜またはｐ型半導体薄膜をスパッタリングまたは蒸着で埋め込む工程からなる量子ナノ接合トムソン素子とその製造方法。
     
     
PCT/JP2012/063635 2011-12-23 2012-05-28 量子ナノ接合トムソン素子とその製造方法 WO2013094237A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011282500A JP4965736B1 (ja) 2011-12-23 2011-12-23 熱電変換装置
JP2011-282500 2011-12-23
JP2012014678A JP4974260B1 (ja) 2012-01-26 2012-01-26 量子ナノ接合トムソン素子とその製造方法
JP2012-014678 2012-01-26

Publications (1)

Publication Number Publication Date
WO2013094237A1 true WO2013094237A1 (ja) 2013-06-27

Family

ID=48668146

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/063635 WO2013094237A1 (ja) 2011-12-23 2012-05-28 量子ナノ接合トムソン素子とその製造方法

Country Status (1)

Country Link
WO (1) WO2013094237A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522893A (ja) * 2002-04-15 2005-07-28 リサーチ トライアングル インスティチュート 両側ペルチェ接合を利用した熱電装置及びその製造方法
JP2005251917A (ja) * 2004-03-03 2005-09-15 Denso Corp 熱電変換素子
JP2006519493A (ja) * 2003-02-07 2006-08-24 ナノ クラスター デバイシス リミテッド テンプレートでクラスタが集合した線
JP4782897B1 (ja) * 2011-04-11 2011-09-28 隆彌 渡邊 冷暖房装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522893A (ja) * 2002-04-15 2005-07-28 リサーチ トライアングル インスティチュート 両側ペルチェ接合を利用した熱電装置及びその製造方法
JP2006519493A (ja) * 2003-02-07 2006-08-24 ナノ クラスター デバイシス リミテッド テンプレートでクラスタが集合した線
JP2005251917A (ja) * 2004-03-03 2005-09-15 Denso Corp 熱電変換素子
JP4782897B1 (ja) * 2011-04-11 2011-09-28 隆彌 渡邊 冷暖房装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIDEO KAIJU: "Spin Ryoshi Nano Setsugo ni Okeru Kyodai Netsuden Koka ni Kansuru Kenkyu", ANNUAL REPORT OF THE MURATA SCIENCE FOUNDATION, 2010, pages 256 - 265 *

Similar Documents

Publication Publication Date Title
US10305014B2 (en) Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
Li et al. Si and SiGe nanowire for micro-thermoelectric generator: a review of the current state of the art
Kedzierski et al. Epitaxial graphene transistors on SiC substrates
Klekachev et al. Graphene transistors and photodetectors
Kim et al. Thermoelectricity in semiconductor nanowires
Sökmen et al. Shallow and deep dry etching of silicon using ICP cryogenic reactive ion etching process
CN104979402B (zh) 碳纳米管三维鳍状场效应晶体管及其制备方法
Pennelli et al. Thermal conductivity reduction in rough silicon nanomembranes
JP6917644B2 (ja) エネルギーフィルタ処理冷電子デバイスおよび方法
CN101478003B (zh) 一种基于有序介孔的单电子晶体管及其制备方法
JP5841013B2 (ja) 半導体装置
US9691849B2 (en) Ultra-long silicon nanostructures, and methods of forming and transferring the same
WO2013094237A1 (ja) 量子ナノ接合トムソン素子とその製造方法
JPWO2013094237A1 (ja) 量子ナノ接合トムソン素子とその製造方法
JP4974260B1 (ja) 量子ナノ接合トムソン素子とその製造方法
Mohamedyaseen et al. Anisotropy enhancing vertically aligned silicon-germanium nanowire
JP4965736B1 (ja) 熱電変換装置
CN105225954B (zh) 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品
Ren et al. Thermoelectric Cooling Device Based on Holey Silicon
Yang Electronic device fabrication and characterization based on two-dimensional materials
Khan Graphene as a replacement for Si in nano-electronics
Xu Thermoelectric Studies of Nanoporous Thin Films and 2D Materials
Sultan et al. Fabrication of ZnO nanowire device using top-down approach
Palla et al. Effect of Hexagonal Boron Nitride on Electron–Hole Puddles of Graphene Nanomesh Field Effect Transistor
Pennelli et al. Nanostructured silicon for thermoelectric applications

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12860315

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2013550144

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12860315

Country of ref document: EP

Kind code of ref document: A1