WO2013086777A1 - 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路 - Google Patents

一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路 Download PDF

Info

Publication number
WO2013086777A1
WO2013086777A1 PCT/CN2012/001374 CN2012001374W WO2013086777A1 WO 2013086777 A1 WO2013086777 A1 WO 2013086777A1 CN 2012001374 W CN2012001374 W CN 2012001374W WO 2013086777 A1 WO2013086777 A1 WO 2013086777A1
Authority
WO
WIPO (PCT)
Prior art keywords
pin
resistor
operational amplifier
vcc
capacitor
Prior art date
Application number
PCT/CN2012/001374
Other languages
English (en)
French (fr)
Inventor
王忠林
Original Assignee
Wang Zhonglin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wang Zhonglin filed Critical Wang Zhonglin
Publication of WO2013086777A1 publication Critical patent/WO2013086777A1/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/588Random number generators, i.e. based on natural stochastic processes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level

Definitions

  • the invention relates to a method for realizing a chaotic system of three-segment automatic switching by using an analog circuit, in particular to a method and an analog circuit for realizing an integer-order and fractional-order automatic switching chaotic system.
  • the technical problem to be solved by the present invention is to provide a method and an analog circuit for realizing automatic switching chaotic systems of three systems of fractional order.
  • the invention achieves the object of the invention by the following technical means:
  • a method for realizing automatic switching of chaotic systems by three systems of fractional order characterized in that it comprises the following steps:
  • the operational amplifier U1 is connected to a voltage comparator U6, an analog switch U7, a multiplier U4, an operational amplifier U2, the operational amplifier U2 is connected to a voltage comparator U6, an analog switch U7, and the operational amplifier U3 is connected to an operational amplifier U2, a multiplier U4, the analog switch U7 is connected to the multiplier U5, and the multiplier U5 is connected to the operational amplifier U3;
  • the first pin of the operational amplifier U1 is connected to the second pin through the resistor Rx, and the first through the resistors R1 and U1 6 pins are connected, the 3rd, 5th, 10th, and 12th pins are grounded, the 4th pin is connected to VCC, the 11th pin is connected to VEE, the 6th pin is connected in parallel with the resistor Rcll and the capacitor C11, and then the resistor Rcl2 is connected.
  • the parallel connection of the resistor Rcl3 and the capacitor C13 is connected to the seventh pin, the seventh pin is connected to the 13th pin through the resistor R13, and the second pin of the U2 is connected to the U2 through the potentiometer R22.
  • the 1st pin is connected to the 9th pin of U6, connected to the 4th, 5th, 11th and 13th pins of U7.
  • the 8th pin is connected to the 9th pin through the resistor R25, and the 13th pin is connected to the 14th pin through the resistor R14. Pin, the 14th pin is connected to the potentiometer R11 2 pins;
  • the first pin of the operational amplifier U2 is connected to the second pin through the resistor Ry, and is connected to the sixth pin through the resistor R2, the third, fifth, ten, and 12th pins are grounded, and the fourth pin is connected to the VCC.
  • the 11th pin is connected to VEE, the 6th pin is connected in parallel with the resistor Rc21 and the capacitor C21. Then, the Rc22 is connected in parallel with the capacitor C22, and the parallel connection between the Rc23 and the capacitor C23 is followed by the 7th pin, the 7th pin.
  • the first pin of the operational amplifier U3 is connected to the second pin through the resistor Rz, and is connected to the ninth pin of U2 through the resistor R3, and the second pin of U3 is connected to the 14 pin of U2 through R32, the third lead The ground is grounded, the 4th pin is connected to VCC, the 5th, 6th, 7th, 8th, 9th, 10th, 12th, 13th and 14th are all suspended, and the 11th pin is connected to VEE;
  • the first pin of the multiplier U4 is connected to the seventh pin of U1, the third pin is connected to the 14th pin of U2, the second, fourth, and sixth pins are grounded, and the fifth pin is connected to VEE, the seventh pin.
  • the pin is connected to the second pin of U2 through the resistor R21, and the eighth pin is connected to VCC;
  • the first pin of the multiplier U5 is connected to the eighth pin of U7, the third pin is connected to the ninth pin of U7, the second, fourth, and sixth pins are grounded, and the fifth pin is connected to VEE, the seventh lead The pin is connected to the second pin of U3 through the resistor R31, and the eighth pin is connected to VCC;
  • the first pin of the voltage comparator U6 is connected to VCC through the resistor R03, connected to the 16th pin of U7 through the diode D2, connected to the 7th pin through the diode D2 and the resistor R04, and the 14th pin is connected to the VCC through the resistor R03.
  • Connect to the 16th pin of U7 through diode D2 connect the 7th pin through diode D2 and resistor R04, the 2nd, 4th, 5th, 10th, 11th, 13th pins are left floating, the 3rd pin is connected to VCC, the 12th pin Connected to VEE;
  • the 2nd and 14th pins of the analog switch U7 are connected to VCC, the 3rd pin is connected to VEE, the 8th pin is connected to 1; the 1st pin of 5, the 9th pin is connected to the 3rd pin of U5, the 15th lead The foot is grounded.
  • a circuit for automatically switching chaotic systems of three systems of fractional order characterized in that it consists of operational amplifiers UK U2, U3 and multipliers U4, U5 and voltage comparator U6 and analog switch U7, said operational amplifier U1 is connected to a voltage comparator U6, an analog switch U7, a multiplier U4, an operational amplifier U2, the operational amplifier U2 is connected to a voltage comparator U6, an analog switch U7, and the operational amplifier U3 is connected to an operational amplifier U2, a multiplier U4, The analog switch U7 is connected to the multiplier U5, the multiplier U5 is connected to the operational amplifier U3;
  • the first pin of the operational amplifier U1 is connected to the second pin through the resistor Rx, and is connected to the sixth pin of U1 through the resistor R1, and the third, fifth, ten, and 12th pins are grounded, and the fourth pin is connected.
  • the 11th pin I is connected to VEE
  • the 6th pin is connected in parallel with the resistor Rcll and the capacitor C11, and then connected in parallel with the resistor Rcl2 and the capacitor C12, and connected in parallel with the resistor Rcl3 and the capacitor C13 and then connected to the 7th pin.
  • the 7th pin is connected to the 13th pin through the resistor R13
  • the second pin of U2 is connected to the second pin of U2 through the potentiometer R22
  • the 1st pin of U4 is connected
  • the 9th pin of U6 is connected
  • the 4th, 5th of U7 is connected.
  • the 8th pin is connected to the 9th pin through the resistor R25, the 13th pin is connected to the 14th pin through the resistor R14, and the 14th pin is connected to the 2nd pin through the potentiometer R11;
  • the first pin of the operational amplifier U2 is connected to the second pin through the resistor Ry, and is connected to the sixth pin through the resistor R2, the third, fifth, ten, and 12th pins are grounded, and the fourth pin is connected to the VCC.
  • the 11th pin is connected to VEE, the 6th pin is connected in parallel with the resistor Rc21 and the capacitor C21.
  • the Rc22 is connected in parallel with the capacitor C22, and the parallel connection between the Rc23 and the capacitor C23 is followed by the 7th pin, the 7th pin.
  • the 8th pin is connected to the 13th pin through the resistor R33, first connected in parallel with Rc31 and capacitor C31 and then connected in parallel with Rc32 and capacitor C32, and connected in parallel with resistor Rc33 and capacitor C33.
  • the 13th pin is connected to the 14th pin through the resistor R34, and the 14th pin is connected to the 2nd pin of U3 through the potentiometer R32, and connected to the 3rd pin of U4;
  • the first pin of the operational amplifier U3 is connected to the second pin through the resistor Rz, and is connected to the ninth pin of the U2 through the resistor R3, and the second pin of the U3 is connected to the 14 pin of the U2 through the R32, the third lead The ground is grounded, the 4th pin is connected to VCC, the 5th, 6th, 7th, 8th, 9th, 10th, 12th, 13th and 14th are all suspended, and the 11th pin is connected to VEE;
  • the first pin of the multiplier U4 is connected to the third pin of U1, the third pin is connected to the 14th pin of U2, the second, fourth, and sixth pins are grounded, and the fifth pin is connected to VEE, the seventh pin.
  • the pin is connected to the second pin of U2 through the resistor R21, and the eighth pin is connected to VCC;
  • the first pin of the multiplier U5 is connected to the eighth pin of U7, the third pin is connected to the ninth pin of the U7, the second, fourth, and sixth pins are grounded, and the fifth pin 1 is connected to the VEE, the seventh pin.
  • the pin is connected to the second pin of U3 through the resistor R31, and the eighth pin is connected to VCC;
  • the first pin of the voltage comparator U6 is connected to VCC through the resistor R03, connected to the 16th pin of U7 through the diode D2, connected to the 7th pin through the diode D2 and the resistor R04, and the 14th pin is connected to the VCC through the resistor R03.
  • Connect the 16th pin of U7 through diode D2, the 7th pin through diode D2 and resistor R04, the 2nd, 4th, 5th, 10th, 11th, 13th pins are left floating, the 3rd pin is connected to VCC, the 12th pin Connected to VEE;
  • the 2nd and 14th pins of the analog switch U7 are connected to VCC, the 3rd pin is connected to VEE, the 8th pin is connected to the 1st pin of U5, the 9th pin is connected to the 3rd pin of U5, and the 15th pin is grounded. .
  • FIG. 1 is a schematic diagram of a circuit connection structure according to a preferred embodiment of the present invention.
  • Figure 2 shows the structure of the peripheral circuit of the operational amplifier U1.
  • FIG. 3 shows the structure of the peripheral circuits of the operational amplifier U2 and the multiplier U4.
  • Figure 4 shows the structure of the peripheral circuits of the operational amplifier U3 and the multiplier U5.
  • Figure 5 is a schematic diagram showing the structure of the peripheral circuit of the voltage comparator U6.
  • FIG. 6 is a schematic diagram showing the structure of a peripheral circuit of the analog switch U7. detailed description
  • the operational amplifier U1 is connected to a voltage comparator U6, an analog switch U7, a multiplier U4, an operational amplifier U2, the operational amplifier U2 is connected to a voltage comparator U6, an analog switch U7, and the operational amplifier U3 is connected to an operational amplifier U2, a multiplier U4, the analog switch U7 is connected to the multiplier U5, and the multiplier U5 is connected to the operational amplifier U3;
  • the first pin of the operational amplifier U1 is connected to the second pin through the resistor Rx, and the first through the resistors R1 and U1 6 pins are connected, the 3rd, 5th, 10th, and 12th pins are grounded, the 4th pin is connected to VCC, the 11th pin is connected to VEE, the 6th pin is connected in parallel with the resistor Rcll and the capacitor C11, and then the resistor Rcl2 is connected.
  • the parallel connection of the resistor Rcl3 and the capacitor C13 is connected to the seventh pin, the seventh pin is connected to the 13th pin through the resistor R13, and the second pin of the U2 is connected to the U2 through the potentiometer R22.
  • the first pin is connected to the ninth pin of U6, and the fourth, fifth, eleventh, and thirteenth pins of U7 are connected.
  • the eighth pin is connected to the ninth pin through the resistor R25, and the thirteenth pin is connected to the ninth through the resistor R14.
  • Pin, pin 14 through potentiometer R 11 is connected to the 2nd pin;
  • the first pin of the operational amplifier U2 is connected to the second pin through the resistor Ry, and is connected to the sixth pin through the resistor R2, the third, fifth, ten, and 12th pins are grounded, and the fourth pin is connected to the VCC.
  • the 11th pin is connected to VEE, the 6th pin is connected in parallel with the resistor Rc21 and the capacitor C21. Then, the Rc22 is connected in parallel with the capacitor C22, and the parallel connection between the Rc23 and the capacitor C23 is followed by the 7th pin, the 7th pin.
  • the 8th pin is connected to the 13th pin through the resistor R33, first connected in parallel with Rc31 and capacitor C31 and then connected in parallel with Rc32 and capacitor C32, and connected in parallel with resistor Rc33 and capacitor C33.
  • the 13th pin is connected to the 14th pin through the resistor R34, and the 14th pin is connected to the 2nd pin of U3 through the potentiometer R32, and connected to the 3rd pin of U4;
  • the first pin of the operational amplifier U3 is connected to the second pin through the resistor Rz, and is connected to the ninth pin of U2 through the resistor R3, and the second pin of U3 is connected to the 14 pin of U2 through R32, the third lead The ground is grounded, the 4th pin is connected to VCC, the 5th, 6th, 7th, 8th, 9th, 10th, 12th, 13th and 14th are all suspended, and the 11th pin is connected to VEE;
  • the first pin of the multiplier U4 is connected to the seventh pin of U1, the third pin is connected to the 14th pin of U2, the second, fourth, and sixth pins are grounded, and the fifth pin I is connected to VEE, 7 pin is connected to the second pin of U2 through resistor R21, and the eighth pin is connected to VCC;
  • the first pin of the multiplier U5 is connected to the eighth pin of U7, the third pin is connected to the ninth pin of U7, the second, fourth, and sixth pins are grounded, and the fifth pin is connected to VEE, the seventh lead The pin is connected to the second pin of U3 through the resistor R31, and the eighth pin I is connected to VCC;
  • the first pin of the voltage comparator U6 is connected to VCC through the resistor R03, connected to the 16th pin of U7 through the diode D2, connected to the 7th pin through the diode D2 and the resistor R04, and the 14th pin is connected to the VCC through the resistor R03.
  • Pass two The pole D2 is connected to the 16th pin of U7, and the 7th pin I is connected through the diode D2 and the resistor R04, the 2nd, 4th, 5th, 10th, 11th, and Bth pins are suspended, and the 3rd pin is connected to VCC, the 12th lead Foot connected to VEE;
  • the 2nd and 14th pins of the analog switch U7 are connected to VCC, the 3rd pin is connected to VEE, the 8th pin is connected to the 1st pin of U5, the 9th pin is connected to the 3rd pin of U5, and the 15th pin is grounded. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种实现分数阶三个系统自动切换混沌系统的构造及模拟电路实现方法,包括由三个混沌子混沌组成一个分数阶自动切换系统,并利用模拟电路实现了这个自动切换的分数阶混沌系统,运算放大器U1、U2、U3采用LF347,乘法器U4、U5采用AD633JN,电压比较器U6采用LM339,模拟开关U7采用CD4052,运算放大器U1连接电压比较器U6,模拟开关U7,乘法器U4,运算放大器U2,运算放大器U2连接电压比较器U6、模拟开关U7,运算放大器U3连接运算放大器U2,乘法器U4,模拟开关U7连接乘法器U5,乘法器U5连接运算放大器U3,本发明利用模拟电路实现了三个子系统自动切换的分数阶混沌系统,比2个子混沌系统组成的自动切换的混沌系统和不切换的分数阶混沌系统更复杂,随机性更强,可以成为保密通信的信号源一种新的选择,在保密通信中具有更好的应用前景。

Description

说 明 书 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路 技术领域
本发明涉及一种利用模拟电路实现分数阶三个系统自动切换混沌系统的方法, 具体地 讲, 涉及一种实现整数阶与分数阶自动切换混沌系统的方法及模拟电路。
背景技术
用模拟电路实现整数阶和分数阶混沌系统的方法及电路己有较多的报道, 用数字电路 实现自动切换混沌系统的方法及电路也有报道, 但用模拟电路实现自动切换的混沌电路报道 较少, 且己报道的自动切换混沌系统及电路是整数阶 2个子混沌系统切换, 还没有 3个子混 沌系统自动切换的方法及电路的报道, 也没有分数阶自动切换混沌系统自动切换的报道, 本 发明提供了一种分数阶三个系统自动切换的混沌系统的方法及模拟电路, 丰富了自动切换混 沌系统的数量和类型, 提供了一种新的保密通信信号源的选择, 有很好的应用前景。
发明内容
本发明要解决的技术问题是提供一种实现分数阶三个系统自动切换混沌系统的方法及 模拟电路。
本发明釆用如下技术手段实现发明目的:
1、 一种实现分数阶三个系统自动切换混沌系统的方法, 其特征是在于, 包括以下步骤:
( 1 ) 根据混沌系统 i为:
dx l dt - a(y - x)
• dy / dt = bx + cy - xz i a=20,b= 14,c= 10.6,h=2.8
dz I dt = x2 - hz
(2) 根据混沌系统 ii为:
dx l dt = a(y一 x)
• dy I dt = bx + cy - xz ii a=20,b=14,c=10.6,h=2.8
dz I dt = xy— hz
( 3 ) 根据混沌系统 iii为:
dx l dt = a(y― x)
' dy I dt = bx + cy - xz iii a=20,b=14,c=10.6,h=2.8
dz l dt = y2 - hz
(4) 根据混沌系统构造一个选择函数系统 iv和 V将混沌系统 i、 ii和 iii组成一个三个系统 自动切换混沌系统 vi:
Figure imgf000004_0001
άχ ί dt - a(y一 x)
dy I dt = bx + cy - xz vi a=20,b=14,c=10.6,h=2.8
dz l dt = f (x) f (y) - h∑
(5 ) 根据系统 vi构造- 分数阶三个系统自动切换混沌系统 vii
dqx l dtq ^ a{y - x)
dqy I df = bx + cy - xz 0<q<l, a=20,b=14,c=10.6,h=2.8
dqz l dtq = f(x)f(y) - hz
(6)按照混沌系统 vii 构造模拟电路系统, 利用电压比较器 U6 获得两个模拟的高低电平, >=0和>«0及 >=0和 <0, 作为模拟开关 U7的控制输入, 实现变量 x、 y的交替输出, 通 过乘法器 U5得到 x2, , 的自动切换输出, 从而实现三个系统自动切换的混沌系统 vi, 再 通过分数阶积分实现混沌系统 vii, 运算放大器 Ul、 U2、 U3 采用 LF347, 乘法器 U4、 U5 采用 AD633JN, 电压比较器 U6采用 LM339, 模拟开关 U7采用 CD4052;
所述运算放大器 U1连接电压比较器 U6, 模拟开关 U7, 乘法器 U4, 运算放大器 U2, 所 述运算放大器 U2连接电压比较器 U6、 模拟开关 U7, 所述运算放大器 U3连接运算放大器 U2, 乘法器 U4, 所述模拟开关 U7连接乘法器 U5, 所述乘法器 U5连接运算放大器 U3 ; 所述运算放大器 U1的第 1引脚通过电阻 Rx与第 2引脚相接, 通过电阻 R1与 U1的 第 6引脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 11引脚接 VEE, 第 6引 脚先接电阻 Rcll与电容 C11的并联, 再接电阻 Rcl2与电容 C12的并联, 又接电阻 Rcl3与 电容 C13的并联后接第 7引脚, 第 7引脚通过电阻 R13接第 13引脚, 通过电位器 R22接 U2的第 2引脚, 接 U4的第 1引脚, 接 U6的第 9引脚, 接 U7的第 4、 5、 11、 13引脚, 第 8引脚通过电阻 R25接第 9弓 , 第 13引脚通过电阻 R14接第 14引脚, 第 14引脚通过电 位器 R11接第 2引脚;
所述运算放大器 U2 的第 1引脚通过电阻 Ry与第 2引脚相接, 通过电阻 R2与第 6引 脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 11引脚接 VEE, 第 6引脚先接 电阻 Rc21与电容 C21的并联, 再接 Rc22与电容 C22的并联, 又接 Rc23与电容 C23的并 联后接第 7引脚, 第 7引脚通过电位器 R23与第 2引脚相连, 通过电阻的 R24接 U1的第 9 引脚, 通过电位器 R12接 U1 的第 2弓 I脚, 接 U6的第 6引脚, 接 U7的 6、 7、 10、 12引 脚, 第 8引脚通过电阻 R33接第 13引脚, 先接 Rc31与电容 C31 的并联再接 Rc32与电容 C32的并联, 又接电阻 Rc33与电容 C33的并联后接第 9引脚, 第 13引脚通过电阻 R34接 第 14引脚, 第 14引脚通过电位器 R32接 U3的第 2引脚, 接 U4的第 3引脚;
所述运算放大器 U3第 1引脚通过电阻 Rz与第 2引脚相接, 通过电阻 R3与 U2的第 9引脚 相接, U3第 2引脚通过 R32接 U2的 14引脚, 第 3引脚接地, 第 4引脚接 VCC, 第 5、 6、 7、 8、 9、 10、 12、 13、 14均悬空, 第 11引脚接 VEE;
所述乘法器 U4的第 1引脚接 U1的第 7引脚, 第 3引脚接 U2的第 14引脚, 第 2、 4、 6引脚均接地, 第 5引脚接 VEE, 第 7引脚接通过电阻 R21接 U2的第 2引脚, 第 8引 脚接 VCC;
所述乘法器 U5的第 1引脚接 U7的第 8引脚, 第 3引脚接 U7的第 9引脚第 2、 4、 6 引脚均接地, 第 5引脚接 VEE, 第 7引脚接通过电阻 R31接 U3的第 2引脚, 第 8引脚接 VCC;
所述电压比较器 U6的第 1 引脚通过电阻 R03接 VCC, 通过二极管 D2接 U7的第 16引脚, 通过二极管 D2和电阻 R04接第 7引脚, 第 14引脚通过电阻 R03接 VCC, 通过二 极管 D2接 U7的第 16引脚, 通过二极管 D2和电阻 R04接第 7引脚,第 2、 4、 5、 10、 11、 13引脚悬空, 第 3引脚接 VCC, 第 12引脚接 VEE;
所述模拟开关 U7的第 2、 14引脚接 VCC, 第 3引脚接 VEE, 第 8引脚接 1;5的 1引 脚, 第 9引脚接 U5的第 3引脚, 第 15引脚接地。
2、 一种分数阶三个系统自动切换混沌系统的电路, 其特征是在于, 由运算放大器 UK U2、 U3与乘法器 U4、 U5及电压比较器 U6和模拟幵关 U7组成, 所述运算放大器 U1 连接电压比较器 U6, 模拟开关 U7, 乘法器 U4, 运算放大器 U2, 所述运算放大器 U2连接 电压比较器 U6、 模拟开关 U7, 所述运算放大器 U3连接运算放大器 U2, 乘法器 U4, 所述 模拟开关 U7连接乘法器 U5, 所述乘法器 U5连接运算放大器 U3;
所述运算放大器 U1的第 1引脚通过电阻 Rx与第 2引脚相接, 通过电阻 R1与 U1的第 6引脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 11弓 I脚接 VEE, 第 6引脚 先接电阻 Rcll与电容 C11的并联, 再接电阻 Rcl2与电容 C12的并联, 又接电阻 Rcl3与电 容 C13的并联后接第 7引脚, 第 7引脚通过电阻 R13接第 13引脚, 通过电位器 R22接 U2 的第 2引脚, 接 U4的第 1引脚, 接 U6的第 9引脚, 接 U7的第 4、 5、 11、 13引脚, 第 8 引脚通过电阻 R25接第 9引脚, 第 13引脚通过电阻 R14接第 14引脚, 第 14引脚通过电位 器 R11接第 2引脚; 所述运算放大器 U2 的第 1引脚通过电阻 Ry与第 2引脚相接, 通过电阻 R2与第 6引 脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 11引脚接 VEE, 第 6引脚先接 电阻 Rc21与电容 C21的并联, 再接 Rc22与电容 C22的并联, 又接 Rc23与电容 C23的并 联后接第 7引脚, 第 7引脚通过电位器 R23与第 2引脚相连, 通过电阻的 R24接 U1的第 9 引脚, 通过电位器 R12接 U1 的第 2引脚, 接 U6的第 6引脚, 接 U7的 6、 7、 10、 12引 脚, 第 8引脚通过电阻 R33接第 13引脚, 先接 Rc31与电容 C31 的并联再接 Rc32与电容 C32的并联, 又接电阻 Rc33与电容 C33的并联后接第 9引脚, 第 13引脚通过电阻 R34接 第 14引脚, 第 14引脚通过电位器 R32接 U3的第 2引脚, 接 U4的第 3引脚;
所述运算放大器 U3第 1引脚通过电阻 Rz与第 2引脚相接, 通过电阻 R3与 U2的第 9 引脚相接, U3第 2引脚通过 R32接 U2的 14引脚, 第 3引脚接地, 第 4引脚接 VCC, 第 5、 6、 7、 8、 9、 10、 12、 13、 14均悬空, 第 11引脚接 VEE;
所述乘法器 U4的第 1引脚接 U1的第 Ί引脚, 第 3引脚接 U2的第 14引脚, 第 2、 4、 6引脚均接地, 第 5引脚接 VEE, 第 7引脚接通过电阻 R21接 U2的第 2引脚, 第 8引 脚接 VCC;
所述乘法器 U5的第 1引脚接 U7的第 8引脚, 第 3引脚接 U7的第 9引脚第 2、 4、 6 引脚均接地, 第 5弓 1脚接 VEE, 第 7引脚接通过电阻 R31接 U3的第 2引脚, 第 8引脚接 VCC;
所述电压比较器 U6的第 1引脚通过电阻 R03接 VCC, 通过二极管 D2接 U7的第 16 引脚, 通过二极管 D2和电阻 R04接第 7引脚, 第 14引脚通过电阻 R03接 VCC, 通过二极 管 D2接 U7的第 16引脚, 通过二极管 D2和电阻 R04接第 7引脚,第 2、 4、 5、 10、 11、 13 引脚悬空, 第 3引脚接 VCC, 第 12引脚接 VEE;
所述模拟开关 U7的第 2、 14引脚接 VCC, 第 3引脚接 VEE, 第 8引脚接 U5的 1引 脚, 第 9引脚接 U5的第 3引脚, 第 15引脚接地。
附图说明
图 1为本发明优选实施例的电路连接结构示意图。
图 2为运算放大器 U1外围电路结构示意图。
图 3为运算放大器 U2和乘法器 U4外围电路结构示意图。
图 4为运算放大器 U3和乘法器 U5外围电路结构示意图。
图 5为电压比较器 U6外围电路结构示意图。
图 6为模拟开关 U7的外围电路结构示意图。 具体实施方式
下面结合附图和优选实施例对本发明作更进一步的详细描述。
参见图 1-图 6, 首先构造分数阶三个系统自动切换混沌系统, 本优选实施例选择的系统 (1) 根据混沌系统 i为:
dx/ dt = a{y - x)
dy I dt = bx + cy- xz i a=20,b=14,c=10.6,h=2.8
dz I dt = x2 - hz
(2) 根据混沌系统 ii为:
dx I dt = a(y - x)
dy I dt = bx + cy- xz ii a=20,b=14,c=10.6,h=2.8
[dz I dt = xy- hz
(3) 根据混沌系统 iii为:
dx/ dt = a(y一 x)
dy/dt = bx + cy- xz iii a=20,b=14,c=10.6,h=2.8
dz I dt = y2 - hz
(4) 根据混沌系统构造一个选择函数系统 ^和 V将混沌系统 i、 ii和 iii
Figure imgf000007_0001
混沌系统 vi:
Figure imgf000007_0002
dx I dt = a{y - x)
dy / dt = bx + cy— xz vi a=20,b=14,c=10.6,h=2.8
[dz I dt = f(x)f(y)-hz
(5) 根据系统 vi构造- 分数阶三个系统自动切换混沌系统 vii dqxl d = a(y - x)
dqy I df =bx + cy-xz 0<q<l, a=20,b=14,c=10.6,h=2.8
d"zld ^f{x)f{y)-hz
(6)按照混沌系统 vii 构造模拟电路系统, 利用电压比较器 U6 获得两个模拟的高低电平, x>=0和 x<0及 y>=0和 y<0, 作为模拟开关 U7的控制输入, 实现变量 x、 y的交替输出, 通 过乘法器 U5得到 x2,^, 的自动切换输出, 从而实现三个系统自动切换的混沌系统 vi, 再 通过分数阶积分实现混沌系统 vii, 运算放大器 Ul、 U2、 U3 采用 LF347, 乘法器 U4、 U5 采用 AD633JN, 电压比较器 U6采用 LM339, 模拟开关 U7采用 CD4052;
所述运算放大器 U1连接电压比较器 U6, 模拟开关 U7, 乘法器 U4, 运算放大器 U2, 所 述运算放大器 U2连接电压比较器 U6、 模拟开关 U7, 所述运算放大器 U3连接运算放大器 U2, 乘法器 U4, 所述模拟开关 U7连接乘法器 U5, 所述乘法器 U5连接运算放大器 U3; 所述运算放大器 U1的第 1 引脚通过电阻 Rx与第 2引脚相接, 通过电阻 R1与 U1的 第 6引脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 11引脚接 VEE, 第 6引 脚先接电阻 Rcll与电容 C11的并联, 再接电阻 Rcl2与电容 C12的并联, 又接电阻 Rcl3与 电容 C13的并联后接第 7引脚, 第 7引脚通过电阻 R13接第 13引脚, 通过电位器 R22接 U2的第 2引脚, 接 U4的第 1引脚, 接 U6的第 9引脚, 接 U7的第 4、 5、 11、 13引脚, 第 8引脚通过电阻 R25接第 9引脚, 第 13引脚通过电阻 R14接第 14引脚, 第 14引脚通过电 位器 R11接第 2引脚;
所述运算放大器 U2 的第 1引脚通过电阻 Ry与第 2引脚相接, 通过电阻 R2与第 6引 脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 11引脚接 VEE, 第 6引脚先接 电阻 Rc21与电容 C21的并联, 再接 Rc22与电容 C22的并联, 又接 Rc23与电容 C23的并 联后接第 7引脚, 第 7引脚通过电位器 R23与第 2引脚相连, 通过电阻的 R24接 U1的第 9 引脚, 通过电位器 R12接 U1 的第 2引脚, 接 U6的第 6引脚, 接 U7的 6、 7、 10、 12引 脚, 第 8引脚通过电阻 R33接第 13引脚, 先接 Rc31 与电容 C31 的并联再接 Rc32与电容 C32的并联, 又接电阻 Rc33与电容 C33的并联后接第 9引脚, 第 13引脚通过电阻 R34接 第 14引脚, 第 14引脚通过电位器 R32接 U3的第 2引脚, 接 U4的第 3引脚;
所述运算放大器 U3第 1引脚通过电阻 Rz与第 2引脚相接, 通过电阻 R3与 U2的第 9引脚 相接, U3第 2引脚通过 R32接 U2的 14引脚, 第 3引脚接地, 第 4引脚接 VCC, 第 5、 6、 7、 8、 9、 10、 12、 13、 14均悬空, 第 11引脚接 VEE;
所述乘法器 U4的第 1引脚接 U1 的第 7引脚, 第 3引脚接 U2的第 14引脚, 第 2、 4、 6引脚均接地, 第 5弓 I脚接 VEE, 第 7引脚接通过电阻 R21接 U2的第 2引脚, 第 8引 脚接 VCC;
所述乘法器 U5的第 1引脚接 U7的第 8引脚, 第 3引脚接 U7的第 9引脚第 2、 4、 6 引脚均接地, 第 5引脚接 VEE, 第 7引脚接通过电阻 R31接 U3的第 2引脚, 第 8弓 I脚接 VCC;
所述电压比较器 U6的第 1 引脚通过电阻 R03接 VCC, 通过二极管 D2接 U7的第 16引脚, 通过二极管 D2和电阻 R04接第 7引脚, 第 14引脚通过电阻 R03接 VCC, 通过二 极管 D2接 U7的第 16引脚, 通过二极管 D2和电阻 R04接第 7弓 I脚,第 2、 4、 5、 10、 11、 B引脚悬空, 第 3引脚接 VCC, 第 12引脚接 VEE;
所述模拟开关 U7的第 2、 14引脚接 VCC, 第 3引脚接 VEE, 第 8引脚接 U5的 1引 脚, 第 9引脚接 U5的第 3引脚, 第 15引脚接地。
当然, 上述说明并非对发明的限制, 本发明也不仅限于上述举例, 本技术领域的普通 技术人员在本发明的实质范围内所做出的变化、 改型、 添加或替换, 也属于本发明的保护范 围。

Claims

权 利 要 求 书
1、 一种实现分数阶三个系统自动切换混沌系统的方法, 其特征是在于, 包括以下步骤: (1) 根据混沌系统 i为:
dx I dt = a{y - x)
dy I dt = bx cy— xz a=20, b:14, c=10.6, h-2.8
dzl dt-x2 - hz
(2) 根据混沌系统 ii为:
dxl dt - a(y一 x)
dy I dt = bx + cy— xz a=20, b=14, c=10.6, h=2.8
dz I dt = xy-hz
(3) 根据混沌系统 iii为:
dxi dt = a(y - x)
dy i dt = bx + cy- xz iii a:20,b=14,c=10.6,h:2.8
dz / dt = y2 - hz
(4) 根据混沌系统构造一个选择函数系统 iv和 V将混沌系统 i、 ii和 iii组成一个三个系 统自动切换混沌系统 vi:
Figure imgf000010_0001
X
/( =' dxl dt = a{y一 x)
dy I dt = bx + cy— xz VI a=20, b=14, c=10.6, h=2.8
dzldt^ f{x)f{y)-hz
(5) 根据系统 vi构造一个分数阶三个系统自动切换混沌系统 vii dqx I df = ay - x)
dqy I df =bx + cy-xz vii 0〈q〈l, a=20, b=14, c=10.6, h=2.8 dqzldtq =f{x)f{y)-hz
(6)按照混沌系统 vii 构造模拟电路系统, 利用电压比较器 U6 获得两个模拟的高低电平, x〉=0和 x〈0及 y〉=0和 y<0, 作为模拟开关 U7的控制输入, 实现变量 x、 y的交替输出, 通 过乘法器 U5得到 jc2,^, 的自动切换输出, 从而实现三个系统自动切换的混沌系统 vi, 再 通过分数阶积分实现混沌系统 vii, 运算放大器 Ul、 U2、 U3采用 LF347, 乘法器 U4、 U5采 ^ AD633JN, 电压比较器 U6采用 LM339, 模拟开关 U7采用 CD4052; 所述运算放大器 Ul连接电压比较器 U6, 模拟开关 U7, 乘法器 U4, 运算放大器 U2, 所 述运算放大器 U2 连接电压比较器 U6、 模拟开关 U7, 所述运算放大器 U3 连接运算放大器 U2, 乘法器 U4, 所述模拟开关 U7连接乘法器 U5, 所述乘法器 U5连接运算放大器 U3;
所述运算放大器 U1的第 1引脚通过电阻 Rx与第 2引脚相接, 通过电阻 R1与 U1的第 6 引脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 1 1引脚接 VEE, 第 6引脚先接 电阻 Rc l l 与电容 C11 的并联, 再接电阻 Rc l2与电容 C12 的并联, 又接电阻 Rc l3与电容 C13的并联后接第 7引脚, 第 7引脚通过电阻 R13接第 13引脚, 通过电位器 R22接 U2的第 2引脚, 接 U4的第 1引脚, 接 U6的第 9引脚, 接 U7的第 4、 5、 1 1、 13引脚, 第 8引脚通 过电阻 R25接第 9引脚, 第 13引脚通过电阻 R14接第 14引脚, 第 14引脚通过电位器 R11 接第 2引脚;
所述运算放大器 U2 的第 1引脚通过电阻 Ry与第 2引脚相接, 通过电阻 R2与第 6引 脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 1 1引脚接 VEE, 第 6引脚先接电 阻 Rc21与电容 C21的并联, 再接 Rc22与电容 C22的并联, 又接 Rc23与电容 C23的并联后 接第 7引脚, 第 7引脚通过电位器 R23与第 2引脚相连, 通过电阻的 R24接 U1 的第 9引 脚, 通过电位器 R12接 U1的第 2弓 I脚, 接 U6的第 6引脚, 接 U7的 6、
7、 10、 12引脚,第 8引脚通过电阻 R33接第 13引脚, 先接 Rc31与电容 C31的并联再接 Rc32与电容 C32的并 联, 又接电阻 Rc33与电容 C33的并联后接第 9引脚, 第 13引脚通过电阻 R34接第 14引 脚, 第 14引脚通过电位器 R32接 U3的第 2引脚, 接 U4的第 3引脚;
所述运算放大器 U3第 1引脚通过电阻 Rz与第 2引脚相接, 通过电阻 R3与 U2的第 9 引脚相接, U3第 2引脚通过 R32接 U2的 14引脚, 第 3引脚接地, 第 4引脚接 VCC, 第 5、 6、 7、
8、
9、
10、 12、 13、 14均悬空, 第 11引脚接 VEE;
所述乘法器 U4的第 1引脚接 U1的第 7引脚, 第 3引脚接 U2的第 14引脚, 第 2、 4、 6引脚均接地, 第 5引脚接 VEE, 第 7引脚接通过电阻 R21接 U2的第 2引脚, 第 8引脚接 VCC;
所述乘法器 U5的第 1弓 I脚接 U7的第 8引脚, 第 3引脚接 U7的第 9引脚第 2、 4、 6引 脚均接地, 第 5引脚接 VEE, 第 7引脚接通过电阻 R31接 U3的第 2引脚, 第 8引脚接 VCC ;
所述电压比较器 U6的第 1引脚通过电阻 R03接 VCC , 通过二极管 D2接 U7的第 16引 脚, 通过二极管 D2和电阻 R04接第 7引脚, 第 14引脚通过电阻 R03接 VCC, 通过二极管 D2 接 U7的第 16引脚, 通过二极管 D2和电阻 R04接第 7引脚,第 2、 4、 5、 10、
11、 13引脚悬 空, 第 3引脚接 VCC, 第 12引脚接 VEE; 所述模拟开关 U7的第 2、 14引脚接 VCC, 第 3引脚接 VEE, 第 8引脚接 U5的 1引脚, 第 9引脚接 U5的第 3引脚, 第 15引脚接地。
2、 一种分数阶三个系统自动切换混沌系统的电路, 其特征是在于, 由运算放大器 Ul、 U2、 U3与乘法器 U4、 U5及电压比较器 U6和模拟开关 U7组成, 所述运算放大器 U1连接电 压比较器 U6, 模拟开关 U7, 乘法器 U4, 运算放大器 U2, 所述运算放大器 U2连接电压比较 器 U6、 模拟开关 U7, 所述运算放大器 U3连接运算放大器 U2 , 乘法器 U4, 所述模拟开关 U7 连接乘法器 U5, 所述乘法器 U5连接运算放大器 U3 ;
所述运算放大器 U1的第 1引脚通过电阻 Rx与第 2引脚相接, 通过电阻 R1与 U1的第 6 引脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 11引脚接 VEE, 第 6引脚先接 电阻 Rc l l 与电容 C11 的并联, 再接电阻 Rcl2与电容 C12 的并联, 又接电阻 Rcl3与电容 C13的并联后接第 7引脚, 第 7引脚通过电阻 R13接第 13引脚, 通过电位器 R22接 U2的第 2引脚, 接 U4的第 1引脚, 接 U6的第 9引脚, 接 U7的第 4、 5、 1 1、 13引脚, 第 8引脚通 过电阻 R25接第 9引脚, 第 13引脚通过电阻 R14接第 14引脚, 第 14引脚通过电位器 R11 接第 2引脚;
所述运算放大器 U2 的第 1引脚通过电阻 Ry与第 2引脚相接, 通过电阻 R2与第 6引 脚相接, 第 3、 5、 10、 12引脚接地, 第 4引脚接 VCC, 第 1 1引脚接 VEE, 第 6引脚先接电 阻 Rc21与电容 C21的并联, 再接 Rc22与电容 C22的并联, 又接 Rc23与电容 C23的并联后 接第 7引脚, 第 7引脚通过电位器 R23与第 2引脚相连, 通过电阻的 R24接 U1 的第 9引 脚, 通过电位器 R12接 U1的第 2引脚, 接 U6的第 6引脚, 接 U7的 6、 7、 10、 12引脚,第 8引脚通过电阻 R33接第 13引脚, 先接 Rc31与电容 C31的并联再接 Rc32与电容 C32的并 联, 又接电阻 Rc33与电容 C33的并联后接第 9引脚, 第 13引脚通过电阻 R34接第 14引 脚, 第 14引脚通过电位器 R32接 U3的第 2引脚, 接 U4的第 3引脚;
所述运算放大器 U3第 1引脚通过电阻 Rz与第 2引脚相接, 通过电阻 R3与 U2的第 9 引脚相接, U3第 2引脚通过 R32接 U2的 14引脚, 第 3引脚接地, 第 4引脚接 VCC, 第 5、 6、 7、 8、 9、 10、
12、
13、 14均悬空, 第 11引脚接 VEE;
所述乘法器 U4的第 1引脚接 U1的第 7引脚, 第 3引脚接 U2的第 14引脚, 第 2、 4、 6引脚均接地, 第 5引脚接 VEE, 第 7引脚接通过电阻 R21接 U2的第 2引脚, 第 8引脚接 VCC;
所述乘法器 U5的第 1引脚接 U7的第 8引脚, 第 3引脚接 U7的第 9引脚第 2、 4、 6引 脚均接地, 第 5引脚接 VEE, 第 7引脚接通过电阻 R31接 U3的第 2引脚, 第 8引脚接 VCC; 所述电压比较器 U6的第 1引脚通过电阻 R03接 VCC, 通过二极管 D2接 U7的第 16引 脚, 通过二极管 D2和电阻 R04接第 7引脚, 第 14引脚通过电阻 R03接 VCC, 通过二极管 D2 接 U7的第 16引脚, 通过二极管 D2和电阻 R04接第 7引脚,第 2、 4、 5、 10、 11、 13引脚悬 空, 第 3引脚接 VCC, 第 12引脚接 VEE;
所述模拟开关 U7的第 2、 14引脚接 VCC, 第 3弓 接 VEE, 第 8引脚接 U5的 1引脚, 第 9引脚接 U5的第 3引脚, 第 15引脚接地。
PCT/CN2012/001374 2011-12-13 2012-10-12 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路 WO2013086777A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2011104138623A CN102385659B (zh) 2011-12-13 2011-12-13 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路
CN201110413862.3 2011-12-13

Publications (1)

Publication Number Publication Date
WO2013086777A1 true WO2013086777A1 (zh) 2013-06-20

Family

ID=45825073

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/001374 WO2013086777A1 (zh) 2011-12-13 2012-10-12 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路

Country Status (2)

Country Link
CN (1) CN102385659B (zh)
WO (1) WO2013086777A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385659B (zh) * 2011-12-13 2012-11-28 滨州学院 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路
CN102904708B (zh) * 2012-09-27 2014-09-10 滨州学院 基于Lü型系统的分数阶四个系统自动切换混沌系统的方法及模拟电路
CN102916802B (zh) * 2012-09-27 2014-12-17 滨州学院 基于Lorenz型系统的分数阶四个系统自动切换混沌系统方法及模拟电路
CN102904709B (zh) * 2012-09-27 2014-12-24 国家电网公司 基于Chen型系统的分数阶四个系统自动切换混沌系统方法及模拟电路
CN102957531B (zh) * 2012-10-29 2014-12-24 国家电网公司 一种实现Lorenz型七个系统自动切换混沌系统的方法及模拟电路
CN102970128B (zh) * 2012-10-29 2015-02-04 滨州学院 一种实现Chen型七个系统自动切换混沌系统的方法及模拟电路
CN102946308B (zh) * 2012-11-19 2015-07-29 湖南大学 一种新分数阶超混沌电路
CN103178952B (zh) * 2013-03-15 2016-03-30 南京师范大学 分数阶混沌系统电路
CN103731129B (zh) * 2014-01-07 2016-05-18 田宝存 一个具有2个平衡点的双翼吸引子混沌系统
CN103812640A (zh) * 2014-02-22 2014-05-21 滨州学院 一种分数阶次不同的含xy的Liu混沌切换系统方法及电路
CN103825701B (zh) * 2014-02-22 2015-06-03 滨州学院 一种实现分数阶次不同的经典Qi混沌切换系统的方法及电路
CN103888240A (zh) * 2014-02-22 2014-06-25 滨州学院 一种分数阶次不同的含y2的Lorenz型混沌切换系统方法及电路
CN103780371B (zh) * 2014-02-22 2014-12-10 滨州学院 一种分数阶次不同的含x2的Lü混沌切换系统方法及电路
CN103780374B (zh) * 2014-02-22 2015-06-10 四川大学 一种分数阶次不同的含x2的chen混沌切换系统方法及电路
WO2016191899A1 (zh) * 2015-06-05 2016-12-08 李建庆 一种实现Chen型七个系统自动切换混沌系统的方法及模拟电路
CN105049182A (zh) * 2015-08-19 2015-11-11 高建红 一种0.1阶链式与t型分数阶积分切换方法及电路
CN105162576A (zh) * 2015-08-19 2015-12-16 胡春华 一种0.2阶混合型与链式分数阶积分切换方法及电路
CN105071919A (zh) * 2015-08-19 2015-11-18 李敏 一种0.2阶混合型与t型分数阶积分切换方法及电路
CN105049191A (zh) * 2015-08-19 2015-11-11 韩敬伟 一种0.9阶混合型与t型分数阶积分切换方法及电路
CN105049185A (zh) * 2015-08-19 2015-11-11 韩敬伟 一种0.8阶混合型与t型分数阶积分切换方法及电路
CN105049181A (zh) * 2015-08-19 2015-11-11 高建红 一种0.2阶链式与t型分数阶积分切换方法及电路
CN105049189A (zh) * 2015-08-19 2015-11-11 王春梅 一种0.6阶混合型与链式分数阶积分切换方法及电路
CN105162575A (zh) * 2015-08-19 2015-12-16 胡春华 一种0.4阶混合型与链式分数阶积分切换方法及电路
CN105049190A (zh) * 2015-08-19 2015-11-11 胡春华 一种0.3阶混合型与链式分数阶积分切换方法及电路
CN105099655A (zh) * 2015-08-19 2015-11-25 王宏国 一种0.8阶链式与t型分数阶积分切换方法及电路
CN105071920A (zh) * 2015-08-19 2015-11-18 王宏国 一种0.6阶链式与t型分数阶积分切换方法及电路
CN105049186A (zh) * 2015-08-19 2015-11-11 高建红 一种0.3阶链式与t型分数阶积分切换方法及电路
CN105049180A (zh) * 2015-08-19 2015-11-11 高建红 一种0.4阶链式与t型分数阶积分切换方法及电路
CN105049183A (zh) * 2015-08-19 2015-11-11 王宏国 一种0.9阶链式与t型分数阶积分切换方法及电路
CN105071921A (zh) * 2015-08-19 2015-11-18 李敏 一种0.4阶混合型与t型分数阶积分切换方法及电路
CN105049187A (zh) * 2015-08-19 2015-11-11 王春梅 一种0.8阶混合型与链式分数阶积分切换方法及电路
CN105071917A (zh) * 2015-08-19 2015-11-18 李敏 一种0.3阶混合型与t型分数阶积分切换方法及电路
CN105049184A (zh) * 2015-08-19 2015-11-11 韩敬伟 一种0.7阶混合型与t型分数阶积分切换方法及电路
CN105162574A (zh) * 2015-08-19 2015-12-16 胡春华 一种0.1阶混合型与链式分数阶积分切换方法及电路
CN105049188A (zh) * 2015-08-19 2015-11-11 王春梅 一种0.7阶混合型与链式分数阶积分切换方法及电路
CN105141410A (zh) * 2015-08-19 2015-12-09 王春梅 一种0.9阶混合型与链式分数阶积分切换方法及电路
CN105629733B (zh) * 2016-02-01 2018-05-01 江西理工大学 一种分数阶细胞神经网络自适应同步控制及电路设计方法
CN112987081B (zh) * 2021-03-23 2024-02-06 重庆航天职业技术学院 单向耦合分数阶自持机电地震仪系统的模拟电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010126B1 (en) * 2000-03-03 2006-03-07 Paichai Hakdang Method for synchronizing a plurality of chaotic systems and method for multichannel communication using synchronized chaotic systems
CN101931526A (zh) * 2010-08-23 2010-12-29 滨州学院 一种实现自动切换混沌系统的方法及模拟电路
CN202043091U (zh) * 2011-04-19 2011-11-16 滨州学院 实现自动切换混沌系统的模拟电路
CN102385659A (zh) * 2011-12-13 2012-03-21 滨州学院 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010126B1 (en) * 2000-03-03 2006-03-07 Paichai Hakdang Method for synchronizing a plurality of chaotic systems and method for multichannel communication using synchronized chaotic systems
CN101931526A (zh) * 2010-08-23 2010-12-29 滨州学院 一种实现自动切换混沌系统的方法及模拟电路
CN202043091U (zh) * 2011-04-19 2011-11-16 滨州学院 实现自动切换混沌系统的模拟电路
CN102385659A (zh) * 2011-12-13 2012-03-21 滨州学院 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路

Also Published As

Publication number Publication date
CN102385659B (zh) 2012-11-28
CN102385659A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
WO2013086777A1 (zh) 一种实现分数阶三个系统自动切换混沌系统的方法及模拟电路
WO2013071689A1 (zh) 一种实现整数阶与分数阶自动切换混沌系统的方法及模拟电路
WO2014048053A1 (zh) 基于Lorenz型系统的分数阶四个系统自动切换混沌系统的方法及模拟电路
WO2014048052A1 (zh) 基于Lü型系统的分数阶四个系统自动切换混沌系统的方法及模拟电路
WO2014067227A1 (zh) 一种实现Lorenz型七个系统自动切换混沌系统的方法及模拟电路
WO2014048051A1 (zh) 基于Chen型系统的分数阶四个系统自动切换混沌系统方法及模拟电路
CN101931526B (zh) 一种实现自动切换混沌系统的方法及模拟电路
Chikouche et al. An improved approach for lsb-based image steganography using AES algorithm
WO2014048054A1 (zh) 基于Liu型系统的分数阶四个系统自动切换混沌系统的方法及模拟电路
WO2014067226A1 (zh) 一种实现Chen型七个系统自动切换混沌系统的方法及模拟电路
CN109325367B (zh) 信息隐藏方法、装置、设备及计算机可读存储介质
CN101882062A (zh) 真随机比特流发生器
Adeli et al. Secure network coding with minimum overhead based on hash functions
Tayel et al. Block cipher S-box modification based on fisher-yates shuffle and ikeda map
CN103095575B (zh) 匿名通信系统的可调节机制方法及系统
CN206422761U (zh) 一种开关信号检测电路
Ghosh et al. A double layered additive space sequenced Audio Steganography Technique for mobile network
WO2015123796A1 (zh) 一种分数阶次不同的含x2的chen混沌切换系统方法及电路
CN110266468B (zh) 用于分组密码代换-置换网络块中的扩散变换方法
CN107426625B (zh) 模式识别多媒体信息加密通讯系统
Ali New most efficient state recovery attacks on an estream candidate f-fcsr-h v2 and f-fcsr-h stream ciphers
RU2595953C1 (ru) Способ арифметического кодирования с шифрованием
Fúster-Sabater et al. Likelihood that a pseudorandom sequence generator has optimal properties
TWI231655B (en) Method for transforming serial scrambler to parallel scrambler, parallel scrambler and double edge-triggered register with XOR operation
WO2015123795A1 (zh) 一种分数阶次不同的含y2的chen混沌切换系统方法及电路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12857012

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12857012

Country of ref document: EP

Kind code of ref document: A1