WO2013076470A3 - Générateur d'horloge - Google Patents

Générateur d'horloge Download PDF

Info

Publication number
WO2013076470A3
WO2013076470A3 PCT/GB2012/052868 GB2012052868W WO2013076470A3 WO 2013076470 A3 WO2013076470 A3 WO 2013076470A3 GB 2012052868 W GB2012052868 W GB 2012052868W WO 2013076470 A3 WO2013076470 A3 WO 2013076470A3
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
signal
clock signal
error signal
input clock
Prior art date
Application number
PCT/GB2012/052868
Other languages
English (en)
Other versions
WO2013076470A2 (fr
Inventor
John Paul Lesso
Original Assignee
Wolfson Microelectronics Plc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfson Microelectronics Plc filed Critical Wolfson Microelectronics Plc
Priority to KR1020147016887A priority Critical patent/KR102000756B1/ko
Priority to CN201280067552.3A priority patent/CN104067520B/zh
Priority to KR1020207016428A priority patent/KR102222865B1/ko
Priority to KR1020197020114A priority patent/KR102122509B1/ko
Publication of WO2013076470A2 publication Critical patent/WO2013076470A2/fr
Publication of WO2013076470A3 publication Critical patent/WO2013076470A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Un générateur d'horloge reçoit un premier signal d'horloge d'entrée et un second signal d'horloge d'entrée. Un premier comparateur de fréquences génère un premier signal de comparaison de fréquences sur la base d'un rapport d'une fréquence du signal d'horloge de sortie et d'une fréquence du premier signal d'horloge d'entrée, et un premier soustracteur forme un premier signal d'erreur représentant une différence entre un rapport de fréquences souhaité d'entrée et le premier signal de comparaison de fréquence. Un premier filtre numérique reçoit le premier signal d'erreur et forme un premier signal d'erreur filtré. Un second comparateur de fréquences génère un second signal de comparaison de fréquences sur la base d'un rapport d'une fréquence du signal d'horloge de sortie et d'une fréquence du second signal d'horloge d'entrée, et un second soustracteur forme un second signal d'erreur représentant une différence entre le premier signal d'erreur filtré et le second signal de comparaison de fréquences. Un second filtre numérique reçoit le second signal d'erreur et forme un second signal d'erreur filtré. Un oscillateur à commande numérique reçoit le second signal d'erreur filtré et génère un signal d'horloge de sortie. Par conséquent, le signal d'horloge de sortie présente les caractéristiques de gigue du premier signal d'horloge d'entrée sur une gamme utile de fréquences de gigue et la précision de fréquence du second signal d'horloge d'entrée.
PCT/GB2012/052868 2011-11-21 2012-11-20 Générateur d'horloge WO2013076470A2 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020147016887A KR102000756B1 (ko) 2011-11-21 2012-11-20 클럭 발생기
CN201280067552.3A CN104067520B (zh) 2011-11-21 2012-11-20 时钟发生器
KR1020207016428A KR102222865B1 (ko) 2011-11-21 2012-11-20 클럭 발생기
KR1020197020114A KR102122509B1 (ko) 2011-11-21 2012-11-20 클럭 발생기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1120016.9 2011-11-21
GB1120016.9A GB2496673B (en) 2011-11-21 2011-11-21 Clock generator

Publications (2)

Publication Number Publication Date
WO2013076470A2 WO2013076470A2 (fr) 2013-05-30
WO2013076470A3 true WO2013076470A3 (fr) 2013-07-25

Family

ID=45475440

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/GB2012/052868 WO2013076470A2 (fr) 2011-11-21 2012-11-20 Générateur d'horloge

Country Status (4)

Country Link
KR (3) KR102122509B1 (fr)
CN (3) CN107359874B (fr)
GB (1) GB2496673B (fr)
WO (1) WO2013076470A2 (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103843795A (zh) * 2012-12-07 2014-06-11 陕西美邦农药有限公司 一种含胺苯吡菌酮的杀菌组合物
GB2557750B (en) 2013-10-23 2018-08-22 Cirrus Logic Int Semiconductor Ltd Class-D Amplifier Circuits
US9674480B2 (en) * 2014-10-01 2017-06-06 Teac Corporation Camera link recorder
CN104702365A (zh) * 2015-03-09 2015-06-10 烽火通信科技股份有限公司 一种基于delta sigma原理的时钟调整系统及方法
CN104777378A (zh) * 2015-03-09 2015-07-15 国核自仪系统工程有限公司 Fpga时钟信号自我检测方法
WO2017154126A1 (fr) * 2016-03-09 2017-09-14 三菱電機株式会社 Circuit de décalage d'impulsion et synthétiseur de fréquence
US11177793B2 (en) 2017-08-09 2021-11-16 Planar Systems, Inc. Clock synthesis circuitry and associated techniques for generating clock signals refreshing display screen content
KR102655132B1 (ko) * 2018-10-22 2024-04-04 이노페이즈 인크. 레인지와 감도가 증가한 시간-디지털 컨버터
US10734977B1 (en) * 2019-04-10 2020-08-04 Silicon Laboratories Inc. Efficient voltage controlled oscillator (VCO) analog-to-digital converter (ADC)
CN110739970B (zh) * 2019-11-01 2023-12-26 上海艾为电子技术股份有限公司 模数转换电路、便携式设备以及模数转换方法
CN112150962B (zh) * 2020-10-23 2024-04-05 维沃移动通信有限公司 芯片时钟频率调整方法、装置、芯片及电子设备
KR102477864B1 (ko) * 2020-12-11 2022-12-15 한국과학기술원 주파수 도약 확산 스펙트럼 주파수 합성기
CN113093510B (zh) * 2021-02-26 2022-07-22 山东师范大学 一种时钟频率信号误差测量仪及方法
CN113193848B (zh) * 2021-04-30 2022-09-30 广东电网有限责任公司电力科学研究院 改进新型基础控制器的高频噪声功率增益的在线测量方法
CN115223578B (zh) * 2022-09-21 2023-07-14 浙江地芯引力科技有限公司 一种音频信号同步方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385267B1 (en) * 1998-12-22 2002-05-07 Microsoft Corporation System and method for locking disparate video formats
WO2008132583A1 (fr) * 2007-05-01 2008-11-06 Dialogic Corporation Boucle de fréquence verrouillée numérique sans filtre
US7746972B1 (en) * 2007-03-22 2010-06-29 Cirrus Logic, Inc. Numerically-controlled phase-lock loop with input timing reference-dependent ratio adjustment

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE445868B (sv) * 1984-12-12 1986-07-21 Ellemtel Utvecklings Ab Anordning for neddelning av en klockfrekvens
US5825253A (en) * 1997-07-15 1998-10-20 Qualcomm Incorporated Phase-locked-loop with noise shaper
US8374075B2 (en) * 2006-06-27 2013-02-12 John W. Bogdan Phase and frequency recovery techniques
CN100353671C (zh) * 2004-05-26 2007-12-05 华为技术有限公司 时钟合成方法及系统
US7474724B1 (en) * 2004-10-13 2009-01-06 Cirrus Logic, Inc. Method and system for video-synchronous audio clock generation from an asynchronously sampled video signal
US7558358B1 (en) * 2004-10-13 2009-07-07 Cirrus Logic, Inc. Method and apparatus for generating a clock signal according to an ideal frequency ratio
US7512175B2 (en) * 2005-03-16 2009-03-31 Ibiquity Digital Corporation Method for synchronizing exporter and exciter clocks
US7330058B2 (en) * 2005-07-01 2008-02-12 Via Technologies, Inc. Clock and data recovery circuit and method thereof
JP2007124044A (ja) * 2005-10-25 2007-05-17 Nec Electronics Corp 基準クロック再生回路及びデータ受信装置
CN101385294B (zh) * 2006-02-17 2011-12-07 标准微体系有限公司 利用以以太网编码违例区分的帧和分组结构在以太网传输线上传递不同类型的流数据和分组数据的系统和方法
US7680236B1 (en) * 2006-09-25 2010-03-16 Cirrus Logic, Inc. Hybrid analog/digital phase-lock loop for low-jitter synchronization
US7599462B2 (en) * 2006-09-25 2009-10-06 Cirrus Logic, Inc. Hybrid analog/digital phase-lock loop with high-level event synchronization
CN101557208B (zh) * 2008-04-10 2011-09-28 智原科技股份有限公司 调校电路,应用其的集成电路及信号滤波方法
US8031009B2 (en) * 2008-12-02 2011-10-04 Electronics And Telecommunications Research Institute Frequency calibration loop circuit
US8452429B2 (en) * 2009-01-21 2013-05-28 Cirrus Logic, Inc. Audio processor with internal oscillator-generated audio intermediate frequency reference
US8433027B2 (en) * 2009-10-08 2013-04-30 Dialog Semiconductor Gmbh Digital controller for automatic rate detection and tracking of audio interface clocks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385267B1 (en) * 1998-12-22 2002-05-07 Microsoft Corporation System and method for locking disparate video formats
US7746972B1 (en) * 2007-03-22 2010-06-29 Cirrus Logic, Inc. Numerically-controlled phase-lock loop with input timing reference-dependent ratio adjustment
WO2008132583A1 (fr) * 2007-05-01 2008-11-06 Dialogic Corporation Boucle de fréquence verrouillée numérique sans filtre

Also Published As

Publication number Publication date
KR20190086778A (ko) 2019-07-23
KR20200069390A (ko) 2020-06-16
CN104067520B (zh) 2017-09-05
CN112564701A (zh) 2021-03-26
GB201120016D0 (en) 2012-01-04
GB2496673B (en) 2014-06-11
KR20140103970A (ko) 2014-08-27
KR102000756B1 (ko) 2019-07-16
CN107359874B (zh) 2021-01-01
WO2013076470A2 (fr) 2013-05-30
GB2496673A (en) 2013-05-22
KR102222865B1 (ko) 2021-03-03
CN107359874A (zh) 2017-11-17
KR102122509B1 (ko) 2020-06-12
CN104067520A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
WO2013076470A3 (fr) Générateur d'horloge
WO2013060608A3 (fr) Compensation de température dans une boucle à verrouillage de phase (pll)
WO2012151313A3 (fr) Appareil et procédé de maintien de la fréquence de sortie d'une pll lorsque une horloge interne est perdue
IN2014CN00291A (fr)
WO2012126420A3 (fr) Module de récupération de données et d'horloge et procédé de récupération de données et d'horloge
WO2010054263A3 (fr) Emetteur à double conversion doté d'un seul oscillateur local
WO2009152105A3 (fr) Techniques d’étalonnage dynamique pour oscillateur commandé numériquement
WO2012117295A3 (fr) Procédés et dispositifs permettant de mettre en œuvre une boucle à verrouillage de phase entièrement numérique
WO2011088368A3 (fr) Acquisition de fréquence et de phase d'un signal d'horloge et circuit de récupération de données sans signal d'horloge de référence externe
WO2010033436A3 (fr) Techniques pour générer des signaux d’horloge fractionnels
TW201614959A (en) Clock and data recovery circuit and method
WO2009154906A3 (fr) Appareil et procédé de génération d'horloge multiphase
ATE522985T1 (de) Akustische echokompensierung
WO2013060854A3 (fr) Réseau de varactors divisé doté d'une adaptation améliorée et schéma de commutation de varactor
GB0906418D0 (en) Digital phase-locked loop architecture
WO2012093386A3 (fr) Procédé et système de synthèse de signaux
WO2008078512A1 (fr) Circuit pll et dispositif à disque
RU2010114284A (ru) Схема подавления дрожания и способ подавления дрожания
WO2013030330A3 (fr) Génération d'horloge numérique pour un système ayant des circuits rf
WO2010039638A3 (fr) Techniques de génération de fréquence
WO2009063603A1 (fr) Circuit pll et détecteur de vitesse angulaire utilisant celui-ci
WO2012098399A3 (fr) Oscillateur de faible puissance
MX2013012218A (es) Transmisor de señal de navegacion y metodo de generacion de señal de navegacion.
GB201120780D0 (en) Highly linear - gain oscillator
JP2016100705A5 (fr)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12808861

Country of ref document: EP

Kind code of ref document: A2

ENP Entry into the national phase

Ref document number: 20147016887

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12808861

Country of ref document: EP

Kind code of ref document: A2