WO2013047476A1 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
WO2013047476A1
WO2013047476A1 PCT/JP2012/074481 JP2012074481W WO2013047476A1 WO 2013047476 A1 WO2013047476 A1 WO 2013047476A1 JP 2012074481 W JP2012074481 W JP 2012074481W WO 2013047476 A1 WO2013047476 A1 WO 2013047476A1
Authority
WO
WIPO (PCT)
Prior art keywords
winding
pattern
gate drive
pulse transformer
winding pattern
Prior art date
Application number
PCT/JP2012/074481
Other languages
English (en)
French (fr)
Inventor
一修 田島
英樹 足助
Original Assignee
サンケン電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気株式会社 filed Critical サンケン電気株式会社
Priority to CN201280027408.7A priority Critical patent/CN103582994A/zh
Priority to US14/125,008 priority patent/US9240779B2/en
Priority to KR1020137031467A priority patent/KR101566440B1/ko
Priority to EP12836578.0A priority patent/EP2763299B1/en
Publication of WO2013047476A1 publication Critical patent/WO2013047476A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation

Definitions

  • the present invention relates to a gate driving circuit for a semiconductor switching element, and more particularly to noise reduction of a gate driving circuit insulated by a pulse transformer having a sheet transformer structure.
  • the gate drive circuit of the power converter transmits a gate drive signal from a microcomputer via two pulse transformers provided in the IC chip, and the gate drive signal transmitted by one pulse transformer is low side.
  • a low-side circuit that outputs to the IGBT, a high breakdown voltage nMOS that converts the potential of the gate drive signal of the high-side IGBT transmitted through the other pulse transformer, and a gate drive signal that is converted in potential by the high-breakdown-voltage nMOS
  • a high-side circuit that outputs to Then, by passing a current through the primary winding of the pulse transformer based on the drive signal (gate drive signal) output from the microcomputer, the voltage generated in the secondary winding is compared with the reference voltage to extract a signal.
  • a transmission circuit having a receiver CMP as shown in FIG. 1 capable of high-speed transmission is used.
  • FIG. 1 when a gate drive signal on the primary side is input from the microcomputer to the primary winding N1 of the pulse transformer T via the driver DRV, this gate drive signal is transmitted to the secondary winding N2 of the pulse transformer T, Received by the differential receiver CMP. Then, a secondary side gate drive signal is output from the output terminal of the receiver CMP to the gate of the high side or low side IGBT.
  • the two gate drive signals for the high side and the low side are transmitted via two pulse transformers, respectively, but only one of them is shown in FIG.
  • the IGBT has a frequency bandwidth of about 1 GHz as a gate drive signal.
  • the low-side IGBT has a main power supply (here, the main power supply indicates a power supply for supplying power to the load) with respect to the ground potential. Operates in a floating state. Therefore, the receiver CMP that receives the gate drive signal transmitted through the pulse transformer T is a current-driven differential method in which the characteristic impedance is matched, and has a circuit configuration capable of high-speed transmission.
  • the gate drive signal of the IGBT is generally a pulse signal by a PWM system, and this pulse signal needs to be raised or lowered at high speed. For this reason, the receiver CMP is operated without being saturated so as to operate at high speed.
  • the resistors R1 to R4 shown in FIG. 1 serve to set the voltage input to the input terminal of the receiver CMP to a level at which the operation of the receiver CMP always maintains a non-saturated state.
  • the resistor R1 is connected between the non-inverting input terminal of the receiver CMP and the control power supply Vcc
  • the resistor R2 is connected between the non-inverting input terminal of the receiver CMP and the second ground potential point GND2
  • the resistor R3 is connected to the receiver CMP.
  • the inverting input terminal is connected between the inverting input terminal and the control power supply Vcc, and the resistor R4 is connected between the inverting input terminal of the receiver CMP and the second ground potential point GND2.
  • the potential of the second ground potential point GND2 is normally the potential of the emitter of the driven IGBT. Therefore, generally, in the gate drive circuit for the high side IGBT, the second ground potential point GND2 is floating with respect to the ground potential of the main power supply.
  • the primary side and the secondary side of the pulse transformer T are insulated, and are grounded to the insulated first ground potential point GND1 and second ground potential point GND2, respectively. For this reason, the secondary side of the pulse transformer T is in a floating state with respect to the primary side. Since the parasitic capacitance Cx exists between the primary winding N1 and the secondary winding N2 of the pulse transformer T, when the noise source voltage VPulse is applied between the primary winding N1 and the secondary winding N2 of the pulse transformer T. The noise current ix resulting from the noise source voltage V Pulse flows through the parasitic capacitance Cx. The noise current ix flows from the secondary winding N2 of the pulse transformer T to the second ground potential point GND2 via the resistor R4. At this time, noise is generated at both ends of the resistor R4. For this reason, the gate drive signal may not be transmitted to the secondary side of the pulse transformer T due to switching noise or common mode noise generated when the IGBT is turned on / off.
  • an object of the present invention is to provide a gate drive circuit that solves the above problems and can reduce the influence of switching noise generated when the IGBT is turned on and off and the gate drive signal due to common mode noise. It is in.
  • the gate drive circuit of the present invention is insulated from a primary side and a secondary side by a pulse transformer, the primary side of the pulse transformer is grounded to a first ground potential point, and the secondary side of the pulse transformer is A gate drive signal generated in the secondary winding of the pulse transformer is connected to a second ground potential point that is insulated from the first ground potential point, via a receiver having an impedance matching resistor on the input side.
  • an electrostatic shield plate is provided between the primary winding and the secondary winding of the pulse transformer, and the electrostatic shield plate is grounded to the second ground potential point. It is characterized by.
  • the pulse transformer in the gate drive circuit of the present invention may have a sheet transformer structure.
  • the electrostatic shield plate in the gate drive circuit of the present invention may be composed of an electrostatic shield pattern patterned on an insulating material, and may be patterned on the insulating material in a substantially C shape.
  • the sheet transformer structure in the gate drive circuit of the present invention has a first winding pattern, a second winding pattern, the electrostatic shield pattern, a third winding pattern, and a fourth winding pattern from the front side to the back side.
  • the first winding pattern 1 and the second winding pattern are connected by a through-hole so that the spiral primary windings wound in the same direction are arranged in order so that the respective positions overlap each other.
  • the third winding pattern and the fourth winding pattern are connected by a through-hole to form the spiral secondary winding wound in the same direction, and the electrostatic shield pattern is the Arranged between the primary winding constituted by the first winding pattern and the second winding pattern, the secondary winding constituted by the third winding pattern and the fourth winding pattern It can be granulated.
  • the gate drive circuit of the present invention includes the pulse transformer in which the first winding pattern, the second winding pattern, the electrostatic shield pattern, the third winding pattern, and the fourth winding pattern are arranged. Corresponding to the positions, magnetic material cores may be arranged on the front and back surfaces of the pulse transformer, respectively.
  • the present invention it is possible to reduce the influence of the switching noise generated when the IGBT is turned on and off, and the common mode noise on the gate drive signal.
  • FIG. 4 is a diagram showing an AA cross section of the pulse transformer shown in FIG. 3.
  • FIG. 4 is a view showing a BB cross section of the pulse transformer shown in FIG. 3.
  • FIG. 4 is a view showing a CC cross section of the pulse transformer shown in FIG. 3.
  • FIG. 4 is a diagram showing a DD cross section of the pulse transformer shown in FIG. 3.
  • FIG. 4 is a diagram showing an EE cross section of the pulse transformer shown in FIG. 3.
  • FIG. 4 is a view showing an FF section of the pulse transformer shown in FIG. 3.
  • FIG. 4 is a diagram showing a GG section of the pulse transformer shown in FIG. 3.
  • the second ground potential point GND2 on the secondary side of the pulse transformer T is floating with respect to the first ground potential point GND1 on the primary side of the pulse transformer T. Furthermore, in the gate drive circuit for the high side IGBT, the second ground potential point GND2 is floating with respect to the ground potential of the main power supply. Therefore, there is a problem that the gate drive signal is easily influenced by the potential fluctuation of the second ground potential point GND2 due to the noise current ix.
  • the noise current ix flows on both the primary side and the secondary side of the pulse transformer T.
  • the voltage of the differential amplifier fluctuates, causing a circuit malfunction.
  • an electrostatic shield is applied to the parasitic capacitance Cx, and a noise current is caused to flow through another path (directly from the electrostatic shield plate 5 to the second ground potential point GND2) that does not cause a circuit problem. Composed.
  • FIG. 2 is a diagram showing a simple circuit configuration of the gate drive circuit of the switching element according to the present invention.
  • an electrostatic shield plate 5 is provided for the circuit shown in FIG. 1, which is a conventional gate drive circuit, and the electrostatic shield plate 5 is grounded to a second ground potential point GND2. Is different.
  • symbol as FIG. 1 has shown the same thing.
  • the operations in the gate drive circuit shown in FIGS. 1 and 2 are the same as the basic operations other than the electrostatic shield effect by the electrostatic shield plate 5, so different operations will be described, and others will be briefly described as appropriate. To do.
  • the noise source of switching noise and common mode noise is represented by a noise source voltage VPulse.
  • an electrostatic shield plate 5 is provided between the primary winding N1 and the secondary winding N2 of the pulse transformer T, and is directly grounded to the second ground potential point GND2.
  • the noise current iy is passed through the parasitic capacitance Cy formed between the primary winding N1 and the electrostatic shield plate 5. It flows from N1 to the secondary side.
  • This noise current iy flows directly to the second ground potential point GND2 so as to bypass the secondary winding N2 and the resistor R4. Therefore, conventionally, the voltage of the receiver CMP fluctuates due to the noise current ix flowing through the resistor R4.
  • the noise current iy does not flow through the resistor R4. Therefore, the receiver CMP can operate stably, and the influence of the switching noise generated when the IGBT is turned on / off and the common mode noise on the gate drive signal can be reduced.
  • FIG. 3 schematically shows the structure of the pulse transformer T.
  • the pulse transformer T has a sheet transformer structure.
  • the pulse transformer T has a winding pattern 1 (L1 layer formed of a copper film) on the front surface and a winding pattern 2 (L2 layer formed of a copper film) on the back surface.
  • a core material 20a and a core material 20b having a winding pattern 3 (L4 layer formed of a copper film) on the front surface and a winding pattern 4 (L5 layer formed of a copper film) on the back surface are pre-preg (PREPREG). ) 21a to 21e are bonded to each other and formed as a sheet transformer.
  • PREPREG pre-preg
  • the front and back surfaces of the pulse transformer T formed as a sheet transformer are covered and protected by solder resists 22a and 22b. Further, on the back surface of the core material 20c disposed between the winding pattern 2 (L2 layer) and the winding pattern 3 (L4 layer), an electrostatic shield pattern 51 (formed of a copper film) that becomes the electrostatic shield plate 5 is formed. L3 layer) is arranged. The core material 20c on which the electrostatic shield pattern 51 (L3 layer) is disposed is adhered and disposed between the winding pattern 2 (L2 layer) and the winding pattern 3 (L4 layer) by prepregs 21b to 21d.
  • Winding pattern 1 (L1 layer) and winding pattern 2 (L2 layer) are connected to each other through a through hole 10 to form a primary winding N1, and winding pattern 3 (L4 layer), winding pattern 4 ( The L5 layer) is connected to each other through the through hole 11 to form the secondary winding N2.
  • the electrostatic shield pattern 51 is disposed so as to cancel the parasitic capacitance Cx between the primary winding N1 and the secondary winding N2.
  • the core materials 20a to 20c are made of an insulating material (for example, glass epoxy resin).
  • FIG. 4 shows an AA cross section of the pulse transformer T shown in FIG.
  • the part surrounded by a square is the pulse transformer T, and the pulse transformer T is viewed from the front side.
  • the magnetic material core 17 is disposed so as to cover the winding pattern 1 (L1 layer).
  • the magnetic material core 17, the winding pattern 1 (L1 layer), the winding pattern 2 (L2 layer), the winding pattern 3 (L4 layer) ), The winding pattern 4 (L5 layer), and the magnetic material core 18 are arranged so that the primary winding N1 and the secondary winding N2 of the pulse transformer T are overlapped so that the magnetic coupling is good, and electrostatic
  • the shield pattern 51 (L3 layer) is disposed so as to overlap between the primary winding N1 and the secondary winding N2 so as to cancel the parasitic capacitance between the primary winding N1 and the secondary winding N2.
  • the pulse transformer T is a sheet transformer having a size of several millimeters on a side, it is difficult to structurally provide an iron core between the primary winding N1 and the secondary winding N2 like a normal transformer. Therefore, the magnetic material core 17 is preferably disposed so as to be attached to the surface of the pulse transformer T. In this way, the magnetic resistance between the primary winding N1 and the secondary winding N2 of the pulse transformer T can be reduced. An amorphous core or the like can be used for the magnetic material core 17.
  • FIG. 5 shows a BB cross section of the pulse transformer T shown in FIG.
  • the winding pattern 1 (L1 layer) is spirally wired on the surface of the core material 20a (in the example shown in FIG. 5, a left-handed spiral shape from the pad 14 toward the through hole 10). Forming a winding).
  • a positive signal input terminal Tx +, a negative signal input terminal Tx-, and a ground terminal RxG of the electrostatic shield pattern 51 (L3 layer) are arranged, and a magnetic material core A signal output terminal Rx + on the positive side and a signal output terminal Rx ⁇ on the negative side are arranged on the upper portion of 17.
  • the signal output terminal Rx + through hole 6 is pattern-wired to the pad 12
  • the signal output terminal Rx-through hole 7 is pattern-wired to the pad 13
  • the signal input terminal Tx-through hole 8 is pattern-wired to the pad 15.
  • the through hole 9 for the electrostatic shield ground terminal RxG is pattern-wired to the pad 16.
  • the pad 14 is connected to the winding pattern 1 by pattern wiring. Except for the pads 12 to 16, the solder resist 22a covers and protects the external environment.
  • the pads 12 to 16 are plated with gold and are connected to external parts (not shown) by gold wires (not shown).
  • the winding pattern 1 (L1 layer) is connected to the winding pattern 2 (L2 layer) through the through hole 10. When winding pattern 1 (L1 layer) and winding pattern 2 (L2 layer) are connected by through hole 10, the winding direction is the same.
  • FIG. 6 shows a CC cross section of the pulse transformer T shown in FIG.
  • the winding pattern 2 (L2 layer) is spirally wired on the back surface of the core material 20a (in the example shown in FIG. 6, a left-handed spiral shape from the through hole 10 toward the through hole 8). Forming windings).
  • the signal input terminal Tx ⁇ through hole 8 and the electrostatic grounding terminal RxG through hole 9 are arranged on the left side of the winding pattern 2 (L2 layer), and the signal output terminal is on the upper side of the winding pattern 2 (L2 layer).
  • a through hole 6 for Rx + and a through hole 7 for the signal output terminal Rx ⁇ are arranged.
  • the signal input terminal Tx-through hole 8 is connected to one end of the winding pattern 2 (L2 layer) by pattern wiring, and the other end of the winding pattern 2 (L2 layer) is connected to the through hole 10. Although not shown in FIG. 6, the winding pattern 2 (L2 layer) is connected to the winding pattern 1 (L1 layer) through the through hole 10. When winding pattern 1 (L1 layer) and winding pattern 2 (L2 layer) are connected by through hole 10, the winding direction is the same.
  • FIG. 7 shows a DD cross section of the pulse transformer T shown in FIG.
  • the electrostatic shield pattern 51 (L3 layer) is pattern-wired in a substantially C shape on the back surface of the core material 20c.
  • the signal input terminal Tx ⁇ through hole 8 and the electrostatic ground terminal RxG through hole 9 are arranged on the left side of the electrostatic shield pattern 51 (L3 layer), and the signal is placed on the upper side of the electrostatic shield pattern 51 (L3 layer).
  • a through hole 6 for the output terminal Rx + and a through hole 7 for the signal output terminal Rx ⁇ are arranged.
  • the through-hole 9 for the electrostatic ground terminal RxG is connected to the electrostatic shield pattern 51 (L3 layer) by pattern wiring.
  • FIG. 8 shows an EE cross section of the pulse transformer T shown in FIG.
  • the winding pattern 3 (L4 layer) is spirally wired on the surface of the core material 20b (in the example shown in FIG. 8, a left-handed spiral shape from the through hole 6 toward the through hole 11). Forming windings).
  • the signal input terminal Tx ⁇ through hole 8 and the electrostatic ground terminal RxG through hole 9 are arranged on the left side of the winding pattern 3 (L4 layer), and the signal output terminal is on the upper side of the winding pattern 3 (L4 layer).
  • a through hole 6 for Rx + and a through hole 7 for the signal output terminal Rx ⁇ are arranged.
  • the signal output terminal Rx + through hole 6 is connected to one end of the winding pattern 3 (L4 layer) by pattern wiring, and the other end of the winding pattern 3 (L4 layer) is connected to the through hole 11. Although not shown in FIG. 8, the winding pattern 3 (L4 layer) is connected to the winding pattern 4 (L5 layer) through the through hole 11. When the winding pattern 3 (L4 layer) and the winding pattern 4 (L5 layer) are connected by the through hole 11, the winding direction is the same direction.
  • FIG. 9 shows an FF section of the pulse transformer T shown in FIG.
  • the winding pattern 4 (L5 layer) is spirally wired on the back surface of the core material 20b (in the example shown in FIG. 9, a left-handed spiral shape from the through hole 11 toward the through hole 7). Forming windings).
  • the signal input terminal Tx ⁇ through hole 8 and the electrostatic grounding terminal RxG through hole 9 are arranged on the left side of the winding pattern 4 (L5 layer), and the signal output terminal is on the upper side of the winding pattern 4 (L5 layer).
  • a through hole 6 for Rx + and a through hole 7 for the signal output terminal Rx ⁇ are arranged.
  • the signal output terminal Rx + through hole 7 is connected to one end of the winding pattern 4 (L5 layer) by pattern wiring, and the other end of the winding pattern 4 (L5 layer) is connected to the through hole 11.
  • the winding pattern 4 (L5 layer) is connected to the winding pattern 3 (L4 layer) through the through hole 11.
  • the winding direction is the same direction.
  • FIG. 10 shows a GG section of the pulse transformer T shown in FIG.
  • the part surrounded by a dashed-dotted square is the pulse transformer T
  • the magnetic material core 18 is configured so that the primary winding N1 and the secondary winding N2 of the pulse transformer T have good magnetic coupling.
  • the magnetic material core 17, the winding pattern 1 (L1 layer), the winding pattern 2 (L2 layer), the winding pattern 3 (L4 layer), and the winding pattern 4 (L5 layer) are arranged to overlap. That is, the magnetic material core 18 is paired with the magnetic material core 17 and is inserted into the magnetic circuit between the primary winding N1 and the secondary winding N2 of the pulse transformer T to reduce the magnetic resistance. .
  • the pulse transformer T is a sheet transformer having a size of several mm on a side, it is structurally difficult to provide an iron core like a normal transformer between the primary winding N1 and the secondary winding N2. Therefore, similarly to the magnetic material core 17, the magnetic material core 18 is disposed so as to be attached to the back surface corresponding to the magnetic material core 17.
  • the magnetic material core 18 an amorphous core or the like can be used like the magnetic material core 17.
  • the noise current bypasses the impedance matching resistor such as the secondary winding N2 and the resistor R4 and directly passes through the second ground potential. Since the current flows to the point GND2, it is possible to reduce the influence of the switching noise generated when the IGBT is turned on / off and the common mode noise on the gate drive signal.
  • top / bottom / left / right and front / back arrangement relations are determined according to the top / bottom / left / right and front / back relations of the drawings for convenience of explanation, and do not indicate the upper / lower / left / right and front / back arrangement relations in actual use. Absent.
  • positional relationship between the through holes 6 to 9 and the pads 12 to 16 is specified, the positional relationship can be changed as appropriate. Further, in the structure shown in FIG.
  • winding pattern 1 (L1 layer), winding pattern 2 (L2 layer), winding pattern 3 (L4 layer), winding pattern 4 (L5 layer), electrostatic shield pattern
  • the electrostatic shield pattern 51 (L3 layer) is pattern-wired in a substantially C shape on the back surface of the core material 20c.
  • Pattern wiring may be provided on the surface.
  • the winding pattern of the L1, L2, L4, and L5 layers has been described as a left-handed spiral winding, it is needless to say that a right-handed winding may be used.
  • the example described as the “mode for carrying out the invention” described above is an example, and it is needless to say that it can be changed without departing from the gist of the present invention.
  • Pulse transformer N1 Primary winding N2 of pulse transformer T ... Secondary winding GND1 of pulse transformer T ... first ground potential point GND2 ... second ground potential point Vcc ... control power supply VPulse ... noise source voltage Tx + ... positive side Signal input terminal Tx -... Negative signal input terminal Rx + ... Positive signal output terminal Rx -... Negative signal output terminal RxG ... Electrostatic shield ground terminal ix, iy. ⁇ Noise current

Abstract

　ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減できるゲート駆動回路を提供する。　ゲート駆動回路は、パルストランスＴにより一次側と二次側とに絶縁され、パルストランスＴの一次側は第１の接地電位点ＧＮＤ１に接地され、パルストランスＴの二次側は第１の接地電位点ＧＮＤ１とは絶縁された第２の接地電位点ＧＮＤ２に接地され、入力側にインピーダンス整合用抵抗Ｒ１～Ｒ４を備えたレシーバＣＭＰを介してパルストランスＴの二次巻線Ｎ２に発生したゲート駆動信号を出力するゲート駆動回路において、パルストランスの一次巻線Ｎ１と二次巻線Ｎ２との間に静電シールド板５を備え、静電シールド板５は第２の接地電位点ＧＮＤ２に接地されている。

Description

ゲート駆動回路
　本発明は、半導体スイッチング素子のゲート駆動回路に係り、特にシートトランス構造のパルストランスで絶縁したゲート駆動回路のノイズ低減に関する。
　従来から、ＩＧＢＴなどの半導体スイッチング素子をオン・オフ制御し、モータ等の負荷に電力を供給する電力変換装置が知られている。このような従来技術として特開２００９－２１９２９４号公報に開示されたものがある。
　この従来技術による電力変換装置のゲート駆動回路は、マイコンからのゲート駆動信号をＩＣチップ内部に設けられた２つのパルストランスを介して伝達し、一方のパルストランスにより伝達されたゲート駆動信号をローサイドＩＧＢＴへ出力するローサイド回路と、他方のパルストランスを介して伝達されたハイサイドＩＧＢＴのゲート駆動信号の電位変換を行う高耐圧ｎＭＯＳと、高耐圧ｎＭＯＳで電位変換されたゲート駆動信号をハイサイドＩＧＢＴへ出力するハイサイド回路を備えて構成されている。そして、マイコンから出力される駆動信号（ゲート駆動信号）に基づきパルストランスの一次巻線に電流を流すことで、二次巻線に発生する電圧を基準電圧と比較して信号を取り出している。
　一般に、伝送されるゲート駆動信号は、パルス幅で１ｎｓ～２ｎｓ、周波数帯域にして１ＧＨｚ程度になるため、高速伝送が可能な図１に示したようなレシーバＣＭＰを備えた伝送回路が用いられる。
　図１において、マイコンから一次側のゲート駆動信号がドライバＤＲＶを介してパルストランスＴの一次巻線Ｎ１に入力されると、このゲート駆動信号はパルストランスＴの二次巻線Ｎ２に伝達され、差動のレシーバＣＭＰで受信される。そして、レシーバＣＭＰの出力端子からハイサイド又はローサイドのＩＧＢＴのゲートに二次側のゲート駆動信号として出力される。なお、ハイサイド用とローサイド用の２つのゲート駆動信号は、それぞれ２つのパルストランスを介して伝達されるが、図１ではその一方のみを示したものである。
　このように、ＩＧＢＴは、ゲート駆動信号として１ＧＨｚ程度の周波数帯域幅があり、特に、ローサイドＩＧＢＴは主電源（ここで主電源とは、負荷に電力を供給する電源を指す）の接地電位に対しフローティングの状態で動作する。そこで、パルストランスＴを介して伝送されるゲート駆動信号を受信するレシーバＣＭＰは、特性インピーダンスを整合させた電流駆動の差動方式とされ、高速伝送が可能な回路構成になっている。
　ＩＧＢＴのゲート駆動信号は、一般にＰＷＭ方式によるパルス信号であり、このパルス信号は高速に立ち上げ、あるいは立ち下げる必要がある。このために、レシーバＣＭＰを飽和させずに動作させ高速動作するようにしている。図１に示した抵抗Ｒ１～Ｒ４は、レシーバＣＭＰの入力端子に入力される電圧を、レシーバＣＭＰの動作が常に非飽和状態を保つレベルに設定する役目を持っている。
　なお、抵抗Ｒ１はレシーバＣＭＰの非反転入力端子と制御電源Ｖｃｃ間に接続され、抵抗Ｒ２はレシーバＣＭＰの非反転入力端子と第２の接地電位点ＧＮＤ２間に接続され、抵抗Ｒ３はレシーバＣＭＰの反転入力端子と制御電源Ｖｃｃ間に接続され、抵抗Ｒ４はレシーバＣＭＰの反転入力端子と第２の接地電位点ＧＮＤ２間に接続されている。また、第２の接地電位点ＧＮＤ２の電位は、通常、駆動されるＩＧＢＴのエミッタの電位になる。このため、一般に、ハイサイドＩＧＢＴに対するゲート駆動回路では、第２の接地電位点ＧＮＤ２は主電源の接地電位に対しフローティングとなる。
特開平７－２２６６６４号公報
　上記パルストランスＴの一次側と二次側は絶縁され、そして絶縁された第１の接地電位点ＧＮＤ１、第２の接地電位点ＧＮＤ２にそれぞれ接地されている。このため、パルストランスＴの二次側は一次側に対しフローティング状態となっている。パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間には寄生容量Ｃｘが存在するので、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間にノイズ源電圧ＶＰｕｌｓｅが印加されると、寄生容量Ｃｘに、このノイズ源電圧ＶＰｕｌｓｅに起因するノイズ電流ｉｘが流れる。ノイズ電流ｉｘは、パルストランスＴの二次巻線Ｎ２から抵抗Ｒ４を介して第２の接地電位点ＧＮＤ２へ流れ、このとき抵抗Ｒ４の両端にノイズが発生する。このため、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズにより、ゲート駆動信号をパルストランスＴの二次側に伝達できないことがあった。
　本発明の目的は、上記問題点に鑑み、上記問題を解決し、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減できるゲート駆動回路を提供することにある。
　本発明のゲート駆動回路は、パルストランスにより一次側と二次側とに絶縁され、前記パルストランスの前記一次側は第１の接地電位点に接地され、前記パルストランスの前記二次側は前記第１の接地電位点とは絶縁された第２の接地電位点に接地され、入力側にインピーダンス整合用抵抗を備えたレシーバを介して前記パルストランスの二次巻線に発生したゲート駆動信号を出力するゲート駆動回路において、前記パルストランスの一次巻線と前記二次巻線との間に静電シールド板を備え、前記静電シールド板は前記第２の接地電位点に接地されていることを特徴とする。
　また、本発明のゲート駆動回路における前記パルストランスは、シートトランス構造であってもよい。
　また、本発明のゲート駆動回路における前記静電シールド板は、絶縁材にパターン配線された静電シールドパターンで構成され、前記絶縁材に概略Ｃの字状にパターン配線されていてもよい。
　また、本発明のゲート駆動回路における前記シートトランス構造は、第１巻線パターン、第２巻線パターン、前記静電シールドパターン、第３巻線パターン、第４巻線パターンが、表面側から裏面側にそれぞれの位置が重なるように順に配置され、前記第１巻線パターン１と前記第２巻線パターンはスルーホールにより接続されることにより同一方向に巻かれた渦巻状の前記一次巻線が構成され、前記第３巻線パターンと前記第４巻線パターンはスルーホールにより接続されることにより同一方向に巻かれた渦巻状の前記二次巻線が構成され、前記静電シールドパターンは前記第１巻線パターンと前記第２巻線パターンで構成された前記一次巻線と前記第３巻線パターンと前記第４巻線パターンで構成された前記二次巻線との間に配置された構造とすることができる。
　また、本発明のゲート駆動回路は、前記第１巻線パターン、前記第２巻線パターン、前記静電シールドパターン、前記第３巻線パターン、前記第４巻線パターンが配置された前記パルストランスの位置に対応して、該パルストランスの表面と裏面にそれぞれ磁性材コアが配置されていてもよい。
　本発明によれば、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減できる。
従来技術によるゲート駆動回路の構成を示した図である。 本発明によるゲート駆動回路の構成を示した図である。 本発明によるゲート駆動回路に用いられるパルストランスの構成を示した図である。 図３に示したパルストランスのＡ－Ａ断面を示した図である。 図３に示したパルストランスのＢ－Ｂ断面を示した図である。 図３に示したパルストランスのＣ－Ｃ断面を示した図である。 図３に示したパルストランスのＤ－Ｄ断面を示した図である。 図３に示したパルストランスのＥ－Ｅ断面を示した図である。 図３に示したパルストランスのＦ－Ｆ断面を示した図である。 図３に示したパルストランスのＧ－Ｇ断面を示した図である。
　次に、本発明の実施形態を、図面を参照して具体的に説明する。
　モータドライブ用ＩＧＢＴのゲート駆動回路において、通常、パルストランスＴの二次側における第２の接地電位点ＧＮＤ２はパルストランスＴの一次側における第１の接地電位点ＧＮＤ１に対しフローティングになっており、更に、ハイサイドＩＧＢＴ用のゲート駆動回路では、第２の接地電位点ＧＮＤ２が主電源の接地電位に対しフローティングとなっている。したがって、ゲート駆動信号は、上記のノイズ電流ｉｘにより第２の接地電位点ＧＮＤ２の電位変動の影響を受けやすいという問題があった。通常、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２との間には寄生容量Ｃｘが存在するため、パルストランスＴの一次側、二次側のどちらにもノイズ電流ｉｘが流れる。特に、差動受端間にノイズ電流ｉｘが流れ込んだ場合、差動増幅器（レシーバＣＭＰ）の電圧が変動し、回路的な誤動作を生じさせる。本発明は、上記の寄生容量Ｃｘに対して静電シールドを施し、回路的に問題の無い別経路（静電シールド板５から第２の接地電位点ＧＮＤ２へ直接）にノイズ電流を流すように構成される。
　図２は、本発明によるスイッチング素子のゲート駆動回路の簡易な回路構成を示す図である。図２において、従来技術のゲート駆動回路である図１に示した回路に対し、静電シールド板５が設けられ、その静電シールド板５が第２の接地電位点ＧＮＤ２に接地されている点が異なる。その他、図１と同じ符号は同じものを示している。図１と図２に示したゲート駆動回路における動作は、静電シールド板５による静電シールド効果以外の基本的な動作は同じなので、異なる動作について説明し、その他は適宜簡単に説明することにする。なお、図２において、スイッチングノイズや、コモンモードノイズのノイズ源をノイズ源電圧ＶＰｕｌｓｅで表している。
　図２に示すように、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２の間には、静電シールド板５が設けられ、第２の接地電位点ＧＮＤ２に直接接地されている。ノイズ源電圧ＶＰｕｌｓｅがパルストランスＴの一次側と二次側間に印加されると、一次巻線Ｎ１と静電シールド板５との間に形成される寄生容量Ｃｙを通してノイズ電流ｉｙが一次巻線Ｎ１から二次側に流れる。このノイズ電流ｉｙは、二次巻線Ｎ２と抵抗Ｒ４を迂回するように、第２の接地電位点ＧＮＤ２に直接流れる。したがって、従来は、抵抗Ｒ４に流れていたノイズ電流ｉｘによりレシーバＣＭＰの電圧が変動したが、本実施形態によれば、抵抗Ｒ４にノイズ電流ｉｙは流れないので、レシーバＣＭＰの電圧はノイズ電流ｉｙにより変動することはなく、レシーバＣＭＰは安定した動作となり、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減することができる。
　図３はパルストランスＴの構造を模式的に示したものであるが、パルストランスＴはシートトランス構造となっている。パルストランスＴは、図３に示されるように、表面に巻線パターン１（銅膜で形成されたＬ１層）、裏面に巻線パターン２（銅膜で形成されたＬ２層）が形成されたコア材２０ａ、及び表面に巻線パターン３（銅膜で形成されたＬ４層）、裏面に巻線パターン４（銅膜で形成されたＬ５層）が形成されたコア材２０ｂを、プリプレグ（ＰＲＥＰＲＥＧ）２１ａ～２１ｅにより接着して配置され、シートトランスとして形成されている。シートトランスとして形成されたパルストランスＴの表面及び裏面は、ソルダーレジスト２２ａ、２２ｂにより覆われ保護されている。更に、巻線パターン２（Ｌ２層）と巻線パターン３（Ｌ４層）の間に配置されたコア材２０ｃの裏面上に、静電シールド板５となる静電シールドパターン５１（銅膜で形成されたＬ３層）が配置されている。静電シールドパターン５１（Ｌ３層）が配置されたコア材２０ｃは、巻線パターン２（Ｌ２層）と巻線パターン３（Ｌ４層）の間にプリプレグ２１ｂ～２１ｄにより接着され配置されている。巻線パターン１（Ｌ１層）、巻線パターン２（Ｌ２層）はスルーホール１０を介して互いに接続されて一次巻線Ｎ１を形成し、巻線パターン３（Ｌ４層）、巻線パターン４（Ｌ５層）はスルーホール１１を介して互いに接続されて二次巻線Ｎ２を形成する。このように、静電シールドパターン５１は一次巻線Ｎ１及び二次巻線Ｎ２の間の寄生容量Ｃｘをキャンセルするように配置されている。なお、コア材２０ａ～２０ｃは、絶縁材（例えば、ガラスエポキシ樹脂）により構成されている。
　次に、各Ｌ１層～Ｌ５層、及びパルストランスＴの表面と裏面に設けられた磁性材コア１７、１８について、図４～図１０を参照して説明する。なお、図４～図１０に示された各層の配置は、図３に示されたパルストランスＴの構造の配置と一部において一致しない点があるが、これは図３に示したパルストランスＴの構造が模式的で簡略的に表されているためである。
　図４は、図３に示したパルストランスＴのＡ－Ａ断面を示している。図４は、四角で全体が囲まれた部分がパルストランスＴで、パルストランスＴを表面側から見た図になっている。図４に示されるように、磁性材コア１７が巻線パターン１（Ｌ１層）を覆うように配置されている。図４～図１０の各断面図に示された構造配置から分かるように、磁性材コア１７、巻線パターン１（Ｌ１層）、巻線パターン２（Ｌ２層）、巻線パターン３（Ｌ４層）、巻線パターン４（Ｌ５層）、磁性材コア１８は、パルストランスＴの一次巻線Ｎ１、二次巻線Ｎ２の磁気結合が良好になるように重なるように配置されると共に、静電シールドパターン５１（Ｌ３層）は、一次巻線Ｎ１、二次巻線Ｎ２間の寄生容量をキャンセルするように、一次巻線Ｎ１と二次巻線Ｎ２の間に重なるように配置される。パルストランスＴは一辺が数ｍｍ程度の大きさのシートトランスであるから、一次巻線Ｎ１と二次巻線Ｎ２間に、通常のトランスのように鉄心を設けることが構造上難しい。そこで、磁性材コア１７はパルストランスＴの表面に貼り付けるように配置すると良い。このようにすると、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間の磁気抵抗を低減することができる。磁性材コア１７にはアモルファスコアなどが利用できる。
　図５は、図３に示したパルストランスＴのＢ－Ｂ断面を示している。図５において、巻線パターン１（Ｌ１層）はコア材２０ａの表面に渦巻状にパターン配線されている（図５に示した例では、パッド１４からスルーホール１０に向かって左巻きの渦巻状の巻線を形成している）。巻線パターン１（Ｌ１層）の左側部分に正側の信号入力端子Ｔｘ＋と負側の信号入力端子Ｔｘ－、及び静電シールドパターン５１（Ｌ３層）の接地端子ＲｘＧが配置され、磁性材コア１７の上側部分に正側の信号出力端子Ｒｘ＋と負側の信号出力端子Ｒｘ－が配置されている。信号出力端子Ｒｘ＋用スルーホール６はパッド１２にパターン配線され、信号出力端子Ｒｘ－用スルーホール７はパッド１３にパターン配線され、信号入力端子Ｔｘ－用スルーホール８はパッド１５にパターン配線され、静電シールド接地端子ＲｘＧ用スルーホール９はパッド１６にパターン配線されている。また、パッド１４は巻線パターン１にパターン配線により接続されている。パッド１２～パッド１６の部分を除きソルダーレジスト２２ａに覆われて外部環境から保護されている。パッド１２～パッド１６は金メッキがされて、図示しない外部の部品に図示しない金線などにより接続される。図４には図示はされていないが、巻線パターン１（Ｌ１層）はスルーホール１０を介して巻線パターン２（Ｌ２層）と接続されている。巻線パターン１（Ｌ１層）と巻線パターン２（Ｌ２層）は、スルーホール１０により接続されたとき、巻方向が同一方向になる。
　図６は、図３に示したパルストランスＴのＣ－Ｃ断面を示している。図６において、巻線パターン２（Ｌ２層）はコア材２０ａの裏面に渦巻状にパターン配線されている（図６に示した例では、スルーホール１０からスルーホール８に向かって左巻きの渦巻状の巻線を形成している）。巻線パターン２（Ｌ２層）の左側部分に信号入力端子Ｔｘ－用スルーホール８と静電接地端子ＲｘＧ用スルーホール９が配置され、巻線パターン２（Ｌ２層）の上側部分に信号出力端子Ｒｘ＋用スルーホール６と信号出力端子Ｒｘ－のスルーホール７が配置されている。信号入力端子Ｔｘ－用スルーホール８は巻線パターン２（Ｌ２層）の一端にパターン配線により接続され、巻線パターン２（Ｌ２層）の他端はスルーホール１０に接続されている。図６には図示はされていないが、巻線パターン２（Ｌ２層）はスルーホール１０を介して巻線パターン１（Ｌ１層）と接続されている。巻線パターン１（Ｌ１層）と巻線パターン２（Ｌ２層）は、スルーホール１０により接続されたとき、巻方向が同一方向になる。
　図７は、図３に示したパルストランスＴのＤ－Ｄ断面を示している。図７において、静電シールドパターン５１（Ｌ３層）はコア材２０ｃの裏面に概略Ｃの字状にパターン配線されている。このように静電シールドパターン５１（Ｌ３層）のパターンを概略Ｃの字状にすると、パルストランスＴに発生する磁束による渦電流と渦電流による弱め磁界の発生を抑制する構造となる。静電シールドパターン５１（Ｌ３層）の左側部分に信号入力端子Ｔｘ－用スルーホール８と静電接地端子ＲｘＧ用スルーホール９が配置され、静電シールドパターン５１（Ｌ３層）の上側部分に信号出力端子Ｒｘ＋用スルーホール６と信号出力端子Ｒｘ－のスルーホール７が配置されている。静電接地端子ＲｘＧ用スルーホール９は静電シールドパターン５１（Ｌ３層）にパターン配線により接続されている。
　図８は、図３に示したパルストランスＴのＥ－Ｅ断面を示している。図８において、巻線パターン３（Ｌ４層）はコア材２０ｂの表面に渦巻状にパターン配線されている（図８に示した例では、スルーホール６からスルーホール１１に向かって左巻きの渦巻状の巻線を形成している）。巻線パターン３（Ｌ４層）の左側部分に信号入力端子Ｔｘ－用スルーホール８と静電接地端子ＲｘＧ用スルーホール９が配置され、巻線パターン３（Ｌ４層）の上側部分に信号出力端子Ｒｘ＋用スルーホール６と信号出力端子Ｒｘ－のスルーホール７が配置されている。信号出力端子Ｒｘ＋用スルーホール６は巻線パターン３（Ｌ４層）の一端にパターン配線により接続され、巻線パターン３（Ｌ４層）の他端はスルーホール１１に接続されている。図８には図示はされていないが、巻線パターン３（Ｌ４層）はスルーホール１１を介して巻線パターン４（Ｌ５層）と接続されている。巻線パターン３（Ｌ４層）と巻線パターン４（Ｌ５層）は、スルーホール１１により接続されたとき、巻方向が同一方向になる。
　図９は、図３に示したパルストランスＴのＦ－Ｆ断面を示している。図９において、巻線パターン４（Ｌ５層）はコア材２０ｂの裏面に渦巻状にパターン配線されている（図９に示した例では、スルーホール１１からスルーホール７に向かって左巻きの渦巻状の巻線を形成している）。巻線パターン４（Ｌ５層）の左側部分に信号入力端子Ｔｘ－用スルーホール８と静電接地端子ＲｘＧ用スルーホール９が配置され、巻線パターン４（Ｌ５層）の上側部分に信号出力端子Ｒｘ＋用スルーホール６と信号出力端子Ｒｘ－のスルーホール７が配置されている。信号出力端子Ｒｘ＋用スルーホール７は巻線パターン４（Ｌ５層）の一端にパターン配線により接続され、巻線パターン４（Ｌ５層）の他端はスルーホール１１に接続されている。図９には図示はされていないが、巻線パターン４（Ｌ５層）はスルーホール１１を介して巻線パターン３（Ｌ４層）と接続されている。巻線パターン４（Ｌ５層）と巻線パターン３（Ｌ４層）は、スルーホール１１により接続されたとき、巻方向が同一方向になる。
　図１０は、図３に示したパルストランスＴのＧ－Ｇ断面を示している。図１０は、一点鎖線の四角で全体が囲まれた部分がパルストランスＴで、磁性材コア１８は、パルストランスＴの一次巻線Ｎ１、二次巻線Ｎ２の磁気結合が良好になるように、磁性材コア１７、巻線パターン１（Ｌ１層）、巻線パターン２（Ｌ２層）、巻線パターン３（Ｌ４層）、巻線パターン４（Ｌ５層）と重なるように配置される。すなわち、磁性材コア１８は、磁性材コア１７とペアになって、パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間の磁気回路に挿入され、磁気抵抗を低減するようになっている。上記したように、パルストランスＴは一辺が数ｍｍの大きさのシートトランスであるから、一次巻線Ｎ１と二次巻線Ｎ２間に、通常のトランスのように鉄心を設けることが構造上難しいので、磁性材コア１８は磁性材コア１７と同様に磁性材コア１７に対応する裏面に貼り付けるように配置される。磁性材コア１８には磁性材コア１７と同様アモルファスコアなどが利用できる。
　以上の実施形態で具体的に説明したように、本発明によるゲート駆動回路によれば、ノイズ電流が二次巻線Ｎ２や抵抗Ｒ４などのインピーダンス整合用抵抗を迂回して直接第２の接地電位点ＧＮＤ２に流れるようになるので、ＩＧＢＴのオン・オフ時に発生するスイッチングノイズや、コモンモードノイズによるゲート駆動信号への影響を低減することができる。
　また、以上の説明で、上下左右、表裏の配置関係は、説明の便宜上、図面の上下左右、表裏関係に従って定めたものであって、実際使用上の上下左右、表裏の配置関係を示すものではない。また、各スルーホール６～９、パッド１２～１６の配置関係を特定したが、これらの配置関係は適宜変更することが可能である。また、図３に示した構造において、巻線パターン１（Ｌ１層）、巻線パターン２（Ｌ２層）、巻線パターン３（Ｌ４層）、巻線パターン４（Ｌ５層）、静電シールドパターン５１（Ｌ３層）の相互位置関係を変えないで、コア材の各層２０ａ～２０ｃ及びプリプレグの各層２１ａ～２１ｅの構成を変更することが可能である。例えば、上記では静電シールドパターン５１（Ｌ３層）はコア材２０ｃの裏面に概略Ｃの字状にパターン配線されているとしたが、コア材及びプリプレグの構成を変更することにより、コア材の表面にパターン配線されていてもよい。また、抵抗Ｒ４を流れるノイズ電流ｉｘに着目して説明したが、本発明によれば抵抗Ｒ１～Ｒ３に流れるノイズ電流の影響も同様に低減することができる。また、Ｌ１層、Ｌ２層、Ｌ４層、Ｌ５層の巻線パターンを左巻の渦巻状の巻線として説明したが、右巻きであっても良いことは勿論である。
　また、以上の「発明を実施するための形態」として説明した例は、一例を示したものであって、本発明の主旨を逸脱しない範囲で変更することができることは勿論である。
１・・・巻線パターン（Ｌ１層）
２・・・巻線パターン（Ｌ２層）
３・・・巻線パターン（Ｌ４層）
４・・・巻線パターン（Ｌ５層）
５・・・静電シールド板
６～１１・・・スルーホール
１２～１６・・・パッド
１７、１８・・・磁性材コア
２０ａ～２０ｃ・・・コア材
２１ａ～２１ｅ・・・プリプレグ
２２ａ、２２ｂ・・・ソルダーレジスト
５１・・・静電シールドパターン（Ｌ３層）
Ｒ１～Ｒ４・・・抵抗
Ｃｘ・・・パルストランスＴの一次巻線Ｎ１と二次巻線Ｎ２間の寄生容量（静電シールド板なし）
Ｃｙ・・・パルストランスＴの一次巻線Ｎ１と静電シールド板５間の寄生容量
ＤＲＶ・・・ドライバ
ＣＭＰ・・・レシーバ
Ｔ・・・パルストランス
Ｎ１・・・パルストランスＴの一次巻線
Ｎ２・・・パルストランスＴの二次巻線
ＧＮＤ１・・・第１の接地電位点
ＧＮＤ２・・・第２の接地電位点
Ｖｃｃ・・・制御電源
ＶＰｕｌｓｅ・・・ノイズ源電圧
Ｔｘ＋・・・正側の信号入力端子
Ｔｘ－・・・負側の信号入力端子
Ｒｘ＋・・・正側の信号出力端子
Ｒｘ－・・・負側の信号出力端子
ＲｘＧ・・・静電シールド接地端子
ｉｘ、ｉｙ・・・ノイズ電流

Claims (5)

  1. 　パルストランスにより一次側と二次側とに絶縁され、前記パルストランスの前記一次側
    は第１の接地電位点に接地され、前記パルストランスの前記二次側は前記第１の接地電位点とは絶縁された第２の接地電位点に接地され、入力側にインピーダンス整合用抵抗を備えたレシーバを介して前記パルストランスの二次巻線に発生したゲート駆動信号を出力するゲート駆動回路において、
    前記パルストランスの一次巻線と前記二次巻線との間に静電シールド板を備え、
    前記静電シールド板は前記第２の接地電位点に接地されていることを特徴とするゲート駆動回路。
  2. 前記パルストランスは、シートトランス構造となっていることを特徴とする請求項１に記載のゲート駆動回路。
  3. 前記静電シールド板は、絶縁材にパターン配線された静電シールドパターンで構成され、前記絶縁材に概略Ｃの字状にパターン配線されていることを特徴とする請求項２に記載のゲート駆動回路。
  4. 前記シートトランス構造は、
    第１巻線パターン、第２巻線パターン、前記静電シールドパターン、第３巻線パターン、第４巻線パターンが、表面側から裏面側にそれぞれの位置が重なるように順に配置され、前記第１巻線パターン１と前記第２巻線パターンはスルーホールにより接続されることにより同一方向に巻かれた渦巻状の前記一次巻線が構成され、
    前記第３巻線パターンと前記第４巻線パターンはスルーホールにより接続されることにより同一方向に巻かれた渦巻状の前記二次巻線が構成され、
    前記静電シールドパターンは前記第１巻線パターンと前記第２巻線パターンで構成された前記一次巻線と前記第３巻線パターンと前記第４巻線パターンで構成された前記二次巻線との間に配置された構造である
    ことを特徴とする請求項３に記載のゲート駆動回路。
  5. 前記第１巻線パターン、前記第２巻線パターン、前記静電シールドパターン、前記第３巻線パターン、前記第４巻線パターンが配置された前記パルストランスの位置に対応して、該パルストランスの表面と裏面にそれぞれ磁性材コアが配置されたことを特徴とする請求項４に記載のゲート駆動回路。
PCT/JP2012/074481 2011-09-28 2012-09-25 ゲート駆動回路 WO2013047476A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201280027408.7A CN103582994A (zh) 2011-09-28 2012-09-25 栅极驱动电路
US14/125,008 US9240779B2 (en) 2011-09-28 2012-09-25 Gate driving circuit
KR1020137031467A KR101566440B1 (ko) 2011-09-28 2012-09-25 게이트 구동회로
EP12836578.0A EP2763299B1 (en) 2011-09-28 2012-09-25 Gate drive circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011212190A JP5990887B2 (ja) 2011-09-28 2011-09-28 ゲート駆動回路
JP2011-212190 2011-09-28

Publications (1)

Publication Number Publication Date
WO2013047476A1 true WO2013047476A1 (ja) 2013-04-04

Family

ID=47995508

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/074481 WO2013047476A1 (ja) 2011-09-28 2012-09-25 ゲート駆動回路

Country Status (6)

Country Link
US (1) US9240779B2 (ja)
EP (1) EP2763299B1 (ja)
JP (1) JP5990887B2 (ja)
KR (1) KR101566440B1 (ja)
CN (1) CN103582994A (ja)
WO (1) WO2013047476A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113595368A (zh) * 2021-08-10 2021-11-02 杭州飞仕得科技有限公司 高压变频器、igbt隔离驱动器及其共模抑制电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576725B2 (en) * 2012-12-28 2017-02-21 General Electric Company Method for reducing interwinding capacitance current in an isolation transformer
DE202014007096U1 (de) * 2014-09-05 2015-12-09 Ellenberger & Poensgen Gmbh Elektronischer Schalter
WO2019055511A1 (en) * 2017-09-12 2019-03-21 Hubbell Incorporated ISOLATION OVERVOLTATOR TRANSFORMER SYSTEM AND METHOD OF OPERATING IT
US10236772B1 (en) * 2018-02-09 2019-03-19 Semiconductor Components Industries, Llc Signal communication for circuit with floating ground
DE102020104869B3 (de) 2020-02-25 2021-05-27 Infineon Technologies Ag Schaltungsanordnung mit galvanischer trennung
US11670967B1 (en) * 2022-05-09 2023-06-06 Hamilton Sundstrand Corporation Multi-environmental circuit devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745451A (ja) * 1993-07-29 1995-02-14 Hitachi Ltd スイッチングトランス
JPH07226664A (ja) 1994-02-16 1995-08-22 Mitsubishi Electric Home Appliance Co Ltd 半導体スイッチング素子の駆動回路
JP2003244935A (ja) * 2002-02-15 2003-08-29 Denso Corp 電気絶縁型スイッチング素子駆動回路
JP2009219294A (ja) 2008-03-12 2009-09-24 Hitachi Ltd 電力変換装置
JP2010263671A (ja) * 2009-04-30 2010-11-18 Hitachi Automotive Systems Ltd 電力変換装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1539757A (en) * 1975-06-11 1979-01-31 Sony Corp Transformers and converters including such transformers
JPS5226421A (en) * 1975-08-22 1977-02-28 Sony Corp Transformer
US5150046A (en) * 1990-12-17 1992-09-22 Goldstar Electric Machinery Co. Noise-shielded transformer
US5990776A (en) 1994-12-08 1999-11-23 Jitaru; Ionel Low noise full integrated multilayers magnetic for power converters
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
JPH11265831A (ja) * 1998-03-18 1999-09-28 Fuji Elelctrochem Co Ltd シートトランス
EP1323228A4 (en) * 2000-09-15 2008-03-05 Radian Res Inc REDUCTION OF CAPACITY EFFECTS IN POTENTIAL TRANSFORMERS
CN1860562A (zh) * 2003-09-29 2006-11-08 株式会社田村制作所 层叠型磁性部件及其制造方法
JP4918795B2 (ja) 2006-03-16 2012-04-18 富士電機株式会社 パワーエレクトロニクス機器
US7983061B2 (en) * 2008-02-22 2011-07-19 System General Corporation Switching controller capable of reducing acoustic noise for power converters
CN101447321A (zh) * 2008-09-19 2009-06-03 上海沪工电焊机制造有限公司 驱动绝缘栅双基极晶体管的脉冲变压器
US8089331B2 (en) * 2009-05-12 2012-01-03 Raytheon Company Planar magnetic structure
CN101640527A (zh) 2009-08-19 2010-02-03 广州金升阳科技有限公司 利用脉冲调制解调方式实现信号传递的igbt驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745451A (ja) * 1993-07-29 1995-02-14 Hitachi Ltd スイッチングトランス
JPH07226664A (ja) 1994-02-16 1995-08-22 Mitsubishi Electric Home Appliance Co Ltd 半導体スイッチング素子の駆動回路
JP2003244935A (ja) * 2002-02-15 2003-08-29 Denso Corp 電気絶縁型スイッチング素子駆動回路
JP2009219294A (ja) 2008-03-12 2009-09-24 Hitachi Ltd 電力変換装置
JP2010263671A (ja) * 2009-04-30 2010-11-18 Hitachi Automotive Systems Ltd 電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113595368A (zh) * 2021-08-10 2021-11-02 杭州飞仕得科技有限公司 高压变频器、igbt隔离驱动器及其共模抑制电路
CN113595368B (zh) * 2021-08-10 2022-08-23 杭州飞仕得科技有限公司 高压变频器、igbt隔离驱动器及其共模抑制电路

Also Published As

Publication number Publication date
CN103582994A (zh) 2014-02-12
EP2763299B1 (en) 2019-03-20
US20140125386A1 (en) 2014-05-08
KR20140006082A (ko) 2014-01-15
JP5990887B2 (ja) 2016-09-14
US9240779B2 (en) 2016-01-19
EP2763299A4 (en) 2015-05-06
EP2763299A1 (en) 2014-08-06
JP2013074729A (ja) 2013-04-22
KR101566440B1 (ko) 2015-11-05

Similar Documents

Publication Publication Date Title
WO2013047476A1 (ja) ゲート駆動回路
CN102970009B (zh) 半导体集成电路和包括半导体集成电路的驱动设备
WO2014097425A1 (ja) 半導体装置
WO2018159290A1 (ja) 薄膜シールド層付き電子部品
US8854089B2 (en) Power switch driving circuits and power converters thereof
WO2016189585A1 (ja) 電力変換装置
US20170148732A1 (en) Semiconductor device
TWI389148B (zh) 用以減少電磁干擾影響之變壓器及其適用之電源轉換電路
JP2015188051A (ja) 光結合装置
JP5795927B2 (ja) スイッチング電源装置
WO2013073591A1 (ja) デカップリング回路及び半導体集積回路
US9203399B2 (en) Drive circuit for switching element
WO2017002550A1 (ja) 電源回路
JP5422549B2 (ja) レベルシフト回路並びにレベルシフト回路を備えたインバータ装置
JP2017011876A (ja) スイッチング電源およびアイソレータ
JP6165889B2 (ja) スイッチ・モードドライブ回路
WO2010016367A1 (ja) 複合電子部品
US9899146B2 (en) Signal transfer device
JP2000058740A (ja) コモンモードフィルタ素子内蔵半導体デバイス
JP6699758B2 (ja) モジュール部品
US20240105761A1 (en) Semiconductor device
JP2024008561A (ja) 半導体リレー
JP2021093420A (ja) 信号伝送回路
JP2019009629A (ja) ノイズフィルタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12836578

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137031467

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2012836578

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14125008

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE