WO2013021442A1 - 送信回路、受信回路、送受信システム、及び送受信システムの制御方法 - Google Patents

送信回路、受信回路、送受信システム、及び送受信システムの制御方法 Download PDF

Info

Publication number
WO2013021442A1
WO2013021442A1 PCT/JP2011/067991 JP2011067991W WO2013021442A1 WO 2013021442 A1 WO2013021442 A1 WO 2013021442A1 JP 2011067991 W JP2011067991 W JP 2011067991W WO 2013021442 A1 WO2013021442 A1 WO 2013021442A1
Authority
WO
WIPO (PCT)
Prior art keywords
packet
processing
circuit
retransmission
transmission
Prior art date
Application number
PCT/JP2011/067991
Other languages
English (en)
French (fr)
Inventor
草地宗太
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to PCT/JP2011/067991 priority Critical patent/WO2013021442A1/ja
Publication of WO2013021442A1 publication Critical patent/WO2013021442A1/ja
Priority to US14/169,716 priority patent/US20140146830A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0094—Bus

Definitions

  • the present invention relates to a transmission circuit, a reception circuit, a transmission / reception system, and a control method for the transmission / reception system.
  • the transmission device In transmission of a packet between a transmission device and a reception device, if the transmission packet has a transmission error due to bit breakage, the transmission device performs retransmission processing to retransmit the packet. At this time, the retransmitted packet may have a transmission error as in the first transmission. In this case, the transmission apparatus performs a re-transmission process for transmitting the packet again.
  • FIG. 1 is a diagram illustrating a conventional retransmission scheme.
  • FIG. 1 shows a case where seven packets of packets (PKT) 0 to PKT6 are transmitted from the transmission device to the reception device.
  • PKT packets of packets
  • the receiving device When there is an error in the received packet, the receiving device returns a retransmission request for the errored packet to the transmitting device. At this time, in order to prevent the subsequent packet from being processed by overtaking the preceding packet, the receiving apparatus continues to discard the subsequent packet until the reception of the retransmission packet is completed.
  • the receiving apparatus since there is an error in PKT3, the receiving apparatus requests the transmitting apparatus to retransmit PKT3.
  • the receiving apparatus discards packets (PKT3 to PKT6) received after PKT3.
  • the transmitting apparatus that has received the retransmission request retransmits the packet after PKT3.
  • the receiving apparatus makes a retransmission request to the transmitting apparatus again, and the transmitting apparatus transmits the packet again.
  • the receiving apparatus requests the transmitting apparatus to retransmit PKT3 again.
  • the receiving apparatus discards the packets (PKT3 to PKT6) received after the retransmitted PKT3.
  • the transmission device retransmits the packet after PKT3. Then, since there is no error in the retransmitted PKT3 to PKT6, the receiving apparatus completes the reception of the packet.
  • the transmission / reception condition is severe, so that a situation in which there is an error also in the retransmitted packet can occur sufficiently.
  • retransmission of the packet is repeated, and subsequent packets continue to be discarded, so that the transmission rate becomes unstable.
  • An object of the present invention is to reduce the possibility of repeated retransmissions.
  • the transmission circuit includes a buffer, a processing unit, and an output unit.
  • the buffer stores a packet transmitted to the receiving circuit.
  • the processing unit receives a retransmission request including processing pattern information designating processing of a packet from the receiving circuit
  • the processing unit reads the retransmission target packet from the buffer, and uses the processing pattern information for the retransmission target packet. Perform the specified processing.
  • the output unit outputs the processed retransmission target packet to the receiving circuit.
  • the receiving circuit of the embodiment includes a buffer, a retransmission request unit, a restoration unit, and a complement unit.
  • the buffer stores the initial packet received first from the transmission circuit.
  • the retransmission requesting unit requests the transmission circuit to retransmit the packet.
  • the restoration unit restores the retransmission packet processed by the transmission circuit to a state before the processing.
  • the complementary unit composes a packet by combining the initial packet and the restored retransmission packet.
  • the possibility of repeated retransmissions is reduced. Thereby, the transmission rate is stabilized.
  • FIG. 1 is a configuration diagram of a system according to an embodiment. It is a figure which shows the resending method which concerns on embodiment. It is a block diagram of the transmission circuit which concerns on embodiment. It is a block diagram of a packet according to an embodiment. It is a figure which shows the data of the packet before a data value inversion process and after a data value inversion process. It is a figure which shows the packet (pattern A) before the rearrangement process and after the rearrangement process. It is a figure which shows the packet (pattern B) before a rearrangement process and after a rearrangement process. It is a figure which shows an error packet. It is a figure which shows an error packet.
  • FIG. 2 is a configuration diagram of a system according to the embodiment.
  • the system 101 includes a transmission device 201 and a reception device 301.
  • the transmission device 201 and the reception device 301 are connected by a data transfer bus 401.
  • the data transfer bus 401 is, for example, a serial bus.
  • the transmission device 201 includes a transmission circuit 210.
  • the transmission circuit 210 transmits the packet to the reception device 301.
  • the transmission circuit 210 performs processing on the packet and transmits the processed packet to the reception device 301.
  • the receiving device 301 includes a receiving circuit 310.
  • the reception circuit 310 receives a packet from the transmission device 201. If there is an error in the received packet, the reception circuit 310 makes a retransmission request to the transmission apparatus 201. The receiving circuit restores the processed packet to the state before the processing. The receiving circuit 310 performs a complementing process for composing a normal packet by combining the first received packet (initial packet) and the second and subsequent received packets (retransmission packet).
  • FIG. 3 is a diagram illustrating a retransmission scheme according to the embodiment.
  • FIG. 3 shows a case where seven packets of packets (PKT) 0 to PKT 6 are transmitted from the transmission device 201 to the reception device 301.
  • PKT packets of packets
  • the receiving apparatus since there is an error in PKT3, the receiving apparatus requests the transmitting apparatus to retransmit PKT3.
  • the receiving apparatus stores PKT3 having an error in a buffer, and discards packets (PKT4 to PKT6) received after PKT3.
  • the transmission apparatus that has received the retransmission request performs a processing process on the PKT 3 and retransmits the processed PKT 3. Also, the packet (PKT4 to PKT6) after PKT3 is retransmitted.
  • the receiving apparatus restores the processed PKT3 and combines the PKT3 received for the first time with the restored PKT3 to form a normal PKT3.
  • the receiving apparatus continues the process on the assumption that PKT3 has been normally received, and receives PKT4, PKT5, and PKT6.
  • the normal packet is configured by combining the initial packet and the retransmitted packet, so that re-transmission is not necessary.
  • FIG. 4 is a configuration diagram of a transmission circuit according to the embodiment.
  • the transmission circuit 210 includes a division circuit 211, a check bit (chk-bit) addition circuit 212, an output circuit 213, a retransmission buffer 214, and a processing circuit 215.
  • chk-bit check bit
  • the dividing circuit 211 divides data input from another processing unit (not shown) of the transmission apparatus 201 into a plurality of blocks and outputs the blocks to the chk-bit addition circuit 212.
  • the dividing circuit 211 divides data into 10 blocks. Each block is represented as block 0 to block 9.
  • the chk-bit addition circuit 212 adds a check bit used for error checking to each block. For example, Cyclic Redundancy Check (CRC), parity, or Error ⁇ Correcting Code (ECC) is used as the check bit.
  • CRC Cyclic Redundancy Check
  • ECC Error ⁇ Correcting Code
  • the packet transmitted to the receiving circuit 301 for the first time is constituted by the dividing circuit 211 and the chk-bit adding circuit 212.
  • the packet 501 of the embodiment has a format shown in FIG.
  • DATA-a to DATA-i are stored as a header in block 0 of packet 501 shown in FIG. 5 and data bodies (payloads) in blocks 1 to 9, respectively.
  • the header is information other than the data body, such as a packet type, a transmission destination address, and a transmission source address.
  • a check bit is added to each block.
  • the chk-bit addition circuit 212 outputs the packet 501 to the output circuit 213 and the retransmission buffer 214.
  • the output circuit 213 outputs the packet input from the chk-bit addition circuit 212 or the processing circuit 215 to the reception device 301.
  • the packet input from the chk-bit addition circuit 212 is the initial packet, and the packet input from the processing circuit 215 is a retransmission packet.
  • the retransmission buffer 214 stores the packet 501 input from the chk-bit addition circuit 212.
  • the processing circuit 215 receives a retransmission request including processing pattern information from the receiving device 301 and reads the packet 501 from the retransmission buffer 214. Then, the processing specified by the processing pattern information is performed on the packet 501, and the processed packet is output to the output circuit 213.
  • the transmission circuit 201 transmits a packet processed by the processing circuit 215 as a retransmission packet when the packet is retransmitted. Next, a processing process performed by the processing circuit 215 when a packet is retransmitted will be described.
  • At least one of (1) data value inversion processing, (2) block rearrangement processing, and (3) identical data continuous arrangement processing is performed as processing for a packet.
  • the processing circuit 215 performs processing specified by the processing pattern information included in the retransmission request.
  • FIG. 6 is a diagram showing the data of the packet before the data value inversion processing and after the data value inversion processing.
  • a packet 502 indicates data of the packet before the data value inversion processing
  • a packet 503 indicates data of the packet after the data value inversion processing.
  • the processing circuit 215 inverts all “0” and “1” of the packet data. That is, the processing circuit 215 inverts the data “0” of the packet to “1” and inverts the data “1” to “0”.
  • the data of the packet after the data value inversion processing is inverted between 0 and 1 as compared with the packet 502 as in the packet 503.
  • the data value inversion process is performed for all the blocks. However, for example, the data value inversion process may be performed only for every other block, that is, only the odd-numbered or even-numbered block. Further, the presence / absence of data value inversion processing may be changed so that a specific bit of each block, for example, the nth bit of each block always becomes “1”.
  • ⁇ Transmission errors can be suppressed by switching and setting these inversion patterns according to the characteristics of the device.
  • Block rearrangement processing will be described as the next example.
  • the transmission error at the time of retransmission can be suppressed by rearranging the blocks.
  • Each rearrangement pattern is expressed as (i) rearrangement processing based on the even / odd number (pattern A), and (ii) rearrangement processing from the ascending order of numbers (pattern B).
  • FIG. 7A is a diagram illustrating a packet (pattern A) before the rearrangement process and after the rearrangement process.
  • a packet 504 indicates a packet before the rearrangement process, and a packet 505 indicates a packet after the rearrangement process.
  • the processing circuit 215 gathers the even-numbered blocks of the packet 504 before processing in the first half of the packet, that is, arranges the even-numbered blocks in order from the head of the packet. Further, the processing circuit 215 gathers odd-numbered blocks in the latter half of the packet, that is, places the odd-numbered blocks after the gathered even-numbered blocks.
  • the even-numbered block and the odd-numbered block are arranged after the even-numbered block in order from the top.
  • the error is considered to be due to the arrangement of the preceding and succeeding blocks, and the pattern A is adopted so that the preceding and following blocks change. Is desirable.
  • FIG. 7B is a diagram illustrating a packet (pattern B) before the rearrangement process and after the rearrangement process.
  • a packet 506 indicates a packet before the rearrangement process
  • a packet 507 indicates a packet after the rearrangement process.
  • the processing circuit 215 reverses the order of the blocks of the packet 506 before processing. Accordingly, as shown in FIG. 7B, the packets 506 before the rearrangement process are arranged in the ascending order, whereas the packets 507 after the rearrangement process have the reverse order of the blocks in the packet, that is, the block 9 are arranged in descending order.
  • the arrangement order of the plurality of blocks is considered as the cause of the error, and the pattern B in which the order of all the blocks is reversed is adopted. It is desirable.
  • FIG. 9 is a diagram illustrating a packet before the same data continuous placement processing and after the same data continuous placement processing.
  • a packet 508 indicates a packet before processing
  • a packet 509 indicates a packet after the same data continuous arrangement processing.
  • the retransmission request includes error block information indicating an error block.
  • the processing circuit 215 replaces the data of other blocks except the block 0 among the plurality of blocks included in the pre-processing packet with the block specified by the error block information.
  • block 2 is specified in the error block information.
  • the data of block 1 to block 9 in the packet 509 after the same data continuous placement processing by the same data continuous placement processing is the same as DATA-b which is data of block 2 in which an error has occurred in the first packet. It has become.
  • This type of processing is effective for devices in which transmission errors occur randomly without depending on a certain data pattern or timing, or devices in which the law of error generation cannot be clarified.
  • the possibility of an error occurring in a retransmission packet can be reduced by performing processing on the packet during retransmission. Therefore, it is possible to reduce the possibility of repeated retransmissions and stabilize the transmission rate.
  • FIG. 11 is a configuration diagram of a receiving circuit according to the embodiment.
  • the reception circuit 310 includes an error check circuit 311, a restoration circuit 321, a reception buffer 331, and a complement circuit 341.
  • the error check circuit 311 determines whether there is an error in the received packet. If there is an error, the transmitter circuit 201 is notified of a retransmission request including processing pattern information. In addition, the error check circuit 311 outputs the received packet to the restoration circuit 321 and the reception buffer 331.
  • the restoration circuit 321 restores the packet processed by the transmission circuit 310 to the state before the processing.
  • the reception buffer 331 stores a packet (initial packet) received for the first time.
  • the complement circuit 341 reads the initial packet from the reception buffer, and combines the initial packet and the packet restored by the restoration circuit 321 to form an error-free packet.
  • the complement circuit outputs a normal packet to another processing unit (not shown) of the reception device 301.
  • the restoration circuit 321 and the complement circuit 341 pass the initial packet.
  • FIG. 12 is a configuration diagram of the error check circuit according to the embodiment.
  • the error check circuit 311 includes an error check unit 312 and a retransmission request generation unit 313.
  • the error check unit 312 determines whether or not there is an error in the received packet, using check bits added to each block of the received packet.
  • the error check unit 312 determines whether complementation is possible when the received packet is a retransmission packet, and outputs the received packet to the restoration circuit 321 if complementation is possible.
  • the error check unit 312 refers to the error block information 314 and determines that the error can be complemented if the error block of the initial packet is different from the error block of the retransmission packet.
  • the error check unit 312 outputs the initial packet to the reception buffer 331.
  • the error check unit 312 outputs the error information to the retransmission request generation unit 313.
  • the error information includes information such as the number of retransmissions, error block numbers and arrangement (continuous or independent).
  • the retransmission request generation unit 313 includes error block information 314 and a pattern table 315.
  • the error block information 314 is information indicating the number of a block having an error included in the received packet.
  • the error block information 314 describes the number of the error block included in the error information.
  • the retransmission request generation unit 313 holds the error block information 314 until the packet can be complemented.
  • the pattern table 315 is used when the retransmission request generation unit 313 selects processing pattern information from error information.
  • the pattern table 315 includes a processing pattern selected by the retransmission request generation unit 313 for conditions such as the arrangement of error blocks included in the error information “continuous block / single block” and the number of retransmissions “less than 2 times / more than 3 times”. Information is described.
  • the retransmission request generation unit 313 designates a processing process such as a data value inversion process, a block rearrangement process, or the same data continuous arrangement process as the processing pattern information based on the error information. For example, when the error information is the number of retransmissions of 2 or less and a single block, the retransmission request generation unit 313 sets the processing pattern information as “same data continuous arrangement processing”.
  • the retransmission request generation unit 313 transmits a retransmission request for a packet having an error to the transmission apparatus 201 including the processing pattern information.
  • the retransmission request generation unit 313 also includes the error block information 314 in the retransmission request.
  • the retransmission request generation unit 313 notifies the restoration circuit 321 of the processing pattern information and the error block information 314 when receiving a retransmission packet.
  • FIG. 13 is a configuration diagram of a restoration circuit according to the embodiment.
  • the restoration circuit 321 includes a restoration processing unit 322.
  • the restoration circuit 321 outputs the input error block information 314 to the complement circuit 341.
  • the restoration processing unit 322 restores the input unrestored packet to the state before the processing process.
  • the restoration processing unit 322 performs restoration processing on an unrestored packet based on the processing pattern information.
  • the processing pattern information indicates data value inversion processing
  • data value inversion processing is performed on an unrestored packet.
  • the processing pattern information indicates a block rearrangement process
  • the blocks are rearranged so that an unrestored packet is in a state before the rearrangement process.
  • the restoration processing unit 322 outputs the restored packet to the complement circuit 341.
  • FIG. 14 is a configuration diagram of a complementary circuit according to the embodiment.
  • the complement circuit 341 includes a retransmission packet holding unit 342 and a combination unit 343.
  • the retransmission packet holding unit 342 holds the restored retransmission packet.
  • Error block information is input to the combination unit 343.
  • the combination unit 343 reads the initial packet from the reception buffer 331, reads the retransmitted packet restored from the retransmission packet holding unit 342, and uses the error block information to generate an error-free packet from the initial packet and the reconstructed retransmitted packet ( Normal packet).
  • a normal packet is configured by replacing the block of the initial packet indicated by the error block information with the restored retransmission packet block indicated by the error block information. Processing that constitutes a normal packet is called complement processing.
  • the combination unit 343 outputs a normal packet to the other processing unit of the reception device 301.
  • FIG. 15 is a diagram illustrating a complementing process according to the embodiment.
  • the complement processing is executed by the complement circuit 341 shown in FIG. 14 described above.
  • FIG. 15 shows an example in which the normal packet 516 is configured by combining the initial packet 514 and the retransmission packet 515.
  • the initial packet 514 has an error in block 2 and block 4.
  • the restored retransmission packet 515 has an error in block 6 and block 8.
  • the error block information input to the combination unit 343 indicates that the error block of the first packet, that is, the block 2 and the block 4 are error blocks.
  • the combination unit 343 configures a normal packet 516 by replacing the block 2 and the block 4 of the initial packet 514 with the block 2 and the block 4 of the restored retransmission packet 515 based on the error block information, respectively.
  • the combination unit 343 combines the initial packet and the restored retransmission packet to form a normal packet.
  • a normal packet can be configured even when there is an error in each packet by combining the initial packet and the retransmission packet. That is, even if there is an error block in the retransmission packet, if the position of the error block in the retransmission packet is different from the position of the error block in the initial packet, a normal packet can be configured. As a result, the possibility of repeated retransmissions can be reduced. Therefore, the transmission rate is stabilized.
  • FIG. 16 is a flowchart of processing of the transmission circuit and the reception circuit according to the embodiment.
  • the left side (steps S601 to S606) of FIG. 16 is the processing of the transmission circuit 210, and the right side (steps S611 to S621) is the processing of the reception circuit 310.
  • step S601 the dividing circuit 211 divides input data into a plurality of blocks.
  • step S602 the chk-bit adding unit 212 adds a check bit used for error checking to each block.
  • step S603 the packet to be transmitted for the first time is stored in the retransmission buffer 214.
  • step S604 the output circuit 213 outputs the packet input from the chk-bit addition unit 212 to the reception circuit 310.
  • the processing circuit 215 receives a retransmission request including processing pattern information. Note that the retransmission request may also include error block information 314.
  • step S606 the processing circuit 215 reads the packet from the retransmission buffer 214, performs the processing specified by the processing pattern information on the packet, and outputs the processed packet to the output circuit 213.
  • the output circuit 213 outputs the packet input from the processing circuit 215 to the reception circuit 310 in step S604.
  • step S ⁇ b> 611 the error check unit 312 receives a packet from the transmission circuit 210.
  • the received packet is an initial packet or a retransmission packet.
  • step S612 the error check unit 312 determines for each block whether there is an error in the received packet using the check bit. If there is an error in the received block, control proceeds to step S616, and if there is no error, control proceeds to step S613.
  • step S613 the error check unit 312 determines whether or not the received packet is transmitted for the first time. If it is the first transmission, the process ends. If it is not the first transmission, the control proceeds to step S614.
  • step S614 the restoration circuit 321 performs restoration processing according to the processing pattern information with reference to the processing pattern information for the received packet (retransmission packet).
  • step S616 the error check unit 312 determines whether the received packet is transmitted for the first time. If it is the first transmission, the control proceeds to step S617. If it is not the first transmission, the control proceeds to step S619.
  • step S617 the received packet (initial packet) is stored in the reception buffer 331.
  • step S618 the retransmission request generation unit 313 outputs a retransmission request including processing pattern information to the transmission apparatus 201.
  • step S619 the error check unit 312 determines whether or not the initial packet can be complemented with the received packet (retransmission packet). If complementation is possible, control proceeds to step S620. If complementation is not possible, control proceeds to step S618.
  • step S620 the restoration circuit 321 performs a restoration process on the received packet (retransmission packet).
  • step S621 the combination unit 343 performs complement processing using the initial packet and the restored retransmission packet.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

　送信回路は、受信回路に送信したパケットを格納するバッファと、前記受信回路からパケットの加工処理を指定する加工パターン情報を含む再送要求を受信した場合、前記バッファから再送対象パケットを読み出し、前記再送対象パケットに対して前記加工パターン情報で指定される加工処理を行う加工部と、加工処理された再送対象パケットを前記受信回路に出力する出力部とを備え、受信回路は、前記送信回路から先に受信した初回パケットを格納するバッファと、前記送信回路にパケットの再送を要求する再送要求手段と、前記送信回路で加工処理された再送パケットを加工処理前の状態に復元する復元部と、前記初回パケットと復元された再送パケットとを組み合わせてパケットを構成する補完部とを備える。

Description

送信回路、受信回路、送受信システム、及び送受信システムの制御方法
　本発明は、送信回路、受信回路、送受信システム、及び送受信システムの制御方法に関する。
　送信装置と受信装置間のパケットの送信において、送信されたパケットにビット壊れによる伝送エラーがある場合には、送信装置はパケットを再度送信する再送処理を行なう。このとき、再送されたパケットについても、最初の送信時と同様に伝送エラーがある場合がある。その場合、送信装置は再々度パケットを送信する再々送処理を行うことになる。
　図１は、従来の再送方式を示す図である。
　図１では、送信装置から受信装置にパケット（PKT）0からPKT6の７つのパケットを送信する場合を示している。
　受信したパケットにエラーがある場合には、受信装置は送信装置に対してエラーしたパケットの再送要求を返す。このとき、後続パケットが先行パケットを追い抜いて処理されることを防止するために、受信装置は再送パケットの受信完了まで後続パケットを破棄し続ける。
　図１においては、PKT3にエラーがあったため、受信装置は送信装置にPKT3の再送を要求する。受信装置は、PKT3以降に受信したパケット（PKT3からPKT6）を破棄する。再送要求を受信した送信装置は、PKT3以降のパケットを再送する。
　再送されたパケットにエラーがある場合、受信装置は、送信装置に再送要求を再度行い、送信装置はパケットを再々送する。
　図１においては、再送されたPKT3にもエラーがあったため、受信装置は送信装置にPKT3の再送を再度要求する。受信装置は、再送されたPKT3以降に受信したパケット（PKT3からPKT6）を破棄する。送信装置は、PKT3以降のパケットを再々送する。そして、再々送されたPKT3からPKT6にはエラーが無いため、受信装置はパケットの受信を完了する。
特開２００３－８５５３号公報 特開平１０－２４７９０１号公報 特開２０００－２１６８１２号公報
　転送速度を可能な限り高めて使用するような装置では送受信条件がシビアであるため、再送パケットにもエラーがあるという状況が十分に起こりうる。
　従来の再送方式では、再送パケットにエラーがある限りパケットの再送が繰り返され、後続のパケットは破棄され続けるため、伝送レートが不安定になるという問題があった。
　本発明の課題は、再送が繰り返し発生する可能性を低くすることである。
　実施の形態の送信回路は、バッファと、加工部と、出力部と、を備える。
　前記バッファは、受信回路に送信したパケットを格納する。
　前記加工部は、前記受信回路からパケットの加工処理を指定する加工パターン情報を含む再送要求を受信した場合、前記バッファから再送対象パケットを読み出し、前記再送対象のパケットに対して前記加工パターン情報で指定される加工処理を行う。
　前記出力部は、加工処理された再送対象パケットを前記受信回路に出力する。
　実施の形態の受信回路は、バッファと、再送要求手段と、復元部と、補完部と、を備える。
　前記バッファは、送信回路から先に受信した初回パケットを格納する。
　再送要求手段は、前記送信回路にパケットの再送を要求する。
　前記復元部は、前記送信回路で加工処理された再送パケットを加工処理前の状態に復元する。
　前記補完部前記初回パケットと復元された再送パケットとを組み合わせてパケットを構成する。
　実施の形態の回路によれば、再送が繰り返し発生する可能性が低くなる。それにより、伝送レートが安定する。
従来の再送方式を示す図である。 実施の形態に係るシステムの構成図である。 実施の形態に係る再送方式を示す図である。 実施の形態に係る送信回路の構成図である。 実施の形態に係るパケットの構成図である。 データ値反転処理前とデータ値反転処理後のパケットのデータを示す図である。 並び替え処理前と並び替え処理後のパケット（パターンＡ）を示す図である。 並び替え処理前と並び替え処理後のパケット（パターンＢ）を示す図である。 エラーパケットを示す図である。 エラーパケットを示す図である。 同一データ連続配置処理前と同一データ連続配置処理後のパケットを示す図である。 エラーパケットを示す図である。 実施の形態に係る受信回路の構成図である。 実施の形態に係るエラーチェック回路の構成図である。 実施の形態に係る復元回路の構成図である。 実施の形態に係る補完回路の構成図である。 実施の形態に係る補完処理を示す図である。 実施の形態に係る送信回路および受信回路の処理のフローチャートである。
　以下、図面を参照しながら実施の形態を説明する。
　図２は、実施の形態に係るシステムの構成図である。
　システム１０１は、送信装置２０１と受信装置３０１とを備える。
　送信装置２０１と受信装置３０１は、データ転送バス４０１によって接続される。データ転送バス４０１は、例えば、シリアルバス等である。
　送信装置２０１は、送信回路２１０を備える。
　送信回路２１０は、パケットを受信装置３０１に送信する。送信回路２１０は、パケットの再送要求を受信装置３０１から受信した場合は、パケットに対して加工処理を行い、加工処理したパケットを受信装置３０１に送信する。
　受信装置３０１は、受信回路３１０を備える。
　受信回路３１０は、送信装置２０１からパケットを受信する。受信回路３１０は、受信したパケットにエラーがあった場合には、送信装置２０１に再送要求を行う。受信回路は、加工処理されたパケットを加工処理前の状態に復元する。
　受信回路３１０は、初回に受信したパケット（初回パケット）と２回目以降に受信したパケット（再送パケット）とを組み合わせて正常なパケットを構成する補完処理を行う。
　図３は、実施の形態に係る再送方式を示す図である。
　図３では、送信装置２０１から受信装置３０１にパケット（PKT）0からPKT6の７つのパケットを送信する場合を示している。
　図３においては、PKT3にエラーがあったため、受信装置は送信装置にPKT3の再送を要求する。受信装置は、エラーのあったPKT3をバッファに格納し、PKT3より後に受信したパケット（PKT4からPKT6）を破棄する。再送要求を受信した送信装置は、PKT3に対して加工処理を行い、加工処理されたPKT3を再送する。また、PKT3より後のパケット（PKT4からPKT6）を再送する。
　図３において、再送されたPKT3にもエラーがあったものとする。尚、再送されたPKT3のエラーの箇所は、最初に受信したPKT3のエラーの箇所と異なっている。受信装置は、加工処理されたPKT3を復元し、初回に受信したPKT3と復元されたPKT3とを組み合わせて、正常なPKT3を構成する。受信装置は、PKT3を正常に受信できたものとして処理を継続し、PKT4, PKT5及びPKT6を受信する。
　このように、実施の形態においては、再送パケットにエラーがあっても、初回パケットと再送パケットを組み合わせて正常なパケットを構成することで、再々送が不要となる。
　図４は、実施の形態に係る送信回路の構成図である。
　送信回路２１０は、分割回路２１１、チェックビット（chk-bit）付加回路２１２、出力回路２１３、再送用バッファ２１４、および加工回路２１５を備える。
　分割回路２１１は、送信装置２０１の他の処理部（不図示）から入力されたデータを複数のブロックに分割し、chk-bit付加回路２１２に出力する。実施の形態においては、分割回路２１１は、データを１０個のブロックに分割する。また、各ブロックをブロック０～ブロック９と表記する。
　chk-bit付加回路２１２は、各ブロックに対して、エラーチェックに用いられるチェックビットを付加する。チェックビットは、例えば、Cyclic Redundancy Check（ＣＲＣ）、パリティ、またはError Correcting Code（ＥＣＣ）等が用いられる。
　分割回路２１１およびchk-bit付加回路２１２によって、受信回路３０１に初回に送信されるパケットが構成される。実施の形態のパケット５０１は図５に示される形式となる。
　図５に示すパケット５０１のブロック０にはヘッダ、ブロック１～９にはそれぞれデータ本体（ペイロード）として、DATA-a～DATA-iが格納されている。ヘッダは、パケットの種類や送信先アドレス、送信元アドレスなど、データ本体以外の情報である。また、各ブロックにはチェックビットが付加されている。
　chk-bit付加回路２１２は、パケット５０１を出力回路２１３および再送用バッファ２１４に出力する。
　出力回路２１３は、chk-bit付加回路２１２または加工回路２１５から入力されたパケットを受信装置３０１に出力する。尚、chk-bit付加回路２１２から入力されたパケットは初回パケットとなり、加工回路２１５から入力されたパケットは再送パケットとなる。
　再送用バッファ２１４は、chk-bit付加回路２１２から入力されたパケット５０１を格納する。
　加工回路２１５は、受信装置３０１から加工パターン情報を含む再送要求を受信し、再送用バッファ２１４からパケット５０１を読み出す。そして、パケット５０１に対して加工パターン情報で指定される加工処理を行い、加工処理されたパケットを出力回路２１３に出力する。
　実施の形態の送信回路２０１は、パケットの再送時には、加工回路２１５で加工処理されたパケットを再送パケットとして送信する。
　次に、パケットの再送時に加工回路２１５で行われる加工処理について説明する。
　実施の形態において、パケットに対する加工処理は、（１）データ値反転処理、（２）ブロック並び替え処理、（３）同一データ連続配置処理の少なくとも一つが行われる。加工回路２１５は、再送要求に含まれる加工パターン情報で指定される加工処理を行う。
　以下、上記３つの加工処理について説明する。
（１）データ値反転処理
　図６は、データ値反転処理前とデータ値反転処理後のパケットのデータを示す図である。
　パケット５０２はデータ値反転処理前のパケットのデータを示し、パケット５０３はデータ値反転処理後のパケットのデータを示す。
　データ値反転処理を行う場合、加工回路２１５は、パケットのデータの‘０'と'１'を全て反転させる。すなわち、加工回路２１５は、パケットのデータ‘０'を'１'に反転し、データ‘１'を'０'に反転する。この反転処理により、図６に示すように、データ値反転処理後のパケットのデータは、パケット５０３のようにパケット５０２と比較して０と１が反転している。
　初回送信時に、装置の持つ物理的特性などにより特定のデータパターンで発生しやすい伝送エラーが発生した場合は、再送時も全く同じデータを送信してしまえば初回送信時と同様の現象が発生してしまい再度伝送エラーになってしまう可能性が高い。そこで、図６に示すように、再送時には初回送信時のデータの'０'と'１'を全て反転させて送信することで、伝送エラーとなりやすいパターンを回避できる可能性を高めることができる。
　図６では、すべてのブロックに対してデータ値反転処理を行っているが、例えば、１ブロックおき、すなわち奇数番号または偶数番号のブロックのみにデータ値反転処理を実施するようにしても良い。また、各ブロックの特定のbit、例えば各ブロックのn番目のbitが必ず'1'になるようにデータ値反転処理の有無を変えるようにしても良い。
　このような反転パターンを装置の特性に合わせて切り替えて設定し、動作させることにより伝送エラーを抑止することができる
（２）ブロック並び替え処理
　次の例としてブロック並び替え処理について説明する。
　特定のデータパターンが連続するような場合に伝送エラーが発生しやすい特性を持つ装置においては、ブロックの並べ替えを行うことにより再送時の伝送エラー発生を抑止することができる。
　図７Ａおよび７Ｂに実施の形態に係る並び替えのパターンについて２つの例を示す。各並び替えパターンを（i）番号の偶奇に基づく並び替え処理（パターンＡ）、（ii）番号の昇順から降順への並び替え処理（パターンＢ）と表記する。
（i）番号の偶奇に基づく並び替え処理（パターンＡ）
　図７Ａは、並び替え処理前と並び替え処理後のパケット（パターンＡ）を示す図である。
　パケット５０４は並び替え処理前のパケットを示し、パケット５０５は並び替え処理後のパケットを示す。
　番号の偶奇に基づく並び替え処理では、加工回路２１５は、処理前のパケット５０４の偶数番号ブロックをパケットの前半に寄せ集め、すなわち偶数番号ブロックをパケットの先頭から順に配置する。さらに、加工回路２１５は、奇数番号ブロックをパケットの後半に寄せ集め、すなわち奇数番号ブロックを寄せ集められた偶数番号ブロックの後に配置する。
　それにより、図７Ａに示すように、並び替え処理後のパケット５０５には、先頭から順に偶数番号ブロック、偶数番号ブロックの後に奇数番号ブロックが配置される。
　例えば、図８Ａに示すように、受信パケット５１１でエラーが離散的に発生した場合、エラーは前後のブロックの並びがエラー原因と考えて、前後のブロックが変化するようにパターンＡを採用することが望ましい。
（ii）番号の昇順から降順への並び替え処理（パターンＢ）
　図７Ｂは、並び替え処理前と並び替え処理後のパケット（パターンＢ）を示す図である。
　パケット５０６は並び替え処理前のパケットを示し、パケット５０７は並び替え処理後のパケットを示す。
　番号の昇順から降順への並び替え処理では、加工回路２１５は、処理前のパケット５０６のブロックの順番を逆転させる。
　それにより、図７Ｂに示すように、並び替え処理前のパケット５０６はブロックが昇順に並んでいるのに対して、並び替え処理後のパケット５０７は、パケット内のブロックの順番が逆、すなわちブロック９から降順に配置されている。
　例えば、図８Ｂに示すように、受信パケット５１２で連続の複数ブロックでエラーが発生した場合には、複数ブロックの並び順がエラー原因と考え、すべてのブロックの順番が逆転するパターンＢを採用することが望ましい。
　パケット送信開始からある特定のブロックで転送データにエラーが発生しやすい装置やエラーの発生がデータの並び順に左右されるような装置では、このようなブロックの並び替えによる伝送エラー回避が有効である。
（３）同一データ連続配置処理
　次の例として同一データ連続配置処理について説明する。
　図９は、同一データ連続配置処理前と同一データ連続配置処理後のパケットを示す図である。
　パケット５０８は処理前のパケットを示し、パケット５０９は同一データ連続配置処理後のパケットを示す。
　例えば、図１０に示すように、受信パケット５１３のブロック２でエラー発生した場合、ヘッダとブロック２のデータを複数送信する同一データ連続配置処理を実行することが考えられる。
　同一データ連続配置処理を行う場合、再送要求にはエラーブロックを示すエラーブロック情報が含まれる。
　同一データ連続配置処理では、加工回路２１５は、処理前パケットに含まれる複数のブロックのうち、ブロック０を除く、他のブロックのデータをエラーブロック情報で指定されたブロックに置き換える。
　ここでは、エラーブロック情報では、ブロック２が指定されている。
　同一データ連続配置処理により、図９に示すように、同一データ連続配置処理後のパケット５０９におけるブロック１～ブロック９のデータは、初回パケットでエラーが発生したブロック２のデータであるDATA-bとなっている。
　上記のように指定されなかったブロックについては、初回送信時点で伝送エラーが無く正常なデータが受信装置に到達しているので再送の必要がない。再送不要なブロックに再送の必要があるブロックのデータを割り当てることで再送の成功率を高めることができる。
　伝送エラーが一定のデータパターンやタイミングに依存せずランダムに発生するような装置、またはエラー発生の法則性が解明できないような装置ではこのような加工処理は有効である。
　実施の形態の送信回路によれば、再送時にパケットに対して加工処理を行うことで、再送パケットにエラーの発生する可能性を低くすることが出来る。
　したがって、再送が繰り返し発生する可能性を低くすることが出来、伝送レートが安定する。
　図１１は、実施の形態に係る受信回路の構成図である。
　受信回路３１０は、エラーチェック回路３１１、復元回路３２１、受信用バッファ３３１、および補完回路３４１を備える。
　エラーチェック回路３１１は、受信したパケットにエラーがあるか否か判定する。エラーがあった場合は、送信回路２０１に加工パターン情報を含む再送要求を通知する。また、エラーチェック回路３１１は、受信したパケットを復元回路３２１および受信用バッファ３３１に出力する。
　復元回路３２１は、送信回路３１０で加工処理されたパケットを加工処理前の状態に復元する。
　受信用バッファ３３１は、初回に受信したパケット（初回パケット）を格納する。
　補完回路３４１は、受信用バッファから初回パケットを読み出し、該初回パケットと復元回路３２１で復元されたパケットとを組み合わせて、エラーの無いパケットを構成する。補完回路は、正常なパケットを受信装置３０１の他の処理部（不図示）に出力する。
　尚、初回パケットにエラーが無い場合は、復元回路３２１および補完回路３４１は、初回パケットを通過させる。
　図１２は、実施の形態に係るエラーチェック回路の構成図である。
　エラーチェック回路３１１は、エラーチェック部３１２および再送要求生成部３１３を備える。
　エラーチェック部３１２は、受信したパケットの各ブロックに付加されたチェックビットを用いて、受信したパケットにエラーがあるか否か判定する。
　エラーチェック部３１２は、受信したパケットが再送パケットの場合に、補完可能か判定し、補完可能であれば、受信パケットを復元回路３２１へ出力する。エラーチェック部３１２は、エラーブロック情報３１４を参照し、初回パケットのエラーブロックと再送パケットのエラーブロックが異なる場合は、補完可能であると判定する。
　エラーチェック部３１２は、初回パケットを受信用バッファ３３１へ出力する。
　エラーチェック部３１２は、エラー情報を再送要求生成部３１３に出力する。エラー情報には、再送回数、エラーブロックの番号や配置（連続または単独）などの情報が含まれている。
　再送要求生成部３１３は、エラーブロック情報３１４、パターンテーブル３１５を有する。
　エラーブロック情報３１４は、受信したパケットに含まれる、エラーがあるブロックの番号を示す情報である。エラーブロック情報３１４には、エラー情報に含まれるエラーブロックの番号が記述される。
　再送要求生成部３１３は、エラーブロック情報３１４をパケットの補完可能確定まで保持する。
　パターンテーブル３１５は、再送要求生成部３１３がエラー情報から加工パターン情報を選択する際に用いられる。
　パターンテーブル３１５には、エラー情報に含まれるエラーブロックの配置「連続ブロック/単独ブロック」、再送回数「２回以下/３回以上」といった条件に対して、再送要求生成部３１３が選択する加工パターン情報が記述されている。
　パターンテーブル３１５には、例えば、
・再送回数２回以下かつ単独ブロック＝「同一データ連続配置処理」
・再送回数２回以下かつ連続ブロック＝「データ値反転処理」
・再送回数３回以上かつ単独ブロック＝「データ値反転処理」
・再送回数３回以上かつ連続ブロック＝「ブロック並び替え処理（パターンＢ）」
のような情報が記述されている。
　再送要求生成部３１３は、エラー情報に基づいて加工パターン情報として、データ値反転処理、ブロック並び替え処理、または同一データ連続配置処理などの加工処理を指定する。
　例えば、エラー情報が再送回数２回以下かつ単独ブロックの場合、再送要求生成部３１３は、加工パターン情報を「同一データ連続配置処理」とする。
　再送要求生成部３１３は、エラーのあったパケットの再送要求を加工パターン情報を含めて送信装置２０１に送信する。また、再送要求生成部３１３は、加工パターン情報として同一データ連続配置処理を指定した場合は、エラーブロック情報３１４も再送要求に含める。
　再送要求生成部３１３は、再送パケットの受信時に加工パターン情報およびエラーブロック情報３１４を復元回路３２１へ通知する。
　図１３は、実施の形態に係る復元回路の構成図である。
　復元回路３２１は、復元処理部３２２を備える。
　復元回路３２１は、入力されたエラーブロック情報３１４を補完回路３４１へ出力する。
　復元処理部３２２は、入力された未復元のパケットを加工処理前の状態に復元する。復元処理部３２２は、加工パターン情報に基づいて、未復元のパケットに対して復元処理を行う。
　例えば、加工パターン情報がデータ値反転処理を示す場合には、未復元のパケットに対してデータ値反転処理を行う。また、例えば、加工パターン情報がブロック並び替え処理を示す場合には、未復元のパケットに対して、並び替え処理前の状態になるようにブロックを並び替える。
　復元処理部３２２は、復元されたパケットを補完回路３４１へ出力する。
　図１４は、実施の形態に係る補完回路の構成図である。
　補完回路３４１は、再送パケット保持部３４２および組み合わせ部３４３を備える。
　再送パケット保持部３４２は、復元された再送パケットを保持する。
　組み合わせ部３４３には、エラーブロック情報が入力される。
　組み合わせ部３４３は、受信用バッファ３３１から初回パケットを読み出し、再送パケット保持部３４２から復元された再送パケットを読み出し、エラーブロック情報を用いて、初回パケットと復元された再送パケットからエラーの無いパケット（正常なパケット）を構成する。詳細には、エラーブロック情報が示す初回パケットのブロックを、エラーブロック情報が示す復元された再送パケットのブロックに置き換えることで、正常なパケットを構成する。正常なパケットを構成する処理を補完処理と呼ぶ。
　組み合わせ部３４３は、正常なパケットを受信装置３０１の他の処理部に出力する。
　次に補完処理の例を示す。
　図１５は、実施の形態に係る補完処理を示す図である。
　補完処理は、上述した図１４で示される補完回路３４１で実行される。
　図１５では、初回パケット５１４と再送パケット５１５とを組み合わせて正常なパケット５１６を構成する例を示す。
　初回パケット５１４は、ブロック２とブロック４にエラーがある。
　復元された再送パケット５１５は、ブロック６とブロック８にエラーがある。
　また、組み合わせ部３４３に入力されるエラーブロック情報は、初回パケットのエラーブロック、すなわちブロック２とブロック４にエラーブロックであることを示す。
　組み合わせ部３４３は、エラーブロック情報に基づいて、初回パケット５１４のブロック２とブロック４をそれぞれ、復元された再送パケット５１５のブロック２とブロック４に置き換えることにより、正常なパケット５１６を構成する。
　このように、組み合わせ部３４３は、初回パケットと復元された再送パケットを組み合わせて正常なパケットを構成する。
　実施の形態の受信回路によれば、初回パケットと再送パケットとを組み合わせることによって、各パケットにエラーがある場合でも正常なパケットを構成することが出来る。すなわち、再送パケットにエラーブロックがあっても、再送パケットのエラーブロックの位置が初回パケットのエラーブロックの位置と異なっていれば、正常なパケットを構成することが出来る。それにより、再送が繰り返し発生する可能性を低くすることが出来る。よって、伝送レートが安定する。
　図１６は、実施の形態に係る送信回路および受信回路の処理のフローチャートである。
　図１６の左側（ステップＳ６０１～Ｓ６０６）は送信回路２１０の処理であり、右側（ステップＳ６１１～Ｓ６２１）は受信回路３１０の処理である。
　先ず、送信回路２１０の処理について述べる。
　ステップＳ６０１において、分割回路２１１は、入力されたデータを複数のブロックに分割する。
　ステップＳ６０２において、chk-bit付加部２１２は、各ブロックにエラーチェックで用いられるチェックビットを付加する。
　ステップＳ６０３において、再送用バッファ２１４に、初回に送信するパケットを格納する。
　ステップＳ６０４において、出力回路２１３は、chk-bit付加部２１２から入力されたパケットを受信回路３１０へ出力する。
　ステップＳ６０５において、加工回路２１５は、加工パターン情報を含む再送要求を受信する。尚、再送要求にはエラーブロック情報３１４も含まれる場合もある。
　ステップＳ６０６において、加工回路２１５は、再送用バッファ２１４からパケットを読み出し、該パケットに対して加工パターン情報で指定される加工処理を行い、加工処理されたパケットを出力回路２１３へ出力する。
　尚、加工回路２１５により加工処理が行われた場合、ステップＳ６０４において、出力回路２１３は加工回路２１５から入力されたパケットを受信回路３１０へ出力する。
　次に受信回路３１０の処理について述べる。
　ステップＳ６１１において、エラーチェック部３１２は、送信回路２１０からのパケットを受信する。尚、受信したパケットは、初回パケットまたは再送パケットである。
　ステップＳ６１２において、エラーチェック部３１２は、チェックビットを用いて受信したパケットにエラーがあるか否かをブロック毎に判定する。受信したブロックにエラーがある場合、制御はステップＳ６１６へ進み、エラーが無い場合、制御はステップＳ６１３へ進む。
　ステップＳ６１３において、エラーチェック部３１２は、受信したパケットの送信が初回送信であるか否か判定する。初回送信の場合、処理を終了し、初回送信でない場合、制御はステップＳ６１４へ進む。
　ステップＳ６１４において、復元回路３２１は、受信したパケット（再送パケット）に対して加工パターン情報を参照して、加工パターン情報に応じた復元処理を行う。
　ステップＳ６１６において、エラーチェック部３１２は、受信したパケットの送信が初回送信であるか否か判定する。初回送信の場合、制御はステップＳ６１７へ進み、初回送信で無い場合、制御はステップＳ６１９へ進む。
　ステップＳ６１７において、受信用バッファ３３１に受信したパケット（初回パケット）を格納する。
　ステップＳ６１８において、再送要求生成部３１３は、加工パターン情報を含む再送要求を送信装置２０１へ出力する。
　ステップＳ６１９において、エラーチェック部３１２は、受信したパケット（再送パケット）で初回パケットを補完可能であるか否か判定する。補完可能である場合、制御はステップＳ６２０へ進み、補完可能でない場合、制御はステップＳ６１８へ進む。
　ステップＳ６２０において、復元回路３２１は、受信したパケット（再送パケット）の復元処理を行う。
　ステップＳ６２１において、組み合わせ部３４３は、初回パケットと復元された再送パケットを用いて補完処理を行う。

Claims (8)

  1. 　受信回路に送信したパケットを格納するバッファと、
    　前記受信回路からパケットの加工処理を指定する加工パターン情報を含む再送要求を受信した場合、前記バッファから再送対象パケットを読み出し、前記再送対象パケットに対して前記加工パターン情報で指定される加工処理を行う加工部と、
    　加工処理された再送対象パケットを前記受信回路に出力する出力部と、
    　を備える送信回路。
  2. 　前記加工部は、前記加工パターン情報に基づいて、前記再送対象パケットのビットを反転することを特徴とする請求項１記載の送信回路。
  3. 　前記パケットは、複数のブロックから成り、
    　前記加工部は、前記再送対象パケットに含まれる複数のブロックの並び替えを行うことを特徴とする請求項１記載の送信回路。
  4. 　前記パケットは、複数のブロックから成り、
    　前記再送要求は、前記再送対象パケットに含まれる複数のブロック内のいずれかのブロックを指定する指定情報を含み、
    　前記加工部は、前記複数のブロックのうちの先頭以外のブロックのデータを前記指定情報で指定されたブロックのデータと置き換えることを特徴とする請求項１記載の送信回路。
  5. 　送信回路から先に受信した初回パケットを格納するバッファと、
    　前記送信回路にパケットの再送を要求する再送要求手段と、
    　前記送信回路で加工処理された再送パケットを加工処理前の状態に復元する復元部と、
    　前記初回パケットと復元された再送パケットとを組み合わせてパケットを構成する補完部と、
    　を備える受信回路。
  6. 　前記受信回路は、前記送信回路から受信した初回パケットのエラーの有無を判定し、前記初回パケットにエラーがある場合、再送パケットに対する加工処理を指定する加工パターン情報を含む再送要求を前記送信回路に通知するエラーチェック部をさらに備え、
    　前記復元部は、前記送信回路に通知した加工パターン情報に応じて、前記送信回路から受信した再送パケットを復元することを特徴とする請求項５記載の受信回路。
  7. 　送信回路および受信回路を備える送受信システムであって、
    　前記送信回路は、
    　　前記受信回路に送信したパケットを格納する第１のバッファと、
    　　前記受信回路からパケットの加工処理を指定する加工パターン情報を含む再送要求を受信した場合、前記第１のバッファから再送対象のパケットを読み出し、該パケットに対して前記加工パターン情報で指定される加工処理を行う加工部と、
    　　加工処理されたパケットを前記受信回路に出力する出力部と、
    　を備え、
    　前記受信回路は、
    　　送信回路から先に受信した初回パケットを格納する第２のバッファと、
    　　前記送信回路にパケットの再送を要求する再送要求手段と、
    　　前記送信回路で加工処理された再送パケットを加工処理前の状態に復元する復元部と、
    　　前記初回パケットと復元された再送パケットとを組み合わせてパケットを構成する補完部と、
    　を備えることを特徴とする送受信システム。
  8. 　送信回路および受信回路を備える送受信システムの制御方法であって、
    　前記受信回路は、前記送信回路にパケットの加工処理を指定する加工パターン情報を含む再送要求を送信し、
    　前記送信回路は、前記再送要求を受信した場合、バッファから再送対象パケットを読み出し、
    　前記送信回路は、前記再送対象パケットに対して前記加工パターン情報で指定される加工処理を行い、
    　前記送信回路は、加工処理された再送対象パケットを前記受信回路に出力し、　　
    　前記受信回路は、前記加工処理された再送対象パケットを受信し、
    　前記受信回路は、前記加工処理された再送対象パケットを加工処理前の状態に復元し、
    　前記受信回路は、前記送信回路から先に受信した初回パケットと復元された再送対象パケットとを組み合わせてパケットを構成する、
    　ことを特徴とする制御方法。
PCT/JP2011/067991 2011-08-05 2011-08-05 送信回路、受信回路、送受信システム、及び送受信システムの制御方法 WO2013021442A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2011/067991 WO2013021442A1 (ja) 2011-08-05 2011-08-05 送信回路、受信回路、送受信システム、及び送受信システムの制御方法
US14/169,716 US20140146830A1 (en) 2011-08-05 2014-01-31 Transmission circuit, reception circuit, transceiver system, and method for controlling the transceiver system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/067991 WO2013021442A1 (ja) 2011-08-05 2011-08-05 送信回路、受信回路、送受信システム、及び送受信システムの制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/169,716 Continuation US20140146830A1 (en) 2011-08-05 2014-01-31 Transmission circuit, reception circuit, transceiver system, and method for controlling the transceiver system

Publications (1)

Publication Number Publication Date
WO2013021442A1 true WO2013021442A1 (ja) 2013-02-14

Family

ID=47667995

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/067991 WO2013021442A1 (ja) 2011-08-05 2011-08-05 送信回路、受信回路、送受信システム、及び送受信システムの制御方法

Country Status (2)

Country Link
US (1) US20140146830A1 (ja)
WO (1) WO2013021442A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11044439B2 (en) * 2015-06-12 2021-06-22 Sony Corporation Signal processing apparatus, signal processing method, program, and signal transmission system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163960A (ja) * 2001-11-22 2003-06-06 Matsushita Electric Ind Co Ltd 無線通信システム及びデータ伝送方法
JP2003198502A (ja) * 2001-10-15 2003-07-11 Samsung Electronics Co Ltd 移動通信システムにおけるパケット再伝送のための送受信装置及び方法
WO2006070465A1 (ja) * 2004-12-28 2006-07-06 Fujitsu Limited 再送制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967897B2 (ja) * 1993-07-22 1999-10-25 エヌ・ティ・ティ移動通信網株式会社 自動再送要求データ伝送方法
JP2005033399A (ja) * 2003-07-10 2005-02-03 Fujitsu Ltd パケット送受信装置
JP4213660B2 (ja) * 2004-12-22 2009-01-21 株式会社東芝 無線通信システム及び無線送信機
JP2008113095A (ja) * 2006-10-27 2008-05-15 Fujitsu Ltd 通信方法、送信装置および受信装置
CN101621364B (zh) * 2008-06-30 2013-01-30 富士通株式会社 自动重传控制器和重传块重组装置
KR101690552B1 (ko) * 2009-12-30 2016-12-29 삼성전자주식회사 무선통신시스템에서 에러제어를 위한 데이터 생성 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198502A (ja) * 2001-10-15 2003-07-11 Samsung Electronics Co Ltd 移動通信システムにおけるパケット再伝送のための送受信装置及び方法
JP2003163960A (ja) * 2001-11-22 2003-06-06 Matsushita Electric Ind Co Ltd 無線通信システム及びデータ伝送方法
WO2006070465A1 (ja) * 2004-12-28 2006-07-06 Fujitsu Limited 再送制御装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIROYUKI ATARASHI ET AL.: "Partial Frequency ARQ System for Multi-Carrier Packet Communication", IEICE TRANS. COMMUN., vol. E78-B, no. 8, August 1995 (1995-08-01), pages 1197 - 1203 *

Also Published As

Publication number Publication date
US20140146830A1 (en) 2014-05-29

Similar Documents

Publication Publication Date Title
US6487690B1 (en) Forward error correction system for packet based real time media
JP3571918B2 (ja) 符号伝送方法、送信装置、受信装置および通信システム
US8386901B2 (en) Method, device and software application for transmitting data packets in a communication system
EP3602871B1 (en) System and technique for sliding window network coding-based packet generation
JP4611274B2 (ja) 無線ネットワークにおけるデータ伝送方法及び装置
US8948214B2 (en) Jitter buffer
JP5408981B2 (ja) 通信装置、及び通信方法、プログラム
EP2786538B1 (en) Lost real-time media packet recovery
JP4705678B2 (ja) データ伝送制御方法および送信装置
JP2003514486A (ja) マルチチャネル・ストップ・アンド・ウェイトａｒｑ通信のための方法および装置
US20100017685A1 (en) Adaptive error correction
JP2008005419A (ja) 情報処理装置および情報処理方法
EP3117546B1 (en) Low-delay packet erasure coding
US20240235728A1 (en) Multi-wire permuted forward error correction
EP2080271B1 (en) Method and apparatus for encoding and decoding data
JP2023157921A (ja) メディア内容に基づく自己適応システムコードｆｅｃ符号化および復号化方法、装置、システムおよび媒体
JP2009111653A (ja) 多重化データ通信方法、そのシステムおよびそのシステムを構成する多重化データ通信装置
WO2013021442A1 (ja) 送信回路、受信回路、送受信システム、及び送受信システムの制御方法
JPWO2013021442A1 (ja) 送信回路、受信回路、送受信システム、及び送受信システムの制御方法
WO2022105753A1 (zh) 网络数据编码传输方法及装置
JP2005323171A (ja) 送信装置、誤り訂正装置、ネットワーク接続装置およびパケット中継方法
JP6896988B2 (ja) 再送に起因してパケットに追加される遅延の表示
EP3411971B1 (en) Sequential ack/nack encoding
JP6666659B2 (ja) 送信機及び送受信機
JP4651026B2 (ja) 再送パケット選択装置、中継装置及びパケット伝送システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11870570

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013527765

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11870570

Country of ref document: EP

Kind code of ref document: A1