JP2008005419A - 情報処理装置および情報処理方法 - Google Patents
情報処理装置および情報処理方法 Download PDFInfo
- Publication number
- JP2008005419A JP2008005419A JP2006175483A JP2006175483A JP2008005419A JP 2008005419 A JP2008005419 A JP 2008005419A JP 2006175483 A JP2006175483 A JP 2006175483A JP 2006175483 A JP2006175483 A JP 2006175483A JP 2008005419 A JP2008005419 A JP 2008005419A
- Authority
- JP
- Japan
- Prior art keywords
- bit string
- information
- bit
- redundant
- information bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 34
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000001514 detection method Methods 0.000 claims abstract description 46
- 238000012937 correction Methods 0.000 claims abstract description 36
- 238000012546 transfer Methods 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 40
- 230000006870 function Effects 0.000 claims description 31
- 239000000872 buffer Substances 0.000 description 84
- 239000011159 matrix material Substances 0.000 description 43
- 238000012545 processing Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 208000011580 syndromic disease Diseases 0.000 description 13
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000004590 computer program Methods 0.000 description 4
- 230000005260 alpha ray Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0097—Relays
Abstract
【解決手段】誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理装置は、情報ビット列を取得する情報ビット列取得部と、情報ビット列に基づき、所定の符号を用いた符号化により、情報ビット列全体の誤り制御を実行可能な冗長ビット列を生成し、情報ビット列と冗長ビット列とを含む符号語を生成する符号化部と、を備える。符号化部は、冗長ビット列に含まれる少なくとも1つのビットのそれぞれが、情報ビット列を複数に分割した分割情報ビット列の1つに対するパリティビットとしても機能するように、冗長ビット列を生成する。
【選択図】図4
Description
誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理装置であって、
情報ビット列を取得する情報ビット列取得部と、
前記情報ビット列に基づき、所定の符号を用いた符号化により、前記情報ビット列全体の誤り制御を実行可能な冗長ビット列を生成し、前記情報ビット列と前記冗長ビット列とを含む符号語を生成する符号化部と、を備え、
前記符号化部は、前記冗長ビット列に含まれる少なくとも1つのビットのそれぞれが、前記情報ビット列を複数に分割した分割情報ビット列の1つに対するパリティビットとしても機能するように、前記冗長ビット列を生成する。
前記符号化部は、前記冗長ビット列に含まれる少なくとも(t+1)個のビットが前記分割情報ビット列のパリティビットとして機能するように、前記冗長ビット列を生成するとしてもよい。
前記符号語を、複数の連続する単位転送に分けて所定の転送先に転送する転送部を備え、
前記転送部は、前記分割情報ビット列と当該分割情報ビット列に対するパリティビットとして機能するビットとを1つの単位転送として転送するとしてもよい。
誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理装置であって、
情報ビット列と、所定の符号を用いた符号化により生成された前記情報ビット列全体の誤り制御を実行可能な冗長ビット列であって、前記情報ビット列を複数に分割した分割情報ビット列の少なくとも1つに対するパリティビットとしても機能するビットを有する冗長ビット列と、を含む符号語を取得する符号語取得部と、
前記符号語に基づき復号を行う復号部と、を備え、
前記復号部は、前記冗長ビット列に基づき前記情報ビット列全体における誤り制御を行うと共に、前記冗長ビット列の有するパリティビットとしても機能するビットに基づき前記分割情報ビット列における誤り検出を行う。
A.第1実施例:
B.第2実施例:
C.変形例:
図1は、本発明の第1実施例としてのネットワーク中継装置100の構成を概略的に示す説明図である。ネットワーク中継装置100は、ネットワーク上において、ホスト間で伝送される情報(データ)の中継を行う装置である。本実施例のネットワーク中継装置100は、「フレーム」または「フレームデータ」と呼ばれるデータをOSI参照モデルにおける第3層(レイヤ3)で中継する、いわゆる「スイッチ」である。
p=PiT (1)
p0=P1,1×i0+P1,2×i1+・・・+P1,134×i133 (2)
ただし、加算記号「+」は、排他的論理和を表す。
情報ビット列iの第0要素i0から第34要素i34までの35ビットのビット列により構成された分割情報ビット列と、当該分割情報ビット列に対するパリティビットとして機能する冗長ビット列pの第7要素p7と、の合計36ビットのデータが転送される。第2単位転送および第3単位転送についても同様に、35ビットの分割情報ビット列と、当該分割情報ビット列に対するパリティビットとしての冗長ビット列pの1つの要素とが転送される。最後に、第4単位転送として、情報ビット列iの残りの要素(第105要素i105から第133要素i133までの29ビットの分割情報ビット列)と、冗長ビット列pの残りの要素(第0要素p0から第6要素p6までの7ビットのビット列)と、の合計36ビットのデータが転送される。
s=HyT (3)
図9は、本発明の第2実施例としてのネットワーク中継装置100aの構成を概略的に示す説明図である。第2実施例のネットワーク中継装置100aは、ネットワークインタフェース140aが、2つのフレームバッファ220(FBxおよびFBy)を有している点が、図1に示した第1実施例におけるネットワーク中継装置100と異なっている。ネットワーク中継装置100aのその他の構成は、第1実施例におけるネットワーク中継装置100と同様である。
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
上記各実施例のネットワーク中継装置100の構成は、あくまで一例であり、ネットワーク中継装置100の構成を他の構成とすることも可能である。また、本発明は、ネットワーク中継装置100におけるデータ伝送に限らず、誤り制御を伴うデータ伝送一般に適用可能である。
上記各実施例における情報ビット列iおよび冗長ビット列pの構成、符号化の方法、冗長ビット生成行列Pおよび検査行列Hの構成、データ伝送の態様等は、あくまで一例であり、これらの構成および対応は、種々変形可能である。例えば、上記各実施例では、1ビット誤り訂正・2ビット誤り検出可能な符号を採用しているが、誤り訂正・検出能力のより高い符号を採用してもよい。具体的には、t(tは1以上の整数)重誤り検出可能な符号を採用する場合には、ECC用データが、(t+1)個以上の分割情報ビット列に対するパリティビットを含むように符号化を行えばよい。
上記各実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。
110...主制御部
120...内部メモリ
130...ルーティング処理部
140...ネットワークインタフェース
150...バス
210...フレームバッファコントローラ
212...ECC処理部
214...符号化部
216...復号部
218...バス
220...フレームバッファ
230...ポート
310...リンク
Claims (9)
- 誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理装置であって、
情報ビット列を取得する情報ビット列取得部と、
前記情報ビット列に基づき、所定の符号を用いた符号化により、前記情報ビット列全体の誤り制御を実行可能な冗長ビット列を生成し、前記情報ビット列と前記冗長ビット列とを含む符号語を生成する符号化部と、を備え、
前記符号化部は、前記冗長ビット列に含まれる少なくとも1つのビットのそれぞれが、前記情報ビット列を複数に分割した分割情報ビット列の1つに対するパリティビットとしても機能するように、前記冗長ビット列を生成する、情報処理装置。 - 請求項1記載の情報処理装置であって、
前記所定の符号は、t(tは1以上の整数)重誤りを検出可能な符号であり、
前記符号化部は、前記冗長ビット列に含まれる少なくとも(t+1)個のビットが前記分割情報ビット列のパリティビットとして機能するように、前記冗長ビット列を生成する、情報処理装置。 - 請求項1または請求項2のいずれかに記載の情報処理装置であって、さらに、
前記符号語を、複数の連続する単位転送に分けて所定の転送先に転送する転送部を備え、
前記転送部は、前記分割情報ビット列と当該分割情報ビット列に対するパリティビットとして機能するビットとを1つの単位転送として転送する、情報処理装置。 - 請求項3記載の情報処理装置であって、
前記転送部は、前記符号語を、複数の転送先に分けて転送する、情報処理装置。 - 誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理装置であって、
情報ビット列と、所定の符号を用いた符号化により生成された前記情報ビット列全体の誤り制御を実行可能な冗長ビット列であって、前記情報ビット列を複数に分割した分割情報ビット列の少なくとも1つに対するパリティビットとしても機能するビットを有する冗長ビット列と、を含む符号語を取得する符号語取得部と、
前記符号語に基づき復号を行う復号部と、を備え、
前記復号部は、前記冗長ビット列に基づき前記情報ビット列全体における誤り制御を行うと共に、前記冗長ビット列の有するパリティビットとしても機能するビットに基づき前記分割情報ビット列における誤り検出を行う、情報処理装置。 - 誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理方法であって、
(a)情報ビット列を取得する工程と、
(b)前記情報ビット列に基づき、所定の符号を用いた符号化により、前記情報ビット列全体の誤り制御を実行可能な冗長ビット列を生成し、前記情報ビット列と前記冗長ビット列とを含む符号語を生成する工程と、を備え、
前記工程(b)は、前記冗長ビット列に含まれる少なくとも1つのビットのそれぞれが、前記情報ビット列を複数に分割した分割情報ビット列の1つに対するパリティビットとしても機能するように、前記冗長ビット列を生成する工程である、情報処理方法。 - 誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理方法であって、
(a)情報ビット列と、所定の符号を用いた符号化により生成された前記情報ビット列全体の誤り制御を実行可能な冗長ビット列であって、前記情報ビット列を複数に分割した分割情報ビット列の少なくとも1つに対するパリティビットとしても機能するビットを有する冗長ビット列と、を含む符号語を取得する工程と、
(b)前記符号語に基づき復号を行う工程と、を備え、
前記工程(b)は、前記冗長ビット列に基づき前記情報ビット列全体における誤り制御を行うと共に、前記冗長ビット列の有するパリティビットとしても機能するビットに基づき前記分割情報ビット列における誤り検出を行う工程である、情報処理方法。 - 誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理プログラムであって、
情報ビット列を取得する情報ビット列取得機能と、
前記情報ビット列に基づき、所定の符号を用いた符号化により、前記情報ビット列全体の誤り制御を実行可能な冗長ビット列を生成し、前記情報ビット列と前記冗長ビット列とを含む符号語を生成する符号化機能と、を、コンピュータに実現させることを特徴とし、
前記符号化機能は、前記冗長ビット列に含まれる少なくとも1つのビットのそれぞれが、前記情報ビット列を複数に分割した分割情報ビット列の1つに対するパリティビットとしても機能するように、前記冗長ビット列を生成する機能である、情報処理プログラム。 - 誤り検出と誤り訂正との少なくとも一方を行う誤り制御を実現するための情報処理プログラムであって、
情報ビット列と、所定の符号を用いた符号化により生成された前記情報ビット列全体の誤り制御を実行可能な冗長ビット列であって、前記情報ビット列を複数に分割した分割情報ビット列の少なくとも1つに対するパリティビットとしても機能するビットを有する冗長ビット列と、を含む符号語を取得する符号語取得機能と、
前記符号語に基づき復号を行う復号機能と、を、コンピュータに実現させることを特徴とし、
前記復号機能は、前記冗長ビット列に基づき前記情報ビット列全体における誤り制御を行うと共に、前記冗長ビット列の有するパリティビットとしても機能するビットに基づき前記分割情報ビット列における誤り検出を行う機能である、情報処理プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006175483A JP4648255B2 (ja) | 2006-06-26 | 2006-06-26 | 情報処理装置および情報処理方法 |
US11/677,216 US8527834B2 (en) | 2006-06-26 | 2007-02-21 | Information processing device and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006175483A JP4648255B2 (ja) | 2006-06-26 | 2006-06-26 | 情報処理装置および情報処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010254383A Division JP4829376B2 (ja) | 2010-11-15 | 2010-11-15 | 情報処理装置および情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008005419A true JP2008005419A (ja) | 2008-01-10 |
JP4648255B2 JP4648255B2 (ja) | 2011-03-09 |
Family
ID=38874838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006175483A Active JP4648255B2 (ja) | 2006-06-26 | 2006-06-26 | 情報処理装置および情報処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8527834B2 (ja) |
JP (1) | JP4648255B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011093870A1 (en) * | 2010-01-29 | 2011-08-04 | Hewlett Packard Development Company, L.P. | Parallel test payload |
JP2013511237A (ja) * | 2009-11-18 | 2013-03-28 | サムスン エレクトロニクス カンパニー リミテッド | 通信システムにおけるデータ送受信方法及び装置 |
US8510624B2 (en) | 2009-03-10 | 2013-08-13 | Samsung Electronics Co., Ltd. | Data processing system with concatenated encoding and decoding structure |
US8707125B2 (en) | 2009-11-18 | 2014-04-22 | Samsung Electronics Co., Ltd | Method and apparatus for transmitting and receiving data in a communication system |
JP6090489B1 (ja) * | 2016-03-01 | 2017-03-08 | 日本電気株式会社 | エラー検知装置、記憶装置およびエラー訂正方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008146261A2 (en) * | 2007-05-31 | 2008-12-04 | Nokia Corporation | Distributed iterative decoding for co-operative diversity |
US8677226B2 (en) * | 2009-05-04 | 2014-03-18 | Ikanos Communications, Inc. | Systems and methods for retransmission return channel error detection |
US20150071021A1 (en) * | 2013-09-11 | 2015-03-12 | Oracle International Corporation | Accessing independently addressable memory chips |
WO2015153478A1 (en) * | 2014-04-01 | 2015-10-08 | Lattice Semiconductor Corporation | Orthogonal data organization for error detection and correction in serial video interfaces |
US20150326884A1 (en) * | 2014-05-12 | 2015-11-12 | Silicon Image, Inc. | Error Detection and Mitigation in Video Channels |
JP2019205067A (ja) * | 2018-05-23 | 2019-11-28 | 日本電信電話株式会社 | 信号処理装置及び信号処理方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01263736A (ja) * | 1988-04-14 | 1989-10-20 | Nec Corp | 誤り訂正回路 |
JPH0837464A (ja) * | 1994-07-25 | 1996-02-06 | Nippondenso Co Ltd | エラーチェックコード生成装置およびエラーチェック装置 |
JPH10276099A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | 誤り訂正符号及び誤り検出符号の復号器並びにその復号方法 |
JPH11298448A (ja) * | 1998-04-09 | 1999-10-29 | Oki System Kaihatsu Tokai:Kk | 誤り訂正符号生成方法および誤り訂正処理方法ならびに音声符号化装置および音声復号化装置 |
JP2001005736A (ja) * | 1999-05-18 | 2001-01-12 | Hewlett Packard Co <Hp> | メモリ誤り訂正装置 |
JP2001249854A (ja) * | 2000-02-04 | 2001-09-14 | Hewlett Packard Co <Hp> | メモリ設計のための共有式誤り訂正 |
WO2003090362A1 (fr) * | 2002-04-22 | 2003-10-30 | Fujitsu Limited | Codeur et decodeur de detection d'erreur, et diviseur |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4769818A (en) * | 1984-05-30 | 1988-09-06 | Canadian Patents And Development Limited-Societe Canadienne Des Brevets Et D'exploitation Limitee | Method and apparatus for coding digital data to permit correction of one or two incorrect data packets (bytes) |
US5485474A (en) * | 1988-02-25 | 1996-01-16 | The President And Fellows Of Harvard College | Scheme for information dispersal and reconstruction |
JPH05197580A (ja) | 1992-01-21 | 1993-08-06 | Nec Ibaraki Ltd | 2ビット誤り訂正回路 |
US5740188A (en) * | 1996-05-29 | 1998-04-14 | Compaq Computer Corporation | Error checking and correcting for burst DRAM devices |
US6304992B1 (en) * | 1998-09-24 | 2001-10-16 | Sun Microsystems, Inc. | Technique for correcting single-bit errors in caches with sub-block parity bits |
US6675344B1 (en) * | 2000-05-01 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Multiple ECC schemes to improve bandwidth |
US6622217B2 (en) * | 2000-06-10 | 2003-09-16 | Hewlett-Packard Development Company, L.P. | Cache coherence protocol engine system and method for processing memory transaction in distinct address subsets during interleaved time periods in a multiprocessor system |
US6622225B1 (en) * | 2000-08-31 | 2003-09-16 | Hewlett-Packard Development Company, L.P. | System for minimizing memory bank conflicts in a computer system |
US6567900B1 (en) * | 2000-08-31 | 2003-05-20 | Hewlett-Packard Development Company, L.P. | Efficient address interleaving with simultaneous multiple locality options |
US7028248B2 (en) * | 2001-02-28 | 2006-04-11 | International Business Machines Corporation | Multi-cycle symbol level error correction and memory system |
US6920601B1 (en) * | 2002-04-08 | 2005-07-19 | Sanera Systems Inc. | Error correction for data communication |
US6677864B2 (en) * | 2002-04-18 | 2004-01-13 | Telefonaktiebolaget L.M. Ericsson | Method for multicast over wireless networks |
US8185697B1 (en) * | 2005-01-07 | 2012-05-22 | Hewlett-Packard Development Company, L.P. | Methods and systems for coherence protocol tuning |
US7721178B2 (en) * | 2006-06-01 | 2010-05-18 | International Business Machines Corporation | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code |
-
2006
- 2006-06-26 JP JP2006175483A patent/JP4648255B2/ja active Active
-
2007
- 2007-02-21 US US11/677,216 patent/US8527834B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01263736A (ja) * | 1988-04-14 | 1989-10-20 | Nec Corp | 誤り訂正回路 |
JPH0837464A (ja) * | 1994-07-25 | 1996-02-06 | Nippondenso Co Ltd | エラーチェックコード生成装置およびエラーチェック装置 |
JPH10276099A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | 誤り訂正符号及び誤り検出符号の復号器並びにその復号方法 |
JPH11298448A (ja) * | 1998-04-09 | 1999-10-29 | Oki System Kaihatsu Tokai:Kk | 誤り訂正符号生成方法および誤り訂正処理方法ならびに音声符号化装置および音声復号化装置 |
JP2001005736A (ja) * | 1999-05-18 | 2001-01-12 | Hewlett Packard Co <Hp> | メモリ誤り訂正装置 |
JP2001249854A (ja) * | 2000-02-04 | 2001-09-14 | Hewlett Packard Co <Hp> | メモリ設計のための共有式誤り訂正 |
WO2003090362A1 (fr) * | 2002-04-22 | 2003-10-30 | Fujitsu Limited | Codeur et decodeur de detection d'erreur, et diviseur |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8510624B2 (en) | 2009-03-10 | 2013-08-13 | Samsung Electronics Co., Ltd. | Data processing system with concatenated encoding and decoding structure |
JP2013511237A (ja) * | 2009-11-18 | 2013-03-28 | サムスン エレクトロニクス カンパニー リミテッド | 通信システムにおけるデータ送受信方法及び装置 |
US8707125B2 (en) | 2009-11-18 | 2014-04-22 | Samsung Electronics Co., Ltd | Method and apparatus for transmitting and receiving data in a communication system |
US9154341B2 (en) | 2009-11-18 | 2015-10-06 | Samsung Electronics Co., Ltd. | Method and apparatus for transmitting and receiving data in a communication system |
US10038576B2 (en) | 2009-11-18 | 2018-07-31 | Samsung Electronics Co., Ltd. | Method and apparatus for transmitting and receiving data in a communication system |
US10425258B2 (en) | 2009-11-18 | 2019-09-24 | Samsung Electronics Co., Ltd | Method and apparatus for transmitting and receiving data in a communication system |
WO2011093870A1 (en) * | 2010-01-29 | 2011-08-04 | Hewlett Packard Development Company, L.P. | Parallel test payload |
JP6090489B1 (ja) * | 2016-03-01 | 2017-03-08 | 日本電気株式会社 | エラー検知装置、記憶装置およびエラー訂正方法 |
US10423488B2 (en) | 2016-03-01 | 2019-09-24 | Nec Corporation | Error detection device, storage apparatus and error correction method |
Also Published As
Publication number | Publication date |
---|---|
US8527834B2 (en) | 2013-09-03 |
US20070300126A1 (en) | 2007-12-27 |
JP4648255B2 (ja) | 2011-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4648255B2 (ja) | 情報処理装置および情報処理方法 | |
JP4009895B2 (ja) | 損失パケットのバーストを訂正するための低遅延通信路符号 | |
US6041430A (en) | Error detection and correction code for data and check code fields | |
US20070283223A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with all checkbits transferred last | |
JP3745709B2 (ja) | 符号化装置、復号化装置、符号化方法、復号化方法、プログラム、プログラム記録媒体、及びデータ記録媒体 | |
US8910012B2 (en) | Block-interleaved and error correction code (ECC)-encoded sub data set (SDS) format | |
US8117526B2 (en) | Apparatus and method for generating a transmit signal and apparatus and method for extracting an original message from a received signal | |
JP3272903B2 (ja) | 誤り訂正検出回路と半導体記憶装置 | |
JPH11508712A (ja) | ディスクドライブバッファ内のデータを保護するための方法および装置 | |
US7721178B2 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code | |
JP4790790B2 (ja) | 誤り検出訂正回路及び半導体メモリ | |
US9548761B2 (en) | Coding and decoding of error correcting codes | |
JP2016127369A (ja) | 復号化装置、プログラム及び情報伝送システム | |
US9252815B2 (en) | Extension of product codes with applications to tape and parallel channels | |
BRPI0801767A2 (pt) | método de codificação e/ou decodificação multidimensional e sistema compreendendo tal método | |
US20070283207A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus timing improvements | |
US6460157B1 (en) | Method system and program products for error correction code conversion | |
JP4829376B2 (ja) | 情報処理装置および情報処理方法 | |
JP2005086683A (ja) | 誤り復号回路、データバス制御方法、及びデータバスシステム | |
JP5194747B2 (ja) | データ伝送装置、データ送信装置、データ受信装置及びデータ伝送システム | |
US9400715B1 (en) | System and method for interconnecting storage elements | |
JP2006323434A (ja) | データ処理装置及びそのメモリ訂正方法 | |
KR102109589B1 (ko) | 고속직렬인터페이스용 송수신 오류 정정기법이 포함된 오버헤드최소화 코딩 기법과 하드웨어 구현 방법 | |
US20070283208A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features | |
JP2005057741A (ja) | インラインワイヤ誤り訂正 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4648255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |