WO2013014881A1 - 電力分配回路 - Google Patents

電力分配回路 Download PDF

Info

Publication number
WO2013014881A1
WO2013014881A1 PCT/JP2012/004568 JP2012004568W WO2013014881A1 WO 2013014881 A1 WO2013014881 A1 WO 2013014881A1 JP 2012004568 W JP2012004568 W JP 2012004568W WO 2013014881 A1 WO2013014881 A1 WO 2013014881A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
differential
circuit
output
power distribution
Prior art date
Application number
PCT/JP2012/004568
Other languages
English (en)
French (fr)
Inventor
泰司 秋月
佐藤　潤二
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN201280021258.9A priority Critical patent/CN103503313B/zh
Priority to US14/125,438 priority patent/US9543760B2/en
Publication of WO2013014881A1 publication Critical patent/WO2013014881A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance

Definitions

  • the present invention relates to a power distribution circuit that inputs a differential input signal and outputs a pair of differential output signals.
  • Patent Document 1 a circuit for reducing an error between differential output signals generated in unbalanced balanced conversion has been known (see, for example, Patent Document 1).
  • the present inventors examined a power distribution circuit for reducing an error between differential outputs generated in unbalanced and balanced conversion. However, even if a conventional power distribution circuit is used, it is difficult to obtain a power distribution circuit that can sufficiently cope with a reduction in errors between differential outputs.
  • the present disclosure provides a power distribution circuit that can further improve the reduction of errors between differential outputs that occur in unbalanced and balanced conversion.
  • the present invention is a power distribution circuit that inputs a pair of differential input signals and outputs a pair of differential output signals, and inputs a positive phase signal of the pair of differential input signals to perform differential operation.
  • a first unbalanced / balanced conversion circuit for outputting a signal;
  • a second unbalanced / balanced conversion circuit for inputting a negative phase signal of the pair of differential input signals and outputting a differential signal;
  • An adder circuit that adds the two pairs of differential signals output from each second unbalanced balanced conversion circuit for each of the positive phase signal and the negative phase signal and outputs the pair of differential output signals; Is provided.
  • the present invention when outputting a pair of differential output signals, it is possible to reduce circuit errors between differential output signals without increasing the circuit scale and current consumption and without degrading the radio performance. .
  • FIG. 1 is a circuit configuration diagram showing a configuration of a power distribution circuit according to a first embodiment.
  • A The figure which showed the unbalanced input signal input into an ideal transformer in a real imaginary coordinate
  • B The figure which showed each phase of the positive phase signal and negative phase signal of a differential input signal input into an ideal transformer
  • C The figure which showed each phase of the positive phase signal and negative phase signal which are the output signals from one transformer
  • E Each phase of the positive phase signal and negative phase signals which are the output signals from the other transformer
  • E The figure which showed each phase of the positive phase signal of the differential output signal which is an output signal from an addition circuit, and a negative phase signal
  • A The figure which shows an example of a structure of an addition circuit
  • (b) The figure which shows another example of a structure of an addition circuit
  • the circuit block diagram which shows the structure of the power distribution circuit in 2nd Embodiment
  • A The figure which showed the unbalanced input signal input into an ideal transformer in a real imaginary coordinate
  • B The figure which showed
  • the power distribution circuit of the present embodiment is applicable to a radio circuit that receives signals in the frequency bands of millimeter waves and microwaves via an antenna, for example.
  • FIG. 10 is a circuit configuration diagram showing a configuration of a differential amplifier circuit using a conventional general unbalanced / balanced conversion circuit.
  • the differential amplifier circuit includes a first-stage amplifier AMP11, next-stage amplifiers AMP12A and 12B connected in parallel, and a transformer 20, respectively.
  • the differential amplifier circuit amplifies the unbalanced input signal by an amplifier using the first stage amplifier AMP11 and the next stage amplifiers AMP12A and AMP12B. Further, the differential amplifier circuit amplifies the unbalanced input signal, converts the output signal of the amplifier into a differential output signal (balanced output signal) using the transformer 20 for unbalanced balanced conversion, and outputs the differential output signal. .
  • FIG. 11A is an explanatory diagram for explaining an error between differential output signals based on the transformer 20 in the conventional differential amplifier circuit.
  • FIG. 11B is an explanatory diagram for illustrating the input signal amplitude Vin.
  • FIG. 11C is an explanatory diagram for illustrating the output signal amplitudes Voutp and Voutn and the phases ⁇ 1 and ⁇ 2.
  • the differential output signal of the transformer 20 is expressed by Equation (1).
  • the parameter k is a coupling coefficient (k ⁇ 1) between the input signal amplitude Vin and the output signal amplitude Voutn
  • the parameter ⁇ is a gain error ( ⁇ ⁇ 1) between the output signal amplitudes Voutp and Voutn.
  • the parameter ⁇ 1 is a phase from the reference phase 0 ° [degrees] of the output signal amplitude Voutp
  • the parameter ⁇ 2 is an inverted phase corresponding to the opposite phase of the reference phase 0 ° [degrees] of the output signal amplitude Voutn. It is a phase from 180 ° [degree].
  • a differential output signal of an ideal transformer (hereinafter referred to as “ideal transformer”)
  • Voutp the gain difference between the input and output signals
  • This circuit characteristic occurs as an error of the differential output signal of FIG.
  • this circuit characteristic is not satisfied in a wireless communication standard (for example, WiGig) that requires high accuracy, for example, in which a gain error ⁇ ⁇ 1 dB and a phase error ⁇ ⁇ 5 ° are specified. Will occur.
  • FIG. 12A is a circuit configuration diagram showing a configuration of a variable power distributor for reducing an error between differential output signals generated in the conventional unbalanced balanced conversion.
  • 12A includes a hybrid circuit (HYB) 106, two amplifiers 101, two variable gain circuits 107, two variable phase circuits 108, and a hybrid circuit 109.
  • HYB hybrid circuit
  • the hybrid circuit 106 distributes the unbalanced signal input to the variable power distributor into two, and outputs the phase shifted.
  • the two amplifiers 101 amplify the two output signals from the hybrid circuit (HYB) 106.
  • the two variable gain circuits 107 adjust the gain of the output signal from each amplifier 101 connected thereto.
  • the two variable phase circuits 108 adjust the phase of the output signal from each variable gain circuit 107 connected thereto.
  • the hybrid circuit 109 adds the two output signals output from the two variable phase circuits 108 again.
  • the variable power distributor outputs two output signals that are balanced and converted by the addition of the hybrid circuit 109.
  • variable power distributor is configured to further include an error detection circuit 110 and an error control circuit 111.
  • the error detection circuit 110 detects a phase and gain error between two output signals that are balanced and converted by the addition of the hybrid circuit 109.
  • the error control circuit 111 adjusts the gain and phase in the variable gain circuit 107 and the variable phase circuit 108 according to the detection result of the error detection circuit 110.
  • the two output signals output from the hybrid circuit 109 are corrected by feeding back error components in the variable gain circuit 107 and the variable phase circuit 108 in order to eliminate gain and phase errors.
  • the variable power distributor can obtain an output signal with reduced gain and phase errors.
  • FIG. 12B is a circuit configuration diagram showing a configuration of a balanced conversion circuit for reducing an error between differential output signals generated in the conventional unbalanced balanced conversion.
  • the balance conversion circuit includes an amplifier 205 and two emitter follower circuits 209.
  • the amplifier 205 converts the input unbalanced input signal into a differential signal and outputs it.
  • the two emitter follower circuits 209 have different load resistances that can adjust the differential signal output from the amplifier 205, and amplify and output the differential signals output from the amplifier 205, respectively.
  • the balance conversion circuit can adjust the amplitude error of the differential output signal generated between the transistors provided in the output stage of the amplifier 205 by adjusting the resistance values of the load resistors provided in the two emitter follower circuits 209. .
  • the resistance value of the load resistance is adjusted, the parasitic capacitance value inherent in the load resistance also changes. Therefore, the phase can be adjusted by changing the parasitic capacitance value.
  • the balance conversion circuit can adjust the amplitude and phase between the differential output signals output from the two emitter follower circuits 209 to obtain an output with reduced errors.
  • variable power distributor of Patent Document 1 has the following problems. That is, in the method of adjusting each gain and phase error between two differential output signals, a circuit as shown in FIG. Specifically, an error detection circuit for detecting an error between two differential output signals and an error control circuit for controlling the variable gain circuit and the variable phase circuit by feeding back the detected error are required. It becomes. For this reason, in the variable power distributor of Patent Document 1 described above, the circuit scale and current consumption have increased.
  • an error detection circuit for detecting an error between the differential output signals can be omitted as compared with the circuit configuration of the variable power distributor shown in FIG. .
  • a gain and phase adjustment circuit for adjusting the error between the differential output signals is added to the output terminal of the differential output signal, and initial adjustment is performed in advance to reduce the error between the differential output signals. Need to be kept.
  • the differential output signal is adjusted by increasing or decreasing the resistance value of the load resistor, there is a problem that, for example, the gain characteristic or the saturation characteristic is deteriorated as the wireless performance of the amplifier by adding the resistor.
  • the present disclosure provides a difference between input of a pair of differential input signals and output of a pair of differential output signals without increasing the circuit scale and current consumption and without degrading radio performance.
  • An object of the present invention is to provide a power distribution circuit that reduces circuit errors between dynamic output signals.
  • FIG. 1 is a circuit configuration diagram showing the configuration of the power distribution circuit 10 in the first embodiment.
  • the power distribution circuit 10 adds the differential signals output from the transformers 2A and 2B and the transformers 2A and 2B to which a balanced input signal (differential input signal) is input, and outputs a balanced output signal (differential output signal). Is included.
  • the transformers 2A and 2B are shown as examples of the first unbalanced and balanced conversion circuit and the second unbalanced and balanced conversion circuit, respectively. Unbalance-balance conversion is performed to obtain a differential signal.
  • the coupling coefficient of the transformers 2A and 2B is represented as a parameter k, the gain error as a parameter ⁇ , and the phase error as a parameter ⁇ .
  • the transformer is not an ideal transformer will be described later.
  • the phase of the positive phase signal of the differential input signal input to the transformer 2A is ⁇ 1
  • the phase of the negative phase signal of the differential input signal input to the transformer 2B is ⁇ 2 ⁇ 180 ° ( ⁇ 1 ⁇ ⁇ 2).
  • the coupling coefficient k 1.
  • FIG. 2 (a) is a diagram showing unbalanced input signals input to ideal transformers (transformers 2A and 2B) in real imaginary coordinates.
  • FIG. 2B is a diagram illustrating the phases of the positive phase signal and the negative phase signal of the differential input signal input to the ideal transformer (transformers 2A and 2B).
  • FIG. 2C is a diagram showing the phases of the positive phase signal and the negative phase signal that are output signals from one transformer 2A.
  • FIG. 2D is a diagram showing the phases of the positive phase signal and the negative phase signal that are output signals from the other transformer 2B.
  • FIG. 2E is a diagram illustrating the phases of the positive phase signal and the negative phase signal of the differential output signal that is the output signal from the adder circuit 3.
  • an unbalanced input signal (differential input signal, Vin) is set as a vector on the real axis when expressed in real imaginary coordinates
  • a positive phase signal ( The phase of Vout1p) is expressed as ⁇ 1
  • the phase of the negative phase signal (Vout1n) of the differential input signal is expressed as ⁇ 2 ⁇ 180 ° (see FIG. 2B).
  • the phase shift amount between input and output signals by the ideal transformer can be expressed as ⁇ 90 °. That is, the output signal (Vout2Ap, Vout2An) of the positive phase signal Vout1p of the differential input signal is a differential of the phase ⁇ 1 + 90 ° of the positive phase signal (Vout2Ap) and the phase ⁇ 1-90 ° of the negative phase signal (Vout2An). It is output as an output signal (see FIG. 2C).
  • the output signal (Vout2Bp, Vout2Bn) of the reverse phase signal Vout1n of the differential input signal is the difference between the phase ⁇ 2 + 90 ° of the positive phase signal (Vout2Bp) and the phase ⁇ 2-90 ° of the negative phase signal (Vout2Bn). It is output as a dynamic output signal (see FIG. 2D).
  • the adder circuit 3 adds a total of two pairs of differential signals output from the transformers 2A and 2B to in-phase component differential signals having the same vector direction, and synthesizes them into a pair of differential output signals. Specifically, the adding circuit 3 adds the positive phase signal (Vout2Ap) from the transformer 2A and the positive phase signal (Vout2Bp) from the transformer 2B to obtain a differential output signal (Voutp), and further from the transformer 2B. The negative phase signal (Vout2An) and the negative phase signal (Vout2Bn) from the transformer 2B are added to obtain a differential output signal (Voutn).
  • the phase of the positive phase signal (Voutp) output from the adder circuit 3 is ( ⁇ 1 + ⁇ 2) / 2 + 90 °.
  • the phase of the negative phase signal (Voutn) output from the adder circuit 3 is ( ⁇ 1 + ⁇ 2) / 2 ⁇ 90 °.
  • the phase error ⁇ which is an error in the opposing angle between the pair of differential output signals (Voutp, Voutn) output from the adder circuit 3, is expressed by Equation (2). 0 (zero).
  • the power distribution circuit 10 of this embodiment obtains a pair of differential output signals output from the adder circuit 3 as differential output signals in which the phase errors ( ⁇ 1 ⁇ 2) generated in the transformers 2A and 2B are corrected. be able to.
  • FIG. 3A is a diagram illustrating an example of the configuration of the adder circuit 3.
  • the adder circuit 3 generates two pairs of differential input signals (first differential input signal and second differential input signal) that are output signals from the transformers 2A and 2B.
  • a differential input signal of in-phase components is added to output a pair of differential output signals.
  • the adder circuit 3 when the adder circuit 3 is configured using the transmission line 8, the adder circuit 3 has two in-phase components (for example, a positive phase signal Vout2Ap and a positive phase signal Vout2Bp, and reverse).
  • the differential input signals of the phase signal Vout2An and the negative phase signal Vout2Bn) are coupled (added) in the transmission line 8 having the same length.
  • the adder circuit 3 easily obtains a pair of differential output signals (for example, Voutp and Voutn) by taking out a pair of differential output signals coupled (added) from the midpoint of the transmission line 8. Can do.
  • the adder circuit 3 is configured using the transmission line 8 of FIG. 3A, the accuracy of the active circuit compared to the case where a transistor is used as an active element when manufactured by wiring on the device process, for example. And the addition circuit 3 with less variation can be manufactured.
  • the addition circuit 3 when the addition circuit 3 is configured using the transmission line 8 so as to face the differential output signals in the diagonal direction (different phase components) output from the transformers 2A and 2B.
  • the adder circuit 3 can be easily realized by connecting a transmission line 8 having a short length between two differential output signals. Thereby, the error between the single differential output signals of the addition circuit 3 can be reduced. Therefore, the phase error of the differential output signal of the differential output signals (Voutp, Voutn) output from the adder circuit 3 can be reduced.
  • the positive phase signal and the negative phase signal of the differential input signal are converted into two pairs of differential output signals each having a phase error by unbalanced and balanced conversion of the transformers 2A and 2B. Then, the two pairs of differential output signals are combined into a pair of differential output signals in the adder circuit 3.
  • the power distribution circuit 10 averages the errors of the two pairs of differential signals output from the transformers 2A and 2B for each of the positive phase signal and the negative phase signal, and outputs the pair of differential signals output from the adder circuit 3. Circuit errors (phase errors) between output signals can be reduced.
  • the power distribution circuit 10 can be obtained with a simple circuit configuration without adding an error detection circuit between differential output signals and an error correction circuit of a variable gain and variable phase circuit to increase the circuit scale and current consumption.
  • the error between the dynamic output signals can be reduced. That is, the power distribution circuit 10 can reduce circuit errors between the differential output signals without increasing the circuit scale and current consumption and without degrading the radio performance when outputting the differential output signals.
  • FIG. 4 is a circuit configuration diagram showing the configuration of the power distribution circuit 10A in the second embodiment.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
  • the power distribution circuit 10A of the second embodiment performs unbalanced conversion of the unbalanced input signal (single-ended signal) amplified by the amplifier AMP1 in the transformer 1.
  • the circuit further includes a circuit for amplifying the obtained differential signal as a pair of differential input signals.
  • the power distribution circuit 10A includes an amplifier AMP1, a transformer 1, amplifiers AMP2A and 2B, transformers 2A and 2B, and an adder circuit 3.
  • the amplifier AMP1 amplifies the unbalanced input signal (single end signal) input to the power distribution circuit 10A.
  • the amplifiers AMP2A and AMP2B are shown as examples of the first amplifier and the second amplifier, respectively, and amplify the positive phase signal or the negative phase signal of the differential signal output from the transformer 1, respectively.
  • the signals amplified by the amplifiers AMP1, AMP2A, 2B are amplified and output as unbalanced signals when the input signal is an unbalanced signal.
  • the transformer 1 as a third unbalanced / balanced conversion circuit unbalanced / converted the unbalanced signal amplified by the amplifier AMP1 and outputs a differential signal.
  • the transformer 1 has input / output characteristics as shown in the above formula (1) (see FIG. 11)
  • the wiring between the differential output signals is not completely symmetrical, and thus a phase error occurs between the differential output signals.
  • phase error ( ⁇ 1 ⁇ 2) generated between the differential signals that are output signals from the transformer 1 is the same as the phase error between the differential input signals described in the first embodiment. Therefore, as in the first embodiment, the power distribution circuit 10A according to the present embodiment uses a pair of differentials with improved phase error between the differential output signals as the differential output signals output from the adder circuit 3. An output signal can be obtained.
  • each amplifier AMP1, AMP2A, AMP2B is multiplied by 1
  • the phase error of the transformers 2A, 2B is the same for each transformer 2A, 2B.
  • the gain error ⁇ 1 times
  • the phase of the positive phase signal of the differential output signal from the transformer 2A is the parameter ⁇ 3
  • the phase of the negative phase signal of the differential output signal from the transformer 2A is ⁇ 4 ⁇ 180 ° ( ⁇ 3 ⁇ ⁇ 4).
  • the coupling coefficient k 1.
  • FIG. 5A is a diagram showing unbalanced input signals input to the ideal transformer (transformer 1) in real imaginary coordinates.
  • FIG. 5B is a diagram illustrating the phases of the positive-phase signal and the negative-phase signal of the differential signal output from the ideal transformer (transformer 1).
  • FIG. 5C is a diagram showing the phases of the positive phase signal and the negative phase signal that are output signals from one transformer 2A.
  • FIG. 5D is a diagram showing the phases of the positive phase signal and the negative phase signal that are output signals from the other transformer 2B.
  • FIG. 5E is a diagram illustrating the phases of the positive phase signal and the negative phase signal of the differential output signal that is the output signal from the adder circuit 3.
  • the transformer 2A receives the positive phase signal (Vout1p) of the differential signal from the transformer 1, performs unbalanced balance conversion, and outputs a positive phase signal (Vout2Ap) and a negative phase signal (Vout2An) (FIG. 5C). reference). As shown in FIG. 5C, the phase of the positive phase signal (Vout2Ap) output from the transformer 2A is ( ⁇ 3 + 90 °), and the phase of the negative phase signal (Vout2An) output from the transformer 2A is ( ⁇ 4-90 °). ) Is output.
  • the transformer 2B receives the negative phase signal (Vout1n) of the differential signal from the transformer 1, performs unbalanced balanced conversion, and outputs a positive phase signal (Vout2Bp) and a negative phase signal (Vout2Bn) (FIG. 5D). reference). As shown in FIG. 5D, the phase of the positive phase signal (Vout2Bp) output from the transformer 2B is ( ⁇ 3-90 °), and the phase of the negative phase signal (Vout2Bn) output from the transformer 2B is ( ⁇ 4 + 90 ° ) Is output.
  • the adder circuit 3 adds a total of two pairs of differential signals output from the transformers 2A and 2B to in-phase component differential signals having the same vector direction, and synthesizes them into a pair of differential output signals. Specifically, the adding circuit 3 adds the positive phase signal (Vout2Ap) from the transformer 2A and the positive phase signal (Vout2Bp) from the transformer 2B to obtain a differential output signal (Voutp), and further from the transformer 2B. The negative phase signal (Vout2An) and the negative phase signal (Vout2Bn) from the transformer 2B are added to obtain a differential output signal (Voutn).
  • the magnitudes of the signal vectors are the same.
  • phase of the positive phase signal (Voutp) of the pair of differential output signals output from the adder circuit 3 is ( ⁇ 3 + ⁇ 4) / 2 + 90 °
  • phase of the negative phase signal (Voutn) is ( ⁇ 3 + ⁇ 4) / 2-90. °.
  • the phase error ⁇ which is the error in the opposing angle between the pair of differential output signals (Voutp, Voutn) output from the adder circuit 3, is expressed by Equation (3). 0 (zero).
  • the power distribution circuit 10A of the present embodiment obtains the pair of differential output signals output from the adder circuit 3 as differential output signals in which the phase errors ( ⁇ 3- ⁇ 4) generated in the transformers 2A and 2B are corrected. be able to.
  • FIG. 6A is a diagram showing unbalanced input signals input to the transformer 1 that is not an ideal transformer in real imaginary coordinates.
  • FIG. 6B is a diagram illustrating the phases of the positive-phase signal and the negative-phase signal of the differential signal output from the transformer 1 that is not an ideal transformer.
  • FIG. 6C is a diagram showing the phases of the positive phase signal and the negative phase signal that are output signals from the transformer 2A that is not one ideal transformer.
  • FIG. 6D is a diagram illustrating the phases of the positive phase signal and the negative phase signal, which are output signals from the transformer 2B that is not the other ideal transformer.
  • FIG. 6E is a diagram illustrating the phases of the positive phase signal and the negative phase signal of the differential output signal that is the output signal from the adder circuit 3.
  • the transformer 2A receives the positive phase signal (Vout1p) of the differential signal from the transformer 1, performs unbalanced balance conversion, and outputs a positive phase signal (Vout2Ap) and a negative phase signal (Vout2An) (FIG. 6C). reference).
  • the phase of the positive phase signal (Vout2Ap) output from the transformer 2A is the direction in which the phase of the positive phase signal (Vout2Ap) in FIG. 5C decreases by (90 ° ⁇ 1). ( ⁇ 3-90 ° + ⁇ 1).
  • phase of the anti-phase signal (Vout2An) output from the transformer 2A is similarly rotated by rotating in the direction in which the phase of the anti-phase signal (Vout2An) in FIG. 5C decreases by (90 ° ⁇ 1) ( ⁇ 4 ⁇ 90 ° + ⁇ 1).
  • the transformer 2B receives the negative phase signal (Vout1n) of the differential signal from the transformer 1, performs unbalanced balanced conversion, and outputs a positive phase signal (Vout2Bp) and a negative phase signal (Vout2Bn) (FIG. 6D). reference).
  • the phase of the positive phase signal (Vout2Bp) output from the transformer 2B is the direction in which the phase of the positive phase signal (Vout2Bp) of FIG. 5D decreases by (90 ° ⁇ 2). ( ⁇ 3 ⁇ 90 ° + ⁇ 2).
  • phase of the anti-phase signal (Vout2Bn) output from the transformer 2B is similarly rotated by rotating in the direction in which the phase of the anti-phase signal (Vout2Bn) in FIG. 5 (d) decreases by (90 ° ⁇ 2) ( ⁇ 4 ⁇ 90 ° + ⁇ 2).
  • the adder circuit 3 adds a total of two pairs of differential signals output from the transformers 2A and 2B to in-phase component differential signals having the same vector direction, and synthesizes them into a pair of differential output signals. Specifically, the adding circuit 3 adds the positive phase signal (Vout2Ap) from the transformer 2A and the positive phase signal (Vout2Bp) from the transformer 2B to obtain a differential output signal (Voutp), and further from the transformer 2B. The negative phase signal (Vout2An) and the negative phase signal (Vout2Bn) from the transformer 2B are added to obtain a differential output signal (Voutn).
  • the magnitudes of the signal vectors are the same.
  • phase of the positive phase signal (Voutp) of the pair of differential output signals output from the adder circuit 3 is ( ⁇ 1 + ⁇ 2 + ⁇ 3 + ⁇ 4-180 °) / 2
  • the phase of the negative phase signal (Voutn) is also ( ⁇ 1 + ⁇ 2 + ⁇ 3 + ⁇ 4-180 °). ) / 2.
  • the phase error ⁇ which is an error in the opposing angle between the pair of differential output signals (Voutp, Voutn) output from the adder circuit 3, is expressed by Equation (4). 0 (zero).
  • the power distribution circuit 10A of the present embodiment uses the pair of differential output signals output from the adder circuit 3 as phase errors ⁇ ( ⁇ 1- ⁇ 2), ( ⁇ 3- ⁇ 4) ⁇ generated in the transformers 1, 2A, 2B. Can be obtained as a corrected differential output signal.
  • the amplitude of the positive phase signal (Vout1p) of the differential signal that is the output signal from the transformer 1 is Vin / 2
  • the amplitude of the negative phase signal (Vout1n) of the differential signal that is the output signal from the transformer 1 is (Vin / 2) * ⁇ .
  • the amplitude of the positive phase signal (Vout2Ap) of the differential signal that is the output signal from the transformer 2A is (Vin / 4) * ⁇ , and the negative phase signal (Vout2An) of the differential signal that is the output signal from the transformer 2A.
  • the amplitude is Vin / 4.
  • a differential positive-phase signal (Vout1p) that is an output signal from the transformer 1 is input to the transformer 2A.
  • the amplitude of the positive phase signal (Vout2Bp) of the differential signal that is the output signal from the transformer 2B is (Vin / 4) * ⁇
  • the negative phase signal (Vout2Bn) of the differential signal that is the output signal from the transformer 2B Is (Vin / 4) * ⁇ 2.
  • a reverse phase signal (Vout1n) of a differential signal, which is an output signal from the transformer 1, is input to the transformer 2B.
  • the amplitude of the positive phase signal (Voutp) of the differential output signal that is the output signal from the adder circuit 3 is the same as the amplitude of the positive phase signal (Vout2Ap) of the differential signal from the transformer 2A and the positive polarity of the differential signal from the transformer 2B.
  • the amplitude of the negative phase signal (Voutn) of the differential output signal that is the output signal from the adder circuit 3 is the same as the amplitude of the negative phase signal (Vout2An) of the differential signal from the transformer 2A and the differential signal from the transformer 2B.
  • Vin / 4 * (1 + ⁇ 2) is obtained.
  • the positive phase signal and the negative phase signal of the differential output signal output from the adder circuit 3 are referred to as a pair of differential output signals.
  • the amplitude error ( ⁇ V) between the positive phase signal and the negative phase signal in the differential output signal from the adder circuit 3 is the same as the output of the transformer 1.
  • ⁇ V Vin * (1 ⁇ ) / 2.
  • the difference is different from that in the case of unbalanced and balanced conversion using one transformer as shown in FIG. 4.
  • the error between the dynamic output signals can be improved with square accuracy (accuracy that is inversely proportional to the square of the variation amount).
  • the power distribution circuit 10A of the second embodiment two pairs of differentials having an amplitude error and a phase error between differential signals generated in the first and second unbalanced / balanced conversion circuits (transformers 2A and 2B).
  • the adder circuit 3 adds (synthesizes) the signals to the pair of differential output signals.
  • the power distribution circuit 10A averages the errors of the two pairs of differential signals output from the first and second unbalanced balanced conversion circuits (transformers 2A and 2B) for each of the positive phase signal and the negative phase signal.
  • Circuit errors phase error ⁇ , amplitude error ⁇ V
  • the amplitude error ⁇ V is unbalanced / balanced converted by the first and second unbalanced / balanced conversion circuits (transformers 2A and 2B). Therefore, one unbalanced / balanced conversion circuit (transformer) is used as shown in FIG. Compared with the case of unbalanced / balanced conversion, the error between a pair of differential output signals can be improved with square accuracy.
  • the power distribution circuit 10A uses a simple circuit configuration without increasing the circuit scale and current consumption by adding an error detection circuit between differential output signals, and an error correction circuit of a variable gain and variable phase circuit. Thus, errors between differential output signals can be reduced.
  • FIG. 7 is a circuit configuration diagram showing the configuration of the power distribution circuit 10A when a capacitor and a DC voltage power source are connected.
  • capacitors 4A and 4B are interposed between the intermediate point and the ground point, and between the input terminal and the ground point, respectively.
  • the amplifiers AMP2A and AMP2B are configured using FETs (Field Effect Transistor).
  • DC voltage power supplies (constant voltage power supplies) 5A and 5B are connected in parallel with capacitors 4A and 4B that are GND-connected in an AC (Alternating Current) manner, and can supply a DC voltage as a power supply.
  • the DC voltage power supply 5A supplies a bias voltage
  • the DC voltage power supply 5B supplies a power supply voltage.
  • the bias voltage and the power supply voltage are directly supplied to the FET, which is a transistor, in order to use the transformer as a load for supplying DC.
  • a circuit for supplying a bias voltage and a power supply voltage can be omitted, and the circuit area can be further reduced. That is, it is possible to reduce the load circuit necessary for supplying the bias voltage and the power supply voltage necessary for the amplifier, simplify the circuit, and reduce the circuit area.
  • FIG. 8A is a circuit configuration diagram showing the configuration of the power distribution circuit 10B in the third embodiment.
  • the same components as those in the second embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the power distribution circuit 10B of the third embodiment has a configuration in which a transformer 2C is provided instead of the transformers 2A and 2B, as compared with the second embodiment.
  • the power distribution circuit 10B includes an amplifier AMP1, a transformer 1, amplifiers AMP2A and 2B, a transformer 2C, and an adder circuit 3.
  • the transformer 2C is shown as an example of a fourth unbalanced / balanced conversion circuit.
  • a positive phase signal that is an output signal of the amplifier AMP2A and a negative phase signal that is an output signal of the amplifier AMP2B are used as a pair of differential signals.
  • the input normal phase signal and negative phase signal are unbalanced and balanced, and a pair of differential output signals are output.
  • the positive phase signal and the negative phase signal of the differential input signal are input to the transformers 2A and 2B, respectively.
  • the error is not corrected at the input ends of the transformers 2A and 2B, and the differential signals are converted into the differential signals by the transformers 2A and 2B. Converted.
  • a pair of differential input signals input to the transformer 2C is changed to AC (as a midpoint after a change due to the same gain and phase characteristics from each input terminal in the transformer 2C. Combined (added) at GND grounds coupled in an alternating current).
  • the error included in the input terminal of the transformer 2C of the differential input signal to the transformer 2C is reduced by correcting it to the GND potential at the GND ground point coupled AC (alternating current) as the middle point. To do. Furthermore, since the input / output signal is converted into a pair of differential output signals by the transformer 2C, the error is further reduced at the differential output signal end of the transformer 2C.
  • the power distribution circuit 10B of the third embodiment can obtain a differential output signal with reduced gain or phase errors while reducing the circuit area of the transformer, as compared with the second embodiment. That is, according to the power distribution circuit 10B of this embodiment, the unbalanced / balanced conversion circuit (transformer 2C) connected to the output of the amplifier can be made one, and the error between the differential outputs due to the performance variation of the unbalanced / balanced conversion circuit. And the circuit area can be reduced.
  • FIG. 8B is a diagram illustrating an example of the configuration of the transformer 2C. That is, in the transformer 2C, two pairs of differential output signals are respectively transmitted to one transmission line 17 with respect to one transmission line 16 in which the midpoint of the pair of differential input signals (Vinp, Vinn) is grounded (GND). , 18.
  • the transmission line 16 corresponds to one input transmission line
  • the transmission lines 17 and 18 correspond to two output transmission lines.
  • approximately half the length of the transmission line from each input terminal of the pair of differential input signals to the GND ground point is two pairs of differential outputs. This is the length of the transmission line from each output terminal of the signal to the GND ground point.
  • the differential output signal is generated by electromagnetic induction so that the current value flowing in the direction of the current represented by the arrow in FIG. 8B is balanced with the flowing current centering on the GND ground point. Therefore, the transformer 2C can obtain two pairs of differential output signals having the same gain and phase characteristics.
  • the transformer 2C is configured using a transmission line, when manufactured by wiring on a device process, the active element has, for example, two pairs with high accuracy and less variation compared to the case where a transistor is used. It is possible to obtain a transformer that generates a differential output signal.
  • a transformer can be formed by coupling three transmission lines with little variation using a silicon process. Accordingly, it is possible to reduce the error between the differential outputs due to the performance variation of the unbalanced / balanced conversion circuit and to reduce the circuit area.
  • the length of the transmission line from each input terminal of the pair of differential input signals to the GND ground point is approximately half the length of each of the two pairs of differential output signals. This is the length of the transmission line from the output terminal to the GND ground point. Furthermore, by adjusting the length of each transmission line, the matching of the circuit to which each input / output signal is connected can be optimized, and the impedance matching circuit can be reduced.
  • FIG. 9A is a circuit configuration diagram showing a configuration of a power distribution circuit 10C in the fourth embodiment.
  • the same components as those in the second embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the power distribution circuit 10C of the fourth embodiment has a configuration in which a transformer 2D is provided instead of the transformers 2A and 2B and the adder circuit 3 as compared with the second embodiment.
  • the power distribution circuit 10C includes an amplifier AMP1, a transformer 1, amplifiers AMP2A and 2B, and a transformer 2D.
  • the transformer 2D is shown as an example of a fifth unbalance-balance conversion circuit, and a positive phase signal that is an output signal of the amplifier AMP2A and a negative phase signal that is an output signal of the amplifier AMP2B are used as a pair of differential signals.
  • the input normal phase signal and negative phase signal are unbalanced and balanced, and a pair of differential output signals are output.
  • the positive phase signal and the negative phase signal of the differential input signal are input to the transformers 2A and 2B, respectively.
  • the error is not corrected at the input ends of the transformers 2A and 2B, and the differential output signal from the transformers 2A and 2B. Is converted to Furthermore, an adder circuit 3 is required to reduce an error between the differential output signals of the transformers 2A and 2B.
  • the positive phase signal of the input differential signal is output by being combined (added) with the positive phase signal and the negative phase signal of the differential output signal, and further the input difference.
  • the negative phase signal of the dynamic input signal is also combined (added) with the positive phase signal and the negative phase signal of the differential output signal and output. That is, the transformer 2D is a transformer circuit that couples input and output signals, and also has the function of the adder circuit 3 in each of the above-described embodiments.
  • the power distribution circuit 10C in the fourth embodiment can reduce the error between the differential output signals generated in the transformer 2D while reducing the circuit area without adding the addition circuit 3 in each of the above-described embodiments.
  • the unbalanced / balanced conversion circuit and the addition circuit connected to the output of the amplifier can be configured using one unbalanced / balanced conversion circuit (transformer 2D), and errors between differential outputs due to performance variations of the unbalanced / balanced conversion circuit can be reduced. And the circuit area can be reduced.
  • the positive phase signal and the negative phase signal of the differential input signal of the transformer 2D are coupled via the differential output signal, and connected to GND after changing according to the characteristics of the same gain and phase from each input terminal (grounding). ) Therefore, it can be considered that the midpoint of the differential input signal is AC-coupled at the GND ground point.
  • the error included in the input end of the transformer 2D of the differential input signal is reduced at the GND ground point before the differential output signal is combined by the transformer 2D due to electromagnetic induction in the transformer 2D.
  • the influence of the error on the differential output signal after the input / output signal conversion can be improved. Therefore, according to the power distribution circuit 10C of the present embodiment, it is possible to reduce the circuit area while reducing the gain and phase errors.
  • FIG. 9B is a diagram illustrating an example of the configuration of the transformer 2D. That is, in the transformer 2D, the positive phase signal and the negative phase signal (Vinp, Vinn) of the pair of differential input signals are AC connected (grounded) to GND through the loads of the transmission lines 26 and 27, respectively.
  • the length of almost half of the length of the transmission line from each input terminal to the GND ground point is a normal phase signal and a negative phase signal of a pair of differential output signals.
  • the length of the transmission line from the output terminal to the GND ground point is a normal phase signal and a negative phase signal of a pair of differential output signals.
  • the two transmission lines 26 and 27 for the differential input signal and the one transmission line 28 for the differential output signal are arranged so that currents in opposite directions are coupled and flow.
  • a pair of differential output signals is generated by electromagnetic induction so that the current value flowing in the direction of the current represented by the arrow in FIG. 9B centered on the GND ground point and the flowing current value are balanced. .
  • the transformer 2D can obtain a pair of differential output signals having the same gain and phase characteristics.
  • the transmission lines 26 and 27 correspond to two input transmission lines, and the transmission line 28 corresponds to one output transmission line.
  • the transformer 2D is configured using a transmission line, when manufactured by wiring in a device process, a pair with high accuracy and less variation compared to the case where, for example, a transistor is used as an active element.
  • the differential output signal can be generated.
  • the function of the adding circuit can be provided.
  • a transformer can be formed by coupling three transmission lines with little variation using a silicon process, an error between differential outputs due to performance variation of an unbalanced and balanced conversion circuit can be reduced, and a circuit area can be reduced.
  • the intermediate point between the input terminal that is not input and the output terminal of the positive and negative phase signals of the differential output signal is the frequency of the input signal.
  • the capacitor is connected to the capacitor which is GND-connected in the AC. This is also applicable to the first, third, and fourth embodiments.
  • a bipolar transistor may be used in addition to the FET.
  • the circuit error between the differential output signals is not increased without increasing the circuit scale and current consumption and without degrading the radio performance. It is useful as a power distribution circuit that can reduce the power consumption.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Dc Digital Transmission (AREA)

Abstract

　トランス２Ａは、正相信号（Ｖｏｕｔ２Ａｐ）の位相θ１＋９０°、逆相信号（Ｖｏｕｔ２Ａｎ）の位相θ１－９０°の差動信号を出力する。トランス２Ｂは、正相信号（Ｖｏｕｔ２Ｂｐ）の位相θ２＋９０°、逆相信号（Ｖｏｕｔ２Ｂｎ）の位相θ２－９０°の差動信号を出力する。加算回路３は、トランス２Ａ，２Ｂからの２対の差動信号を、正相信号及び逆相信号毎にベクトル加算し、トランス２Ａ，２Ｂにおいて生じた位相誤差（θ１－θ２）を補正した信号としての１対の差動出力信号に合成する。

Description

電力分配回路
　本発明は、差動入力信号を入力し１対の差動出力信号を出力する電力分配回路に関する。
　近年、ミリ波帯域信号を使用するＷｉＧｉｇ（Wireless Gigabit）規格の様な高速伝送の無線通信規格においては、無線通信部の回路特性の劣化（例えば誤差）が通信性能に与える影響が大きくなってきている。
　このため、アンテナからの入力信号を無線通信部において不平衡平衡変換する際、不平衡平衡変換によって出力される差動出力信号間の誤差について高い精度が要求され、誤差を低減する回路方式が重要となってきている。
　不平衡平衡変換において生じる差動出力信号間の誤差を低減するための回路が従来から知られている（例えば特許文献１参照）。
日本国特許第４１６６７８７号公報
　本発明者らは、不平衡平衡変換において生じる差動出力間の誤差を低減するための電力分配回路を検討した。しかしながら、従来の電力分配回路を用いても、差動出力間の誤差の低減に十分に対応した電力分配回路を得ることは困難であった。
　従って、本開示は、前記課題を解決するために、不平衡平衡変換において生じる差動出力間の誤差の低減を一層向上させることができる電力分配回路を提供する。
　本発明は、１対の差動入力信号を入力して１対の差動出力信号を出力する電力分配回路であって、前記１対の差動入力信号の正相信号を入力して差動信号を出力する第１の不平衡平衡変換回路と、前記１対の差動入力信号の逆相信号を入力して差動信号を出力する第２の不平衡平衡変換回路と、前記第１及び第２の各不平衡平衡変換回路から出力される２対の差動信号を、前記正相信号及び前記逆相信号ごとに加算して前記１対の差動出力信号を出力する加算回路と、を備える。
　本発明によれば、１対の差動出力信号を出力する際、回路規模及び消費電流を増大させることなく、また、無線性能を劣化させることなく、差動出力信号間の回路誤差を低減できる。
第１の実施形態における電力分配回路の構成を示す回路構成図 （ａ）理想トランスに入力される不平衡入力信号を実虚数座標に示した図、（ｂ）理想トランスに入力される差動入力信号の正相信号及び逆相信号の各位相を示した図、（ｃ）一方のトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｄ）他方のトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｅ）加算回路からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図 （ａ）加算回路の構成の一例を示す図、（ｂ）加算回路の構成の他の一例を示す図 第２の実施形態における電力分配回路の構成を示す回路構成図 （ａ）理想トランスに入力される不平衡入力信号を実虚数座標に示した図、（ｂ）理想トランスから出力された差動信号の正相信号及び逆相信号の各位相を示した図、（ｃ）一方のトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｄ）他方のトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｅ）加算回路からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図 （ａ）理想トランスでないトランスに入力される不平衡入力信号を実虚数座標に示した図、（ｂ）理想トランスでないトランスから出力された差動信号の正相信号及び逆相信号の各位相を示した図、（ｃ）一方の理想トランスでないトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｄ）他方の理想トランスでないトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｅ）加算回路からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図 コンデンサ及びＤＣ電圧電源が接続された場合の電力分配回路の構成を示す回路構成図 （ａ）第３の実施形態における電力分配回路の構成を示す回路構成図、（ｂ）トランスの構成の一例を示す図 （ａ）第４の実施形態における電力分配回路の構成を示す回路構成図、（ｂ）トランスの構成の一例を示す図 従来の一般的な不平衡平衡変換する回路を用いた差動増幅回路の構成を示す回路構成図 （ａ）従来の差動増幅回路におけるトランスに基づく差動出力信号間の誤差について説明するための説明図、（ｂ）入力信号振幅Ｖｉｎを示すための説明図、（ｃ）出力信号振幅Ｖｏｕｔｐ，Ｖｏｕｔｎ及び位相θ１，θ２を示すための説明図 （ａ）従来の不平衡平衡変換において生じる差動出力間の誤差を低減するための可変電力分配器の構成を示す回路構成図、（ｂ）従来の不平衡平衡変換において生じる差動出力間の誤差を低減するための平衡変換回路の構成を示す回路構成図
　以下、本発明に係る電力分配回路の実施形態について、図面を参照して説明する。本実施形態の電力分配回路は、例えば、ミリ波、マイクロ波の周波数帯域の信号を、アンテナを介して受信する無線回路に適用可能である。
　＜本開示に至る経緯＞
　図１０は、従来の一般的な不平衡平衡変換する回路を用いた差動増幅回路の構成を示す回路構成図である。差動増幅回路は、初段アンプＡＭＰ１１、それぞれ並列接続された次段アンプＡＭＰ１２Ａ，１２Ｂ、及び、トランス２０を含む構成である。差動増幅回路は、初段アンプＡＭＰ１１及び次段アンプＡＭＰ１２Ａ，ＡＭＰ１２Ｂを用いた増幅器によって、不平衡入力信号を増幅する。更に、差動増幅回路は、不平衡入力信号を増幅した後、不平衡平衡変換のためのトランス２０を用いて、増幅器の出力信号を差動出力信号（平衡出力信号）に変換して出力する。
　図１０の差動増幅回路においては、トランス２０において不平衡平衡変換するため、トランス２０単体の差動出力信号間の誤差が、差動出力信号を出力する差動増幅回路の誤差として出力される。
　図１１（ａ）は、従来の差動増幅回路におけるトランス２０に基づく差動出力信号間の誤差について説明するための説明図である。図１１（ｂ）は、入力信号振幅Ｖｉｎを示すための説明図である。図１１（ｃ）は、出力信号振幅Ｖｏｕｔｐ，Ｖｏｕｔｎ及び位相θ１，θ２を示すための説明図である。図１１（ａ）において、トランス２０の差動出力信号は、数式（１）により表される。
Figure JPOXMLDOC01-appb-M000001
　数式（１）において、パラメータｋは入力信号振幅Ｖｉｎと出力信号振幅Ｖｏｕｔｎとの結合係数（ｋ≦１）、パラメータαは出力信号振幅Ｖｏｕｔｐ，Ｖｏｕｔｎのゲイン誤差（α≦１）である。更に、数式（１）において、パラメータθ１は出力信号振幅Ｖｏｕｔｐの基準位相０°［度］からの位相、パラメータθ２は出力信号振幅Ｖｏｕｔｎの基準位相０°［度］の逆位相に相当する反転位相１８０°［度］からの位相である。
　理想的なトランス（以下、「理想トランス」という）の差動出力信号においては、入力信号振幅をＶｉｎ、出力信号振幅をＶｏｕｔｐ、Ｖｏｕｔｎとすると、入出力信号間のゲイン差は、結合係数ｋ＝（Ｖｏｕｔｐ－Ｖｏｕｔｎ）／Ｖｉｎとして表される。更に、入出力信号間の位相差は、正相信号端（Ｖｉｎｐ）ではθ１＝９０°、逆相信号端（Ｖｉｎｎ）ではθ２＝９０°と逆位相となる。従って、理想トランスの差動出力信号間の２つの出力信号の対向角の差となる位相誤差Δθは、Δθ＝θ１－θ２＝０°となる。
　しかし、実際のトランスにおいては、差動出力信号間の配線が完全な対称配置とはならない。このため、差動出力信号間のゲイン誤差α＝Ｖｏｕｔｐ／Ｖｏｕｔｎが発生する。更に、差動出力信号間の配線が完全な対称配置とならないために、トランスの出力側インダクタンスが実抵抗成分を持つ。これにより、トランスの差動出力信号の位相が、トランスの出力側における中点のＧＮＤ接地点を起点に対称に９０°シフトせず、正相及び逆相においてそれぞれ異なる値となる。従って、実際のトランスにおいては、差動出力信号間の位相誤差Δθとして、Δθ＝θ１－θ２≠０°が発生する。
　即ち、実際のトランスにおいては、例えば差動出力信号間のゲイン誤差α＝２ｄＢ、位相誤差Δθ＝１０°が発生する。この回路特性は、図１０の差動出力信号の誤差として発生する。また、この回路特性は、例えばゲイン誤差α≦１ｄＢ、位相誤差Δθ≦５°を仕様とする様な、高精度を要求する無線通信規格（例えばＷｉＧｉｇ）においては満足されず、無線通信品質の劣化が生じることになる。
　不平衡平衡変換において生じる差動出力信号間の誤差を低減するための回路が従来から知られている（例えば特許文献１参照）。特許文献１の可変電力分配器について図１２（ａ）を参照して説明する。図１２（ａ）は、従来の不平衡平衡変換において生じる差動出力信号間の誤差を低減するための可変電力分配器の構成を示す回路構成図である。
　図１２（ａ）の可変電力分配器は、ハイブリッド回路（ＨＹＢ）１０６、２つの増幅器１０１、２つの可変ゲイン回路１０７、２つの可変位相回路１０８、及びハイブリッド回路１０９を含む構成である。
　ハイブリッド回路１０６は、可変電力分配器に入力された不平衡信号を２分配し、位相をずらして出力する。２つの増幅器１０１は、ハイブリット回路（ＨＹＢ）１０６からの２つの出力信号を増幅する。２つの可変ゲイン回路１０７は、それぞれ接続されている各増幅器１０１からの出力信号のゲインを調整する。
　２つの可変位相回路１０８は、それぞれ接続されている各可変ゲイン回路１０７からの出力信号の位相を調整する。ハイブリッド回路１０９は、２つの可変位相回路１０８から出力される２つの出力信号を再度加算する。可変電力分配器は、ハイブリッド回路１０９の加算によって平衡変換された２つの出力信号を出力する。
　また、可変電力分配器は、誤差検出回路１１０及び誤差制御回路１１１を更に含む構成である。誤差検出回路１１０は、ハイブリッド回路１０９の加算によって平衡変換された２つの出力信号間の位相及びゲイン誤差を検出する。誤差制御回路１１１は、誤差検出回路１１０の検出結果に応じて、可変ゲイン回路１０７及び可変位相回路１０８におけるゲイン及び位相を調整する。
　従って、ハイブリッド回路１０９から出力される２つの出力信号は、ゲイン及び位相の各誤差を無くすために、可変ゲイン回路１０７及び可変位相回路１０８において誤差成分がフィードバックされることによって補正される。これにより、可変電力分配器は、ゲイン及び位相の誤差を低減した出力信号を得ることができる。
　また、従来の他の文献として、下記参考特許文献１の平衡変換回路が知られている。図１２（ｂ）は、従来の不平衡平衡変換において生じる差動出力信号間の誤差を低減するための平衡変換回路の構成を示す回路構成図である。
　（参考特許文献１）　日本国特公平８－２１８２０号公報
　平衡変換回路は、増幅器２０５、２つのエミッタフォロア回路２０９を含む構成である。増幅器２０５は、入力された不平衡入力信号を差動信号に変換して出力する。２つのエミッタフォロア回路２０９は、増幅器２０５から出力された差動信号を調整可能な、異なる負荷抵抗を有し、増幅器２０５から出力された差動信号をそれぞれ増幅して出力する。
　平衡変換回路は、２つのエミッタフォロア回路２０９に設けられた負荷抵抗の抵抗値を調整することによって、増幅器２０５の出力段に設けられたトランジスタ間において生じた差動出力信号の振幅誤差を調整できる。また、負荷抵抗の抵抗値を調節すると、負荷抵抗に内在する寄生容量値も変動することになる。従って、寄生容量値を変動させることで、位相調整できる。平衡変換回路は、２つのエミッタフォロア回路２０９から出力される差動出力信号間の振幅及び位相を調整し、誤差を低減した出力を得ることができる。
　しかしながら、上述した特許文献１の可変電力分配器には、次の様な問題があった。即ち、２つの差動出力信号間のゲイン及び位相の各誤差を調整する方法においては、図１２（ａ）に示す様な回路が必要であった。具体的には、２つの差動出力信号間の誤差を検出するための誤差検出回路と、検出された誤差をフィードバックして可変ゲイン回路及び可変位相回路を制御するための誤差制御回路とが必要となる。このため、上述した特許文献１の可変電力分配器においては、回路規模及び消費電流が増大した。
　また、図１２（ｂ）に示す平衡変換回路においては、図１２（ａ）の可変電力分配器の回路構成と比べ、差動出力信号間の誤差を検出する誤差検出回路を省略することはできる。しかしながら、差動出力信号間の誤差を調整するためのゲイン及び位相調整回路を差動出力信号の出力端に追加し、差動出力信号間の誤差が低減するために事前に初期調整をしておく必要が生じる。更に、差動出力信号を負荷抵抗の抵抗値の増減によって調整するため、抵抗を追加したことにより、増幅器の無線性能として、例えば、ゲイン特性又は飽和特性を劣化させる問題があった。
　そこで、本開示は、１対の差動入力信号を入力し１対の差動出力信号を出力する際、回路規模及び消費電流を増大させることなく、また、無線性能を劣化させることなく、差動出力信号間の回路誤差を低減する電力分配回路を提供することを目的とする。
（第１の実施形態）
　第１の実施形態においては、差動入力信号の位相誤差の補正について説明する。図１は、第１の実施形態における電力分配回路１０の構成を示す回路構成図である。電力分配回路１０は、平衡入力信号（差動入力信号）が入力されるトランス２Ａ，２Ｂ、及びトランス２Ａ，２Ｂから出力された各差動信号を加算して平衡出力信号（差動出力信号）を出力する加算回路３を含む構成である。トランス２Ａ，２Ｂは、それぞれ第１の不平衡平衡変換回路，第２の不平衡平衡変換回路の一例として示したものであり、それぞれ入力された差動入力信号の正相信号又は逆相信号を不平衡平衡変換して差動信号を得る。
　本実施形態においては、説明を簡略化するために、トランス２Ａ，２Ｂは理想トランス（ｋ＝α＝１、Δθ＝０°）とする。以下、トランス２Ａ，２Ｂの結合係数をパラメータｋ、ゲイン誤差をパラメータα、位相誤差をパラメータΔθとして表す。なお、理想トランスでない場合については、後述する。
　本実施形態においては、トランス２Ａに入力される差動入力信号の正相信号の位相をθ１、トランス２Ｂに入力される差動入力信号の逆相信号の位相をθ２－１８０°（θ１≠θ２）、結合係数ｋ＝１とする。更に、本実施形態においては、図１の電力分配回路１０に入力される差動入力信号の正相信号及び逆相信号の間に位相誤差が含まれるとする。
　図２（ａ）は、理想トランス（トランス２Ａ，２Ｂ）に入力される不平衡入力信号を実虚数座標に示した図である。図２（ｂ）は、理想トランス（トランス２Ａ，２Ｂ）に入力される差動入力信号の正相信号及び逆相信号の各位相を示した図である。図２（ｃ）は、一方のトランス２Ａからの出力信号である正相信号及び逆相信号の各位相を示した図である。図２（ｄ）は、他方のトランス２Ｂからの出力信号である正相信号及び逆相信号の各位相を示した図である。図２（ｅ）は、加算回路３からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図である。
　図２（ａ）に示す様に、不平衡入力信号（差動入力信号、Ｖｉｎ）を、実虚数座標に表した際の実軸上のベクトルとして設定すると、差動入力信号の正相信号（Ｖｏｕｔ１ｐ）の位相がθ１、差動入力信号の逆相信号（Ｖｏｕｔ１ｎ）の位相がθ２－１８０°として表される（図２（ｂ）参照）。
　また、トランス２Ａ，２Ｂが理想トランスとする場合、理想トランスによる入出力信号間の位相シフト量は±９０°と表せる。即ち、差動入力信号の正相信号Ｖｏｕｔ１ｐのトランス２Ａの出力信号（Ｖｏｕｔ２Ａｐ，Ｖｏｕｔ２Ａｎ）は、正相信号（Ｖｏｕｔ２Ａｐ）の位相θ１＋９０°、逆相信号（Ｖｏｕｔ２Ａｎ）の位相θ１－９０°の差動出力信号として出力される（図２（ｃ）参照）。
　同様に、差動入力信号の逆相信号Ｖｏｕｔ１ｎのトランス２Ｂの出力信号（Ｖｏｕｔ２Ｂｐ，Ｖｏｕｔ２Ｂｎ）は、正相信号（Ｖｏｕｔ２Ｂｐ）の位相θ２＋９０°、逆相信号（Ｖｏｕｔ２Ｂｎ）の位相θ２－９０°の差動出力信号として出力される（図２（ｄ）参照）。
　加算回路３は、トランス２Ａ，２Ｂから出力された計２対の差動信号を、同じベクトル方向を持つ同相成分の差動信号をベクトル加算し、１対の差動出力信号に合成する。具体的には、加算回路３は、トランス２Ａからの正相信号（Ｖｏｕｔ２Ａｐ）とトランス２Ｂからの正相信号（Ｖｏｕｔ２Ｂｐ）とを加算して差動出力信号（Ｖｏｕｔｐ）とし、更に、トランス２Ｂからの逆相信号（Ｖｏｕｔ２Ａｎ）とトランス２Ｂからの逆相信号（Ｖｏｕｔ２Ｂｎ）とを加算して差動出力信号（Ｖｏｕｔｎ）とする。
　本実施形態においてはトランス２Ａ，２Ｂの各振幅誤差を理想（ｋ＝α＝１）に設定しているため、２つのトランス２Ａ，２Ｂからそれぞれ出力される計２対の差動出力信号のベクトルの大きさは同じである。即ち、加算回路３から出力された正相信号（Ｖｏｕｔｐ）の位相は、（θ１＋θ２）／２＋９０°となる。加算回路３から出力された逆相信号（Ｖｏｕｔｎ）の位相は、（θ１＋θ２）／２－９０°となる。
　これにより、本実施形態の電力分配回路１０において、加算回路３から出力された１対の差動出力信号（Ｖｏｕｔｐ，Ｖｏｕｔｎ）間の対向角の誤差である位相誤差Δθは、数式（２）により０（ゼロ）となる。
Figure JPOXMLDOC01-appb-M000002
　本実施形態の電力分配回路１０は、加算回路３から出力された１対の差動出力信号を、トランス２Ａ，２Ｂにおいて生じた位相誤差（θ１－θ２）が補正された差動出力信号として得ることができる。
　図３（ａ）は、加算回路３の構成の一例を示す図である。図３（ａ）に示す様に、加算回路３は、トランス２Ａ，２Ｂからの出力信号である２対の差動入力信号（第１の差動入力信号と第２の差動入力信号）の同相成分の差動入力信号を加算して１対の差動出力信号を出力する。
　例えば、図３（ａ）に示す様に、伝送線路８を用いて加算回路３が構成されている場合、加算回路３は、２つの同相成分（例えば正相信号Ｖｏｕｔ２Ａｐと正相信号Ｖｏｕｔ２Ｂｐ，逆相信号Ｖｏｕｔ２Ａｎと逆相信号Ｖｏｕｔ２Ｂｎ）の差動入力信号をそれぞれ同じ長さをもつ伝送線路８において結合（加算）する。更に、加算回路３は、伝送線路８の中点から結合（加算）された１対の差動出力信号を取り出すことによって、容易に１対の差動出力信号（例えばＶｏｕｔｐとＶｏｕｔｎ）を得ることができる。
　加算回路３を、図３（ａ）の伝送線路８を用いて構成されるので、デバイスプロセス上の配線によって作製される場合、能動素子として、例えば、トランジスタを用いた場合と比較して、精度の良い、ばらつきの少ない加算回路３を作製できる。
　また、図３（ｂ）に示す様に、各トランス２Ａ，２Ｂから出力された対角線方向（異相成分）の差動出力信号を向き合わせる様に伝送線路８を用いて加算回路３を構成した場合、加算回路３は、２つの差動出力信号間を等長配線の短い伝送線路８を結ぶことによって簡易に実現可能である。これにより、加算回路３の単体の差動出力信号間の誤差を低減できる。従って、加算回路３から出力される差動出力信号（Ｖｏｕｔｐ，Ｖｏｕｔｎ）の差動出力信号の位相誤差を低減できる。
　第１の実施形態の電力分配回路１０によれば、差動入力信号の正相信号及び逆相信号をトランス２Ａ，２Ｂの不平衡平衡変換によってそれぞれ位相誤差を持つ２対の差動出力信号に変換し、２対の差動出力信号を加算回路３において１対の差動出力信号に合成する。これにより、電力分配回路１０は、トランス２Ａ，２Ｂから出力される２対の差動信号の誤差を正相信号及び逆相信号ごとに平均化し、加算回路３から出力された１対の差動出力信号間における回路誤差（位相誤差）を低減できる。
　従って、電力分配回路１０は、差動出力信号間の誤差検出回路、可変ゲイン及び可変位相回路の誤差補正回路を追加して回路規模及び消費電流を増大させることなく、簡易的な回路構成により差動出力信号間の誤差を低減できる。即ち、電力分配回路１０は、差動出力信号を出力する際、回路規模及び消費電流を増大させることなく、また、無線性能を劣化させることなく、差動出力信号間の回路誤差を低減できる。
（第２の実施形態）
　図４は、第２の実施形態における電力分配回路１０Ａの構成を示す回路構成図である。第１の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。
　第２の実施形態の電力分配回路１０Ａは、第１の実施形態の電力分配回路１０と比べ、増幅器ＡＭＰ１において増幅された不平衡入力信号（シングルエンド信号）をトランス１において不平衡平衡変換して得られた差動信号を、１対の差動入力信号として増幅する回路を更に含む構成である。
　即ち、電力分配回路１０Ａは、増幅器ＡＭＰ１、トランス１、増幅器ＡＭＰ２Ａ，２Ｂ、トランス２Ａ，２Ｂ及び加算回路３を含む構成である。増幅器ＡＭＰ１は、電力分配回路１０Ａに入力された不平衡入力信号（シングルエンド信号）を増幅する。増幅器ＡＭＰ２Ａ，ＡＭＰ２Ｂは、それぞれ第１の増幅器，第２の増幅器の一例として示したものであり、トランス１から出力された差動信号の正相信号又は逆相信号をそれぞれ増幅する。
　また、各増幅器ＡＭＰ１，ＡＭＰ２Ａ，２Ｂにおいて増幅された信号は、入力信号が不平衡信号である場合には、不平衡信号として増幅されて出力される。
　第３の不平衡平衡変換回路としてのトランス１は、増幅器ＡＭＰ１において増幅された不平衡信号を不平衡平衡変換して差動信号を出力する。トランス１が上述した数式（１）（図１１参照）に示す様な入出力特性を有する場合、理想トランスにおいては、出力信号である差動信号間のゲイン誤差α＝１倍、位相誤差Δθ＝θ１－θ２＝０°となり、ゲイン誤差及び位相誤差が生じないことになる。しかし、実際のトランスにおいては、差動出力信号間の配線が完全な対称配置とならないため、差動出力信号間に位相誤差が発生する。
　トランス１からの出力信号である差動信号間に生じる位相誤差（θ１－θ２）は、第１の実施形態において説明した差動入力信号間の位相誤差と同じとなる。従って、第１の実施形態と同様、本実施形態の電力分配回路１０Ａは、加算回路３から出力される差動出力信号として、差動出力信号間における位相誤差が改善された１対の差動出力信号を得ることができる。
　次に、第１及び第２の不平衡平衡変換回路であるトランス２Ａ及び２Ｂが理想トランスでない場合に、各トランス２Ａ及び２Ｂからの出力信号である差動信号間の誤差が生じた場合について説明する。
　先ず、トランス２Ａ，２Ｂからの出力信号である差動信号間に発生する位相誤差について、図４を参照して説明する。
　各増幅器ＡＭＰ１、ＡＭＰ２Ａ、ＡＭＰ２Ｂのゲインを１倍とし、トランス１を理想トランス（ｋ＝α＝１、Δθ＝０°）とし、トランス２Ａ，２Ｂの位相誤差は、各トランス２Ａ，２Ｂが同じ形状であることを想定して同値とする。即ち、ゲイン誤差α＝１倍、トランス２Ａからの差動出力信号の正相信号の位相をパラメータθ３、トランス２Ａからの差動出力信号の逆相信号の位相をθ４－１８０°（θ３≠θ４）、結合係数ｋ＝１と表すとする。
　図５（ａ）は、理想トランス（トランス１）に入力される不平衡入力信号を実虚数座標に示した図である。図５（ｂ）は、理想トランス（トランス１）から出力された差動信号の正相信号及び逆相信号の各位相を示した図である。図５（ｃ）は、一方のトランス２Ａからの出力信号である正相信号及び逆相信号の各位相を示した図である。図５（ｄ）は、他方のトランス２Ｂからの出力信号である正相信号及び逆相信号の各位相を示した図である。図５（ｅ）は、加算回路３からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図である。
　図５（ａ）に示す様に、トランス１に入力される不平衡入力信号（シングルエンド信号、Ｖｉｎ）を、実虚数座標に表した際の実軸上のベクトルとして設定すると、トランス１から出力された差動信号の正相信号（Ｖｏｕｔ１ｐ）の位相は＋９０°として表される（図５（ｂ）参照）。また、トランス１から出力された差動信号の逆相信号（Ｖｏｕｔ１ｎ）の位相が－９０°として表される（図５（ｂ）参照）。
　トランス２Ａは、トランス１からの差動信号の正相信号（Ｖｏｕｔ１ｐ）を入力して不平衡平衡変換し、正相信号（Ｖｏｕｔ２Ａｐ）及び逆相信号（Ｖｏｕｔ２Ａｎ）を出力する（図５（ｃ）参照）。図５（ｃ）に示す様に、トランス２Ａから出力された正相信号（Ｖｏｕｔ２Ａｐ）の位相は（θ３＋９０°）、トランス２Ａから出力された逆相信号（Ｖｏｕｔ２Ａｎ）の位相は（θ４－９０°）として出力される。
　トランス２Ｂは、トランス１からの差動信号の逆相信号（Ｖｏｕｔ１ｎ）を入力して不平衡平衡変換し、正相信号（Ｖｏｕｔ２Ｂｐ）及び逆相信号（Ｖｏｕｔ２Ｂｎ）を出力する（図５（ｄ）参照）。図５（ｄ）に示す様に、トランス２Ｂから出力された正相信号（Ｖｏｕｔ２Ｂｐ）の位相は（θ３－９０°）、トランス２Ｂから出力された逆相信号（Ｖｏｕｔ２Ｂｎ）の位相は（θ４＋９０°）として出力される。
　加算回路３は、トランス２Ａ，２Ｂから出力された計２対の差動信号を、同じベクトル方向を持つ同相成分の差動信号をベクトル加算し、１対の差動出力信号に合成する。具体的には、加算回路３は、トランス２Ａからの正相信号（Ｖｏｕｔ２Ａｐ）とトランス２Ｂからの正相信号（Ｖｏｕｔ２Ｂｐ）とを加算して差動出力信号（Ｖｏｕｔｐ）とし、更に、トランス２Ｂからの逆相信号（Ｖｏｕｔ２Ａｎ）とトランス２Ｂからの逆相信号（Ｖｏｕｔ２Ｂｎ）とを加算して差動出力信号（Ｖｏｕｔｎ）とする。
　１対の差動出力信号に合成した場合、トランス２Ａ，２Ｂの振幅誤差を理想（ｋ＝α＝１）に設定しているため、２つのトランス２Ａ，２Ｂから出力される２対の差動信号のベクトルの大きさは、同じ大きさとなる。
　即ち、加算回路３から出力される１対の差動出力信号の正相信号（Ｖｏｕｔｐ）の位相は（θ３＋θ４）／２＋９０°となり、逆相信号（Ｖｏｕｔｎ）の位相は（θ３＋θ４）／２－９０°となる。これにより、本実施形態の電力分配回路１０Ａにおいて、加算回路３から出力された１対の差動出力信号（Ｖｏｕｔｐ，Ｖｏｕｔｎ）間の対向角の誤差である位相誤差Δθは、数式（３）により０（ゼロ）となる。
Figure JPOXMLDOC01-appb-M000003
　本実施形態の電力分配回路１０Ａは、加算回路３から出力された１対の差動出力信号を、トランス２Ａ，２Ｂにおいて生じた位相誤差（θ３－θ４）が補正された差動出力信号として得ることができる。
　次に、全てのトランス１，２Ａ，２Ｂが理想トランスでない場合に、各トランス１，２Ａ，２Ｂからの出力信号である差動信号間に誤差が生じた場合について説明する。
　トランス１，２Ａ，２Ｂからの出力信号である差動信号間に発生する位相誤差について、図４を参照して説明する。
　各増幅器ＡＭＰ１、ＡＭＰ２Ａ、ＡＭＰ２Ｂのゲインを１倍とし、トランス２Ａ，２Ｂの位相誤差は、各トランス２Ａ，２Ｂが同じ形状であることを想定して同値とする。即ち、ゲイン誤差α＝１倍、トランス１からの差動出力信号の正相信号の位相をパラメータθ１、トランス１からの差動出力信号の逆相信号の位相をθ２－１８０°（θ１≠θ２）、トランス２Ａからの差動出力信号の正相信号の位相をパラメータθ３、トランス２Ａからの差動出力信号の逆相信号の位相をθ４－１８０°（θ３≠θ４）、結合係数ｋ＝１と表すとする。
　図６（ａ）は、理想トランスでないトランス１に入力される不平衡入力信号を実虚数座標に示した図である。図６（ｂ）は、理想トランスでないトランス１から出力された差動信号の正相信号及び逆相信号の各位相を示した図である。図６（ｃ）は、一方の理想トランスでないトランス２Ａからの出力信号である正相信号及び逆相信号の各位相を示した図である。図６（ｄ）は、他方の理想トランスでないトランス２Ｂからの出力信号である正相信号及び逆相信号の各位相を示した図である。図６（ｅ）は、加算回路３からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図である。
　図６（ａ）に示す様に、トランス１に入力される不平衡入力信号（シングルエンド信号、Ｖｉｎ）を、実虚数座標に表した際の実軸上のベクトルとして設定すると、トランス１から出力された差動信号の正相信号（Ｖｏｕｔ１ｐ）の位相は＋９０°ではなくθ１として表される（図２（ｂ）及び図５（ｂ）参照）。また、トランス１から出力された差動信号の逆相信号（Ｖｏｕｔ１ｎ）の位相は－９０°ではなく－θ２として表される（図２（ｂ）及び図５（ｂ）参照）。
　トランス２Ａは、トランス１からの差動信号の正相信号（Ｖｏｕｔ１ｐ）を入力して不平衡平衡変換し、正相信号（Ｖｏｕｔ２Ａｐ）及び逆相信号（Ｖｏｕｔ２Ａｎ）を出力する（図６（ｃ）参照）。図６（ｃ）に示す様に、トランス２Ａから出力された正相信号（Ｖｏｕｔ２Ａｐ）の位相は、図５（ｃ）の正相信号（Ｖｏｕｔ２Ａｐ）の位相が（９０°－θ１）減少する方向に回転することによって（θ３－９０°＋θ１）となる。更に、トランス２Ａから出力された逆相信号（Ｖｏｕｔ２Ａｎ）の位相は、同様に図５（ｃ）の逆相信号（Ｖｏｕｔ２Ａｎ）の位相が（９０°－θ１）減少する方向に回転することによって（θ４－９０°＋θ１）となる。
　トランス２Ｂは、トランス１からの差動信号の逆相信号（Ｖｏｕｔ１ｎ）を入力して不平衡平衡変換し、正相信号（Ｖｏｕｔ２Ｂｐ）及び逆相信号（Ｖｏｕｔ２Ｂｎ）を出力する（図６（ｄ）参照）。図６（ｄ）に示す様に、トランス２Ｂから出力された正相信号（Ｖｏｕｔ２Ｂｐ）の位相は、図５（ｄ）の正相信号（Ｖｏｕｔ２Ｂｐ）の位相が（９０°－θ２）減少する方向に回転することによって（θ３－９０°＋θ２）となる。更に、トランス２Ｂから出力された逆相信号（Ｖｏｕｔ２Ｂｎ）の位相は、同様に図５（ｄ）の逆相信号（Ｖｏｕｔ２Ｂｎ）の位相が（９０°－θ２）減少する方向に回転することによって（θ４－９０°＋θ２）となる。
　加算回路３は、トランス２Ａ，２Ｂから出力された計２対の差動信号を、同じベクトル方向を持つ同相成分の差動信号をベクトル加算し、１対の差動出力信号に合成する。具体的には、加算回路３は、トランス２Ａからの正相信号（Ｖｏｕｔ２Ａｐ）とトランス２Ｂからの正相信号（Ｖｏｕｔ２Ｂｐ）とを加算して差動出力信号（Ｖｏｕｔｐ）とし、更に、トランス２Ｂからの逆相信号（Ｖｏｕｔ２Ａｎ）とトランス２Ｂからの逆相信号（Ｖｏｕｔ２Ｂｎ）とを加算して差動出力信号（Ｖｏｕｔｎ）とする。
　１対の差動出力信号に合成した場合、トランス２Ａ，２Ｂの振幅誤差を理想（ｋ＝α＝１）に設定しているため、２つのトランス２Ａ，２Ｂから出力される２対の差動信号のベクトルの大きさは、同じ大きさとなる。
　即ち、加算回路３から出力される１対の差動出力信号の正相信号（Ｖｏｕｔｐ）の位相は（θ１＋θ２＋θ３＋θ４－１８０°）／２となり、逆相信号（Ｖｏｕｔｎ）の位相も（θ１＋θ２＋θ３＋θ４－１８０°）／２となる。これにより、本実施形態の電力分配回路１０Ａにおいて、加算回路３から出力された１対の差動出力信号（Ｖｏｕｔｐ，Ｖｏｕｔｎ）間の対向角の誤差である位相誤差Δθは、数式（４）により０（ゼロ）となる。
Figure JPOXMLDOC01-appb-M000004
　本実施形態の電力分配回路１０Ａは、加算回路３から出力された１対の差動出力信号を、トランス１，２Ａ，２Ｂにおいて生じた位相誤差｛（θ１－θ２），（θ３－θ４）｝が補正された差動出力信号として得ることができる。
　次に、トランス２Ａ，２Ｂからの出力信号である差動信号間に発生する振幅誤差について、図４を参照して説明する。トランス２Ａ，２Ｂの振幅誤差について説明するため、各トランス２Ａ，２Ｂの結合係数ｋ＝１であって、位相誤差Δθは理想的に０°（ゼロ度）とする。
　トランス１からの出力信号である差動信号の正相信号（Ｖｏｕｔ１ｐ）の振幅はＶｉｎ／２であり、トランス１からの出力信号である差動信号の逆相信号（Ｖｏｕｔ１ｎ）の振幅は（Ｖｉｎ／２）＊αである。
　トランス２Ａからの出力信号である差動信号の正相信号（Ｖｏｕｔ２Ａｐ）の振幅は、（Ｖｉｎ／４）＊αとなり、トランス２Ａからの出力信号である差動信号の逆相信号（Ｖｏｕｔ２Ａｎ）の振幅はＶｉｎ／４となる。なお、トランス２Ａには、トランス１からの出力信号である差動信号の正相信号（Ｖｏｕｔ１ｐ）が入力されている。
　更に、トランス２Ｂからの出力信号である差動信号の正相信号（Ｖｏｕｔ２Ｂｐ）の振幅は（Ｖｉｎ／４）＊αとなり、トランス２Ｂからの出力信号である差動信号の逆相信号（Ｖｏｕｔ２Ｂｎ）の振幅は（Ｖｉｎ／４）＊α２となる。なお、トランス２Ｂには、トランス１からの出力信号である差動信号の逆相信号（Ｖｏｕｔ１ｎ）が入力されている。
　加算回路３からの出力信号である差動出力信号の正相信号（Ｖｏｕｔｐ）の振幅は、トランス２Ａからの差動信号の正相信号（Ｖｏｕｔ２Ａｐ）の振幅とトランス２Ｂからの差動信号の正相信号（Ｖｏｕｔ２Ｂｐ）の振幅との加算によって、（Ｖｉｎ／４）＊２αとなる。更に、加算回路３からの出力信号である差動出力信号の逆相信号（Ｖｏｕｔｎ）の振幅は、トランス２Ａからの差動信号の逆相信号（Ｖｏｕｔ２Ａｎ）の振幅とトランス２Ｂからの差動信号の逆相信号（Ｖｏｕｔ２Ｂｎ）の振幅との加算によって、Ｖｉｎ／４＊（１＋α２）となる。なお、加算回路３から出力される差動出力信号の正相信号及び逆相信号を、１対の差動出力信号と呼ぶ。
　図１０に示す様に１つのトランスを用いて不平衡平衡変換した場合、トランス１の出力と同様に、加算回路３からの差動出力信号における正相信号及び逆相信号間の振幅誤差（ΔＶとする）は、ΔＶ＝Ｖｉｎ＊（１－α）／２となる。一方、本実施形態の様に、図４の電力分配回路１０Ａの構成においては、差動出力信号における正相信号及び逆相信号間の振幅誤差ΔＶは、ΔＶ＝Ｖｉｎ＊（（１－α）／２）２となる。
　従って、図４の電力分配回路１０Ａの加算回路３から出力された１対の差動出力信号においては、図１０の様に１つのトランスを用いて不平衡平衡変換する場合と比較して、差動出力信号間の誤差が２乗精度（ばらつき量の２乗の割合に反比例する精度）で改善できる。
　例えば、α＝０．９では、１つのトランスの差動出力信号間の振幅誤差ΔＶはΔＶ＝１／２０となるが、図４の電力分配回路１０Ａの構成の不平衡平衡変換においては、差動出力信号間の振幅誤差ΔＶはΔＶ＝１／４００となり、振幅誤差ΔＶが補正された出力信号を得ることができる。
　第２の実施形態の電力分配回路１０Ａによれば、第１及び第２の不平衡平衡変換回路（トランス２Ａ，２Ｂ）において生じる差動信号間における振幅誤差及び位相誤差を持つ２対の差動信号を加算回路３において１対の差動出力信号に加算（合成）する。
　従って、電力分配回路１０Ａは、第１及び第２の不平衡平衡変換回路（トランス２Ａ，２Ｂ）から出力される２対の差動信号の誤差を正相信号及び逆相信号ごとに平均化し、加算回路３から出力された１対の差動出力信号間における回路誤差（位相誤差Δθ、振幅誤差ΔＶ）を低減できる。特に振幅誤差ΔＶについては、第１及び第２の不平衡平衡変換回路（トランス２Ａ，２Ｂ）において不平衡平衡変換するため、図１０の様に１つの不平衡平衡変換回路（トランス）を用いて不平衡平衡変換する場合と比較して、１対の差動出力信号間の誤差が２乗精度で改善できる。
　従って、電力分配回路１０Ａは、差動出力信号間の誤差検出回路、可変ゲイン及び可変位相回路の誤差補正回路を追加して回路規模及び消費電流を増大させることなく、簡易的な回路構成を用いて差動出力信号間の誤差を低減できる。
　なお、不平衡平衡変換するトランス１、２Ａ、２Ｂにおいては、無入力となる入力端子、及び、差動信号の正相信号及び逆相信号の出力端子の中間点は、グランド（ＧＮＤ）に接続されている。また、入力端子及び中間点に、入力信号の周波数においてＡＣ的にＧＮＤ接続となるコンデンサが接続されてもよい。図７は、コンデンサ及びＤＣ電圧電源が接続された場合の電力分配回路１０Ａの構成を示す回路構成図である。
　図７の電力分配回路１０Ａにおいて、上述した中間点と接地点との間、入力端子と接地点との間には、それぞれコンデンサ４Ａ、４Ｂが介在されている。また、増幅器ＡＭＰ２Ａ、ＡＭＰ２ＢはＦＥＴ（Field Effect Transistor）を用いて構成されている。また、ＤＣ電圧電源（定電圧電源）５Ａ、５Ｂは、ＡＣ（Alternating Current：交流）的にＧＮＤ接続となるコンデンサ４Ａ、４Ｂとそれぞれ並列に接続され、電源となるＤＣ電圧を供給可能である。
　ＤＣ電圧電源５Ａはバイアス電圧を供給し、ＤＣ電圧電源５Ｂは電源電圧を供給する。バイアス電圧及び電源電圧は、トランスをＤＣ供給用の負荷として用いるために、トランジスタであるＦＥＴに直接供給される。
　このため、トランジスタであるＦＥＴにおいては、バイアス電圧及び電源電圧を供給する回路を省略でき、さらなる回路面積を削減できる。すなわち、増幅器において必要となるバイアス電圧及び電源電圧の供給に必要な負荷回路を削減し、回路の簡素化及び回路面積を縮小できる。
（第３の実施形態）
　図８（ａ）は、第３の実施形態における電力分配回路１０Ｂの構成を示す回路構成図である。第２の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。
　図８（ａ）に示す様に、第３の実施形態の電力分配回路１０Ｂは、第２の実施形態と比べ、トランス２Ａ，２Ｂの代わりに、トランス２Ｃを設けた構成である。具体的には、電力分配回路１０Ｂは、増幅器ＡＭＰ１、トランス１、増幅器ＡＭＰ２Ａ，２Ｂ、トランス２Ｃ及び加算回路３を含む構成である。トランス２Ｃは、第４の不平衡平衡変換回路の一例として示したものであり、増幅器ＡＭＰ２Ａの出力信号である正相信号及び増幅器ＡＭＰ２Ｂの出力信号である逆相信号を１対の差動信号として入力し、入力された正相信号及び逆相信号を不平衡平衡変換して１対の差動出力信号を出力する。
　第１の実施形態においては、差動入力信号の正相信号及び逆相信号がトランス２Ａ及び２Ｂにそれぞれ入力される。差動入力信号の正相信号及び逆相信号間にゲイン又は位相の誤差が生じた場合には、各トランス２Ａ，２Ｂの入力端において誤差が補正されずにトランス２Ａ，２Ｂにより差動信号に変換される。
　第３の実施形態のトランス２Ｃにおいては、トランス２Ｃに入力された１対の差動入力信号は、トランス２Ｃにおいて各入力端子から同じゲイン及び位相の各特性による変化の後、中点としてＡＣ（交流）的に結合されたＧＮＤ接地点において結合（加算）される。
　従って、トランス２Ｃへの差動入力信号のトランス２Ｃの入力端において含まれる誤差は、中点としてＡＣ（交流）的に結合されたＧＮＤ接地点においてＧＮＤ電位となるように補正されることによって低減する。更に、トランス２Ｃによる入出力信号の結合により１対の差動出力信号に変換されるため、トランス２Ｃの差動出力信号端においては、誤差はさらに低減する。
　第３の実施形態の電力分配回路１０Ｂは、第２の実施形態と比べ、ゲイン又は位相の各誤差が低減した差動出力信号を、トランスの回路面積を削減しつつ得ることができる。即ち、本実施形態の電力分配回路１０Ｂによれば、増幅器の出力に接続される不平衡平衡変換回路（トランス２Ｃ）を１つにでき、不平衡平衡変換回路の性能ばらつきによる差動出力間誤差を低減し、かつ回路面積を縮小できる。
　また、図８（ｂ）に示すように、トランス２Ｃは伝送線路を用いて構成される。図８（ｂ）は、トランス２Ｃの構成の一例を示す図である。即ち、トランス２Ｃにおいては、１対の差動入力信号（Ｖｉｎｐ，Ｖｉｎｎ）の中点を接地（ＧＮＤ）した１つの伝送線路１６に対し、２対の差動出力信号がそれぞれ１つの伝送線路１７，１８において結合される。伝送線路１６は１本の入力伝送線路に相当し、伝送線路１７、１８は２本の出力伝送線路に相当する。
　図８（ｂ）のトランス２Ｃの構成においては、１対の差動入力信号のそれぞれの入力端子からＧＮＤ接地点までの伝送線路の長さのほぼ半分の長さが、２対の差動出力信号のそれぞれの出力端子からＧＮＤ接地点までの伝送線路の長さとなる。
　差動出力信号は、ＧＮＤ接地点を中心に図８（ｂ）の矢印にて表した電流の向きに流れ込む電流値と流れ出す電流とが釣り合うように、電磁誘導により生成される。このため、トランス２Ｃは、同じゲイン及び位相特性を有する２対の差動出力信号を得ることができる。
　トランス２Ｃは、伝送線路を用いて構成されるので、デバイスプロセス上の配線によって作製される場合、能動素子として、例えば、トランジスタを用いた場合と比較すると、精度の良い、ばらつきの少ない、２対の差動出力信号を生成するトランスを得ることができる。
　例えば、シリコンプロセスを用いた、ばらつきの少ない３本の伝送線路の結合によってトランスを形成できる。従って、不平衡平衡変換回路の性能ばらつきによる差動出力間誤差を低減し、かつ回路面積を縮小できる。
　なお、図８（ｂ）においては、１対の差動入力信号のそれぞれの入力端子からＧＮＤ接地点までの伝送線路長さのほぼ半分の長さが、２対の差動出力信号のそれぞれの出力端子からＧＮＤ接地点までの伝送線路の長さである。更に、それぞれの伝送線路の長さを調節することで、各入出力信号が接続される回路の整合を最適化し、インピーダンスの整合回路を削減できる。
（第４の実施形態）
　図９（ａ）は、第４の実施形態における電力分配回路１０Ｃの構成を示す回路構成図である。第２の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。
　図９（ａ）に示す様に、第４の実施形態の電力分配回路１０Ｃは、第２の実施形態と比べ、トランス２Ａ，２Ｂ及び加算回路３の代わりに、トランス２Ｄを設けた構成である。具体的には、電力分配回路１０Ｃは、増幅器ＡＭＰ１、トランス１、増幅器ＡＭＰ２Ａ，２Ｂ、及びトランス２Ｄを含む構成である。トランス２Ｄは、第５の不平衡平衡変換回路の一例として示したものであり、増幅器ＡＭＰ２Ａの出力信号である正相信号及び増幅器ＡＭＰ２Ｂの出力信号である逆相信号を１対の差動信号として入力し、入力された正相信号及び逆相信号を不平衡平衡変換して１対の差動出力信号を出力する。
　第１の実施形態においては、差動入力信号の正相信号及び逆相信号がトランス２Ａ及び２Ｂにそれぞれ入力される。差動入力信号の正相信号及び逆相信号間にゲイン又は位相の誤差が生じた場合には、各トランス２Ａ，２Ｂの入力端において誤差が補正されずにトランス２Ａ，２Ｂによる差動出力信号に変換される。更に、各トランス２Ａ，２Ｂの差動出力信号間の誤差を低減するために、加算回路３が必要となる。
　第４の実施形態のトランス２Ｄにおいては、入力された差動信号の正相信号は差動出力信号の正相信号及び逆相信号と結合（加算）して出力され、更に、入力された差動入力信号の逆相信号も差動出力信号の正相信号及び逆相信号と結合（加算）して出力される。即ち、トランス２Ｄは、入出力信号間を結合させるトランス回路であり、上述した各実施形態における加算回路３の機能も有する。
　第４の実施形態における電力分配回路１０Ｃは、上述した各実施形態における加算回路３を追加せずに回路面積を削減しつつ、トランス２Ｄにおいて発生する差動出力信号間の誤差を低減できる。即ち、増幅器の出力に接続される不平衡平衡変換回路及び加算回路を１つの不平衡平衡変換回路（トランス２Ｄ）を用いて構成でき、不平衡平衡変換回路の性能ばらつきによる差動出力間誤差を低減し、かつ回路面積を縮小できる。
　また、トランス２Ｄの差動入力信号の正相信号及び逆相信号は、差動出力信号を経由して結合し、各入力端子から同じゲイン及び位相の各特性による変化の後にＧＮＤに接続（接地）される。従って、差動入力信号の中点をＡＣ的にＧＮＤ接地点において結合したと見なすことができる。
　即ち、差動入力信号のトランス２Ｄの入力端において含まれる誤差は、トランス２Ｄ内の電磁誘導によりトランス２Ｄによる差動出力信号の結合前にＧＮＤ接地点において低減される。これにより、入出力信号変換後の差動出力信号への誤差の影響を改善できる。よって、本実施形態の電力分配回路１０Ｃによれば、ゲイン及び位相の各誤差を低減しつつ、回路面積を削減できる。
　また、図９（ｂ）に示すように、トランス２Ｄは伝送線路を用いて構成される。図９（ｂ）は、トランス２Ｄの構成の一例を示す図である。即ち、トランス２Ｄにおいては、１対の差動入力信号の正相信号及び逆相信号（Ｖｉｎｐ，Ｖｉｎｎ）は、それぞれ伝送線路２６、２７の負荷を通してＡＣ的にＧＮＤに接続（接地）される。
　図９（ｂ）のトランス２Ｄの構成においては、各入力端子からＧＮＤ接地点までの伝送線路の長さのほぼ半分の長さが、１対の差動出力信号の正相信号及び逆相信号の出力端子からＧＮＤ接地点までの伝送線路の長さとなる。
　また、差動入力信号の２本の伝送線路２６、２７と差動出力信号の１本の伝送線路２８とが、互いに逆向きの電流が結合して流れるように配置される。これにより、ＧＮＤ接地点を中心に図９（ｂ）の矢印によって表した電流の向きに流れ込む電流値と流れ出す電流値とが釣り合うように、１対の差動出力信号は電磁誘導により生成される。
　これにより、トランス２Ｄは、同じゲイン及び位相の各特性を持つ１対の差動出力信号を得ることができる。なお、伝送線路２６、２７は２本の入力伝送線路に相当し、伝送線路２８は１本の出力伝送線路に相当する。
　また、トランス２Ｄは伝送線路を用いて構成されるので、デバイスプロセス上の配線によって作製した場合、能動素子として、例えば、トランジスタを用いた場合と比較して、精度の良い、ばらつきの少ない１対の差動出力信号を生成できる。また、加算回路の機能を持たせることかできる。
　例えば、シリコンプロセスを用いたばらつきの少ない３本の伝送線路の結合によってトランスを形成でき、不平衡平衡変換回路の性能ばらつきによる差動出力間誤差を低減し、かつ回路面積を縮小できる。
　以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種実施の形態の変更例または修正例、更に各種実施の形態の組み合わせ例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
　例えば、前記第２の実施形態において、トランス１、２Ａ、２Ｂでは、無入力となる入力端子、及び、差動出力信号の正相及び逆相信号の出力端子の中間点は、入力信号の周波数においてＡＣ的にＧＮＤ接続となるコンデンサに接続される場合を示した。このことは、第１、第３、第４の実施形態においても同様に適用可能である。
　また、増幅器としては、ＦＥＴの他、バイポーラトランジスタを用いてもよい。
　なお、本出願は、２０１１年７月２７日出願の日本特許出願（特願２０１１－１６４７４２）に基づくものであり、その内容はここに参照として取り込まれる。
　本発明は、差動入力信号から１対の差動出力信号を出力する際、回路規模及び消費電流を増大させることなく、また、無線性能を劣化させることなく、差動出力信号間の回路誤差を低減できる電力分配回路として有用である。
　１、２Ａ、２Ｂ、２Ｃ、２Ｄ　トランス
　３　加算回路
　４Ａ、４Ｂ　コンデンサ
　５Ａ、５Ｂ　定電圧電源
　８、１６、１７、１８、２６、２７、２８　伝送線路
　１０、１０Ａ、１０Ｂ、１０Ｃ　電力分配回路
　ＡＭＰ１、ＡＭＰ２Ａ、ＡＭＰ２Ｂ　増幅器

Claims (10)

  1. 　１対の差動入力信号を入力して１対の差動出力信号を出力する電力分配回路であって、
    　前記１対の差動入力信号の正相信号を入力して差動信号を出力する第１の不平衡平衡変換回路と、
    　前記１対の差動入力信号の逆相信号を入力して差動信号を出力する第２の不平衡平衡変換回路と、
    　前記第１及び第２の各不平衡平衡変換回路から出力される２対の差動信号を、前記正相信号及び前記逆相信号ごとに加算して前記１対の差動出力信号を出力する加算回路と、を備える電力分配回路。
  2. 　請求項１に記載の電力分配回路であって、
    　不平衡入力信号を１対の差動信号に変換し、１対の差動入力信号として出力する第３の不平衡平衡変換回路と、
    　前記第３の不平衡平衡変換回路から出力される前記１対の差動入力信号の正相信号を増幅する第１の増幅器と、
    　前記第３の不平衡平衡変換回路から出力される前記１対の差動入力信号の逆相信号を増幅する第２の増幅器と、を更に備え、
    　前記第１の不平衡平衡変換回路は、前記第１の増幅器により増幅された前記正相信号を入力し、
    　前記第２の不平衡平衡変換回路は、前記第２の増幅器により増幅された前記逆相信号を入力する電力分配回路。
  3. 　請求項１又は２に記載の電力分配回路であって、
    　前記第１の不平衡平衡変換回路及び前記第２の不平衡平衡変換回路は、前記１対の差動入力信号を入力し、各正相信号及び各逆相信号毎に２対の差動出力信号を出力する第４の不平衡平衡変換回路を用いて構成される電力分配回路。
  4. 　請求項１又は２に記載の電力分配回路であって、
    　前記第１の不平衡平衡変換回路、前記第２の不平衡平衡変換回路及び前記加算回路は、前記１対の差動入力信号の正相信号を前記差動出力信号の正相信号及び逆相信号と結合し、前記１対の差動入力信号の逆相信号を前記差動出力信号の正相信号及び逆相信号と結合し、前記１対の差動出力信号を出力する第５の不平衡平衡変換回路を用いて構成される電力分配回路。
  5. 　請求項３に記載の電力分配回路であって、
    　前記第４の不平衡平衡変換回路は、伝送線路を用いて構成され、前記１対の差動入力信号の各入力端子から接地点までの前記伝送線路の長さの半分の長さが、前記２対の差動出力信号の各出力端子から接地点までの伝送線路の長さとなるように、１本の入力伝送線路に対し、２本の出力伝送線路を結合させた電力分配回路。
  6. 　請求項４に記載の電力分配回路であって、
    　前記第５の不平衡平衡変換回路は、伝送線路を用いて構成され、前記１対の差動入力信号の各入力端子から接地点までの前記伝送線路の長さの半分の長さが、前記１対の差動出力信号の各出力端子から接地点までの伝送線路の長さとなるように、２本の入力伝送線路に対し、１本の出力伝送線路を結合させた電力分配回路。
  7. 　請求項１又は２に記載の電力分配回路であって、
    　前記第１及び第２の不平衡平衡変換回路の無入力となる入力端子と接地との間に、コンデンサを介在させ、前記コンデンサと並列に定電圧電源を設ける電力分配回路。
  8. 　請求項２に記載の電力分配回路であって、
    　前記第３の不平衡平衡変換回路の正相信号及び逆相信号の各出力端子の中間点と接地との間に、コンデンサを介在させ、前記コンデンサと並列に定電圧電源を設ける電力分配回路。
  9. 　請求項１に記載の電力分配回路であって、
    　前記加算回路は、伝送線路を用いて構成され、同じ長さを持つ前記伝送線路において２つの正相信号及び２つの逆相信号の同相成分の入力信号を加算し、前記伝送線路の中点から前記１対の差動出力信号を取り出す電力分配回路。
  10. 　請求項１に記載の電力分配回路であって、
    　前記加算回路は、伝送線路を用いて構成され、同じ長さを持つ前記伝送線路において２つの正相信号及び２つの逆相信号の異相成分の入力信号を加算し、前記伝送線路から前記１対の差動出力信号を取り出す電力分配回路。
PCT/JP2012/004568 2011-07-27 2012-07-17 電力分配回路 WO2013014881A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280021258.9A CN103503313B (zh) 2011-07-27 2012-07-17 功率分配电路
US14/125,438 US9543760B2 (en) 2011-07-27 2012-07-17 Power distribution circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-164742 2011-07-27
JP2011164742A JP5828069B2 (ja) 2011-07-27 2011-07-27 電力分配回路

Publications (1)

Publication Number Publication Date
WO2013014881A1 true WO2013014881A1 (ja) 2013-01-31

Family

ID=47600756

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/004568 WO2013014881A1 (ja) 2011-07-27 2012-07-17 電力分配回路

Country Status (3)

Country Link
US (1) US9543760B2 (ja)
JP (1) JP5828069B2 (ja)
WO (1) WO2013014881A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140312972A1 (en) * 2013-04-18 2014-10-23 Tdk Corporation High-frequency amplifier circuit, semiconductor device, and magnetic recording and reproducing device
WO2015128965A1 (ja) * 2014-02-26 2015-09-03 三菱電機株式会社 アクティブバラン回路及びトランス
US11602602B2 (en) 2014-02-10 2023-03-14 Philip Morris Products S.A. Aerosol-generating system having a heater assembly and a cartridge for an aerosol-generating system having a fluid permeable heater assembly
US11666099B2 (en) 2012-12-28 2023-06-06 Philip Morris Products S.A. Heated aerosol-generating device and method for generating aerosol with consistent properties

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6132025B2 (ja) * 2013-09-30 2017-05-24 株式会社村田製作所 電子部品及び電子回路
US9685923B2 (en) * 2014-08-27 2017-06-20 Infineon Technologies Americas Corp. Communication over a voltage isolation barrier
EP3219017B1 (en) * 2014-10-03 2021-11-10 Short Circuit Technologies LLC Transformer based impedance matching network
KR102456843B1 (ko) * 2017-12-28 2022-10-21 한국전자통신연구원 발룬을 포함하는 고주파 신호 증폭기
US20200036339A1 (en) * 2018-07-26 2020-01-30 Avago Technologies International Sales Pte. Limited Power amplifier circuit with diverting current path
US11456717B2 (en) * 2019-10-03 2022-09-27 Texas Instruments Incorporated Input drive configuration for reducing phase and gain imbalance
CN118339766A (zh) * 2021-12-08 2024-07-12 株式会社村田制作所 放大装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163809A (ja) * 1996-11-26 1998-06-19 Murata Mfg Co Ltd 不平衡−平衡変換回路
JPH11214943A (ja) * 1998-01-26 1999-08-06 Murata Mfg Co Ltd バルントランス
JP2001196862A (ja) * 2000-01-13 2001-07-19 Advantest Corp シングルバランスミキサ
JP2001358546A (ja) * 2000-06-13 2001-12-26 Fujitsu Ltd 差動アンプ回路、差動変換回路及びミキサ回路
JP2002329611A (ja) * 2001-05-02 2002-11-15 Murata Mfg Co Ltd 積層型複合バラントランス
JP2005130376A (ja) * 2003-10-27 2005-05-19 Sony Corp バラン
JP2005348054A (ja) * 2004-06-02 2005-12-15 Murata Mfg Co Ltd 平衡型クロック信号出力回路およびこれを用いた高周波発振器
WO2008105257A1 (ja) * 2007-02-26 2008-09-04 Nec Corporation 高周波回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821820B2 (ja) 1992-09-10 1996-03-04 日本電気株式会社 平衡変換回路
JP3606143B2 (ja) * 1999-12-15 2005-01-05 日本電気株式会社 オフセット制御回路及びそれを用いた光受信器並びに光通信システム
WO2005034350A1 (ja) 2003-09-30 2005-04-14 Mitsubishi Denki Kabushiki Kaisha 可変電力分配器並びにその誤差検出方法及び設定値補正方法
US7592866B2 (en) * 2006-02-17 2009-09-22 Bae Systems Information And Electronic Systems Integration Inc. Widebrand differential amplifier including single-ended amplifiers coupled to a four-port transformer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163809A (ja) * 1996-11-26 1998-06-19 Murata Mfg Co Ltd 不平衡−平衡変換回路
JPH11214943A (ja) * 1998-01-26 1999-08-06 Murata Mfg Co Ltd バルントランス
JP2001196862A (ja) * 2000-01-13 2001-07-19 Advantest Corp シングルバランスミキサ
JP2001358546A (ja) * 2000-06-13 2001-12-26 Fujitsu Ltd 差動アンプ回路、差動変換回路及びミキサ回路
JP2002329611A (ja) * 2001-05-02 2002-11-15 Murata Mfg Co Ltd 積層型複合バラントランス
JP2005130376A (ja) * 2003-10-27 2005-05-19 Sony Corp バラン
JP2005348054A (ja) * 2004-06-02 2005-12-15 Murata Mfg Co Ltd 平衡型クロック信号出力回路およびこれを用いた高周波発振器
WO2008105257A1 (ja) * 2007-02-26 2008-09-04 Nec Corporation 高周波回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11666099B2 (en) 2012-12-28 2023-06-06 Philip Morris Products S.A. Heated aerosol-generating device and method for generating aerosol with consistent properties
US20140312972A1 (en) * 2013-04-18 2014-10-23 Tdk Corporation High-frequency amplifier circuit, semiconductor device, and magnetic recording and reproducing device
JP2014225862A (ja) * 2013-04-18 2014-12-04 Tdk株式会社 高周波増幅回路、半導体装置および磁気記録再生装置
US9252716B2 (en) * 2013-04-18 2016-02-02 Tdk Corporation High-frequency amplifier circuit, semiconductor device, and magnetic recording and reproducing device
US11602602B2 (en) 2014-02-10 2023-03-14 Philip Morris Products S.A. Aerosol-generating system having a heater assembly and a cartridge for an aerosol-generating system having a fluid permeable heater assembly
WO2015128965A1 (ja) * 2014-02-26 2015-09-03 三菱電機株式会社 アクティブバラン回路及びトランス
US9614498B2 (en) 2014-02-26 2017-04-04 Mitsubishi Electric Corporation Active balun circuit and transformer

Also Published As

Publication number Publication date
US9543760B2 (en) 2017-01-10
JP5828069B2 (ja) 2015-12-02
US20140125126A1 (en) 2014-05-08
JP2013030934A (ja) 2013-02-07
CN103503313A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5828069B2 (ja) 電力分配回路
US7224231B2 (en) Method for transforming output signals of a low-noise amplifier of a wireless transceiver
US7804361B2 (en) Low noise amplifier
US9935663B1 (en) Low-loss isolating outphasing power combiner in a radio frequency device
US20200083916A1 (en) Outphasing-Calibration in a Radio Frequency (RF) Transmitter Device
KR20080074336A (ko) 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법
US10348260B2 (en) Amplifier circuit and filter
TW201815057A (zh) 降頻混頻器
JP2008131645A (ja) 電力結合器を使用した電力増幅器
CN108011594A (zh) 差分电流至电压转换器
US8604882B2 (en) Single-ended to differential amplifier
JP2010220195A (ja) カレントコンベアベースの計器増幅器
TW201541859A (zh) 射頻功率放大器與提高功率附加效率及線性度的方法
TW202007103A (zh) 校準裝置及校準方法
WO2015128965A1 (ja) アクティブバラン回路及びトランス
US11456717B2 (en) Input drive configuration for reducing phase and gain imbalance
EP2562929A1 (en) High gain amplifier method using low-valued reistances
CN103503313B (zh) 功率分配电路
JP4535859B2 (ja) 差動増幅器
US8396435B2 (en) Adder, and power combiner, quadrature modulator, quadrature demodulator, power amplifier, transmitter and wireless communicator using same
JP5205403B2 (ja) 半導体集積回路装置
WO2018229977A1 (ja) 高周波増幅器
US8975965B2 (en) Differential signal correction circuit
WO2023100225A1 (ja) 単相差動変換回路
US20230370103A1 (en) Reception apparatus to receive signals using circuit current consumption, communication system, and method for controlling reception apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12816871

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14125438

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12816871

Country of ref document: EP

Kind code of ref document: A1