WO2012161406A1 - 차동 증폭기 - Google Patents

차동 증폭기 Download PDF

Info

Publication number
WO2012161406A1
WO2012161406A1 PCT/KR2012/001102 KR2012001102W WO2012161406A1 WO 2012161406 A1 WO2012161406 A1 WO 2012161406A1 KR 2012001102 W KR2012001102 W KR 2012001102W WO 2012161406 A1 WO2012161406 A1 WO 2012161406A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
source
amplifier
phase
output
Prior art date
Application number
PCT/KR2012/001102
Other languages
English (en)
French (fr)
Inventor
남일구
최치훈
최준우
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Publication of WO2012161406A1 publication Critical patent/WO2012161406A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Definitions

  • the present invention relates to a differential amplifier, and more particularly, to a differential amplifier that removes thermal noise of a transistor to provide a low noise single input differential output.
  • the conventional differential input differential output amplifier for removing the common mode noise has to include an external balun (balun), there is a problem that the size and cost is expensive due to the external balun.
  • differential amplifiers are used that take a single input and provide a differential output.
  • the conventional single input differential output amplifier cannot remove the thermal noise of the transistor element at the output stage, the fluctuation range of the transconductance is rather large, and the parasitic component deteriorates the differential signal characteristics. .
  • An object of the present invention to solve the above-mentioned problem is to implement the amplification circuit of a single input differential output while removing noise of the differential output signal due to the thermal noise of the transistor (good noise characteristics, high frequency characteristics, differential characteristics) This is to provide a good differential amplifier.
  • Another object of the present invention is to provide a differential amplifier including a voltage combiner for outputting a noise canceled differential output signal by mixing a differential output signal including noise.
  • a differential amplifier includes a common gate amplifier configured to receive a single input signal and amplify the input signal to have a non-inverted phase based on the phase of the input signal.
  • the common source amplifier which amplifies the input signal to have an inverted phase with respect to the phase of the input signal, and the outputs of the common gate amplifier and the common source amplifier, respectively, are mixed so that the ratio of the phase of the input signal
  • a mixer for outputting the inverted phase and the differential output signals from which the noise of the inverted phase is removed.
  • a differential amplifier receives a predetermined input signal, the transistor M11 which operates as a common gate, and the source is connected to the drain of the transistor M11, and the transistor M12 which operates as a common gate.
  • a common gate amplifier having a cascode structure and a common source, the gate of which operates as a common gate and a source of which is connected to the drain of the transistor M21.
  • a common source amplifier of the cascode structure including the transistor M22, a transistor M3 operated as a common source, and a transistor M4 connected to the transistor M3 and operated as a source follower, wherein the transistor M3 ) And a first mixing unit for outputting an output signal Out + having a non-inverted phase based on the phase of the input signal at a node to which the transistor M4 is connected, and being operated as a common source.
  • a second mixing unit which outputs a signal Out-.
  • the present invention it is possible to provide a differential amplifier having good noise characteristics, good differential characteristics, and high frequency characteristics by removing noise of an output signal due to thermal noise of a transistor while implementing a single input differential output. .
  • FIG. 1 is a block diagram illustrating a differential amplifier according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram illustrating a differential amplifier according to another embodiment of the present invention.
  • FIG. 3 is a circuit diagram illustrating a differential amplifier according to another embodiment of the present invention.
  • FIG. 4 is a circuit diagram illustrating a differential amplifier according to another embodiment of the present invention.
  • FIG. 5 is a circuit diagram illustrating a differential amplifier according to another embodiment of the present invention.
  • FIG. 1 is a block diagram illustrating a differential amplifier according to an embodiment of the present invention.
  • the differential amplifier 10 includes a common gate amplifier 100 and a common source amplifier 200 for amplifying an input signal Vin, and common gate.
  • the common gate amplifier 100 may include a transistor M1 designed to operate as a common gate
  • the common source amplifier 200 may include a transistor M2 designed to operate as a common source.
  • the differential amplifier 10 is a signal amplified by the common gate amplifier 100 and the signal amplified by the common source amplifier 200 to the differential output signal (Out +, Out-) By mixing so as to remove the thermal noise generated in the common gate amplifier 100.
  • the signal amplified by the common gate amplifier 100 has a non-inverted phase based on the phase of the input signal Vin, and the signal amplified by the common source amplifier 200 is an input signal Vin. Has an inverted phase with respect to the phase.
  • the first mixing unit 300 mixes the output of the common gate amplifier 100 and the output of the common source amplifier 200 to have a non-inverted phase based on the phase of the input signal, thereby performing a non-inverted phase. Outputs an output signal Out + having
  • phase of the thermal noise included in the output of the common source amplifier 200 is inverted, and the phase of the thermal noise included in the output of the common gate amplifier 100 is non-inverted. Thermal noises generated by the amplifier 100 and the common source amplifier 200 are canceled.
  • the first mixer 300 may include a transistor M4 operated as a source follower and a transistor M3 operated as a common source.
  • the second mixer 400 mixes the output of the common gate amplifier 100 and the output of the common source amplifier 200 to be inverted phases based on the phase of the input signal to output an output signal having an inverted phase (Out).
  • phase of the thermal noise included in the output of the common gate amplifier 100 is inverted, and the phase of the thermal noise included in the output of the common source amplifier 200 is non-inverted. Thermal noises generated by the amplifier 100 and the common source amplifier 200 are canceled.
  • the second mixing unit 400 may include a transistor M6 operated as a source follower and a transistor M5 operated as a common source.
  • the differential amplifier 10 mixes thermal noises having inverted phases with each other to remove noise
  • the first mixer 300 refers to the phase of the input signal Vin.
  • the output signal Out + having the non-inverting phase is output, and the second mixing unit 400 outputs the output signal Out- having the inverted phase based on the phase of the input signal Vin.
  • FIG. 2 is a circuit diagram illustrating a differential amplifier according to another embodiment of the present invention.
  • the differential amplifier 20 includes a common gate amplifier 100 and a common source amplifier 200 for amplifying an input signal Vin.
  • the common gate amplifier 100 has a gate connected to the bias voltage Vbias, a drain connected to the other end of the impedance ZD1 having one end connected to the power supply Vdd, and a source connected to the impedance Zs. (M1).
  • the common source amplification unit 200 has a gate receiving an input signal Vin, and a drain thereof is connected to the other end of the impedance ZD2 having one end connected to the power supply Vdd, and the source includes a transistor M2 grounded. do.
  • the transistor M2 may be operated in the saturation region.
  • the impedance ZD1 of the common gate amplifier 100 and the impedance ZD2 of the common source amplifier 200 may be formed of a resistor, an inductor, or a transformer of an LC resonant circuit.
  • the thermal noise generated by the channel current in the common gate amplifier 100 causes the drain current of the transistor M1 to increase, and according to the voltage drop according to the impedance ZD1, The thermal noise voltage is reduced.
  • the thermal noise voltage at the source of the transistor M1 increases as the drain current of the transistor M1 increases and the impedance Zs.
  • the thermal noise current at the drain of the transistor M2 increases, and the thermal noise voltage at the drain of the transistor M2 according to the voltage drop according to the impedance ZD2. Will be reduced.
  • the first mixer 300 and the second mixer 400 for outputting the differential output signals Out + and Out- while removing thermal noise generated by the common gate amplifier 100 will be described.
  • the first mixing unit 300 has a gate connected to the drain of the transistor M2 and outputs an output signal Out + having an inverted phase based on the phase of the input signal Vin at the drain.
  • the transistor M3 to be grounded, the gate is connected to the drain of the transistor M1, the drain is connected to the power supply (Vdd), the source includes a transistor M4 is connected to the drain of the transistor M3.
  • the transistor M4 is operated as a source follower and non-inverts and amplifies the signal (non-inverted signal based on the phase of the input signal) and thermal noise amplified by the transistor M1 and thus the transistor M4. Output to the source of.
  • the transistor M3 operates as a common source, and inverts and amplifies the signal amplified by the transistor M2 (a signal inverted based on the phase of the input signal) and thermal noise to drain the transistor M3. Output to.
  • the combined result of the output at the drain of the transistor M3 and the output at the source of the transistor M4 becomes the output at the node to which the drain of the transistor M3 and the source of the transistor M4 are connected.
  • the node having the drain of M3 and the source of the transistor M4 has a non-inverted phase with respect to the phase of the input signal Vin, and outputs an output signal Out + that is offset by thermal noise.
  • the second mixer 400 is connected to the drain of the transistor M1, and outputs an output signal Out- of the inverted phase based on the phase of the input signal Vin at the drain.
  • the transistor M5 being grounded, the gate is connected to the drain of the transistor M2, the drain is connected to the power supply (Vdd), the source includes a transistor M6 is connected to the drain of the transistor M3.
  • the transistor M5 operates as a common source, and inverts and amplifies the signal (non-inverted signal based on the phase of the input signal) and the thermal noise amplified by the transistor M1 to the transistor M5. Output to the drain.
  • the transistor M6 operates as a source follower, and non-inverts and amplifies the signal amplified by the transistor M2 (a signal inverted based on the phase of the input signal) and the thermal noise of the transistor M6. Output to the source.
  • the combined result of the output at the drain of the transistor M5 and the output at the source of the transistor M6 becomes the output at the node to which the drain of the transistor M5 and the source of the transistor M6 are connected.
  • the output signal Out- has an inverted phase based on the phase of the input signal Vin and the thermal noise is canceled.
  • the impedance Zs connected to the source of the transistor M1 may be selected such that the inductance has a value greater than the resistance and the capacitance.
  • the impedance Zs operates close to the pure inductance, when the input signal Vin is a high frequency (for example, 10 kHz to 300 GHz), the source of the transistor M1 is grounded during the direct current operation.
  • the input signal Vin may be effectively provided to the transistors M1 and M2 while supplying a constant bias to the transistors M1 and M2.
  • circuits eg, current mirrors
  • elements for supplying a constant bias to the transistors M1 and M2 in place of the impedance Zs may be connected.
  • the gain may be controlled by selecting values of the impedance ZD1 connected to the drain of the transistor M1 and the impedance ZD2 connected to the drain of the transistor M2.
  • both the transistor M1 and the transistor M2 can be operated in the saturation region.
  • the transistors M1 to M6 are configured as NMOSs is shown, but the power source Vdd is grounded, the ground is power source Vdd, and the NMOS transistor is PMOS (P channel). The same operation can be performed even if each is replaced with a type MOS) transistor.
  • the gate terminal of at least one of the transistors M2 to M6 may include a coupling capacitor C 2 to C 6 that blocks a DC signal and transfers an AC signal.
  • FIG. 3 is a circuit diagram illustrating a differential amplifier according to another embodiment of the present invention.
  • the differential amplifier 30 may include a common gate amplifier 100, a common source amplifier 200, a first mixer 300, and a second mixer ( 400).
  • the common gate amplifier 100 is connected to a bias voltage Vbias for operating a gate in a saturation region, a drain thereof is connected to the other end of an impedance ZD1 having one end connected to a power supply Vdd, and the source is connected to And a transistor M1 connected to Zs).
  • the impedance Zs connected to the source of the transistor M1 may be selected such that the inductance has a value greater than the resistance and the capacitance.
  • the common source amplifier 200 has a gate connected to the other end of the capacitor C2 having one end connected to the source of the transistor M1 to receive the input signal Vin, and one end thereof connected to the power supply Vdd. Is connected to the other end of the impedance ZD2, and the source includes a transistor M2 that is grounded.
  • the gate of the transistor M2 is connected to the other end of the resistor R G2 having one end connected to the bias voltage Vbias2 for operating the transistor M2 in the saturation region.
  • the first mixing unit 300 has an output signal of a phase in which the gate is connected to the other end of the capacitor C3, one end of which is connected to the drain of the transistor M2, and the non-inverted phase of the input signal Vin at the drain based on the phase of the input signal Vin.
  • Output (Out +) the source is grounded transistor (M3), the gate is connected to the other end of the capacitor (C4), one end is connected to the drain of the transistor (M1), the drain is connected to the power supply (Vdd)
  • the source includes a transistor M4 connected to the drain of the transistor M3.
  • the gate of the transistor M3 is connected to the other end of the resistor R G3 , one end of which is connected to the bias voltage Vbias3 for operating the transistor M3 in the saturation region, and the gate of the transistor M4 is the transistor M4.
  • the second mixing unit 400 has a gate connected to the other end of the capacitor C5, one end of which is connected to the drain of the transistor M1, and the output signal having a phase inverted based on the phase of the input signal Vin at the drain ( Out-), the source is grounded transistor M5, the gate is connected to the other end of the capacitor C6, one end of which is connected to the drain of the transistor M2, the drain is connected to the power supply (Vdd)
  • the source includes a transistor M6 connected to the drain of the transistor M3.
  • the gate of the transistor M5 is connected to the other end of the resistor R G5 having one end connected to the bias voltage Vbias5 for operating the transistor M5 in the saturation region, and the gate of the transistor M6 is connected to the transistor M6.
  • the differential amplifier 30 provides a DC bias for operating the transistors M1 to M6 in a saturation region, and the AC signal is leaked or reflected. It is possible to prevent the AC signal from being effectively transmitted to each of the transistors M1 to M6.
  • FIG. 4 is a circuit diagram illustrating a differential amplifier according to another embodiment of the present invention.
  • the differential amplifier 40 includes a common gate amplifier 100, a common source amplifier 200, and a common gate amplifier 100 having a cascode structure.
  • the first mixing unit 300 and the second mixing unit 400 to remove the generated thermal noise (Thermal Noise) is included.
  • the common gate amplifier 100 has a gate connected to a bias voltage Vb1, a source connected to a transistor M11 connected to an impedance Zs, a gate connected to a bias voltage Vb2,
  • the source is connected to the drain of the transistor M11, and the drain includes a transistor M12, one end of which is connected to the other end of the impedance ZD1 connected to the power supply Vdd.
  • the common source amplifier 200 receives a gate of an input signal Vin, a source of which is connected to the transistor M21, a gate of which is connected to a bias voltage Vb3, and a source of the drain of the transistor M21.
  • a drain includes a transistor M22 having one end connected to the other end of the impedance ZD2 connected to the power supply Vdd.
  • the impedance ZD1 of the common gate amplifier 100 and the impedance ZD2 of the common source amplifier 200 may be formed of a resistor, an inductor, or a transformer of an LC resonant circuit.
  • the first mixer 300 and the second mixer 400 for outputting the differential output signals Out + and Out- while removing thermal noise generated by the common gate amplifier 100 will be described.
  • the first mixing unit 300 has a gate connected to the drain of the transistor M22, and outputs an output signal Out + having a non-inverted phase based on the phase of the input signal Vin at the drain.
  • the transistor M3 to be grounded, the gate is connected to the drain of the transistor M12, the drain is connected to the power supply (Vdd), the source includes a transistor M4 is connected to the drain of the transistor M3.
  • the transistor M4 may be operated as a source follower, and the transistor M3 may be operated as a common source.
  • the combined result of the output at the drain of the transistor M3 and the output at the source of the transistor M4 becomes the output at the node to which the drain of the transistor M3 and the source of the transistor M4 are connected.
  • the node having the drain of M3 and the source of the transistor M4 has a non-inverted phase with respect to the phase of the input signal Vin, and outputs an output signal Out + that is offset by thermal noise.
  • the second mixer 400 is connected to the drain of the transistor M12, and outputs an output signal Out- of the inverted phase based on the phase of the input signal Vin at the drain.
  • the transistor M5 to be grounded, the gate is connected to the drain of the transistor M22, the drain is connected to the power supply (Vdd), the source includes a transistor M6 is connected to the drain of the transistor M3.
  • the transistor M5 may be operated as a common source, and the transistor M6 may be operated as a source follower.
  • the combined result of the output at the drain of the transistor M5 and the output at the source of the transistor M6 becomes the output at the node to which the drain of the transistor M5 and the source of the transistor M6 are connected.
  • the output signal Out- has an inverted phase based on the phase of the input signal Vin and the thermal noise is canceled.
  • the impedance Zs connected to the source of the transistor M1 may be selected such that the inductance has a value greater than the resistance and the capacitance.
  • circuits eg, current mirrors
  • elements for supplying a constant bias to the transistors M1 and M2 in place of the impedance Zs may be connected.
  • the gain may be controlled by selecting values of the impedance ZD1 connected to the drain of the transistor M1 and the impedance ZD2 connected to the drain of the transistor M2.
  • transistors M11, M12, M21, and M22 may all be operated in the saturation region.
  • the gate terminal of at least one of the transistors M21, M3, and M6 may include coupling capacitors C 2 through C 6 that block a DC signal and transfer an AC signal. .
  • the differential amplifier 40 includes a common gate amplifier 100 and a common source amplifier 200 having a cascode structure, the isolation between the input and output ( ISOLATION) and frequency characteristics can be improved.
  • FIG. 5 illustrates a cascode differential amplifier in accordance with another embodiment of the present invention considering DC bias and AC signal coupling of transistors in the cascode differential amplifier of FIG. 4. have.
  • a gate terminal of each of the transistors M11, M12, M21, M22, M3, and M6 operates in a saturation region.
  • the differential amplifier 50 according to another embodiment of the present invention provides a direct current bias that allows each transistor to be operated in a saturation region, and prevents the AC signal from leaking or reflecting, so that the alternating current signal is transmitted to each transistor. It can be effectively delivered to the field.
  • the present invention relates to differential amplifiers, and more particularly, to the differential amplifier industry, which eliminates thermal noise of transistors to provide a low noise single input differential output.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 차동 증폭기에 관한 것으로, 본 발명의 일면에 따른 차동 증폭기는, 소정의 입력 신호를 단일 입력 받으며, 입력 신호의 위상을 기준으로 비반전된 위상을 가지도록 입력 신호를 증폭하는 공통 게이트 증폭부와, 입력 신호의 위상을 기준으로 반전된 위상을 가지도록 입력 신호를 증폭하는 공통 소스 증폭부와, 공통 게이트 증폭부 및 공통 소스 증폭부에서의 출력을 각각 혼합하여, 입력 신호의 위상을 기준으로 비반전된 위상 및 반전 위상의 잡음이 제거된 차동 출력 신호들을 각각 출력하는 혼합부를 포함한다.

Description

차동 증폭기
본 발명은 차동 증폭기에 관한 것으로서, 더욱 상세하게는, 트랜지스터의 열 잡음(Thermal Noise)을 제거하여 저잡음의 단일 입력 차동 출력을 제공하는 차동 증폭기에 관한 것이다.
종래의 입력 신호를 단일 입력 받아 단일 출력하는 증폭기의 경우에는 차동 출력을 제공할 수 없고, 공통모드 노이즈 제거 특성이 좋지 않아서 RF 송수신기에 이용되기 어렵다는 문제가 있다.
또한, 공통모드 노이즈를 제거하기 위한 종래의 차동 입력 차동 출력 증폭기는 외부 발룬(Balun)을 포함해야 하므로, 외부 발룬으로 인한 크기가 커지고 가격이 비싼 문제가 있다.
이러한 문제를 하기 위해 단일 입력을 받아 차동 출력을 하는 차동 증폭기가 이용되고 있다.
하지만, 종래의 단일 입력 차동 출력 증폭기는 트랜지스터 소자의 열잡음(Thermal Noise)을 출력단에서 제거할 수 없고, 트랜스 컨덕턴스의 변동 범위가 다소 크게 발생하고 기생 성분에 의해, 차동 신호 특성이 열화되는 문제가 있었다.
전술한 문제를 해결하기 위한 본 발명의 목적은 단일 입력 차동 출력의 증폭 회로를 구현하면서도 트랜지스터의 열 잡음(Thermal Noise)으로 인한 차동 출력 신호의 잡음을 제거하여 잡음 특성이 좋고 고주파 특성이 좋으며 차동 특성이 좋은 차동 증폭기을 제공하는 데 있다.
본 발명의 다른 목적은, 잡음이 포함된 차동 출력 신호를 혼합하여 잡음이 제거된 차동 출력 신호를 출력하는 전압 혼합부(Voltage combiner)를 포함하는 차동 증폭기를 제공하는 데 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
전술한 목적을 달성하기 위한 본 발명의 일면에 따른 차동 증폭기는, 소정의 입력 신호를 단일 입력 받으며, 입력 신호의 위상을 기준으로 비반전된 위상을 가지도록 입력 신호를 증폭하는 공통 게이트 증폭부와, 입력 신호의 위상을 기준으로 반전된 위상을 가지도록 입력 신호를 증폭하는 공통 소스 증폭부와, 공통 게이트 증폭부 및 공통 소스 증폭부에서의 출력을 각각 혼합하여, 입력 신호의 위상을 기준으로 비반전된 위상 및 반전 위상의 잡음이 제거된 차동 출력 신호들을 각각 출력하는 혼합부를 포함한다.
본 발명의 다른 면에 따른 차동 증폭기는, 소정의 입력 신호를 입력 받으며, 공통 게이트로 동작하는 트랜지스터(M11)와, 소스는 트랜지스터(M11)의 드레인에 연결되며, 공통 게이트로 동작하는 트랜지스터(M12)를 포함하는 캐스코드 구조의 공통 게이트 증폭부와, 공통 소스로 동작하며, 게이트는 입력 신호를 입력 받는 트랜지스터(M21)와, 공통 게이트로 동작하며, 소스는 트랜지스터(M21)의 드레인에 연결되는 트랜지스터(M22)를 포함하는 캐스코드 구조의 공통 소스 증폭부와, 공통 소스로 동작되는 트랜지스터(M3) 및 트랜지스터(M3)와 연결되어 소스 팔로워로 동작하는 트랜지스터(M4)를 포함하되, 트랜지스터(M3)와 트랜지스터(M4)가 연결된 노드에서 입력 신호의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 제1 혼합부와, 공통 소스로 동작되는 트랜지스터(M5) 및 트랜지스터(M5)와 연결되어 소스 팔로워로 동작하는 트랜지스터(M6)를 포함하되, 트랜지스터(M5)와 트랜지스터(M6)가 연결된 노드에서 입력 신호의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 제2 혼합부를 포함한다.
본 발명에 따르면, 단일 입력 차동 출력을 구현하면서도 트랜지스터의 열 잡음(Thermal Noise)로 인한 출력 신호의 잡음을 제거하여 잡음 특성이 좋고, 차동 특성이 좋으며, 고주파 특성이 우수한 차동 증폭기를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 차동 증폭기를 설명하기 위한 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 3은 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 4는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 5는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로서, 본 발명은 청구항의 기재에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서 전반에 걸쳐 연결이라는 표현은 물리적인 연결뿐만 아니라 전기적인 연결까지도 포함하는 개념으로 해석되어야 한다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 차동 증폭기를 설명한다. 도 1은 본 발명의 일 실시예에 따른 차동 증폭기를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 차동 증폭기(10)는 입력 신호(Vin)의 증폭을 위한 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)를 포함하며, 공통 게이트 증폭부(100)에서 발생되는 열 잡음(Thermal Noise)을 제거하기 위한 혼합부인 제1 혼합부(300) 및 제2 혼합부(400)를 포함하여, 잡음이 제거된 차동 출력 신호(Out+, Out-)를 출력한다.
여기서, 공통 게이트 증폭부(100)는 공통 게이트로 동작하도록 설계된 트랜지스터(M1)를 포함할 수 있으며, 공통 소스 증폭부(200)는 공통 소스로 동작하도록 설계된 트랜지스터(M2)를 포함할 수 있다.
따라서, 본 발명의 일 실시예에 따른 차동 증폭기(10)는 공통 게이트 증폭부(100)에서 증폭된 신호와 공통 소스 증폭부(200)에서 증폭된 신호를 차동 출력 신호(Out+,Out-)를 가지도록 혼합하여, 공통 게이트 증폭부(100)에서 발생된 열 잡음을 제거한다.
더욱 상세하게 설명하면, 공통 게이트 증폭부(100)에서 증폭된 신호는 입력 신호(Vin)의 위상을 기준으로 비반전 위상을 가지며, 공통 소스 증폭부(200)에서 증폭된 신호는 입력 신호(Vin)의 위상을 기준으로 반전 위상을 가진다.
이 때, 제1 혼합부(300)는 공통 게이트 증폭부(100)의 출력과, 공통 소스 증폭부(200)의 출력을 입력 신호의 위상을 기준으로 비반전 위상을 가지도록 혼합하여 비반전 위상을 가지는 출력 신호(Out+)를 출력한다.
여기서, 공통 소스 증폭부(200)의 출력에 포함되는 열 잡음은 위상이 반전되고, 공통 게이트 증폭부(100)의 출력에 포함되는 열 잡음은 위상은 비반전되어, 이들의 혼합에 따라 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)에서 발생된 열 잡음들은 상쇄된다.
한편, 제1 혼합부(300)는 소스 팔로워로 동작되는 트랜지스터(M4) 및 공통 소스로 동작되는 트랜지스터(M3)를 포함할 수 있다.
제2 혼합부(400)는 공통 게이트 증폭부(100)의 출력과, 공통 소스 증폭부(200)의 출력을 입력 신호의 위상을 기준으로 반전 위상이 되도록 혼합하여 반전 위상을 가지는 출력 신호(Out-)를 출력한다.
여기서, 공통 게이트 증폭부(100)의 출력에 포함되는 열 잡음은 위상이 반전되고, 공통 소스 증폭부(200)의 출력에 포함되는 열 잡음은 위상은 비반전되어, 이들의 혼합에 따라 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)에서 발생된 열 잡음들은 상쇄된다.
한편, 제2 혼합부(400)는 소스 팔로워로 동작되는 트랜지스터(M6) 및 공통 소스로 동작되는 트랜지스터(M5)를 포함할 수 있다.
즉, 본 발명의 일 실시예에 따른 차동 증폭기(10)는 서로 반전된 위상을 가지는 열 잡음들을 혼합하여 잡음이 제거되도록 하며, 제1 혼합부(300)는 입력 신호(Vin)의 위상을 기준으로 비반전 위상을 가지는 출력 신호(Out+)를 출력하고, 제2 혼합부(400)는 입력 신호(Vin)의 위상을 기준으로 반전 위상을 가지는 출력 신호(Out-)를 출력한다.
이하, 도 2를 참조하여, 트랜지스터를 이용한 회로로 구체화한 본 발명의 다른 실시예에 따른 차동 증폭기를 설명한다. 도 2는 본 발명의 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 차동 증폭기(20)는 입력 신호(Vin)의 증폭을 위한 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)를 포함하며, 공통 게이트 증폭부(100)에서 발생되는 열 잡음(Thermal Noise)을 제거하기 위한 제1 혼합부(300) 및 제2 혼합부(400)를 포함하여, 잡음이 제거된 차동 출력 신호(Out+, Out-)를 얻을 수 있다.
공통 게이트 증폭부(100)는 게이트는 바이어스 전압(Vbias)과 연결되고, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD1)의 타단과 연결되며, 소스는 임피던스(Zs)와 연결되는 트랜지스터(M1)를 포함한다.
공통 소스 증폭부(200)는 게이트는 입력 신호(Vin)를 입력 받으며, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD2)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M2)를 포함한다. 여기서, 트랜지스터(M2)는 포화 영역에서 동작될 수 있다.
한편, 공통 게이트 증폭부(100)의 임피던스(ZD1) 및 공통 소스 증폭부(200)의 임피던스(ZD2)는 저항, 인덕터 또는 LC 공진회로의 변압기(Transformer) 등으로 구성될 수 있다.
공통 게이트 증폭부(100)에서의 채널 전류로 인해 발생되는 열 잡음은 트랜지스터(M1)의 드레인 전류를 증가시키는 원인이 되며, 임피던스(ZD1)에 따른 전압 강하에 따라 트랜지스터(M1)의 드레인에서의 열잡음 전압이 감소된다. 또한, 트랜지스터(M1)의 드레인 전류 증가 및 임피던스(Zs)에 따라 트랜지스터(M1)의 소스에서의 열잡음 전압은 증가 된다.
이 때, 트랜지스터(M2)의 게이트와 트랜지스터(M1)의 소스가 연결되어 있으므로, 트랜지스터(M2)에서는 트랜지스터(M1)의 소스에서의 열잡음 전압 증가에 따른 드레인 전류의 변화, 즉, 트랜지스터(M1)에서 발생된 열잡음에 의해 잡음 전압이 발생하게 된다.
잡음 전압에 따라, 트랜지스터(M2)의 게이트 전압이 증가되면, 트랜지스터(M2)의 드레인에서의 열잡음 전류는 증가되며, 임피던스(ZD2)에 따른 전압 강하에 따라 트랜지스터(M2)의 드레인에서의 열잡음 전압은 감소되게 된다.
즉, 트랜지스터(M1)에서 발생되는 열잡음으로 인해 트랜지스터(M1)의 드레인에서의 열잡음 전압 및 트랜지스터(M2)의 드레인에서의 열잡음 전압이 감소되는 방향으로 신호 변동분이 발생된다.
이하, 공통 게이트 증폭부(100)에서 발생되는 열 잡음을 제거하면서도, 차동 출력 신호(Out+, Out-)를 출력하기 위한 제1 혼합부(300) 및 제2 혼합부(400)를 설명하도록 한다.
제1 혼합부(300)는 게이트는 트랜지스터(M2)의 드레인과 연결되며, 드레인에서 입력 신호(Vin)의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M3)와, 게이트는 트랜지스터(M1)의 드레인과 연결되며, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
여기서, 트랜지스터(M4)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M1)에서 증폭된 신호(입력 신호의 위상을 기준으로 비반전된 신호) 및 열 잡음을 비반전 증폭하여 트랜지스터(M4)의 소스에 출력한다.
또한, 트랜지스터(M3)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M2)에서 증폭된 신호(입력 신호의 위상을 기준으로 반전된 신호) 및 열 잡음을 반전 증폭하여 트랜지스터(M3)의 드레인에 출력한다.
이 때, 트랜지스터(M3)의 드레인에서의 출력과 트랜지스터(M4)의 소스에서의 출력의 합성된 결과가 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서 입력 신호(Vin)의 위상을 기준으로 비반전 위상을 가지며 열 잡음은 상쇄된 출력 신호(Out+)가 출력된다.
제2 혼합부(400)는 게이트는 트랜지스터(M1)의 드레인과 연결되며, 드레인에서 입력 신호(Vin)의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M5)와, 게이트는 트랜지스터(M2)의 드레인과 연결되며, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M1)에서 증폭된 신호(입력 신호의 위상을 기준으로 비반전된 신호) 및 열 잡음을 반전 증폭하여 트랜지스터(M5)의 드레인에 출력한다.
또한, 트랜지스터(M6)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M2)에서 증폭된 신호(입력 신호의 위상을 기준으로 반전된 신호) 및 열 잡음을 비반전 증폭하여 트랜지스터(M6)의 소스에 출력한다.
이 때, 트랜지스터(M5)의 드레인에서의 출력과 트랜지스터(M6)의 소스에서의 출력의 합성된 결과가 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서 입력 신호(Vin)의 위상을 기준으로 반전 위상을 가지며 열 잡음은 상쇄된 출력 신호(Out-)가 출력된다.
한편, 트랜지스터(M1)의 소스에 연결되는 임피던스(Zs)는 인덕턴스가 레지스턴스 및 커패시턴스 보다 큰 값을 가지도록 선택될 수 있다.
특히, 임피던스(Zs)가 순수 인덕턴스에 가깝게 동작한다면, 입력 신호(Vin)가 고주파(예를 들어, 10kHz 내지 300GHz)인 경우에 있어서, 직류 동작시, 트랜지스터(M1)의 소스를 접지되도록 하며, 교류 동작시, 큰 임피던스를 가질 수 있으므로, 트랜지스터(M1) 및 트랜지스터(M2)에 일정한 바이어스를 공급하면서도, 입력 신호(Vin)를 트랜지스터(M1) 및 트랜지스터(M2)에 효과적으로 제공할 수 있다.
한편, 임피던스(Zs)를 대신하여 트랜지스터(M1) 및 트랜지스터(M2)에 일정한 바이어스를 공급하기 위한 회로(예를 들어: 전류 미러(Current Mirror)) 및 소자들이 연결될 수 있다.
한편, 트랜지스터(M1)의 드레인에 연결되는 임피던스(ZD1)와, 트랜지스터(M2)의 드레인에 연결되는 임피던스(ZD2)의 값을 선택하여, 이득이 제어될 수 있다.
또한, 트랜지스터(M1)와 트랜지스터(M2)는 모두 포화 영역에서 동작될 수 있다.
한편, 도 2에 나타낸 회로에서는 트랜지스터(M1) 내지 트랜지스터(M6)를 각각 NMOS로 구성한 예를 나타냈지만, 전원(Vdd)을 접지로, 접지를 전원(Vdd)으로, NMOS 트랜지스터를 PMOS(P채널형 MOS)트랜지스터로 각각 치환해도 완전히 같은 동작을 시킬 수 있다.
한편, 트랜지스터(M2) 내지 트랜지스터(M6) 중 적어도 하나의 트랜지스터의 게이트단에는 직류 신호를 차단하고, 교류 신호를 전달하는 커플링 커패시터(C2 내지 C6)를 포함할 수 있다.
이하, 도 3을 참조하여, 트랜지스터들의 직류 바이어스 및 교류 신호 커플링을 고려한 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명한다. 도 3은 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
여기서, 도 2에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 도면 부호를 사용하고, 해당구성요소에 대한 상세한 설명을 생략한다.
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(30)는 공통 게이트 증폭부(100), 공통 소스 증폭부(200), 제1 혼합부(300) 및 제2 혼합부(400)를 포함한다.
공통 게이트 증폭부(100)는 게이트는 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias)과 연결되고, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD1)의 타단과 연결되며, 소스는 임피던스(Zs)와 연결되는 트랜지스터(M1)를 포함한다.
한편, 트랜지스터(M1)의 소스에 연결되는 임피던스(Zs)는 인덕턴스가 레지스턴스 및 커패시턴스 보다 큰 값을 가지도록 선택될 수 있다.
공통 소스 증폭부(200)는 게이트는 입력 신호(Vin)를 입력 받기 위해 트랜지스터(M1)의 소스와 일단이 연결되는 커패시터(C2)의 타단과 연결되고, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD2)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M2)를 포함한다.
여기서, 트랜지스터(M2)의 게이트는 트랜지스터(M2)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias2)에 일단이 연결된 저항(RG2)의 타단과 연결된다.
제1 혼합부(300)는 게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C3)의 타단과 연결되고, 드레인에서 입력 신호(Vin)의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M3)와, 게이트는 일단이 트랜지스터(M1)의 드레인과 연결되는 커패시터(C4)의 타단과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
여기서, 트랜지스터(M3)의 게이트는 트랜지스터(M3)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias3)에 일단이 연결된 저항(RG3)의 타단과 연결되며, 트랜지스터(M4)의 게이트는 트랜지스터(M4)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias4)에 일단이 연결된 저항(RG4)의 타단과 연결된다.
제2 혼합부(400)는 게이트는 일단이 트랜지스터(M1)의 드레인과 연결되는 커패시터(C5)의 타단과 연결되고, 드레인에서 입력 신호(Vin)의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M5)와, 게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C6)의 타단과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)의 게이트는 트랜지스터(M5)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias5)에 일단이 연결된 저항(RG5)의 타단과 연결되며, 트랜지스터(M6)의 게이트는 트랜지스터(M6)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias6)에 일단이 연결된 저항(RG6)의 타단과 연결된다.
전술한 바에 따라, 본 발명의 또 다른 실시예에 따른 차동 증폭기(30)는 각 트랜지스터들(M1 내지 M6)을 포화영역에서 동작될 수 있도록 하는 직류 바이어스를 제공하며, 교류 신호가 누설되거나 반사되는 것을 방지하여, 교류신호가 각 트랜지스터들(M1 내지 M6)에 효과적으로 전달되도록 할 수 있다.
이하, 도 4를 참조하여, 캐스코드(Cascode) 구조를 가지는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명한다. 도 4는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(40)는 캐스코드 구조의 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)와, 공통 게이트 증폭부(100)에서 발생되는 열 잡음(Thermal Noise)을 제거하기 위한 제1 혼합부(300) 및 제2 혼합부(400)를 포함한다.
더욱 상세하게는, 공통 게이트 증폭부(100)는 게이트는 바이어스 전압(Vb1)과 연결되고, 소스는 임피던스(Zs)와 연결되는 트랜지스터(M11)와, 게이트는 바이어스 전압(Vb2)과 연결되고, 소스는 트랜지스터(M11)의 드레인과 연결되며, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD1)의 타단과 연결되는 트랜지스터(M12)를 포함한다.
또한, 공통 소스 증폭부(200)는 게이트는 입력 신호(Vin)를 입력 받으며, 소스는 접지되는 트랜지스터(M21)와, 게이트는 바이어스 전압(Vb3)과 연결되고, 소스는 트랜지스터(M21)의 드레인과 연결되며, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD2)의 타단과 연결되는 트랜지스터(M22)를 포함한다.
한편, 공통 게이트 증폭부(100)의 임피던스(ZD1) 및 공통 소스 증폭부(200)의 임피던스(ZD2)는 저항, 인덕터 또는 LC 공진회로의 변압기(Transformer) 등으로 구성될 수 있다.
이하, 공통 게이트 증폭부(100)에서 발생되는 열 잡음을 제거하면서도, 차동 출력 신호(Out+, Out-)를 출력하기 위한 제1 혼합부(300) 및 제2 혼합부(400)를 설명하도록 한다.
제1 혼합부(300)는 게이트는 트랜지스터(M22)의 드레인과 연결되며, 드레인에서 입력 신호(Vin)의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M3)와, 게이트는 트랜지스터(M12)의 드레인과 연결되며, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
여기서, 트랜지스터(M4)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M3)는 공통 소스(Common Source)로 동작될 수 있다.
이 때, 트랜지스터(M3)의 드레인에서의 출력과 트랜지스터(M4)의 소스에서의 출력의 합성된 결과가 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서 입력 신호(Vin)의 위상을 기준으로 비반전 위상을 가지며 열 잡음은 상쇄된 출력 신호(Out+)가 출력된다.
제2 혼합부(400)는 게이트는 트랜지스터(M12)의 드레인과 연결되며, 드레인에서 입력 신호(Vin)의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M5)와, 게이트는 트랜지스터(M22)의 드레인과 연결되며, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M6)는 소스 팔로워(Source Follower)로 동작될 수 있다.
이 때, 트랜지스터(M5)의 드레인에서의 출력과 트랜지스터(M6)의 소스에서의 출력의 합성된 결과가 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서 입력 신호(Vin)의 위상을 기준으로 반전 위상을 가지며 열 잡음은 상쇄된 출력 신호(Out-)가 출력된다.
한편, 트랜지스터(M1)의 소스에 연결되는 임피던스(Zs)는 인덕턴스가 레지스턴스 및 커패시턴스 보다 큰 값을 가지도록 선택될 수 있다.
한편, 임피던스(Zs)를 대신하여 트랜지스터(M1) 및 트랜지스터(M2)에 일정한 바이어스를 공급하기 위한 회로(예를 들어: 전류 미러(Current Mirror)) 및 소자들이 연결될 수 있다.
한편, 트랜지스터(M1)의 드레인에 연결되는 임피던스(ZD1)와, 트랜지스터(M2)의 드레인에 연결되는 임피던스(ZD2)의 값을 선택하여, 이득이 제어될 수 있다.
또한, 트랜지스터(M11), 트랜지스터(M12), 트랜지스터(M21) 및 트랜지스터(M22)는 모두 포화 영역에서 동작될 수 있다.
한편, 트랜지스터(M21), 트랜지스터(M3) 내지 트랜지스터(M6) 중 적어도 하나의 트랜지스터의 게이트단에는 직류 신호를 차단하고 교류 신호를 전달하는 커플링 커패시터(C2 내지 C6)를 포함할 수 있다.
전술한 바에 따라, 본 발명의 또 다른 실시예에 따른 차동 증폭기(40)는 캐스코드 구조를 가지는 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)를 포함하여, 입력과 출력간의 절연(ISOLATION) 특성 및 주파수 특성을 향상할 수 있다.
도 5는 도4의 캐스코드(Cascode) 형태의 차동 증폭기에 있어서, 트랜지스터들의 직류 바이어스 및 교류 신호 커플링을 고려한 본 발명의 또 다른 실시예에 따른 캐스코드(Cascode) 형태의 차동 증폭기를 도시하고 있다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(50)에 있어서, 각 트랜지스터들(M11, M12, M21, M22, M3 내지 M6)의 게이트 단은 각 트랜지스터들이 포화영역에서 동작될 수 있도록 하는 직류 바이어스들(Vbias2 내지 Vbias 4, Vb1 내지 Vb3)과 각각 연결된다.
따라서, 본 발명의 또 다른 실시예에 따른 차동 증폭기(50)는 각 트랜지스터들이 포화영역에서 동작될 수 있도록 하는 직류 바이어스를 제공하며, 교류 신호가 누설되거나 반사되는 것을 방지하여, 교류신호가 각 트랜지스터들에 효과적으로 전달되도록 할 수 있다.
한편, 도 3 및 4에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 도면 부호를 사용하고, 해당구성요소에 대한 상세한 설명을 생략한다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명은 차동 증폭기에 관한 것으로서, 더욱 상세하게는, 트랜지스터의 열 잡음(Thermal Noise)을 제거하여 저잡음의 단일 입력 차동 출력을 제공하는 차동 증폭기 산업에 이용가능하다.

Claims (10)

  1. 소정의 입력 신호를 단일 입력 받으며, 상기 입력 신호의 위상을 기준으로 비반전된 위상을 가지도록 상기 입력 신호를 증폭하는 공통 게이트 증폭부;
    상기 입력 신호의 위상을 기준으로 반전된 위상을 가지도록 상기 입력 신호를 증폭하는 공통 소스 증폭부; 및
    상기 공통 게이트 증폭부 및 상기 공통 소스 증폭부에서의 출력을 각각 혼합하여, 상기 입력 신호의 위상을 기준으로 비반전된 위상 및 반전 위상의 잡음이 제거된 차동 출력 신호들을 각각 출력하는 혼합부를 포함하는 차동 증폭기.
  2. 제 1 항에 있어서, 상기 공통 게이트 증폭부는,
    게이트는 바이어스 전압과 연결되고, 드레인은 일단이 전원에 연결되는 임피던스(ZD1)의 타단과 연결되며, 소스는 임피던스(Zs)와 연결되는 트랜지스터(M1)를 포함하는 것인 차동 증폭기.
  3. 제 2 항에 있어서,
    상기 임피던스(Zs)는 직류 동작에 있어서, 상기 트랜지스터(M1)의 소스를 접지되도록 하며, 교류 동작에 있어서, 상기 입력 신호를 상기 트랜지스터(M1)의 소스에 제공하도록 하는 것인 차동 증폭기.
  4. 제 1 항에 있어서, 상기 공통 소스 증폭부는,
    게이트는 상기 입력 신호를 입력 받으며, 드레인은 일단이 전원에 연결되는 임피던스(ZD2)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M2)를 포함하는 것인 차동 증폭기.
  5. 제 1 항에 있어서, 상기 혼합부는,
    상기 공통 게이트 증폭부의 출력 및 상기 공통 소스 증폭부의 출력을 혼합하되, 상기 입력 신호의 위상을 기준으로 비반전된 위상을 가지는 차동 출력 신호(Out+)의 출력단을 제공하는 제1 혼합부; 및
    상기 공통 게이트 증폭부의 출력 및 상기 공통 소스 증폭부의 출력을 혼합하되, 상기 입력 신호의 위상을 기준으로 반전된 위상을 가지는 차동 출력 신호(Out-)의 출력단을 제공하는 제2 혼합부를 포함하는 것인 차동 증폭기.
  6. 제 5 항에 있어서, 상기 제1 혼합부는,
    공통 소스로 동작하며, 상기 공통 소스 증폭부의 출력을 위상 반전되도록 증폭하는 트랜지스터(M3)와, 소스 팔로워로 동작하며, 상기 공통 게이트 증폭부의 출력을 위상 비반전되도록 증폭하는 트랜지스터(M4)를 포함하는 것인 차동 증폭기.
  7. 제 5 항에 있어서, 상기 제2 혼합부는,
    공통 소스로 동작하며, 상기 공통 게이트 증폭부의 출력을 위상 반전되도록 증폭하는 트랜지스터(M5)와, 소스 팔로워로 동작하며, 상기 공통 소스 증폭부의 출력을 위상 비반전되도록 증폭하는 트랜지스터(M6)를 포함하는 것인 차동 증폭기.
  8. 소정의 입력 신호를 입력 받으며, 공통 게이트로 동작하는 트랜지스터(M11)와, 소스는 상기 트랜지스터(M11)의 드레인에 연결되며, 공통 게이트로 동작하는 트랜지스터(M12)를 포함하는 캐스코드 구조의 공통 게이트 증폭부;
    공통 소스로 동작하며, 게이트는 상기 입력 신호를 입력 받는 트랜지스터(M21)와, 공통 게이트로 동작하며, 소스는 상기 트랜지스터(M21)의 드레인에 연결되는 트랜지스터(M22)를 포함하는 캐스코드 구조의 공통 소스 증폭부;
    공통 소스로 동작되는 트랜지스터(M3) 및 상기 트랜지스터(M3)와 연결되어 소스 팔로워로 동작하는 트랜지스터(M4)를 포함하되, 상기 트랜지스터(M3)와 상기 트랜지스터(M4)가 연결된 노드에서 상기 입력 신호의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 제1 혼합부; 및
    공통 소스로 동작되는 트랜지스터(M5) 및 상기 트랜지스터(M5)와 연결되어 소스 팔로워로 동작하는 트랜지스터(M6)를 포함하되, 상기 트랜지스터(M5)와 상기 트랜지스터(M6)가 연결된 노드에서 상기 입력 신호의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 제2 혼합부를 포함하는 차동 증폭기.
  9. 제 8 항에 있어서, 상기 제1 혼합부는,
    상기 트랜지스터(M3)의 게이트는 상기 트랜지스터(M22)의 드레인과 연결되는 것이며, 상기 트랜지스터(M4)의 게이트는 상기 트랜지스터(M12)의 드레인과 연결되고, 상기 트랜지스터(M4)의 소스는 상기 트랜지스터(M3)의 드레인과 연결되는 것인 차동 증폭기.
  10. 제 8 항에 있어서, 상기 제2 혼합부는,
    상기 트랜지스터(M5)의 게이트는 상기 트랜지스터(M12)의 드레인과 연결되는 것이며, 상기 트랜지스터(M6)의 게이트는 상기 트랜지스터(M22)의 드레인과 연결되고, 상기 트랜지스터(M6)의 소스는 상기 트랜지스터(M5)의 드레인과 연결되는 것인 차동 증폭기.
PCT/KR2012/001102 2011-05-26 2012-02-14 차동 증폭기 WO2012161406A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0050136 2011-05-26
KR1020110050136A KR101143547B1 (ko) 2011-05-26 2011-05-26 차동 증폭기

Publications (1)

Publication Number Publication Date
WO2012161406A1 true WO2012161406A1 (ko) 2012-11-29

Family

ID=46271680

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/001102 WO2012161406A1 (ko) 2011-05-26 2012-02-14 차동 증폭기

Country Status (2)

Country Link
KR (1) KR101143547B1 (ko)
WO (1) WO2012161406A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020000475A1 (zh) * 2018-06-30 2020-01-02 华为技术有限公司 单端转差分放大器和射频接收机

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666696B1 (ko) * 2012-11-26 2016-10-14 엘에스산전 주식회사 Spi통신 장치
KR101643337B1 (ko) 2015-01-30 2016-07-27 부산대학교 산학협력단 높은 전원 전압 변동 제거비를 갖는 선형 레귤레이터
KR101903281B1 (ko) 2017-04-26 2018-10-01 강원대학교산학협력단 전류 출혈 회로를 포함하는 저잡음 증폭기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11504487A (ja) * 1995-05-03 1999-04-20 モトローラ・インコーポレーテッド 低電圧差動増幅器
JP2006101054A (ja) * 2004-09-29 2006-04-13 Oki Electric Ind Co Ltd 増幅回路
JP2010239481A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11504487A (ja) * 1995-05-03 1999-04-20 モトローラ・インコーポレーテッド 低電圧差動増幅器
JP2006101054A (ja) * 2004-09-29 2006-04-13 Oki Electric Ind Co Ltd 増幅回路
JP2010239481A (ja) * 2009-03-31 2010-10-21 Toshiba Corp 半導体集積回路装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D. I. ET AL.: "A CMOS Active Feedback Balun-LNA With High IIP2 for Wideband Digital TV Receivers", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, vol. 58, no. 12, December 2010 (2010-12-01), pages 3566 - 3579 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020000475A1 (zh) * 2018-06-30 2020-01-02 华为技术有限公司 单端转差分放大器和射频接收机
US11606069B2 (en) 2018-06-30 2023-03-14 Huawei Technologies Co., Ltd. Single-ended-to-differential amplifier and radio frequency receiver

Also Published As

Publication number Publication date
KR101143547B1 (ko) 2012-05-09

Similar Documents

Publication Publication Date Title
WO2012161406A1 (ko) 차동 증폭기
WO2010027222A4 (ko) 디더링 스위치를 구비하는 증폭기 및 상기 증폭기를 사용하는 디스플레이 구동회로
US9496833B2 (en) Apparatus and methods for multi-channel autozero and chopper amplifiers
US6720832B2 (en) System and method for converting from single-ended to differential signals
US5838200A (en) Differential amplifier with switched capacitor common mode feedback
US20080032646A1 (en) Circuits
US20020063650A1 (en) Switch capacitor circuit and applications thereof
CN101002393A (zh) 无线收发机以及对其进行操作的方法
KR20140005822A (ko) 파이프라인 방식의 ａｄｃ들 및 다른 응용들을 위한 상보형 스위치드 커패시터 증폭기
US8497709B2 (en) Input/output circuit and system
EP3021482B1 (en) Operational amplifier based circuit with compensation circuit block used for stability compensation
CN107408927B (zh) 适用于噪声抑制的放大器
WO2024087850A1 (zh) 差分功率放大电路及射频芯片
KR100740951B1 (ko) 하이브리드 발룬 장치 및 수신기
WO2013051763A1 (ko) 모드 주입을 이용한 차동 전력 증폭기
WO2019169565A1 (zh) 直流失调消除电路以及直流失调消除方法
EP2037572A1 (en) Ultra-low power consumption current-reused front-end for a RF system
WO2016108647A1 (ko) 증폭 장치 및 이를 포함하는 중계 장치
WO2014017699A1 (ko) 스택 구조를 가지는 전력 증폭기
TW201014339A (en) Method and analog front-end processing apparatus for pin-sharing
KR101155391B1 (ko) 피드백을 이용한 차동 증폭기
WO2023146186A1 (ko) 공통 모드 피드백을 갖는 차동 포락선 검파기
WO2022191536A1 (ko) 전력 증폭기로부터의 불요 신호를 감소시키기 위한 회로 및 이를 포함하는 전자 장치
US10528324B2 (en) Virtual hybrid for full duplex transmission
KR101163142B1 (ko) 잡음 제거를 위한 차동 증폭기

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12789041

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12789041

Country of ref document: EP

Kind code of ref document: A1