KR101143547B1 - 차동 증폭기 - Google Patents

차동 증폭기 Download PDF

Info

Publication number
KR101143547B1
KR101143547B1 KR1020110050136A KR20110050136A KR101143547B1 KR 101143547 B1 KR101143547 B1 KR 101143547B1 KR 1020110050136 A KR1020110050136 A KR 1020110050136A KR 20110050136 A KR20110050136 A KR 20110050136A KR 101143547 B1 KR101143547 B1 KR 101143547B1
Authority
KR
South Korea
Prior art keywords
transistor
source
amplifier
phase
input signal
Prior art date
Application number
KR1020110050136A
Other languages
English (en)
Inventor
남일구
최치훈
최준우
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020110050136A priority Critical patent/KR101143547B1/ko
Priority to PCT/KR2012/001102 priority patent/WO2012161406A1/ko
Application granted granted Critical
Publication of KR101143547B1 publication Critical patent/KR101143547B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 차동 증폭기에 관한 것으로, 본 발명의 일면에 따른 차동 증폭기는, 소정의 입력 신호를 단일 입력 받으며, 입력 신호의 위상을 기준으로 비반전된 위상을 가지도록 입력 신호를 증폭하는 공통 게이트 증폭부와, 입력 신호의 위상을 기준으로 반전된 위상을 가지도록 입력 신호를 증폭하는 공통 소스 증폭부와, 공통 게이트 증폭부 및 공통 소스 증폭부에서의 출력을 각각 혼합하여, 입력 신호의 위상을 기준으로 비반전된 위상 및 반전 위상의 잡음이 제거된 차동 출력 신호들을 각각 출력하는 혼합부를 포함한다.

Description

차동 증폭기{DIFFERENTIAL AMPLIFIER}
본 발명은 차동 증폭기에 관한 것으로서, 더욱 상세하게는, 트랜지스터의 열 잡음(Thermal Noise)을 제거하여 저잡음의 단일 입력 차동 출력을 제공하는 차동 증폭기에 관한 것이다.
종래의 입력 신호를 단일 입력 받아 단일 출력하는 증폭기의 경우에는 차동 출력을 제공할 수 없고, 공통모드 노이즈 제거 특성이 좋지 않아서 RF 송수신기에 이용되기 어렵다는 문제가 있다.
또한, 공통모드 노이즈를 제거하기 위한 종래의 차동 입력 차동 출력 증폭기는 외부 발룬(Balun)을 포함해야 하므로, 외부 발룬으로 인한 크기가 커지고 가격이 비싼 문제가 있다.
이러한 문제를 하기 위해 단일 입력을 받아 차동 출력을 하는 차동 증폭기가 이용되고 있다.
하지만, 종래의 단일 입력 차동 출력 증폭기는 트랜지스터 소자의 열 잡음(Thermal Noise)을 출력단에서 제거할 수 없고, 트랜스 컨덕턴스의 변동 범위가 다소 크게 발생하고 기생 성분에 의해, 차동 신호 특성이 열화되는 문제가 있었다.
전술한 문제를 해결하기 위한 본 발명의 목적은 단일 입력 차동 출력의 증폭 회로를 구현하면서도 트랜지스터의 열 잡음(Thermal Noise)으로 인한 차동 출력 신호의 잡음을 제거하여 잡음 특성이 좋고 고주파 특성이 좋으며 차동 특성이 좋은 차동 증폭기을 제공하는 데 있다.
본 발명의 다른 목적은, 잡음이 포함된 차동 출력 신호를 혼합하여 잡음이 제거된 차동 출력 신호를 출력하는 전압 혼합부(Voltage combiner)를 포함하는 차동 증폭기를 제공하는 데 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
전술한 목적을 달성하기 위한 본 발명의 일면에 따른 차동 증폭기는, 소정의 입력 신호를 단일 입력 받으며, 입력 신호의 위상을 기준으로 비반전된 위상을 가지도록 입력 신호를 증폭하는 공통 게이트 증폭부와, 입력 신호의 위상을 기준으로 반전된 위상을 가지도록 입력 신호를 증폭하는 공통 소스 증폭부와, 공통 게이트 증폭부 및 공통 소스 증폭부에서의 출력을 각각 혼합하여, 입력 신호의 위상을 기준으로 비반전된 위상 및 반전 위상의 잡음이 제거된 차동 출력 신호들을 각각 출력하는 혼합부를 포함한다.
본 발명의 다른 면에 따른 차동 증폭기는, 소정의 입력 신호를 입력 받으며, 공통 게이트로 동작하는 트랜지스터(M11)와, 소스는 트랜지스터(M11)의 드레인에 연결되며, 공통 게이트로 동작하는 트랜지스터(M12)를 포함하는 캐스코드 구조의 공통 게이트 증폭부와, 공통 소스로 동작하며, 게이트는 입력 신호를 입력 받는 트랜지스터(M21)와, 공통 게이트로 동작하며, 소스는 트랜지스터(M21)의 드레인에 연결되는 트랜지스터(M22)를 포함하는 캐스코드 구조의 공통 소스 증폭부와, 공통 소스로 동작되는 트랜지스터(M3) 및 트랜지스터(M3)와 연결되어 소스 팔로워로 동작하는 트랜지스터(M4)를 포함하되, 트랜지스터(M3)와 트랜지스터(M4)가 연결된 노드에서 입력 신호의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 제1 혼합부와, 공통 소스로 동작되는 트랜지스터(M5) 및 트랜지스터(M5)와 연결되어 소스 팔로워로 동작하는 트랜지스터(M6)를 포함하되, 트랜지스터(M5)와 트랜지스터(M6)가 연결된 노드에서 입력 신호의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 제2 혼합부를 포함한다.
본 발명에 따르면, 단일 입력 차동 출력을 구현하면서도 트랜지스터의 열 잡음(Thermal Noise)로 인한 출력 신호의 잡음을 제거하여 잡음 특성이 좋고, 차동 특성이 좋으며, 고주파 특성이 우수한 차동 증폭기를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 차동 증폭기를 설명하기 위한 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 3은 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 4는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 5는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로서, 본 발명은 청구항의 기재에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서 전반에 걸쳐 연결이라는 표현은 물리적인 연결뿐만 아니라 전기적인 연결까지도 포함하는 개념으로 해석되어야 한다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 차동 증폭기를 설명한다. 도 1은 본 발명의 일 실시예에 따른 차동 증폭기를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 차동 증폭기(10)는 입력 신호(Vin)의 증폭을 위한 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)를 포함하며, 공통 게이트 증폭부(100)에서 발생되는 열 잡음(Thermal Noise)을 제거하기 위한 혼합부인 제1 혼합부(300) 및 제2 혼합부(400)를 포함하여, 잡음이 제거된 차동 출력 신호(Out+, Out-)를 출력한다.
여기서, 공통 게이트 증폭부(100)는 공통 게이트로 동작하도록 설계된 트랜지스터(M1)를 포함할 수 있으며, 공통 소스 증폭부(200)는 공통 소스로 동작하도록 설계된 트랜지스터(M2)를 포함할 수 있다.
따라서, 본 발명의 일 실시예에 따른 차동 증폭기(10)는 공통 게이트 증폭부(100)에서 증폭된 신호와 공통 소스 증폭부(200)에서 증폭된 신호를 차동 출력 신호(Out+,Out-)를 가지도록 혼합하여, 공통 게이트 증폭부(100)에서 발생된 열 잡음을 제거한다.
더욱 상세하게 설명하면, 공통 게이트 증폭부(100)에서 증폭된 신호는 입력 신호(Vin)의 위상을 기준으로 비반전 위상을 가지며, 공통 소스 증폭부(200)에서 증폭된 신호는 입력 신호(Vin)의 위상을 기준으로 반전 위상을 가진다.
이 때, 제1 혼합부(300)는 공통 게이트 증폭부(100)의 출력과, 공통 소스 증폭부(200)의 출력을 입력 신호의 위상을 기준으로 비반전 위상을 가지도록 혼합하여 비반전 위상을 가지는 출력 신호(Out+)를 출력한다.
여기서, 공통 소스 증폭부(200)의 출력에 포함되는 열 잡음은 위상이 반전되고, 공통 게이트 증폭부(100)의 출력에 포함되는 열 잡음은 위상은 비반전되어, 이들의 혼합에 따라 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)에서 발생된 열 잡음들은 상쇄된다.
한편, 제1 혼합부(300)는 소스 팔로워로 동작되는 트랜지스터(M4) 및 공통 소스로 동작되는 트랜지스터(M3)를 포함할 수 있다.
제2 혼합부(400)는 공통 게이트 증폭부(100)의 출력과, 공통 소스 증폭부(200)의 출력을 입력 신호의 위상을 기준으로 반전 위상이 되도록 혼합하여 반전 위상을 가지는 출력 신호(Out-)를 출력한다.
여기서, 공통 게이트 증폭부(100)의 출력에 포함되는 열 잡음은 위상이 반전되고, 공통 소스 증폭부(200)의 출력에 포함되는 열 잡음은 위상은 비반전되어, 이들의 혼합에 따라 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)에서 발생된 열 잡음들은 상쇄된다.
한편, 제2 혼합부(400)는 소스 팔로워로 동작되는 트랜지스터(M6) 및 공통 소스로 동작되는 트랜지스터(M5)를 포함할 수 있다.
즉, 본 발명의 일 실시예에 따른 차동 증폭기(10)는 서로 반전된 위상을 가지는 열 잡음들을 혼합하여 잡음이 제거되도록 하며, 제1 혼합부(300)는 입력 신호(Vin)의 위상을 기준으로 비반전 위상을 가지는 출력 신호(Out+)를 출력하고, 제2 혼합부(400)는 입력 신호(Vin)의 위상을 기준으로 반전 위상을 가지는 출력 신호(Out-)를 출력한다.
이하, 도 2를 참조하여, 트랜지스터를 이용한 회로로 구체화한 본 발명의 다른 실시예에 따른 차동 증폭기를 설명한다. 도 2는 본 발명의 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 차동 증폭기(20)는 입력 신호(Vin)의 증폭을 위한 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)를 포함하며, 공통 게이트 증폭부(100)에서 발생되는 열 잡음(Thermal Noise)을 제거하기 위한 제1 혼합부(300) 및 제2 혼합부(400)를 포함하여, 잡음이 제거된 차동 출력 신호(Out+, Out-)를 얻을 수 있다.
공통 게이트 증폭부(100)는 게이트는 바이어스 전압(Vbias)과 연결되고, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD1)의 타단과 연결되며, 소스는 일단이 접지에 연결되는 임피던스(Zs)의 타단과 연결되는 트랜지스터(M1)를 포함한다.
공통 소스 증폭부(200)는 게이트는 입력 신호(Vin)를 입력 받으며, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD2)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M2)를 포함한다. 여기서, 트랜지스터(M2)는 포화 영역에서 동작될 수 있다.
한편, 공통 게이트 증폭부(100)의 임피던스(ZD1) 및 공통 소스 증폭부(200)의 임피던스(ZD2)는 저항, 인덕터 또는 LC 공진회로의 변압기(Transformer) 등으로 구성될 수 있다.
공통 게이트 증폭부(100)에서의 채널 전류로 인해 발생되는 열 잡음은 트랜지스터(M1)의 드레인 전류를 증가시키는 원인이 되며, 임피던스(ZD1)에 따른 전압 강하에 따라 트랜지스터(M1)의 드레인에서의 열잡음 전압이 감소된다. 또한, 트랜지스터(M1)의 드레인 전류 증가 및 임피던스(Zs)에 따라 트랜지스터(M1)의 소스에서의 열잡음 전압은 증가 된다.
이 때, 트랜지스터(M2)의 게이트와 트랜지스터(M1)의 소스가 연결되어 있으므로, 트랜지스터(M2)에서는 트랜지스터(M1)의 소스에서의 열잡음 전압 증가에 따른 드레인 전류의 변화, 즉, 트랜지스터(M1)에서 발생된 열잡음에 의해 잡음 전압이 발생하게 된다.
잡음 전압에 따라, 트랜지스터(M2)의 게이트 전압이 증가되면, 트랜지스터(M2)의 드레인에서의 열잡음 전류는 증가되며, 임피던스(ZD2)에 따른 전압 강하에 따라 트랜지스터(M2)의 드레인에서의 열잡음 전압은 감소되게 된다.
즉, 트랜지스터(M1)에서 발생되는 열잡음으로 인해 트랜지스터(M1)의 드레인에서의 열잡음 전압 및 트랜지스터(M2)의 드레인에서의 열잡음 전압이 감소되는 방향으로 신호 변동분이 발생된다.
이하, 공통 게이트 증폭부(100)에서 발생되는 열 잡음을 제거하면서도, 차동 출력 신호(Out+, Out-)를 출력하기 위한 제1 혼합부(300) 및 제2 혼합부(400)를 설명하도록 한다.
제1 혼합부(300)는 게이트는 트랜지스터(M2)의 드레인과 연결되며, 드레인에서 입력 신호(Vin)의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M3)와, 게이트는 트랜지스터(M1)의 드레인과 연결되며, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
여기서, 트랜지스터(M4)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M1)에서 증폭된 신호(입력 신호의 위상을 기준으로 비반전된 신호) 및 열 잡음을 비반전 증폭하여 트랜지스터(M4)의 소스에 출력한다.
또한, 트랜지스터(M3)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M2)에서 증폭된 신호(입력 신호의 위상을 기준으로 반전된 신호) 및 열 잡음을 반전 증폭하여 트랜지스터(M3)의 드레인에 출력한다.
이 때, 트랜지스터(M3)의 드레인에서의 출력과 트랜지스터(M4)의 소스에서의 출력의 합성된 결과가 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서 입력 신호(Vin)의 위상을 기준으로 비반전 위상을 가지며 열 잡음은 상쇄된 출력 신호(Out+)가 출력된다.
제2 혼합부(400)는 게이트는 트랜지스터(M1)의 드레인과 연결되며, 드레인에서 입력 신호(Vin)의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M5)와, 게이트는 트랜지스터(M2)의 드레인과 연결되며, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M1)에서 증폭된 신호(입력 신호의 위상을 기준으로 비반전된 신호) 및 열 잡음을 반전 증폭하여 트랜지스터(M5)의 드레인에 출력한다.
또한, 트랜지스터(M6)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M2)에서 증폭된 신호(입력 신호의 위상을 기준으로 반전된 신호) 및 열 잡음을 비반전 증폭하여 트랜지스터(M6)의 소스에 출력한다.
이 때, 트랜지스터(M5)의 드레인에서의 출력과 트랜지스터(M6)의 소스에서의 출력의 합성된 결과가 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서 입력 신호(Vin)의 위상을 기준으로 반전 위상을 가지며 열 잡음은 상쇄된 출력 신호(Out-)가 출력된다.
한편, 트랜지스터(M1)의 소스에 연결되는 임피던스(Zs)는 인덕턴스가 레지스턴스 및 커패시턴스 보다 큰 값을 가지도록 선택될 수 있다.
특히, 임피던스(Zs)가 순수 인덕턴스에 가깝게 동작한다면, 입력 신호(Vin)가 고주파(예를 들어, 10kHz 내지 300GHz)인 경우에 있어서, 직류 동작시, 트랜지스터(M1)의 소스를 접지되도록 하며, 교류 동작시, 큰 임피던스를 가질 수 있으므로, 트랜지스터(M1) 및 트랜지스터(M2)에 일정한 바이어스를 공급하면서도, 입력 신호(Vin)를 트랜지스터(M1) 및 트랜지스터(M2)에 효과적으로 제공할 수 있다.
한편, 임피던스(Zs)를 대신하여 트랜지스터(M1) 및 트랜지스터(M2)에 일정한 바이어스를 공급하기 위한 회로(예를 들어: 전류 미러(Current Mirror)) 및 소자들이 연결될 수 있다.
한편, 트랜지스터(M1)의 드레인에 연결되는 임피던스(ZD1)와, 트랜지스터(M2)의 드레인에 연결되는 임피던스(ZD2)의 값을 선택하여, 이득이 제어될 수 있다.
또한, 트랜지스터(M1)와 트랜지스터(M2)는 모두 포화 영역에서 동작될 수 있다.
한편, 도 2에 나타낸 회로에서는 트랜지스터(M1) 내지 트랜지스터(M6)를 각각 NMOS로 구성한 예를 나타냈지만, 전원(Vdd)을 접지로, 접지를 전원(Vdd)으로, NMOS 트랜지스터를 PMOS(P채널형 MOS)트랜지스터로 각각 치환해도 완전히 같은 동작을 시킬 수 있다.
한편, 트랜지스터(M2) 내지 트랜지스터(M6) 중 적어도 하나의 트랜지스터의 게이트단에는 직류 신호를 차단하고, 교류 신호를 전달하는 커플링 커패시터(C2 내지 C6)를 포함할 수 있다.
이하, 도 3을 참조하여, 트랜지스터들의 직류 바이어스 및 교류 신호 커플링을 고려한 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명한다. 도 3은 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
여기서, 도 2에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 도면 부호를 사용하고, 해당구성요소에 대한 상세한 설명을 생략한다.
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(30)는 공통 게이트 증폭부(100), 공통 소스 증폭부(200), 제1 혼합부(300) 및 제2 혼합부(400)를 포함한다.
공통 게이트 증폭부(100)는 게이트는 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias)과 연결되고, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD1)의 타단과 연결되며, 소스는 일단이 접지에 연결되는 임피던스(Zs)의 타단과 연결되는 트랜지스터(M1)를 포함한다.
한편, 트랜지스터(M1)의 소스에 연결되는 임피던스(Zs)는 인덕턴스가 레지스턴스 및 커패시턴스 보다 큰 값을 가지도록 선택될 수 있다.
공통 소스 증폭부(200)는 게이트는 입력 신호(Vin)를 입력 받기 위해 트랜지스터(M1)의 소스와 일단이 연결되는 커패시터(C2)의 타단과 연결되고, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD2)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M2)를 포함한다.
여기서, 트랜지스터(M2)의 게이트는 트랜지스터(M2)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias2)에 일단이 연결된 저항(RG2)의 타단과 연결된다.
제1 혼합부(300)는 게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C3)의 타단과 연결되고, 드레인에서 입력 신호(Vin)의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M3)와, 게이트는 일단이 트랜지스터(M1)의 드레인과 연결되는 커패시터(C4)의 타단과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
여기서, 트랜지스터(M3)의 게이트는 트랜지스터(M3)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias3)에 일단이 연결된 저항(RG3)의 타단과 연결되며, 트랜지스터(M4)의 게이트는 트랜지스터(M4)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias4)에 일단이 연결된 저항(RG4)의 타단과 연결된다.
제2 혼합부(400)는 게이트는 일단이 트랜지스터(M1)의 드레인과 연결되는 커패시터(C5)의 타단과 연결되고, 드레인에서 입력 신호(Vin)의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M5)와, 게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C6)의 타단과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)의 게이트는 트랜지스터(M5)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias5)에 일단이 연결된 저항(RG5)의 타단과 연결되며, 트랜지스터(M6)의 게이트는 트랜지스터(M6)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias6)에 일단이 연결된 저항(RG6)의 타단과 연결된다.
전술한 바에 따라, 본 발명의 또 다른 실시예에 따른 차동 증폭기(30)는 각 트랜지스터들(M1 내지 M6)을 포화영역에서 동작될 수 있도록 하는 직류 바이어스를 제공하며, 교류 신호가 누설되거나 반사되는 것을 방지하여, 교류신호가 각 트랜지스터들(M1 내지 M6)에 효과적으로 전달되도록 할 수 있다.
이하, 도 4를 참조하여, 캐스코드(Cascode) 구조를 가지는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명한다. 도 4는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(40)는 캐스코드 구조의 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)와, 공통 게이트 증폭부(100)에서 발생되는 열 잡음(Thermal Noise)을 제거하기 위한 제1 혼합부(300) 및 제2 혼합부(400)를 포함한다.
더욱 상세하게는, 공통 게이트 증폭부(100)는 게이트는 바이어스 전압(Vb1)과 연결되고, 소스는 임피던스(Zs)와 연결되는 트랜지스터(M11)와, 게이트는 바이어스 전압(Vb2)과 연결되고, 소스는 트랜지스터(M11)의 드레인과 연결되며, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD1)의 타단과 연결되는 트랜지스터(M12)를 포함한다.
또한, 공통 소스 증폭부(200)는 게이트는 입력 신호(Vin)를 입력 받으며, 소스는 접지되는 트랜지스터(M21)와, 게이트는 바이어스 전압(Vb3)과 연결되고, 소스는 트랜지스터(M21)의 드레인과 연결되며, 드레인은 일단이 전원(Vdd)에 연결되는 임피던스(ZD2)의 타단과 연결되는 트랜지스터(M22)를 포함한다.
한편, 공통 게이트 증폭부(100)의 임피던스(ZD1) 및 공통 소스 증폭부(200)의 임피던스(ZD2)는 저항, 인덕터 또는 LC 공진회로의 변압기(Transformer) 등으로 구성될 수 있다.
이하, 공통 게이트 증폭부(100)에서 발생되는 열 잡음을 제거하면서도, 차동 출력 신호(Out+, Out-)를 출력하기 위한 제1 혼합부(300) 및 제2 혼합부(400)를 설명하도록 한다.
제1 혼합부(300)는 게이트는 트랜지스터(M22)의 드레인과 연결되며, 드레인에서 입력 신호(Vin)의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M3)와, 게이트는 트랜지스터(M12)의 드레인과 연결되며, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
여기서, 트랜지스터(M4)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M3)는 공통 소스(Common Source)로 동작될 수 있다.
이 때, 트랜지스터(M3)의 드레인에서의 출력과 트랜지스터(M4)의 소스에서의 출력의 합성된 결과가 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서 입력 신호(Vin)의 위상을 기준으로 비반전 위상을 가지며 열 잡음은 상쇄된 출력 신호(Out+)가 출력된다.
제2 혼합부(400)는 게이트는 트랜지스터(M12)의 드레인과 연결되며, 드레인에서 입력 신호(Vin)의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 것이되, 소스는 접지되는 트랜지스터(M5)와, 게이트는 트랜지스터(M22)의 드레인과 연결되며, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M6)는 소스 팔로워(Source Follower)로 동작될 수 있다.
이 때, 트랜지스터(M5)의 드레인에서의 출력과 트랜지스터(M6)의 소스에서의 출력의 합성된 결과가 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서 입력 신호(Vin)의 위상을 기준으로 반전 위상을 가지며 열 잡음은 상쇄된 출력 신호(Out-)가 출력된다.
한편, 트랜지스터(M11)의 소스에 연결되는 임피던스(Zs)는 인덕턴스가 레지스턴스 및 커패시턴스 보다 큰 값을 가지도록 선택될 수 있다.
한편, 임피던스(Zs)를 대신하여 트랜지스터(M11) 및 트랜지스터(M12)에 일정한 바이어스를 공급하기 위한 회로(예를 들어: 전류 미러(Current Mirror)) 및 소자들이 연결될 수 있다.
한편, 트랜지스터(M11)의 드레인에 연결되는 임피던스(ZD1)와, 트랜지스터(M12)의 드레인에 연결되는 임피던스(ZD2)의 값을 선택하여, 이득이 제어될 수 있다.
또한, 트랜지스터(M11), 트랜지스터(M12), 트랜지스터(M21) 및 트랜지스터(M22)는 모두 포화 영역에서 동작될 수 있다.
한편, 트랜지스터(M21), 트랜지스터(M3) 내지 트랜지스터(M6) 중 적어도 하나의 트랜지스터의 게이트단에는 직류 신호를 차단하고 교류 신호를 전달하는 커플링 커패시터(C2 내지 C6)를 포함할 수 있다.
전술한 바에 따라, 본 발명의 또 다른 실시예에 따른 차동 증폭기(40)는 캐스코드 구조를 가지는 공통 게이트 증폭부(100) 및 공통 소스 증폭부(200)를 포함하여, 입력과 출력간의 절연(ISOLATION) 특성 및 주파수 특성을 향상할 수 있다.
도 5는 도4의 캐스코드(Cascode) 형태의 차동 증폭기에 있어서, 트랜지스터들의 직류 바이어스 및 교류 신호 커플링을 고려한 본 발명의 또 다른 실시예에 따른 캐스코드(Cascode) 형태의 차동 증폭기를 도시하고 있다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(50)에 있어서, 각 트랜지스터들(M11, M12, M21, M22, M3 내지 M6)의 게이트 단은 각 트랜지스터들이 포화영역에서 동작될 수 있도록 하는 직류 바이어스들(Vbias2 내지 Vbias 4, Vb1 내지 Vb3)과 각각 연결된다.
따라서, 본 발명의 또 다른 실시예에 따른 차동 증폭기(50)는 각 트랜지스터들이 포화영역에서 동작될 수 있도록 하는 직류 바이어스를 제공하며, 교류 신호가 누설되거나 반사되는 것을 방지하여, 교류신호가 각 트랜지스터들에 효과적으로 전달되도록 할 수 있다.
한편, 도 3 및 4에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 도면 부호를 사용하고, 해당구성요소에 대한 상세한 설명을 생략한다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (10)

  1. 소정의 입력 신호를 단일 입력 받으며, 상기 입력 신호의 위상을 기준으로 비반전된 위상을 가지도록 상기 입력 신호를 증폭하는 공통 게이트 증폭부;
    상기 입력 신호의 위상을 기준으로 반전된 위상을 가지도록 상기 입력 신호를 증폭하는 공통 소스 증폭부; 및
    상기 공통 게이트 증폭부 및 상기 공통 소스 증폭부에서의 출력을 각각 혼합하여, 상기 입력 신호의 위상을 기준으로 비반전된 위상 및 반전 위상의 잡음이 제거된 차동 출력 신호들을 각각 출력하는 혼합부를 포함하되,
    상기 혼합부는,
    상기 공통 게이트 증폭부의 출력 및 상기 공통 소스 증폭부의 출력을 혼합하되, 상기 입력 신호의 위상을 기준으로 비반전된 위상을 가지는 차동 출력 신호(Out+)의 출력단을 제공하는 제1 혼합부; 및
    상기 공통 게이트 증폭부의 출력 및 상기 공통 소스 증폭부의 출력을 혼합하되, 상기 입력 신호의 위상을 기준으로 반전된 위상을 가지는 차동 출력 신호(Out-)의 출력단을 제공하는 제2 혼합부를 포함하는 것
    인 차동 증폭기.
  2. 제 1 항에 있어서, 상기 공통 게이트 증폭부는,
    게이트는 바이어스 전압과 연결되고, 드레인은 일단이 전원에 연결되는 임피던스(ZD1)의 타단과 연결되며, 소스는 일단이 접지와 연결되는 임피던스(Zs)의 타단과 연결되는 트랜지스터(M1)를 포함하는 것
    인 차동 증폭기.
  3. 제 2 항에 있어서,
    상기 임피던스(Zs)는 직류 동작에 있어서, 상기 트랜지스터(M1)의 소스를 접지되도록 하며, 교류 동작에 있어서, 상기 입력 신호를 상기 트랜지스터(M1)의 소스에 제공하도록 하는 것
    인 차동 증폭기.
  4. 제 1 항에 있어서, 상기 공통 소스 증폭부는,
    게이트는 상기 입력 신호를 입력 받으며, 드레인은 일단이 전원에 연결되는 임피던스(ZD2)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M2)를 포함하는 것
    인 차동 증폭기.
  5. 삭제
  6. 제 1 항에 있어서, 상기 제1 혼합부는,
    공통 소스로 동작하며, 상기 공통 소스 증폭부의 출력을 위상 반전되도록 증폭하는 트랜지스터(M3)와, 소스 팔로워로 동작하며, 상기 공통 게이트 증폭부의 출력을 위상 비반전되도록 증폭하는 트랜지스터(M4)를 포함하는 것
    인 차동 증폭기.
  7. 제 1 항에 있어서, 상기 제2 혼합부는,
    공통 소스로 동작하며, 상기 공통 게이트 증폭부의 출력을 위상 반전되도록 증폭하는 트랜지스터(M5)와, 소스 팔로워로 동작하며, 상기 공통 소스 증폭부의 출력을 위상 비반전되도록 증폭하는 트랜지스터(M6)를 포함하는 것
    인 차동 증폭기.
  8. 소정의 입력 신호를 입력 받으며, 공통 게이트로 동작하는 트랜지스터(M11)와, 소스는 상기 트랜지스터(M11)의 드레인에 연결되며, 공통 게이트로 동작하는 트랜지스터(M12)를 포함하는 캐스코드 구조의 공통 게이트 증폭부;
    공통 소스로 동작하며, 게이트는 상기 입력 신호를 입력 받는 트랜지스터(M21)와, 공통 게이트로 동작하며, 소스는 상기 트랜지스터(M21)의 드레인에 연결되는 트랜지스터(M22)를 포함하는 캐스코드 구조의 공통 소스 증폭부;
    공통 소스로 동작되는 트랜지스터(M3) 및 상기 트랜지스터(M3)와 연결되어 소스 팔로워로 동작하는 트랜지스터(M4)를 포함하되, 상기 트랜지스터(M3)와 상기 트랜지스터(M4)가 연결된 노드에서 상기 입력 신호의 위상을 기준으로 비반전된 위상의 출력 신호(Out+)를 출력하는 제1 혼합부; 및
    공통 소스로 동작되는 트랜지스터(M5) 및 상기 트랜지스터(M5)와 연결되어 소스 팔로워로 동작하는 트랜지스터(M6)를 포함하되, 상기 트랜지스터(M5)와 상기 트랜지스터(M6)가 연결된 노드에서 상기 입력 신호의 위상을 기준으로 반전된 위상의 출력 신호(Out-)를 출력하는 제2 혼합부
    를 포함하는 차동 증폭기.
  9. 제 8 항에 있어서, 상기 제1 혼합부는,
    상기 트랜지스터(M3)의 게이트는 상기 트랜지스터(M22)의 드레인과 연결되는 것이며, 상기 트랜지스터(M4)의 게이트는 상기 트랜지스터(M12)의 드레인과 연결되고, 상기 트랜지스터(M4)의 소스는 상기 트랜지스터(M3)의 드레인과 연결되는 것
    인 차동 증폭기.
  10. 제 8 항에 있어서, 상기 제2 혼합부는,
    상기 트랜지스터(M5)의 게이트는 상기 트랜지스터(M12)의 드레인과 연결되는 것이며, 상기 트랜지스터(M6)의 게이트는 상기 트랜지스터(M22)의 드레인과 연결되고, 상기 트랜지스터(M6)의 소스는 상기 트랜지스터(M5)의 드레인과 연결되는 것
    인 차동 증폭기.
KR1020110050136A 2011-05-26 2011-05-26 차동 증폭기 KR101143547B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110050136A KR101143547B1 (ko) 2011-05-26 2011-05-26 차동 증폭기
PCT/KR2012/001102 WO2012161406A1 (ko) 2011-05-26 2012-02-14 차동 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110050136A KR101143547B1 (ko) 2011-05-26 2011-05-26 차동 증폭기

Publications (1)

Publication Number Publication Date
KR101143547B1 true KR101143547B1 (ko) 2012-05-09

Family

ID=46271680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110050136A KR101143547B1 (ko) 2011-05-26 2011-05-26 차동 증폭기

Country Status (2)

Country Link
KR (1) KR101143547B1 (ko)
WO (1) WO2012161406A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140067485A (ko) * 2012-11-26 2014-06-05 엘에스산전 주식회사 Spi통신 장치
KR101643337B1 (ko) 2015-01-30 2016-07-27 부산대학교 산학협력단 높은 전원 전압 변동 제거비를 갖는 선형 레귤레이터
KR101903281B1 (ko) * 2017-04-26 2018-10-01 강원대학교산학협력단 전류 출혈 회로를 포함하는 저잡음 증폭기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3790189A4 (en) 2018-06-30 2021-05-05 Huawei Technologies Co., Ltd. SINGLE END SLIP DIFFERENTIAL AMPLIFIER AND RADIO FREQUENCY RECEIVER

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530403A (en) * 1995-05-03 1996-06-25 Motorola, Inc. Low-voltage differential amplifier
JP2006101054A (ja) * 2004-09-29 2006-04-13 Oki Electric Ind Co Ltd 増幅回路
JP4991785B2 (ja) * 2009-03-31 2012-08-01 株式会社東芝 半導体集積回路装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D.I. A CMOS Active Feedback Balun-LNA With High IIP2 for Wideband Digital TV Receivers, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 58, NO. 12, DECEMBER 2010, pp. 3566-3579 *
D.I. A CMOS Active Feedback Balun-LNA With High IIP2 for Wideband Digital TV Receivers, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 58, NO. 12, DECEMBER 2010, pp. 3566-3579*

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140067485A (ko) * 2012-11-26 2014-06-05 엘에스산전 주식회사 Spi통신 장치
KR101666696B1 (ko) * 2012-11-26 2016-10-14 엘에스산전 주식회사 Spi통신 장치
KR101643337B1 (ko) 2015-01-30 2016-07-27 부산대학교 산학협력단 높은 전원 전압 변동 제거비를 갖는 선형 레귤레이터
KR101903281B1 (ko) * 2017-04-26 2018-10-01 강원대학교산학협력단 전류 출혈 회로를 포함하는 저잡음 증폭기
US10361662B2 (en) 2017-04-26 2019-07-23 Knu-Industry Cooperation Foundation Low noise amplifier including current bleeding circuit

Also Published As

Publication number Publication date
WO2012161406A1 (ko) 2012-11-29

Similar Documents

Publication Publication Date Title
US7352241B2 (en) Variable gain amplifier
KR101237565B1 (ko) 개선된 선형성을 갖는 증폭기
JP5389818B2 (ja) 低ノイズ及び低入力容量の差動ｍｄｓｌｎａ
US20030114129A1 (en) System and method for a radio frequency receiver front end utilizing a balun to couple a low-noise amplifier to a mixer
CN101933228A (zh) 具有失真后模式和高增益模式的低噪声放大器
US20100148872A1 (en) Power amplifier having transformer
JP2016021760A (ja) ミキサ・アーキテクチャ
KR101143547B1 (ko) 차동 증폭기
JP2010056860A (ja) 低雑音増幅器
CN107408927B (zh) 适用于噪声抑制的放大器
KR100740951B1 (ko) 하이브리드 발룬 장치 및 수신기
EP2037572A1 (en) Ultra-low power consumption current-reused front-end for a RF system
US7616937B2 (en) Subharmonic mixer capable of reducing noise and enhancing gain and linearlty
JP4423303B2 (ja) 周波数変換回路
CN117118466A (zh) 一种p波段变频发射方法及系统
CN107332522B (zh) 一种射频前端中的低噪声放大器
KR101325196B1 (ko) 임피던스 쉐이핑을 이용한 수신기
KR101155391B1 (ko) 피드백을 이용한 차동 증폭기
KR101135190B1 (ko) 발룬 회로를 이용한 무선 통신 시스템의 신호 변환 장치 및 수신 장치
KR101163142B1 (ko) 잡음 제거를 위한 차동 증폭기
JP5344890B2 (ja) 周波数変換器
KR100856443B1 (ko) 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기
KR101055850B1 (ko) 잡음과 왜곡 특성을 개선시키는 상보적 회로
US7663443B2 (en) Active balun circuit
JP2018164148A (ja) 電力増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee