KR100856443B1 - 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기 - Google Patents

저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기 Download PDF

Info

Publication number
KR100856443B1
KR100856443B1 KR1020070047124A KR20070047124A KR100856443B1 KR 100856443 B1 KR100856443 B1 KR 100856443B1 KR 1020070047124 A KR1020070047124 A KR 1020070047124A KR 20070047124 A KR20070047124 A KR 20070047124A KR 100856443 B1 KR100856443 B1 KR 100856443B1
Authority
KR
South Korea
Prior art keywords
phase
signal
input signal
amplifier
nmos
Prior art date
Application number
KR1020070047124A
Other languages
English (en)
Inventor
신현철
박주봉
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070047124A priority Critical patent/KR100856443B1/ko
Application granted granted Critical
Publication of KR100856443B1 publication Critical patent/KR100856443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력 신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호를 출력하는 PMOS와 상기 입력신호와 역위상인 역위상 신호를 출력하는 NMOS로 이루어진 이득 보상 증폭부와, 상기 입력신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호 및 상기 입력신호와 역위상인 역위상 신호를 각각으로 출력하는 수동형 발룬와, 상기 PMOS에서 출력된 동위상 신호와 상기 수동형 발룬에서 출력된 동위상 신호가 상호 결합하여 보상된 동위상 신호를 출력하는 동위상 신호 출력부 및 상기 NMOS에서 출력된 역위상 신호와 상기 수동형 발룬에서 출력된 역위상 신호가 상호 결합하여 보상된 역위상 신호를 출력하는 역위상 신호 출력부로 이루어진 것을 특징으로 하는 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음 증폭기에 관한 것이다.
따라서, 본 발명은 이득 보상용 증폭부와 수동형 발룬이 결합되어 저전압 하이브리드 발룬 회로를 형성하기 때문에 수동형 발룬에 비하여 이득이 높고 RF 수신기에 적용할 시에 수신기 전체의 잡음지수를 효율적으로 감소시킬 수 있으며, 이득보상용 증폭부가 NMOS와 PMOS로 이루어지기 때문에 저전압으로 구동할 수 있는 이점이 있다. 또한, 저전압 하이브리드 발룬 회로와 저잡음 증폭기가 일체적으로 직렬 결합되어 하나의 단일한 공통 전원부에 의하여 구동되기 때문에 전력소모가 현저히 줄어들 수 있으므로 인하여 저전압, 저전력 및 완전 차동형으로 동작되는 RF 수신기의 전단에 적용할 수 있는 효과가 있다.
저잡음 증폭기, 발룬, 하이브리드 발룬, CMOS, 잡음지수, 보상, 차동, RF 수신기

Description

저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음 증폭기 {Low-Voltage Hybrid Balun and Differential Low Noise Amplifier Using Thereof}
도 1은 종래의 수동형 발룬과 차동 저잡음 증폭기가 결합된 회로도,
도 2는 본 발명의 실시예에 따른 이득이 보상된 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기의 구성도,
도 3은 본 발명의 도 2에 따른 직류 바이어스 전류의 흐름도,
도 4는 본 발명의 도 2에 따른 RF 신호의 흐름도이다.
* 주요 도면부호에 대한 설명 *
10, 120 : 수동형 발룬 20, 200 : 저잡음 증폭부
100 : 저전압 하이브리드 발룬 회로 110 : 이득 보상 증폭부
111 : PMOS 112 : NMOS
113 : 제 1 캐패시터 114 : 제 2 캐패시터
121 : 동위상 출력단자 122 : 역위상 출력단자
123 : 탭단자 124 : 제 3 캐패시터
130 : 동위상 신호 출력부 140 : 역위상 신호 출력부
210 : 제 1 증폭부 220 : 제 2 증폭부
211, 212, 221, 222 : NMOS 213 : 제 1 인덕터
223 : 제 2 인덕터 214 : 제 3 인덕터
224 : 제 4 인덕터 230 : 제 1 출력단
240 : 제 2 출력단 300 : LC 탱크 회로
311 : 제 4 캐패시터 312 : 제 5 인덕터
410 : 제 5 캐패시터 420 : 제 6 캐패시터
본 발명은 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음 증폭기에 관한 것으로서, 더욱 상세하게는 이득 보상증폭부와 수동형 발룬으로 형성된 이득이 보상된 저전압 하이브리드 발룬 회로와 차동 저잡음 증폭기가 일체적으로 직렬 연결되어 하나의 단일한 공통 전원부에 의하여 구동됨으로써 전력소모를 현저히 감소시킬 수 있으며, 완전 차동형으로 동작되는 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음 증폭기에 관한 것이다.
최근의 유비쿼터스 통신을 위한 무선송수신기를 구현하기 위해서는 소형의 저전력 저전압 CMOS형 RF집적회로 구현이 필수적이다. 현재 송수신기 집적회로는 RF 및 아날로그 집적회로와 디지털회로가 한 칩에 집적된 SoC(System on a Chip) 형태로 구현하는 추세에 있다. 그러나 송수신기를 SoC로 구현할 경우에 디지털 집적회로에서 발생하는 스위칭 잡음이 미세한 신호를 처리하는 저잡음 증폭기에 심각한 영향을 줄 수 있음은 널리 알려져 있는 주지의 기술이다. 이를 극복하기 위해 저잡음 증폭기 앞단에 발룬을 추가함으로써 저잡음 증폭기를 완전 차동형(fully differential)으로 구현해야 동상 노이즈(Common-mode noise)를 효과적으로 제거 할 수 있다. 따라서, 수신기의 안테나로부터 입력되는 입력신호를 차동신호로 변환해 주는 발룬(Balun) 소자를 필수적으로 사용하게 된다.
한편, 단일신호(single-ended signal)를 차동 신호(differential signal)로 변환하기 위해 수동형 발룬(Passive Balun)과 능동형 발룬(Acitve Balun)이 많이 사용되고 있다. 수동형 발룬(Passive Balun)은 트랜스포머 형태를 사용함에 따라 대칭성이 좋으며 전류 소모가 없다는 것이 장점이다. 하지만 신호의 전달 손실이 커서 전체 RF 수신단의 잡음 성능을 감소시킴으로서 데이터 전달 오류를 증가시키는 단점을 가지고 있다. 능동형 발룬(Active Balun)의 경우에는 신호의 이득을 얻을 수 있어서 손실을 줄일 수 있는 장점을 가지고 있다. 그러나 능동 소자의 이용에 따른 과도한 전력을 소비하게 되고 차동신호의 대칭성이 수동형 발룬(Passive Balun)에 비해 좋지 않으며 능동소자의 사용으로 낮은 선형성을 갖는 단점이 있다.
종래의 수동형 발룬과 차동 저잡음 증폭기가 결합된 회로는 도 1에 도시된 바와 같이 수동형 발룬(10)과 차동 저잡음 증폭기(20)가 병렬로 결합되어 있는 것으로써, 트랜스포머를 이용한 수동형 발룬(10)은 통상 2~3도의 위상 오차범위에서 차동신호를 생성한다. 반면 입력 신호에 대한 차동 출력 신호의 크기는 자체 유도 결합계수 및 트랜스포머 금속선의 손실로 인해 통상적으로 2 ~ 4 dB의 전력손실이 발생하게 된다. 저잡음 증폭기(20)는 도 1에서와 같이 이득을 높일 수 있는 캐스코드 저잡음 저잡음 증폭기(20)를 사용하고 소스에 인덕터를 추가함으로써 최소 잡음지수와 입력 임피던스 정합을 동시에 수행할 수 있었다.
그러나, 상기와 같은 종래 기술은 수동형 발룬의 전력손실에 저잡음 증폭기의 잡음지수가 2dB 정도가 합해지기 때문에 결국 수신기 전체의 잡음지수는 4 ~ 6dB 까지 높아져서 수신신호의 신호 대 잡음비가 열화 되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 이득 보상증폭기와 수동형 발룬으로 형성되기 때문에 이득을 증가시키고 전체회로의 잡음지수를 감소시킬 수 있는 완전 차동형의 저전압 하이브리드 발룬 회로를 제공하며, 또한 상기 저전압 하이브리드 발룬 회로와 저잡음 증폭기를 일체적으로 직렬 연결하여 하나의 단일한 공통 전원부에 의하여 구동시킴으로써 전력소모가 줄어들어 저전압, 저전력 및 완전 차동형으로 동작되는 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 일실시예에 따른 저전압 하이브리드 발룬 회로는, 입력 신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상 인 동위상 신호를 출력하는 PMOS 및 상기 입력신호와 역위상인 역위상 신호를 출력하는 NMOS로 이루어진 이득 보상 증폭부와, 상기 입력신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호 및 상기 입력신호와 역위상인 역위상 신호를 각각으로 출력하는 수동형 발룬과, 상기 PMOS에서 출력된 동위상 신호와 상기 수동형 발룬에서 출력된 동위상 신호가 상호 결합하여 보상된 동위상 신호를 출력하는 동위상 신호 출력부 및 상기 NMOS에서 출력된 역위상 신호와 상기 수동형 발룬에서 출력된 역위상 신호가 상호 결합하여 보상된 역위상 신호를 출력하는 역위상 신호 출력부로 이루어진 것을 특징으로 한다.
본 발명의 다른 일실시예에 따른 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기는, 입력 신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호를 출력하는 PMOS 및 상기 입력신호와 역위상인 역위상 신호를 출력하는 NMOS로 이루어진 이득 보상 증폭부와, 상기 입력신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호 및 상기 입력신호와 역위상인 역위상 신호를 각각으로 출력하는 수동형 발룬과, 상기 PMOS에서 출력된 동위상 신호와 상기 수동형 발룬에서 출력된 동위상 신호가 상호 결합하여 보상된 동위상 신호 출력하는 동위상 신호 출력부와 상기 NMOS에서 출력된 역위상 신호와 상기 수동형 발룬에서 출력된 역위상 신호가 상호 결합하여 보상된 역위상 신호를 출력하는 역위상 신호 출력부로 이루어진 저전압 하이브리드 발룬 회로와, 상기 저전압 하이브리드 발룬 회로의 동위상 신호 출력부로부터 출력된 동위상 신호를 입력받아 역위상 신호로 증폭하여 출력하는 제1증폭부와 상기 저전압 하이브리드 발룬 회로의 역위상 신호 출력부로부터 출력된 역위상 신호를 입력받아 동위상 신호로 증폭하여 출력하는 제2증폭부로 이루어져 차동 출력하는 저잡음 증폭부, 및 상기 저전압 하이브리드 발룬 회로와 상기 저잡음 증폭기를 구동하는 하나의 단일 공통 전원부로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예들을 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기의 구성도로서, 이득 보상 증폭부(110)와 수동형 발룬(120)으로 이루어진 저전압 하이브리드 발룬 회로(100)와 저잡음 증폭부(200)가 LC 탱크회로(300)에 의하여 연결되어 하나의 단일한 공통 전원부로부터의 직류 바이어스 전압(Vdd)이 인가되어 동작되는 구성을 나타낸 것이다.
상기 저전압 하이브리드 발룬 회로(100)는 입력신호원(Vin)으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 신호를 보상하여 출력하는 PMOS(111) 및 상기 입력신호와 역위상인 신호를 보상하여 출력하는 NMOS(112)로 이루어진 이득 보상 증폭부(110)와, 상기 입력신호원(Vin)으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호 및 상기 입력신호와 역위상인 역위상 신호를 출력하며, 상기 이득 보상 증폭부(110)에 각각으로 형성된 PMOS(111)와 NMOS(112)의 사이에 형성되는 수동형 발룬(120) 및 동위상의 신호 성분을 보상하여 출력하는 동위상 신호 출력부(130)와 역위상의 신호 성분을 보상하여 출력하는 역위상 신호 출력부(140)를 구비하여 이루어진다.
여기서, 입력신호원(Vin)의 입력신호라 함은 일반적인 수신기의 안테나로부터 유도되는 RF 신호이다.
보다 상세하게는, 상기 이득 보상 증폭부(110)에 형성된 PMOS(111)는 공통 드레인형(또는 소스 팔로우형)(Common-Drain, or Source-Follow)으로써, 상기 입력신호원(Vin)으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 신호의 이득을 보상하여 출력한다.
상기 이득 보상 증폭부(110)에 형성된 NMOS(112)는 공통 소스(Common-Source)형으로써 상기 입력신호원(Vin)으로부터 생성된 입력신호를 인가받아 상기 입력신호와 역위상인 신호의 이득을 보상하여 출력한다.
또한, 상기 입력신호원(Vin)과 상기 PMOS(111) 사이 또는 상기 입력신호원과 NMOS(112)사이에는 제 1 및 제 2 캐패시터(113, 114)가 각각 형성되어 입력신호의 직류성분인 DC 성분을 차단한다.
따라서, 상기 이득 보상 증폭부(110)에 형성된 PMOS(111)와 NMOS(112)는 상기 입력신호를 완전 차동형으로 증폭한다.
상기 수동형 발룬(120)은 상기 이득 보상 증폭부(110)에 형성된 상기 PMOS(111)와 NMOS(112)의 사이에 형성되며, 상기 입력신호원으로부터 RF 입력신호 를 인가받아 입력신호와 동위상인 신호를 출력하는 동위상 출력단자(121)와 역위상인 신호를 출력하는 역위상 출력단자(122)와 바이어스를 위한 탭단자(123) 및 탭단자(123)와 접지(GND) 사이에 교류성분을 바이패스시키는 제 3 캐패시터(124)로 이 루어진다.
따라서, 상기 수동형 발룬(120)은 상기 입력신호원(Vin)으로부터의 입력신호를 인가받아서 동위상인 신호 및 역위상인 신호를 동위상 및 역위상 출력단자(121, 122)를 통하여 각각 출력한다.
상기 동위상 신호 출력부(130)는 상기 이득 보상 증폭부(110)에 형성된 PMOS(111)가 출력하는 입력신호에 대한 동위상 신호와 상기 수동형 발룬(120)의 동위상 출력단자(121)에서 출력되는 손실이 있는 입력신호에 대한 동위상 신호와 결합되어 이득이 보상된 동위상 신호를 출력한다.
상기 역위상 신호 출력부(140)는 상기 이득 보상 증폭부(110)에 형성된 NMOS(112)가 출력하는 입력신호에 대한 역위상 신호와 상기 수동형 발룬(120)의 역위상 출력단자(122)에서 출력되는 손실이 있는 입력신호에 대한 역위상 신호가 결합되어 이득이 보상된 역위상 신호를 출력한다.
따라서, 상기 저전압 하이브리드 발룬 회로(100)는, 수동형 발룬(120)에 이득을 보상할 수 있는 PMOS(111)와 NMOS(112)로 이루어진 이득 보상 증폭부(110)를 추가함으로써 상기 저전압 하이브리드 발룬 회로(100)의 이득을 증가시키고 전체 회로의 잡음지수를 감소시킬 수 있다.
또한, 도 2에 도시된 바와 같이 저전압 하이브리드 발룬 회로(100)의 이득 보상 증폭부(110)에서 PMOS(111)와 NMOS(112)에는 소정의 이득이 발생되도록 적절한 동작점에서 동작되도록 하나의 단일한 공통 전원부에서 직류 바이어스 전압(Vdd)이 인가된다.
한편, 상기와 같은 저전압 하이브리드 발룬 회로(100)의 이득 보상 증폭부(110)에서 NMOS를 2개 사용하는 경우도 가능하나, 이와 같은 경우에는 하이브리드 발룬 회로와 저잡음 증폭기를 병렬로 연결하고 전원전압을 증폭소자인 NMOS 각각에 독립적으로 공급하여야만 구동되어 동작이 가능하다. 그러나, 본 발명에서와 같이 상기 이득 보상 증폭부(110)를 PMOS(111)와 NMOS(112)로 형성된 저전압의 하이브리드 발룬 회로(100)와 저잡음 증폭부(200)를 일체적으로 직렬 결합하여 형성하기 때문에 하이브리드 발룬 회로의 이득 보상 증폭부(110)에 NMOS를 2개를 사용 하였을 경우에 비하여 전체 전력소모를 현저하게 줄일 수 있다.
상기 차동형 저잡음 증폭부(200)는 상기 저전압 하이브리드 발룬 회로(100)의 동위상 신호 출력부(130)로부터 출력된 동위상 신호를 입력받아 역위상 신호로 증폭하여 출력하는 제 1 증폭부(210) 및 상기 저전압 하이브리드 발룬(100)의 역위상 신호 출력부(140)로부터 출력된 역위상 신호를 입력받아 동위상 신호로 증폭하여 출력하는 제 2 증폭부(220)로 이루어져 입력신호원(Vin)으로부터 입력된 신호를 완전 차동형으로 출력한다.
상기 저잡음 증폭부(200)의 제 1 증폭부(210)는 상기 저전압 하이브리드 발룬(100)의 동위상 신호 출력부(130)로부터 신호를 인가받는 공통 소스형(Common-Source)의 NMOS(211)와 상기 NMOS(211)와 캐스코드(Cascode)로 연결되어지는 공통 게이트형(Common-Gate)의 NMOS(212)로 이루어진다.
상기 저잡음 증폭부(200)의 제 2 증폭부(220)는 상기 저전압 하이브리드 발 룬(100)의 역위상 신호 출력부(140)로부터 신호를 인가받는 공통 소스형(Common-Source)의 NMOS(221)와 상기 NMOS(221)와 캐스코드(Cascode)로 연결되어지는 공통 게이트형(Common-Gate)의 NMOS(222)로 이루어진다.
따라서, 상기와 같이 제 1 증폭부(210) 및 제2 증폭부(220)는 두 개의 NMOS가 캐스코드(Cascode)로 연결되어 있기 때문에 높은 주파수 범위에서 고이득으로 동작된다.
상기 저잡음 증폭부(200)는 상기 제 1 증폭부(210)에 의하여 입력신호의 역위상 신호를 증폭하여 제 1 출력부(230)를 통하여 출력하며, 상기 제 2 증폭부(220)에 의하여 일력신호의 동위상 신호를 증폭하여 제 2 출력부(240)를 통하여 출력한다.
상기 저전압 하이브리드 발룬 회로(100)의 동위상 신호 출력부(130)로부터 출력된 동위상 신호를 입력받는 상기 저잡음 증폭부(200)의 제 1 증폭부(210)는 직류성분을 차단하는 제 4 캐패시터(410)에 의하여 연결되며, 역위상 신호 출력부(140)로부터 출력된 역위상 신호를 입력받는 상기 저잡음 증폭부(200)의 제 2 증폭부(220)는 직류성분을 차단하는 제 5 캐패시터(420)에 의하여 연결되어 이루어진다.
따라서, 입력신호원(Vin)으로부터 저잡음 증폭부(200)의 역위상 출력부인 제 1 출력부(230)와 동위상 출력부인 제 2 출력부(240)에 이르는 RF신호 경로에 있어서, 제 1 내지 제 4 캐패시터(113, 114, 410, 420)는 동위상 및 역위상 신호의 직류성분인 DC 성분을 완전히 차단하고 순수한 RF 신호만을 증폭하여 출력시킨다.
상기 제 1 증폭부(210)의 공통 게이트형 NMOS(212)는 전원부(Vdd)와 제 1 인덕터(213)에 의하여 연결되며, 상기 제 2 증폭부(220)의 공통 게이트형 NMOS(222)는 전원부(Vdd)와 제 2 인덕터(223)에 의하여 연결된다.
상기 제 1 증폭부(210)의 공통 소스형 NMOS(211)와 상기 제 2 증폭부(220)의 공통 소스형 NMOS(221)가 상호 연결된 공통단자와 상기 저전압 하이브리드 발룬 회로(100)의 수동형 발룬(120)은 LC 탱크 회로(300)에 의하여 연결 형성되므로써 상기 저잡음 증폭부(200)에서 사용한 전류를 다시 저전압 하이브리드 발룬 회로(100)에서 공유하여 재사용할 수 있으며, 하나의 단일한 공통 전원부에 의하여 저전압으로 동작된다.
상기 제 1 증폭부(210)의 공통 소스형 NMOS(211)와 상기 LC 탱크 회로(300)는 제 3 인덕터(214)에 의하여 연결되며, 상기 제 2 증폭부(220)의 상기 공통 소스형 NMOS(221)와 상기 LC 탱크 회로(300)는 제 4 인덕터(224)에 의하여 연결된다.
상기 LC 탱크회로(300)는 저잡음 증폭기(200)에서 처리되는 RF신호가 저전압 하이브리드 발룬(100)으로부터 완전히 분리하기 위하여 제 4 캐패시터(311)와 제 5 인덕터(312)로 이루어진다.
따라서, 상기 LC 탱크회로(300)는, 도 1 에 도시된 종래의 수동형 발룬과 차동 증폭기가 결합된 회로에서의 전류원을 대신하여 사용되어 전압공간을 확보할 수 있으며, 또한, LC 탱크회로를 입력된 주파수와 동일한 주파수로 공진이 이루어지기 때문에 입력신호원측 입장에서 높은 임피던스를 갖게 되므로 동작주파수에서 동상 노이즈원을 효율적으로 제거할 수 있다.
게다가, 상기 LC 탱크회로(300)와 상기 수동형 발룬(120)의 탭단자(123)이 연결되는 단자에 형성되어 있는 제 3 캐패시터(124)는 RF 신호를 바이패스시킴으로써 동작주파수에서 저전압 하이브리드 발룬회로(100)와 저잡음 증폭부(200)의 신호를 효율적으로 분리한다.
한편, 상기 도 2에서 저전압 하이브리드 발룬 회로(100)의 이득 보상 증폭부(110)에서 NMOS를 2개 사용한 하이브리드 발룬과 차동 저잡음 증폭기를 병렬로 연결하여 구성할 수도 있으나, 이와 같은 경우에는 각 회로의 증폭 소자인 NMOS 각각에 전류가 인가되어 동작되기 때문에 전력이 많이 소비되는 단점이 있으나, 본 발명에서와 같이 PMOS(111)와 NMOS(112)로 이루어진 이득 보상 증폭부(110)를 특징으로 하는 저전압 하이브리드 발룬회로(100)를 이용한 저잡음 증폭기는 저전압 하이브리드 발룬회로(100)와 저잡음 증폭부(200)를 일체적으로 직렬적으로 결합하여 하나의 단일한 공통 전원부에 의하여 전원이 인가되어 구동되기 때문에 상기한 병렬로 연결한 경우에 비하여 전력소모를 현저하게 줄일 수 있다.
도 3은 본 발명의 도 2에 따른 직류 바이어스 전류의 흐름도로서, 저잡음 증폭부(200)에 흐르는 전류를 저전압 하이브리드 발룬(100)에서 재사용하여 저전력 회로를 구현하는 것을 나타낸다.
또한, LC 탱크 회로(300)에 형성된 제 5 인덕터(312)는 직류성분은 통과시킨다.
도 4는 본 발명의 도 2에 따른 RF 신호의 흐름도로서, 저전압 하이브리드 발 룬 회로(100)의 입력신호원을 통해 RF 신호가 인가되면, 수동형 발룬(120)을 통과한 신호와 PMOS(111)와 NMOS(112)를 각각 통과한 이득이 증폭된 신호가 결합되어 최종적으로 저잡음 증폭기(200)의 제 1 및 제 2 출력단(230, 240)을 통하여 각각 출력되는 것을 알 수 있다.
또한, 본 발명에서 제 1 출력단(230)은 입력신호와 역위상인 신호를 출력하고, 제 2 출력단(240)은 입력신호와 동위상인 신호를 각각 출력하게 된다.
지금까지 본 발명에 대해서 상세히 설명하였으나, 그 과정에서 언급한 실시예는 예시적인 것일 뿐이며, 한정적인 것이 아님을 분명히 하고, 본 발명은 이하의 특허청구범위에 의해 제공되는 본 발명의 기술적 사상이나 분야를 벗어나지 않는 범위내에서, 균등하게 대처될 수 있는 정도의 구성요소 변경은 본 발명의 범위에 속한다 할 것이다.
이상에서 설명한 바와 같이 본 발명은 이득 보상 증폭부와 수동형 발룬이 결합되어 저전압 하이브리드 발룬 회로를 형성하기 때문에 수동형 발룬에 비하여 이득이 높고, 이를 RF 수신기에 적용할 시에 수신기 전체 회로의 잡음지수를 효율적으로 감소시킬 수 있으며, 이득 보상 증폭부가 NMOS와 PMOS로 이루어지기 때문에 저전압으로 구동할 수 있는 이점이 있다. 또한, 저전압 하이브리드 발룬 회로와 저잡음 증폭기가 일체적으로 직렬 결합되어 하나의 단일한 공통 전원부에 의하여 구동되기 때문에 전력소모가 현저히 줄어들 수 있으므로 저전압, 저전력 및 완전 차동형으로 동작될 수 있는 효과가 있다.
아울러, 본 발명에 따른 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기는 전력소모가 다른 회로에 비하여 현저하게 적으며, 완전 차동형으로 동작되기 때문에 모든 RF 집적회로 수신기(RFIC Receiver)의 전단에 적용하여 사용할 수 있는 효과가 있다.

Claims (7)

  1. 입력 신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호를 출력하는 PMOS 및 상기 입력신호와 역위상인 역위상 신호를 출력하는 NMOS로 이루어진 이득 보상 증폭부와;
    상기 입력신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호 및 상기 입력신호와 역위상인 역위상 신호를 각각으로 출력하는 수동형 발룬과;
    상기 PMOS에서 출력된 동위상 신호와 상기 수동형 발룬에서 출력된 동위상 신호가 상호 결합하여 보상된 동위상 신호 출력하는 동위상 신호 출력부 및 상기 NMOS에서 출력된 역위상 신호와 상기 수동형 발룬에서 출력된 역위상 신호가 상호 결합하여 보상된 역위상 신호를 출력하는 역위상 신호 출력부로 이루어진 것을 특징으로 하는 이득이 보상된 저전압 하이브리드 발룬 회로.
  2. 청구항 1에 있어서,
    상기 이득 보상 증폭부의 PMOS와 NMOS와 입력신호원 사이에는 직류성분을 차단하는 제 1 및 제 2 캐패시터가 각각 형성되는 것을 특징으로 하는 이득이 보상된 저전압 하이브리드 발룬 회로.
  3. 입력 신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위 상 신호를 출력하는 PMOS 및 상기 입력신호와 역위상인 역위상 신호를 출력하는 NMOS로 이루어진 이득 보상 증폭부와, 상기 입력신호원으로부터의 입력신호를 인가받아 상기 입력신호와 동위상인 동위상 신호 및 상기 입력신호와 역위상인 역위상 신호를 각각으로 출력하는 수동형 발룬과, 상기 PMOS에서 출력된 동위상 신호와 상기 수동형 발룬에서 출력된 동위상 신호가 상호 결합하여 보상된 동위상 신호 출력하는 동위상 신호 출력부 및 상기 NMOS에서 출력된 역위상 신호와 상기 수동형 발룬에서 출력된 역위상 신호가 상호 결합하여 보상된 역위상 신호를 출력하는 역위상 신호 출력부로 이루어진 저전압 하이브리드 발룬 회로와;
    상기 저전압 하이브리드 발룬 회로의 동위상 신호 출력부로부터 출력된 동위상 신호를 입력받아 역위상 신호로 증폭하여 출력하는 제 1 증폭부 및 상기 저전압 하이브리드 발룬 회로의 역위상 신호 출력부로부터 출력된 역위상 신호를 입력받아 동위상 신호로 증폭하여 출력하는 제 2 증폭부로 이루어져 차동 출력하는 저잡음 증폭부; 및
    상기 저전압 하이브리드 발룬 회로와 상기 저잡음 증폭기를 구동하는 하나의 단일한 공통 전원부를 더 포함하여 이루어진 것을 특징으로 하는 이득이 보상된 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기.
  4. 청구항 3에 있어서,
    상기 저잡음 증폭부의 제1증폭부는, 상기 저전압 하이브리드 발룬 회로의 동위상 신호 출력부로부터 신호를 인가받는 공통 소스형의 NMOS와 상기 NMOS와 공통 게이트형의 NMOS가 연결되며, 상기 저잡음 증폭부의 제2증폭부는, 상기 저전압 하이브리드 발룬 회로의 역위상 신호 출력부로부터 신호를 인가받는 공통 소스형의 NMOS와 상기 NMOS와 공통 게이트형의 NMOS가 연결되어 이루어지는 것을 특징으로 하는 이득이 보상된 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기.
  5. 청구항 4에 있어서,
    상기 제1증폭부의 공통 소스형 NMOS와 상기 제2증폭부의 공통 소스형 NMOS가 상호 연결된 공통단자와 상기 저전압 하이브리드 발룬의 수동형 발룬 사이에는 인덕터와 캐패시터로 이루어진 병렬 LC 탱크 회로가 연결 형성되어 저전압으로 동작되는 것을 특징으로 하는 이득이 보상된 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기.
  6. 청구항 3에 있어서,
    상기 이득 보상 증폭부에 형성된 PMOS와 NMOS는 상기 입력신호원의 입력신호를 차동 증폭하는 것을 특징으로 하는 이득이 보상된 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기.
  7. 청구항 3 또는 청구항 6에 있어서,
    상기 입력신호원과 상기 이득 보상 증폭부의 PMOS 및 상기 입력신호원과 상기 이득 보상 증폭부의 NMOS 사이에는 직류성분을 차단하는 제 1 및 제 2 캐패시터 가 각각으로 형성되는 것을 특징으로 하는 이득이 보상된 저전압 하이브리드 발룬 회로를 이용한 차동 저잡음 증폭기.
KR1020070047124A 2007-05-15 2007-05-15 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기 KR100856443B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047124A KR100856443B1 (ko) 2007-05-15 2007-05-15 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047124A KR100856443B1 (ko) 2007-05-15 2007-05-15 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기

Publications (1)

Publication Number Publication Date
KR100856443B1 true KR100856443B1 (ko) 2008-09-04

Family

ID=40022374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047124A KR100856443B1 (ko) 2007-05-15 2007-05-15 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기

Country Status (1)

Country Link
KR (1) KR100856443B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243765B1 (ko) 2009-02-10 2013-03-13 한국전자통신연구원 하이브리드 발룬 장치
KR20150100943A (ko) * 2013-01-11 2015-09-02 퀄컴 인코포레이티드 하이브리드 증폭기
US11038475B2 (en) 2019-11-14 2021-06-15 Knu-Industry Cooperation Foundation Low-power, low-noise amplifier with negative feedback loop

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315919A (ja) 1999-04-30 2000-11-14 Mitsubishi Electric Corp ミキサー回路
KR20010063350A (ko) * 1999-12-22 2001-07-09 오길록 결합된 인덕터를 이용한 단일신호 및 차동신호 간의상호변환회로
KR20060039801A (ko) * 2004-11-03 2006-05-09 삼성전기주식회사 발룬을 갖는 가변이득 증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315919A (ja) 1999-04-30 2000-11-14 Mitsubishi Electric Corp ミキサー回路
KR20010063350A (ko) * 1999-12-22 2001-07-09 오길록 결합된 인덕터를 이용한 단일신호 및 차동신호 간의상호변환회로
KR20060039801A (ko) * 2004-11-03 2006-05-09 삼성전기주식회사 발룬을 갖는 가변이득 증폭기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243765B1 (ko) 2009-02-10 2013-03-13 한국전자통신연구원 하이브리드 발룬 장치
KR20150100943A (ko) * 2013-01-11 2015-09-02 퀄컴 인코포레이티드 하이브리드 증폭기
KR101627275B1 (ko) 2013-01-11 2016-06-03 퀄컴 인코포레이티드 하이브리드 증폭기
US11038475B2 (en) 2019-11-14 2021-06-15 Knu-Industry Cooperation Foundation Low-power, low-noise amplifier with negative feedback loop

Similar Documents

Publication Publication Date Title
US6556085B2 (en) Low power low noise amplifier
US7834698B2 (en) Amplifier with improved linearization
KR101125500B1 (ko) 사후-왜곡 모드 및 고이득 모드를 갖는 ｌｎａ
CN102332868B (zh) 一种低功耗宽带低噪声放大器
US7884673B2 (en) Wideband low-noise amplifier
US6285259B1 (en) System and method for converting from single-ended to differential signals
US7589593B2 (en) Amplifier circuit having stacked main amplifier and parallel sub-amplifier
US9935585B2 (en) RF amplifier operational in different power modes
US7948322B2 (en) Balun amplifier
KR100748721B1 (ko) 저잡음 증폭을 위한 푸시-풀 증폭기 및 방법
EP2037573A1 (en) Ultra-low power consumption low noise amplifier
EP3272007B1 (en) Amplifier adapted for noise suppression
CN111987998B (zh) 一种噪声抵消低噪声放大器
US7603091B2 (en) Hybrid balun apparatus and receiver comprising the same
KR101771720B1 (ko) 다중 모드 전력 증폭기
CN110149099B (zh) 一种基于Cascode电感异位耦合的低噪声放大器
US6411801B1 (en) Double balanced active mixer
KR100856443B1 (ko) 저전압 하이브리드 발룬 회로 및 그를 이용한 차동 저잡음증폭기
KR101101617B1 (ko) 전력 증폭기
CN117176085A (zh) 一种基于跨导增强技术的单端转差分低噪声放大器
CN212695961U (zh) 一种噪声抵消低噪声放大器
US8183919B2 (en) Power amplifier
US7378910B2 (en) Power amplifier for a transmitter
CN115833759A (zh) 一种电流复用全差分共栅低噪声放大器
CN116633277A (zh) 一种应用于物联网前端的低噪声放大器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130715

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee