WO2012157155A1 - 参照電圧安定化回路およびそれを備えた集積回路 - Google Patents

参照電圧安定化回路およびそれを備えた集積回路 Download PDF

Info

Publication number
WO2012157155A1
WO2012157155A1 PCT/JP2012/001385 JP2012001385W WO2012157155A1 WO 2012157155 A1 WO2012157155 A1 WO 2012157155A1 JP 2012001385 W JP2012001385 W JP 2012001385W WO 2012157155 A1 WO2012157155 A1 WO 2012157155A1
Authority
WO
WIPO (PCT)
Prior art keywords
reference voltage
circuit
signal line
transistor
voltage stabilization
Prior art date
Application number
PCT/JP2012/001385
Other languages
English (en)
French (fr)
Inventor
森江　隆史
崎山　史朗
直志 柳沢
俊明 尾関
拓司 三木
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2013514959A priority Critical patent/JPWO2012157155A1/ja
Priority to CN201280023242.1A priority patent/CN103548262A/zh
Publication of WO2012157155A1 publication Critical patent/WO2012157155A1/ja
Priority to US14/073,834 priority patent/US9019006B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices

Definitions

  • the present invention relates to a circuit for stabilizing a reference voltage, and more particularly to a reference voltage stabilization circuit suitable for an AD converter.
  • AD converters are widely used in various signal processing fields, and their conversion accuracy is an important performance index.
  • an AD converter performs AD conversion by comparing an input signal with a reference voltage. For this reason, in order to maintain high conversion accuracy, it is extremely important to keep the reference voltage constant with high accuracy.
  • noise in the mV order is often superimposed on the reference voltage, leading to degradation of AD conversion accuracy. Therefore, it is important to stabilize the reference voltage so that the reference voltage does not fluctuate due to disturbance noise, self-noise generated by the AD converter itself, or the like.
  • FIG. 10 shows a configuration of a typical successive approximation AD converter.
  • the successive approximation A / D converter 100 includes a capacitor DAC 102 formed of a capacitor array weighted by capacitance values (1C, 4C, 8C,..., 512C in the figure) at a binary ratio, an analog input voltage IN, and a capacitor DAC 102.
  • a comparator 104 that compares the generated voltage, a latch circuit 106 that stores the comparison result, and a DAC control unit 108 that controls the capacitor DAC 102 based on a signal output from the latch circuit 106 are provided.
  • one end of the capacitor array is connected to the analog input voltage IN, and the other end is set to reference voltages VREFH and VREFL (where VREFH> VREFL) according to a multi-bit control signal output from the DAC control unit 108. Each one is connected independently.
  • the operation of the successive approximation AD converter 100 is as follows. First, after sampling the analog input voltage IN by the capacitor DAC 102 with the MSB of the control signal set to 1 and the other bits set to 0, the DAC control unit 108 is based on the comparison result of the comparator 104 every clock. The control signal is sequentially determined bit by bit from the MSB to the lower bits. At this time, a serial-parallel conversion of the signal output from the latch circuit 106 is the AD conversion result of the sampled analog input voltage IN.
  • a bypass capacitor (capacitance element) is often provided inside and outside an integrated circuit to remove noise superimposed on a reference voltage.
  • the voltage supplied from the external power supply 200 is received by the I / O pins P1 and P2, and supplied to the AD converter 100 as the reference voltages VREFH and VREFL through the signal lines L1 and L2.
  • An external bypass capacitor (capacitance element 202) is provided between the I / O pins P1 and P2 outside the integrated circuit 300, and an internal bypass capacitor (capacitance element 203) is provided between the signal lines L1 and L2 inside the integrated circuit 300. May be provided.
  • the external bypass capacitor becomes ineffective at frequencies higher than 100 MHz due to the influence of the parasitic inductance 204 of the package of the integrated circuit 300, and does not contribute to lowering the impedance of the signal line. If the built-in bypass capacitor is enlarged to compensate for this, the noise superimposed on the reference voltage will ring due to the resonance phenomenon with the parasitic inductance 204, making it difficult for the fluctuation of the reference voltage to settle. Actually, in order to obtain an AD conversion accuracy of about 10 bits, it is necessary to provide an nF-order built-in bypass capacitor in order to suppress the self-noise of the AD converter 100, but such a large capacitive element is provided in the integrated circuit. That is unrealistic.
  • a buffer or an active bypass circuit (hereinafter referred to as a buffer or the like) can be provided in the integrated circuit to reduce the impedance of the signal line.
  • a buffer or the like can be provided in the integrated circuit to reduce the impedance of the signal line.
  • an active bypass circuit 206 is provided inside the integrated circuit 300 (see, for example, Patent Document 1).
  • the response speed of the buffer or the like that is, how fast the buffer or the like responds to noise is an important parameter. Since the response speed is limited, the buffer or the like cannot respond to instantaneous noise exceeding the response speed, but the reference voltage can be returned to the original value if time is taken.
  • a clock-synchronous discrete signal processing system such as a pipelined AD converter or a successive approximation AD converter has a feature that if the noise is sufficiently suppressed at the instant of AD conversion, the AD conversion accuracy is not affected. is there. Therefore, even if self-noise occurs in a certain AD conversion, there is no problem if the reference voltage is set to a normal value by the moment of the next AD conversion. Therefore, a buffer or the like can be an effective solution against self-noise. However, as the conversion speed increases, it becomes difficult to set noise within the necessary time even with a large power, large area buffer, or the like. Also, the parasitic inductance of the integrated circuit package causes the output of a buffer or the like to ring, further slowing down settling.
  • FIG. 13 shows a configuration of a typical interleaved AD converter (hereinafter referred to as an interleaved ADC).
  • the signal lines L1 and L2 are connected to each of the four AD converters 100, and the reference voltages VREFH and VREFL are shared by the AD converters 100.
  • VREFH and VREFL are input from the external power supply 200 to the I / O pins P1 and P2.
  • an external bypass capacitor (capacitor 202) may be added.
  • the interleave ADC is equipped with a built-in bypass capacitor (capacitor element 203) in order to suppress noise.
  • the AD conversion performance of each AD converter 100 is 10 bits and 50 MHz
  • the AD conversion performance of the interleave ADC corresponds to 10 bits and 200 MHz.
  • the interleaved ADC of FIG. 13 is compared with a pipelined AD converter having the same performance (hereinafter referred to as a pipeline ADC), the interleaved ADC is designed with much less power and area than the pipeline ADC. it can.
  • the accuracy required for the reference voltage of the interleave ADC is much higher, and the reference voltage circuit used in the pipeline ADC is no longer applicable to the interleave ADC.
  • the frequency of the self noise that fluctuates the reference voltage is 200 HMz.
  • each AD converter 100 performs a sampling operation at 50 MHz, but the internal clock approaches 1 GHz because of a configuration in which one bit is sequentially compared with one clock. Therefore, when self-noise is superimposed on the reference voltage, it is necessary to set the reference voltage back to the original value in a short time within 1 ns. Furthermore, in the interleave ADC, the self noise of one AD converter 100 becomes disturbance noise for another AD converter 100. Since the self-noise of a certain AD converter 100 directly fluctuates the reference voltage, the level thereof is as large as the self-noise of another AD converter 100, and this is different from the self-noise of another AD converter 100. It is input with.
  • the noise In order to settle this with a buffer or the like, if the noise is not settled in an unreal time such as several hundreds ps which is much shorter than the self-noise when there is only one AD converter 100, the noise is It may overlap with the timing of AD conversion and cause AD conversion errors.
  • an object of the present invention is to provide a reference voltage stabilization circuit that can stably maintain a reference voltage against disturbance noise and self-noise of an internal circuit.
  • the reference voltage stabilizing circuit for stabilizing the reference voltage supplied through at least one of the first and second signal lines includes the first signal line and the second signal line.
  • a pre-stage circuit having a capacitive path connected to the signal line, and a transistor inserted in the signal line supplying the reference voltage among the first and second signal lines and having a bias voltage applied to the gate And a bias generation circuit for generating the bias voltage, and a capacitive element connected between the gate of the transistor and the signal line in which the transistor is not inserted among the first and second signal lines, And a post-stage circuit.
  • the signal circuit is separated into the I / O side and the internal circuit side by the resistor circuit or the transistor inserted in the signal line that supplies the reference voltage, so that the front circuit and the rear circuit interfere with each other.
  • the front circuit can suppress disturbance noise
  • the rear circuit can suppress the self-noise of the internal circuit and stabilize the reference voltage.
  • the trade-off problem between the suppression of disturbance noise and the suppression of self noise can be solved, and both the disturbance noise and self noise can be suppressed at the same time, so that the reference voltage can be kept stable.
  • FIG. 1 is a configuration diagram of an integrated circuit including a reference voltage stabilization circuit according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a configuration example of a resistance circuit in a subsequent circuit.
  • FIG. 3 is a diagram illustrating a reference voltage stabilization circuit in which a plurality of subsequent circuits are connected to one previous circuit.
  • FIG. 4 is a diagram illustrating a modification of the preceding circuit.
  • FIG. 5 is a diagram illustrating a modification of the subsequent circuit.
  • FIG. 6 is a diagram illustrating another modification of the subsequent circuit.
  • FIG. 7 is a diagram showing still another modified example of the subsequent circuit.
  • FIG. 8 is a configuration diagram of an integrated circuit to which a regulator for generating a reference voltage is added.
  • FIG. 8 is a configuration diagram of an integrated circuit to which a regulator for generating a reference voltage is added.
  • FIG. 9 is a configuration diagram of an integrated circuit to which a correction unit for correcting the output of the AD converter is added.
  • FIG. 10 is a configuration diagram of a typical successive approximation AD converter.
  • FIG. 11 is a diagram illustrating a configuration example of reference voltage stabilization by a bypass capacitor.
  • FIG. 12 is a diagram illustrating a configuration example of reference voltage stabilization by the active bypass circuit.
  • FIG. 13 is a configuration diagram of an AD converter having a typical interleave configuration.
  • FIG. 1 shows a configuration of an integrated circuit including a reference voltage stabilizing circuit according to an embodiment of the present invention.
  • the reference voltage stabilization circuit 10 is supplied to the I / O pins P1 and P2 from the external power supply 200 and supplied to the AD converter 100 through the signal lines L1 and L2, and the reference voltages VREFH and VREFL (where VREFH> VREFL). Is stabilized).
  • the AD converter 100 is, for example, the successive approximation AD converter shown in FIG. Both the reference voltage stabilizing circuit 10 and the AD converter 100 are mounted on the integrated circuit 300.
  • the reference voltage stabilizing circuit 10 is disposed closest to the I / O in the integrated circuit 300, that is, in the immediate vicinity of the I / O pins P1 and P2, and stable to the AD converter 100 and other internal circuits (not shown). It is desirable to supply VREFH and VREFL.
  • the reference voltage stabilization circuit 10 includes a front circuit 1 and a rear circuit 2.
  • the pre-stage circuit 1 includes a capacitive path 11 that is connected between the signal lines L1 and L2 and includes a capacitive element 111.
  • the post-stage circuit 2 is connected between the signal lines L1 and L2 and has a resistive path 21 including a transistor 211 having a gate applied with a bias voltage, and a signal line between the capacitive path 11 and the resistive path 21.
  • a resistance circuit 22H inserted in L1 and a resistance circuit 22L inserted in the signal line L2 between the capacitive path 11 and the resistive path 21 are provided.
  • the post-stage circuit 2 further includes a bias generation circuit 23 that generates a bias voltage, and a capacitive element 24 connected between the drain and gate of the transistor 211.
  • the bias generation circuit 23 can be configured by connecting a resistance element 231 and a diode-connected transistor 232 in series, and generates a bias voltage according to the voltage across the resistive path 21.
  • the resistance circuits 22H and 22L can be configured by the resistance element 221.
  • the resistance element 221 may be realized as a wiring resistance by sufficiently lengthening the signal lines L1 and L2.
  • the resistance circuits 22H and 22L can be configured by transistors 222 and 223 in which a bias voltage is applied to the gates. That is, the resistance circuits 22H and 22L may be configured with MOS resistors.
  • the resistance circuits 22H and 22L may have a resistance value in the range of 10 ⁇ to 100 ⁇ , preferably about several tens of ⁇ , regardless of the configuration.
  • the resistance circuits 22H and 22L are impedances inserted into the signal lines L1 and L2, and the signal lines L1 and L2 are separated into the I / O side and the internal circuit side by the impedance.
  • a pre-stage circuit 1 is arranged on the I / O side, and a post-stage circuit 2 is arranged on the internal circuit side.
  • the capacitive path 11 in the pre-stage circuit 1 functions as a built-in bypass capacitor that reduces the impedance of the signal lines L1 and L2.
  • the operation of the post-stage circuit 2 is as follows.
  • a constant bias voltage is supplied to the gate of the transistor 211 with high impedance, and a constant current flows between the drain and source of the transistor 211.
  • the noise is instantaneously propagated to the gate of the transistor 211 via the capacitive element 24, and the current between the drain and source of the transistor 211 increases, thereby causing the signal line L1 on the internal circuit side.
  • L2 works to reduce VREFH ⁇ VREFL, which is the voltage difference between L2.
  • VREFH decreases instantaneously, the drain-source current of the transistor 211 instantaneously decreases, so that VREFH-VREFL works to increase.
  • the post-stage circuit 2 is a wide-band stabilization circuit that restores the voltage difference between the signal lines, that is, VREFH ⁇ VREFL in a short time even when noise is superimposed on the signal lines L1 and L2 on the internal circuit side. work.
  • the impedance of the signal lines L1 and L2 can be reduced by connecting an external bypass capacitor (capacitance element 202) between the I / O pins P1 and P2.
  • an external bypass capacitor capacitor element 202
  • the effect of the external bypass capacitor is weakened.
  • disturbance noise mixed from the I / O side is absorbed by the capacitive path 11 in the pre-stage circuit 1 and is not transmitted to the internal circuit side.
  • the post-stage circuit 2 is connected to the internal circuit side, the parasitic capacitance of the signal lines L1 and L2 on the internal circuit side is suppressed to be extremely small.
  • the reference voltage stabilization circuit 10 has a disturbance. Suppress noise and self-noise by means suitable for each. That is, disturbance noise that needs to be instantaneously suppressed is suppressed by the pre-stage circuit 1 arranged on the I / O side.
  • self noise that has a large level and is difficult to suppress only by the capacitive element, but has a time margin until suppression, is suppressed by the post-stage circuit 2 arranged on the internal circuit side.
  • the capacitive path 11 in the pre-stage circuit 1 is a drag for slowing the response speed for the post-stage circuit 2, but the signal lines L1 and L2 are separated into the I / O side and the internal circuit side by the resistor circuits 22H and 22L. Therefore, the influence can be sufficiently suppressed.
  • the reference voltage stabilization circuit 10 can be used as a reference voltage stabilization circuit for a high-speed, high-precision AD converter that has been difficult to realize with the conventional configuration.
  • the AD converter 100 is separated from the parasitic inductance 204 by the resistance circuits 22H and 22L, the reference voltages VREFH and VREFL are kept stable even if the parasitic inductance 204 is large, and the resonance There is an effect that it is not easily affected. For this reason, there is an advantage that an inexpensive package having a large parasitic inductor 204 can be used.
  • the reference voltage stabilization circuit 10 may stabilize only one of VREFH and VREFL.
  • the signal line L2 is used as a ground wiring for supplying a ground potential
  • only VREFH needs to be stabilized.
  • the signal line L1 is used as a power supply wiring for supplying a power supply voltage
  • only VREFL needs to be stabilized. In this case, it is not necessary to insert the resistance circuit 22H into the signal line L1.
  • Some AD converters 100 use a power supply voltage and a ground potential as a reference voltage, but even in that case, signal lines L1 and L2 for supplying a reference voltage are provided separately from the power supply wiring and the ground wiring, and the reference voltage is provided. It is desirable to supply the reference voltage stabilized by the stabilization circuit 10 to the AD converter 100.
  • the I / O pin P1 is used as an input terminal for the power supply voltage
  • the power supply wiring and the signal line L1 are separated in the integrated circuit 300
  • the I / O pin P2 is used as the input terminal for the ground potential.
  • the ground wiring and the signal line L2 may be separated inside the circuit 300.
  • the reference voltage stabilization circuit 10 may be modified so that a plurality of subsequent circuits 2 are connected to a single previous circuit 1.
  • FIG. 3 shows a configuration of the reference voltage stabilization circuit 10 according to the modification.
  • four post-stage circuits 2 are connected to one pre-stage circuit 1.
  • Each post-stage circuit 2 supplies stable VREFH and VREFL to each AD converter 100.
  • the four AD converters 100 are an AD converter that performs an interleave operation, a parallel AD converter that AD converts a common input signal with a common operation clock, and an AD converter that is independent of each other and only shares a reference voltage. Either is acceptable.
  • the self-noise of one AD converter 100 can become disturbance noise for another AD converter 100. That is, the self noise of one AD converter 100 has a magnitude comparable to the self noise of another AD converter 100 and is generated at a timing different from the self noise of the other AD converter 100.
  • the self-noise of a certain AD converter 100 is first attenuated by the subsequent circuit 2 connected thereto. However, immediately after the noise is generated, the response of the post-stage circuit 2 is not in time, so noise that cannot be attenuated by the post-stage circuit 2 tends to leak to the I / O side.
  • the noise that leaks out to the I / O side is greatly attenuated by the low-pass filter configured by the resistance circuits 22H and 22L in the rear-stage circuit 2 and the capacitive path 11 in the front-stage circuit 1.
  • the self-noise of the AD converter 100 hardly leaks to the I / O side.
  • the attenuated noise is further attenuated by the resistance circuits 22 ⁇ / b> H and 22 ⁇ / b> L in each subsequent circuit 2 when propagating to another AD converter 100. For this reason, even if self-noise occurs in a certain AD converter 100, the reference voltages VREFH and VREFL supplied to the other AD converters 100 can be kept stable, and the AD conversion accuracy can be kept high. It is.
  • the self-noise of each AD converter does not affect the reference voltage supplied to another AD converter. Can do.
  • the number of reference voltage input I / O pins and external elements can be greatly reduced. Since the core area of the successive approximation AD converter is smaller than the I / O region, the area reduction of the I / O region is more effective than the core area reduction.
  • ⁇ Modified example of the pre-stage circuit 1> As shown in FIG. 4A, when the capacitive path 11 is composed of only the capacitive element 111 as in the example of FIG. 1, a resonance phenomenon occurs between the capacitive element 111 and the parasitic inductance 204.
  • the capacitive path 11 may be composed of a capacitive element 111 and a resistive element 112 connected in series.
  • resistance elements 12H and 12L may be inserted in the signal lines L1 and L2 between the capacitive path 11 and the I / O pins P1 and P2, respectively.
  • the resistance element 12L When the signal line L2 is used as a ground wiring, the resistance element 12L is not necessary, and when the signal line L1 is used as a power supply wiring, the resistance element 12H is not necessary.
  • the pre-stage circuit 1 in FIG. 4B has a greater effect of suppressing the resonance phenomenon than the pre-stage circuit 1 in FIG. 4A, the resistance elements 12H and 12L are inserted in the signal lines L1 and L2. , IR drop increases.
  • the bias generation circuit 23 and the capacitive element 24 may be omitted from the post-stage circuit 2, and the resistive path 21 may be configured with the resistive element 212 as shown in FIG. Since a current proportional to VREFH ⁇ VREFL flows through the resistance element 212, the resistive path 21 functions to lower VREFH when VREFH increases, and increases VREFH when VREFH decreases. However, in consideration of current efficiency, it is desirable to configure the resistive path 21 with the transistor 211 as shown in FIG. When the transconductance of the transistor 211 is gm, the resistive path 21 in FIG. 1 is equivalent to the resistive path 21 in FIG. 5 when the resistance value of the resistive element 212 is 1 / gm. The transistor 211 requires only 1/10 to 1/20 of the required current, and the current efficiency is very high.
  • the function of separating the signal lines L1 and L2 into the I / O side and the internal circuit side and the function of suppressing the self-noise of the AD converter 100 in a wide band are realized with one circuit. be able to.
  • a transistor 25H is inserted in the signal line L1 as a source follower circuit instead of the resistor circuit 22H. That is, the signal line L1 is separated into the I / O side and the internal circuit side by the transistor 25H.
  • a bias voltage generated by the bias generation circuit 26H is applied to the gate of the transistor 25H with high impedance, and a capacitive element 27L is connected between the gate of the transistor 25H and the signal line L2.
  • a resistance element 28 is connected between the source of the transistor 25H and the signal line L2. The current flowing through the resistance element 28 becomes a bias current of the transistor 25H.
  • a transistor 25L is inserted in the signal line L2 as a source follower circuit instead of the resistance circuit 22L. That is, the signal line L2 is separated into the I / O side and the internal circuit side by the transistor 25L.
  • a bias voltage generated by the bias generation circuit 26L is applied to the gate of the transistor 25L with high impedance, and a capacitive element 27H is connected between the gate of the transistor 25L and the signal line L1.
  • a resistance element 28 is connected between the source of the transistor 25L and the signal line L1. The current flowing through the resistance element 28 becomes a bias current of the transistor 25L.
  • the post-stage circuit 2 shown in FIG. 6C is a combination of the above two source follower circuits, and transistors 25H and 25L are inserted in the signal lines L1 and L2 in place of the resistance circuits 22H and 22L, respectively. Yes.
  • the gate-source voltage of the transistor 25H is kept constant, and VREFH is stabilized when the gate-source voltage is lowered from the gate voltage of the transistor 25H.
  • VREFH decreases due to the self-noise of the AD converter 100
  • the gate-source voltage of the transistor 25H increases, current flows into the internal circuit side through the transistor 25H, and VREFH returns to the original high value.
  • VREFH increases, the gate-source voltage of the transistor 25H decreases, and VREFH returns to the original low value.
  • the post-stage circuit 2 shown in FIG. 6A is a broadband stabilization circuit that restores the voltage difference between the signal lines L1 and L2 in a short time even when noise is superimposed on the signal lines L1 and L2. Work as. The same applies to the post-stage circuit 2 shown in FIGS.
  • the resistor element 28 may be omitted if a sufficiently large output current can be obtained from the transistors 25H and 25L to the internal circuit side.
  • the post-stage circuit 2 in FIG. 1 or FIG. 5 can supply a reference signal having a large amplitude to the AD converter 100 and is also advantageous in S / N characteristics.
  • the post-stage circuit 2 according to each modified example of FIG. 6 can change VREFH by appropriately changing the gate voltages of the transistors 25H and 25L without changing the external voltage input to the I / O pins P1 and P2. , VREFL can be changed.
  • FIG. 6 may include a circuit portion including the resistive path 21, the bias generation circuit 23, and the capacitive element 24 in the subsequent circuit 2 shown in FIG.
  • FIG. 7 shows an example in which the circuit portion is added to the subsequent circuit 2 of FIG. By adding the circuit portion, it is possible to further strengthen the wideband characteristics of the post-stage circuit 2 according to each modification of FIG.
  • IR drop is generated by inserting the resistance circuits 22H and 22L into the signal lines L1 and L2.
  • the IR drop fluctuates due to PVT variations such as temperature, voltage, and process variation of the integrated circuit, which degrades AD conversion accuracy. Therefore, the following measures may be taken to absorb the PVT variation.
  • the integrated circuit 300 is provided with a regulator 30 that generates VREFH. That is, the output voltage of the regulator 30 is connected to the I / O pin P1 without connecting an external voltage.
  • the regulator 30 includes, for example, a transistor 31 having a source connected to the I / O pin P3 and a drain connected to the I / O pin P1, and an error between a voltage difference between the signal lines L1 and L2 and a predetermined voltage VREF. And an error amplifier 32 that outputs to the gate of 31.
  • the power supply voltage of the integrated circuit 300 is input to the I / O pin P3.
  • VREF is supplied from a reference voltage source (not shown) in the integrated circuit 300.
  • the regulator 30 performs feedback control so that VREFH-VREFL becomes the predetermined voltage VREF.
  • the external bypass capacitor (capacitance element 202) also serves as phase compensation for the regulator 30.
  • the PVT variation of the IR drop is absorbed, and stable VREFH and VREFL can always be supplied to the AD converter 100.
  • the regulator 30 only needs to feed back VREFH. Further, when the PVT variation is small, the regulator 30 may feed back the voltage of the I / O pin P1 instead of VREFH. In this case, since the output of the regulator 30 is directly fed back, the control loop of the regulator 30 is simplified, resulting in a more stable circuit.
  • the range of the AD converter 100 can be adjusted by preparing a plurality of operation modes and switching the magnitude of VREF according to each operation mode.
  • the input switching unit 101 that switches the input of the AD converter 100 to the integrated circuit 300 and the gain error correction unit that corrects the AD conversion gain error for the digital output of the AD converter 100.
  • 109 is provided to absorb the PVT variation in the digital domain after AD conversion.
  • the input switching unit 101 inputs the analog input voltage IN during normal operation and two types of VCAL reference voltages (Vcal1 and Vcal2) during calibration to the AD converter 100.
  • the gain error correction unit 109 calculates an AD conversion gain ADG from Dout1 and Dout2 using AD conversion codes for Vcal1 and Vcal2 according to the following equation.
  • ADG (Dout2-Dout1) / (Vcal2-Vcal1)
  • the gain error correction unit 109 digitally outputs the digital signal OUT output from the AD converter 100 so that the AD conversion gain becomes a target value during normal operation when IN is input to the AD converter 100. In the region, a correction gain coefficient based on ADG is multiplied. Thereby, the PVT variation of IR drop is absorbed, and stable VREFH and VREFL can always be supplied to the AD converter 100.
  • the AD converter 100 is a successive approximation AD converter.
  • the AD converter 100 may be another type of AD conversion that operates discretely with a clock signal, such as a pipelined AD converter, a flash AD converter, and a delta-sigma AD converter.
  • the internal circuit receiving VREFH and VREFL is not limited to the AD converter 100, and any circuit may be used as long as it operates with reference to the reference voltage.
  • the reference voltage stabilization circuit can stabilize both the disturbance noise and the self-noise of the internal circuit and stabilize the reference voltage, it can be applied to a SoC in which a large number of internal circuits are integrated. Therefore, the present invention is useful for AD converters, particularly successive approximation AD converters that require a highly accurate reference voltage, and AD converters that are interleaved and parallelized. Further, since it is not easily affected by the parasitic inductance of the integrated circuit package, it can be used for an inexpensive package product. Further, since the reference voltage I / O can be shared by a plurality of AD converters, the present invention can be used for a product equipped with a large number of AD converters.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)

Abstract

　外乱ノイズや内部回路の自己ノイズに対して参照電圧を安定的に保つ。第１および第２の信号線（Ｌ１，Ｌ２）の少なくとも一方を通じて供給される参照電圧を安定化する参照電圧安定化回路（１０）は、第１の信号線（Ｌ１）と第２の信号線（Ｌ２）との間に接続された容量性パス（１１）を有する前段回路（１）と、第１の信号線（Ｌ１）と第２の信号線（Ｌ２）との間に接続された抵抗性パス（２１）と、容量性パス（１１）と抵抗性パス（２１）との間において第１および第２の信号線（Ｌ１，Ｌ２）のうち参照電圧を供給する信号線に挿入された抵抗回路（２２Ｈ，２２Ｌ）とを有する後段回路（２）とを備えている。

Description

参照電圧安定化回路およびそれを備えた集積回路
　本発明は、参照電圧を安定化する回路に関し、特に、ＡＤ変換器に好適な参照電圧安定化回路に関する。
　ＡＤ変換器は各種信号処理分野で広く利用されており、その変換精度は重要な性能指標である。一般に、ＡＤ変換器は入力信号を参照電圧と比較することでＡＤ変換する。このため、高い変換精度を保つためには、参照電圧を精度よく一定に保つことが極めて重要である。アプリケーションにもよるが、ｍＶオーダーのノイズが参照電圧に重畳されることでＡＤ変換精度の劣化につながることが多い。よって、外乱ノイズやＡＤ変換器自身が出す自己ノイズ等によって参照電圧が揺れないように、参照電圧を安定化することが重要である。
　近年、その電力効率の高さから逐次比較型ＡＤ変換器が注目を浴びている。図１０は、典型的な逐次比較型ＡＤ変換器の構成を示す。逐次比較型ＡＤ変換器１００は、バイナリー比率で容量値（図中の１Ｃ、４Ｃ、８Ｃ、…、５１２Ｃ）が重み付けされた容量アレイで構成された容量ＤＡＣ１０２と、アナログ入力電圧ＩＮと容量ＤＡＣ１０２で生成した電圧とを比較する比較器１０４と、比較結果を格納するラッチ回路１０６と、ラッチ回路１０６から出力される信号に基づいて容量ＤＡＣ１０２を制御するＤＡＣ制御部１０８とを備えている。容量ＤＡＣ１０２において、容量アレイの一端はアナログ入力電圧ＩＮに接続され、他端はＤＡＣ制御部１０８から出力される多ビットの制御信号に従って参照電圧ＶＲＥＦＨ，ＶＲＥＦＬ（ただし、ＶＲＥＦＨ＞ＶＲＥＦＬである。）のいずれか一方にそれぞれ独立に接続されるようになっている。
　逐次比較型ＡＤ変換器１００の動作は次のようである。まず、制御信号のＭＳＢを１、その他のビットを０にした状態で容量ＤＡＣ１０２でアナログ入力電圧ＩＮをサンプリングした後、ＤＡＣ制御部１０８は、１クロックごとに比較器１０４の比較結果に基づいて、制御信号をＭＳＢから下位ビットに１ビットずつ逐次的に決定する。このとき、ラッチ回路１０６から出力される信号をシリアル－パラレル変換したものが、サンプリングしたアナログ入力電圧ＩＮのＡＤ変換結果である。
　各クロックで比較器１０４が動作するタイミングでＶＲＥＦＨ－ＶＲＥＦＬにｍＶオーダーのノイズが重畳されると、これがＡＤ変換誤差になる。また、比較器１０４の動作後に容量アレイの他端の接続状態が変更されるタイミングでＶＲＥＦＨ，ＶＲＥＦＬの電荷が消費されるが、これがＡＤ変換器の自己ノイズである。
　従来、集積回路の内外にバイパスコンデンサ（容量素子）を設けて、参照電圧に重畳されるノイズを除去することがよく行われている。例えば、図１１に示したように、外部電源２００から供給される電圧をＩ／ＯピンＰ１，Ｐ２で受け、信号線Ｌ１，Ｌ２を通じてＡＤ変換器１００に参照電圧ＶＲＥＦＨ，ＶＲＥＦＬとして供給する構成において、集積回路３００の外部においてＩ／ＯピンＰ１，Ｐ２の間に外付けパスコン（容量素子２０２）を設け、集積回路３００の内部の信号線Ｌ１，Ｌ２の間に内蔵パスコン（容量素子２０３）を設けることがある。しかし、外付けパスコンは、集積回路３００のパッケージの寄生インダクタンス２０４の影響で、１００ＭＨｚ近傍からそれ以上の周波数で効きが悪くなり、信号線の低インピーダンス化には寄与しなくなる。それを補うために内蔵パスコンを大きくすると、寄生インダクタンス２０４との共振現象で、参照電圧に重畳されたノイズがリンギングして参照電圧の揺れが収まりにくくなる。実際、１０ビット程度のＡＤ変換精度を得るには、ＡＤ変換器１００の自己ノイズを抑えるために、ｎＦオーダーの内蔵パスコンを設ける必要があるが、そのような大きな容量素子を集積回路内に設けることは非現実的である。
　また、内部パスコンに代えて、集積回路内にバッファやアクティブバイパス回路（以下、バッファ等と称する。）を設けて信号線の低インピーダンス化を図ることもできる。例えば、図１２に示した例では、集積回路３００の内部にアクティブバイパス回路２０６を設けている（例えば、特許文献１参照）。この場合、バッファ等の応答速度、つまり、バッファ等がノイズにどれだけ高速に応答して、それを除去できるかが重要なパラメタである。応答速度は有限のため、バッファ等はその応答速度を越える瞬時のノイズには応答できないが、時間をかければ参照電圧を元の値に戻すことができる。
　パイプライン型ＡＤ変換器や逐次比較型ＡＤ変換器などのクロック同期式の離散信号処理システムでは、ＡＤ変換の瞬間にノイズが十分抑えられていれば、ＡＤ変換精度に影響が出ないという特徴がある。よって、あるＡＤ変換で自己ノイズが発生しても、次のＡＤ変換の瞬間までに参照電圧を正規の値にまでセトリングさせれば問題ない。したがって、自己ノイズに対してバッファ等は有力な案となり得る。しかし、変換速度が上がると、大電力、大面積のバッファ等をもってしても必要な時間内でノイズをセトリングさせることは困難になってくる。また、集積回路のパッケージの寄生インダクタンスは、バッファ等の出力をリンギングさせ、セトリングをさらに大きく遅くする。さらには、外乱ノイズの場合は、どのタイミングで入ってくるか分からないため、瞬時にノイズを許容レベル以下に抑えておく必要がある。外乱ノイズには、瞬時応答可能な容量素子の力を多少なりとも借りる必要がある。
　内蔵パスコンとバッファ等の双方を組み合わせる方法もあるが、この場合には、外乱ノイズの抑制と自己ノイズの抑制との間にトレードオフ問題がある。内蔵パスコンを大きくして外乱ノイズを減らすことは、バッファ等の応答を遅くし、自己ノイズのセトリングを遅くすることにつながる。もちろん、ｎＦオーダーの容量素子を集積回路内に積めば、当該容量素子だけで自己ノイズを抑えられるが、これが非現実的であることは先述のとおりである。一方、内蔵パスコンを小さくしてバッファ等の応答を高めても、外乱ノイズの抑制が弱くなる。外乱ノイズがＡＤ変換のタイミングの直前に入力されると、ノイズをセトリングさせきることができずにＡＤ変換誤差が発生する。特に、インターリーブ構成のＡＤ変換器などで参照電圧の信号線を複数のＡＤ変換器が共有している場合には、あるＡＤ変換器の自己ノイズが、外乱ノイズとなって別のＡＤ変換器に飛び込み、より深刻な問題となる。
　図１３は、典型的なインターリーブ構成のＡＤ変換器（以下、インターリーブＡＤＣと称する。）の構成を示す。当該インターリーブＡＤＣでは信号線Ｌ１，Ｌ２が４つのＡＤ変換器１００のそれぞれに接続され、各ＡＤ変換器１００で参照電圧ＶＲＥＦＨ，ＶＲＥＦＬが共用されている。ＶＲＥＦＨ，ＶＲＥＦＬは、外部電源２００からＩ／ＯピンＰ１，Ｐ２に入力される。内部電源がある場合には外付けパスコン（容量素子２０２）が付加されるケースもある。また、当該インターリーブＡＤＣは、ノイズを抑えるために内蔵パスコン（容量素子２０３）を搭載している。各ＡＤ変換器１００のＡＤ変換性能を１０ビット５０ＭＨｚとすると、当該インターリーブＡＤＣのＡＤ変換性能は１０ビット２００ＭＨｚに相当する。
　ここで、図１３のインターリーブＡＤＣを同性能のパイプライン型ＡＤ変換器（以下、パイプラインＡＤＣと称する。）と比較すると、インターリーブＡＤＣは、パイプラインＡＤＣに比べ、はるかに少ない電力と面積で設計できる。一方、同じ変換速度、変換精度であっても、インターリーブＡＤＣの参照電圧に求められる精度がはるかに高く、パイプラインＡＤＣで用いられる参照電圧回路は、もはやインターリーブＡＤＣには適用できない。それは次の理由による。パイプラインＡＤＣでは、参照電圧を揺らす自己ノイズの周波数は２００ＨＭｚである。一方、インターリーブＡＤＣでは各ＡＤ変換器１００が５０ＭＨｚでサンプリング動作するが、１クロックで１ビットを逐次比較する構成のため、その内部クロックは１ＧＨｚに迫る。したがって、参照電圧に自己ノイズが重畳されると１ｎｓ以内の短い時間に参照電圧を元の値にセトリングして戻す必要がある。さらには、インターリーブＡＤＣでは、あるＡＤ変換器１００の自己ノイズが、別のＡＤ変換器１００にとっての外乱ノイズになる。あるＡＤ変換器１００の自己ノイズは、直接、参照電圧を揺らすため、そのレベルは別のＡＤ変換器１００の自己ノイズ並みに大きく、しかも、これが別のＡＤ変換器１００の自己ノイズとは異なるタイミングで入力される。これをバッファ等でセトリングさせるには、ＡＤ変換器１００が１個のときの自己ノイズよりもはるかに短い数百ｐｓというような非現実的な時間でノイズをセトリングさせなければ、ノイズが次のＡＤ変換のタイミングに重なってしまい、ＡＤ変換誤差の原因となり得る。
米国特許第５０４９７６４号明細書
　ＡＤ変換器に限らず各種信号処理回路には安定した参照電圧を供給する必要がある。特に、逐次比較型ＡＤ変換器、とりわけそれをインターリーブ構成したＡＤ変換器、あるいは並列化したＡＤ変換器には、極めて安定した参照電圧が要求される。しかし、従来のような容量素子またはバッファ等による参照電圧の安定化では、高速、高精度のＡＤ変換を担保することができず、また、それらを組み合わせると、外乱ノイズの抑制と自己ノイズの抑制との間のトレードオフ問題が生じる。
　そこで、本発明は、外乱ノイズや内部回路の自己ノイズに対して参照電圧を安定的に保つことができる参照電圧安定化回路を提供することを課題とする。
　本発明の一局面に従うと、第１および第２の信号線の少なくとも一方を通じて供給される参照電圧を安定化する参照電圧安定化回路は、前記第１の信号線と前記第２の信号線との間に接続された容量性パスを有する前段回路と、前記第１の信号線と前記第２の信号線との間に接続された抵抗性パスと、前記容量性パスと前記抵抗性パスとの間において前記第１および第２の信号線のうち前記参照電圧を供給する信号線に挿入された抵抗回路とを有する後段回路とを備えている。
　あるいは、本発明の別の局面に従うと、第１および第２の信号線の少なくとも一方を通じて供給される参照電圧を安定化する参照電圧安定化回路は、前記第１の信号線と前記第２の信号線との間に接続された容量性パスを有する前段回路と、前記第１および第２の信号線のうち前記参照電圧を供給する信号線に挿入され、ゲートにバイアス電圧が印加されたトランジスタと、前記バイアス電圧を生成するバイアス生成回路と、前記トランジスタのゲートと前記第１および第２の信号線のうち当該トランジスタが挿入されていない方の信号線との間に接続された容量素子とを有する後段回路とを備えている。
　これら構成によると、参照電圧を供給する信号線に挿入された抵抗回路またはトランジスタによって当該信号線がＩ／Ｏ側と内部回路側とに分離されることにより、前段回路と後段回路とが互いに干渉することなく、前段回路は外乱ノイズを抑制し、後段回路は内部回路の自己ノイズを抑制して参照電圧を安定化することができる。
　本発明によると、外乱ノイズの抑制と自己ノイズの抑制との間のトレードオフ問題を解消し、外乱ノイズおよび自己ノイズの双方を同時に抑制して、参照電圧を安定的に保つことができる。
図１は、本発明の一実施形態に係る参照電圧安定化回路を備えた集積回路の構成図である。 図２は、後段回路における抵抗回路の構成例を示す図である。 図３は、１個の前段回路に複数の後段回路を接続した参照電圧安定化回路を示す図である。 図４は、前段回路の変形例を示す図である。 図５は、後段回路の変形例を示す図である。 図６は、後段回路の別の変形例を示す図である。 図７は、後段回路のさらに別の変形例を示す図である。 図８は、参照電圧を生成するレギュレータを追加した集積回路の構成図である。 図９は、ＡＤ変換器の出力を補正する補正部を追加した集積回路の構成図である。 図１０は、典型的な逐次比較型ＡＤ変換器の構成図である。 図１１は、バイパスコンデンサによる参照電圧安定化の構成例を示す図である。 図１２は、アクティブバイパス回路による参照電圧安定化の構成例を示す図である。 図１３は、典型的なインターリーブ構成のＡＤ変換器の構成図である。
　以下、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
　図１は、本発明の一実施形態に係る参照電圧安定化回路を備えた集積回路の構成を示す。参照電圧安定化回路１０は、例えば、外部電源２００からＩ／ＯピンＰ１，Ｐ２に入力され、信号線Ｌ１，Ｌ２を通じてＡＤ変換器１００に供給される参照電圧ＶＲＥＦＨ，ＶＲＥＦＬ（ただし、ＶＲＥＦＨ＞ＶＲＥＦＬである。）を安定化する。ＡＤ変換器１００は、例えば、図１０に示した逐次比較型ＡＤ変換器である。参照電圧安定化回路１０およびＡＤ変換器１００は、いずれも集積回路３００に実装されている。ただし、参照電圧安定化回路１０は、集積回路３００において最もＩ／Ｏ寄り、すなわち、Ｉ／ＯピンＰ１，Ｐ２のすぐ近くに配置して、ＡＤ変換器１００その他の図示しない内部回路に安定なＶＲＥＦＨ，ＶＲＥＦＬを供給することが望ましい。
　参照電圧安定化回路１０は、前段回路１および後段回路２を備えている。前段回路１は、信号線Ｌ１，Ｌ２の間に接続され、容量素子１１１で構成された容量性パス１１を備えている。
　後段回路２は、信号線Ｌ１，Ｌ２の間に接続され、ゲートにバイアス電圧が印加されたトランジスタ２１１で構成された抵抗性パス２１、容量性パス１１と抵抗性パス２１との間において信号線Ｌ１に挿入された抵抗回路２２Ｈ、および容量性パス１１と抵抗性パス２１との間において信号線Ｌ２に挿入された抵抗回路２２Ｌを備えている。後段回路２は、さらに、バイアス電圧を生成するバイアス生成回路２３、およびトランジスタ２１１のドレインとゲートとの間に接続された容量素子２４を備えている。バイアス生成回路２３は、抵抗素子２３１およびダイオード接続されたトランジスタ２３２を直列接続して構成することができ、抵抗性パス２１の両端電圧に応じてバイアス電圧を生成する。
　抵抗回路２２Ｈ，２２Ｌは、図２（ａ）に示したように、いずれも抵抗素子２２１で構成することができる。抵抗素子２２１は、信号線Ｌ１，Ｌ２を十分に長くして配線抵抗として実現してもよい。あるいは、図２（ｂ）に示したように、抵抗回路２２Ｈ，２２Ｌは、ゲートにバイアス電圧が印加されたトランジスタ２２２，２２３で構成することもできる。すなわち、抵抗回路２２Ｈ，２２ＬをＭＯＳ抵抗で構成してもよい。
　なお、抵抗回路２２Ｈ，２２Ｌの抵抗値が大きすぎるとＩＲドロップが大きくなり、ＶＲＥＦＨ－ＶＲＥＦＬが小さくなる。逆に、抵抗回路２２Ｈ，２２Ｌの抵抗値が小さすぎると後述する前段回路１と後段回路２との分離効果が得にくくなる。したがって、抵抗回路２２Ｈ，２２Ｌは、いずれの構成であっても、抵抗値が１０Ωから１００Ωの範囲内、好ましくは数十Ω程度になるようにするとよい。
　次に、参照電圧安定化回路１０の動作・作用について説明する。抵抗回路２２Ｈ，２２Ｌは信号線Ｌ１，Ｌ２に挿入されたインピーダンスであり、当該インピーダンスによって信号線Ｌ１，Ｌ２はＩ／Ｏ側と内部回路側とに分離される。Ｉ／Ｏ側には前段回路１が、内部回路側には後段回路２が配置されている。前段回路１における容量性パス１１は、信号線Ｌ１，Ｌ２を低インピーダンス化する内蔵パスコンとして機能する。一方、後段回路２の動作は次のようである。一定のバイアス電圧が高インピーダンスでトランジスタ２１１のゲートに供給されており、トランジスタ２１１のドレイン－ソース間に一定の電流が流れている。例えば、ＶＲＥＦＨがノイズで瞬間的に高くなると、容量素子２４を介してノイズが瞬時にトランジスタ２１１のゲートに伝播され、トランジスタ２１１のドレイン－ソース間電流が増えることで、内部回路側の信号線Ｌ１，Ｌ２間の電圧差であるＶＲＥＦＨ－ＶＲＥＦＬを小さくしようと働く。逆に、ＶＲＥＦＨが瞬間的に下がると、トランジスタ２１１のドレイン－ソース間電流が瞬間的に減ることで、ＶＲＥＦＨ－ＶＲＥＦＬを大きくしようと働く。また、ＶＲＥＦＬが降下する場合は、容量素子２４の働きでトランジスタ２１１のゲート電圧がほぼ動かないため、直接、トランジスタ２１１のゲート－ソース間電圧が増大することになり、ＶＲＥＦＬの変動を元に戻す方向に動作する。このように、後段回路２は、内部回路側の信号線Ｌ１，Ｌ２にノイズが重畳されても短時間でそれら信号線間の電圧差、すなわちＶＲＥＦＨ－ＶＲＥＦＬを元に戻す広帯域な安定化回路として働く。
　Ｉ／ＯピンＰ１，Ｐ２間に外付けパスコン（容量素子２０２）を接続することで、信号線Ｌ１，Ｌ２を低インピーダンス化することができるが、集積回路３００のパッケージの寄生インダクタンス２０４の影響で、外付けパスコンの効果が弱まることは上述したとおりである。しかし、Ｉ／Ｏ側から混入する外乱ノイズは前段回路１における容量性パス１１によって吸収され、内部回路側には伝わらない。また、内部回路側には後段回路２が接続されているため、内部回路側の信号線Ｌ１，Ｌ２の寄生容量は極めて小さく抑えられている。信号線Ｌ１，Ｌ２に抵抗回路２２Ｈ，２２Ｌが挿入されていることにより、内部回路側には外乱ノイズが混入せず、ＡＤ変換器１００の自己ノイズだけが存在する。したがって、あるＡＤ変換時にＡＤ変換器１００の自己ノイズが発生しても、次のＡＤ変換までに、後段回路２がＶＲＥＦＨ，ＶＲＥＦＬを元の値にまでセトリングして戻すことでＡＤ変換精度を高く保つことができる。
　従来は、トレードオフ問題により、内部パスコンまたはバッファ等のいずれか一つの手段で外乱ノイズと自己ノイズの双方を抑制する必要があったが、本実施形態に係る参照電圧安定化回路１０は、外乱ノイズと自己ノイズをそれぞれ個別に適した手段で抑制する。すなわち、瞬時に抑える必要がある外乱ノイズは、Ｉ／Ｏ側に配置された前段回路１で抑制する。一方、レベルが大きく容量素子だけで抑えるのが困難だが、抑制までの時間的な余裕がある自己ノイズは、内部回路側に配置された後段回路２で抑制する。後段回路２にとって、前段回路１における容量性パス１１は、応答速度を遅くする足かせとなるが、抵抗回路２２Ｈ，２２Ｌで信号線Ｌ１，Ｌ２をＩ／Ｏ側と内部回路側とに分離することにより、その影響を十分抑えることができる。
　以上のように、本実施形態によると、集積回路３００のパッケージの寄生インダクタンス２０４が大きくても、ＡＤ変換器１００に供給される参照電圧ＶＲＥＦＨ，ＶＲＥＦＬを安定に保つことができ、ＡＤ変換精度を高く保つことが可能である。本実施形態に係る参照電圧安定化回路１０は、従来構成では実現困難であった高速、高精度のＡＤ変換器の参照電圧の安定化回路として使用することができる。
　また、本実施形態には、抵抗回路２２Ｈ，２２Ｌによって、ＡＤ変換器１００が寄生インダクタンス２０４と分離されているため、寄生インダクタンス２０４が大きくても参照電圧ＶＲＥＦＨ，ＶＲＥＦＬが安定に保たれ、共振の影響を受けにくいという効果がある。このため、寄生インダクタ２０４が大きな安価なパッケージを使用することができるという利点がある。
　参照電圧安定化回路１０は、ＶＲＥＦＨ，ＶＲＥＦＬのいずれか一方のみを安定化するものであってもよい。例えば、信号線Ｌ２をグランド電位を供給するグランド配線として用いる場合には、ＶＲＥＦＨのみを安定化すればよい。この場合、信号線Ｌ２に抵抗回路２２Ｌを挿入する必要はない。また、例えば、信号線Ｌ１を電源電圧を供給する電源配線として用いる場合には、ＶＲＥＦＬのみを安定化すればよい。この場合、信号線Ｌ１に抵抗回路２２Ｈを挿入する必要はない。
　ＡＤ変換器１００によっては電源電圧およびグランド電位を参照電圧として使用するものもあるが、その場合でも、電源配線およびグランド配線とは別に参照電圧を供給する信号線Ｌ１，Ｌ２を設けて、参照電圧安定化回路１０によって安定化した参照電圧をＡＤ変換器１００に供給することが望ましい。この場合、Ｉ／ＯピンＰ１を電源電圧の入力端子にして、集積回路３００の内部において電源配線と信号線Ｌ１とを分離するとともに、Ｉ／ＯピンＰ２をグランド電位の入力端子にして、集積回路３００の内部においてグランド配線と信号線Ｌ２とを分離するようにしてもよい。
　１個の前段回路１に複数の後段回路２が接続されるように参照電圧安定化回路１０を変形してもよい。図３は、変形例に係る参照電圧安定化回路１０の構成を示す。当該変形例では、１個の前段回路１に４個の後段回路２が接続されている。各後段回路２は、各ＡＤ変換器１００に安定なＶＲＥＦＨ，ＶＲＥＦＬを供給する。４個のＡＤ変換器１００は、インターリーブ動作するＡＤ変換器、共通の動作クロックで共通の入力信号をＡＤ変換する並列方式のＡＤ変換器、参照電圧を共有するのみの互いに独立したＡＤ変換器のいずれでもよい。
　上述したように、信号線Ｌ１，Ｌ２を複数のＡＤ変換器１００が共有している場合には、あるＡＤ変換器１００の自己ノイズが、別のＡＤ変換器１００にとっての外乱ノイズになり得る。すなわち、あるＡＤ変換器１００の自己ノイズが、別のＡＤ変換器１００の自己ノイズに匹敵する大きさで、しかも、当該別のＡＤ変換器１００の自己ノイズとは異なるタイミングで発生する。図３の参照電圧安定化回路１０では、あるＡＤ変換器１００の自己ノイズは、まず、それに接続された後段回路２によって減衰される。ただし、ノイズが発生した直後は、後段回路２の応答が間に合わないため、後段回路２によって減衰しきらないノイズがＩ／Ｏ側に漏れ出ようとする。しかし、後段回路２における抵抗回路２２Ｈ，２２Ｌおよび前段回路１における容量性パス１１によって構成されたローパスフィルタによって、Ｉ／Ｏ側に漏れ出ようとするノイズは大きく減衰される。結果として、Ｉ／Ｏ側にはＡＤ変換器１００の自己ノイズはほとんど漏れ出ない。さらに、当該減衰したノイズは、別のＡＤ変換器１００に伝搬する際に、各後段回路２における抵抗回路２２Ｈ，２２Ｌによってさらに減衰される。このため、あるＡＤ変換器１００で自己ノイズが発生しても、それ以外のＡＤ変換器１００に供給される参照電圧ＶＲＥＦＨ，ＶＲＥＦＬを安定に保つことができ、ＡＤ変換精度を高く保つことが可能である。
　以上のように、参照電圧の信号線を複数のＡＤ変換器が共有する構成において、各ＡＤ変換器の自己ノイズによって別のＡＤ変換器に供給される参照電圧に影響が及ばないようにすることができる。これにより、参照電圧入力用のＩ／Ｏピンや外付け素子の数を大きく減らすことが可能になる。逐次比較型ＡＤ変換器のコア面積は、そのＩ／Ｏ領域に比べて小さいため、Ｉ／Ｏ領域の面積削減はコア面積削減以上に効果がある。
　＜前段回路１の変形例＞
　図１の例のように、容量性パス１１が容量素子１１１のみで構成されている場合、容量素子１１１と寄生インダクタンス２０４との間で共振現象が生じるため、図４（ａ）に示したように、容量性パス１１を、直列接続された容量素子１１１および抵抗素子１１２で構成してもよい。あるいは、図４（ｂ）に示したように、容量性パス１１とＩ／ＯピンＰ１，Ｐ２との間において信号線Ｌ１，Ｌ２にそれぞれ抵抗素子１２Ｈ，１２Ｌを挿入してもよい。なお、信号線Ｌ２をグランド配線として用いる場合には抵抗素子１２Ｌは不要であり、信号線Ｌ１を電源配線として用いる場合には抵抗素子１２Ｈは不要である。なお、図４（ｂ）の前段回路１は、図４（ａ）の前段回路１よりも共振現象の抑制効果が大きいが、信号線Ｌ１，Ｌ２に抵抗素子１２Ｈ，１２Ｌを挿入しているため、ＩＲドロップが大きくなる。
　＜後段回路２の変形例＞
　後段回路２からバイアス生成回路２３および容量素子２４を省略して、図５に示したように、抵抗性パス２１を抵抗素子２１２で構成してもよい。抵抗素子２１２にはＶＲＥＦＨ－ＶＲＥＦＬに比例する電流が流れているため、抵抗性パス２１は、ＶＲＥＦＨが高くなればＶＲＥＦＨを下げる働きをし、ＶＲＥＦＨが低くなればＶＲＥＦＨを上げる働きをする。しかし、電流効率を考慮すると、図１に示したように、抵抗性パス２１をトランジスタ２１１で構成することが望ましい。トランジスタ２１１のトランスコンダクタンスをｇｍとすると、図１の抵抗性パス２１は、抵抗素子２１２の抵抗値を１／ｇｍにしたときの図５の抵抗性パス２１と等価であるが、抵抗性パス２１をトランジスタ２１１で構成した方が必要な電流が１／１０から１／２０で済み、電流効率が非常に高い。
　また、ソースフォロワ回路を用いると、信号線Ｌ１，Ｌ２をＩ／Ｏ側と内部回路側とに分離する機能とＡＤ変換器１００の自己ノイズを広帯域で抑制する機能とを一つの回路で実現することができる。例えば、図６（ａ）に示した後段回路２では、抵抗回路２２Ｈに代えてソースフォロワ回路として信号線Ｌ１にトランジスタ２５Ｈが挿入されている。すなわち、信号線Ｌ１はトランジスタ２５ＨによってＩ／Ｏ側と内部回路側とに分離されている。トランジスタ２５Ｈのゲートには、バイアス生成回路２６Ｈが生成するバイアス電圧が高インピーダンスで印加されており、トランジスタ２５Ｈのゲートと信号線Ｌ２との間に容量素子２７Ｌが接続されている。また、トランジスタ２５Ｈのソースと信号線Ｌ２との間には抵抗素子２８が接続されている。抵抗素子２８に流れる電流はトランジスタ２５Ｈのバイアス電流となる。
　図６（ｂ）に示した後段回路２では、抵抗回路２２Ｌに代えてソースフォロワ回路として信号線Ｌ２にトランジスタ２５Ｌが挿入されている。すなわち、信号線Ｌ２はトランジスタ２５ＬによってＩ／Ｏ側と内部回路側とに分離されている。トランジスタ２５Ｌのゲートには、バイアス生成回路２６Ｌが生成するバイアス電圧が高インピーダンスで印加されており、トランジスタ２５Ｌのゲートと信号線Ｌ１との間に容量素子２７Ｈが接続されている。また、トランジスタ２５Ｌのソースと信号線Ｌ１との間には抵抗素子２８が接続されている。抵抗素子２８に流れる電流はトランジスタ２５Ｌのバイアス電流となる。
　図６（ｃ）に示した後段回路２は、上記の二つのソースフォロワ回路を組み合わせたものであり、抵抗回路２２Ｈ，２２Ｌに代えて信号線Ｌ１，Ｌ２にトランジスタ２５Ｈ，２５Ｌがそれぞれ挿入されている。
　これら変形例に係る後段回路２の動作について、図６（ａ）の構成を例に説明する。ノイズがない状態では、トランジスタ２５Ｈのゲート－ソース間電圧が一定に保たれ、ＶＲＥＦＨは、トランジスタ２５Ｈのゲート電圧から当該ゲート－ソース間電圧だけ下がったところで安定化する。例えば、ＶＲＥＦＨがＡＤ変換器１００の自己ノイズにより下がると、トランジスタ２５Ｈのゲート－ソース間電圧が大きくなり、トランジスタ２５Ｈを介して内部回路側に電流が流れ込み、ＶＲＥＦＨは元の高い値に戻る。逆に、ＶＲＥＦＨが上がると、トランジスタ２５Ｈのゲート－ソース間電圧が小さくなり、ＶＲＥＦＨは元の低い値に戻る。また、ＶＲＥＦＬが上がると、容量素子２７Ｌを介してトランジスタ２５Ｈのゲート電圧が上がってトランジスタ２５Ｈのゲート－ソース間電圧が大きくなり、ＶＲＥＦＨも上がる。これにより、信号線Ｌ１，Ｌ２間の電圧差は元に戻る。逆に、ＶＲＥＦＬが下がる場合には上記と逆の動作により、やはり信号線Ｌ１，Ｌ２間の電圧差は元に戻る。このように、図６（ａ）に示した後段回路２は、信号線Ｌ１，Ｌ２にノイズが重畳されても短時間で信号線Ｌ１，Ｌ２間の電圧差を元に戻す広帯域な安定化回路として働く。図６（ｂ）（ｃ）に示した後段回路２についても同様である。
　なお、トランジスタ２５Ｈ，２５Ｌから内部回路側に十分な大きさの出力電流が得られるようであれば、抵抗素子２８は省略してもよい。
　また、図６の各変形例に係る後段回路２では、トランジスタ２５Ｈ，２５Ｌのドレイン－ソース間電圧の分だけＶＲＥＦＨとＶＲＥＦＬとの電圧差が小さくなるという問題があるが、Ｉ／ＯピンＰ１に入力する電圧をあらかじめ高くしておくことで当該問題は解消することができる。このため、図１または図５の後段回路２の方がＡＤ変換器１００に大振幅の参照電圧を供給することができ、Ｓ／Ｎ特性にも有利である。逆に、図６の各変形例に係る後段回路２は、Ｉ／ＯピンＰ１，Ｐ２に入力される外部電圧を変更せずとも、トランジスタ２５Ｈ，２５Ｌのゲート電圧を適宜変更することで、ＶＲＥＦＨ，ＶＲＥＦＬを変更することができるというメリットがある。
　図６の各変形例に係る後段回路２に、図１に示した後段回路２における抵抗性パス２１、バイアス生成回路２３、および容量素子２４からなる回路部分を追加してもよい。図７は、図６（ａ）の後段回路２に当該回路部分を追加した例を示す。当該回路部分を追加することにより、図６の各変形例に係る後段回路２の広帯域化特性をより強力にすることができる。
　＜ＰＶＴばらつき対策＞
　信号線Ｌ１，Ｌ２に抵抗回路２２Ｈ，２２Ｌを挿入したことによりＩＲドロップが発生する。ＩＲドロップは、温度、電圧、集積回路のプロセス変動といったＰＶＴばらつきで変動し、それがＡＤ変換精度を劣化させてしまう。そこで、ＰＶＴばらつきを吸収するために次のような手段を講じるとよい。
　例えば、図８に示したように、集積回路３００に、ＶＲＥＦＨを生成するレギュレータ３０を設ける。すなわち、Ｉ／ＯピンＰ１に外部電圧を接続せずに、レギュレータ３０の出力電圧を接続する。レギュレータ３０は、例えば、ソースがＩ／ＯピンＰ３に接続され、ドレインがＩ／ＯピンＰ１に接続されたトランジスタ３１と、信号線Ｌ１，Ｌ２間の電圧差と所定電圧ＶＲＥＦとの誤差をトランジスタ３１のゲートに出力する誤差増幅器３２とで構成することができる。Ｉ／ＯピンＰ３には、例えば、集積回路３００の電源電圧が入力される。ＶＲＥＦは、集積回路３００における図示しない参照電圧源から供給される。
　当該構成よると、レギュレータ３０によってＶＲＥＦＨ－ＶＲＥＦＬが所定電圧ＶＲＥＦとなるようにフィードバック制御がかかる。外付けパスコン（容量素子２０２）は、レギュレータ３０の位相補償を兼ねている。図８の構成によると、ＩＲドロップのＰＶＴばらつきが吸収され、ＡＤ変換器１００に常に安定したＶＲＥＦＨ，ＶＲＥＦＬを供給することができる。
　なお、ＶＲＥＦＬがグランド電位であれば、レギュレータ３０はＶＲＥＦＨをフィードバックするだけでよくなる。さらに、ＰＶＴばらつきが小さい場合には、レギュレータ３０は、ＶＲＥＦＨに代えてＩ／ＯピンＰ１の電圧をフィードバックするようにしてもよい。この場合、レギュレータ３０の出力を直接フィードバックするため、レギュレータ３０の制御ループが単純化し、より安定な回路となる。
　また、複数の動作モードを用意して、各動作モードに応じてＶＲＥＦの大きさを切り替えることで、ＡＤ変換器１００のレンジ調整を行うことができる。
　一方、ＰＶＴばらつきによってＶＲＥＦＨ，ＶＲＥＦＬが変動すれば、ＡＤ変換器１００のＡＤ変換ゲインも変動する。そこで、例えば、図９に示したように、集積回路３００に、ＡＤ変換器１００の入力を切り替える入力切替部１０１と、ＡＤ変換器１００のデジタル出力についてＡＤ変換ゲイン誤差を補正するゲイン誤差補正部１０９を設けて、ＡＤ変換後のデジタル領域でＰＶＴばらつきを吸収する。具体的には、入力切替部１０１は、通常動作時にはアナログ入力電圧ＩＮを、キャリブレーション時には２種類のＶＣＡＬ参照電圧（Ｖｃａｌ１およびＶｃａｌ２）を、ＡＤ変換器１００に入力する。ゲイン誤差補正部１０９は、Ｖｃａｌ１，Ｖｃａｌ２に対するＡＤ変換コードをＤｏｕｔ１，Ｄｏｕｔ２から、次式に従ってＡＤ変換ゲインＡＤＧを算出する。
ＡＤＧ＝（Ｄｏｕｔ２－Ｄｏｕｔ１）／（Ｖｃａｌ２－Ｖｃａｌ１）
そして、ゲイン誤差補正部１０９は、ＡＤ変換器１００にＩＮが入力される通常動作時には、ＡＤ変換ゲインが目的の値になるように、ＡＤ変換器１００から出力されるデジタル信号ＯＵＴに対してデジタル領域において、ＡＤＧに基づいた補正ゲイン係数を掛ける。これにより、ＩＲドロップのＰＶＴばらつきが吸収され、ＡＤ変換器１００に常に安定したＶＲＥＦＨ，ＶＲＥＦＬを供給することができる。
　なお、図９の構成に図８のレギュレータ３０を追加することで、より安定的なＶＲＥＦＨ，ＶＲＥＦＬを供給することができる。
　上記説明では、便宜上、ＡＤ変換器１００は逐次比較型ＡＤ変換器であるとしたが、これに限定されない。ＡＤ変換器１００は、パイプライン型ＡＤ変換器、フラッシュ型ＡＤ変換器、デルタシグマＡＤ変換器など、クロック信号で離散的に動作する別タイプのＡＤ変換であってもよい。また、ＶＲＥＦＨ，ＶＲＥＦＬを受ける内部回路はＡＤ変換器１００に限られず、参照電圧を参照して動作する回路であればどのようなものであってもよい。
　本発明に係る参照電圧安定化回路は、外乱ノイズおよび内部回路の自己ノイズの双方を同時に抑制して参照電圧を安定化することができるため、内部回路が多数集積されたＳｏＣに適用することができ、ＡＤ変換器、特に、高精度な参照電圧が要求される逐次比較型ＡＤ変換器およびそれをインターリーブ化、並列化したＡＤ変換器に有用である。また、集積回路のパッケージの寄生インダクタンスの影響を受けにくいため、安価なパッケージの製品に利用することができる。また、複数のＡＤ変換器で参照電圧のＩ／Ｏを共有することができるから、多数のＡＤ変換器を搭載する製品に利用することができる。
　１０　　参照電圧安定化回路
　１　　　前段回路
　１１　　容量性パス
　１１１　容量素子
　１１２　抵抗素子
　１２Ｈ　抵抗素子
　１２Ｌ　抵抗素子
　２　　　後段回路
　２１　　抵抗性パス
　２１１　トランジスタ
　２１２　抵抗素子
　２２Ｈ　抵抗回路
　２２Ｌ　抵抗回路
　２２１　抵抗素子
　２２２　トランジスタ
　２２３　トランジスタ
　２３　　バイアス生成回路
　２４　　容量素子
　２５Ｈ　トランジスタ
　２５Ｌ　トランジスタ
　２６Ｈ　バイアス生成回路
　２６Ｌ　バイアス生成回路
　２７Ｈ　容量素子
　２７Ｌ　容量素子
　３０　　レギュレータ
　１０１　入力切替部
　１０９　ゲイン誤差補正部
　１００　ＡＤ変換器
　３００　集積回路
　Ｌ１　　信号線（第１の信号線）
　Ｌ２　　信号線（第２の信号線）
　Ｐ１　　Ｉ／Ｏピン
　Ｐ２　　Ｉ／Ｏピン

Claims (15)

  1. 第１および第２の信号線の少なくとも一方を通じて供給される参照電圧を安定化する参照電圧安定化回路であって、
    　前記第１の信号線と前記第２の信号線との間に接続された容量性パスを有する前段回路と、
    　前記第１の信号線と前記第２の信号線との間に接続された抵抗性パスと、前記容量性パスと前記抵抗性パスとの間において前記第１および第２の信号線のうち前記参照電圧を供給する信号線に挿入された抵抗回路とを有する後段回路とを備えている
    ことを特徴とする参照電圧安定化回路。
  2. 第１および第２の信号線の少なくとも一方を通じて供給される参照電圧を安定化する参照電圧安定化回路であって、
    　前記第１の信号線と前記第２の信号線との間に接続された容量性パスを有する前段回路と、
    　前記第１および第２の信号線のうち前記参照電圧を供給する信号線に挿入され、ゲートにバイアス電圧が印加されたトランジスタと、前記バイアス電圧を生成するバイアス生成回路と、前記トランジスタのゲートと前記第１および第２の信号線のうち当該トランジスタが挿入されていない方の信号線との間に接続された容量素子とを有する後段回路とを備えている
    ことを特徴とする参照電圧安定化回路。
  3. 請求項２に記載の参照電圧安定化回路において、
    　前記後段回路は、前記トランジスタのソースと前記第１および第２の信号線のうち当該トランジスタが挿入されていない方の信号線との間に接続された抵抗性パスを有する
    ことを特徴とする参照電圧安定化回路。
  4. 請求項２に記載の参照電圧安定化回路において、
    　前記後段回路は、前記容量性パスと前記容量素子との間において前記第１および第２の信号線のうち前記トランジスタが挿入されていない方の信号線に挿入された抵抗回路を有する
    ことを特徴とする参照電圧安定化回路。
  5. 請求項１および２のいずれか一つに記載の参照電圧安定化回路において、
    　前記容量性パスは、容量素子で構成されている
    ことを特徴とする参照電圧安定化回路。
  6. 請求項５に記載の参照電圧安定化回路において、
    　前記前段回路は、前記容量性パスと前記第１および第２の信号線のうち前記参照電圧を供給する信号線のＩ／Ｏピンとの間において当該信号線に挿入された抵抗素子を有する
    ことを特徴とする参照電圧安定化回路。
  7. 請求項１および２のいずれか一つに記載の参照電圧安定化回路において、
    　前記容量性パスは、直列接続された容量素子および抵抗素子で構成されている
    ことを特徴とする参照電圧安定化回路。
  8. 請求項１および３のいずれか一つに記載の参照電圧安定化回路において、
    　前記抵抗性パスは、ゲートにバイアス電圧が印加されたトランジスタで構成されており、
    　前記後段回路は、前記抵抗性パスの両端電圧に応じて前記バイアス電圧を生成するバイアス生成回路と、前記抵抗性パスを構成する前記トランジスタのドレインとゲートとの間に接続された容量素子とを有する
    ことを特徴とする参照電圧安定化回路。
  9. 請求項１および３のいずれか一つに記載の参照電圧安定化回路において、
    　前記抵抗性パスは、抵抗素子で構成されている
    ことを特徴とする参照電圧安定化回路。
  10. 請求項１および４のいずれか一つに記載の参照電圧安定化回路において、
    　前記抵抗回路は、抵抗素子で構成されている
    ことを特徴とする参照電圧安定化回路。
  11. 請求項１および４のいずれか一つに記載の参照電圧安定化回路において、
    　前記抵抗回路は、ゲートにバイアス電圧が印加されたトランジスタで構成されている
    ことを特徴とする参照電圧安定化回路。
  12. 請求項１から１１のいずれか一つに記載の参照電圧安定化回路において、
    　複数の前記後段回路が、１個の前記前段回路に接続されている
    ことを特徴とする参照電圧安定化回路。
  13. 　請求項１から１２のいずれか一つに記載の参照電圧安定化回路と、
    　前記参照電圧安定化回路によって安定化された参照電圧を参照して、入力されたアナログ信号をデジタル信号に変換するＡＤ変換器とを備えている
    ことを特徴とする集積回路。
  14. 請求項１３に記載の集積回路において、
    　前記参照電圧を生成するレギュレータを備え、
    　前記レギュレータは、前記第１および第２の信号線の電圧差と所定電圧との誤差に応じて前記参照電圧をフィードバック制御する
    ことを特徴とする集積回路。
  15. 請求項１３および１４のいずれか一つに記載の集積回路において、
    　前記ＡＤ変換器の入力を切り替える入力切替部と、
    　前記ＡＤ変換器から出力されるデジタル信号について、前記ＡＤ変換器のＡＤ変換ゲイン誤差を補正するゲイン誤差補正部とを備えている
    ことを特徴とする集積回路。
PCT/JP2012/001385 2011-05-16 2012-02-29 参照電圧安定化回路およびそれを備えた集積回路 WO2012157155A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013514959A JPWO2012157155A1 (ja) 2011-05-16 2012-02-29 参照電圧安定化回路およびそれを備えた集積回路
CN201280023242.1A CN103548262A (zh) 2011-05-16 2012-02-29 参考电压稳定化电路及具备该电路的集成电路
US14/073,834 US9019006B2 (en) 2011-05-16 2013-11-06 Reference voltage stabilizer circuit and integrated circuit including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011109221 2011-05-16
JP2011-109221 2011-05-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/073,834 Continuation US9019006B2 (en) 2011-05-16 2013-11-06 Reference voltage stabilizer circuit and integrated circuit including the same

Publications (1)

Publication Number Publication Date
WO2012157155A1 true WO2012157155A1 (ja) 2012-11-22

Family

ID=47176511

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001385 WO2012157155A1 (ja) 2011-05-16 2012-02-29 参照電圧安定化回路およびそれを備えた集積回路

Country Status (4)

Country Link
US (1) US9019006B2 (ja)
JP (1) JPWO2012157155A1 (ja)
CN (1) CN103548262A (ja)
WO (1) WO2012157155A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097052A (ja) * 1983-09-26 1985-05-30 イー・アイ・デュ・ポン・ドゥ・ヌムール・アンド・カンパニー シアノヒドリン化触媒
JP2015186111A (ja) * 2014-03-25 2015-10-22 株式会社東海理化電機製作所 アナログ‐デジタル変換装置
WO2017018140A1 (ja) * 2015-07-29 2017-02-02 日立オートモティブシステムズ株式会社 車載制御装置、車載集積回路
WO2017179301A1 (ja) * 2016-04-13 2017-10-19 株式会社ソシオネクスト 参照電圧安定化回路およびこれを備えた集積回路
US10164651B2 (en) 2015-10-22 2018-12-25 Socionext Inc. A/D converter, A/D conversion method, and semiconductor integrated circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104506193B (zh) * 2014-12-31 2017-11-03 格科微电子（上海）有限公司 模数转换电路、流水线模数转换电路及控制方法
TWI727204B (zh) * 2018-09-13 2021-05-11 瑞昱半導體股份有限公司 管線化類比數位轉換器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142525U (ja) * 1984-02-29 1985-09-20 ティーディーケイ株式会社 電源フイルタ
JP2001142548A (ja) * 1999-11-17 2001-05-25 Fujitsu Ten Ltd 電源回路
JP2005244771A (ja) * 2004-02-27 2005-09-08 Fuji Electric Holdings Co Ltd Ａ／ｄ変換回路、電流計測回路、充放電量計測回路および誤差補正方法
JP2009089360A (ja) * 2007-09-13 2009-04-23 Ricoh Co Ltd Ａ／ｄ変換制御装置及びこれを備えた画像形成装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049764A (en) 1990-01-25 1991-09-17 North American Philips Corporation, Signetics Div. Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits
US5760571A (en) 1995-08-16 1998-06-02 Signal Restoration Technologies I Limited Partnership Power supply damping circuit and method
JP2001339288A (ja) * 2000-05-29 2001-12-07 Fujitsu Ltd ノイズ低減回路及びそれを備えた半導体装置
US6473021B1 (en) 2001-07-30 2002-10-29 Cirrlus Logic, Inc. Analog to digital conversion circuits, systems and methods with gain scaling switched-capacitor array
US6949967B2 (en) * 2003-09-24 2005-09-27 Taiwan Semiconductor Manufacturing Company Dynamically adjustable decoupling capacitance to reduce gate leakage current
US7733251B2 (en) 2007-09-13 2010-06-08 Ricoh Company, Limited A/D convertion controlling device and image forming apparatus
US8629733B2 (en) * 2010-08-20 2014-01-14 Micron Technology, Inc. Adaptive on die decoupling devices and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142525U (ja) * 1984-02-29 1985-09-20 ティーディーケイ株式会社 電源フイルタ
JP2001142548A (ja) * 1999-11-17 2001-05-25 Fujitsu Ten Ltd 電源回路
JP2005244771A (ja) * 2004-02-27 2005-09-08 Fuji Electric Holdings Co Ltd Ａ／ｄ変換回路、電流計測回路、充放電量計測回路および誤差補正方法
JP2009089360A (ja) * 2007-09-13 2009-04-23 Ricoh Co Ltd Ａ／ｄ変換制御装置及びこれを備えた画像形成装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6097052A (ja) * 1983-09-26 1985-05-30 イー・アイ・デュ・ポン・ドゥ・ヌムール・アンド・カンパニー シアノヒドリン化触媒
JP2015186111A (ja) * 2014-03-25 2015-10-22 株式会社東海理化電機製作所 アナログ‐デジタル変換装置
WO2017018140A1 (ja) * 2015-07-29 2017-02-02 日立オートモティブシステムズ株式会社 車載制御装置、車載集積回路
JPWO2017018140A1 (ja) * 2015-07-29 2017-11-16 日立オートモティブシステムズ株式会社 車載制御装置、車載集積回路
US10821994B2 (en) 2015-07-29 2020-11-03 Hitachi Automotive Systems, Ltd. On-board control device, on-board integrated circuit
US10164651B2 (en) 2015-10-22 2018-12-25 Socionext Inc. A/D converter, A/D conversion method, and semiconductor integrated circuit
WO2017179301A1 (ja) * 2016-04-13 2017-10-19 株式会社ソシオネクスト 参照電圧安定化回路およびこれを備えた集積回路

Also Published As

Publication number Publication date
US9019006B2 (en) 2015-04-28
JPWO2012157155A1 (ja) 2014-07-31
CN103548262A (zh) 2014-01-29
US20140062750A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
WO2012157155A1 (ja) 参照電圧安定化回路およびそれを備えた集積回路
US7342465B2 (en) Voltage-controlled oscillator with stable gain over a wide frequency range
US10090815B2 (en) Common-mode feedback for differential amplifier
US7944287B2 (en) Low-noise, wide offset range, programmable input offset amplifier front end and method
US20120049960A1 (en) Pre-driver and digital transmitter using the same
US11009563B2 (en) Signal processing arrangement for a hall sensor and signal processing method for a hall sensor
KR100825769B1 (ko) 온-칩 기준전류 발생회로 및 기준전압 발생회로
TWI448868B (zh) Voltage regulator
US20120049951A1 (en) High speed switched capacitor reference buffer
US7956588B2 (en) Voltage regulator
US20100164765A1 (en) DAC calibration circuits and methods
US11476859B1 (en) Compensated digital-to-analog converter (DAC)
US20070171112A1 (en) Robust reference generation circuit for D/A converter
US20130234755A1 (en) Impedance calibration device and method
US7688145B2 (en) Variable gain amplifying device
US20080075473A1 (en) Receiver circuit
CN109782837B (zh) 稳压装置及芯片
JP2009171338A (ja) 減衰補償回路
US11101781B2 (en) Amplifier device and offset cancellation method
US11646662B2 (en) Reference buffer
US11990916B2 (en) Compensated digital-to-analog converter (DAC)
US10498351B1 (en) High-speed DAC
CN112650344B (zh) 可配置终端匹配电阻校准电路
US7893729B2 (en) Voltage/current conversion circuit
Falconi et al. Dual op amp, LDO regulator with power supply gain suppression for CMOS smart sensors and microsystems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12785321

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013514959

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12785321

Country of ref document: EP

Kind code of ref document: A1