WO2012128271A1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
WO2012128271A1
WO2012128271A1 PCT/JP2012/057122 JP2012057122W WO2012128271A1 WO 2012128271 A1 WO2012128271 A1 WO 2012128271A1 JP 2012057122 W JP2012057122 W JP 2012057122W WO 2012128271 A1 WO2012128271 A1 WO 2012128271A1
Authority
WO
WIPO (PCT)
Prior art keywords
control signal
frequency
conductor
multilayer substrate
frequency switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/057122
Other languages
English (en)
French (fr)
Inventor
小野農史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201280013494.6A priority Critical patent/CN103430457B/zh
Priority to JP2013505978A priority patent/JP5655937B2/ja
Priority to DE112012001397.2T priority patent/DE112012001397B4/de
Publication of WO2012128271A1 publication Critical patent/WO2012128271A1/ja
Priority to US14/016,422 priority patent/US9300019B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2135—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using strip line filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/0057—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using diplexing or multiplexing filters for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors

Definitions

  • the present invention relates to a high-frequency module in which a high-frequency switch and a high-frequency filter are mounted on a multilayer substrate, and particularly to a high-frequency module having a control signal input terminal for inputting a control signal to the high-frequency switch.
  • a communication device that switches between a plurality of communication frequency bands and communicates generally includes a front-end module between an antenna and a transmission / reception circuit.
  • Patent Document 1 discloses a front end module including a high frequency switch.
  • FIG. 1 is a circuit diagram of a front-end module disclosed in Patent Document 1.
  • the transmission signal input unit 2 of the high-frequency switch 1 is connected to the power amplifier 13 via low-pass filters 5 and 6.
  • the reception signal output unit 3 is connected to a low noise amplifier 14 via bandpass filters 10, 11, and 12.
  • the output unit 4 of the high frequency switch 1 is connected to the antenna 15.
  • a small high-frequency module can be configured by mounting a high-frequency switch as disclosed in Patent Document 1 on a multilayer ceramic substrate together with a diplexer and a filter.
  • a high-frequency switch that inputs control data using a serial data signal and a clock signal
  • the serial data signal and clock signal have many harmonic noise components. Is an issue.
  • the above-mentioned problem is not limited to interference generated between the filter and the high frequency switch, but also applies to interference generated between the antenna and the high frequency switch.
  • an object of the present invention is to provide a high-frequency module that is less affected by harmonic noise due to a high-frequency switch control signal and has improved deterioration of communication characteristics.
  • harmonic noise due to the high-frequency switch control signal is superimposed on the high-frequency signal line of the high-frequency switch via the ground conductor layer inside the multilayer substrate, and It has been found that the cause is that the control signal wiring conductor and the wiring conductor through which the high-frequency signal of the high-frequency switch flows are close to the same ground conductor.
  • harmonic noise due to the high frequency switch control signal is superimposed on a ground conductor through which the electronic component is conducted via a ground conductor layer inside the multilayer substrate. It has been found that the cause of the superposition is that a ground conductor (matching element conduction ground conductor) through which the electronic component is conducted is close to a control signal wiring conductor.
  • the high-frequency module of the present invention is configured as follows. (1) A multilayer board comprising a plurality of dielectric layers, wiring conductors formed on the dielectric layers, and interlayer connection conductors penetrating the dielectric layers in the thickness direction; A high frequency switch and an electronic component respectively mounted on the first main surface of the multilayer substrate; And a control signal input terminal for inputting a control signal of the high-frequency switch, formed on the second main surface of the multilayer substrate.
  • the control signal wiring conductor connected to the control signal input terminal is formed on a dielectric layer near the second main surface of the multilayer substrate,
  • the high-frequency signal wiring conductor through which the high-frequency signal of the high-frequency switch flows is formed on a dielectric layer close to the first main surface of the multilayer substrate.
  • the electronic component conductive ground conductor to which the ground terminal of the electronic component is connected is formed on a dielectric layer close to the first main surface of the multilayer substrate.
  • ground conductor adjacent to the control signal wiring conductor and the electronic component conductive ground conductor are electrically separated in the multilayer substrate.
  • a ground conductor different from the electronic component conductive ground conductor is provided between the control signal wiring conductor and the electronic component conductive ground conductor.
  • an interlayer connection conductor for conducting the high-frequency switch and the control signal wiring conductor is formed in a region of the high-frequency switch in a plan view of the multilayer substrate. Is preferred.
  • the high-frequency switch control signal input from the control signal input terminal to the high-frequency switch is particularly effective when it is a serial data signal and a clock signal.
  • the electronic component is, for example, a matching element connected between the high-frequency signal wiring conductor and a ground.
  • the matching element is, for example, an inductor element constituted by an interlayer connection conductor and a wiring conductor in the multilayer substrate.
  • the matching element is, for example, an inductor element mounted on the first main surface of the multilayer substrate.
  • the coupling through the electromagnetic field between the control signal wiring conductor and the high-frequency signal wiring conductor and the coupling through the electromagnetic field between the control signal wiring conductor and the matching element conductive ground conductor are suppressed, and the It becomes difficult to be affected by harmonic noise caused by the input of the switch control signal. Therefore, deterioration of communication characteristics such as a decrease in reception sensitivity and transmission signal distortion is improved.
  • FIG. 1 is a circuit diagram of a front end module disclosed in Patent Document 1.
  • FIG. 2A and 2B are cross-sectional views of main parts of high-frequency modules 100A and 100B of comparative examples with respect to the high-frequency module of the first embodiment.
  • FIG. 3 is a cross-sectional view of the main part of the high-frequency module 101 of the first embodiment.
  • FIG. 4 is a block diagram of the high-frequency module 102 according to the second embodiment.
  • FIG. 5 is a waveform diagram of the serial data signal S (SDATA) input to the serial data input terminal SDATA and the clock signal S (SCLK) input to the clock signal input terminal SCLK.
  • FIG. 6A is a cross-sectional view of the main part of the high-frequency module 102 of the second embodiment, and FIG.
  • FIG. 6B is a cross-sectional view of the main part of a conventional high-frequency module 100C as a comparison.
  • FIG. 7A is a cross-sectional view of the main part of the high-frequency module 103 of the third embodiment, and FIG. 7B is a cross-sectional view of the main part of a high-frequency module 100D having a conventional structure as a comparison.
  • 8A is a cross-sectional view of the main part of the high-frequency module 104 of the fourth embodiment, and FIG. 8B is a cross-sectional view of the main part of a high-frequency module 100E having a conventional structure as a comparison.
  • FIG. 9 is a cross-sectional view of the high-frequency module 105 of the fifth embodiment.
  • FIG. 10 is an exploded plan view of the high-frequency module 105.
  • FIG. 11 is an exploded plan view of the high-frequency module according to the sixth embodiment.
  • FIG. 3 is a cross-sectional view of the main part of the high-frequency module 101 of the first embodiment.
  • the high-frequency module (100A, 100B, 101) includes a multilayer ceramic substrate (hereinafter simply referred to as “multilayer substrate”) 20 and a first main surface of the multilayer substrate 20.
  • a high-frequency switch 31 mounted on the (upper surface) is provided.
  • the multilayer substrate 20 includes wiring conductors W1, W2, ground conductors G1, G2, G3, and interlayer connection conductors V1, V2, V3 therein.
  • a control signal input terminal 21 is formed on the second main surface (lower surface) of the multilayer substrate 20.
  • the electrode on which the high frequency switch 31 is mounted and the wiring conductors W1 and W2 are electrically connected via the interlayer connection conductors V2 and V3.
  • a control signal for the high frequency switch 31 is input to the control signal input terminal 21.
  • This control signal is input to the control signal input terminal of the high-frequency switch 31 via the interlayer connection conductor V1, the wiring conductor W1, and the interlayer connection conductor V2.
  • the control signal wiring conductor W1 and the wiring conductor W2 through which the high-frequency signal of the high-frequency switch flows are close to the layer of the ground conductor G1.
  • the control signal wiring conductor W1 and the wiring conductor W2 are coupled via the ground conductor G1 layer. That is, as indicated by arrows in FIGS. 2A and 2B, the control signal wraps around the wiring conductor W2 through which the high-frequency signal of the high-frequency switch 31 flows. As a result, the harmonic noise of the control signal is superimposed on the high frequency signal. If the high-frequency signal is a reception signal, it may cause a decrease in reception sensitivity. If it is a transmission signal, it will cause transmission signal distortion.
  • the control signal wiring conductor W1 is formed on a dielectric layer close to the second main surface (lower surface) of the multilayer substrate 20, and the high-frequency switch 31
  • the high-frequency signal wiring conductor W ⁇ b> 2 through which the high-frequency signal flows is formed on a dielectric layer close to the first main surface (upper surface) of the multilayer substrate 20. Therefore, the control signal wiring conductor W1 and the high-frequency signal wiring conductor W2 are separated from each other.
  • another ground conductor layer such as the ground conductor G4 is formed between the control signal wiring conductor W1 and the wiring conductor W2. Therefore, the coupling between the control signal wiring conductor W1 and the wiring conductor W2 is sufficiently blocked.
  • interlayer connection conductor V2 connected to the control signal input terminal of the high-frequency switch 31 extends linearly immediately below the mounting position of the high-frequency switch 31, and connects the high-frequency switch 31 and the control signal wiring conductor W1.
  • V ⁇ b> 2 is formed in the region of the high-frequency switch 31 in a plan view of the multilayer substrate 20. Therefore, the control signal conductor is less routed in the vicinity of the mounting position of the high frequency switch 31, and the wraparound to the high frequency signal wiring conductor W2 is reduced.
  • FIG. 4 is a block diagram of the high-frequency module 102 according to the second embodiment.
  • the high-frequency module 102 according to the second embodiment includes a multilayer substrate and the high-frequency switch 31 mounted on the multilayer substrate, duplexers 32a to 32d, diplexer 35, filters 34e and 34f, matching inductors La, Lb, Lc, and Ld. I have.
  • the high frequency switch 31 includes an antenna port ANT, input / output ports P1 to P7, a power supply terminal Vdd, a ground terminal GND, a serial data input terminal SDATA, a clock signal input terminal SCLK, and a digital circuit power supply terminal Vio.
  • FIG. 5 is a waveform diagram of the serial data signal S (SDATA) input to the serial data input terminal SDATA and the clock signal S (SCLK) input to the clock signal input terminal SCLK.
  • the high frequency switch 31 reads predetermined bit data from the serial data in synchronization with the clock signal S (SCLK). Based on this data, a high-frequency switch such as an FET is turned on / off.
  • serial data signal S (SDATA) and the clock signal S (SCLK) are rectangular wave signals, the intensity of their harmonic components is high. Moreover, since the clock signal S (SCLK) is a continuous rectangular wave signal of 26 MHz, for example, it tends to cause the above-described superposition of harmonic noise.
  • FIG. 6A is a cross-sectional view of the main part of the high-frequency module 102 of the second embodiment
  • FIG. 6B is a cross-sectional view of the main part of a conventional high-frequency module 100C as a comparative reference.
  • the high-frequency module (102, 100C) includes a multilayer substrate 20, a high-frequency switch 31, a duplexer 32 mounted on the first main surface (upper surface) of the multilayer substrate 20, and matching. Inductor 33 and the like are provided.
  • the multilayer substrate 20 includes wiring conductors W1 to W3, ground conductors G1 to G3, and interlayer connection conductors V1 to V7 therein.
  • a control signal input terminal 21 is formed on the second main surface (lower surface) of the multilayer substrate 20.
  • the electrode on which the high frequency switch 31 is mounted and the wiring conductors W1 and W2 are electrically connected via the interlayer connection conductors V2 and V3.
  • a control signal for the high frequency switch 31 is input to the control signal input terminal 21.
  • This control signal is input to the control signal input terminal of the high-frequency switch 31 via the interlayer connection conductor V1, the wiring conductor W1, and the interlayer connection conductor V2.
  • One terminal of the matching inductor 33 is connected to the ground conductor G1 via the interlayer connection conductor V6, and the other terminal is connected to the wiring conductor W2.
  • One terminal of the duplexer 32 is connected to the wiring conductor W2 via the interlayer connection conductor V4, and the other terminal is connected to the wiring conductor W3.
  • the layer of the wiring conductor (high-frequency signal wiring conductor) W2 through which the high-frequency signal of the high-frequency switch flows is close to the layer of the ground conductor G1 through which the matching inductor 33 is conducted. Therefore, as indicated by an arrow in FIG. 6B, the harmonic noise of the control signal is superimposed on the matching element conduction ground conductor G1 to which the matching inductor 33 is connected. The harmonic noise of this control signal goes around the high-frequency signal wiring conductor W2 via the matching inductor 33. As a result, the harmonic noise of the control signal is superimposed on the high frequency signal. If the high-frequency signal is a reception signal, it may cause a decrease in reception sensitivity. If it is a transmission signal, it will cause transmission signal distortion.
  • the control signal wiring conductor W1 is formed on the dielectric layer close to the second main surface (lower surface) of the multilayer substrate 20, as shown in FIG.
  • the high-frequency signal wiring conductor W ⁇ b> 2 through which the high-frequency signal of the high-frequency switch 31 flows and the matching element conductive ground conductor G ⁇ b> 1 are formed on a dielectric layer close to the first main surface (upper surface) of the multilayer substrate 20. Therefore, the control signal wiring conductor W1 and the high-frequency signal wiring conductor W2 are separated from each other. Further, the control signal wiring conductor W1 and the matching element conduction ground conductor G1 are separated from each other.
  • the interlayer connection conductor V2 connected to the control signal input terminal of the high-frequency switch 31 extends linearly immediately below the mounting position of the high-frequency switch 31, and connects the high-frequency switch 31 and the control signal wiring conductor W1.
  • V ⁇ b> 2 is formed in the region of the high-frequency switch 31 in a plan view of the multilayer substrate 20. Therefore, the control signal conductor is hardly routed in the vicinity of the mounting position of the high frequency switch 31, and the wraparound to the matching element conductive ground conductor G1 and the high frequency signal wiring conductor W2 is small.
  • FIG. 7A is a cross-sectional view of the main part of the high-frequency module 103 of the third embodiment
  • FIG. 7B is a cross-sectional view of the main part of a high-frequency module 100D having a conventional structure as a comparison.
  • the high-frequency module (103, 100D) includes a multilayer substrate 20, a high-frequency switch 31 mounted on the first main surface (upper surface) of the multilayer substrate 20, an electronic component 36, and the like. It has.
  • the multilayer substrate 20 includes wiring conductors W1 to W3, ground conductors G1 to G3, and interlayer connection conductors V1 to V6 therein.
  • a control signal input terminal 21 is formed on the second main surface (lower surface) of the multilayer substrate 20.
  • the electrode on which the high frequency switch 31 is mounted and the wiring conductors W1 and W2 are electrically connected via the interlayer connection conductors V2 and V3.
  • a control signal for the high frequency switch 31 is input to the control signal input terminal 21.
  • This control signal is input to the control signal input terminal of the high-frequency switch 31 via the interlayer connection conductor V1, the wiring conductor W1, and the interlayer connection conductor V2.
  • the ground terminal of the electronic component 36 is connected to the ground conductor (electronic component conducting ground conductor) G1 via the interlayer connection conductor V6, and the other terminals are connected to the wiring conductors W2 and W3.
  • the layer of the wiring conductor (high-frequency signal wiring conductor) W2 through which the high-frequency signal of the high-frequency switch flows is close to the layer of the ground conductor G1 through which the electronic component 36 is conducted. Therefore, as indicated by an arrow in FIG. 7B, the harmonic noise of the control signal is superimposed on the electronic component conductive ground conductor G1 to which the electronic component 36 is connected.
  • the harmonic noise of the control signal goes around the high frequency signal wiring conductors W2 and W3 via the electronic component 36. As a result, the harmonic noise of the control signal is superimposed on the high frequency signal. If the high-frequency signal is a reception signal, it may cause a decrease in reception sensitivity. If it is a transmission signal, it will cause transmission signal distortion.
  • the control signal wiring conductor W1 is formed on the dielectric layer close to the second main surface (lower surface) of the multilayer substrate 20, as shown in FIG.
  • a high-frequency signal wiring conductor W2 through which a high-frequency signal from the high-frequency switch 31 flows and a ground conductor (electronic component conductive ground conductor) G1 through which the electronic component 36 conducts are formed on a dielectric layer close to the first main surface (upper surface) of the multilayer substrate 20.
  • the control signal wiring conductor W1 and the high-frequency signal wiring conductor W2 are separated from each other. Further, the control signal wiring conductor W1 and the electronic component conduction ground conductor G1 are separated from each other.
  • interlayer connection conductor V2 connected to the control signal input terminal of the high-frequency switch 31 extends linearly immediately below the mounting position of the high-frequency switch 31, and connects the high-frequency switch 31 and the control signal wiring conductor W1.
  • V ⁇ b> 2 is formed in the region of the high-frequency switch 31 in a plan view of the multilayer substrate 20. Therefore, the control signal conductor is hardly routed in the vicinity of the mounting position of the high frequency switch 31, and the wraparound to the electronic component conduction ground conductor G1 and the high frequency signal wiring conductor W2 is small.
  • FIG. 8A is a cross-sectional view of the main part of the high-frequency module 104 of the fourth embodiment
  • FIG. 8B is a cross-sectional view of the main part of a high-frequency module 100E having a conventional structure as a comparison.
  • the high-frequency module (104, 100E) includes a multilayer substrate 20, a high-frequency switch 31, a duplexer 32, and the like mounted on the first main surface (upper surface) of the multilayer substrate 20.
  • the multilayer substrate 20 includes wiring conductors W1 to W3, ground conductors G1 to G4, interlayer connection conductors V1 to V5, and a matching inductor L1 therein.
  • a control signal input terminal 21 is formed on the second main surface (lower surface) of the multilayer substrate 20.
  • the electrode on which the high frequency switch 31 is mounted and the wiring conductors W1 and W2 are electrically connected via the interlayer connection conductors V2 and V3.
  • the matching inductor L ⁇ b> 1 is configured in the multilayer substrate 20.
  • the matching inductor L1 includes a plurality of wiring conductors extending in the layer direction and a plurality of interlayer connection conductors extending in the interlayer direction.
  • One end of the matching inductor L1 is connected to the high-frequency signal wiring conductor W2, and the other end is connected to the matching element conduction ground conductor G1.
  • the control signal wiring conductor W1 and the high-frequency signal wiring conductor W2 are close to the layer of the ground conductor G4. Therefore, as indicated by an arrow in FIG. 8B, the harmonic noise of the control signal is superimposed on the high-frequency signal wiring conductor W2 via the ground conductor G4. As a result, the harmonic noise of the control signal is superimposed on the high frequency signal. If the high-frequency signal is a reception signal, it may cause a decrease in reception sensitivity. If it is a transmission signal, it will cause transmission signal distortion.
  • the control signal wiring conductor W1 is formed on the dielectric layer close to the second main surface (lower surface) of the multilayer substrate 20, as shown in FIG.
  • the high-frequency signal wiring conductor W ⁇ b> 2 is formed on a dielectric layer close to the first main surface (upper surface) of the multilayer substrate 20. Therefore, the control signal wiring conductor W1 and the high-frequency signal wiring conductor W2 are separated from each other.
  • the ground conductor G3 that overlaps the control signal wiring conductor W1 in plan view and the matching element conductive ground conductor G1 are separated by the separation portion S. Therefore, the coupling between the control signal wiring conductor W1 and the matching element conduction ground conductor G1 is sufficiently cut off.
  • interlayer connection conductor V2 connected to the control signal input terminal of the high-frequency switch 31 extends linearly immediately below the mounting position of the high-frequency switch 31, and connects the high-frequency switch 31 and the control signal wiring conductor W1.
  • V ⁇ b> 2 is formed in the region of the high-frequency switch 31 in a plan view of the multilayer substrate 20. Therefore, the control signal conductor is hardly routed in the vicinity of the mounting position of the high-frequency switch 31, and the wrap-around to the high-frequency signal wiring conductor W2 is small.
  • FIG. 9 is a cross-sectional view of the high-frequency module 105 of the fifth embodiment.
  • FIG. 10 is an exploded plan view of the high-frequency module 105.
  • This high-frequency module includes a multilayer board, a high-frequency switch mounted on the multilayer board, and a matching inductor.
  • (1) to (20) in FIG. 10 are plan views of each layer of the multilayer substrate. (1) is the top layer and (20) is the bottom layer. In the uppermost layer shown in (1), an electrode on which a high-frequency switch is mounted and an electrode on which a matching inductor chip is mounted are formed.
  • the multilayer substrate 20 includes wiring conductors W1 and W2, ground conductors G1 to G3, and interlayer connection conductors V1, V2, V3, V6, and V7 therein.
  • a control signal input terminal 21 is formed on the second main surface (lower surface) of the multilayer substrate 20.
  • the basic configuration is the same as that shown in FIG. 6A in the second embodiment.
  • the electrode on which the high frequency switch 31 is mounted and the wiring conductors W1 and W2 are electrically connected via the interlayer connection conductors V2 and V3.
  • the control signal wiring conductor W1 is formed on a dielectric layer near the second main surface (lower surface) of the multilayer substrate 20, and the high-frequency signal wiring conductor W2 through which the high-frequency signal of the high-frequency switch 31 flows and the matching element conduction ground conductor.
  • G1 is formed on a dielectric layer close to the first main surface (upper surface) of the multilayer substrate 20. Therefore, the control signal wiring conductor W1 and the high-frequency signal wiring conductor W2 are separated from each other. Further, the control signal wiring conductor W1 and the matching element conduction ground conductor G1 are separated from each other.
  • a plurality of terminals including a control signal input terminal 21 are formed in the layer (20) of FIG.
  • a ground conductor G3 is formed on the layer (19).
  • a control signal wiring conductor W1 connected to the control signal input terminal 21 is formed.
  • a ground conductor G2 is formed on the layer (17).
  • a ground conductor G1 is formed on the layer (5).
  • a high-frequency signal wiring conductor W2 is formed on the layer (2).
  • a plurality of electrodes A31 on which the high frequency switch 31 is mounted and two electrodes A33 on which the matching inductor 33 is mounted are formed.
  • An interlayer connection conductor V2 is formed in the layers (3) to (19).
  • a multilayer structure can be configured as described above.
  • FIG. 11 is an exploded plan view of the high-frequency module according to the sixth embodiment.
  • the fifth embodiment has a structure that prevents the wraparound of harmonic noise from wiring conductors and interlayer connection conductors connected to the serial data input terminal SDATA and the clock signal input terminal SCLK, respectively.
  • the sixth embodiment has a structure that prevents the wraparound of harmonic noise from the wiring conductor and interlayer connection conductor connected to the clock signal input terminal SCLK. Others are the same as in the fifth embodiment.
  • a plurality of terminals including a serial data input terminal SDATA and a clock signal input terminal SCLK (control signal input terminal 21) are formed.
  • a ground conductor G3 is formed on the layer (19).
  • a control signal wiring conductor W1 connected to the clock signal input terminal SCLK (control signal input terminal 21) is formed.
  • a ground conductor G2 is formed on the layer (17).
  • a ground conductor G1 is formed on the layer (5).
  • a high-frequency signal wiring conductor W2 is formed on the layer (2). Further, in the layer (1), a plurality of electrodes A31 on which the high frequency switch 31 is mounted and two electrodes A33 on which the matching inductor 33 is mounted are formed.
  • An interlayer connection conductor V2 is formed in the layers (3) to (19). As described above, only the wiring conductor and the interlayer connection conductor respectively connected to the clock signal input terminal SCLK for synchronous transfer of serial data, even if the structure shown in FIG. 9 is adopted, to the high frequency signal wiring conductor W2 of the harmonic signal of the clock signal. Is sufficiently suppressed. As a result, deterioration in communication characteristics such as a decrease in reception sensitivity and transmission signal distortion is improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Filters And Equalizers (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　多層基板（２０）は、その内部に配線導体（Ｗ１～Ｗ３）、グランド導体（Ｇ１～Ｇ４）、層間接続導体（Ｖ１～Ｖ５）、整合用インダクタ（Ｌ１）を備えている。多層基板（２０）の第２主面（下面）には制御信号入力端子（２１）が形成されている。高周波スイッチ（３１）が搭載される電極と配線導体（Ｗ１，Ｗ２）とは層間接続導体（Ｖ２，Ｖ３）介して導通している。制御信号用配線導体（Ｗ１）は多層基板（２０）の第２主面（下面）に近い誘電体層上に形成されていて、高周波信号配線導体（Ｗ２）は多層基板（２０）の第１主面（上面）に近い誘電体層上に形成されている。制御信号用配線導体（Ｗ１）に平面視で重なるグランド導体（Ｇ３）と整合用素子導通グランド導体（Ｇ１）とは分離部（Ｓ）で分離されている。この構造により、高周波スイッチ制御信号が入力されることによる高調波ノイズの影響を受け難くして通信特性の劣化を改善する。

Description

高周波モジュール
　本発明は、多層基板に高周波スイッチおよび高周波フィルタが搭載された高周波モジュールに関し、特に高周波スイッチに対する制御信号を入力する制御信号入力端子を備えた高周波モジュールに関する。
　複数の通信周波数帯を切り替えて通信する通信機器には、一般にアンテナと送受信回路との間にフロントエンドモジュールが備えられる。たとえば、特許文献１には高周波スイッチを備えたフロントエンドモジュールが開示されている。
　図１は特許文献１に示されているフロントエンドモジュールの回路図である。このフロントエンドモジュールにおいて、高周波スイッチ１の送信信号入力部２は低域フィルタ５，６を介してパワーアンプ１３に接続されている。受信信号出力部３はバンドパスフィルタ１０，１１，１２を介してローノイズアンプ１４に接続されている。高周波スイッチ１の出力部４はアンテナ１５に接続されている。
特表２００４－５１７５８３号公報
　特許文献１に示されるような高周波スイッチをダイプレクサやフィルタとともに多層セラミック基板に搭載することで小型の高周波モジュールが構成できる。しかし、多層セラミック基板の表面電極を含む各配線パターンの配置を工夫しなければ、配線間で干渉し合うという不具合が生じる。特に、シリアルデータ信号およびクロック信号で制御データを入力する高周波スイッチである場合、シリアルデータ信号およびクロック信号（高周波スイッチ制御信号）は高調波ノイズ成分が多いので、この高周波スイッチ制御信号の配線の取り扱いが課題となる。
　上述の問題はフィルタから高周波スイッチまでの間で生じる干渉に限らず、アンテナから高周波スイッチまでの間で生じる干渉についても同様である。
　本発明は上述の事情に鑑み、高周波スイッチ制御信号による高調波ノイズの影響を受け難くして通信特性の劣化を改善した高周波モジュールを提供することを目的としている。
　本発明の発明者等の実験を通しての考察により、高周波スイッチ制御信号による高調波ノイズは、多層基板内部のグランド導体層を介して、高周波スイッチの高周波信号ラインに重畳されることと、その重畳の原因が、制御信号用配線導体と高周波スイッチの高周波信号が流れる配線導体とが同じグランド導体に近接していることであることがわかった。また、高周波スイッチ以外に電子部品を備える場合には、高周波スイッチ制御信号による高調波ノイズは、多層基板内部のグランド導体層を介して、前記電子部品が導通するグランド導体に重畳されることと、その重畳の原因が、前記電子部品の導通するグランド導体（整合用素子導通グランド導体）と制御信号用配線導体とが近接していることであることがわかった。
　そこで、上述の課題を解決するために、本発明の高周波モジュールは次のように構成する。
（１）複数の誘電体層と前記誘電体層上に形成された配線導体と前記誘電体層を厚み方向に貫通する層間接続導体とを備える多層基板、
　前記多層基板の第１主面にそれぞれ搭載された高周波スイッチおよび電子部品、
　ならびに前記多層基板の第２主面に形成され、前記高周波スイッチの制御信号を入力する制御信号入力端子を有し、
　前記制御信号入力端子がつながる制御信号用配線導体は前記多層基板の第２主面に近い誘電体層上に形成され、
　前記高周波スイッチの高周波信号が流れる高周波信号配線導体は前記多層基板の第１主面に近い誘電体層上に形成されていることを特徴とする。
（２）(1)において、前記電子部品のグランド端子がつながる電子部品導通グランド導体は前記多層基板の第１主面に近い誘電体層上に形成されていることが好ましい。
（３）(2)において、前記制御信号用配線導体に近接するグランド導体と前記電子部品導通グランド導体とは、前記多層基板内で電気的に分離されていることが好ましい。
（４）(2)または(3)において、前記制御信号用配線導体と前記電子部品導通グランド導体との間に、前記電子部品導通グランド導体とは別のグランド導体を備えることが好ましい。
（５）(1)～(4)において、前記高周波スイッチと前記制御信号用配線導体とを導通させる層間接続導体は、前記多層基板の平面視で、前記高周波スイッチの領域内に形成されることが好ましい。
（６）(1)～(5)において、前記高周波スイッチが制御信号入力端子から入力する前記高周波スイッチの制御信号はシリアルデータ信号およびクロック信号である場合に、特に効果的である。
（７）(1)～(6)において、前記電子部品は、例えば前記高周波信号配線導体とグランドとの間に接続された整合用素子である。
（８）(7)において、前記整合用素子は、例えば前記多層基板内の層間接続導体および配線導体により構成されたインダクタ素子である。
（９）(7)において、前記整合用素子は、例えば前記多層基板の第１主面に搭載されたインダクタ素子である。
　本発明によれば、制御信号用配線導体と高周波信号配線導体との電磁界を介する結合、および制御信号用配線導体と整合用素子導通グランド導体との電磁界を介する結合が抑制されて、高周波スイッチ制御信号が入力されることによる高調波ノイズの影響を受け難くなる。そのため、受信感度の低下や送信信号歪みなどの通信特性の劣化が改善される。
図１は特許文献１に示されているフロントエンドモジュールの回路図である。 図２（Ａ）、図２（Ｂ）は、第１の実施形態の高周波モジュールに対する比較例の高周波モジュール１００Ａ，１００Ｂの主要部の断面図である。 図３は第１の実施形態の高周波モジュール１０１の主要部の断面図である。 図４は第２の実施形態の高周波モジュール１０２のブロック構成図である。 図５はシリアルデータ入力端子ＳＤＡＴＡに入力されるシリアルデータ信号S(SDATA)とクロック信号入力端子ＳＣＬＫに入力されるクロック信号S(SCLKの波形図である。 図６（Ａ）は第２の実施形態の高周波モジュール１０２の主要部の断面図、図６（Ｂ）はその比較対照としての、従来構造の高周波モジュール１００Ｃの主要部の断面図である。 図７（Ａ）は第３の実施形態の高周波モジュール１０３の主要部の断面図、図７（Ｂ）はその比較対照としての、従来構造の高周波モジュール１００Ｄの主要部の断面図である。 図８（Ａ）は第４の実施形態の高周波モジュール１０４の主要部の断面図、図８（Ｂ）はその比較対照としての、従来構造の高周波モジュール１００Ｅの主要部の断面図である。 図９は第５の実施形態の高周波モジュール１０５の断面図である。 図１０は高周波モジュール１０５の分解平面図である。 図１１は第６の実施形態の高周波モジュールの分解平面図である。
《第１の実施形態》
　図２（Ａ）、図２（Ｂ）は、第１の実施形態の高周波モジュールに対する比較例の（従来の一般的な設計方法での）高周波モジュール１００Ａ，１００Ｂの主要部の断面図である。また、図３は第１の実施形態の高周波モジュール１０１の主要部の断面図である。
　図２（Ａ）、図２（Ｂ）および図３において、高周波モジュール（１００Ａ，１００Ｂ，１０１）は多層セラミック基板（以下、単に「多層基板」）２０と、この多層基板２０の第１主面（上面）に搭載された高周波スイッチ３１を備えている。多層基板２０は、その内部に配線導体Ｗ１，Ｗ２、グランド導体Ｇ１，Ｇ２，Ｇ３、層間接続導体Ｖ１，Ｖ２，Ｖ３を備えている。多層基板２０の第２主面（下面）には制御信号入力端子２１が形成されている。
　高周波スイッチ３１が搭載される電極と配線導体Ｗ１，Ｗ２とは層間接続導体Ｖ２，Ｖ３を介して導通している。
　前記制御信号入力端子２１には高周波スイッチ３１に対する制御信号が入力される。この制御信号は層間接続導体Ｖ１、配線導体Ｗ１、および層間接続導体Ｖ２を経由して高周波スイッチ３１の制御信号入力端子に入力される。
　図２（Ａ）、図２（Ｂ）いずれの例でも、制御信号用配線導体Ｗ１と高周波スイッチの高周波信号が流れる配線導体Ｗ２がグランド導体Ｇ１の層に近接している。グランド導体Ｇ１が完全なグランド電位で且つ極めて低抵抗でない限り、制御信号用配線導体Ｗ１と配線導体Ｗ２はグランド導体Ｇ１の層を介して結合してしまう。すなわち、図２（Ａ）、図２（Ｂ）に矢印で示すように、前記制御信号は高周波スイッチ３１の高周波信号が流れる配線導体Ｗ２へ回り込む。その結果、高周波信号に制御信号の高調波ノイズが重畳されてしまう。その高周波信号が受信信号である場合には、受信感度の低下の原因となる。送信信号である場合には、送信信号歪みの原因となる。
　一方、図３に示す第１の実施形態の高周波モジュール１０１では、制御信号用配線導体Ｗ１は多層基板２０の第２主面（下面）に近い誘電体層上に形成されていて、高周波スイッチ３１の高周波信号が流れる高周波信号配線導体Ｗ２は多層基板２０の第１主面（上面）に近い誘電体層上に形成されている。そのため、制御信号用配線導体Ｗ１と高周波信号配線導体Ｗ２とは互いに離れている。
　また、この例では、制御信号用配線導体Ｗ１と配線導体Ｗ２との間にグランド導体Ｇ４等の別のグランド導体層が形成されている。そのため、制御信号用配線導体Ｗ１と配線導体Ｗ２との結合が充分に遮断される。
　さらに、高周波スイッチ３１の制御信号入力端子に繋がる層間接続導体Ｖ２は高周波スイッチ３１の搭載位置の直下に直線状に延びていて、高周波スイッチ３１と制御信号用配線導体Ｗ１とを導通させる層間接続導体Ｖ２は、多層基板２０の平面視で、高周波スイッチ３１の領域内に形成されている。そのため、高周波スイッチ３１の搭載位置の近傍での制御信号用導体の引き回しが少なく、高周波信号配線導体Ｗ２への回り込みが少なくなる。
　これらの作用によって、高周波信号配線導体Ｗ２への制御信号およびその高調波の重畳が充分に抑制される。その結果、受信感度の低下や送信信号歪みなどの通信特性の劣化が改善される。
《第２の実施形態》
　図４は第２の実施形態の高周波モジュール１０２のブロック構成図である。
　第２の実施形態の高周波モジュール１０２は、多層基板とこの多層基板に搭載された高周波スイッチ３１、デュプレクサ３２ａ～３２ｄ、ダイプレクサ３５，フィルタ３４ｅ，３４ｆ、整合用インダクタＬａ，Ｌｂ，Ｌｃ，Ｌｄ等を備えている。高周波スイッチ３１はアンテナポートＡＮＴ、入出力ポートＰ１～Ｐ７、電源端子Ｖｄｄ、グランド端子ＧＮＤ、シリアルデータ入力端子ＳＤＡＴＡ、クロック信号入力端子ＳＣＬＫおよびデジタル回路部用電源端子Ｖｉｏを備えている。
　図５は前記シリアルデータ入力端子ＳＤＡＴＡに入力されるシリアルデータ信号S(SDATA)と前記クロック信号入力端子ＳＣＬＫに入力されるクロック信号S(SCLK)の波形図である。高周波スイッチ３１はクロック信号S(SCLK)に同期してシリアルデータから所定ビットのデータを読み取る。このデータに基づいてＦＥＴなどの高周波スイッチのオン／オフを切り替える。
　このようにシリアルデータ信号S(SDATA)とクロック信号S(SCLK)は矩形波信号であるので、その高調波成分の強度が高い。しかも、クロック信号S(SCLK)はたとえば２６ＭＨｚの連続した矩形波信号であるので、前述した高調波ノイズの重畳の原因となりやすい。
　図６（Ａ）は第２の実施形態の高周波モジュール１０２の主要部の断面図、図６（Ｂ）はその比較対照としての、従来構造の高周波モジュール１００Ｃの主要部の断面図である。
　図６（Ａ）、図６（Ｂ）において、高周波モジュール（１０２，１００Ｃ）は多層基板２０と、この多層基板２０の第１主面（上面）に搭載された高周波スイッチ３１、デュプレクサ３２、整合用インダクタ３３等を備えている。多層基板２０は、その内部に配線導体Ｗ１～Ｗ３、グランド導体Ｇ１～Ｇ３、層間接続導体Ｖ１～Ｖ７を備えている。多層基板２０の第２主面（下面）には制御信号入力端子２１が形成されている。
　高周波スイッチ３１が搭載される電極と配線導体Ｗ１，Ｗ２とは層間接続導体Ｖ２，Ｖ３を介して導通している。
　前記制御信号入力端子２１には高周波スイッチ３１に対する制御信号が入力される。この制御信号は層間接続導体Ｖ１、配線導体Ｗ１、および層間接続導体Ｖ２を経由して高周波スイッチ３１の制御信号入力端子に入力される。整合用インダクタ３３の一方の端子は層間接続導体Ｖ６を介してグランド導体Ｇ１に接続され、他方の端子は配線導体Ｗ２に接続されている。デュプレクサ３２の一つの端子は層間接続導体Ｖ４を介して配線導体Ｗ２に接続されていて、別の端子は配線導体Ｗ３に接続されている。
　図６（Ｂ）の例では、高周波スイッチの高周波信号が流れる配線導体（高周波信号配線導体）Ｗ２の層が、整合用インダクタ３３が導通するグランド導体Ｇ１の層に近接している。そのため、図６（Ｂ）に矢印で示すように、前記制御信号の高調波ノイズは整合用インダクタ３３が繋がる整合用素子導通グランド導体Ｇ１へ重畳される。この制御信号の高調波ノイズは整合用インダクタ３３を介して高周波信号配線導体Ｗ２に回り込む。その結果、高周波信号に制御信号の高調波ノイズが重畳されてしまう。その高周波信号が受信信号である場合には、受信感度の低下の原因となる。送信信号である場合には、送信信号歪みの原因となる。
　一方、本発明の第２の実施形態では、図６（Ａ）のように制御信号用配線導体Ｗ１は多層基板２０の第２主面（下面）に近い誘電体層上に形成されていて、高周波スイッチ３１の高周波信号が流れる高周波信号配線導体Ｗ２および整合用素子導通グランド導体Ｇ１は多層基板２０の第１主面（上面）に近い誘電体層上に形成されている。そのため、制御信号用配線導体Ｗ１と高周波信号配線導体Ｗ２とは互いに離れている。また、制御信号用配線導体Ｗ１と整合用素子導通グランド導体Ｇ１とは互いに離れている。
　また、この例では、制御信号用配線導体Ｗ１と整合用素子導通グランド導体Ｇ１との間にグランド導体Ｇ２，Ｇ３等の整合用素子導通グランド導体Ｇ１とは別のグランド導体層が形成されている。そのため、制御信号用配線導体Ｗ１と整合用素子導通グランド導体Ｇ１との結合が充分に遮断される。
　さらに、高周波スイッチ３１の制御信号入力端子に繋がる層間接続導体Ｖ２は高周波スイッチ３１の搭載位置の直下に直線状に延びていて、高周波スイッチ３１と制御信号用配線導体Ｗ１とを導通させる層間接続導体Ｖ２は、多層基板２０の平面視で、高周波スイッチ３１の領域内に形成されている。そのため、高周波スイッチ３１の搭載位置の近傍での制御信号用導体の引き回しが少なく、整合用素子導通グランド導体Ｇ１および高周波信号配線導体Ｗ２への回り込みが少ない。
　これらの作用によって、高周波信号配線導体Ｗ２への制御信号およびその高調波の重畳が充分に抑制される。その結果、受信感度の低下や送信信号歪みなどの通信特性の劣化が改善される。
《第３の実施形態》
　図７（Ａ）は第３の実施形態の高周波モジュール１０３の主要部の断面図、図７（Ｂ）はその比較対照としての、従来構造の高周波モジュール１００Ｄの主要部の断面図である。
　図７（Ａ）、図７（Ｂ）において、高周波モジュール（１０３，１００Ｄ）は多層基板２０と、この多層基板２０の第１主面（上面）に搭載された高周波スイッチ３１、電子部品３６等を備えている。多層基板２０は、その内部に配線導体Ｗ１～Ｗ３、グランド導体Ｇ１～Ｇ３、層間接続導体Ｖ１～Ｖ６を備えている。多層基板２０の第２主面（下面）には制御信号入力端子２１が形成されている。
　高周波スイッチ３１が搭載される電極と配線導体Ｗ１，Ｗ２とは層間接続導体Ｖ２，Ｖ３を介して導通している。
　前記制御信号入力端子２１には高周波スイッチ３１に対する制御信号が入力される。この制御信号は層間接続導体Ｖ１、配線導体Ｗ１、および層間接続導体Ｖ２を経由して高周波スイッチ３１の制御信号入力端子に入力される。電子部品３６のグランド端子は層間接続導体Ｖ６を介してグランド導体（電子部品導通グランド導体）Ｇ１に接続され、他の端子は配線導体Ｗ２，Ｗ３に接続されている。
　図７（Ｂ）の例では、高周波スイッチの高周波信号が流れる配線導体（高周波信号配線導体）Ｗ２の層が、電子部品３６が導通するグランド導体Ｇ１の層に近接している。そのため、図７（Ｂ）に矢印で示すように、前記制御信号の高調波ノイズは電子部品３６が繋がる電子部品導通グランド導体Ｇ１へ重畳される。この制御信号の高調波ノイズは電子部品３６を介して高周波信号配線導体Ｗ２，Ｗ３に回り込む。その結果、高周波信号に制御信号の高調波ノイズが重畳されてしまう。その高周波信号が受信信号である場合には、受信感度の低下の原因となる。送信信号である場合には、送信信号歪みの原因となる。
　一方、本発明の第３の実施形態では、図７（Ａ）のように制御信号用配線導体Ｗ１は多層基板２０の第２主面（下面）に近い誘電体層上に形成されていて、高周波スイッチ３１の高周波信号が流れる高周波信号配線導体Ｗ２および電子部品３６が導通するグランド導体（電子部品導通グランド導体）Ｇ１は多層基板２０の第１主面（上面）に近い誘電体層上に形成されている。そのため、制御信号用配線導体Ｗ１と高周波信号配線導体Ｗ２とは互いに離れている。また、制御信号用配線導体Ｗ１と電子部品導通グランド導体Ｇ１とは互いに離れている。
　また、この例では、制御信号用配線導体Ｗ１と電子部品導通グランド導体Ｇ１との間にグランド導体Ｇ２，Ｇ３等の電子部品導通グランド導体Ｇ１とは別のグランド導体層が形成されている。そのため、制御信号用配線導体Ｗ１と電子部品導通グランド導体Ｇ１との結合が充分に遮断される。
　さらに、高周波スイッチ３１の制御信号入力端子に繋がる層間接続導体Ｖ２は高周波スイッチ３１の搭載位置の直下に直線状に延びていて、高周波スイッチ３１と制御信号用配線導体Ｗ１とを導通させる層間接続導体Ｖ２は、多層基板２０の平面視で、高周波スイッチ３１の領域内に形成されている。そのため、高周波スイッチ３１の搭載位置の近傍での制御信号用導体の引き回しが少なく、電子部品導通グランド導体Ｇ１および高周波信号配線導体Ｗ２への回り込みが少ない。
　これらの作用によって、高周波信号配線導体Ｗ２への制御信号およびその高調波の重畳が充分に抑制される。その結果、受信感度の低下や送信信号歪みなどの通信特性の劣化が改善される。
《第４の実施形態》
　図８（Ａ）は第４の実施形態の高周波モジュール１０４の主要部の断面図、図８（Ｂ）はその比較対照としての、従来構造の高周波モジュール１００Ｅの主要部の断面図である。
　図８（Ａ）、図８（Ｂ）において、高周波モジュール（１０４，１００Ｅ）は多層基板２０と、この多層基板２０の第１主面（上面）に搭載された高周波スイッチ３１、デュプレクサ３２等を備えている。多層基板２０は、その内部に配線導体Ｗ１～Ｗ３、グランド導体Ｇ１～Ｇ４、層間接続導体Ｖ１～Ｖ５、整合用インダクタＬ１を備えている。多層基板２０の第２主面（下面）には制御信号入力端子２１が形成されている。
　高周波スイッチ３１が搭載される電極と配線導体Ｗ１，Ｗ２とは層間接続導体Ｖ２，Ｖ３介して導通している。
　図６（Ａ）、図６（Ｂ）に示した構造の高周波モジュールと異なり、整合用インダクタＬ１は多層基板２０内に構成されている。この整合用インダクタＬ１は層方向に延びる複数の配線導体と層間方向に延びる複数の層間接続導体とで構成されている。そして、整合用インダクタＬ１の一方端が高周波信号配線導体Ｗ２につながっていて、他方端が整合用素子導通グランド導体Ｇ１につながっている。
　図８（Ｂ）の例では、制御信号用配線導体Ｗ１と高周波信号配線導体Ｗ２とがグランド導体Ｇ４の層に近接している。そのため、図８（Ｂ）に矢印で示すように、前記制御信号の高調波ノイズはグランド導体Ｇ４を介して高周波信号配線導体Ｗ２へ重畳される。その結果、高周波信号に制御信号の高調波ノイズが重畳されてしまう。その高周波信号が受信信号である場合には、受信感度の低下の原因となる。送信信号である場合には、送信信号歪みの原因となる。
　一方、本発明の第４の実施形態では、図８（Ａ）のように制御信号用配線導体Ｗ１は多層基板２０の第２主面（下面）に近い誘電体層上に形成されていて、高周波信号配線導体Ｗ２は多層基板２０の第１主面（上面）に近い誘電体層上に形成されている。そのため、制御信号用配線導体Ｗ１と高周波信号配線導体Ｗ２とは互いに離れている。
　また、この例では、制御信号用配線導体Ｗ１に平面視で重なるグランド導体Ｇ３と整合用素子導通グランド導体Ｇ１とは分離部Ｓで分離されている。そのため、制御信号用配線導体Ｗ１と整合用素子導通グランド導体Ｇ１との結合が充分に遮断される。
　さらに、高周波スイッチ３１の制御信号入力端子に繋がる層間接続導体Ｖ２は高周波スイッチ３１の搭載位置の直下に直線状に延びていて、高周波スイッチ３１と制御信号用配線導体Ｗ１とを導通させる層間接続導体Ｖ２は、多層基板２０の平面視で、高周波スイッチ３１の領域内に形成されている。そのため、高周波スイッチ３１の搭載位置の近傍での制御信号用導体の引き回しが少なく、高周波信号配線導体Ｗ２への回り込みが少ない。
　これらの作用によって、高周波信号配線導体Ｗ２への制御信号およびその高調波の重畳が充分に抑制される。その結果、受信感度の低下や送信信号歪みなどの通信特性の劣化が改善される。
《第５の実施形態》
　図９は第５の実施形態の高周波モジュール１０５の断面図である。図１０はこの高周波モジュール１０５の分解平面図である。この高周波モジュールは、多層基板とその多層基板に搭載された高周波スイッチおよび整合用インダクタで構成されている。図１０の(1)～(20)はその多層基板の各層の平面図である。(1)が最上層、(20)が最下層である。(1)に示す最上層には高周波スイッチが搭載される電極および整合用インダクタチップが搭載される電極が形成されている。(2)～(19)に示す各層には各種配線導体、各種グランド導体および層間接続導体（ビア導体）が形成されている。
　図９のように、多層基板２０は、その内部に配線導体Ｗ１，Ｗ２、グランド導体Ｇ１～Ｇ３、層間接続導体Ｖ１，Ｖ２，Ｖ３，Ｖ６，Ｖ７を備えている。多層基板２０の第２主面（下面）には制御信号入力端子２１が形成されている。基本構成は、第２の実施形態で図６（Ａ）に示したものと同様である。
　高周波スイッチ３１が搭載される電極と配線導体Ｗ１，Ｗ２とは層間接続導体Ｖ２，Ｖ３を介して導通している。
　制御信号用配線導体Ｗ１は多層基板２０の第２主面（下面）に近い誘電体層上に形成されていて、高周波スイッチ３１の高周波信号が流れる高周波信号配線導体Ｗ２および整合用素子導通グランド導体Ｇ１は多層基板２０の第１主面（上面）に近い誘電体層上に形成されている。そのため、制御信号用配線導体Ｗ１と高周波信号配線導体Ｗ２とは互いに離れている。また、制御信号用配線導体Ｗ１と整合用素子導通グランド導体Ｇ１とは互いに離れている。
　図１０の層(20)には制御信号入力端子２１（シリアルデータ入力端子ＳＤＡＴＡおよびクロック信号入力端子ＳＣＬＫ）を含む複数の端子が形成されている。層(19)にはグランド導体Ｇ３が形成されている。層(18)には制御信号入力端子２１に繋がる制御信号用配線導体Ｗ１が形成されている。層(17)にはグランド導体Ｇ２が形成されている。また、層(5)にはグランド導体Ｇ１が形成されている。層(2)には高周波信号配線導体Ｗ２が形成されている。さらに層(1)には高周波スイッチ３１を搭載する複数の電極Ａ３１および整合用インダクタ３３を搭載する二つの電極Ａ３３が形成されている。層(3)～層(19)には層間接続導体Ｖ２が形成されている。
　以上のとおり多層構造を構成できる。
《第６の実施形態》
　図１１は第６の実施形態の高周波モジュールの分解平面図である。第５の実施形態ではシリアルデータ入力端子ＳＤＡＴＡおよびクロック信号入力端子ＳＣＬＫにそれぞれつながる配線導体や層間接続導体からの高調波ノイズの回り込みを防止する構造とした。第６の実施形態はクロック信号入力端子ＳＣＬＫにつながる配線導体や層間接続導体からの高調波ノイズの回り込みを防止する構造である。その他は第５の実施形態と同様である。
　図１１の層(20)には、シリアルデータ入力端子ＳＤＡＴＡとクロック信号入力端子ＳＣＬＫ（制御信号入力端子２１）を含む複数の端子が形成されている。層(19)にはグランド導体Ｇ３が形成されている。層(18)にはクロック信号入力端子ＳＣＬＫ（制御信号入力端子２１）に繋がる制御信号用配線導体Ｗ１が形成されている。層(17)にはグランド導体Ｇ２が形成されている。また、層(5)にはグランド導体Ｇ１が形成されている。層(2)には高周波信号配線導体Ｗ２が形成されている。さらに層(1)には高周波スイッチ３１を搭載する複数の電極Ａ３１および整合用インダクタ３３を搭載する二つの電極Ａ３３が形成されている。層(3)～層(19)には層間接続導体Ｖ２が形成されている。
　このように、シリアルデータの同期転送用のクロック信号入力端子ＳＣＬＫにそれぞれつながる配線導体や層間接続導体についてのみ、図９に示した構造をとっても、クロック信号の高調波信号の高周波信号配線導体Ｗ２への回り込みが充分に抑制される。その結果、受信感度の低下や送信信号歪みなどの通信特性の劣化が改善される。
Ａ３１，Ａ３３…電極
ＡＮＴ…アンテナポート
Ｇ１…整合用素子導通グランド導体
Ｇ２，Ｇ３，Ｇ４…グランド導体
ＧＮＤ…グランド端子
Ｌ１…整合用インダクタ
Ｌａ，Ｌｂ，Ｌｃ，Ｌｄ…整合用インダクタ
Ｐ１～Ｐ７…入出力ポート
Ｓ…分離部
ＳＣＬＫ…クロック信号入力端子
ＳＤＡＴＡ…シリアルデータ入力端子
Ｖ１～Ｖ７…層間接続導体
Ｖｄｄ…電源端子
Ｗ１…制御信号用配線導体
Ｗ２…高周波信号配線導体
Ｗ３…配線導体
２０…多層基板
２１…制御信号入力端子
３１…高周波スイッチ
３２，３２ａ～３２ｄ…デュプレクサ
３３…整合用インダクタ
３４ｅ，３４ｆ…フィルタ
３５…ダイプレクサ
１００Ａ～１００Ｄ…高周波モジュール
１０１～１０５…高周波モジュール

Claims (9)

  1. 　複数の誘電体層と前記誘電体層上に形成された配線導体と前記誘電体層を厚み方向に貫通する層間接続導体とを備える多層基板、
    　前記多層基板の第１主面にそれぞれ搭載された高周波スイッチおよび電子部品、
    　ならびに前記多層基板の第２主面に形成され、前記高周波スイッチの制御信号を入力する制御信号入力端子を有し、
    　前記制御信号入力端子がつながる制御信号用配線導体は前記多層基板の第２主面に近い誘電体層上に形成され、
    　前記高周波スイッチの高周波信号が流れる高周波信号配線導体は前記多層基板の第１主面に近い誘電体層上に形成されていることを特徴とする高周波モジュール。
  2. 　前記電子部品のグランド端子がつながる電子部品導通グランド導体は前記多層基板の第１主面に近い誘電体層上に形成されている、請求項１に記載の高周波モジュール。
  3. 　前記制御信号用配線導体に近接するグランド導体と前記電子部品導通グランド導体とは、前記多層基板内で電気的に分離されている、請求項２に記載の高周波モジュール。
  4. 　前記制御信号用配線導体と前記電子部品導通グランド導体との間に、前記電子部品導通グランド導体とは別のグランド導体を備える、請求項２または３に記載の高周波モジュール。
  5. 　前記高周波スイッチと前記制御信号用配線導体とを導通させる層間接続導体は、前記多層基板の平面視で、前記高周波スイッチの領域内に形成された、請求項１～４のいずれかに記載の高周波モジュール。
  6. 　前記高周波スイッチが制御信号入力端子から入力する前記高周波スイッチの制御信号はシリアルデータ信号およびクロック信号である、請求項１～５のいずれかに記載の高周波モジュール。
  7. 　前記電子部品は、前記高周波信号配線導体とグランドとの間に接続された整合用素子である、請求項１～６のいずれかに記載の高周波モジュール。
  8. 　前記整合用素子は、前記多層基板内の層間接続導体および配線導体により構成されたインダクタ素子である、請求項７に記載の高周波モジュール。
  9. 　前記整合用素子は、前記多層基板の第１主面に搭載されたインダクタ素子である、請求項７に記載の高周波モジュール。
PCT/JP2012/057122 2011-03-24 2012-03-21 高周波モジュール Ceased WO2012128271A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201280013494.6A CN103430457B (zh) 2011-03-24 2012-03-21 高频模块
JP2013505978A JP5655937B2 (ja) 2011-03-24 2012-03-21 高周波モジュール
DE112012001397.2T DE112012001397B4 (de) 2011-03-24 2012-03-21 Hochfrequenzmodul
US14/016,422 US9300019B2 (en) 2011-03-24 2013-09-03 High-frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-065149 2011-03-24
JP2011065149 2011-03-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/016,422 Continuation US9300019B2 (en) 2011-03-24 2013-09-03 High-frequency module

Publications (1)

Publication Number Publication Date
WO2012128271A1 true WO2012128271A1 (ja) 2012-09-27

Family

ID=46879416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/057122 Ceased WO2012128271A1 (ja) 2011-03-24 2012-03-21 高周波モジュール

Country Status (5)

Country Link
US (1) US9300019B2 (ja)
JP (1) JP5655937B2 (ja)
CN (1) CN103430457B (ja)
DE (1) DE112012001397B4 (ja)
WO (1) WO2012128271A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140202750A1 (en) * 2013-01-21 2014-07-24 Murata Manufacturing Co., Ltd. Multilayer substrate module
WO2018088410A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 スイッチｉｃ、高周波モジュールおよび通信装置
WO2018110513A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 能動素子、高周波モジュールおよび通信装置
WO2020059352A1 (ja) * 2018-09-19 2020-03-26 株式会社村田製作所 フィルタ装置ならびにそれを用いた高周波フロントエンド回路および通信装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5950016B2 (ja) * 2013-02-12 2016-07-13 株式会社村田製作所 高周波モジュールおよび通信装置
WO2016006676A1 (ja) * 2014-07-10 2016-01-14 株式会社村田製作所 高周波モジュール
KR102400978B1 (ko) 2015-09-30 2022-05-23 삼성전자주식회사 전원공급장치용 회로 기판, 이를 포함하는 전자 장치 및 인덕터 소자
JP6451605B2 (ja) * 2015-11-18 2019-01-16 株式会社村田製作所 高周波モジュール及び通信装置
WO2018101112A1 (ja) * 2016-11-30 2018-06-07 株式会社村田製作所 配線基板、カプラモジュール、及び通信装置
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
CN107911941B (zh) * 2017-12-07 2019-12-31 晶晨半导体(上海)股份有限公司 一种电路板
JP6741189B1 (ja) * 2018-09-07 2020-08-19 株式会社村田製作所 アンテナ素子、アンテナモジュールおよび通信装置
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
JP2021145282A (ja) * 2020-03-13 2021-09-24 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021158556A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021158554A (ja) * 2020-03-27 2021-10-07 株式会社村田製作所 高周波モジュールおよび通信装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379350A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1320778C (zh) 2000-11-01 2007-06-06 日立金属株式会社 高频开关模块
JP2002208868A (ja) 2001-01-11 2002-07-26 Sharp Corp 無線通信装置
DE10102201C2 (de) 2001-01-18 2003-05-08 Epcos Ag Elektrisches Schaltmodul, Schaltmodulanordnung und verwendung des Schaltmoduls und der Schaltmodulanordnung
US6995630B2 (en) * 2001-10-24 2006-02-07 Matsushita Electric Industrial Co., Ltd. High-frequency compound switch module and communication terminal using it
CN100536328C (zh) * 2002-10-25 2009-09-02 日立金属株式会社 平衡－不平衡型多频带滤波模块
JP2004260498A (ja) 2003-02-26 2004-09-16 Tdk Corp 積層複合電子部品
US7711389B2 (en) 2003-11-11 2010-05-04 Murata Manufacturing Co., Ltd. High frequency module
WO2007049788A1 (ja) * 2005-10-28 2007-05-03 Hitachi Metals, Ltd. Dc-dcコンバータ
KR100726260B1 (ko) 2006-08-07 2007-06-08 삼성전자주식회사 통신 장치의 정합 제어 장치 및 방법
US8326344B2 (en) 2006-12-28 2012-12-04 Hitachi Metals, Ltd. High-frequency device and communications apparatus
CN102204100B (zh) * 2008-11-05 2013-12-25 日立金属株式会社 高频电路、高频部件及多频带通信装置
JP2009153208A (ja) 2009-04-03 2009-07-09 Hitachi Ltd 電子回路およびその制御方法
JP5168505B2 (ja) 2009-04-30 2013-03-21 株式会社村田製作所 高周波複合部品
JP5071465B2 (ja) * 2009-11-11 2012-11-14 株式会社村田製作所 高周波モジュール
JP5370389B2 (ja) * 2011-02-14 2013-12-18 株式会社村田製作所 高周波モジュール
JP5708804B2 (ja) * 2011-06-28 2015-04-30 株式会社村田製作所 高周波モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6379350A (ja) * 1986-09-24 1988-04-09 Hitachi Vlsi Eng Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140202750A1 (en) * 2013-01-21 2014-07-24 Murata Manufacturing Co., Ltd. Multilayer substrate module
US9119318B2 (en) * 2013-01-21 2015-08-25 Murata Manufacturing Co., Ltd. Multilayer substrate module
WO2018088410A1 (ja) * 2016-11-11 2018-05-17 株式会社村田製作所 スイッチｉｃ、高周波モジュールおよび通信装置
US10840956B2 (en) 2016-11-11 2020-11-17 Murata Manufacturing Co., Ltd. Switch IC, high-frequency module, and communication apparatus
WO2018110513A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 能動素子、高周波モジュールおよび通信装置
US11410943B2 (en) 2016-12-15 2022-08-09 Murata Manufacturing Co., Ltd. Active element, high-frequency module, and communication device
WO2020059352A1 (ja) * 2018-09-19 2020-03-26 株式会社村田製作所 フィルタ装置ならびにそれを用いた高周波フロントエンド回路および通信装置

Also Published As

Publication number Publication date
DE112012001397T5 (de) 2014-01-30
CN103430457A (zh) 2013-12-04
JPWO2012128271A1 (ja) 2014-07-24
DE112012001397B4 (de) 2017-08-24
JP5655937B2 (ja) 2015-01-21
US20140002209A1 (en) 2014-01-02
CN103430457B (zh) 2015-05-13
US9300019B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
JP5655937B2 (ja) 高周波モジュール
CN104105342B (zh) 高频电路组件
US8390396B2 (en) Duplexer module
JP4623330B2 (ja) 高周波部品及び通信装置
JP4450079B2 (ja) 高周波モジュール
US8558641B2 (en) High-frequency module
US9461619B2 (en) High-frequency module
JP5790771B2 (ja) 高周波モジュール
US9119318B2 (en) Multilayer substrate module
JP4492708B2 (ja) 高周波モジュール
CN103098370A (zh) 具备滤波器及平衡不平衡转换器的层叠体型电子部件
JP4655093B2 (ja) 高周波モジュール
CN102301610B (zh) 天线共用模块
CN219393669U (zh) 电路基板以及电子设备
JP2006319512A (ja) 多層配線基板装置
CN102870324B (zh) 复合部件
JP4502019B2 (ja) 高周波モジュール
CN102859870B (zh) 电路模块
JP2010136288A (ja) バンドパスフィルタ、高周波部品および通信装置
JP2006033211A (ja) 高周波モジュールおよび高周波回路
JP2009159412A (ja) 高周波部品及び通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12760184

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013505978

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120120013972

Country of ref document: DE

Ref document number: 112012001397

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12760184

Country of ref document: EP

Kind code of ref document: A1