CN104105342B - 高频电路组件 - Google Patents

高频电路组件 Download PDF

Info

Publication number
CN104105342B
CN104105342B CN201410005763.5A CN201410005763A CN104105342B CN 104105342 B CN104105342 B CN 104105342B CN 201410005763 A CN201410005763 A CN 201410005763A CN 104105342 B CN104105342 B CN 104105342B
Authority
CN
China
Prior art keywords
frequency
wave filter
circuit board
switch
mulitilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410005763.5A
Other languages
English (en)
Other versions
CN104105342A (zh
Inventor
佐治哲夫
中村浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN104105342A publication Critical patent/CN104105342A/zh
Application granted granted Critical
Publication of CN104105342B publication Critical patent/CN104105342B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Transceivers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种高频特性良好并且能够容易地实现小型化的高频电路组件。在具备多层电路基板（200）、切换天线的连接的第一高频开关（120）、发送用滤波器和接收用滤波器（130～160）的高频电路组件（100）中，将发送用滤波器和接收用滤波器（130～160）的任一方或双方和第一高频开关（120）埋设于多层电路基板（200）中。在与所埋设的电子部件相对的导体层中形成接地导体（401、411）。

Description

高频电路组件
技术领域
本发明涉及在多层电路基板安装有高频电路的高频电路组件，特别涉及高频开关和滤波器的安装结构。
背景技术
以往，便携电话中所使用的包括高频开关的电路组件中，使用了利用PIN二极管的开关电路。但是，近年来，随着多波段化、通信频带的高频化，使用了利用FET开关的高频开关。作为安装有这样的高频开关的电路组件，例如，公知有专利文献1～3中记载的电路组件。在专利文献1和2中，记载有在多层电路基板表面安装有高频开关IC和表面声波（SAW：Surface Acoustic Wave）滤波器的高频电路开关组件。另外，在专利文献3中，记载有在多层电路基板内埋设有高频开关的高频组件。
现有技术文献
专利文献
专利文献1：日本特开2011-103597号公报
专利文献2：国际公开第2010/024376号公报
专利文献3：日本专利第4337944号公报
发明内容
发明所要解决的课题
但是，在该种高频电路组件中，近年来，对进一步小型化、薄型化的要求提高。但是，现有的高频电路组件的结构中，信号线间的干扰、信号线和接地图案间的寄生电容引起的特性劣化形成问题，对于小型化、薄型化具有限制。因此，研究了在电路基板内埋设高频开关和滤波器。但是，上述专利文献1～3中记载的电路组件，原本就是以在电路基板上表面安装高频开关和滤波器为前提的结构，因此，存在仅简单地将高频开关和滤波器埋设于电路基板内不能够消除特性劣化的问题（特别是在高频开关及其周边产生的寄生电容的问题），或者难以实现小型化、薄型化的问题。换而言之，为了小型化、薄型化而将高频开关埋设于电路基板内，需要与其结构相应的独特的设计思想。
本发明是鉴于上述现实而完成的，其目的在于提供高频特性良好并且能够容易地实现小型化的高频电路组件。
用于解决课题的方法
为了实现上述目的，本申请发明的高频电路组件的特征在于，其具备：绝缘体层和导体层交替层叠而形成的多层电路基板；对高频发送信号进行滤波的发送用滤波器；对高频接收信号进行滤波的接收用滤波器；和对天线与发送用滤波器和接收用滤波器的连接进行切换的第一高频开关，在该高频电路组件中，发送用滤波器和接收用滤波器的任一方或双方、和第一高频开关分别被埋设于多层电路基板内，在多层电路基板的内层，且位于第一高频开关和所埋设的滤波器的一方的主面侧的第一导体层中的、至少与第一高频开关和所埋设的滤波器相对的区域中形成有第一接地导体，并且，在位于另一方的主面侧的第二导体层中的、至少与第一高频开关和所埋设的滤波器相对的区域中形成有第二接地导体。
根据本发明，由于将第一高频开关、和发送用滤波器以及接收用滤波器的任一方或双方埋设于多层电路基板，因此，能够实现高频电路组件的小型化。另外，由于以隔着第一高频开关和所埋设的滤波器的方式在第一导体层和第二导体层形成有接地导体，因此，屏蔽效果高，高频特性优异。
作为本发明的优选实施方式的一个例子，可以列举一种高频电路组件，其特征在于：在与上述第一导体层隔着绝缘体层相邻的第三导体层中，形成有连接第一高频开关和所埋设的滤波器的信号线，上述第一接地导体至少形成在与信号线相对的区域中。根据本发明，相对第一高频开关和所埋设的滤波器中流通的电流的回流电流在第一接地导体中流通，因此，电流回路变得最小。由此能够将波形的紊乱和辐射噪声抑制得较低。
另外，作为本发明的优选实施方式的一个例子，可以列举一种高频电路组件，其特征在于：在多层电路基板的第一主面安装有插设在天线和第一高频开关之间的第一匹配电路，在与第一主面相反侧的第二主面形成有高频电路组件的端子电极，并且，第一高频开关的输入输出端子形成于多层电路基板的第一主面侧。根据本发明，在由于第一高频开关自身的不一致和第一高频开关的安装状况等而无法得到所期望的特性时，由于匹配电路安装于多层电路基板上，因此，能够容易地通过该匹配电路的更换、调整等来得到所期望的特性。另外，由于能够缩短匹配电路和第一高频开关的距离，能够抑制高频信号的损失。
另外，作为本发明的优选的实施方式的一个例子，可以列举一种高频电路组件，其特征在于：至少是接收用滤波器埋设在多层电路基板内，在多层电路基板的第一主面安装有进行接收用滤波器和处理接收信号的高频IC的匹配的第二匹配电路，在与第一主面相反侧的第二主面形成有高频电路组件的端子电极，并且，所埋设的接收用滤波器的输入输出端子形成于多层电路基板的第一主面侧。根据本发明，在由于接收用滤波器自身的不一致（波动）和接收用滤波器的安装状况等而无法得到所期望的的特性时，由于匹配电路安装于多层电路基板上，因此，能够容易地通过该匹配电路的更换、调整等来得到所期望的特性。另外，由于能够缩短匹配电路和接收用滤波器的距离，能够抑制高频信号的损失。
另外，作为本发明的优选的实施方式的一个例子，可以列举一种高频电路组件，其特征在于：频带相互不同的多个接收用滤波器至少埋设在多层电路基板中，并且，上述高频电路组件具备：对通过各接收用滤波器进行滤波后得到的接收信号加以处理的高频IC；和切换与该高频IC的共用接收端子连接的接收用滤波器的第二高频开关，该第二高频开关埋设于多层电路基板内，并且，连接该第二高频开关和接收用滤波器的信号线在多层电路基板的内层中形成在与第一接地导体相对的位置。根据本发明，由于能够通过高频IC的共用的接收电路处理多个频带的接收信号，所以能够实现小型化。另外，相对在第二高频开关中流通的电流的回流电流在第一接地导体中流通，因此，电流回路变得最小。由此能够将波形的紊乱和辐射噪声抑制得较低。
另外，作为本发明的优选的实施方式的一个例子，可以列举一种高频电路组件，其特征在于：频带相互不同的多个发送用滤波器至少埋设在多层电路基板中，并且，上述高频电路组件具备：放大发送信号的放大器；和切换从放大器连接到输出端子的发送用滤波器的第三高频开关，该第三高频开关埋设于多层电路基板内，并且，连接第三高频开关和发送用滤波器的信号线形成在多层电路基板的内层。根据本发明，由于能够通过共用的放大器将多个频带用的发送信号放大，因此能够实现小型化。另外，由于能够容易地缩短传输被放大后的发送信号的信号线长度，并且，能够利用第一接地导体和第二接地导体提高屏蔽效果，因此，能够抑制辐射噪声。
另外，作为本发明的优选的实施方式的一个例子，可以列举一种高频信号组件，其特征在于：在多层电路基板的第一主面安装有与所埋设的发送用滤波器对应的频带的接收用滤波器，并且，将该接收用滤波器在多层电路基板的厚度方向上投影的区域的一部分或全部与上述发送用滤波器重叠。根据本发明，由于能够缩短第三高频开关与发送用滤波器和接收用滤波器的距离，因此，能够得到良好的高频特性。
另外，作为本发明的优选的实施方式的一个例子，可以列举一种高频信号组件，其特征在于：在多层电路基板的第一主面安装有：与所埋设的发送用滤波器对应的频带的接收用滤波器；和处理接收信号的高频IC，连接高频IC和接收用滤波器的信号线形成在多层电路基板的第一主面。根据本发明，能够抑制发送信号和接收信号的干扰。特别是在设置于传输发送信号的信号线和传输接收信号的信号线之间的导体层形成有接地导体，在防止干扰的方面更有用。
另外，作为本发明的优选的实施方式的一个例子，可以列举一种高频电路组件，其特征在于：多层电路基板包括厚度比其它导体层的厚度厚的芯层，第一高频开关和所埋设的滤波器配置于在芯层中形成的贯通孔或凹部内。在该情况下，从屏蔽性的观点，优选由导电性材料形成上述芯层并且对该芯层赋予接地电位。或者，由绝缘性材料形成上述芯层并且在第一高频开关和所埋设的滤波器的周围形成有连接第一接地导体和第二接地导体的多个通孔导体，也可以得到高的屏蔽效果。另外，此时，从小型化的观点，优选在一个贯通孔或凹部配置有多个接收用滤波器。
发明的效果
采用如上所述的本发明的高频电路组件，高频特性良好并且能够容易地实现小型化。
附图说明
图1是第一实施方式的高频电路组件的简要电路图。
图2是是第一实施方式的高频电路组件的剖面图。
图3是说明第一实施方式的高频电路组件的主要部分的多层电路基板的各层的图案图。
图4是说明第一实施方式的高频电路组件的主要部分的多层电路基板的各层的图案图。
图5是说明第一实施方式的高频电路组件的主要部分的多层电路基板的各层的图案图。
图6是说明第一实施方式的高频电路组件的主要部分的多层电路基板的各层的图案图。
图7是第二实施方式的高频电路组件的剖面图。
图8是第三实施方式的高频电路组件的简要电路图。
图9是第三实施方式的高频电路组件的剖面图。
图10是说明第三实施方式的高频电路组件的主要部分的多层电路基板的各层的图案图。
图11是说明第三实施方式的高频电路组件的主要部分的多层电路基板的各层的图案图。
图12是说明第三实施方式的高频电路组件的主要部分的多层电路基板的各层的图案图。
图13是说明第三实施方式的高频电路组件的主要部分的多层电路基板的各层的图案图。
图14是第四实施方式的高频电路组件的剖面图。
图15是说明第四实施方式的高频电路组件的主要部分的芯层的俯视图。
具体实施方式
（第一实施方式）
参照附图说明本发明的第一实施方式的高频电路组件。图1中表示高频电路组件的简要电路图。此外，本实施方式中，为了说明的简便，主要仅说明与本发明的要点相关的结构。
本实施方式的高频电路组件100是对应于四个频带的便携电话中使用的高频电路组件。该高频电路组件100采用多样性结构，对于一个天线具备一组发送接收类的电路，对于另一个天线具备一个接收类的电路（多样性接收电路）。本实施方式中，为了说明的简便，仅对后者的多样性接收电路进行说明，省略对其它电路的说明。此外，前者的发送接收类的电路中也包括发送滤波器。
如图1所示，高频电路组件100具备：用于实现与天线10的匹配的匹配电路110；将天线10的连接目的地按每个频带进行切换的第一高频开关120；将由天线10所接收的高频的接收信号在各频带中进行滤波的第一～第四接收滤波器130、140、150、160；和进行高频信号的调制解调处理、频率转换处理的RFIP（Radio Frequency Integrated Circuit：射频集成电路）170。另外，高频电路组件100具备对输入到RFIC170的接收信号进行切换的第二高频开关180。另外，高频电路组件100具备介于第一接收滤波器130、第四接收滤波器160和第二高频开关180与RFIC170之间设置的匹配电路190、192、194。
第一高频开关120对第一～第四接收滤波器130～160与经由匹配电路110的一个外部天线10的连接进行切换。第一高频开关120是将FET等的开关元件和控制该开关元件的控制元件收纳于一个封装体中的独立的部件。
各接收滤波器130～160包括弹性波滤波器等独立部件。作为弹性波滤波器，例如，可以列举表面声波（SAW：Surface Acoustic Wave）滤波器、体声波（BAW：Bulk AcousticWave）滤波器等。本实施方式中使用平衡输出型的SAW滤波器。第一接收滤波器130和第四接收滤波器160的平衡输出端子经由匹配电路190、194与RFIC170的接收端口连接。第二接收滤波器140和第三接收滤波器150的平衡输出端子与第二高频开关180连接。
第二高频开关180用于将RFIC170的接收端口的一个在多个频带中共用。第二高频开关180的选择端子与第二接收滤波器140和第三接收滤波器150的平衡输出端子连接。另一方面，第二高频开关180的共用端子经由匹配电路192与RFIC170的接收端口连接。第二高频开关180为将FET等的开关元件和控制该开关元件的控制元件收纳于一个封装体中的独立的部件。
如上所述，本实施方式的高频电路组件100对应于四个频带，各接收滤波器130～160进行滤波使得仅规定的频带的高频信号通过。
具体而言，第一接收滤波器130对应于2100MHz带的W-CDMA（Wideband CodeDivision Multiple Access：宽带码分多址）或LTE（Long Term Evolution：长期演进技术）。因此，第一接收滤波器130为2110～2170MHz的带通滤波器。第二接收滤波器140对应于900MHz带的W-CDMA或LTE或GSM（Global System for Mobile Communications：全球移动通信系统）。因此，第二接收滤波器140为925～960MHz的带通滤波器。第三接收滤波器150对应于850MHz带的W-CDMA或LTE或GSM。因此，第三接收滤波器150为869～894MHz的带通滤波器。第四接收滤波器160对应于1900MHz带的W-CDMA或LTE或GSM。因此，第四接收滤波器160为1930～1990MHz的带通滤波器。
接着，参照图2至图5说明高频电路组件100的结构。图2是高频电路组件的剖面图，图3至图6是说明高频电路组件的主要部分的多层电路基板的图案图。此外，图2是图3中A线按箭头方向看的剖面图。
高频电路组件100如图2所示，在多层电路基板200的上表面，表面安装有构成匹配电路110、190、192、194的电感器、电容器等电子部件111、191、193、195（图2中省略了191和195的图示）；和RFIC170。另一方面，第一高频开关120、第一～第四接收滤波器130～160和第二高频开关180埋设于多层电路基板200内。
多层电路基板200是交替层叠绝缘体层和导体层构成的多层基板。多层电路基板200如图2所示，具备：导电性良好且比较厚的金属制的作为导体层的芯层210；形成于该芯层210的一个主面（上表面）的多个（本实施方式中为3个）绝缘体层221～223和导体层241～243；以及在芯层210的另一个主面（下表面）形成的多个（本实施方式中为3个）绝缘体层231～233和导体层251～253。绝缘体层221～223、231～233和导体层241～243、251～253在芯层210的两个主面通过积层施工方法形成。此外，导体层243和253相当于多层电路基板200的表层。导体层243相当于高频电路组件100的部件安装面，形成有传送高频信号的电路图案、用于安装外部安装部件的焊垫、检查用的焊盘等。导体层253相当于将高频电路组件安装于母电路基板的底面，形成有端子电极和接地电极等。该端子电极包括用于与天线连接的天线用端子电极261，该天线用端子电极261经由通孔262与安装于多层电路基板200的表面的匹配电路110连接。
在芯层210形成有电子部件收纳用的贯通孔211。在该贯通孔211中，配置有第一和第二高频开关120、180和第一～第四接收滤波器130～160等的电子部件。因此，芯层210优选厚度比内置的电子部件的高度大并且弯曲强度大。另外，芯层210由导电性材料构成，被赋予电基准电位（接地）。因此，能够将芯层210解释为多层电路基板200的导体层之一。本实施方式中，由金属板、更详细而言由铜制或者铜合金制的金属板形成芯层210。在贯通孔211内并且在与收纳部件之间的间隙填充有树脂等的绝缘体。
接着，说明多层电路基板200中的各电子部件的安装结构。从图3到图6依次是从多层电路基板200的部件安装面侧（图2的纸面上侧）看多层电路基板200的芯层210、导体层241～243的图。此外，图3～图6中用虚线表示在多层电路基板200所埋设的各电子部件的位置。此外，图5和图6中用一点划线表示多层电路基板200的表层所安装的电子部件的位置。
如图3所示，第一和第二高频开关120、180和第一～第四接收滤波器130～160配置于在多层电路基板200的芯层210形成的贯通孔211内。这里，第一和第二高频开关120、180分别独立地配置于贯通孔211a、211b中。另一方面，第一和第二接收滤波器130、140配置于共用的贯通孔211c内。同样地，第三和第四接收滤波器150、160配置于共用的贯通孔211d内。第一和第二高频开关120、180和第一～第四接收滤波器130～160的各端子形成于多层电路基板200的与部件安装面侧相对的主面。另外，在芯层210形成有从匹配电路110向天线用端子电极261连接的通孔262。
如图4所示，在第一导体层241，形成有构成分别经由通孔导体与各电子部件连接的信号线的电路图案和焊垫。具体而言，在第一导体层241，形成有与作为第一高频开关120的输入输出端子的天线端子连接的电路图案311、与第一高频开关120的电源端子连接的电路图案312、连接作为第一高频开关120的输入输出端子的电路端子和第一～第四接收滤波器130～160的不平衡输入端子的电路图案313～316。并且，在第一导体层241形成有：连接第一和第四接收滤波器130、160的平衡输出端子与构成匹配电路190、194的电子部件191、195的电路图案317～320；和连接第二和第三接收滤波器140、150的平衡输出端子与第二高频开关180的选择端子的电路图案321～324。并且，在第一导体层241形成有：与第二高频开关180的电源端子连接的电路图案325；与第二高频开关180的共用端子连接的焊垫326、327；和通孔262。另外，在第一导体层241，与上述电路图案311～324、焊垫326、327和通孔262隔开规定距离整体地形成有称为“整面接地”的接地导体401。该接地导体401经由通孔导体与芯层210连接，并且，经由通孔导体与第一和第二高频开关120、180的接地端子、第一～第四接收滤波器130～160的接地端子连接。此外，为了说明的简便，本实施方式中省略了与第一和第二高频开关120、180的控制端子连接的电路图案。另外，为了对应共模噪声，在从接收滤波器130的平衡输出端子延伸的一对电路图案317、318之间不形成接地导体401。对其它的接收滤波器140～160也同样。
如图5所示，在第二导体层242形成有：经由通孔导体与形成于第一导体层241的电路图案317～320的端部连接的焊垫331～334；经由通孔导体与形成于第一导体层241的焊垫326、327连接的焊垫335、336；经由通孔导体与形成于第一导体层241的电路图案311的端部连接的焊垫337；和通孔262。另外，在第二导体层242，被称为“整面接地”的接地导体402与上述焊垫331～337和通孔262隔开规定距离整体地形成。该接地导体402经由通孔导体与第一导体层241的接地导体401连接。这里，应该留意的第一点在于，该接地导体402在除了必要的电路图案和焊盘的形成区域以外的、与所埋设的各电子部件相对的区域中形成。由此，所埋设的各电子部件的屏蔽性提高。另外，应该留意的第二点在于，接地导体402至少形成于与在第一导体层241所形成的各电路图案311、313～324相对的区域。由此，相对于电路图案311、313～324中流通的电流的回流电流，通过在接地导体402中的与各电路图案311、313～324相对的位置。由此，电流回路变得最小，因此，能够将波形的紊乱和辐射噪声抑制得较小。
如图6所示，在第三导体层243、即多层电路基板200的表层，形成有与构成匹配电路190、192、194的电子部件191、193、195的输入侧的端子连接的电路图案341～346；和连接该电子部件191、193、195的输出侧的端子和RFIC170的接收端口的电路图案347～352。所述电路图案341～346的端部经由通孔导体与形成于第二导体层242的焊垫331～336连接。另外，在第三导体层243形成有：经由通孔导体与形成于第二导体层242的焊垫337连接、并且与构成匹配电路110的电子部件111的一方的端子连接的焊垫353；和连接电子部件111的另一方的端子与通孔262的电路图案354。
另外，如图2所示，在与所埋设的各电子部件相对的导体层、并且是形成于与上述导体层241相反一侧的导体层251，形成有称为所谓“整面接地”的接地导体411。该接地导体411经由通孔导体与芯层210连接。这里，应该留意的点在于，该接地导体411在除了必要的电路图案和焊垫的形成区域以外的、与所埋设的各电子部件相对的区域形成。由此，所埋设的各电子部件成为由形成于导体层241的接地导体401、导电性芯层210、形成于导体层251的接地导体411围绕的结构。因此，所埋设的各电子部件的屏蔽性提高。
接着，说明与图3所示的各接收滤波器130～160的安装结构和图1所示的电路的关系相关的本申请发明的特征点之一。在多层电路基板200，如图3所示，对一个贯通孔分别配置有两个接收滤波器。本申请发明中，特征之一在于在一个贯通孔中配置的多个接收滤波器的频带的间隔离开规定频率以上。具体而言，将各接收滤波器以通过频带的高低大致地分为多个（例如两个）组，在一个贯通孔内配置不同组的接收滤波器即可。作为分组的方法，可以以特定频率（例如1GHz）以上的为高域侧组、以低于特定频率的为低域侧组即可。由此，能够至少隔开组间的频率以上的间隔。本实施方式中，以1GHz作为界限进行分组，将第一接收滤波器130和第二接收滤波器140配置于贯通孔211c中，将第三接收滤波器150和第四接收滤波器160配置于贯通孔211d中。
如上所述，本实施方式的高频电路组件100中，由于第一和第二高频开关120、180、第一～第四接收滤波器130～160埋设于多层电路基板200中，能够实现小型化。这里，所埋设的各电子部件由接地导体402、411夹着，因此，屏蔽效果高，高频特性优异。另外，各电子部件配置于在导电性的芯层210形成的贯通孔211内，换而言之，被导体围绕，因此，能够得到高的屏蔽效果。另外，作为连接第一高频开关120和第一～第四接收滤波器130～160的信号线的电路图案313～316，和作为连接第一～第四接收滤波器130～160和第二高频开关180的信号线的电路图案321～322，在多层电路基板200的内层形成，并且，在与该电路图案313～316、321～322相对的区域中形成有接地导体402，因此，能够将由在电路图案313～316、321～322中流通的电流及其回流电流所形成的电流回路抑制为最小。由此，能够将波形的紊乱和辐射噪声抑制得较小。
另外，采用本实施方式的高频电路组件100，通过由第二高频开关180切换多个频带中的接收信号，由此，能够在RFIC170的共用的接收电路中进行处理，因此，能够实现小型化。
另外，本实施方式的高频电路组件100中，在多层电路基板200上安装有匹配电路110、190、192、194，因此，能够容易地通过该匹配电路的交换、调整等得到所期望的特性。另外，能够减小匹配电路和所埋设的电子部件的距离，因此，能够抑制高频信号的损失。
（第二实施方式）
参照附图说明本发明的第二实施方式的高频电路组件。本实施方式的高频电路组件与第一实施方式的不同点在于多层电路基板的层结构。其它的方面与第一实施方式同样，因此，在这里仅说明不同点。此外，对于与第一实施方式同样的结构使用同一符号。
图7中表示第二实施方式的高频电路组件的剖面图。第一实施方式的多层电路基板200以芯层210为中心在两面分别具有三层的绝缘体层和导体层。另一方面，本实施方式的多层电路基板200以芯层210为中心在两面分别具有四层的绝缘体层和导体层，在这一点与第一实施方式不同。具体而言，如图7所示，多层电路基板200a，在芯层210的上表面侧，交替地层叠有绝缘体层221a、221～223和导体层241a、241～243而形成。另外，在芯层210的下表面侧，交替地层叠有绝缘体层231～234和导体层251～255而形成。这里，导体层241～243的结构与第一实施方式相同。本实施方式形成为在第一实施方式的第一导体层241和芯层210之间设置有导体层241a的结构。在该导体层241a，形成有用于经由通孔导体将所埋设的电子部件和形成于第一导体层241的电路图案等连接的焊垫。另外，在导体层241a，被称为所谓“整面接地”的接地导体421与上述焊垫隔开规定距离整体地形成。该接地导体421经由通孔导体与芯层210和第一导体层241连接。
这里应该留意的第一点在于，该接地导体421在除了必要的焊垫等的形成区域以外的、与所埋设的各电子部件相对的区域中形成。由此，所埋设的各电子部件的屏蔽性提高。另外，应该留意的第二点在于，接地导体421至少形成于与在第一导体层241所形成的各电路图案311、313～324相对的区域。由此，相对在电路图案311、313～324中流通的电流的回流电流，通过接地导体421中的与各电路图案311、313～324相对的位置。由此，电流回路变得最小，因此，能够将波形的紊乱和辐射噪声抑制得较低。
采用本实施方式的高频电路组件，与第一实施方式相比，所埋设的各电子部件的屏蔽性提高。即，在第一实施方式中，虽然在与芯层210相对的第一导体层241形成有接地导体401，但是也形成有电路图案311～324等。另一方面，由于在与芯层210相对的导体层241a没有形成电路图案，因此能够使接地导体421的形成面积增大。其它的作用和效果与第一实施方式相同。
（第三实施方式）
参照附图说明本发明的第三实施方式的高频电路组件。图8中表示高频电路组件的简要电路图。此外，本实施方式中，为了说明的简便，主要仅说明与本发明的要点相关的结构。
本实施方式的高频电路组件500是对应于四个频带的便携电话中使用的高频电路组件。该高频电路组件500对应于一个天线具备一组发送接收类的电路。
如图8所示，高频电路组件500具备：用于实现与天线的匹配的匹配电路510；将天线50的连接目的地按每个频带进行切换的第一高频开关520；为了用共用的天线50进行发送和接收将发送信号和接收信号电分离的第一～第四双工器530、540、550、560；进行高频信号的调制解调处理、频率转换处理等的RFIC（Radio Frequency Integrated Circuit）570；对从RFIC570输出的高频信号进行放大的高频功率放大器580；切换通过高频功率放大器580放大后的发送信号的连接目的地的第三高频开关590。此外，在实际的电路结构中，按每个频带具备发送信号用的带通滤波器、接收信号用的匹配电路等，但为了说明的简便，在本实施方式中省略。
第一高频开关520对第一～第四双工器530～560和经由匹配电路510的一个外部天线50的连接进行切换。第一高频开关520是将FET等的开关元件和控制该开关元件的控制元件收纳于一个封装体中的独立的部件。
各双工器530～560分别具备发送滤波器532、542、552、562和接收滤波器534、544、554、564。各发送滤波器532、542、552、562和各接收滤波器534、544、554、564包括声波滤波器等的独立部件。作为弹性波滤波器，例如，可以列举表面声波（SAW：Surface AcousticWave）滤波器、体声波（BAW：Bulk Acoustic Wave）滤波器等。本实施方式中作为发送滤波器532、542、552、562使用不平衡输出型的SAW滤波器，作为接收滤波器534、544、554、564使用平衡输出型的SAW滤波器。发送滤波器532、542、552、562的输入端子与第三高频开关590的选择端子连接。接收滤波器534、544、554、564的平衡输出端子，根据需要经由匹配电路（省略图示）与RFIC570的接收端口连接。
高频功率放大器580封装于一个功率放大器IC585中。高频功率放大器580的输出端子与第三高频开关590的共用端子连接，输入端子与RFIC570的发送端口连接。RFIC570进行高频信号的调制解调处理、频率转换处理等的发送处理和接收处理。
第三高频开关590用于使基于RFIC570的发送处理和基于高频功率放大器580的放大处理在多个频带共用。第三高频开关590的选择端子与各发送滤波器532、542、552、562的输入端子连接，共用端子与高频功率放大器580的输出端子连接。第三高频开关590是将FET等的开关元件和控制该开关元件的控制元件收纳于一个封装体的独立的部件。
如上所述，本实施方式的高频电路组件500对应于四个频带，各双工器530～560进行滤波，仅使规定频带的高频信号通过。
具体而言，第一双工器530对应于2100MHz带的W-CDMA（Wideband Code DivisionMultiple Access）或LTE（Long Term Evolution）。因此，第一发送滤波器532为1920～1980MHz的带通滤波器，第一接收滤波器534为2110～2170MHz的带通滤波器。
第二双工器540对应于900MHz带的W-CDMA或LTE或GSM（Global System forMobile Communications）。因此，第二发送滤波器542为880～915MHz的带通滤波器，第二接收滤波器544为925～960MHz的带通滤波器。
第三双工器550对应于1900MHz带的W-CDMA或LTE或GSM。因此，第三发送滤波器552为1850～1910MHz的带通滤波器，第三接收滤波器554为1930～1990MHz的带通滤波器。
第四双工器560对应于850MHz带的W-CDMA或LTE或GSM。因此，第四发送滤波器562为824～849MHz的带通滤波器，第四接收滤波器564为869～894MHz的带通滤波器。
接着，参照图9至图13说明高频电路组件500的结构。图9是高频电路组件的剖面图，图10至图13是说明高频电路组件的主要部分的多层电路基板的图案图。此外，图9是图10中A线从箭头方向看的剖面图。
高频电路组件500如图9所示，在多层电路基板600的上表面，表面安装有构成匹配电路510的电感器、电容器等电子部件111；构成各双工器530～560的第一～第四接收滤波器534、544、554、564；和功率放大器IC585、RFIC570。另一方面，第一高频开关520；构成各双工器530～560的第一～第四发送滤波器532、542、552、562；和第三高频开关590被埋设于多层电路基板600内。这里，第一发送滤波器532被埋设于与将对应的第一接收滤波器534在多层电路基板600的厚度方向上投影的区域的一部分或全部重叠的位置。其它的发送滤波器542、552、562也同样。
多层电路基板600是绝缘体层和导体层交替层叠构成的多层基板。如图9所示，多层电路基板600具备：导电性良好且比较厚的金属制的作为导体层的芯层610；形成于该芯层610的一个主面（上表面）的多个（本实施方式中为3个）绝缘体层621～623和导体层641～643；在芯层610的另一个主面（下表面）形成的多个（本实施方式中为3个）的绝缘体层631～633和导体层651～653。绝缘体层621～623、631～633和导体层641～643、651～653在芯层610的两个主面通过积层施工方法形成。此外，导体层643和653相当于多层电路基板600的表层。导体层643相当于高频电路组件500的部件安装面，形成有传输高频信号的电路图案、用于安装外装部件的焊垫、检查用的焊盘等。导体层653相当于将高频电路组件安装于母电路基板的底面，形成有端子电极和接地电极等。在该端子电极包括用于与天线连接的天线用端子电极661，该天线用端子电极661经由通孔662与安装于多层电路基板600的表面的匹配电路510连接。
在芯层610形成有电子部件收纳用的贯通孔611。在该贯通孔611中，配置有第一和第三高频开关520、590和第一～第四发送滤波器534、544、554、564等的电子部件。因此，优选芯层610的厚度大于内置的电子部件的高度并且弯曲强度大。另外，芯层610由导电性材料构成，被赋予电基准电位（接地）。因此，能够将芯层610解释为多层电路基板600的导体层之一。本实施方式中，由金属板、更详细而言由铜制或者铜合金制的金属板形成芯层610。在贯通孔611内的与收纳部件之间的间隙填充有树脂等的绝缘体。
接着，说明多层电路基板600中的各电子部件的安装结构。从图10到图13依次是从多层电路基板600的部件安装面侧（图9的纸面上侧）看多层电路基板600的芯层610、导体层641～643的图。此外，图10～图13中用虚线表示在多层电路基板600所埋设的各电子部件的位置。此外，图12和图13中用一点划线表示在多层电路基板600的表层所安装的电子部件的位置。
如图10所示，第一和第三高频开关520、590和第一～第四发送滤波器534、544、554、564配置于在多层电路基板600的芯层610形成的贯通孔611内。这里，第一和第三高频开关520、590分别独立地配置于贯通孔611a、611b中。另一方面，第一和第二发送滤波器534、544配置于共用的贯通孔611c内。同样地，第三和第四发送滤波器554、564配置于共用的贯通孔611d内。第一和第三高频开关520、590和第一～第四发送滤波器534、544、554、564的各端子形成于多层电路基板600的与部件安装面侧相对的主面。另外，在芯层610形成有从匹配电路510向天线用端子电极661连接的通孔662。
如图11所示，在第一导体层641，形成有构成分别经由通孔导体与各电子部件连接的信号线的电路图案。具体而言，在第一导体层641，形成有与作为第一高频开关520的输入输出端子的天线端子连接的电路图案711、与第一高频开关520的电源端子连接的电路图案712、连接作为第一高频开关520的输入输出端子的电路端子和第一～第四发送滤波器534、544、554、564的输出端子的电路图案713～716。并且，在第一导体层641，形成有连接第一～第四发送滤波器534、544、554、564的输入端子与第三高频开关590的选择端子的电路图案717～720。并且，在第一导体层641形成有：用于将第三高频开关590的共用端子与功率放大器IC585连接的电路图案721；与第三高频开关590的电源端子连接的电路图案722；和通孔662。另外，在第一导体层641，称为“整面接地”的接地导体801与上述电路图案711～722和通孔662隔开规定距离整体地形成。该接地导体801经由通孔导体与芯层610连接，并且，经由通孔导体与第一和第三高频开关520、590的接地端子、第一～第四发送滤波器534、544、554、564的接地端子连接。此外，为了说明的简便，本实施方式中省略了与第一和第三高频开关520、590的控制端子连接的电路图案。
如图12所示，在第二导体层642形成有：经由通孔导体与形成于第一导体层641的电路图案713～716的端部连接的焊垫731～734；经由通孔导体与形成于第一导体层641的电路图案722的端部连接的焊垫735；经由通孔导体与形成于第一导体层641的电路图案711的端部连接的焊垫736；和通孔262。另外，在第二导体层642，被称为“整面接地”的接地导体802与上述焊垫731～736和通孔662隔开规定距离整体地形成。该接地导体802经由通孔导体与第一导体层641的接地导体801连接。这里，应该留意的第一点在于，该接地导体602在除了必要的电路图案和焊垫的形成区域以外的、与所埋设的各电子部件相对的区域中形成。由此，所埋设的各电子部件的屏蔽性提高。另外，应该留意的第二点在于，接地导体802至少在与形成于第一导体层641的各电路图案711、713～721相对的区域中形成。由此，相对在电路图案711、713～721中流通的电流的回流电流，在接地导体802的与各电路图案711、713～721相对的位置通过。由此，电路回路变得最小，因此，能够将波形的紊乱和辐射噪声抑制得较小。
如图13所示，在第三导体层643、即多层电路基板600的表层形成有：经由通孔导体与第二导体层642的焊垫731～734连接并且与第一～第四接收滤波器532、542、552、562的不平衡输入端子连接的焊垫741～744；连接第一～第四接收滤波器532、542、552、562的平衡输出端子和RFIC570的接收端口的电路图案745～752；经由通孔导体与第二导体层642的焊垫735连接并且与功率放大器IC585的输出端子连接的电路图案753。并且，在第三导体层643形成有：经由通孔导体与形成于第二导体层642的焊垫736连接并且与构成匹配电路510的电子部件511的一方的端子连接的焊垫754；和连接电子部件511的另一方的端子与通孔662的电路图案755。此外，从第一接收滤波器532的平衡输出端子延伸的一对电路图案745、746中相邻的第二接收滤波器542侧的电路图案746与从第二接收滤波器542的平衡输出端子延伸的一对电路图案747、748中第一接收滤波器532侧的电路图案747的间隔形成为，比从第一接收滤波器532的平衡输出端子延伸的一对电路图案745和746的间隔、以及从第二接收滤波器542的平衡输出端子延伸的一对电路图案747和748的间隔宽。由此能够使频带间的信号的干涉降低。在其它接收滤波器之间也同样。
另外，如图9所示，在作为与所埋设的各电子部件相对的导体层的、形成于与上述导体层641相反侧的导体层651，形成有称为所谓“整面接地”的接地导体811。该接地导体811经由通孔导体与芯层610连接。这里，应该留意的点在于，该接地导体811在除了必要的电路图案和焊垫的形成区域以外的、与所埋设的各电子部件相对的区域中形成。由此，所埋设的各电子部件成为由形成于导体层641的接地导体801、导电性芯层610、形成于导体层851的接地导体811围绕的结构。因此，所埋设的各电子部件的屏蔽性高。
采用本实施方式的高频电路组件500，由于第一和第三高频开关520、590和第一～第四发送滤波器532、542、552、562埋设于多层电路基板600，因此能够实现小型化。这里，所埋设的各电子部件由接地导体802、811夹着，因此屏蔽效果高，高频特性良好。另外，由于各电子部件配置于在导电性的芯层610形成的贯通孔611内，换言之，被导体围绕，因此，能够得到高的屏蔽效果。另外，本实施方式中，作为连接第一高频开关520和第一～第四发送滤波器532、542、552、562的信号线的电路图案713～716，以及作为连接第一～第四发送滤波器532、542、552、562和第三高频开关590的信号线的电路图案717～720形成于多层电路基板600的内层。并且，在与该电路图案713～720相对的区域形成有接地导体802，因此，能够将由在电路图案713～720中流通的电流及其回流电流所形成的电流回路抑制为最小。由此，能够将波形的紊乱和辐射噪声抑制降低。
另外，本实施方式的高频电路组件500中，由于在形成于多层电路基板600的表面的电路图案745～752和形成于第一导体层641的电路图案713～720之间设置有接地导体802，因此，能够防止信号的干扰。
另外，采用本实施方式的高频电路组件500，能够使用共用的高频放大器580对多个频带用的发送信号进行放大，因此能够实现小型化。
另外，本实施方式的高频电路组件500中，由于匹配电路510安装在多层电路基板600上，因此能够通过该匹配电路的更换、调整等容易地得到所期望的特性。另外，由于能够减小匹配电路与所埋设的电子部件的距离，因此，能够抑制高频信号的损失。
此外，本实施方式的高频电路组件作为第一实施方式的高频电路组件的变形例进行例示，但也能够对第二实施方式的高频电路组件应用同样的变形。
（第四实施方式）
参照附图说明本发明的第四实施方式的高频电路组件。本实施方式的高频电路组件与第一实施方式的不同点在于多层电路基板的层结构。其它的方面与第一实施方式同样，因此，在这里仅说明不同点。此外，对于与第一实施方式相同的结构使用同一符号。
图14是第四实施方式的高频电路组件的剖面图，图15是第四实施方式的高频电路组件的芯层的俯视图。第一实施方式的多层电路基板200b中，作为芯层210的材质使用具有导电性的材料。另一方面，本实施方式的多层电路基板200b，作为芯层210使用绝缘体。具体而言，芯层210例如可以列举环氧树脂、聚酰亚胺等绝缘性的树脂、或者在玻璃纤维等中含浸有环氧树脂的玻璃环氧树脂等。但不限于此，只要是电路基板用的绝缘材料即可。由于这样的不同点，本实施方式的多层电路基板200b不具有连接接地导体401和411与芯层210的通孔导体。
另外，本实施方式的多层电路基板200b如图14和图15所示，在形成于芯层210的贯通孔211的周围形成有多个通孔导体271。该通孔导体271连接接地导体411和接地导体411。即，形成为配置于贯通孔211内的电子部件的侧面由接地导体401、411和通孔导体271围绕的结构。因此，所埋设的各电子部件的屏蔽性提高。
此外，本实施方式的高频电路组件作为第一实施方式的高频电路组件的变形例进行例示，但也能够对第二和第三实施方式的高频电路组件应用同样的变形。适用于第二实施方式时，通孔导体271连接接地导体421和接地导体411即可。
以上说明了本发明的一个实施方式，但是本发明不限定于此。例如，上述各实施方式中，在电路基板200、600的上表面各种部件以被安装的状态露出，但是，也可以以覆盖电路基板200、600的上表面的整个面或者一部分的方式安装有外壳或者以树脂等封装。
另外，上述各实施方式中说明的频带仅仅是作为一例进行例示，对于其他的频带也能够实施本发明。另外，上述实施方式中，作为分波器（天线共用器）的例子列举了双工器，但对于三工器（triplexer）等具有三个以上的通过频带的分波器，也能够实施本发明。
符号说明
10、50…天线、100、500…高频电路组件、110、510…匹配电路、120、520…第一高频开关、130～160…接收用滤波器、530～560…双工器、532、542、552、562…发送用滤波器、534、544、554、564…接收用滤波器、170、570…RFIC、180…第二高频开关、580…高频功率放大器、585…功率放大器IC、590…第三高频开关、200、600…多层电路基板、210、610…芯层、211、611…贯通孔、401、402、411、421、801、802、811…接地导体。

Claims (14)

1.一种高频电路组件，其具备：交替层叠绝缘体层和导体层而形成的多层电路基板；对高频发送信号进行滤波的发送用滤波器；对高频接收信号进行滤波的接收用滤波器；和对天线与发送用滤波器和接收用滤波器的连接进行切换的第一高频开关，该高频电路组件的特征在于：
多层电路基板包括厚度比其它导体层的厚度厚的芯层，
所述芯层由导电性材料构成并且被赋予接地电位，
发送用滤波器和接收用滤波器的任一方或双方、和第一高频开关分别被埋设于在芯层中形成的贯通孔或凹部内，
在位于多层电路基板的内层且位于第一高频开关和所埋设的滤波器的一方的主面侧的第一导体层中，至少与第一高频开关和所埋设的滤波器相对的区域中形成有第一接地导体，并且，在位于另一方的主面侧的第二导体层中，至少与第一高频开关和所埋设的滤波器相对的区域中形成有第二接地导体。
2.如权利要求1所述的高频电路组件，其特征在于：
在与所述第一导体层隔着绝缘体层相邻的第三导体层中，形成有连接第一高频开关和所埋设的滤波器的信号线，
所述第一接地导体至少形成在与信号线相对的区域中。
3.如权利要求1所述的高频电路组件，其特征在于：
在多层电路基板的第一主面安装有插设在天线和第一高频开关之间的第一匹配电路，在与第一主面相反侧的第二主面形成有高频电路组件的端子电极，并且，第一高频开关的输入输出端子形成于多层电路基板的第一主面侧。
4.如权利要求2所述的高频电路组件，其特征在于：
在多层电路基板的第一主面安装有插设在天线和第一高频开关之间的第一匹配电路，在与第一主面相反侧的第二主面形成有高频电路组件的端子电极，并且，第一高频开关的输入输出端子形成于多层电路基板的第一主面侧。
5.如权利要求1～4中任一项所述的高频电路组件，其特征在于：
至少是接收用滤波器埋设在多层电路基板内，
在多层电路基板的第一主面安装有进行接收用滤波器和处理接收信号的高频IC的匹配的第二匹配电路，在与第一主面相反侧的第二主面形成有高频电路组件的端子电极，并且，所埋设的接收用滤波器的输入输出端子形成于多层电路基板的第一主面侧。
6.如权利要求1～4中任一项所述的高频电路组件，其特征在于：
频带相互不同的多个接收用滤波器至少埋设在多层电路基板中，并且，所述高频电路组件具备：对通过各接收用滤波器进行滤波后得到的接收信号加以处理的高频IC；和切换与该高频IC的共用接收端子连接的接收用滤波器的第二高频开关，
该第二高频开关埋设于多层电路基板内，并且，连接该第二高频开关和接收用滤波器的信号线在多层电路基板的内层中形成在与第一接地导体相对的位置。
7.如权利要求1～4中任一项所述的高频电路组件，其特征在于：
频带相互不同的多个发送用滤波器至少埋设在多层电路基板中，并且，所述高频电路组件具备：放大发送信号的放大器；和切换从放大器连接到输出端子的发送用滤波器的第三高频开关，
该第三高频开关埋设于多层电路基板内，并且，连接第三高频开关和发送用滤波器的信号线形成在多层电路基板的内层。
8.如权利要求5所述的高频电路组件，其特征在于：
频带相互不同的多个发送用滤波器至少埋设在多层电路基板中，并且，所述高频电路组件具备：放大发送信号的放大器；和切换从放大器连接到输出端子的发送用滤波器的第三高频开关，
该第三高频开关埋设于多层电路基板内，并且，连接第三高频开关和发送用滤波器的信号线形成在多层电路基板的内层。
9.如权利要求6所述的高频电路组件，其特征在于：
频带相互不同的多个发送用滤波器至少埋设在多层电路基板中，并且，所述高频电路组件具备：放大发送信号的放大器；和切换从放大器连接到输出端子的发送用滤波器的第三高频开关，
该第三高频开关埋设于多层电路基板内，并且，连接第三高频开关和发送用滤波器的信号线形成在多层电路基板的内层。
10.如权利要求7所述的高频电路组件，其特征在于：
在多层电路基板的第一主面安装有与所埋设的发送用滤波器对应的频带的接收用滤波器，并且，将该接收用滤波器在多层电路基板的厚度方向上投影的区域的一部分或全部与所述发送用滤波器重叠。
11.如权利要求7所述的高频电路组件，其特征在于：
在多层电路基板的第一主面安装有：与所埋设的发送用滤波器对应的频带的接收用滤波器；和处理接收信号的高频IC，连接高频IC和接收用滤波器的信号线形成在多层电路基板的第一主面。
12.如权利要求10所述的高频电路组件，其特征在于：
在设置于传输发送信号的信号线与传输接收信号的信号线之间的导体层形成有接地导体。
13.如权利要求11所述的高频电路组件，其特征在于：
在设置于传输发送信号的信号线与传输接收信号的信号线之间的导体层形成有接地导体。
14.如权利要求1所述的高频电路组件，其特征在于：
在一个贯通孔或凹部中配置有多个接收用滤波器。
CN201410005763.5A 2013-04-11 2014-01-06 高频电路组件 Expired - Fee Related CN104105342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013082835A JP5677499B2 (ja) 2013-04-11 2013-04-11 高周波回路モジュール
JP2013-082835 2013-04-11

Publications (2)

Publication Number Publication Date
CN104105342A CN104105342A (zh) 2014-10-15
CN104105342B true CN104105342B (zh) 2017-06-16

Family

ID=51673029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410005763.5A Expired - Fee Related CN104105342B (zh) 2013-04-11 2014-01-06 高频电路组件

Country Status (3)

Country Link
US (1) US9866265B2 (zh)
JP (1) JP5677499B2 (zh)
CN (1) CN104105342B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9843342B2 (en) 2014-08-12 2017-12-12 Qorvo Us, Inc. Tunable RF transmit/receive multiplexer
US10312960B2 (en) * 2014-08-12 2019-06-04 Qorvo Us, Inc. Switchable RF transmit/receive multiplexer
US9780866B2 (en) 2014-08-12 2017-10-03 Qorvo Us, Inc. Configurable RF transmit/receive multiplexer
US9960802B2 (en) * 2014-10-27 2018-05-01 Skyworks Solutions, Inc. Devices and methods related to interfaces for radio-frequency modules
WO2016133028A1 (ja) * 2015-02-20 2016-08-25 株式会社村田製作所 高周波フィルタ、高周波フロントエンド回路、通信機器、および、高周波フィルタの設計方法
KR20160145408A (ko) 2015-06-10 2016-12-20 삼성전자주식회사 방송수신장치 및 그에 포함되는 다층 인쇄회로기판
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
JP6443263B2 (ja) * 2015-08-10 2018-12-26 株式会社村田製作所 高周波モジュール
JP6451605B2 (ja) * 2015-11-18 2019-01-16 株式会社村田製作所 高周波モジュール及び通信装置
CN105680899B (zh) * 2016-03-09 2018-08-24 宁波萨瑞通讯有限公司 频段兼容的实现系统及方法
JP6575677B2 (ja) * 2016-03-31 2019-09-18 株式会社村田製作所 フロントエンド回路、および、高周波モジュール
WO2018123913A1 (ja) 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール、送受信モジュールおよび通信装置
WO2018123698A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュールおよび通信装置
WO2018168500A1 (ja) * 2017-03-15 2018-09-20 株式会社村田製作所 高周波モジュール及び通信装置
WO2018180647A1 (ja) * 2017-03-31 2018-10-04 株式会社村田製作所 フィルタ装置、高周波モジュール、および通信装置
WO2019008913A1 (ja) * 2017-07-06 2019-01-10 株式会社村田製作所 アンテナモジュール
JP6937830B2 (ja) * 2017-07-11 2021-09-22 三菱電機株式会社 レーダ装置
CN111052509B (zh) * 2017-08-30 2022-03-29 株式会社村田制作所 天线模块
CN111164899B (zh) 2017-09-29 2022-05-10 株式会社村田制作所 高频电路以及通信装置
JP7032441B2 (ja) * 2017-12-28 2022-03-08 株式会社村田製作所 フィルタモジュール
WO2019167416A1 (ja) * 2018-03-01 2019-09-06 株式会社村田製作所 高周波モジュール及び通信装置
CN111919391B (zh) * 2018-03-29 2022-04-29 株式会社村田制作所 高频前端电路
JP6915745B2 (ja) * 2018-03-30 2021-08-04 株式会社村田製作所 アンテナモジュールおよびそれを搭載した通信装置
CN108807350A (zh) * 2018-08-10 2018-11-13 付伟 放大器芯片电极外设的多腔室封装结构及其制作方法
CN109087909A (zh) * 2018-08-10 2018-12-25 付伟 具有金属柱的多腔室封装结构及其制作方法
CN109087912A (zh) * 2018-08-10 2018-12-25 付伟 带有腔室的多芯片封装结构及其制作方法
CN108766955A (zh) * 2018-08-10 2018-11-06 付伟 Rf开关芯片电极外设的多腔室封装结构及其制作方法
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
WO2020262028A1 (ja) * 2019-06-25 2020-12-30 株式会社村田製作所 高周波モジュール及び通信装置
DE112020003286T5 (de) * 2019-07-09 2022-04-21 Murata Manufacturing Co., Ltd. Hochfrequenzmodul und Kommunikationsgerät
CN114365350A (zh) * 2019-08-27 2022-04-15 株式会社村田制作所 天线模块和搭载有该天线模块的通信装置以及电路基板
WO2021039226A1 (ja) * 2019-08-28 2021-03-04 株式会社村田製作所 高周波モジュール及び通信装置
US10849220B1 (en) * 2020-01-23 2020-11-24 Super Micro Computer, Inc. Setting the impedance of signal traces of a circuit board using a reference trace
US11297713B2 (en) 2020-01-23 2022-04-05 Super Micro Computer, Inc. Reference metal layer for setting the impedance of metal contacts of a connector
JP2022083835A (ja) * 2020-11-25 2022-06-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2023149119A1 (ja) * 2022-02-01 2023-08-10 株式会社村田製作所 高周波回路および通信装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300006A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 高周波部品及びアンテナ共用器
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP2003115782A (ja) * 2001-07-27 2003-04-18 Matsushita Electric Ind Co Ltd アンテナ共用器、及び通信装置
JP4134005B2 (ja) * 2004-11-15 2008-08-13 Ｔｄｋ株式会社 高周波モジュール
KR100845491B1 (ko) 2004-11-25 2008-07-10 가부시키가이샤 무라타 세이사쿠쇼 고주파 스위치 모듈
JP4423210B2 (ja) * 2005-01-21 2010-03-03 京セラ株式会社 高周波モジュール及びそれを用いた通信機器
US7755457B2 (en) * 2006-02-07 2010-07-13 Harris Corporation Stacked stripline circuits
JP2008010995A (ja) * 2006-06-28 2008-01-17 Ngk Spark Plug Co Ltd アンテナスイッチモジュール
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
CN102138285B (zh) 2008-09-01 2014-11-19 株式会社村田制作所 高频开关模块
JP5071465B2 (ja) 2009-11-11 2012-11-14 株式会社村田製作所 高周波モジュール
JP4709316B2 (ja) * 2010-03-17 2011-06-22 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
WO2012070540A1 (ja) * 2010-11-24 2012-05-31 日立金属株式会社 電子部品

Also Published As

Publication number Publication date
CN104105342A (zh) 2014-10-15
JP5677499B2 (ja) 2015-02-25
US20140308906A1 (en) 2014-10-16
JP2014207517A (ja) 2014-10-30
US9866265B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
CN104105342B (zh) 高频电路组件
CN103635021B (zh) 高频电路模块
US9917615B2 (en) Radio-frequency module
US9912370B2 (en) High-frequency module and communication device
CN103635020B (zh) 高频电路模块
CN103813635B (zh) 高频电路模块
US8222969B2 (en) Duplexer module
KR101622452B1 (ko) 모듈 기판 및 모듈
US11043983B2 (en) Radio frequency module and communication device including the same
US8805299B2 (en) High-frequency module
US9484608B2 (en) Switch module
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
JP6721114B2 (ja) 高周波モジュール
CN104081676B (zh) 通信装置
US11418158B2 (en) Radio-frequency module and communication device
US20110300820A1 (en) High-frequency module
US20140206299A1 (en) High-frequency module
JP6681845B2 (ja) スイッチ回路および高周波モジュール
CN103490793A (zh) 高频电路模块
JP2010010765A (ja) 移動通信端末用電子回路モジュール及びこれを備えた移動通信端末用回路
JP5618003B2 (ja) 回路モジュール
CN104602366B (zh) 通信模块
US20170301561A1 (en) High-frequency module
JP2006211144A (ja) 高周波モジュール及び無線通信機器
US20230253999A1 (en) High-frequency module and communication device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170616

Termination date: 20200106