WO2012109851A1 - 一种交织和解交织的方法、交织器和解交织器 - Google Patents

一种交织和解交织的方法、交织器和解交织器 Download PDF

Info

Publication number
WO2012109851A1
WO2012109851A1 PCT/CN2011/077771 CN2011077771W WO2012109851A1 WO 2012109851 A1 WO2012109851 A1 WO 2012109851A1 CN 2011077771 W CN2011077771 W CN 2011077771W WO 2012109851 A1 WO2012109851 A1 WO 2012109851A1
Authority
WO
WIPO (PCT)
Prior art keywords
storage unit
data
frame
address
space indicated
Prior art date
Application number
PCT/CN2011/077771
Other languages
English (en)
French (fr)
Inventor
斯陀亚呢维齐⋅尼伯伊萨
赵羽
李扬
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to EP11858922.5A priority Critical patent/EP2688211A4/en
Priority to PCT/CN2011/077771 priority patent/WO2012109851A1/zh
Priority to CN201180001704.5A priority patent/CN102318249B/zh
Publication of WO2012109851A1 publication Critical patent/WO2012109851A1/zh
Priority to US13/891,926 priority patent/US9916240B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes

Definitions

  • the present invention relates to the field of communications, and more particularly to a method of interleaving and deinterleaving, an interleaver and a deinterleaver.
  • FEC Forward Error Correction
  • 2E-2 indicating that the transmission 2 X 10 2 bits has a maximum of 1 bit error
  • the error rate can be maintained after FEC error correction. Below 1E-15.
  • the industry usually adopts a channel interleaving scheme, that is, "breaks up" consecutive burst errors into different FEC codewords, so that the burst error amount of each codeword is smaller than the FEC correction burst.
  • the ability to send an error code is as follows: The FEC-encoded data is interleaved at the originating end, and the interleaved processed data is subjected to channel de-interleaving at the receiving end, and then de-interleaved. The data is being FEC decoded.
  • FIG. 1A is a schematic diagram of a block interleaving scheme, and the block interleaving adopts a “traveling list” manner, that is, a memory stream is buffered in a memory order, and an information stream is outputted in a column direction.
  • FIG. 1B is a schematic diagram of a bit interleaving scheme, and bit interleaving interleaving specifically mixes two channels of information by means of bit interleaving.
  • Fig. 1C is a schematic diagram of a spiral interleaving scheme.
  • the spiral interleaving adopts a method of "traveling the twill", that is, the memory buffers the information flow in the order of the behavior, and outputs the information flow in the twill direction.
  • the present invention provides a method of interleaving and deinterleaving, an interleaver and a deinterleaver.
  • An aspect of the present invention provides an interleaving method, including:
  • N x M frame data Receiving N x M frame data, sequentially storing the N x M frame data in a storage space indicated by N x M addresses of the first storage unit, wherein the storage space indicated by each address can Store one frame of data, N and M are both natural numbers greater than one;
  • the data stored in the space indicated by the addresses of the second storage unit is outputted frame by frame in the order of addresses.
  • a deinterleaving method including:
  • Receiving frame data sequentially storing the frame data in a frame to a storage space indicated by Nx addresses of the third storage unit, wherein each storage space indicated by the address can store one Frame data, N and M are both natural numbers greater than one;
  • the NXM frame data stored in the fourth storage unit is output in units of frames in the order of addresses.
  • a still further aspect of the present invention provides an interleaver, including: a first storage unit, a second storage unit, and an interleaver; the first storage unit and the second storage unit both have storage indicated by NM addresses Space, the storage space indicated by each address can store one frame of data, N and M are both natural numbers greater than 1.
  • the first storage unit is configured to receive N x M frame data, and store the N x M frame data sequentially into a storage space indicated by NM addresses in units of frames;
  • the second storage unit is configured to output data stored in a space indicated by N x M addresses frame by frame according to an address sequence.
  • a further aspect of the present invention provides a deinterleaver, including: a third storage unit, a fourth storage unit, and a deinterleaver; the third storage unit and the fourth storage unit each have an address address
  • the indicated storage space, the storage space indicated by each address can store one frame of data, and both ⁇ and ⁇ are natural numbers greater than one;
  • the third storage unit is configured to receive N x ⁇ frame data, and sequentially store the N x M frame data in a frame to a storage space indicated by N X M addresses of the third storage unit;
  • the fourth storage unit is configured to output the stored N x M frame data in units of frames according to an address sequence.
  • the interleaving and de-interleaving scheme provided by the embodiment of the present invention can implement interleaving or de-interleaving by changing the original sequence between data frames by transferring data frames, so the implementation complexity is low, and the convolutional code is combined.
  • the feature to transfer the data frame can obtain better effect of correcting the burst error, and its ability to correct the burst error increases linearly with the increase of the interleaving depth.
  • 1A is a schematic diagram of a block interleaving scheme in the prior art
  • 1B is a schematic diagram of a bit interleaving scheme in the prior art
  • 1C is a schematic diagram of a prior art spiral interleaving scheme
  • FIG. 2A is a schematic flowchart of an interleaving method according to an embodiment of the present invention.
  • 2B is a schematic diagram of data dumping in an interleaving method according to an embodiment of the present invention.
  • 3A is a schematic flowchart of a deinterleaving method according to an embodiment of the present invention.
  • FIG. 3B is a schematic diagram of data dumping in a deinterleaving method according to an embodiment of the present invention.
  • FIG. 4A is a schematic diagram of a first structure of an interleaver according to an embodiment of the present invention.
  • 4B is a schematic diagram of a second structure of an interleaver according to an embodiment of the present invention.
  • FIG. 5 is a schematic diagram of a first structure of a deinterleaver according to an embodiment of the present invention.
  • FIG. 5B is a schematic diagram of a second structure of a deinterleaver according to an embodiment of the present invention. detailed description
  • An embodiment of the present invention provides an interleaving method, and the process thereof is as shown in FIG. 2A, and includes:
  • Step S1 l receiving N x M frame data, sequentially storing the N x M frame data in a frame to a storage space indicated by N x M addresses of the first storage unit, where each address indicates The storage space can store one frame of data, and N and M are natural numbers greater than one.
  • N x M is the interleaving depth
  • the specific values of N and M are not limited in the present invention.
  • the size of the storage space indicated by each address in the first storage unit and the second storage unit can match at least the size of one frame of data, that is, if one frame of data has L bits,
  • the size of the storage space indicated by each address is at least L bits, and the sizes of the first storage unit and the second storage unit are at least ⁇ X ⁇ XL bits.
  • Step S13 outputting the data stored in the space indicated by the Nx M addresses of the second storage unit frame by frame according to the address order.
  • the data outputted frame by frame from the second storage unit is the interleaved data.
  • the N M frame data received in step S11 is specifically data after the N M frame is encoded by the packet convolutional code.
  • the packet convolutional code coding is a type of FEC coding, which is a prior art and will not be described here.
  • the interleaving method provided by the embodiment of the present invention is further described in conjunction with the schematic diagram of the data dumping process shown in FIG. 2B.
  • the first storage unit and the second storage unit each include a storage space indicated by N X M addresses, and the storage space indicated by each address can store at least one frame of data.
  • the N X M frame data is sequentially stored in the storage space indicated by the N X M addresses of the first storage unit, and each frame of data is stored in the storage space indicated by one address.
  • the data stored in the N X M addresses in the first storage unit are sequentially identified as frame 1, frame 2 frame N*M.
  • the second storage unit After the ⁇ X ⁇ frame data stored in the first storage unit is transferred to the second storage unit, the second storage unit outputs the stored ⁇ X ⁇ frame data frame by frame in units of frames.
  • the data output by the second storage unit is the data subjected to the interleaving process.
  • the interleaving method provided by the embodiment of the present invention can realize interleaving by changing the original sequence between data frames by transferring the data frame, so the implementation complexity is extremely low, and the data is dumped by combining the characteristics of the convolutional code. Frames can achieve better correction of burst errors, and their ability to correct burst errors increases linearly with increasing interleaving depth.
  • the embodiment of the present invention further provides a method for deinterleaving. The process is as shown in FIG. 3A.
  • the process includes: Step S21: Receive N x M frame data, and sequentially store the ⁇ ⁇ M frame data in a frame to a third.
  • N x M is the interleaving depth
  • the specific values of N and M are not limited in the present invention.
  • Step S22 transferring data stored in the storage space indicated by the (BXN + A) addresses of the third storage unit to the ((A-1) M+B+1)th of the fourth storage unit.
  • the size of the storage space indicated by each address in the third storage unit and the fourth storage unit can match at least the size of one frame of data, that is, if one frame of data has L bits,
  • the size of the storage space indicated by each address is at least L bits, and the size of the third storage unit and the fourth storage unit are at least NXMXL bits.
  • Step S23 outputting the N X M frame data stored in the fourth storage unit in units of frames in the order of addresses.
  • the deinterleaving method provided by the embodiment of the present invention may further include: performing packet convolutional code decoding on the data read from the fourth storage unit.
  • the packet convolutional code decoding is a type of FEC decoding, which is a prior art and will not be described here.
  • the performing packet convolutional code decoding on the data read from the fourth storage unit specifically includes: from the Ath address to the AM address of the fourth storage unit
  • the data read in the indicated space is used as a set of data, and the complete convolutional code is decoded and outputted for the set of data.
  • a frame data For example, the M frame data stored in the storage space indicated by the first address to the Mth address in the fourth storage unit is taken as a group, and the complete convolutional code is decoded for the set of data, and the first frame is output.
  • the third storage unit and the fourth storage unit each include a storage space indicated by N X M addresses, and the storage space indicated by each address can store at least one frame of data.
  • the N x M frame data from the channel is sequentially stored in the storage space indicated by the N x M addresses of the third storage unit, and each frame of data is stored in the storage space indicated by one address.
  • the data stored in the N X M addresses in the third storage unit are sequentially identified as frame 1, frame 2 frame N*M.
  • B 0, dump the frame (0 XN + A) stored in the storage space indicated by the address (0 x N + A) in the third storage unit to the address in the second storage unit ((A -1) x M + 0 + 1)
  • the indicated storage space ie:
  • the frame 1 stored in the storage space indicated by the address 1 in the third storage unit is transferred to the storage space indicated by the address 1 of the fourth storage unit;
  • A needs to take every value from 1 to N (including 1 and N).
  • the specific value of A is substituted into the above expression representing the address, and the specific process of each frame transfer can be clarified, which is no longer - enumerated.
  • B 2, dump the frame (2 XN + A) stored in the storage space indicated by the address (2 x N + A) in the third storage unit to the address in the fourth storage unit ((A -1) XM + 2 + 1) Indicates the storage space.
  • A needs to take every value from 1 to N (including 1 and N).
  • the specific value of A is substituted into the above expression representing the address, and the specific process of transferring each frame is clarified.
  • (M), B M-1, transfer the frame ((M-1) XN + A) stored in the storage space indicated by the address ((Ml) x N + A) in the third storage unit to the fourth The storage space indicated by the address ((A-1) M + M-1 + 1) in the storage unit.
  • A needs to take every value from 1 to N (including 1 and N).
  • the fourth storage unit After the N x M frame data stored in the third storage unit is transferred to the fourth storage unit, the fourth storage unit outputs its stored N X M frame data frame by frame in units of frames.
  • the data output by the fourth storage unit is the data subjected to deinterleaving.
  • an embodiment of the present invention can implement de-interleaving by simply changing the original sequence between data frames by dumping data frames, so that the implementation complexity is extremely low, and the characteristics of the convolutional code are combined. By storing the data frame, a better effect of correcting the burst error can be obtained, and its ability to correct the burst error linearly increases as the interleaving depth increases.
  • an embodiment of the present invention further provides an interleaver, which is configured as shown in FIG. 4A, and includes: a first storage unit 41, an interleaver 42 and a second storage unit 43.
  • the first storage unit 41 and the second storage unit 43 each include a storage space indicated by N x M addresses, and the storage space indicated by each address can store one frame of data, and N and M are natural numbers greater than 1.
  • the size of the storage space indicated by each address in the first storage unit 41 and the second storage unit 43 can match at least the size of one frame of data, that is, if one frame of data has L bits.
  • the size of the storage space indicated by each address is at least L bits, and the sizes of the first storage unit and the second storage unit are at least N x M x L bits.
  • the first storage unit 41 is configured to receive N x M frame data, and sequentially store the N x M frame data in a storage space indicated by the NM addresses in units of frames.
  • the second storage unit 43 is for outputting data stored in a space indicated by N x addresses by frame by frame in the order of addresses.
  • the packet convolutional code encoder can also be incorporated into the interleaver in the embodiment of the present invention.
  • the interleaver according to the embodiment of the present invention may further include a packet convolutional code encoder 44 for performing packet convolutional code encoding on the data input to the packet convolutional code encoder, and then packetizing the packet.
  • the data obtained by the product code encoding is sent to the first storage unit 41.
  • the interleaver provided by the embodiment of the present invention can realize interleaving by simply changing the original sequence between data frames by dumping the data frame, so the implementation complexity is extremely low, and the data is dumped by combining the characteristics of the convolutional code. Frames can achieve better correction of burst errors, and their ability to correct burst errors increases linearly with increasing interleaving depth.
  • the embodiment of the present invention further provides a deinterleaver, which is structured as shown in FIG. 5A, and includes: a third storage unit 51, an interleave processor 52, and a fourth storage unit 53.
  • the third storage unit 51 and the fourth storage unit 53 each include a storage space indicated by N x M addresses, and the storage space indicated by each address can store one frame of data, and N and M are natural numbers greater than 1.
  • the size of the storage space indicated by each address in the third storage unit 51 and the fourth storage unit 53 can match at least the size of one frame of data, that is, if one frame of data has L bits.
  • the size of the storage space indicated by each address is at least L bits, and the sizes of the third storage unit 51 and the fourth storage unit 53 are at least NXMXL bits.
  • the third storage unit 51 is configured to receive N x M frame data, and sequentially store the N x M frame data in a storage space indicated by the N M addresses in units of frames.
  • the fourth storage unit 53 is for outputting the stored ⁇ X ⁇ frame data frame by frame in units of frames in the order of addresses.
  • the packet convolutional code decoder may also be integrated into the de-interlacer provided by embodiments of the present invention.
  • the deinterleaver provided by the implementation of the present invention may further include a packet convolutional code decoder 54 for performing packet convolutional code decoding based on the data output by the fourth storage unit 53.
  • the packet convolutional code decoder specifically takes the data in the space indicated by the third address of the fourth storage unit to the space indicated by the (A+M-1)th address as a set of data. The group data is subjected to complete convolutional decoding, and the A-frame data is output.
  • the deinterleaver provided by the embodiment of the present invention can realize deinterleaving by simply changing the original sequence between data frames by dumping data frames, so the implementation complexity is extremely low, and the characteristics of the convolutional code are combined. By storing the data frame, a better effect of correcting the burst error can be obtained, and the ability to correct the burst error linearly increases as the interleaving depth increases.
  • the program may be stored in a computer readable storage medium, and the storage medium may include: Read-only memory, random access memory, disk or optical disk, etc.

Description

一种交织和解交织的方法、 交织器和解交织器 技术领域
本发明涉及通信领域， 尤其是涉及一种交织和解交织的方法、 交织器和解 交织器。
背景技术
FEC ( Forward Error Correction, 前向纠错）是一种在数据传输中进行错误 控制的技术，已经被广泛应用于光通信等通信领域。 FEC具有较强的纠错能力， 当长距离数据传输的纠前误码率大于 2E-2 (表示传输 2 X 102比特最多出现 1比 特错误） 时， 经过 FEC纠错后误码率能够保持在 1E-15以下。
光通信系统中， 信道中存在突发噪声， 会导致突发误码。 FEC本身具有一 定的的纠正突发误码的能力，但是， 当信道中突发噪声导致的突发误码超出了 FEC所具有的纠正突发误码的能力时， 将会导致误码扩算， 产生严重的纠后误 码率。
为对付突发误码，业界通常采用信道交织的方案，即：将连续突发误码 "打 散" 到不同的 FEC码字中， 使得每个码字的突发误码量小于 FEC纠正突发误码 的能力， 具体做法为： 在发端将经过 FEC编码后的数据进行交织处理， 交织处 理后的数据经过信道传输后在接收端再进行相应的解交织处理，然后解交织处 理处理后的数据在进行 FEC译码。现有技术中有三种信道交织的方案：块交织、 bit间插交织、 螺旋交织。
图 1A为块交织方案的示意图， 块交织具体采用 "行进列出" 的方式， 即 存储器中以行为顺序緩存信息流， 再以列方向输出信息流。
图 1B为 bit交织方案的示意图， bit间插交织具体通过比特间插的方式混合 两路信息流。
图 1C为螺旋交织方案的示意图， 螺旋交织具体采用 "行进斜紋出" 的方 式， 即存储器中以行为顺序緩存信息流， 再以斜紋方向输出信息流。
但是，上述现有的三种交织方案同分组卷积码译码器匹配纠正突发误码时， 随着交织深度的增加， 上述三种交织方案的纠正突发误码的能力会遇到瓶颈， 而且这三种交织方案实现的复杂度高。 发明内容
为克服现有技术中的交织方案存在的问题，本发明提供一种交织和解交织 的方法、 交织器和解交织器。
本发明的一方面提供一种交织方法， 包括：
接收 N x M帧数据， 以帧为单位将所述 N x M帧数据顺序存储到第一存储 单元的 N x M个地址所指示的存储空间， 其中， 每个地址所指示的存储空间均 能存储一帧数据， N和 M均为大于 1的自然数；
将所述第一存储单元的第 ((X-1) X M+Y+1)个地址所指示的存储空间中存 储的数据转存到第二存储单元的第 (Υ χ Ν + X )个地址所指示的存储空间， 其 中， 所述第二存储单元包含由 N x Μ个地址所指示的存储空间， 所述第二存储 单元中的每个地址所指示的存储空间均能存储一帧数据； X = l , 2， …， N; Y = 0 , 1， 2 , …， M-1 ;
按照地址顺序， 将所述第二存储单元的 Ν Μ个地址所指示的空间中所存 储的数据逐帧输出。 本发明实施例的另一方面提供一种解交织方法， 包括：
接收 Ν Μ帧数据， 以帧为单位将所述 Ν Μ帧数据顺序存储到第三存储 单元的 N x Μ个地址所指示的存储空间， 其中， 每个地址所指示的存储空间均 能存储一帧数据， N和 M均为大于 1的自然数；
将所述第三存储单元的第 (B X N + A)个地址所指示的存储空间中存储的 数据转存到第四存储单元的第 ((A-1) M+B+1)个地址所指示的存储空间，其中， 所述第四存储单元包含 N X M个地址所指示的存储空间， 所述第四存储单元的 每个地址所指示的存储空间均能存储一帧数据； A = l， 2， …， N; B = 0， 1， 2， …， M- 1 ;
按照地址顺序，以帧为单位将所述第四存储单元存储的 N X M帧数据输出。 本发明的又一方面提供一种交织器， 包括： 第一存储单元、 第二存储单元 和交织处理器； 所述第一存储单元和所述第二存储单元均有 N M个地址所指 示的存储空间， 每个地址所指示的存储空间均能存储一帧数据， N和 M均为大 于 1的自然数。 所述第一存储单元， 用于接收 N x M帧数据， 并以帧为单位将所述 N x M 帧数据顺序存储到 N M个地址所指示的存储空间；
所述交织处理器， 用于从所述第一存储单元的第（(X-1) M+Y+1)个地址 所指示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第二 存储单元的第 (Υ χ Ν + Χ)个地址所指示的存储空间， 其中， X = l， 2， …， Ν; Υ = 0, 1， 2 , …， Μ;
所述第二存储单元， 用于按照地址顺序， 将 N x M个地址所示的空间中所 存储的数据逐帧输出。 本发明的再一方面提供一种解交织器， 包括： 第三存储单元， 第四存储单 元和解交织处理器； 所述第三存储单元和所述第四存储单元均有 Ν X Μ个地址 所指示的存储空间， 每个地址所指示的存储空间均能存储一帧数据， Ν和 Μ均 为大于 1的自然数；
所述第三存储单元， 用于接收 N x Μ帧数据， 以帧为单位将所述 N x M帧 数据顺序存储到第三存储单元的 N X M个地址所指示的存储空间；
所述解交织处理器， 用于从所述第三存储单元的第 (B X N + A)个地址所指 示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第四存储 单元的第（(A-l) x M+B+l)个地址所指示的存储空间； A = l， 2， …， N; B = 0, 1， 2 , …， M-1 ;
所述第四存储单元， 用于按照地址顺序， 以帧为单位将其存储的 N x M帧 数据输出。
本发明实施例提供的交织和解交织的方案，由于只需要通过转存数据帧改 变数据帧之间的原始顺序就可以实现交织或解交织， 故实现复杂度低， 而且， 结合了卷积码的特点来转存数据帧，可以获得较好的糾正突发误码的效果，且 其纠正突发误码的能力随着交织深度的增加而线性增加。 附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施 例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地， 下面描述 中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲， 在不付 出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。
图 1 A为现有技术中块交织方案的示意图；
图 1B为现有技术中 Bit交织方案的示意图；
图 1C为现有技术中螺旋交织方案的示意图；
图 2A为本发明实施例提供的交织方法的流程示意图；
图 2B为本发明实施例提供的交织方法中的数据转存示意图；
图 3A为本发明实施例提供的解交织方法的流程示意图；
图 3B为本发明实施例提供的解交织方法中的数据转存示意图；
图 4A为本发明实施例提供的交织器的第一结构示意图；
图 4 B为本发明实施例提供的交织器的第二结构示意图；
图 5 A为本发明实施例提供的解交织器的第一结构示意图；
图 5B为本发明实施例提供的解交织器的第二结构示意图。 具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清 楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是 全部的实施例。基于本发明中的实施例， 本领域普通技术人员在没有做出创造 性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。
为使本发明的目的、技术方案和优点更加清楚， 下面将结合附图对本发明 实施方式作进一步地详细描述。
本发明实施例提供一种交织方法， 其流程如图 2A所示， 包括：
步骤 Sl l， 接收 N x M帧数据， 以帧为单位将所述 N x M帧数据顺序存储到 第一存储单元的 N x M个地址所指示的存储空间， 其中， 每个地址所指示的存 储空间均能存储一帧数据， N和 M为大于 1的自然数。 在本发明中， N x M为交 织深度， N和 M的具体取值可以依据信道的突发噪声程度以及分组卷积码算法 而定， 例如， 如果分组卷积码的一次分组卷积深度为 K：， 则 N=K， M通常可以 取大于等于 2的值， 信道的突发噪声越大， M的取值就越大。 在本发明中对 N 和 M的具体取值不做限定。
步骤 Sl2， 将所述第一存储单元的第（(X-l) x M + Y + 1)个地址所指示的存 储空间中存储的数据转存到第二存储单元中的第 (Y X N + X)个地址所指示的 存储空间， 其中， 所述第二存储单元包含由 N X M个地址所指示的存储空间， 所述第二存储单元中的每个地址所指示的存储空间均能存储一帧数据； χ=ι,
2, …， N; Y = 0, 1， 2, …， M-l。
在本实施例中，第一存储单元和第二存储单元中的每个地址所指示的存储 空间的大小至少能匹配一帧数据的大小，也就是说，如果一帧数据有 L个比特， 则每个地址所指示的存储空间的大小至少为 L个比特， 第一存储单元和第二存 储单元的大小均至少为 Ν X Μ X L比特。
步骤 S13， 按照地址顺序， 将所述第二存储单元的 Nx M个地址所指示的 空间中所存储的数据逐帧输出。从第二存储单元逐帧输出后的数据即是交织处 理后的数据。
在一实施例中， 步骤 S11接收的 N M帧数据具体是 N M帧经过分组卷积 码编码处理后的数据。 分组卷积码编码是 FEC编码的一种， 是现有技术， 此处 不再赘述。
现结合图 2B所示的数据转存过程示意图， 对本发明实施例提供的交织方 法做进一步的阐述。 在本实施例中， 第一存储单元和第二存储单元均包含有 N X M个地址所指示的存储空间，且每个地址所指示的存储空间至少能存储一帧 数据。
首先， 将 N X M帧数据顺序存储到第一存储单元的 N X M个地址所指示的 存储空间中， 每一帧数据均存储在一个地址所指示的存储空间中。 如图 2B所 示，将第一存储单元中的 N X M个地址中存储的数据依次标识为帧 1、帧 2 帧 N*M。
然后， 将第一存储单元的第（(X-1) M+Y+1)个地址所指示的存储空间的 一帧数据转存到第二存储单元的第 (ΥχΝ + X)个地址所指示的存储空间， 其 中， X= l， 2， …， Ν; Υ = 0, 1， 2， …， M-l。 需要说明的是， X需要取遍 1 到 Ν中的每个值 (包括 1和 Ν) ， 同样地， Υ也需要取遍 0到 M-1中的每个值（包 括 0和 M-1 ) 。 上述转存的具体过程为：
(1)、 Υ = 0, 将第一存储单元中的地址 ((X-l) xM+0+l)所指示的存储空间 存储的帧 ((X-1) X M+0+1)转存到第二存储单元中的地址 (0 X N + X)所指示的存 储空间， 即：
将第一存储单元中的地址 1指示的存储空间所存储的帧 1， 转存到第 二存储单元的地址 1所指示的存储空间中；
将第一存储单元中的地址 M + 1指示的存储空间所存储的帧 M + 1， 转存到第二存储单元中的地址 2所指示的存储空间中；
将第一存储单元中的地址 2M + 1指示的存储空间所存储的帧 2M + 1 转存到第二存储单元中的地址 3所指示的存储空间中； 将第一存储单元中的地址 (N-1)*M+1指示的存储空间所存储的帧 (N- 1 )*M+1转存到第二存储单元中的地址 N所指示的存储空间中 .
(2)、 Y=l , 将第一存储单元中的地址 ((Χ-1) χ Μ+1+1)所指示的存储空间存 储的帧 ((Χ-1) X M+1+1)转存到第二存储单元中的地址 (1 X Ν + X)所指示的存储 空间。 在此情形中， X需取遍 1到 Ν中的每一个值（包括 1和 Ν ) 。 X取遍 1到 Ν 中的每个值时， 将 X的具体取值代入上述表示地址的表达式， 即可明确各帧转 存的具体过程， 此处不再——列举。
(3)、 Υ = 2 , 将第一存储单元中的地址 ((Χ-1) χ Μ+2+1)所指示的存储空间 存储的帧 ((Χ-1) X M+2+l)转存到第二存储单元中的地址 (2 X Ν + X)所指示的存 储空间。 在此情形中， X需取遍 1到 Ν中的每一个值（包括 1和 Ν ) 。 X取遍 1到 Ν 中的每个值时， 将 X的具体取值代入上述表示地址的表达式， 即可明确各帧转 存的具体过程， 此处不再——列举。 (Μ)、 Υ = Μ-1， 将第一存储单元中的地址 ((Χ-1) χ M+M-l+1)所指示的存 储空间存储的帧 ((X-1) X M+M-1+1)转存到第二存储单元中的地址 ((M-1) X Ν + X)所指示的存储空间。在此情形中， X需取遍 1到 Ν中的每一个值（包括 1和 Ν )。 X取遍 1到 Ν中的每个值时， 将 X的具体取值代入上述表示地址的表达式， 即可 明确各帧转存的具体过程， 此处不再——列举。
在将第一存储单元存储的 Ν X Μ帧数据转存到第二存储单元后， 第二存储 单元将其存储的 Ν X Μ帧数据以帧为单位逐帧输出。 第二存储单元输出的数据 即是经过交织处理的数据。
需要说明的是， 在上述实施例描述转存的过程中， 先是假定 Υ取一个具体 值， 然后 X再取遍不同的值， 可以理解的是， 也可以先 支定 X取一个具体值， 然后 Υ再取遍不同的值。 本发明实施例提供的交织方法，只需通过转存数据帧改变数据帧之间的原 始顺序， 即可实现交织， 故实现复杂度极低， 而且， 结合了卷积码的特点来转 存数据帧， 可以获得较好的纠正突发误码的效果， 且其纠正突发误码的能力随 着交织深度的增加而线性增加。 本发明实施例还提供一种解交织的方法， 其流程如图 3A所示， 包括： 步骤 S21， 接收 N x M帧数据， 以帧为单位将所述 Ν χ M帧数据顺序存储到 第三存储单元的 N x M个地址所指示的存储空间， 其中， 每个地址所述指示的 存储空间均能存储一帧数据， N和 M均为大于 1的自然数。 在本发明中， N x M 为交织深度， N和 M的具体取值可以依据信道的突发噪声程度以及分组卷积码 算法而定， 例如， 如果分组卷积码的一次分组卷积深度为 K：， 则N=K， M通常 可以取大于等于 2的值， 信道的突发噪声越大， M的取值就越大。 在本发明中 对 N和 M的具体取值不做限定。
步骤 S22， 将所述第三存储单元的第 (B X N + A)个地址所指示的存储空间 中存储的数据转存到第四存储单元的第 ((A-1) M+B+1)个地址所指示的存储 空间， 其中， 所述第四存储单元包含 N x M个地址所指示的存储空间， 所述第 四存储单元的每个地址所指示的存储空间均能存储一帧数据； A = 1 , 2， …， N; B = 0, 1， 2 , …， M-l。
在本实施例中，第三存储单元和第四存储单元中的每个地址所指示的存储 空间的大小至少能匹配一帧数据的大小，也就是说，如果一帧数据有 L个比特， 则每个地址所指示的存储空间的大小至少为 L个比特， 第三存储单元和第四存 储单元的大小均至少为 N X M X L比特。
步骤 S23， 按照地址顺序， 以帧为单位将所述第四存储单元存储的 N X M 帧数据输出。
在一实施例中， 本发明实施例提供的解交织方法， 还可以进一步包括： 对 从第四存储单元读出的数据进行分组卷积码译码。分组卷积码译码是 FEC译码 的一种， 是现有技术， 此处不再赘述。
在另一实施例中，所述对从所述第四存储单元读出的数据进行分组卷积码 译码具体包括： 将从所述第四存储单元的第 A个地址到第 A M个地址所指示 的空间中读出的数据作为一组数据，对该组数据进行完整的卷积码译码，输出 第 A帧数据。例如，将第四存储单元中第 1个地址到第 M个地址所指示的存储空 间中存储的 M帧数据作为一组， 对该组数据进行完整的卷积码译码， 输出得到 第一帧数据；将第四存储单元中第 2个地址到第 M + 1个地址所指示的存储空间 中存储的 M帧数据作为一组， 对该组数据进行完整的卷积码译码， 输出得到第 2帧数据。 卷积码译码的具体过程可以参考现有技术， 此处不再赘述。
现结合图 3B所示的数据转存过程示意图， 对本发明实施例提供的解交织 方法做进一步的阐述。在本实施例中， 第三存储单元和第四存储单元均包含有 N X M个地址所指示的存储空间， 且每个地址所指示的存储空间至少能存储一 帧数据。
首先， 将来自信道的 N x M帧数据顺序存储到第三存储单元的 N x M个地 址所指示的存储空间中， 每一帧数据均存储在一个地址所指示的存储空间中。 如图 3B所示， 将第三存储单元中的 N X M个地址中存储的数据依次标识为帧 1、 帧 2 帧 N*M。
然后， 将第三存储单元的第 (B X N + A)个地址所指示的存储空间的一帧数 据转存到第四存储单元的第 ((A-1) M+B+1)个地址所指示的存储空间， 其中， A = l， 2， …， N; B = 0, 1， 2， …， M-l。 上述转存的具体过程为：
(1)、 B = 0， 将第三存储单元中的地址 (0 x N + A)所指示的存储空间存储的 帧 (0 X N + A)转存到第二存储单元中的地址 ((A-1) x M + 0 + 1)所指示的存储空 间， 即：
将第三存储单元中的地址 1指示的存储空间所存储的帧 1， 转存到第 四存储单元的地址 1所指示的存储空间中；
将第三存储单元中的地址 2指示的存储空间所存储的帧 2， 转存到第 四存储单元中的地址 M+1指示的存储空间中；
将第三存储单元中的地址 3指示的存储空间所存储的帧 3， 转存到第 四存储单元中的地址 2M + 1所指示的存储空间中； 将第三存储单元中的地址 N指示的存储空间所存储的帧 N， 转存到 第四存储单元中的地址 (N- 1 )*M + 1所指示的存储空间中。
(2)、 B=l ,将第三存储单元中的地址 (1 x N+A)所指示的存储空间存储的帧 N+A),转存到第四存储单元中的地址 ((A-l) x M + 1 + 1)所指示的存储空间。 在此情形中， A需取遍 1到 N中的每一个值（包括 1和 N ) 。 A取遍 1到 N中的每个 值时， 将 A的具体取值代入上述表示地址的表达式， 即可明确各帧转存的具体 过程， 此处不再——列举。
(3)、 B = 2， 将第三存储单元中的地址 (2 x N + A)所指示的存储空间存储的 帧 (2 X N + A)转存到第四存储单元中的地址 ((A-1) X M + 2 + 1)所指示的存储空 间。 在此情形中， A需取遍 1到 N中的每一个值（包括 1和 N ) 。 A取遍 1到 N中的 每个值时， 将 A的具体取值代入上述表示地址的表达式， 即可明确各帧转存的 具体过程， 此处不再——列举。 (M)、 B = M-1， 将第三存储单元中的地址 ((M-l) x N + A)所指示的存储空 间存储的帧 ((M-1) X N + A)转存到第四存储单元中的地址 ((A-1) M + M-1 + 1) 所指示的存储空间。 在此情形中， A需取遍 1到 N中的每一个值（包括 1和 N ) 。
A取遍 1到 N中的每个值时， 将 A的具体取值代入上述表示地址的表达式， 即可 明确各帧转存的具体过程， 此处不再——列举。
在将第三存储单元存储的 N x M帧数据转存到第四存储单元后， 第四存储 单元将其存储的 N X M帧数据以帧为单位逐帧输出。 第四存储单元输出的数据 即是经过解交织处理的数据。
本发明实施例提供的解交织方法，只需通过转存数据帧改变数据帧之间的 原始顺序， 即可实现解交织， 故实现复杂度极低， 而且， 结合了卷积码的特点 来转存数据帧， 可以获得较好的纠正突发误码的效果，且其纠正突发误码的能 力随着交织深度的增加而线性增加。 相应于前文实施例描述的交织方法， 本发明实施例还提供一种交织器， 其 结构如图 4A所示， 包括： 第一存储单元 41、 交织处理器 42和第二存储单元 43。 其中， 第一存储单元 41和第二存储单元 43均包含 N x M个地址所指示的存储空 间， 每个地址所指示的存储空间均能存储一帧数据， N和 M为大于 1的自然数。 在本实施例中，第一存储单元 41和第二存储单元 43中的每个地址所指示的存储 空间的大小至少能匹配一帧数据的大小，也就是说，如果一帧数据有 L个比特， 则每个地址所指示的存储空间的大小至少为 L个比特， 第一存储单元和第二存 储单元的大小均至少为 N x M x L比特。 第一存储单元 41， 用于接收 N x M帧数据， 以帧为单位将所述 N x M帧数 据顺序存储到 N M个地址所指示的存储空间中。
交织处理器 42， 用于从第一存储单元 41的第（(X-l) x M+Y+l)个地址所指 示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到第二存储单元 42的第（Υ χ Ν + Χ)个地址所指示的存储空间， 其中， Χ = 1， 2， …， Ν; Υ = 0， 1， 2， …， M-l。
第二存储单元 43， 用于按照地址顺序， 将 N x Μ个地址所示的空间中所存 储的数据逐帧输出。
在一实施例中，还可以把分组卷积码编码器即成到本发明实施例中的交织 器中。 如图 4B所示， 本发明实施例提供的交织器还可以进一步包括分组卷积 码编码器 44， 用于对输入到分组卷积码编码器的数据进行分组卷积码编码， 然 后将分组卷积码编码得到的数据发送到所述第一存储单元 41。
本发明实施例提供的交织器进行转存处理时可以参考前文交织方法实施 例中的相关描述， 此处不再赘述。
本发明实施例提供的交织器，只需通过转存数据帧改变数据帧之间的原始 顺序， 即可实现交织， 故实现复杂度极低， 而且， 结合了卷积码的特点来转存 数据帧， 可以获得较好的纠正突发误码的效果，且其纠正突发误码的能力随着 交织深度的增加而线性增加。 相应于前文实施例描述的解交织方法，本发明实施例还提供一种解交织器， 其结构如图 5A所示， 包括： 第三存储单元 51、 交织处理器 52和第四存储单元 53。 其中， 第三存储单元 51和第四存储单元 53均包含 N x M个地址所指示的存 储空间，每个地址所指示的存储空间均能存储一帧数据， N和 M为大于 1的自然 数。在本实施例中， 第三存储单元 51和第四存储单元 53中的每个地址所指示的 存储空间的大小至少能匹配一帧数据的大小， 也就是说， 如果一帧数据有 L个 比特， 则每个地址所指示的存储空间的大小至少为 L个比特， 第三存储单元 51 和第四存储单元 53的大小均至少为 N X M X L比特。
第三存储单元 51， 用于接收 N x M帧数据， 以帧为单位将所述 N x M帧数 据顺序存储到 N M个地址所指示的存储空间中。
解交织器 52， 用于从所述第三存储单元的第 (B x N + A)个地址所指示的存 储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第四存储单元的 第 ((A-l) x M+B+l)个地址所指示的存储空间； Α = 1，2， ... , Ν; Β = 0, 1 , 2,…， M-l。
第四存储单元 53， 用于按照地址顺序， 以帧为单位将其存储的 Ν X Μ帧数 据逐帧输出。
在一实施例中，分组卷积码译码器还可以集成到本发明实施例提供的解交 织器中。 如图 5Α所示， 本发明实施提供的解交织器还可以进一步包括分组卷 积码译码器 54，用于基于所述第四存储单元 53输出的数据进行分组卷积码译码。 在又一实施例中， 分组卷积码译码器具体将第四存储单元的第 Α个地址到第 (A+M-1)个地址所指示的空间中的数据作为一组数据， 对该组数据进行完整的 卷积译码， 输出第 A帧数据。
本发明实施例提供的解交织器进行转存处理时可以参考前文解交织方法 实施例中的相关描述， 此处不再赘述。
本发明实施例提供的解交织器，只需通过转存数据帧改变数据帧之间的原 始顺序， 即可实现解交织， 故实现复杂度极低， 而且， 结合了卷积码的特点来 转存数据帧， 可以获得较好的纠正突发误码的效果，且其纠正突发误码的能力 随着交织深度的增加而线性增加
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步 骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读 存储介质中， 存储介质可以包括： 只读存储器、 随机存储器、 磁盘或光盘等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局 限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易 想到的变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保护 范围应该以权利要求书的保护范围为准。

Claims

权利要求
1、 一种交织方法， 其特征在于， 所述方法包括：
接收 N M帧数据， 以帧为单位将所述 N M帧数据顺序存储到第一存储 单元的 N x M个地址所指示的存储空间， 其中， 每个地址所指示的存储空间均 能存储一帧数据， N和 M为大于 1的自然数；
将所述第一存储单元的第 ((X-1) X M+Y+1)个地址所指示的存储空间中存 储的数据转存到第二存储单元的第 (Υ χ Ν + X )个地址所指示的存储空间， 其 中， 所述第二存储单元包含由 N x Μ个地址所指示的存储空间， 所述第二存储 单元中的每个地址所指示的存储空间均能存储一帧数据； X = l , 2， …， N; Y = 0 , 1， 2 , …， M-1 ;
按照地址顺序， 将所述第二存储单元的 Ν Μ个地址所指示的空间中所存 储的数据逐帧输出。
2、如权利要求 1所述的方法， 其特征在于， 所述接收的 N x Μ帧数据具体 为分组卷积码编码后的 N X M帧数据。
3、 一种解交织方法， 其特征在于， 所述方法包括：
接收 N M帧数据， 以帧为单位将所述 N M帧数据顺序存储到第三存储 单元的 N x M个地址所指示的存储空间， 其中， 每个地址所指示的存储空间均 能存储一帧数据， N和 M均为大于 1的自然数；
将所述第三存储单元的第 (B X N + A)个地址所指示的存储空间中存储的 数据转存到第四存储单元的第 ((A-1) M+B+1)个地址所指示的存储空间，其中， 所述第四存储单元包含 N X M个地址所指示的存储空间， 所述第四存储单元的 每个地址所指示的存储空间均能存储一帧数据； A = l， 2， …， N; B = 0， 1， 2， …， M- 1 ;
按照地址顺序，以帧为单位将所述第四存储单元存储的 N X M帧数据输出。
4、 如权利要求 3所述的方法， 其特征在于， 所述方法还进一步包括： 对所 述第四存储单元输出的数据进行分组卷积码译码。
5、 如权利要求 4所述的方法， 其特征在于， 所述对所述第四存储单元读出 的数据进行分组卷积码译码具体包括：
将所述第四存储单元的第 A个地址到第 A M个地址所指示的空间中输出 的数据作为一组数据， 对该组数据进行完整的卷积码译码， 输出第 A帧数据。
6、 一种交织器， 其特征在于， 所述交织器包括： 第一存储单元、 第二存 储单元和交织处理器； 所述第一存储单元和所述第二存储单元均有 N M个地 址所指示的存储空间， 每个地址所指示的存储空间均能存储一帧数据， N和 M 均为大于 1的自然数；
所述第一存储单元， 用于接收 N x M帧数据， 并以帧为单位将所述 N x M 帧数据顺序存储到 N M个地址所指示的存储空间；
所述交织处理器， 用于从所述第一存储单元的第（(X-1) M+Y+1)个地址 所指示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第二 存储单元的第 (Υ χ Ν + Χ)个地址所指示的存储空间， 其中， X = l， 2， …， Ν; Υ = 0, 1， 2, …， M-1 ;
所述第二存储单元， 用于按照地址顺序， 将 N x M个地址所示的空间中所 存储的数据逐帧输出。
7、 如权利要求 6所述的交织器， 其特征在于， 所述交织器还可以进一步包 括分组卷积码编码器，用于对输入到分组卷积码编码器的数据进行分组卷积码 编码， 然后将分组卷积码编码得到的数据发送到所述第一存储单元。
8、 一种解交织器， 其特征在于， 所述解交织器包括： 第三存储单元， 第 四存储单元和解交织处理器； 所述第三存储单元和所述第四存储单元均有 Ν Μ个地址所指示的存储空间， 每个地址所指示的存储空间均能存储一帧数据， Ν和 Μ均为大于 1的自然数；
所述第三存储单元， 用于接收 N x Μ帧数据， 以帧为单位将所述 N x M帧 数据顺序存储到第三存储单元的 N M个地址所指示的存储空间；
所述解交织处理器， 用于从所述第三存储单元的第 (B X N + A)个地址所指 示的存储空间中读取一帧数据，并将读取的所述一帧数据存储到所述第四存储 单元的第（(A-1 ) x M+B+1)个地址所指示的存储空间； A = l， 2， …， N; B = 0, 1， 2, …， M-1 ;
所述第四存储单元， 用于按照地址顺序， 以帧为单位将其存储的 N X M帧 数据输出。
9、 如权利要求 8所述的解交织器， 其特征在于， 所述交织器还进一步包括 分组卷积码译码器，用于基于所述第四存储单元输出的数据进行分组卷积码译 码。
10、 如权利要求 9所述的解交织器， 其特征在于， 所述分组卷积码译码器 具体用于将所述第四存储单元的第 A个地址到第 (A + M-1)个地址所指示的空 间输出的数据作为一组数据， 对该组数据进行完整的卷积译码， 输出第 A帧数 据。
PCT/CN2011/077771 2011-07-29 2011-07-29 一种交织和解交织的方法、交织器和解交织器 WO2012109851A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11858922.5A EP2688211A4 (en) 2011-07-29 2011-07-29 NESTING AND NESTING METHODS, NESTING AND DECORATING
PCT/CN2011/077771 WO2012109851A1 (zh) 2011-07-29 2011-07-29 一种交织和解交织的方法、交织器和解交织器
CN201180001704.5A CN102318249B (zh) 2011-07-29 2011-07-29 一种交织和解交织的方法、交织器和解交织器
US13/891,926 US9916240B2 (en) 2011-07-29 2013-05-10 Interleaver and de-interleaver for correcting a burst bit error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/077771 WO2012109851A1 (zh) 2011-07-29 2011-07-29 一种交织和解交织的方法、交织器和解交织器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/891,926 Continuation US9916240B2 (en) 2011-07-29 2013-05-10 Interleaver and de-interleaver for correcting a burst bit error

Publications (1)

Publication Number Publication Date
WO2012109851A1 true WO2012109851A1 (zh) 2012-08-23

Family

ID=45429429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/077771 WO2012109851A1 (zh) 2011-07-29 2011-07-29 一种交织和解交织的方法、交织器和解交织器

Country Status (4)

Country Link
US (1) US9916240B2 (zh)
EP (1) EP2688211A4 (zh)
CN (1) CN102318249B (zh)
WO (1) WO2012109851A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991505A (zh) * 2015-02-26 2016-10-05 晨星半导体股份有限公司 解回旋交错器与解回旋交错方法
CN109889210B (zh) * 2019-02-21 2023-04-14 成都德芯数字科技股份有限公司 交织编码方法及装置
JP2024027962A (ja) * 2022-08-19 2024-03-01 株式会社東芝 インタリーブ回路および通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314028A (zh) * 1999-06-10 2001-09-19 松下电器产业株式会社 交织装置及交织方法
US20060271751A1 (en) * 2005-05-24 2006-11-30 Intel Corporation Convolutional interleaver/de-interleaver
CN101237440A (zh) * 2007-02-02 2008-08-06 华为技术有限公司 一种数据的交织方法和装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217660A (en) 1978-07-17 1980-08-12 Motorola, Inc. Method and apparatus for the coding and decoding of digital data
US4539684A (en) * 1983-01-07 1985-09-03 Motorola, Inc. Automatic frame synchronization recovery utilizing a sequential decoder
CA2291673A1 (en) 1998-04-02 1999-10-14 Inmarsat Limited Paging method and apparatus with acknowledgement capability
FR2785741B1 (fr) 1998-11-09 2001-01-26 Canon Kk Dispositif et procede de codage et d'entrelacement pour des turbocodes series ou hybrides
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
US6754290B1 (en) * 1999-03-31 2004-06-22 Qualcomm Incorporated Highly parallel map decoder
US7055088B2 (en) 2000-02-11 2006-05-30 Paradyne Corporation Interleaved generalized convolutional encoder
US6425026B1 (en) * 2000-02-23 2002-07-23 Teranex, Inc. Distribution, processing, and reconstruction of variable-sized images using multiple processor arrays
JP3752995B2 (ja) * 2000-09-27 2006-03-08 日本ビクター株式会社 情報記録再生装置
US7003045B2 (en) * 2001-01-31 2006-02-21 Motorola, Inc. Method and apparatus for error correction
CN1561598A (zh) 2002-05-10 2005-01-05 连宇通信有限公司 一种串行级联卷积码内交织的方法及装置
US7228486B2 (en) * 2003-07-17 2007-06-05 Lucent Technologies Inc. Methods and devices for randomizing burst errors
JP4551445B2 (ja) * 2004-04-09 2010-09-29 アギア システムズ インコーポレーテッド サブ・ブロック・インターリーバおよびデインターリーバを有する多次元ブロック符号器
US7620881B2 (en) 2005-03-09 2009-11-17 Harris Corporation System and method for communicating data using iterative equalizing and decoding and recursive inner code
US7447981B2 (en) 2005-04-01 2008-11-04 Broadcom Corporation System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave
US7992070B2 (en) 2006-12-27 2011-08-02 Nec Laboratories America, Inc. Bit-interleaved LDPC-coded modulation for high-speed optical transmission
US8127199B2 (en) * 2007-04-13 2012-02-28 Rgb Networks, Inc. SDRAM convolutional interleaver with two paths
CN101689968B (zh) * 2007-07-13 2012-11-07 松下电器产业株式会社 发送装置和发送方法
KR101613893B1 (ko) * 2007-10-04 2016-04-20 삼성전자주식회사 이동통신 시스템에서 데이터 인터리빙 방법 및 장치
US8276047B2 (en) 2008-11-13 2012-09-25 Vitesse Semiconductor Corporation Continuously interleaved error correction
GB2465611B (en) * 2008-11-25 2011-04-27 British Broadcasting Corp Interleaving or de-interleaving of data of variable rate
US8205123B2 (en) * 2008-12-04 2012-06-19 Lsi Corporation Interleaver and de-interleaver for iterative code systems
US8116400B2 (en) * 2008-12-11 2012-02-14 Samsung Electronics Co., Ltd. Apparatus for adapting reception modes of a mobile DTV receiver in response to signaling
US8413012B2 (en) 2009-05-18 2013-04-02 Allen LeRoy Limberg Burst-error correction methods and apparatuses for wireless digital communications systems
US8543884B2 (en) * 2009-06-16 2013-09-24 Qualcomm Incorporated Communications channel parallel interleaver and de-interleaver
US8527689B2 (en) * 2010-10-28 2013-09-03 Lsi Corporation Multi-destination direct memory access transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314028A (zh) * 1999-06-10 2001-09-19 松下电器产业株式会社 交织装置及交织方法
US20060271751A1 (en) * 2005-05-24 2006-11-30 Intel Corporation Convolutional interleaver/de-interleaver
CN101237440A (zh) * 2007-02-02 2008-08-06 华为技术有限公司 一种数据的交织方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2688211A4 *

Also Published As

Publication number Publication date
EP2688211A4 (en) 2014-08-06
US9916240B2 (en) 2018-03-13
EP2688211A1 (en) 2014-01-22
CN102318249B (zh) 2015-04-08
US20130254499A1 (en) 2013-09-26
CN102318249A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP4009895B2 (ja) 損失パケットのバーストを訂正するための低遅延通信路符号
JP4291372B2 (ja) 並列連接低密度パリティ検査符号を用いるチャンネル符号化／復号化装置及び方法
CA2661264C (en) Method of correcting message errors using cyclic redundancy checks
JP5354979B2 (ja) 低密度パリティ検査畳み込み符号（ｌｄｐｃ−ｃｃ）符号化器及びｌｄｐｃ−ｃｃ復号器
JP5329239B2 (ja) 通信システムのための多体ベース符号の生成器および復号化器
CA2989608C (en) Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 10/15 and 256-symbol mapping, and bit interleaving method using same
KR20130125813A (ko) 유연한 소스 블록 매핑을 갖는 탄성 코드들을 이용한 인코딩 및 디코딩
WO2008086735A1 (fr) Procédé de génération d'un paquet de demande de retransmission automatique hybride d'un code de vérification de parité faible densité
JP2008219892A (ja) データを符号化および復号化する方法および装置
US7930617B1 (en) Sliding window block codes for cross-packet coding
CN101013931A (zh) 移动多媒体广播中的信道编码和交织方法及其装置
JP3645809B2 (ja) 光ディスク記憶装置の符号化／復号化システム
TWI328951B (en) A digital communications transmitter,a digital communications receiver,and a computer readable medium
EP2080271A2 (en) Method and apparatus for encoding and decoding data
WO2012109851A1 (zh) 一种交织和解交织的方法、交织器和解交织器
TW200926618A (en) Devices and methods for bit-level coding and decoding of turbo codes, and a set of interleaving instructions recognizable by a data processing device
WO2019096184A1 (zh) 阶梯码的解码方法、装置及存储介质
WO2012167564A1 (zh) 一种编码方法、译码方法及编码装置、译码装置
WO2015089877A1 (zh) 接收数据的方法及设备，以及发送数据的方法及设备
TWI520528B (zh) 增壓碼
JP5248085B2 (ja) データ処理方法およびデータ処理装置並びにプログラム
WO2021197104A1 (zh) 用于数据通信的编码方法及装置
WO2008028419A1 (fr) Procédé et système d'entrelacement/désentrelacement dans un système de communication
WO2012155425A1 (zh) 一种交织地址的并行计算方法及系统
WO2023089736A1 (ja) 送信装置、受信装置、符号化方法、制御回路および記憶媒体

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180001704.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11858922

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011858922

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE