CN109889210B

CN109889210B - 交织编码方法及装置

Info

Publication number: CN109889210B
Application number: CN201910135571.9A
Authority: CN
Inventors: 朱柏强
Original assignee: Chengdu Dexin Digital Technology Co ltd
Current assignee: Chengdu Dexin Digital Technology Co ltd
Priority date: 2019-02-21
Filing date: 2019-02-21
Publication date: 2023-04-14
Anticipated expiration: 2039-02-21
Also published as: CN109889210A

Abstract

本发明实施例涉及数字通信技术领域，具体而言，涉及一种交织编码方法及装置，该方法能够判断写入第一存储器的当前数据帧的获取时刻是否小于已写入第一存储器中的任一数据帧所对应的获取时刻，若当前数据帧的获取时刻不小于已写入第一存储器中的任一数据帧所对应的获取时刻，获取当前数据帧的前一个数据帧在第一存储器中的第一地址，然后根据第一地址计算出当前数据帧在第一存储器中的第二地址作为当前数据帧的交织地址，如此，提高了交织计算效率，降低了延迟。

Description

交织编码方法及装置

技术领域

本发明实施例涉及数字通信技术领域，具体而言，涉及一种交织编码方法及装置。

背景技术

在陆地移动通信这种瑞利信道上，比特差错经常是成串发生的。这是由于持续时间较长的深衰落谷点会影响到相继一串的比特。但是，信道编码仅在检测和校正单个差错和不太长的差错串时才有效。为了解决这一问题，需要找到把一条消息中的相继比特分散开的方法，即一条消息中的相继比特以非相继方式被发送。这样，在传输过程中即使发生成串差错，在接收端恢复成相继比特串的消息时，也就变成单个或长度很短的差错，再用信道编码所具有的纠错功能纠正差错，恢复原消息。这种将相继比特分散开的技术就是交织技术(交织编码)。其中，数字音频广播也可以采用这种交织技术，但是现有的交织编码方法大多延迟较高。

发明内容

有鉴于此，本发明提供了一种交织编码方法及装置。

本发明实施例提供了一种交织编码方法，应用于电子设备，所述方法包括：

先后获取多个数据帧；

按照各所述数据帧的获取时刻的先后顺序依次将各所述数据帧写入第一存储器；

针对写入所述第一存储器中的当前数据帧，判断所述当前数据帧的获取时刻是否小于已写入所述第一存储器中的任一数据帧所对应的获取时刻，若所述当前数据帧的获取时刻不小于所述任一数据帧所对应的获取时刻，获取所述当前数据帧的前一个数据帧在所述第一存储器中的第一地址，根据所述第一地址计算出所述当前数据帧在所述第一存储器中的第二地址作为所述当前数据帧的交织地址。

可选地，所述方法还包括：

若所述当前数据帧的获取时刻小于所述任一数据帧所对应的获取时刻，将所述第一存储器的首地址作为所述当前数据帧的交织地址。

可选地，所述当前数据帧在所述第一存储器中的第二地址通过以下公式计算得到：

i＝(5·j+16383)-[(5·j+16383)/65536]·65536

其中，i为当前数据帧在第一存储器中的第二地址，j为当前数据帧的前一个数据帧在第一存储器中的第一地址。

可选地，所述第一存储器预先划分有多个存储空间，按照各所述数据帧的获取时刻的先后顺序依次将各所述数据帧写入第一存储器的步骤，包括：

针对所述多个存储空间中的当前存储空间以及所述多个数据帧中的待写入数据帧，判断所述当前存储空间已存储的数据帧的数量是否达到设定值；

若所述数量没有达到所述设定值，向所述当前存储空间中写入待写入数据帧；

若所述数量达到所述设定值，向所述多个存储空间中的另一个存储空间中写入所述待写入数据帧。

可选地，各所述存储空间设置有编号，向所述多个存储空间中的另一个存储空间中写入所述待写入数据帧的步骤，包括：

获取所述当前存储空间的编号；

基于所述当前存储空间的编号计算得到目标编号；其中，所述目标编号与所述当前存储空间的编号存在预设间隔值；

向所述目标编号对应的存储空间写入所述待写入数据帧。

可选地，所述方法还包括：

按照计算出交织地址的时刻的先后顺序依次将所述第一存储器中的多个数据帧读出。

本发明实施例还提供了一种交织编码装置，应用于电子设备，所述装置包括：

数据帧获取模块，用于先后获取多个数据帧；

数据帧写入模块，按照各所述数据帧的获取时刻的先后顺序依次将各所述数据帧写入第一存储器；

交织计算模块，用于针对写入所述第一存储器中的当前数据帧，判断所述当前数据帧的获取时刻是否小于已写入所述第一存储器中的任一数据帧所对应的获取时刻，若所述当前数据帧的获取时刻不小于所述任一数据帧所对应的获取时刻，获取所述当前数据帧的前一个数据帧在所述第一存储器中的第一地址，根据所述第一地址计算出所述当前数据帧在所述第一存储器中的第二地址作为所述当前数据帧的交织地址。

可选地，所述交织计算模块还用于：

若所述当前数据帧的获取时刻小于所述任一数据帧所对应的获取时刻，将所述第一存储器的首地址作为所述当前数据帧的交织地址。本发明实施例还提供了一种电子设备，包括第二存储器、处理器以及存储在第二存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的交织编码方法。

本发明实施例还提供了一种计算机可读存储介质，所述可读存储介质包括计算机程序，所述计算机程序运行时控制所述可读存储介质所在电子设备执行上述的交织编码方法。

有益效果

本发明实施例提供的交织编码方法及装置，能够对写入第一存储器中的当前数据帧进行判断，若当前数据帧不是第一个写入第一存储器中的，能够获取当前数据帧的前一个数据帧在第一存储器中的第一地址，然后根据第一地址计算出当前数据帧在第一存储器中的第二地址作为当前数据帧的交织地址，如此，只需要一个存储器便能实现交织运算，提高了交织计算效率，降低了延迟。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例所提供的一种电子设备的方框示意图。

图2为本发明实施例所提供的一种第一存储器的结构框图。

图3为本发明实施例所提供的一种交织编码方法的流程图。

图4为本发明实施例所提供的数据帧写入过程及结果的示意图。

图5为本发明实施例所提供的交织地址计算结果的示意图。

图6为本发明实施例所提供的交织地址计算结果的另一示意图。

图7为本发明实施例所提供的一种交织编码装置的模块框图。

图标：

10-电子设备；

11-第二存储器；12-处理器；13-网络模块；14-第一存储器；

20-交织编码装置；21-数据帧获取模块；22-数据帧写入模块；23-交织计算模块。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本发明的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

发明人经调查发现，传统数字音频广播前端系统中的比特交织分由行交织、伪随机列交织和行交织三级组成，在交织过程中至少需要两级存储器，导致资源消耗多、结构复杂、延迟高。

以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述问题的发现过程以及下文中本发明实施例针对上述问题所提出的解决方案，都应该是发明人在本发明过程中对本发明做出的贡献。

基于上述研究，本发明实施例提供了一种交织编码算法，对伪随机列交织和后续的行交织进行了改进，只需要一级存储器即可实现交织编码，提高了交织计算效率，减少了延迟。

图1示出了本发明实施例所提供的一种电子设备10的方框示意图。本发明实施例中的电子设备10具有数据存储、传输、处理功能，如图1所示，电子设备10包括：第二存储器11、处理器12、网络模块13和交织编码装置20。

第二存储器11、处理器12和网络模块13之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件互相之间可以通过一条或多条通讯总线或信号线实现电性连接。第二存储器11中存储有交织编码装置20，所述交织编码装置20包括至少一个可以软件或固件(firmware)的形式储存于所述第二存储器11中的软件功能模块，所述处理器12通过运行存储在第二存储器11内的软件程序以及模块，例如本发明实施例中的交织编码装置20，从而执行各种功能应用以及数据处理，即实现本发明实施例中的交织编码方法。

其中，所述第二存储器11可以是，但不限于，随机存取第二存储器(Random AccessMemory，RAM)，只读第二存储器(Read Only Memory，ROM)，可编程只读第二存储器(Programmable Read-Only Memory，PROM)，可擦除只读第二存储器(ErasableProgrammable Read-Only Memory，EPROM)，电可擦除只读第二存储器(Electric ErasableProgrammable Read-Only Memory，EEPROM)等。其中，第二存储器11用于存储程序，所述处理器12在接收到执行指令后，执行所述程序。

所述处理器12可能是一种集成电路芯片，具有数据的处理能力。上述的处理器12可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等。可以实现或者执行本发明实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

网络模块13用于通过网络建立电子设备10与其他通信终端设备之间的通信连接，实现网络信号及数据的收发操作。上述网络信号可包括无线信号或者有线信号。

可以理解，图1所示的结构仅为示意，电子设备10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。图1中所示的各组件可以采用硬件、软件或其组合实现。

本发明实施例还提供一种计算机可读存储介质，所述可读存储介质包括计算机程序。所述计算机程序运行时控制所述可读存储介质所在电子设备10执行下面的交织编码方法。

应当理解，图1所示的第二存储器11用于存储计算机程序，并不执行交织算法，在本实施例中执行交织算法的为电子设备10中的第一存储器。

图2示出了本发明实施例所提供的一种第一存储器14的结构框图，在本实施例中，第一存储器14的深度为92160，第一存储器对应的地址为0～92159。

进一步地，对第一存储器14进行存储空间的划分，其中，划分得到的多个存储空间可以定义为存储子块s_block_n，其中，0≤n≤431。

可以理解，图2划分出的存储子块为s_block₀，s_block₁，...，s_block₄₃₁。

图3示出了本发明实施例所提供的一种交织编码方法的流程图。所述方法有关的流程所定义的方法步骤应用于电子设备10，可以由所述处理器12实现。下面将对图3所示的具体流程进行详细阐述：

在本实施例中，交织编码可以理解为交织计算。

步骤S21，先后获取多个数据帧。

在本实施例中，获取到的多个数据帧的总长度可以为92160*2bit，电子设备10能够接收到顺序输入的多个数据帧，然后将多个数据帧划分为多个数据帧子块d_block_m，其中，0≤m≤431。可以理解，数据帧子块的数量与存储子块的数量相同。

进一步地，每个数据帧子块d_block_m中的数据帧以多个数据包的形式进行存储，其中，将数据包定义为package_k，其中，0≤k≤92159，每个数据包package_k的长度最短为2bit，最长为6bit。

进一步地，数据帧子块d_block_m的划分方式如下：

d_block₀＝[package₀ ... package₂₁₃]

d_block₁＝[package₂₁₄ ... package₄₂₅]

d_block₂＝[package₄₂₆ ... package₆₄₀]

d_block₃＝[package₆₄₁ ... package₈₅₅]

...

d_block₁₄₃＝[package₉₁₉₄₈ ... package₉₂₁₅₉]

可以理解，数据帧子块的d_block_m划分方式以“214-212-214”个数据包进行循环划分，换句话说，d_block₀中的数据包为214个，d_block₁中的数据包为212个，d_block₂中的数据包为214个，d_block₃中的数据包为214个，以此类推。

步骤S22，按照各数据帧的获取时刻的先后顺序依次将各数据帧写入第一存储器。

可以理解，按照各数据帧的获取时刻的先后顺序依次将各数据帧写入第一存储器为行交织，具体写入方式请结合参阅图4：

将d_block₀写入s_block₀，将d_block₁写入s_block₂₁₇，将d_block₂写入s_block₂，将d_block₃写入s_block₂₁₉，以此类推，将d_block_m全部写入到s_block_n中。

此时，

d_block₀,d_block₂,...,d_block₄₃₀对应写入至：

s_block₀,s_block₂,...,s_block₄₃₀。

d_block₁,d_block₃,...,d_block₄₃₁对应写入至：

s_block₂₁₇,s_block₂₁₉,...,s_block₂₁₅。

换句话说，下标为偶数的d_block对应写入s_block，下标为奇数的d_block与下标为奇数的s_block相差216。

如图4所示，通过上述写入方式完成多个数据帧的行交织。

可以理解，上述向第一存储器14中写入数据帧的描述为静态描述，在本实施例中，还可以通过另外一种方式进行数据帧的写入。

由于数据帧的获取存在先后顺序，以电子设备10接收到第一个数据帧为例进行说明，电子设备10可以将接收到的第一个数据帧写入s_block₀，然后将接收到的第二个数据帧也写入s_block₀，当s_block₀中的数据帧数量达到设定值时，将后续接收到的数据帧写入s_block₂₁₇。例如，将接收到的第h个数据帧作为待写入数据帧，将待写入数据帧写入第一存储器14时，若s_block₀中的数据帧数量达到设定值，此时将待写入数据帧写入s_block₂₁₇。可以理解，s_block₀的设定值为214。

又例如，还可以将多个数据帧以数据包的形式写入s_block₀，若s_block₀中的数据包数量达到214个，将后续的数据包写入s_block₂₁₇。

可以理解，若某个存储子块已满存，将待写入数据帧写入另一存储子块时需要基于存储子块间的编号进行选择，例如，存储子块s_block₀的编号为0，存储子块s_block₂₁₇的编号为217，因此，两个编号之间的间隔值可以理解为预设间隔值，换句话说，若当前存储子块s_block₀已满存，基于预设间隔值查找到另一个存储子块s_block₂₁₇，将待写入数据帧写入存储子块s_block₂₁₇。又例如，若存储子块s_block₂₁₇已满存，基于预设间隔值查找到又一个存储子块s_block₂，将待写入数据帧写入存储子块s_block₂，以此类推实现行交织计算。

换句话说，写入存储子块的标号顺序为：“0，217，2，219，4，221...430,215”。

步骤S23，针对写入第一存储器中的当前数据帧，判断当前数据帧的获取时刻是否小于已写入第一存储器中的任一数据帧所对应的获取时刻。

可以理解，电子设备10先后将获取得到的每个数据帧以步骤S22的方式写入第一存储器14，在写入之后，会进行后续交织计算，在本实施例中，将传统的伪随机列交织和行交织进行融合，对写入第一存储器14的每个数据帧进行一次计算即可得到交织地址，相较于传统的“行交织-伪随机列交织-行交织”的三级交织技术，本实施例所采用的交织计算只需要一个第一存储器14，能够有效节省资源，减少延迟。

进一步地，判断当前数据帧的获取时刻是否小于已写入第一存储器中的任一数据帧所对应的获取时刻是为了确定写入的数据帧是否为第一个，可以理解，若当前数据帧的获取时刻不小于已写入第一存储器14中的任一数据帧所对应的获取时刻，表明当前数据帧不是第一个写入第一存储器14的，此时转向步骤S24，若当前数据帧的获取时刻小于已写入第一存储器14中的任一数据帧所对应的获取时刻，转向步骤S25。

步骤S24，获取当前数据帧的前一个数据帧在第一存储器中的第一地址，根据第一地址计算出当前数据帧在第一存储器中的第二地址作为当前数据帧的交织地址。

请结合参阅图5，假设数据包package₁是第二个写入第一存储器14的，则获取数据包package₁的前一个数据包package₀在第一存储器中14的第一地址，又例如，数据包package₀在第一存储器中14的第一地址为‘0’，则电子设备10根据以下公式计算出数据包package₁在第一存储器14中的第二地址(交织地址)：

i＝(5·j+16383)-[(5·j+16383)/65536]·65536

在上述公式中，(5·j+16383)/65536表示(5·j+16383)除以65536得到的商，为一整数。

在本实施例中，j＝0，此时计算出数据包package₁在第一存储器14中的第二地址为‘16383’，可以理解，数据包package₁的交织地址也为‘16383’。

请继续参阅图5，假设数据包package₂是第三个写入第一存储器14的，则数据包package₂的交织地址为：

(5·16383+16383)-[(5·16383+16383)/65536]·65536＝32762

步骤S25，将第一存储器的首地址作为当前数据帧的交织地址。

请结合参阅图6，假设数据包package₀是第一个写入第一存储器14的，则将第一存储器14的首地址‘0’作为数据包package₀的交织地址，其中，‘0’也可以作为数据包package₀在第一存储器14的第一地址，用于后续的交织计算。

可以理解，交织地址的计算以存储子块为单位进行，换句话说，依次计算出第一个存储子块中的所有数据帧的交织地址之后才会计算下一个存储子块中的数据帧的交织地址。

进一步地，还可以按照计算出交织地址的时刻的先后顺序依次将第一存储器14中的多个数据帧读出。

可以理解，针对同一串数据帧，以深度为92160的第一存储器14为例，基于步骤S21～步骤S25的计算，最大延迟为“92160+131072”个时钟周期。而采用传统交织计算方法所需要的存储器深度为184320，换句话说，需要两个存储器实现交织算法，且最大时延为“92160+131072+92160”个时钟周期。

由此可见，本实施例所提供的算法节约了一半的存储器资源并有效减少了延迟。

考虑到数字音频广播的所有模式，存储器深度只需要101376即可满足所有的交织模式，同时，在实现交织算法时，可以采用递推的方法计算交织地址，换句话说，对s_block₀中的数据帧执行完交织地址计算才会执行s_block₁中数据帧的交织地址的计算，能够减少对存储器、加法器和寄存器的占用，进而提高交织计算的效率，减少延迟。

在上述基础上，如图7所示，本发明实施例提供了一种交织编码装置20，所述交织编码装置20包括：数据帧获取模块21、数据帧写入模块22和交织计算模块23。

数据帧获取模块21，用于先后获取多个数据帧。

由于获取模块21和图3中步骤S21的实现原理类似，因此在此不作更多说明。

数据帧写入模块22，按照各所述数据帧的获取时刻的先后顺序依次将各所述数据帧写入第一存储器。

由于数据帧写入模块22和图3中步骤S22的实现原理类似，因此在此不作更多说明。

交织计算模块23，用于针对写入所述第一存储器中的当前数据帧，判断所述当前数据帧的获取时刻是否小于已写入所述第一存储器中的任一数据帧所对应的获取时刻，若所述当前数据帧的获取时刻不小于所述任一数据帧所对应的获取时刻，获取所述当前数据帧的前一个数据帧在所述第一存储器中的第一地址，根据所述第一地址计算出所述当前数据帧在所述第一存储器中的第二地址作为所述当前数据帧的交织地址。

由于交织计算模块23和图2中步骤S23、步骤S24和步骤S25的实现原理类似，因此在此不作更多说明。

综上，本发明实施例所提供的交织编码方法及装置，能够基于对伪随机列交织以及后续行交织计算的改进有效减少对存储器资源的占用、提高交织计算效率，进而减少交织延迟。

在本发明实施例所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置和方法实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本发明各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，电子设备10，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读第二存储器(ROM，Read-Only Memory)、随机存取第二存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种交织编码方法，其特征在于，应用于电子设备，所述方法包括：

先后获取多个数据帧；

针对写入所述第一存储器中的当前数据帧，判断所述当前数据帧的获取时刻是否小于已写入所述第一存储器中的任一数据帧所对应的获取时刻，若所述当前数据帧的获取时刻不小于所述任一数据帧所对应的获取时刻，获取所述当前数据帧的前一个数据帧在所述第一存储器中的第一地址，根据所述第一地址计算出所述当前数据帧在所述第一存储器中的第二地址作为所述当前数据帧的交织地址；

所述当前数据帧在所述第一存储器中的第二地址通过以下公式计算得到：

i＝(5·j+16383)-[(5·j+16383)/65536]·65536

2.根据权利要求1所述的交织编码方法，其特征在于，所述方法还包括：

3.根据权利要求1所述的交织编码方法，其特征在于，所述第一存储器预先划分有多个存储空间，按照各所述数据帧的获取时刻的先后顺序依次将各所述数据帧写入第一存储器的步骤，包括：

4.根据权利要求3所述的交织编码方法，其特征在于，各所述存储空间设置有编号，向所述多个存储空间中的另一个存储空间中写入所述待写入数据帧的步骤，包括：

获取所述当前存储空间的编号；

向所述目标编号对应的存储空间写入所述待写入数据帧。

5.根据权利要求1所述的交织编码方法，其特征在于，所述方法还包括：

6.一种交织编码装置，其特征在于，应用于电子设备，所述装置包括：

数据帧获取模块，用于先后获取多个数据帧；

交织计算模块，用于针对写入所述第一存储器中的当前数据帧，判断所述当前数据帧的获取时刻是否小于已写入所述第一存储器中的任一数据帧所对应的获取时刻，若所述当前数据帧的获取时刻不小于所述任一数据帧所对应的获取时刻，获取所述当前数据帧的前一个数据帧在所述第一存储器中的第一地址，根据所述第一地址计算出所述当前数据帧在所述第一存储器中的第二地址作为所述当前数据帧的交织地址；

i＝(5·j+16383)-[(5·j+16383)/65536]·65536

7.根据权利要求6所述的交织编码装置，其特征在于，所述交织计算模块还用于：

8.一种电子设备，其特征在于，包括第二存储器、处理器以及存储在第二存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现权利要求1～5任一所述的交织编码方法。

9.一种计算机可读存储介质，其特征在于，所述可读存储介质包括计算机程序，所述计算机程序运行时控制所述可读存储介质所在电子设备执行权利要求1～5任一所述的交织编码方法。