WO2012099032A1 - 電源装置及び照明装置 - Google Patents

電源装置及び照明装置 Download PDF

Info

Publication number
WO2012099032A1
WO2012099032A1 PCT/JP2012/050665 JP2012050665W WO2012099032A1 WO 2012099032 A1 WO2012099032 A1 WO 2012099032A1 JP 2012050665 W JP2012050665 W JP 2012050665W WO 2012099032 A1 WO2012099032 A1 WO 2012099032A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase angle
voltage
input voltage
current limiting
input
Prior art date
Application number
PCT/JP2012/050665
Other languages
English (en)
French (fr)
Inventor
亮平 多田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012099032A1 publication Critical patent/WO2012099032A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/395—Linear regulators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • the present invention relates to a power supply device for dimming and lighting a light source and a lighting device including the power supply device.
  • LEDs light emitting diodes
  • a power supply device and a lighting device having a dimming function capable of adjusting a light source to a desired brightness have been commercialized.
  • a phase-controlled AC voltage is applied.
  • a current limiting resistor current limiting resistor
  • the capacitor is brought into contact with the surface of the current limiting resistor, and the temperature of the capacitor
  • a lighting unit that breaks a capacitor and stops the lighting operation of the lighting device when the heat resistance temperature is exceeded is disclosed (see Patent Document 1).
  • the power loss due to the current limiting resistance provided in the conventional power supply device or lighting unit is relatively large, causing heat generation or power supply efficiency reduction.
  • a power loss due to the current limiting resistance always occurs even though the inrush current at the rise of the input voltage is less than the allowable value.
  • This invention is made in view of such a situation, and it aims at providing the power supply device which can reduce the power loss by current limiting resistance, and an illuminating device provided with this power supply device.
  • a power supply apparatus detects a phase angle of an input voltage in a power supply apparatus including a current limiting unit having a current limiting resistor for limiting an input current at the time of rising of an input voltage obtained by rectifying a phase-controlled AC voltage.
  • a phase angle detection unit, and a stop unit that stops the function of the current limiting unit when the phase angle detected by the phase angle detection unit is within a predetermined range, are provided.
  • the phase angle detection unit that detects the phase angle of the input voltage, and the stop unit that stops the function of the current limiting unit when the phase angle detected by the phase angle detection unit is within a predetermined range.
  • the input current (inrush current) at the rising edge of the input voltage becomes small, and the wave of the input voltage when the phase angle is around 90 degrees. Since the high value is the maximum, the input current (inrush current) at the rise of the input voltage is the maximum.
  • the phase angle of the input voltage is within a predetermined range (for example, the phase angle is about 0 to 30 degrees, or the phase angle is about 150 to 180 degrees)
  • the input current (inrush current) at the rise of the input voltage is Since it becomes smaller, the function of the current limiting unit is stopped. Thereby, power loss at the current limiting resistor can be reduced.
  • the power supply device includes a voltage detection unit that detects an input voltage, and the phase angle detection unit is configured to detect a phase angle based on an input voltage value detected by the voltage detection unit.
  • a voltage detection unit that detects an input voltage
  • the phase angle detection unit detects the phase angle based on the input voltage value detected by the voltage detection unit.
  • the input voltage value detected by the voltage detector is an effective value or an average value of the input voltage.
  • the input voltage obtained by rectifying the phase-controlled AC voltage decreases as the phase angle changes from 0 degrees to 90 degrees, and further from 90 degrees to 180 degrees. Thereby, the phase angle can be detected from the input voltage value of the input voltage.
  • the function of the unit is configured to be stopped.
  • the stopping unit stops the function of the current limiting unit when the phase angle detected by the phase angle detecting unit is equal to or smaller than the first threshold value or equal to or larger than the second threshold value greater than the first threshold value.
  • the first threshold is, for example, 30 degrees
  • the second threshold is, for example, 150 degrees. That is, when the phase angle of the input voltage is in the range of zero to 30 degrees or in the range of 150 degrees to 180 degrees, the peak value at the rising time of the input voltage becomes small, and Since the input current (inrush current) is smaller than the allowable value, the function of the current limiting unit is stopped. Thereby, power loss at the current limiting resistor can be reduced.
  • a power supply apparatus includes a generation unit that generates a binarized signal according to the magnitude of an input voltage and a threshold voltage, and the phase angle detection unit includes a duty of the binarized signal generated by the generation unit.
  • a feature is that the phase angle is detected by the ratio.
  • the generation unit generates a binarized signal corresponding to the magnitude of the input voltage and the threshold voltage. For example, when the input voltage (peak value) is equal to or higher than the threshold voltage, a high level signal is generated, and when the input voltage is lower than the threshold voltage, a low level signal is generated. Since the input voltage changes according to the phase angle, the duty ratio of the binarized signal (for example, the ratio of the signal length of the high level and low level signals, or the signal of the high level signal for one period) Since the ratio of the length changes, the phase angle can be detected by the duty ratio of the generated binarized signal. As a result, even when the average value or effective value of the input voltage varies, the phase angle can be detected accurately if the peak value of the input voltage does not vary.
  • the duty ratio of the binarized signal for example, the ratio of the signal length of the high level and low level signals, or the signal of the high level signal for one period
  • the current limiting unit includes a plurality of current limiting resistors connected in series and a plurality of FETs connected in parallel to the current limiting resistors, and the stopping unit includes the phase angle detecting unit.
  • the phase angle detected in step 1 a part or all of the plurality of FETs are turned on to stop part or all of the functions of the current limiting unit.
  • the current limiting unit includes a plurality of current limiting resistors connected in series and a plurality of FETs connected in parallel to each current limiting resistor.
  • the stop unit turns on some or all of the plurality of FETs according to the phase angle detected by the phase angle detection unit, and stops part or all of the functions of the current limiting unit. For example, when the phase angle is in the range of about 60 degrees to about 120 degrees, the input current (inrush current) at the rise of the input voltage exceeds the allowable value. Restrict. Also, when the phase angle is in the range of about 30 degrees or less, or in the range of about 150 degrees or more, the input current (inrush current) at the rise of the input voltage is less than the allowable value.
  • a power supply device includes a rectifying element that rectifies a phase-controlled AC voltage, and the current limiting unit includes an FET connected in parallel to the current limiting resistor, and the input voltage rises when the FET is turned off. And the voltage detector detects the input voltage rectified by the rectifier element, and the stop unit turns on the FET and supplies the current limiter. The function is stopped.
  • the rectifying element for rectifying the phase-controlled AC voltage is provided, and the current limiting unit includes an FET connected in parallel to the current limiting resistor, and the input current when the input voltage rises with the FET turned off. Limit.
  • the voltage detection unit detects the input voltage rectified by the rectifying element, and the stop unit turns on the FET to stop the function of the current limiting unit. That is, when the input voltage (for example, effective value or average value) detected by the voltage detection unit is equal to or higher than a predetermined voltage, the FET is turned on and both ends of the current limiting resistor are short-circuited. The power loss at the current limiting resistance can be reduced without flowing.
  • the voltage detection unit divides the input voltage with a plurality of resistors connected in series, and the stop unit inputs the divided input voltage to one input terminal.
  • the comparator has a predetermined voltage input to the other input terminal and an output terminal connected to the gate of the FET.
  • the voltage detection unit divides the input voltage by a plurality of resistors connected in series, and the stop unit inputs the divided input voltage to one input terminal, and inputs a predetermined voltage to the other input.
  • a comparator is provided which is input to the terminal and whose output terminal is connected to the gate of the FET.
  • the output terminal of the comparator becomes high level, and a high level voltage is applied to the gate of the FET to turn on the FET.
  • the output terminal of the comparator becomes low level, and a low level voltage is applied to the gate of the FET to turn off the FET.
  • the FET when the input voltage (for example, effective value or average value) detected by the voltage detection unit is equal to or higher than a predetermined voltage, the FET is turned on and both ends of the current limiting resistor are short-circuited. The power loss at the current limiting resistance can be reduced without flowing.
  • the power supply device is characterized in that the predetermined voltage is 70% of an input voltage value when the phase is not controlled.
  • the predetermined voltage is 70% of the input voltage value when the phase is not controlled.
  • the input voltage at the time of dimming is 70% or more of the input voltage value when not dimming
  • the input current at the rise of the input voltage can be within the allowable value, so there is no current limiting resistance.
  • the effect of inrush current can be ignored.
  • the inrush current limit is required (when the allowable value is exceeded)
  • the inrush current is suppressed via the current limiting resistor, and when the inrush current limit is not necessary (when the allowable value is not exceeded)
  • the power loss can be reduced by short-circuiting both ends of the current limiting resistor.
  • An illumination device includes the power supply device according to any one of the above-described inventions, and a light source to which power is supplied by the power supply device.
  • the function of the current limiting unit is stopped, so that power loss at the current limiting resistor can be reduced.
  • FIG. 3 is a circuit diagram illustrating an example of a configuration of a power supply device according to the first embodiment. It is a schematic diagram which shows the outline of the input voltage and input current of the output side of a rectifier circuit. It is a schematic diagram which shows the relationship between an input voltage and a phase angle. It is explanatory drawing which shows operation
  • FIG. 6 is a circuit diagram illustrating an example of a configuration of a power supply device according to a second embodiment. FIG.
  • FIG. 10 is an explanatory diagram illustrating an operation of the power supply device according to the second embodiment.
  • FIG. 6 is a circuit diagram illustrating an example of a configuration of a power supply device according to a third embodiment.
  • FIG. 11 is an explanatory diagram illustrating an operation of the power supply device according to the third embodiment.
  • FIG. 10 is a circuit diagram illustrating an example of a configuration of a power supply device according to a fourth embodiment.
  • FIG. 10 is an explanatory diagram illustrating an operation of the power supply device according to the fourth embodiment.
  • FIG. 1 is a circuit diagram showing an example of the configuration of the power supply device 100 according to the first embodiment.
  • a power supply device 100 includes a rectifier circuit 10, a current limiting circuit 20 as a current limiting unit, a noise removing capacitor 30, a DC / DC converter 40, and a phase angle detecting circuit 50 as a phase angle detecting unit.
  • a stop circuit 60 as a stop unit.
  • a dimmer (not shown) that controls the phase of an AC voltage is connected to the input end of the power supply apparatus 100, and the phase-controlled AC voltage is applied to the input end during dimming.
  • a required number of LED modules 1 as light sources are connected to the output terminal of the power supply device 100.
  • the lighting device of the present embodiment includes a power supply device 100 and an LED module 1.
  • the rectifier circuit 10 includes four diodes 11 connected in a bridge, and full-wave rectifies the AC voltage.
  • the rectifier circuit 10 may be a half-wave rectifier circuit.
  • the DC / DC converter 40 includes a switching element, a switching transformer, and the like, and converts the input voltage rectified by the rectifier circuit 10 into a required DC voltage.
  • the DC / DC converter 40 includes a constant current circuit or a constant voltage circuit, and supplies a predetermined current to the LED module 1.
  • the capacitor 30 reduces electromagnetic noise generated by the DC / DC converter 40 or the like.
  • the current limiting circuit 20 includes a current limiting resistor 21 for limiting an input current (inrush current) at the rise of the input voltage rectified by the rectifying circuit 10, a FET 22 having a drain and a source connected to both ends of the current limiting resistor 21, and a Zener.
  • a diode 23, resistors 24, 25 and 29, a transistor 26, a diode 27, a capacitor 28, a diode 31 and the like are provided.
  • the FET 22 is not limited to an n-channel FET, and may be a p-channel FET.
  • the resistance value of the current limiting resistor 21 is, for example, 140 ohms, but the resistance value can be determined as appropriate.
  • the diode 31 is smoothed by the capacitor 30 so that the dimming waveform is not disturbed.
  • the input current (inrush current) at the time of rising of the input voltage rectified by the rectifier circuit 10 is a current mainly flowing between the capacitor 30 and the input end of the DC / DC converter 40.
  • the phase angle detection circuit 50 has a function as a voltage detection unit that detects the input voltage rectified by the rectification circuit 10. That is, the phase angle detection circuit 50 detects the phase angle of the input voltage based on the input voltage value of the input voltage.
  • the phase angle detection circuit 50 includes resistors 51 and 52 connected in series, a capacitor 53 connected in parallel to one resistor 52, and the like.
  • the phase angle detection circuit 50 divides the input voltage rectified by the rectifier circuit 10 using resistors 51 and 52, and detects an input voltage value V obtained by smoothing the divided voltage using a capacitor 53.
  • the phase angle detection circuit 50 outputs the input voltage value V smoothed by the capacitor 53 to a non-inverting input terminal of a comparator 61 described later.
  • the time constant determined by the resistor 52 and the capacitor 53 is set longer than the time corresponding to the commercial frequency (50 Hz or 60 Hz) or twice the commercial frequency.
  • the stop circuit 60 stops the function of the current limiting circuit 20 when the input voltage value V detected by the phase angle detection circuit 50 is equal to or higher than the predetermined voltage Vr.
  • the stop circuit 60 includes a comparator 61, a reference voltage source 62 as a predetermined voltage Vr, and the like.
  • the reference voltage source 62 is connected to the inverting input terminal of the comparator 61.
  • the output terminal of the comparator 61 is connected to the gate of the FET 22.
  • the comparator 61 When the divided and smoothed input voltage value V is equal to or higher than the predetermined voltage Vr (reference voltage of the reference voltage source 62), the comparator 61 applies a high level voltage to the gate of the FET 22 because the output terminal becomes a high level. The FET 22 is turned on. On the other hand, when the divided and smoothed input voltage value V is less than the predetermined voltage Vr, the comparator 61 turns off the FET 22 by applying a low level voltage to the gate of the FET 22 with the output terminal being at the low level.
  • the operation of the power supply device 100 according to the first embodiment will be described.
  • the dimming is not performed (for example, when the dimming level is 100% and the dimmer is not provided)
  • an AC voltage on a sine wave is applied to the input terminal of the power supply apparatus 100.
  • an AC voltage whose phase is controlled at a phase angle ⁇ corresponding to the dimming level is applied to the input terminal of the power supply apparatus 100.
  • the voltage rectified by the rectifier circuit 10 becomes the input voltage in the present embodiment.
  • the input voltage rectified by the rectifier circuit 10 is divided by the resistors 24 and 25, and the divided voltage is applied to the emitter of the transistor 26 via the diode 27 connected between the base and emitter of the transistor 26, and the transistor 26 Apply to the base. That is, when the input voltage rectified by the rectifier circuit 10 is zero or less than a predetermined value near zero, the transistor 26 is turned off, and when the input voltage rectified by the rectifier circuit 10 is more than a predetermined value, the transistor 26 Turns on.
  • the transistor 26 When the transistor 26 is on, the gate of the FET 22 becomes zero potential, the FET 22 is turned off, and the current limiting resistor 21 limits the input current (inrush current).
  • the capacitor 28 When the transistor 26 is off, the capacitor 28 is charged via the diode 27, a voltage whose upper limit is limited by the Zener diode 23 is applied to the gate of the FET 22, the FET 22 is turned on, and both ends of the current limiting resistor 21 are Shorted by FET22. In this case, the input current is not limited by the current limiting resistor 21.
  • FIG. 2 is a schematic diagram showing an outline of the input voltage and input current on the output side of the rectifier circuit 10.
  • the input voltage indicates the waveform of the rectified input voltage rectified by the rectifier circuit 10
  • the input current indicates the waveform of the current that flows between the capacitor 30 and the input terminal of the DC / DC converter 40, for example.
  • FIG. 2 shows an example in which the phase angle ⁇ is large in the left half, and an example in which the phase angle ⁇ is small in the right half.
  • the peak value of the input current waveform at the time of rising of the input voltage is reached because the peak value at the time of rising of the input voltage becomes a maximum value or a value close to the maximum value.
  • Increases for example, 3 to 4 A
  • the input current (inrush current) shown in FIG. 2 is set within an allowable value (for example, about 1 A).
  • the phase angle ⁇ when the phase angle ⁇ is less than or equal to the allowable phase angle ⁇ 1 (for example, about 30 degrees), or when the phase angle ⁇ is greater than or equal to the allowable phase angle ⁇ 2 (for example, about 150 degrees), the input voltage Since the peak value at the time of rising of the input voltage becomes smaller than the allowable value, the peak value of the input current waveform at the rising time of the input voltage becomes small, not only below the allowable current value of the diode 11 or other parts, but also the adjustment value. The current is below the allowable current value of the components inside the optical device.
  • the current limiting resistor 21 when the phase angle ⁇ is equal to or smaller than the allowable phase angle ⁇ 1 (for example, about 30 degrees), or when the phase angle ⁇ is equal to or larger than the allowable phase angle ⁇ 2 (for example, about 150 degrees), the current limiting resistor 21 is set. Since the input current (inrush current) is equal to or less than the allowable value without being interposed, the current limiting resistor 21 is short-circuited by short-circuiting both ends of the current limiting resistor 21 using the phase angle detection circuit 50 and the stop circuit 60. Reduce power loss due to flowing current.
  • FIG. 3 is a schematic diagram showing the relationship between the input voltage V and the phase angle.
  • the horizontal axis represents the phase angle ⁇ of the AC voltage subjected to phase control
  • the vertical axis represents the input voltage V, that is, the input voltage rectified by the rectifier circuit 10, divided by the resistors 51 and 52 and smoothed by the capacitor 53.
  • the input voltage V is an input voltage value V detected by the voltage detection circuit 50 and is a voltage applied to one input terminal of the comparator 61.
  • phase angle ⁇ is zero (when the dimming level is 100%), the effective value or average value of the input voltage rectified by the rectifier circuit 10 is large, and the phase angle ⁇ is 180 degrees.
  • the effective value or the average value of the input voltage rectified by the rectifier circuit 10 decreases as the level increases (as the dimming level decreases).
  • phase angle ⁇ that is, the dimming level
  • FIG. 4 is an explanatory diagram showing the operation of the power supply apparatus 100 when the phase angle ⁇ is about 90 degrees. 4 shows a case where the phase angle ⁇ is 90 degrees, the phase angle ⁇ is not limited to 90 degrees, and the operation of the power supply apparatus 100 is the same for about 30 degrees or more.
  • the phase angle ⁇ is about 30 degrees or more, the effective value or average value of the input voltage becomes small. Therefore, the input voltage rectified by the rectifier circuit 10 is divided by the resistors 51 and 52 and smoothed by the capacitor 53. V becomes smaller than the predetermined voltage Vr. For this reason, the comparator 61 outputs a low level to the gate of the FET 22, so that the FET 22 is turned off.
  • the transistor 26 of the current limiting circuit 20 is turned on at the rising edge of the input voltage, and charges the capacitor 28 with a predetermined time constant.
  • the time constant of the circuit composed of the resistors 24 and 25, the capacitor 28, and the like is set to be shorter than, for example, a commercial frequency (50 Hz or 60 Hz) or a time corresponding to twice the commercial frequency.
  • the voltage applied to the gate of the FET 22 rises to a value sufficient to turn on the FET 22 when the predetermined time t has elapsed since the rising time of the input voltage, and the FET 22 is turned on.
  • the input current inrush current
  • the FET 22 is turned off until the time t during which the inrush current flows, and the inrush current is limited by the current limiting resistor 21.
  • the FET 22 is turned on until the input voltage becomes zero, and the current limiting resistor 21 is short-circuited by the FET 22, so that no current flows through the current limiting resistor 21. Thereby, the power loss due to the current limiting resistor 21 is reduced. That is, even when the phase angle ⁇ is about 30 degrees or more, the current limiting resistor 21 is conducted only for the time t from the rising time of the input voltage, which is the time when the inrush current as shown in FIG. 4 flows, Since the current limiting resistor 21 is short-circuited by the FET 22 after the time t has elapsed, it is possible to suppress the necessary minimum power loss.
  • FIG. 5 is an explanatory diagram showing the operation of the power supply apparatus 100 when the phase angle ⁇ is relatively small or relatively large.
  • the case where the phase angle ⁇ is relatively small means, for example, the case where the phase angle ⁇ is in a range from zero to about 60 degrees, and the case where the phase angle ⁇ is relatively large means that, for example, the phase angle ⁇ is 120 degrees. Is in the range of about 180 degrees.
  • the operation is illustrated when the phase angle ⁇ is relatively small, but the same applies when the phase angle ⁇ is large.
  • the phase angle ⁇ when the phase angle ⁇ is small, the effective value or average value of the input voltage becomes large. Therefore, the input voltage rectified by the rectifier circuit 10 is divided by the resistors 51 and 52 and smoothed by the capacitor 53. The input voltage value V is larger than the predetermined voltage Vr. For this reason, since the comparator 61 outputs a high level to the gate of the FET 22, the FET 22 is turned on.
  • the FET 22 is turned on when the input voltage rises, and the current limiting resistor 21 is short-circuited by the FET 22, so that no current flows through the current limiting resistor 21. Since no inrush current flows through the current limiting resistor 21 as shown in FIG. 5, power loss due to the current flowing through the current limiting resistor 21 can be reduced. For example, according to this embodiment, the power supply efficiency can be improved by about 5%.
  • the criterion for determining the degree of the phase angle ⁇ is, for example, that the input voltage value V obtained by dividing the input voltage rectified by the rectifier circuit 10 by the resistors 51 and 52 and smoothing by the capacitor 53 is not phase-controlled.
  • the input voltage rectified by the rectifier circuit 10 is divided by the resistors 51 and 52 and is determined by whether or not it is 70% or more of the input voltage value smoothed by the capacitor 53 or 30% or less. be able to.
  • the input voltage value V detected by the phase angle detection circuit 50 is equal to or larger than the predetermined voltage Vr, that is, when the phase angle ⁇ of the input voltage is equal to or smaller than the predetermined angle (or the dimming level is predetermined).
  • the input current inrush current
  • the function of the current limiting circuit 20 is stopped. Thereby, the power loss in the current limiting resistor 21 can be reduced.
  • a predetermined voltage for example, 30% of the input voltage value when the phase is not controlled
  • the rectifier circuit 10 rectifies the phase-controlled AC voltage.
  • the current limiting circuit 20 includes an FET 22 connected in parallel to the current limiting resistor 21.
  • the FET 22 is turned off to limit the input current when the input voltage rises. To do.
  • the phase angle detection circuit 50 detects the input voltage rectified by the rectifier circuit 10, and the stop circuit 60 turns on the FET 22 to stop the function of the current limit circuit 20. That is, when the input voltage value V (for example, effective value or average value) detected by the phase angle detection circuit 50 is equal to or higher than the predetermined voltage Vr, the FET 22 is turned on and both ends of the current limiting resistor 21 are short-circuited. A current does not flow through the current resistor 21, and power loss at the current limiting resistor 21 can be reduced.
  • V for example, effective value or average value
  • the phase angle detection circuit 50 divides the input voltage by a plurality of resistors 51 and 52 connected in series, and the stop circuit 60 inputs the divided input voltage value V to one input terminal, and the predetermined voltage Vr. Is input to the other input terminal, and a comparator 61 having an output terminal connected to the gate of the FET 22 is provided.
  • the output terminal of the comparator 61 becomes a high level, and a high level voltage is applied to the gate of the FET 22 to turn on the FET 22.
  • the output terminal of the comparator 61 becomes low level, and a low level voltage is applied to the gate of the FET 22 to turn off the FET 22. That is, when the input voltage value V (for example, effective value or average value) detected by the voltage detection circuit 50 is equal to or higher than the predetermined voltage Vr, the FET 22 is turned on and both ends of the current limiting resistor 21 are short-circuited. No current flows through the resistor 21, and power loss at the current limiting resistor 21 can be reduced.
  • V for example, effective value or average value
  • the predetermined voltage Vr is, for example, 70% of the input voltage applied to the input terminal of the comparator 61 when the phase is not controlled.
  • the peak value of the inrush current at the rise of the input voltage can be within an allowable value. Even without the resistor 21, the effect of the inrush current can be ignored. Thereby, when the inrush current is required to be limited (when the allowable value is exceeded), the inrush current is suppressed via the current limiting resistor 21, and when the inrush current is not required to be limited (when the allowable value is not exceeded). Can short-circuit both ends of the current limiting resistor 21 to reduce power loss.
  • the input voltage phase angle ⁇ is detected by using the input voltage value obtained by rectifying and smoothing the input voltage.
  • the detection of the input voltage phase angle ⁇ is limited to this. Is not to be done. For example, a binarized voltage waveform corresponding to the magnitude of a voltage obtained by rectifying the input voltage and a predetermined threshold voltage is generated, and the phase angle ⁇ of the input voltage is set by the duty ratio of the generated binarized voltage waveform. It can also be detected.
  • FIG. 6 is a circuit diagram showing an example of the configuration of the power supply device 110 according to the second embodiment.
  • the difference from the first embodiment is that a Zener diode 54 is provided instead of the resistor 52, and a microcomputer 63 is provided on the output side of the comparator 61.
  • the phase angle detection circuit 50 has a function as a generation unit that generates a binarized voltage waveform (binarized signal) according to the magnitude of the input voltage and the threshold voltage. Then, the phase angle detection circuit 50 detects the phase angle ⁇ of the input voltage from the generated binary voltage waveform.
  • the microcomputer determines the phase angle ⁇ from the duty ratio of the binarized voltage waveform (a voltage waveform in which a high level and a low level are alternately repeated).
  • the operation of the power supply device 110 according to the second embodiment will be described.
  • FIG. 7 is an explanatory diagram showing the operation of the power supply device 110 according to the second embodiment.
  • the phase angle ⁇ is approximately 90 degrees, but the same applies to other values.
  • the phase detection circuit 50 binarizes the input voltage rectified by the rectifier circuit 10 by the Zener diode 54. That is, assuming that the Zener voltage of the Zener diode 54 is Vz (for example, about 5V), when the input voltage is larger than the Zener voltage Vz, the input voltage is Vz (high level, 5V). Since the input voltage is phase-controlled, when the input voltage is smaller than the zener voltage Vz, the input voltage becomes 0 V (low level). Therefore, a rectangular wave (binarized voltage waveform) having a peak value of 5V is input to the non-inverting input terminal of the comparator 61.
  • Vz for example, about 5V
  • the phase angle ⁇ changes from 0 degree to 180 degrees, the duty ratio D changes from approximately 100% to 0%.
  • the microcomputer 63 determines the phase angle ⁇ of the input voltage based on the duty ratio D of the voltage waveform output from the comparator 61, and turns the FET 22 on or off according to the determined phase angle ⁇ . Since the FET 22 is turned on or off in the same manner as in the examples of FIGS. 4 and 5, the description thereof is omitted.
  • the threshold voltage (Zener) as small as 5V Since the input voltage is binarized with the voltage Vz), the dependency on the input voltage fluctuation can be reduced, and the phase angle ⁇ can be accurately detected even in regions where the power quality is not good or the voltage system is different. can do.
  • the phase angle detection circuit 50 generates a binary voltage waveform according to the magnitude of the input voltage and the threshold voltage Vz. For example, when the input voltage (peak value) is equal to or higher than the threshold voltage, a high level voltage waveform is generated, and when the input voltage is smaller than the threshold voltage, a low level voltage waveform is generated. Since the input voltage changes according to the phase angle ⁇ , the duty ratio of the binarized voltage waveform (for example, the ratio of the time length between the high level and the low level, or the time length of the high level for one period depends on the phase angle ⁇ . Ratio) changes. The microcomputer 63 can determine the phase angle ⁇ based on the duty ratio of the generated binary voltage waveform. Thus, even when the average value or effective value of the input voltage varies, the phase angle ⁇ can be detected with high accuracy if the peak value of the input voltage does not vary.
  • the duty ratio of the binarized voltage waveform for example, the ratio of the time length between the high level and the low level, or the time length of the
  • the comparator 61 is provided. However, the comparator 61 may be omitted and the voltage to the non-inverting input terminal of the comparator 61 may be directly output to the microcomputer 63. Further, the phase angle ⁇ can be determined using the counter function of the microcomputer 63. Further, the output waveform of the comparator 61 can be converted into a DC voltage by a low-pass filter, and the phase angle ⁇ can be determined based on the magnitude of the voltage value of the converted DC voltage.
  • the input current (inrush current) at the rise of the input voltage becomes small.
  • the present invention is not limited to this. For example, even when the input voltage value V detected by the phase angle detection circuit 50 is equal to or lower than a predetermined voltage, the input current (inrush current) at the rise of the input voltage becomes small, so that the function of the current limiting circuit 20 is stopped. Can do.
  • FIG. 8 is a circuit diagram showing an example of the configuration of the power supply device 120 according to the third embodiment.
  • the stop circuit 60 further includes a comparator 64 and a reference voltage source 65.
  • the input voltage value V smoothed by the capacitor 53 is output to the inverting input terminal of the comparator 64, and the reference voltage source 65 is connected to the non-inverting input terminal of the comparator 64.
  • the output terminal of the comparator 64 is connected to the gate of the FET 22.
  • FIG. 9 is an explanatory diagram showing the operation of the power supply device 120 according to the third embodiment.
  • FIG. 9 is an explanatory diagram showing the operation of the power supply apparatus 100 when the phase angle ⁇ is relatively small and when the phase angle ⁇ is relatively large.
  • the case where the phase angle ⁇ is relatively small means, for example, the case where the phase angle ⁇ is in a range from zero to about 60 degrees (0 ⁇ ⁇ ⁇ 1), and the case where the phase angle ⁇ is relatively large is, for example, In this case, the phase angle ⁇ is in a range from about 120 degrees to about 180 degrees ( ⁇ 2 ⁇ ⁇ 180).
  • ⁇ 1 is, for example, 60 degrees
  • ⁇ 2 is, for example, 120 degrees.
  • the case where the phase angle ⁇ is small is the same as the example of FIG.
  • the input voltage rectified by the rectifier circuit 10 is divided by the resistors 51 and 52 and smoothed by the capacitor 53.
  • the input voltage value V is smaller than the reference voltage Vr2. For this reason, since the comparator 64 outputs a high level to the gate of the FET 22, the FET 22 is turned on.
  • the stop circuit 60 when the phase angle detected by the phase angle detection unit 50 is equal to or smaller than the first threshold value or equal to or larger than the second threshold value greater than the first threshold value, the stop circuit 60 is a current limiting circuit. 20 functions are stopped.
  • the first threshold is, for example, 30 degrees
  • the second threshold is, for example, 150 degrees. That is, when the phase angle of the input voltage is in the range of zero to 30 degrees or in the range of 150 degrees to 180 degrees, the peak value at the rising time of the input voltage becomes small, and Since the input current (inrush current) is smaller than the allowable value, the function of the current limiting circuit 20 is stopped. Thereby, the power loss in the current limiting resistor 21 can be reduced.
  • Embodiment 4 In Embodiments 1 to 3 described above, one current limiting resistor is provided. However, the present invention is not limited to this, and a plurality of current limiting resistors are connected in series, and each current limiting resistor is connected or not connected. Conduction can also be controlled by turning the FET off or on.
  • FIG. 10 is a circuit diagram showing an example of the configuration of the power supply device 130 according to the fourth embodiment.
  • the current limiting resistor 21 and the FET 22 instead of the current limiting resistor 21 and the FET 22, current limiting resistors 201 and 202 connected in series and FETs 202 and 204 connected in parallel to the current limiting resistors are provided. This is the point to control on / off.
  • the microcomputer 63 determines the phase angle ⁇ of the input voltage based on the duty ratio of the binarized voltage waveform output from the phase angle detection circuit 50, and turns on or off the FETs 202 and 204 according to the determination result.
  • FIG. 11 is an explanatory diagram showing the operation of the power supply device 130 according to the fourth embodiment.
  • the microcomputer 63 turns on the FETs 202 and 204 after time t from the rising time of the input voltage. .
  • the input current inrush current
  • the current limiting resistors 201 and 203 until the time t elapses after the rising time of the input voltage.
  • the time FETs 202 and 204 until the time t when the inrush current flows is turned off, and the inrush current is limited in a state where the current limiting resistance value is increased by the series circuit of the current limiting resistors 201 and 203.
  • the microcomputer 63 causes the FET 202, Both 204 are turned on. Since both ends of the current limiting resistors 201 and 203 are short-circuited by turning on the FETs 202 and 204, no current flows through the current limiting resistors 201 and 203, and power loss in the current limiting resistors 201 and 203 can be reduced.
  • the microcomputer 63 causes the FET 204 at the rising point of the input voltage. And the FET 202 is turned on after a time t from the rising point of the input voltage.
  • the input current inrush current
  • the current limiting resistor 201 until the time t elapses from the rising point of the input voltage. That is, the time FET 202 until the time t when the inrush current flows is turned off, and the inrush current is limited while the current limiting resistance value is reduced by the current limiting resistor 201.
  • the microcomputer 63 may turn on the FET 202 at the time when the input voltage rises, and turn on the FET 204 after a time t from the time when the input voltage rises.
  • the stop circuit 60 turns on a part or all of the plurality of FETs according to the phase angle detected by the phase angle detector 60, or a part of the function of the current limiting circuit 20 or Stop everything.
  • the phase angle ⁇ is in the range of about 60 to 120 degrees
  • the input current (inrush current) at the rise of the input voltage exceeds the allowable value.
  • the phase angle is in the range of about 30 degrees or less, or in the range of about 150 degrees or more, the input current (inrush current) at the rise of the input voltage is less than the allowable value. All the functions of the circuit 20 (that is, the current limiting function by all current limiting resistors) are stopped.
  • phase angle ⁇ is in the range of about 30 to 60 degrees, or in the range of about 120 to 150 degrees, a part of the FET is turned on and a part of the function of the current limiting circuit 20 (that is, part) Current limiting function due to current limiting resistance).
  • a necessary current limiting resistor is conducted according to the magnitude of the input current (rush current) when the input voltage rises, so that the power loss due to the current limiting resistor can be further effectively reduced.
  • the FETs 22, 202, and 204 can be turned on / off using the switching IC in the DC / DC converter 40.
  • the present invention is not limited to the LED module, and other light sources such as EL (Electro-Luminescence) may be used.
  • LED module (light source) 10 Rectifier circuit (rectifier element) 20 Current limit circuit (current limiter) 21, 201, 203 Current limiting resistor 22, 202, 204 FET 30 capacitor 40 DC / DC converter 50 phase angle detection circuit (phase angle detection unit) 51, 52 Resistor 53 Capacitor 54 Zener diode 60 Stop circuit (stop unit) 61, 64 Comparator 62, 65 Reference voltage source 63 Microcomputer

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)

Abstract

電流制限用抵抗による電力損失を低減することができる電源装置及び照明装置を提供する。電流制限回路（２０）は、整流回路（１０）で整流した入力電圧の立ち上がり時の入力電流（突入電流）を制限するための制限抵抗（２１）、制限抵抗（２１）の両端にドレイン及びソースを接続したＦＥＴ（２２）などを備える。位相角検出回路（５０）は、整流回路（１０）で整流した入力電圧を検出する。停止回路（６０）は、位相角検出回路（５０）で検出した入力電圧値（Ｖ）が所定電圧（Ｖｒ）以上である場合、電流制限回路（２０）を停止させる。

Description

電源装置及び照明装置
　本発明は、光源を調光点灯するための電源装置及び該電源装置を備える照明装置に関する。
　近年、発光ダイオード（ＬＥＤ）を光源とする照明装置が様々な用途向けに開発されており、白熱電球や蛍光灯等の従来の光源を用いた照明装置に対する置換えが行われつつある。また、光源を所望の明るさに調整することができる調光機能を備えた電源装置及び照明装置が商品化されている。
　調光機能を備えた電源装置では、例えば、位相制御された交流電圧が印加される。そして、位相制御された入力電圧の立ち上がり時の突入電流を低減させるために入力側に限流抵抗（電流制限用抵抗）を備えるものがある。例えば、位相制御による調光点灯時の入力電圧波形の歪により入力電流が増加した場合に、限流抵抗の発熱を防止するために、限流抵抗の表面にコンデンサを接触させ、コンデンサの温度が耐熱温度を超えた場合にコンデンサを破壊して照明装置の点灯動作を停止させる点灯ユニットが開示されている（特許文献１参照）。
特開２００５－２４３４６４号公報
　しかしながら、従来の電源装置又は点灯ユニットに設けられた限流抵抗による電力損失が比較的大きく、発熱又は電源効率低下の原因となっていた。特に調光状態で光源を点灯させない場合には、入力電圧の立ち上がり時の突入電流が許容値以下であるにもかかわらず、限流抵抗による電力損失が常に発生していた。
　本発明は斯かる事情に鑑みてなされたものであり、限流抵抗による電力損失を低減することができる電源装置及び該電源装置を備える照明装置を提供することを目的とする。
　本発明に係る電源装置は、位相制御された交流電圧を整流した入力電圧の立ち上がり時の入力電流を制限する限流抵抗を有する電流制限部を備える電源装置において、入力電圧の位相角を検出する位相角検出部と、該位相角検出部で検出した位相角が所定範囲にある場合、前記電流制限部の機能を停止させる停止部とを備えることを特徴とする。
　本発明にあっては、入力電圧の位相角を検出する位相角検出部と、位相角検出部で検出した位相角が所定範囲内にある場合、電流制限部の機能を停止させる停止部とを備える。位相制御された交流電圧を整流した入力電圧の位相角が０度から９０度へ変化するにつれて、入力電圧の波高値は、ゼロから最大値になり、入力電圧の立ち上がり時の入力電流（突入電流）は増加する。また、入力電圧の位相角が９０度から１８０度へ変化するにつれて入力電圧の波高値は、最大値からゼロになり、入力電圧の立ち上がり時の入力電流（突入電流）は減少する。すなわち、位相角が０度付近又は１８０度付近で入力電圧の波高値は小さくなるため、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなり、位相角が９０度付近で入力電圧の波高値は最大となるため、入力電圧の立ち上がり時の入力電流（突入電流）は最大となる。入力電圧の位相角が所定範囲内（例えば、位相角が０度から３０度程度、又は位相角が１５０度程度から１８０度）である場合、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなるので、電流制限部の機能を停止させる。これにより、限流抵抗での電力損失を低減することができる。
　本発明に係る電源装置は、入力電圧を検出する電圧検出部を備え、前記位相角検出部は、前記電圧検出部で検出した入力電圧値で位相角を検出するように構成してあることを特徴とする。
　本発明にあっては、入力電圧を検出する電圧検出部を備え、位相角検出部は、電圧検出部で検出した入力電圧値で位相角を検出する。電圧検出部で検出した入力電圧値は、入力電圧の実効値又は平均値などである。位相制御された交流電圧を整流した入力電圧は、位相角が０度から９０度、さらに９０度から１８０度へ変化するにつれて小さくなる。これにより、入力電圧の入力電圧値で位相角を検出することができる。
　本発明に係る電源装置は、前記停止部は、前記位相角検出部で検出した位相角が第１閾値以下である場合、又は該第１閾値より大きい第２閾値以上である場合、前記電流制限部の機能を停止させるように構成してあることを特徴とする。
　本発明にあっては、停止部は、位相角検出部で検出した位相角が第１閾値以下である場合、又は第１閾値より大きい第２閾値以上である場合、電流制限部の機能を停止させる。第１閾値は、例えば、３０度であり、第２閾値は、例えば、１５０度である。すなわち、入力電圧の位相角がゼロから３０度以下の範囲にある場合、あるいは１５０度以上１８０度の範囲内にある場合、入力電圧の立ち上がり時の波高値が小さくなり、入力電圧の立ち上がり時の入力電流（突入電流）が許容値より小さいので、電流制限部の機能を停止させる。これにより、限流抵抗での電力損失を低減することができる。
　本発明に係る電源装置は、入力電圧と閾値電圧との大小に応じた二値化信号を生成する生成部を備え、前記位相角検出部は、前記生成部で生成した二値化信号のデューティ比で位相角を検出するように構成してあることを特徴とする。
　本発明にあっては、生成部は、入力電圧と閾値電圧との大小に応じた二値化信号を生成する。例えば、入力電圧（波高値）が閾値電圧以上である場合、ハイレベルの信号を生成し、入力電圧が閾値電圧より小さい場合、ローレベルの信号を生成する。位相角に応じて入力電圧は変化するので、位相角に応じて二値化信号のデューティ比（例えば、ハイレベルとローレベルの信号の信号長の比率、あるいは１周期に対するハイレベルの信号の信号長の比率）は変化するので、生成した二値化信号のデューティ比で位相角を検出することができる。これにより、入力電圧の平均値又は実効値が変動した場合でも、入力電圧の波高値が変動しなければ、位相角を精度よく検出することができる。
　本発明に係る電源装置は、前記電流制限部は、直列接続された複数の限流抵抗と、各限流抵抗に並列接続した複数のＦＥＴとを備え、前記停止部は、前記位相角検出部で検出した位相角に応じて、前記複数のＦＥＴの一部又は全部をオンにして前記電流制限部の機能の一部又は全部を停止させるように構成してあることを特徴とする。
　本発明にあっては、電流制限部は、直列接続された複数の限流抵抗と、各限流抵抗に並列接続した複数のＦＥＴとを備える。停止部は、位相角検出部で検出した位相角に応じて、複数のＦＥＴの一部又は全部をオンにして電流制限部の機能の一部又は全部を停止させる。例えば、位相角が６０度程度から１２０度程度の範囲では、入力電圧の立ち上がり時の入力電流（突入電流）が許容値を超えるので、全てのＦＥＴをオフにして各限流抵抗で入力電流を制限する。また、位相角が３０度程度以下の範囲、あるいは１５０度程度以上の範囲では、入力電圧の立ち上がり時の入力電流（突入電流）は許容値以下となるので、全てのＦＥＴをオンにして電流制限部の機能の全部（すなわち全ての限流抵抗による限流機能）を停止する。また、位相角が３０度程度から６０度程度の範囲、あるいは１２０度程度から１５０度程度の範囲では、ＦＥＴの一部をオンにして、電流制限部の機能の一部（すなわち一部の限流抵抗による限流機能）を停止する。これにより、入力電圧の立ち上がり時の入力電流（突入電流）の大きさに応じて必要な限流抵抗しか導通させないので、限流抵抗による電力損失を一層効果的に低減することができる。
　本発明に係る電源装置は、位相制御された交流電圧を整流する整流素子を備え、前記電流制限部は、前記限流抵抗に並列接続したＦＥＴを備え、該ＦＥＴをオフにして入力電圧の立ち上がり時の入力電流を制限するようにしてあり、前記電圧検出部は、前記整流素子で整流された入力電圧を検出するようにしてあり、前記停止部は、前記ＦＥＴをオンにして前記電流制限部の機能を停止させるようにしてあることを特徴とする。
　本発明にあっては、位相制御された交流電圧を整流する整流素子を備え、電流制限部は、限流抵抗に並列接続したＦＥＴを備え、ＦＥＴをオフにして入力電圧の立ち上がり時の入力電流を制限する。電圧検出部は、整流素子で整流された入力電圧を検出し、停止部は、ＦＥＴをオンにして電流制限部の機能を停止させる。すなわち、電圧検出部で検出した入力電圧（例えば、実効値又は平均値など）が所定電圧以上である場合、ＦＥＴをオンにして限流抵抗の両端を短絡するので、限流抵抗には電流が流れず、限流抵抗での電力損失を低減することができる。
　本発明に係る電源装置は、前記電圧検出部は、直列接続した複数の抵抗で入力電圧を分圧するようにしてあり、前記停止部は、分圧された入力電圧を一方の入力端に入力し、前記所定電圧を他方の入力端に入力し、出力端を前記ＦＥＴのゲートに接続したコンパレータを備えることを特徴とする。
　本発明にあっては、電圧検出部は、直列接続した複数の抵抗で入力電圧を分圧し、停止部は、分圧された入力電圧を一方の入力端に入力し、所定電圧を他方の入力端に入力し、出力端をＦＥＴのゲートに接続したコンパレータを備える。分圧された入力電圧が所定電圧以上である場合、コンパレータの出力端は、ハイレベルとなりＦＥＴのゲートにハイレベルの電圧を印加してＦＥＴをオンにする。一方、分圧された入力電圧が所定電圧未満である場合、コンパレータの出力端は、ローレベルとなりＦＥＴのゲートにローレベルの電圧を印加してＦＥＴをオフにする。すなわち、電圧検出部で検出した入力電圧（例えば、実効値又は平均値など）が所定電圧以上である場合、ＦＥＴをオンにして限流抵抗の両端を短絡するので、限流抵抗には電流が流れず、限流抵抗での電力損失を低減することができる。
　本発明に係る電源装置は、前記所定電圧は、位相制御されていない場合の入力電圧値の７０％であることを特徴とする。
　本発明にあっては、所定電圧は、位相制御されていない場合の入力電圧値の７０％である。調光時の入力電圧が調光していない時の入力電圧値の７０％以上である場合、入力電圧の立ち上がり時の入力電流を許容値以内とすることができるので、限流抵抗がなくても突入電流の影響を無視することができる。これにより、突入電流の制限が必要な場合（許容値を超える場合）には、限流抵抗を介して突入電流を抑え、突入電流の制限が必要でない場合（許容値を超えない場合）には、限流抵抗の両端を短絡させて電力損失を低減することができる。
　本発明に係る照明装置は、前述のいずれか１つの発明に係る電源装置と、該電源装置により電力が供給される光源とを備えることを特徴とする。
　本発明にあっては、電力損失を低減することができる照明装置を実現することができる。
　本発明によれば、入力電圧の位相角が所定範囲内にある場合、電流制限部の機能を停止させるので、限流抵抗での電力損失を低減することができる。
実施の形態１の電源装置の構成の一例を示す回路図である。 整流回路の出力側の入力電圧及び入力電流の概略を示す模式図である。 入力電圧と位相角との関係を示す模式図である。 位相角αが９０度程度である場合の電源装置の動作を示す説明図である。 位相角αが比較的小さい場合又は比較的大きい場合の電源装置の動作を示す説明図である。 実施の形態２の電源装置の構成の一例を示す回路図である。 実施の形態２の電源装置の動作を示す説明図である。 実施の形態３の電源装置の構成の一例を示す回路図である。 実施の形態３の電源装置の動作を示す説明図である。 実施の形態４の電源装置の構成の一例を示す回路図である。 実施の形態４の電源装置の動作を示す説明図である。
（実施の形態１）
　以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は実施の形態１の電源装置１００の構成の一例を示す回路図である。図１に示すように、電源装置１００は、整流回路１０、電流制限部としての電流制限回路２０、ノイズ除去用のコンデンサ３０、ＤＣ／ＤＣコンバータ４０、位相角検出部としての位相角検出回路５０、停止部としての停止回路６０などを備える。
　電源装置１００の入力端には、交流電圧を位相制御する調光器（不図示）が接続され、調光時には位相制御された交流電圧が入力端に印加される。また、電源装置１００の出力端には、光源としてのＬＥＤモジュール１が、所要の数だけ接続される。本実施の形態の照明装置は、電源装置１００及びＬＥＤモジュール１を備える。
　整流回路１０は、ブリッジ接続した４個のダイオード１１を備え、交流電圧を全波整流する。なお、整流回路１０は、半波整流回路でもよい。
　ＤＣ／ＤＣコンバータ４０は、スイッチング素子及びスイッチングトランスなどを備え、整流回路１０で整流した入力電圧を所要の直流電圧に変換する。ＤＣ／ＤＣコンバータ４０は、定電流回路又は定電圧回路を備え、ＬＥＤモジュール１に所定の電流を供給する。
　コンデンサ３０は、ＤＣ／ＤＣコンバータ４０等で発生する電磁ノイズを低減する。
　電流制限回路２０は、整流回路１０で整流した入力電圧の立ち上がり時の入力電流（突入電流）を制限するための限流抵抗２１、限流抵抗２１の両端にドレイン及びソースを接続したＦＥＴ２２、ツェナーダイオード２３、抵抗２４、２５、２９、トランジシタ２６、ダイオード２７、コンデンサ２８、ダイオード３１などを備える。なお、ＦＥＴ２２は、ｎチャネルＦＥＴに限定されず、ｐチャネルＦＥＴでもよい。なお、限流抵抗２１の抵抗値は、例えば、１４０オームであるが、抵抗値は適宜決定することができる。また、ダイオード３１は、コンデンサ３０により平滑化される結果、調光波形が乱れないようにするためである。
　整流回路１０で整流した入力電圧の立ち上がり時の入力電流（突入電流）は、主にコンデンサ３０、ＤＣ／ＤＣコンバータ４０の入力端間などに流れる電流である。
　位相角検出回路５０は、整流回路１０で整流した入力電圧を検出する電圧検出部としての機能を備える。すなわち、位相角検出回路５０は、入力電圧の入力電圧値に基づいて入力電圧の位相角を検出する。具体的には、位相角検出回路５０は、直列接続した抵抗５１、５２、及び一方の抵抗５２に並列接続されたコンデンサ５３などを備える。位相角検出回路５０は、整流回路１０で整流した入力電圧を抵抗５１、５２で分圧し、分圧した電圧をコンデンサ５３で平滑した入力電圧値Ｖを検出する。位相角検出回路５０は、コンデンサ５３で平滑した入力電圧値Ｖを後述のコンパレータ６１の非反転入力端へ出力する。
　抵抗５２、コンデンサ５３で決定される時定数は、商用周波数（５０Ｈｚ又は６０Ｈｚ）又は商用周波数の２倍の周波数に相当する時間よりも長く設定してある。
　停止回路６０は、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧Ｖｒ以上である場合、電流制限回路２０の機能を停止させる。具体的には、停止回路６０は、コンパレータ６１、所定電圧Ｖｒとしての基準電圧源６２などを備える。基準電圧源６２は、コンパレータ６１の反転入力端に接続してある。コンパレータ６１の出力端は、ＦＥＴ２２のゲートに接続してある。
　コンパレータ６１は、分圧及び平滑された入力電圧値Ｖが所定電圧Ｖｒ（基準電圧源６２の基準電圧）以上である場合、出力端がハイレベルとなりＦＥＴ２２のゲートにハイレベルの電圧を印加してＦＥＴ２２をオンにする。一方、コンパレータ６１は、分圧及び平滑された入力電圧値Ｖが所定電圧Ｖｒ未満である場合、出力端がローレベルとなりＦＥＴ２２のゲートにローレベルの電圧を印加してＦＥＴ２２をオフにする。
　次に、実施の形態１の電源装置１００の動作について説明する。電源装置１００の入力端には、調光を実施しない場合（例えば、調光レベル１００％の場合、調光器を具備しない場合）、正弦波上の交流電圧が印加される。一方、調光を実施する場合には、電源装置１００の入力端には、調光レベルに応じた位相角αで位相制御された交流電圧が印加される。整流回路１０で整流された電圧が、本実施の形態でいう入力電圧となる。
　まず、電流制限回路２０の動作について説明する。整流回路１０で整流された入力電圧を抵抗２４、２５で分圧し、分圧した電圧を、トランジスタ２６のベース・エミッタ間に接続したダイオード２７を介してトランジスタ２６のエミッタへ印加するとともに、トランジスタ２６のベースに印加する。すなわち、整流回路１０で整流された入力電圧がゼロ又はゼロ近傍の所定値以下であるとき、トランジスタ２６はオフになり、整流回路１０で整流された入力電圧が所定値以上であるとき、トランジスタ２６はオンになる。
　トランジスタ２６がオンである場合、ＦＥＴ２２のゲートはゼロ電位となり、ＦＥＴ２２はオフとなり、限流抵抗２１で入力電流（突入電流）を制限する。
　トランジスタ２６がオフである場合、ダイオード２７を介してコンデンサ２８が充電され、ツェナーダイオード２３で上限値が制限された電圧がＦＥＴ２２のゲートに印加され、ＦＥＴ２２はオンとなり、限流抵抗２１の両端はＦＥＴ２２で短絡される。この場合、限流抵抗２１による入力電流の制限を行わない。
　図２は整流回路１０の出力側の入力電圧及び入力電流の概略を示す模式図である。入力電圧は、整流回路１０で整流した整流後の入力電圧の波形を示し、入力電流は、例えば、コンデンサ３０及びＤＣ／ＤＣコンバータ４０の入力端間に流れる電流の波形を示す。なお、図２では、左半分に位相角αが大きい場合の例を示し、右半部に位相角αが小さい場合の例を示す。
　図２に示すように、位相角αが９０度程度の場合、入力電圧の立ち上がり時点の波高値が最大値又は最大値に近い値になるため、入力電圧の立ち上がり時の入力電流波形のピーク値が大きくなり（例えば、３～４Ａ）、ダイオード１１又は他の部品などの電流許容値を超えるのみならず、調光器内部の部品の電流許容値も超える。本実施の形態では、限流抵抗２１を介装させることにより、例えば、図２に示す入力電流（突入電流）を許容値（例えば、１Ａ程度）以内にする。
　また、図２に示すように、位相角αが許容位相角α１（例えば、３０度程度）以下の場合、あるいは位相角αが許容位相角α２（例えば、１５０度程度）以上の場合、入力電圧の立ち上がり時点の波高値は許容値よりも小さくなるため、入力電圧の立ち上がり時の入力電流波形のピーク値が小さくなり、ダイオード１１又は他の部品などの電流許容値以下となるのみならず、調光器内部の部品の電流許容値以下となる。本実施の形態では、位相角αが許容位相角α１（例えば、３０度程度）以下の場合、あるいは位相角αが許容位相角α２（例えば、１５０度程度）以上の場合、限流抵抗２１を介装させなくても入力電流（突入電流）が許容値以下であるので、位相角検出回路５０及び停止回路６０を用いて、限流抵抗２１の両端を短絡させることにより、限流抵抗２１に流れる電流による電力損失を削減する。
　図３は入力電圧Ｖと位相角との関係を示す模式図である。横軸は位相制御された交流電圧の位相角αを示し、縦軸は入力電圧Ｖ、すなわち、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値である。入力電圧Ｖは、電圧検出回路５０で検出した入力電圧値Ｖであり、コンパレータ６１の一方の入力端に印加される電圧である。
　図３に示すように、位相角αがゼロの場合（調光レベルが１００％の場合）、整流回路１０で整流された入力電圧の実効値又は平均値は大きく、位相角αが１８０度に向かって大きくなるに応じて（調光レベルが小さくなるに応じて）、整流回路１０で整流された入力電圧の実効値又は平均値は小さくなる。
　次に、位相角α（すなわち、調光レベル）に応じた電源装置１００の動作について説明する。
　図４は位相角αが９０度程度である場合の電源装置１００の動作を示す説明図である。なお、図４では、位相角αが９０度である場合を示すが、位相角αは９０度に限定されるものではなく、３０度程度以上についても電源装置１００の動作は同様である。位相角αが３０度程度以上である場合、入力電圧の実効値又は平均値は小さくなるため、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧Ｖは、所定電圧Ｖｒよりも小さくなる。このため、コンパレータ６１は、ローレベルをＦＥＴ２２のゲートへ出力するので、ＦＥＴ２２はオフとなる。
　一方、電流制限回路２０のトランジスタ２６は、入力電圧の立ち上がりでオンとなり、コンデンサ２８を所定の時定数で充電する。抵抗２４、２５、コンデンサ２８等で構成される回路の時定数は、例えば、商用周波数（５０Ｈｚ又は６０Ｈｚ）又は商用周波数の２倍の周波数に相当する時間よりも短く設定してある。
　すなわち、入力電圧の立ち上がり時点から所定の時間ｔ経過時点でＦＥＴ２２のゲートに印加される電圧がＦＥＴ２２をオンにするのに十分な値まで上昇し、ＦＥＴ２２をオンにする。これにより、入力電圧の立ち上がり時点から時間ｔが経過するまでの間は、限流抵抗２１により入力電流（突入電流）を流す。つまり、突入電流が流れる時間ｔが経過するまでの時間ＦＥＴ２２がオフとなり、限流抵抗２１により突入電流を制限する。時間ｔが経過した時点以降は、入力電圧がゼロになるまでの間ＦＥＴ２２がオンとなり、限流抵抗２１はＦＥＴ２２で短絡されるので限流抵抗２１には電流が流れない。これにより、限流抵抗２１による電力損失を低減する。すなわち、位相角αが３０度程度以上の場合であっても、限流抵抗２１は、図４に示すような突入電流が流れる時点である入力電圧の立ち上がり時点から時間ｔの間だけ導通し、時間ｔ経過後には限流抵抗２１はＦＥＴ２２で短絡されるので、必要最小限の電力損失に抑えることが可能となる。
　図５は位相角αが比較的小さい場合又は比較的大きい場合の電源装置１００の動作を示す説明図である。位相角αが比較的小さい場合とは、例えば、位相角αがゼロから６０度程度までの範囲にある場合をいい、位相角αが比較的大きい場合とは、例えば、位相角αが１２０度から１８０度程度までの範囲にある場合をいう。なお、図５の例では、位相角αが比較的小さい場合について動作を例示しているが、位相角αが大きい場合も同様である。
　図５に示すように、位相角αが小さい場合、入力電圧の実効値又は平均値は大きくなるため、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値Ｖは、所定電圧Ｖｒよりも大きくなる。このため、コンパレータ６１は、ハイレベルをＦＥＴ２２のゲートへ出力するので、ＦＥＴ２２はオンとなる。
　すなわち、入力電圧の立ち上がり時点でＦＥＴ２２がオンとなり、限流抵抗２１はＦＥＴ２２で短絡されるので限流抵抗２１には電流が流れない。限流抵抗２１には、図５に示すように突入電流が流れないので、限流抵抗２１に流れる電流による電力損失を削減することができる。例えば、本実施の形態により、電源効率を５％程度向上させることができる。
　位相角αがどの程度であるかの判定基準は、例えば、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値Ｖが、位相制御されていない場合に整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値の７０％以上であるか否か、あるいは３０％以下であるか否かにより判定することができる。
　図１に示すように、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧Ｖｒ以上である場合、すなわち、入力電圧の位相角αが所定角以下である場合（あるいは調光レベルが所定値以上である場合）、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなるので、電流制限回路２０の機能を停止させる。これにより、限流抵抗２１での電力損失を低減することができる。なお、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧（例えば、位相制御されていない場合の入力電圧値の３０％）以下である場合については後述する。
　また、位相制御された交流電圧を整流する整流回路１０を備え、電流制限回路２０は、限流抵抗２１に並列接続したＦＥＴ２２を備え、ＦＥＴ２２をオフにして入力電圧の立ち上がり時の入力電流を制限する。位相角検出回路５０は、整流回路１０で整流された入力電圧を検出し、停止回路６０は、ＦＥＴ２２をオンにして電流制限回路２０の機能を停止させる。すなわち、位相角検出回路５０で検出した入力電圧値Ｖ（例えば、実効値又は平均値など）が所定電圧Ｖｒ以上である場合、ＦＥＴ２２をオンにして限流抵抗２１の両端を短絡するので、限流抵抗２１には電流が流れず、限流抵抗２１での電力損失を低減することができる。
　また、位相角検出回路５０は、直列接続した複数の抵抗５１、５２で入力電圧を分圧し、停止回路６０は、分圧された入力電圧値Ｖを一方の入力端に入力し、所定電圧Ｖｒを他方の入力端に入力し、出力端をＦＥＴ２２のゲートに接続したコンパレータ６１を備える。分圧された入力電圧値Ｖが所定電圧Ｖｒ以上である場合、コンパレータ６１の出力端は、ハイレベルとなりＦＥＴ２２のゲートにハイレベルの電圧を印加してＦＥＴ２２をオンにする。
　一方、分圧された入力電圧値Ｖが所定電圧Ｖｒ未満である場合、コンパレータ６１の出力端は、ローレベルとなりＦＥＴ２２のゲートにローレベルの電圧を印加してＦＥＴ２２をオフにする。すなわち、電圧検出回路５０で検出した入力電圧値Ｖ（例えば、実効値又は平均値など）が所定電圧Ｖｒ以上である場合、ＦＥＴ２２をオンにして限流抵抗２１の両端を短絡するので、限流抵抗２１には電流が流れず、限流抵抗２１での電力損失を低減することができる。
　また、所定電圧Ｖｒは、例えば、位相制御されていない場合にコンパレータ６１の入力端に印加される入力電圧の７０％である。調光時の入力電圧が、調光していない時の入力電圧値の７０％以上である場合、入力電圧の立ち上がり時の突入電流のピーク値を許容値以内とすることができるので、限流抵抗２１がなくても突入電流の影響を無視することができる。これにより、突入電流の制限が必要な場合（許容値を超える場合）には、限流抵抗２１を介して突入電流を抑え、突入電流の制限が必要でない場合（許容値を超えない場合）には、限流抵抗２１の両端を短絡させて電力損失を低減することができる。
（実施の形態２）
　実施の形態１では、入力電圧の位相角αの検出方法として、入力電圧を整流して平滑化した入力電圧値を用いるものであったが、入力電圧の位相角αの検出は、これに限定されるものではない。例えば、入力電圧を整流して得られた電圧と所定の閾値電圧との大小に応じた二値化電圧波形を生成し、生成した二値化電圧波形のデューティ比で入力電圧の位相角αを検出することもできる。
　図６は実施の形態２の電源装置１１０の構成の一例を示す回路図である。実施の形態１との相違点は、抵抗５２に代えてツェナーダイオード５４を備える点、コンパレータ６１の出力側にマイクロコンピュータ６３を備える点である。
　位相角検出回路５０は、入力電圧と閾値電圧との大小に応じた二値化電圧波形（二値化信号）を生成する生成部としての機能を備える。そして、位相角検出回路５０は、生成した二値化電圧波形で入力電圧の位相角αを検出する。
　マイクロコンピュータは、二値化電圧波形（ハイレベルとローレベルとが交互に繰り返す電圧波形）のデューティ比から位相角αを判定する。以下、実施の形態２の電源装置１１０の動作について説明する。
　図７は実施の形態２の電源装置１１０の動作を示す説明図である。なお、図７の例では、位相角αがほぼ９０度の場合を示すが、他の値の場合も同様である。位相検出回路５０は、整流回路１０で整流された入力電圧をツェナーダイオード５４で二値化する。すなわち、ツェナーダイオード５４のツェナー電圧をＶｚ（例えば、５Ｖ程度）とすると、入力電圧がツェナー電圧Ｖｚより大きい場合には、入力電圧はＶｚ（ハイレベル、５Ｖ）となる。入力電圧は位相制御されているので、入力電圧がツェナー電圧Ｖｚより小さい場合、入力電圧は０Ｖ（ローレベル）となる。したがって、コンパレータ６１の非反転入力端には、波高値が５Ｖの矩形波（二値化電圧波形）が入力される。
　基準電圧源６２の基準電圧を、例えば、２．５Ｖとすると、コンパレータ６１の出力電圧は、周期がＴ、ハイレベル（５Ｖ）の時間長がＴ１、デューティ比ＤがＤ＝Ｔ１／Ｔの電圧波形となる。位相角αが０度から１８０度まで変化した場合、デューティ比Ｄは、ほぼ１００％から０％に変化する。
　マイクロコンピュータ６３は、コンパレータ６１が出力した電圧波形のデューティ比Ｄに基づいて、入力電圧の位相角αを判定し、判定した位相角αに応じて、ＦＥＴ２２のオン又はオフを行う。なお、ＦＥＴ２２のオン又はオフは、図４及び図５の例と同様であるので、説明は省略する。
　また、図７に示すように、入力電圧が変動（増減）した場合（例えば、図７の破線で示す電圧波形のように電圧の実効値が低下した場合）でも、５Ｖという小さい閾値電圧（ツェナー電圧Ｖｚ）で入力電圧を二値化するので、入力電圧変動に対する依存性を少なくすることができ、電力品質が良好でない地域又は電圧系が異なる地域であっても、位相角αを精度よく検出することができる。
　実施の形態２にあっては、位相角検出回路５０は、入力電圧と閾値電圧Ｖｚとの大小に応じた二値化電圧波形を生成する。例えば、入力電圧（波高値）が閾値電圧以上である場合、ハイレベルの電圧波形を生成し、入力電圧が閾値電圧より小さい場合、ローレベルの電圧波形を生成する。位相角αに応じて入力電圧は変化するので、位相角αに応じて二値化電圧波形のデューティ比（例えば、ハイレベルとローレベルの時間長の比率、あるいは１周期に対するハイレベルの時間長の比率）は変化する。マイクロコンピュータ６３は、生成された二値化電圧波形のデューティ比で位相角αを判定することができる。これにより、入力電圧の平均値又は実効値が変動した場合でも、入力電圧の波高値が変動しなければ、位相角αを精度よく検出することができる。
なお、図６の例では、コンパレータ６１を備える構成であるが、コンパレータ６１を省略して、コンパレータ６１の非反転入力端への電圧を直接マイクロコンピュータ６３へ出力するようにしてもよい。また、マイクロコンピュータ６３のカウンタ機能を用いて位相角αを判定することもできる。また、コンパレータ６１の出力波形をローパスフィルタでＤＣ電圧に変換し、変換したＤＣ電圧の電圧値の大小に基づいて位相角αを判定することもできる。
（実施の形態３）
　実施の形態１では、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧Ｖｒ以上である場合、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなるので、電流制限回路２０の機能を停止させる構成であったが、これに限定されるものではない。例えば、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧以下である場合も、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなるので、電流制限回路２０の機能を停止させることができる。
　図８は実施の形態３の電源装置１２０の構成の一例を示す回路図である。実施の形態１との相違点は、停止回路６０は、さらにコンパレータ６４、基準電圧源６５を備える点である。ただし、コンデンサ５３で平滑した入力電圧値Ｖをコンパレータ６４の反転入力端へ出力し、基準電圧源６５は、コンパレータ６４の非反転入力端に接続してある。コンパレータ６４の出力端は、ＦＥＴ２２のゲートに接続してある。基準電圧源６２の基準電圧をＶｒ１（＝Ｖｒ）、基準電圧源６５の基準電圧をＶｒ２とすると、Ｖｒ１＞Ｖｒ２である。
　図９は実施の形態３の電源装置１２０の動作を示す説明図である。図９は位相角αが比較的小さい場合及び位相角αが比較的大きい場合の電源装置１００の動作を示す説明図である。位相角αが比較的小さい場合とは、例えば、位相角αがゼロから６０度程度までの範囲（０≦α＜α１）にある場合をいい、位相角αが比較的大きい場合とは、例えば、位相角αが１２０度から１８０度程度までの範囲（α２＜α≦１８０）にある場合をいう。α１は、例えば、６０度であり、α２は、例えば、１２０度である。なお、図９において、位相角αが小さい場合は、図５の例と同様であるので説明は省略する。
　図９に示すように、位相角αが大きい場合、入力電圧の実効値又は平均値は小さくなるため、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値Ｖは、基準電圧Ｖｒ２よりも小さくなる。このため、コンパレータ６４は、ハイレベルをＦＥＴ２２のゲートへ出力するので、ＦＥＴ２２はオンとなる。
　すなわち、位相角αが大きい場合であっても、入力電圧の立ち上がり時点でＦＥＴ２２がオンとなり、限流抵抗２１はＦＥＴ２２で短絡されるので限流抵抗２１には電流が流れない。限流抵抗２１には、図９に示すように突入電流が流れないので、限流抵抗２１に流れる電流による電力損失を削減することができる。
　実施の形態３にあっては、停止回路６０は、位相角検出部５０で検出した位相角が第１閾値以下である場合、又は第１閾値より大きい第２閾値以上である場合、電流制限回路２０の機能を停止させる。第１閾値は、例えば、３０度であり、第２閾値は、例えば、１５０度である。すなわち、入力電圧の位相角がゼロから３０度以下の範囲にある場合、あるいは１５０度以上１８０度の範囲内にある場合、入力電圧の立ち上がり時の波高値が小さくなり、入力電圧の立ち上がり時の入力電流（突入電流）が許容値より小さいので、電流制限回路２０の機能を停止させる。これにより、限流抵抗２１での電力損失を低減することができる。
（実施の形態４）
　上述の実施の形態１～３では、限流抵抗を１つ設ける構成であったが、これに限定されるものではなく、限流抵抗を直列に複数接続し、各限流抵抗の導通又は非導通をＦＥＴをオフ又はオンすることにより制御することもできる。
　図１０は実施の形態４の電源装置１３０の構成の一例を示す回路図である。限流抵抗２１及びＦＥＴ２２に代えて、直列に接続された限流抵抗２０１、２０２、及び各限流抵抗に並列に接続されたＦＥＴ２０２、２０４を備える点、マイクロコンピュータ６３でＦＥＴ２０２、２０４の両方のオン／オフを制御する点である。マイクロコンピュータ６３は、位相角検出回路５０から出力される二値化電圧波形のデューティ比に基づいて入力電圧の位相角αを判定し、判定結果に応じてＦＥＴ２０２、２０４をオン又はオフする。
　図１１は実施の形態４の電源装置１３０の動作を示す説明図である。図１１に示すように、入力電圧の位相角αが範囲Ａ（例えば、６０度から１２０度）にある場合、マイクロコンピュータ６３は、入力電圧の立ち上がり時点から時間ｔ後にＦＥＴ２０２、２０４をオンにする。これにより、入力電圧の立ち上がり時点から時間ｔが経過するまでの間は、限流抵抗２０１、２０３により入力電流（突入電流）を流す。つまり、突入電流が流れる時間ｔが経過するまでの時間ＦＥＴ２０２、２０４がオフとなり、限流抵抗２０１、２０３の直列回路により限流抵抗値を大きくした状態で突入電流を制限する。
　また、図１１に示すように、入力電圧の位相角αが範囲Ｃ（例えば、ゼロから３０度、及び１５０度から１８０度）にある場合、マイクロコンピュータ６３は、入力電圧の立ち上がり時点でＦＥＴ２０２、２０４の両方をオンにする。ＦＥＴ２０２、２０４をオンにして限流抵抗２０１、２０３の両端を短絡するので、限流抵抗２０１、２０３には電流が流れず、限流抵抗２０１、２０３での電力損失を低減することができる。
　また、図１１に示すように、入力電圧の位相角αが範囲Ｂ（例えば、３０度から６０度、及び１２０度から１５０度）にある場合、マイクロコンピュータ６３は、入力電圧の立ち上がり時点でＦＥＴ２０４をオンにし、入力電圧の立ち上がり時点から時間ｔ後にＦＥＴ２０２をオンにする。これにより、入力電圧の立ち上がり時点から時間ｔが経過するまでの間は、限流抵抗２０１により入力電流（突入電流）を流す。つまり、突入電流が流れる時間ｔが経過するまでの時間ＦＥＴ２０２がオフとなり、限流抵抗２０１により限流抵抗値を小さくした状態で突入電流を制限する。なお、マイクロコンピュータ６３は、入力電圧の立ち上がり時点でＦＥＴ２０２をオンにし、入力電圧の立ち上がり時点から時間ｔ後にＦＥＴ２０４をオンにしてもよい。
　実施の形態４にあっては、停止回路６０は、位相角検出部６０で検出した位相角に応じて、複数のＦＥＴの一部又は全部をオンにして電流制限回路２０の機能の一部又は全部を停止させる。例えば、位相角αが６０度程度から１２０度程度の範囲では、入力電圧の立ち上がり時の入力電流（突入電流）が許容値を超えるので、全てのＦＥＴをオフにして各限流抵抗で入力電流を制限する。また、位相角が３０度程度以下の範囲、あるいは１５０度程度以上の範囲では、入力電圧の立ち上がり時の入力電流（突入電流）は許容値以下となるので、全てのＦＥＴをオンにして電流制限回路２０の機能の全部（すなわち全ての限流抵抗による限流機能）を停止する。また、位相角αが３０度程度から６０度程度の範囲、あるいは１２０度程度から１５０度程度の範囲では、ＦＥＴの一部をオンにして、電流制限回路２０の機能の一部（すなわち一部の限流抵抗による限流機能）を停止する。これにより、入力電圧の立ち上がり時の入力電流（突入電流）の大きさに応じて必要な限流抵抗しか導通させないので、限流抵抗による電力損失を一層効果的に低減することができる。
　上述の実施の形態１～４において、ＤＣ／ＤＣコンバータ４０内のスイッチングＩＣを用いてＦＥＴ２２、２０２、２０４をオン／オフさせることもできる。
　上述の実施の形態では、ＬＥＤモジュールを光源として用いる例を説明したが、ＬＥＤモジュールに限定されず、ＥＬ（Electro-Luminescence）等の他の光源を用いてもよい。
　１　ＬＥＤモジュール（光源）
　１０　整流回路（整流素子）
　２０　電流制限回路（電流制限部）
　２１、２０１、２０３　限流抵抗
　２２、２０２、２０４　ＦＥＴ
　３０　コンデンサ
　４０　ＤＣ／ＤＣコンバータ
　５０　位相角検出回路（位相角検出部）
　５１、５２　抵抗
　５３　コンデンサ
　５４　ツェナーダイオード
　６０　停止回路（停止部）
　６１、６４　コンパレータ
　６２、６５　基準電圧源
　６３　マイクロコンピュータ

Claims (9)

  1. 　位相制御された交流電圧を整流した入力電圧の立ち上がり時の入力電流を制限する限流抵抗を有する電流制限部を備える電源装置において、
    　入力電圧の位相角を検出する位相角検出部と、
    　該位相角検出部で検出した位相角が所定範囲にある場合、前記電流制限部の機能を停止させる停止部と
    　を備えることを特徴とする電源装置。
  2. 　入力電圧を検出する電圧検出部を備え、
    　前記位相角検出部は、
    　前記電圧検出部で検出した入力電圧値で位相角を検出するように構成してあることを特徴とする請求項１に記載の電源装置。
  3. 　前記停止部は、
    　前記位相角検出部で検出した位相角が第１閾値以下である場合、又は該第１閾値より大きい第２閾値以上である場合、前記電流制限部の機能を停止させるように構成してあることを特徴とする請求項１又は請求項２に記載の電源装置。
  4. 　入力電圧と閾値電圧との大小に応じた二値化信号を生成する生成部を備え、
    　前記位相角検出部は、
    　前記生成部で生成した二値化信号のデューティ比で位相角を検出するように構成してあることを特徴とする請求項１に記載の電源装置。
  5. 　前記電流制限部は、
    　直列接続された複数の限流抵抗と、
    　各限流抵抗に並列接続した複数のＦＥＴと
    　を備え、
    　前記停止部は、
    　前記位相角検出部で検出した位相角に応じて、前記複数のＦＥＴの一部又は全部をオンにして前記電流制限部の機能の一部又は全部を停止させるように構成してあることを特徴とする請求項４に記載の電源装置。
  6. 　位相制御された交流電圧を整流する整流素子を備え、
    　前記電流制限部は、
    　前記限流抵抗に並列接続したＦＥＴを備え、
    　該ＦＥＴをオフにして入力電圧の立ち上がり時の入力電流を制限するようにしてあり、
    　前記電圧検出部は、
    　前記整流素子で整流された入力電圧を検出するようにしてあり、
    　前記停止部は、
    　前記ＦＥＴをオンにして前記電流制限部の機能を停止させるようにしてあることを特徴とする請求項２に記載の電源装置。
  7. 　前記電圧検出部は、
    　直列接続した複数の抵抗で入力電圧を分圧するようにしてあり、
    　前記停止部は、
    　分圧された入力電圧を一方の入力端に入力し、前記所定電圧を他方の入力端に入力し、出力端を前記ＦＥＴのゲートに接続したコンパレータを備えることを特徴とする請求項２又は請求項６に記載の電源装置。
  8. 　前記所定電圧は、
    　位相制御されていない場合の入力電圧値の７０％であることを特徴とする請求項２、請求項６又は請求項７のいずれか１つに記載の電源装置。
  9. 　請求項１から請求項８までのいずれか１つに記載の電源装置と、該電源装置により電力が供給される光源とを備えることを特徴とする照明装置。
PCT/JP2012/050665 2011-01-18 2012-01-16 電源装置及び照明装置 WO2012099032A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-007998 2011-01-18
JP2011007998A JP4959008B1 (ja) 2011-01-18 2011-01-18 電源装置及び照明装置

Publications (1)

Publication Number Publication Date
WO2012099032A1 true WO2012099032A1 (ja) 2012-07-26

Family

ID=46506025

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/050665 WO2012099032A1 (ja) 2011-01-18 2012-01-16 電源装置及び照明装置

Country Status (2)

Country Link
JP (1) JP4959008B1 (ja)
WO (1) WO2012099032A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5872501B2 (ja) * 2013-03-26 2016-03-01 ミネベア株式会社 電源装置及び照明装置
JP5958407B2 (ja) 2013-04-12 2016-08-02 株式会社デンソー Ｌｅｄ駆動装置
CN103260316B (zh) * 2013-05-27 2015-06-17 上海路千电子科技有限公司 一种双回路限流驱动电路和双回路限流驱动方法
JP2016019424A (ja) * 2014-07-10 2016-02-01 ミネベア株式会社 電源装置及び照明装置
JP6399884B2 (ja) * 2014-10-10 2018-10-03 シチズン時計株式会社 Ｌｅｄ駆動回路
FR3034922A1 (fr) 2015-04-07 2016-10-14 St Microelectronics Tours Sas Circuit de commande d'un pont redresseur
FR3072520B1 (fr) 2017-10-16 2020-09-04 St Microelectronics Tours Sas Circuit de commande d'un thyristor ou triac
EP4012916A4 (en) * 2019-08-09 2023-04-12 Toshiba Mitsubishi-Electric Industrial Systems Corporation POWER CONVERSION DEVICE

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09215326A (ja) * 1996-01-31 1997-08-15 Kikusui Electron Corp スイッチング電源装置
JPH09322548A (ja) * 1996-05-29 1997-12-12 Tec Corp インバータ装置
JP2010244771A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 電源回路及び照明装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09215326A (ja) * 1996-01-31 1997-08-15 Kikusui Electron Corp スイッチング電源装置
JPH09322548A (ja) * 1996-05-29 1997-12-12 Tec Corp インバータ装置
JP2010244771A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 電源回路及び照明装置

Also Published As

Publication number Publication date
JP4959008B1 (ja) 2012-06-20
JP2012150955A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
WO2012099032A1 (ja) 電源装置及び照明装置
US8853954B2 (en) Power supply for illumination and luminaire
US8941328B2 (en) Variable power dimming control circuit
US8896223B2 (en) Light emitting diode driving device
US20150366019A1 (en) Dimming mode detection method used in led driving apparatus
US20110101867A1 (en) Lighting apparatus, driving circuit of light emitting diode and driving method thereof
US20100181925A1 (en) Ballast/Line Detection Circuit for Fluorescent Replacement Lamps
US20110127925A1 (en) Triac dimmer compatible wled driving circuit and method thereof
US20120223651A1 (en) Illumination system
TWI544835B (zh) 調光裝置
JP6811386B2 (ja) 調光装置
JP6037164B2 (ja) 電源回路及び照明装置
KR20110128731A (ko) 엘이디 점등장치
JP5473377B2 (ja) 発光素子の制御回路
JP6358013B2 (ja) 電源装置及び照明装置
JP6244971B2 (ja) 点灯装置および照明器具
KR20110035837A (ko) 발광 장치를 위한 조광 장치
KR20100121310A (ko) Ｌｅｄ용 전원 제공 장치
WO2011148954A1 (ja) Ｌｅｄ照明装置
TWI583247B (zh) Bidirectional rectifier dimming system
JP2012048998A (ja) 照明用電源装置
JP7027964B2 (ja) 点灯装置、照明器具および照明システム
JP6555044B2 (ja) 照明装置
JP2010244958A (ja) 発光素子の制御回路
US20170273150A1 (en) Dynamic bleed system and method for dynamic loading of a dimmer using event driven architecture

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12736858

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12736858

Country of ref document: EP

Kind code of ref document: A1