JP2012150955A - 電源装置及び照明装置 - Google Patents

Abstract

【課題】電流制限用抵抗による電力損失を低減することができる電源装置及び照明装置を提供する。
【解決手段】電流制限回路２０は、整流回路１０で整流した入力電圧の立ち上がり時の入力電流（突入電流）を制限するための制限抵抗２１、制限抵抗２１の両端にドレイン及びソースを接続したＦＥＴ２２などを備える。位相角検出回路５０は、整流回路１０で整流した入力電圧を検出する。停止回路６０は、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧Ｖｒ以上である場合、電流制限回路２０を停止させる。
【選択図】図１

Description

本発明は、光源を調光点灯するための電源装置及び該電源装置を備える照明装置に関する。

近年、発光ダイオード（ＬＥＤ）を光源とする照明装置が様々な用途向けに開発されており、白熱電球や蛍光灯等の従来の光源を用いた照明装置に対する置換えが行われつつある。また、光源を所望の明るさに調整することができる調光機能を備えた電源装置及び照明装置が商品化されている。

調光機能を備えた電源装置では、例えば、位相制御された交流電圧が印加される。そして、位相制御された入力電圧の立ち上がり時の突入電流を低減させるために入力側に限流抵抗（電流制限用抵抗）を備えるものがある。例えば、位相制御による調光点灯時の入力電圧波形の歪により入力電流が増加した場合に、限流抵抗の発熱を防止するために、限流抵抗の表面にコンデンサを接触させ、コンデンサの温度が耐熱温度を超えた場合にコンデンサを破壊して照明装置の点灯動作を停止させる点灯ユニットが開示されている（特許文献１参照）。

特開２００５−２４３４６４号公報

しかしながら、従来の電源装置又は点灯ユニットに設けられた限流抵抗による電力損失が比較的大きく、発熱又は電源効率低下の原因となっていた。特に調光状態で光源を点灯させない場合には、入力電圧の立ち上がり時の突入電流が許容値以下であるにもかかわらず、限流抵抗による電力損失が常に発生していた。

本発明は斯かる事情に鑑みてなされたものであり、限流抵抗による電力損失を低減することができる電源装置及び該電源装置を備える照明装置を提供することを目的とする。

本発明に係る電源装置は、位相制御された交流電圧を整流した入力電圧の立ち上がり時の入力電流を制限する限流抵抗を有する電流制限部を備える電源装置において、入力電圧の位相角を検出する位相角検出部と、該位相角検出部で検出した位相角が所定範囲にある場合、前記電流制限部の機能を停止させる停止部とを備えることを特徴とする。

本発明にあっては、入力電圧の位相角を検出する位相角検出部と、位相角検出部で検出した位相角が所定範囲内にある場合、電流制限部の機能を停止させる停止部とを備える。位相制御された交流電圧を整流した入力電圧の位相角が０度から９０度へ変化するにつれて、入力電圧の波高値は、ゼロから最大値になり、入力電圧の立ち上がり時の入力電流（突入電流）は増加する。また、入力電圧の位相角が９０度から１８０度へ変化するにつれて入力電圧の波高値は、最大値からゼロになり、入力電圧の立ち上がり時の入力電流（突入電流）は減少する。すなわち、位相角が０度付近又は１８０度付近で入力電圧の波高値は小さくなるため、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなり、位相角が９０度付近で入力電圧の波高値は最大となるため、入力電圧の立ち上がり時の入力電流（突入電流）は最大となる。入力電圧の位相角が所定範囲内（例えば、位相角が０度から３０度程度、又は位相角が１５０度程度から１８０度）である場合、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなるので、電流制限部の機能を停止させる。これにより、限流抵抗での電力損失を低減することができる。

本発明に係る電源装置は、入力電圧を検出する電圧検出部を備え、前記位相角検出部は、前記電圧検出部で検出した入力電圧値で位相角を検出するように構成してあることを特徴とする。

本発明にあっては、入力電圧を検出する電圧検出部を備え、位相角検出部は、電圧検出部で検出した入力電圧値で位相角を検出する。電圧検出部で検出した入力電圧値は、入力電圧の実効値又は平均値などである。位相制御された交流電圧を整流した入力電圧は、位相角が０度から９０度、さらに９０度から１８０度へ変化するにつれて小さくなる。これにより、入力電圧の入力電圧値で位相角を検出することができる。

本発明に係る電源装置は、前記停止部は、前記位相角検出部で検出した位相角が第１閾値以下である場合、又は該第１閾値より大きい第２閾値以上である場合、前記電流制限部の機能を停止させるように構成してあることを特徴とする。

本発明にあっては、停止部は、位相角検出部で検出した位相角が第１閾値以下である場合、又は第１閾値より大きい第２閾値以上である場合、電流制限部の機能を停止させる。第１閾値は、例えば、３０度であり、第２閾値は、例えば、１５０度である。すなわち、入力電圧の位相角がゼロから３０度以下の範囲にある場合、あるいは１５０度以上１８０度の範囲内にある場合、入力電圧の立ち上がり時の波高値が小さくなり、入力電圧の立ち上がり時の入力電流（突入電流）が許容値より小さいので、電流制限部の機能を停止させる。これにより、限流抵抗での電力損失を低減することができる。

本発明に係る電源装置は、入力電圧と閾値電圧との大小に応じた二値化信号を生成する生成部を備え、前記位相角検出部は、前記生成部で生成した二値化信号のデューティ比で位相角を検出するように構成してあることを特徴とする。

本発明にあっては、生成部は、入力電圧と閾値電圧との大小に応じた二値化信号を生成する。例えば、入力電圧（波高値）が閾値電圧以上である場合、ハイレベルの信号を生成し、入力電圧が閾値電圧より小さい場合、ローレベルの信号を生成する。位相角に応じて入力電圧は変化するので、位相角に応じて二値化信号のデューティ比（例えば、ハイレベルとローレベルの信号の信号長の比率、あるいは１周期に対するハイレベルの信号の信号長の比率）は変化するので、生成した二値化信号のデューティ比で位相角を検出することができる。これにより、入力電圧の平均値又は実効値が変動した場合でも、入力電圧の波高値が変動しなければ、位相角を精度よく検出することができる。

本発明に係る電源装置は、前記電流制限部は、直列接続された複数の限流抵抗と、各限流抵抗に並列接続した複数のＦＥＴとを備え、前記停止部は、前記位相角検出部で検出した位相角に応じて、前記複数のＦＥＴの一部又は全部をオンにして前記電流制限部の機能の一部又は全部を停止させるように構成してあることを特徴とする。

本発明にあっては、電流制限部は、直列接続された複数の限流抵抗と、各限流抵抗に並列接続した複数のＦＥＴとを備える。停止部は、位相角検出部で検出した位相角に応じて、複数のＦＥＴの一部又は全部をオンにして電流制限部の機能の一部又は全部を停止させる。例えば、位相角が６０度程度から１２０度程度の範囲では、入力電圧の立ち上がり時の入力電流（突入電流）が許容値を超えるので、全てのＦＥＴをオフにして各限流抵抗で入力電流を制限する。また、位相角が３０度程度以下の範囲、あるいは１５０度程度以上の範囲では、入力電圧の立ち上がり時の入力電流（突入電流）は許容値以下となるので、全てのＦＥＴをオンにして電流制限部の機能の全部（すなわち全ての限流抵抗による限流機能）を停止する。また、位相角が３０度程度から６０度程度の範囲、あるいは１２０度程度から１５０度程度の範囲では、ＦＥＴの一部をオンにして、電流制限部の機能の一部（すなわち一部の限流抵抗による限流機能）を停止する。これにより、入力電圧の立ち上がり時の入力電流（突入電流）の大きさに応じて必要な限流抵抗しか導通させないので、限流抵抗による電力損失を一層効果的に低減することができる。

本発明に係る電源装置は、位相制御された交流電圧を整流する整流素子を備え、前記電流制限部は、前記限流抵抗に並列接続したＦＥＴを備え、該ＦＥＴをオフにして入力電圧の立ち上がり時の入力電流を制限するようにしてあり、前記電圧検出部は、前記整流素子で整流された入力電圧を検出するようにしてあり、前記停止部は、前記ＦＥＴをオンにして前記電流制限部の機能を停止させるようにしてあることを特徴とする。

本発明にあっては、位相制御された交流電圧を整流する整流素子を備え、電流制限部は、限流抵抗に並列接続したＦＥＴを備え、ＦＥＴをオフにして入力電圧の立ち上がり時の入力電流を制限する。電圧検出部は、整流素子で整流された入力電圧を検出し、停止部は、ＦＥＴをオンにして電流制限部の機能を停止させる。すなわち、電圧検出部で検出した入力電圧（例えば、実効値又は平均値など）が所定電圧以上である場合、ＦＥＴをオンにして限流抵抗の両端を短絡するので、限流抵抗には電流が流れず、限流抵抗での電力損失を低減することができる。

本発明に係る電源装置は、前記電圧検出部は、直列接続した複数の抵抗で入力電圧を分圧するようにしてあり、前記停止部は、分圧された入力電圧を一方の入力端に入力し、前記所定電圧を他方の入力端に入力し、出力端を前記ＦＥＴのゲートに接続したコンパレータを備えることを特徴とする。

本発明にあっては、電圧検出部は、直列接続した複数の抵抗で入力電圧を分圧し、停止部は、分圧された入力電圧を一方の入力端に入力し、所定電圧を他方の入力端に入力し、出力端をＦＥＴのゲートに接続したコンパレータを備える。分圧された入力電圧が所定電圧以上である場合、コンパレータの出力端は、ハイレベルとなりＦＥＴのゲートにハイレベルの電圧を印加してＦＥＴをオンにする。一方、分圧された入力電圧が所定電圧未満である場合、コンパレータの出力端は、ローレベルとなりＦＥＴのゲートにローレベルの電圧を印加してＦＥＴをオフにする。すなわち、電圧検出部で検出した入力電圧（例えば、実効値又は平均値など）が所定電圧以上である場合、ＦＥＴをオンにして限流抵抗の両端を短絡するので、限流抵抗には電流が流れず、限流抵抗での電力損失を低減することができる。

本発明に係る電源装置は、前記所定電圧は、位相制御されていない場合の入力電圧値の７０％であることを特徴とする。

本発明にあっては、所定電圧は、位相制御されていない場合の入力電圧値の７０％である。調光時の入力電圧が調光していない時の入力電圧値の７０％以上である場合、入力電圧の立ち上がり時の入力電流を許容値以内とすることができるので、限流抵抗がなくても突入電流の影響を無視することができる。これにより、突入電流の制限が必要な場合（許容値を超える場合）には、限流抵抗を介して突入電流を抑え、突入電流の制限が必要でない場合（許容値を超えない場合）には、限流抵抗の両端を短絡させて電力損失を低減することができる。

本発明に係る照明装置は、前述のいずれか１つの発明に係る電源装置と、該電源装置により電力が供給される光源とを備えることを特徴とする。

本発明にあっては、電力損失を低減することができる照明装置を実現することができる。

本発明によれば、入力電圧の位相角が所定範囲内にある場合、電流制限部の機能を停止させるので、限流抵抗での電力損失を低減することができる。

実施の形態１の電源装置の構成の一例を示す回路図である。 整流回路の出力側の入力電圧及び入力電流の概略を示す模式図である。 入力電圧と位相角との関係を示す模式図である。 位相角αが９０度程度である場合の電源装置の動作を示す説明図である。 位相角αが比較的小さい場合又は比較的大きい場合の電源装置の動作を示す説明図である。 実施の形態２の電源装置の構成の一例を示す回路図である。 実施の形態２の電源装置の動作を示す説明図である。 実施の形態３の電源装置の構成の一例を示す回路図である。 実施の形態３の電源装置の動作を示す説明図である。 実施の形態４の電源装置の構成の一例を示す回路図である。 実施の形態４の電源装置の動作を示す説明図である。

（実施の形態１）
以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は実施の形態１の電源装置１００の構成の一例を示す回路図である。図１に示すように、電源装置１００は、整流回路１０、電流制限部としての電流制限回路２０、ノイズ除去用のコンデンサ３０、ＤＣ／ＤＣコンバータ４０、位相角検出部としての位相角検出回路５０、停止部としての停止回路６０などを備える。

電源装置１００の入力端には、交流電圧を位相制御する調光器（不図示）が接続され、調光時には位相制御された交流電圧が入力端に印加される。また、電源装置１００の出力端には、光源としてのＬＥＤモジュール１が、所要の数だけ接続される。本実施の形態の照明装置は、電源装置１００及びＬＥＤモジュール１を備える。

整流回路１０は、ブリッジ接続した４個のダイオード１１を備え、交流電圧を全波整流する。なお、整流回路１０は、半波整流回路でもよい。

ＤＣ／ＤＣコンバータ４０は、スイッチング素子及びスイッチングトランスなどを備え、整流回路１０で整流した入力電圧を所要の直流電圧に変換する。ＤＣ／ＤＣコンバータ４０は、定電流回路又は定電圧回路を備え、ＬＥＤモジュール１に所定の電流を供給する。

コンデンサ３０は、ＤＣ／ＤＣコンバータ４０等で発生する電磁ノイズを低減する。

電流制限回路２０は、整流回路１０で整流した入力電圧の立ち上がり時の入力電流（突入電流）を制限するための限流抵抗２１、限流抵抗２１の両端にドレイン及びソースを接続したＦＥＴ２２、ツェナーダイオード２３、抵抗２４、２５、２９、トランジシタ２６、ダイオード２７、コンデンサ２８、ダイオード３１などを備える。なお、ＦＥＴ２２は、ｎチャネルＦＥＴに限定されず、ｐチャネルＦＥＴでもよい。なお、限流抵抗２１の抵抗値は、例えば、１４０オームであるが、抵抗値は適宜決定することができる。また、ダイオード３１は、コンデンサ３０により平滑化される結果、調光波形が乱れないようにするためである。

整流回路１０で整流した入力電圧の立ち上がり時の入力電流（突入電流）は、主にコンデンサ３０、ＤＣ／ＤＣコンバータ４０の入力端間などに流れる電流である。

位相角検出回路５０は、整流回路１０で整流した入力電圧を検出する電圧検出部としての機能を備える。すなわち、位相角検出回路５０は、入力電圧の入力電圧値に基づいて入力電圧の位相角を検出する。具体的には、位相角検出回路５０は、直列接続した抵抗５１、５２、及び一方の抵抗５２に並列接続されたコンデンサ５３などを備える。位相角検出回路５０は、整流回路１０で整流した入力電圧を抵抗５１、５２で分圧し、分圧した電圧をコンデンサ５３で平滑した入力電圧値Ｖを検出する。位相角検出回路５０は、コンデンサ５３で平滑した入力電圧値Ｖを後述のコンパレータ６１の非反転入力端へ出力する。

抵抗５２、コンデンサ５３で決定される時定数は、商用周波数（５０Ｈｚ又は６０Ｈｚ）又は商用周波数の２倍の周波数に相当する時間よりも長く設定してある。

停止回路６０は、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧Ｖｒ以上である場合、電流制限回路２０の機能を停止させる。具体的には、停止回路６０は、コンパレータ６１、所定電圧Ｖｒとしての基準電圧源６２などを備える。基準電圧源６２は、コンパレータ６１の反転入力端に接続してある。コンパレータ６１の出力端は、ＦＥＴ２２のゲートに接続してある。

コンパレータ６１は、分圧及び平滑された入力電圧値Ｖが所定電圧Ｖｒ（基準電圧源６２の基準電圧）以上である場合、出力端がハイレベルとなりＦＥＴ２２のゲートにハイレベルの電圧を印加してＦＥＴ２２をオンにする。一方、コンパレータ６１は、分圧及び平滑された入力電圧値Ｖが所定電圧Ｖｒ未満である場合、出力端がローレベルとなりＦＥＴ２２のゲートにローレベルの電圧を印加してＦＥＴ２２をオフにする。

次に、実施の形態１の電源装置１００の動作について説明する。電源装置１００の入力端には、調光を実施しない場合（例えば、調光レベル１００％の場合、調光器を具備しない場合）、正弦波上の交流電圧が印加される。一方、調光を実施する場合には、電源装置１００の入力端には、調光レベルに応じた位相角αで位相制御された交流電圧が印加される。整流回路１０で整流された電圧が、本実施の形態でいう入力電圧となる。

まず、電流制限回路２０の動作について説明する。整流回路１０で整流された入力電圧を抵抗２４、２５で分圧し、分圧した電圧を、トランジスタ２６のベース・エミッタ間に接続したダイオード２７を介してトランジスタ２６のエミッタへ印加するとともに、トランジスタ２６のベースに印加する。すなわち、整流回路１０で整流された入力電圧がゼロ又はゼロ近傍の所定値以下であるとき、トランジスタ２６はオフになり、整流回路１０で整流された入力電圧が所定値以上であるとき、トランジスタ２６はオンになる。

トランジスタ２６がオンである場合、ＦＥＴ２２のゲートはゼロ電位となり、ＦＥＴ２２はオフとなり、限流抵抗２１で入力電流（突入電流）を制限する。

トランジスタ２６がオフである場合、ダイオード２７を介してコンデンサ２８が充電され、ツェナーダイオード２３で上限値が制限された電圧がＦＥＴ２２のゲートに印加され、ＦＥＴ２２はオンとなり、限流抵抗２１の両端はＦＥＴ２２で短絡される。この場合、限流抵抗２１による入力電流の制限を行わない。

図２は整流回路１０の出力側の入力電圧及び入力電流の概略を示す模式図である。入力電圧は、整流回路１０で整流した整流後の入力電圧の波形を示し、入力電流は、例えば、コンデンサ３０及びＤＣ／ＤＣコンバータ４０の入力端間に流れる電流の波形を示す。なお、図２では、左半分に位相角αが大きい場合の例を示し、右半部に位相角αが小さい場合の例を示す。

図２に示すように、位相角αが９０度程度の場合、入力電圧の立ち上がり時点の波高値が最大値又は最大値に近い値になるため、入力電圧の立ち上がり時の入力電流波形のピーク値が大きくなり（例えば、３〜４Ａ）、ダイオード１１又は他の部品などの電流許容値を超えるのみならず、調光器内部の部品の電流許容値も超える。本実施の形態では、限流抵抗２１を介装させることにより、例えば、図２に示す入力電流（突入電流）を許容値（例えば、１Ａ程度）以内にする。

また、図２に示すように、位相角αが許容位相角α１（例えば、３０度程度）以下の場合、あるいは位相角αが許容位相角α２（例えば、１５０度程度）以上の場合、入力電圧の立ち上がり時点の波高値は許容値よりも小さくなるため、入力電圧の立ち上がり時の入力電流波形のピーク値が小さくなり、ダイオード１１又は他の部品などの電流許容値以下となるのみならず、調光器内部の部品の電流許容値以下となる。本実施の形態では、位相角αが許容位相角α１（例えば、３０度程度）以下の場合、あるいは位相角αが許容位相角α２（例えば、１５０度程度）以上の場合、限流抵抗２１を介装させなくても入力電流（突入電流）が許容値以下であるので、位相角検出回路５０及び停止回路６０を用いて、限流抵抗２１の両端を短絡させることにより、限流抵抗２１に流れる電流による電力損失を削減する。

図３は入力電圧Ｖと位相角との関係を示す模式図である。横軸は位相制御された交流電圧の位相角αを示し、縦軸は入力電圧Ｖ、すなわち、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値である。入力電圧Ｖは、電圧検出回路５０で検出した入力電圧値Ｖであり、コンパレータ６１の一方の入力端に印加される電圧である。

図３に示すように、位相角αがゼロの場合（調光レベルが１００％の場合）、整流回路１０で整流された入力電圧の実効値又は平均値は大きく、位相角αが１８０度に向かって大きくなるに応じて（調光レベルが小さくなるに応じて）、整流回路１０で整流された入力電圧の実効値又は平均値は小さくなる。

次に、位相角α（すなわち、調光レベル）に応じた電源装置１００の動作について説明する。

図４は位相角αが９０度程度である場合の電源装置１００の動作を示す説明図である。なお、図４では、位相角αが９０度である場合を示すが、位相角αは９０度に限定されるものではなく、３０度程度以上についても電源装置１００の動作は同様である。位相角αが３０度程度以上である場合、入力電圧の実効値又は平均値は小さくなるため、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧Ｖは、所定電圧Ｖｒよりも小さくなる。このため、コンパレータ６１は、ローレベルをＦＥＴ２２のゲートへ出力するので、ＦＥＴ２２はオフとなる。

一方、電流制限回路２０のトランジスタ２６は、入力電圧の立ち上がりでオンとなり、コンデンサ２８を所定の時定数で充電する。抵抗２４、２５、コンデンサ２８等で構成される回路の時定数は、例えば、商用周波数（５０Ｈｚ又は６０Ｈｚ）又は商用周波数の２倍の周波数に相当する時間よりも短く設定してある。

すなわち、入力電圧の立ち上がり時点から所定の時間ｔ経過時点でＦＥＴ２２のゲートに印加される電圧がＦＥＴ２２をオンにするのに十分な値まで上昇し、ＦＥＴ２２をオンにする。これにより、入力電圧の立ち上がり時点から時間ｔが経過するまでの間は、限流抵抗２１により入力電流（突入電流）を流す。つまり、突入電流が流れる時間ｔが経過するまでの時間ＦＥＴ２２がオフとなり、限流抵抗２１により突入電流を制限する。時間ｔが経過した時点以降は、入力電圧がゼロになるまでの間ＦＥＴ２２がオンとなり、限流抵抗２１はＦＥＴ２２で短絡されるので限流抵抗２１には電流が流れない。これにより、限流抵抗２１による電力損失を低減する。すなわち、位相角αが３０度程度以上の場合であっても、限流抵抗２１は、図４に示すような突入電流が流れる時点である入力電圧の立ち上がり時点から時間ｔの間だけ導通し、時間ｔ経過後には限流抵抗２１はＦＥＴ２２で短絡されるので、必要最小限の電力損失に抑えることが可能となる。

図５は位相角αが比較的小さい場合又は比較的大きい場合の電源装置１００の動作を示す説明図である。位相角αが比較的小さい場合とは、例えば、位相角αがゼロから６０度程度までの範囲にある場合をいい、位相角αが比較的大きい場合とは、例えば、位相角αが１２０度から１８０度程度までの範囲にある場合をいう。なお、図５の例では、位相角αが比較的小さい場合について動作を例示しているが、位相角αが大きい場合も同様である。

図５に示すように、位相角αが小さい場合、入力電圧の実効値又は平均値は大きくなるため、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値Ｖは、所定電圧Ｖｒよりも大きくなる。このため、コンパレータ６１は、ハイレベルをＦＥＴ２２のゲートへ出力するので、ＦＥＴ２２はオンとなる。

すなわち、入力電圧の立ち上がり時点でＦＥＴ２２がオンとなり、限流抵抗２１はＦＥＴ２２で短絡されるので限流抵抗２１には電流が流れない。限流抵抗２１には、図５に示すように突入電流が流れないので、限流抵抗２１に流れる電流による電力損失を削減することができる。例えば、本実施の形態により、限流抵抗２１による電源効率を５％程度向上させることができる。

位相角αがどの程度であるかの判定基準は、例えば、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値Ｖが、位相制御されていない場合に整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値の７０％以上であるか否か、あるいは３０％以下であるか否かにより判定することができる。

図１に示すように、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧Ｖｒ以上である場合、すなわち、入力電圧の位相角αが所定角以下である場合（あるいは調光レベルが所定値以上である場合）、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなるので、電流制限回路２０の機能を停止させる。これにより、限流抵抗２１での電力損失を低減することができる。なお、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧（例えば、位相制御されていない場合の入力電圧値の３０％）以下である場合については後述する。

また、位相制御された交流電圧を整流する整流回路１０を備え、電流制限回路２０は、限流抵抗２１に並列接続したＦＥＴ２２を備え、ＦＥＴ２２をオフにして入力電圧の立ち上がり時の入力電流を制限する。位相角検出回路５０は、整流回路１０で整流された入力電圧を検出し、停止回路６０は、ＦＥＴ２２をオンにして電流制限回路２０の機能を停止させる。すなわち、位相角検出回路５０で検出した入力電圧値Ｖ（例えば、実効値又は平均値など）が所定電圧Ｖｒ以上である場合、ＦＥＴ２２をオンにして限流抵抗２１の両端を短絡するので、限流抵抗２１には電流が流れず、限流抵抗２１での電力損失を低減することができる。

また、位相角検出回路５０は、直列接続した複数の抵抗５１、５２で入力電圧を分圧し、停止回路６０は、分圧された入力電圧値Ｖを一方の入力端に入力し、所定電圧Ｖｒを他方の入力端に入力し、出力端をＦＥＴ２２のゲートに接続したコンパレータ６１を備える。分圧された入力電圧値Ｖが所定電圧Ｖｒ以上である場合、コンパレータ６１の出力端は、ハイレベルとなりＦＥＴ２２のゲートにハイレベルの電圧を印加してＦＥＴ２２をオンにする。

一方、分圧された入力電圧値Ｖが所定電圧Ｖｒ未満である場合、コンパレータ６１の出力端は、ローレベルとなりＦＥＴ２２のゲートにローレベルの電圧を印加してＦＥＴ２２をオフにする。すなわち、電圧検出回路５０で検出した入力電圧値Ｖ（例えば、実効値又は平均値など）が所定電圧Ｖｒ以上である場合、ＦＥＴ２２をオンにして限流抵抗２１の両端を短絡するので、限流抵抗２１には電流が流れず、限流抵抗２１での電力損失を低減することができる。

また、所定電圧Ｖｒは、例えば、位相制御されていない場合にコンパレータ６１の入力端に印加される入力電圧の７０％である。調光時の入力電圧が、調光していない時の入力電圧値の７０％以上である場合、入力電圧の立ち上がり時の突入電流のピーク値を許容値以内とすることができるので、限流抵抗２１がなくても突入電流の影響を無視することができる。これにより、突入電流の制限が必要な場合（許容値を超える場合）には、限流抵抗２１を介して突入電流を抑え、突入電流の制限が必要でない場合（許容値を超えない場合）には、限流抵抗２１の両端を短絡させて電力損失を低減することができる。

（実施の形態２）
実施の形態１では、入力電圧の位相角αの検出方法として、入力電圧を整流して平滑化した入力電圧値を用いるものであったが、入力電圧の位相角αの検出は、これに限定されるものではない。例えば、入力電圧を整流して得られた電圧と所定の閾値電圧との大小に応じた二値化電圧波形を生成し、生成した二値化電圧波形のデューティ比で入力電圧の位相角αを検出することもできる。

図６は実施の形態２の電源装置１１０の構成の一例を示す回路図である。実施の形態１との相違点は、抵抗５２に代えてツェナーダイオード５４を備える点、コンパレータ６１の出力側にマイクロコンピュータ６３を備える点である。

位相角検出回路５０は、入力電圧と閾値電圧との大小に応じた二値化電圧波形（二値化信号）を生成する生成部としての機能を備える。そして、位相角検出回路５０は、生成した二値化電圧波形で入力電圧の位相角αを検出する。

マイクロコンピュータは、二値化電圧波形（ハイレベルとローレベルとが交互に繰り返す電圧波形）のデューティ比から位相角αを判定する。以下、実施の形態２の電源装置１１０の動作について説明する。

図７は実施の形態２の電源装置１１０の動作を示す説明図である。なお、図７の例では、位相角αがほぼ９０度の場合を示すが、他の値の場合も同様である。位相検出回路５０は、整流回路１０で整流された入力電圧をツェナーダイオード５４で二値化する。すなわち、ツェナーダイオード５４のツェナー電圧をＶｚ（例えば、５Ｖ程度）とすると、入力電圧がツェナー電圧Ｖｚより大きい場合には、入力電圧はＶｚ（ハイレベル、５Ｖ）となる。入力電圧は位相制御されているので、入力電圧がツェナー電圧Ｖｚより小さい場合、入力電圧は０Ｖ（ローレベル）となる。したがって、コンパレータ６１の非反転入力端には、波高値が５Ｖの矩形波（二値化電圧波形）が入力される。

基準電圧源６２の基準電圧を、例えば、２．５Ｖとすると、コンパレータ６１の出力電圧は、周期がＴ、ハイレベル（５Ｖ）の時間長がＴ１、デューティ比ＤがＤ＝Ｔ１／Ｔの電圧波形となる。位相角αが０度から１８０度まで変化した場合、デューティ比Ｄは、ほぼ１００％から０％に変化する。

マイクロコンピュータ６３は、コンパレータ６１が出力した電圧波形のデューティ比Ｄに基づいて、入力電圧の位相角αを判定し、判定した位相角αに応じて、ＦＥＴ２２のオン又はオフを行う。なお、ＦＥＴ２２のオン又はオフは、図４及び図５の例と同様であるので、説明は省略する。

また、図７に示すように、入力電圧が変動（増減）した場合（例えば、図７の破線で示す電圧波形のように電圧の実効値が低下した場合）でも、５Ｖという小さい閾値電圧（ツェナー電圧Ｖｚ）で入力電圧を二値化するので、入力電圧変動に対する依存性を少なくすることができ、電力品質が良好でない地域又は電圧系が異なる地域であっても、位相角αを精度よく検出することができる。

実施の形態２にあっては、位相角検出回路５０は、入力電圧と閾値電圧Ｖｚとの大小に応じた二値化電圧波形を生成する。例えば、入力電圧（波高値）が閾値電圧以上である場合、ハイレベルの電圧波形を生成し、入力電圧が閾値電圧より小さい場合、ローレベルの電圧波形を生成する。位相角αに応じて入力電圧は変化するので、位相角αに応じて二値化電圧波形のデューティ比（例えば、ハイレベルとローレベルの時間長の比率、あるいは１周期に対するハイレベルの時間長の比率）は変化する。マイクロコンピュータ６３は、生成された二値化電圧波形のデューティ比で位相角αを判定することができる。これにより、入力電圧の平均値又は実効値が変動した場合でも、入力電圧の波高値が変動しなければ、位相角αを精度よく検出することができる。

なお、図６の例では、コンパレータ６１を備える構成であるが、コンパレータ６１を省略して、コンパレータ６１の非反転入力端への電圧を直接マイクロコンピュータ６３へ出力するようにしてもよい。また、マイクロコンピュータ６３のカウンタ機能を用いて位相角αを判定することもできる。また、コンパレータ６１の出力波形をローパスフィルタでＤＣ電圧に変換し、変換したＤＣ電圧の電圧値の大小に基づいて位相角αを判定することもできる。

（実施の形態３）
実施の形態１では、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧Ｖｒ以上である場合、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなるので、電流制限回路２０の機能を停止させる構成であったが、これに限定されるものではない。例えば、位相角検出回路５０で検出した入力電圧値Ｖが所定電圧以下である場合も、入力電圧の立ち上がり時の入力電流（突入電流）は小さくなるので、電流制限回路２０の機能を停止させることができる。

図８は実施の形態３の電源装置１２０の構成の一例を示す回路図である。実施の形態１との相違点は、停止回路６０は、さらにコンパレータ６４、基準電圧源６５を備える点である。ただし、コンデンサ５３で平滑した入力電圧値Ｖをコンパレータ６４の反転入力端へ出力し、基準電圧源６５は、コンパレータ６４の非反転入力端に接続してある。コンパレータ６４の出力端は、ＦＥＴ２２のゲートに接続してある。基準電圧源６２の基準電圧をＶｒ１（＝Ｖｒ）、基準電圧源６５の基準電圧をＶｒ２とすると、Ｖｒ１＞Ｖｒ２である。

図９は実施の形態３の電源装置１２０の動作を示す説明図である。図９は位相角αが比較的小さい場合及び位相角αが比較的大きい場合の電源装置１００の動作を示す説明図である。位相角αが比較的小さい場合とは、例えば、位相角αがゼロから６０度程度までの範囲（０≦α＜α１）にある場合をいい、位相角αが比較的大きい場合とは、例えば、位相角αが１２０度から１８０度程度までの範囲（α２＜α≦１８０）にある場合をいう。α１は、例えば、６０度であり、α２は、例えば、１２０度である。なお、図９において、位相角αが小さい場合は、図５の例を同様であるので説明は省略する。

図９に示すように、位相角αが大きい場合、入力電圧の実効値又は平均値は小さくなるため、整流回路１０で整流された入力電圧を抵抗５１、５２で分圧し、コンデンサ５３で平滑した入力電圧値Ｖは、基準電圧Ｖｒ２よりも小さくなる。このため、コンパレータ６４は、ハイレベルをＦＥＴ２２のゲートへ出力するので、ＦＥＴ２２はオンとなる。

すなわち、位相角αが大きい場合であっても、入力電圧の立ち上がり時点でＦＥＴ２２がオンとなり、限流抵抗２１はＦＥＴ２２で短絡されるので限流抵抗２１には電流が流れない。限流抵抗２１には、図９に示すように突入電流が流れないので、限流抵抗２１に流れる電流による電力損失を削減することができる。

実施の形態３にあっては、停止回路６０は、位相角検出部５０で検出した位相角が第１閾値以下である場合、又は第１閾値より大きい第２閾値以上である場合、電流制限回路２０の機能を停止させる。第１閾値は、例えば、３０度であり、第２閾値は、例えば、１５０度である。すなわち、入力電圧の位相角がゼロから３０度以下の範囲にある場合、あるいは１５０度以上１８０度の範囲内にある場合、入力電圧の立ち上がり時の波高値が小さくなり、入力電圧の立ち上がり時の入力電流（突入電流）が許容値より小さいので、電流制限回路２０の機能を停止させる。これにより、限流抵抗２１での電力損失を低減することができる。

（実施の形態４）
上述の実施の形態１〜３では、限流抵抗を１つ設ける構成であったが、これに限定されるものではなく、限流抵抗を直列に複数接続し、各限流抵抗の導通又は非導通をＦＥＴをオフ又はオンすることにより制御することもできる。

図１０は実施の形態４の電源装置１３０の構成の一例を示す回路図である。限流抵抗２１及びＦＥＴ２２に代えて、直列に接続された限流抵抗２０１、２０２、及び各限流抵抗に並列に接続されたＦＥＴ２０２、２０４を備える点、マイクロコンピュータ６３でＦＥＴ２０２、２０４の両方のオン／オフを制御する点である。マイクロコンピュータ６３は、位相角検出回路５０から出力される二値化電圧波形のデューティ比に基づいて入力電圧の位相角αを判定し、判定結果に応じてＦＥＴ２０２、２０４をオン又はオフする。

図１１は実施の形態４の電源装置１３０の動作を示す説明図である。図１１に示すように、入力電圧の位相角αが範囲Ａ（例えば、６０度から１２０度）にある場合、マイクロコンピュータ６３は、入力電圧の立ち上がり時点から時間ｔ後にＦＥＴ２０２、２０４をオンにする。これにより、入力電圧の立ち上がり時点から時間ｔが経過するまでの間は、限流抵抗２０１、２０３により入力電流（突入電流）を流す。つまり、突入電流が流れる時間ｔが経過するまでの時間ＦＥＴ２０２、２０４がオフとなり、限流抵抗２０１、２０３の直列回路により限流抵抗値を大きくした状態で突入電流を制限する。

また、図１１に示すように、入力電圧の位相角αが範囲Ｃ（例えば、ゼロから３０度、及び１５０度から１８０度）にある場合、マイクロコンピュータ６３は、入力電圧の立ち上がり時点でＦＥＴ２０２、２０４の両方をオンにする。ＦＥＴ２０２、２０４をオンにして限流抵抗２０１、２０３の両端を短絡するので、限流抵抗２０１、２０３には電流が流れず、限流抵抗２０１、２０３での電力損失を低減することができる。

また、図１１に示すように、入力電圧の位相角αが範囲Ｂ（例えば、３０度から６０度、及び１２０度から１５０度）にある場合、マイクロコンピュータ６３は、入力電圧の立ち上がり時点でＦＥＴ２０４をオンにし、入力電圧の立ち上がり時点から時間ｔ後にＦＥＴ２０２をオンにする。これにより、入力電圧の立ち上がり時点から時間ｔが経過するまでの間は、限流抵抗２０１により入力電流（突入電流）を流す。つまり、突入電流が流れる時間ｔが経過するまでの時間ＦＥＴ２０２がオフとなり、限流抵抗２０１により限流抵抗値を小さくした状態で突入電流を制限する。なお、マイクロコンピュータ６３は、入力電圧の立ち上がり時点でＦＥＴ２０２をオンにし、入力電圧の立ち上がり時点から時間ｔ後にＦＥＴ２０４をオンにしてもよい。

実施の形態４にあっては、停止回路６０は、位相角検出部６０で検出した位相角に応じて、複数のＦＥＴの一部又は全部をオンにして電流制限回路２０の機能の一部又は全部を停止させる。例えば、位相角αが６０度程度から１２０度程度の範囲では、入力電圧の立ち上がり時の入力電流（突入電流）が許容値を超えるので、全てのＦＥＴをオフにして各限流抵抗で入力電流を制限する。また、位相角が３０度程度以下の範囲、あるいは１５０度程度以上の範囲では、入力電圧の立ち上がり時の入力電流（突入電流）は許容値以下となるので、全てのＦＥＴをオンにして電流制限回路２０の機能の全部（すなわち全ての限流抵抗による限流機能）を停止する。また、位相角αが３０度程度から６０度程度の範囲、あるいは１２０度程度から１５０度程度の範囲では、ＦＥＴの一部をオンにして、電流制限回路２０の機能の一部（すなわち一部の限流抵抗による限流機能）を停止する。これにより、入力電圧の立ち上がり時の入力電流（突入電流）の大きさに応じて必要な限流抵抗しか導通させないので、限流抵抗による電力損失を一層効果的に低減することができる。

上述の実施の形態１〜４において、ＤＣ／ＤＣコンバータ４０内のスイッチングＩＣを用いてＦＥＴ２２、２０２、２０４をオン／オフさせることもできる。

上述の実施の形態では、ＬＥＤモジュールを光源として用いる例を説明したが、ＬＥＤモジュールに限定されず、ＥＬ（Electro-Luminescence）等の他の光源を用いてもよい。

１ ＬＥＤモジュール（光源）
１０ 整流回路（整流素子）
２０ 電流制限回路（電流制限部）
２１、２０１、２０３ 限流抵抗
２２、２０２、２０４ ＦＥＴ
３０ コンデンサ
４０ ＤＣ／ＤＣコンバータ
５０ 位相角検出回路（位相角検出部）
５１、５２ 抵抗
５３ コンデンサ
５４ ツェナーダイオード
６０ 停止回路（停止部）
６１、６４ コンパレータ
６２、６５ 基準電圧源
６３ マイクロコンピュータ

Claims (9)

1. 位相制御された交流電圧を整流した入力電圧の立ち上がり時の入力電流を制限する限流抵抗を有する電流制限部を備える電源装置において、
   入力電圧の位相角を検出する位相角検出部と、
   該位相角検出部で検出した位相角が所定範囲にある場合、前記電流制限部の機能を停止させる停止部と
   を備えることを特徴とする電源装置。
2. 入力電圧を検出する電圧検出部を備え、
   前記位相角検出部は、
   前記電圧検出部で検出した入力電圧値で位相角を検出するように構成してあることを特徴とする請求項１に記載の電源装置。
3. 前記停止部は、
   前記位相角検出部で検出した位相角が第１閾値以下である場合、又は該第１閾値より大きい第２閾値以上である場合、前記電流制限部の機能を停止させるように構成してあることを特徴とする請求項１又は請求項２に記載の電源装置。
4. 入力電圧と閾値電圧との大小に応じた二値化信号を生成する生成部を備え、
   前記位相角検出部は、
   前記生成部で生成した二値化信号のデューティ比で位相角を検出するように構成してあることを特徴とする請求項１に記載の電源装置。
5. 前記電流制限部は、
   直列接続された複数の限流抵抗と、
   各限流抵抗に並列接続した複数のＦＥＴと
   を備え、
   前記停止部は、
   前記位相角検出部で検出した位相角に応じて、前記複数のＦＥＴの一部又は全部をオンにして前記電流制限部の機能の一部又は全部を停止させるように構成してあることを特徴とする請求項４に記載の電源装置。
6. 位相制御された交流電圧を整流する整流素子を備え、
   前記電流制限部は、
   前記限流抵抗に並列接続したＦＥＴを備え、
   該ＦＥＴをオフにして入力電圧の立ち上がり時の入力電流を制限するようにしてあり、
   前記電圧検出部は、
   前記整流素子で整流された入力電圧を検出するようにしてあり、
   前記停止部は、
   前記ＦＥＴをオンにして前記電流制限部の機能を停止させるようにしてあることを特徴とする請求項２に記載の電源装置。
7. 前記電圧検出部は、
   直列接続した複数の抵抗で入力電圧を分圧するようにしてあり、
   前記停止部は、
   分圧された入力電圧を一方の入力端に入力し、前記所定電圧を他方の入力端に入力し、出力端を前記ＦＥＴのゲートに接続したコンパレータを備えることを特徴とする請求項２又は請求項６に記載の電源装置。
8. 前記所定電圧は、
   位相制御されていない場合の入力電圧値の７０％であることを特徴とする請求項２、請求項６又は請求項７のいずれか１つに記載の電源装置。
9. 請求項１から請求項８までのいずれか１つに記載の電源装置と、該電源装置により電力が供給される光源とを備えることを特徴とする照明装置。

Images