WO2012090636A1 - 光電変換素子および光電変換素子の製造方法 - Google Patents

光電変換素子および光電変換素子の製造方法 Download PDF

Info

Publication number
WO2012090636A1
WO2012090636A1 PCT/JP2011/077614 JP2011077614W WO2012090636A1 WO 2012090636 A1 WO2012090636 A1 WO 2012090636A1 JP 2011077614 W JP2011077614 W JP 2011077614W WO 2012090636 A1 WO2012090636 A1 WO 2012090636A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
type nitride
photoelectric conversion
conversion element
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/077614
Other languages
English (en)
French (fr)
Inventor
佐野　雄一
中濱　康治
上田　吉裕
神川　剛
雅也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of WO2012090636A1 publication Critical patent/WO2012090636A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1248—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP
    • H10F77/12485—Active materials comprising only Group III-V materials, e.g. GaAs having three or more elements, e.g. GaAlAs, InGaAs or InGaAsP comprising nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/146—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a photoelectric conversion element and a method for manufacturing the photoelectric conversion element.
  • photoelectric conversion elements are generally made of silicon (for example, amorphous silicon, microcrystalline silicon, or polycrystalline silicon).
  • silicon for example, amorphous silicon, microcrystalline silicon, or polycrystalline silicon.
  • the band gap of silicon is 1.1 eV to 1.8 eV, there is a problem that the sensitivity to light in a short wavelength region with a high energy of 0.5 ⁇ m or less is small and sunlight cannot be effectively used. .
  • the band gap of the nitride semiconductor represented by the formula of Al x In y Ga (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) has been discussed for a long time.
  • the nitride semiconductor is generally formed by vapor deposition such as metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), molecular beam vapor deposition (MBE), or pulsed laser deposition (PLD). It can be formed on a substrate using a phase growth method.
  • MOCVD metal organic chemical vapor deposition
  • HVPE hydride vapor deposition
  • MBE molecular beam vapor deposition
  • PLD pulsed laser deposition
  • nitride semiconductor is suitable as a material for a light emitting element such as a light emitting diode (LED), it has been actively developed.
  • a light emitting element such as a light emitting diode (LED)
  • LED light emitting diode
  • research on forming a nitride semiconductor using a vapor phase growth method as a material for a next-generation photoelectric conversion element has been actively conducted by elucidating the band gap of the nitride semiconductor.
  • Patent Document 1 Japanese Patent Laid-Open No. 7-288334
  • Patent Document 2 US Patent Application Publication No. 2004/0118451
  • Patent Document 3 US Pat. No. 7,217,882
  • generating a large number of photocarriers means increasing the short-circuit current. Therefore, for the purpose of improving the characteristics of the photoelectric conversion element, the photoelectric conversion element using a nitride semiconductor can be activated by the active layer of the photoelectric conversion element. It is desired to generate a large number of carriers.
  • an object of the present invention is to provide a photoelectric conversion element capable of improving characteristics and a method for manufacturing the photoelectric conversion element.
  • the present invention includes a substrate, a semiconductor stacked body provided on the substrate, and a conductive layer provided on the semiconductor stacked body, and the semiconductor stacked body includes a p-type nitride semiconductor layer and an i-type nitride semiconductor.
  • the semiconductor stack includes a pin structure having a layer and an n-type nitride semiconductor layer, and the semiconductor stack is a photoelectric conversion element having irregularities at the interface on the conductive layer side of the semiconductor stack.
  • the unevenness has a plurality of linear grooves arranged at intervals, and the depth of the grooves is 0.5 ⁇ m or more and 3 ⁇ m or less.
  • the width is 0.35 ⁇ m or more and 1 ⁇ m or less
  • the interval is 0.35 ⁇ m or more and 1 ⁇ m or less
  • the width of the groove is preferably equal to or less than the above-described interval.
  • the pin structure includes an n-type nitride semiconductor layer on the substrate side, a p-type nitride semiconductor layer on the conductive layer side, and the n-type nitride semiconductor layer.
  • An i-type nitride semiconductor layer is preferably provided between the p-type nitride semiconductor layer and the p-type nitride semiconductor layer.
  • the surface roughness RMS of the surface of the conductive layer opposite to the uneven side is preferably 0.003 ⁇ m or more and 0.005 ⁇ m or less.
  • the thickness of the conductive layer is preferably 0.25 ⁇ m or more and 0.5 ⁇ m or less.
  • the conductive layer preferably has a refractive index smaller than that of the p-type nitride semiconductor layer.
  • the conductive layer is preferably a single layer including at least one selected from the group consisting of Zn, In, Sn, and Mg, or a multiple layer in which a plurality of single layers are stacked. .
  • the substrate is made of Al x In y Ga z N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ z ⁇ 1, x + y + z ⁇ 0), GaP, GaAs, NdGaO 3. , LiGaO 2 , Al 2 O 3 , MgAl 2 O 4 , ZnO, Si, SiC, SiGe, or a material represented by the formula ZrB 2 is preferably included.
  • the present invention is a method for manufacturing any one of the above photoelectric conversion elements, the step of forming a semiconductor stacked body on a substrate, the step of forming irregularities on the semiconductor stacked body, Forming a conductive layer, and forming the irregularities by at least one selected from the group consisting of laser light irradiation, RIE, dry etching, and plasma CVM. .
  • the present invention it is possible to provide a photoelectric conversion element capable of improving characteristics and a method for manufacturing the photoelectric conversion element.
  • FIG. 1 is a schematic cross-sectional view of a photoelectric conversion element according to an embodiment which is an example of the photoelectric conversion element of the present invention.
  • the photoelectric conversion element of the embodiment includes a substrate 1, a semiconductor stacked body 12 provided on the substrate 1, and a conductive layer 5 provided on the semiconductor stacked body 12.
  • the semiconductor stacked body 12 has a pin structure in which an n-type nitride semiconductor layer 2, an i-type nitride semiconductor layer 3, and a p-type nitride semiconductor layer 4 are stacked in this order from the substrate 1 side. is doing.
  • the pin structure includes an n-type nitride semiconductor layer 2 on the substrate 1 side and a p-type nitride semiconductor layer 4 on the conductive layer 5 side.
  • the n-type nitride semiconductor layer 2 and the p-type nitride are included in the pin structure.
  • An i-type nitride semiconductor layer 3 is provided between the semiconductor layer 4 and the semiconductor layer 4.
  • the n-type nitride semiconductor layer 2 and the i-type nitride semiconductor layer 3 are in contact with each other, and the i-type nitride semiconductor layer 3 and the p-type nitride semiconductor layer 4 are in contact with each other. It is constituted by.
  • n pad electrode 6 is formed on the surface of the n-type nitride semiconductor layer 2, and a p pad electrode 7 is formed on the surface of the conductive layer 5.
  • the n pad electrode 6 and the p pad electrode 7 do not have to be installed, but are preferably installed.
  • the semiconductor laminate 12 has irregularities 11 at the interface on the conductive layer 5 side of the semiconductor laminate 12.
  • the unevenness 11 includes a plurality of linear grooves 8 extending on the front surface and / or the back surface of the paper surface of FIG. And the adjacent groove
  • the light that has entered the semiconductor stacked body 12 from the conductive layer 5 side and is not absorbed by the i-type nitride semiconductor layer 3 but returned to the p-type nitride semiconductor layer 4 side Multiple reflections can be made by the grooves 8 of the unevenness 11 and the light can enter the i-type nitride semiconductor layer 3 again.
  • the optical path length in the i-type nitride semiconductor layer 3 serving as a photoelectric conversion layer can be increased, and therefore, photocarriers generated by light absorption in the i-type nitride semiconductor layer 3 are increased. Can do.
  • a photoelectric conversion element having high characteristics can be obtained.
  • FIG. 2 is a schematic enlarged cross-sectional view of the vicinity of the unevenness 11 of the photoelectric conversion element of the embodiment.
  • the depth d of the groove 8 is preferably 0.5 ⁇ m or more and 3 ⁇ m or less, and more preferably 0.8 ⁇ m or more and 1.5 ⁇ m or less.
  • the depth d of the groove 8 is 0.5 ⁇ m or more and 3 ⁇ m or less, particularly when the depth d is 0.8 ⁇ m or more and 1.5 ⁇ m or less, the multiple reflection on the irregularities 11 of the light once incident on the semiconductor laminate 12 is promoted.
  • the optical confinement in the semiconductor stacked body 12 tends to be further effective, and the deterioration of the characteristics due to the step coverage on the surface of the p-type nitride semiconductor layer 4 tends to be suppressed. Thereby, it exists in the tendency which can improve the characteristic of a photoelectric conversion element.
  • the width l of the groove 8 is preferably 0.35 ⁇ m or more and 1 ⁇ m or less.
  • the width l of the groove 8 is not less than 0.35 ⁇ m and not more than 1 ⁇ m, the multiple reflection at the irregularities 11 of the light once incident on the semiconductor stacked body 12 is promoted to make the optical confinement in the semiconductor stacked body 12 more effective. Therefore, the characteristics of the photoelectric conversion element tend to be higher.
  • the interval L between adjacent grooves 8 is preferably 0.35 ⁇ m or more and 1 ⁇ m or less.
  • the interval L between the grooves 8 is not less than 0.35 ⁇ m and not more than 1 ⁇ m, the multiple reflection at the irregularities 11 of the light once incident on the semiconductor stacked body 12 is promoted to make the optical confinement in the semiconductor stacked body 12 more effective. Therefore, the characteristics of the photoelectric conversion element tend to be higher.
  • the method for measuring the depth d, width l, and interval L of the groove 8 is not particularly limited.
  • measurement using an atomic force microscope (AFM) or a contact-type step measuring instrument is used. Measurement can be used.
  • the surface roughness RMS (mean square error) of the surface 5a opposite to the side having the irregularities 11 of the conductive layer 5 is preferably 0.003 ⁇ m or more and 0.005 ⁇ m or less.
  • the surface roughness RMS of the surface 5a of the conductive layer 5 is 0.003 ⁇ m or more and 0.005 ⁇ m or less.
  • the surface roughness RMS of the surface 5a of the conductive layer 5 can be calculated by measuring an arbitrary square region having a side of 40 ⁇ m on the surface 5a using an atomic force microscope.
  • the thickness t of the conductive layer 5 is preferably 0.25 ⁇ m or more and 0.5 ⁇ m or less.
  • the conductive layer 5 can form good ohmic contact with the surface of the p-type nitride semiconductor layer 4 on the unevenness 11 side. Therefore, F.A.
  • F (fill factor) There is a tendency that the characteristics of the photoelectric conversion element can be further improved by suppressing a decrease in F (fill factor).
  • the thickness t of the conductive layer 5 is 0.25 ⁇ m or more and 0.5 ⁇ m or less, the sensitivity to light in a short wavelength region of 0.4 ⁇ m or more and 0.5 ⁇ m or less is increased, and the above-described unevenness 11 is multiplexed.
  • the amount of photocarriers generated in the i-type nitride semiconductor layer 3 can be increased by a synergistic effect with an increase in the light confinement effect due to reflection. Thereby, since the amount of short circuit current can be increased, it exists in the tendency which can make the characteristic of a photoelectric conversion element higher.
  • the conductive layer 5 preferably has a smaller refractive index than the p-type nitride semiconductor layer 4.
  • the refractive index of the conductive layer 5 is smaller than the refractive index of the p-type nitride semiconductor layer 4, the amount of reflection of light incident from the conductive layer 5 at the interface between the conductive layer 5 and the p-type nitride semiconductor layer 4 is calculated.
  • the amount of incident light into the p-type nitride semiconductor layer 4 can be reduced and the amount of photocarriers generated in the i-type nitride semiconductor layer 3 can be increased. Thereby, since the amount of short circuit current can be increased, it exists in the tendency which can make the characteristic of a photoelectric conversion element higher.
  • the refractive index of the p-type nitride semiconductor layer 4 is 2.3, for example, it is preferable to use a material having a refractive index smaller than 2.3 as the conductive layer 5.
  • the refractive index means an absolute refractive index.
  • FIG. 3 shows a schematic enlarged plan view of the unevenness 11 of the photoelectric conversion element of the embodiment.
  • the unevenness 11 of the photoelectric conversion element according to the embodiment has stripe-like grooves 8 in which linear grooves 8 having a width l are periodically arranged at intervals L.
  • a substrate 1 is prepared.
  • Al x In y Ga z N (0 ⁇ x ⁇ 1,0 ⁇ y ⁇ 1,0 ⁇ z ⁇ 1, x + y + z ⁇ 0)
  • GaP GaAs, NdGaO 3, LiGaO 2, Al 2 O 3 , MgAl 2 O 4 , ZnO, Si, SiC, SiGe, or a substrate having at least a material represented by the formula ZrB 2 is preferably used.
  • the n-type nitride semiconductor layer 2 and the i-type nitride are formed.
  • the semiconductor stacked body 12 can be formed by stacking the physical semiconductor layer 3 and the p-type nitride semiconductor layer 4 by vapor phase growth.
  • an n-type nitride semiconductor layer 2 is stacked on the surface of the substrate 1.
  • the n-type nitride semiconductor layer 2 can be laminated by, for example, MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • N-type nitride semiconductor layer 2 can be stacked with a thickness of 0.1 ⁇ m or more and 4 ⁇ m or less, for example.
  • n-type nitride semiconductor layer 2 for example, a nitride semiconductor represented by the formula of Al x1 In y1 Ga z1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ z1 ⁇ 1, x1 + y1 + z1 ⁇ 0)
  • a material doped with an n-type dopant can be used.
  • silicon or the like can be used as the n-type dopant.
  • the i-type nitride semiconductor layer 3 is laminated on the surface of the n-type nitride semiconductor layer 2.
  • the i-type nitride semiconductor layer 3 can be laminated by, for example, the MOCVD method.
  • i-type nitride semiconductor layer 3 can be laminated with a thickness of 0.001 ⁇ m or more and 0.3 ⁇ m or less, for example.
  • a layer having an SQW (Single Quantum Well) structure or an MQW (Multiple Quantum Well) structure can be used as the i-type nitride semiconductor layer 3.
  • the i-type nitride semiconductor layer 3 having the MQW structure is represented by, for example, an expression of Al x2 In y2 Ga z2 N (0 ⁇ x2 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ z2 ⁇ 1, x2 + y2 + z2 ⁇ 0).
  • a layer in which barrier layers are alternately stacked can be used.
  • the well layer and / or the barrier layer may be doped with an n-type dopant and / or a p-type dopant.
  • the thickness of the well layer can be, for example, 0.001 ⁇ m or more and 0.02 ⁇ m or less
  • the thickness of the barrier layer can be, for example, 0.001 ⁇ m or more and 0.01 ⁇ m or less.
  • a p-type nitride semiconductor layer 4 is stacked on the surface of the i-type nitride semiconductor layer 3.
  • the p-type nitride semiconductor layer 4 can be laminated by, for example, the MOCVD method.
  • the p-type nitride semiconductor layer 4 can be laminated with a thickness of 0.05 ⁇ m or more and 4 ⁇ m or less, for example.
  • a material doped with a p-type dopant can be used.
  • magnesium etc. can be used, for example.
  • irregularities 11 are formed on the surface of the p-type nitride semiconductor layer 4.
  • the method for forming the irregularities 11 is not particularly limited, but for example, at least one selected from the group consisting of laser light irradiation, reactive ion etching (RIE), dry etching, and plasma CVM (Chemical Vaporization Machining) Can be formed.
  • RIE reactive ion etching
  • CVM Chemical Vaporization Machining
  • the grooves 8 of the irregularities 11 tend to be formed more efficiently.
  • laser light for example, the fundamental wave, second harmonic, or third harmonic of YAG laser light can be used.
  • a conductive layer 5 is formed on the surface of the p-type nitride semiconductor layer 4.
  • the method for forming the conductive layer 5 is not particularly limited, but can be formed by a sputtering method such as a magnetron sputtering method, a vacuum deposition method, or an ion plating method, for example.
  • the conductive layer 5 it is preferable to use a magnetron sputtering method.
  • the surface 5a of the conductive layer 5 on the side opposite to the unevenness 11 side tends to be flatter.
  • the depth d of the groove 8 is less than 2 ⁇ m and the thickness t of the conductive layer 5 is 0.05 ⁇ m or more
  • the surface 5a of the conductive layer 5 has excellent step coverage,
  • the surface roughness RMS of the surface 5a tends to be 0.003 ⁇ m or more and 0.005 ⁇ m or less.
  • a conductive material can be used, and when light is incident from the conductive layer 5 side, a material capable of transmitting incident light is preferably used.
  • the conductive layer 5 it is preferable to use a single layer including at least one selected from the group consisting of Zn, In, Sn, and Mg, or a plurality of layers in which a plurality of single layers are stacked. In this case, the amount of light transmitted through the conductive layer 5 tends to be increased.
  • the single layer containing Zn includes, for example, an AZO (Aluminum doped Zinc Oxide) layer in which Zn is doped with Al, a GZO (Gallium doped Zinc Oxide) layer in which ZnO is doped with Ga, and ZnO is doped with Mg.
  • an MZO (Magnesium doped Zinc Oxide) layer, an IZO (Indium doped Zinc Oxide) layer in which Zn is doped with In, or the like can be given.
  • Examples of the single layer containing In and the single layer containing Sn include ITO (Indium Tin Oxide) which is a composite oxide of In and Sn.
  • Examples of the single layer containing Mg include Mg (OH) 2 doped with carbon (C).
  • AZO formed by magnetron sputtering using a ZnO target doped with Al and having a partial pressure of oxygen and argon (O 2 / Ar) of 3% to 10% has a conductivity and a light It can be set as the conductive layer 5 excellent in the transmittance
  • the n-type nitride semiconductor layer 2, the i-type nitride semiconductor layer 3, the p-type nitride semiconductor layer 4, and the conductive layer until the surface of the n-type nitride semiconductor layer 2 is exposed. A part of each of 5 is removed by etching.
  • the n-pad electrode 6 and the p-pad electrode 7 are formed on the exposed surface of the n-type nitride semiconductor layer 2 and the surface of the conductive layer 5, respectively. Can be manufactured.
  • FIG. 11 is a schematic enlarged cross-sectional view of another example of the groove 8 of the photoelectric conversion element of the embodiment.
  • the groove 8 shown in FIG. 11 is characterized in that the bottom surface of the linear groove 8 extending on the front surface and / or back surface of FIG. 11 is a curved surface. Also in this case, the same effect as the groove 8 shown in FIG. 1 in which the bottom surface of the groove 8 is a flat surface can be obtained.
  • the width l of the groove 8 shown in FIG. 11 means the width at the opening of the groove 8, and the depth d of the groove 8 is the shortest distance between the opening of the groove 8 and the deepest part of the bottom surface of the groove 8. means.
  • FIG. 12 shows a schematic enlarged sectional view of another example of the groove 8 of the photoelectric conversion element of the embodiment.
  • the groove 8 shown in FIG. 12 is characterized in that the cross-sectional shape of the linear groove 8 extending on the front surface and / or back surface of FIG. 12 is trapezoidal. Also in this case, the same effect as the groove 8 shown in FIG. 1 in which the cross-sectional shape of the groove 8 is a square shape can be obtained.
  • the width l of the groove 8 shown in FIG. 12 means the width at a position where the length from the bottom surface of the groove 8 to the upper side of the groove 8 is d / 2 with respect to the bottom surface of the groove 8.
  • the angle ⁇ formed by the bottom surface 8a and the side surface 8b of the groove 8 shown in FIG. 12 is preferably 100 ° or more and 160 ° or less.
  • the angle ⁇ is not less than 100 ° and not more than 160 °, the light traveling from the p-type nitride semiconductor layer 4 to the conductive layer 5 is totally reflected at the interface between the p-type nitride semiconductor layer 4 and the conductive layer 5. Therefore, the characteristics of the photoelectric conversion element can be further enhanced.
  • FIG. 13 is a schematic enlarged cross-sectional view of another example of the groove 8 of the photoelectric conversion element of the embodiment.
  • the groove 8 shown in FIG. 13 is characterized in that the cross-sectional shape of the linear groove 8 extending on the front surface and / or back surface of FIG. 13 is triangular. Also in this case, the same effect as the groove 8 shown in FIG. 1 in which the cross-sectional shape of the groove 8 is a square shape can be obtained.
  • the width l of the groove 8 shown in FIG. 13 also means a width at a position where the length from the bottom surface of the groove 8 to the upper side of the groove 8 is d / 2 with respect to the bottom surface of the groove 8.
  • the step coverage of the surface (side surface and bottom surface) of the groove 8 is excellent.
  • the unevenness 11 including the groove 8 is suitable for multiple reflection of light traveling from the p-type nitride semiconductor layer 4 toward the conductive layer 5, and light absorption by the i-type nitride semiconductor layer 3. Therefore, the amount of short circuit current can be increased.
  • the shape and size of the irregularities 11 correlate with the electric field strength and leakage current component in the photoelectric conversion element, but the irregularities 11 including the grooves 8 do not have a large difference in height and suppress the occurrence of poor step coverage.
  • the unevenness 11 on the surface of the p-type nitride semiconductor layer 4 increases the area where the p-type nitride semiconductor layer 4 and the conductive layer 5 are in contact with each other, and can improve the adhesion at the interface between these layers. , F. A decrease in F can be suppressed.
  • the photoelectric conversion element of the embodiment is a photoelectric conversion element having high characteristics.
  • the semiconductor stacked body 12 includes one pin structure has been described, but the semiconductor stacked body 12 may include two or more pin structures.
  • a metal layer for reflecting the light from the conductive layer 5 may be provided on the surface of the conductive layer 5 opposite to the unevenness 11 side.
  • a contact layer for obtaining ohmic contact between the semiconductor layer 4 and the conductive layer 5 may be included.
  • a buffer layer between the n-type nitride semiconductor layer 2 and the i-type nitride semiconductor layer 3 for example, a well layer made of In x Ga 1-x N (x ⁇ 0.1) having a thickness of less than 2 nm is used.
  • a buffer layer in which 20 barrier layers made of GaN having a thickness of less than 2 nm are alternately stacked can be used.
  • the buffer layer and the contact layer may be made of a semiconductor other than the nitride semiconductor.
  • n-type and p-type conductivity may be interchanged.
  • a photoelectric conversion module may be formed by electrically connecting the p pad electrode 7 of one photoelectric conversion element and the n pad electrode 6 of another photoelectric conversion element.
  • the photoelectric conversion is performed by electrically connecting the conductive layer 5 of one photoelectric conversion element and the n-pad electrode 6 of another photoelectric conversion element. Modules may be formed.
  • a template substrate was prepared in which a buffer layer made of non-doped GaN was formed on the c-plane of the sapphire substrate. Then, a template substrate is set in the MOCVD apparatus, the template substrate is heated to 1100 ° C. to 1120 ° C., and in this state, an n-type nitride composed of an n-type GaN layer having a thickness of 1.5 ⁇ m is formed on the surface of the template substrate.
  • the semiconductor layer was vapor-phase grown by MOCVD.
  • the n-type nitride semiconductor layer was an n-type GaN layer doped with Si at a concentration of 2 ⁇ 10 18 / cm 3 .
  • a well layer made of In 0.2 Ga 0.8 N having a thickness of 3.5 nm and a thickness of 6 nm are formed on the surface of the n-type nitride semiconductor layer.
  • An i-type nitride semiconductor layer having an MQW structure in which six layers of GaN barrier layers were alternately stacked was vapor-grown by MOCVD.
  • a p-type nitride semiconductor layer made of a p-type GaN layer having a thickness of 1.05 ⁇ m is MOCVDed on the surface of the i-type nitride semiconductor layer.
  • Vapor phase growth was performed by the method.
  • the p-type nitride semiconductor layer was a p-type GaN layer doped with Mg at a concentration of 4 ⁇ 10 19 / cm 3 .
  • a semiconductor multilayer body in which the n-type nitride semiconductor layer, the i-type nitride semiconductor layer, and the p-type nitride semiconductor layer were laminated in this order was formed on the surface of the template substrate.
  • the template substrate on which the semiconductor laminate was formed was taken out from the MOCVD apparatus, and irregularities having a plurality of linear grooves were formed on the surface of the p-type nitride semiconductor layer.
  • the groove was formed by irradiating the surface of the p-type nitride semiconductor layer with a third harmonic YAG laser beam and moving the YAG laser beam in a straight line to remove the p-type nitride semiconductor layer at the irradiated portion. .
  • each groove was 0.4 ⁇ m and the depth was 1 ⁇ m.
  • the grooves are arranged so that the interval between adjacent grooves is 0.5 ⁇ m, and irregularities having stripe-like grooves in which the grooves are periodically arranged are formed on the surface of the p-type nitride semiconductor layer.
  • the template substrate after the formation of the irregularities was placed in an annealing furnace, and the p-type nitride semiconductor layer was heat-treated.
  • the heat treatment was performed by holding the template substrate after forming the irregularities in a nitrogen atmosphere at 800 ° C. for 5 minutes.
  • the heat-treated template substrate was taken out of the annealing furnace, and the template substrate and a ZnO target doped with an Al concentration of 2 atomic% were placed in a magnetron sputtering apparatus. Then, after raising the temperature of the template substrate to 180 ° C., oxygen and argon were introduced into the magnetron sputtering apparatus so that the partial pressure (O 2 / Ar) of oxygen and argon was 3.8%. Then, a conductive layer made of AZO having a thickness of 0.34 ⁇ m was formed on the surface of the p-type nitride semiconductor layer after the formation of the irregularities by magnetron sputtering using the above target.
  • the conductive layer made of AZO is 2.0 and the refractive index of the p-type nitride semiconductor layer is 2.3, the conductive layer made of AZO is smaller than the p-type nitride semiconductor layer. It had a refractive index.
  • the template substrate is taken out from the magnetron sputtering apparatus and placed in an annealing furnace, the crystallinity of the conductive layer, the adhesion between the conductive layer and the p-type nitride semiconductor layer, and the conductive layer and the p-type nitride semiconductor layer.
  • the conductive layer was heat-treated for the purpose of improving the contact property with the conductive layer. The heat treatment was performed by holding the template substrate after forming the conductive layer for 10 minutes in a vacuum atmosphere at 600 ° C. and an oxygen partial pressure of 2%.
  • the heat-treated template substrate was taken out of the annealing furnace, and a mask having a predetermined shape was placed on the surface of the conductive layer and placed in the etching apparatus.
  • a part of each of the conductive layer, the p-type nitride semiconductor layer, the i-type nitride semiconductor layer, and the n-type nitride semiconductor layer is etched from above the mask to thereby remove the surface of the n-type nitride semiconductor layer. Exposed.
  • a resist mask having openings of predetermined shapes is formed on the surface of the conductive layer and the exposed surface of the n-type nitride semiconductor layer, respectively, and then in the vacuum deposition apparatus. installed. Then, a Ni film, a Pt film, and an Au film were deposited in this order on the surfaces of the conductive layer and the n-type nitride semiconductor layer on which the resist mask was formed, and then the resist mask was removed by lift-off.
  • a p-pad electrode and an n-pad electrode in which a Ni film, a Pt film, and an Au film were stacked in this order were formed on the surfaces of the conductive layer and the n-type nitride semiconductor layer.
  • the template substrate after the formation of the p-pad electrode and the n-pad electrode was taken out from the vacuum deposition apparatus and placed in a lamp annealing apparatus. Then, the p-pad electrode and the n-pad electrode were heat-treated at 400 ° C. to 600 ° C. with a lamp annealing apparatus, and the template substrate was divided at a predetermined location to obtain the photoelectric conversion element of the example.
  • the surface roughness RMS of the surface of the conductive layer of the photoelectric conversion element of the example on the side opposite to the above-described unevenness formation side was measured and found to be 0.004 ⁇ m.
  • the surface roughness RMS is obtained by measuring an arbitrary square region having a side of 40 ⁇ m on the surface of the conductive layer of the photoelectric conversion element of the example on the side opposite to the above-described unevenness formation side using an atomic force microscope. Calculated.
  • the p-pad electrode and the n-pad electrode of the photoelectric conversion element of the example are electrically connected to the lead frame with gold wires, respectively, and a probe is brought into contact with the positive electrode and the negative electrode of the lead frame so that a circuit for measuring current and voltage is obtained. Formed.
  • an IV curve of the photoelectric conversion element of the example is obtained by irradiating AM1.5 pseudo-sunlight from the conductive layer side at 25 ° C. with an energy density of 100 mW / cm 2 using a solar simulator. From the IV curve, the open-circuit voltage (V oc ), short-circuit current density (J sc ), fill factor (FF), and photoelectric conversion efficiency (Eff) of the photoelectric conversion element of Example 1 were calculated.
  • V oc of the photoelectric conversion element of the example is 1.82 V
  • J sc is 1.4 mA / cm 2
  • F.I. F was 0.51 and Eff was 1.3%.
  • a photoelectric conversion element of a comparative example was produced in the same manner as in Example 1 except that the unevenness having a plurality of linear grooves was not formed on the surface of the p-type nitride semiconductor layer.
  • V oc of the photoelectric conversion element of the comparative example is 1.8 V
  • J sc is 0.99 mA / cm 2
  • F.I. F was 0.47 and Eff was 0.84%.
  • each of the photoelectric conversion elements of the example has V oc , J sc , F.V. It was excellent in all characteristics of F and Eff. This is because each of the photoelectric conversion elements of the example causes more light in the i-type nitride semiconductor layer by multiply-reflecting light traveling from the p-type nitride semiconductor layer side to the conductive layer side with the above-described unevenness. It is considered that one of the major factors is that it was able to confine
  • the present invention can be used for a photoelectric conversion element and a method for manufacturing the photoelectric conversion element, and particularly for a solar cell using a nitride semiconductor and a method for manufacturing the solar cell.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　基板（１）上に設けられた半導体積層体（１２）と、半導体積層体（１２）上に設けられた導電層（５）とを備え、半導体積層体（１２）が、ｐ型窒化物半導体層（４）、ｉ型窒化物半導体層（３）およびｎ型窒化物半導体層（２）を有するｐｉｎ構造体を含み、半導体積層体（１２）は、半導体積層体（１２）の導電層（５）側の界面に凹凸を有する光電変換素子とその製造方法である。

Description

光電変換素子および光電変換素子の製造方法
　本発明は、光電変換素子および光電変換素子の製造方法に関する。
　現在、光電変換素子は、シリコン（たとえば、非晶質シリコン、微結晶シリコンまたは多結晶シリコン）により作製されるのが一般的である。しかしながら、シリコンのバンドギャップは１．１ｅＶ～１．８ｅＶであるため、エネルギの高い０．５μｍ以下の短波長領域の光に対しての感度が小さく、太陽光を有効活用できないという課題があった。
　これに対し、ＡｌxＩｎyＧａ(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の式で表わされる窒化物半導体のバンドギャップについては長らく議論されてきたが、近年、その組成に対応して、０．７ｅＶ～６．０ｅＶという極めて広い範囲で変化することが明らかとなった。これは、０．５μｍ以下の短波長領域の光に対しても感度を持たせることができる可能性を示唆するものであるため、窒化物半導体は、次世代の光電変換素子として大変注目されている。
　上記の窒化物半導体は、通常、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線気相成長法（ＭＢＥ）、またはパルスレーザデポジション法（ＰＬＤ）などの気相成長法を用いて基板上に形成することができる。
　上記の窒化物半導体は、発光ダイオード（ＬＥＤ）等の発光素子用の材料として好適であるため、開発が盛んに行なわれてきた経緯がある。また、近年では上記の窒化物半導体のバンドギャップの解明により、次世代の光電変換素子用の材料として、気相成長法を用いて窒化物半導体を形成する研究が盛んに行なわれている。
　光電変換素子では、活性層が光を吸収してフォトキャリアを生成するため、活性層に多くの光を採り入れることが強く望まれる。たとえば、特許文献１（特開平７－２８８３３４号公報）、特許文献２（米国特許出願公開第２００４／０１１８４５１号明細書）および特許文献３（米国特許公報第７２１７８８２号明細書）には、窒化物半導体を用いた光電変換素子の構造が開示されているが、活性層に多くの光を採り入れることについての議論は存在しない。光電変換素子にとってフォトキャリアを多く生成することは短絡電流を増加させることを意味しているため、光電変換素子の特性を向上させる目的から、窒化物半導体を用いた光電変換素子の活性層でフォトキャリアを多く生成することが要望されている。
特開平７－２８８３３４号公報 米国特許出願公開第２００４／０１１８４５１号明細書 米国特許公報第７２１７８８２号明細書
　上記の事情に鑑みて、本発明は、特性を向上することができる光電変換素子および光電変換素子の製造方法を提供することを目的とする。
　本発明は、基板と、基板上に設けられた半導体積層体と、半導体積層体上に設けられた導電層と、を備え、半導体積層体は、ｐ型窒化物半導体層、ｉ型窒化物半導体層およびｎ型窒化物半導体層を有するｐｉｎ構造体を含み、半導体積層体は、半導体積層体の導電層側の界面に凹凸を有する、光電変換素子である。
　ここで、本発明の光電変換素子において、凹凸は、間隔を空けて配置された、線状の複数の溝を有しており、溝の深さは、０．５μｍ以上３μｍ以下であり、溝の幅は、０．３５μｍ以上１μｍ以下であり、間隔は、０．３５μｍ以上１μｍ以下であって、溝の幅は上記の間隔以下であることが好ましい。
　また、本発明の光電変換素子において、ｐｉｎ構造体は、基板側にｎ型窒化物半導体層を有し、導電層側にｐ型窒化物半導体層を有しており、ｎ型窒化物半導体層とｐ型窒化物半導体層との間にｉ型窒化物半導体層を有することが好ましい。
　また、本発明の光電変換素子において、導電層の凹凸を有する側と反対側の表面の表面粗さＲＭＳは、０．００３μｍ以上０．００５μｍ以下であることが好ましい。
　また、本発明の光電変換素子において、導電層の厚さは、０．２５μｍ以上０．５μｍ以下であることが好ましい。
　また、本発明の光電変換素子において、導電層は、ｐ型窒化物半導体層よりも小さい屈折率を有することが好ましい。
　また、本発明の光電変換素子において、導電層は、Ｚｎ、Ｉｎ、ＳｎおよびＭｇからなる群から選択される少なくとも１種を含む単層、または単層を複数積層した複数層であることが好ましい。
　また、本発明の光電変換素子において、基板は、ＡｌxＩｎyＧａzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≠０）、ＧａＰ、ＧａＡｓ、ＮｄＧａＯ3、ＬｉＧａＯ2、Ａｌ2Ｏ3、ＭｇＡｌ2Ｏ4、ＺｎＯ、Ｓｉ、ＳｉＣ、ＳｉＧｅ、またはＺｒＢ2の式で表わされる材料を含むことが好ましい。
　また、本発明は、上記のいずれかの光電変換素子を製造する方法であって、基板上に半導体積層体を形成する工程と、半導体積層体に凹凸を形成する工程と、半導体積層体上に導電層を形成する工程と、を含み、凹凸をレーザ光の照射、ＲＩＥ、ドライエッチングおよびプラズマＣＶＭからなる群から選択された少なくとも１種により形成する工程を含む、光電変換素子の製造方法である。
　本発明によれば、特性を向上することができる光電変換素子および光電変換素子の製造方法を提供することができる。
実施の形態の光電変換素子の模式的な断面図である。 実施の形態の光電変換素子の凹凸近傍の模式的な拡大断面図である。 実施の形態の光電変換素子の凹凸の模式的な拡大平面図である。 実施の形態の光電変換素子の製造方法の一例について図解する模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例について図解するための模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例について図解するための模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例について図解するための模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例について図解するための模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例について図解するための模式的な断面図である。 実施の形態の光電変換素子の製造方法の一例について図解するための模式的な断面図である。 実施の形態の光電変換素子の溝の他の一例の模式的な拡大断面図である。 実施の形態の光電変換素子の溝の他の一例の模式的な拡大断面図である。 実施の形態の光電変換素子の溝の他の一例の模式的な拡大断面図である。
　以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　図１に、本発明の光電変換素子の一例である実施の形態の光電変換素子の模式的な断面図を示す。ここで、実施の形態の光電変換素子は、基板１と、基板１上に設けられた半導体積層体１２と、半導体積層体１２上に設けられた導電層５と、を備えている。
　半導体積層体１２は、基板１側から、ｎ型窒化物半導体層２と、ｉ型窒化物半導体層３と、ｐ型窒化物半導体層４と、がこの順序で積層されたｐｉｎ構造体を有している。ｐｉｎ構造体は、基板１側にｎ型窒化物半導体層２を有し、導電層５側にｐ型窒化物半導体層４を有しており、ｎ型窒化物半導体層２とｐ型窒化物半導体層４との間にｉ型窒化物半導体層３を有している。本実施の形態において、ｐｉｎ構造体は、ｎ型窒化物半導体層２とｉ型窒化物半導体層３とが接するとともに、ｉ型窒化物半導体層３とｐ型窒化物半導体層４とが接することによって構成されている。
　また、ｎ型窒化物半導体層２の表面上にはｎパッド電極６が形成されているとともに、導電層５の表面上にはｐパッド電極７が形成されている。なお、ｎパッド電極６およびｐパッド電極７はそれぞれ設置しなくてもよいが、設置しておくことが好ましい。
　さらに、半導体積層体１２は、半導体積層体１２の導電層５側の界面に凹凸１１を有している。凹凸１１は、図１の紙面の表面および／または裏面に伸長する線状の複数の溝８を含んでいる。そして、隣り合う溝８同士が間隔を空けて配置されている。
　実施の形態の光電変換素子においては、導電層５側から半導体積層体１２内に入射してｉ型窒化物半導体層３で吸収されずにｐ型窒化物半導体層４側に戻った光を、凹凸１１の溝８で多重反射させて再度ｉ型窒化物半導体層３内に入射させることができる。これにより、光電変換層の役割を果たすｉ型窒化物半導体層３内での光路長を増加させることができるため、ｉ型窒化物半導体層３での光吸収により発生するフォトキャリアを増加させることができる。その結果、高い特性を有する光電変換素子を得ることができる。
　図２に、実施の形態の光電変換素子の凹凸１１近傍の模式的な拡大断面図を示す。ここで、溝８の深さｄは、０．５μｍ以上３μｍ以下であることが好ましく、０．８μｍ以上１．５μｍ以下であることがより好ましい。溝８の深さｄが０．５μｍ以上３μｍ以下である場合、特に０．８μｍ以上１．５μｍ以下である場合には、半導体積層体１２に一旦入射した光の凹凸１１における多重反射を促進して半導体積層体１２内における光閉じ込めをさらに有効にすることができる傾向にあるとともに、ｐ型窒化物半導体層４の表面のステップカバレッジによる特性の低下も抑制することができる傾向にある。これにより、光電変換素子の特性を向上することができる傾向にある。
　溝８の幅ｌは、０．３５μｍ以上１μｍ以下であることが好ましい。溝８の幅ｌが０．３５μｍ以上１μｍ以下である場合には、半導体積層体１２に一旦入射した光の凹凸１１における多重反射を促進して半導体積層体１２内における光閉じ込めをさらに有効にすることができるため、光電変換素子の特性をより高くすることができる傾向にある。
　隣り合う溝８の間隔Ｌは、０．３５μｍ以上１μｍ以下であることが好ましい。溝８の間隔Ｌが０．３５μｍ以上１μｍ以下である場合には、半導体積層体１２に一旦入射した光の凹凸１１における多重反射を促進して半導体積層体１２内における光閉じ込めをさらに有効にすることができるため、光電変換素子の特性をより高くすることができる傾向にある。
　なお、溝８の深さｄ、幅ｌおよび間隔Ｌの測定方法はそれぞれ特に限定されないが、たとえば、原子間力顕微鏡（ＡＦＭ:Atomic　Force　Microscopy）を用いた測定、または接触式段差測定器を用いた測定などを用いることができる。
　導電層５の凹凸１１を有する側と反対側の表面５ａの表面粗さＲＭＳ（平均二乗誤差）は、０．００３μｍ以上０．００５μｍ以下であることが好ましい。導電層５の表面５ａの表面粗さＲＭＳが０．００３μｍ以上０．００５μｍ以下である場合には、導電層５に入射する入射光の表面５ａにおける散乱を抑制して導電層５内に入射する入射光量を増大させることができるため、ｉ型窒化物半導体層３内で発生するフォトキャリア量を多くすることできる。これにより、短絡電流量を増大させることができるため、光電変換素子の特性をより高くすることができる傾向にある。
　なお、導電層５の表面５ａの表面粗さＲＭＳは、表面５ａにおける１辺４０μｍの任意の正方形の領域を原子間力顕微鏡を用いて測定することにより算出することができる。
　導電層５の厚さｔは、０．２５μｍ以上０．５μｍ以下であることが好ましい。導電層５の厚さｔが０．２５μｍ以上０．５μｍ以下である場合には、導電層５がｐ型窒化物半導体層４の凹凸１１側の表面と良好なオーミック接触を形成することができるため、Ｆ．Ｆ（フィルファクタ）の低下を抑制して、光電変換素子の特性をより高くすることができる傾向にある。また、導電層５の厚さｔが０．２５μｍ以上０．５μｍ以下である場合には、０．４μｍ以上０．５μｍ以下の短波長領域の光に対する感度の増大と、上述の凹凸１１における多重反射による光閉じ込め効果の増大との相乗効果により、ｉ型窒化物半導体層３内で発生するフォトキャリア量を多くすることできる。これにより、短絡電流量を増大させることができるため、光電変換素子の特性をより高くすることができる傾向にある。
　導電層５は、ｐ型窒化物半導体層４よりも小さい屈折率を有することが好ましい。導電層５の屈折率がｐ型窒化物半導体層４の屈折率よりも小さい場合には、導電層５から入射する光の導電層５とｐ型窒化物半導体層４との界面における反射量を低減して、ｐ型窒化物半導体層４内への入射量を増大させることができるため、ｉ型窒化物半導体層３内で発生するフォトキャリア量を多くすることできる。これにより、短絡電流量を増大させることができるため、光電変換素子の特性をより高くすることができる傾向にある。
　ｐ型窒化物半導体層４の屈折率がたとえば２．３である場合には、導電層５としては屈折率が２．３よりも小さい材料を用いることが好ましい。なお、本明細書において、屈折率は、絶対屈折率のことを意味する。
　図３に、実施の形態の光電変換素子の凹凸１１の模式的な拡大平面図を示す。図３に示すように、実施の形態の光電変換素子の凹凸１１は、幅ｌの直線状の溝８が間隔Ｌを空けて周期的に配列されたストライプ状の溝８を有している。
　以下、図４～図１０の模式的断面図を参照して、実施の形態の光電変換素子の製造方法の一例について説明する。
　まず、図４に示すように、基板１を用意する。基板１としては、ＡｌxＩｎyＧａzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≠０）、ＧａＰ、ＧａＡｓ、ＮｄＧａＯ3、ＬｉＧａＯ2、Ａｌ2Ｏ3、ＭｇＡｌ2Ｏ4、ＺｎＯ、Ｓｉ、ＳｉＣ、ＳｉＧｅ、またはＺｒＢ2の式で表わされる材料を少なくとも表面に有する基板を用いることが好ましい。この場合には、基板１の表面上に、ｎ型窒化物半導体層２との格子不整合を緩和するためのバッファ層を形成しておいた後に、ｎ型窒化物半導体層２、ｉ型窒化物半導体層３、およびｐ型窒化物半導体層４を気相成長させることによって積層して半導体積層体１２を形成することができる。
　次に、図５に示すように、基板１の表面上にｎ型窒化物半導体層２を積層する。ｎ型窒化物半導体層２は、たとえば、ＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）法などによって積層することができる。ｎ型窒化物半導体層２は、たとえば０．１μｍ以上４μｍ以下の厚さで積層することができる。
　ｎ型窒化物半導体層２としては、たとえば、Ａｌx1Ｉｎy1Ｇａz1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｚ１≦１、ｘ１＋ｙ１＋ｚ１≠０）の式で表わされる窒化物半導体にｎ型ドーパントをドープさせたものなどを用いることができる。ｎ型ドーパントとしては、たとえば、シリコンなどを用いることができる。
　次に、図６に示すように、ｎ型窒化物半導体層２の表面上にｉ型窒化物半導体層３を積層する。ｉ型窒化物半導体層３は、たとえば、ＭＯＣＶＤ法などによって積層することができる。ｉ型窒化物半導体層３は、たとえば０．００１μｍ以上０．３μｍ以下の厚さで積層することができる。
　ｉ型窒化物半導体層３としては、たとえば、ＳＱＷ（Single　Quantum　Well）構造またはＭＱＷ（Multiple　Quantum　Well）構造を有するものを用いることができる。ＭＱＷ構造を有するｉ型窒化物半導体層３としては、たとえば、Ａｌx2Ｉｎy2Ｇａz2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２≠０）の式で表わされる窒化物半導体からなる井戸層と、Ａｌx3Ｉｎy3Ｇａz3Ｎ（０≦ｘ３≦１、０≦ｙ３≦１、０≦ｚ３≦１、ｘ３＋ｙ３＋ｚ３≠０）の式で表わされる窒化物半導体からなる障壁層と、が交互に積層されてなるものを用いることができる。なお、井戸層および／または障壁層には、ｎ型ドーパントおよび／またはｐ型ドーパントがドープされていてもよい。また、井戸層の厚さはたとえば０．００１μｍ以上０．０２μｍ以下とすることができ、障壁層の厚さはたとえば０．００１μｍ以上０．０１μｍ以下とすることができる。
　次に、図７に示すように、ｉ型窒化物半導体層３の表面上にｐ型窒化物半導体層４を積層する。ｐ型窒化物半導体層４は、たとえば、ＭＯＣＶＤ法などによって積層することができる。ｐ型窒化物半導体層４は、たとえば０．０５μｍ以上４μｍ以下の厚さで積層することができる。
　ｐ型窒化物半導体層４としては、たとえば、Ａｌx4Ｉｎy4Ｇａz4Ｎ（０≦ｘ４≦１、０≦ｙ４≦１、０≦ｚ４≦１、ｘ４＋ｙ４＋ｚ４≠０）の式で表わされる窒化物半導体にｐ型ドーパントをドープさせたものなどを用いることができる。なお、ｐ型ドーパントとしては、たとえば、マグネシウムなどを用いることができる。
　次に、図８に示すように、ｐ型窒化物半導体層４の表面に凹凸１１を形成する。凹凸１１の形成方法は特に限定されないが、たとえば、レーザ光の照射、反応性イオンエッチング（ＲＩＥ：Reactive　Ion　Etching）、ドライエッチングおよびプラズマＣＶＭ(Chemical　Vaporization　Machining)からなる群から選択された少なくとも１種により形成するこ
とができる。
　なかでも、凹凸１１の形成方法としては、加工跡が直ちに溝８の形状となるレーザ光の照射による方法を用いることが好ましい。この場合には、凹凸１１の溝８をより効率的に形成することができる傾向にある。このようなレーザ光としては、たとえば、ＹＡＧレーザ光の基本波、第２高調波または第３高調波などを用いることができる。
　次に、図９に示すように、ｐ型窒化物半導体層４の表面上に導電層５を形成する。導電層５の形成方法は特に限定されないが、たとえば、マグネトロンスパッタ法などのスパッタ法、真空蒸着法、またはイオンプレーティング法などの方法により形成することができる。
　なかでも、導電層５の形成方法としては、マグネトロンスパッタ法を用いることが好ましい。マグネトロンスパッタ法を用いて導電層５を形成した場合には、導電層５の凹凸１１側とは反対側の表面５ａをより平坦にすることができる傾向にある。たとえば、溝８の深さｄが２μｍ未満であって、導電層５の厚さｔが０．０５μｍ以上であるときに導電層５の表面５ａが優れたステップカバレッジを有し、導電層５の表面５ａの表面粗さＲＭＳが０．００３μｍ以上０．００５μｍ以下となるようにすることができる傾向にある。
　導電層５としては、導電性を有する材料を用いることができ、導電層５側から光を入射させる場合には入射光を透過させることができる材料を用いることが好ましい。なかでも、導電層５としては、Ｚｎ、Ｉｎ、ＳｎおよびＭｇからなる群から選択される少なくとも１種を含む単層、または単層を複数積層した複数層を用いることが好ましい。この場合には、導電層５を透過する透過光量を増大することができる傾向にある。
　なお、Ｚｎを含む単層としては、たとえば、ＺｎＯにＡｌがドープされたＡＺＯ（Aluminum　doped　Zinc　Oxide）層、ＺｎＯにＧａがドープされたＧＺＯ（Gallium　doped　Zinc　Oxide）層、ＺｎＯにＭｇがドープされたＭＺＯ（Magnesium　doped　Zinc　Oxide）層、またはＺｎＯにＩｎがドープされたＩＺＯ（Indium　doped　Zinc　Oxide）層などが挙げられる。また、Ｉｎを含む単層およびＳｎを含む単層としては、たとえば、ＩｎとＳｎの複合酸化物であるＩＴＯ（Indium　Tin　Oxide）などが挙げられる。また、Ｍｇを含む単層としては、たとえば、炭素（Ｃ）がドープされたＭｇ（ＯＨ）2などが挙げられる。たとえば、ＡｌがドープされたＺｎＯターゲットを用いて、酸素とアルゴンとの分圧（Ｏ2／Ａｒ）が３％～１０％の条件でマグネトロンスパッタ法によって形成されたＡＺＯは、導電率および光の透過率に優れた導電層５とすることができる。
　次に、図１０に示すように、ｎ型窒化物半導体層２の表面が露出するまで、ｎ型窒化物半導体層２、ｉ型窒化物半導体層３、ｐ型窒化物半導体層４および導電層５のそれぞれの一部をエッチングにより除去する。
　その後、図１に示すように、ｎ型窒化物半導体層２の露出した表面および導電層５の表面にそれぞれｎパッド電極６およびｐパッド電極７を形成することによって実施の形態の光電変換素子を製造することができる。
　図１１に、実施の形態の光電変換素子の溝８の他の一例の模式的な拡大断面図を示す。図１１に示す溝８は、図１１の紙面の表面および／または裏面に伸長する直線状の溝８の底面が曲面となっていることを特徴としている。この場合にも、溝８の底面が平面となっている図１に示す溝８と同様の効果を得ることができる。
　図１１に示す溝８の幅ｌは、溝８の開口部における幅を意味し、溝８の深さｄは、溝８の開口部と溝８の底面の最深部との間の最短距離を意味する。
　図１２に、実施の形態の光電変換素子の溝８の他の一例の模式的な拡大断面図を示す。図１２に示す溝８は、図１２の紙面の表面および／または裏面に伸長する直線状の溝８の断面形状が台形状となっていることを特徴としている。この場合にも、溝８の断面形状が四角形状となっている図１に示す溝８と同様の効果を得ることができる。
　図１２に示す溝８の幅ｌは、溝８の底面に対する垂線の溝８の底面から上方への長さがｄ／２の箇所における幅を意味する。
　図１２に示す溝８の底面８ａと側面８ｂとが為す角度θは、１００°以上１６０°以下であることが好ましい。角度θが１００°以上１６０°以下である場合には、ｐ型窒化物半導体層４から導電層５に進行する光をｐ型窒化物半導体層４と導電層５との界面で全反射させることができるため、光電変換素子の特性をさらに高めることができる。
　図１３に、実施の形態の光電変換素子の溝８の他の一例の模式的な拡大断面図を示す。図１３に示す溝８は、図１３の紙面の表面および／または裏面に伸長する直線状の溝８の断面形状が三角形状となっていることを特徴としている。この場合にも、溝８の断面形状が四角形状となっている図１に示す溝８と同様の効果を得ることができる。
　図１３に示す溝８の幅ｌも、溝８の底面に対する垂線の溝８の底面から上方への長さがｄ／２の箇所における幅を意味する。
　上記の図１および図１１～図１３に示す溝８はそれぞれ、複雑な加工により形成する必要がないことから、溝８の表面（側面および底面）のステップカバレッジに優れている。
　上述したように、溝８を含む凹凸１１は、ｐ型窒化物半導体層４から導電層５側に進行する光を多重反射させるのに適しており、ｉ型窒化物半導体層３での光吸収により発生するフォトキャリアを増加させることができるために短絡電流量を増大させることができる。
　また、凹凸１１の形状および大きさは、光電変換素子内の電界強度や漏れ電流成分と相関があるが、溝８を含む凹凸１１は、高低差が大きくなく、ステップカバレッジの不良の発生を抑止することができるとともに、凹部を起点に発生する応力差によってｐ型窒化物半導体層４に欠陥が生じることを抑止することができるため、Ｆ．Ｆの低下および開放電圧の低下を抑制することができる。
　さらに、ｐ型窒化物半導体層４の表面の凹凸１１は、ｐ型窒化物半導体層４と導電層５とが接する面積を増加させ、これらの層の界面における密着性を向上させることができることから、Ｆ．Ｆの低下を抑制することができる。
　以上の理由により、実施の形態の光電変換素子は、高い特性を有する光電変換素子となる。
　なお、上記においては、半導体積層体１２がｐｉｎ構造体を１つ含む場合について説明したが、半導体積層体１２はｐｉｎ構造体を２つ以上含んでいてもよい。
　また、上記の各層の間には他の層が含まれていてもよい。たとえば、基板１側から光を入射させる場合には、導電層５の凹凸１１側とは反対側の表面に導電層５からの光を反射するための金属層を備えていてもよい。また、たとえば、基板１とｎ型窒化物半導体層２との間に基板１とｎ型窒化物半導体層２との格子不整合を緩和するためのバッファ層、ｎ型窒化物半導体層２とｉ型窒化物半導体層３との間および／またはｉ型窒化物半導体層３とｐ型窒化物半導体層４との間に半導体層間の格子不整合を緩和するためのバッファ層、およびｐ型窒化物半導体層４と導電層５との間のオーミック接触を得るためのコンタクト層などを含んでいてもよい。ｎ型窒化物半導体層２とｉ型窒化物半導体層３との間のバッファ層としては、たとえば、厚さ２ｎｍ未満のＩｎxＧａ1-xＮ（ｘ＜０．１）からなる井戸層と、厚さ２ｎｍ未満のＧａＮからなる障壁層とが交互に２０層ずつ積層されたバッファ層などを用いることができる。なお、バッファ層およびコンタクト層は窒化物半導体以外の半導体からなっていてもよい。
　また、上記においては、ｎ型とｐ型の導電型を入れ替えてもよいことは言うまでもない。
　さらに、１つの光電変換素子のｐパッド電極７と他の光電変換素子のｎパッド電極６とを電気的に接続して光電変換モジュールを形成してもよい。また、導電層５の表面上にｐパッド電極７を形成しない場合には、１つの光電変換素子の導電層５と他の光電変換素子のｎパッド電極６とを電気的に接続して光電変換モジュールを形成してもよい。
　＜実施例＞
　まず、サファイア基板のｃ面上にノンドープＧａＮからなるバッファ層が形成されたテンプレート基板を用意した。そして、ＭＯＣＶＤ装置内にテンプレート基板を設置し、テンプレート基板を１１００℃～１１２０℃まで加熱し、その状態でテンプレート基板の表面上に、厚さ１．５μｍのｎ型ＧａＮ層からなるｎ型窒化物半導体層をＭＯＣＶＤ法により気相成長させた。ここで、ｎ型窒化物半導体層は、Ｓｉが２×１０18個／ｃｍ3の濃度でドープされたｎ型ＧａＮ層であった。
　次に、テンプレート基板の温度を７５０℃～８００℃まで低下させた後、ｎ型窒化物半導体層の表面上に、厚さ３．５ｎｍのＩｎ0.2Ｇａ0.8Ｎからなる井戸層と、厚さ６ｎｍのＧａＮからなる障壁層とを交互に６層ずつ積層したＭＱＷ構造を有するｉ型窒化物半導体層をＭＯＣＶＤ法により気相成長させた。
　次に、テンプレート基板の温度を１０００℃～１０７０℃まで上昇させた後、ｉ型窒化物半導体層の表面上に、厚さ１．０５μｍのｐ型ＧａＮ層からなるｐ型窒化物半導体層をＭＯＣＶＤ法により気相成長させた。ここで、ｐ型窒化物半導体層は、Ｍｇが４×１０19個／ｃｍ3の濃度でドープされたｐ型ＧａＮ層であった。
　これにより、テンプレート基板の表面上に、ｎ型窒化物半導体層、ｉ型窒化物半導体層およびｐ型窒化物半導体層がこの順序で積層された半導体積層体が形成された。
　次に、半導体積層体が形成されたテンプレート基板をＭＯＣＶＤ装置から取り出し、ｐ型窒化物半導体層の表面に直線状の溝を複数本有する凹凸を形成した。溝は、第３高調波のＹＡＧレーザ光をｐ型窒化物半導体層の表面に照射し、ＹＡＧレーザ光を直線状に移動して照射部分のｐ型窒化物半導体層を除去することによって形成した。
　ここで、それぞれの溝の幅は０．４μｍであって、深さは１μｍであった。溝は、隣り合う溝の間隔が０．５μｍとなるように配置されており、ｐ型窒化物半導体層の表面に溝が周期的に配列されたストライプ状の溝を有する凹凸が形成された。
　次に、凹凸の形成後のテンプレート基板をアニール炉内に設置して、ｐ型窒化物半導体層の熱処理を行なった。熱処理は、８００℃の窒素雰囲気中に凹凸形成後のテンプレート基板を５分間保持することにより行なった。
　次に、熱処理後のテンプレート基板をアニール炉から取り出し、テンプレート基板およびＡｌ濃度が２原子％でドープされたＺｎＯターゲットをマグネトロンスパッタ装置内に設置した。そして、テンプレート基板の温度を１８０℃まで上昇させた後、マグネトロンスパッタ装置内に酸素とアルゴンとの分圧（Ｏ2／Ａｒ）が３．８％となるように酸素とアルゴンとを導入した。そして、上記のターゲットを用いたマグネトロンスパッタ法によって、凹凸形成後のｐ型窒化物半導体層の表面上に厚さ０．３４μｍのＡＺＯからなる導電層を形成した。なお、ＡＺＯからなる導電層の屈折率は２．０であり、ｐ型窒化物半導体層の屈折率は２．３であるため、ＡＺＯからなる導電層は、ｐ型窒化物半導体層よりも小さい屈折率を有していた。
　次に、テンプレート基板をマグネトロンスパッタ装置から取り出し、アニール炉内に設置して、導電層の結晶性、導電層とｐ型窒化物半導体層との密着性、および導電層とｐ型窒化物半導体層とのコンタクト性の向上を図ることを目的として、導電層の熱処理を行なった。熱処理は、６００℃の酸素分圧２％の真空雰囲気中に導電層形成後のテンプレート基板を１０分間保持することにより行なった。
　次に、熱処理後のテンプレート基板をアニール炉から取り出し、導電層の表面上に所定の形状のマスクを設置してエッチング装置内に設置した。エッチング装置において、マスクの上方から、導電層、ｐ型窒化物半導体層、ｉ型窒化物半導体層およびｎ型窒化物半導体層のそれぞれの一部をエッチングしてｎ型窒化物半導体層の表面を露出させた。
　次に、エッチング後のテンプレート基板をエッチング装置から取り出し、導電層の表面およびｎ型窒化物半導体層の露出した表面にそれぞれ所定の形状の開口部を有するレジストマスクを形成した後に真空蒸着装置内に設置した。そして、レジストマスクが形成された導電層およびｎ型窒化物半導体層のそれぞれの表面上に、Ｎｉ膜、Ｐｔ膜およびＡｕ膜をこの順序で堆積した後にリフトオフによりレジストマスクを除去した。これにより、導電層およびｎ型窒化物半導体層のそれぞれの表面上に、Ｎｉ膜、Ｐｔ膜およびＡｕ膜がこの順序で積層されたｐパッド電極およびｎパッド電極が形成された。
　その後、ｐパッド電極およびｎパッド電極の形成後のテンプレート基板を真空蒸着装置から取り出し、ランプアニール装置内に設置した。そして、ランプアニール装置でｐパッド電極およびｎパッド電極を４００℃～６００℃で熱処理を行ない、テンプレート基板を所定の箇所で分割することによって、実施例の光電変換素子を得た。
　実施例の光電変換素子の導電層の上記凹凸の形成側と反対側の表面の表面粗さＲＭＳを測定したところ、０．００４μｍであった。なお、表面粗さＲＭＳは、実施例の光電変換素子の導電層の上記凹凸の形成側と反対側の表面における１辺４０μｍの任意の正方形の領域を原子間力顕微鏡を用いて測定することにより算出した。
　実施例の光電変換素子のｐパッド電極およびｎパッド電極をそれぞれ、金線でリードフレームに電気的に接続し、リードフレームの正極と負極にそれぞれプローブを接触して電流および電圧測定用の回路を形成した。
　そして、ソーラシミュレータを用いてＡＭ１．５の擬似太陽光を１００ｍＷ／ｃｍ2のエネルギ密度で２５℃のもとで導電層側から照射することによって実施例の光電変換素子のＩ－Ｖ曲線を求め、そのＩ－Ｖ曲線から実施例１の光電変換素子の開放電圧（Ｖoc）、短絡電流密度（Ｊsc）、フィルファクタ（Ｆ．Ｆ）および光電変換効率（Ｅff）を算出した。
　その結果、実施例の光電変換素子のＶocは１．８２Ｖであり、Ｊscは１．４ｍＡ／ｃｍ2であり、Ｆ．Ｆは０．５１であり、Ｅffは１．３％であった。
　＜比較例＞
　ｐ型窒化物半導体層の表面に直線状の溝を複数本有する凹凸を形成しなかったこと以外は実施例１と同様にして比較例の光電変換素子を作製した。
　そして、実施例と同様にして、比較例の光電変換素子のＶoc、Ｊsc、Ｆ．ＦおよびＥffを算出した。
　その結果、比較例の光電変換素子のＶocは１．８Ｖであり、Ｊscは０．９９ｍＡ／ｃｍ2であり、Ｆ．Ｆは０．４７であり、Ｅffは０．８４％であった。
　＜分析＞
　上記のとおり、実施例の光電変換素子はそれぞれ、比較例の光電変換素子よりも、Ｖoc、Ｊsc、Ｆ．ＦおよびＥffのすべての特性に優れていた。これは、実施例の光電変換素子は、それぞれ、ｐ型窒化物半導体層側から導電層側に進行する光を上記の凹凸で多重反射させることによって、ｉ型窒化物半導体層内により多くの光を閉じ込めることができたことが大きな要因の１つであると考えられる。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に窒化物半導体を用いた太陽電池およびその製造方法に利用することができる。
　１　基板、２　ｎ型窒化物半導体層、３　ｉ型窒化物半導体層、４　ｐ型窒化物半導体層、５　導電層、５ａ　表面、６　ｎパッド電極、７　ｐパッド電極、８　溝、８ａ　底面、８ｂ　側面、９　凸部、１１　凹凸、１２　半導体積層体。

Claims (9)

  1. 　基板（１）と、
    　前記基板（１）上に設けられた半導体積層体（１２）と、
    　前記半導体積層体（１２）上に設けられた導電層（５）と、を備え、
    　前記半導体積層体（１２）は、ｐ型窒化物半導体層（４）、ｉ型窒化物半導体層（３）およびｎ型窒化物半導体層（２）を有するｐｉｎ構造体を含み、
    　前記半導体積層体（１２）は、前記半導体積層体（１２）の前記導電層（５）側の界面に凹凸（１１）を有する、光電変換素子。
  2. 　前記凹凸（１１）は、間隔を空けて配置された、線状の複数の溝（８）を有しており、
    　前記溝（８）の深さは、０．５μｍ以上３μｍ以下であり、
    　前記溝（８）の幅は、０．３５μｍ以上１μｍ以下であり、
    　前記間隔は、０．３５μｍ以上１μｍ以下であって、
    　前記溝（８）の前記幅は、前記間隔以下である、請求項１に記載の光電変換素子。
  3. 　前記ｐｉｎ構造体は、前記基板（１）側に前記ｎ型窒化物半導体層（２）を有し、前記導電層（５）側に前記ｐ型窒化物半導体層（４）を有しており、前記ｎ型窒化物半導体層（２）と前記ｐ型窒化物半導体層（４）との間に前記ｉ型窒化物半導体層（３）を有する、請求項１または２に記載の光電変換素子。
  4. 　前記導電層（５）の前記凹凸（１１）を有する側と反対側の表面の表面粗さＲＭＳが、０．００３μｍ以上０．００５μｍ以下である、請求項１から３のいずれかに記載の光電変換素子。
  5. 　前記導電層（５）の厚さが、０．２５μｍ以上０．５μｍ以下である、請求項１から４のいずれかに記載の光電変換素子。
  6. 　前記導電層（５）は、前記ｐ型窒化物半導体層（４）よりも小さい屈折率を有する、請求項１から５のいずれかに記載の光電変換素子。
  7. 　前記導電層（５）は、Ｚｎ、Ｉｎ、ＳｎおよびＭｇからなる群から選択される少なくとも１種を含む単層、または前記単層を複数積層した複数層である、請求項１から６のいずれかに記載の光電変換素子。
  8. 　前記基板（１）は、ＡｌxＩｎyＧａzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≠０）、ＧａＰ、ＧａＡｓ、ＮｄＧａＯ3、ＬｉＧａＯ2、Ａｌ2Ｏ3、ＭｇＡｌ2Ｏ4、ＺｎＯ、Ｓｉ、ＳｉＣ、ＳｉＧｅ、またはＺｒＢ2の式で表わされる材料を含む、請求項１から７のいずれかに記載の光電変換素子。
  9. 　請求項１から８のいずれかに記載の光電変換素子を製造する方法であって、
    　前記基板（１）上に前記半導体積層体（１２）を形成する工程と、
    　前記半導体積層体（１２）に前記凹凸（１１）を形成する工程と、
    　前記半導体積層体（１２）上に導電層（５）を形成する工程と、を含み、
    　前記凹凸（１１）をレーザ光の照射、ＲＩＥ、ドライエッチングおよびプラズマＣＶＭからなる群から選択された少なくとも１種により形成する工程を含む、光電変換素子の製造方法。
PCT/JP2011/077614 2010-12-28 2011-11-30 光電変換素子および光電変換素子の製造方法 Ceased WO2012090636A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010292772 2010-12-28
JP2010-292772 2010-12-28

Publications (1)

Publication Number Publication Date
WO2012090636A1 true WO2012090636A1 (ja) 2012-07-05

Family

ID=46382756

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/077614 Ceased WO2012090636A1 (ja) 2010-12-28 2011-11-30 光電変換素子および光電変換素子の製造方法

Country Status (1)

Country Link
WO (1) WO2012090636A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308148A (ja) * 1992-03-05 1993-11-19 Tdk Corp 太陽電池
JPH1070298A (ja) * 1996-08-28 1998-03-10 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
JP2000261025A (ja) * 1999-03-12 2000-09-22 Toyoda Gosei Co Ltd 受光素子
JP2001127313A (ja) * 1999-10-25 2001-05-11 Sony Corp 薄膜半導体素子およびその製造方法
JP2003298076A (ja) * 2002-03-29 2003-10-17 Tdk Corp 太陽電池およびその製造方法
JP2005072388A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 太陽電池素子の製造方法
JP2010098033A (ja) * 2008-10-15 2010-04-30 Stanley Electric Co Ltd 光起電力発生装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308148A (ja) * 1992-03-05 1993-11-19 Tdk Corp 太陽電池
JPH1070298A (ja) * 1996-08-28 1998-03-10 Nippon Telegr & Teleph Corp <Ntt> 太陽電池およびその製造方法
JP2000261025A (ja) * 1999-03-12 2000-09-22 Toyoda Gosei Co Ltd 受光素子
JP2001127313A (ja) * 1999-10-25 2001-05-11 Sony Corp 薄膜半導体素子およびその製造方法
JP2003298076A (ja) * 2002-03-29 2003-10-17 Tdk Corp 太陽電池およびその製造方法
JP2005072388A (ja) * 2003-08-26 2005-03-17 Kyocera Corp 太陽電池素子の製造方法
JP2010098033A (ja) * 2008-10-15 2010-04-30 Stanley Electric Co Ltd 光起電力発生装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR102098250B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
KR101662037B1 (ko) 발광 소자 및 그 제조 방법
US20130099198A1 (en) Semiconductor light emitting element and method of manufacturing the same
CN114207845A (zh) 功率光电二极管结构、制造方法和使用方法
Saron et al. Interface properties determined the performance of thermally grown GaN/Si heterojunction solar cells
US8772800B2 (en) Semiconductor light-emitting device
JP5405545B2 (ja) 光電変換素子
Ho et al. Hierarchical structures consisting of SiO 2 nanorods and p-GaN microdomes for efficiently harvesting solar energy for InGaN quantum well photovoltaic cells
KR20160134483A (ko) 태양 전지 및 이의 제조 방법
JP5090543B2 (ja) 光電変換素子および光電変換素子の製造方法
JP5931653B2 (ja) 光電変換素子
Lin et al. Solar energy harvesting scheme using syringe-like ZnO nanorod arrays for InGaN/GaN multiple quantum well solar cells
WO2012090636A1 (ja) 光電変換素子および光電変換素子の製造方法
JPWO2012073941A1 (ja) 光電変換素子
KR20120046632A (ko) 그래핀층 및 나노결정층을 포함하는 발광 소자
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP5265742B2 (ja) 光電変換素子
JP2000261025A (ja) 受光素子
WO2012117871A1 (ja) 光電変換素子および光電変換素子の製造方法
TWI395340B (zh) 多接面太陽能電池
JP5367780B2 (ja) 光電変換素子
JP5367781B2 (ja) 光電変換素子
WO2010143342A1 (ja) 窒化物半導体太陽電池
JP2025528611A (ja) 高い電力変換効率および正の温度係数を有するフォトダイオード
KR20120130493A (ko) 태양전지 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11852436

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11852436

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP