WO2012070416A1 - データ処理装置、及び、データ処理方法 - Google Patents

データ処理装置、及び、データ処理方法 Download PDF

Info

Publication number
WO2012070416A1
WO2012070416A1 PCT/JP2011/076173 JP2011076173W WO2012070416A1 WO 2012070416 A1 WO2012070416 A1 WO 2012070416A1 JP 2011076173 W JP2011076173 W JP 2011076173W WO 2012070416 A1 WO2012070416 A1 WO 2012070416A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
padding
error correction
control data
scrambled
Prior art date
Application number
PCT/JP2011/076173
Other languages
English (en)
French (fr)
Inventor
修 新谷
横川　峰志
ロックラン ブルース マイケル
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to EP18181216.5A priority Critical patent/EP3429084B1/en
Priority to US13/885,557 priority patent/US9172497B2/en
Priority to RU2013122265/08A priority patent/RU2586857C2/ru
Priority to EP11843772.2A priority patent/EP2645579B1/en
Priority to PL18181216T priority patent/PL3429084T3/pl
Priority to EP21189633.7A priority patent/EP4002700A1/en
Priority to CN201180065033.9A priority patent/CN103339864B/zh
Publication of WO2012070416A1 publication Critical patent/WO2012070416A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data

Definitions

  • the present invention relates to a data processing apparatus and a data processing method, and in particular, easily performs control data processing necessary for demodulation, for example, with improved PAPR (Peak-to-Average Power Ratio).
  • PAPR Peak-to-Average Power Ratio
  • the present invention relates to a data processing apparatus and a data processing method.
  • DVB Digital Video Broadcasting
  • OFDM Orthogonal Frequency Division Multiplexing
  • the new standard which is a new standard of digital broadcasting
  • a new frame which is a frame which becomes a unit for transmitting data
  • an existing standard for example, a T2 frame defined in DVB-T.2
  • a receiving device compliant with the new standard can easily process the new frame (of the OFDM signal).
  • a receiving device that conforms to a new standard that employs a T2 frame as a new frame can process a new frame in the same manner as a receiving device that conforms to DVB-T.2.
  • a preamble called a P2 symbol containing control data necessary for performing demodulation called L1 is arranged, but the PAPR of the OFDM signal of the P2 symbol of the T2 frame is relatively large May be a value.
  • the PAPR of the OFDM signal of the P2 symbol of the T2 frame is a large value
  • the power of the OFDM signal of the P2 symbol is large
  • the OFDM signal having the large power is clipped in the receiving apparatus that receives the OFDM signal. It can happen.
  • the signal quality of the OFDM signal is deteriorated, which may adversely affect the demodulation of the OFDM signal.
  • control data when control data is scrambled to improve PAPR, the receiving apparatus performs processing different from that in the case where control data is not scrambled, in addition to descrambling for returning the control data to the original state.
  • the control data OFDM signal
  • the present invention has been made in view of such a situation, and makes it possible to easily perform control data processing with improved PAPR.
  • the data processing apparatus scrambles the control data necessary for performing demodulation with padding means for padding dummy data and post-padding control data as the control data after the padding.
  • Scramble means for performing replacement replacement means for generating replacement data by replacing the scrambled dummy data of the scrambled post-padding control data with the dummy data, and an error correction code for the replacement data
  • dummy data is padded with control data necessary for demodulation, and the padded control data, which is the control data after padding, is scrambled
  • a data processing method comprising the steps of: replacing the scrambled dummy data of the scrambled post-padding control data with the dummy data, generating replacement data, and performing error correction coding of the replacement data It is.
  • dummy data is padded with control data necessary for demodulation, and scrambling is performed on post-padding control data that is the control data after padding. Further, the scrambled dummy data in the post-scrambled padding control data is replaced with the dummy data to generate replacement data, and error correction coding of the replacement data is performed.
  • the data processing apparatus is directed to control data necessary for demodulation, scrambling means for scrambling, padding means for padding dummy data to the control data after scramble,
  • a data processing apparatus comprising: error correction encoding means for performing error correction encoding of post-padding scrambled data obtained by padding dummy data to the scrambled control data.
  • the control data necessary for demodulation is scrambled, the scrambled control data is padded with dummy data, and the scrambled control data
  • the data processing method includes a step of performing error correction coding of post-padding scrambled data obtained by padding dummy data.
  • control data necessary for demodulation is scrambled, and dummy data is padded into the scrambled control data. Then, error correction coding of post-padding scrambled data is performed by padding dummy data to the scrambled control data.
  • the data processing apparatus pads dummy data on control data necessary for demodulation, performs scrambling on post-padding control data that is the control data after padding, Of the scrambled post-padding control data, the scrambled dummy data is replaced with the dummy data, the replacement data is generated, and the error obtained by the transmission apparatus that performs error correction coding of the replacement data
  • the data processing apparatus includes an error correction unit that performs error correction for decoding a correction code into the replacement data, and a descrambling unit that performs descrambling on the replacement data.
  • dummy data is padded with control data necessary for demodulation, and the padded control data, which is the control data after padding, is scrambled, Of the scrambled post-padding control data, the scrambled dummy data is replaced with the dummy data, the replacement data is generated, and the error obtained by the transmission apparatus that performs error correction coding of the replacement data
  • the data processing method includes steps of performing error correction for decoding a correction code into the replacement data and descrambling the replacement data.
  • error correction for decoding the error correction code obtained by the transmission device into the replacement data is performed, and descrambling is performed on the replacement data.
  • a data processing device scrambles control data necessary for demodulation, pads dummy data on the scrambled control data, and controls the scrambled control data
  • error correction means for performing error correction for decoding an error correction code obtained by a transmission device that performs error correction coding of post-padding scrambled data obtained by padding dummy data into the scrambled data after padding, and the scrambled data after padding
  • the data processing apparatus comprises: deletion means for deleting the dummy data and outputting the scrambled control data; and descrambling means for descrambling the scrambled control data.
  • the control data necessary for demodulation is scrambled, dummy data is padded in the scrambled control data, and the scrambled control data
  • error correction code obtained by a transmission device that performs error correction coding of post-padding scrambled data obtained by padding dummy data is decoded into the post-padding scrambled data, and among the post-padding scrambled data.
  • the data processing method includes the steps of deleting the dummy data, outputting the scrambled control data, and descrambling the scrambled control data.
  • error correction for decoding the error correction code obtained by the transmission device into the post-padding scrambled data is performed, and the dummy data in the post-padding scrambled data is deleted.
  • the scrambled control data is output.
  • descrambling is performed on the control data after the scramble.
  • the data processing apparatus may be an independent apparatus or an internal block constituting one apparatus.
  • FIG. It is a block diagram which shows the structural example of the transmitter which transmits data, without performing the scramble of control data. It is a figure which shows the format of the bit stream of the OFDM signal which a transmitter transmits. It is a figure explaining the process of the padder 21, the BCH encoder 22, the LDPC encoder 23, and the shortening part 24.
  • FIG. It is a block diagram which shows the structural example of the receiver which receives the data from the transmitter which transmits data, without performing the scramble of control data. It is a block diagram which shows the 1st structural example of the transmitter which performs the scrambling of control data and transmits data.
  • FIG. It is a figure explaining the process of the padder 21, the scrambler 101, the BCH encoder 22, the LDPC encoder 23, and the shortening part 24.
  • FIG. It is a block diagram which shows the 1st structural example of the receiver which performs the scrambling of control data and receives the data from the transmitter which transmits data. It is a block diagram which shows the 2nd structural example of the transmitter which scrambles control data and transmits data. It is a figure explaining the process of the scrambler 101, the padder 21, the BCH encoder 22, the LDPC encoder 23, and the shortening part 24.
  • FIG. 1 is a block diagram illustrating a configuration example of a transmission apparatus that transmits data without scrambling control data, for example, a transmission apparatus compliant with DVB-T.2.
  • the transmitting device transmits actual data such as image data and audio data as a digital broadcast program as target data to be transmitted, for example, by OFDM.
  • one or more streams as target data are supplied to a mode adaptation / multiplexer (Mode Adaptation / Multiplexer) 11.
  • the mode adaptation / multiplexer 11 selects a mode such as a transmission mode, multiplexes one or more streams supplied thereto, and supplies data obtained as a result to a padder 12.
  • the padder 12 pads the data from the mode adaptation / multiplexer 11 as dummy data, for example, by padding the necessary number of zeros (inserting Null), and the resulting data is converted into a BB scrambler (BB Scrambler) 13.
  • BB Scrambler BB Scrambler
  • the BB scrambler 13 scrambles (energy spreads) data from the padder 12 and supplies data obtained as a result to a BCH encoder 14.
  • the BCH encoder 14 performs BCH encoding, which is error correction encoding of data from the BB scrambler 13, and uses the resulting BCH code as LDPC target data to be LDPC encoded as an LDPC encoder (LDPC encoder ) 15. *
  • the LDPC encoder 15 performs LDPC encoding, which is error correction encoding of the LDPC target data from the BCH encoder 14, and supplies the resulting LDPC code to the bit interleaver 16.
  • the bit interleaver 16 performs bit interleaving for interleaving the LDPC code from the LDPC encoder 15 in bit units, and supplies the LDPC code after the bit interleaving to a QAM encoder (QAM encoder) 17.
  • QAM encoder QAM encoder
  • the QAM encoder 17 maps the LDPC code from the bit interleaver 16 to a signal point representing one symbol of orthogonal modulation in units of one or more bits (symbol unit) of the LDPC code, and performs orthogonal modulation (multilevel modulation). )I do.
  • the QAM encoder 17 defines the LDPC code from the bit interleaver 16 by an I axis representing an I component in phase with the carrier and a Q axis representing a Q component orthogonal to the carrier in symbol units of 1 bit or more.
  • the quadrature modulation is performed by mapping to a signal point determined by a modulation scheme for performing quadrature modulation of the LDPC code on the IQ plane (IQ constellation).
  • a modulation method of quadrature modulation performed by the QAM encoder 17 for example, a modulation method including a modulation method defined in the DVB-T standard, that is, for example, QPSK (Quadrature Phase Shift Keying), 16QAM (Quadrature Amplitude Modulation), 64QAM, 256QAM, 1024QAM, 4096QAM, etc.
  • QPSK Quadratture Phase Shift Keying
  • 16QAM Quadratture Amplitude Modulation
  • 64QAM 256QAM
  • 1024QAM 1024QAM
  • 4096QAM etc.
  • the QAM encoder 17 can perform other quadrature modulation such as 4PAM (Pulse Amplitude Modulation), for example.
  • 4PAM Pulse Amplitude Modulation
  • Time Interleaver Time Interleaver
  • the time interleaver 18 performs time interleaving (interleaving in the time direction) in units of symbols on the data (symbols) from the QAM encoder 17, and obtains the resulting data as a SISO / MISO encoder (SISO / MISO coder) 19. To supply.
  • the SISO / MISO encoder 19 performs space-time coding on the data (symbol) from the time interleaver 18 and supplies the data to a frequency interleaver 20.
  • the frequency interleaver 20 performs frequency interleaving (interleaving in the frequency direction) for each data (symbol) from the SISO / MISO encoder 19 and supplies it to a frame builder / resource allocation unit (Frame Builder & Resource Allocation) 27. To do.
  • the padder 21 is supplied with control data (signalling) for transmission control, which is necessary for demodulating data transmitted from the transmission device, for example, called L1.
  • the padder 21 pads the control data supplied thereto with dummy data, for example, zero as many as necessary (inserts null), and supplies the resulting data to the BCH encoder 22. .
  • the BCH encoder 22 performs BCH encoding on the data from the padder 21 in the same manner as the BCH encoder 14, and supplies the resulting BCH code to the LDPC encoder 23.
  • the LDPC encoder 23 performs LDPC encoding on the data from the BCH encoder 22 as LDPC target data in the same manner as the LDPC encoder 15, and supplies the resulting LDPC code to the shortening unit 24.
  • the shortening unit 24 performs shortening that is deletion of dummy data included in the LDPC code from the LDPC encoder 23 and puncturing of parity bits of the LDPC code, and the shortened LDPC The code is supplied to the QAM encoder 25.
  • the QAM encoder 25 maps the LDPC code from the shortening unit 24 to signal points representing one symbol of orthogonal modulation in units of 1 bit or more (symbol unit) of the LDPC code. Then, quadrature modulation is performed, and data (symbol) obtained as a result is supplied to the frequency interleaver 26.
  • the frequency interleaver 26 performs frequency interleaving on the data (symbol) from the QAM encoder 25 in units of symbols and supplies the data to the frame builder / resource allocation unit 27.
  • the frame builder / resource allocation unit 27 inserts pilot symbols at necessary positions of data (symbols) from the frequency interleavers 20 and 26, and from the resulting data (symbols), a predetermined number For example, a frame conforming to DVB-T.2 called a T2 frame is formed and is supplied to an OFDM generation unit (OFDM generation) 28.
  • OFDM generation OFDM generation
  • the OFDM generation unit 28 performs necessary signal processing such as IFFT (Inverse Fast Fourier Transform) on the frame from the frame builder / resource allocation unit 27, generates an OFDM signal corresponding to the frame, and transmits it by radio .
  • IFFT Inverse Fast Fourier Transform
  • FIG. 2 is a diagram showing the format of the bit stream of the OFDM signal transmitted by the transmission apparatus of FIG.
  • the bit stream of the OFDM signal transmitted by the transmission apparatus in FIG. 1 is composed of T2 frames.
  • a P1 symbol that is a preamble As shown in FIG. 2, in the T2 frame, a P1 symbol that is a preamble, a P2 symbol, a symbol called Normal, and a symbol called FC (Flame Closing) (both data symbols) are arranged in that order. .
  • GI represents a guard interval
  • a symbol (P2 symbol and data symbol) between a certain guard interval and the next guard interval is an OFDM symbol subject to one IFFT (and FFT) in OFDM.
  • the P1 symbol is a symbol for transmitting P1 signaling (P1 signalling).
  • the P1 symbol includes transmission parameters called S1 and S2.
  • S1 and S2 are either SISO (Single Input Single output (meaning one transmitting and one receiving antenna)) or MISO (Multiple Input, Single Output (meaning multiple transmitting antennas but one receiving antenna)) Or the FFT size (number of samples (symbols) to be subjected to one FFT), etc. when performing the FFT of the P2 symbol.
  • S1 and S2 included in the P1 symbol include information (frame identification information) indicating that the frame is a T2 frame.
  • the receiving apparatus can identify whether or not the frame is a T2 frame by referring to S1 and S2 included in the P1 symbol.
  • the P2 symbol is a symbol for transmitting control data called L1 necessary for demodulating the OFDM signal, and the first and second data, that is, the first data is stored in L1.
  • L1 post-signaling L1 post-signalling
  • L1 pre-signalling L1 pre-signalling
  • L1 pre-signaling includes information necessary for performing demodulation of L1 post-signaling
  • L1 post-signaling is information necessary for a receiving apparatus that receives an OFDM signal to access a physical layer (layer pipes), That is, information necessary for demodulating data symbols is included.
  • the L1 pre-signaling includes, for example, a guard interval length, a pilot pattern (PP) indicating an arrangement of a pilot signal indicating which pilot signal which is a known signal is included in which symbol (subcarrier), and an OFDM signal.
  • PP pilot pattern
  • Whether or not the transmission band to be transmitted is extended (BWT_EXT), the number of OFDM symbols included in one T2 frame (NDSYM), and the like are included as information necessary for demodulating the data symbols.
  • FIG. 3 is a diagram for explaining processing of the padder 21, the BCH encoder 22, the LDPC encoder 23, and the shortening unit 24 of FIG.
  • the L1 pre-signaling, the L1 post-signaling, or both the L1 pre-signaling and the L1 post-signaling, which are control data K sig of a predetermined length, are supplied to the padder 21.
  • the padder 21 pads the control data K sig supplied thereto with, for example, a required number of zeros as dummy data.
  • the data length (number of bits) of the control data K sig is shorter than the data length (information bit length) to be subjected to BCH encoding as error correction encoding performed by the BCH encoder 22 at the subsequent stage.
  • the control data after the padding has a data length (number of bits) corresponding to the data length to be subjected to BCH encoding as error correction encoding performed by the BCH encoder 22 in the subsequent stage.
  • the zero as dummy data is padded.
  • Post-padding control data K bch that is control data after padding is supplied from the padder 21 to the BCH encoder 22.
  • the BCH encoder 22 performs BCH encoding as error correction encoding of the post-padding control data K bch from the padder 21, and supplies the BCH code K ldpc obtained as a result to the LDPC encoder 23.
  • the BCH encoder 22 obtains a parity (BCH Parity) bit of the BCH code for the post-padding control data K bch and adds the parity bit to the post-padding control data K bch , thereby performing post-padding control data K bch.
  • Processing for obtaining the BCH code K ldpc of the data K bch is performed as BCH encoding.
  • the LDPC encoder 23 performs LDPC encoding as error correction encoding of the BCH code K ldpc of the post-padding control data K bch from the BCH encoder 22, and the resulting LDPC code N ldpc is sent to the shortening unit 24. Supply.
  • the LDPC encoder 23 obtains a parity (LDPC Parity) bit of the LDPC code for the BCH code K ldpc of the post-padding control data K bch , and adds the parity bit to the BCH code K ldpc , process of obtaining the LDPC code N [iota] dpc BCH code K [iota] dpc is performed as LDPC coding.
  • LDPC Parity LDPC Parity
  • the shortening unit 24 shortens zero as dummy data included in the LDPC code N ldpc from the LDPC encoder 23 and performs (partial) puncturing of the parity bits of the LDPC code N ldpc. A certain shortening is performed, and the shortened LDPC code N post is supplied to the QAM encoder 25.
  • FIG. 4 shows a configuration example of a receiving apparatus that receives data from the transmitting apparatus of FIG. 1 that transmits data without scrambling control data, for example, a receiving apparatus that complies with DVB-T.2. It is a block diagram.
  • the receiving apparatus receives the OFDM signal from the transmitting apparatus in FIG. 1 and supplies it to an OFDM processing unit (OFDM operation) 31.
  • OFDM processing unit OFDM operation
  • the OFDM processing unit (OFDM operation) 31 performs signal processing such as FFT of the OFDM signal supplied thereto, and supplies data (symbols) obtained as a result to the frame management unit (Frame management) 32.
  • the frame management unit 32 performs processing (frame interpretation) of a frame configured by the symbols supplied from the OFDM processing unit 31, and converts the symbol of the target data included in the data symbol in the frame (T2 frame) to the frequency deinterpolator.
  • the signal is supplied to a frequency deinterleaver 33 and a control data symbol included in the P2 symbol in the frame is supplied to a frequency deinterleaver 43.
  • the frequency deinterleaver 33 performs frequency deinterleaving for each symbol from the frame management unit 32 and supplies the symbol to the SISO / MISO decoder 34.
  • the SISO / MISO decoder 34 performs space-time decoding of data (symbols) from the frequency deinterleaver 33 and supplies it to a time deinterleaver (Time Deinterleaver) 35.
  • the time deinterleaver 35 performs time deinterleaving on the data (symbol) from the SISO / MISO decoder 34 in units of symbols and supplies the data to a QAM decoder (QAM decoder) 36.
  • QAM decoder QAM decoder
  • the QAM decoder 36 performs demapping (signal point constellation decoding) on the symbols (symbols arranged at signal points) from the time deinterleaver 35 and performs orthogonal demodulation, and the resulting data (symbols) is subjected to bit deinterlacing. It is supplied to a Lieber (Bit Deinterleaver) 37.
  • the bit deinterleaver 37 performs bit deinterleaving on the data (symbols) from the QAM decoder 36 to restore the original arrangement of the bits rearranged by the bit interleaver 16 performed in the bit interleaver 16 of FIG.
  • the resulting LDPC code is supplied to the LDPC decoder 38.
  • the LDPC decoder 38 performs LDPC decoding of the LDPC code from the bit deinterleaver 37, and supplies the BCH code obtained as a result to the BCH decoder 39.
  • the BCH decoder 39 performs BCH decoding of the BCH code from the LDPC decoder 38 and supplies data obtained as a result to a BB descrambler 40.
  • the BB descrambler 40 descrambles the data from the BCH decoder 39 (energy despreading), and supplies data obtained as a result to a null deletion unit (Null Deletion) 41.
  • the null deletion unit 41 deletes the null inserted by the padder 12 of FIG. 1 from the data from the BB descrambler 40 and supplies it to the demultiplexer 42.
  • the demultiplexer 42 separates and outputs each of one or more streams (target data) multiplexed in the data from the null deletion unit 41.
  • the frequency deinterleaver 43 performs frequency deinterleaving for each symbol (control data symbol) from the frame management unit 32 and supplies it to a QAM decoder 44.
  • the QAM decoder 44 de-maps (symbols arranged at signal points) the symbols from the frequency deinterleaver 43 and performs orthogonal demodulation and obtains a shortened LDPC code N post as a result. (FIG. 3) is supplied to the restoration unit 45.
  • the restoration unit 45 pads the shortened LDPC code N post from the QAM decoder 44 with zeros as dummy data, and performs a restoration process for depuncturing the parity bits of the LDPC code, thereby performing the LDPC before shortening.
  • the code N ldpc (FIG. 3) is restored and supplied to an LDPC decoder 46.
  • the LDPC decoder 46 performs LDPC decoding of the LDPC code N ldpc from the restoration unit 45, and supplies the BCH code K ldpc (FIG. 3) obtained as a result to the BCH decoder 47.
  • the BCH decoder 47 performs BCH decoding of the BCH code K ldpc from the LDPC decoder 46, and supplies post-padding control data K bch (FIG. 3) obtained as a result to the deletion unit 48.
  • the deletion unit 48 deletes zero as dummy data padded in the post-padding control data K bch and supplies the control data K sig (FIG. 3) obtained as a result to the control unit 49.
  • the control unit 49 controls each block configuring the receiving device based on the control data K sig from the deletion unit 48.
  • the new standard which is a new standard for digital broadcasting
  • an existing standard for example, a T2 frame defined in DVB-T.2
  • the receiving apparatus compliant with the new standard can easily process the new frame (of the OFDM signal).
  • a receiving device that conforms to a new standard that employs a T2 frame as a new frame can process a new frame in the same manner as a receiving device that conforms to DVB-T.2.
  • the PAPR of the OFDM signal of the P2 symbol including L1 as the control data of the T2 frame may have a relatively large value.
  • the OFDM signal having a large power may be clipped in the receiving device compliant with the new standard.
  • the signal quality of the OFDM signal is deteriorated, which may adversely affect the demodulation of the OFDM signal.
  • FIG. 5 is a block diagram illustrating a first configuration example of a transmission apparatus that scrambles control data and transmits data.
  • the transmission apparatus in FIG. 5 is common to the transmission apparatus in FIG. 1 in that it includes a mode adaptation / multiplexer 11 or an OFDM generation unit 28.
  • the transmission apparatus in FIG. 5 is different from the transmission apparatus in FIG. 1 in that a scrambler 101 is newly provided between the padder 21 and the BCH encoder 22.
  • the padding control data K bch (FIG. 3) is supplied from the padder 21 to the scrambler 101.
  • the scrambler 101 performs scrambling (energy diffusion) on the post-padding control data K bch from the padder 21 and outputs post-padding control data after the scramble.
  • the scrambled post-padding control data output from the scrambler 101 is supplied to the BCH encoder 22, and the BCH encoder 22, the LDPC encoder 23, and the shortening unit 24 perform processing similar to that of the transmission apparatus in FIG. Done.
  • FIG. 6 is a diagram for explaining processing of the padder 21, the scrambler 101, the BCH encoder 22, the LDPC encoder 23, and the shortening unit 24 of FIG.
  • the padder 21 is supplied with control data K sig having a predetermined length.
  • the padder 21 pads the control data K sig supplied thereto with the required number of zeros as dummy data, and the padded control data K bch that is the control data after the padding is sent to the scrambler 101. Supply.
  • the scrambler 101 scrambles the post-padding control data K bch from the padder 21, and supplies the post-padding control data K bch (s) after the scramble to the BCH encoder 22.
  • the BCH encoder 22 performs BCH encoding as error correction encoding of the post-padding control data K bch (s) after the scramble from the padder 21, and supplies the resulting BCH code K ldpc to the LDPC encoder 23. .
  • the BCH encoder 22 obtains the parity bit of the BCH code for the post-padding control data K bch (s) after the scramble, as in the case described with reference to FIG. by being added to the padding after control data K bch (s), BCH code K [iota] dpc scrambling after padding after control data K bch (s) is obtained.
  • the LDPC encoder 23 performs LDPC coding as error correction coding of the BCH code K ldpc of the post-padding control data K bch (s) after scrambled from the BCH encoder 22, and obtains the resulting LDPC code N ldpc To the shortening unit 24.
  • the parity bit of the LDPC code is obtained for the BCH code K ldpc of the post-padding control data K bch (s) after the scramble, as in the case described with reference to FIG. but by being added to the BCH code K [iota] dpc, LDPC codes N [iota] dpc BCH code K [iota] dpc is obtained.
  • the shortening unit 24 deletes the scrambled dummy data included in the LDPC code N ldpc from the LDPC encoder 23 and shortens (partial) the puncture of the parity bits of the LDPC code N ldpc.
  • the shortened LDPC code N post is supplied to the QAM encoder 25.
  • FIG. 7 is a block diagram illustrating a configuration example of a receiving apparatus that scrambles control data and receives data from the transmitting apparatus in FIG. 5 that transmits data.
  • FIG. 7 is the same as the receiving apparatus in FIG. 4 in that it includes an OFDM processing unit 31 through a QAM decoder 44, and an LDPC decoder 46 through a control unit 49.
  • the receiving apparatus in FIG. 7 is provided with a restoration unit 111 instead of the restoration unit 45 and a descrambler 112 is newly provided between the BCH decoder 47 and the deletion unit 48. 4 is different from the receiving apparatus of FIG.
  • the QAM decoder 44 outputs the shortened LDPC code N post (FIG. 6) as in the receiving apparatus of FIG. 4, and the shortened LDPC code N post is the restoration unit. 111.
  • the restoration unit 111 restores the LDPC code N ldpc (FIG. 6) before the shortening from the shortened LDPC code N post from the QAM decoder 44 and supplies the LDPC code N ldpc (FIG. 6) to the LDPC decoder 46.
  • the post-padding control data K bch is scrambled in the scrambler 101 (FIG. 5), and the scrambled part in the shortening unit 24 (FIG. 5).
  • the scrambled dummy data included in the LDPC code N ldpc of the BCH code K ldpc of the control data K bch (s) after the padding and shortening which is a puncture of the parity bit of the LDPC code N ldpc
  • the LDPC code N ldpc is shortened to the LDPC code N post .
  • LDPC code N post to restore the original (pre-reduction) LDPC code N [iota] dpc is the LDPC code N post after reduction, rather than the dummy data itself It is necessary to pad the scrambled dummy data.
  • the reception apparatus (FIG. 4) that receives data from such a transmission apparatus has the shortened LDPC code N post In restoring (FIG. 3) to the LDPC code N ldpc (FIG. 3) before shortening, zero as dummy data may be padded.
  • the receiving apparatus receives data from such a transmitting apparatus. 7), when restoring the shortened LDPC code N post (FIG. 6) to the LDPC code N ldpc before shortening (FIG. 6), the dummy data is included in the LDPC code N ldpc before shortening. It is necessary to generate scrambled dummy data, and then pad the scrambled dummy data.
  • the restoration unit 111 restores the shortened LDPC code N post (FIG. 6) to the pre-shortened LDPC code N ldpc (FIG. 6). It is necessary to newly perform a process of generating scrambled dummy data that is not performed by the restoration unit 45.
  • the restoration unit 111 generates scrambled dummy data, and then pads the scrambled dummy data on the shortened LDPC code N post from the QAM decoder 44 and depunctures the parity bits of the LDPC code. By doing this, the LDPC code N ldpc (FIG. 6) before shortening is restored and supplied to the LDPC decoder 46.
  • the LDPC decoder 46 performs LDPC decoding of the LDPC code N ldpc from the restoration unit 111, and supplies the BCH code K ldpc (FIG. 6) obtained as a result to the BCH decoder 47.
  • the BCH decoder 47 performs BCH decoding of the BCH code K ldpc from the LDPC decoder 46, and supplies the scrambled post-padding control data K bch (s) (FIG. 6) obtained as a result to the descrambler 112.
  • the descrambler 112 performs descrambling (energy despreading) of post-scrambled padding control data K bch (s) from the BCH decoder 47, and zero-padded control data (post-padding control) Data) K bch is obtained and supplied to the deletion unit 48.
  • the deletion unit 48 deletes zero as dummy data padded in the post-padding control data K bch and supplies the control data K sig (FIG. 6) obtained as a result to the control unit 49.
  • the receiving apparatus (FIG. 7) that receives data from such a transmitting apparatus performs scrambling.
  • shortened LDPC code N post (FIG. 6) is restored to LDPC code N ldpc (FIG. 6) before shortening from dummy data to LDPC code N before shortening. It is necessary to generate scrambled dummy data included in ldpc .
  • FIG. 8 is a block diagram illustrating a second configuration example of a transmission apparatus that scrambles control data and transmits data.
  • the transmission apparatus in FIG. 8 is common to the transmission apparatus in FIG. 1 in that it has a mode adaptation / multiplexer 11 or an OFDM generation unit 28.
  • the transmission apparatus of FIG. 8 is different from the transmission apparatus of FIG. 1 in that the scrambler 101 described in FIG.
  • a predetermined length of control data is supplied to the scrambler 101.
  • the scrambler 101 scrambles the control data supplied thereto, and outputs the scrambled control data.
  • the scrambled control data output from the scrambler 101 is supplied to the padder 21.
  • the padder 21 the BCH encoder 22, the LDPC encoder 23, and the shortening unit 24, processing similar to that of the transmission apparatus in FIG. Done.
  • FIG. 9 is a diagram for explaining processing of the scrambler 101, the padder 21, the BCH encoder 22, the LDPC encoder 23, and the shortening unit 24 of FIG.
  • the scrambler 101 is supplied with control data K sig having a predetermined length.
  • the scrambler 101 scrambles the control data K bch supplied thereto, and supplies the control data K sig (s) after the scramble to the padder 21.
  • the padder 21 pads the scrambled control data K sig (s) from the scrambler 101 with a required number of zeros as dummy data.
  • data obtained by padding zero as dummy data to control data K sig (s) after scramble is also referred to as post-padding scramble data.
  • the scrambled control data K sig (s) is padded with padding scrambled data K bch obtained by padding zero as dummy data to the BCH encoder 22.
  • the BCH encoder 22 performs BCH encoding as error correction encoding of the scrambled data K bch after padding from the padder 21, and supplies the BCH code K ldpc obtained as a result to the LDPC encoder 23.
  • the BCH encoder 22 As with the case described in FIG. 3, with respect to the padding scrambled data K bch, parity bit BCH code is determined, the parity bits are added to the padding scrambled data K bch Thus, the BCH code K ldpc of the post-padding scrambled data K bch is obtained.
  • the LDPC encoder 23 performs LDPC coding as error correction coding of the BCH code K ldpc of the scrambled data K bch after padding from the BCH encoder 22, and supplies the resulting LDPC code N ldpc to the shortening unit 24 To do.
  • the parity bit of the LDPC code is obtained for the BCH code K ldpc of the post-padding scrambled data K bch , and the parity bit is converted into the BCH code K ldpc.
  • the LDPC code N ldpc of the BCH code K ldpc is obtained for the BCH code K ldpc .
  • the shortening unit 24 deletes the dummy data included in the LDPC code N ldpc from the LDPC encoder 23 and shortens the puncture of the parity bit of the LDPC code N ldpc .
  • the shortened LDPC code N post is supplied to the QAM encoder 25.
  • FIG. 10 is a block diagram illustrating a configuration example of a receiving apparatus that receives data from the transmitting apparatus in FIG. 8 that scrambles control data and transmits data.
  • 10 is common to the receiving apparatus of FIG. 4 in that it includes an OFDM processing unit 31 or a control unit 49.
  • the receiving apparatus in FIG. 10 is different from the receiving apparatus in FIG. 4 in that the descrambler 112 described in FIG. 7 is newly provided between the deleting unit 48 and the control unit 49.
  • the QAM decoder 44 outputs the shortened LDPC code N post (FIG. 9) similarly to the receiving apparatus of FIG. 4, and the shortened LDPC code N post is the restoration unit. 45.
  • the restoration unit 45 restores the LDPC code N ldpc (FIG. 9) before the shortening from the shortened LDPC code N post from the QAM decoder 44 and supplies the LDPC code N ldpc (FIG. 9) to the LDPC decoder 46.
  • the scrambler 101 (FIG. 8), controlled data K sig is scrambled
  • the padder 21 (FIG. 8)
  • the control of the scrambled data K sig The padding scrambled data K bch is obtained by padding zero as dummy data with respect to (s) .
  • the shortening unit 24 (FIG. 8), the dummy data itself included in the LDPC code N ldpc of the BCH code K ldpc of the post-padding scrambled data K bch is deleted, and the parity bit of the LDPC code N ldpc is punctured Due to the shortening, the LDPC code N ldpc is shortened to the LDPC code N post .
  • the restoration of the original (before shortening) LDPC code N ldpc from the LDPC code N post subjected to such shortening is the same processing as that of the receiving apparatus in FIG. 4, that is, after shortening. This can be done by padding the LDPC code N post with the dummy data itself (and depuncturing the parity bits of the LDPC code).
  • the LDPC decoder 46 performs LDPC decoding of the LDPC code N ldpc from the restoration unit 45, and supplies the BCH code K ldpc (FIG. 9) obtained as a result to the BCH decoder 47.
  • the BCH decoder 47 performs BCH decoding of the BCH code K ldpc from the LDPC decoder 46 and supplies post-padding scrambled data K bch (FIG. 9) obtained as a result to the deletion unit 48.
  • the deletion unit 48 deletes zero as dummy data padded in the post-padding scrambled data K bch and supplies the control data K sig (s) (FIG. 9) obtained as a result to the descrambler 112. To do.
  • the descrambler 112 descrambles the scrambled control data K sig (s) from the deletion unit 48, obtains the original control data K sig , and supplies it to the control unit 49.
  • the transmitter of FIG. 8 in order to improve the PAPR, as a target control data K sig, it performs scrambling, the control data K sig of scrambled (s), padding dummy data, scrambling BCH encoding and LDPC encoding as error correction encoding of post-padding scrambled data K bch padded with dummy data is performed on the subsequent control data K sig (s) , and obtained by the BCH encoding and LDPC encoding.
  • the receiving apparatus FIG. 10 that receives data from such a transmitting apparatus performs control.
  • FIG. 11 is a block diagram illustrating a third configuration example of a transmission apparatus that scrambles control data and transmits data.
  • the transmission apparatus in FIG. 11 is common to the transmission apparatus in FIG. 1 in that it includes a mode adaptation / multiplexer 11 or an OFDM generation unit 28.
  • the transmission apparatus of FIG. 11 is that the scrambler 101 and the replacement unit 121 described in FIGS. 5 and 8 are newly provided between the padder 21 and the BCH encoder 22. Different from the transmitting device.
  • dummy data is padded into the control data in the padder 21, and the post-padding control data obtained as a result is supplied to the scrambler 101.
  • the scrambler 101 scrambles the post-padding control data from the padder 21 and supplies the post-padding control data after the scramble to the replacement unit 121.
  • the replacement unit 121 replaces the scrambled dummy data in the post-scrambled padding control data from the scrambler 101 with the dummy data itself, and supplies the replacement data obtained by the replacement to the BCH encoder 22. To do.
  • FIG. 12 is a diagram for explaining processing of the padder 21, the scrambler 101, the replacement unit 121, the BCH encoder 22, the LDPC encoder 23, and the shortening unit 24 of FIG.
  • the padder 21 is supplied with control data K sig having a predetermined length.
  • the padder 21 pads the control data K sig supplied thereto with the required number of zeros as dummy data, and the padded control data K bch that is the control data after the padding is sent to the scrambler 101. Supply.
  • the scrambler 101 scrambles the post-padding control data K bch from the padder 21, and supplies the post-padding control data K bch (s) after the scramble to the replacement unit 121.
  • the replacement unit 121 replaces the scrambled dummy data in the post-scrambled padding control data K bch (s) from the scrambler 101 with zero that is the dummy data itself, and the replacement obtained by the replacement Data K bch (r) is supplied to the BCH encoder 22.
  • the BCH encoder 22 performs BCH encoding as error correction encoding of the replacement data K bch (r) from the replacement unit 121, and supplies the resulting BCH code K ldpc to the LDPC encoder 23.
  • the parity bits of a BCH code is determined, the parity bit, the replacement data K bch (r)
  • the BCH code K ldpc of the replacement data K bch (r) is obtained.
  • the LDPC encoder 23 performs LDPC coding as error correction coding of the BCH code K ldpc of the replacement data K bch (r) from the BCH encoder 22, and the resulting LDPC code N ldpc is sent to the shortening unit 24. Supply.
  • the parity bit of the LDPC code is obtained for the BCH code K ldpc of the replacement data K bch (r) as in the case described with reference to FIG.
  • LDPC code N ldpc of BCH code K ldpc is obtained.
  • the shortening unit 24 deletes the dummy data included in the LDPC code N ldpc from the LDPC encoder 23 and shortens the puncture of the parity bit of the LDPC code N ldpc .
  • the shortened LDPC code N post is supplied to the QAM encoder 25.
  • FIG. 13 is a block diagram illustrating a configuration example of a receiving apparatus that scrambles control data and receives data from the transmitting apparatus in FIG. 11 that transmits data.
  • the receiving apparatus in FIG. 13 is common to the receiving apparatus in FIG. 4 in that it includes an OFDM processing unit 31 or a control unit 49.
  • the receiving apparatus of FIG. 13 is different from the receiving apparatus of FIG. 4 in that the descrambler 112 described in FIG. 7 and FIG. 10 is newly provided between the BCH decoder 47 and the deletion unit 48. .
  • QAM decoder 44 As in the receiver of FIG. 4, and outputs an LDPC code N post after reduction (FIG. 12), the LDPC code N post after the shortening has restoring unit 45.
  • the restoration unit 45 restores the LDPC code N ldpc (FIG. 12) before the shortening from the shortened LDPC code N post from the QAM decoder 44 and supplies it to the LDPC decoder 46.
  • dummy data is padded to the control data K sig in the padder 21 (FIG. 11), and the padding is obtained in the scrambler 101 (FIG. 11).
  • padding after control data K bch for it is scrambled after padding the scrambled control data K bch (s) is obtained.
  • the replacement unit 121 replaces the scrambled dummy data included in the post-padding padding control data K bch (s) with the dummy data itself, and the replacement data K bch (r) obtained by the replacement.
  • the LDPC code N ldpc is shortened to the LDPC code N post by deleting the dummy data itself contained in the LDPC code N ldpc of the BCH code K ldpc and shortening the parity bit puncture of the LDPC code N ldpc . Is done.
  • the restoration of the original (before shortening) LDPC code N ldpc from the LDPC code N post subjected to such shortening is the same processing as that of the receiving apparatus in FIG. 4, that is, after shortening. This can be done by padding the LDPC code N post with dummy data itself.
  • the LDPC decoder 46 performs LDPC decoding of the LDPC code N ldpc from the restoration unit 45, and supplies the BCH code K ldpc (FIG. 12) obtained as a result to the BCH decoder 47.
  • the BCH decoder 47 performs BCH decoding of the BCH code K ldpc from the LDPC decoder 46 and supplies the replacement data K bch (r) (FIG. 12) obtained as a result to the descrambler 112.
  • the descrambler 112 descrambles the replacement data K bch (r) from the BCH decoder 47, and the data obtained as a result, that is, control data in a state where the descrambled dummy data is padded (hereinafter, referred to as “control data”). (Also referred to as post-padding control data) is supplied to the deletion unit 48.
  • the deletion unit 48 deletes the descrambled dummy data included in the post-padding control data from the descrambler 112, and supplies the control data K sig (FIG. 12) obtained as a result to the control unit 49.
  • the replacement data K bch (r) (FIG. 12) supplied from the BCH decoder 47 to the descrambler 112 includes the dummy data itself padded by the restoration unit 45.
  • the dummy data included in the replacement data K bch (r) becomes the descrambled dummy data.
  • the descrambled dummy data is included in the post-padding control data obtained by descrambling the replacement data K bch (r) in the descrambler 112. That is, the post-padding control data obtained by descrambling the replacement data K bch (r) is data in a state in which the descrambled dummy data is padded to the control data.
  • the position of the descrambled dummy data included in the post-padding control data obtained by descrambling the replacement data K bch (r) is included in the post-padding control data K bch in FIG. 13 is the same as the position of the dummy data itself. Therefore, the deletion unit 48 of the reception device in FIG. 13 performs the same processing as the deletion unit 48 of the reception device in FIG. The descrambled dummy data included in the control data can be deleted.
  • the padding control data K bch that is the control data after padding is scrambled.
  • the scrambled dummy data in the post-padding control data K bch (s) after scramble is replaced with dummy data, and the error correction coding of the replacement data K bch (r) obtained by the replacement is performed.
  • the transmitting apparatus transmits data without scrambling the control data.
  • the LDPC code N post after reduction, to restore the shortened before LDPC code N [iota] dpc ( Figure 9) Therefore, for example, using the receiving apparatus of FIG. 4 compliant with DVB-T.2, control data processing (demodulation) with improved PAPR can be easily performed.
  • control unit 49 does not control data itself, but control data (padded control data) in which dummy data (descrambled) is padded. ), It is not necessary to provide the deletion unit 48, and the receiving apparatus can be made compact.
  • FIG. 14 is a block diagram showing a configuration example of the scrambler 101 (FIGS. 5, 8, and 11).
  • the scrambler 101 includes a register group 201 and EXOR circuits 202 and 203.
  • the register group 201 includes, for example, 15 registers # 1 to # 15, and each register #i is latched in the preceding register # i-1 in synchronization with the data to be scrambled (each bit). Latch a bit.
  • the output of the EXOR circuit 202 is supplied to the first (first) register # 1 of the register group 201, and the register # 1 latches the output of the EXOR circuit 202.
  • the EXOR circuit 202 (first EXOR circuit) is, for example, the bit latched in the 14th register # 14 and the 15th register # 15 in the registers # 1 to # 15 of the register group 201.
  • the exclusive OR with the other bits is calculated, and the calculation result is supplied to the first register # 1 of the register group 201 and the EXOR circuit 203.
  • the EXOR circuit 203 In addition to the output of the EXOR circuit 202 (exclusive OR operation result of the bit latched in the 14th register # 14 and the bit latched in the 15th register # 15), the EXOR circuit 203 also scrambles The target data (control data (FIG. 8) or post-padding control data (FIG. 11)) is supplied.
  • the target data control data (FIG. 8) or post-padding control data (FIG. 11)
  • the EXOR circuit 203 calculates an exclusive OR of the output of the EXOR circuit 202 and the data to be scrambled, and outputs the calculation result as scrambled data.
  • bits 1,0,0,1,0,1,0 are assigned to the first to fifteenth registers # 1 to # 15 of the register group 201. 1,0,0,0,0,0,0,0 are set respectively.
  • each register #i except for the first register # 1 in the register group 201 latches the bit latched in the preceding register # i-1 in synchronization with the data to be scrambled.
  • the first register # 1 of the register group 201 latches the output of the EXOR circuit 202.
  • an exclusive OR of the bit latched in the 14th register # 14 and the bit latched in the 15th register # 15 is calculated, and an M sequence (which is obtained as a result of the calculation) is configured.
  • an M sequence (which is obtained as a result of the calculation) is configured.
  • the EXOR circuit 203 calculates the exclusive OR of the M series from the EXOR circuit 202 and the data to be scrambled to scramble the data to be scrambled and output the scrambled data.
  • the descrambler 112 of the receiving device (FIGS. 7, 10, and 13) is configured in the same manner as the scrambler 101.
  • FIG. 15 is a diagram showing a first example of a bit stream format of an OFDM signal transmitted by a transmission device compliant with the new standard for scrambling control data, that is, the transmission devices of FIG. 5, FIG. 8, and FIG. It is.
  • bit stream of the OFDM signal transmitted by the transmission device compliant with the new standard is composed of new frames.
  • a new frame is a frame that is a unit for transmitting data.
  • a T2 frame defined in DVB-T.2, which is an existing standard, is adopted as the new frame. Has been.
  • the new frame is configured by arranging a P1 symbol, a P2 symbol, and a data symbol (a symbol called Normal and a symbol called FC) in that order.
  • the receiver that conforms to the new standard that processes the new frame uses a receiver conforming to DVB-T.2 (a fraction of the receiver that conforms to DVB-T.2). It can be configured by simply changing the specifications.
  • S1 and S2 included in the P1 symbol which is a preamble arranged at the head of the T2 frame include frame identification information indicating that the frame is a T2 frame.
  • S1 and S2 included in the P1 symbol of the frame include frame identification information indicating that the frame is a new frame.
  • the receiving apparatus that receives the OFDM signal identifies whether the frame is a T2 frame or a new frame based on the frame identification information included in S1 and S2 included in the P1 symbol of the frame. be able to.
  • FIG. 16 is a diagram showing a second example of the bit stream format of the OFDM signal transmitted by the transmission device compliant with the new standard for scrambling control data, that is, the transmission devices of FIG. 5, FIG. 8, and FIG. It is.
  • the bit stream of the OFDM signal transmitted by the transmission device compliant with the new standard is composed of a T2 frame and a new frame.
  • the new frame is multiplexed with the T2 frame specified in DVB-T.2 and transmitted.
  • the transmission apparatus compliant with the new standard that is, the transmission apparatus in FIG. 5, FIG. 8, or FIG. 11, has the mode adaptation / multiplexer 11 or the OFDM generation unit 28 that constitutes the transmission apparatus in FIG. Therefore, a T2 frame defined in DVB-T.2 can be configured.
  • a new frame and a T2 frame can be configured, and the new frame and the T2 frame can be multiplexed (time division) and transmitted.
  • the T2 frame defined in DVB-T.2 can be adopted as the new frame.
  • the P1 symbol (included in S1 and S2) of the T2 frame includes frame identification information indicating that the frame is the T2 frame
  • the P1 symbol of the new frame includes the frame
  • the receiving apparatus that receives the OFDM signal determines whether the frame is a T2 frame or not based on the frame identification information included in the P1 symbol of the frame. Can be identified.
  • FIG. 17 shows a configuration example of an embodiment of a computer in which a program for executing the series of processes described above is installed.
  • the program can be recorded in advance in a hard disk 305 or ROM 303 as a recording medium built in the computer.
  • the program can be stored (recorded) in a removable recording medium 311.
  • a removable recording medium 311 can be provided as so-called package software.
  • examples of the removable recording medium 311 include a flexible disk, a CD-ROM (Compact Disc Read Only Memory), a MO (Magneto Optical) disc, a DVD (Digital Versatile Disc), a magnetic disc, and a semiconductor memory.
  • the program can be installed in the computer from the removable recording medium 311 as described above, or can be downloaded to the computer via the communication network or the broadcast network and installed in the built-in hard disk 305. That is, the program is transferred from a download site to a computer wirelessly via a digital satellite broadcasting artificial satellite, or wired to a computer via a network such as a LAN (Local Area Network) or the Internet. be able to.
  • a network such as a LAN (Local Area Network) or the Internet.
  • the computer includes a CPU (Central Processing Unit) 302, and an input / output interface 310 is connected to the CPU 302 via the bus 301.
  • a CPU Central Processing Unit
  • an input / output interface 310 is connected to the CPU 302 via the bus 301.
  • the CPU 302 executes a program stored in a ROM (Read Only Memory) 303 accordingly. .
  • the CPU 302 loads a program stored in the hard disk 305 to a RAM (Random Access Memory) 304 and executes it.
  • the CPU 302 performs processing according to the flowchart described above or processing performed by the configuration of the block diagram described above. Then, the CPU 302 causes the processing result to be output from the output unit 306 or transmitted from the communication unit 308 via the input / output interface 310, or recorded on the hard disk 305, for example, as necessary.
  • the input unit 307 includes a keyboard, a mouse, a microphone, and the like.
  • the output unit 306 includes an LCD (Liquid Crystal Display), a speaker, and the like.
  • the processing performed by the computer according to the program does not necessarily have to be performed in chronological order in the order described as the flowchart. That is, the processing performed by the computer according to the program includes processing executed in parallel or individually (for example, parallel processing or object processing).
  • the program may be processed by one computer (processor), or may be distributedly processed by a plurality of computers. Furthermore, the program may be transferred to a remote computer and executed.
  • the T2 frame format is adopted as the new frame format, but a format other than the T2 frame format can be adopted as the new frame.
  • 11 mode adaptation / multiplexer 12 padder, 13 BB scrambler, 14 BCH encoder, 15 LDPC encoder, 16 bit interleaver, 17 QAM encoder, 18 hour interleaver, 19 SISO / MISO encoder, 20 frequency interleaver, 21 padder, 22 BCH encoder, 23 LDPC encoder, 24 shortening section, 25 QAM encoder, 26 frequency interleaver, 27 frame builder / resource allocation section, 28 OFDM generation section, 31 OFDM processing section, 32 frame management section, 33 frequency deinterleaver , 34 SISO / MISO decoder, 35 hour deinterleaver, 36 QAM decoder, 37 bit deinterleaver, 38 LDPC decoder , 39 BCH decoder, 40 BB descrambler, 41 null deletion unit, 42 demultiplexer, 43 frequency deinterleaver, 44 QAM decoder, 45 restoration unit, 46 LDPC decoder, 47 BCH decoder, 48 deletion unit, 49 control unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本発明は、PAPRが改善された制御データの処理を、容易に行うことができるデータ処理装置、及び、データ処理方法に関する。 送信装置において、パダー２１は、復調を行うために必要な制御データに、ダミーデータであるゼロをパディングし、スクランブラ１０１は、パディング後の制御データ（パディング後制御データ）を対象として、スクランブルを行う。置換部１２１は、スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、ダミーデータに置換し、BCHエンコーダ２２及びLDPCエンコーダ２３は、その置換によって得られる置換データの誤り訂正符号化としてのBCH符号化及びLDPC符号化を行う。短縮化部２１は、LDPC符号に含まれるダミーデータの削除、及び、LDPC符号のパリティビットのパンクチャである短縮化を行う。本発明は、例えば、制御データを誤り訂正符号化して送信する場合に適用できる。

Description

データ処理装置、及び、データ処理方法
　本発明は、データ処理装置、及び、データ処理方法に関し、特に、例えば、PAPR(Peak-to-Average Power Ratio)が改善された、復調を行うために必要な制御データの処理を、容易に行うことができるようにするデータ処理装置、及び、データ処理方法に関する。
　ディジタル放送の規格の１つである、例えば、DVB(Digital Video Broadcasting)-T.2では、データの変調方式として、OFDM(Orthogonal Frequency Division Multiplexing)が採用され、T2フレームと呼ばれる単位で、データの送信が行われる（非特許文献１）。
　ところで、ディジタル放送の新たな規格である新規格において、データの送信を行う単位となるフレームである新フレームとして、既存の規格、すなわち、例えば、DVB-T.2に規定されているT2フレーム（又は、T2フレームに準じたフレーム）を採用することが考えられる。
　新規格において、T2フレームを、新フレームとして採用することにより、新規格に準拠した受信装置では、その新フレーム（のOFDM信号）の処理を、容易に行うことができる。
　すなわち、新フレームとして、T2フレームを採用する新規格に準拠した受信装置では、DVB-T.2に準拠した受信装置と同様にして、新フレームの処理を行うことができる。
　ここで、T2フレームには、L1と呼ばれる復調を行うために必要な制御データが含まれる、P2シンボルと呼ばれるプリアンブルが配置されるが、T2フレームのP2シンボルのOFDM信号のPAPRは、比較的大きい値になることがある。
　T2フレームのP2シンボルのOFDM信号のPAPRが大きい値である場合には、OFDM信号を受信する受信装置において、P2シンボルのOFDM信号の電力が大きいときに、その電力が大きいOFDM信号がクリップされることがあり得る。
　そして、受信装置において、OFDM信号がクリップされると、OFDM信号の信号品質が劣化し、OFDM信号の復調に、悪影響を及ぼすことがある。
　そこで、新規格では、復調を行うために必要な制御データ（のOFDM信号）のPAPRを改善する（理想的には、PAPRを1にする）ために、OFDM信号を送信する送信装置において、制御データのスクランブル（エネルギ拡散）（ランダム化）を行うことが考えられる。
　しかしながら、PAPRを改善するのに、制御データのスクランブルを行うと、受信装置では、制御データについて、スクランブルを元に戻すデスクランブルの他に、制御データのスクランブルを行わない場合とは異なる処理を行う必要が生じることがあり、制御データ（のOFDM信号）の処理（復調）を、容易に行うこと、すなわち、例えば、DVB-T.2に準拠した受信装置と（ほぼ）同様にして、制御データの処理を行うことが困難となる。
　本発明は、このような状況に鑑みてなされたものであり、PAPRが改善された制御データの処理を、容易に行うことができるようにするものである。
　本発明の第１の側面のデータ処理装置は、復調を行うために必要な制御データに、ダミーデータをパディングするパディング手段と、前記パディング後の制御データであるパディング後制御データを対象として、スクランブルを行うスクランブル手段と、前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、前記ダミーデータに置換して、置換データを生成する置換手段と、前記置換データの誤り訂正符号化を行う誤り訂正符号化手段とを備えるデータ処理装置である。
　本発明の第１の側面のデータ処理方法は、復調を行うために必要な制御データに、ダミーデータをパディングし、前記パディング後の制御データであるパディング後制御データを対象として、スクランブルを行い、前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、前記ダミーデータに置換して、置換データを生成し、前記置換データの誤り訂正符号化を行うステップを含むデータ処理方法である。
　以上のような第１の側面においては、復調を行うために必要な制御データに、ダミーデータがパディングされ、前記パディング後の制御データであるパディング後制御データを対象として、スクランブルが行われる。さらに、前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータが、前記ダミーデータに置換されて置換データが生成され、前記置換データの誤り訂正符号化が行われる。
　本発明の第２の側面のデータ処理装置は、復調を行うために必要な制御データを対象として、スクランブルを行うスクランブル手段と、前記スクランブル後の制御データに、ダミーデータをパディングするパディング手段と、前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化を行う誤り訂正符号化手段とを備えるデータ処理装置である。
　本発明の第２の側面のデータ処理方法は、復調を行うために必要な制御データを対象として、スクランブルを行い、前記スクランブル後の制御データに、ダミーデータをパディングし、前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化を行うステップを含むデータ処理方法である。
　以上のような第２の側面においては、復調を行うために必要な制御データを対象として、スクランブルが行われ、前記スクランブル後の制御データに、ダミーデータがパディングされる。そして、前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化が行われる。
　本発明の第３の側面のデータ処理装置は、復調を行うために必要な制御データに、ダミーデータをパディングし、前記パディング後の制御データであるパディング後制御データを対象として、スクランブルを行い、前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、前記ダミーデータに置換して、置換データを生成し、前記置換データの誤り訂正符号化を行う送信装置で得られる誤り訂正符号を、前記置換データに復号する誤り訂正を行う誤り訂正手段と、前記置換データを対象として、デスクランブルを行うデスクランブル手段とを備えるデータ処理装置である。
　本発明の第３の側面のデータ処理方法は、復調を行うために必要な制御データに、ダミーデータをパディングし、前記パディング後の制御データであるパディング後制御データを対象として、スクランブルを行い、前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、前記ダミーデータに置換して、置換データを生成し、前記置換データの誤り訂正符号化を行う送信装置で得られる誤り訂正符号を、前記置換データに復号する誤り訂正を行い、前記置換データを対象として、デスクランブルを行うステップを含むデータ処理方法である。
　以上のような第３の側面においては、送信装置で得られる誤り訂正符号を、前記置換データに復号する誤り訂正が行われ、前記置換データを対象として、デスクランブルが行われる。
　本発明の第４の側面のデータ処理装置は、復調を行うために必要な制御データを対象として、スクランブルを行い、前記スクランブル後の制御データに、ダミーデータをパディングし、前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化を行う送信装置で得られる誤り訂正符号を、前記パディング後スクランブルデータに復号する誤り訂正を行う誤り訂正手段と、前記パディング後スクランブルデータのうちの、前記ダミーデータを削除し、前記スクランブル後の制御データを出力する削除手段と、前記スクランブル後の制御データを対象として、デスクランブルを行うデスクランブル手段とを備えるデータ処理装置である。
　本発明の第４の側面のデータ処理方法は、復調を行うために必要な制御データを対象として、スクランブルを行い、前記スクランブル後の制御データに、ダミーデータをパディングし、前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化を行う送信装置で得られる誤り訂正符号を、前記パディング後スクランブルデータに復号する誤り訂正を行い、前記パディング後スクランブルデータのうちの、前記ダミーデータを削除し、前記スクランブル後の制御データを出力し、前記スクランブル後の制御データを対象として、デスクランブルを行うステップを含むデータ処理方法である。
　以上のような第４の側面においては、送信装置で得られる誤り訂正符号を、前記パディング後スクランブルデータに復号する誤り訂正が行われ、前記パディング後スクランブルデータのうちの、前記ダミーデータが削除されて、前記スクランブル後の制御データが出力される。そして、前記スクランブル後の制御データを対象として、デスクランブルが行われる。
　なお、データ処理装置は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
　本発明の第１ないし第４の側面によれば、PAPRが改善された制御データの処理を、容易に行うことができる。
制御データのスクランブルを行わずに、データを送信する送信装置の構成例を示すブロック図である。 送信装置が送信するOFDM信号のビットストリームのフォーマットを示す図である。 パダー２１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４の処理を説明する図である。 制御データのスクランブルを行わずに、データを送信する送信装置からのデータを受信する受信装置の構成例を示すブロック図である。 制御データのスクランブルを行って、データを送信する送信装置の第１の構成例を示すブロック図である。 パダー２１、スクランブラ１０１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４の処理を説明する図である。 制御データのスクランブルを行って、データを送信する送信装置からのデータを受信する受信装置の第１の構成例を示すブロック図である。 制御データのスクランブルを行って、データを送信する送信装置の第２の構成例を示すブロック図である。 スクランブラ１０１、パダー２１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４の処理を説明する図である。 制御データのスクランブルを行って、データを送信する送信装置からのデータを受信する第２の受信装置の構成例を示すブロック図である。 制御データのスクランブルを行って、データを送信する送信装置の第３の構成例を示すブロック図である。 パダー２１、スクランブラ１０１、置換部１２１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４の処理を説明する図である。 制御データのスクランブルを行って、データを送信する送信装置からのデータを受信する受信装置の第３の構成例を示すブロック図である。 スクランブラ１０１の構成例を示すブロック図である。 制御データのスクランブルを行う新規格に準拠した送信装置が送信するOFDM信号のビットストリームのフォーマットの第１の例を示す図である。 制御データのスクランブルを行う新規格に準拠した送信装置が送信するOFDM信号のビットストリームのフォーマットの第２の例を示す図である。 本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
　以下、本発明の実施の形態について説明するが、その前に、前段階の準備として、制御データのスクランブルを行わずに、データを送信する送信装置と、そのような送信装置からのデータを受信する受信装置とについて、説明する。
　［制御データのスクランブルを行わずに、データを送信する送信装置］
　図１は、制御データのスクランブルを行わずに、データを送信する送信装置である、例えば、DVB-T.2に準拠した送信装置の構成例を示すブロック図である。
　送信装置は、ディジタル放送の番組としての画像データや音声データ等の実データを、送信の対象である対象データとして、例えば、OFDMにより送信する。
　すなわち、送信装置では、対象データとしての１以上のストリームが、モードアダプテーション／マルチプレクサ(Mode Adaptation/Multiplexer)１１に供給される。
　モードアダプテーション／マルチプレクサ１１は、送信のモード等のモード選択、及び、そこに供給される１以上のストリームの多重化を行い、その結果得られるデータを、パダー(padder)１２に供給する。
　パダー１２は、モードアダプテーション／マルチプレクサ１１からのデータに対して、ダミーデータとしての、例えば、ゼロを必要な数だけパディングし（Nullを挿入し）、その結果得られるデータを、BBスクランブラ(BB Scrambler)１３に供給する。
　BBスクランブラ１３は、パダー１２からのデータのスクランブル（エネルギ拡散）を行い、その結果得られるデータを、BCHエンコーダ(BCH encoder)１４に供給する。
　BCHエンコーダ１４は、BBスクランブラ１３からのデータの誤り訂正符号化であるBCH符号化を行い、その結果得られるBCH符号を、LDPC符号化の対象であるLDPC対象データとして、LDPCエンコーダ(LDPC encoder)１５に供給する。　
　LDPCエンコーダ１５は、BCHエンコーダ１４からのLDPC対象データの誤り訂正符号化であるLDPC符号化を行い、その結果得られるLDPC符号を、ビットインターリーバ１６に供給する。
　ビットインターリーバ１６は、LDPCエンコーダ１５からのLDPC符号を、ビット単位でインターリーブするビットインターリーブを行い、そのビットインターリーブ後のLDPC符号を、QAMエンコーダ(QAM encoder)１７に供給する。
　QAMエンコーダ１７は、ビットインターリーバ１６からのLDPC符号を、そのLDPC符号の１ビット以上の単位（シンボル単位）で、直交変調の１つのシンボルを表す信号点にマッピングして直交変調（多値変調）を行う。
　すなわち、QAMエンコーダ１７は、ビットインターリーバ１６からのLDPC符号を、１ビット以上のシンボル単位で、搬送波と同相のI成分を表すI軸と、搬送波と直交するQ成分を表すQ軸とで規定されるIQ平面（IQコンスタレーション）上の、LDPC符号の直交変調を行う変調方式で定める信号点にマッピングして直交変調を行う。
　ここで、QAMエンコーダ１７で行われる直交変調の変調方式としては、例えば、DVB-Tの規格に規定されている変調方式を含む変調方式、すなわち、例えば、QPSK(Quadrature Phase Shift Keying)や、16QAM(Quadrature Amplitude Modulation)，64QAM，256QAM，1024QAM，4096QAM等がある。QAMエンコーダ１７において、いずれの変調方式による直交変調が行われるかは、例えば、送信装置のオペレータの操作に従って、あらかじめ設定される。なお、QAMエンコーダ１７では、その他、例えば、4PAM(Pulse Amplitude Modulation)その他の直交変調を行うことが可能である。
　QAMエンコーダ１７での処理により得られるデータ（信号点にマッピングされたシンボル）は、時間インターリーバ(Time Interleaver)１８に供給される。
　時間インターリーバ１８は、QAMエンコーダ１７からのデータ（シンボル）について、シンボル単位での時間インターリーブ（時間方向のインターリーブ）を行い、その結果得られるデータを、SISO/MISOエンコーダ(SISO/MISO encoder)１９に供給する。
　SISO/MISOエンコーダ１９は、時間インターリーバ１８からのデータ（シンボル）に、時空間符号化を施し、周波数インターリーバ(Frequency Interleaver)２０に供給する。
　周波数インターリーバ２０は、SISO/MISOエンコーダ１９からのデータ（シンボル）について、シンボル単位での周波数インターリーブ（周波数方向のインターリーブ）を行い、フレームビルダ／リソースアロケーション部(Frame Builder & Resource Allocation)２７に供給する。
　パダー２１には、例えば、L1等と呼ばれる、送信装置から送信されるデータの復調を行うために必要な、伝送制御用の制御データ（signalling)が供給される。
　パダー２１は、そこに供給される制御データに対して、ダミーデータとしての、例えば、ゼロを必要な数だけパディングし（Nullを挿入し）、その結果得られるデータを、BCHエンコーダ２２に供給する。
　BCHエンコーダ２２は、パダー２１からのデータを、BCHエンコーダ１４と同様にBCH符号化し、その結果得られるBCH符号を、LDPCエンコーダ２３に供給する。
　LDPCエンコーダ２３は、BCHエンコーダ２２からのデータを、LDPC対象データとして、LDPCエンコーダ１５と同様にLDPC符号化し、その結果得られるLDPC符号を、短縮化部２４に供給する。
　短縮化部２４は、LDPCエンコーダ２３からのLDPC符号に含まれるダミーデータの削除(shortening)、及び、そのLDPC符号のパリティビットのパンクチャ(puncturing)である短縮化を行い、その短縮化後のLDPC符号を、QAMエンコーダ２５に供給する。
　QAMエンコーダ２５は、QAMエンコーダ１７と同様に、短縮化部２４からのLDPC符号を、そのLDPC符号の１ビット以上の単位（シンボル単位）で、直交変調の１つのシンボルを表す信号点にマッピングして直交変調を行い、その結果得られるデータ（シンボル）を、周波数インターリーバ２６に供給する。
　周波数インターリーバ２６は、周波数インターリーバ２０と同様に、QAMエンコーダ２５からのデータ（シンボル）について、シンボル単位での周波数インターリーブを行い、フレームビルダ／リソースアロケーション部２７に供給する。
　フレームビルダ／リソースアロケーション部２７は、周波数インターリーバ２０、及び、２６からのデータ（シンボル）の必要な位置に、パイロット(Pilot)のシンボルを挿入し、その結果られるデータ（シンボル）から、所定の数のシンボルで構成される，例えば、T2フレームと呼ばれるDVB-T.2に準拠したフレームを構成して、OFDM生成部(OFDM generation)２８に供給する。
　OFDM生成部２８は、フレームビルダ／リソースアロケーション部２７からのフレームに、IFFT(Inverse Fast Fourier Transform)等の必要な信号処理を施して、そのフレームに対応するOFDM信号を生成し、無線により送信する。
　図２は、図１の送信装置が送信するOFDM信号のビットストリームのフォーマットを示す図である。
　図１の送信装置が送信するOFDM信号のビットストリームは、T2フレームで構成される。
　図２に示すように、T2フレームには、プリアンブルであるP1シンボル、及び、P2シンボル、並びに、Normalと呼ばれるシンボル及びFC（Flame Closing）と呼ばれるシンボル（ともにデータシンボル）が、その順に配置される。
　なお、図２において（後述する図１５及び図１６でも同様）、GIは、ガードインターバルを表す。
　あるガードインターバルから、次のガードインターバルまでの間のシンボル（P2シンボル、及び、データシンボル）が、OFDMにおいて、１回のIFFT（及びFFT）の対象となるOFDMシンボルである。
　P1シンボルは、P1シグナリング(P1 signalling)を送信するためのシンボルである。P1シンボルには、S1とS2と呼ばれる伝送パラメータが含まれる。S1とS2は、OFDM信号が、SISO(Single Input Single Output (meaning one transmitting and one receiving antenna))、又は、MISO(Multiple Input, Single Output (meaning multiple transmitting antennas but one receiving antenna))のいずれの方式で送信されてくるのかや、P2シンボルのFFTを行うときのFFTサイズ（１回のFFTの対象とするサンプル（シンボル）の数）等を表す。
　P1シンボルは、1K(=1024)個のシンボルを有効シンボルとして有し、その有効シンボルの一部と、残りとを、周波数シフトして、有効シンボルの前と後ろとに、それぞれコピーした構造になっており、OFDM信号の相関を求めることによって検出することができる。
　なお、P1シンボルが含まれるフレームが、T2フレームである場合、そのP1シンボルに含まれるS1とS2は、フレームがT2フレームであることを表す情報（フレーム識別情報）を含む。
　したがって、受信装置は、P1シンボルに含まれるS1及びS2を参照することにより、フレームがT2フレームであるか否かを識別することができる。
　P2シンボルは、OFDM信号の復調を行うために必要なL1と呼ばれる制御データを送信するためのシンボルであり、L1には、第１及び第２の２つのデータ、すなわち、第１のデータとしてのL1ポストシグナリング(L1 post-signalling)と、第２のデータとしてのL1プレシグナリング(L1 pre-signalling)とがある。
　L1プレシグナリングは、L1ポストシグナリングの復調を行うために必要な情報を含み、L1ポストシグナリングは、OFDM信号を受信する受信装置が、物理レイヤ（のlayer pipes）にアクセスするのに必要な情報、つまり、データシンボルの復調を行うために必要な情報を含む。
　ここで、L1プレシグナリングには、例えば、ガードインターバル長、どのシンボル（サブキャリア）に、既知の信号であるパイロット信号が含まれるかのパイロット信号の配置を表すパイロットパターン(PP)、OFDM信号を伝送する伝送帯域の拡張の有無(BWT_EXT)、１つのT2フレームに含まれるOFDMシンボルの数(NDSYM)等が、データシンボルを復調するのに必要な情報として含まれる。
　図３は、図１のパダー２１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４の処理を説明する図である。
　所定長の制御データKsigであるL1プレシグナリング、若しくは、L1ポストシグナリング、又は、L1プレシグナリングとL1ポストシグナリングとの両方は、パダー２１に供給される。
　パダー２１は、そこに供給される制御データKsigに対して、ダミーデータとしての、例えば、ゼロを必要な数だけパディングする。
　すなわち、制御データKsigのデータ長（ビット数）は、後段のBCHエンコーダ２２で行われる誤り訂正符号化としてのBCH符号化の対象となるデータ長（情報ビット長）より短く、このため、パダー２１では、パディング後の制御データのデータ長（ビット数）が、後段のBCHエンコーダ２２で行われる誤り訂正符号化としてのBCH符号化の対象となるデータ長になるように、制御データに対して、ダミーデータとしてのゼロがパディングされる。
　パディング後の制御データであるパディング後制御データKbchは、パダー２１からBCHエンコーダ２２に供給される。
　BCHエンコーダ２２は、パダー２１からのパディング後制御データKbchの誤り訂正符号化としてのBCH符号化を行い、その結果得られるBCH符号Kldpcを、LDPCエンコーダ２３に供給する。
　ここで、BCHエンコーダ２２では、パディング後制御データKbchに対して、BCH符号のパリティ(BCH Parity)ビットを求め、そのパリティビットを、パディング後制御データKbchに付加することにより、パディング後制御データKbchのBCH符号Kldpcを求める処理が、BCH符号化として行われる。
　LDPCエンコーダ２３は、BCHエンコーダ２２からの、パディング後制御データKbchのBCH符号Kldpcの誤り訂正符号化としてのLDPC符号化を行い、その結果得られるLDPC符号Nldpcを、短縮化部２４に供給する。
　ここで、LDPCエンコーダ２３では、パディング後制御データKbchのBCH符号Kldpcに対して、LDPC符号のパリティ(LDPC Parity)ビットを求め、そのパリティビットを、BCH符号Kldpcに付加することにより、BCH符号KldpcのLDPC符号Nldpcを求める処理が、LDPC符号化として行われる。
　短縮化部２４は、LDPCエンコーダ２３からのLDPC符号Nldpcに含まれるダミーデータとしてのゼロの削除(shortening)、及び、そのLDPC符号Nldpcのパリティビットの（一部の）パンクチャ(puncturing)である短縮化を行い、その短縮化後のLDPC符号Npostを、QAMエンコーダ２５に供給する。
　［制御データのスクランブルを行わずに、データを送信する送信装置からのデータを受信する受信装置］
　図４は、制御データのスクランブルを行わずに、データを送信する図１の送信装置からのデータを受信する受信装置である、例えば、DVB-T.2に準拠した受信装置の構成例を示すブロック図である。
　図４の受信装置は、図１の送信装置からのOFDM信号を受信して復調する。
　すなわち、受信装置では、図１の送信装置からのOFDM信号が受信され、OFDM処理部(OFDM operation)３１に供給される。
　OFDM処理部(OFDM operation)３１は、そこに供給されるOFDM信号のFFT等の信号処理を行い、その結果得られるデータ（シンボル）を、フレーム管理部(Frame Management)３２に供給する。
　フレーム管理部３２は、OFDM処理部３１から供給されるシンボルで構成されるフレームの処理（フレーム解釈）を行い、フレーム（T2フレーム）内のデータシンボルに含まれる対象データのシンボルを、周波数デインターリーバ(Frequency Deinterleaver)３３に供給するとともに、フレーム内のP2シンボルに含まれる制御データのシンボルを、周波数デインターリーバ４３に供給する。
　周波数デインターリーバ３３は、フレーム管理部３２からのシンボルについて、シンボル単位での周波数デインターリーブを行い、SISO/MISOデコーダ(SISO/MISO decoder)３４に供給する。
　SISO/MISOデコーダ３４は、周波数デインターリーバ３３からのデータ（シンボル）の時空間復号を行い、時間デインターリーバ(Time Deinterleaver)３５に供給する。
　時間デインターリーバ３５は、SISO/MISOデコーダ３４からのデータ（シンボル）について、シンボル単位での時間デインターリーブを行い、QAMデコーダ(QAM decoder)３６に供給する。
　QAMデコーダ３６は、時間デインターリーバ３５からのシンボル（信号点に配置されたシンボル）をデマッピング（信号点配置復号）して直交復調し、その結果得られるデータ（シンボル）を、ビットデインターリーバ(Bit Deinterleaver)３７に供給する。
　ビットデインターリーバ３７は、QAMデコーダ３６からのデータ（シンボル）について、図１のビットインターリーバ１６で行われたビットインターリーブにより並び替えられたビットの並びを元の並びに戻すビットデインターリーブを行い、その結果得られるLDPC符号を、LDPCデコーダ３８に供給する。
　LDPCデコーダ３８は、ビットデインターリーバ３７からのLDPC符号のLDPC復号を行い、その結果得られるBCH符号を、BCHデコーダ３９に供給する。
　BCHデコーダ３９は、LDPCデコーダ３８からのBCH符号のBCH復号を行い、その結果得られるデータを、BBデスクランブラ(BB DeScrambler)４０に供給する。
　BBデスクランブラ４０は、BCHデコーダ３９からのデータのデスクランブル（エネルギ逆拡散）を行い、その結果得られるデータを、ヌル削除部(Null Deletion)４１に供給する。
　ヌル削除部４１は、BBデスクランブラ４０からのデータから、図１のパダー１２で挿入されたNullを削除し、デマルチプレクサ(Demultiplexer)４２に供給する。
　デマルチプレクサ４２は、ヌル削除部４１からのデータに多重化されている１以上のストリーム（対象データ）それぞれを分離して出力する。
　一方、周波数デインターリーバ４３は、フレーム管理部３２からのシンボル（制御データのシンボル）について、シンボル単位での周波数デインターリーブを行い、QAMデコーダ(QAM decoder)４４に供給する。
　QAMデコーダ４４は、周波数デインターリーバ４３からのシンボル（信号点に配置されたシンボル）をデマッピング（信号点配置復号）して直交復調し、その結果得られる、短縮化後のLDPC符号Npost（図３）を、復元部４５に供給する。
　復元部４５は、QAMデコーダ４４からの短縮化後のLDPC符号Npostに、ダミーデータとしてのゼロをパディングし、LDPC符号のパリティビットのデパンクチャを行う復元処理を行うことにより、短縮化前のLDPC符号Nldpc（図３）を復元して、LDPCデコーダ(LDPC decoder)４６に供給する。
　LDPCデコーダ４６は、復元部４５からのLDPC符号NldpcのLDPC復号を行い、その結果得られるBCH符号Kldpc（図３）を、BCHデコーダ(BCH decoder)４７に供給する。
　BCHデコーダ４７は、LDPCデコーダ４６からのBCH符号KldpcのBCH復号を行い、その結果得られるパディング後制御データKbch（図３）を、削除部４８に供給する。
　削除部４８は、パディング後制御データKbchにパディングされているダミーデータとしてのゼロを削除し、その結果得られる制御データKsig（図３）を、制御部４９に供給する。
　制御部４９は、削除部４８からの制御データKsigに基づき、受信装置を構成する各ブロックを制御する。
　［制御データのスクランブルを行って、データを送信する送信装置の第１の構成例］
　次に、ディジタル放送の新たな規格である新規格において、データの送信を行う単位となるフレームである新フレームとして、既存の規格である、例えば、DVB-T.2に規定されているT2フレーム（又は、T2フレームに準じたフレーム）を採用することとすると、新規格に準拠した受信装置では、その新フレーム（のOFDM信号）の処理を、容易に行うことができる。
　すなわち、例えば、新フレームとして、T2フレームを採用した新規格に準拠した受信装置では、DVB-T.2に準拠した受信装置と同様にして、新フレームの処理を行うことができる。
　なお、前述したように、T2フレームの、制御データとしてのL1が含まれるP2シンボルのOFDM信号のPAPRは、比較的大きい値になることがあるため、新規格のフレームである新フレームとして、上述したように、T2フレームを採用することとすると、新規格に準拠した受信装置では、P2シンボルのOFDM信号の電力が大きいときに、その電力が大きいOFDM信号がクリップされることがある。
　そして、受信装置において、OFDM信号がクリップされると、OFDM信号の信号品質が劣化し、OFDM信号の復調に、悪影響を及ぼすことがある。
　そこで、新規格では、復調を行うために必要な制御データ（のOFDM信号）のPAPRを改善する（理想的には、PAPRを1にする）ために、OFDM信号を送信する送信装置において、制御データのスクランブル（エネルギ拡散）を行うこととする。
　図５は、制御データのスクランブルを行って、データを送信する送信装置の第１の構成例を示すブロック図である。
　なお、図中、図１の送信装置と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
　図５の送信装置は、モードアダプテーション／マルチプレクサ１１ないしOFDM生成部２８を有する点で、図１の送信装置と共通する。
　但し、図５の送信装置は、パダー２１とBCHエンコーダ２２との間に、スクランブラ１０１が新たに設けられている点で、図１の送信装置と相違する。
　スクランブラ１０１には、パダー２１から、パディング後制御データKbch（図３）が供給される。
　スクランブラ１０１は、パダー２１からのパディング後制御データKbchを対象として、スクランブル（エネルギ拡散）を行い、そのスクランブル後のパディング後制御データを出力する。
　スクランブラ１０１が出力するスクランブル後のパディング後制御データは、BCHエンコーダ２２に供給され、以下、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４において、図１の送信装置と同様の処理が行われる。
　図６は、図５のパダー２１、スクランブラ１０１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４の処理を説明する図である。
　パダー２１には、所定長の制御データKsigが供給される。
　パダー２１は、そこに供給される制御データKsigに対して、ダミーデータとしてのゼロを必要な数だけパディングし、そのパディング後の制御データであるパディング後制御データKbchを、スクランブラ１０１に供給する。
　スクランブラ１０１は、パダー２１からのパディング後制御データKbchを対象として、スクランブルを行い、そのスクランブル後のパディング後制御データKbch (s)を、BCHエンコーダ２２に供給する。
　BCHエンコーダ２２は、パダー２１からのスクランブル後のパディング後制御データKbch (s)の誤り訂正符号化としてのBCH符号化を行い、その結果得られるBCH符号Kldpcを、LDPCエンコーダ２３に供給する。
　すなわち、BCHエンコーダ２２では、図３で説明した場合と同様に、スクランブル後のパディング後制御データKbch (s)に対して、BCH符号のパリティビットが求められ、そのパリティビットが、スクランブル後のパディング後制御データKbch (s)に付加されることにより、スクランブル後のパディング後制御データKbch (s)のBCH符号Kldpcが求められる。
　LDPCエンコーダ２３は、BCHエンコーダ２２からの、スクランブル後のパディング後制御データKbch (s)のBCH符号Kldpcの誤り訂正符号化としてのLDPC符号化を行い、その結果得られるLDPC符号Nldpcを、短縮化部２４に供給する。
　すなわち、LDPCエンコーダ２３では、図３で説明した場合と同様に、スクランブル後のパディング後制御データKbch (s)のBCH符号Kldpcに対して、LDPC符号のパリティビットが求められ、そのパリティビットが、BCH符号Kldpcに付加されることにより、BCH符号KldpcのLDPC符号Nldpcが求められる。
　短縮化部２４は、LDPCエンコーダ２３からのLDPC符号Nldpcに含まれる、スクランブルされているダミーデータの削除、及び、そのLDPC符号Nldpcのパリティビットの（一部の）パンクチャである短縮化を行い、その短縮化後のLDPC符号Npostを、QAMエンコーダ２５に供給する。
　［制御データのスクランブルを行って、データを送信する送信装置からのデータを受信する受信装置の第１の構成例］
　図７は、制御データのスクランブルを行って、データを送信する図５の送信装置からのデータを受信する受信装置の構成例を示すブロック図である。
　なお、図中、図４の受信装置と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
　図７の受信装置は、OFDM処理部３１ないしQAMデコーダ４４、及び、LDPCデコーダ４６ないし制御部４９を有する点で、図４の受信装置と共通する。
　但し、図７の受信装置は、復元部４５に代えて、復元部１１１が設けられているとともに、BCHデコーダ４７と削除部４８との間に、デスクランブラ１１２が新たに設けられている点で、図４の受信装置と相違する。
　図７の受信装置において、QAMデコーダ４４は、図４の受信装置と同様に、短縮化後のLDPC符号Npost（図６）を出力し、その短縮化後のLDPC符号Npostは、復元部１１１に供給される。
　復元部１１１は、QAMデコーダ４４からの短縮化後のLDPC符号Npostから、短縮化前のLDPC符号Nldpc（図６）を復元して、LDPCデコーダ４６に供給する。
　ここで、図５の送信装置では、図６で説明したように、スクランブラ１０１（図５）において、パディング後制御データKbchがスクランブルされ、短縮化部２４（図５）において、そのスクランブル後のパディング後制御データKbch (s)のBCH符号KldpcのLDPC符号Nldpcに含まれる、スクランブルされているダミーデータの削除、及び、そのLDPC符号Nldpcのパリティビットのパンクチャである短縮化により、LDPC符号Nldpcが、LDPC符号Npostに短縮化される。
　したがって、そのような短縮化が行われたLDPC符号Npostから、元の（短縮化前の）LDPC符号Nldpcを復元するには、短縮化後のLDPC符号Npostに、ダミーデータそのものではなく、スクランブルされているダミーデータをパディングする必要がある。
　すなわち、図１の送信装置では、パディング後制御データKbchのスクランブルが行われないため、そのような送信装置からのデータを受信する受信装置（図４）では、短縮化後のLDPC符号Npost（図３）を、短縮化前のLDPC符号Nldpc（図３）に復元するにあたり、ダミーデータとしてのゼロそのものをパディングすれば良い。
　一方、図５の送信装置では、制御データのPAPRの改善のために、パディング後制御データKbchを対象としたスクランブルが行われるため、そのような送信装置からのデータを受信する受信装置（図７）では、短縮化後のLDPC符号Npost（図６）を、短縮化前のLDPC符号Nldpc（図６）に復元するにあたり、ダミーデータから、短縮化前のLDPC符号Nldpcに含まれていた、スクランブルされているダミーデータを生成し、その後に、そのスクランブルされているダミーデータのパディングを行う必要がある。
　したがって、図７の受信装置において、復元部１１１は、短縮化後のLDPC符号Npost（図６）を、短縮化前のLDPC符号Nldpc（図６）に復元するにあたり、図４の受信装置の復元部４５では行われない、スクランブルされているダミーデータを生成する処理を、新たに行う必要がある。
　復元部１１１は、スクランブルされているダミーデータを生成し、その後、QAMデコーダ４４からの短縮化後のLDPC符号Npostに、スクランブルされているダミーデータをパディングするとともに、LDPC符号のパリティビットのデパンクチャを行うことにより、短縮化前のLDPC符号Nldpc（図６）を復元して、LDPCデコーダ４６に供給する。
　LDPCデコーダ４６は、復元部１１１からのLDPC符号NldpcのLDPC復号を行い、その結果得られるBCH符号Kldpc（図６）を、BCHデコーダ４７に供給する。
　BCHデコーダ４７は、LDPCデコーダ４６からのBCH符号KldpcのBCH復号を行い、その結果得られるスクランブル後のパディング後制御データKbch (s)（図６）を、デスクランブラ１１２に供給する。
　デスクランブラ１１２は、BCHデコーダ４７からの、スクランブル後のパディング後制御データKbch (s)のデスクランブル（エネルギ逆拡散）を行い、ダミーデータそのものとしてのゼロがパディングされた制御データ（パディング後制御データ）Kbchを得て、削除部４８に供給する。
　削除部４８は、パディング後制御データKbchにパディングされているダミーデータとしてのゼロを削除し、その結果得られる制御データKsig（図６）を、制御部４９に供給する。
　以上のように、図５の送信装置において、パディング後制御データKbchを対象としたスクランブルを行う場合には、そのような送信装置からのデータを受信する受信装置（図７）では、スクランブルを元に戻すデスクランブルの他、短縮化後のLDPC符号Npost（図６）を、短縮化前のLDPC符号Nldpc（図６）に復元するにあたり、ダミーデータから、短縮化前のLDPC符号Nldpcに含まれていた、スクランブルされているダミーデータを生成する必要がある。
　そのため、図７の受信装置では、ダミーデータとしてのゼロそのものをパディングし、LDPC符号のパリティビットのデパンクチャを行う復元部４５（図４）に代えて、その復元部４５とは異なる処理を行う復元部１１１、すなわち、スクランブルされているダミーデータを生成し、その後、スクランブルされているダミーデータをパディングし、LDPC符号のパリティビットのデパンクチャを行う復元部１１１を設ける必要がある。
　［制御データのスクランブルを行って、データを送信する送信装置の第２の構成例］
　図８は、制御データのスクランブルを行って、データを送信する送信装置の第２の構成例を示すブロック図である。
　なお、図中、図１又は図５の送信装置と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
　図８の送信装置は、モードアダプテーション／マルチプレクサ１１ないしOFDM生成部２８を有する点で、図１の送信装置と共通する。
　但し、図８の送信装置は、パダー２１の前段に、図５で説明したスクランブラ１０１が新たに設けられている点で、図１の送信装置と相違する。
　スクランブラ１０１には、所定長の制御データが供給される。
　スクランブラ１０１は、そこに供給される制御データを対象として、スクランブルを行い、そのスクランブル後の制御データを出力する。
スクランブラ１０１が出力するスクランブル後の制御データは、パダー２１に供給され、以下、パダー２１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４において、図１の送信装置と同様の処理が行われる。
　図９は、図８のスクランブラ１０１、パダー２１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４の処理を説明する図である。
　スクランブラ１０１には、所定長の制御データKsigが供給される。
　スクランブラ１０１は、そこに供給される制御データKbchを対象として、スクランブルを行い、そのスクランブル後の制御データKsig (s)を、パダー２１に供給する。
　パダー２１は、スクランブラ１０１からのスクランブル後の制御データKsig (s)に対して、ダミーデータとしてのゼロを必要な数だけパディングする。
　ここで、スクランブル後の制御データKsig (s)に対して、ダミーデータとしてのゼロをパディングして得られるデータを、パディング後スクランブルデータともいう。
　パダー２１において、スクランブル後の制御データKsig (s)に対して、ダミーデータとしてのゼロをパディングすることにより得られるパディング後スクランブルデータKbchは、BCHエンコーダ２２に供給される。
　BCHエンコーダ２２は、パダー２１からのパディング後スクランブルデータKbchの誤り訂正符号化としてのBCH符号化を行い、その結果得られるBCH符号Kldpcを、LDPCエンコーダ２３に供給する。
　すなわち、BCHエンコーダ２２では、図３で説明した場合と同様に、パディング後スクランブルデータKbchに対して、BCH符号のパリティビットが求められ、そのパリティビットが、パディング後スクランブルデータKbchに付加されることにより、パディング後スクランブルデータKbchのBCH符号Kldpcが求められる。
　LDPCエンコーダ２３は、BCHエンコーダ２２からのパディング後スクランブルデータKbchのBCH符号Kldpcの誤り訂正符号化としてのLDPC符号化を行い、その結果得られるLDPC符号Nldpcを、短縮化部２４に供給する。
　すなわち、LDPCエンコーダ２３では、図３で説明した場合と同様に、パディング後スクランブルデータKbchのBCH符号Kldpcに対して、LDPC符号のパリティビットが求められ、そのパリティビットが、BCH符号Kldpcに付加されることにより、BCH符号KldpcのLDPC符号Nldpcが求められる。
　短縮化部２４は、LDPCエンコーダ２３からのLDPC符号Nldpcに含まれるダミーデータの削除、及び、そのLDPC符号Nldpcのパリティビットのパンクチャである短縮化を行い、その短縮化後のLDPC符号Npostを、QAMエンコーダ２５に供給する。
　［制御データのスクランブルを行って、データを送信する送信装置からのデータを受信する受信装置の第２の構成例］
　図１０は、制御データのスクランブルを行って、データを送信する図８の送信装置からのデータを受信する受信装置の構成例を示すブロック図である。
　なお、図中、図４又は図７の受信装置と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
　図１０の受信装置は、OFDM処理部３１ないし制御部４９を有する点で、図４の受信装置と共通する。
　但し、図１０の受信装置は、削除部４８と制御部４９との間に、図７で説明したデスクランブラ１１２が新たに設けられている点で、図４の受信装置と相違する。
　図１０の受信装置において、QAMデコーダ４４は、図４の受信装置と同様に、短縮化後のLDPC符号Npost（図９）を出力し、その短縮化後のLDPC符号Npostは、復元部４５に供給される。
　復元部４５は、QAMデコーダ４４からの短縮化後のLDPC符号Npostから、短縮化前のLDPC符号Nldpc（図９）を復元して、LDPCデコーダ４６に供給する。
　ここで、図８の送信装置では、図９で説明したように、スクランブラ１０１（図８）において、制御データKsigがスクランブルされ、パダー２１（図８）において、スクランブル後の制御データKsig (s)に対して、ダミーデータとしてのゼロがパディングされることにより、パディング後スクランブルデータKbchが得られる。
　そして、短縮化部２４（図８）において、そのパディング後スクランブルデータKbchのBCH符号KldpcのLDPC符号Nldpcに含まれるダミーデータそのものの削除、及び、そのLDPC符号Nldpcのパリティビットのパンクチャである短縮化により、LDPC符号Nldpcが、LDPC符号Npostに短縮化される。
　したがって、そのような短縮化が行われたLDPC符号Npostからの、元の（短縮化前の）LDPC符号Nldpcの復元は、図４の受信装置と同様の処理、つまり、短縮化後のLDPC符号Npostに、ダミーデータそのものをパディングすること（及び、LDPC符号のパリティビットのデパンクチャ）によって行うことができる。
　LDPCデコーダ４６は、復元部４５からのLDPC符号NldpcのLDPC復号を行い、その結果得られるBCH符号Kldpc（図９）を、BCHデコーダ４７に供給する。
　BCHデコーダ４７は、LDPCデコーダ４６からのBCH符号KldpcのBCH復号を行い、その結果得られるパディング後スクランブルデータKbch（図９）を、削除部４８に供給する。
　削除部４８は、パディング後スクランブルデータKbchにパディングされているダミーデータとしてのゼロを削除し、その結果得られるスクランブル後の制御データKsig (s)（図９）を、デスクランブラ１１２に供給する。
　デスクランブラ１１２は、削除部４８からのスクランブル後の制御データKsig (s)のデスクランブルを行い、元の制御データKsigを得て、制御部４９に供給する。
　以上のように、図８の送信装置において、PAPRを改善するために、制御データKsigを対象として、スクランブルを行い、スクランブル後の制御データKsig (s)に、ダミーデータをパディングし、スクランブル後の制御データKsig (s)に、ダミーデータをパディングしたパディング後スクランブルデータKbchの誤り訂正符号化としてのBCH符号化及びLDPC符号化を行い、そのBCH符号化及びLDPC符号化によって得られたLDPC符号に含まれるダミーデータの削除、及び、LDPC符号のパリティビットのパンクチャである短縮化を行う場合には、そのような送信装置からのデータを受信する受信装置（図１０）では、制御データのスクランブルを行わずに、データを送信する送信装置（図１）からのデータを受信する受信装置（図４）と同様の処理によって、短縮化後のLDPC符号Npostから、短縮化前のLDPC符号Nldpc（図９）を復元することができ、したがって、例えば、DVB-T.2に準拠した図４の受信装置を利用して、PAPRが改善された制御データの処理（復調）を、容易に行うことができる。
　［制御データのスクランブルを行って、データを送信する送信装置の第３の構成例］
　図１１は、制御データのスクランブルを行って、データを送信する送信装置の第３の構成例を示すブロック図である。
　なお、図中、図１、図５、又は、図８の送信装置と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
　図１１の送信装置は、モードアダプテーション／マルチプレクサ１１ないしOFDM生成部２８を有する点で、図１の送信装置と共通する。
　但し、図１１の送信装置は、パダー２１とBCHエンコーダ２２との間に、図５や図８で説明したスクランブラ１０１と、置換部１２１とが新たに設けられている点で、図１の送信装置と相違する。
　図１１では、パダー２１において、制御データに、ダミーデータがパディングされ、その結果得られるパディング後制御データが、スクランブラ１０１に供給される。
　スクランブラ１０１は、パダー２１からのパディング後制御データを対象として、スクランブルを行い、そのスクランブル後のパディング後制御データを、置換部１２１に供給する。
　置換部１２１は、スクランブラ１０１からのスクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、ダミーデータそのものに置換し、その置換によって得られる置換データを、BCHエンコーダ２２に供給する。
　そして、以下、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４において、図１の送信装置と同様の処理が行われる。
　図１２は、図１１のパダー２１、スクランブラ１０１、置換部１２１、BCHエンコーダ２２、LDPCエンコーダ２３、及び、短縮化部２４の処理を説明する図である。
　パダー２１には、所定長の制御データKsigが供給される。
　パダー２１は、そこに供給される制御データKsigに対して、ダミーデータとしてのゼロを必要な数だけパディングし、そのパディング後の制御データであるパディング後制御データKbchを、スクランブラ１０１に供給する。
　スクランブラ１０１は、パダー２１からのパディング後制御データKbchを対象として、スクランブルを行い、そのスクランブル後のパディング後制御データKbch (s)を、置換部１２１に供給する。
　置換部１２１は、スクランブラ１０１からのスクランブル後のパディング後制御データKbch (s)のうちの、スクランブルされているダミーデータを、ダミーデータそのものであるゼロに置換し、その置換によって得られる置換データKbch (r)を、BCHエンコーダ２２に供給する。
　BCHエンコーダ２２は、置換部１２１からの置換データKbch (r)の誤り訂正符号化としてのBCH符号化を行い、その結果得られるBCH符号Kldpcを、LDPCエンコーダ２３に供給する。
　すなわち、BCHエンコーダ２２では、図３で説明した場合と同様に、置換データKbch (r)に対して、BCH符号のパリティビットが求められ、そのパリティビットが、置換データKbch (r)に付加されることにより、置換データKbch (r)のBCH符号Kldpcが求められる。
　LDPCエンコーダ２３は、BCHエンコーダ２２からの置換データKbch (r)のBCH符号Kldpcの誤り訂正符号化としてのLDPC符号化を行い、その結果得られるLDPC符号Nldpcを、短縮化部２４に供給する。
　すなわち、LDPCエンコーダ２３では、図３で説明した場合と同様に、置換データKbch (r)のBCH符号Kldpcに対して、LDPC符号のパリティビットが求められ、そのパリティビットが、BCH符号Kldpcに付加されることにより、BCH符号KldpcのLDPC符号Nldpcが求められる。
　短縮化部２４は、LDPCエンコーダ２３からのLDPC符号Nldpcに含まれるダミーデータの削除、及び、そのLDPC符号Nldpcのパリティビットのパンクチャである短縮化を行い、その短縮化後のLDPC符号Npostを、QAMエンコーダ２５に供給する。
　［制御データのスクランブルを行って、データを送信する送信装置からのデータを受信する受信装置の第３の構成例］
　図１３は、制御データのスクランブルを行って、データを送信する図１１の送信装置からのデータを受信する受信装置の構成例を示すブロック図である。
　なお、図中、図４、図７、又は、図１０の受信装置と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
　図１３の受信装置は、OFDM処理部３１ないし制御部４９を有する点で、図４の受信装置と共通する。
　但し、図１３の受信装置は、BCHデコーダ４７と削除部４８との間に、図７や図１０で説明したデスクランブラ１１２が新たに設けられている点で、図４の受信装置と相違する。
　図１３の受信装置において、QAMデコーダ４４は、図４の受信装置と同様に、短縮化後のLDPC符号Npost（図１２）を出力し、その短縮化後のLDPC符号Npostは、復元部４５に供給される。
　復元部４５は、QAMデコーダ４４からの短縮化後のLDPC符号Npostから、短縮化前のLDPC符号Nldpc（図１２）を復元して、LDPCデコーダ４６に供給する。
　ここで、図１１の送信装置では、図１２で説明したように、パダー２１（図１１）において、制御データKsigに、ダミーデータがパディングされ、スクランブラ１０１（図１１）において、パディングによって得られるパディング後制御データKbchがスクランブルされることにより、スクランブル後のパディング後制御データKbch (s)が得られる。
　そして、置換部１２１において、スクランブル後のパディング後制御データKbch (s)に含まれる、スクランブルされているダミーデータが、ダミーデータそのものに置換され、その置換によって得られる置換データKbch (r)のBCH符号KldpcのLDPC符号Nldpcに含まれるダミーデータそのものの削除、及び、そのLDPC符号Nldpcのパリティビットのパンクチャである短縮化により、LDPC符号Nldpcが、LDPC符号Npostに短縮化される。
　したがって、そのような短縮化が行われたLDPC符号Npostからの、元の（短縮化前の）LDPC符号Nldpcの復元は、図４の受信装置と同様の処理、つまり、短縮化後のLDPC符号Npostに、ダミーデータそのものをパディングすることによって行うことができる。
　LDPCデコーダ４６は、復元部４５からのLDPC符号NldpcのLDPC復号を行い、その結果得られるBCH符号Kldpc（図１２）を、BCHデコーダ４７に供給する。
　BCHデコーダ４７は、LDPCデコーダ４６からのBCH符号KldpcのBCH復号を行い、その結果得られる置換データKbch (r)（図１２）を、デスクランブラ１１２に供給する。
　デスクランブラ１１２は、BCHデコーダ４７からの置換データKbch (r)のデスクランブルを行い、その結果得られるデータ、すなわち、デスクランブルされたダミーデータがパディングされたような状態の制御データ（以下、パディング後制御データともいう）を、削除部４８に供給する。
　削除部４８は、デスクランブラ１１２からのパディング後制御データに含まれる、デスクランブルされたダミーデータを削除し、その結果得られる制御データKsig（図１２）を、制御部４９に供給する。
　ここで、BCHデコーダ４７からデスクランブラ１１２に供給される置換データKbch (r)（図１２）には、復元部４５でパディングされたダミーデータそのものが含まれており、デスクランブラ１１２において、そのような置換データKbch (r)がデスクランブルされることにより、置換データKbch (r)に含まれるダミーデータは、デスクランブルされたダミーデータとなる。
　したがって、デスクランブラ１１２において、置換データKbch (r)がデスクランブルされることにより得られるパディング後制御データには、デスクランブルされたダミーデータが含まれる。つまり、置換データKbch (r)がデスクランブルされることにより得られるパディング後制御データは、制御データに、デスクランブルされたダミーデータがパディングされたような状態のデータとなる。
　そして、置換データKbch (r)がデスクランブルされることにより得られるパディング後制御データに含まれている、デスクランブルされたダミーデータの位置は、図３のパディング後制御データKbchに含まれているダミーデータそのものの位置と同一であり、したがって、図１３の受信装置の削除部４８では、図４の受信装置の削除部４８が行うのと同様の処理によって、デスクランブラ１１２からのパディング後制御データに含まれている、デスクランブルされたダミーデータを削除することができる。
　以上のように、図１１の送信装置において、制御データKsigに、ダミーデータをパディングし、PAPRを改善するために、パディング後の制御データであるパディング後制御データKbchを対象として、スクランブルを行い、スクランブル後のパディング後制御データKbch (s)のうちの、スクランブルされているダミーデータを、ダミーデータに置換し、その置換によって得られる置換データKbch (r)の誤り訂正符号化としてのBCH符号化及びLDPC符号化を行い、そのBCH符号化及びLDPC符号化によって得られたLDPC符号に含まれるダミーデータの削除、及び、LDPC符号のパリティビットのパンクチャである短縮化を行う場合には、そのような送信装置からのデータを受信する受信装置（図１３）では、制御データのスクランブルを行わずに、データを送信する送信装置（図１）からのデータを受信する受信装置（図４）と同様の処理によって、短縮化後のLDPC符号Npostから、短縮化前のLDPC符号Nldpc（図９）を復元することができ、したがって、例えば、DVB-T.2に準拠した図４の受信装置を利用して、PAPRが改善された制御データの処理（復調）を、容易に行うことができる。
　なお、図１３の受信装置において（図４の受信装置でも同様）、制御部４９が、制御データそのものではなく、（デスクランブルされた）ダミーデータがパディングされた状態の制御データ（パディング後制御データ）を受け付けるインターフェースを有する場合には、削除部４８を設ける必要がなく、受信装置を小型に構成することができる。
　［スクランブラ１０１の構成例］
　図１４は、スクランブラ１０１（図５、図８、図１１）の構成例を示すブロック図である。
　スクランブラ１０１は、レジスタ群２０１、並びに、EXOR回路２０２及び２０３を有する。
　レジスタ群２０１は、例えば、１５個のレジスタ#1ないし#15を有し、各レジスタ#iは、スクランブル対象のデータ（の各ビット）に同期して、前段のレジスタ#i-1にラッチされたビットをラッチする。
　なお、レジスタ群２０１の１番目（最初）のレジスタ#1には、EXOR回路２０２の出力が供給され、レジスタ#1は、EXOR回路２０２の出力をラッチする。
　EXOR回路２０２（第１のEXOR回路）は、例えば、レジスタ群２０１のレジスタ#1ないし#15のうちの、１４番目のレジスタ#14にラッチされたビットと、１５番目のレジスタ#15にラッチされたビットとの排他的論理和を演算し、その演算結果を、レジスタ群２０１の１番目のレジスタ#1と、EXOR回路２０３に供給する。
　EXOR回路２０３には、EXOR回路２０２の出力（１４番目のレジスタ#14にラッチされたビットと、１５番目のレジスタ#15にラッチされたビットとの排他的論理和の演算結果）の他、スクランブル対象のデータ（制御データ（図８）、又は、パディング後制御データ（図１１））が供給される。
　EXOR回路２０３（第２のEXOR回路）は、EXOR回路２０２の出力と、スクランブル対象のデータとの排他的論理和を演算し、その演算結果を、スクランブル後のデータとして出力する。
　以上のように構成されるスクランブラ１０１では、レジスタ群２０１の１ないし１５番目のレジスタ#1ないし#15に、初期値として、例えば、ビット1,0,0,1,0,1,0,1,0,0,0,0,0,0,0が、それぞれセットされる。
　その後、レジスタ群２０１の、１番目のレジスタ#1を除く各レジスタ#iは、スクランブル対象のデータに同期して、前段のレジスタ#i-1にラッチされたビットをラッチする。
　また、レジスタ群２０１の１番目のレジスタ#1は、EXOR回路２０２の出力をラッチする。
　EXOR回路２０２では、１４番目のレジスタ#14にラッチされたビットと、１５番目のレジスタ#15にラッチされたビットとの排他的論理和が演算され、その演算結果として得られるM系列（を構成するビット）が、レジスタ群２０１の１番目のレジスタ#1と、EXOR回路２０３に供給される。
　EXOR回路２０３では、EXOR回路２０２からのM系列と、スクランブル対象のデータとの排他的論理和が演算されることにより、スクランブル対象のデータがスクランブルされ、スクランブル後のデータが出力される。
　なお、受信装置（図７、図１０、図１３）のデスクランブラ１１２も、スクランブラ１０１と同様に構成される。
　［新規格のビットストリームのフォーマット］
　図１５は、制御データのスクランブルを行う新規格に準拠した送信装置、すなわち、図５や、図８、図１１の送信装置が送信するOFDM信号のビットストリームのフォーマットの第１の例を示す図である。
　図１５において、新規格に準拠した送信装置が送信するOFDM信号のビットストリームは、新フレームで構成される。
　新規格において、新フレームは、データの送信を行う単位となるフレームであり、図１５では、新フレームとして、既存の規格である、例えば、DVB-T.2に規定されているT2フレームが採用されている。
　したがって、新フレームは、図２で説明したT2フレームと同様に、P1シンボル、P2シンボル、データシンボル（Normalと呼ばれるシンボル及びFCと呼ばれるシンボル）が、その順に配置されて構成される。
　この場合、新フレーム（のOFDM信号）の処理する、新規格に準拠した受信装置は、DVB-T.2に準拠した受信装置を利用して（DVB-T.2に準拠した受信装置の僅かな仕様変更を行うだけで）構成することができる。
　なお、図２で説明したように、T2フレームの先頭に配置されたプリアンブルであるP1シンボルに含まれるS1とS2には、フレームがT2フレームであることを表すフレーム識別情報が含まれるが、新フレームのP1シンボルに含まれるS1とS2には、フレームが新フレームであることを表すフレーム識別情報が含まれる。
　この場合、OFDM信号を受信する受信装置では、フレームのP1シンボルに含まれるS1とS2に含まれるフレーム識別情報によって、フレームが、T2フレームであるかどうかや、新フレームであるかどうかを識別することができる。
　図１６は、制御データのスクランブルを行う新規格に準拠した送信装置、すなわち、図５や、図８、図１１の送信装置が送信するOFDM信号のビットストリームのフォーマットの第２の例を示す図である。
　図１６において、新規格に準拠した送信装置が送信するOFDM信号のビットストリームは、T2フレームと新フレームとで構成される。
　すなわち、図１６では、新規格に準拠した送信装置において、新フレームは、DVB-T.2に規定されたT2フレームと多重化されて送信される。
　ここで、新規格に準拠した送信装置、すなわち、図５や、図８、図１１の送信装置は、図１の送信装置を構成するモードアダプテーション／マルチプレクサ１１ないしOFDM生成部２８を有しているので、DVB-T.2に規定されたT2フレームを構成することができる。
　そこで、新規格に準拠した送信装置では、新フレームとT2フレームとを構成し、それらの新フレームとT2フレームとを（時分割）多重化して送信することができる。
　なお、図１６でも、図１５の場合と同様に、新フレームとしては、DVB-T.2に規定されているT2フレームを採用することができる。
　そして、図１５で説明したように、T2フレームのP1シンボル（に含まれるS1とS2）には、フレームがT2フレームであることを表すフレーム識別情報を含め、新フレームのP1シンボルには、フレームが新フレームであることを表すフレーム識別情報を含めることにより、OFDM信号を受信する受信装置では、フレームのP1シンボルに含まれるフレーム識別情報によって、フレームが、T2フレームであるかどうかや、新フレームであるかどうかを識別することができる。
　［本発明を適用したコンピュータの説明］
　次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
　そこで、図１７は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
　プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク３０５やROM３０３に予め記録しておくことができる。
　あるいはまた、プログラムは、リムーバブル記録媒体３１１に格納（記録）しておくことができる。このようなリムーバブル記録媒体３１１は、いわゆるパッケージソフトウエアとして提供することができる。ここで、リムーバブル記録媒体３１１としては、例えば、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリ等がある。
　なお、プログラムは、上述したようなリムーバブル記録媒体３１１からコンピュータにインストールする他、通信網や放送網を介して、コンピュータにダウンロードし、内蔵するハードディスク３０５にインストールすることができる。すなわち、プログラムは、例えば、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送することができる。
　コンピュータは、CPU(Central Processing Unit)３０２を内蔵しており、CPU３０２には、バス３０１を介して、入出力インタフェース３１０が接続されている。
　CPU３０２は、入出力インタフェース３１０を介して、ユーザによって、入力部３０７が操作等されることにより指令が入力されると、それに従って、ROM(Read Only Memory)３０３に格納されているプログラムを実行する。あるいは、CPU３０２は、ハードディスク３０５に格納されたプログラムを、RAM(Random Access Memory)３０４にロードして実行する。
　これにより、CPU３０２は、上述したフローチャートにしたがった処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU３０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース３１０を介して、出力部３０６から出力、あるいは、通信部３０８から送信、さらには、ハードディスク３０５に記録等させる。
　なお、入力部３０７は、キーボードや、マウス、マイク等で構成される。また、出力部３０６は、LCD(Liquid Crystal Display)やスピーカ等で構成される。
　ここで、本明細書において、コンピュータがプログラムに従って行う処理は、必ずしもフローチャートとして記載された順序に沿って時系列に行われる必要はない。すなわち、コンピュータがプログラムに従って行う処理は、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含む。
　また、プログラムは、１のコンピュータ（プロセッサ）により処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
　なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
　すなわち、本実施の形態では、新フレームのフォーマットとして、T2フレームのフォーマットを採用したが、新フレームとしては、T2フレームのフォーマット以外のフォーマットを採用することができる。
　１１　モードアダプテーション／マルチプレクサ，　１２　パダー，　１３　BBスクランブラ，　１４　BCHエンコーダ，　１５　LDPCエンコーダ，　１６　ビットインターリーバ，　１７　QAMエンコーダ，　１８　時間インターリーバ，　１９　SISO/MISOエンコーダ，　２０　周波数インターリーバ，　２１　パダー，　２２　BCHエンコーダ，　２３　LDPCエンコーダ，　２４　短縮化部，　２５　QAMエンコーダ，　２６　周波数インターリーバ，　２７　フレームビルダ／リソースアロケーション部，　２８　OFDM生成部，　３１　OFDM処理部，　３２　フレーム管理部，　３３　周波数デインターリーバ，　３４　SISO/MISOデコーダ，　３５　時間デインターリーバ，　３６　QAMデコーダ，　３７　ビットデインターリーバ，　３８　LDPCデコーダ，　３９　BCHデコーダ，　４０　BBデスクランブラ，　４１　ヌル削除部，　４２　デマルチプレクサ，　４３　周波数デインターリーバ，　４４　QAMデコーダ，　４５　復元部，　４６　LDPCデコーダ，　４７　BCHデコーダ，　４８　削除部，　４９　制御部，　１０１　スクランブラ，　１１１　復元部，　１１２　デスクランブラ，　１２１　置換部，　２０１　レジスタ群，　２０２，２０３　EXOR回路，　３０１　バス，　３０２　CPU，　３０３　ROM，　３０４　RAM，　３０５　ハードディスク，　３０６　出力部，　３０７　入力部，　３０８　通信部，　３０９　ドライブ，　３１０　入出力インタフェース，　３１１　リムーバブル記録媒体

Claims (21)

  1. 　復調を行うために必要な制御データに、ダミーデータをパディングするパディング手段と、
    　前記パディング後の制御データであるパディング後制御データを対象として、スクランブルを行うスクランブル手段と、
    　前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、前記ダミーデータに置換して、置換データを生成する置換手段と、
    　前記置換データの誤り訂正符号化を行う誤り訂正符号化手段と
    　を備えるデータ処理装置。
  2. 　復調を行うために必要な制御データを対象として、スクランブルを行うスクランブル手段と、
    　前記スクランブル後の制御データに、ダミーデータをパディングするパディング手段と、
    　前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化を行う誤り訂正符号化手段と
    　を備えるデータ処理装置。
  3. 　前記誤り訂正符号化手段は、前記誤り訂正符号化の対象のデータのパリティビットを求め、前記誤り訂正符号化の対象のデータに、前記パリティビットを付加したデータを、誤り訂正符号として求め、
    　前記誤り訂正符号に含まれる前記ダミーデータの削除、及び、前記誤り訂正符号のパリティビットのパンクチャである短縮化を行う短縮化手段をさらに備える
    　請求項１又は２に記載のデータ処理装置。
  4. 　前記パディング手段は、パディング後のデータのデータ長が、前記誤り訂正符号化の対象となるデータ長になるように、前記ダミーデータをパディングする
    　請求項１又は２に記載のデータ処理装置。
  5. 　前記スクランブル手段は、
    　　シリーズに接続された１５個のレジスタを有し、後段のレジスタが前段のレジスタにラッチされたビットをラッチするレジスタ群と、
    　　１４番目のレジスタにラッチされたビットと、１５番目のレジスタにラッチされたビットとの排他的論理和を演算する第１のEXOR回路と、
    　　前記第１のEXOR回路の出力と、スクランブル対象のデータとの排他的論理和を演算し、その演算結果を、スクランブル後のデータとして出力する第２のEXOR回路と
    　を有し、
    　前記レジスタ群の１番目のレジスタは、前記第１のEXOR回路の出力をラッチし、
    　前記レジスタ群の１ないし１５番目のレジスタには、初期値として、ビット1,0,0,1,0,1,0,1,0,0,0,0,0,0,0が、それぞれセットされる
    　請求項１又は２に記載のデータ処理装置。
  6. 　前記制御データは、
    　　実データの復調を行うために必要な第１のデータ、
    　　前記第１のデータの復調を行うために必要な第２のデータ、
    　　又は、前記第１及び第２のデータの両方
    　である
    　請求項１又は２に記載のデータ処理装置。
  7. 　前記誤り訂正符号化によって得られた誤り訂正符号を含むフレームである新フレームは、DVB-T.2に規定されたT2フレームと多重化されて送信される
    　請求項１又は２に記載のデータ処理装置。
  8. 　前記T2フレーム、及び、新フレームの先頭には、プリアンブルが配置され、
    　前記T2フレームのプリアンブルは、前記T2フレームであることを表す情報を含み、
    　前記新フレームのプリアンブルは、前記新フレームであることを表す情報を含む
    　請求項１又は２に記載のデータ処理装置。
  9. 　復調を行うために必要な制御データに、ダミーデータをパディングし、
    　前記パディング後の制御データであるパディング後制御データを対象として、スクランブルを行い、
    　前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、前記ダミーデータに置換して、置換データを生成し、
    　前記置換データの誤り訂正符号化を行う
    　ステップを含むデータ処理方法。
  10. 　復調を行うために必要な制御データを対象として、スクランブルを行い、
    　前記スクランブル後の制御データに、ダミーデータをパディングし、
    　前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化を行う
    　ステップを含むデータ処理方法。
  11. 　　復調を行うために必要な制御データに、ダミーデータをパディングし、
    　　前記パディング後の制御データであるパディング後制御データを対象として、スクランブルを行い、
    　　前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、前記ダミーデータに置換して、置換データを生成し、
    　　前記置換データの誤り訂正符号化を行う
    　送信装置で得られる誤り訂正符号を、前記置換データに復号する誤り訂正を行う誤り訂正手段と、
    　前記置換データを対象として、デスクランブルを行うデスクランブル手段と
    　を備えるデータ処理装置。
  12. 　　復調を行うために必要な制御データを対象として、スクランブルを行い、
    　　前記スクランブル後の制御データに、ダミーデータをパディングし、
    　　前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化を行う
    　送信装置で得られる誤り訂正符号を、前記パディング後スクランブルデータに復号する誤り訂正を行う誤り訂正手段と、
    　前記パディング後スクランブルデータのうちの、前記ダミーデータを削除し、前記スクランブル後の制御データを出力する削除手段と、
    　前記スクランブル後の制御データを対象として、デスクランブルを行うデスクランブル手段と
    　を備えるデータ処理装置。
  13. 　前記送信装置は、前記誤り訂正符号化によって得られた誤り訂正符号に含まれる前記ダミーデータの削除、及び、前記誤り訂正符号のパリティビットのパンクチャである短縮化を行い、
    　前記送信装置で得られる短縮化後の誤り訂正符号に、前記ダミーデータをパディングし、パリティビットのデパンクチャを行うことにより、短縮化前の誤り訂正符号を復元する復元手段をさらに備える
    　請求項１１又は１２に記載のデータ処理装置。
  14. 　前記デスクランブル後の置換データのうちの、デスクランブルされているダミーデータを削除する削除手段をさらに備える
    　請求項１１に記載のデータ処理装置。
  15. 　前記ダミーデータのパディングは、パディング後のデータのデータ長が、前記誤り訂正符号化の対象となるデータ長になるように行われる
    　請求項１３に記載のデータ処理装置。
  16. 　前記スクランブルは、
    　　１５個のレジスタを有し、後段のレジスタが前段のレジスタにラッチされたビットをラッチするレジスタ群と、
    　　１４番目のレジスタにラッチされたビットと、１５番目のレジスタにラッチされたビットとの排他的論理和を演算する第１のEXOR回路と、
    　　前記第１のEXOR回路の出力と、スクランブル対象のデータとの排他的論理和を演算し、その演算結果を、スクランブル後のデータとして出力する第２のEXOR回路と
    　を有し、
    　前記レジスタ群の１番目のレジスタは、前記第１のEXOR回路の出力をラッチし、
    　前記レジスタ群の１ないし１５番目のレジスタには、初期値として、ビット1,0,0,1,0,1,0,1,0,0,0,0,0,0,0が、それぞれセットされる
    　スクランブル手段によって行われる
    　請求項１３に記載のデータ処理装置。
  17. 　前記制御データは、
    　　実データの復調を行うために必要な第１のデータ、
    　　前記第１のデータの復調を行うために必要な第２のデータ、
    　　又は、前記第１及び第２のデータの両方
    　である
    　請求項１３に記載のデータ処理装置。
  18. 　前記誤り訂正符号化によって得られた誤り訂正符号を含むフレームである新フレームは、DVB-T.2に規定されたT2フレームと多重化されて送信される
    　請求項１３に記載のデータ処理装置。
  19. 　前記T2フレーム、及び、新フレームの先頭には、プリアンブルが配置され、
    　前記T2フレームのプリアンブルは、前記T2フレームであることを表す情報を含み、
    　前記新フレームのプリアンブルは、前記新フレームであることを表す情報を含む
    　請求項１３に記載のデータ処理装置。
  20. 　　復調を行うために必要な制御データに、ダミーデータをパディングし、
    　　前記パディング後の制御データであるパディング後制御データを対象として、スクランブルを行い、
    　　前記スクランブル後のパディング後制御データのうちの、スクランブルされているダミーデータを、前記ダミーデータに置換して、置換データを生成し、
    　　前記置換データの誤り訂正符号化を行う
    　送信装置で得られる誤り訂正符号を、前記置換データに復号する誤り訂正を行い、
    　前記置換データを対象として、デスクランブルを行う
    　ステップを含むデータ処理方法。
  21. 　　復調を行うために必要な制御データを対象として、スクランブルを行い、
    　　前記スクランブル後の制御データに、ダミーデータをパディングし、
    　　前記スクランブル後の制御データに、ダミーデータをパディングしたパディング後スクランブルデータの誤り訂正符号化を行う
    　送信装置で得られる誤り訂正符号を、前記パディング後スクランブルデータに復号する誤り訂正を行い、
    　前記パディング後スクランブルデータのうちの、前記ダミーデータを削除し、前記スクランブル後の制御データを出力し、
    　前記スクランブル後の制御データを対象として、デスクランブルを行う
    　ステップを含むデータ処理方法。
PCT/JP2011/076173 2010-11-22 2011-11-14 データ処理装置、及び、データ処理方法 WO2012070416A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
EP18181216.5A EP3429084B1 (en) 2010-11-22 2011-11-14 Device and method for removing dummy data and parity bits of concatenated bch/ldpc code
US13/885,557 US9172497B2 (en) 2010-11-22 2011-11-14 Data processing device and data processing method
RU2013122265/08A RU2586857C2 (ru) 2010-11-22 2011-11-14 Устройство обработки данных и способ обработки данных
EP11843772.2A EP2645579B1 (en) 2010-11-22 2011-11-14 Data processing device and data processing method
PL18181216T PL3429084T3 (pl) 2010-11-22 2011-11-14 Sposób i urządzenie do usuwania danych fikcyjnych i bitów parzystości łączonego kodu bch/ldpc
EP21189633.7A EP4002700A1 (en) 2010-11-22 2011-11-14 Device and method for removing dummy data and parity bits of concatenated bch/ldpc code
CN201180065033.9A CN103339864B (zh) 2010-11-22 2011-11-14 数据处理设备和数据处理方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010259665A JP5648440B2 (ja) 2010-11-22 2010-11-22 データ処理装置、及び、データ処理方法
JP2010-259665 2010-11-22

Publications (1)

Publication Number Publication Date
WO2012070416A1 true WO2012070416A1 (ja) 2012-05-31

Family

ID=46145763

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/076173 WO2012070416A1 (ja) 2010-11-22 2011-11-14 データ処理装置、及び、データ処理方法

Country Status (9)

Country Link
US (1) US9172497B2 (ja)
EP (3) EP3429084B1 (ja)
JP (1) JP5648440B2 (ja)
CN (2) CN103339864B (ja)
ES (1) ES2893450T3 (ja)
HU (1) HUE055929T2 (ja)
PL (1) PL3429084T3 (ja)
RU (2) RU2715020C2 (ja)
WO (1) WO2012070416A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518847A (zh) * 2013-09-29 2015-04-15 中国科学院上海高等研究院 基于bch码与短ldpc码级联的信令编码方法及系统
RU2706350C2 (ru) * 2015-06-19 2019-11-18 Панасоник Интеллекчуал Проперти Корпорэйшн оф Америка Способ передачи, способ приема, передающее устройство и приемное устройство
RU2790440C2 (ru) * 2015-06-19 2023-02-21 Панасоник Интеллекчуал Проперти Корпорэйшн оф Америка Способ передачи, способ приема, устройство передачи и устройство приема

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3011732B1 (en) 2013-06-19 2020-04-08 LG Electronics Inc. Method and apparatus for transmitting/receiving broadcast signals
WO2015041475A1 (ko) 2013-09-17 2015-03-26 삼성전자 주식회사 송신 장치 및 그의 펑처링 방법
US9258159B2 (en) 2013-09-18 2016-02-09 Samsung Electronics Co., Ltd. Transmitter and zero bits padding method thereof
KR102223056B1 (ko) * 2013-09-26 2021-03-05 삼성전자주식회사 송수신 장치 및 그의 신호 처리 방법
KR20150085747A (ko) * 2014-01-16 2015-07-24 한국전자통신연구원 Ｗｐａｎ 통신 시스템의 송신 방법 및 장치
CA2943822C (en) 2014-04-08 2018-10-23 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101800424B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
WO2016140504A1 (en) 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
US10382165B2 (en) 2015-03-02 2019-08-13 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
KR102325951B1 (ko) 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
DE102016213764B4 (de) * 2016-07-27 2018-02-22 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zum Übertragen eines binären Datensignals über einen optischen Feeder-Link zu oder von einem Satelliten
CN108696283B (zh) * 2017-04-05 2021-06-22 华为技术有限公司 数据编码和译码的方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020678A1 (ja) * 2005-08-12 2007-02-22 Fujitsu Limited 送信装置、符号化装置及び復号装置
JP2009017160A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 誤り訂正符号化装置および方法ならびにデジタル伝送システム
WO2009050552A2 (en) * 2007-10-18 2009-04-23 Nokia Corporation Digital video broadcast service discovery

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487066A (en) * 1988-03-21 1996-01-23 First Pacific Networks, Inc. Distributed intelligence network using time and frequency multiplexing
US5191413A (en) * 1990-11-01 1993-03-02 International Business Machines System and method for eliminating interlace motion artifacts in captured digital video data
RU2108667C1 (ru) * 1994-01-19 1998-04-10 Акционерное общество "Тейвас" Способ кодирования и декодирования данных для системы персонального радиовызова и декодер для системы персонального радиовызова
US7289723B2 (en) * 1997-12-12 2007-10-30 Kabushiki Kaisha Toshiba Digital recording system using variable recording rate
JP3597689B2 (ja) * 1998-01-21 2004-12-08 株式会社東芝 情報記録媒体及び情報記録媒体処理装置
US6208699B1 (en) * 1999-09-01 2001-03-27 Qualcomm Incorporated Method and apparatus for detecting zero rate frames in a communications system
US7003045B2 (en) * 2001-01-31 2006-02-21 Motorola, Inc. Method and apparatus for error correction
AR041413A1 (es) * 2002-09-27 2005-05-18 Ibiquity Digital Corp Metodo y aparato para la transmision digital de audio
KR20040035297A (ko) * 2002-10-19 2004-04-29 삼성전자주식회사 복합적 오류정정 부호화 기능을 갖는 디지털방송 시스템의전송장치 및 방법
US7961705B2 (en) * 2003-04-30 2011-06-14 Lightwaves Systems, Inc. High bandwidth data transport system
WO2007068554A1 (en) * 2005-12-12 2007-06-21 Thomson Holding Germany Gmbh & Co. Ohg Serial concatenation scheme and its iterative decoding using an inner ldpc and an outer bch code
US7584406B2 (en) * 2005-12-20 2009-09-01 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n system with packets length specific in octets
US7688908B2 (en) * 2007-03-12 2010-03-30 Samsung Electronics Co., Ltd. System and method for processing wireless high definition video data using a shortened last codeword
CN101267210B (zh) * 2007-03-12 2011-01-05 华为技术有限公司 数据编译码和收发方法及装置
US7944978B2 (en) * 2007-10-29 2011-05-17 Lightwaves Systems, Inc. High bandwidth data transport system
US8209590B2 (en) * 2008-11-05 2012-06-26 Broadcom Corporation Header encoding/decoding
CN102265519B (zh) * 2009-01-09 2014-08-27 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
KR101570472B1 (ko) * 2009-03-10 2015-11-23 삼성전자주식회사 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템
US8290073B2 (en) * 2009-10-08 2012-10-16 Intel Corporation Device, system and method of communicating data over wireless communication symbols with check code
US8958490B2 (en) * 2009-12-31 2015-02-17 Allen LeRoy Limberg COFDM broadcasting with single-time retransmission of COFDM symbols
CN102714560B (zh) * 2010-01-13 2015-03-25 松下电器产业株式会社 发送装置、发送方法、接收装置、接收方法
WO2011105803A2 (ko) * 2010-02-23 2011-09-01 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
WO2011142564A2 (ko) * 2010-05-10 2011-11-17 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법
US9348691B2 (en) * 2010-09-14 2016-05-24 Lg Electronics Inc. Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, and method for transmitting/receiving broadcast signal through apparatus for transmitting/receiving broadcasting signal
WO2012070837A2 (ko) * 2010-11-23 2012-05-31 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
CN102546079B (zh) * 2010-12-17 2016-04-13 中兴通讯股份有限公司 数据处理方法、装置及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020678A1 (ja) * 2005-08-12 2007-02-22 Fujitsu Limited 送信装置、符号化装置及び復号装置
JP2009017160A (ja) * 2007-07-04 2009-01-22 Mitsubishi Electric Corp 誤り訂正符号化装置および方法ならびにデジタル伝送システム
WO2009050552A2 (en) * 2007-10-18 2009-04-23 Nokia Corporation Digital video broadcast service discovery

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MROUE M. ET AL.: "An Innovative Low Complexity PAPR Reduction TR-based Technique for DVB-T2 System", PROCEEDINGS OF THE 2010 INTERNATIONAL CONGRESS ON ULTRA MODERN TELECOMMUNICATIONS AND CONTROL SYSTEMS AND WORKSHOPS (ICUMT), 18 October 2010 (2010-10-18), pages 148 - 153, XP031841115 *
See also references of EP2645579A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104518847A (zh) * 2013-09-29 2015-04-15 中国科学院上海高等研究院 基于bch码与短ldpc码级联的信令编码方法及系统
CN104518847B (zh) * 2013-09-29 2018-02-02 中国科学院上海高等研究院 基于bch码与短ldpc码级联的信令编码方法及系统
RU2706350C2 (ru) * 2015-06-19 2019-11-18 Панасоник Интеллекчуал Проперти Корпорэйшн оф Америка Способ передачи, способ приема, передающее устройство и приемное устройство
RU2790440C2 (ru) * 2015-06-19 2023-02-21 Панасоник Интеллекчуал Проперти Корпорэйшн оф Америка Способ передачи, способ приема, устройство передачи и устройство приема

Also Published As

Publication number Publication date
EP2645579B1 (en) 2018-09-05
HUE055929T2 (hu) 2022-01-28
JP5648440B2 (ja) 2015-01-07
RU2586857C2 (ru) 2016-06-10
PL3429084T3 (pl) 2021-12-20
EP2645579A4 (en) 2014-09-17
RU2013122265A (ru) 2014-11-20
US9172497B2 (en) 2015-10-27
RU2016118156A3 (ja) 2019-09-10
US20130246883A1 (en) 2013-09-19
EP2645579A1 (en) 2013-10-02
EP3429084B1 (en) 2021-08-25
CN103339864A (zh) 2013-10-02
RU2016118156A (ru) 2018-10-26
ES2893450T3 (es) 2022-02-09
EP3429084A1 (en) 2019-01-16
JP2012114527A (ja) 2012-06-14
CN107342772B (zh) 2020-10-27
CN107342772A (zh) 2017-11-10
EP4002700A1 (en) 2022-05-25
CN103339864B (zh) 2017-08-22
RU2715020C2 (ru) 2020-02-21

Similar Documents

Publication Publication Date Title
JP5648440B2 (ja) データ処理装置、及び、データ処理方法
US9954709B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101801584B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR102024612B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US10057101B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101805536B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR101797502B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR101830741B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
JP2018504070A (ja) 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法
US9668239B2 (en) Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, method for transmitting broadcast signal and method for receiving broadcast signal
KR101790529B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
US10237590B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US20150020143A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP6204803B2 (ja) Ｏｆｄｍ変調方式の送信装置、受信装置、及び伝送方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11843772

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013122265

Country of ref document: RU

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011843772

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13885557

Country of ref document: US