ES2893450T3 - Dispositivo y método para eliminar datos falsos y bits de paridad de código BCH/LDPC concatenados - Google Patents

Dispositivo y método para eliminar datos falsos y bits de paridad de código BCH/LDPC concatenados Download PDF

Info

Publication number
ES2893450T3
ES2893450T3 ES18181216T ES18181216T ES2893450T3 ES 2893450 T3 ES2893450 T3 ES 2893450T3 ES 18181216 T ES18181216 T ES 18181216T ES 18181216 T ES18181216 T ES 18181216T ES 2893450 T3 ES2893450 T3 ES 2893450T3
Authority
ES
Spain
Prior art keywords
data
bits
control data
ldpc
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES18181216T
Other languages
English (en)
Inventor
Osamu Shinya
Takashi Yokokawa
Lachlan Bruce Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saturn Licensing LLC
Original Assignee
Saturn Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saturn Licensing LLC filed Critical Saturn Licensing LLC
Application granted granted Critical
Publication of ES2893450T3 publication Critical patent/ES2893450T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Un dispositivo de procesamiento de datos que comprende: - unos medios (101) de cifrado configurados para cifrar los datos (L1) de control que resultan en datos (Ksig(s)) de control cifrados; - unos medios (21) de relleno configurados para rellenar los datos (Ksig(s)) de control cifrados con bits de relleno cero que resultan en datos (Kbch) de control cifrados postrelleno para ajustar una longitud de datos de los datos (Ksig(s)) de control cifrados a una longitud de datos objetivo de una codificación de corrección de errores BCH, datos (L1) de control que se vanausar para la demodulación; - unos medios (22) de codificación de corrección de errores configurados para realizar la codificación de corrección de errores sobre los datos (Kbch) de control cifrados postrelleno añadiendo bits de paridad de código BCH al final de los datos (Kbch) de control cifrados postrelleno, obteniendo de este modo los bits (Kldpc) de código BCH; - unos medios (23) de codificación de corrección LDPC configurados para añadir bits de paridad de código LDPC después de los bits de paridad de código BCH de los bits (Kldpc) de código BCH, para obtener los bits (Nldpc) de código LDPC, - unos medios (24) de acortamiento configurados paraperforar los bits de paridad de código LDPC de los bits (Nldpc) de código LDPC y eliminar los bits de relleno cero de los bits (Nldpc) de código LDPC, para obtener los datos (Npost) de código LDPC postacortamiento para la transmisión, no siendo transmitidos los bits de paridad perforados y los bits de relleno cero; y - un constructor (27) de tramas para crear una trama que contiene los datos (Npost) de código LDPC postacortamiento y multiplexar la trama en una señal DVB-T2 para la transmisión con una o más otras tramas, en donde la trama contiene un preámbulo, preámbulo el cual incluye un símbolo que incluye información que identifica que la trama comprende los datos (Npost) de código LDPC postacortamiento que contienen los datos (Ksig(s)) de control cifrados.

Description

DESCRIPCIÓN
Dispositivo y método para eliminar datos falsos y bits de paridad de código BCH/LDPC concatenados
Campo técnico
La presenteinvención se relaciona con los dispositivos de procesamiento de datos, y más concretamente, a un dispositivo de procesamiento de datos y un método de procesamiento de datos que pueden fácilmente procesar los datos de control que se requieren para realizar la demodulación y que tienen su PAPR (Relación de Potencia Pico a Media) mejorada.
Técnica antecedente
En DVB (Difusión de Video Digital)-T.2, que es un conjunto de estándares de difusión digital, se usa OFDM (Multiplexación por División de Frecuencias Ortogonales) como método de modulación de datos, y se realiza la transmisión de los datos para cada unidad denominada trama T2 (Documento 1 No Patente).
El documento US 2010/115372 A1 describe el método y aparato para codificar la cabecera, es decir, la información de control, con base en cifrar la cabecera, añadir bits de relleno (bits cero) a la cabecera cifrada, realizar la codificación LDPC y después eliminar los bits de relleno y perforar el código LDPC.
El documento US 2007/143656 A1 describe cifrar bits de información, recortarlos en bloques, rellenarlos los bloques con ceros y realizar codificación LDPC en los bloques rellenados con ceros. Los bits de relleno cero no se transmiten y sólo se transmite una cantidad dada de bits de paridad.
El documento EP 1914896 A1 describe en el siguiente orden: cifrar, la inserción de bits falsos, la segmentación de bloques de código, la inserción de bits de relleno, la codificación turbo, la supresión de los bits falsos, el ajuste de tasa.
El documento 2007/068554 A1 explica que la codificación externa con base en BCH es una solución muy común para eliminar el problema del suelo de error del código LDPC en relaciones señal a ruido grandes.
Lista de citas
Documento No patente
El Documento 1 No Patente: “Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2)”, Documento A122 DVB Junio de 2008.
Compendio de la invención
Problemas a ser resueltos por la invención
En los nuevos estándares para la difusión digital, se pueden usar las tramas T2 (o las tramas equivalentes a las tramas T2) especificadas en los estándares existentes tales como el DVB-T.2 como nuevas tramas que sirven como unidades para la transmisión de datos.
Según las tramas T2 se usan como nuevas tramas en los nuevos estándares, se pueden procesar (señales OFDM de) las nuevas tramas fácilmente en un dispositivo de recepción que cumple con los nuevos estándares.
Es decir, en un dispositivo de recepción que cumple con los nuevos estándares usando tramas T2 como nuevas tramas, las nuevas tramas pueden ser procesadas de la misma manera que en un dispositivo de recepción que cumple con DVB-T.2.
En las tramas T2, se proporcionan preámbulos denominados símbolos P2 que contienen los datos de control denominados “L1” necesarios para realizar la demodulación. Sin embargo, la PAPR de una señal OFDM de un símbolo P2 en cada trama T2 puede ser relativamente alta.
En un caso donde la PAPR de una señal OFDM de un símbolo P2 en una trama T2 sea alta, si la señal OFDM del símbolo P2 tiene una gran potencia, la señal OFDM de gran potencia se puede recortar en un dispositivo de recepción que recibe la señal OFDM.
Si se recorta una señal OFDM en un dispositivo de recepción, la calidad de la señal OFDM se degrada, lo que puede afectar negativamente a la demodulación de la señal OFDM.
En vista de esto, para mejorar la PAPR de (la señal OFDM de) los datos de control necesarios para la demodulación (o de manera ideal, para ajustar la PAPR a “1”), se puede realizar el cifrado (difusión de energía)(aleatorización) en los datos de control en un dispositivo de transmisión que transmite las señales OFDM según los nuevos estándares.
Sin embargo, donde se realiza el cifrado de los datos de control para mejorar la PAPR, el dispositivo de recepción puede necesitar realizar no sólo el descifrado para cancelar el cifrado realizado en los datos de control, sino también una operación diferente de una operación realizada en el caso en donde no se realiza el cifrado. Como resultado, resulta difícil facilitar el procesamiento (demodulación) de (la señal OFDM de) los datos de control o procesar los datos de control en (sustancialmente) la misma manera que en un dispositivo de recepción que cumpla con DVB-T.2.
La presente invención se ha hecho en vista de estas circunstancias, y es para facilitar el procesamiento de datos de control que tengan su PAPR mejorada.
Soluciones a los problemas
Los problemas anteriormente mencionados son solucionados por la invención tal como se define en las reivindicaciones 1 y 4 independientes en las que se incluye el dispositivo de procesamiento de datos y el correspondiente método de procesamiento de datos para transmitir los datos de control cifrados respectivamente. El dispositivo de procesamiento de datos y el método de procesamiento de datos correspondientes para recibir los datos de control cifrados según la invención se definen en las reivindicaciones 7 y 10 independientes. Las realizaciones preferidas se definen en las reivindicaciones dependientes.
Efectos de la invención
Según la presente invención, los datos de control que tienen su PAPR mejorada se pueden procesar fácilmente. Breve descripción de los dibujos
La Fig. 1 es un diagrama de bloques que muestra un ejemplo de estructura de un dispositivo de transmisión que transmite datos sin cifrar los datos de control.
La Fig. 2 es un diagrama que muestra el formato de un flujo de bits de una señal OFDM a ser transmitida por el dispositivo de transmisión.
La Fig. 3 es un diagrama para explicar las operacionesdel rellenador 21, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento.
La Fig. 4 es un diagrama de bloques que muestra una estructura de ejemplo de un dispositivo de recepción que recibe datos desde el dispositivo de transmisión que transmite losdatos sin cifrar los datos de control.
La Fig. 5 es un diagrama de bloques que muestra una primera estructura de ejemplo de un dispositivo de transmisión que transmite datos después de cifrar los datos de control.
La Fig. 6 es un diagrama para explicar las operaciones del rellenador 21, el cifrador 101, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento.
La Fig. 7 es un diagrama de bloques que muestra una primera estructura de ejemplo de un dispositivo de recepción que recibe datos desde un dispositivo de transmisión que transmite los datos después de cifrar los datos de control. La Fig. 8 es un diagrama de bloques que muestra una estructura de un dispositivo de transmisión que transmite los datos después de cifrar los datos de control según la invención.
La Fig. 9 es un diagrama para explicar las operaciones del cifrador 101, el rellenador 21, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento según la invención.
La Fig. 10 es un diagrama de bloques que muestra una estructura de un dispositivo de recepción que recibe datos desde un dispositivo de transmisión que transmite los datos después de cifrar los datos de control según la invención.
La Fig. 11 es un diagrama de bloques que muestra una tercera estructura de ejemplo de un dispositivo de transmisión que transmite datos después de cifrar los datos de control.
La Fig. 12 esun diagrama para explicar las operaciones del rellenador 21, el cifrador 101, la unidad 121 de reemplazo, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento.
La Fig. 13 es un diagrama de bloques que muestra una tercera estructura de ejemplo de un dispositivo de recepción que recibe datos de un dispositivo de transmisión que transmite los datos después de cifrar los datos de control. La Fig. 14 es un diagrama de bloques que muestra una estructura de ejemplo del cifrador 101.
La Fig. 15 es un diagrama que muestra un primer formato de ejemplo de un flujo de bits de una señal OFDM a ser transmitida por un dispositivo de transmisión que cifra los datos de control y que cumple con los nuevos estándares.
La Fig. 16 es un diagrama que muestra un segundo formato de ejemplo de un flujo de bits de una señal OFDM a ser transmitida por un dispositivo de transmisión que cifra los datos de control y que cumple con los nuevos estándares. La Fig. 17 es un diagrama de bloques que muestra una estructura de ejemplo de una realización de un ordenador al que se aplica la presente invención.
Modo para llevar a cabo la invención
Como un paso preliminar hacia la descripción detallada de la presente invención, se describen un dispositivo de transmisión que transmite datos sin cifrar los datos de control y un dispositivo de recepción que recibe los datos de dicho dispositivo de transmisión.
[Dispositivo de transmisión que transmite datos sin cifrar los datos de control]
La Fig. 1 es un diagrama de bloques que muestra una estructura de ejemplo de un dispositivo de transmisión que transmite datos sin cifrar los datos de control tal como un dispositivo de transmisión que cumple con DVB-T.2.
El dispositivo de transmisión transmite datos objetivode transmisión, que son datos reales tales como datos de imagen o datos de audio de un espectáculo de difusión digital, por OFDM, por ejemplo.
Específicamente, en el dispositivo de transmisión, se suministran uno o más flujos como los datos objetivo a un multiplexador/adaptación de modo 11.
El multiplexador/adaptación de modo 11 selecciona un modo tal como un modo de transmisión, y multiplexa el uno o más flujossuministrados al mismo. Los datos resultantes se suministran a un rellenador 12.
El rellenador 12 rellena los datos suministrado desde el multiplexador/adaptación de modo 11 con un número requerido de ceros como datos falsos (o inserta Nulos en los datos), por ejemplo, y suministra los datos resultantes a un cifrador 13 BB.
El cifrador 13 BB realiza el cifrado (difusión de energía) sobre los datos suministrados desde el rellenador 12, y suministra los datos resultante a un codificador 14 BCH.
El codificador 14 BCH realiza la codificación BCH como codificación de corrección de errores sobre los datos suministrados desde el cifrador 13 BB, y suministra el código BCH resultante como datos objetivo LDPC a ser sometidos a la codificación LDPC, a un codificador 15 LDPC.
El codificador 15 LDPC realiza la codificación LDPC como codificación de corrección de errores en los datos objetivo LDPC suministrados desde el codificador 14 BCH, y suministra el código LDPC resultante a un intercalados 16 de bits.
El intercalador 16 de bits realiza el intercalado de bits para intercalar el código LDPC desde el codificador 15 LDPC bit a bit, y el código LDPC sometido al intercalado de bits se suministra a un codificador 17 QAM.
El codificador 17 QAM realiza la modulación ortogonal (modulación multinivel) en el código LDPC del intercalador 16 de bits haciendo corresponder cada unidad (unidad de símbolo) de uno o más bits del código LDPC a un punto de señal que representa un símbolo de modulación ortogonal.
Es decir, el codificador 17 QAM realiza la modulación ortogonal haciendo corresponder cada unidad de símbolo de uno o más bits del código LDPC desde el intercalador 16 de bits a uno o más puntos de señal que son determinados por el método de modulación para la modulación ortogonal realizada en el código LDPC en el plano I-Q (constelación I-Q) especificado por el eje I que indica la componente I de la misma fase que las ondas portadoras y el eje Q que indica la componente Q perpendicular a las ondas portadoras.
Aquí, los ejemplos de los métodos de modulación para la modulación ortogonal realizada por el codificador 17 QAM incluye los métodos de modulación especificados en los estándares DVB-T, tales como QPSK (Modulación por Desplazamiento de Fase en Cuadratura), 16QAM (Modulación de Amplitud en Cuadratura), 64QAM, 256qAm , 1024QAM, y 4096QAM. En el codificador 17 QAM, cuyo método de modulación se usa en la modulación ortogonal se establece de antemano de acuerdo con una operación por el operador del dispositivo de transmisión, por ejemplo. El codificador 17 QAM puede realizar también otra modulación ortogonal tal como 4PAM (Modulación de Amplitud de Pulso).
Los datos obtenidos a través de la operación por el codificador 17 QAM (los símbolos hechos corresponder a los puntos de señal) se suministran a un intercalador 18 de tiempo.
El intercalador 18 de tiempo realiza el intercalado de tiempo (intercalado en la dirección temporal) en cada unidad de símbolo de los datos (símbolos) suministrados desde el codificador 17 QAM, y suministra los datos resultante a un codificador 19 SISO/MISO.
El codificador 19 SISO/MISO realiza la codificación espacio-tiempo sobre los datos (símbolos) suministrados desde el intercalador 18 de tiempo, y suministra los datos resultantes a un intercalador 20 de frecuencia.
El intercalador 20 de frecuencia realiza el intercalado de frecuencia (intercalado en la dirección de frecuencia) sobre cada unidad de símbolo de los datos (símbolos) suministrados desde el codificador 19 SISO/MISO, y suministra los datos resultantes a una unidad 27 de asignación de recursos/constructora de tramas.
Los datos de control (señalización) denominados L1 o similar para el control de transmisión requerido para realizar la demodulación sobre los datos transmitidos desde el dispositivo de transmisión se suministran a un rellenador 21, por ejemplo.
El rellenador 21 rellena los datos de control suministrado al mismo con un número requerido de ceros como datos falsos (o inserta Nulos a los datos de control), por ejemplo, y suministra los datos resultantes a un codificador 22 BCH.
Como el codificador 14 BCH, el codificador 22 BCH realiza lacodificación BCH sobre los datos suministrados desde el rellenador 21, y suministra los datos BCH resultantes a un codificador 23 LDPC.
Como el codificador 15 LDPC, el codificador 23 LDPC realiza lacodificación LDPC sobre los datos suministrados desde el codificador 22 BCH, y suministra el código LDPC resultante a una unidad 24 de acortamiento.
La unidad 24 de acortamiento realiza el acortamiento borrando los datos falsos del código LDPC suministrado desde el codificador 23 LDPC y perforando los bits de paridad del código LDPC, y suministra el código LDPC acortado a un codificador 25 QAM.
Como el codificador 17 QAM, el codificador 25 QAM realiza la modulación ortogonal en el código LDPC suministrado desde la unidad 24 de acortamiento haciendo corresponder cada unidad (unidad de símbolo) de uno o más bits del código LDPC a un punto de señal que representa un símbolo de modulación ortogonal, y suministra los datos resultantes (símbolos) a un intercalador 26 de frecuencia.
Como el intercalador 20 de frecuencia, el intercalador 26 de frecuencia realiza el intercalado de frecuencia sobre cada unidad de símbolo de los datos (símbolos) suministrados desde el codificador 25 QAM, y suministra los datos resultantes a la unidad 27de asignación de recursos/constructora de tramas.
La unidad 27 de asignación de recursos/constructora de tramas inserta un símbolo piloto en cada ubicación relevante en los datos (símbolos) suministrados desde los intercaladores 20 y 26 de frecuencia, y crea una trama denominada una trama T2 que cumple con DVB-T.2 y está formada con un número predeterminado de símbolos de los datos resultantes. La trama se suministra a una unidad 28 de generación OFDM.
La unidad 28 de generación OFDM realiza el procesamiento de señal necesario tal como una IFFT (Transformada de Fourier Inversa) sobre la trama suministrada desde la unidad 27 de asignación de recursos/constructora de tramas, para generar una señal OFDM correspondiente a la trama. La señal OFDM se transmite después de manera inalámbrica.
La Fig. 2 es un diagrama que muestra el formato de un flujo de bits de una señal OFDM a ser transmitida por el dispositivo de transmisión mostrado en la Fig. 1.
El flujo de bits de la señal OFDM a ser transmitido por el dispositivo de transmisión mostrado en la Fig. 1 está formado con tramas T2.
Tal como se muestra en la Fig. 2, en cada trama T2, se coloca un símbolo P1 como preámbulo, símbolos P2, y símbolos denominados “Normales”, y un símbolo denominado “FC” (Cierre de Trama) en este orden­
En la Fig. 2 (así como en las Fig. 15 y 16),que se describirán más adelante, cada “GI” representa un intervalo de guarda.
Los símbolos (el símbolo P2 y los símbolos de datos) que existen entre un intervalo de guarda y el siguiente intervalo de guarda son los símbolos OFDM a ser sometidos a una IFFT (y una FFT) en OFDM.
El símbolo P1 es el símbolo para la señalización P1. El símbolo P1 contiene parámetros de transmisión denominados S1 y S2. El S1 y S2 indican mediante qué método se transmite la señal OFDM, SISO (Entrada única Salida Única (lo que significa una antena que transmite y una antena que recibe)) o MISO (Entradas Múltiples, Salida única (lo que significa una antena que transmite y una antena que recibe)), e indica el tamaño FFT usado cuando se realiza la FFT sobre el símbolo P2 (el número de muestras (símbolos) a ser procesados en una FFT)
El símbolo P1 contiene 1K (= 1024) símbolos como símbolos válidos, y parte de los símbolos válidos y el resto de los símbolos válidos son sometidos a desplazamiento de frecuencia. Por consiguiente, los duplicados de la parte de los símbolos válidos y el resto de los símbolos válidos se forman antes y después de los símbolos válidos, y pueden ser detectados determinando una correlación de la señal OFDM.
Si una trama que contiene un símbolo P1 es una trama T2, el S1 y S2 contenidos en el símbolo P1 contienen información (información de identificación de trama) que indica que la trama es una trama T2.
Por consiguiente, un dispositivo de recepción puede determinar que una trama es una trama T2 referenciando al S1 y S2 contenidos en el símbolo P1.
Los símbolos P2 son símbolos para transmitir los datos de control denominados L1,que son necesarios para demodular una señal OFDM, y los L1 incluyen dos tipos de datos que son los primeros y segundos datos: postseñalización L1 como los primeros datos y preseñalización L1 como los segundos datos.
La preseñalización L1 contiene la información necesaria para demodular la postseñalización L1, y la postseñalización L1 contiene la información necesaria para un dispositivo de recepción que recibe la señal OFDM para acceder a (los tubos de capa de) la capa física, o la información necesaria para demodular los símbolos de datos.
En la preseñalización L1,están contenidos una longitud de intervalo de guarda, un patrón piloto (PP) que muestra un esquema de señal piloto que indica qué símbolos (subportadoras) contienen señales piloto que sean señales conocidas, la información (BWT_EXT) que indica si se extiende la banda de transmisión para transmitir señales OFDM , el número (NDSYM) de símbolos contenidos en una trama T2, y similares está contenidacomo la información necesaria para demodular los símbolos de datos.
La Fig. 3 es un diagrama para explicar las operaciones del rellenador 21, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento mostrada en la Fig. 1.
Los datos Ksig de control de una longitud predeterminada, que son la preseñalización L1 o la postseñalización L1, o ambas la preseñalización L1 y la postseñalización L1, son suministrados al rellenador 21.
El rellenador 21 rellena los datos Ksig de control suministrados al mismo con un número requerido de ceros como datos falsos, por ejemplo.
Específicamente, la longitud de los datos (el número de bits) de los datos Ksig de control es más corta que la longitud (longitud de bits de información) de los datos a ser sometidos a la codificación BCH como la codificación de corrección de errores a ser realizada en el codificador 22 BCH en la etapa posterior. Por lo tanto, el rellenador 21 rellena los datos de control con ceros como datos falsos, de manera que la longitud de los datos (el número de bits) de los datos de control rellenados resulte igual que la longitud de los datos a ser sometidos a la codificación BCH como la codificación de corrección de errores a ser realizada en el codificador 22 BCH en una etapa posterior.
Los datos Kbch de control postrelleno que son los datos de control rellenados son suministrados desde el rellenador 21 al codificador 22 BCH.
El codificador 22 BCH realiza la codificación BCH como la codificación de corrección de errores sobre los datos Kbch de control postrelleno suministrados desde el rellenador 21, y suministra el código Kldpc BCH resultante al codificador 23 LDPC.
Aquí, el codificador 22 BCH determina los bits de paridad del código BCH (Paridad BCH) para los datos Kbch de control postrelleno, y añade los bits de paridad a los datos Kbch de control postrelleno para obtener el código Kldpc BCH de los datos Kbch de control postrelleno. De esta manera, se realiza la codificación BCH.
El codificador 23 LDPC realiza la codificación LDPC como la codificación de corrección de errores sobre el código Kldpc BCH de los datos Kbch de control postrelleno suministrados desde el codificador 22 BCH, y suministra el código Nldpc LDPC resultante a la unidad 24 de acortamiento.
EL codificador 23 LDPC determina los bits de paridad del código LDPC (Paridad LDPC) para el código Kldpc BCH de los datos Kbch de control postrelleno, y añade los bits de paridad al código Kldpc BCH, para obtener el código Nldpc LDPC del código Kldpc BCH. De esta manera, se realiza la codificación LDPC.
La unidad 24 de acortamiento realiza el acortamiento eliminando los ceros como los datos falsos del código Nldpc LDPC suministrado desde el codificador 23 LDPC y perforando (parte de) los bits de paridad del código Nldpc LDPC, y suministra el código Npost LDPC postacortamiento al codificador 25 QAM.
[Dispositivo de recepción que recibe datos desde el dispositivo de transmisión que transmite los datos sin cifrar los datos de control]
La Fig. 4 es un diagrama de bloques que muestra una estructura de ejemplo de un dispositivo de recepción, tal como un dispositivo de recepción que cumple con DVB-T.2, que recibe datos desde el dispositivo de transmisión que se muestra en la Fig. 1 y transmite los datos sin cifrar los datos de control.
El dispositivo de recepción mostrado en la Fig. 4 recibe las señales OFDM desde el dispositivo de transmisión mostrado en la Fig. 1, y demodula las señales OFDM.
Específicamente, en el dispositivo de recepción, se recibe una señal OFDM desde el dispositivo de transmisión mostrado en la Fig. 1, y se suministra a una unidad 31 de operación OFDM.
La unidad 31 de operación OFDM realiza el procesamiento de señal tal como una FFT sobre la señal OFDM suministrada, y suministra los datos (símbolos) resultantes a una unidad 32 de gestión de tramas.
La unidad 32 de gestión de tramas realiza el procesamiento (interpretación de tramas) sobre una trama formada con los símbolos suministrados desde la unidad 31 de operación OFDm , y suministra los símbolos de los datos objetivo contenidos en los símbolos de datos en la trama (trama T2) a un desintercalador 33 de frecuencia, y los símbolos de los datos de control contenidos en los símbolos P2 en la trama a un desintercalador 43 de frecuencia.
El desintercalador 33 de frecuencia realiza el desintercalado de frecuencia sobre cada uno de los símbolos suministrado desde la unidad 32 de gestión de trama, y suministra los resultados a un decodificador 34 SISO/MISO. El decodificador 34 SISO/MISO realiza una decodificación espacio-tiempo sobre los datos (símbolos) suministrados desde el desintercalador 33 de frecuencia, y suministra los resultados a un desintercalador 35 de tiempo.
El desintercalador 35 de tiempo realiza el desintercalado de tiempo sobre cada símbolo de los datos (símbolos) suministrados desde el decodificador 34 SISO/MISO, y suministra los resultados a un decodificador 36 QAM.
El decodificador 36 QAM realiza la demodulación ortogonal deshaciendola correspondencia (decodificación de ubicación de puntos de señal) de los símbolos (los símbolos ubicados en los puntos de señal) suministrados desde el desintercalador 35 de tiempo, y suministra los datos resultantes (símbolos) a un desintercalador 37 de bits.
El destintercalador 37 de bits realiza el desintercalado de bits sobre los datos (símbolos) suministrados desde el decodificador 36 QAM, para restaurar la secuencia de bits dispuesta en el intercalado de bits realizado por el intercalador 16 de bits de la Fig. 1 a la secuencia original. El código LDPC resultante es suministrado a un decodificador 38 LDPC.
El decodificador 38 LDPC realiza la decodificación LDPC sobre el código LDPC suministrado desde el desintercalador 37 de bits, y suministra el código BCH resultante a un decodificador 39 BCH.
El decodificador 39 BCH realiza la decodificación BCH sobre el código BCH suministrado desde el decodificador 38 LDPC, y suministra los datos resultante a un descifrador 40 BB.
El descifrador 40 BB realiza el descifrado (difusión de energía inversa) sobre los datos suministrados desde el decodificador 39 BCH, y suministra los datos resultantes a una unidad 41 de eliminación de nulos.
La unidad 41 de eliminación de nulos elimina los nulos insertados por el rellenador 12 de la Fig. 1 desde los datos suministrado desde el descifrador 40 BB, y suministra los resultados a un demultiplexador 42.
El demultiplexador 42 separa cada uno de los uno o más flujos (datos de objetivo) multiplexados sobre los datos suministrados desde la unidad 41 de eliminación de nulos, y emite cada uno de los flujos separados.
Mientras tanto, el desintercalador 43 de frecuencia realiza el desintercalado de frecuencia sobre cada uno de los símbolos (los símbolos de los datos de control) suministrado desde la unidad 32 de gestión de tramas, y suministra los resultados a un decodificador 44 QAM.
El decodificador 44 QAM realiza la demodulación ortogonal deshaciendo la correspondencia (decodificación de ubicación de puntos de señal) de los símbolos (los símbolos ubicados en los puntos de señal) suministrados desde el desintercalador 43 de frecuencia, y suministra el código Npost LDPC postacortamiento (Fig. 3) obtenido como resultado de una unidad 45 de restauración.
La unidad 45 de restauración realiza una operación de restauración rellenando el código Npost LDPC postacortamiento desde el decodificador 44 QAM con ceros como datos falsos y desperforando los bits de paridad del código LDPC. De esta manera, se restaura el código Nldpc LDPC preacortamiento (Fig. 3), y se suministra a una decodificador 46 LDPC.
Eldecodificador 46 LDPC realiza la decodificación LDPC sobre el código Nldpc LDPC suministrado desde la unidad 45 de restauración, y suministra el código Kldcp BCH resultante (Fig. 3) a un decodificador 47 BCH.
El decodificador 47 BCH realiza la decodificación BCH sobre el código Kldcp BCH suministrado desde el decodificador 46 LDPC, y suministra los datos Kbch de control postrelleno resultante (Fig. 3) a una unidad 48 de eliminación.
La unidad 48 de eliminación elimina los ceros como los datos falsos de los datos Kbch de control postrelleno y suministra los datos Ksig de control resultantes (Fig. 3) a una unidad 49 de control.
Con base en los datos Ks¡g de control suministrados desde la unidad 48 de eliminación, la unidad 49 de control controla los respectivos bloques que constituyen el dispositivo de recepción.
[Primera estructura de ejemplo de un dispositivo de transmisión que transmite datos después de cifrar los datos de control]
Si se usan las tramas T2 (o las tramas equivalentes a las tramas T2) especificadas en los estándares existentes tales como DVB-T.2 como nuevas tramas que sirven como unidades para la transmisión de datos en los nuevos estándares para la difusión digital, las (señales OFDM de) nuevas tramas se pueden procesar fácilmente en un dispositivo de recepción que cumple con los nuevos estándares.
Es decir, en un dispositivo de recepción que cumple con los nuevos estándares que usan las tramas T2 como nuevas tramas, por ejemplo, las nuevas tramas se pueden procesar de la misma manera que en un dispositivo de recepción que cumple con DVB-T.2.
Tal como se describió anteriormente, la PAPR de una señal OFDM de un símbolo P2 que contiene L1 como datos de control en una trama T2 puede tener un valor relativamente grande. Por lo tanto, si las tramas T2 se usan como las nuevas tramas en los nuevos estándares tal como se describió anteriormente, se puede recortar una señal OFDM de alta potencia de un símbolo P2 en un dispositivo de recepción que cumple con los nuevos estándares. Si se recorta una señal OFDM en un dispositivo de recepción, se degrada la calidad de la señal OFDM, lo que puede afectar negativamente a la demodulación de la señal OFDM.
En vista de esto, para mejorar la PAPR de (la señal OFDM de) los datos de controlnecesarios para la demodulación (o idealmente, para ajustar la PAPR a “1”), se realiza el cifrado (difusión de energía)sobre los datos de control en un dispositivo de transmisión que transmite las señales OFDM según los nuevos estándares.
La Fig. 5 es un diagrama de bloques que muestra una primera estructura de ejemplo de un dispositivo de transmisión que transmite datos después de cifrar los datos de control.
En el dibujo, los componentes equivalentes a aquellos del dispositivo de transmisión de la Fig. 1 son representados mediante los mismos números de referencia que aquellos usados en la Fig. 1, y no se repetirá la explicación de los mismos.
El dispositivo de transmisión de la Fig. 5 es el mismo que el dispositivo de transmisión de la Fig. 1 en el que se incluye un multiplexador/adaptación de modo 11 a través de una unidad 28 de generación OFDM.
Sin embargo, el dispositivo de transmisión de la Fig. 5 difiere del dispositivo de transmisión de la Fig. 1 en que además incluye un cifrador 101 entre el rellenador 21 y el codificador 22 BCH.
Los datos Kbch de control postrelleno (Fig. 3) se suministran desde el rellenador 21 al cifrador 101.
El cifrador 101 realiza el cifrado (difusión de energía) sobre los datos Kbch de control postrelleno suministrados desde el rellenador 21, y emite los datos de control postrelleno cifrados.
Los datos de control postrelleno cifrados emitidos desde el cifrador 101 se suministran al codificador 22 BCH, y después se realizan las mismas operaciones que aquellas en el dispositivo de transmisión de la Fig. 1 en el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento.
La Fig. 6 es un diagrama para explicar las operaciones del rellenador 21, el cifrador 101, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento mostrados en la Fig. 5.
Los datos Ksig de control de longitud predeterminada se suministran al rellenador 21.
El rellenador 21 rellena los datos Ksig de control suministrados al mismo con un número requerido de ceros como datos falsos, y suministra los datos Kbch de control postrelleno que son los datos de control rellenador, al cifrador 101.
El cifrador 101 realiza el cifrado sobre los datos Kbch de control postrelleno suministrados desde el rellenador 21, y suministra los datos Kbch(a) de control postrelleno al codificador 22 BCH.
El codificador 22 BCH realiza la codificación BCH como codificación de corrección de errores sobre los datos Kbch(a) de control postrelleno suministrados desde el rellenador 21, y suministra el código Kldcp BCH resultante al codificador 23 LDPC.
Específicamente, el codificador 22 BCH determina los bits de paridad de código BCH para los Kbch(s) de control postrelleno cifrados, y añade los bits de paridad a los datos Kbch(s) de control postrelleno cifrados, para obtener el código Kldcp BCH de los datos Kbch(s) de control postrelleno cifrados, como en el caso descrito con referencia a la Fig. 3.
El codificador 23 LDPC realiza la codificación LDPC como codificación de corrección de errores sobre el código Kidcp BCH de los datos Kbch(s) de control postrelleno cifrados suministrados desde el codificador 22 BCH, y suministra el código Nldpc LDPC resultante a la unidad 24 de acortamiento.
Específicamente, el codificador 23 LDPC determina los bits de paridad de código LDPC para el código Kldcp BCH de los datos Kbch(s) de control postrelleno cifrados, y añade los bits de paridad al código Kldpc BCH, para obtener el código Nldpc LDPC del código Kldpc BCH, como en el caso descrito con referencia a la Fig. 3.
La unidad 24 de acortamiento realiza el acortamiento eliminando los datos falsos cifrados desde el código Nldpc LDPC suministrado desde el codificador 23 LDPC y perforando (parte de) los bits de paridad delcódigo Nldpc LDPC, y suministra el código Npost LDPC postacortamiento al codificador 25 QAM.
[Primera estructura de ejemplo de un dispositivo de recepción que recibe datos desde un dispositivo de transmisión después de cifrar los datos de control]
La Fig. 7 es un diagrama de bloques que muestra una estructura de ejemplo de un dispositivo de recepción que recibe datos desde el dispositivo de transmisión que se muestra en la Fig. 5 y transmite datos después de cifrar los datos de control.
En el dibujo, los componentes equivalentes a aquellos del dispositivo de recepción de la Fig. 4 son representados por los mismos números de referencia que aquellos usados en la Fig. 4, y no se repetirá la explicación de los mismos.
El dispositivo de recepción de la Fig. 7 es el mismo que el dispositivo de recepción de la Fig. 4 en el que se incluye una unidad 31 de operación OFDM a través de un decodificador 44 QAM, y un decodificador 46 LDPC a través de una unidad 49 de control.
Sin embargo, el dispositivo de recepción de la Fig. 7 difiere del dispositivo de recepción de la Fig. 4 en el que la unidad 45 de restauración se reemplaza con una unidad 111 de restauración, y se proporciona de nueva un descifrador 112entre el decodificador 47 BCH y la unidad 48 de eliminación.
En el dispositivo de recepción de la Fig. 7, el decodificador 44 QAM emite el código Npost LDPC postacortamiento (Fig. 6), y el código Npost LDPC postacortamiento se suministra a la unidad 111 de restauración como en el dispositivo de recepción de la Fig. 4.
La unidad 111 de restauración restaura el código Nldpc LDPC preacortamiento (Fig. 6) del código Npost LDPC postacortamiento suministrado desde el decodificador 44 QAM, y suministra el código LDPC restaurado al decodificador 46 LDPC.
En el dispositivo de transmisión de la Fig. 5, el cifrador 101 (Fig. 5) cifra los datos Kbch de control postrelleno, y la unidad 24 de acortamiento (Fig. 5) acorta el código Nldpc LDPC al código Npost LDPC eliminando los datos falsos cifrados del código Nldpc LDPCdel código Kldpc BCH de los datos Kbch(s) de control postrelleno cifrados y perforar los bits de paridad del código Nldpc LDPC , como se describió anteriormente con referencia a la Fig. 6.
Por lo tanto, para restaurar el código Nldpc LDPC original (preacortamiento) del código Npost LDPC acortado de la manera anterior, el código Npost LDPC postacortamiento necesita ser rellanado con datos falsos cifrados, en lugar de daos falsos.
Específicamente, dado que los datos Kbch(s) de control postrelleno no se rellenan en el dispositivo de transmisión de la Fig. 1, el código Nldpc LDPC preacortamiento (Fig. 3) es restaurado desde el código Npost LDPC postacortamiento (Fig. 3) realizando un relleno con ceros como datos falsos en el dispositivo de recepción (Fig. 4) que recibe los datos desde el dispositivo de transmisión.
En el dispositivo de transmisión de la Fig. 5, por otro lado, se realiza el cifrado en los Kbch de control postrelleno, con el fin de mejorar la PAPR de los datos de control. Por lo tanto, cuando el código Nldpc LDPCpreacortamiento (Fig. 6) es restaurado a partir delcódigo Npost LDPC postacortamiento (Fig. 6) en el dispositivo de recepción (Fig. 7) que recibe los datos desde el dispositivo de transmisión, los datos falsos cifrados contenidos en el código Nldpc LDPC preacortamiento son generados desde los datos falsos, y se necesita entonces realizar el rellenado en los datos falsos cifrados.
En vista de esto, para restaurar el código Nldpc LDPC preacortamiento (Fig. 6) desde el código Npost LDPC postacortamiento (Fig. 6) en el dispositivo de recepción de la Fig. 7, la unidad 111 de restauración necesita realizar de manera adicional una operación para generar los datos falsos cifrados. Esta operación no es realizada por la unidad 45 de restauración del dispositivo de recepción de la Fig. 4.
La unidad 111 de restauración genera los datos falsos cifrados, y después restaura el código Nldpc LDPC preacortamiento (Fig. 6) rellenando el código Npost LDPC postacortamiento del decodificador 44 QAM con los datos falsos cifrados y desperforando los bits de paridad del código LDPC. El código LDPC restaurado es suministrado al decodificador 46 LDPC.
El decodificador 46 LDPC realiza la decodificación LDPC sobre el código Nidpc LDPC suministrado desde la unidad 111 de restauración, y suministra el código KWpc BCH resultante (Fig. 6) al decodificador 47 BCH.
El decodificador 47 BCH realiza la decodificación BCH sobre el código Kldpc BCH suministrado desde el decodificador 46 LDPC, y suministra los datos Kbch (s) de control postrelleno cifrados resultantes (Fig. 6) al descifrador 112.
El descifrador 112 realiza el descifrado (difusión de energía inversa) sobre los datos Kbch(s) de control postrelleno cifrados suministrados desde el decodificador 47 BCH, para obtener los datos Kbch de control rellenados con ceros como datos falsos (datos de control postrelleno). Los datos Kbch de control postrelleno se suministran a la unidad 48 de eliminación.
La unidad 48 de eliminación elimina los ceros como los datos falsos de los datos Kbch de control postrelleno, y suministra los datos Ksig de control resultantes (Fig. 6) a una unidad 49 de control.
Tal como se describió anteriormente, en el caso de que se realice el cifrado sobre los datos Kbch de control postrelleno en el dispositivo de transmisión de la Fig. 5, el dispositivo de recepción (Fig. 7) que recibe los datos del dispositivo de recepción necesita no sólo realizar el descifrado para cancelar el cifrado, sino también para generar los datos falsos cifrados contenidos en el código Nldpc LDPC preacortamiento a partir de los datos falsos, para restaurar el código Nldpc LDPC preacortamiento (Fig. 6) a partir del código Npost LDPC postacortamiento (Fig. 6). Por lo tanto, en el dispositivo de recepción de la Fig. 7, se realiza el relleno con ceros como los datos falsos, y la unidad 45 de restauración (Fig. 4) que realiza la desperforación sobre los bits de paridad del código LDPC necesita ser reemplazada con la unidad 111 de restauración que realiza una operación diferente de la unidad 45 de restauración, o con la unidad 111 de restauración que genera los datos falsos cifrados, realiza el rellenado con los datos falsos cifrados, y realiza la desperforación sobre los bits de paridad del código LDPC.
[Estructura de un dispositivo de transmisión que transmite datos después de cifrar los datos de control según la invención]
La Fig. 8 es un diagrama de bloques que muestra una estructura de un dispositivo de transmisión que transmite datos después de cifrar los datos de control según la invención.
En el dibujo, los componentes equivalentes a aquellos del dispositivo de transmisión de la Fig. 1 o 5 son representados por los mismos números de referencia que aquellos usados en la Fig. 1 o 5, y no se repetirá la explicación de los mismos.
El dispositivo de transmisión de la Fig. 8 es el mismo que el dispositivo de transmisión de la Fig. 1, en el que se incluye un multiplexador/adaptación de modo 11 a través de una unidad 28 de generación OFDM.
Sin embargo, el dispositivo de transmisión de la Fig. 8 difiere del dispositivo de transmisión de la Fig. 1 en que incluye además el cifrador 101 descrito con referencia a la Fig. 5 en una etapa antes del rellenador 21.
Los datos de control de longitud predeterminada se suministran al cifrador 101.
El cifrador 101 realiza el cifrado sobre los datos de control suministrados al mismo, y emite los datos de control cifrados.
Los datos de control cifrados emitidos desde el cifrador 101 se suministran al rellenador 21, y se realizan después las mismas operaciones que aquellas en el dispositivo de transmisión de la Fig. 1 en el rellenador 21, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento.
La Fig. 9 es un diagrama para explicar las operaciones del cifrador 101, el rellenador 21, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento mostrada en la Fig. 8.
Los datos Ksig de control de longitud predeterminada se suministran al cifrador 101.
El cifrador 101 realiza el cifrado sobre los datos Kbch de control suministrados al mismo, y suministra los datos Ksig(s) de control cifrados al rellenador 21.
El rellenador 21 rellena los datos Ksig(s)de control cifrados suministrados desde el cifrador 101 con un número requerido de ceros como datos falsos.
Aquí, los datos obtenidos rellenando losdatos Ksig(s)de control cifrados con ceros como datos falsos son denominados también datos cifrados postrelleno.
Los datos Kbch cifrados postrelleno obtenidos rellenando los Ksig(s)de control cifrados con ceros como datos falsos en el rellenador 21 se suministran al codificador 22.
El codificador 22 BCH realiza la codificación BCH como codificación de corrección de errores sobre los datos Kbch cifrados postrelleno suministrados desde el rellenador 21, y suministra el código Kldpc BCH resultante al codificador 23 LDPC.
Específicamente, el codificador 22 BCH determina los bits de paridad de código BCH para los datos Kbch cifrados postrelleno, y añade los bits de paridad a los datos Kbch cifrados postrelleno, para obtener el código Kldpc BCH de los ]datos Kbch cifrados postrelleno como en el caso descrito con referenciaa la Fig. 3.
El codificador 23 LDPC realiza la codificación LDPC como codificación de corrección de errores sobre el código Kldpc BCH de los datos Kbch cifrados postrelleno suministrados desde el codificador 22 BCH, y suministra el código N ldpc LDPC resultante a la unidad 24 de acortamiento.
Específicamente, el codificador 23 LDPC determina los bits de paridad de código LDPC para el código Kldpc BCH de los datos Kbch cifrados postrelleno y añade los bits de paridad al código Kldpc BCH, para obtener el código Nldpc LDPC a partir del código Kldpc BCH como en el caso descrito con referencia a la Fig. 3.
La unidad 24 de acortamiento realiza el acortamiento eliminando los datos falsos del código Nldpc LDPC suministrado desde el codificador 23 LDPC y perforando los bits de paridad del código Nldpc LDPC, y suministra el código Npost LDPC postacortamiento al codificador 25 QAM.
[Estructura de un dispositivo de recepción que recibe datos desde un dispositivo de transmisión que transmite los datos después de cifrar los datos de control según la invención]
La Fig. 10 es un diagrama de bloques que muestra una estructura de un dispositivo de recepción según la invención que recibe datos desde el dispositivo de recepción que se muestra en la Fig. 8 y transmite los datos después de cifrar los datos de control.
En el dibujo, los componentes equivalentes a aquellos del dispositivo de recepción de la Fig. 4 o 7 son representados por los mismos números de referencia que aquellos usados en la Fig. 4 o 7, y no se repetirá la explicación de los mismos.
El dispositivo de recepción de la Fig. 10 es el mismo que el dispositivo de recepción de la Fig. 4 en el que se incluye una unidad 31 de operación OFDM a través de una unidad 49 de control.
Sin embargo, el dispositivo de recepción de la Fig. 10 difiere del dispositivo de recepción de la Fig. 4 en que el descifrador 112 descrito con referencia a la Fig. 7 se proporciona nuevamente entre la unidad 48 de eliminación y la unidad 49 de control.
En el dispositivo de recepción de la Fig. 10, el decodificador 44 QAM emite el código Npost LDPC postacortamiento (Fig. 9), y el código Npost LDPC postacortamiento se suministra a la unidad 45 de restauración, como en el dispositivo de recepción de la Fig. 4.
La unidad 45 de restauración restaura el código Nldpc LDPC preacortamiento (Fig. 9) a partir del código Npost LDPC postacortamiento suministrado desde el decodificador 44 QAM, y suministra el código LDPC restaurado al decodificador 46 LDPC.
En el dispositivo de transmisión de la Fig. 8, el cifrador 101 (Fig. 8) cifra los datos Ksig de control, y el rellenador 21 (Fig. 8) rellena los datos Ksig(s)de control cifrados con ceros como datos falsos, para obtener los datos Kbch cifrados postrelleno, como se describe con referencia a la Fig. 9.
La unidad 24 de acortamiento (Fig. 8) acorta después el código Nldpc LDPC al código Npost LDPC postacortamiento eliminando los datos falsos del código Nldpc LDPC del código Kldpc BCH de los datos Kbch cifrados postrelleno y perforando los bits de paridad del código Nldpc LDPC.
Por lo tanto, el código Nldpc LDPC original (preacortamiento) puede ser restaurado a partir del código Npost LDPC acortado de la manera anterior, realizando la misma operación que en el dispositivo de recepción de la Fig. 4, o rellenando el código Nldpc LDPC postacortamiento con los datos falsos (y desperforando los bits de paridad del código LDPC).
El decodificador 46 LDPC realiza la decodificación LDPC sobre el código Nldpc LDPC suministrado desde la unidad 45 de restauración, y suministra el código Kldpc BCH resultante (Fig. 9) al decodificador 47 BCH.
El decodificador 47 BCH realiza la decodificación BCH sobre el código Kldpc BCH suministrado desde el decodificador 46 LDPC, y suministra los datos Kbch cifrados postrelleno (Fig. 9) a la unidad 48 de eliminación.
La unidad 48 de eliminación elimina los ceros como datos falsos de los datos Kbch cifrados postrelleno y suministra los datos Ksig(s) de control cifrados resultantes (Fig. 9) al descifrador 122.
El descifrador 112 realiza el descifrado sobre los datos Ks¡g(s) de control cifrados suministrados desde la unidad 48 de eliminación, y obtiene los datos Ksig de control originales, que se suministran después a la unidad 49 de control. Tal como se describió anteriormente, en el dispositivo de transmisión de la Fig. 8, se realiza el cifrado sobre los datos Ksig de control para mejorar la PAPR, los datos Ksig(s) de control cifrados se rellenan con los datos falsos, se realiza la codificación BCH y la codificación LDPC como codificación de corrección de errores sobre los datos Kbch cifrados postrelleno obtenidos rellenando los datos Ksig(s) de control cifrados con los datos falsos, y se realiza el acortamiento eliminando los datos falsos del código LDPC obtenido a través de la codificación BCH y la codificación LDPC y perforando los bits de paridad del código LDPC. En este caso, el dispositivo de recepción (Fig. 10) que recibe los datos desde el dispositivo de transmisión realiza las mismas operaciones que aquellas del dispositivo de recepción (Fig. 4) que recibe datos desde el dispositivo de transmisión (Fig. 1) que transmite los datos sin cifrar los datos de control. Por consiguiente, el código Nldpc LDPC preacortamiento (Fig. 9) puede ser restaurado a partir del código Npost LDPC preacortamiento. Por tanto, usando el dispositivo de recepción de la Fig. 4, que cumple con DVB-T.2, por ejemplo, los datos de control que tienen la PAPR mejorada se pueden procesar (demodular) fácilmente. [Tercera estructura de ejemplo de un dispositivo de transmisión que transmite datos después de cifrar los datos de control]
La Fig. 11 es un diagrama de bloques que muestra una tercera estructura de ejemplo de un dispositivo de transmisión que transmite datos después de cifrar los datos de control.
En el dibujo, los componentes equivalentes a aquellos del dispositivo de transmisión de la Fig.1, 5, o 8 están representados por los mismos números de referencia que aquellos usados en la Fig. 1, 5, o 8, y no se repetirá la explicación de los mismos.
El dispositivo de transmisión de la Fig. 11 es el mismo que el dispositivo de transmisión de la Fig. 1 en el que se incluye un multiplexador/adaptación de modo 11a través de una unidad 28 de generación OFDM.
Sin embargo, el dispositivo de transmisión de la Fig. 11 difiere del dispositivo de transmisión de la Fig. 1 en que el cifrador 101 descrito con referencia a las Fig. 5 y 8 y una unidad 121 de reemplazo se proporcionan nuevamente entre el rellenador 21 y el codificador 22 BCH.
En la Fig. 11, el rellenador 21 rellena los datos de control con datos falsos, y suministra los datos de control postrelleno resultantes al cifrador 101.
El cifrador 101 realiza el cifrado sobre los datos de control postrelleno suministrados desde el cifrador 21, y suministra los datos de control postrelleno cifrados a la unidad 121 de reemplazo.
La unidad 121 de reemplazo reemplaza los datos falsos cifrados en los datos de control postrelleno cifrados desde el cifrador 101 con los datos falsos, y suministra los datos de reemplazo obtenidos a través del reemplazo al codificador 22 BCH.
Se realizan después las mismas operaciones que aquellas en el dispositivo de transmisión de la Fig. 1 en el codificador 22 b Ch , el codificador 23 LDPC, y la unidad 24 de acortamiento.
La Fig. 12 es un diagrama para explicar las operaciones del rellenador 21, el cifrador 101, la unidad 121 de reemplazo, el codificador 22 BCH, el codificador 23 LDPC, y la unidad 24 de acortamiento mostradas en la Fig. 11. Los datos Ksig de control de longitud predeterminada se suministran al rellenador 21.
El rellenador 21 rellena los datos Ksig de control suministrados al mismo con un número requerido de ceros como datos falsos, y suministra los datos Kbch de control postrelleno que son los datos de control rellenados, al cifrador 101.
El cifrador 101 realiza el cifrado sobre los datos Kbch de control postrelleno suministrados desde el rellenador 21, y suministra los datos Kbch(s) de control postrelleno cifrados a la unidad 121 de reemplazo.
La unidad 121 de reemplazo reemplaza los datos falsos cifrados en los datos Kbch(s) de control postrelleno cifrados desde el cifrador 101 con ceros que son los datos falsos, y suministra los datos Kbch(r) de reemplazo obtenidos a través del reemplazo al codificador 22 BCH.
El codificador 22 BCH realiza la codificación BCH como codificación de corrección de errores sobre los datos Kbch(r) de reemplazo suministrados desde la unidad 121 de reemplazo, y suministra el código Kldcp BCH resultante al codificador 23 LDPC.
Específicamente, el codificador 22 BCH determina los bits de paridad de código BCH para los datos Kbch(r) de reemplazo, y añade los bits de paridad a los datos Kbch(r) de reemplazo, para obtener el código Kldcp BCH de los datos Kbch(r) de reemplazo, como en el caso descrito con referencia a la Fig. 3.
El codificador 23 LDPC realiza la codificación LDPC como codificación de corrección de errores sobre el código Kidcp BCH de los datos Kbch(r) de reemplazo suministrados desde el codificador 22 BCH, y suministra el código Nldpc LDPC resultante a la unidad 24 de acortamiento.
Específicamente, el codificador 23 LDPC determina los bits de paridad de código LDPC para el código Kldpc BCH de los datos Kbch(r) de reemplazo, y añade los bits de paridad al código Kldpc BCH, para obtener el código Nldpc LDPC del código Kldpc BCH, como en el caso descrito con referencia a la Fig. 3.
La unidad 24 de acortamiento realiza un acortamiento eliminando los datos falsos del código Nldpc LDPC suministrado desde el codificador 23 LDPC y perforando los bits de paridad del código Nldpc LDPC, y suministra el código Npost LDPC postacortamiento al codificador 25 QAM.
[Tercera estructura de ejemplo de un dispositivo de recepción que recibe datos desde un dispositivo de transmisión que transmite los datos después de cifrar los datos de control]
La Fig. 13 es un diagrama de bloques que muestra una estructura de ejemplo de un dispositivo de recepción que recibe datos desde el dispositivo de transmisión que se muestra en la Fig. 11 y transmite los datos después de cifrar los datos de control.
En el dibujo, los componentes equivalentes a aquellos del dispositivo de recepción de la Fig. 4, 7 o 10 son representados por los mismos números de referencia que aquellos usados en la Fig. 4, 7 o 10, y no se repetirá la explicación de los mismos.
El dispositivo de recepción de la Fig. 13 es el mismo que el dispositivo de recepción de la Fig. 4 en el que se incluye una unidad 31de operación OFDM a través de una unidad 49 de control.
Sin embargo, el dispositivo de recepción de la Fig. 13 difiere del dispositivo de recepción de la Fig. 4 en que el descifrador 112 descrito con referencia a las Fig. 7 y 10 se proporciona nuevamente entre el decodificador 47 BCH y la unidad 48 de eliminación.
En el dispositivo de recepción de la Fig. 13, el decodificador 44 QAM emite el código Npost LDPC postacortamiento (Fig. 12), y el código Npost LDPC postacortamiento se suministra a la unidad 45 de restauración, como en el dispositivo de recepción de la Fig. 4.
La unidad 45 de restauración restaura el código Nldpc LDPC preacortamiento (Fig. 12) a partir del código Npost LDPC postacortamiento suministrado desde el decodificador 44 QAM, y suministra el código LDPC restaurado al decodificador 46 LDPC.
En el dispositivo de transmisión de la Fig. 11, el rellenador 21 (Fig. 11) rellena los datos Ksig de control con los datos falsos, y el cifrador 101 (fig. 11) cifra los datos Kbch de control postrelleno obtenidos medianteel relleno, tal como se describe con referencia a la Fig. 12. Como resultado, se obtienenlos datos Kbch(s) de control postrelleno cifrados. En la unidad 121 de reemplazo, los datos falsos cifrados contenidos en losdatos Kbch(s) de control postrelleno cifrados se reemplazan con los datos falsos. Después se realiza el acortamiento para acortar el código Nldpc LDPC al código Npost LDPC eliminando los datos falsos del código Nldpc LDPC del código Kldpc BCH de los datos Kbch(r) de reemplazo obtenidos a través del reemplazo, y perforando los bits de paridad del código Nldpc LDPC.
Por lo tanto, el código Nldpc LDPC original (preacortamiento) puede ser restaurado a partir del código Npost LDPC acortado de la manera anterior, realizando las mismas operaciones que en el dispositivo de recepción de la Fig. 4, o rellenando el código NpostLDPC postacortamiento con los datos falsos.
El decodificador 46 LDPC realiza la decodificación LDPC sobre el código NldpcLDPC suministrado desde la unidad de restauración 45, y suministrael código Kldpc BCH resultante (Fig. 12) al decodificador 47 BCH.
El decodificador 47 BCH realiza la decodificación BCH sobre el código Kldpc BCH suministrado desde el decodificador 46 LDPC, y suministra los datos Kbch(r) de reemplazo resultantes (Fig. 12) al descifrador 112.
El descifrador 112 realiza el descifrado sobre los datos Kbch(r) de reemplazo suministrados desde el decodificador 47 BCH, y suministra los datos resultantes, que son los datos de control rellenados con los datos falsos descifrados (de aquí en adelante referidos también como datos de control postrelleno), a la unidad 48 de eliminación.
La unidad 48 de eliminación elimina los datos falsos descifrados de los datos de control postrelleno suministrados desde el descifrador 112, y suministra los datos Ksig de control resultantes (Fig. 12) a la unidad 49 de control.
Aquí, los datos Kbch(r) de reemplazo (Fig. 12) suministrados desde el decodificador 47 BCH al descifrador 112 contienen los datos falsos usados en el relleno en la unidad 45 de restauración, y el descifrador 112 descifra los datos Kbch(r) de reemplazo. Como resultado, los datos falsos contenidos en los datos Kbch(r) de reemplazo se convierten en los datos falsos descifrados.
Por consiguiente, los datos de control postrelleno obtenidos descifrando los datos Kbch(r) de reemplazo en el descifrador 112 contienen los datos falsos descifrados. Es decir, los datos de control postrelleno obtenido descifrando los datos Kbch(r) de reemplazo son datos formados rellenando los datos de control con los datos falsos descifrados.
La ubicación de los datos falsos descifrados contenidos en los datos de control postrelleno descifrando los datos Kbch(r) de reemplazo esla misma que la ubicación de los datos falsos contenidos en los datos Kbch de control postrelleno en la Fig. 3. Por consiguiente, la unidad 48 de eliminación del dispositivo de recepción de la Fig. 13 puede eliminar los datos falsos descifrados de los datos de control postrelleno suministrados desde el descifrador 112, realizando la misma operación que la realizada por la unidad 48 de eliminación del dispositivo de recepción de la Fig. 4.
Tal como se describió anteriormente, en el dispositivo de transmisión de la Fig. 11, los datos Ksig de control se rellenan con los datos falsos, el cifrado para mejorar la PAPR se realiza sobre los datos Kbch de control postrelleno que son los datos de control rellenados, los datos falsos cifrados en los datos Kbch(s) de control postrelleno se reemplazan con los datos falsos, se realiza la codificación BCH y la codificación LDPC como codificación de corrección de errores sobrelos datos Kbch(r) de reemplazo obtenidos a través del reemplazo, y se realiza el acortamiento eliminando los datos falsos del código LDPC obtenido a través de la codificación BCH y la codificación LDPC y perforando los bits de paridad del código LDPC. En ese caso, el dispositivo de recepción (Fig. 13) que recibe los datos desde el dispositivo de transmisión realiza las mismas operaciones que aquellas del dispositivo de recepción (Fig. 4) que recibe datos desde el dispositivo de transmisión (Fig. 1) que transmite los datos sin cifrar los datos de control. Por consiguiente, el código Nldpc LDPC preacortamiento (Fig. 9) se puede restaurar a partir del código Npost LDPC postacortamiento. Por tanto, usando el dispositivo de recepción de la Fig. 4, que cumple con DVB-T.2, por ejemplo, los datos de control que tienen una PAPr mejorada pueden ser procesados (demodulados) fácilmente.
En el dispositivo de recepción de la Fig. 13 (así como en el dispositivo de recepción de la Fig. 4), la unidad 49 de control puede incluir una interfaz que recibe no sólo los datos de control sino los datos de control rellenados con datos falsos (descifrados) (los datos de control postrelleno). En ese caso, no hay necesidad de incluir la unidad 48 de eliminación, y el dispositivo de recepción puede hacerse de un tamaño menor.
[Estructura de ejemplo del cifrador 101]
La Fig. 14 es un diagrama de bloques que muestra una estructura de ejemplo del cifrador 101 (Fig. 5, 8, y 11). El cifrador 101 incluye un grupo 201 de registros y los circuitos 202 y 203 EXOR.
El grupo 201 de registros incluye quince registros #1 hasta el #15, y cada registro #i se sincroniza con (los bits respectivos de) los datos a ser cifrados, y asegura los bits asegurados por el registro #i-1 de la etapa anterior.
Se suministra una salida del circuito 202 EXOR al primer (superior) registro #1 del grupo 201 de registros, y el registro #1 asegura la salida del circuito 202 EXOR.
El circuito 202 EXOR (el primer circuito EXOR) calcula la O exclusiva entre los bits asegurados por el registro decimocuarto #14 y los bits asegurados por el registro decimoquinto #15 entre los registros #1 a #15 del grupo 201 de registros, por ejemplo, y suministra el resultado de cálculo al primer registro #1 del grupo 201 de registros y al circuito 203 EXOR.
Los datos a ser cifrados (los datos de control (Fig. 8)) o los datos de control postrelleno (Fig. 11), así como la salida del circuito 202 EXOR (el resultado de la operación O exclusivarealizada sobre los bits asegurados por el registro decimocuarto #14 y los bits asegurados por el registro decimoquinto #15), se suministra al circuito 203 EXOR.
El circuito 203 EXOR (el segundo circuito EXOR) calcula la O exclusiva entre la salida del circuito 202 EXOR y los datos a ser cifrados, y emite el resultado del cálculo como los datos cifrados.
En el cifrador 101 que tiene la estructura descrita anteriormente, los bits, 1, 0, 0, 1, 0, 1, 0, 1, 0, 0, 0, 0, 0, 0, y 0, por ejemplo, se fijan como los valores iniciales en el primer al decimoquinto registro #1 a #15 del grupo 201 de registros, respectivamente.
Después de eso, cada registro #i del grupo 201 de registros, excepto para el primer registro #1, se sincronizan con los datos a ser cifrados, y aseguran los bits asegurados por el registro #i-1 de la etapa anterior.
Mientras tanto, el primer registro #1 del grupo 201 de registros asegura la salida del circuito 202 EXOR.
El circuito 202 EXOR calcula la O exclusiva entre los bits asegurados por el registro decimocuarto #14 y los bits asegurados por el registro decimoquinto #15, y suministra (los bit que forman) la secuencia M obtenida como resultado del cálculo del primer registro #1 del grupo 201 de registros y el circuito 203 EXOR.
El circuito 203 EXOR calcula la O exclusiva entre la secuencia M suministrada desde el circuito 202 EXOR y los datos a ser cifrados. De esta manera, los datos a ser cifrados se cifran, y los datos cifrados se emiten.
Se debería observar que el descifrador 112 de cada uno de los dispositivos de recepción (Fig. 7, 10, y 13) tiene la misma estructura que el cifrador 101.
[Formatos de flujos de bits según los nuevos estándares]
La Fig. 15 es un diagrama que muestra un primer formato de ejemplo de un flujo de bits de una señal OFDM a ser transmitida por un dispositivo de transmisión que cifra los datos de control y que cumple con los nuevos estándares, como el dispositivo de transmisión mostrado en la Fig. 5, 8, o 11.
En la Fig. 15, se forma un flujo de bits de una señal OFDM a ser transmitida por el dispositivo de transmisión que cumple con los nuevos estándares con nuevas tramas.
En los nuevos estándares, una nueva trama es una trama como una unidad para la transmisión de datos. En la Fig. 15, se usan las tramas T2 especificadas en los estándares existentes tales como el DVB-T.2 como las nuevas tramas.
Por consiguiente, como las tramas T2 descritas con referencia a la Fig. 2, cada nueva trama se forma con un símbolo P1, símbolos P2, y símbolos de datos (símbolos denominador “Normales” y símbolos denominados “FC”) que se disponen en este orden.
En este caso, se puede formar un dispositivo de recepción que procesa (las señales OFDM de) las nuevas tramas y que cumple con los nuevos estándares con un dispositivo de recepción que cumple con DVB-T.2 (simplemente haciendo pequeños cambios a la especificación de un dispositivo de recepción que cumple con DVB-T.2).
Tal como se describió con referencia a la Fig. 2, el S1 y S2 contenidos en el símbolo P1 que es el preámbulo colocado en la parte superior de cada trama T2 contienen información de identificación de trama que indica que la trama es una trama T2. Por otro lado, el S1 y S2 contenidos en el símbolo P1 de cada nueva trama contiene información de identificación de trama que indica que la trama es una nueva trama.
En este caso, el dispositivo de recepción que recibe las señales OFDM puede determinar si cada trama es una trama T2 o una nueva trama, a partir de la información de identificación contenida en el S1 y S2 contenidos en el símbolo P1 de cada trama.
La Fig. 16 es un diagrama que muestra un segundo formato de ejemplo de un flujo de bits de una señal OFDM a ser transmitida por un dispositivo de transmisión que cifra los datos de control y que cumple con los nuevos estándares, como el dispositivo de transmisión mostrado en la Fig. 5, 8 o 11.
En la Fig. 16, se forma un flujo de bits de una señal OFDM a ser transmitida por el dispositivo de transmisión que cumple con los nuevos estándarescon tramas T2 y nuevas tramas.
Específicamente, en la Fig. 16, las nuevas tramas se multiplexan con tramas T2 especificadas en DVB-T.2 en el dispositivo de transmisión que cumple con los nuevos estándares, y se transmiten después.
Aquí, el dispositivo de transmisión que cumple con los nuevos estándares, tal como el dispositivo de transmisión mostrado en la Fig. 5, 8, o 11, incluye el multiplexador/adaptación de modo 11 a través de la unidad 28 de generación OFDM que constituye el dispositivo de transmisión mostrado en la Fig. 1, y por lo tanto, se pueden formar las tramas T2 especificadas en DVB-T.2.
En vista de esto, en el dispositivo de transmisión que cumple con los nuevos estándares, se forman nuevas tramas y tramas T2, y estas nuevas tramas y tramas T2 se pueden multiplexar (división de tiempo) y transmitir.
Se debería observar que, en la Fig. 16, las tramas T2 especificadas en DVB-T.2 se pueden usar como las nuevas tramas como en el caso ilustrado en la Fig. 15.
Tal como se describió con referencia a la Fig. 15, (el S1 y S2 contenido en) el símbolo P1 de cada trama T2 contiene la información de identificación de trama que indica que la trama es una trama T2, y según la invención el símbolo P1 de cada nuevo símbolo contiene la información de identificación de trama que indica que la trama es una nueva trama. Por consiguiente, el dispositivo de recepción que recibe las señales OFDM puede determinar si cada trama es una trama T2 o una nueva trama, a partir de la información de identificación de trama contenida en el símbolo P1 de cada trama.
[Descripción de un ordenador al que se aplica la presente invención]
Las series de operaciones descritas anteriormente se pueden realizar con hardware, y se pueden realizar también con software. Donde las series de operaciones se realicen con software, se instala un programa que forma el software en un ordenador de propósito general.
La Fig. 17 muestra una estructura de ejemplo de una realización de un ordenador en el que se instala el programa para realizar las series de operaciones descritas anteriormente.
El programa puede ser grabado de antemano en un disco 305 duro o una ROM 303 proporcionada como medio de grabación en el ordenador.
De manera alternativa, el programa se puede almacenar (grabar) en un medio 311 de grabación extraíble. Dicho medio 311 de grabación extraíble puede ser proporcionado como un así denominado software empaquetado. Aquí, el medio 311 de grabación extraíble puede ser un disco flexible, un CD-ROM (Memoria de Sólo Lectura de Disco Compacto), un disco MO (Magneto Óptico), un DVD (Disco Versátil Digital), un disco magnético, o una memoria semiconductora, por ejemplo.
En lugar de ser instalado desde el medio 311 de grabación extraíble descrito anteriormente en el ordenador, el programa puede ser descargado en el ordenador a través de una red de comunicación o una red de difusión, y ser instalado en un disco 305 duro interno. Específicamente, el programa puede ser transferido de manera inalámbrica desde un sitio de descargar al ordenador a través de un satélite artificial para la difusión por satélite digital, o ser transferido a través de un cable al ordenador a través de una red tal como una LAN (Red de Área Local) o Internet, por ejemplo.
El ordenador incluye una CPU (Unidad Central de Procesamiento) 302, y se conecta una interfaz 310 de entrada/salida a la CPU 302 a través del bus 301.
Cuando una instrucción es introducida por un usuario que opera una unidad 307 de entrada a través de la interfaz 310 de entrada/salida, la CPU 302 ejecuta un programa almacenado en la ROM (Memoria de Sólo Lectura) 303 de acuerdo con la instrucción. De manera alternativa, la CPU 302 carga un programa almacenado en el disco 305 duro en una RAM (Memoria de Acceso Aleatorio) 304, y después ejecuta el programa.
Haciendo esto, la CPU 302 realiza las operaciones según los diagramas de flujo anteriormente descritos, o realiza las operaciones usando las estructuras ilustradas en los diagramas de bloques anteriormente descritos. Donde sea necesario, la CPU 302 emite los resultados de la operación desde una unidad 306 de salida o trasmite los resultados de la operación desde la unidad 308 de comunicación através de la interfaz 310 de entrada/salida, por ejemplo, y almacena además los resultados de la operación en el disco 305 duro.
La unidad 307 de entrada está formada con un teclado, un ratón, un micrófono, y similares. La unidad 306 de salida está formada con un LCD (Elemento de Presentación de Cristal Líquido), un altavoz, y similares.
En esta especificación, los pasos deprocesamiento a ser llevados a cabo por un ordenador según un programa no se llevan a cabo necesariamente en el orden cronológico de acuerdo con la secuencia descrita en los diagramas de flujo. Es decir, los pasos de procesamiento a ser llevados a cabo por un ordenador según un programa incluyen procedimientos a ser llevados a cabo en paralelo o de manera independiente de otro (tal como los procesos paralelos o los procedimiento basados en objetos).
El programa puede ser ejecutado por un ordenador (procesador), o puede ser ejecutado de una manera distribuida por más de un ordenador. Además, el programa puede ser transferido a un ordenador remoto, y ser ejecutado en este.
Se debería observar que las realizaciones de la presente invención no se limitan a las realizaciones anteriormente descritas, y se pueden hacer diversas modificaciones a estas sin salir del alcance de la invención.
Específicamente, el formato de trama T2 se usa como el formato de nueva trama en esta realización, pero se pude usar un formato distinto del formato de trama T2 como el formato de nueva trama.
Lista de signos de referencia
11 Multiplexador/Adaptación de modo, 12 Rellenador, 13 Cifrador BB, 14 Codificador BCH, 15 Codificador LDPC, 16 Intercalador de bits, 17 Codificador QAM, 18 Intercalador de tiempo, 19 Codificador SISO/MISO, 20 Intercalador de frecuencia, 21 Rellenador, 22 Codificador BCH, 23 Codificador LDPC, 24 Unidad de acortamiento, 25 Codificador QAM, 26 Intercalador de frecuencia, 27 Unidad de asignación de recursos/constructora de tramas, 28 Unidad de generación OFDM, 31 Unidad de operación OFDM, 32 Unidad de gestión de tramas, 33 Desintercalador de frecuencia, 34 Decodificador SISO/MISO, 35 Desintercalador de tiempo, 36 Decodificador QAM, 37 Intercalador de bits, 38 decodificador LDPC, 39 decodificador BCH, 40 Descifrador BB, 41 Unidad de eliminación de nulos, 42 Demultiplexador, 43 Desintercalador de frecuencia, 44 Decodificador QAM, 45 Unidad de restauración, 46 Decodificador LDPC, 47 Decodificador BCH, 48 Unidad de eliminación, 49 Unidad de control, 101 Cifrador, 111 Unidad de restauración, 112 Descifrador, 121 Unidad de reemplazo, 201 Grupo de registros, 202, 203 circuito EXOR, 301 Bus, 302 CPU, 303 ROM, 304 RAM, 305 Disco duro, 306 Unidad de salida, 307 Unidad de entrada, 308 Unidad de comunicación, 309 Drive, 310 Interfaz de entrada/salida, 311 Medio de grabación extraíble.

Claims (15)

REIVINDICACIONES
1. Un dispositivo de procesamiento de datos que comprende:
- unos medios (101) de cifrado configurados para cifrar los datos (L1) de control que resultan en datos (Ksig(s)) 5 de control cifrados;
- unos medios (21) de relleno configurados para rellenar los datos (Ksig(s)) de control cifrados con bits de relleno cero que resultan en datos (Kbch) de control cifrados postrelleno para ajustar una longitud de datos de los datos (Ksig(s)) de control cifrados a una longitud de datos objetivo de una codificación de corrección de errores BCH, datos (L1) de control que se vanausar para la demodulación;
10 - unos medios (22) de codificación de corrección de errores configurados para realizar la codificación de corrección de errores sobre los datos (Kbch) de control cifrados postrelleno añadiendo bits de paridad de código BCH al final de los datos (Kbch) de control cifrados postrelleno, obteniendo de este modo los bits (Kldpc) de código BCH;
- unos medios (23) de codificación de corrección LDPC configurados para añadir bits de paridad de código 15 LDPC después de los bits de paridad de código BCH de los bits (Kldpc) de código BCH, para obtener los bits (Nldpc) de código LDPC,
- unos medios (24) de acortamiento configurados paraperforar los bits de paridad de código LDPC de los bits (Nldpc) de código LDPC y eliminar los bits de relleno cero de los bits (Nldpc) de código LDPC, para obtener los datos (Npost) de código LDPC postacortamiento para la transmisión, no siendo transmitidos los bits de 20 paridad perforados y los bits de relleno cero; y
- un constructor (27) de tramas para crear una trama que contiene los datos (Npost) de código LDPC postacortamiento y multiplexar la trama en una señal DVB-T2 para la transmisión con una o más otras tramas, en donde la trama contiene un preámbulo, preámbulo el cual incluye un símbolo que incluye 25 información que identifica que la trama comprende los datos (Npost) de código LDPC postacortamiento que contienen los datos (Ksig(s)) de control cifrados.
2. El dispositivo de procesamiento de datos según la reivindicación 1, en donde los datos de control se cifran de acuerdo con un generador polinómico 1 X14 + X15.
3. El dispositivo de procesamiento de datos según la reivindicación 2, en donde los medios (101) de cifrado incluyen: 30- un grupo (201) de registros formado con quince registros (#1 a #15) conectados en serie, asegurando un registro (# 2 a #15) en una etapa posterior los bits asegurados por un registro en una etapa anterior (#1 a #14);
- un primer circuito (202) EXOR configurado para calcular una O exclusiva entre los bits asegurados por un registro decimocuarto (#14) y los bits asegurados por un registro decimoquinto (#15); y
35 - un segundo circuito (203) EXOR configurado
■ para calcular una O exclusiva entre una salida del primer circuito (202) EXOR y los datos a ser cifrados, y
■ para emitir un resultado del cálculo como datos cifrados
40 - un primer registro (#1) del grupo (201) de registros se configura para asegurar la salida del primer circuito (202) EXOR, y
- los bits 1, 0, 0, 1, 0, 1, 0, 1, 0, 0, 0, 0, 0, 0, y 0 se fijan como valores iniciales en el primer al decimoquinto registro (#1 a #15) del grupo 201 de registros, respectivamente.
45 4. Un método de procesamiento de datos que comprende los pasos de:
- cifrar, mediante unos medios (101) de cifrado, los datos (L1) de control resultando en datos (Ksig(s)) de control cifrados;
- rellenar, mediante unos medios (21) de relleno, los datos (Ksig(s)) de control cifrados con bits de relleno cero que 50 resultan en datos (Kbch) de control cifrados postrelleno para ajustar una longitud de datos de los datos (Ksig(s)) de control cifrados a una longitud de datos objetivo de una codificación de corrección de errores BCH, datos (L1) de control que se vanausar para la demodulación;
- realizar, mediante unos medios (22) de codificación de corrección de errores la codificación de corrección de errores sobre los datos (Kbch) de control cifrados postrelleno añadiendo bits de paridad de código BCH al final de los datos (Kbch) de control cifrados postrelleno, obteniendo de este modo los bits (Kldpc) de código BCH;
- añadir, mediante unos medios (23) de codificación de corrección LDPC, los bits de paridad de código LDPC después de los bits de paridad de código BCH de los bits (Kldpc) de código BCH para obtener los bits (Nldpc) de código LDPC,
- realizar, mediante unos medios (24) de acortamiento, el acortamiento perforando los bits de paridad de código LDPC de los bits (Nldpc) de código LDPC y eliminar los bits de relleno cero de los bits (Nldpc) de código LDPC, para obtener los datos (Npost) de código LDPC postacortamiento para su transmisión, no siendo transmitidos los bits de paridad perforados y los bits de relleno cero; y
- crear una trama que contenga los datos (Npost) de código LDPC postacortamientoy multiplexar la trama en una señal DVB-T2 para su transmisión con una o más de otras trama, en donde la trama contiene un preámbulo, preámbulo el cual incluye un símbolo que incluye información que identifica que la trama comprende los datos (Npost) de código LDPC postacortamiento que contienen los datos (Ksig(s)) de control cifrados.
5. El método de procesamiento de datos según la reivindicación 4, en donde el cifrar de los datos de control comprende cifrar los datos de control de acuerdo con un generador polinómico 1 X14 X15.
6. El método de procesamiento de datos según la reivindicación 5, en donde el cifrar los datos de control de acuerdo con un generador polinómico 1 X14 X15 (101) incluye cifrar los datos de control con
- un grupo (201) de registros formado por quince registros (#1 a #15) conectados en serie, un registro (# 2 a #15) en una etapa posterior asegurando los bits asegurados por un registro en una etapa anterior (#1 a #14);
- un primer circuito (202) EXOR configurado para calcular una O exclusiva entre los bits asegurados por un registro decimocuarto (#14) y los bits asegurados por un registro decimoquinto (#15); y
- un segundo circuito (203) EXOR configurado
■ para calcular una O exclusiva entre una salida del primer circuito (202) EXOR y los datos a ser cifrados, y
■ para emitir un resultado del cálculo como datos cifrados
- un primer registro (#1) del grupo (201) de registros se configura para asegurar la salida del primer circuito (202) EXOR, y
- los bits 1, 0, 0, 1, 0, 1, 0, 1, 0, 0, 0, 0, 0, 0, y 0 se fijan como valores iniciales en el primer al decimoquinto registro (#1 a #15) del grupo 201 de registros, respectivamente.
7. Un dispositivo de procesamiento de datos que comprende:
- una unidad (32) de gestión de tramas para demultiplexar una trama que contiene datos (Npost) de código LDPC postacortamiento a partir de una o más otras tramas de una señal DVB-T2 recibida y para recuperar los datos (Npost) de código LDPC postacortamiento,
- unos medios (45, 46) de decodificación de corrección LDPC configurados para decodificar los bits (Nldpc) de código LDPC restaurados a partir de los datos (Npost) de código LDPC postacortamiento rellenando los datos (Npost) de código LDPC postacortamiento con bits de relleno cero y desperforando los bits de paridad de los datos de código LDPC, obteniendo de este modo los bits (Kldpc) de código BCH;
- unos medios (47) de decodificación de corrección de errores BCH configurados para realizar la decodificación de errores BCH sobre los bits (Kldpc) de código BCH, obteniendo de este modo los datos (Kbch) de control cifrados postrelleno, en donde los bits (Kldpc) de código BCH comprenden los bits de paridad de código BCH añadidos al final de los datos (Kbch) de control cifrados postrelleno;
- unos medios (48) de eliminación configurados para eliminar datos falsos delos datos (Kbch) de control cifrados postrelleno, obteniendo de este modo datos (Ksig(s)) de control cifrados;
- unos medios (112) de descifrado configurados para descifrar los datos (Ksig(s)) de control cifrados, para obtener los datos (L1) de control, en donde la trama contiene un preámbulo, preámbulo el cual incluye un símbolo que incluye información que identifica que la trama comprende los datos (Npost) de código LDPC que contienen los datos (Ksig(s)) de control cifrados.
8. El dispositivo de procesamiento de datos según la reivindicación 7, en donde los medios (112) de descifrado se configuran para descifrarlos datos (Ksig(s)) de control cifrados, cifrados de acuerdo con un generador polinómico 1 X14 X15.
9. El dispositivo de procesamiento de datos según la reivindicación 8, en donde los medios (112) de descifrado se configuran para descifrar los datos (Ksig(s)) de control cifrados, cifrados con
- un grupo (201) de registros formado con quince registros (#1 a #15) conectados en serie, un registro (# 2 a #15) en una etapa posterior asegurando los bits asegurados por un registro en una etapa anterior (#1 a #14);
- un primer circuito (202) EXOR configurado para calcular una O exclusiva entre los bits asegurados por un registro decimocuarto (#14) y los bits asegurados por un registro decimoquinto (#15); y
- un segundo circuito (203) EXOR configurado
- para calcular una O exclusiva entre una salida del primer circuito (202) EXOR y los datos de control cifrados, y para emitir un resultado del cálculo como los datos (L1) de control,
- un primer registro (#1) del grupo (201) de registros se configura para asegurar la salida del primer circuito (202) EXOR, ylos bits 1, 0, 0, 1, 0, 1, 0, 1, 0, 0, 0, 0, 0, 0, y 0 se fijan como valores iniciales en el primer al decimoquinto registro (#1 a #15) del grupo 201 de registros, respectivamente.
10. Un método de procesamiento de datos que comprende los pasos de:
- demultiplexar una trama que contiene los datos (Npost) de código LDPC postacortamiento a partir de una o más de otras tramas de una señal DVB-T2 recibida y para recuperar los datos (Npost) de código LDPC postacortamiento,
- realizar, mediante unos medios (45, 46) de decodificación de corrección LDPC, una decodificación de los datos (Nldpc) de código LDPC restaurados a partir de los datos (Npost) de código LDPC postacortamiento, añadiendo los datos (Npost) de código LDPC postacortamiento con bits de relleno cero y desperforando los bits de paridad de los datos de código LDPC, obteniendo de este modo los bits (Kldpc) de código BCH;
- realizar mediante unos medios (47) de decodificación de corrección de errores BCH, la decodificación de errores BCH sobre los bits (Kldpc) de código BCH, obteniendo de este modo los datos (Kbch) de control cifrados postrelleno, en donde los bits (Kldpc) de código BCH comprenden los bits de paridad de código BCH añadidos al final de los datos (Kbch) de control cifrados postrelleno;
- eliminar los datos falsos de los datos (Kbch) de control cifrados postrelleno, obteniendo de este modo los datos (Ksig(s)) de control cifrados;
- realizar, mediante unos medios (48, 112) de descifrado, el descifrado de losdatos (Ksig(s)) de control cifrados, para obtener los datos (L1) de control, en donde la trama contiene un preámbulo, preámbulo el cual incluye un símbolo que incluye información que identifica que la trama comprende los datos (Npost) de código LDPC que contienen los datos (Ksig(s)) de control cifrados.
11. El método de procesamiento de datos según la reivindicación 10, en donde la realización, mediante los medios (48, 112) de descifrado, del descifrado de los datos (Ksig(s)) de control cifrados comprende el descifrado de los datos (Ksig(s)) de control cifrados que han sido cifrados de acuerdo con un generador polinómico 1 X14 X15.
12. El método de procesamiento de datos según la reivindicación 11, en donde el descifrado de los datos (Ksig(s)) de control cifrados comprende el descifrado de los datos (Ksig(s)) de control cifrados con
- un grupo (201) de registros formado con quince registros (#1 a #15) conectados en serie, un registro (# 2 a #15) en una etapa posterior asegurando los bits asegurados por un registro en una etapa anterior (#1 a #14);
- un primer circuito (202) EXOR configurado para calcular una O exclusiva entre los bits asegurados por un registro decimocuarto (#14) y los bits asegurados por un registro decimoquinto (#15); y
- un segundo circuito (203) EXOR configurado
- para calcular una O exclusiva entre una salida del primer circuito (202) EXOR y los datos de control cifrados, y para emitir un resultado del cálculo como los datos (L1) de control,
- un primer registro (#1) del grupo (201) de registros se configura para asegurar la salida del primer circuito (202) EXOR, ylos bits 1, 0, 0, 1, 0, 1, 0, 1, 0, 0, 0, 0, 0, 0, y 0 se fijan como valores iniciales en el primer al decimoquinto registros (#1 a #15) del grupo (201) de registros, respectivamente.
13. El dispositivo de procesamiento de datos según cualquiera de las reivindicaciones 7 a 9 que comprende recibir los medios configurados para recibir la señal DVB-T2.
14. El método de procesamiento de datos según cualquiera de las reivindicaciones 10 a 12, que comprende un paso de recepción, en donde la recepción se configura para recibir la señal DVB-T2.
15. Un medio de grabación que almacena instrucciones que al ser ejecutadas por un ordenador provocan que el ordenador realice el método de procesamiento de datos según cualquiera de las reivindicaciones 4 a 6 o el método de procesamiento de datos según cualquiera de las reivindicaciones 10 a 12.
ES18181216T 2010-11-22 2011-11-14 Dispositivo y método para eliminar datos falsos y bits de paridad de código BCH/LDPC concatenados Active ES2893450T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010259665A JP5648440B2 (ja) 2010-11-22 2010-11-22 データ処理装置、及び、データ処理方法

Publications (1)

Publication Number Publication Date
ES2893450T3 true ES2893450T3 (es) 2022-02-09

Family

ID=46145763

Family Applications (1)

Application Number Title Priority Date Filing Date
ES18181216T Active ES2893450T3 (es) 2010-11-22 2011-11-14 Dispositivo y método para eliminar datos falsos y bits de paridad de código BCH/LDPC concatenados

Country Status (9)

Country Link
US (1) US9172497B2 (es)
EP (3) EP2645579B1 (es)
JP (1) JP5648440B2 (es)
CN (2) CN103339864B (es)
ES (1) ES2893450T3 (es)
HU (1) HUE055929T2 (es)
PL (2) PL4002700T3 (es)
RU (2) RU2715020C2 (es)
WO (1) WO2012070416A1 (es)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105340262B (zh) 2013-06-19 2018-07-27 Lg 电子株式会社 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法
US9774352B2 (en) 2013-09-17 2017-09-26 Samsung Electronics Co., Ltd. Transmitting apparatus, and puncturing method thereof
US9258159B2 (en) 2013-09-18 2016-02-09 Samsung Electronics Co., Ltd. Transmitter and zero bits padding method thereof
KR102223056B1 (ko) * 2013-09-26 2021-03-05 삼성전자주식회사 송수신 장치 및 그의 신호 처리 방법
CN104518847B (zh) * 2013-09-29 2018-02-02 中国科学院上海高等研究院 基于bch码与短ldpc码级联的信令编码方法及系统
KR20150085747A (ko) * 2014-01-16 2015-07-24 한국전자통신연구원 Ｗｐａｎ 통신 시스템의 송신 방법 및 장치
CN106464832B (zh) 2014-04-08 2019-10-11 Lg电子株式会社 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法以及接收广播信号的方法
KR102325951B1 (ko) 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
CA3206325A1 (en) 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
WO2016140509A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
KR101800424B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
JP2017011689A (ja) * 2015-06-19 2017-01-12 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置
DE102016213764B4 (de) * 2016-07-27 2018-02-22 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zum Übertragen eines binären Datensignals über einen optischen Feeder-Link zu oder von einem Satelliten
CN108696283B (zh) * 2017-04-05 2021-06-22 华为技术有限公司 数据编码和译码的方法和装置
CN113241110A (zh) * 2021-05-10 2021-08-10 上海航天测控通信研究所 多通道的nand flash差错控制方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487066A (en) * 1988-03-21 1996-01-23 First Pacific Networks, Inc. Distributed intelligence network using time and frequency multiplexing
US5191413A (en) * 1990-11-01 1993-03-02 International Business Machines System and method for eliminating interlace motion artifacts in captured digital video data
RU2108667C1 (ru) * 1994-01-19 1998-04-10 Акционерное общество "Тейвас" Способ кодирования и декодирования данных для системы персонального радиовызова и декодер для системы персонального радиовызова
US7289723B2 (en) * 1997-12-12 2007-10-30 Kabushiki Kaisha Toshiba Digital recording system using variable recording rate
JP3597689B2 (ja) * 1998-01-21 2004-12-08 株式会社東芝 情報記録媒体及び情報記録媒体処理装置
US6208699B1 (en) * 1999-09-01 2001-03-27 Qualcomm Incorporated Method and apparatus for detecting zero rate frames in a communications system
US7003045B2 (en) * 2001-01-31 2006-02-21 Motorola, Inc. Method and apparatus for error correction
EP1550224A4 (en) * 2002-09-27 2008-08-27 Ibiquity Digital Corp METHOD AND APPARATUS FOR INTERLEAVING SIGNAL BITS IN A DIGITAL AUDIO BROADCASTING SYSTEM
KR20040035297A (ko) * 2002-10-19 2004-04-29 삼성전자주식회사 복합적 오류정정 부호화 기능을 갖는 디지털방송 시스템의전송장치 및 방법
US7961705B2 (en) * 2003-04-30 2011-06-14 Lightwaves Systems, Inc. High bandwidth data transport system
JP4563456B2 (ja) 2005-08-12 2010-10-13 富士通株式会社 送信装置、符号化装置及び復号装置
WO2007068554A1 (en) * 2005-12-12 2007-06-21 Thomson Holding Germany Gmbh & Co. Ohg Serial concatenation scheme and its iterative decoding using an inner ldpc and an outer bch code
US7584406B2 (en) * 2005-12-20 2009-09-01 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n system with packets length specific in octets
CN101267210B (zh) * 2007-03-12 2011-01-05 华为技术有限公司 数据编译码和收发方法及装置
US7688908B2 (en) * 2007-03-12 2010-03-30 Samsung Electronics Co., Ltd. System and method for processing wireless high definition video data using a shortened last codeword
JP4836884B2 (ja) * 2007-07-04 2011-12-14 三菱電機株式会社 誤り訂正符号化装置および方法ならびにデジタル伝送システム
US8045628B2 (en) * 2007-10-18 2011-10-25 Nokia Corporation Digital video broadcast service discovery
US8345778B2 (en) * 2007-10-29 2013-01-01 Lightwaves Systems, Inc. High bandwidth data transport system
US8209590B2 (en) * 2008-11-05 2012-06-26 Broadcom Corporation Header encoding/decoding
CN102265519B (zh) * 2009-01-09 2014-08-27 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
KR101570472B1 (ko) * 2009-03-10 2015-11-23 삼성전자주식회사 연접 부호화 및 복호화 구조를 갖는 데이터 처리 시스템
US8290073B2 (en) * 2009-10-08 2012-10-16 Intel Corporation Device, system and method of communicating data over wireless communication symbols with check code
US8958490B2 (en) * 2009-12-31 2015-02-17 Allen LeRoy Limberg COFDM broadcasting with single-time retransmission of COFDM symbols
EP3429101B1 (en) 2010-01-13 2020-04-01 Sun Patent Trust Transmitter with bias balancing
US9009775B2 (en) * 2010-02-23 2015-04-14 Lg Electronics Inc. Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same
EP2571258B1 (en) * 2010-05-10 2018-04-04 LG Electronics Inc. Apparatus for transmitting a broadcast signal, apparatus for receiving a broadcast signal, and method for transmitting/receiving a broadcast signal using an apparatus for transmitting/receiving a broadcast signal
US9348691B2 (en) * 2010-09-14 2016-05-24 Lg Electronics Inc. Apparatus for transmitting broadcast signal, apparatus for receiving broadcast signal, and method for transmitting/receiving broadcast signal through apparatus for transmitting/receiving broadcasting signal
KR101844229B1 (ko) * 2010-11-23 2018-04-02 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
CN102546079B (zh) * 2010-12-17 2016-04-13 中兴通讯股份有限公司 数据处理方法、装置及系统

Also Published As

Publication number Publication date
RU2013122265A (ru) 2014-11-20
RU2016118156A (ru) 2018-10-26
EP3429084B1 (en) 2021-08-25
CN103339864B (zh) 2017-08-22
CN107342772B (zh) 2020-10-27
JP2012114527A (ja) 2012-06-14
US9172497B2 (en) 2015-10-27
CN107342772A (zh) 2017-11-10
RU2016118156A3 (es) 2019-09-10
EP3429084A1 (en) 2019-01-16
EP2645579A4 (en) 2014-09-17
RU2715020C2 (ru) 2020-02-21
EP4002700A1 (en) 2022-05-25
CN103339864A (zh) 2013-10-02
PL4002700T3 (pl) 2024-08-19
US20130246883A1 (en) 2013-09-19
JP5648440B2 (ja) 2015-01-07
EP2645579A1 (en) 2013-10-02
WO2012070416A1 (ja) 2012-05-31
HUE055929T2 (hu) 2022-01-28
EP4002700B1 (en) 2024-06-12
RU2586857C2 (ru) 2016-06-10
EP2645579B1 (en) 2018-09-05
PL3429084T3 (pl) 2021-12-20

Similar Documents

Publication Publication Date Title
ES2893450T3 (es) Dispositivo y método para eliminar datos falsos y bits de paridad de código BCH/LDPC concatenados
KR101759957B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
ES2362641T3 (es) Aparato y procedimiento para transmitir y recibir una señal.
KR101753593B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
US20160173309A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP3033879B1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101830741B1 (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR20170086552A (ko) 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
US9660850B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
BR112019015870A2 (pt) sistema de difusão
EP2988510A1 (en) Broadcast signal transmitting device, broadcast signal receiving device, broadcast signal transmitting method and broadcast signal receiving method
US20110249772A1 (en) Transmitter, multicarrier transmitting method, and receiver
US9847898B2 (en) Method for transmitting broadcast signal, method for receiving broadcast signal, apparatus for transmitting broadcast signal, and apparatus for receiving broadcast signal
US20160198197A1 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
ES2904701T3 (es) Procedimiento para transmitir y recibir preámbulos en un sistema de radiodifusión de vídeo digital
BR112021006059A2 (pt) sistema de transmissão de difusão, sistema de recepção de difusão, sistema de transmissão/recepção de difusão, método de transmissão de difusão, e programa de transmissão de difusão
US9681421B2 (en) Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR20130139680A (ko) 디지털 방송 시스템에서의 스크램블링 정보를 전송하는 방법 및 수신 방법, 그리고 송신 장치 및 수신 장치
JP2005045318A (ja) 信号品質評価装置および信号品質評価方法