WO2012017746A1 - 半導体装置およびその製造方法ならびに不揮発性半導体記憶装置 - Google Patents

半導体装置およびその製造方法ならびに不揮発性半導体記憶装置 Download PDF

Info

Publication number
WO2012017746A1
WO2012017746A1 PCT/JP2011/064060 JP2011064060W WO2012017746A1 WO 2012017746 A1 WO2012017746 A1 WO 2012017746A1 JP 2011064060 W JP2011064060 W JP 2011064060W WO 2012017746 A1 WO2012017746 A1 WO 2012017746A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
semiconductor
semiconductor region
type semiconductor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/064060
Other languages
English (en)
French (fr)
Inventor
久本　大
斎藤　慎一
島　明生
広行 吉元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to US13/812,181 priority Critical patent/US9209171B2/en
Priority to KR1020137002168A priority patent/KR101458332B1/ko
Publication of WO2012017746A1 publication Critical patent/WO2012017746A1/ja
Anticipated expiration legal-status Critical
Priority to US14/933,901 priority patent/US9653478B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/231—Tunnel BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/165—Tunnel injectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Definitions

  • the present invention relates to a semiconductor device, a manufacturing technique thereof, and a nonvolatile semiconductor memory device, and more particularly to a semiconductor device operable at a low voltage, a manufacturing technique thereof, and a technique effective when applied to the nonvolatile semiconductor memory device.
  • Patent Document 1 describes a diode in a drain diffusion layer electrode in a planar type logic circuit MOSFET (Metal / Oxide / Semiconductor / Field / Effect / Transistor) used in a large-scale integrated circuit.
  • MOSFET Metal / Oxide / Semiconductor / Field / Effect / Transistor
  • a technique for forming an element and a resistive element so as to be arranged in parallel is described. Thereby, even if the voltage is low, it is possible to realize a high-performance transistor in which the drain current shows a sharp change with respect to the gate voltage change.
  • the power supply voltage of the so-called “logic CMOS” used in the logic circuit for example, a voltage setting of 1.2 V in the 90 nm planar technology generation and 1 V in the further 45 nm generation is performed. This can be seen, for example, in the International Technology Roadmap for Semiconductor (ITRS) 2005 edition. As shown in this document, it is considered that the voltage needs to be lowered to 1 V or less in order to further reduce the device size.
  • the switching of the MOSFET changes the on / off state of the MOSFET by applying a gate voltage to the gate electrode. This is based on the fact that the channel conductivity of the MOSFET changes abruptly at a certain voltage (threshold).
  • threshold Swing hereinafter referred to as S value
  • the S value is about 100 mV / digit. That is, the channel current can be increased by one digit by applying a gate voltage of about 0.1V. For this reason, the smaller the S value, the steeper switching characteristics are shown.
  • the MOSFET since the magnitude of the channel current changes by about 10 digits with respect to the voltage of 1V, sufficiently steep switching characteristics can be obtained, and the MOSFET becomes a basic element for digital circuit operation. Yes.
  • k Boltzmann's constant
  • T temperature
  • q electronic charge.
  • the S value is 59.5 mV at room temperature (300 ° K). In a MOSFET, the S value cannot be made lower than this, and therefore, a problem known as a 60 mV wall is a problem among MOSFETs.
  • the power supply voltage is lowered in order to reduce the power consumption.
  • the lower limit of the S value is a major obstacle.
  • the power supply voltage is set to 0.3 V, it is indicated that it becomes a limit to obtain a 5-digit on / off ratio.
  • an effect such as a variation in threshold is added to this, so that the on / off ratio is further reduced, and a satisfactory circuit operation cannot be obtained.
  • An object of the present invention is to provide a semiconductor device having excellent switching characteristics as compared with a MOSFET while maintaining the same level of integration as a conventional MOSFET, that is, having an S value smaller than 60 mV / digit at room temperature. There is to do.
  • the semiconductor device includes a semiconductor element composed of a first field effect transistor and a bipolar transistor formed on a semiconductor substrate.
  • the first field effect transistor constituting the semiconductor element includes: (a) a first semiconductor region of a first conductivity type serving as a first source region provided in the semiconductor substrate; and (b) the semiconductor. And a second semiconductor region of the first conductivity type serving as a first drain region provided apart from the first semiconductor region in the substrate.
  • the bipolar transistor constituting the semiconductor element includes: (f) a third semiconductor region of the second conductivity type serving as an emitter region formed so as to be included in the second semiconductor region; and (g) a base.
  • a first conductivity type second semiconductor region serving as a region; and (h) the second conductivity type semiconductor substrate serving as a collector region.
  • a tunnel junction is formed in a boundary region between the second semiconductor region and the third semiconductor region.
  • the semiconductor device includes a first field effect transistor formed on an SOI substrate including a support substrate, a buried insulating layer formed on the support substrate, and an active layer formed on the buried insulating layer. And a semiconductor element composed of bipolar transistors.
  • the field effect transistor constituting the semiconductor element includes (a) a first semiconductor region of a first conductivity type serving as a first source region provided in the active layer, and (b) in the active layer. And a second semiconductor region of the first conductivity type which becomes a first drain region provided apart from the first semiconductor region. And (c) a second conductivity type that is a conductivity type opposite to the first conductivity type to be a first channel region formed in the active layer between the first semiconductor region and the second semiconductor region.
  • the bipolar transistor constituting the semiconductor element includes: (f) a third semiconductor region of the second conductivity type serving as an emitter region formed so as to be included in the second semiconductor region; and (g) a base.
  • the first conductivity type second semiconductor region serving as a region; and (h) the second conductivity type body region serving as a collector region.
  • a tunnel junction is formed in a boundary region between the second semiconductor region and the third semiconductor region.
  • the nonvolatile semiconductor memory device includes a memory cell composed of a memory transistor and a bipolar transistor formed on a semiconductor substrate.
  • the memory transistor constituting the memory cell includes: (a) a first semiconductor region of a first conductivity type serving as a source region provided in the semiconductor substrate; and (b) the first semiconductor region in the semiconductor substrate.
  • a second semiconductor region of the first conductivity type serving as a drain region spaced apart from the semiconductor region; and (c) formed in the semiconductor substrate between the first semiconductor region and the second semiconductor region.
  • the bipolar transistor constituting the memory cell includes (h) a third semiconductor region of the second conductivity type that serves as an emitter region formed so as to be included in the second semiconductor region, and (i) a base.
  • a first conductive type second semiconductor region serving as a region; and (j) the second conductive type semiconductor substrate serving as a collector region.
  • a tunnel junction is formed in a boundary region between the second semiconductor region and the third semiconductor region.
  • a semiconductor device manufacturing method comprising: (a) a step of preparing the semiconductor substrate; (b) a step of forming a gate insulating film on the semiconductor substrate; and (c) a step of forming on the gate insulating film.
  • a step of forming a gate electrode ; and (d) after the step (c), by introducing a first conductivity type impurity into the semiconductor substrate, the first conductivity type first semiconductor region and the first conductivity type Forming the second semiconductor region apart from each other.
  • the step (d) by introducing a second conductivity type impurity into the semiconductor substrate, the first conductivity type is opposite to the first conductivity type so as to be included in the second semiconductor region.
  • FIG. 1 is an equivalent circuit diagram of a semiconductor element in Embodiment 1 of the present invention. It is a graph which shows the result of having measured the potential change in the node at the time of applying a voltage to a gate electrode.
  • 5 is a graph showing drain current-gate voltage characteristics of the semiconductor element in the first embodiment.
  • FIG. 3 is a plan view of the semiconductor element according to the first embodiment as viewed from above.
  • FIG. 5 is a cross-sectional view taken along line X1-X1 in FIG. It is a graph which shows the relationship between the voltage applied to a junction, and the absolute value of the electric current which flows through a junction in a normal pn junction and a tunnel junction. It is a band figure in the case of not applying a voltage to a normal pn junction.
  • FIG. 6 is a band diagram when a forward bias larger than a predetermined voltage is applied. It is a band figure in the case where a voltage is not applied to a tunnel junction. It is a band figure at the time of applying the forward bias below a predetermined voltage.
  • FIG. 6 is a band diagram when a forward bias larger than a predetermined voltage is applied. It is a graph which shows the impurity profile of a p-type semiconductor region and an n-type semiconductor region.
  • 7 is a cross-sectional view showing a manufacturing step of the semiconductor device in the first embodiment.
  • FIG. FIG. 15 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG.
  • FIG. 16 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 15;
  • FIG. 17 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 16;
  • FIG. 18 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 17;
  • FIG. 19 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 18;
  • FIG. 6 is a circuit diagram showing an inverter circuit in a second embodiment. It is sectional drawing which shows the device structure of an n channel type semiconductor element and a p channel type semiconductor element.
  • FIG. 11 is a cross-sectional view showing a manufacturing step of the semiconductor device in the second embodiment.
  • FIG. 23 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 22;
  • FIG. 24 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 23;
  • FIG. 25 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 24;
  • FIG. 26 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 25;
  • FIG. 27 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 26;
  • FIG. 6 is a cross-sectional view showing a device structure of a semiconductor device in a third embodiment.
  • FIG. 11 is a cross-sectional view showing a manufacturing step of the semiconductor device in the third embodiment.
  • FIG. 30 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 29;
  • FIG. 31 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 30;
  • FIG. 32 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 31;
  • FIG. 33 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 32;
  • FIG. 34 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 33;
  • It is a circuit diagram which shows the example which comprises an SRAM cell combining two single transistors and two n channel type semiconductor elements.
  • FIG. 31 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 30;
  • FIG. 32 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 31;
  • FIG. 33 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG
  • FIG. 5 is a circuit diagram showing an example in which an SRAM cell is configured by combining two single transistors, two n-channel semiconductor elements, and two p-channel semiconductor elements. It is the top view which looked at the semiconductor element in Embodiment 4 from the upper part.
  • FIG. 38 is a cross-sectional view taken along line X2-X2 of FIG.
  • FIG. 10 is a cross-sectional view showing a manufacturing step of the semiconductor device in the fourth embodiment.
  • FIG. 40 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 39;
  • FIG. 41 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 40;
  • FIG. 42 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 41;
  • FIG. 40 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 39;
  • FIG. 41 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of
  • FIG. 43 is a cross-sectional view showing a manufacturing step of the semiconductor device following that of FIG. 42;
  • FIG. 44 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 43;
  • FIG. 45 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 44;
  • It is sectional drawing which shows the modification 1.
  • FIG. It is sectional drawing which shows the structural example which makes a buried insulating layer thin.
  • it is a graph which shows the result of having measured the potential change in the node at the time of applying a voltage to a gate electrode. For example, it is a graph showing drain current-gate voltage characteristics of a semiconductor element when a relatively high potential of 0.8 V is applied to the drain terminal.
  • FIG. 10 is a circuit block diagram of a semiconductor chip in a fifth embodiment.
  • FIG. 10 is a cross-sectional view showing a device structure of a nonvolatile memory cell in a sixth embodiment.
  • the constituent elements are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.
  • a tunnel bipolar transistor is a bipolar transistor having a tunnel junction between an emitter and a base.
  • the problem of integration does not occur. That is, in the planar technology, the drain region (drain diffusion layer) and the source region (source diffusion layer) of the MOSFET are formed in a self-aligned manner by using an ion implantation method with respect to the gate electrode.
  • the gate electrode is formed small, the drain region and the source region that determine the element characteristics in accordance with the gate electrode can be formed extremely small (close to each other). As a result, the overall performance can be reduced while improving the device performance, which is a factor that can enhance the integration.
  • the tunnel diode of the present invention can be formed in a self-aligned manner with respect to the gate electrode. Therefore, it is clear that the structure of the present invention does not cause the problem of integration.
  • FIG. 1 is an equivalent circuit diagram of the semiconductor element according to the first embodiment.
  • the semiconductor element in the first embodiment is a single element in structure, it is considered to include a MOSFET and a tunnel bipolar transistor in terms of an equivalent circuit by incorporating a tunnel diode in the drain region (drain diffusion layer). be able to.
  • tunnel bipolar transistors have not been common so far, there is no equivalent circuit symbol widely used. Therefore, in this specification, it will be learned to represent a junction with a normal arrow, imitating a bipolar transistor, and will be described using a rectangular symbol for the junction.
  • the notation with an arrow includes the meaning of the N / P junction, but the rectangular symbol here simply represents the junction position.
  • an n-channel MOSFET is used as the MOSFET
  • a PNP tunnel bipolar transistor is used as the tunnel bipolar transistor.
  • the semiconductor element in the first embodiment has a MOSFET and a tunnel bipolar transistor.
  • the source region of the MOSFET is connected to the source terminal S, and the gate electrode of the MOSFET is connected to the gate terminal GT.
  • the drain region of the MOSFET is connected to the base region of the tunnel bipolar transistor, and this connection region is expressed as a node A.
  • the emitter region of the tunnel bipolar transistor is connected to the drain terminal D, and the collector region of the tunnel bipolar transistor is connected to the substrate terminal Sub.
  • the junction between the emitter region and the base region is a tunnel junction, which is represented by a rectangular symbol in FIG.
  • FIG. 2 is a graph showing a result of measuring a potential ( ⁇ n) change at the node A when a voltage is applied to the gate electrode.
  • the drain terminal of the drain potential V D is applied to the D
  • the Yuku raising the gate potential V G applied to the gate terminal GT contrary to the potential of the node A (.phi.n) the gate potential V G a
  • the connection between the MOSFET and the tunnel diode surrounded by the broken line B shown in FIG. 1 forms an inverter.
  • the node A which is a connection region between the MOSFET and the tunnel diode, is considered to be connected in terms of a circuit, the source terminal S and the channel resistance of the MOSFET, and the drain terminal D and the tunnel resistance of the tunnel diode. be able to. Therefore, the potential of the node A appears as a potential obtained by dividing the voltage between the source potential V S applied to the source terminal S and the drain potential V D applied to the drain terminal D by channel resistance and tunnel resistance. become. For this reason, for example, in a state where the channel of the MOSFET is turned off, the channel resistance is much higher than the tunnel resistance, so that the potential of the node A is almost the same as the drain potential V D.
  • a voltage of V D ⁇ n is applied to the tunnel diode formed between the emitter region and the base region of the tunnel bipolar transistor. That is, when gradually increasing the gate voltage V G applied to the gate terminal GT, for a constant drain voltage V D, as shown in FIG. 2, the potential ⁇ n changes abruptly. For this reason, a large voltage is applied to the tunnel diode very rapidly. As a result, in the tunnel bipolar transistor, a sudden injection of charges (holes) from the emitter region toward the base region occurs due to the tunnel effect, and most of the charges (holes) injected into the base region are a semiconductor substrate (substrate Terminal Sub) will be reached.
  • a rapidly increasing current can be obtained at the drain terminal D. That is, as in the semiconductor element in the first embodiment, by combining a MOSFET and a tunnel bipolar transistor, a large current that cannot be obtained by a single MOSFET can be obtained.
  • FIG. 3 is a graph showing the drain current-gate voltage characteristics of the semiconductor element according to the first embodiment. The measurement was performed by setting the drain potential V D to 0.6V, and the source potential V S and the substrate potential V sub to 0V.
  • the curve indicated by the solid line is the drain current-gate voltage characteristic of the semiconductor element in the first embodiment
  • the curve indicated by the broken line is the subthreshold of the normal MOSFET alone shown for comparison. It is a characteristic.
  • the slope is steeper than 60 mV / digit, which is the theoretical limit of a single MOSFET. That is, according to the first embodiment, it is possible to provide a semiconductor element having superior switching characteristics as compared with a single MOSFET, that is, having an S value smaller than 60 mV at room temperature.
  • the gate potential V G rising of the drain current it will depend on the threshold voltage of the MOSFET. Therefore, the rising position of the drain current can be easily adjusted by a normal method such as ion implantation. According to the semiconductor element in the first embodiment, since an S value smaller than 60 mV can be obtained, a semiconductor element having excellent switching characteristics can be realized.
  • the semiconductor element in the first embodiment has a configuration in which a MOSFET and a tunnel bipolar transistor are connected by a connection method known as Darlington connection. It has been widely used to connect a MOSFET and a normal bipolar transistor. This is because, by adopting this configuration, it is possible to combine the good responsiveness of the gate input, which is an advantage of the MOSFET, and the high current driving capability, which is an advantage of the bipolar transistor.
  • bipolar transistors so far have an injection barrier due to a built-in potential of a PN junction formed between an emitter region and a base region, and thus the bipolar transistor cannot be turned on at a low voltage.
  • a tunnel bipolar transistor having a tunnel junction it is possible to cause a larger change in the drain current with respect to the input (gate voltage V G ) to the gate electrode of the MOSFET. Since this tunnel bipolar transistor can be driven at a low voltage, the semiconductor device according to the first embodiment can obtain excellent switching characteristics even at a low voltage.
  • a forward bias is applied to the pn junction due to the built-in potential of the pn junction formed in the boundary region between the emitter region and the base region, the voltage is less than a predetermined voltage (rising voltage).
  • a predetermined voltage for example, a MOSFET and a normal bipolar transistor are combined as shown in FIG. At this time, consider a case where, for example, 0.3 V is applied to the drain terminal D and 0 V is applied to the source terminal S due to lowering of the power supply voltage.
  • the pn junction formed in the boundary region between the emitter region and the base region is a tunnel junction.
  • This tunnel junction also has a built-in potential, but a current (tunnel current) flows by band-to-band tunneling. That is, in the tunnel junction, when a forward bias is applied to the tunnel junction, a current caused by band-to-band tunneling flows even with a forward bias of a predetermined voltage or less.
  • a forward bias of 0.3V is applied between the emitter and base regions of the tunnel bipolar transistor. That is, a forward bias of 0.3 V is applied to the tunnel junction formed in the boundary region between the emitter region and the base region.
  • a tunnel current due to band-to-band tunneling flows even if the voltage is not higher than a predetermined voltage (0.3 V) at which current does not flow due to built-in potential in a normal pn junction.
  • the MOSFET on by applying a threshold voltage or more gate voltage V G to turn on the MOSFET, the emitter region and the base is turned on even tunnel bipolar transistor A current flows between the regions, and a large drain current can be secured.
  • the semiconductor element in the first embodiment the large drain current that cannot be secured by the MOSFET alone can be obtained by the amplification function of the tunnel bipolar transistor, and thus the theoretical limit of the conventional MOSFET alone can be obtained.
  • a drain current-gate voltage characteristic having a steeper slope than 60 mV / digit can be obtained. That is, according to the first embodiment, it is possible to provide a semiconductor element having superior switching characteristics as compared with a single MOSFET, that is, having an S value smaller than 60 mV at room temperature.
  • the tunnel bipolar transistor in the current amplifying function of the tunnel bipolar transistor as a bipolar transistor and in the tunnel junction formed in the boundary region between the emitter region and the base region, even if the forward bias is low voltage, even if the forward bias is low voltage, By utilizing the characteristic that a tunnel current flows by tunneling, a semiconductor element having an S value smaller than 60 mV at room temperature can be realized even at a low operating voltage.
  • FIG. 4 is a plan view of the semiconductor element according to the first embodiment viewed from above.
  • an n-type semiconductor region NRs and an n-type semiconductor region NRb are formed so as to be spaced apart in the X direction.
  • a p-type semiconductor region PRd is formed above the n-type semiconductor region NRb.
  • a plug PLG1 is formed so as to be electrically connected to the p-type semiconductor region PRd, and a plug PLG2 is formed so as to be electrically connected to the n-type semiconductor region NRs.
  • the gate electrode G is formed so as to extend in the Y direction between the n-type semiconductor region NRs and the semiconductor region NRb that are spaced apart.
  • the gate electrode G is electrically connected to the plug PLG3 at one end of the gate electrode G.
  • FIG. 5 is a cross-sectional view taken along line X1-X1 of FIG.
  • the semiconductor element according to the first embodiment is formed in an active region partitioned by an element isolation region STI formed in a semiconductor substrate 1S.
  • a p-type well PWL into which a p-type impurity such as boron is introduced is formed in the semiconductor substrate 1S partitioned by the element isolation region STI, and is separated from the p-type well PWL.
  • a pair of low-concentration n-type semiconductor regions EX1 is formed.
  • the low-concentration n-type semiconductor region EX1 is a semiconductor region into which an n-type impurity such as phosphorus is introduced, and a region in the p-type well PWL sandwiched between a pair of low-concentration n-type semiconductor regions EX1 serves as a channel region.
  • An n-type semiconductor region NRs and an n-type semiconductor region NRb are formed outside the low-concentration n-type semiconductor region EX1.
  • the n-type semiconductor region NRs is formed further to the left of the left-side low-concentration n-type semiconductor region EX1 in the pair of low-concentration n-type semiconductor regions EX1, and the right-side low concentration in the pair of low-concentration n-type semiconductor regions EX1
  • An n-type semiconductor region NRb is formed on the right side of the n-type semiconductor region EX1.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb are semiconductor regions into which an n-type impurity such as arsenic is introduced.
  • the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb.
  • the p-type semiconductor region PRd is a semiconductor region into which a p-type impurity such as boron is introduced.
  • a gate insulating film GOX is formed on the channel region, and a gate electrode G is formed on the gate insulating film GOX.
  • the gate insulating film GOX is formed of, for example, a silicon oxide film, but is not limited thereto, and may be formed of, for example, a high dielectric constant film having a higher dielectric constant than a silicon oxide film such as a hafnium oxide film.
  • the gate electrode G is formed of, for example, a polysilicon film PF1 (n-type polysilicon film) into which phosphorus is introduced and a silicide film SL formed on the polysilicon film PF1.
  • the silicide film SL is a film formed for reducing the resistance of the gate electrode G.
  • the silicide film SL is, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide. It is formed from a film or the like.
  • a side wall SW1 is formed on both side walls of the gate electrode G, and a side wall SW2 is formed outside the side wall SW1.
  • a silicide film SL is formed in a region outside the sidewall SW2. Specifically, the silicide film SL is formed on the surface of the n-type semiconductor region NRs exposed outside the left sidewall SW2, and the p-type semiconductor region exposed outside the right sidewall SW2.
  • a silicide film SL is also formed on the surface of PRd.
  • the semiconductor element in the first embodiment is configured as described above, and this semiconductor element includes a MOSFET and a tunnel bipolar transistor. That is, the low-concentration n-type semiconductor region EX1, the n-type semiconductor region NRs, and the silicide film SL on the left side form a MOSFET source region.
  • the gate insulating film GOX formed on the channel region constitutes the gate insulating film of the MOSFET, and the gate electrode G formed on the gate insulating film GOX constitutes the gate electrode of the MOSFET.
  • the low-concentration n-type semiconductor region EX1 and the n-type semiconductor region NRb on the right side form a connection region (MOSFET drain region) between the MOSFET and the tunnel bipolar transistor.
  • the p-type semiconductor region PRd and the silicide film SL are the emitter regions of the tunnel bipolar transistor, and the low-concentration n-type semiconductor region EX1 and the n-type semiconductor region NRb on the right side are the base regions of the tunnel bipolar transistor. .
  • the p-type well PWL and the semiconductor substrate 1S are the collector region of the tunnel bipolar transistor.
  • the semiconductor element in the first embodiment includes a MOSFET and a tunnel bipolar transistor, and the MOSFET and the tunnel bipolar transistor are electrically connected such that the drain region of the MOSFET becomes the base region of the tunnel bipolar transistor. It can be seen that they are configured.
  • a contact interlayer insulating film CIL made of a silicon oxide film using TEOS as a raw material is formed on the semiconductor substrate 1S covering the thus configured semiconductor element.
  • a contact hole CNT1 is formed so as to penetrate through the contact interlayer insulating film CIL and reach the silicide film SL formed on the surface of the p-type semiconductor region PRd.
  • a contact hole CNT2 is formed so as to penetrate the contact interlayer insulating film CIL and reach the silicide film SL formed on the surface of the n-type semiconductor region NRs.
  • the contact hole CNT1 and the contact hole CNT2 are filled with a titanium / titanium nitride film serving as a barrier conductor film and a tungsten film formed on the barrier conductor film to form plugs PLG1 and PLG2. ing.
  • a wiring L1 is formed on the contact interlayer insulating film CIL in which the plug PLG1 and the plug PLG2 are formed.
  • the wiring L1 is formed of a laminated film of a titanium nitride film, an aluminum film, and a titanium nitride film.
  • a feature of the semiconductor element in the first embodiment is that the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb, and the n-type semiconductor region NRb and the p-type semiconductor region PRd are separated from each other.
  • the tunnel junction is formed in the boundary region between them. Thereby, for example, even when a low voltage is applied to the p-type semiconductor region PRd, a tunnel junction is formed between the p-type semiconductor region PRd and the n-type semiconductor region NRb.
  • a large drain current that cannot be obtained by a single MOSFET can be obtained by the amplification function of the tunnel bipolar transistor.
  • the normal bipolar transistor In order to turn on the normal bipolar transistor, a voltage equal to or higher than a predetermined voltage (rising voltage) must be applied between the emitter region and the base region.
  • a predetermined voltage for example, a voltage equal to or higher than a predetermined voltage (rising voltage) must be applied between the emitter region and the base region.
  • the normal bipolar transistor is used.
  • a tunnel bipolar transistor is used instead of a transistor. Therefore, the tunnel bipolar transistor can be turned on even when a forward bias equal to or lower than the predetermined voltage (rising voltage) described above is applied between the emitter region and the base region of the tunnel bipolar transistor.
  • the S value is reduced by combining the MOSFET and the bipolar transistor having a current amplification function.
  • a semiconductor element of 60 mV or less can be obtained.
  • the bipolar transistor cannot be turned on with a forward bias equal to or lower than a predetermined voltage (rising voltage), and therefore it is not possible to cope with a reduction in power supply voltage.
  • the first embodiment focuses on a tunnel bipolar transistor that can be turned on with a forward bias equal to or lower than a predetermined voltage (rising voltage).
  • the semiconductor device in response to the lowering of the power supply voltage, a normal bipolar transistor is not used as the bipolar transistor, but a tunnel bipolar transistor is used, thereby reducing the power supply voltage.
  • the semiconductor device in response to the lowering of the power supply voltage, a normal bipolar transistor is not used as the bipolar transistor, but a tunnel bipolar transistor is used, thereby reducing the power supply voltage.
  • the semiconductor device in response to the lowering of the power supply voltage, a normal bipolar transistor is not used as the bipolar transistor, but a tunnel bipolar transistor is used, thereby reducing the power supply voltage.
  • the semiconductor device can be turned on, and as a result, a semiconductor device having a low voltage operation and an S value of 60 mV / digit or less can be obtained.
  • FIG. 6 is a graph showing the relationship between the voltage applied to the junction and the absolute value of the current flowing through the junction, where the solid line indicates the tunnel junction in the first embodiment and the broken line indicates a normal pn junction.
  • the horizontal axis represents the voltage applied to the junction. At this time, the voltage in the positive direction indicates that a reverse bias is applied to the junction, and the voltage in the negative direction indicates that a forward bias is applied to the junction.
  • the vertical axis indicates the absolute value of the current flowing through the junction in a logarithmic display.
  • a normal pn junction means that almost no current (reverse current) flows when a reverse bias is applied, and the forward bias is a predetermined voltage (rising voltage) even when a forward bias is applied. It can be defined as a junction having a characteristic that current does not flow when it is equal to or less than (Vf), and current (forward current) flows only when the forward bias exceeds a predetermined voltage (Vf).
  • the characteristics of the tunnel junction in the first embodiment indicated by the solid line will be described.
  • the current value is suppressed to 1 ⁇ 10 ⁇ 9 (1E-09) A or less even when the reverse bias is increased. Recognize.
  • the reverse current tends to increase compared to the normal pn junction indicated by the broken line, but the current value is still kept below a certain value even if the reverse bias is increased. Therefore, it can be seen that this tunnel junction also has a constant current suppressing function (rectifying function) against the reverse bias.
  • rectifying function rectifying function
  • a current (forward current) suddenly flows when the forward bias is greater than 0V. That is, it can be seen that a current (forward current) flows in the tunnel junction even when a forward bias of a predetermined voltage or less is applied. That is, in the normal pn junction, when the forward bias is equal to or lower than the predetermined voltage (Vf), current (forward current) hardly flows, whereas in the tunnel junction, the forward bias is equal to or lower than the predetermined voltage (Vf). Even in this case, it is greatly different that a large current (forward current) flows.
  • the tunnel junction in the first embodiment is that, even when a forward bias of a predetermined voltage (Vf) or less is applied in the forward direction, almost no current flows, but a forward current flows,
  • Vf predetermined voltage
  • it can be defined as a junction having a constant current suppression function when a reverse bias is applied.
  • the left region of FIG. 7 shows a p-type semiconductor region, and the right region of FIG. 7 shows an n-type semiconductor region.
  • the Fermi level Ef of the p-type semiconductor region is The Fermi level Ef of the n-type semiconductor region that exists immediately above the electron band Ev exists immediately below the conduction band Ec.
  • the Fermi level Ef of the p-type semiconductor region and the Fermi level Ef of the n-type semiconductor region coincide with each other. Therefore, as shown in FIG. There will be potential.
  • FIG. 8 is a band diagram when a forward bias (
  • V a forward bias of a predetermined voltage
  • Vf a potential difference
  • is generated between the Fermi level Ef of the p-type semiconductor region and the Fermi level Ef of the n-type semiconductor region.
  • V the built-in potential becomes smaller than the built-in potential in the equilibrium state.
  • the magnitude of the built-in potential is still large, electrons in the conduction band Ec of the n-type semiconductor region can overcome the built-in potential and diffuse into the conduction band Ec of the p-type semiconductor region.
  • FIG. 9 is a band diagram when a forward bias (
  • Vf a forward bias larger than a predetermined voltage
  • the left region of FIG. 10 shows a p-type semiconductor region, and the right region of FIG. 10 shows an n-type semiconductor region.
  • the Fermi level Ef of the p-type semiconductor region is the valence band.
  • the Fermi level Ef of the n-type semiconductor region enters the inside of the conduction band Ec.
  • FIG. 11 is a band diagram when a forward bias (
  • V a potential difference
  • is generated between the Fermi level Ef of the p-type semiconductor region and the Fermi level Ef of the n-type semiconductor region.
  • V the Fermi level Ef of the p-type semiconductor region
  • the Fermi level Ef of the n-type semiconductor region enters the conduction band Ec.
  • an overlap occurs between the valence band Ev of the p-type semiconductor region and the conduction band Ec of the n-type semiconductor region. That is, the empty level existing in the p-type semiconductor region and the filled level existing in the n-type semiconductor region are opposed at the same energy level.
  • the tunnel junction since the impurity concentration in the p-type semiconductor region and the impurity concentration in the n-type semiconductor region are high enough to degenerate, the depletion layer formed in the tunnel junction becomes very narrow, and the tunnel junction The electric field at the junction is extremely large.
  • holes existing in the p-type semiconductor region move (tunnel) by band-to-band tunneling from the valence band Ev of the p-type semiconductor region to the conduction band Ec of the n-type semiconductor region.
  • electrons existing in the n-type semiconductor region move (tunnel) by band-to-band tunneling from the conduction band Ec of the n-type semiconductor region to the valence band Ev of the p-type semiconductor region.
  • a current (forward current) due to band-to-band tunneling flows in the tunnel junction even when a forward bias (
  • FIG. 12 is a band diagram when a forward bias (
  • Vf a forward bias larger than a predetermined voltage
  • the junction formed in the boundary region between the p-type semiconductor region PRd and the n-type semiconductor region NRb is formed by the tunnel junction described above.
  • the impurity concentration of the p-type semiconductor region PRd and the impurity concentration of the n-type semiconductor region NRb need to be high enough to degenerate.
  • the impurity concentration of the n-type semiconductor region NRb needs to be as low as possible while being degenerate. The reason for this will be described.
  • the semiconductor element according to the first embodiment is a tunnel having a p-type semiconductor region PRd as an emitter region, an n-type semiconductor region NRb as a base region, and a p-type well PWL (semiconductor substrate 1S) as a collector region.
  • a tunnel junction is formed between the p-type semiconductor region PRd as the emitter region and the n-type semiconductor region NRb as the base region, and a forward bias is applied between the emitter region and the base region of the tunnel bipolar transistor. Then, an emitter current flows from the emitter region to the base region.
  • This emitter current is a current due to band-to-band tunneling at the tunnel junction, and a hole current flowing from the emitter region (p-type semiconductor region PRd) to the base region (n-type semiconductor region NRb) and the base region (n-type semiconductor region). NRb) to an emitter region (p-type semiconductor region PRd).
  • the emitter current is a hole current. That is, most of the hole current injected from the emitter region to the base region is extracted to the collector region, so that the amplification operation of the tunnel bipolar transistor is performed, while the electron current injected from the base region to the emitter region is the tunnel bipolar transistor. It does not contribute to the amplification operation of the transistor. Therefore, increasing the hole current flowing from the emitter region to the base region and reducing the electron current flowing from the base region to the emitter region as much as possible can improve the amplification factor of the tunnel bipolar transistor. This means that it is desirable that the emitter injection efficiency (hole current / (hole current + electron current)) be as close to 1 as possible.
  • the emitter injection efficiency can be improved by lowering the impurity concentration of the base region and increasing the impurity concentration of the emitter region. Therefore, since the junction formed at the boundary region between the p-type semiconductor region PRd and the n-type semiconductor region NRb needs to be formed as a tunnel junction, the impurity concentration of the n-type semiconductor region NRb serving as the base region is high enough to degenerate. On the other hand, when considered as a tunnel bipolar transistor, it is desirable that the impurity concentration of the n-type semiconductor region NRb serving as the base region be lowered.
  • the impurity concentration of the n-type semiconductor region NRb is as low as possible while being degenerate.
  • the impurity concentration of the n-type semiconductor region NRb serving as the base region is set lower than the impurity concentration of the p-type semiconductor region PRd serving as the emitter region.
  • the impurity concentration of the p-type semiconductor region PRd is set to the order of 10 20 / cm 3
  • the impurity concentration of the n-type semiconductor region NRb is set to the order of 10 19 / cm 3 .
  • FIG. 13 is a graph showing impurity profiles of the p-type semiconductor region PRd and the n-type semiconductor region NRb.
  • the horizontal axis indicates the depth from the semiconductor substrate (substrate depth), and the vertical axis indicates the impurity concentration.
  • the p-type semiconductor region PRd is formed over a depth of about 0 nm to 15 nm, and the impurity concentration (boron concentration) peak of the p-type semiconductor region PRd is on the order of 10 20 / cm 3 . It has become.
  • the n-type semiconductor region NRb is formed over a depth of about 0 nm to 25 nm, and the peak of the impurity concentration (arsenic concentration) of the n-type semiconductor region NRb is on the order of 10 19 / cm 3 .
  • a tunnel junction is formed by the p-type semiconductor region PRd and the n-type semiconductor region NRb, and the n-type semiconductor region NRb has a higher impurity concentration than the p-type semiconductor region PRd.
  • the p-type semiconductor region PRd and the n-type semiconductor region NRb are degenerated so that even when a forward bias of a predetermined voltage (Vf) or less is applied in the forward direction, the interband tunneling is performed. It has a characteristic that a forward current flows.
  • Vf predetermined voltage
  • the configuration in which the impurity concentration of the n-type semiconductor region NRb is lower than the impurity concentration of the p-type semiconductor region PRd improves the emitter injection efficiency from the viewpoint of the tunnel bipolar transistor. It can be said that it is made for that purpose.
  • the impurity concentration of the n-type semiconductor region NRb is as low as possible, the depletion layer extends when a reverse bias is applied.
  • the interband tunneling at the time of application is suppressed and the reverse current is suppressed. Therefore, in the tunnel junction according to the first embodiment, even when a forward bias of a predetermined voltage (Vf) or less is applied in the forward direction, almost no current flows but a forward current flows and the reverse bias is applied. It can be said that this is a junction having a constant current suppressing function when a voltage is applied.
  • Vf predetermined voltage
  • a technique for forming a heterostructure using germanium or silicon / germanium crystals having a narrow band gap is known, and this technique can also be applied to the first embodiment. .
  • a 10 nm silicon oxide film for example, is formed on the surface of a semiconductor substrate (p-type silicon substrate) 1S by a thermal oxidation method, and then a 100 nm silicon nitride film is formed by CVD (Chemical Vapor Deposition). Deposit using the method. Then, the active region is patterned using a photolithography technique. Thereafter, by using dry etching technology, the silicon nitride film and the silicon oxide film are anisotropically etched in a direction perpendicular to the main surface (substrate surface) of the semiconductor substrate 1S, and then the semiconductor substrate 1S is anisotropically processed. Etching is performed to form, for example, a trench having a depth of 300 nm in the semiconductor substrate 1S.
  • the silicon surface exposed inside the trench is oxidized to form a 5 nm silicon oxide film, and further a 700 nm silicon oxide film is deposited on the semiconductor substrate 1S by the CVD method.
  • the CVD method by using a CMP (Chemical-Mechanical-Polishing) method, the deposited silicon oxide film is polished using the silicon nitride film as a base mask, and the silicon oxide deposited on the semiconductor substrate 1S is removed except for the inside of the trench. Remove the membrane. Thereafter, the silicon nitride film used as the mask is removed by wet etching with hot phosphoric acid.
  • the element isolation region STI can be formed on the main surface side of the semiconductor substrate 1S.
  • the impurity concentration near the substrate surface is 8 ⁇ 10 17 / cm.
  • a p-type well PWL set to ⁇ 3 is formed.
  • the threshold value of the MOSFET can be adjusted by setting the impurity concentration profile in the p-type well PWL.
  • a gate insulating film GOX of, for example, 3 nm is formed in the active region by using a thermal oxidation method.
  • the gate insulating film GOX is formed from, for example, a silicon oxide film, but is not limited thereto, and may be formed from a high dielectric constant film having a dielectric constant higher than that of the silicon oxide film.
  • a polysilicon film PF1 is deposited on the gate insulating film GOX with a thickness of about 100 nm by using the CVD method. At this time, the polysilicon film PF1 is doped with phosphorus at a high concentration by using an in-situ doping method or an ion implantation method.
  • the polysilicon film PF1 is patterned by using a photolithography technique and a dry etching method. Specifically, the resist film formed on the polysilicon film PF1 is patterned using a photolithography technique. Then, the polysilicon film PF1 is dry-etched using the patterned resist film as a mask. Thus, the gate electrode G made of the polysilicon film PF1 is formed by anisotropically etching the polysilicon film PF1 in the direction perpendicular to the substrate surface of the semiconductor substrate 1S.
  • a low concentration n-type semiconductor region EX1 aligned with the gate electrode G is formed in the semiconductor substrate 1S by using a photolithography technique and an ion implantation method.
  • a silicon oxide film is deposited to a thickness of about 50 nm on the semiconductor substrate 1S covering the gate electrode G by CVD, and the deposited silicon oxide film is anisotropically etched.
  • the sidewall SW1 is formed on the sidewalls on both sides of the gate electrode G.
  • arsenic is doped in the semiconductor substrate 1S with an acceleration energy of 25 keV and a dose of about 5 ⁇ 10 14 / cm 2 by an ion implantation method using the gate electrode G on which the sidewall SW1 is formed as a mask.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb can be formed.
  • the impurity (arsenic) introduced by the heat treatment may be activated.
  • the resist film can be patterned together with the gate electrode G on which the sidewall SW1 is formed to form a mask for the ion implantation method.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb can have different impurity concentrations.
  • a silicon oxide film is deposited to a thickness of about 50 nm on the semiconductor substrate 1S covering the gate electrode G by the CVD method.
  • the side wall SW2 is formed outside the side wall SW1 by anisotropically etching the deposited silicon oxide film.
  • the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb.
  • boron (B) which is a p-type impurity is doped with an acceleration energy of 2 keV and a dose amount of about 2 ⁇ 10 15 / cm 2 .
  • n-type semiconductor region NRb and the p-type semiconductor region PRd are formed to have an impurity profile as shown in FIG.
  • a tunnel junction can be formed in the boundary region between the n-type semiconductor region NRb and the p-type semiconductor region PRd.
  • the p-type semiconductor region PRd can be formed in the n-type semiconductor region NRb in a self-aligning manner. Since the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb, even if a new p-type semiconductor region PRd is formed, the size of the semiconductor element in the first embodiment is as follows. It can be formed in the same size as that of a single MOSFET. For this reason, the semiconductor element according to the first embodiment has an advantage that it can be formed with the same degree of integration as a single MOSFET without affecting the degree of integration.
  • the semiconductor element according to the first embodiment even if a positive voltage (for example, 0.6 V) is applied to the drain region which is the p-type semiconductor region PRd, the conductivity opposite to that of the p-type well PWL (semiconductor substrate 1S). Since only the n-type semiconductor region NRb, which is a type, is in contact with the semiconductor substrate 1S, there is no leakage current due to forward bias. Further, the characteristics of the tunnel junction formed by the p-type semiconductor region PRd and the n-type semiconductor region NRb can be changed by adjusting the implantation energy of the impurities implanted into the p-type semiconductor region PRd and the n-type semiconductor region NRb. Can do.
  • a positive voltage for example, 0.6 V
  • the extraction of charges (holes) injected into the n-type semiconductor region NRb from the p-type semiconductor region PRd into the semiconductor substrate 1S is a longitudinal impurity distribution of the p-type semiconductor region PRd and the n-type semiconductor region NRb, that is, Along with the effective thickness of the n-type semiconductor region NRb (base region), the lateral width, that is, the width of the sidewall SW2, and the impurity profile of the channel region can be controlled.
  • the extraction efficiency can be improved by reducing the width of the n-type semiconductor region NRb (base region).
  • the leakage current can be reduced by increasing the width of the n-type semiconductor region NRb (base region).
  • the extraction efficiency can be improved by reducing the width of the sidewall SW2, and the extraction efficiency can be improved by increasing the impurity concentration of the channel region.
  • a silicide film SL is selectively formed on the upper surface of the gate electrode G, the surface of the p-type semiconductor region PRd, and the surface of the n-type semiconductor region NRs using the sidewall SW2 as a mask. To do. Thereby, the resistance of the gate electrode G, the p-type semiconductor region PRd, and the n-type semiconductor region NRs can be reduced. This is a normal process known as the salicide process.
  • the silicide film SL can be formed of, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide film.
  • the semiconductor element in the first embodiment can be obtained by performing a wiring process used in a normal LSI.
  • a contact interlayer insulating film CIL made of, for example, a silicon oxide film is formed on the semiconductor substrate 1S, and the surface thereof is planarized by CMP. Then, by using a photolithography technique and an etching technique, contact holes CNT1 and CNT2 penetrating through the contact interlayer insulating film CIL are formed.
  • a titanium / titanium nitride film is formed on the contact interlayer insulating film CIL including the bottom and inner walls of the contact holes CNT1 and CNT2.
  • the titanium / titanium nitride film is composed of a laminated film of a titanium film and a titanium nitride film, and can be formed by using, for example, a sputtering method.
  • This titanium / titanium nitride film has a so-called barrier property that prevents, for example, tungsten, which is a material of a film to be embedded in a later process, from diffusing into silicon.
  • a tungsten film is formed on the entire main surface of the semiconductor substrate 1S so as to fill the contact holes CNT1 and CNT2.
  • This tungsten film can be formed using, for example, a CVD method.
  • the unnecessary plugs PLG1 and PLG2 can be formed by removing unnecessary titanium / titanium nitride films and tungsten films formed on the contact interlayer insulating film CIL by, for example, CMP.
  • a titanium / titanium nitride film, an aluminum film, and a titanium / titanium nitride film are sequentially formed on the contact interlayer insulating film CIL and the plugs PLG1 and PLG2.
  • These films can be formed by using, for example, a sputtering method.
  • the wiring L1 can be formed by patterning these films.
  • the resistance reduction process etc. which are known until now can be used for these wiring processes.
  • the wiring L1 formed in the wiring process described above is an aluminum wiring
  • the wiring L1 can be formed from a copper wiring (damascene wiring).
  • multilayer wiring can be formed as necessary.
  • the semiconductor device according to the first embodiment can be manufactured. It is obvious that the semiconductor element formed by the manufacturing process described above can be manufactured with the same planar layout as a normal MOSFET. For this reason, according to the semiconductor device in this Embodiment 1, a high-performance semiconductor device can be obtained without impairing the integration.
  • FIG. 1 showing an equivalent circuit of the semiconductor element in the first embodiment
  • the source terminal S and the substrate terminal Sub are shown separately for the sake of explanation, but the source potential is shown. Since both V s and substrate potential V sub are set to 0 V, a three-terminal element can be formed by connecting both terminals. Further, considering that the injected charge is extracted from the n-type semiconductor region NRb to the semiconductor substrate 1S, the substrate potential V sub is set lower than the source potential V s , and the reverse is between the n-type semiconductor region NRb and the semiconductor substrate 1S. The extraction efficiency can be improved by applying a bias.
  • the n-channel type semiconductor element in which the n-channel type MOSFET and the PNP type tunnel bipolar transistor are combined has been described.
  • the p-channel type MOSFET and the NPN type tunnel bipolar transistor are combined.
  • a p-channel semiconductor element can also be formed. Therefore, in the semiconductor element of the present invention, a complementary semiconductor element can be formed using an n-channel semiconductor element and a p-channel semiconductor element.
  • a complementary semiconductor element in which an n-channel semiconductor element and a p-channel semiconductor element are combined will be described.
  • an inverter circuit will be described as an example of a circuit using complementary semiconductor elements.
  • FIG. 20 is a circuit diagram showing an inverter circuit according to the second embodiment.
  • a p-channel semiconductor element PTr and an n-channel semiconductor element NTr are connected in series between a power supply potential VDD and a ground potential GND.
  • a p-channel semiconductor element PTr is disposed on the power supply potential VDD side
  • an n-channel semiconductor element NTr is disposed on the ground potential GND side.
  • the gate electrode of the p-channel semiconductor element PTr and the gate electrode of the n-channel semiconductor element are electrically connected to form an input IN, and the drain region of the p-channel semiconductor element and the drain of the n-channel semiconductor element
  • the node connecting the areas is the output OUT.
  • the gate electrode of the p-channel semiconductor element PTr and the gate electrode of the n-channel semiconductor element NTr are applied. “H” is applied. In this case, the p-channel type semiconductor element PTr is turned off and the n-channel type semiconductor element NTr is turned on. Therefore, the output OUT is electrically connected to the ground potential GND by the turned-on n-channel semiconductor element NTr, and “L” (for example, 0 V) is output from the output OUT.
  • FIG. 21 is a cross-sectional view showing device structures of an n-channel semiconductor element NTr and a p-channel semiconductor element PTr.
  • an element isolation region STI is formed on the main surface side on the semiconductor substrate 1S, and a p-type well PWL and an n-type well NWL are formed in an active region (active region) partitioned by the element isolation region STI.
  • a p-type well PWL is formed in the left region
  • an n-type well NWL is formed in the right region.
  • An n-channel semiconductor element NTr is formed on the p-type well PWL, and a p-channel semiconductor element PTr is formed on the n-type well NWL.
  • n-channel semiconductor element NTr formed on the p-type well PWL will be described.
  • a p-type well PWL into which a p-type impurity such as boron is introduced is formed, and a pair of low-concentrations are separated in the p-type well PWL.
  • An n-type semiconductor region EX1 is formed.
  • the low-concentration n-type semiconductor region EX1 is a semiconductor region into which an n-type impurity such as phosphorus is introduced, and a region in the p-type well PWL sandwiched between a pair of low-concentration n-type semiconductor regions EX1 serves as a channel region.
  • An n-type semiconductor region NRs and an n-type semiconductor region NRb are formed outside the low-concentration n-type semiconductor region EX1. That is, the n-type semiconductor region NRs is formed further to the left of the left-side low-concentration n-type semiconductor region EX1 in the pair of low-concentration n-type semiconductor regions EX1, and the right-side low concentration in the pair of low-concentration n-type semiconductor regions EX1.
  • An n-type semiconductor region NRb is formed on the right side of the n-type semiconductor region EX1.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb are semiconductor regions into which an n-type impurity such as arsenic is introduced.
  • the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb.
  • the p-type semiconductor region PRd is a semiconductor region into which a p-type impurity such as boron is introduced.
  • a gate insulating film GOX is formed on the channel region, and a gate electrode G1 is formed on the gate insulating film GOX.
  • the gate insulating film GOX is formed of, for example, a silicon oxide film, but is not limited thereto, and may be formed of, for example, a high dielectric constant film having a higher dielectric constant than a silicon oxide film such as a hafnium oxide film.
  • the gate electrode G1 is formed of, for example, a polysilicon film PF1 (n-type polysilicon film) into which phosphorus is introduced and a silicide film SL formed on the polysilicon film PF1.
  • the silicide film SL is a film formed for reducing the resistance of the gate electrode G1, and the silicide film SL is, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide. It is formed from a film or the like.
  • a side wall SW1 is formed on both side walls of the gate electrode G1, and a side wall SW2 is formed outside the side wall SW1.
  • a silicide film SL is formed in a region outside the sidewall SW2. Specifically, the silicide film SL is formed on the surface of the n-type semiconductor region NRs exposed outside the left sidewall SW2, and the p-type semiconductor region exposed outside the right sidewall SW2.
  • a silicide film SL is also formed on the surface of PRd.
  • the n-channel semiconductor element NTr in the second embodiment is configured as described above, and the n-channel semiconductor element NTr includes an n-channel MOSFET and a PNP tunnel bipolar transistor. That is, the source region of the n-channel MOSFET is formed by the low-concentration n-type semiconductor region EX1, the n-type semiconductor region NRs, and the silicide film SL on the left side.
  • the gate insulating film GOX formed on the channel region constitutes the gate insulating film of the n-channel MOSFET, and the gate electrode G1 formed on the gate insulating film GOX serves as the gate electrode of the n-channel MOSFET. It is composed.
  • the low-concentration n-type semiconductor region EX1 and the n-type semiconductor region NRb on the right side form a connection region between the n-channel MOSFET and the PNP tunnel bipolar transistor.
  • the p-type semiconductor region PRd and the silicide film SL are the emitter regions of the PNP type tunnel bipolar transistor, and the lightly doped n-type semiconductor region EX1 and the n-type semiconductor region NRb are the base regions of the PNP type tunnel bipolar transistor. It has become.
  • the p-type well PWL and the semiconductor substrate 1S are the collector regions of the PNP-type tunnel bipolar transistor.
  • the n-channel semiconductor element NTr in the second embodiment includes the n-channel MOSFET and the PNP tunnel bipolar transistor, and the drain region of the n-channel MOSFET becomes the base region of the PNP tunnel bipolar transistor.
  • n-channel MOSFET and the PNP tunnel bipolar transistor are electrically connected.
  • a p-type power supply region PR1 for supplying a potential to the p-type well PWL is also formed in the p-type well PWL.
  • an n-type well NWL into which an n-type impurity such as phosphorus or arsenic is introduced is formed in the semiconductor substrate 1S partitioned by the element isolation region STI.
  • an n-type well NWL into which an n-type impurity such as phosphorus or arsenic is introduced is formed in the semiconductor substrate 1S partitioned by the element isolation region STI.
  • a pair of n-type wells NWL are spaced apart from each other in the n-type well NWL.
  • a low concentration p-type semiconductor region EX2 is formed.
  • the low-concentration p-type semiconductor region EX2 is a semiconductor region into which a p-type impurity such as boron is introduced, and a region in the n-type well NWL sandwiched between the pair of low-concentration p-type semiconductor regions EX2 serves as a channel region.
  • a p-type semiconductor region PRb and a p-type semiconductor region PRs are formed outside the low-concentration p-type semiconductor region EX2. That is, the p-type semiconductor region PRb is formed on the left side of the left-side low-concentration p-type semiconductor region EX2 in the pair of low-concentration p-type semiconductor regions EX2, and the right-side low concentration in the pair of low-concentration p-type semiconductor regions EX2.
  • a p-type semiconductor region PRs is formed on the right side of the p-type semiconductor region EX2.
  • the p-type semiconductor region PRb and the p-type semiconductor region PRs are semiconductor regions into which a p-type impurity such as boron is introduced.
  • an n-type semiconductor region NRd is formed so as to be included in the p-type semiconductor region PRb.
  • This n-type semiconductor region NRd is a semiconductor region into which an n-type impurity such as phosphorus or arsenic is introduced.
  • a gate insulating film GOX is formed on the channel region, and a gate electrode G2 is formed on the gate insulating film GOX.
  • the gate insulating film GOX is formed of, for example, a silicon oxide film, but is not limited thereto, and may be formed of, for example, a high dielectric constant film having a higher dielectric constant than a silicon oxide film such as a hafnium oxide film.
  • the gate electrode G2 is formed of, for example, a polysilicon film PF1 (p-type polysilicon film) into which boron is introduced and a silicide film SL formed on the polysilicon film PF1.
  • the silicide film SL is a film formed for reducing the resistance of the gate electrode G2.
  • the silicide film SL is, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide. It is formed from a film or the like.
  • a sidewall SW1 is formed on the side walls on both sides of the gate electrode G2, and the sidewall SW2 is formed outside the sidewall SW1.
  • a silicide film SL is formed in a region outside the sidewall SW2. Specifically, the silicide film SL is formed on the surface of the n-type semiconductor region NRd exposed outside the left sidewall SW2, and the p-type semiconductor region exposed outside the right sidewall SW2.
  • a silicide film SL is also formed on the surface of PRs.
  • the p-channel semiconductor element PTr in the second embodiment is configured as described above, and this p-channel semiconductor element PTr includes a p-channel MOSFET and an NPN tunnel bipolar transistor. That is, the source region of the p-channel MOSFET is formed by the right-side low-concentration p-type semiconductor region EX2, the p-type semiconductor region PRs, and the silicide film SL.
  • the gate insulating film GOX formed on the channel region constitutes the gate insulating film of the p-channel MOSFET, and the gate electrode G2 formed on the gate insulating film GOX serves as the gate electrode of the p-channel MOSFET. It is composed.
  • the low-concentration p-type semiconductor region EX2 and the p-type semiconductor region PRb on the left side form a connection region between the p-channel MOSFET and the NPN tunnel bipolar transistor.
  • the n-type semiconductor region NRd and the silicide film SL are the emitter regions of the NPN tunnel bipolar transistor, and the low-concentration p-type semiconductor region EX2 and the p-type semiconductor region PRb on the left are the base regions of the NPN tunnel bipolar transistor. It has become.
  • the n-type well NWL is the collector region of the NPN tunnel bipolar transistor.
  • the p-channel semiconductor element PTr in the second embodiment includes the p-channel MOSFET and the NPN tunnel bipolar transistor, and the drain region of the p-channel MOSFET becomes the base region of the NPN tunnel bipolar transistor. As described above, the p-channel MOSFET and the NPN tunnel bipolar transistor are electrically connected. Note that an n-type power supply region NR1 for supplying a potential to the n-type well NWL is also formed in the n-type well NWL.
  • a contact layer made of a silicon oxide film using TEOS as a raw material is formed on the semiconductor substrate 1S covering the n-channel type semiconductor element NTr and the p-channel type semiconductor element PTr configured as described above, for example, as shown in FIG. 21, a contact layer made of a silicon oxide film using TEOS as a raw material is formed.
  • An insulating film CIL is formed.
  • a contact hole CNT is formed so as to penetrate through the contact interlayer insulating film CIL and reach the silicide film SL.
  • a titanium / titanium nitride film serving as a barrier conductor film and a tungsten film formed on the barrier conductor film are embedded to form a plug PLG.
  • a wiring L1 is formed on the contact interlayer insulating film CIL in which the plug PLG is formed.
  • the wiring L1 is formed of a laminated film of a titanium nitride film, an aluminum film, and a titanium nitride film.
  • the semiconductor device according to the second embodiment is configured as described above, and the manufacturing method thereof will be described below with reference to the drawings.
  • a 10 nm silicon oxide film is formed on the surface of a semiconductor substrate (p-type silicon substrate) 1S by a thermal oxidation method, and then a 100 nm silicon nitride film is formed by CVD (Chemical Vapor Deposition). Deposit using the method. Then, the active region is patterned using a photolithography technique. Thereafter, by using dry etching technology, the silicon nitride film and the silicon oxide film are anisotropically etched in a direction perpendicular to the main surface (substrate surface) of the semiconductor substrate 1S, and then the semiconductor substrate 1S is anisotropically processed. Etching is performed to form, for example, a trench having a depth of 300 nm in the semiconductor substrate 1S.
  • the silicon surface exposed inside the trench is oxidized to form a 5 nm silicon oxide film, and further a 700 nm silicon oxide film is deposited on the semiconductor substrate 1S by the CVD method.
  • the CVD method by using a CMP (Chemical-Mechanical-Polishing) method, the deposited silicon oxide film is polished using the silicon nitride film as a base mask, and the silicon oxide deposited on the semiconductor substrate 1S is removed except for the inside of the trench. Remove the membrane. Thereafter, the silicon nitride film used as the mask is removed by wet etching with hot phosphoric acid.
  • the element isolation region STI can be formed on the main surface side of the semiconductor substrate 1S.
  • the p-type well PWL and the n-type well NWL are formed in the semiconductor substrate 1S by using an ion implantation method and a heat treatment. Then, the surface of the semiconductor substrate 1S (silicon surface) is exposed by removing the silicon oxide film formed under the silicon nitride film with hydrofluoric acid.
  • a gate insulating film GOX of, eg, 3 nm is formed in the active region by using a thermal oxidation method.
  • the gate insulating film GOX is formed from, for example, a silicon oxide film, but is not limited thereto, and may be formed from a high dielectric constant film having a dielectric constant higher than that of the silicon oxide film.
  • a polysilicon film PF1 is deposited on the gate insulating film GOX with a thickness of about 100 nm by using the CVD method.
  • the polysilicon film PF1 formed in the n-channel type semiconductor element formation region is doped with phosphorus at a high concentration by using an ion implantation method or the like.
  • the polysilicon film PF1 formed in the p-channel type semiconductor element formation region is doped with boron at a high concentration using an ion implantation method or the like.
  • the polysilicon film PF1 is patterned by using a photolithography technique and a dry etching method. Specifically, the resist film formed on the polysilicon film PF1 is patterned using a photolithography technique. Then, the polysilicon film PF1 is dry-etched using the patterned resist film as a mask. As described above, the polysilicon film PF1 is anisotropically etched in the direction perpendicular to the substrate surface of the semiconductor substrate 1S, thereby forming the gate electrode G1 and the gate electrode G2 made of the polysilicon film PF1.
  • a low concentration n-type semiconductor region EX1 aligned with the gate electrode G1 is formed in the semiconductor substrate 1S by using a photolithography technique and an ion implantation method.
  • a low concentration p-type semiconductor region EX2 aligned with the gate electrode G2 is formed in the semiconductor substrate 1S by using a photolithography technique and an ion implantation method.
  • a silicon oxide film is deposited with a thickness of about 50 nm on the semiconductor substrate 1S covering the gate electrode G1 and the gate electrode G2 by CVD, and is anisotropic to the deposited silicon oxide film. Etching is performed to form the sidewall SW1 on the sidewalls on both sides of the gate electrode G1 and the gate electrode G2.
  • arsenic is doped in the p-type well PWL by an ion implantation method using the gate electrode G1 on which the sidewall SW1 is formed and the patterned resist film as a mask.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb can be formed.
  • an n-type power supply region NR1 is also formed in the n-type well NWL.
  • boron is doped into the n-type well NWL by an ion implantation method using the gate electrode G2 on which the sidewall SW1 is formed and the patterned resist film as a mask.
  • the p-type semiconductor region PRs and the p-type semiconductor region PRb can be formed.
  • a p-type power supply region PR1 is also formed in the p-type well PWL.
  • the impurities (arsenic and boron) introduced by the heat treatment may be activated.
  • a silicon oxide film is deposited with a thickness of about 50 nm on the semiconductor substrate 1S covering the gate electrode G1 and the gate electrode G2 by a CVD method.
  • the side wall SW2 is formed outside the side wall SW1 by anisotropically etching the deposited silicon oxide film.
  • the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb by using a photolithography technique and an ion implantation method.
  • an n-type semiconductor region NRd is formed so as to be included in the p-type semiconductor region PRb by using a photolithography technique and an ion implantation method.
  • LSA Laser Spike Annealing
  • the silicide film SL can be formed of, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide film.
  • the semiconductor device in the second embodiment can be obtained by performing a wiring process used in a normal LSI.
  • a contact interlayer insulating film CIL made of, for example, a silicon oxide film is formed on the semiconductor substrate 1S, and the surface thereof is planarized by CMP.
  • contact holes CNT penetrating through the contact interlayer insulating film CIL are formed by using a photolithography technique and an etching technique.
  • a titanium / titanium nitride film is formed on the contact interlayer insulating film CIL including the bottom surface and inner wall of the contact hole CNT.
  • the titanium / titanium nitride film is composed of a laminated film of a titanium film and a titanium nitride film, and can be formed by using, for example, a sputtering method.
  • This titanium / titanium nitride film has a so-called barrier property that prevents, for example, tungsten, which is a material of a film to be embedded in a later process, from diffusing into silicon.
  • a tungsten film is formed on the entire main surface of the semiconductor substrate 1S so as to fill the contact holes CNT.
  • This tungsten film can be formed using, for example, a CVD method.
  • the plug PLG can be formed by removing unnecessary titanium / titanium nitride films and tungsten films formed on the contact interlayer insulating film CIL by, for example, CMP.
  • a titanium / titanium nitride film, an aluminum film, and a titanium / titanium nitride film are sequentially formed on the contact interlayer insulating film CIL and the plug PLG.
  • These films can be formed by using, for example, a sputtering method.
  • the wiring L1 can be formed by patterning these films.
  • the resistance reduction process etc. which are known until now can be used for these wiring processes.
  • the wiring L1 formed in the wiring process described above is an aluminum wiring
  • the wiring L1 can be formed from a copper wiring (damascene wiring).
  • multilayer wiring can be formed as necessary.
  • the semiconductor device according to the second embodiment can be manufactured.
  • an inverter is taken as an example.
  • An inverter is a basic unit of a digital circuit, and by combining these, a basic logic circuit such as a NAND circuit, a NOR circuit, an EX-OR circuit, or a flip-flop circuit used in the digital circuit can be formed. That is, it can be seen that a digital circuit can be constructed using the n-channel semiconductor element NTr and the p-channel semiconductor element PTr in the second embodiment.
  • FIG. 28 is a cross-sectional view showing the device structure of the semiconductor device according to the third embodiment.
  • an element isolation region STI is formed on the main surface side on the semiconductor substrate 1S, and a p-type well PWL1 and a p-type well are formed in an active region (active region) partitioned by the element isolation region STI.
  • PWL2 is formed.
  • the p-type well PWL1 is formed in the left region
  • the p-type well PWL2 is formed in the right region.
  • An n-channel semiconductor element NTr1 is formed on the p-type well PWL1, and a single transistor NTr2 is formed on the p-type well PWL2.
  • the structure of the n-channel type semiconductor element NTr1 has the same configuration as that of the n-channel type semiconductor element NTr described in the second embodiment (see FIG. 21), and the description thereof will be omitted.
  • the single transistor NTr2 is a widely used single MOSFET, and this structure will be described below with reference to FIG.
  • a p-type well PWL2 into which a p-type impurity such as boron is introduced is formed.
  • a pair of low-concentrations are separated in the p-type well PWL2.
  • An n-type semiconductor region EX3 is formed.
  • the low-concentration n-type semiconductor region EX3 is a semiconductor region into which an n-type impurity such as phosphorus is introduced, and a region in the p-type well PWL2 sandwiched between the pair of low-concentration n-type semiconductor regions EX3 becomes a channel region.
  • n-type semiconductor region NRs2 and an n-type semiconductor region NRb2 are formed outside the low-concentration n-type semiconductor region EX3. That is, the n-type semiconductor region NRs2 is formed on the left side of the left-side low-concentration n-type semiconductor region EX3 in the pair of low-concentration n-type semiconductor regions EX3, and the right-side low concentration in the pair of low-concentration n-type semiconductor regions EX3.
  • An n-type semiconductor region NRb2 is formed on the right side of the n-type semiconductor region EX3.
  • the n-type semiconductor region NRs2 and the n-type semiconductor region NRb2 are semiconductor regions into which an n-type impurity such as arsenic is introduced.
  • a gate insulating film GOX is formed on the channel region, and a gate electrode G3 is formed on the gate insulating film GOX.
  • the gate insulating film GOX is formed of, for example, a silicon oxide film, but is not limited thereto, and may be formed of, for example, a high dielectric constant film having a higher dielectric constant than a silicon oxide film such as a hafnium oxide film.
  • the gate electrode G3 is formed of, for example, a polysilicon film PF1 (n-type polysilicon film) into which phosphorus is introduced and a silicide film SL formed on the polysilicon film PF1.
  • the silicide film SL is a film formed for reducing the resistance of the gate electrode G1, and the silicide film SL is, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide. It is formed from a film or the like.
  • a sidewall SW1 is formed on the sidewalls on both sides of the gate electrode G3, and a sidewall SW2 is formed outside the sidewall SW1.
  • a silicide film SL is formed in a region outside the sidewall SW2. Specifically, the silicide film SL is formed on the surface of the n-type semiconductor region NRs2 exposed outside the left sidewall SW2, and the n-type semiconductor region exposed outside the right sidewall SW2 A silicide film SL is also formed on the surface of NRb2. Note that a p-type power supply region PR2 for supplying a potential to the p-type well PWL2 is also formed in the p-type well PWL2.
  • the semiconductor device according to the third embodiment is configured as described above, and the manufacturing method thereof will be described below with reference to the drawings.
  • a 10 nm silicon oxide film is formed on the surface of a semiconductor substrate (p-type silicon substrate) 1S by a thermal oxidation method, and then a 100 nm silicon nitride film is formed by CVD (Chemical Vapor Deposition). Deposit using the method. Then, the active region is patterned using a photolithography technique. Thereafter, by using dry etching technology, the silicon nitride film and the silicon oxide film are anisotropically etched in a direction perpendicular to the main surface (substrate surface) of the semiconductor substrate 1S, and then the semiconductor substrate 1S is anisotropically processed. Etching is performed to form, for example, a trench having a depth of 300 nm in the semiconductor substrate 1S.
  • the silicon surface exposed inside the trench is oxidized to form a 5 nm silicon oxide film, and further a 700 nm silicon oxide film is deposited on the semiconductor substrate 1S by the CVD method.
  • the CVD method by using a CMP (Chemical-Mechanical-Polishing) method, the deposited silicon oxide film is polished using the silicon nitride film as a base mask, and the silicon oxide deposited on the semiconductor substrate 1S is removed except for the inside of the trench. Remove the membrane. Thereafter, the silicon nitride film used as the mask is removed by wet etching with hot phosphoric acid.
  • the element isolation region STI can be formed on the main surface side of the semiconductor substrate 1S.
  • the p-type well PWL and the n-type well NWL are formed in the semiconductor substrate 1S by using an ion implantation method and a heat treatment. Then, the surface of the semiconductor substrate 1S (silicon surface) is exposed by removing the silicon oxide film formed under the silicon nitride film with hydrofluoric acid.
  • a 3 nm gate insulating film GOX is formed in the active region by using a thermal oxidation method.
  • the gate insulating film GOX is formed from, for example, a silicon oxide film, but is not limited thereto, and may be formed from a high dielectric constant film having a dielectric constant higher than that of the silicon oxide film.
  • a polysilicon film PF1 is deposited on the gate insulating film GOX with a thickness of about 100 nm by using the CVD method. At this time, the polysilicon film PF1 formed in the n-channel type semiconductor element formation region is doped with phosphorus at a high concentration by using an ion implantation method or the like.
  • the polysilicon film PF1 is patterned by using a photolithography technique and a dry etching method. Specifically, the resist film formed on the polysilicon film PF1 is patterned using a photolithography technique. Then, the polysilicon film PF1 is dry-etched using the patterned resist film as a mask. As described above, the polysilicon film PF1 is anisotropically etched in the direction perpendicular to the substrate surface of the semiconductor substrate 1S, thereby forming the gate electrode G1 and the gate electrode G3 made of the polysilicon film PF1.
  • a low concentration n-type semiconductor region EX1 aligned with the gate electrode G1 is formed in the semiconductor substrate 1S by using a photolithography technique and an ion implantation method.
  • a low concentration n-type semiconductor region EX3 aligned with the gate electrode G3 is formed in the semiconductor substrate 1S by using a photolithography technique and an ion implantation method.
  • a silicon oxide film is deposited to a thickness of about 50 nm on the semiconductor substrate 1S covering the gate electrode G1 and the gate electrode G3 by CVD, and is anisotropic with respect to the deposited silicon oxide film. Etching is performed to form the sidewall SW1 on the sidewalls on both sides of the gate electrode G1 and the gate electrode G3.
  • arsenic is doped into the p-type well PWL1 by an ion implantation method using the gate electrode G1 on which the sidewall SW1 is formed and the patterned resist film as a mask. Thereby, the n-type semiconductor region NRs and the n-type semiconductor region NRb can be formed.
  • arsenic is doped in the p-type well PWL2 by an ion implantation method using the gate electrode G3 in which the sidewall SW1 is formed and the patterned resist film as a mask. Thereby, the n-type semiconductor region NRs2 and the n-type semiconductor region NRb2 can be formed.
  • boron is introduced into the p-type well PWL1 by using a photolithography technique and an ion implantation method, thereby forming the p-type power supply region PR1 in the p-type well PWL1.
  • p-type power supply region PR2 is formed in p-type well PWL2 by introducing boron into p-type well PWL2 using photolithography technology and ion implantation. Thereafter, the impurities (arsenic and boron) introduced by the heat treatment may be activated.
  • a silicon oxide film is deposited to a thickness of about 50 nm on the semiconductor substrate 1S covering the gate electrode G1 and the gate electrode G3 by the CVD method.
  • the side wall SW2 is formed outside the side wall SW1 by anisotropically etching the deposited silicon oxide film.
  • the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb by using a photolithography technique and an ion implantation method.
  • LSA Laser Spike Annealing
  • the upper surfaces of the gate electrode G1 and the gate electrode G3, the surface of the p-type semiconductor region PRd, the surface of the n-type conductor region NRs, and the n-type semiconductor A silicide film SL is formed on the surface of the region NRs2, the surface of the n-type semiconductor region NRb2, the surface of the p-type power supply region PR1, and the surface of the p-type power supply region PR2.
  • the silicide film SL can be formed of, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide film.
  • the semiconductor device according to the third embodiment can be obtained by performing a wiring process used in a normal LSI.
  • a contact interlayer insulating film CIL made of, for example, a silicon oxide film is formed on the semiconductor substrate 1S, and the surface thereof is planarized by CMP.
  • contact holes CNT penetrating through the contact interlayer insulating film CIL are formed by using a photolithography technique and an etching technique.
  • a titanium / titanium nitride film is formed on the contact interlayer insulating film CIL including the bottom surface and inner wall of the contact hole CNT.
  • the titanium / titanium nitride film is composed of a laminated film of a titanium film and a titanium nitride film, and can be formed by using, for example, a sputtering method.
  • This titanium / titanium nitride film has a so-called barrier property that prevents, for example, tungsten, which is a material of a film to be embedded in a later process, from diffusing into silicon.
  • a tungsten film is formed on the entire main surface of the semiconductor substrate 1S so as to fill the contact holes CNT.
  • This tungsten film can be formed using, for example, a CVD method.
  • the plug PLG can be formed by removing unnecessary titanium / titanium nitride films and tungsten films formed on the contact interlayer insulating film CIL by, for example, CMP.
  • a titanium / titanium nitride film, an aluminum film, and a titanium / titanium nitride film are sequentially formed on the contact interlayer insulating film CIL and the plug PLG.
  • These films can be formed by using, for example, a sputtering method.
  • the wiring L1 can be formed by patterning these films.
  • the resistance reduction process etc. which are known until now can be used for these wiring processes.
  • the wiring L1 formed in the wiring process described above is an aluminum wiring
  • the wiring L1 can be formed from a copper wiring (damascene wiring).
  • multilayer wiring can be formed as necessary.
  • the semiconductor device according to the third embodiment can be manufactured.
  • the n-channel semiconductor element NTr1 and the single transistor NTr2 can be easily integrated.
  • the n-channel semiconductor element NTr1 of the present invention has extremely excellent switching characteristics, but has an asymmetric structure because the source region and the drain region have different structures. For this reason, there is a problem that it cannot be replaced with the single transistor NTr2 when used as a pass transistor requiring symmetry in terms of circuit configuration.
  • the n-channel semiconductor element NTr1 of the present invention has high integration with the single transistor NTr2, the single transistor is used where symmetry is required. Excellent characteristics can be obtained by combining the n-channel semiconductor element NTr1 and the single transistor NTr2 of the invention.
  • FIG. 35 is a circuit diagram showing an example in which an SRAM cell is configured by combining two single transistors NTr2 and two n-channel semiconductor elements NTr1.
  • two n-channel semiconductor elements NTr1 are used as storage nodes, and a single transistor NTr2 is used as a pass transistor (transfer transistor) that requires symmetry.
  • FIG. 36 is a circuit diagram showing an example in which an SRAM cell is configured by combining two single transistors NTr2, two n-channel semiconductor elements NTr1, and two p-channel semiconductor elements PTr1.
  • two inverters are used as storage nodes, and a single transistor NTr2 is used as a pass transistor (transfer transistor) requiring symmetry.
  • Each of the two inverters includes an n-channel semiconductor element NTr1 and a p-channel semiconductor element PTr1.
  • a single transistor having symmetry is used for the pass transistor that requires symmetry, while the storage node operates at a low voltage and is excellent.
  • the semiconductor elements of the present invention n-channel type semiconductor element NTr1, p-channel type semiconductor element PTr1 having the above switching characteristics are used.
  • a low voltage 0.2 to 0.3 V
  • extremely good memory characteristics can be obtained by using the semiconductor element of the present invention.
  • FIG. 37 is a plan view of the semiconductor element according to the fourth embodiment as viewed from above.
  • an n-type semiconductor region NRs and an n-type semiconductor region NRb are formed so as to be spaced apart in the X direction.
  • a p-type semiconductor region PRd is formed above the n-type semiconductor region NRb.
  • Plug PLG1 is formed so as to be electrically connected to p type semiconductor region PRd.
  • a p-type semiconductor region PRc is formed outside the n-type semiconductor region NRs, and a plug PLG2 is formed so as to be electrically connected to both the p-type semiconductor region PRc and the n-type semiconductor region NRs.
  • the gate electrode G is formed so as to extend in the Y direction between the n-type semiconductor region NRs and the semiconductor region NRb that are spaced apart. The gate electrode G is electrically connected to the plug PLG3 at one end of the gate electrode G.
  • FIG. 38 is a cross-sectional view taken along line X2-X2 of FIG.
  • the semiconductor element according to the fourth embodiment includes a support substrate HS, a buried insulating layer BOX formed on the support substrate HS, and a silicon layer (active layer) formed on the buried insulating layer BOX. ).
  • the silicon layer of the SOI substrate is partitioned by an element isolation region STI that penetrates the silicon layer and reaches the buried insulating layer, and the semiconductor element according to the fourth embodiment is formed in the partitioned silicon layer. .
  • the silicon layer partitioned by the element isolation region STI is called a body region BD composed of a p-type semiconductor region, and a pair of low-concentration n-type semiconductor regions EX1 are formed in the body region BD so as to be separated from each other.
  • the low-concentration n-type semiconductor region EX1 is a semiconductor region into which an n-type impurity such as phosphorus is introduced, and a region in the body region BD sandwiched between the pair of low-concentration n-type semiconductor regions EX1 serves as a channel region.
  • An n-type semiconductor region NRs and an n-type semiconductor region NRb are formed outside the low-concentration n-type semiconductor region EX1.
  • the n-type semiconductor region NRs is formed further to the left of the left-side low-concentration n-type semiconductor region EX1 in the pair of low-concentration n-type semiconductor regions EX1, and the right-side low concentration in the pair of low-concentration n-type semiconductor regions EX1.
  • An n-type semiconductor region NRb is formed on the right side of the n-type semiconductor region EX1.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb are semiconductor regions into which an n-type impurity such as arsenic is introduced.
  • the n-type semiconductor region NRb reaches the buried insulating layer BOX, while the n-type semiconductor region NRs does not reach the buried insulating layer BOX.
  • a p-type semiconductor region PRc reaching the buried insulating layer BOX is formed on the opposite side of the n-type semiconductor region NRs from the n-type semiconductor region NRb side. Therefore, since both the p-type semiconductor region PRc and the body region BD are composed of the semiconductor region into which the p-type impurity is introduced, they are electrically connected. That is, in the fourth embodiment, the p-type semiconductor region PRc and the body region BD are electrically connected, so that the n-type semiconductor region NRs does not reach the buried insulating layer BOX.
  • the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb.
  • the p-type semiconductor region PRd is a semiconductor region into which a p-type impurity such as boron is introduced.
  • a gate insulating film GOX is formed on the channel region (body region BD), and a gate electrode G is formed on the gate insulating film GOX.
  • the gate insulating film GOX is formed of, for example, a silicon oxide film, but is not limited thereto, and may be formed of, for example, a high dielectric constant film having a higher dielectric constant than a silicon oxide film such as a hafnium oxide film.
  • the gate electrode G is formed of, for example, a polysilicon film PF1 (n-type polysilicon film) into which phosphorus is introduced and a silicide film SL formed on the polysilicon film PF1.
  • the silicide film SL is a film formed for reducing the resistance of the gate electrode G.
  • the silicide film SL is, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide. It is formed from a film or the like.
  • a side wall SW1 is formed on both side walls of the gate electrode G, and a side wall SW2 is formed outside the side wall SW1.
  • a silicide film SL is formed in a region outside the sidewall SW2. Specifically, a silicide film SL is formed on the surface of the n-type semiconductor region NRs and the surface of the p-type semiconductor region PRc exposed outside the left sidewall SW2, and on the outside of the right sidewall SW2.
  • a silicide film SL is also formed on the surface of the exposed p-type semiconductor region PRd.
  • the semiconductor element in the fourth embodiment is configured as described above, and this semiconductor element includes a MOSFET and a tunnel bipolar transistor. That is, the low-concentration n-type semiconductor region EX1, the n-type semiconductor region NRs, and the silicide film SL on the left side form a MOSFET source region.
  • the gate insulating film GOX formed on the channel region constitutes the gate insulating film of the MOSFET, and the gate electrode G formed on the gate insulating film GOX constitutes the gate electrode of the MOSFET.
  • the low-concentration n-type semiconductor region EX1 and the n-type semiconductor region NRb on the right side form a connection region between the MOSFET and the tunnel bipolar transistor.
  • the p-type semiconductor region PRd and the silicide film SL are the emitter regions of the tunnel bipolar transistor, and the low-concentration n-type semiconductor region EX1 and the n-type semiconductor region NRb on the right side are the base regions of the tunnel bipolar transistor. .
  • the body region BD is a collector region of the tunnel bipolar transistor.
  • the semiconductor element according to the fourth embodiment includes a MOSFET and a tunnel bipolar transistor, and the MOSFET and the tunnel bipolar transistor are electrically connected so that the drain region of the MOSFET becomes the base region of the tunnel bipolar transistor. It can be seen that they are configured.
  • a contact interlayer insulating film CIL made of a silicon oxide film made of TEOS is formed on the semiconductor substrate 1S covering the thus configured semiconductor element.
  • a contact hole CNT1 is formed so as to penetrate through the contact interlayer insulating film CIL and reach the silicide film SL formed on the surface of the p-type semiconductor region PRd.
  • the contact hole CNT2 penetrates the contact interlayer insulating film CIL and reaches both the silicide film SL formed on the surface of the n-type semiconductor region NRs and the silicide film SL formed on the surface of the p-type semiconductor region PRc. Is formed.
  • the contact hole CNT1 and the contact hole CNT2 are filled with a titanium / titanium nitride film serving as a barrier conductor film and a tungsten film formed on the barrier conductor film to form plugs PLG1 and PLG2. ing.
  • a wiring L1 is formed on the contact interlayer insulating film CIL in which the plug PLG1 and the plug PLG2 are formed.
  • the wiring L1 is formed of a laminated film of a titanium nitride film, an aluminum film, and a titanium nitride film.
  • the plug PLG2 is formed on the n-type semiconductor region NRs and the p-type semiconductor region PRc so as to be in contact with both the n-type semiconductor region NRs and the p-type semiconductor region PRc.
  • the same potential is supplied to the n-type semiconductor region NRs and the p-type semiconductor region PRc through the plug PLG2, and the p-type semiconductor region PRc is electrically connected to the body region BD.
  • the same potential is eventually supplied to the n-type semiconductor region PRc and the body region BD.
  • the semiconductor element in the fourth embodiment is characterized in that the body region BD is not in a floating state because the body region BD is electrically connected to the plug PLG2 via the p-type semiconductor region PRc. In the point. Thereby, when the semiconductor element in this Embodiment 4 is formed on an SOI substrate, the following advantages are obtained.
  • a p-type semiconductor region PRc is provided outside the n-type semiconductor region NRs, and the p-type semiconductor region PRc and the body region BD are electrically connected. Since p type semiconductor region PRc is connected to plug PLG2, body region BD is not in a floating state. As a result, according to the fourth embodiment, there is an advantage that the unstable operation due to the substrate floating phenomenon can be suppressed.
  • the semiconductor device according to the fourth embodiment is configured as described above, and the manufacturing method thereof will be described below with reference to the drawings.
  • an SOI substrate including a support substrate HS, a buried insulating layer BOX formed on the support substrate HS, and a silicon layer formed on the buried insulating layer BOX is prepared.
  • an element isolation region STI is formed on the SOI substrate, and an active region is defined by the element isolation region STI.
  • the partitioned active region (silicon layer) becomes the body region BD.
  • the thickness of the body region BD is, for example, about 50 nm and is a p-type semiconductor region.
  • the impurity concentration (p-type impurity) in the body region BD is on the order of 10 15 / cm 3.
  • a 3 nm gate insulating film GOX is formed on the body region BD.
  • the gate insulating film GOX is formed from, for example, a silicon oxide film, but is not limited thereto, and may be formed from a high dielectric constant film having a dielectric constant higher than that of the silicon oxide film.
  • a polysilicon film PF1 is deposited on the gate insulating film GOX with a thickness of about 100 nm by using the CVD method. At this time, the polysilicon film PF1 is doped with phosphorus at a high concentration by using an in-situ doping method or an ion implantation method.
  • the polysilicon film PF1 is patterned by using a photolithography technique and a dry etching method. Specifically, the resist film formed on the polysilicon film PF1 is patterned using a photolithography technique. Then, the polysilicon film PF1 is dry-etched using the patterned resist film as a mask. Thus, the gate electrode G made of the polysilicon film PF1 is formed by anisotropically etching the polysilicon film PF1 in the direction perpendicular to the substrate surface of the semiconductor substrate 1S.
  • a low concentration n-type semiconductor region EX1 aligned with the gate electrode G is formed in the semiconductor substrate 1S by using a photolithography technique and an ion implantation method.
  • a silicon oxide film is deposited with a thickness of about 50 nm on the semiconductor substrate 1S covering the gate electrode G by CVD, and the deposited silicon oxide film is anisotropically etched.
  • the sidewall SW1 is formed on the sidewalls on both sides of the gate electrode G.
  • arsenic is doped in the semiconductor substrate 1S by an ion implantation method using the gate electrode G on which the sidewall SW1 is formed as a mask.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb can be formed.
  • the impurity (arsenic) introduced by the heat treatment may be activated.
  • the resist film is patterned together with the gate electrode G on which the sidewall SW1 is formed to form a mask for the ion implantation method.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb can have different impurity concentrations and different depths.
  • the n-type semiconductor region NRb is formed to reach the buried insulating layer BOX by lowering the implantation energy when forming the n-type semiconductor region NRs than the implantation energy when forming the n-type semiconductor region NRb.
  • the n-type semiconductor region NRs can be formed so as not to reach the buried insulating layer BOX.
  • a silicon oxide film is deposited to a thickness of about 50 nm on the semiconductor substrate 1S covering the gate electrode G by the CVD method.
  • the side wall SW2 is formed outside the side wall SW1 by anisotropically etching the deposited silicon oxide film.
  • the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb.
  • a p-type semiconductor region PRc reaching the buried insulating layer BOX is formed in the outer region of the n-type semiconductor region NRs by using a photolithography technique and an ion implantation method.
  • the p-type semiconductor region PRc is electrically connected to the body region BD.
  • LSA Laser Spike Annealing
  • the upper surface of the gate electrode G, the surface of the p-type semiconductor region PRd, the surface of the n-type semiconductor region NRs, and the p-type semiconductor region PRc are selectively formed using the sidewall SW2 as a mask.
  • a silicide film SL is formed on the surface. Thereby, the resistance of the gate electrode G, the p-type semiconductor region PRd, the n-type semiconductor region NRs, and the p-type semiconductor region PRc can be reduced. This is a normal process known as the salicide process.
  • the silicide film SL can be formed of, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide film.
  • the semiconductor element in the fourth embodiment can be obtained by performing a wiring process used in a normal LSI.
  • a contact interlayer insulating film CIL made of, for example, a silicon oxide film is formed on the semiconductor substrate 1S, and the surface thereof is planarized by CMP.
  • CMP a photolithography technique and an etching technique
  • contact holes CNT1 and CNT2 penetrating through the contact interlayer insulating film CIL are formed.
  • the bottom surface of the contact hole CNT2 is formed in contact with both the p-type semiconductor region PRc and the n-type semiconductor region NRc.
  • a titanium / titanium nitride film is formed on the contact interlayer insulating film CIL including the bottom and inner walls of the contact holes CNT1 and CNT2.
  • the titanium / titanium nitride film is composed of a laminated film of a titanium film and a titanium nitride film, and can be formed by using, for example, a sputtering method.
  • This titanium / titanium nitride film has a so-called barrier property that prevents, for example, tungsten, which is a material of a film to be embedded in a later process, from diffusing into silicon.
  • a tungsten film is formed on the entire main surface of the semiconductor substrate 1S so as to fill the contact holes CNT1 and CNT2.
  • This tungsten film can be formed using, for example, a CVD method.
  • the unnecessary plugs PLG1 and PLG2 can be formed by removing unnecessary titanium / titanium nitride films and tungsten films formed on the contact interlayer insulating film CIL by, for example, CMP.
  • the plug PLG2 is electrically connected to both the p-type semiconductor region PRc and the n-type semiconductor region NRs.
  • a titanium / titanium nitride film, an aluminum film, and a titanium / titanium nitride film are sequentially formed on the contact interlayer insulating film CIL and the plugs PLG1 and PLG2.
  • These films can be formed by using, for example, a sputtering method.
  • the wiring L1 can be formed by patterning these films.
  • the semiconductor device according to the fourth embodiment can be manufactured.
  • the n-type semiconductor region NRs is formed so as not to reach the buried insulating layer BOX, and is embedded in a region outside the n-type semiconductor region NRs.
  • FIG. 46 is a cross-sectional view showing the device structure of the semiconductor element in the first modification.
  • the device structure of the semiconductor element in the first modification shown in FIG. 46 has substantially the same configuration as the device structure of the semiconductor element shown in FIG.
  • the n-type semiconductor region NRs does not reach the buried insulating layer BOX, and the p-type semiconductor region PRc2 is between the n-type semiconductor region NRs and the buried insulating layer BOX. Is formed. Since the impurity concentration of the p-type semiconductor region PRc2 is higher than 10 20 / cm 3 , the p-type semiconductor region PRc2 and the n-type semiconductor region NRs are not normal pn junctions having a rectifying action. There is no ohmic contact. The ohmic contact refers to a contact that has no rectifying action and exhibits resistance in current / voltage characteristics.
  • the n-type semiconductor region NRs and the p-type semiconductor region PRc2 are electrically connected by resistive contact, and the p-type semiconductor region PRc2 is connected to the body region BD.
  • the n-type semiconductor region NRs and the body region BD are electrically connected. Since n-type semiconductor region NRs is connected to plug PLG2, power can be supplied from plug PLG2 to body region BD via n-type semiconductor region NRs and p-type semiconductor region PRc2. Therefore, also in the first modification, the body region BD is not in the floating state, and the substrate floating phenomenon (unstable operation) due to the body region BD being in the floating state can be suppressed.
  • the configuration of Modification 1 has the following advantages. For example, as shown in FIG. 38, when the p-type semiconductor region PRc is formed in the outer region of the n-type semiconductor region NRs, a special mask (having a fine opening portion) for forming the p-type semiconductor region PRc. Mask). On the other hand, in FIG. 46 illustrating the first modification, the p-type semiconductor region PRc2 can be formed in alignment with the sidewall SW2 formed on the sidewall of the gate electrode G. That is, the first modification has an advantage that the p-type semiconductor region PRc2 can be formed in alignment with the sidewall SW2, without requiring a special mask as in the case of forming the p-type semiconductor region PRc shown in FIG. can get.
  • the semiconductor element in the fourth embodiment also includes a PNP type tunnel bipolar transistor.
  • the semiconductor element in the fourth embodiment also includes a PNP type tunnel bipolar transistor.
  • the semiconductor element in the fourth embodiment also includes a PNP type tunnel bipolar transistor.
  • the semiconductor element in the fourth embodiment also includes a PNP type tunnel bipolar transistor.
  • the current amplifying function of the PNP type tunnel bipolar transistor is that holes are transferred from the p type semiconductor region PRd serving as the emitter region of the PNP type tunnel bipolar transistor to the n type semiconductor region NRb serving as the base region of the PNP type tunnel bipolar transistor.
  • the SOI substrate when the holes injected from the emitter region to the base region are extracted to the body region BD, the support substrate HS under the buried insulating layer BOX is used as a back gate, so that the base region is changed from the base region to the body region. Holes can be effectively extracted to the BD (collector region).
  • holes can be accumulated at the interface between the body region BD and the buried insulating layer BOX. That is, a hole accumulation region is formed at the interface between the body region BD and the buried insulating layer BOX. Since this accumulation region becomes a high-concentration p-type semiconductor region, when this accumulation region comes into contact with the n-type semiconductor region NRb (base region), the accumulation region and the n-type semiconductor region NRb (base region) The width of the depletion layer is reduced at the pn junction. As a result, holes are easily extracted from the base region to the body region BD. In particular, as shown in FIG.
  • the p-type semiconductor region PRd is also useful to form the p-type semiconductor region PRd deeply so that the lower surface is in contact with the BOX.
  • the p-type semiconductor region PRd is in contact with the p-type well PWL, and the PN junction is Disappear. As a result, the emitter and collector are short-circuited.
  • the p-type semiconductor region PRd can be surrounded by the buried insulating layer BOX and the n-type semiconductor region NRb, the p-type semiconductor region PRd is not short-circuited with the body region BD.
  • the body region BD-n type semiconductor region NRb-p type semiconductor region PRb becomes a PNP type tunnel bipolar transistor arranged in the lateral direction.
  • the carrier flow between the body region BD-p type semiconductor region PRb can be controlled using the support substrate HS. .
  • the technical idea of the present invention is to realize a semiconductor element that realizes an S value of 60 mV / digit or less even when the power supply potential becomes a low voltage, the buried insulating layer BOX of the SOI substrate is used.
  • a configuration that can reduce the voltage applied to the support substrate HS (back gate) and reduce the potential is useful.
  • the semiconductor element in the present invention can realize an S value of 60 mV / digit or less by combining a MOSFET and a tunnel bipolar transistor, and as a result, is a device having excellent switching characteristics even at a low voltage.
  • the semiconductor element according to the present invention has the first characteristic point that it is particularly effective in operation at a low voltage.
  • the semiconductor element in the present invention also has an effective second feature point different from the first feature point described above. The second feature point will be described.
  • FIG. 48 is a graph showing the results of measuring the potential ( ⁇ n) change at node A (see FIG. 1) when a voltage is applied to the gate electrode.
  • the drain terminal D for example, applying a drain voltage V D of the relatively high potential of 0.8 V, when Yuku raising the gate potential V G applied to the gate terminal GT, contrary to the node a potential (.phi.n) the gate potential V G, it can be seen that rapidly drops from the drain potential V D. That is, as shown in FIG. 48, when gradually increasing the gate voltage V G, but sudden potential change occurs at the node A, in a region indicated by a region AR in FIG.
  • Figure 49 is, for example, the drain current of the semiconductor device in the case of applying the drain voltage V D of the relatively high potential of 0.8V to the drain terminal D - is a graph showing the gate voltage characteristic. According to the drain current-gate voltage characteristics shown in FIG. 49, it can be seen that there is a very steep slope with respect to changes in the gate potential. From this, it can be seen that a larger current can be obtained by applying a relatively high drain potential V D in the semiconductor element of the present invention. That is, the second feature of a semiconductor device of the present invention, by applying a relatively high drain potential V D, lies in that it is possible to obtain a larger driving current. From the above, the semiconductor element of the present invention has both the first characteristic point that it has excellent switching characteristics even at a low voltage and the second characteristic point that a larger driving current can be obtained at a high voltage. I understand that.
  • the semiconductor element of the present invention can be used more effectively by creating and integrating circuit regions having different operating voltages.
  • FIG. 50 is a circuit block diagram of the semiconductor chip according to the fifth embodiment.
  • the semiconductor chip according to the fifth embodiment includes a power supply circuit unit PCU, an I / O circuit unit IOU, a low voltage operation unit LVU, and a high voltage operation unit HVU.
  • the power supply potential is supplied from the power supply circuit unit PCU to the I / O circuit unit IOU, the low voltage operation unit LVU, and the high voltage operation unit HVU.
  • a relatively low power supply potential is supplied to the low voltage operation unit LVU, and a relatively high power supply potential is supplied to the high voltage operation unit HVU.
  • the low-voltage operation unit LVU and the high-voltage operation unit HVU both incorporate the semiconductor element according to the present invention.
  • the low-voltage operation unit LVU uses the first feature of the semiconductor element according to the present invention and is excellent at low voltage. Switching characteristics can be provided.
  • the SRAM can be operated at a low voltage by applying the semiconductor element of the present invention to a memory such as an SRAM.
  • the high voltage operation unit HVU can provide a larger current driving force at a high voltage by utilizing the second feature point of the semiconductor element in the present invention.
  • a CPU such as a calculation unit
  • the semiconductor device has the first characteristic point that it has excellent switching characteristics at low voltage operation and the second characteristic point that it can provide a larger current driving force at high voltage.
  • a semiconductor element having the same structure can be applied to a circuit having a different function called the high voltage operation unit HVU.
  • a circuit that can operate at a low voltage is integrated in the low voltage operation unit LVU, and a circuit that requires a high voltage and current driving capability is integrated in the high voltage operation unit HVU, thereby being supplied from the power supply circuit unit PCU. Electric power can be used effectively.
  • FIG. 51 is a cross-sectional view showing the device structure of the memory cell in the sixth embodiment.
  • the memory cell in the sixth embodiment is formed in an active region partitioned by an element isolation region STI formed in a semiconductor substrate 1S.
  • a p-type well PWL into which a p-type impurity such as boron is introduced is formed in the semiconductor substrate 1S partitioned by the element isolation region STI, and is separated from the p-type well PWL.
  • a pair of low-concentration n-type semiconductor regions EX1 is formed.
  • the low-concentration n-type semiconductor region EX1 is a semiconductor region into which an n-type impurity such as phosphorus is introduced, and a region in the p-type well PWL sandwiched between a pair of low-concentration n-type semiconductor regions EX1 serves as a channel region.
  • An n-type semiconductor region NRs and an n-type semiconductor region NRb are formed outside the low-concentration n-type semiconductor region EX1.
  • the n-type semiconductor region NRs is formed further to the left of the left-side low-concentration n-type semiconductor region EX1 in the pair of low-concentration n-type semiconductor regions EX1, and the right-side low concentration in the pair of low-concentration n-type semiconductor regions EX1.
  • An n-type semiconductor region NRb is formed on the right side of the n-type semiconductor region EX1.
  • the n-type semiconductor region NRs and the n-type semiconductor region NRb are semiconductor regions into which an n-type impurity such as arsenic is introduced.
  • a p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb.
  • the p-type semiconductor region PRd is a semiconductor region into which a p-type impurity such as boron is introduced.
  • a first potential barrier film EB1 is formed on the channel region, and a charge storage film EC is formed on the first potential barrier film EB1.
  • a second potential barrier film EB2 is formed on the charge storage film EC, and a gate electrode G is formed on the second potential barrier film EB2.
  • the first potential barrier film EB1 and the second potential barrier film EB2 are made of, for example, a silicon oxide film.
  • the gate electrode G is formed of, for example, a polysilicon film PF1 (n-type polysilicon film) into which phosphorus is introduced and a silicide film SL formed on the polysilicon film PF1.
  • the silicide film SL is a film formed for reducing the resistance of the gate electrode G.
  • the silicide film SL is, for example, a cobalt silicide film, a titanium silicide film, a nickel silicide film, a platinum silicide film, or a nickel platinum silicide. It is formed from a film or the like.
  • the charge storage film EC is formed of, for example, a polysilicon film that is a conductor film or a silicon nitride film that is an insulating film having a trap level.
  • a side wall SW1 is formed on both side walls of the gate electrode G, and a side wall SW2 is formed outside the side wall SW1.
  • a silicide film SL is formed in a region outside the sidewall SW2. Specifically, the silicide film SL is formed on the surface of the n-type semiconductor region NRs exposed outside the left sidewall SW2, and the p-type semiconductor region exposed outside the right sidewall SW2.
  • a silicide film SL is also formed on the surface of PRd.
  • the memory cell in the sixth embodiment is configured as described above, and this memory cell includes a memory transistor and a tunnel bipolar transistor. That is, the low-concentration n-type semiconductor region EX1, the n-type semiconductor region NRs, and the silicide film SL on the left side form the source region of the memory transistor.
  • the gate electrode G constitutes the gate electrode of the memory transistor. Further, the low concentration n-type semiconductor region EX1 and the n-type semiconductor region NRb on the right side form a connection region between the memory transistor and the tunnel bipolar transistor.
  • the p-type semiconductor region PRd and the silicide film SL are the emitter regions of the tunnel bipolar transistor, and the low-concentration n-type semiconductor region EX1 and the n-type semiconductor region NRb on the right side are the base regions of the tunnel bipolar transistor. .
  • the p-type well PWL and the semiconductor substrate 1S are the collector region of the tunnel bipolar transistor.
  • the memory cell in the sixth embodiment includes a memory transistor and a tunnel bipolar transistor, and the memory transistor and the tunnel bipolar transistor are electrically connected so that the drain region of the memory transistor becomes the base region of the tunnel bipolar transistor. It can be seen that the configuration is connected to.
  • a contact interlayer insulating film CIL made of a silicon oxide film using TEOS as a raw material is formed on the semiconductor substrate 1S covering the memory cell thus configured.
  • a contact hole CNT1 is formed so as to penetrate through the contact interlayer insulating film CIL and reach the silicide film SL formed on the surface of the p-type semiconductor region PRd.
  • a contact hole CNT2 is formed so as to penetrate the contact interlayer insulating film CIL and reach the silicide film SL formed on the surface of the n-type semiconductor region NRs.
  • the contact hole CNT1 and the contact hole CNT2 are filled with a titanium / titanium nitride film serving as a barrier conductor film and a tungsten film formed on the barrier conductor film to form plugs PLG1 and PLG2. ing.
  • a wiring L1 is formed on the contact interlayer insulating film CIL in which the plug PLG1 and the plug PLG2 are formed.
  • the wiring L1 is formed of a laminated film of a titanium nitride film, an aluminum film, and a titanium nitride film.
  • This write operation is defined as an operation of raising the threshold voltage of the memory transistor by injecting electrons into the charge storage film EC shown in FIG.
  • the first potential barrier film EB1 is tunneled from the channel region in the p-type well PWL to the charge storage film EC.
  • Can be injected That is, by using the FN tunnel phenomenon, it is possible to perform a write operation by injecting electrons into the charge storage film EC.
  • the erasing operation is defined as an operation of extracting electrons from the charge storage film EC shown in FIG. 51 and reducing the threshold voltage of the memory transistor.
  • the erasing operation is defined as an operation of extracting electrons from the charge storage film EC shown in FIG. 51 and reducing the threshold voltage of the memory transistor.
  • the first potential barrier film EB1 is tunneled from the charge storage film EC to the channel region (p Electrons can be extracted into the mold well PWL). That is, by using the FN tunnel phenomenon, the erase operation can be performed by extracting electrons from the charge storage film EC.
  • a potential difference is generated between the n-type semiconductor region NRs serving as the source region and the n-type semiconductor region NRb serving as the drain region. Then, a gate potential of a predetermined potential is applied to the gate electrode G. At this time, when the memory cell is in the erased state, the threshold voltage of the memory transistor is low, so that a current flows in the channel region. On the other hand, when the memory cell is in a write state, the threshold voltage of the memory transistor is high, so that almost no current flows in the channel region. As described above, it is possible to determine whether the memory cell is in the writing state “1” or the erasing state “0” by detecting the presence or absence of the current flowing in the channel region between the source region and the drain region. it can.
  • the p-type semiconductor region PRd is formed so as to be included in the n-type semiconductor region NRb, and between the n-type semiconductor region NRb and the p-type semiconductor region PRd.
  • a tunnel junction is formed in the boundary region.
  • the impurity concentration of the p-type semiconductor region PRd is higher than the impurity concentration of the n-type semiconductor region NRb.
  • the impurity concentration of the p-type semiconductor region PRd is on the order of 10 20 / cm 3
  • the impurity concentration of the n-type semiconductor region NRb is on the order of 10 19 / cm 3 .
  • a tunnel junction is formed between the p-type semiconductor region PRd and the n-type semiconductor region NRb even when, for example, a low voltage is applied to the p-type semiconductor region PRd during the read operation of the memory cell. Therefore, holes are injected from the emitter region made of the p-type semiconductor region PRd into the base region made of the n-type semiconductor region NRb, and the holes injected into the base region are made from the p-type well PWL (semiconductor substrate 1S). By being drawn out to the collector region, it can function as a tunnel bipolar transistor.
  • PWL semiconductor substrate 1S
  • the memory cell according to the sixth embodiment when the memory transistor and the tunnel bipolar transistor are connected and the memory transistor is turned on, even if the voltage is low, the band-to-band tunneling occurs between the emitter region and the base region of the tunnel bipolar transistor. Is utilizing the fact that tunnel current flows. Thereby, even if the voltage is low, a large drain current (readout current) can be obtained by the amplification function of the tunnel bipolar transistor. Therefore, according to the memory cell in the sixth embodiment, a sufficient read current can be ensured even at a low voltage, so that the read operation can be performed at a low voltage.
  • the present invention can be widely used in the manufacturing industry for manufacturing semiconductor devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

　これまでのＭＯＳＦＥＴと同等の集積性を維持しながら、ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶ／桁より小さな値をもつ半導体素子を提供する。ＭＯＳＦＥＴと、トンネル接合を有するトンネルバイポーラトランジスタを組み合わせることにより、低電圧であっても、ゲート電位変化に対してドレイン電流が急峻な変化（Ｓ値が６０ｍＶ／桁よりも小さい）を示す半導体素子を構成する。

Description

半導体装置およびその製造方法ならびに不揮発性半導体記憶装置
　本発明は、半導体装置およびその製造技術ならびに不揮発性半導体記憶装置に関し、特に、低電圧で動作可能な半導体装置およびその製造技術ならびに不揮発性半導体記憶装置に適用して有効な技術に関する。
　特開２００９－２９００９５号公報（特許文献１）には、大規模集積回路に用いられているプレーナ型のロジック回路用ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）において、ドレイン拡散層電極のなかに、ダイオード素子と抵抗素子が並列配置されるように形成する技術が記載されている。これにより、低電圧であっても、ゲート電圧変化に対してドレイン電流が急峻な変化を示す高性能トランジスタを実現できるとしている。
特開２００９－２９００９５号公報
　２０世紀末から２１世紀にかけて、ＣＭＯＳ（Complementary MOS）デバイスを縮小し、集積度を高めることで、飛躍的に情報処理能力を高めた半導体集積回路（半導体チップ）が実現されてきた。ＣＭＯＳデバイスの縮小には、ＭＯＳＦＥＴの構造が極めてシンプルであったこと、また、加工に用いるプレーナ技術の継続的な進歩が大きな役割を果たしてきたものと考えることができる。この集積度の増大は、半導体チップの消費電力を増大させることになるため、デバイスのサイズを縮小させるとともに、使用電圧を低下させる“スケーリング”が行われてきた。論理回路に用いられるいわゆる“ロジックＣＭＯＳ”の電源電圧としては、例えば、９０ｎｍプレーナ技術世代では、１．２Ｖ、さらに先の４５ｎｍ世代では１Ｖといった電圧設定が行われている。この様子は、例えばＩｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｃｈｎｏｌｏｇｙ　Ｒｏａｄｍａｐ　ｆｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ(ＩＴＲＳ)２００５年版に見ることができる。この文献にも示されているが、さらにデバイスサイズを縮小してゆくには、１Ｖ以下まで電圧を下げることが必要になるものと考えられる。
　しかし、１Ｖ以下の電圧でＭＯＳＦＥＴを動作させるには、スイッチング特性が大きな課題になるものと考えられている。ＭＯＳＦＥＴのスイッチングは、ゲート電極にゲート電圧を加えることで、ＭＯＳＦＥＴのオン・オフを変化させている。これは、ある電圧（閾値）を境にＭＯＳＦＥＴのチャネルの伝導性が急激に変化することを用いたものである。この変化をチャネル電流の変化として評価するＳｕｂｔｈｒｅｓｈｏｌｄ　Ｓｗｉｎｇ（以下、Ｓ値という）を用いると、Ｓ値は約１００ｍＶ／桁になっている。すなわち、０．１Ｖ程度のゲート電圧を加えることで、チャネル電流を１桁増大させることができる。このため、Ｓ値が小さいほど、急峻なスイッチング特性を示すことになる。ＭＯＳＦＥＴでは、１Ｖの電圧に対して１０桁程度、チャネル電流の大きさが変化することから、充分に急峻なスイッチング特性を得ることができており、ＭＯＳＦＥＴは、デジタル回路動作の基本素子となっている。
　このＳ値については、ゲート電極の電界効果により誘起されるチャネル電荷により支配されていることが知られている。すなわち、チャネル表面状態がボルツマン分布に従うことから、理想的なＭＯＳＦＥＴが実現した場合に、Ｓ値は、Ｓ＝２．３ｋＴ／ｑと表すことができる。ここにｋはボルツマン定数、Ｔは温度、ｑは電子電荷である。例えば、室温（３００°Ｋ）において、Ｓ値は５９．５ｍＶをとることになる。ＭＯＳＦＥＴにおいては、Ｓ値をこれ以下にすることはできないため、ＭＯＳＦＥＴの課題のなかで、６０ｍＶの壁として知られている問題になっている。
　先に述べたように、消費電力を低減するために電源電圧を低下させることが行なわれるが、電源電圧を低下させる上で、このＳ値に下限があることは大きな障害となる。例えば、電源電圧を０．３Ｖに設定すると、５桁のオン・オフ比をとることが限界になることを示している。実際のＭＯＳＦＥＴにおいては、これに閾値のバラツキなどの効果が加わることから、さらに、オン・オフ比が低下することになり、良好な回路動作を得ることができなくなる。
　これまで、Ｓ値を改善（低減）させた低Ｓ値デバイスの新たな構造の提案が行われてきている。例えば、２００２年にＰｌｕｍｍｅｒ等は、Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｍｅｅｔｉｎｇにおいて、Ｉ－ＭＯＳと呼ばれる構造の提案を行っている(２００２年アイ・イー・イー　インターナショナル　エレクトロン　デバイシーズ　ミーティング　テクニカル　ダイジェスト　２８９頁から２９１頁 (IEEE International Electron Devices Meeting Technical Digest pp. 289-292, 2002))。Ｉ－ＭＯＳでは、高電界によりアバランシェ現象を起こすことで、電荷量を増幅させ、ボルツマン分布で規定される電荷を超える電荷を得ることが行われている。
　しかし、この原理では、増幅させて発生させた電荷のゲート電極による制御性が劣化すること、また、高電界を発生させるため、高い電圧が必要になる。これらは、本発明が解決すべき課題として考えている電力低減のための電源電圧低減と逆行している。そのため、これまで提案されてきた低Ｓ値デバイス構造は、本発明の取り扱う分野では用いることはできないものと考えられる。すなわち、増幅作用を用いる素子では、半導体のバンドギャップに比べ大きな電圧をかけることが通常行われることから、バンドギャップに比べ、小さな電圧下で動作する状態において、有効に働く半導体素子を開発する必要がある。
　本発明の目的は、これまでのＭＯＳＦＥＴと同等の集積性を維持しながら、ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶ／桁より小さな値をもつ半導体素子を提供することにある。
　本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
　本発明における半導体装置は、半導体基板に形成された第１電界効果トランジスタとバイポーラトランジスタから構成される半導体素子を備える。このとき、前記半導体素子を構成する前記第１電界効果トランジスタは、（ａ）前記半導体基板内に設けられた第１ソース領域となる第１導電型の第１半導体領域と、（ｂ）前記半導体基板内で前記第１半導体領域と離間して設けられた第１ドレイン領域となる前記第１導電型の第２半導体領域とを有する。そして、（ｃ）前記第１半導体領域と前記第２半導体領域の間の前記半導体基板内に形成された前記第１導電型とは逆導電型である第２導電型の第１チャネル領域と、（ｄ）前記第１チャネル領域上に形成された第１ゲート絶縁膜と、（ｅ）前記第１ゲート絶縁膜上に形成された第１ゲート電極とを有する。また、前記半導体素子を構成する前記バイポーラトランジスタは、（ｆ）前記第２半導体領域に内包されるように形成されたエミッタ領域となる前記第２導電型の第３半導体領域と、（ｇ）ベース領域となる前記第１導電型の前記第２半導体領域と、（ｈ）コレクタ領域となる前記第２導電型の前記半導体基板とを有する。ここで、前記第２半導体領域と前記第３半導体領域の境界領域にトンネル接合が形成されていることを特徴とするものである。
　また、本発明における半導体装置は、支持基板と、前記支持基板上に形成された埋め込み絶縁層と、前記埋め込み絶縁層上に形成された活性層よりなるＳＯＩ基板に形成された第１電界効果トランジスタとバイポーラトランジスタから構成される半導体素子を備える。このとき、前記半導体素子を構成する前記電界効果トランジスタは、（ａ）前記活性層内に設けられた第１ソース領域となる第１導電型の第１半導体領域と、（ｂ）前記活性層内で前記第１半導体領域と離間して設けられた第１ドレイン領域となる前記第１導電型の第２半導体領域とを有する。さらに、（ｃ）前記第１半導体領域と前記第２半導体領域の間の前記活性層内に形成された第１チャネル領域となる前記第１導電型とは逆導電型である第２導電型の第１ボディ領域と、（ｄ）前記第１ボディ領域上に形成された第１ゲート絶縁膜と、（ｅ）前記第１ゲート絶縁膜上に形成された第１ゲート電極とを有する。また、前記半導体素子を構成する前記バイポーラトランジスタは、（ｆ）前記第２半導体領域に内包されるように形成されたエミッタ領域となる前記第２導電型の第３半導体領域と、（ｇ）ベース領域となる前記第１導電型の前記第２半導体領域と、（ｈ）コレクタ領域となる前記第２導電型の前記ボディ領域とを有する。ここで、前記第２半導体領域と前記第３半導体領域の境界領域にトンネル接合が形成されていることを特徴とするものである。
　さらに、本発明における不揮発性半導体記憶装置は、半導体基板に形成されたメモリトランジスタとバイポーラトランジスタから構成されるメモリセルを備える。そして、前記メモリセルを構成する前記メモリトランジスタは、（ａ）前記半導体基板内に設けられたソース領域となる第１導電型の第１半導体領域と、（ｂ）前記半導体基板内で前記第１半導体領域と離間して設けられたドレイン領域となる前記第１導電型の第２半導体領域と、（ｃ）前記第１半導体領域と前記第２半導体領域の間の前記半導体基板内に形成された前記第１導電型とは逆導電型である第２導電型のチャネル領域とを有する。さらに、（ｄ）前記チャネル領域上に形成された第１電位障壁膜と、（ｅ）前記第１電位障壁膜上に形成された電荷蓄積膜と、（ｆ）前記電荷蓄積膜上に形成された第２電位障壁膜と、（ｇ）前記第２電位障壁膜上に形成されたゲート電極とを有する。また、前記メモリセルを構成する前記バイポーラトランジスタは、（ｈ）前記第２半導体領域に内包されるように形成されたエミッタ領域となる前記第２導電型の第３半導体領域と、（ｉ）ベース領域となる前記第１導電型の前記第２半導体領域と、（ｊ）コレクタ領域となる前記第２導電型の前記半導体基板とを有する。ここで、前記第２半導体領域と前記第３半導体領域の境界領域にトンネル接合が形成されていることを特徴とするものである。
　また、本発明における半導体装置の製造方法は、（ａ）前記半導体基板を用意する工程と、（ｂ）前記半導体基板上にゲート絶縁膜を形成する工程と、（ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程と、（ｄ）前記（ｃ）工程後、前記半導体基板内に第１導電型不純物を導入することにより、第１導電型の第１半導体領域および前記第１導電型の第２半導体領域を互いに離間して形成する工程とを備える。次に、（ｅ）前記（ｄ）工程後、前記半導体基板内に第２導電型不純物を導入することにより、前記第２半導体領域に内包されるように、第１導電型とは逆導電型の第２導電型の第３半導体領域を形成する工程とを備える。続いて、（ｆ）前記（ｅ）工程後、前記第１半導体領域および前記第２半導体領域に導入した前記第１導電型不純物と、前記第３半導体領域に導入した前記第２導電型不純物を活性化するための熱処理を実施する工程とを備える。ここで、前記（ｄ）工程で前記第１半導体領域および前記第２半導体領域に導入する前記第１導電型不純物の濃度、前記（ｅ）工程で前記第３半導体領域に導入する前記第２導電型不純物の濃度、および、前記（ｆ）工程で実施する熱処理を調整することにより、前記第２半導体領域と前記第３半導体領域の境界領域にトンネル接合を形成することを特徴とするものである。
　本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
　これまでのＭＯＳＦＥＴと同等の集積性を維持しながら、ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶより小さな値をもつ半導体素子を提供することができる。
本発明の実施の形態１における半導体素子の等価回路図を示したものである。 ゲート電極に電圧を印加した場合のノードにおける電位変化を測定した結果を示すグラフである。 実施の形態１における半導体素子のドレイン電流－ゲート電圧特性を示すグラフである。 実施の形態１における半導体素子を上部から見た平面図である。 図４のＸ１－Ｘ１線で切断した断面図である。 通常のｐｎ接合とトンネル接合において、接合に印加する電圧と、接合を流れる電流の絶対値との関係を示すグラフである。 通常のｐｎ接合に電圧を印加しない場合におけるバンド図である。 所定電圧以下の順バイアスを印加した場合におけるバンド図である。 所定電圧よりも大きな順バイアスを印加した場合におけるバンド図である。 トンネル接合に電圧を印加しない場合におけるバンド図である。 所定電圧以下の順バイアスを印加した場合におけるバンド図である。 所定電圧よりも大きな順バイアスを印加した場合におけるバンド図である。 ｐ型半導体領域とｎ型半導体領域の不純物プロファイルを示すグラフである。 実施の形態１における半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 図１６に続く半導体装置の製造工程を示す断面図である。 図１７に続く半導体装置の製造工程を示す断面図である。 図１８に続く半導体装置の製造工程を示す断面図である。 実施の形態２におけるインバータ回路を示す回路図である。 ｎチャネル型半導体素子とｐチャネル型半導体素子のデバイス構造を示す断面図である。 実施の形態２における半導体装置の製造工程を示す断面図である。 図２２に続く半導体装置の製造工程を示す断面図である。 図２３に続く半導体装置の製造工程を示す断面図である。 図２４に続く半導体装置の製造工程を示す断面図である。 図２５に続く半導体装置の製造工程を示す断面図である。 図２６に続く半導体装置の製造工程を示す断面図である。 実施の形態３における半導体装置のデバイス構造を示す断面図である。 実施の形態３における半導体装置の製造工程を示す断面図である。 図２９に続く半導体装置の製造工程を示す断面図である。 図３０に続く半導体装置の製造工程を示す断面図である。 図３１に続く半導体装置の製造工程を示す断面図である。 図３２に続く半導体装置の製造工程を示す断面図である。 図３３に続く半導体装置の製造工程を示す断面図である。 ２つ単体トランジスタおよび２つのｎチャネル型半導体素子を組み合わせてＳＲＡＭセルを構成する例を示す回路図である。 ２つ単体トランジスタ、２つのｎチャネル型半導体素子および２つのｐチャネル型半導体素子を組み合わせてＳＲＡＭセルを構成する例を示す回路図である。 実施の形態４における半導体素子を上部から見た平面図である。 図３７のＸ２－Ｘ２線で切断した断面図である。 実施の形態４における半導体装置の製造工程を示す断面図である。 図３９に続く半導体装置の製造工程を示す断面図である。 図４０に続く半導体装置の製造工程を示す断面図である。 図４１に続く半導体装置の製造工程を示す断面図である。 図４２に続く半導体装置の製造工程を示す断面図である。 図４３に続く半導体装置の製造工程を示す断面図である。 図４４に続く半導体装置の製造工程を示す断面図である。 変形例１を示す断面図である。 埋め込み絶縁層を薄膜化する構成例を示す断面図である。 実施の形態５において、ゲート電極に電圧を印加した場合のノードにおける電位変化を測定した結果を示すグラフである。 例えば、０．８Ｖという比較的高い電位をドレイン端子に印加した場合における半導体素子のドレイン電流－ゲート電圧特性を示すグラフである。 実施の形態５における半導体チップの回路ブロック図である。 実施の形態６における不揮発性メモリセルのデバイス構造を示す断面図である。
　以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
　また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
　さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
　同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
　また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
　（実施の形態１）
　＜本願発明の回路構成による特徴説明＞
　従来のＭＯＳＦＥＴのドレイン領域（ドレイン拡散層）内にトンネルダイオード素子を形成し、基板電極を用いたトンネルバイポーラトランジスタを形成することにより、上述した目的を達成することができる。トンネルバイポーラトランジスタとは、エミッタ―ベース間にトンネル接合を持ったバイポーラトランジスタのことである。後で製造工程（加工プロセス）をもとに詳しく説明するが、この構造では、集積性の問題は生じることはない。すなわちプレーナ技術においてＭＯＳＦＥＴのドレイン領域（ドレイン拡散層）およびソース領域（ソース拡散層）は、ゲート電極に対してイオン打ち込み法を用いることで自己整合的に形成される。そのため、ゲート電極を小さく形成すれば、それに合わせて素子特性を決めるドレイン領域およびソース領域も極めて小さく（近接させて）形成することができる。この結果、素子性能を向上させながら全体を小さくできるので、集積性を高くできる要因になっている。現在、半導体産業において広く用いられているスペーサ技術を用いると、本発明のトンネルダイオードをゲート電極に対して自己整合的に形成することができる。そのため、本発明の構造によれば集積性の問題を生じないことは明らかである。
　次に、本実施の形態１における半導体素子によれば、Ｓ値を小さくできることを、図１を用いて説明する。図１は、本実施の形態１における半導体素子の等価回路図を示したものである。本実施の形態１における半導体素子は、構造としては１素子でありながら、ドレイン領域（ドレイン拡散層）にトンネルダイオードを組み込むことで、等価回路的には、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを含むものとみることができる。
　トンネルバイポーラトランジスタは、これまで一般的ではなかったため、広く用いられている等価回路記号がない。したがって、本明細書では、パイポーラトランジスタを模して、通常矢印で接合を表現するのに習い、接合に矩形記号を用いて説明することにする。矢印での表記では、Ｎ／Ｐ接合の向きの意が含まれているが、ここでの矩形記号は、単に接合位置を表すものにしている。本実施の形態１における半導体素子において、ＭＯＳＦＥＴにはｎチャネル型ＭＯＳＦＥＴを使用し、また、トンネルバイポーラトランジスタにはＰＮＰ型トンネルバイポーラトランジスタを使用して説明する。
　図１において、本実施の形態１における半導体素子は、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを有している。ＭＯＳＦＥＴのソース領域はソース端子Ｓと接続され、ＭＯＳＦＥＴのゲート電極はゲート端子ＧＴと接続されている。そして、ＭＯＳＦＥＴのドレイン領域は、トンネルバイポーラトランジスタのベース領域と接続されおり、この接続領域をノードＡと表現している。そして、トンネルバイポーラトランジスタのエミッタ領域は、ドレイン端子Ｄと接続されており、トンネルバイポーラトランジスタのコレクタ領域は、基板端子Ｓｕｂと接続されている。このトンネルバイポーラトランジスタにおいては、エミッタ領域とベース領域の接合がトンネル接合となっており、図１の矩形記号で表現されている。
　続いて、図２は、ゲート電極に電圧を印加した場合のノードＡにおける電位（φn）変化を測定した結果を示すグラフである。図２に示すように、ドレイン端子Ｄにドレイン電位ＶＤを印加し、ゲート端子ＧＴに印加するゲート電位ＶＧを上げてゆくと、ノードＡの電位（φn）はゲート電位ＶＧとは逆に、ドレイン電位ＶＤから急激に低下することがわかる。これは、図１に示すＢの破線で囲んだＭＯＳＦＥＴとトンネルダイオードとの接続がインバータを形成しているとみることで理解することができる。
　つまり、ＭＯＳＦＥＴとトンネルダイオードとの接続領域であるノードＡは、回路的に、ソース端子ＳとＭＯＳＦＥＴのチャネル抵抗で接続され、かつ、ドレイン端子Ｄとトンネルダイオードのトンネル抵抗で接続されているとみることができる。したがって、ノードＡの電位は、ソース端子Ｓに印加されるソース電位ＶＳとドレイン端子Ｄに印加されるドレイン電位ＶＤとの間の電圧をチャネル抵抗とトンネル抵抗で抵抗分割した電位が現れることになる。このため、例えば、ＭＯＳＦＥＴのチャネルがオフした状態では、トンネル抵抗に比べてチャネル抵抗が非常に高いため、ノードＡの電位はほとんどドレイン電位ＶＤと同じになる。一方、ＭＯＳＦＥＴのチャネルがオンした状態では、トンネル抵抗に比べてチャネル抵抗が低いため、ノードＡにはほとんどソース電位ＶＳと同じになる。このことから、Ｂの破線で囲んだＭＯＳＦＥＴとトンネルダイオードの接続は、ゲート端子ＧＴに印加されるゲート電位ＶＧの変化に対して、図２で示すようなインバータ動作をすることになる。
　このとき、トンネルバイポーラトランジスタのエミッタ領域とベース領域の間に形成されるトンネルダイオードには、ＶＤ－φnの電圧が印加されることになる。すなわち、ゲート端子ＧＴに印加するゲート電圧ＶＧを大きくしていくと、一定なドレイン電位ＶＤに対して、図２に示すように、電位φnが急激に変化する。このため、極めて急激に大きな電圧がトンネルダイオードに印加されることになる。この結果、トンネルバイポーラトランジスタでは、トンネル効果により、エミッタ領域からベース領域に向って急激な電荷（正孔）の注入が起こり、ベース領域に注入された電荷（正孔）の大半が半導体基板（基板端子Ｓｕｂ）に到達することになる。したがって、本実施の形態１における半導体素子によれば、ドレイン端子Ｄにおいて、急激に増大する電流を得ることができる。すなわち、本実施の形態１における半導体素子のように、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを組み合わせることにより、ＭＯＳＦＥＴ単体では得られないような大きな電流を得ることができるのである。
　具体的に、本実施の形態１における半導体素子のドレイン電流とゲート電圧との関係について説明する。図３は、本実施の形態１における半導体素子のドレイン電流－ゲート電圧特性を示すグラフである。測定は、ドレイン電位ＶＤを０．６Ｖに設定し、ソース電位ＶＳおよび基板電位Ｖｓｕbを０Ｖに設定して行った。図３において、実線で示した曲線は、本実施の形態１における半導体素子のドレイン電流－ゲート電圧特性であり、破線で示した曲線は、比較のために示した通常のＭＯＳＦＥＴ単体でのサブスレショルド特性である。
　図３に示すように、本実施の形態１における半導体素子のドレイン電流－ゲート電圧特性によれば、これまでのＭＯＳＦＥＴ単体の理論限界である６０ｍＶ／桁よりも急峻な傾きをもっていることがわかる。つまり、本実施の形態１によれば、単体ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶより小さな値をもつ半導体素子を提供することができる。
　上述した動作説明からわかるように、ドレイン電流の立ち上がるゲート電位ＶＧは、ＭＯＳＦＥＴのしきい値電圧に依存することになる。そのため、通常のイオン打ち込みなどの方法により、ドレイン電流の立ち上がり位置の調整を容易に行うことができる。本実施の形態１における半導体素子によれば、６０ｍＶより小さなＳ値を得ることができるため、優れたスイッチング特性を持った半導体素子を実現することができる。
　図１の等価回路で示すように、本実施の形態１における半導体素子は、ＭＯＳＦＥＴとトンネルバイポーラトランジスタをダーリントン接続として知られている接続法によりつないだ構成となっている。ＭＯＳＦＥＴと通常のバイポーラトランジスタを接続させる構成をとることは、これまで広く用いられている。この構成をとることで、ＭＯＳＦＥＴの利点であるゲート入力の応答性の良さと、バイポーラトランジスタの利点である電流駆動能力の高さを組み合わせることができるからである。
　しかし、これまでの通常のバイポーラトランジスタでは、エミッタ領域とベース領域の間に形成されるＰＮ接合のビルトインポテンシャルによる注入障壁があるため、低電圧ではバイポーラトランジスタをオン動作させることができなかった。本実施の形態１においては、トンネル接合を有するトンネルバイポーラトランジスタを使用することで、ＭＯＳＦＥＴのゲート電極への入力（ゲート電圧ＶＧ）に対して、ドレイン電流のより大きな変化を起こせるようにし、さらに、このトンネルバイポーラトランジスタは低電圧で駆動できるため、本実施の形態１における半導体素子によれば、低電圧でも優れたスイッチング特性を得ることができる。
　つまり、通常のバイポーラトランジスタでは、エミッタ領域とベース領域の境界領域に形成されているｐｎ接合のビルトインポテンシャルに起因して、ｐｎ接合に順バイアスを印加しても、所定電圧（立ち上り電圧）以下の順バイアスでは、電流が流れない。例えば、ＭＯＳＦＥＴと通常のバイポーラトランジスタを図１に示すように組み合わせた場合を考える。このとき、電源電圧の低電圧化により、例えば、ドレイン端子Ｄに０．３Ｖを印加し、ソース端子Ｓに０Ｖを印加する場合を考える。この場合、ＭＯＳＦＥＴにしきい値電圧以上のゲート電圧ＶＧを印加してＭＯＳＦＥＴをオンしても、通常のバイポーラトランジスタのエミッタ領域とベース領域の間には０．３Ｖの順方向バイアスしか印加されないことになる。通常のバイポーラトランジスタでは、順方向バイアスが所定電圧（立ち上り電圧）以下では、エミッタ領域とベース領域の間に電流が流れない。このため、通常のバイポーラトランジスタはオン動作せず、ドレイン電流を確保することができない。すなわち、単に、ＭＯＳＦＥＴと通常のバイポーラトランジスタを組み合わせても、単体ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶより小さな値をもつ半導体素子を得ることはできないのである。
　これに対し、本実施の形態１における半導体素子のように、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを組み合わせる場合を考える。このトンネルバイポーラトランジスタでは、エミッタ領域とベース領域の境界領域に形成されているｐｎ接合はトンネル接合となっている。このトンネル接合の場合もビルトインポテンシャルが存在するが、バンド間トンネリングによって電流（トンネル電流）が流れるのである。すなわち、トンネル接合では、トンネル接合に順バイアスを印加すると、所定電圧以下の順バイアスでもバンド間トンネリングに起因した電流が流れる。
　例えば、電源電圧の低電圧化により、ドレイン端子Ｄに０．３Ｖを印加し、ソース端子Ｓに０Ｖを印加する場合を考える。この場合、ＭＯＳＦＥＴにしきい値電圧以上のゲート電圧ＶＧを印加してＭＯＳＦＥＴをオンすると、トンネルバイポーラトランジスタのエミッタ領域とベース領域の間には０．３Ｖの順方向バイアスが印加される。すなわち、エミッタ領域とベース領域の境界領域に形成されているトンネル接合に０．３Ｖの順バイアスが印加される。上述したように、トンネル接合では、通常のｐｎ接合ではビルトインポテンシャルによって電流が流れない所定電圧以下の電圧（０．３Ｖ）であっても、バンド間トンネリングによるトンネル電流が流れる。このことから、ドレイン端子Ｄに低電圧しか印加されない場合であっても、ＭＯＳＦＥＴにしきい値電圧以上のゲート電圧ＶＧを印加してＭＯＳＦＥＴをオンすると、トンネルバイポーラトランジスタもオンしてエミッタ領域とベース領域の間に電流が流れ、大きなドレイン電流を確保できるのである。この結果、本実施の形態１における半導体素子によれば、トンネルバイポーラトランジスタの増幅機能によって、ＭＯＳＦＥＴ単体では確保できないような大きなドレイン電流を得ることができ、これにより、これまでのＭＯＳＦＥＴ単体の理論限界である６０ｍＶ／桁よりも急峻な傾きをもつドレイン電流－ゲート電圧特性を得ることができるのである。つまり、本実施の形態１によれば、単体ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶより小さな値をもつ半導体素子を提供することができる。
　特に、本実施の形態１では、トンネルバイポーラトランジスタのバイポーラトランジスタとしての電流増幅機能と、エミッタ領域とベース領域の境界領域に形成されるトンネル接合において、順方向バイアスが低電圧であってもバンド間トンネリングによってトンネル電流が流れるという特性を利用することにより、低動作電圧であっても、室温においてＳ値が６０ｍＶより小さな値をもつ半導体素子を実現することができる。
　＜本願発明のデバイス構造による特徴説明＞
　続いて、本願発明における半導体素子のデバイス構造の観点から、本願発明の特徴について説明する。図４は、本実施の形態１における半導体素子を上部から見た平面図である。図４において、Ｘ方向に離間して並ぶようにｎ型半導体領域ＮＲｓとｎ型半導体領域ＮＲｂが形成されている。そして、ｎ型半導体領域ＮＲｂの上部にはｐ型半導体領域ＰＲｄが形成されている。このｐ型半導体領域ＰＲｄと電気的に接続するようにプラグＰＬＧ１が形成され、ｎ型半導体領域ＮＲｓと電気的に接続するようにプラグＰＬＧ２が形成されている。さらに、離間されて配置されているｎ型半導体領域ＮＲｓと半導体領域ＮＲｂの間をＹ方向に延在するようにゲート電極Ｇが形成されている。そして、ゲート電極Ｇの一端部でゲート電極ＧはプラグＰＬＧ３と電気的に接続されている。
　次に、図５は、図４のＸ１－Ｘ１線で切断した断面図である。図５に示すように、本実施の形態１における半導体素子は、半導体基板１Ｓに形成された素子分離領域ＳＴＩで区画されたアクティブ領域に形成されている。具体的に、素子分離領域ＳＴＩで区画された半導体基板１Ｓ内には、例えば、ボロンなどのｐ型不純物を導入したｐ型ウェルＰＷＬが形成されており、このｐ型ウェルＰＷＬ内に離間して一対の低濃度ｎ型半導体領域ＥＸ１が形成されている。低濃度ｎ型半導体領域ＥＸ１は、リンなどのｎ型不純物を導入した半導体領域であり、一対の低濃度ｎ型半導体領域ＥＸ１で挟まれたｐ型ウェルＰＷＬ内の領域がチャネル領域となる。そして、低濃度ｎ型半導体領域ＥＸ１の外側にはｎ型半導体領域ＮＲｓとｎ型半導体領域ＮＲｂが形成されている。すなわち、一対の低濃度ｎ型半導体領域ＥＸ１のうち左側の低濃度ｎ型半導体領域ＥＸ１のさらに左側にｎ型半導体領域ＮＲｓが形成され、一対の低濃度ｎ型半導体領域ＥＸ１のうち右側の低濃度ｎ型半導体領域ＥＸ１のさらに右側にｎ型半導体領域ＮＲｂが形成されている。このｎ型半導体領域ＮＲｓおよびｎ型半導体領域ＮＲｂは、砒素などのｎ型不純物が導入された半導体領域である。
　さらに、本実施の形態１における半導体素子においては、ｎ型半導体領域ＮＲｂに内包されるように、ｐ型半導体領域ＰＲｄが形成されている。このｐ型半導体領域ＰＲｄは、ボロンなどのｐ型不純物が導入された半導体領域である。
　次に、チャネル領域上にはゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、例えば、酸化ハフニウム膜などの酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。また、ゲート電極Ｇは、例えば、リンを導入したポリシリコン膜ＰＦ１（ｎ型ポリシリコン膜）と、ポリシリコン膜ＰＦ１上に形成されたシリサイド膜ＳＬから形成されている。シリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成された膜であり、シリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜などから形成されている。
　ゲート電極Ｇの両側の側壁にはサイドウォールＳＷ１が形成されており、このサイドウォールＳＷ１の外側にサイドウォールＳＷ２が形成されている。そして、サイドウォールＳＷ２よりも外側の領域にシリサイド膜ＳＬが形成されている。具体的に、左側のサイドウォールＳＷ２の外側に露出しているｎ型半導体領域ＮＲｓの表面にシリサイド膜ＳＬが形成されているとともに、右側のサイドウォールＳＷ２の外側に露出しているｐ型半導体領域ＰＲｄの表面にもシリサイド膜ＳＬが形成されている。
　本実施の形態１における半導体素子は上記のように構成されており、この半導体素子は、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを備えている。つまり、左側の低濃度ｎ型半導体領域ＥＸ１とｎ型半導体領域ＮＲｓおよびシリサイド膜ＳＬにより、ＭＯＳＦＥＴのソース領域が形成されている。そして、チャネル領域上に形成されたゲート絶縁膜ＧＯＸがＭＯＳＦＥＴのゲート絶縁膜を構成し、かつ、ゲート絶縁膜ＧＯＸ上に形成されているゲート電極ＧがＭＯＳＦＥＴのゲート電極を構成している。さらに、右側の低濃度ｎ型半導体領域ＥＸ１とｎ型半導体領域ＮＲｂがＭＯＳＦＥＴとトンネルバイポーラトランジスタとの接続領域（ＭＯＳＦＥＴのドレイン領域）を形成している。
　続いて、ｐ型半導体領域ＰＲｄとシリサイド膜ＳＬがトンネルバイポーラトランジスタのエミッタ領域となっており、右側の低濃度ｎ型半導体領域ＥＸ１およびｎ型半導体領域ＮＲｂがトンネルバイポーラトランジスタのベース領域となっている。そして、ｐ型ウェルＰＷＬおよび半導体基板１Ｓがトンネルバイポーラトランジスタのコレクタ領域となっている。以上のことから、本実施の形態１における半導体素子は、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを備え、ＭＯＳＦＥＴのドレイン領域がトンネルバイポーラトランジスタのベース領域となるように、ＭＯＳＦＥＴとトンネルバイポーラトランジスタが電気的に接続された構成をしていることがわかる。
　このように構成されている半導体素子を覆う半導体基板１Ｓ上には、例えば、図５に示すように、ＴＥＯＳを原料とした酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されている。そして、このコンタクト層間絶縁膜ＣＩＬを貫通してｐ型半導体領域ＰＲｄの表面に形成されたシリサイド膜ＳＬに達するようにコンタクトホールＣＮＴ１が形成されている。同様に、コンタクト層間絶縁膜ＣＩＬを貫通してｎ型半導体領域ＮＲｓの表面に形成されたシリサイド膜ＳＬに達するようにコンタクトホールＣＮＴ２が形成されている。コンタクトホールＣＮＴ１の内部とコンタクトホールＣＮＴ２の内部には、バリア導体膜となるチタン／窒化チタン膜と、このバリア導体膜上に形成されたタングステン膜が埋め込まれて、プラグＰＬＧ１およびプラグＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成したコンタクト層間絶縁膜ＣＩＬ上には、配線Ｌ１が形成されている。この配線Ｌ１は、例えば、窒化チタン膜と、アルミニウム膜と、窒化チタン膜の積層膜から形成されている。
　ここで、本実施の形態１における半導体素子の特徴は、ｎ型半導体領域ＮＲｂに内包されるようにｐ型半導体領域ＰＲｄが形成されており、このｎ型半導体領域ＮＲｂとｐ型半導体領域ＰＲｄの間の境界領域にトンネル接合が形成されていることにある。これにより、例えば、ｐ型半導体領域ＰＲｄに低電圧を印加した場合であっても、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂの間にはトンネル接合が形成されているので、ｐ型半導体領域ＰＲｄよりなるエミッタ領域から、ｎ型半導体領域ＮＲｂよりなるベース領域に正孔が注入され、このベース領域に注入された正孔がｐ型ウェルＰＷＬ（半導体基板１Ｓ）よりなるコレクタ領域に引き抜かれることにより、トンネルバイポーラトランジスタとして機能させることができるのである。つまり、本実施の形態１における半導体素子では、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを接続し、ＭＯＳＦＥＴをオンしたとき、低電圧であってもトンネルバイポーラトランジスタのエミッタ領域とベース領域の間にバンド間トンネリングにとってトンネル電流が流れることを利用している。これにより、ＭＯＳＦＥＴ単体では得ることができないような大きなドレイン電流をトンネルバイポーラトランジスタの増幅機能で得ることができる。この結果、本実施の形態１によれば、単体ＭＯＳＦＥＴに比べて優れたスイッチング特性をもつ、すなわち、室温においてＳ値が６０ｍＶより小さな値をもつ半導体素子を得ることができるのである。
　通常のバイポーラトランジスタをオンさせるためには、エミッタ領域とベース領域との間に所定電圧（立ち上がり電圧）以上の電圧を印加させなければならないが、本実施の形態１における半導体素子では、通常のバイポーラトランジスタではなく、トンネルバイポーラトランジスタを使用している。このため、トンネルバイポーラトランジスタのエミッタ領域とベース領域の間に上述した所定電圧（立ち上り電圧）以下の順方向バイアスを印加する場合であっても、トンネルバイポーラトランジスタをオンさせることができる。
　つまり、本実施の形態１は、まず、ＭＯＳＦＥＴ単体では、Ｓ値を６０ｍＶ／桁以下にすることができないことを考慮して、ＭＯＳＦＥＴと電流増幅機能を有するバイポーラトランジスタを組み合わせることで、Ｓ値が６０ｍＶ以下の半導体素子を得られるようにしたものである。このとき、単に通常のバイポーラトランジスタを組み合わせるだけでは、所定電圧（立ち上り電圧）以下の順方向バイアスでバイポーラトランジスタをオンすることができないので、電源電圧の低電圧化に対応することができない。このことを考慮して、本実施の形態１では、所定電圧（立ち上り電圧）以下の順方向バイアスでオン動作させることができるトンネルバイポーラトランジスタに着目しているのである。すなわち、本実施の形態１では、ＭＯＳＦＥＴとバイポーラトランジスタを組み合わせることによりバイポーラトランジスタの電流増幅機能を利用することで、ゲート電圧の変化に対して単体のＭＯＳＦＥＴでは得られないほど低いＳ値を有する半導体素子を得ることができるのである。そして、特に、本実施の形態１では、電源電圧の低電圧化に対応して、バイポーラトランジスタとして通常のバイポーラトランジスタを使用するのではなく、トンネルバイポーラトランジスタを使用することにより、電源電圧が低電圧でもオン動作させることができ、この結果、低電圧動作で、かつ、Ｓ値が６０ｍＶ／桁以下の半導体素子を得ることができるのである。
　以下に、通常のバイポーラトランジスタのｐｎ接合と、本実施の形態１におけるトンネルバイポーラトランジスタのトンネル接合との特性の相違点について説明する。図６は、接合に印加する電圧と、接合を流れる電流の絶対値との関係を示すグラフであり、実線が本実施の形態１におけるトンネル接合を示し、破線が通常のｐｎ接合を示している。図６において、横軸は接合に印加する電圧を示している。このとき、正方向の電圧は、接合に逆バイアスを印加することを示しており、負方向の電圧は、接合に順バイアスを印加することを示している。一方、縦軸は、接合に流れる電流の絶対値を対数表示で示している。
　まず、破線で示されている通常のｐｎ接合の特性について説明する。図６に示すように、通常のｐｎ接合に逆バイアスが印加される場合、電流値は１×１０－１３（１Ｅ－１３）Ａ以下であり、ほとんど電流が流れないことがわかる。続いて、通常のｐｎ接合に順方向バイアスを印加した場合を考える。この場合、順バイアスが図６のＶｆ以下の場合、ほとんど電流が流れず、順バイアスの大きさがＶｆを超えると、急激に通常のｐｎ接合に電流（順方向電流）が流れることがわかる。以上のことから、通常のｐｎ接合とは、逆バイアスを印加したときにほとんど電流（逆方向電流）が流れず、かつ、順方向バイアスを印加した場合も順方向バイアスが所定電圧（立ち上り電圧）（Ｖｆ）以下であると電流が流れず、順方向バイアスが所定電圧（Ｖｆ）を超えてはじめて電流（順方向電流）が流れるという特性をもっている接合として定義することができる。
　次に、実線で示されている本実施の形態１におけるトンネル接合の特性について説明する。図６に示すように、トンネル接合に逆バイアスが印加される場合、逆バイアスを増加していっても、電流値は１×１０－９（１Ｅ－０９）Ａ以下に抑制されていることがわかる。つまり、実線で示すトンネル接合では、破線に示す通常のｐｎ接合よりは、逆方向電流が増加する傾向があるが、それでも、逆方向バイアスを増加していっても電流値が一定値以下に抑えられているので、このトンネル接合も逆バイアスに対して一定の電流抑制機能（整流機能）を有していることがわかる。一方、トンネル接合に順方向バイアスを印加した場合を考える。この場合、順バイアスが０Ｖより大きくなると急激に電流（順方向電流）が流れることがわかる。つまり、トンネル接合では、所定電圧以下の順バイアスを印加した場合でも電流（順方向電流）が流れることがわかる。すなわち、通常のｐｎ接合では、順バイアスが所定電圧（Ｖｆ）以下である場合は電流（順方向電流）がほとんど流れないのに対し、トンネル接合では、順バイアスが所定電圧（Ｖｆ）以下である場合であっても大きな電流（順方向電流）が流れることが大きく相違する。以上のことから、本実施の形態１におけるトンネル接合とは、順方向に所定電圧（Ｖｆ）以下の順バイアスを印加した場合にも、ほとんど電流が流れないのではなく、順方向電流が流れ、かつ、逆バイアスを印加した時に一定の電流抑制機能を有する接合であると定義することができる。
　このように通常のｐｎ接合の特性と、本実施の形態１におけるトンネル接合の特性との間には大きな相違点があるが、この相違点が発生するメカニズムについて以下で説明する。
　まず、通常のｐｎ接合での順方向特性についてバンド図を使用して説明する。図７は、通常のｐｎ接合に電圧を印加しない場合（Ｖ＝０）におけるバンド図である。図７の左側領域がｐ型半導体領域を示し、図７の右側領域がｎ型半導体領域を示している。このとき、通常のｐｎ接合を形成するｐ型半導体領域の不純物濃度およびｎ型半導体領域の不純物濃度は縮退しない程度の低い濃度となっているので、ｐ型半導体領域のフェルミ準位Ｅｆは、価電子帯Ｅｖの直上に存在し、かつ、ｎ型半導体領域のフェルミ準位Ｅｆは、伝導帯Ｅｃの直下に存在する。そして、平衡状態（Ｖ＝０）では、ｐ型半導体領域のフェルミ準位Ｅｆと、ｎ型半導体領域のフェルミ準位Ｅｆが一致することから、図７に示すように、通常のｐｎ接合ではビルトインポテンシャルが存在することになる。
　続いて、図８は、所定電圧（Ｖｆ）以下の順バイアス（│Ｖ│＜│Ｖｆ│）を印加した場合におけるバンド図である。図８に示すように、所定電圧（Ｖｆ）以下の順バイアスを印加することにより、ｐ型半導体領域のフェルミ準位Ｅｆと、ｎ型半導体領域のフェルミ準位Ｅｆの間に電位差│Ｖ│が生じて、ビルトインポテンシャルが平衡状態のビルトインポテンシャルよりも小さくなる。しかし、まだ、ビルトインポテンシャルの大きさが大きいため、ｎ型半導体領域の伝導帯Ｅｃにある電子が、ビルトインポテンシャルを乗り越えてｐ型半導体領域の伝導帯Ｅｃに拡散することや、ｐ型半導体領域の価電子帯Ｅｖにある正孔が、ビルトインポテンシャルを乗り越えてｎ型半導体領域の価電子帯Ｅｖへ拡散することが生じにくくなっている。このことから、所定電圧（Ｖｆ）以下の順バイアス（│Ｖ│＜│Ｖｆ│）を印加した場合、通常のｐｎ接合では、ｐ型半導体領域からｎ型半導体領域へ電流（順方向電流）がほとんど流れないことがわかる。
　さらに、図９は、所定電圧（Ｖｆ）よりも大きな順バイアス（│Ｖ│＞│Ｖｆ│）を印加した場合におけるバンド図である。図９に示すように、所定電圧（Ｖｆ）よりも大きな順バイアスを印加することにより、ｐ型半導体領域のフェルミ準位Ｅｆと、ｎ型半導体領域のフェルミ準位Ｅｆの間に電位差│Ｖ│が生じて、ビルトインポテンシャルが平衡状態のビルトインポテンシャルよりも充分に小さくなることがわかる。このため、ｎ型半導体領域の伝導帯Ｅｃにある電子が、容易にビルトインポテンシャルを乗り越えてｐ型半導体領域の伝導帯Ｅｃに拡散する。同様に、ｐ型半導体領域の価電子帯Ｅｖにある正孔が、ビルトインポテンシャルを乗り越えてｎ型半導体領域の価電子帯Ｅｖへ拡散する。このことから、所定電圧（Ｖｆ）よりも大きな順バイアス（│Ｖ│＞│Ｖｆ│）を印加した場合、通常のｐｎ接合では、ｐ型半導体領域からｎ型半導体領域へ大きな電流（順方向電流）が流れることがわかる。したがって、順方向バイアスを印加した場合も順方向バイアスが所定電圧（立ち上り電圧）（Ｖｆ）以下であると電流が流れず、順方向バイアスが所定電圧（Ｖｆ）を超えてはじめて電流（順方向電流）が流れるという特性を、通常のｐｎ接合はもっていることが説明される。
　次に、トンネル接合での順方向特性についてバンド図を使用して説明する。図１０は、トンネル接合に電圧を印加しない場合（Ｖ＝０）におけるバンド図である。図１０の左側領域がｐ型半導体領域を示し、図１０の右側領域がｎ型半導体領域を示している。このとき、トンネル接合を形成するｐ型半導体領域の不純物濃度およびｎ型半導体領域の不純物濃度は縮退する程度の高い濃度となっているので、ｐ型半導体領域のフェルミ準位Ｅｆは、価電子帯Ｅｖの内部に入り込み、かつ、ｎ型半導体領域のフェルミ準位Ｅｆは、伝導帯Ｅｃの内部に入り込むようになっている。そして、平衡状態（Ｖ＝０）では、ｐ型半導体領域のフェルミ準位Ｅｆと、ｎ型半導体領域のフェルミ準位Ｅｆが一致することから、図１０に示すように、トンネル接合でもビルトインポテンシャルが存在することになる。
　続いて、図１１は、所定電圧（Ｖｆ）以下の順バイアス（│Ｖ│＜│Ｖｆ│）を印加した場合におけるバンド図である。図１１に示すように、所定電圧（Ｖｆ）以下の順バイアスを印加することにより、ｐ型半導体領域のフェルミ準位Ｅｆと、ｎ型半導体領域のフェルミ準位Ｅｆの間に電位差│Ｖ│が生じる。このとき、トンネル接合では、ｐ型半導体領域のフェルミ準位Ｅｆは、価電子帯Ｅｖの内部に入り込み、かつ、ｎ型半導体領域のフェルミ準位Ｅｆは、伝導帯Ｅｃの内部に入り込んでいることから、ｐ型半導体領域の価電子帯Ｅｖとｎ型半導体領域の伝導帯Ｅｃの間に重なり（オーバーラップ）が生じる。つまり、ｐ型半導体領域に存在する空の準位と、ｎ型半導体領域に存在する満たされた準位が同じエネルギーレベルで相対することになる。そして、トンネル接合では、ｐ型半導体領域の不純物濃度やｎ型半導体領域の不純物濃度が縮退する程度に高濃度となっていることから、トンネル接合で形成される空乏層は非常に狭くなり、トンネル接合での電界は極めて大きくなる。したがって、トンネル接合では、有限の高さをもった狭いビルトインポテンシャルで分離された空の準位（価電子帯Ｅｖ）と満たされた準位（伝導帯Ｅｃ）の間でバンド間トンネリングの発生条件が成立する。例えば、図１１に示すように、ｐ型半導体領域に存在する正孔が、ｐ型半導体領域の価電子帯Ｅｖからｎ型半導体領域の伝導帯Ｅｃへバンド間トンネリングで移動（トンネル）する。同様に、ｎ型半導体領域に存在する電子が、ｎ型半導体領域の伝導帯Ｅｃからｐ型半導体領域の価電子帯Ｅｖへバンド間トンネリングで移動（トンネル）する。この結果、トンネル接合では、所定電圧（Ｖｆ）以下の順バイアス（│Ｖ│＜│Ｖｆ│）を印加した場合でも、バンド間トンネリングによる電流（順方向電流）が流れることがわかる。
　さらに、図１２は、所定電圧（Ｖｆ）よりも大きな順バイアス（│Ｖ│＞│Ｖｆ│）を印加した場合におけるバンド図である。図１２に示すように、所定電圧（Ｖｆ）よりも大きな順バイアスを印加することにより、ｐ型半導体領域のフェルミ準位Ｅｆと、ｎ型半導体領域のフェルミ準位Ｅｆの間に電位差│Ｖ│が生じて、ビルトインポテンシャルが平衡状態のビルトインポテンシャルよりも充分に小さくなることがわかる。このため、ｎ型半導体領域の伝導帯Ｅｃにある電子が、容易にビルトインポテンシャルを乗り越えてｐ型半導体領域の伝導帯Ｅｃに拡散する。同様に、ｐ型半導体領域の価電子帯Ｅｖにある正孔が、ビルトインポテンシャルを乗り越えてｎ型半導体領域の価電子帯Ｅｖへ拡散する。このことから、所定電圧（Ｖｆ）よりも大きな順バイアス（│Ｖ│＞│Ｖｆ│）を印加した場合、トンネル接合では、ｐ型半導体領域からｎ型半導体領域へ大きな電流（順方向電流）が流れることがわかる。したがって、順方向に所定電圧（Ｖｆ）以下の順バイアスを印加した場合にも、順方向電流が流れるという特性を、トンネル接合はもっていることが説明される。
　本実施の形態１における半導体素子は、図５に示すように、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂの境界領域に形成される接合を上述したトンネル接合で形成する。このことから、ｐ型半導体領域ＰＲｄの不純物濃度と、ｎ型半導体領域ＮＲｂの不純物濃度は、縮退する程度に高濃度である必要がある。しかし、本実施の形態１では、ｎ型半導体領域ＮＲｂの不純物濃度は、縮退する程度の濃度でありながら、なるべく低濃度である必要がある。この理由について説明する。
　図５に示すように、本実施の形態１における半導体素子は、ｐ型半導体領域ＰＲｄをエミッタ領域、ｎ型半導体領域ＮＲｂをベース領域、ｐ型ウェルＰＷＬ（半導体基板１Ｓ）をコレクタ領域とするトンネルバイポーラトランジスタを含んでいる。この場合、エミッタ領域であるｐ型半導体領域ＰＲｄと、ベース領域であるｎ型半導体領域ＮＲｂの間にトンネル接合が形成されており、トンネルバイポーラトランジスタのエミッタ領域とベース領域の間に順バイアスが印加されると、エミッタ領域からベース領域へエミッタ電流が流れる。このエミッタ電流は、トンネル接合でのバンド間トンネリングによる電流であり、エミッタ領域（ｐ型半導体領域ＰＲｄ）からベース領域（ｎ型半導体領域ＮＲｂ）へ流れる正孔電流と、ベース領域（ｎ型半導体領域ＮＲｂ）からエミッタ領域（ｐ型半導体領域ＰＲｄ）へ流れる電子電流から構成される。
　このとき、トンネルバイポーラトランジスタとして考えた場合、エミッタ電流のほとんどが正孔電流であることがトンネルバイポーラトランジスタの増幅率を増大させる観点から望ましい。つまり、エミッタ領域からベース領域に注入された正孔電流のほとんどがコレクタ領域に引き抜かれることで、トンネルバイポーラトランジスタの増幅動作が行われる一方、ベース領域からエミッタ領域へ注入される電子電流はトンネルバイポーラトランジスタの増幅動作には寄与しない。したがって、エミッタ領域からベース領域に流れる正孔電流を増大させ、かつ、ベース領域からエミッタ領域へ流れる電子電流をできるだけ小さくするほうが、トンネルバイポーラトランジスタの増幅率を向上させることができるのである。このことは、エミッタ注入効率（正孔電流／（正孔電流＋電子電流））をできるだけ１に近づけることが望ましいことを意味している。
　ここで、トンネルバイポーラトランジスタにおいて、エミッタ注入効率を向上させることは、ベース領域の不純物濃度を低くし、かつ、エミッタ領域の不純物濃度を高くすることで実現できる。したがって、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂの境界領域に形成される接合をトンネル接合で形成する必要性から、ベース領域となるｎ型半導体領域ＮＲｂの不純物濃度を縮退する程度に高濃度にする必要性がある一方で、トンネルバイポーラトランジスタとして考えた場合、ベース領域となるｎ型半導体領域ＮＲｂの不純物濃度は低くすることが望ましい。以上のことから、ｎ型半導体領域ＮＲｂの不純物濃度は、縮退する程度の濃度でありながら、なるべく低濃度であることが望ましいのである。このため、本実施の形態１では、エミッタ領域となるｐ型半導体領域ＰＲｄの不純物濃度よりも、ベース領域となるｎ型半導体領域ＮＲｂの不純物濃度を低くしているのである。具体的に、本実施の形態１では、ｐ型半導体領域ＰＲｄの不純物濃度を１０２０／ｃｍ３のオーダーとし、ｎ型半導体領域ＮＲｂの不純物濃度を１０１９／ｃｍ３のオーダーとしている。
　図１３は、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂの不純物プロファイルを示すグラフである。図１３において、横軸は半導体基板からの深さ（基板深さ）を示しており、縦軸は不純物濃度を示している。図１３に示すように、ｐ型半導体領域ＰＲｄは、深さ０ｎｍ～１５ｎｍ程度の深さにわたって形成され、ｐ型半導体領域ＰＲｄの不純物濃度（ボロン濃度）のピークは１０２０／ｃｍ３のオーダーとなっている。一方、ｎ型半導体領域ＮＲｂは、深さ０ｎｍ～２５ｎｍ程度の深さにわたって形成され、ｎ型半導体領域ＮＲｂの不純物濃度（砒素濃度）のピークは１０１９／ｃｍ３のオーダーとなっている。
　以上のように、本実施の形態１では、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂによってトンネル接合が形成されているとともに、ｐ型半導体領域ＰＲｄの不純物濃度に比べてｎ型半導体領域ＮＲｂの不純物濃度を低くすることにより、トンネルバイポーラトランジスタのエミッタ注入効率を向上させている。本実施の形態１におけるトンネル接合では、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂを縮退させることで、順方向に所定電圧（Ｖｆ）以下の順バイアスを印加した場合にも、バンド間トンネリングにより順方向電流が流れるという特性を持たせている。そして、ｐ型半導体領域ＰＲｄの不純物濃度に比べてｎ型半導体領域ＮＲｂの不純物濃度を低くすることにより、逆バイアスを印加したときに電流抑制機能が発揮されることになる。つまり、本実施の形態１における半導体素子では、ｐ型半導体領域ＰＲｄの不純物濃度に比べてｎ型半導体領域ＮＲｂの不純物濃度を低くするという構成は、トンネルバイポーラトランジスタの観点からエミッタ注入効率を向上させるためになされているということができる。一方、この構成は、トンネル接合の観点から見ると、ｎ型半導体領域ＮＲｂの不純物濃度ができるだけ低濃度となっていることから、逆バイアスを印加したときに空乏層が延び、その結果、逆バイアス印加時のバンド間トンネリングが抑制されて、逆方向電流が抑制されるともいえる。したがって、本実施の形態１におけるトンネル接合は、順方向に所定電圧（Ｖｆ）以下の順バイアスを印加した場合にも、ほとんど電流が流れないのではなく、順方向電流が流れ、かつ、逆バイアスを印加した時に一定の電流抑制機能を有する接合であるということができる。
　なお、トンネル接合の特性向上方法として、バンドギャップの狭いゲルマニウムやシリコン・ゲルマニウムの結晶を使用してヘテロ構造をとる技術が知られており、本実施の形態１でもその技術を応用することができる。
　＜実施の形態１における半導体装置の製造方法＞
　本実施の形態１における半導体装置は上記のように構成されており、以下にその製造方法について図面を参照しながら説明する。
　まず、図１４に示すように、半導体基板（ｐ型シリコン基板）１Ｓの表面に、例えば、１０ｎｍの酸化シリコン膜を熱酸化法で形成した後、１００ｎｍの窒化シリコン膜をＣＶＤ（Chemical Vapor Deposition）法を用いて堆積する。そして、フォトリソグラフィ技術を用いて、活性領域をパターニングする。その後、ドライエッチング技術を使用することにより、窒化シリコン膜および酸化シリコン膜を半導体基板１Ｓの主面（基板面）に対して垂直方向に異方性エッチングした後、さらに、半導体基板１Ｓを異方性エッチングして、半導体基板１Ｓに、例えば、３００ｎｍの深さの溝（トレンチ）を形成する。
　続いて、溝の内部に露出したシリコン表面を酸化することにより、５ｎｍの酸化シリコン膜を形成し、さらに、ＣＶＤ法により、７００ｎｍの酸化シリコン膜を半導体基板１Ｓ上に堆積する。次に、ＣＭＰ(Chemical Mechanical Polishing)法を使用することにより、窒化シリコン膜を下地マスクとして、堆積した酸化シリコン膜の研磨を行い、溝の内部を除いて、半導体基板１Ｓ上に堆積した酸化シリコン膜を除去する。その後、マスクとして使用した窒化シリコン膜を熱リン酸によるウェットエッチングで除去する。以上のようにして、半導体基板１Ｓの主面側に素子分離領域ＳＴＩを形成することができる。
　次に、イオン注入法および熱処理を使用することにより、半導体基板１Ｓ内に、例えば、ボロン（Ｂ）などのｐ型不純物を導入することで、基板表面付近の不純物濃度を８×１０１７／ｃｍ－３に設定したｐ型ウェルＰＷＬを形成する。このｐ型ウェルＰＷＬにおける不純物濃度プロファイルを設定することにより、ＭＯＳＦＥＴの閾値を調整することができる。そして、窒化シリコン膜の下に形成していた酸化シリコン膜をフッ酸で除去することにより、半導体基板１Ｓの表面（シリコン表面）を露出させる。
　続いて、図１５に示すように、熱酸化法を使用することにより、活性領域に、例えば、３ｎｍのゲート絶縁膜ＧＯＸを形成する。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。その後、ゲート絶縁膜ＧＯＸ上に、ＣＶＤ法を用いて、ポリシリコン膜ＰＦ１を１００ｎｍ程度の厚さで堆積する。このとき、ポリシリコン膜ＰＦ１には、in-situドーピング法またはイオン注入法などを用いて高濃度にリンをドーピングする。そして、フォトリソグラフィ技術およびドライエッチング法を使用することにより、ポリシリコン膜ＰＦ１をパターニングする。具体的には、フォトリソグラフィ技術を使用してポリシリコン膜ＰＦ１上に形成されたレジスト膜をパターニングする。そして、パターニングしたレジスト膜をマスクにして、ポリシリコン膜ＰＦ１をドライエッチングする。このように、ポリシリコン膜ＰＦ１を半導体基板１Ｓの基板面に垂直方向に異方性エッチングすることで、ポリシリコン膜ＰＦ１からなるゲート電極Ｇを形成する。
　次に、図１６に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、半導体基板１Ｓ内にゲート電極Ｇに整合した低濃度ｎ型半導体領域ＥＸ１を形成する。そして、図１７に示すように、ＣＶＤ法により、ゲート電極Ｇを覆う半導体基板１Ｓ上に酸化シリコン膜を５０ｎｍ程度の厚さで堆積し、堆積した酸化シリコン膜に対して異方的にエッチングすることにより、ゲート電極Ｇの両側の側壁にサイドウォールＳＷ１を形成する。
　その後、サイドウォールＳＷ１を形成したゲート電極Ｇをマスクにしたイオン注入法により、半導体基板１Ｓ内に砒素を、２５ｋｅＶの加速エネルギー、かつ、５×１０１４／ｃｍ２程度のドーズ量でドーピングする。これにより、ｎ型半導体領域ＮＲｓおよびｎ型半導体領域ＮＲｂを形成することができる。その後、熱処理によって導入した不純物（砒素）の活性化を行ってもよい。ここで、イオン注入法を実施する際、サイドウォールＳＷ１を形成したゲート電極Ｇとともに、レジスト膜をパターニングしてイオン注入法のマスクとすることができる。この場合、ｎ型半導体領域ＮＲｓとｎ型半導体領域ＮＲｂを異なる不純物濃度にすることができる。
　続いて、図１８に示すように、ＣＶＤ法により、ゲート電極Ｇを覆う半導体基板１Ｓ上に酸化シリコン膜を５０ｎｍ程度の厚さで堆積する。次に、堆積した酸化シリコン膜に対して異方的にエッチングすることにより、サイドウォールＳＷ１の外側にサイドウォールＳＷ２を形成する。そして、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ型半導体領域ＮＲｂに内包されるようにｐ型半導体領域ＰＲｄを形成する。このとき、イオン注入法では、ｐ型不純物であるボロン（Ｂ）を、２ｋｅＶの加速エネルギー、かつ、２×１０１５／ｃｍ２程度のドーズ量でドーピングする。
　その後、Ｌａｓｅｒ　Ｓｐｉｋｅ　Ａｎｎｅａｌｉｎｇ（ＬＳＡ）を用いて短時間での高温活性化処理を行う。これにより、例えば、ｎ型半導体領域ＮＲｂおよびｐ型半導体領域ＰＲｄは、図１３に示すような不純物プロファイルを有するように形成される。この結果、ｎ型半導体領域ＮＲｂとｐ型半導体領域ＰＲｄの間の境界領域にトンネル接合を形成することができる。
　本発明の特徴の一つは、自己整合的にｐ型半導体領域ＰＲｄをｎ型半導体領域ＮＲｂ内に形成できる点にある。そして、ｐ型半導体領域ＰＲｄは、ｎ型半導体領域ＮＲｂに内包されるように形成されるので、新たにｐ型半導体領域ＰＲｄを形成しても、本実施の形態１における半導体素子のサイズは、単体のＭＯＳＦＥＴのサイズと同じサイズで形成することができる。このため、本実施の形態１における半導体素子は、集積度に影響を与えることなく、単体のＭＯＳＦＥＴと同等の集積度で形成できる利点がある。
　なお、本実施の形態１における半導体素子では、正電圧（例えば０．６Ｖ）をｐ型半導体領域ＰＲｄであるドレイン領域に印加しても、ｐ型ウェルＰＷＬ（半導体基板１Ｓ）とは、反対導電型であるｎ型半導体領域ＮＲｂのみが接しているため、半導体基板１Ｓとの間に順方向バイアスによるリーク電流を生じることはない。さらに、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂによって形成されるトンネル接合の特性は、ｐ型半導体領域ＰＲｄやｎ型半導体領域ＮＲｂに注入する不純物の注入エネルギーを調整することにより、変化させることができる。
　また、ｐ型半導体領域ＰＲｄよりｎ型半導体領域ＮＲｂに注入された電荷（正孔）の半導体基板１Ｓへの引き抜きは、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂの縦方向不純物分布、すなわち、実効的なｎ型半導体領域ＮＲｂ（ベース領域）の厚さとともに、横方向の幅、すなわち、サイドウォールＳＷ２の幅、および、チャネル領域の不純物プロファイルを調整することにより制御することができる。すなわち、ｎ型半導体領域ＮＲｂ（ベース領域）の幅を小さくすることで、引き抜き効率を向上させることができる。一方、ｎ型半導体領域ＮＲｂ（ベース領域）の幅を大きくすることで、リーク電流を減らすことができる。また、サイドウォールＳＷ２の幅を小さくすることで引き抜き効率を向上させることができるとともに、チャネル領域の不純物濃度を上げることで引き抜き効率を向上させることができる。
　次に、図１９に示すように、サイドウォールＳＷ２をマスクにして選択的に、ゲート電極Ｇの上面、ｐ型半導体領域ＰＲｄの表面、および、ｎ型半導体領域ＮＲｓの表面にシリサイド膜ＳＬを形成する。これにより、ゲート電極Ｇ、ｐ型半導体領域ＰＲｄ、および、ｎ型半導体領域ＮＲｓを低抵抗化することができる。これは、サリサイド工程として知られる通常の工程である。このシリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜から形成することができる。
　その後、図５に示すように、通常のＬＳＩで用いられている配線工程を行うことで、本実施の形態１における半導体素子を得ることができる。具体的には、図５に示すように、半導体基板１Ｓ上に、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬを形成し、その表面をＣＭＰ法で平坦化する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、コンタクト層間絶縁膜ＣＩＬを貫通するコンタクトホールＣＮＴ１およびコンタクトホールＣＮＴ２を形成する。
　次に、コンタクトホールＣＮＴ１、ＣＮＴ２の底面および内壁を含むコンタクト層間絶縁膜ＣＩＬ上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
　続いて、コンタクトホールＣＮＴ１、ＣＮＴ２を埋め込むように、半導体基板１Ｓの主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、コンタクト層間絶縁膜ＣＩＬ上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法で除去することにより、プラグＰＬＧ１およびプラグＰＬＧ２を形成することができる。
　次に、コンタクト層間絶縁膜ＣＩＬおよびプラグＰＬＧ１、ＰＬＧ２上にチタン／窒化チタン膜、アルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行うことにより配線Ｌ１を形成することができる。
　なお、これらの配線工程には、これまで知られている抵抗低減プロセスなどを用いることができる。例えば、上述した配線工程で形成される配線Ｌ１はアルミニウム配線となっているが、配線Ｌ１を銅配線（ダマシン配線）から形成することもできる。また、必要に応じて、多層配線を形成することもできる。
　以上のようにして、本実施の形態１における半導体装置を製造することができる。上述した製造工程によって形成される半導体素子は、通常のＭＯＳＦＥＴと同じ平面レイアウトで製造することができることは明らかである。このため、本実施の形態１における半導体装置によれば、集積性を損ねることなく、高性能な半導体装置を得ることができる。
　なお、本実施の形態１における半導体素子の等価回路を示す図１で、ソース端子Ｓと基板端子Ｓｕｂを説明のため、ソース端子Ｓと基板端子Ｓｕｂとを分離して示しているが、ソース電位Ｖｓおよび基板電位Ｖｓｕｂはともに０Ｖに設定するため、両端子をつないで、３端子素子を形成することができる。また、注入電荷をｎ型半導体領域ＮＲｂより半導体基板１Ｓに引き抜くことを考えると、基板電位Ｖｓｕｂをソース電位Ｖｓに比べて低く設定し、ｎ型半導体領域ＮＲｂと半導体基板１Ｓの間に逆バイアスを印加することで、引き抜き効率を向上させることもできる。
　（実施の形態２）
　前記実施の形態１では、ｎチャネル型ＭＯＳＦＥＴとＰＮＰ型トンネルバイポーラトランジスタを組み合わせたｎチャネル型半導体素子について説明したが、本願発明の半導体素子では、ｐチャネル型ＭＯＳＦＥＴとＮＰＮ型トンネルバイポーラトランジスタを組み合わせたｐチャネル型半導体素子も形成できる。したがって、本願発明の半導体素子では、ｎチャネル型半導体素子とｐチャネル型半導体素子とを利用して相補型（Complementary）の半導体素子を形成することができる。本実施の形態２では、ｎチャネル型半導体素子とｐチャネル型半導体素子を組み合わせた相補型半導体素子について説明する。特に、本実施の形態２では、相補型半導体素子を利用した回路として、インバータ回路を例に挙げて説明する。
　図２０は、本実施の形態２におけるインバータ回路を示す回路図である。図２０に示すように、電源電位ＶＤＤとグランド電位ＧＮＤとの間にｐチャネル型半導体素子ＰＴｒとｎチャネル型半導体素子ＮＴｒが直列に接続されている。具体的には、電源電位ＶＤＤ側にｐチャネル型半導体素子ＰＴｒが配置され、グランド電位ＧＮＤ側にｎチャネル型半導体素子ＮＴｒが配置されている。そして、ｐチャネル型半導体素子ＰＴｒのゲート電極とｎチャネル型半導体素子のゲート電極が電気的に接続されて入力ＩＮとなっており、ｐチャネル型半導体素子のドレイン領域とｎチャネル型半導体素子のドレイン領域を接続したノードが出力ＯＵＴとなっている。
　このように構成されているインバータ回路によれば、入力ＩＮに「Ｈ」（例えば、１Ｖ）が入力されると、ｐチャネル型半導体素子ＰＴｒのゲート電極とｎチャネル型半導体素子ＮＴｒのゲート電極に「Ｈ」が印加される。この場合、ｐチャネル型半導体素子ＰＴｒはオフし、かつ、ｎチャネル型半導体素子ＮＴｒがオンする。したがって、出力ＯＵＴはオンしたｎチャネル型半導体素子ＮＴｒによってグランド電位ＧＮＤと電気的に接続され、出力ＯＵＴから「Ｌ」（例えば、０Ｖ）が出力される。一方、入力ＩＮに「Ｌ」（例えば、０Ｖ）が入力されると、ｐチャネル型半導体素子ＰＴｒのゲート電極とｎチャネル型半導体素子ＮＴｒのゲート電極に「Ｌ」が印加される。この場合、ｎチャネル型半導体素子ＮＴｒはオフし、かつ、ｐチャネル型半導体素子ＰＴｒがオンする。したがって、出力ＯＵＴはオンしたｐチャネル型半導体素子ＰＴｒによって電源電位ＶＤＤと電気的に接続され、出力ＯＵＴから「Ｈ」（例えば、１Ｖ）が出力される。このようにして、出力ＯＵＴには入力ＩＮと反対の電位が出力されてインバータ回路が動作することになる。
　次に、上述したインバータ回路を構成するｎチャネル型半導体素子ＮＴｒとｐチャネル型半導体素子ＰＴｒのデバイス構造について説明する。図２１は、ｎチャネル型半導体素子ＮＴｒとｐチャネル型半導体素子ＰＴｒのデバイス構造を示す断面図である。図２１において、半導体基板１Ｓ上の主面側には素子分離領域ＳＴＩが形成されており、素子分離領域ＳＴＩで区画された活性領域（アクティブ領域）にｐ型ウェルＰＷＬとｎ型ウェルＮＷＬが形成されている。図２１では左側領域にｐ型ウェルＰＷＬが形成され、右側領域にｎ型ウェルＮＷＬが形成されている。そして、ｐ型ウェルＰＷＬ上にｎチャネル型半導体素子ＮＴｒが形成され、ｎ型ウェルＮＷＬ上にｐチャネル型半導体素子ＰＴｒが形成されている。
　まず、ｐ型ウェルＰＷＬ上に形成されているｎチャネル型半導体素子ＮＴｒの構造について説明する。素子分離領域ＳＴＩで区画された半導体基板１Ｓ内には、例えば、ボロンなどのｐ型不純物を導入したｐ型ウェルＰＷＬが形成されており、このｐ型ウェルＰＷＬ内に離間して一対の低濃度ｎ型半導体領域ＥＸ１が形成されている。低濃度ｎ型半導体領域ＥＸ１は、リンなどのｎ型不純物を導入した半導体領域であり、一対の低濃度ｎ型半導体領域ＥＸ１で挟まれたｐ型ウェルＰＷＬ内の領域がチャネル領域となる。そして、低濃度ｎ型半導体領域ＥＸ１の外側にはｎ型半導体領域ＮＲｓとｎ型半導体領域ＮＲｂが形成されている。すなわち、一対の低濃度ｎ型半導体領域ＥＸ１のうち左側の低濃度ｎ型半導体領域ＥＸ１のさらに左側にｎ型半導体領域ＮＲｓが形成され、一対の低濃度ｎ型半導体領域ＥＸ１のうち右側の低濃度ｎ型半導体領域ＥＸ１のさらに右側にｎ型半導体領域ＮＲｂが形成されている。このｎ型半導体領域ＮＲｓおよびｎ型半導体領域ＮＲｂは、砒素などのｎ型不純物が導入された半導体領域である。
　さらに、本実施の形態２におけるｎチャネル型半導体素子ＮＴｒにおいては、ｎ型半導体領域ＮＲｂに内包されるように、ｐ型半導体領域ＰＲｄが形成されている。このｐ型半導体領域ＰＲｄは、ボロンなどのｐ型不純物が導入された半導体領域である。
　次に、チャネル領域上にはゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇ１が形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、例えば、酸化ハフニウム膜などの酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。また、ゲート電極Ｇ１は、例えば、リンを導入したポリシリコン膜ＰＦ１（ｎ型ポリシリコン膜）と、ポリシリコン膜ＰＦ１上に形成されたシリサイド膜ＳＬから形成されている。シリサイド膜ＳＬは、ゲート電極Ｇ１の低抵抗化のために形成された膜であり、シリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜などから形成されている。
　ゲート電極Ｇ１の両側の側壁にはサイドウォールＳＷ１が形成されており、このサイドウォールＳＷ１の外側にサイドウォールＳＷ２が形成されている。そして、サイドウォールＳＷ２よりも外側の領域にシリサイド膜ＳＬが形成されている。具体的に、左側のサイドウォールＳＷ２の外側に露出しているｎ型半導体領域ＮＲｓの表面にシリサイド膜ＳＬが形成されているとともに、右側のサイドウォールＳＷ２の外側に露出しているｐ型半導体領域ＰＲｄの表面にもシリサイド膜ＳＬが形成されている。
　本実施の形態２におけるｎチャネル型半導体素子ＮＴｒは上記のように構成されており、このｎチャネル型半導体素子ＮＴｒは、ｎチャネル型ＭＯＳＦＥＴとＰＮＰ型トンネルバイポーラトランジスタを備えている。つまり、左側の低濃度ｎ型半導体領域ＥＸ１とｎ型半導体領域ＮＲｓおよびシリサイド膜ＳＬにより、ｎチャネル型ＭＯＳＦＥＴのソース領域が形成されている。そして、チャネル領域上に形成されたゲート絶縁膜ＧＯＸがｎチャネル型ＭＯＳＦＥＴのゲート絶縁膜を構成し、かつ、ゲート絶縁膜ＧＯＸ上に形成されているゲート電極Ｇ１がｎチャネル型ＭＯＳＦＥＴのゲート電極を構成している。さらに、右側の低濃度ｎ型半導体領域ＥＸ１とｎ型半導体領域ＮＲｂがｎチャネル型ＭＯＳＦＥＴとＰＮＰ型トンネルバイポーラトランジスタとの接続領域を形成している。
　続いて、ｐ型半導体領域ＰＲｄとシリサイド膜ＳＬがＰＮＰ型トンネルバイポーラトランジスタのエミッタ領域となっており、右側の低濃度ｎ型半導体領域ＥＸ１およびｎ型半導体領域ＮＲｂがＰＮＰ型トンネルバイポーラトランジスタのベース領域となっている。そして、ｐ型ウェルＰＷＬおよび半導体基板１ＳがＰＮＰ型トンネルバイポーラトランジスタのコレクタ領域となっている。以上のことから、本実施の形態２におけるｎチャネル型半導体素子ＮＴｒは、ｎチャネル型ＭＯＳＦＥＴとＰＮＰ型トンネルバイポーラトランジスタを備え、ｎチャネル型ＭＯＳＦＥＴのドレイン領域がＰＮＰ型トンネルバイポーラトランジスタのベース領域となるように、ｎチャネル型ＭＯＳＦＥＴとＰＮＰ型トンネルバイポーラトランジスタが電気的に接続された構成をしている。なお、ｐ型ウェルＰＷＬには、ｐ型ウェルＰＷＬに電位を供給するためのｐ型給電領域ＰＲ１も形成されている。
　続いて、ｎ型ウェルＮＷＬ上に形成されているｐチャネル型半導体素子ＰＴｒの構造について説明する。素子分離領域ＳＴＩで区画された半導体基板１Ｓ内には、例えば、リンや砒素などのｎ型不純物を導入したｎ型ウェルＮＷＬが形成されており、このｎ型ウェルＮＷＬ内に離間して一対の低濃度ｐ型半導体領域ＥＸ２が形成されている。低濃度ｐ型半導体領域ＥＸ２は、ボロンなどのｐ型不純物を導入した半導体領域であり、一対の低濃度ｐ型半導体領域ＥＸ２で挟まれたｎ型ウェルＮＷＬ内の領域がチャネル領域となる。そして、低濃度ｐ型半導体領域ＥＸ２の外側にはｐ型半導体領域ＰＲｂとｐ型半導体領域ＰＲｓが形成されている。すなわち、一対の低濃度ｐ型半導体領域ＥＸ２のうち左側の低濃度ｐ型半導体領域ＥＸ２のさらに左側にｐ型半導体領域ＰＲｂが形成され、一対の低濃度ｐ型半導体領域ＥＸ２のうち右側の低濃度ｐ型半導体領域ＥＸ２のさらに右側にｐ型半導体領域ＰＲｓが形成されている。このｐ型半導体領域ＰＲｂおよびｐ型半導体領域ＰＲｓは、ボロンなどのｐ型不純物が導入された半導体領域である。
　さらに、本実施の形態２におけるｐチャネル型半導体素子ＰＴｒにおいては、ｐ型半導体領域ＰＲｂに内包されるように、ｎ型半導体領域ＮＲｄが形成されている。このｎ型半導体領域ＮＲｄは、リンや砒素などのｎ型不純物が導入された半導体領域である。
　次に、チャネル領域上にはゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇ２が形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、例えば、酸化ハフニウム膜などの酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。また、ゲート電極Ｇ２は、例えば、ボロンを導入したポリシリコン膜ＰＦ１（ｐ型ポリシリコン膜）と、ポリシリコン膜ＰＦ１上に形成されたシリサイド膜ＳＬから形成されている。シリサイド膜ＳＬは、ゲート電極Ｇ２の低抵抗化のために形成された膜であり、シリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜などから形成されている。
　ゲート電極Ｇ２の両側の側壁にはサイドウォールＳＷ１が形成されており、このサイドウォールＳＷ１の外側にサイドウォールＳＷ２が形成されている。そして、サイドウォールＳＷ２よりも外側の領域にシリサイド膜ＳＬが形成されている。具体的に、左側のサイドウォールＳＷ２の外側に露出しているｎ型半導体領域ＮＲｄの表面にシリサイド膜ＳＬが形成されているとともに、右側のサイドウォールＳＷ２の外側に露出しているｐ型半導体領域ＰＲｓの表面にもシリサイド膜ＳＬが形成されている。
　本実施の形態２におけるｐチャネル型半導体素子ＰＴｒは上記のように構成されており、このｐチャネル型半導体素子ＰＴｒは、ｐチャネル型ＭＯＳＦＥＴとＮＰＮ型トンネルバイポーラトランジスタを備えている。つまり、右側の低濃度ｐ型半導体領域ＥＸ２とｐ型半導体領域ＰＲｓおよびシリサイド膜ＳＬにより、ｐチャネル型ＭＯＳＦＥＴのソース領域が形成されている。そして、チャネル領域上に形成されたゲート絶縁膜ＧＯＸがｐチャネル型ＭＯＳＦＥＴのゲート絶縁膜を構成し、かつ、ゲート絶縁膜ＧＯＸ上に形成されているゲート電極Ｇ２がｐチャネル型ＭＯＳＦＥＴのゲート電極を構成している。さらに、左側の低濃度ｐ型半導体領域ＥＸ２とｐ型半導体領域ＰＲｂがｐチャネル型ＭＯＳＦＥＴとＮＰＮ型トンネルバイポーラトランジスタとの接続領域を形成している。
　続いて、ｎ型半導体領域ＮＲｄとシリサイド膜ＳＬがＮＰＮ型トンネルバイポーラトランジスタのエミッタ領域となっており、左側の低濃度ｐ型半導体領域ＥＸ２およびｐ型半導体領域ＰＲｂがＮＰＮ型トンネルバイポーラトランジスタのベース領域となっている。そして、ｎ型ウェルＮＷＬがＮＰＮ型トンネルバイポーラトランジスタのコレクタ領域となっている。以上のことから、本実施の形態２におけるｐチャネル型半導体素子ＰＴｒは、ｐチャネル型ＭＯＳＦＥＴとＮＰＮ型トンネルバイポーラトランジスタを備え、ｐチャネル型ＭＯＳＦＥＴのドレイン領域がＮＰＮ型トンネルバイポーラトランジスタのベース領域となるように、ｐチャネル型ＭＯＳＦＥＴとＮＰＮ型トンネルバイポーラトランジスタが電気的に接続された構成をしている。なお、ｎ型ウェルＮＷＬには、ｎ型ウェルＮＷＬに電位を供給するためのｎ型給電領域ＮＲ１も形成されている。
　このように構成されているｎチャネル型半導体素子ＮＴｒとｐチャネル型半導体素子ＰＴｒを覆う半導体基板１Ｓ上には、例えば、図２１に示すように、ＴＥＯＳを原料とした酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されている。そして、このコンタクト層間絶縁膜ＣＩＬを貫通してシリサイド膜ＳＬに達するようにコンタクトホールＣＮＴが形成されている。コンタクトホールＣＮＴの内部には、バリア導体膜となるチタン／窒化チタン膜と、このバリア導体膜上に形成されたタングステン膜が埋め込まれて、プラグＰＬＧが形成されている。プラグＰＬＧを形成したコンタクト層間絶縁膜ＣＩＬ上には、配線Ｌ１が形成されている。この配線Ｌ１は、例えば、窒化チタン膜と、アルミニウム膜と、窒化チタン膜の積層膜から形成されている。
　本実施の形態２における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
　まず、図２２に示すように、半導体基板（ｐ型シリコン基板）１Ｓの表面に、例えば、１０ｎｍの酸化シリコン膜を熱酸化法で形成した後、１００ｎｍの窒化シリコン膜をＣＶＤ（Chemical Vapor Deposition）法を用いて堆積する。そして、フォトリソグラフィ技術を用いて、活性領域をパターニングする。その後、ドライエッチング技術を使用することにより、窒化シリコン膜および酸化シリコン膜を半導体基板１Ｓの主面（基板面）に対して垂直方向に異方性エッチングした後、さらに、半導体基板１Ｓを異方性エッチングして、半導体基板１Ｓに、例えば、３００ｎｍの深さの溝（トレンチ）を形成する。
　続いて、溝の内部に露出したシリコン表面を酸化することにより、５ｎｍの酸化シリコン膜を形成し、さらに、ＣＶＤ法により、７００ｎｍの酸化シリコン膜を半導体基板１Ｓ上に堆積する。次に、ＣＭＰ(Chemical Mechanical Polishing)法を使用することにより、窒化シリコン膜を下地マスクとして、堆積した酸化シリコン膜の研磨を行い、溝の内部を除いて、半導体基板１Ｓ上に堆積した酸化シリコン膜を除去する。その後、マスクとして使用した窒化シリコン膜を熱リン酸によるウェットエッチングで除去する。以上のようにして、半導体基板１Ｓの主面側に素子分離領域ＳＴＩを形成することができる。
　次に、イオン注入法および熱処理を使用することにより、半導体基板１Ｓ内にｐ型ウェルＰＷＬおよびｎ型ウェルＮＷＬを形成する。そして、窒化シリコン膜の下に形成していた酸化シリコン膜をフッ酸で除去することにより、半導体基板１Ｓの表面（シリコン表面）を露出させる。
　続いて、図２３に示すように、熱酸化法を使用することにより、活性領域に、例えば、３ｎｍのゲート絶縁膜ＧＯＸを形成する。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。その後、ゲート絶縁膜ＧＯＸ上に、ＣＶＤ法を用いて、ポリシリコン膜ＰＦ１を１００ｎｍ程度の厚さで堆積する。このとき、ｎチャネル型半導体素子形成領域に形成されているポリシリコン膜ＰＦ１には、イオン注入法などを用いて高濃度にリンをドーピングする。同様に、ｐチャネル型半導体素子形成領域に形成されているポリシリコン膜ＰＦ１には、イオン注入法などを用いて高濃度にボロンをドーピングする。
　そして、フォトリソグラフィ技術およびドライエッチング法を使用することにより、ポリシリコン膜ＰＦ１をパターニングする。具体的には、フォトリソグラフィ技術を使用してポリシリコン膜ＰＦ１上に形成されたレジスト膜をパターニングする。そして、パターニングしたレジスト膜をマスクにして、ポリシリコン膜ＰＦ１をドライエッチングする。このように、ポリシリコン膜ＰＦ１を半導体基板１Ｓの基板面に垂直方向に異方性エッチングすることで、ポリシリコン膜ＰＦ１からなるゲート電極Ｇ１およびゲート電極Ｇ２を形成する。
　次に、図２４に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、半導体基板１Ｓ内にゲート電極Ｇ１に整合した低濃度ｎ型半導体領域ＥＸ１を形成する。同様に、フォトリソグラフィ技術およびイオン注入法を使用することにより、半導体基板１Ｓ内にゲート電極Ｇ２に整合した低濃度ｐ型半導体領域ＥＸ２を形成する。そして、図２５に示すように、ＣＶＤ法により、ゲート電極Ｇ１とゲート電極Ｇ２を覆う半導体基板１Ｓ上に酸化シリコン膜を５０ｎｍ程度の厚さで堆積し、堆積した酸化シリコン膜に対して異方的にエッチングすることにより、ゲート電極Ｇ１およびゲート電極Ｇ２の両側の側壁にサイドウォールＳＷ１を形成する。
　その後、サイドウォールＳＷ１を形成したゲート電極Ｇ１およびパターニングしたレジスト膜をマスクにしたイオン注入法により、ｐ型ウェルＰＷＬ内に砒素をドーピングする。これにより、ｎ型半導体領域ＮＲｓおよびｎ型半導体領域ＮＲｂを形成することができる。このとき、ｎ型ウェルＮＷＬ内にｎ型給電領域ＮＲ１も形成する。同様に、サイドウォールＳＷ１を形成したゲート電極Ｇ２およびパターニングしたレジスト膜をマスクにしたイオン注入法により、ｎ型ウェルＮＷＬ内にボロンをドーピングする。これにより、ｐ型半導体領域ＰＲｓおよびｐ型半導体領域ＰＲｂを形成することができる。このとき、ｐ型ウェルＰＷＬ内にｐ型給電領域ＰＲ１も形成する。その後、熱処理によって導入した不純物（砒素とボロン）の活性化を行ってもよい。
　続いて、図２６に示すように、ＣＶＤ法により、ゲート電極Ｇ１およびゲート電極Ｇ２を覆う半導体基板１Ｓ上に酸化シリコン膜を５０ｎｍ程度の厚さで堆積する。次に、堆積した酸化シリコン膜に対して異方的にエッチングすることにより、サイドウォールＳＷ１の外側にサイドウォールＳＷ２を形成する。そして、ｎチャネル型半導体素子形成領域においては、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ型半導体領域ＮＲｂに内包されるようにｐ型半導体領域ＰＲｄを形成する。同様に、ｐチャネル型半導体素子形成領域においては、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｐ型半導体領域ＰＲｂに内包されるようにｎ型半導体領域ＮＲｄを形成する。
　その後、Ｌａｓｅｒ　Ｓｐｉｋｅ　Ａｎｎｅａｌｉｎｇ（ＬＳＡ）を用いて短時間での高温活性化処理を行う。これにより、ｎチャネル型半導体素子形成領域においては、ｎ型半導体領域ＮＲｂとｐ型半導体領域ＰＲｄの間の境界領域にトンネル接合を形成することができる。同様に、ｐチャネル型半導体素子形成領域においては、ｐ型半導体領域ＰＲｂとｎ型半導体領域ＮＲｄの間の境界領域にトンネル接合を形成することができる。
　次に、図２７に示すように、サイドウォールＳＷ２をマスクにして選択的に、ゲート電極Ｇ１およびゲート電極Ｇ２の上面、ｐ型半導体領域ＰＲｄの表面、ｎ型導体領域ＮＲｓの表面、ｎ型半導体領域ＮＲｄの表面、ｐ型半導体領域ＰＲｓの表面、ｐ型給電領域ＰＲ１の表面、および、ｎ型給電領域ＮＲ１の表面にシリサイド膜ＳＬを形成する。これにより、ゲート電極Ｇ１、Ｇ２、ｐ型半導体領域ＰＲｄ、ｎ型半導体領域ＮＲｓ、ｎ型半導体領域ＮＲｄ、ｐ型半導体領域ＰＲｓ、ｐ型給電領域ＰＲ１、および、ｎ型給電領域ＮＲ１を低抵抗化することができる。これは、サリサイド工程として知られる通常の工程である。このシリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜から形成することができる。
　その後、図２１に示すように、通常のＬＳＩで用いられている配線工程を行うことで、本実施の形態２における半導体装置を得ることができる。具体的には、図２１に示すように、半導体基板１Ｓ上に、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬを形成し、その表面をＣＭＰ法で平坦化する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、コンタクト層間絶縁膜ＣＩＬを貫通するコンタクトホールＣＮＴを形成する。
　次に、コンタクトホールＣＮＴの底面および内壁を含むコンタクト層間絶縁膜ＣＩＬ上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
　続いて、コンタクトホールＣＮＴを埋め込むように、半導体基板１Ｓの主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、コンタクト層間絶縁膜ＣＩＬ上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法で除去することにより、プラグＰＬＧを形成することができる。
　次に、コンタクト層間絶縁膜ＣＩＬおよびプラグＰＬＧ上にチタン／窒化チタン膜、アルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行うことにより配線Ｌ１を形成することができる。
　なお、これらの配線工程には、これまで知られている抵抗低減プロセスなどを用いることができる。例えば、上述した配線工程で形成される配線Ｌ１はアルミニウム配線となっているが、配線Ｌ１を銅配線（ダマシン配線）から形成することもできる。また、必要に応じて、多層配線を形成することもできる。以上のようにして、本実施の形態２における半導体装置を製造することができる。
　なお、本実施の形態２では、インバータを例に挙げて説明している。インバータは、デジタル回路の基本単位となっており、これを組み合わせることで、デジタル回路で用いられるＮＡＮＤ回路、ＮＯＲ回路、ＥＸ－ＯＲ回路、フリップフロップ回路などの基本論理回路を形成することができる。つまり、本実施の形態２におけるｎチャネル型半導体素子ＮＴｒおよびｐチャネル型半導体素子ＰＴｒを使用してデジタル回路を構築することができることがわかる。
　（実施の形態３）
　本実施の形態３では、同一の半導体基板上に、本願発明における半導体素子と、単体ＭＯＳＦＥＴからなる単体トランジスタとを形成する例について説明する。
　図２８は、本実施の形態３における半導体装置のデバイス構造を示す断面図である。図２８に示すように、半導体基板１Ｓ上の主面側には素子分離領域ＳＴＩが形成されており、素子分離領域ＳＴＩで区画された活性領域（アクティブ領域）にｐ型ウェルＰＷＬ１とｐ型ウェルＰＷＬ２が形成されている。図２８では左側領域にｐ型ウェルＰＷＬ１が形成され、右側領域にｐ型ウェルＰＷＬ２が形成されている。そして、ｐ型ウェルＰＷＬ１上にｎチャネル型半導体素子ＮＴｒ１が形成され、ｐ型ウェルＰＷＬ２上に単体トランジスタＮＴｒ２が形成されている。
　ここで、ｎチャネル型半導体素子ＮＴｒ１の構造は前記実施の形態２で説明したｎチャネル型半導体素子ＮＴｒ（図２１参照）と同様の構成をしているので、その説明は省略する。一方、単体トランジスタＮＴｒ２は、広く用いられている単体ＭＯＳＦＥＴであり、以下に、この構造について図２８を参照しながら説明する。
　素子分離領域ＳＴＩで区画された半導体基板１Ｓ内には、例えば、ボロンなどのｐ型不純物を導入したｐ型ウェルＰＷＬ２が形成されており、このｐ型ウェルＰＷＬ２内に離間して一対の低濃度ｎ型半導体領域ＥＸ３が形成されている。低濃度ｎ型半導体領域ＥＸ３は、リンなどのｎ型不純物を導入した半導体領域であり、一対の低濃度ｎ型半導体領域ＥＸ３で挟まれたｐ型ウェルＰＷＬ２内の領域がチャネル領域となる。そして、低濃度ｎ型半導体領域ＥＸ３の外側にはｎ型半導体領域ＮＲｓ２とｎ型半導体領域ＮＲｂ２が形成されている。すなわち、一対の低濃度ｎ型半導体領域ＥＸ３のうち左側の低濃度ｎ型半導体領域ＥＸ３のさらに左側にｎ型半導体領域ＮＲｓ２が形成され、一対の低濃度ｎ型半導体領域ＥＸ３のうち右側の低濃度ｎ型半導体領域ＥＸ３のさらに右側にｎ型半導体領域ＮＲｂ２が形成されている。このｎ型半導体領域ＮＲｓ２およびｎ型半導体領域ＮＲｂ２は、砒素などのｎ型不純物が導入された半導体領域である。
　次に、チャネル領域上にはゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇ３が形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、例えば、酸化ハフニウム膜などの酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。また、ゲート電極Ｇ３は、例えば、リンを導入したポリシリコン膜ＰＦ１（ｎ型ポリシリコン膜）と、ポリシリコン膜ＰＦ１上に形成されたシリサイド膜ＳＬから形成されている。シリサイド膜ＳＬは、ゲート電極Ｇ１の低抵抗化のために形成された膜であり、シリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜などから形成されている。
　ゲート電極Ｇ３の両側の側壁にはサイドウォールＳＷ１が形成されており、このサイドウォールＳＷ１の外側にサイドウォールＳＷ２が形成されている。そして、サイドウォールＳＷ２よりも外側の領域にシリサイド膜ＳＬが形成されている。具体的に、左側のサイドウォールＳＷ２の外側に露出しているｎ型半導体領域ＮＲｓ２の表面にシリサイド膜ＳＬが形成されているとともに、右側のサイドウォールＳＷ２の外側に露出しているｎ型半導体領域ＮＲｂ２の表面にもシリサイド膜ＳＬが形成されている。なお、ｐ型ウェルＰＷＬ２には、ｐ型ウェルＰＷＬ２に電位を供給するためのｐ型給電領域ＰＲ２も形成されている。
　本実施の形態３における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
　まず、図２９に示すように、半導体基板（ｐ型シリコン基板）１Ｓの表面に、例えば、１０ｎｍの酸化シリコン膜を熱酸化法で形成した後、１００ｎｍの窒化シリコン膜をＣＶＤ（Chemical Vapor Deposition）法を用いて堆積する。そして、フォトリソグラフィ技術を用いて、活性領域をパターニングする。その後、ドライエッチング技術を使用することにより、窒化シリコン膜および酸化シリコン膜を半導体基板１Ｓの主面（基板面）に対して垂直方向に異方性エッチングした後、さらに、半導体基板１Ｓを異方性エッチングして、半導体基板１Ｓに、例えば、３００ｎｍの深さの溝（トレンチ）を形成する。
　続いて、溝の内部に露出したシリコン表面を酸化することにより、５ｎｍの酸化シリコン膜を形成し、さらに、ＣＶＤ法により、７００ｎｍの酸化シリコン膜を半導体基板１Ｓ上に堆積する。次に、ＣＭＰ(Chemical Mechanical Polishing)法を使用することにより、窒化シリコン膜を下地マスクとして、堆積した酸化シリコン膜の研磨を行い、溝の内部を除いて、半導体基板１Ｓ上に堆積した酸化シリコン膜を除去する。その後、マスクとして使用した窒化シリコン膜を熱リン酸によるウェットエッチングで除去する。以上のようにして、半導体基板１Ｓの主面側に素子分離領域ＳＴＩを形成することができる。
　次に、イオン注入法および熱処理を使用することにより、半導体基板１Ｓ内にｐ型ウェルＰＷＬおよびｎ型ウェルＮＷＬを形成する。そして、窒化シリコン膜の下に形成していた酸化シリコン膜をフッ酸で除去することにより、半導体基板１Ｓの表面（シリコン表面）を露出させる。
　続いて、図３０に示すように、熱酸化法を使用することにより、活性領域に、例えば、３ｎｍのゲート絶縁膜ＧＯＸを形成する。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。その後、ゲート絶縁膜ＧＯＸ上に、ＣＶＤ法を用いて、ポリシリコン膜ＰＦ１を１００ｎｍ程度の厚さで堆積する。このとき、ｎチャネル型半導体素子形成領域に形成されているポリシリコン膜ＰＦ１には、イオン注入法などを用いて高濃度にリンをドーピングする。
　そして、フォトリソグラフィ技術およびドライエッチング法を使用することにより、ポリシリコン膜ＰＦ１をパターニングする。具体的には、フォトリソグラフィ技術を使用してポリシリコン膜ＰＦ１上に形成されたレジスト膜をパターニングする。そして、パターニングしたレジスト膜をマスクにして、ポリシリコン膜ＰＦ１をドライエッチングする。このように、ポリシリコン膜ＰＦ１を半導体基板１Ｓの基板面に垂直方向に異方性エッチングすることで、ポリシリコン膜ＰＦ１からなるゲート電極Ｇ１およびゲート電極Ｇ３を形成する。
　次に、図３１に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、半導体基板１Ｓ内にゲート電極Ｇ１に整合した低濃度ｎ型半導体領域ＥＸ１を形成する。同様に、フォトリソグラフィ技術およびイオン注入法を使用することにより、半導体基板１Ｓ内にゲート電極Ｇ３に整合した低濃度ｎ型半導体領域ＥＸ３を形成する。そして、図３２に示すように、ＣＶＤ法により、ゲート電極Ｇ１とゲート電極Ｇ３を覆う半導体基板１Ｓ上に酸化シリコン膜を５０ｎｍ程度の厚さで堆積し、堆積した酸化シリコン膜に対して異方的にエッチングすることにより、ゲート電極Ｇ１およびゲート電極Ｇ３の両側の側壁にサイドウォールＳＷ１を形成する。
　その後、サイドウォールＳＷ１を形成したゲート電極Ｇ１およびパターニングしたレジスト膜をマスクにしたイオン注入法により、ｐ型ウェルＰＷＬ１内に砒素をドーピングする。これにより、ｎ型半導体領域ＮＲｓおよびｎ型半導体領域ＮＲｂを形成することができる。同様に、サイドウォールＳＷ１を形成したゲート電極Ｇ３およびパターニングしたレジスト膜をマスクにしたイオン注入法により、ｐ型ウェルＰＷＬ２内に砒素をドーピングする。これにより、ｎ型半導体領域ＮＲｓ２およびｎ型半導体領域ＮＲｂ２を形成することができる。さらに、フォトリソグラフィ技術およびイオン注入法を使用して、ｐ型ウェルＰＷＬ１にボロンを導入することにより、ｐ型ウェルＰＷＬ１内にｐ型給電領域ＰＲ１を形成する。同様に、フォトリソグラフィ技術およびイオン注入法を使用して、ｐ型ウェルＰＷＬ２にボロンを導入することにより、ｐ型ウェルＰＷＬ２内にｐ型給電領域ＰＲ２を形成する。その後、熱処理によって導入した不純物（砒素とボロン）の活性化を行ってもよい。
　続いて、図３３に示すように、ＣＶＤ法により、ゲート電極Ｇ１およびゲート電極Ｇ３を覆う半導体基板１Ｓ上に酸化シリコン膜を５０ｎｍ程度の厚さで堆積する。次に、堆積した酸化シリコン膜に対して異方的にエッチングすることにより、サイドウォールＳＷ１の外側にサイドウォールＳＷ２を形成する。そして、ｎチャネル型半導体素子形成領域においては、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ型半導体領域ＮＲｂに内包されるようにｐ型半導体領域ＰＲｄを形成する。
　その後、Ｌａｓｅｒ　Ｓｐｉｋｅ　Ａｎｎｅａｌｉｎｇ（ＬＳＡ）を用いて短時間での高温活性化処理を行う。これにより、ｎチャネル型半導体素子形成領域においては、ｎ型半導体領域ＮＲｂとｐ型半導体領域ＰＲｄの間の境界領域にトンネル接合を形成することができる。
　次に、図３４に示すように、サイドウォールＳＷ２をマスクにして選択的に、ゲート電極Ｇ１およびゲート電極Ｇ３の上面、ｐ型半導体領域ＰＲｄの表面、ｎ型導体領域ＮＲｓの表面、ｎ型半導体領域ＮＲｓ２の表面、ｎ型半導体領域ＮＲｂ２の表面、ｐ型給電領域ＰＲ１の表面、および、ｐ型給電領域ＰＲ２の表面にシリサイド膜ＳＬを形成する。これにより、ゲート電極Ｇ１、Ｇ３、ｐ型半導体領域ＰＲｄ、ｎ型半導体領域ＮＲｓ、ｎ型半導体領域ＮＲｓ２、ｎ型半導体領域ＮＲｂ２、ｐ型給電領域ＰＲ１、および、ｐ型給電領域ＰＲ２を低抵抗化することができる。これは、サリサイド工程として知られる通常の工程である。このシリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜から形成することができる。
　その後、図２８に示すように、通常のＬＳＩで用いられている配線工程を行うことで、本実施の形態３における半導体装置を得ることができる。具体的には、図２８に示すように、半導体基板１Ｓ上に、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬを形成し、その表面をＣＭＰ法で平坦化する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、コンタクト層間絶縁膜ＣＩＬを貫通するコンタクトホールＣＮＴを形成する。
　次に、コンタクトホールＣＮＴの底面および内壁を含むコンタクト層間絶縁膜ＣＩＬ上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
　続いて、コンタクトホールＣＮＴを埋め込むように、半導体基板１Ｓの主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、コンタクト層間絶縁膜ＣＩＬ上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法で除去することにより、プラグＰＬＧを形成することができる。
　次に、コンタクト層間絶縁膜ＣＩＬおよびプラグＰＬＧ上にチタン／窒化チタン膜、アルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行うことにより配線Ｌ１を形成することができる。
　なお、これらの配線工程には、これまで知られている抵抗低減プロセスなどを用いることができる。例えば、上述した配線工程で形成される配線Ｌ１はアルミニウム配線となっているが、配線Ｌ１を銅配線（ダマシン配線）から形成することもできる。また、必要に応じて、多層配線を形成することもできる。以上のようにして、本実施の形態３における半導体装置を製造することができる。
　上述したように、本実施の形態３における半導体装置では、ｎチャネル型半導体素子ＮＴｒ１と単体トランジスタＮＴｒ２を容易に集積することができる。本願発明のｎチャネル型半導体素子ＮＴｒ１は、極めて優れたスイッチング特性を持っているが、ソース領域とドレイン領域が異なる構造を持っているため、非対称な構造になっている。このため、回路構成上、対称性が要求されるパストランジスタとして用いられるところでは、単体トランジスタＮＴｒ２と置き換えることができない問題がある。
　しかし、本実施の形態３で説明したように、本願発明のｎチャネル型半導体素子ＮＴｒ１は、単体トランジスタＮＴｒ２と高い集積性をもつことから、対称性の必要なところに単体トランジスタを用いて、本願発明のｎチャネル型半導体素子ＮＴｒ１と単体トランジスタＮＴｒ２を組み合わせることで優れた特性を得ることができる。
　例として、ｎチャネル型半導体素子ＮＴｒ１と単体トランジスタＮＴｒ２の組み合わせをＳＲＡＭセルに用いた場合について説明する。図３５は、２つ単体トランジスタＮＴｒ２および２つのｎチャネル型半導体素子ＮＴｒ１を組み合わせてＳＲＡＭセルを構成する例を示す回路図である。図３５に示すＳＲＡＭセルでは、記憶ノードに２つのｎチャネル型半導体素子ＮＴｒ１を使用し、対称性の必要なパストランジスタ（転送用トランジスタ）に単体トランジスタＮＴｒ２を使用している。
　また、図３６は、２つ単体トランジスタＮＴｒ２、２つのｎチャネル型半導体素子ＮＴｒ１および２つのｐチャネル型半導体素子ＰＴｒ１を組み合わせてＳＲＡＭセルを構成する例を示す回路図である。図３６に示すＳＲＡＭセルでは、記憶ノードに２つのインバータを使用し、対称性の必要なパストランジスタ（転送用トランジスタ）に単体トランジスタＮＴｒ２を使用している。そして、２つのインバータは、それぞれ、ｎチャネル型半導体素子ＮＴｒ１とｐチャネル型半導体素子ＰＴｒ１から構成している。
　このように、図３５や図３６に示すＳＲＡＭセルでは、対称性の必要なパストランジスタには、対称性を有する単体トランジスタを使用する一方、記憶ノードには、低電圧で動作し、かつ、優れたスイッチング特性を有する本願発明の半導体素子（ｎチャネル型半導体素子ＮＴｒ１、ｐチャネル型半導体素子ＰＴｒ１）を使用している。これにより、従来のＳＲＡＭセルでは動作できない低電圧（０．２～０．３Ｖ）においても、本願発明の半導体素子を用いることで極めて良好なメモリ特性を得ることができる。
　（実施の形態４）
　本実施の形態４では、ＳＯＩ（Silicon On Insulator）基板上に本願発明の半導体素子を形成する例について説明する。図３７は、本実施の形態４における半導体素子を上部から見た平面図である。図３７において、Ｘ方向に離間して並ぶようにｎ型半導体領域ＮＲｓとｎ型半導体領域ＮＲｂが形成されている。そして、ｎ型半導体領域ＮＲｂの上部にはｐ型半導体領域ＰＲｄが形成されている。このｐ型半導体領域ＰＲｄと電気的に接続するようにプラグＰＬＧ１が形成されている。また、ｎ型半導体領域ＮＲｓの外側領域には、ｐ型半導体領域ＰＲｃが形成されており、このｐ型半導体領域ＰＲｃとｎ型半導体領域ＮＲｓの両方と電気的に接続するようにプラグＰＬＧ２が形成されている。さらに、離間されて配置されているｎ型半導体領域ＮＲｓと半導体領域ＮＲｂの間をＹ方向に延在するようにゲート電極Ｇが形成されている。そして、ゲート電極Ｇの一端部でゲート電極ＧはプラグＰＬＧ３と電気的に接続されている。
　次に、図３８は、図３７のＸ２－Ｘ２線で切断した断面図である。図３８に示すように、本実施の形態４における半導体素子は、支持基板ＨＳと、支持基板ＨＳ上に形成された埋め込み絶縁層ＢＯＸと、埋め込み絶縁層ＢＯＸ上に形成されたシリコン層（活性層）からなるＳＯＩ基板に形成されている。具体的に、ＳＯＩ基板のシリコン層は、シリコン層を貫通して埋め込み絶縁層に達する素子分離領域ＳＴＩによって区画され、この区画されたシリコン層に本実施の形態４における半導体素子が形成されている。素子分離領域ＳＴＩで区画されたシリコン層はｐ型半導体領域からなるボディ領域ＢＤと呼ばれており、このボディ領域ＢＤ内に離間して一対の低濃度ｎ型半導体領域ＥＸ１が形成されている。低濃度ｎ型半導体領域ＥＸ１は、リンなどのｎ型不純物を導入した半導体領域であり、一対の低濃度ｎ型半導体領域ＥＸ１で挟まれたボディ領域ＢＤ内の領域がチャネル領域となる。そして、低濃度ｎ型半導体領域ＥＸ１の外側にはｎ型半導体領域ＮＲｓとｎ型半導体領域ＮＲｂが形成されている。すなわち、一対の低濃度ｎ型半導体領域ＥＸ１のうち左側の低濃度ｎ型半導体領域ＥＸ１のさらに左側にｎ型半導体領域ＮＲｓが形成され、一対の低濃度ｎ型半導体領域ＥＸ１のうち右側の低濃度ｎ型半導体領域ＥＸ１のさらに右側にｎ型半導体領域ＮＲｂが形成されている。このｎ型半導体領域ＮＲｓおよびｎ型半導体領域ＮＲｂは、砒素などのｎ型不純物が導入された半導体領域である。
　ここで、ｎ型半導体領域ＮＲｂは埋め込み絶縁層ＢＯＸまで達している一方、ｎ型半導体領域ＮＲｓは、埋め込み絶縁層ＢＯＸまで達していない。そして、このｎ型半導体領域ＮＲｓのｎ型半導体領域ＮＲｂ側とは反対側に埋め込み絶縁層ＢＯＸまで達するｐ型半導体領域ＰＲｃが形成されている。したがって、ｐ型半導体領域ＰＲｃとボディ領域ＢＤはともにｐ型不純物を導入した半導体領域から構成されているので、電気的に接続されていることになる。つまり、本実施の形態４では、ｐ型半導体領域ＰＲｃとボディ領域ＢＤとを電気的に接続するため、ｎ型半導体領域ＮＲｓを埋め込み絶縁層ＢＯＸまで達しないように構成しているのである。
　さらに、本実施の形態４における半導体素子においては、ｎ型半導体領域ＮＲｂに内包されるように、ｐ型半導体領域ＰＲｄが形成されている。このｐ型半導体領域ＰＲｄは、ボロンなどのｐ型不純物が導入された半導体領域である。
　次に、チャネル領域（ボディ領域ＢＤ）上にはゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、例えば、酸化ハフニウム膜などの酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。また、ゲート電極Ｇは、例えば、リンを導入したポリシリコン膜ＰＦ１（ｎ型ポリシリコン膜）と、ポリシリコン膜ＰＦ１上に形成されたシリサイド膜ＳＬから形成されている。シリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成された膜であり、シリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜などから形成されている。
　ゲート電極Ｇの両側の側壁にはサイドウォールＳＷ１が形成されており、このサイドウォールＳＷ１の外側にサイドウォールＳＷ２が形成されている。そして、サイドウォールＳＷ２よりも外側の領域にシリサイド膜ＳＬが形成されている。具体的に、左側のサイドウォールＳＷ２の外側に露出しているｎ型半導体領域ＮＲｓの表面およびｐ型半導体領域ＰＲｃの表面にシリサイド膜ＳＬが形成されているとともに、右側のサイドウォールＳＷ２の外側に露出しているｐ型半導体領域ＰＲｄの表面にもシリサイド膜ＳＬが形成されている。
　本実施の形態４における半導体素子は上記のように構成されており、この半導体素子は、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを備えている。つまり、左側の低濃度ｎ型半導体領域ＥＸ１とｎ型半導体領域ＮＲｓおよびシリサイド膜ＳＬにより、ＭＯＳＦＥＴのソース領域が形成されている。そして、チャネル領域上に形成されたゲート絶縁膜ＧＯＸがＭＯＳＦＥＴのゲート絶縁膜を構成し、かつ、ゲート絶縁膜ＧＯＸ上に形成されているゲート電極ＧがＭＯＳＦＥＴのゲート電極を構成している。さらに、右側の低濃度ｎ型半導体領域ＥＸ１とｎ型半導体領域ＮＲｂがＭＯＳＦＥＴとトンネルバイポーラトランジスタとの接続領域を形成している。
　続いて、ｐ型半導体領域ＰＲｄとシリサイド膜ＳＬがトンネルバイポーラトランジスタのエミッタ領域となっており、右側の低濃度ｎ型半導体領域ＥＸ１およびｎ型半導体領域ＮＲｂがトンネルバイポーラトランジスタのベース領域となっている。そして、ボディ領域ＢＤがトンネルバイポーラトランジスタのコレクタ領域となっている。以上のことから、本実施の形態４における半導体素子は、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを備え、ＭＯＳＦＥＴのドレイン領域がトンネルバイポーラトランジスタのベース領域となるように、ＭＯＳＦＥＴとトンネルバイポーラトランジスタが電気的に接続された構成をしていることがわかる。
　このように構成されている半導体素子を覆う半導体基板１Ｓ上には、例えば、図３８に示すように、ＴＥＯＳを原料とした酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されている。そして、このコンタクト層間絶縁膜ＣＩＬを貫通してｐ型半導体領域ＰＲｄの表面に形成されたシリサイド膜ＳＬに達するようにコンタクトホールＣＮＴ１が形成されている。一方、コンタクト層間絶縁膜ＣＩＬを貫通してｎ型半導体領域ＮＲｓの表面に形成されたシリサイド膜ＳＬと、ｐ型半導体領域ＰＲｃの表面に形成されたシリサイド膜ＳＬの両方に達するようにコンタクトホールＣＮＴ２が形成されている。
　コンタクトホールＣＮＴ１の内部とコンタクトホールＣＮＴ２の内部には、バリア導体膜となるチタン／窒化チタン膜と、このバリア導体膜上に形成されたタングステン膜が埋め込まれて、プラグＰＬＧ１およびプラグＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成したコンタクト層間絶縁膜ＣＩＬ上には、配線Ｌ１が形成されている。この配線Ｌ１は、例えば、窒化チタン膜と、アルミニウム膜と、窒化チタン膜の積層膜から形成されている。
　以上のことから、本実施の形態４における半導体素子では、ｎ型半導体領域ＮＲｓとｐ型半導体領域ＰＲｃの両方に接するように、ｎ型半導体領域ＮＲｓおよびｐ型半導体領域ＰＲｃ上にプラグＰＬＧ２が形成されていることがわかる。このため、本実施の形態４における半導体素子では、プラグＰＬＧ２を介してｎ型半導体領域ＮＲｓとｐ型半導体領域ＰＲｃに同じ電位が供給され、さらに、ｐ型半導体領域ＰＲｃはボディ領域ＢＤと電気的に接続されていることから、結局、ｎ型半導体領域ＰＲｃとボディ領域ＢＤに同じ電位が供給されることになる。
　ここで、本実施の形態４における半導体素子の特徴は、ボディ領域ＢＤがｐ型半導体領域ＰＲｃを介してプラグＰＬＧ２と電気的に接続されていることから、ボディ領域ＢＤがフローティング状態になっていない点にある。これにより、本実施の形態４における半導体素子をＳＯＩ基板上に形成した場合、以下に示す利点が得られる。
　例えば、通常のＳＯＩ基板では、支持基板ＨＳとボディ領域ＢＤの間に埋め込み絶縁層ＢＯＸが存在するため、ボディ領域ＢＤに給電することができず、基板浮遊現象と呼ばれる不安定動作を生じることが知られている。これに対し、本実施の形態４では、ｎ型半導体領域ＮＲｓの外側にｐ型半導体領域ＰＲｃを設け、このｐ型半導体領域ＰＲｃとボディ領域ＢＤを電気的に接続している。そして、このｐ型半導体領域ＰＲｃはプラグＰＬＧ２と接続されていることから、ボディ領域ＢＤはフローティング状態となっていない。この結果、本実施の形態４によれば、基板浮遊現象による不安定動作を抑制できる利点がある。
　本実施の形態４における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
　まず、図３９に示すように、支持基板ＨＳと、支持基板ＨＳ上に形成された埋め込み絶縁層ＢＯＸと、埋め込み絶縁層ＢＯＸ上に形成されたシリコン層からなるＳＯＩ基板を用意する。そして、このＳＯＩ基板に素子分離領域ＳＴＩを形成し、この素子分離領域ＳＴＩによって活性領域を区画する。区画された活性領域（シリコン層）はボディ領域ＢＤとなる。このとき、ボディ領域ＢＤの厚さは、例えば、５０ｎｍ程度であり、ｐ型半導体領域となっている。例えば、ボディ領域ＢＤの不純物濃度（ｐ型不純物）は、１０１５／ｃｍ３のオーダーとなっている。
　続いて、図４０に示すように、熱酸化法を使用することにより、ボディ領域ＢＤ上に、例えば、３ｎｍのゲート絶縁膜ＧＯＸを形成する。ゲート絶縁膜ＧＯＸは、例えば、酸化シリコン膜から形成されるが、これに限らず、酸化シリコン膜よりも誘電率の高い高誘電率膜から形成してもよい。その後、ゲート絶縁膜ＧＯＸ上に、ＣＶＤ法を用いて、ポリシリコン膜ＰＦ１を１００ｎｍ程度の厚さで堆積する。このとき、ポリシリコン膜ＰＦ１には、in-situドーピング法またはイオン注入法などを用いて高濃度にリンをドーピングする。そして、フォトリソグラフィ技術およびドライエッチング法を使用することにより、ポリシリコン膜ＰＦ１をパターニングする。具体的には、フォトリソグラフィ技術を使用してポリシリコン膜ＰＦ１上に形成されたレジスト膜をパターニングする。そして、パターニングしたレジスト膜をマスクにして、ポリシリコン膜ＰＦ１をドライエッチングする。このように、ポリシリコン膜ＰＦ１を半導体基板１Ｓの基板面に垂直方向に異方性エッチングすることで、ポリシリコン膜ＰＦ１からなるゲート電極Ｇを形成する。
　次に、図４１に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、半導体基板１Ｓ内にゲート電極Ｇに整合した低濃度ｎ型半導体領域ＥＸ１を形成する。そして、図４２に示すように、ＣＶＤ法により、ゲート電極Ｇを覆う半導体基板１Ｓ上に酸化シリコン膜を５０ｎｍ程度の厚さで堆積し、堆積した酸化シリコン膜に対して異方的にエッチングすることにより、ゲート電極Ｇの両側の側壁にサイドウォールＳＷ１を形成する。
　その後、サイドウォールＳＷ１を形成したゲート電極Ｇをマスクにしたイオン注入法により、半導体基板１Ｓ内に砒素をドーピングする。これにより、ｎ型半導体領域ＮＲｓおよびｎ型半導体領域ＮＲｂを形成することができる。その後、熱処理によって導入した不純物（砒素）の活性化を行ってもよい。ここで、イオン注入法を実施する際、サイドウォールＳＷ１を形成したゲート電極Ｇとともに、レジスト膜をパターニングしてイオン注入法のマスクとする。この場合、ｎ型半導体領域ＮＲｓとｎ型半導体領域ＮＲｂを異なる不純物濃度および異なる深さにすることができる。例えば、ｎ型半導体領域ＮＲｂを形成する際の注入エネルギーよりも、ｎ型半導体領域ＮＲｓを形成する際の注入エネルギーを低くすることにより、ｎ型半導体領域ＮＲｂを埋め込み絶縁層ＢＯＸまで達するように形成できる一方、ｎ型半導体領域ＮＲｓを埋め込み絶縁層ＢＯＸまで達しないように形成することができる。
　続いて、図４３に示すように、ＣＶＤ法により、ゲート電極Ｇを覆う半導体基板１Ｓ上に酸化シリコン膜を５０ｎｍ程度の厚さで堆積する。次に、堆積した酸化シリコン膜に対して異方的にエッチングすることにより、サイドウォールＳＷ１の外側にサイドウォールＳＷ２を形成する。そして、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ型半導体領域ＮＲｂに内包されるようにｐ型半導体領域ＰＲｄを形成する。
　その後、図４４に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ型半導体領域ＮＲｓの外側領域に、埋め込み絶縁層ＢＯＸにまで達するｐ型半導体領域ＰＲｃを形成する。このとき、ｎ型半導体領域ＮＲｓの底部は埋め込み絶縁層ＢＯＸにまで達していないことから、ｐ型半導体領域ＰＲｃはボディ領域ＢＤと電気的に接続されることになる。
　次に、Ｌａｓｅｒ　Ｓｐｉｋｅ　Ａｎｎｅａｌｉｎｇ（ＬＳＡ）を用いて短時間での高温活性化処理を行う。これにより、ｎ型半導体領域ＮＲｂとｐ型半導体領域ＰＲｄの間の境界領域にトンネル接合を形成することができる。
　続いて、図４５に示すように、サイドウォールＳＷ２をマスクにして選択的に、ゲート電極Ｇの上面、ｐ型半導体領域ＰＲｄの表面、ｎ型半導体領域ＮＲｓの表面、および、ｐ型半導体領域ＰＲｃの表面にシリサイド膜ＳＬを形成する。これにより、ゲート電極Ｇ、ｐ型半導体領域ＰＲｄ、ｎ型半導体領域ＮＲｓ、および、ｐ型半導体領域ＰＲｃを低抵抗化することができる。これは、サリサイド工程として知られる通常の工程である。このシリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜から形成することができる。
　その後、図３８に示すように、通常のＬＳＩで用いられている配線工程を行うことで、本実施の形態４における半導体素子を得ることができる。具体的には、図３８に示すように、半導体基板１Ｓ上に、例えば、酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬを形成し、その表面をＣＭＰ法で平坦化する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、コンタクト層間絶縁膜ＣＩＬを貫通するコンタクトホールＣＮＴ１およびコンタクトホールＣＮＴ２を形成する。このとき、コンタクトホールＣＮＴ２の底面は、ｐ型半導体領域ＰＲｃとｎ型半導体領域ＮＲｃの両方に接するように形成される。
　次に、コンタクトホールＣＮＴ１、ＣＮＴ２の底面および内壁を含むコンタクト層間絶縁膜ＣＩＬ上にチタン／窒化チタン膜を形成する。チタン／窒化チタン膜は、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜は、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
　続いて、コンタクトホールＣＮＴ１、ＣＮＴ２を埋め込むように、半導体基板１Ｓの主面の全面にタングステン膜を形成する。このタングステン膜は、例えばＣＶＤ法を使用して形成することができる。そして、コンタクト層間絶縁膜ＣＩＬ上に形成された不要なチタン／窒化チタン膜およびタングステン膜を例えばＣＭＰ法で除去することにより、プラグＰＬＧ１およびプラグＰＬＧ２を形成することができる。このとき、プラグＰＬＧ２は、ｐ型半導体領域ＰＲｃとｎ型半導体領域ＮＲｓの両方と電気的に接続されることになる。
　次に、コンタクト層間絶縁膜ＣＩＬおよびプラグＰＬＧ１、ＰＬＧ２上にチタン／窒化チタン膜、アルミニウム膜、チタン／窒化チタン膜を順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行うことにより配線Ｌ１を形成することができる。以上のようにして、本実施の形態４における半導体装置を製造することができる。
　上述した本実施の形態４における半導体素子では、ボディ領域ＢＤへ給電するために、ｎ型半導体領域ＮＲｓを埋め込み絶縁層ＢＯＸまで達しないように形成するとともに、ｎ型半導体領域ＮＲｓの外側領域に埋め込み絶縁層ＢＯＸまで達するｐ型半導体領域ＰＲｃを形成する例について説明した。
　以下では、この構造とは異なる他の構造でボディ領域ＢＤへ給電する変形例１について説明する。図４６は、本変形例１における半導体素子のデバイス構造を示す断面図である。図４６に示す本変形例１における半導体素子のデバイス構造は、図３８に示す半導体素子のデバイス構造とほぼ同様の構成をしているため、異なる構成について説明する。
　図４６に示すように、本変形例１においては、ｎ型半導体領域ＮＲｓは埋め込み絶縁層ＢＯＸまで達しておらず、このｎ型半導体領域ＮＲｓと埋め込み絶縁層ＢＯＸの間にｐ型半導体領域ＰＲｃ２が形成されている。このｐ型半導体領域ＰＲｃ２の不純物濃度は、１０２０／ｃｍ３よりも高い濃度で形成されているため、このｐ型半導体領域ＰＲｃ２とｎ型半導体領域ＮＲｓとは整流作用を有する通常のｐｎ接合ではなく、オーミック接触を形成している。オーミック接触とは、整流作用がなく、かつ、電流・電圧特性が抵抗性を示す接触を示している。したがって、本変形例１において、ｎ型半導体領域ＮＲｓとｐ型半導体領域ＰＲｃ２は抵抗性接触で電気的に接続されていることになり、さらに、ｐ型半導体領域ＰＲｃ２はボディ領域ＢＤと接続されることになるから、結局、ｎ型半導体領域ＮＲｓとボディ領域ＢＤとは電気的に接続されることになる。そして、ｎ型半導体領域ＮＲｓはプラグＰＬＧ２と接続されていることから、プラグＰＬＧ２からｎ型半導体領域ＮＲｓおよびｐ型半導体領域ＰＲｃ２を介してボディ領域ＢＤに給電することができる。したがって、変形例１においても、ボディ領域ＢＤはフローティング状態とはならず、ボディ領域ＢＤがフローティング状態になることによる基板浮遊現象（不安定動作）を抑制することができる。
　この変形例１の構成によれば、以下に示すような利点を有する。例えば、図３８に示すように、ｎ型半導体領域ＮＲｓの外側領域にｐ型半導体領域ＰＲｃを形成する場合には、ｐ型半導体領域ＰＲｃを形成するための特別なマスク（微細な開口部を有するマスク）が必要となる。これに対し、本変形例１を示す図４６において、ｐ型半導体領域ＰＲｃ２は、ゲート電極Ｇの側壁に形成されているサイドウォールＳＷ２に整合して形成することができる。つまり、本変形例１では、図３８に示すｐ型半導体領域ＰＲｃを形成するときのように特別なマスクを必要とせずに、サイドウォールＳＷ２に整合してｐ型半導体領域ＰＲｃ２を形成できる利点が得られる。
　なお、本実施の形態４のように、ＳＯＩ基板上に本願発明の半導体素子を形成する場合、ＳＯＩ基板に特有の構造をうまく利用することが有用である。すなわち、本実施の形態４における半導体素子においても、ＰＮＰ型トンネルバイポーラトランジスタが含まれており、このＰＮＰ型トンネルバイポーラトランジスタによる増幅機能を利用して、単体ＭＯＳＦＥＴでは得ることができない６０ｍＶ／桁以下のＳ値を実現している。このとき、ＰＮＰ型トンネルバイポーラトランジスタの電流増幅機能は、ＰＮＰ型トンネルバイポーラトランジスタのエミッタ領域となるｐ型半導体領域ＰＲｄから、ＰＮＰ型トンネルバイポーラトランジスタのベース領域となるｎ型半導体領域ＮＲｂへ正孔を注入し、ベース領域に注入された正孔をコレクタ領域となるボディ領域ＢＤへ引き抜くことにより実現される。したがって、ベース領域に注入された正孔をなるべく多くボディ領域ＢＤへ引き抜くことが重要となってくる。ここで、ＳＯＩ基板では、エミッタ領域からベース領域に注入された正孔をボディ領域ＢＤへ引き抜く際、埋め込み絶縁層ＢＯＸの下層にある支持基板ＨＳをバックゲートとして用いることにより、ベース領域からボディ領域ＢＤ（コレクタ領域）へ効果的に正孔を引き抜くことができる。
　具体的には、支持基板ＨＳに負電位を印加すると、ボディ領域ＢＤの埋め込み絶縁層ＢＯＸとの界面に正孔を蓄積することができる。つまり、ボディ領域ＢＤと埋め込み絶縁層ＢＯＸの界面に正孔による蓄積領域が形成される。この蓄積領域は、高濃度のｐ型半導体領域となることから、この蓄積領域がｎ型半導体領域ＮＲｂ（ベース領域）と接触することにより、蓄積領域とｎ型半導体領域ＮＲｂ（ベース領域）との間のｐｎ接合において空乏層の幅が小さくなる。この結果、ベース領域からボディ領域ＢＤへ正孔が引き抜きやすくなるのである。特に、図４７に示すように、埋め込み絶縁層ＢＯＸの厚さを薄くすることにより、支持基板ＨＳ（バックゲート）に印加する電位を低くしても、ボディ領域ＢＤと埋め込み絶縁層ＢＯＸとの界面に正孔による蓄積領域を容易に形成することができ、この結果、ベース領域（ｎ型半導体領域ＮＲｂ）からコレクタ領域（ボディ領域ＢＤ）への正孔の引き抜き効率を向上させることができる。
　ｐ型半導体領域ＰＲｄを深く形成し、下面がＢＯＸに接するように形成することも有用である。前記実施の形態１で用いた通常の半導体基板１Ｓ（ウエハ）では、ｎ型半導体領域ＮＲｂよりｐ型半導体領域ＰＲｄを深く形成すると、ｐ型半導体領域ＰＲｄがｐ型ウエルＰＷＬと接し、ＰＮ接合がなくなる。そのため、エミッタ－コレクタ間が短絡することになる。しかし、ＳＯＩ基板では、埋め込み絶縁層ＢＯＸとｎ型半導体領域ＮＲｂでｐ型半導体領域ＰＲｄを囲うことができるため、ｐ型半導体領域ＰＲｄはボディ領域ＢＤと短絡しない。このとき、ボディ領域ＢＤ－ｎ型半導体領域ＮＲｂ－ｐ型半導体領域ＰＲｂは、横方向配置のＰＮＰ型トンネルバイポーラトランジスタとなる。このとき、埋め込み絶縁層ＢＯＸを介して支持基板ＨＳから電界効果を及ぼすことができるため、支持基板ＨＳを用いて、ボディ領域ＢＤ－ｐ型半導体領域ＰＲｂ間のキャリアの流れを制御することができる。
　特に、本願発明の技術的思想は、電源電位が低電圧となった場合でも、６０ｍＶ／桁以下のＳ値を実現する半導体素子を実現するためのものであるから、ＳＯＩ基板の埋め込み絶縁層ＢＯＸの厚さを薄くして、支持基板ＨＳ（バックゲート）に印加する電圧を低電位化できる構成は有用である。
　（実施の形態５）
　本願発明における半導体素子は、ＭＯＳＦＥＴとトンネルバイポーラトランジスタを組み合わせることにより、６０ｍＶ／桁以下のＳ値を実現することができ、この結果、低電圧においても優れたスイッチング特性を有するデバイスである。つまり、本願発明における半導体素子は、低電圧での動作で特に有効であるという第１特徴点を有している。一方、本願発明における半導体素子は上述した第１特徴点とは別の有効な第２特徴点も有している。この第２特徴点について説明する。
　図４８は、ゲート電極に電圧を印加した場合のノードＡ（図１参照）における電位（φn）変化を測定した結果を示すグラフである。図１および図４８に示すように、ドレイン端子Ｄに、例えば、０．８Ｖという比較的高い電位のドレイン電位ＶＤを印加し、ゲート端子ＧＴに印加するゲート電位ＶＧを上げてゆくと、ノードＡの電位（φn）はゲート電位ＶＧとは逆に、ドレイン電位ＶＤから急激に低下することがわかる。つまり、図４８に示すように、ゲート電位ＶＧを上げていくと、急激な電位変化がノードＡに生じるが、図４８の領域ＡＲで示す領域では、さらに急峻に電位変化がノードＡに生じていることがわかる。すなわち、例えば、０．８Ｖという比較的高い電位のドレイン電位ＶＤを印加する場合は、例えば、０．３Ｖという比較的低い電位のドレイン電位ＶＤを印加する場合には存在しないさらに急峻な電位変化（図４８の領域ＡＲ参照）が生じるのである。これは、トンネル接合に比較的低電位の順バイアス（例えば、０．３Ｖ）が印加される場合、トンネル接合にはバンド間トンネリング現象によるトンネル電流が支配的になる（図１１参照）。これに対し、トンネル接合に比較的高電位の順バイアス（例えば、０．８Ｖ）が印加される場合、伝導帯間での拡散電流が支配的になり、急激に抵抗が小さくなるため、ノードＡの電位変化がより加速されて現れてきたものと考えることができる。
　図４９は、例えば、０．８Ｖという比較的高い電位のドレイン電位ＶＤをドレイン端子Ｄに印加した場合における半導体素子のドレイン電流－ゲート電圧特性を示すグラフである。図４９に示すドレイン電流－ゲート電圧特性によれば、ゲート電位の変化に対して、非常に急峻な傾きをもっていることがわかる。このことから、本願発明における半導体素子においては、比較的高いドレイン電位ＶＤを印加することにより、より大きな電流を得ることができることがわかる。つまり、本願発明における半導体素子の第２特徴点は、比較的高いドレイン電位ＶＤを印加することにより、より大きな駆動電流を得ることができる点にある。以上のことから、本願発明の半導体素子は、低電圧においても優れたスイッチング特性を有するという第１特徴点と、高電圧においてはより大きな駆動電流を得ることができるという第２特徴点を兼ね備えていることがわかる。
　そこで、本実施の形態５では、上述した半導体素子の第１特徴点と第２特徴点を有効に活用する技術的思想を提供するものである。例えば、半導体チップとして消費電力の低減を考えると、動作電圧の異なる回路領域を作り集積することで、より有効に本願発明の半導体素子を活用することができる。
　図５０は、本実施の形態５における半導体チップの回路ブロック図である。図５０に示すように、本実施の形態５における半導体チップは、電源回路部ＰＣＵ、Ｉ／Ｏ回路部ＩＯＵ、低電圧動作部ＬＶＵ、および、高電圧動作部ＨＶＵを有している。このように構成されている半導体チップにおいては、電源回路部ＰＣＵからＩ／Ｏ回路部ＩＯＵ、低電圧動作部ＬＶＵ、および、高電圧動作部ＨＶＵへ電源電位を供給するようになっている。そして、低電圧動作部ＬＶＵには相対的に低い電源電位が供給され、高電圧動作部ＨＶＵには相対的に高い電源電位が供給される。
　低電圧動作部ＬＶＵおよび高電圧動作部ＨＶＵにはともに本願発明における半導体素子が組み込まれており、低電圧動作部ＬＶＵでは、本願発明における半導体素子の第１特徴点を利用して低電圧で優れたスイッチング特性を提供することができる。例えば、ＳＲＡＭなどのメモリに本願発明の半導体素子を適用することにより、低電圧でＳＲＡＭを動作させることができる。一方、高電圧動作部ＨＶＵでは、本願発明における半導体素子の第２特徴点を利用して高電圧でより大きな電流駆動力を提供することができる。例えば、演算部などのＣＰＵに本願発明の半導体素子を適用することにより、高電圧で高速動作させることができる。このように本願発明における半導体素子は低電圧動作で優れたスイッチング特性を有するという第１特徴点と、高電圧でより大きな電流駆動力を提供できるという第２特徴点により、低電圧動作部ＬＶＵと高電圧動作部ＨＶＵという異なる機能を有する回路に同一構造の半導体素子を適用することができる。そして、低電圧で動作が可能な回路は低電圧動作部ＬＶＵに集積し、高電圧で電流駆動力が必要な回路は高電圧動作部ＨＶＵに集積することにより、電源回路部ＰＣＵから供給される電力を有効に活用することができる。
　（実施の形態６）
　本実施の形態６では、本願発明の技術的思想を不揮発性半導体記憶装置に適用する例について説明する。図５１は本実施の形態６におけるメモリセルのデバイス構造を示す断面図である。図５１に示すように、本実施の形態６におけるメモリセルは、半導体基板１Ｓに形成された素子分離領域ＳＴＩで区画されたアクティブ領域に形成されている。具体的に、素子分離領域ＳＴＩで区画された半導体基板１Ｓ内には、例えば、ボロンなどのｐ型不純物を導入したｐ型ウェルＰＷＬが形成されており、このｐ型ウェルＰＷＬ内に離間して一対の低濃度ｎ型半導体領域ＥＸ１が形成されている。低濃度ｎ型半導体領域ＥＸ１は、リンなどのｎ型不純物を導入した半導体領域であり、一対の低濃度ｎ型半導体領域ＥＸ１で挟まれたｐ型ウェルＰＷＬ内の領域がチャネル領域となる。そして、低濃度ｎ型半導体領域ＥＸ１の外側にはｎ型半導体領域ＮＲｓとｎ型半導体領域ＮＲｂが形成されている。すなわち、一対の低濃度ｎ型半導体領域ＥＸ１のうち左側の低濃度ｎ型半導体領域ＥＸ１のさらに左側にｎ型半導体領域ＮＲｓが形成され、一対の低濃度ｎ型半導体領域ＥＸ１のうち右側の低濃度ｎ型半導体領域ＥＸ１のさらに右側にｎ型半導体領域ＮＲｂが形成されている。このｎ型半導体領域ＮＲｓおよびｎ型半導体領域ＮＲｂは、砒素などのｎ型不純物が導入された半導体領域である。
　さらに、本実施の形態６におけるメモリセルにおいては、ｎ型半導体領域ＮＲｂに内包されるように、ｐ型半導体領域ＰＲｄが形成されている。このｐ型半導体領域ＰＲｄは、ボロンなどのｐ型不純物が導入された半導体領域である。
　次に、チャネル領域上には第１電位障壁膜ＥＢ１が形成されており、この第１電位障壁膜ＥＢ１上に電荷蓄積膜ＥＣが形成されている。そして、電荷蓄積膜ＥＣ上に第２電位障壁膜ＥＢ２が形成され、この第２電位障壁膜ＥＢ２上にゲート電極Ｇが形成されている。
　第１電位障壁膜ＥＢ１や第２電位障壁膜ＥＢ２は、例えば、酸化シリコン膜から形成される。また、ゲート電極Ｇは、例えば、リンを導入したポリシリコン膜ＰＦ１（ｎ型ポリシリコン膜）と、ポリシリコン膜ＰＦ１上に形成されたシリサイド膜ＳＬから形成されている。シリサイド膜ＳＬは、ゲート電極Ｇの低抵抗化のために形成された膜であり、シリサイド膜ＳＬは、例えば、コバルトシリサイド膜、チタンシリサイド膜、ニッケルシリサイド膜、プラチナシリサイド膜、あるいは、ニッケルプラチナシリサイド膜などから形成されている。さらに、電荷蓄積膜ＥＣは、例えば、導体膜であるポリシリコン膜や、トラップ準位を有する絶縁膜である窒化シリコン膜から形成されている。
　ゲート電極Ｇの両側の側壁にはサイドウォールＳＷ１が形成されており、このサイドウォールＳＷ１の外側にサイドウォールＳＷ２が形成されている。そして、サイドウォールＳＷ２よりも外側の領域にシリサイド膜ＳＬが形成されている。具体的に、左側のサイドウォールＳＷ２の外側に露出しているｎ型半導体領域ＮＲｓの表面にシリサイド膜ＳＬが形成されているとともに、右側のサイドウォールＳＷ２の外側に露出しているｐ型半導体領域ＰＲｄの表面にもシリサイド膜ＳＬが形成されている。
　本実施の形態６におけるメモリセルは上記のように構成されており、このメモリセルは、メモリトランジスタとトンネルバイポーラトランジスタを備えている。つまり、左側の低濃度ｎ型半導体領域ＥＸ１とｎ型半導体領域ＮＲｓおよびシリサイド膜ＳＬにより、メモリトランジスタのソース領域が形成されている。そして、ゲート電極Ｇがメモリトランジスタのゲート電極を構成している。さらに、右側の低濃度ｎ型半導体領域ＥＸ１とｎ型半導体領域ＮＲｂがメモリトランジスタとトンネルバイポーラトランジスタとの接続領域を形成している。
　続いて、ｐ型半導体領域ＰＲｄとシリサイド膜ＳＬがトンネルバイポーラトランジスタのエミッタ領域となっており、右側の低濃度ｎ型半導体領域ＥＸ１およびｎ型半導体領域ＮＲｂがトンネルバイポーラトランジスタのベース領域となっている。そして、ｐ型ウェルＰＷＬおよび半導体基板１Ｓがトンネルバイポーラトランジスタのコレクタ領域となっている。以上のことから、本実施の形態６におけるメモリセルは、メモリトランジスタとトンネルバイポーラトランジスタを備え、メモリトランジスタのドレイン領域がトンネルバイポーラトランジスタのベース領域となるように、メモリトランジスタとトンネルバイポーラトランジスタが電気的に接続された構成をしていることがわかる。
　このように構成されているメモリセルを覆う半導体基板１Ｓ上には、例えば、図５１に示すように、ＴＥＯＳを原料とした酸化シリコン膜からなるコンタクト層間絶縁膜ＣＩＬが形成されている。そして、このコンタクト層間絶縁膜ＣＩＬを貫通してｐ型半導体領域ＰＲｄの表面に形成されたシリサイド膜ＳＬに達するようにコンタクトホールＣＮＴ１が形成されている。同様に、コンタクト層間絶縁膜ＣＩＬを貫通してｎ型半導体領域ＮＲｓの表面に形成されたシリサイド膜ＳＬに達するようにコンタクトホールＣＮＴ２が形成されている。コンタクトホールＣＮＴ１の内部とコンタクトホールＣＮＴ２の内部には、バリア導体膜となるチタン／窒化チタン膜と、このバリア導体膜上に形成されたタングステン膜が埋め込まれて、プラグＰＬＧ１およびプラグＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成したコンタクト層間絶縁膜ＣＩＬ上には、配線Ｌ１が形成されている。この配線Ｌ１は、例えば、窒化チタン膜と、アルミニウム膜と、窒化チタン膜の積層膜から形成されている。
　続いて、本実施の形態６におけるメモリセルの動作について説明する。まず、書き込み動作について説明する。この書き込み動作とは、図５１に示す電荷蓄積膜ＥＣに電子を注入することにより、メモリトランジスタのしきい値電圧を上昇させる動作として定義される。例えば、ｐ型ウェルＰＷＬ（半導体基板１Ｓ）とゲート電極Ｇの間に電位差を生じさせることにより、ｐ型ウェルＰＷＬ内のチャネル領域から第１電位障壁膜ＥＢ１をトンネルして電荷蓄積膜ＥＣへ電子を注入することができる。つまり、ＦＮトンネル現象を使用することにより、電荷蓄積膜ＥＣに電子を注入して書き込み動作を行うことができる。
　次に、消去動作について説明する。消去動作とは、図５１に示す電荷蓄積膜ＥＣから電子を引き抜いて、メモリトランジスタのしきい値電圧を低下させる動作として定義される。例えば、ｐ型ウェルＰＷＬ（半導体基板１Ｓ）とゲート電極Ｇの間に書き込み動作とは反対の電位差を生じさせることにより、電荷蓄積膜ＥＣから第１電位障壁膜ＥＢ１をトンネルしてチャネル領域（ｐ型ウェルＰＷＬ）へ電子を引き抜くことができる。つまり、ＦＮトンネル現象を使用することにより、電荷蓄積膜ＥＣから電子を引き抜いて消去動作を行うことができる。
　最後に、読み出し動作について説明する。はじめに、ソース領域となるｎ型半導体領域ＮＲｓとドレイン領域となるｎ型半導体領域ＮＲｂの間に電位差を生じさせる。そして、ゲート電極Ｇに所定電位のゲート電位を印加する。このとき、メモリセルが消去状態にある場合、メモリトランジスタのしきい値電圧は低くなっているので、チャネル領域に電流が流れる。一方、メモリセルが書き込み状態にある場合、メモリトランジスタのしきい値電圧は高くなっているので、チャネル領域に電流がほとんど流れない。このように、ソース領域とドレイン領域の間のチャネル領域に流れる電流の有無を検出することにより、メモリセルが書き込み状態「１」にあるのか、消去状態「０」にあるのかを判別することができる。
　ここで、本実施の形態６におけるメモリセルでは、ｎ型半導体領域ＮＲｂに内包されるようにｐ型半導体領域ＰＲｄが形成されており、このｎ型半導体領域ＮＲｂとｐ型半導体領域ＰＲｄの間の境界領域にトンネル接合が形成されている。このトンネル接合において、ｐ型半導体領域ＰＲｄの不純物濃度はｎ型半導体領域ＮＲｂの不純物濃度よりも高くなっている。例えば、ｐ型半導体領域ＰＲｄの不純物濃度は、１０２０／ｃｍ３のオーダーであり、ｎ型半導体領域ＮＲｂの不純物濃度は、１０１９／ｃｍ３のオーダーである。
　これにより、メモリセルの読み出し動作時に、例えば、ｐ型半導体領域ＰＲｄに低電圧を印加した場合であっても、ｐ型半導体領域ＰＲｄとｎ型半導体領域ＮＲｂの間にはトンネル接合が形成されているので、ｐ型半導体領域ＰＲｄよりなるエミッタ領域から、ｎ型半導体領域ＮＲｂよりなるベース領域に正孔が注入され、このベース領域に注入された正孔がｐ型ウェルＰＷＬ（半導体基板１Ｓ）よりなるコレクタ領域に引き抜かれることにより、トンネルバイポーラトランジスタとして機能させることができる。つまり、本実施の形態６におけるメモリセルでは、メモリトランジスタとトンネルバイポーラトランジスタを接続し、メモリトランジスタをオンしたとき、低電圧であってもトンネルバイポーラトランジスタのエミッタ領域とベース領域の間にバンド間トンネリングにとってトンネル電流が流れることを利用している。これにより、低電圧であっても、大きなドレイン電流（読み出し電流）をトンネルバイポーラトランジスタの増幅機能で得ることができる。したがって、本実施の形態６におけるメモリセルによれば、低電圧でも充分な読み出し電流を確保することができるので、読み出し動作の低電圧化を図ることができる。
　以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
　本発明は、半導体装置を製造する製造業に幅広く利用することができる。
　１Ｓ　半導体基板
　Ａ　ノード
　ＢＤ　ボディ領域
　ＢＯＸ　埋め込み絶縁層
　ＣＩＬ　コンタクト層間絶縁膜
　ＣＮＴ　コンタクトホール
　ＣＮＴ１　コンタクトホール
　ＣＮＴ２　コンタクトホール
　Ｄ　ドレイン端子
　ＥＢ１　第１電位障壁膜
　ＥＢ２　第２電位障壁膜
　ＥＣ　電荷蓄積膜
　Ｅｃ　伝導帯
　Ｅｆ　フェルミ準位
　Ｅｖ　価電子帯
　ＥＸ１　低濃度ｎ型半導体領域
　ＥＸ２　低濃度ｐ型半導体領域
　ＥＸ３　低濃度ｎ型半導体領域
　Ｇ　ゲート電極
　Ｇ１　ゲート電極
　Ｇ２　ゲート電極
　ＧＮＤ　グランド電位
　ＧＯＸ　ゲート絶縁膜
　ＧＴ　ゲート端子
　ＨＳ　支持基板
　ＨＶＵ　高電圧動作部
　ＩＮ　入力
　ＩＯＵ　Ｉ／Ｏ回路部
　Ｌ１　配線
　ＬＶＵ　低電圧動作部
　ＮＲｂ　ｎ型半導体領域
　ＮＲｂ２　ｎ型半導体領域
　ＮＲｄ　ｎ型半導体領域
　ＮＲｓ　ｎ型半導体領域
　ＮＲｓ２　ｎ型半導体領域
　ＮＲ１　ｎ型給電領域
　ＮＴｒ　ｎチャネル型半導体素子
　ＮＴｒ１　ｎチャネル型半導体素子
　ＮＴｒ２　単体トランジスタ
　ＮＷＬ　ｎ型ウェル
　ＯＵＴ　出力
　ＰＣＵ　電源回路部
　ＰＦ１　ポリシリコン膜
　ＰＬＧ　プラグ
　ＰＬＧ１　プラグ
　ＰＬＧ２　プラグ
　ＰＬＧ３　プラグ
　ＰＲｂ　ｐ型半導体領域
　ＰＲｃ　ｐ型半導体領域
　ＰＲｃ２　ｐ型半導体領域
　ＰＲｄ　ｐ型半導体領域
　ＰＲｓ　ｐ型半導体領域
　ＰＲ１　ｐ型給電領域
　ＰＲ２　ｐ型給電領域
　ＰＴｒ　ｐチャネル型半導体素子
　ＰＴｒ１　ｐチャネル型半導体素子
　ＰＷＬ　ｐ型ウェル
　ＰＷＬ１　ｐ型ウェル
　ＰＷＬ２　ｐ型ウェル
　Ｓ　ソース端子
　ＳＬ　シリサイド膜
　ＳＴＩ　素子分離領域
　Ｓｕｂ　基板端子
　ＳＷ１　サイドウォール
　ＳＷ２　サイドウォール
　ＶＤ　ドレイン電位
　ＶＤＤ　電源電位
　ＶＧ　ゲート電位
　Ｖｓ　ソース電位
　Ｖｓｕｂ　基板電位

Claims (25)

  1. 　半導体基板に形成された第１電界効果トランジスタとバイポーラトランジスタから構成される半導体素子を備え、
    　前記半導体素子を構成する前記第１電界効果トランジスタは、
    　（ａ）前記半導体基板内に設けられた第１ソース領域となる第１導電型の第１半導体領域と、
    　（ｂ）前記半導体基板内で前記第１半導体領域と離間して設けられた第１ドレイン領域となる前記第１導電型の第２半導体領域と、
    　（ｃ）前記第１半導体領域と前記第２半導体領域の間の前記半導体基板内に形成された前記第１導電型とは逆導電型である第２導電型の第１チャネル領域と、
    　（ｄ）前記第１チャネル領域上に形成された第１ゲート絶縁膜と、
    　（ｅ）前記第１ゲート絶縁膜上に形成された第１ゲート電極とを有し、
    　前記半導体素子を構成する前記バイポーラトランジスタは、
    　（ｆ）前記第２半導体領域に内包されるように形成されたエミッタ領域となる前記第２導電型の第３半導体領域と、
    　（ｇ）ベース領域となる前記第１導電型の前記第２半導体領域と、
    　（ｈ）コレクタ領域となる前記第２導電型の前記半導体基板とを有する半導体装置であって、
    　前記第２半導体領域と前記第３半導体領域の境界領域にトンネル接合が形成されていることを特徴とする半導体装置。
  2. 　請求項１記載の半導体装置であって、
    　前記トンネル接合とは、順方向に所定電圧以下の順バイアスを印加した場合にも、電流が流れないのではなく、バンド間トンネリングに起因した電流が流れ、かつ、逆バイアスを印加した時に一定の電流抑制機能を有する接合であることを特徴とする半導体装置。
  3. 　請求項２記載の半導体装置であって、
    　前記第３半導体領域の不純物濃度は前記第２半導体領域の不純物濃度よりも高いことを特徴とする半導体装置。
  4. 　請求項３記載の半導体装置であって、
    　前記第３半導体領域の不純物濃度は、１０２０／ｃｍ３のオーダーであり、
    　前記第２半導体領域の不純物濃度は、１０１９／ｃｍ３のオーダーであることを特徴とする半導体装置。
  5. 　支持基板と、前記支持基板上に形成された埋め込み絶縁層と、前記埋め込み絶縁層上に形成された活性層よりなるＳＯＩ基板に形成された第１電界効果トランジスタとバイポーラトランジスタから構成される半導体素子を備え、
    　前記半導体素子を構成する前記電界効果トランジスタは、
    　（ａ）前記活性層内に設けられた第１ソース領域となる第１導電型の第１半導体領域と、
    　（ｂ）前記活性層内で前記第１半導体領域と離間して設けられた第１ドレイン領域となる前記第１導電型の第２半導体領域と、
    　（ｃ）前記第１半導体領域と前記第２半導体領域の間の前記活性層内に形成された第１チャネル領域となる前記第１導電型とは逆導電型である第２導電型の第１ボディ領域と、
    　（ｄ）前記第１ボディ領域上に形成された第１ゲート絶縁膜と、
    　（ｅ）前記第１ゲート絶縁膜上に形成された第１ゲート電極とを有し、
    　前記半導体素子を構成する前記バイポーラトランジスタは、
    　（ｆ）前記第２半導体領域に内包されるように形成されたエミッタ領域となる前記第２導電型の第３半導体領域と、
    　（ｇ）ベース領域となる前記第１導電型の前記第２半導体領域と、
    　（ｈ）コレクタ領域となる前記第２導電型の前記ボディ領域とを有する半導体装置であって、
    　前記第２半導体領域と前記第３半導体領域の境界領域にトンネル接合が形成されていることを特徴とする半導体装置。
  6. 　請求項５記載の半導体装置であって、
    　前記トンネル接合とは、順方向に所定電圧以下の順バイアスを印加した場合にも、電流が流れないのではなく、バンド間トンネリングに起因した電流が流れ、かつ、逆バイアスを印加した時に一定の電流抑制機能を有する接合であることを特徴とする半導体装置。
  7. 　請求項６記載の半導体装置であって、
    　前記第３半導体領域の不純物濃度は前記第２半導体領域の不純物濃度よりも高いことを特徴とする半導体装置。
  8. 　請求項７記載の半導体装置であって、
    　前記第３半導体領域の不純物濃度は、１０２０／ｃｍ３のオーダーであり、
    　前記第２半導体領域の不純物濃度は、１０１９／ｃｍ３のオーダーであることを特徴とする半導体装置。
  9. 　請求項５記載の半導体装置であって、
    　前記第１半導体領域は、前記埋め込み絶縁層まで達しておらず、かつ、前記第１半導体領域の前記第２半導体領域側とは反対側に前記埋め込み絶縁層まで達する前記第２導電型の第４半導体領域が形成されており、
    　前記第４半導体領域と前記第１ボディ領域とは電気的に接続されていることを特徴とする半導体装置。
  10. 　請求項９記載の半導体装置であって、
    　前記第１半導体領域と前記第４半導体領域の両方に接するように、前記第１半導体領域および前記第４半導体領域上にプラグが形成されており、
    　前記プラグを介して前記第１半導体領域と前記第１ボディ領域に同じ電位が印加されることを特徴とする半導体装置。
  11. 　請求項５記載の半導体装置であって、
    　前記第１半導体領域は、前記埋め込み絶縁層まで達しておらず、かつ、前記第１半導体領域と前記埋め込み絶縁層の間に前記第２導電型の第５半導体領域が形成されており、
    　前記第１半導体領域と前記第５半導体領域とはオーミック接触していることを特徴とする半導体装置。
  12. 　請求項１１記載の半導体装置であって、
    　前記オーミック接触とは、整流作用がなく、かつ、電流・電圧特性が抵抗性を示す接触であることを特徴とする半導体装置。
  13. 　請求項１記載の半導体装置であって、
    　前記半導体装置は、複数の前記半導体素子を有し、
    　複数の前記半導体素子は、第１半導体素子と第２半導体素子を含み、
    　前記第１半導体素子は、前記第１導電型がＮ型であり、かつ、前記第２導電型がＰ型である前記半導体素子であり、
    　前記第２半導体素子は、前記第１導電型がＰ型であり、かつ、前記第２導電型がＮ型である前記半導体素子であることを特徴とする半導体装置。
  14. 　請求項１３記載の半導体装置であって、
    　前記第１半導体素子と前記第２半導体素子がインバータを構成していることを特徴とする半導体装置。
  15. 　請求項１４記載の半導体装置であって、
    　前記インバータは、ＳＲＡＭのメモリセルに使用されることを特徴とする半導体装置。
  16. 　請求項１記載の半導体装置であって、
    　前記半導体装置は、複数の前記半導体素子を有し、
    　複数の前記半導体素子の中には、低電圧で動作する低電圧半導体素子と、前記低電圧より高い高電圧で動作する高電圧半導体素子が含まれていることを特徴とする半導体装置。
  17. 　請求項１記載の半導体装置であって、
    　前記半導体装置は、前記半導体素子とは別の第２電界効果トランジスタを有し、
    　前記第２電界効果トランジスタは、
    　（ｉ）前記半導体基板内に設けられた第２ソース領域と、
    　（ｊ）前記半導体基板内で前記第２ソース領域と離間して設けられた第２ドレイン領域と、
    　（ｋ）前記第２ソース領域と前記第２ドレイン領域の間の前記半導体基板内に形成された第２チャネル領域と、
    　（ｌ）前記第２チャネル領域上に形成された第２ゲート絶縁膜と、
    　（ｍ）前記第２ゲート絶縁膜上に形成された第２ゲート電極とを有することを特徴とする半導体装置。
  18. 　半導体基板に形成されたメモリトランジスタとバイポーラトランジスタから構成されるメモリセルを備え、
    　前記メモリセルを構成する前記メモリトランジスタは、
    　（ａ）前記半導体基板内に設けられたソース領域となる第１導電型の第１半導体領域と、
    　（ｂ）前記半導体基板内で前記第１半導体領域と離間して設けられたドレイン領域となる前記第１導電型の第２半導体領域と、
    　（ｃ）前記第１半導体領域と前記第２半導体領域の間の前記半導体基板内に形成された前記第１導電型とは逆導電型である第２導電型のチャネル領域と、
    　（ｄ）前記チャネル領域上に形成された第１電位障壁膜と、
    　（ｅ）前記第１電位障壁膜上に形成された電荷蓄積膜と、
    　（ｆ）前記電荷蓄積膜上に形成された第２電位障壁膜と、
    　（ｇ）前記第２電位障壁膜上に形成されたゲート電極とを有し、
    　前記メモリセルを構成する前記バイポーラトランジスタは、
    　（ｈ）前記第２半導体領域に内包されるように形成されたエミッタ領域となる前記第２導電型の第３半導体領域と、
    　（ｉ）ベース領域となる前記第１導電型の前記第２半導体領域と、
    　（ｊ）コレクタ領域となる前記第２導電型の前記半導体基板とを有する不揮発性半導体記憶装置であって、
    　前記第２半導体領域と前記第３半導体領域の境界領域にトンネル接合が形成されていることを特徴とする不揮発性半導体記憶装置。
  19. 　請求項１８記載の不揮発性半導体記憶装置であって、
    　前記トンネル接合とは、順方向に所定電圧以下の順バイアスを印加した場合にも、電流が流れないのではなく、バンド間トンネリングに起因した電流が流れ、かつ、逆バイアスを印加した時に一定の電流抑制機能を有する接合であることを特徴とする不揮発性半導体記憶装置。
  20. 　請求項１９記載の不揮発性半導体記憶装置であって、
    　前記第３半導体領域の不純物濃度は前記第２半導体領域の不純物濃度よりも高いことを特徴とする不揮発性半導体記憶装置。
  21. 　請求項２０記載の不揮発性半導体記憶装置であって、
    　前記第３半導体領域の不純物濃度は、１０２０／ｃｍ３のオーダーであり、
    　前記第２半導体領域の不純物濃度は、１０１９／ｃｍ３のオーダーであることを特徴とする不揮発性半導体記憶装置。
  22. 　請求項１８記載の不揮発性半導体記憶装置であって、
    　前記電荷蓄積膜は、導体膜から形成されていることを特徴とする不揮発性半導体記憶装置。
  23. 　請求項１８記載の不揮発性半導体記憶装置であって、
    　前記電荷蓄積膜は、トラップ準位を有する絶縁膜から形成されていることを特徴とする不揮発性半導体記憶装置。
  24. 　（ａ）前記半導体基板を用意する工程と、
    　（ｂ）前記半導体基板上にゲート絶縁膜を形成する工程と、
    　（ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程と、
    　（ｄ）前記（ｃ）工程後、前記半導体基板内に第１導電型不純物を導入することにより、第１導電型の第１半導体領域および前記第１導電型の第２半導体領域を互いに離間して形成する工程と、
    　（ｅ）前記（ｄ）工程後、前記半導体基板内に第２導電型不純物を導入することにより、前記第２半導体領域に内包されるように、第１導電型とは逆導電型の第２導電型の第３半導体領域を形成する工程と、
    　（ｆ）前記（ｅ）工程後、前記第１半導体領域および前記第２半導体領域に導入した前記第１導電型不純物と、前記第３半導体領域に導入した前記第２導電型不純物を活性化するための熱処理を実施する工程とを備え、
    　前記（ｄ）工程で前記第１半導体領域および前記第２半導体領域に導入する前記第１導電型不純物の濃度、前記（ｅ）工程で前記第３半導体領域に導入する前記第２導電型不純物の濃度、および、前記（ｆ）工程で実施する熱処理を調整することにより、前記第２半導体領域と前記第３半導体領域の境界領域にトンネル接合を形成することを特徴とする半導体装置の製造方法。
  25. 　請求項２４記載の半導体装置の製造方法であって、
    　前記（ｆ）工程で実施する熱処理は、レーザ・スパイク・アニールであることを特徴とする半導体装置の製造方法。
PCT/JP2011/064060 2010-08-03 2011-06-20 半導体装置およびその製造方法ならびに不揮発性半導体記憶装置 Ceased WO2012017746A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/812,181 US9209171B2 (en) 2010-08-03 2011-06-20 Semiconductor device, method for manufacturing same, and nonvolatile semiconductor memory device
KR1020137002168A KR101458332B1 (ko) 2010-08-03 2011-06-20 반도체 장치, 그 제조 방법 및 불휘발성 반도체 기억 장치
US14/933,901 US9653478B2 (en) 2010-08-03 2015-11-05 Semiconductor device, method for manufacturing same, and nonvolatile semiconductor memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-174172 2010-08-03
JP2010174172A JP5457974B2 (ja) 2010-08-03 2010-08-03 半導体装置およびその製造方法ならびに不揮発性半導体記憶装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/812,181 A-371-Of-International US9209171B2 (en) 2010-08-03 2011-06-20 Semiconductor device, method for manufacturing same, and nonvolatile semiconductor memory device
US14/933,901 Division US9653478B2 (en) 2010-08-03 2015-11-05 Semiconductor device, method for manufacturing same, and nonvolatile semiconductor memory device

Publications (1)

Publication Number Publication Date
WO2012017746A1 true WO2012017746A1 (ja) 2012-02-09

Family

ID=45559259

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/064060 Ceased WO2012017746A1 (ja) 2010-08-03 2011-06-20 半導体装置およびその製造方法ならびに不揮発性半導体記憶装置

Country Status (4)

Country Link
US (2) US9209171B2 (ja)
JP (1) JP5457974B2 (ja)
KR (1) KR101458332B1 (ja)
WO (1) WO2012017746A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162920A (ja) * 2016-03-08 2017-09-14 東芝メモリ株式会社 半導体装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245880B2 (en) * 2013-10-28 2016-01-26 Mosway Semiconductor Limited High voltage semiconductor power switching device
US9564441B2 (en) * 2014-09-25 2017-02-07 Kilopass Technology, Inc. Two-transistor SRAM semiconductor structure and methods of fabrication
JP6383280B2 (ja) * 2014-12-15 2018-08-29 株式会社フローディア 不揮発性半導体記憶装置
US20170194350A1 (en) * 2015-12-30 2017-07-06 Stmicroelectronics (Crolles 2) Sas Low-noise mos transistors and corresponding circuit
US10374092B2 (en) * 2017-04-17 2019-08-06 Globalfoundries Inc. Power amplifier ramping and power control with forward and reverse back-gate bias
KR102756147B1 (ko) * 2022-07-06 2025-01-21 고려대학교 세종산학협력단 저주파 잡음 측정으로부터 금속 산화물 박막 트랜지스터의 3차원 옥사이드 트랩 밀도 프로파일 분석 방법 및 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5458378A (en) * 1977-10-19 1979-05-11 Agency Of Ind Science & Technol Semiconductor device and its usage
JPS622650A (ja) * 1985-06-28 1987-01-08 Shoji Kawahito 多値スタテイツクｒａｍの構成方法
JPH03203263A (ja) * 1989-12-28 1991-09-04 Nec Kansai Ltd 定電圧装置
JPH07297394A (ja) * 1994-04-26 1995-11-10 Nec Corp 半導体装置およびその製造方法
JPH08264726A (ja) * 1995-03-24 1996-10-11 Fujitsu Ltd 半導体記憶装置と半導体論理回路装置
JP2009290095A (ja) * 2008-05-30 2009-12-10 Hitachi Ltd 半導体装置およびその製造方法、ならびにその半導体装置を用いた集積半導体装置および不揮発性半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030198B2 (ja) * 1998-08-11 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7157314B2 (en) * 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6284582B1 (en) * 1999-09-17 2001-09-04 Advanced Micro Devices, Inc. MOS-gate tunneling-injection bipolar transistor
US6246103B1 (en) * 1999-10-25 2001-06-12 Advanced Micro Devices, Inc. Bipolar junction transistor with tunneling current through the gate of a field effect transistor as base current
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
US7026690B2 (en) * 2003-02-12 2006-04-11 Micron Technology, Inc. Memory devices and electronic systems comprising integrated bipolar and FET devices
US7772649B2 (en) * 2008-02-25 2010-08-10 International Business Machines Corporation SOI field effect transistor with a back gate for modulating a floating body

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5458378A (en) * 1977-10-19 1979-05-11 Agency Of Ind Science & Technol Semiconductor device and its usage
JPS622650A (ja) * 1985-06-28 1987-01-08 Shoji Kawahito 多値スタテイツクｒａｍの構成方法
JPH03203263A (ja) * 1989-12-28 1991-09-04 Nec Kansai Ltd 定電圧装置
JPH07297394A (ja) * 1994-04-26 1995-11-10 Nec Corp 半導体装置およびその製造方法
JPH08264726A (ja) * 1995-03-24 1996-10-11 Fujitsu Ltd 半導体記憶装置と半導体論理回路装置
JP2009290095A (ja) * 2008-05-30 2009-12-10 Hitachi Ltd 半導体装置およびその製造方法、ならびにその半導体装置を用いた集積半導体装置および不揮発性半導体記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DIGH HISAMOTO ET AL.: "CxFET:A Novel Steep Subthreshold Swing CMOS featuring a Tunnel- Injection Bipolar Transistor and MOSFET Device Complex", IEDM'2010, December 2010 (2010-12-01), pages 233 - 236 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017162920A (ja) * 2016-03-08 2017-09-14 東芝メモリ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160071882A1 (en) 2016-03-10
US20130341729A1 (en) 2013-12-26
JP5457974B2 (ja) 2014-04-02
US9653478B2 (en) 2017-05-16
KR20130020848A (ko) 2013-02-28
KR101458332B1 (ko) 2014-11-04
US9209171B2 (en) 2015-12-08
JP2012033834A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
US6429487B1 (en) Semiconductor device having gate to body connection
US8362561B2 (en) Transistor device and method of manufacturing such a transistor device
JP5172083B2 (ja) 半導体装置及びその製造方法、並びにメモリ回路
JP5457974B2 (ja) 半導体装置およびその製造方法ならびに不揮発性半導体記憶装置
US9196545B2 (en) SiGe SRAM butted contact resistance improvement
JP5925740B2 (ja) トンネル電界効果トランジスタ
TW200843111A (en) Floating body memory cell having gates favoring different conductivity type regions
JP2011040458A (ja) 半導体装置およびその製造方法
WO2012051824A1 (zh) 一种快闪存储器及其制备方法和操作方法
JP5519154B2 (ja) 半導体装置
CN112802853A (zh) 半导体器件
JP4488870B2 (ja) 半導体素子と半導体装置
JP5244464B2 (ja) 半導体装置およびその製造方法、ならびにその半導体装置を用いた集積半導体装置および不揮発性半導体記憶装置
JP4886384B2 (ja) Ｎａｎｄゲート回路及びダイナミック回路
TWI879251B (zh) 具有記憶元件的半導體裝置
CN119967819B (zh) 半导体器件及其制作方法
US11855099B2 (en) Metal-insulator-semiconductor tunnel diode memory
JP5657601B2 (ja) 半導体装置及びその製造方法
JP4997728B2 (ja) 半導体装置およびその製造方法
JP2002289850A (ja) 半導体装置及びその製造方法
CN103151315B (zh) 低功耗半导体存储器的制作方法
JP2005101515A (ja) 半導体スイッチ
CN115763478A (zh) 半导体器件及其制作方法
CN119730359A (zh) 半导体装置及其制作方法以及静态随机存取存储器单元
TWI527199B (zh) 半導體裝置及其製作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11814376

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137002168

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11814376

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13812181

Country of ref document: US