WO2011129441A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2011129441A1
WO2011129441A1 PCT/JP2011/059410 JP2011059410W WO2011129441A1 WO 2011129441 A1 WO2011129441 A1 WO 2011129441A1 JP 2011059410 W JP2011059410 W JP 2011059410W WO 2011129441 A1 WO2011129441 A1 WO 2011129441A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film transistor
region
tft
semiconductor device
Prior art date
Application number
PCT/JP2011/059410
Other languages
English (en)
French (fr)
Inventor
奈美 岡島
藤原　正弘
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201180019503.8A priority Critical patent/CN102859693B/zh
Priority to EP11768962.0A priority patent/EP2560207A4/en
Priority to JP2012510717A priority patent/JP5512800B2/ja
Priority to US13/641,186 priority patent/US8803151B2/en
Publication of WO2011129441A1 publication Critical patent/WO2011129441A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels

Definitions

  • the present invention relates to a semiconductor device including an optical sensor unit including a thin film diode (TFD).
  • an optical sensor unit including a thin film diode (TFD).
  • TFD thin film diode
  • Patent Document 1 proposes forming a semiconductor layer of a TFD and a thin film transistor (TFT) having different crystal states from the same amorphous semiconductor film. These TFD and TFT can be applied to a display device including an optical touch panel, for example.
  • TFD and TFT thin film transistor
  • a TFT is provided for each pixel in the display area and is used as a pixel switching element (pixel TFT). Further, it is provided in a frame area arranged around the display area, and is used as a driving circuit TFT constituting a driving circuit.
  • the TFD is used as a light receiving element. For example, by providing an optical sensor unit including TFD in the display area, an object such as a finger in contact with the screen can be detected using external light.
  • Patent Document 2 proposes to perform sensing using invisible light emitted from a backlight using a sensor that detects invisible light in a display device including an optical touch panel.
  • a sensor that detects invisible light in a display device including an optical touch panel.
  • an invisible light beam that is emitted from a backlight and reflected by an object such as a finger that is in contact with the screen is detected by a sensor provided in each pixel of the display device.
  • FIG. 11 is a circuit diagram showing a configuration of the optical sensor unit disclosed in Patent Document 1.
  • the optical sensor unit includes an optical sensor thin film diode (hereinafter “optical sensor TFD”) 701, a signal storage capacitor 702, and a thin film transistor (hereinafter referred to as “buffer”) for amplifying and extracting a signal stored in the capacitor 702. TFT ”) 703.
  • optical sensor TFD optical sensor thin film diode
  • buffer thin film transistor
  • the photocurrent generated by the optical sensor TFD is accumulated in a capacitor (condenser) and held for a certain period.
  • a capacitor condenser
  • the present applicant refers to a switching transistor (hereinafter referred to as “holding TFT”) between a photosensor thin film diode and a capacitor in order to control the holding and reading of the photocurrent. .) Is proposed. When the holding TFT is in the OFF state, the photocurrent is held in the capacitor, and when the holding TFT is in the ON state, the accumulated photocurrent is collectively read.
  • these TFT and TFD are preferably formed by a common process using the same semiconductor film.
  • the electrical characteristics required for these TFTs are different from each other. Specifically, since the driving circuit TFT needs to operate at high speed, the driving circuit TFT is required to have a large current driving capability, that is, a large on-current. On the other hand, the pixel TFT and the holding TFT are required to have a small off-leakage current. In the liquid crystal display device, it is necessary to hold the voltage applied to the liquid crystal during the period of one frame until the screen is rewritten. This is because when the off-current (off-leakage current) of the pixel TFT is large, the voltage applied to the liquid crystal may be reduced with time to deteriorate display characteristics.
  • the off-leakage current of the holding TFT in the holding period in which the holding TFT is turned off and the photocurrent is held in the capacitor Is required to be small.
  • the holding TFT needs to hold a minute charge generated in the TFD, a low leakage characteristic superior to that of the pixel TFT is required.
  • the specification that the off-leakage current Ioff is less than 2 pA temperature: measured value in white light 10000 lx up to 60 ° C.
  • the off-leakage current Ioff may be less than 13 pA. Further, the off-leakage current Ioff may increase from 13 pA due to the light leakage current.
  • the pixel TFT and the holding TFT are common in that it is preferable that the off-leakage current is small.
  • suitable ranges of on-current and off-leakage current differ from one another depending on the application of each TFT.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a thin film transistor for a pixel and a thin film transistor used in the optical sensor unit in a semiconductor device including the optical sensor unit using a thin film diode.
  • the characteristic is to be controlled according to the characteristic required for each thin film transistor.
  • the semiconductor device of the present invention is a semiconductor device including a display region having a plurality of pixels, the substrate, a first conductivity type first thin film transistor formed for each pixel on the substrate, and the display.
  • a plurality of photosensor units that are formed on the substrate and that detect light and generate sensing signals, each of the photosensor units including a light receiving unit including at least one thin film diode;
  • An ion has a semiconductor layer formed from the same semiconductor film, and the semiconductor layers of the first and second thin film transistors are both a source and drain region and a channel region located between these regions. The characteristics of the first thin film transistor and the characteristics of the second thin film transistor are different.
  • the threshold voltage of the first thin film transistor is different from the threshold voltage of the second thin film transistor.
  • each of the channel regions of the first and second thin film transistors contains an impurity of a second conductivity type different from the first conductivity type, and the first and second thin film transistors The concentration of the second conductivity type impurity in the channel region is different from each other.
  • the off-leak current of the first thin film transistor is different from the off-leak current of the second thin film transistor.
  • the off-leak current of the second thin film transistor may be smaller than the off-leak current of the first thin film transistor.
  • the second thin film transistor is formed between the source and drain regions and the channel region, and includes a low-concentration impurity containing a first conductivity type impurity at a lower concentration than the source and drain regions.
  • the low concentration impurity region does not overlap with the gate electrode.
  • the first thin film transistor has a low-concentration impurity region formed between the source and drain regions and the channel region, and containing a first conductivity type impurity at a lower concentration than the source and drain regions.
  • the low-concentration impurity region does not overlap with the gate electrode, and the concentration of the first conductivity type impurity in the low-concentration impurity region of the first and second thin film transistors may be different from each other.
  • the second thin film transistor may have a multi-gate structure.
  • the second thin film transistor may have a triple gate structure.
  • a light shielding layer is formed between the semiconductor layer of the second thin film transistor and the substrate so as to overlap at least the channel region of the semiconductor layer of the second thin film transistor.
  • the potential of the light shielding layer may be fixed.
  • a sensor light-shielding layer may be disposed between the semiconductor layer of the at least one thin film diode and the substrate, and the sensor light-shielding layer and the light-shielding layer may be electrically connected.
  • the semiconductor layer of the thin film diode has a p-type region, an n-type region, and an intrinsic region located between the p-type region and the n-type region.
  • the first conductivity type may be n-type, and the second conductivity type may be p-type.
  • the display device further includes another thin film transistor formed on the substrate in a region other than the display region, wherein the other thin film transistor is formed of the same semiconductor film, and includes a source and drain region and a channel region. The characteristics of the other thin film transistor are different from those of the second thin film transistor.
  • the concentration of the second conductivity type impurity in the channel region of the other thin film transistor and the second thin film transistor is different from each other.
  • the apparatus further includes a backlight that emits visible light and infrared light, and the thin-film diode can detect the infrared light.
  • the optical sensor unit may be arranged corresponding to each pixel or a set of two or more pixels.
  • Another semiconductor device of the present invention includes a substrate, a plurality of first conductive type first thin film transistors formed on the substrate, and a plurality of sensing signals generated by detecting light.
  • the first and second thin film transistors and the at least one thin film diode have a semiconductor layer formed of the same semiconductor film, and the first and second thin film transistors
  • the semiconductor layer of the thin film transistor, both the source and drain regions, and a channel region located between these regions is different from the characteristic of the said characteristic of the first thin film transistor second thin film transistor.
  • the characteristics of the thin film transistor for the pixel and the thin film transistor used in the optical sensor unit are in accordance with the characteristics required for each thin film transistor. Can be controlled.
  • FIG. 6C is a cross-sectional view of the pixel TFT, the holding TFT, and the optical sensor TFD. It is typical sectional drawing which shows an example of the display apparatus using the semiconductor device of 1st Embodiment by this invention. It is a graph which shows the relationship between the electric potential Vls of the light shielding layer of holding TFT, and ON current Ion at the time of changing the boron injection amount to a channel area
  • FIGS. 7A to 7C are schematic cross-sectional views illustrating manufacturing steps of a semiconductor device according to a second embodiment of the present invention.
  • FIGS. (D) to (F) are schematic cross-sectional views illustrating the manufacturing steps of the semiconductor device of the second embodiment according to the present invention.
  • (G) to (I) are schematic cross-sectional views showing manufacturing steps of the semiconductor device according to the second embodiment of the present invention. It is a figure which shows the structure of the other active matrix substrate of embodiment by this invention.
  • FIG. 1 It is a top view which shows the structure of the other active matrix substrate of embodiment by this invention. It is a circuit diagram which shows the structure of the conventional optical sensor part.
  • (A)-(c) is a schematic diagram for demonstrating an example of the system which performs sensing only using backlight light. It is a figure which illustrates the operation timing of the sensor in the sensing system shown in FIG.
  • the semiconductor device of the present embodiment is an active matrix substrate provided with an optical sensor unit.
  • the active matrix substrate of this embodiment can be widely applied to display devices such as liquid crystal display devices and organic EL display devices. In particular, it is suitably used for a liquid crystal display device having a touch panel function.
  • FIG. 1A is a schematic plan view showing an example of the semiconductor device 100 of the present embodiment
  • FIG. 1B is a circuit diagram showing the configuration of the optical sensor unit 200 in the semiconductor device 100
  • FIG. 1C is a schematic cross-sectional view illustrating an example of a pixel TFT, a holding TFT, and an optical sensor TFD used in the semiconductor device 100.
  • the semiconductor device 100 is used as a back substrate in an active matrix display device.
  • a configuration is shown in which one photosensor unit is provided for two color display pixels including R, G, and B pixels.
  • the semiconductor device 100 includes a plurality of R, G, and B pixels arranged in a matrix and a plurality of optical sensor units 200.
  • Each pixel is formed in a region surrounded by, for example, the source bus line 108, the gate bus line 106, and the RST signal line 102 or the RWS signal line 104.
  • Each pixel has a pixel switching thin film transistor (pixel TFT) 105 and a pixel electrode (not shown).
  • pixel TFT pixel switching thin film transistor
  • the pixel set 109a, 109b composed of adjacent R, G, B pixels is referred to as a “color display pixel”.
  • one photosensor unit 200 is disposed for two adjacent color display pixels 109a and 109b.
  • the optical sensor unit 200 is disposed between the RST signal line 102 and the RWS signal line 104.
  • the RST signal line 102 and the RWS signal line 104 are provided between two adjacent gate bus lines 106. These lines 102 and 104 are formed from the same layer as the gate bus line 106.
  • the source side of the pixel TFT 105 is connected to the pixel source bus line 108 and the drain side is connected to the pixel electrode.
  • the pixel TFT 105 is turned on / off by a signal from the pixel gate bus line 106. Accordingly, in the display device, a voltage can be applied to the liquid crystal layer by the pixel electrode and the counter electrode formed on the front substrate disposed to face the back substrate.
  • each photosensor unit 200 includes a light receiving unit including a photosensor thin film diode (photosensor TFD) 202, a capacitor 206 for storing photocurrent generated by the photosensor TFD 202, and an optical sensor.
  • a thin film transistor 204 disposed between the TFD 202 and the capacitor 206 and a thin film transistor (buffer TFT) 208 for signal amplification are provided.
  • the optical sensor TFD 202 is connected to the capacitor 206 and the gate of the buffer TFT 208 via the thin film transistor 204.
  • the thin film transistor 204 is controlled so that the photocurrent generated by the photosensor TFD 202 is stored in the capacitor 206 for a certain period and is read collectively at an appropriate timing.
  • the thin film transistor 204 having such a function is referred to as a holding TFT.
  • the photocurrent is held in the capacitor 206 while the holding TFT 204 is in the off state.
  • the semiconductor layers 140 and 130 of the holding TFT 204 and the pixel TFT 105 are formed using the same semiconductor film.
  • the characteristics of these TFTs depend on the required on and off characteristics, respectively. Are controlled and different from each other. “TFT characteristics are different” includes different threshold voltages, off-leakage currents, and the like.
  • the threshold voltage of the holding TFT 204 and the threshold voltage of the pixel TFT 105 may be different.
  • the threshold voltage of the pixel TFT 105 may be higher than the threshold voltage of the holding TFT 204. Accordingly, the holding TFT can be operated with a driving voltage lower than that of the pixel TFT, and can be operated with a voltage as low as possible while ensuring a predetermined ON characteristic. As a result, an increase in current consumption can be suppressed while the sensor circuit is incorporated in the display device.
  • the threshold voltages of these TFTs may be made different by changing the impurity concentration of the channel region between the holding TFT 204 and the pixel TFT 105. As a result, even when the holding TFT 204 and the pixel TFT 105 have the same structure (for example, an LDD structure described later), the on characteristics and the off characteristics of the TFTs 105 and 204 can be made different.
  • the off-leak currents of the holding TFT 204 and the pixel TFT 105 may be different from each other.
  • the off-leak current of the holding TFT 204 is smaller than the off-leak current of the pixel TFT 105.
  • the leakage of the holding TFT 204 during the holding period in which the capacitor 206 is held that is, in the period in which the holding TFT 204 is off. It is necessary to keep the current small. This is because if the leakage current is large, the amount of charge held in the capacitor 206 is reduced, and the sensing characteristics may be deteriorated.
  • the semiconductor layer of the holding TFT 204 is a lightly doped impurity region (hereinafter abbreviated as “LDD region”) in at least one of a channel region and a source region / drain region. May have).
  • the LDD region is preferably provided so as not to overlap the gate electrode, that is, offset from the gate electrode toward the source / drain region.
  • Such a structure is referred to as an “LDD structure”.
  • the electric field concentration in the vicinity of the drain can be relaxed by the LDD region, so that the off-leakage current can be greatly reduced as compared with a TFT having no LDD region (“single drain structure”).
  • the holding TFT 204 may have a structure (multi-gate structure) in which two or more gate electrodes are arranged in series with respect to one semiconductor layer instead of the LDD structure or in combination with the LDD structure. . Thereby, the voltage applied between the source and drain can be dispersed, and the off-leakage current can be more effectively suppressed.
  • a multi-gate structure a plurality of channel regions are formed in one semiconductor layer (also referred to as a multi-channel structure).
  • three gate electrodes may be arranged in series so as to overlap with the semiconductor layer, and three channel regions may be formed in the semiconductor layer (triple gate structure, triple channel structure).
  • the holding TFT 204 preferably has a light shielding layer on the opposite side of the semiconductor layer from the gate electrode. Thereby, the leakage current resulting from the incidence of light on the channel region can be reduced. In addition, by fixing the potential of the light shielding layer, it is possible to more effectively prevent an off-leakage current from flowing through the semiconductor layer due to the back gate effect.
  • the pixel TFT 105 is also required to have a small off-leakage current as described above. Therefore, it is preferable that the pixel TFT 105 also has an LDD structure. Moreover, it is preferable to have a multi-gate structure. When both the pixel TFT 105 and the holding TFT 204 have an LDD structure, the impurity concentrations in the LDD regions of these TFTs may be different from each other. Thereby, the off-leak characteristics of the pixel TFT 105 and the holding TFT 204 can be controlled according to the characteristics required for each.
  • the configuration of the pixel TFT 105, the holding TFT 204, and the optical sensor TFD 202 in the present embodiment will be described more specifically with reference to FIG.
  • a single-gate TFT having an LDD structure is illustrated as the pixel TFT 105 and the holding TFT 204, but the TFT structure is not limited to this.
  • the pixel TFT 105, the holding TFT 204, and the optical sensor TFD 202 are all formed on the same substrate 111 through the base films 113 and 114.
  • semiconductor layers 130, 140, and 150 formed from the same semiconductor film are provided as active regions.
  • the pixel TFT 105 covers the semiconductor layer 130, the gate insulating film 119 formed on the semiconductor layer 130, the gate electrode 135 provided on the gate insulating film 119, and the gate electrode 135 and the semiconductor layer 130. , And source and drain electrodes 137 are provided.
  • the semiconductor layer 130 includes a source / drain region 133, a channel region 131 located between these regions, and an LDD region 132 located between the source / drain region 133 and the channel region 131.
  • the gate electrode 135 overlaps with the channel region 131 and does not overlap with the LDD region 132.
  • the source and drain regions 133 are connected to the source and drain electrodes 137 in contact holes formed in the protective film 130, respectively.
  • the holding TFT 204 has an LDD structure similarly to the pixel TFT 105.
  • the semiconductor layer 140 includes a gate electrode 145 provided over the semiconductor layer 140 with a gate insulating film 119 interposed therebetween, protective films 120 and 121, and source and drain electrodes 147.
  • the semiconductor layer 140 includes a source / drain region 143, a channel region 141, and an LDD region 142 located between the source / drain region 143 and the channel region 141.
  • the gate electrode 145 overlaps with the channel region 141 and does not overlap with the LDD region 142.
  • the source and drain regions 143 are connected to the source and drain electrodes 147 in contact holes formed in the protective film 140, respectively.
  • a light shielding layer 149 is disposed on the substrate 111 side of the semiconductor layer 140 of the holding TFT 204 via insulating films 113 and 114.
  • the light shielding layer 149 may be disposed so as to overlap with at least the channel region 141 of the semiconductor layer 140.
  • the semiconductor layer 140 is disposed so as to overlap the whole as illustrated.
  • the light shielding layer 149 prevents light from entering the semiconductor layer 140 from the substrate 111 side and causing leakage current.
  • the light shielding layer 149 is connected to the VLS line, and its potential is fixed. For this reason, the off-leakage current of the holding TFT 204 can be more effectively reduced by the back gate effect.
  • the pixel TFT 105 and the holding TFT 204 are both n-channel TFTs.
  • the channel regions 131 and 141 of these TFTs are doped with a p-type impurity such as boron in order to adjust the threshold voltage (channel dope).
  • concentration of the p-type impurity is separately controlled in consideration of the characteristics required for each TFT and the threshold voltage.
  • the on-characteristic changes depending on the set value of the potential of the light shielding layer 149. Specifically, the on-current Ion increases as the potential of the light shielding layer 149 increases, and the on-current Ion decreases as the potential decreases. Accordingly, when the potential of the light shielding layer 149 is set to be negative, the p-type impurity concentration in the channel region 141 of the holding TFT 204 is changed in the channel region 131 of the pixel TFT 105 so that the on-current Ion of the holding TFT 204 satisfies the specification. It is preferable to set it lower than the concentration of the p-type impurity. As a result, while the desired characteristics can be secured in the pixel TFT 105, a decrease in the on-current due to the light shielding layer 149 can be suppressed in the holding TFT 204, and a desired on-characteristic can be obtained.
  • the concentration of the n-type impurity in the LDD regions 132 and 142 in the pixel TFT 105 and the holding TFT 204 may be controlled separately in consideration of the characteristics required for each TFT. For example, as described above, when the p-type impurity concentration in the channel region of the holding TFT 204 is kept low, the off-leak current of the holding TFT 204 may not be sufficiently reduced by channel doping. In such a case, the n-type impurity concentration in the LDD region 142 of the holding TFT 204 may be set lower than the n-type impurity concentration in the LDD region 132 of the pixel TFT 105. As a result, the off-leak current can be reduced to a desired range while ensuring the desired characteristics in the pixel TFT 105 and ensuring the on-characteristics in the holding TFT 204.
  • the optical sensor TFD 202 includes an n-type region 153, a p-type region 154, a semiconductor layer 150 having an intrinsic region 151 positioned therebetween, and electrodes 157 connected to the n-type region 153 and the p-type region 154, respectively. And.
  • the intrinsic region 151 becomes a light receiving region.
  • a light shielding layer 159 is provided on the substrate 111 side of the semiconductor layer 150 with insulating films 113 and 114 interposed therebetween.
  • the light shielding layer 159 is disposed so as to overlap at least the intrinsic region 151 of the semiconductor layer 150.
  • the light-blocking layer 159 can prevent light from being incident on the intrinsic region 151 from the substrate 111 side to generate photocurrent, so that light incident on the intrinsic region 151 from above the semiconductor layer 150 can be sensed more accurately. become.
  • intrinsic region refers to a region sandwiched between a p-type region and an n-type region and having a lower impurity concentration (that is, higher resistance) than these regions. Therefore, the intrinsic region may be a region made of an intrinsic semiconductor, or a region where p-type or n-type impurities are implanted at a lower concentration than the p-type region or the n-type region.
  • the potential of the light shielding layer 159 is fixed. If the light shielding layer 159 is floating, the light shielding layer 159 may be charged and the characteristics of the optical sensor TFD 202 may change.
  • the light shielding layer 159 may be electrically connected to the light shielding layer 149 below the holding TFT 204 and may be connected to the VLS line. This is advantageous because the potential of the light shielding layers 149 and 159 can be fixed using a common line.
  • the buffer TFT 208 is also formed using a semiconductor layer formed of the same semiconductor film as these TFD and TFT. It is preferable.
  • the structure of the buffer TFT 208 may be, for example, a single drain structure that does not have an LDD region.
  • the signal storage capacitor 206 is configured by using a gate electrode layer and a semiconductor layer formed of the semiconductor film as electrodes, and the capacitor may be formed of a gate insulating film.
  • the p-type region 154 in the optical sensor TFD 202 is connected to the RST signal line, and the n-type region 153 is connected to the drain electrode 147 of the holding TFT 204.
  • the gate electrode 145 of the holding TFT 204 is connected to the CLK signal line, and the source electrode 147 is connected to the lower electrode (semiconductor layer) in the capacitor 206, and is connected to the RWS signal line through the capacitor 206.
  • the source electrode 147 of the holding TFT 204 is also connected to the gate electrode of the buffer TFT 208.
  • the drain electrode of the buffer TFT 208 is connected to the VDD signal line, and the source electrode is connected to the output signal line.
  • the configuration of the semiconductor device of the present embodiment is not limited to the configuration shown in FIG. In FIG. 1A, one photosensor unit 200 is provided for two color display pixels 109a and 109b, but the number (density) of photosensor units with respect to the number of pixels depends on the resolution. Can be selected as appropriate.
  • one photosensor unit 200 may be provided for one or three or more color display pixels.
  • One photosensor unit 200 may be provided for one primary color pixel or a set of a plurality of pixels.
  • FIG. 1C shows a TFT having an LDD structure as the pixel TFT 105 and the holding TFT 204, but these TFTs may not have the LDD structure. Moreover, you may have a multi-gate structure. Further, the light shielding layers 149 and 159 do not have to be provided on the back side of the holding TFT 204 or the optical sensor TFD 202.
  • Each optical sensor unit may have a plurality of optical sensors TFD.
  • another optical sensor TFD having a detectable wavelength range different from that of the optical sensor TFD 202 may be provided.
  • a plurality of optical sensors TFD of the same type may be connected in parallel to increase the output.
  • FIG. 2 is a schematic cross-sectional view showing an example of an active matrix type touch panel liquid crystal display device.
  • the same components as those in FIG. 1 are denoted by the same reference numerals.
  • the liquid crystal display device 1000 includes a liquid crystal module 180 and a backlight 170 disposed on the back side of the liquid crystal module 180.
  • the liquid crystal module 180 includes a rear substrate 111 having translucency, a front substrate 171 disposed so as to face the rear substrate, and a liquid crystal layer 177 provided between these substrates.
  • Polarizers 175 are provided on the viewer side of the front substrate 171 and the back side of the back substrate 111, respectively.
  • the liquid crystal module 180 includes a plurality of pixels (primary color pixels), and each pixel includes a pixel electrode (not shown) and a pixel TFT 105 connected to the pixel electrode.
  • An optical sensor unit including the optical sensor TFD 202 is disposed adjacent to each of the color display pixels including three primary color (RGB) pixels.
  • a color filter (not shown) is arranged on the observer side of each pixel, but it is preferable that no color filter is provided on the observer side of the optical sensor unit. This is because if the color filter is provided on the observer side of the optical sensor unit, the sensitivity of the optical sensor TFD 202 constituting the optical sensor unit may be reduced.
  • a light shielding layer 159 is disposed between the optical sensor TFD 202 and the backlight 170. Therefore, the light 191 from the backlight 170 is blocked by the light blocking layer 159 and does not enter the photosensor TFD 202 from the back surface (from the back substrate 111 side). Note that the light shielding layer 159 may be arranged so that at least the light of the backlight 170 does not enter the intrinsic region of the optical sensor TFD 202.
  • the light sensor unit can sense an object in contact with the screen by using external light 193 incident on the display device 1000.
  • sensing of an object in contact with the screen may be performed using light emitted from the backlight 170 (backlight light).
  • backlight light may be configured such that sensing can be performed using both the external light 193 and the backlight light 191.
  • sufficient external light 193 may not enter the display area depending on the use environment of the display device 1000. Even in such a case, sensing using the backlight light 191 can be performed.
  • Sensing using the backlight light 191 can be performed as follows.
  • the backlight light 191 passes through the display panel and reaches the panel surface.
  • the light is reflected by an object such as a finger pad, the light enters the optical sensor unit arranged in the display area. Therefore, an object in contact with the screen can be detected by sensing light incident on the optical sensor unit.
  • the backlight light 191 it is necessary to use a TFD that can detect the backlight light 191 as the optical sensor TFD 202.
  • the backlight 170 preferably emits infrared light in addition to visible light.
  • the optical sensor unit can also perform sensing using infrared light emitted from the backlight light 170.
  • sensing using infrared light is advantageous.
  • the backlight visible light When sensing is performed using visible light (referred to as “backlight visible light”) emitted from the backlight, the backlight that has passed through the liquid crystal layer 177 is displayed in the pixel displaying “black” in the display panel. Visible light is blocked by the polarizing plate on the viewer side and does not reach the object in contact with the screen. For this reason, when the backlight visible light is used, the sensing sensitivity may be reduced depending on the display.
  • the above-described display dependency problem can be overcome. Unlike visible light, infrared light is transmitted through the polarizing plate even in pixels where black is displayed. For this reason, when infrared light is used, sensing can be performed with a predetermined sensitivity regardless of display.
  • a TFD capable of detecting infrared light (wavelength: 0.7 ⁇ m or more, energy: 1.7 eV or less) is used as the optical sensor TFD 202.
  • the optical sensor TFD 202 may be capable of detecting not only infrared light but also visible light. When sensing mainly by infrared light, it is preferable that the optical sensor TFD 202 can detect infrared light with higher sensitivity than visible light.
  • a first photosensor TFD that can detect visible light with high sensitivity and a second photosensor that can detect infrared light in each photosensor unit.
  • a TFD may be connected in parallel.
  • the light wavelength range that can be detected by the optical sensor TFD includes, for example, the thickness of the semiconductor layer, the crystal grain size, the thickness of each layer above the semiconductor layer, and the thickness of the interlayer film (base coat) between the semiconductor layer and the light shielding layer. It can be adjusted as appropriate.
  • Holding period When the holding TFT 204 is turned off after a lapse of a predetermined period, the potential of the node 209 that has become negative due to the light leakage current is kept lowered.
  • Reading period At the time of reading, the gate voltage applied to the buffer TFT 208 is changed by setting the RWS potential to be positive (12 V). A VDD signal is applied from the VDD signal line to the drain side of the buffer TFT 208. When the gate voltage fluctuates as described above, the value of the current flowing to the output (OUT) signal line connected to the source side changes, so that the electrical signal can be extracted from the output signal line.
  • This embodiment can also be applied to a sensing method using only infrared light emitted from the backlight.
  • This sensing method is described in, for example, International Publication No. 2011/040090, International Publication No. 2011/040091, International Publication No. 2011/040093 and the like by the present applicant.
  • the above application describes a method of removing the influence of infrared rays contained in ambient light by providing a TFD for detecting ambient light in addition to the above-described optical sensor TFD 202.
  • the backlight is turned on and sensing is performed with the optical sensor TFD.
  • the optical sensor TFD not only backlight light (signal light) but also ambient light is detected.
  • the backlight is turned off, and only the ambient light is detected using the ambient light detection TFD.
  • a period from when sensing is performed by the optical sensor TFD to when a sensor signal is read out is a “holding period”.
  • the potential of the node 209 can be maintained in this holding period by turning off the holding TFT 204 (2).
  • the time for turning on the backlight can be shortened compared to the method in which the backlight is always on, so that power consumption can be reduced.
  • This embodiment is not limited to a touch panel liquid crystal display device, but can also be applied to a display device with an image sensor or fingerprint sensor function.
  • the optical sensor unit 200 described above can also be used as an image sensor or a fingerprint sensor.
  • a resolution higher than that of a touch sensor is generally required in order to detect an image or a fingerprint pressed against the screen. Since the resolution increases as the number of photosensor units for the pixel increases, the number of photosensor units may be adjusted as appropriate according to the application. Note that as shown in FIG. 1A, if one optical sensor unit is arranged for two color display pixels, a sufficient resolution capable of reading an image such as a business card can be secured.
  • the optical sensor unit can also function as a color image sensor.
  • the relationship between the potential of the light shielding layer, the concentration of the P-type impurity (in this case, boron) in the channel region, the resistance value of the LDD region, and the TFT characteristics was examined. To do.
  • FIG. 3 is a graph showing the relationship between the potential Vls of the light shielding layer of the holding TFT and the on-current Ion when the boron injection amount into the channel region is changed.
  • the horizontal axis of FIG. 3 is the potential (fixed) (V) of the light shielding layer, and the vertical axis is the on-current Ion (A) when the drain-source voltage Vds is 0.1 V and the gate-source voltage Vgs is 5 V.
  • a straight line C1 in FIG. 3 is a graph showing the relationship between the potential Vls of the light shielding layer and the on-current Ion when the boron concentration in the channel region is 2.6 ⁇ 10 17 / cm 3 .
  • the straight lines C2 and C3 indicate the potential Vls of the light shielding layer and the on-current Ion when the boron concentration in the channel region is 3.8 ⁇ 10 17 / cm 3 and 5.0 ⁇ 10 17 / cm 3 , respectively. It is a graph which shows the relationship.
  • the on-current Ion varies depending on the potential Vls of the light shielding layer and the boron concentration of the channel region. Specifically, the on-current Ion decreases as the potential Vls of the light shielding layer decreases. Further, as the boron concentration (boron implantation amount) in the channel region increases, the on-current Ion decreases. It is considered that when the boron concentration is high, carriers are scattered by impurities (boron) and mobility is lowered.
  • the decrease in the on-current Ion due to the provision of the light shielding layer can be compensated by suppressing the boron concentration low.
  • a desired on-current Ion for example, 1 ⁇ 10 ⁇ 7 A or more
  • the boron concentration in the channel region to be lower than the C1 concentration. it can.
  • the boron concentration in the channel region of the holding TFT is controlled independently of other TFTs. Therefore, regardless of the characteristics required for other TFTs, the boron concentration in the channel region of the holding TFT can be optimized according to the desired ON characteristics and the potential Vls of the light shielding layer.
  • the ON characteristic is not lowered by the potential Vls of the light shielding layer.
  • the light shielding layer is not formed, light is incident on the channel region of the semiconductor layer of the TFT, so that a leakage current is generated and the off characteristics of the TFT may be deteriorated.
  • FIG. 4 is a graph illustrating the Vg-Id characteristics of a TFT having no light shielding layer.
  • the leakage current when the gate voltage Vg is 0 or less is, for example, 1 ⁇ 10 ⁇ 13 A / piece or more (range A shown in FIG. 4)
  • the sensing characteristics by the optical sensor unit may deteriorate.
  • the leakage current increases more than when light hardly enters the channel region (illuminance: 0 lx, curve D1).
  • the leakage current due to light increases, for example, to near 1 ⁇ 10 ⁇ 11 A / piece and falls within the range A. Accordingly, it can be seen that it is preferable to sufficiently shield at least the channel region of the holding TFT.
  • FIG. 5 is a graph illustrating the relationship between the resistance value Loff of the LDD region and the off-current Ioff in the holding TFT.
  • the horizontal axis represents the resistance value Loff (k ⁇ / ⁇ ) of the LDD region. The higher the impurity concentration (here, phosphorus concentration) in the LDD region, the lower the resistance value Loff.
  • the vertical axis represents the off current Ioff (A) when the drain-source voltage Vds is 7 V and the gate-source voltage Vgs is ⁇ 3 V.
  • the off-current Ioff when the off-current Ioff is, for example, 4 ⁇ 10 ⁇ 13 A or more (range B shown in FIG. 5), the sensing characteristics of the optical sensor unit may be deteriorated.
  • the off-current Ioff can be reduced by increasing the resistance value Loff of the LDD region.
  • the resistance value Loff when the resistance value Loff is 50 k ⁇ / ⁇ or more, the off-current Ioff can be sufficiently smaller than 4 ⁇ 10 ⁇ 13 A.
  • the resistance value Loff is 10 k ⁇ / ⁇
  • the off-current Ioff increases to 6 ⁇ 10 ⁇ 13 A and enters the range B.
  • the resistance value Loff of the LDD region of the holding TFT independently of other TFTs, the resistance value Loff of the LDD region can be optimized regardless of the characteristics required for the other TFTs. The required off characteristics can be secured.
  • the holding TFT is provided with a light shielding layer, and the amount of boron injected into the channel region of the holding TFT is optimized separately from the other TFTs. It is possible to achieve the required characteristics. If necessary, the amount of phosphorus implanted into the LDD region of the holding TFT may be optimized separately from the other TFTs.
  • the off-leakage current may not be sufficiently reduced by channel doping.
  • the off-leakage current can be reduced to a desired range. Therefore, it is possible to achieve both desired off characteristics and on characteristics.
  • the present embodiment is a display device including an optical sensor unit.
  • the configuration of the display device of the present embodiment will be described using a liquid crystal display device with a touch sensor as an example.
  • the display device of the present embodiment has a display area and a frame area located around the display area.
  • the display area includes a plurality of pixels and a plurality of photosensor units.
  • the configuration of the pixel and the optical sensor unit may be the same as the configuration described above in the first embodiment. That is, each pixel includes a pixel electrode and a pixel TFT.
  • Each photosensor unit includes at least one photosensor TFD, a capacitor, and a holding TFT.
  • a display drive circuit for driving each pixel is provided in the frame region.
  • the drive circuit generally includes an n-type TFT and a p-type TFT.
  • the TFT constituting the driving circuit is referred to as a driving circuit TFT.
  • the driving circuit TFT, pixel TFT, holding TFT, and optical sensor TFD are formed on the same substrate. Moreover, it is preferable that these TFT and TFD have the semiconductor layer formed from the same semiconductor film as an active region. Moreover, it is preferable that these TFT and TFD are formed by a common process.
  • the driving circuit TFT and the holding TFT have different characteristics such as threshold voltage and off-leakage characteristics.
  • the characteristics of these TFTs can be controlled by the TFT structure, the impurity concentration of the channel region, the impurity concentration of the LDD region, the presence / absence of a light shielding layer, and the like, as in the above embodiment. Note that the characteristics of each TFT may be different among the driving circuit TFT, the holding TFT, and the pixel TFT.
  • a base coat insulating film is formed so as to cover the light shielding layers 302s and 302d.
  • the light shielding layers 302 s and 302 d are arranged so as to block light from the substrate rear surface direction with respect to the holding TFT and the TFD, respectively.
  • the light shielding layers 302s and 302d are formed as follows, for example.
  • a metal film or an insulating film serving as a light shielding layer is formed on the surface of the substrate 301 by a CVD (Chemical Vapor Deposition) method, a sputtering method, or the like.
  • the metal film a film containing an element such as Ta, Ti, W, Mo, or Al as a main component can be used.
  • a Si film can be used as the insulating film.
  • the thickness of the metal film or insulating film is preferably 50 nm or more, for example.
  • the base coat insulating film for example, a silicon oxide film or a silicon nitride film may be formed by a CV method.
  • the base coat insulating film may be a single layer or may have a multilayer structure.
  • the thickness of the base coat insulating film is, for example, not less than 100 nm and not more than 500 nm.
  • a silicon nitride film 303 and a silicon oxide film 304 are formed in this order by plasma CVD.
  • the light shielding layer is arrange
  • a light shielding layer may be disposed on the back side of another TFT.
  • a semiconductor film 306 is formed over the silicon oxide film 304.
  • a crystalline silicon film is formed as the semiconductor film 306.
  • the thickness of the semiconductor film 306 is, for example, not less than 40 nm and not more than 300 nm.
  • the crystalline silicon film may be formed by depositing an amorphous silicon film on the silicon oxide film 304 and crystallizing it.
  • the crystallization method is not particularly limited. For example, crystallization may be performed using a catalyst element, or crystallization may be performed at a low temperature using an excimer laser or the like.
  • an amorphous silicon film (thickness: 20 nm or more and 150 nm or less) is formed by a known method such as a plasma CVD method or a sputtering method. Thereafter, a catalytic element for promoting crystallization is added to a part or the whole of the surface of the amorphous silicon film.
  • a thin film here, a nickel film
  • a catalytic element is formed on an amorphous silicon film by vapor deposition or sputtering.
  • the addition of the catalyst element may be performed by applying an aqueous solution (nickel acetate aqueous solution) containing about 1 to 10 ppm, for example, 5 ppm of the catalyst element (nickel) in terms of weight by spin coating.
  • an aqueous solution nickel acetate aqueous solution
  • nickel nickel
  • Multiple kinds of elements may be used. Although the catalytic effect is smaller than these elements, ruthenium (Ru), rhodium (Rh), osmium (Os), iridium (Ir), platinum (Pt), gold (Au), etc.
  • amorphous silicon film is crystallized to obtain a crystalline silicon film.
  • laser annealing is performed on the amorphous silicon film, the nickel thin film and the amorphous silicon film are reacted, and crystalline silicon is formed at the interface between these films. Thereafter, the unreacted nickel film and the nickel silicide layer are removed by etching or the like. Next, laser annealing is further performed on the remaining silicon film, and further crystallization is performed. In this way, a crystalline silicon film is obtained.
  • heat treatment may be performed in an inert atmosphere, for example, in a nitrogen atmosphere using a furnace instead of laser annealing.
  • crystallization may be performed by an RTA (Rapid Thermal Annealing) apparatus using a lamp as a heat source.
  • the semiconductor layer 311n that becomes the active region (source / drain region, channel region) of the n-type TFT for the drive circuit, the semiconductor layer 311p that becomes the active region of the p-type TFT for the drive circuit, and the active region of the pixel TFT The semiconductor layer 311t that becomes the active region of the holding TFT, and the semiconductor layer 311d that becomes the active region (n + type / p + type region, intrinsic region) of the photosensor TFD are formed.
  • the semiconductor layers 311t, 311s, and 311d are arranged in a region serving as a display region of the substrate 301, and the semiconductor layers 311n and 311p are arranged outside the region serving as a display region.
  • a gate insulating film 313 is formed to cover the semiconductor layers 311n, 311p, 311t, 311s, and 311d.
  • a silicon oxide film or a silicon nitride film may be formed by a CVD method, for example.
  • plasma CVD may be performed using SiH 4 and N 2 O (or O 2 ) as a source gas.
  • the gate insulating film 313 may be a single layer or may have a multilayer structure. The thickness of the gate insulating film 313 is, for example, not less than 10 nm and not more than 120 nm.
  • p-type impurities 315 such as boron (B) and indium (In) are ion-implanted into each semiconductor layer.
  • ion implantation is performed by setting the implantation energy to 10 KeV or more and 80 KeV or less and the dose amount to 5 ⁇ 10 11 (ion / cm 2 ) or more and 5 ⁇ 10 12 (ion / cm 2 ) or less.
  • the concentration of p-type impurities in these semiconductor layers after implantation is preferably 5 ⁇ 10 16 (pieces / cm 3 ) or more and 5 ⁇ 10 17 (pieces / cm 3 ) or less.
  • the amount of p-type impurity 315 implanted into the semiconductor layers 311n, 311p, 311t, 311s, and 311d is varied.
  • a plurality of ion implantation steps with different implantation conditions may be performed using different implantation masks (resist masks).
  • the implantation amount for each semiconductor layer can be made different.
  • the concentration of the p-type impurity is adjusted so that desired off characteristics and on characteristics can be obtained for each TFT.
  • the concentration of the p-type impurity is optimized in consideration of the potential (FIG. 3). Note that the p-type impurity may not be implanted into the semiconductor layer 311p of the p-type TFT or the semiconductor layer 311d of the optical sensor TFD.
  • the boron dose of the semiconductor layer 311s to be the holding TFT is set to 2 ⁇ 10 12 / cm 2 or more and 4 ⁇ 10 12 / cm 2
  • the boron dose of the semiconductor layer 311t to be the pixel TFT is 3.8 ⁇ 10 12 / cm 2.
  • the impurity concentration (boron concentration) of the channel region of the holding TFT manufactured by this method is 2 ⁇ 10 17 / cm 3 or more and 4 ⁇ 10 17 / cm 3 or less
  • the impurity concentration (boron concentration) of the channel region of the pixel TFT is 3.8 ⁇ 10 17 / cm 3
  • gate electrodes 316n, 316p, 316t, and 316s are formed over the gate insulating film 313 so as to overlap with part of the TFT semiconductor layers 311n, 311p, 311t, and 311s, respectively. To do.
  • an auxiliary capacitor upper electrode 316c is formed on the semiconductor layer 311t.
  • two gate electrodes 316t are formed in the semiconductor layer 311t of the pixel TFT (double gate structure), and one gate electrode is formed in the semiconductor layer of the other TFT.
  • the gate structure is not limited to this.
  • Two or three gate electrodes may be formed on the semiconductor layer 311s of the holding TFT to form a double gate structure or a triple gate structure.
  • the gate electrodes 316n, 316p, 316t, and 316s are formed by depositing a conductive film on the gate insulating film 313 using a sputtering method, a vacuum evaporation method, or the like, and patterning the conductive film.
  • the conductive film is preferably a metal film containing an element such as W, Ta, Ti, Mo, or Al as a main component.
  • the thickness of the conductive film is, for example, 200 nm or more and 600 nm or less.
  • p-type impurities 318 are ion-implanted into a part of the semiconductor layer 311p of the p-type TFT for driver circuit and the semiconductor layer 311d of the optical sensor TFD, and a p-type diffusion layer is formed.
  • resist masks 325n, 325t, 325s which cover the entire semiconductor layers 311n, 311t, and 311s and regions that become the n-type region (n layer) and the intrinsic region (i layer) of the semiconductor layer 311d, 325d is formed.
  • a p-type impurity 318 such as boron (B) or indium (In) is ion-implanted.
  • the p-type impurity 318 is implanted into a region of the semiconductor layer 311p that is not covered with the gate electrode 316p to form a source / drain region 327p.
  • the implantation conditions in this step are not particularly limited.
  • ion implantation is performed with the implantation energy set to 10 KeV or more and 80 KeV or less and the dose amount set to 5 ⁇ 10 14 (ion / cm ⁇ 2 ) or more and 2 ⁇ 10 16 (ion / cm ⁇ 2 ) or less.
  • the concentration of the p-type impurity in the source / drain region 327p and the p-type region 340d is preferably 1.5 ⁇ 10 20 (pieces / cm 3 ) or more and 3 ⁇ 10 21 (pieces / cm 3 ) or less.
  • the semiconductor layer 311n of the driver circuit n-type TFT, the semiconductor layer 311t of the pixel TFT, the semiconductor layer 311s of the holding TFT, and a part of the semiconductor layer 311d of the photosensor TFD are formed.
  • An n-type impurity 320 is implanted to form an n-type diffusion layer.
  • resist masks 326p and 326d that cover the entire semiconductor layer 311p and the p-type region and intrinsic region of the semiconductor layer 311d are formed.
  • an n-type impurity 320 such as phosphorus (P) or arsenic (As) is ion-implanted.
  • the n-type impurity 320 is implanted into a region of the semiconductor layers 311n, 311t, and 311s that is not covered with the gate electrodes 316n, 316t, and 316s.
  • an n-type impurity 320 is implanted into a region of the semiconductor layer 311d that is not covered with the resist mask 326d.
  • the resist masks 326p and 326d are removed.
  • the implantation conditions in this step are not particularly limited.
  • ion implantation is performed by setting the implantation energy to 10 KeV to 100 KeV and the dose to 1 ⁇ 10 12 (ion / cm 2 ) to 1 ⁇ 10 14 (ion / cm 2 ).
  • the concentration of the n-type impurity in the n-type diffusion layer is preferably 1 ⁇ 10 17 (pieces / cm 3 ) or more and 1 ⁇ 10 19 (pieces / cm 3 ) or less.
  • n-type impurity 322 is further implanted into a region to be an n-type region of the TFD semiconductor layer 311d to form a high concentration n-type region.
  • resist masks 330p, 330t, and 330s that cover the entire semiconductor layer 311p, a region that becomes an LDD region of the semiconductor layers 311t and 311s, and a region that becomes a p-type region and an intrinsic region of the semiconductor layer 311d. , 330d.
  • n-type impurities 322 such as phosphorus (P) and arsenic (As) are ion-implanted.
  • P phosphorus
  • As arsenic
  • n-type impurities 322 are implanted into regions of the semiconductor layers 311t and 311s that are not covered by the resist masks 330t and 330s and the gate electrodes 316t and 316s to become source / drain regions 327t and 327s, respectively.
  • regions that are not covered with the gate electrodes 316t and 316s but are covered with the resist masks 330s and 330t and into which the n-type impurity 322 is not implanted become LDD regions 329t and 329s.
  • the regions that overlap with the gate electrodes 316t and 316s and are not implanted with the n-type impurities 320 and 322 are channel regions 328t and 328s. The portion of the semiconductor layer 311t that overlaps with the upper electrode 316c becomes the lower electrode 344c of the auxiliary capacitor.
  • an n-type impurity 322 is implanted into a region of the semiconductor layer 311d that is not covered with the resist mask 330d, whereby an n-type region 342d is formed.
  • the resist masks 330p, 330t, 330s, and 330d are removed.
  • the implantation conditions in this step are not particularly limited.
  • ion implantation is performed with the implantation energy set to 10 KeV or more and 100 KeV or less, and the dose amount set to 5 ⁇ 10 14 (ion / cm 2 ) or more and 1 ⁇ 10 16 (ion / cm 2 ) or less.
  • the concentration of the n-type impurity in the n-type diffusion layer is preferably 1.5 ⁇ 10 20 (pieces / cm 3 ) or more and 3 ⁇ 10 21 (pieces / cm 3 ) or less.
  • the LDD region 329t of the pixel TFT and the LDD region 329s of the holding TFT have the same impurity concentration, but these impurity concentrations may be different.
  • the ion implantation step for forming the LDD region (FIG. 8G) is divided into two steps, and the ion implantation step for forming the LDD region of the pixel TFT and the LDD region of the holding TFT are formed. Therefore, the ion implantation process may be performed, and the implantation conditions of each process may be varied.
  • the implantation amounts for the semiconductor layers 311t and 311s can be changed using a gray-tone mask.
  • the n-type impurity concentration of each LDD region is not particularly limited, but as described later, when the resistance of the LDD region is increased by keeping the n-type impurity concentration low, the off-leakage current can be further reduced. However, when the resistance of the LDD region is increased, the on-current is also decreased. For this reason, it is preferable that the n-type impurity concentration in the LDD region is optimized according to the on characteristics and the off characteristics required for each TFT.
  • an interlayer insulating film 350 is formed.
  • a plasma CVD method may be performed using SiH 4 and N 2 O (or O 2 ) as a source gas.
  • the interlayer insulating film 350 may be a single layer or may have a multilayer structure.
  • a silicon nitride film 351 and a silicon oxide film 352 are formed in this order as the interlayer insulating film 350. If necessary, heat treatment for hydrogenation may be performed.
  • a conductive film is deposited on the interlayer insulating film 350 and inside the contact hole and patterned.
  • TFT electrode / wiring 354n, 354p, 354t, 354s and TFD electrode / wiring 354d are obtained.
  • the conductive film it is preferable to use a metal film mainly composed of elements such as Ta, Ti, W, Mo, and Al.
  • the conductive film can be formed by a sputtering method, a vacuum evaporation method, or the like.
  • the conductive film may be a single layer or may have a stacked structure.
  • the n-type TFT 361 for the drive circuit, the p-type TFT 362 for the drive circuit, the pixel TFT 363, the auxiliary capacitor 364, the holding TFT 365, and the optical sensor TFD 366 are obtained.
  • a planarizing film may be provided on these TFTs and TFDs.
  • the planarizing film it is necessary to form an opening for electrically connecting a pixel electrode to be formed later and the pixel TFT.
  • the material of the planarizing film may be a photosensitive resin. In this case, an opening can be formed above the pixel TFT by photolithography.
  • a pixel electrode is formed on the planarizing film.
  • a transparent conductive material for example, ITO, IZO, etc.
  • the manufacturing method of the semiconductor device of this embodiment is not limited to the above method.
  • a TFT having a single drain structure is formed as the driving circuit TFT, but a TFT having a GOLD (Gate Overlapped LDD) structure may be formed.
  • GOLD structure refers to a structure in which, for example, LDD regions are overlapped by gate electrodes.
  • a TFT having a GOLD structure when a voltage is applied to the gate electrode, electrons serving as carriers are accumulated in the LDD region where the gate electrode overlaps. Therefore, since the resistance of the LDD region can be reduced, it is possible to suppress a decrease in the current driving capability of the TFT.
  • a TFT with a GOLD structure has a drawback that off-leakage current is larger than a TFT with an LDD structure (a structure in which a gate electrode and an LDD region do not overlap), and is not suitable for a pixel TFT or a holding TFT.
  • LDD structure a structure in which a gate electrode and an LDD region do not overlap
  • the crystallization method using the catalytic element has been described in detail.
  • the amorphous semiconductor film can be crystallized by irradiating a laser (laser crystallization).
  • the crystallized semiconductor film has higher crystallinity than a semiconductor film crystallized by another method (for example, laser crystallization).
  • a TFT is formed using a semiconductor layer with high crystallinity, the rising characteristic (subthreshold characteristic) when the TFT is on can be improved. That is, the change of the drain current with respect to the gate-source voltage near the threshold voltage can be made steeper.
  • the semiconductor layer formed from the semiconductor film crystallized using the catalytic element contains the catalytic element.
  • at least the channel region of the semiconductor layer is mainly composed of a region in which the ⁇ 111> crystal zone plane of the crystal is oriented. The reason for this will be described below.
  • the plane orientation of the crystalline semiconductor film is (111) due to the influence of an insulator underlying the semiconductor film (particularly in the case of amorphous silicon dioxide). ) Easy to face.
  • the semiconductor compound of the catalytic element becomes a driving force for crystal growth, and the adjacent amorphous region is unidirectionally formed. Crystallizes one after another. At this time, since the catalytic element compound has a property of growing strongly in the ⁇ 111> direction, a ⁇ 111> crystal zone surface appears.
  • 50% or more of the region where the ⁇ 111> crystal zone plane of the semiconductor layer is oriented is a (110) or (211) oriented region.
  • the size (domain diameter) of each crystal domain is, for example, 2 ⁇ m or more and 10 ⁇ m or less.
  • the plane orientation, the ratio of plane orientation, and the domain diameter of the crystal domain are values measured by EBSP measurement.
  • the semiconductor device of the present invention is not limited to a display device including an optical sensor unit, and may be an image sensor.
  • the configuration of the image sensor to which the present invention is applied will be briefly described below.
  • the image sensor includes a plurality of light receiving units arranged two-dimensionally and an image information generation unit that generates image information.
  • Each light receiving portion may have a structure similar to that of the pixel shown in FIG. Or you may be comprised from three pixels (RGB pixel).
  • Each light receiving unit includes the photosensor unit as described above.
  • the image information generation unit generates a sensing signal generated by the optical sensor unit of each light receiving unit and image information associated with the position of each light receiving unit. Thereby, the image read by the image sensor can be formed or authenticated.
  • the configuration of the optical sensor unit in the present invention is not limited to the configuration shown in FIG.
  • a plurality of optical sensors TFD may be connected in parallel to increase the output.
  • FIG. 9 is a diagram illustrating an example of an active matrix substrate including an optical sensor unit 400 having a plurality of optical sensors.
  • the optical sensor unit 400 includes optical sensors TFDs 402a, 402b, and 402c, a holding TFT 404, capacitors 406a and 406b, and a buffer TFT 408 that are connected in parallel. Since the photosensor unit 400 uses the three photosensors TFD, a larger photocurrent can be generated, so that deterioration of sensing characteristics due to off-leakage of the holding TFT can be suppressed. In this example, one photosensor unit 400 is arranged for 12 pixels, that is, 4 color pixels.
  • the holding TFT in this embodiment may have a multi-gate structure having a plurality of gate electrodes.
  • FIG. 10 is a plan view showing a part of an active matrix substrate having a holding TFT having a triple gate structure.
  • the gate electrode gate wiring meanders and overlaps the semiconductor layer at three places, and three channel regions are formed in the semiconductor layer. With such a configuration, the off-leakage current can be reduced more effectively.
  • the pixel TFT, the holding TFT, and the driving circuit TFT can be optimized according to their respective uses and requirements, and the required device characteristics can be realized. Therefore, it is possible to increase the sensor sensitivity of the optical sensor unit and realize higher quality display.
  • the display device as described above can be manufactured by a process with a low cost and a small number of steps.
  • a doping step for forming the source and drain regions of the pixel TFT, the holding TFT, and the driving circuit TFT and a doping step for forming the n-type or p-type region of the photosensor TFD can be further simplified.
  • the present invention can be widely applied to a semiconductor device provided with an optical sensor unit having an optical sensor TFD, or electronic devices in various fields having such a semiconductor device.
  • the present invention may be applied to an active matrix liquid crystal display device or an organic EL display device.
  • Such a display device can be used for a display screen of a mobile phone or a portable game machine, a monitor of a digital camera, or the like. Therefore, the present invention can be applied to all electronic devices in which a liquid crystal display device or an organic EL display device is incorporated.
  • the present invention can be suitably used particularly for display devices such as active matrix liquid crystal display devices and organic EL display devices, image sensors, photosensors, or electronic devices that combine them.
  • display devices such as active matrix liquid crystal display devices and organic EL display devices, image sensors, photosensors, or electronic devices that combine them.
  • the present invention can be applied to an image sensor including a photosensor using TFD and a driving circuit using TFT.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　半導体装置（１００）は、基板上に画素ごとに形成された第１導電型の第１の薄膜トランジスタ（１０５）と、複数の光センサー部（２００）とを備え、各光センサー部（２００）は、薄膜ダイオード（２０２）を含む受光部と、薄膜ダイオード（２０２）で生じた光電流を蓄積する容量（２０６）と、第１導電型の第２の薄膜トランジスタ（２０４）とを含み、受光部は第２の薄膜トランジスタ（２０４）を介して容量（２０６）と接続され、第１および第２の薄膜トランジスタ（１０５、２０４）と薄膜ダイオード（２０２）とは、同一の半導体膜から形成された半導体層を有し、第１の薄膜トランジスタ（１０５）の特性と第２の薄膜トランジスタ（２０４）の特性は異なっている。これにより、画素用の薄膜トランジスタ、および、光センサー部で使用される薄膜トランジスタの特性を、それぞれの薄膜トランジスタに要求される特性に応じて制御できる。

Description

半導体装置
　本発明は、薄膜ダイオード（Ｔｈｉｎ　Ｆｉｌｍ　Ｄｉｏｄｅ：ＴＦＤ）を含む光センサー部を備える半導体装置に関する。
　近年、ＴＦＤを利用した光センサー部を備えた表示装置やイメージセンサーなどの電子機器の開発が進められている。
　例えば特許文献１には、同一の非晶質半導体膜から、結晶状態が互いに異なるＴＦＤおよび薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の半導体層を形成することが提案されている。これらのＴＦＤおよびＴＦＴは、例えば光学式タッチパネルを備えた表示装置に適用され得る。
　このような表示装置では、ＴＦＴは表示領域の画素毎に設けられ、画素用スイッチング素子として使用される（画素用ＴＦＴ）。また、表示領域の周辺に配置された額縁領域に設けられ、駆動回路を構成する駆動回路用ＴＦＴとして使用される。一方、ＴＦＤは、受光素子として使用される。例えばＴＦＤを含む光センサー部を表示領域に設けることによって、画面に接触している指などの物体を、外光を利用して検知することができる。
　また、特許文献２は、光学式タッチパネルを備えた表示装置において、不可視光線を検出するセンサーを用いて、バックライトから出射された不可視光線を利用してセンシングを行うことを提案している。特許文献２に開示された表示装置では、表示装置の各画素に設けられたセンサーによって、バックライトから出射され、画面に接触している指などの物体により反射した不可視光線を検出している。
　図１１は、特許文献１に開示された光センサー部の構成を示す回路図である。光センサー部は、光センサー用薄膜ダイオード（以下、「光センサーＴＦＤ」）７０１と、信号蓄積用のコンデンサー７０２と、コンデンサー７０２に蓄積された信号を増幅して取り出すための薄膜トランジスタ（以下、「バッファＴＦＴ」と称する。）７０３とを有する。ＲＳＴ信号が入り、ノード７０４にＲＳＴ電位が書き込まれた後、光によるリークでノード７０４の電位が低下すると、バッファＴＦＴ７０３のゲート電位が変動してＴＦＴゲートが開閉する。これにより、信号ＶＤＤを取り出すことができる。
国際公開第２００８／１３２８６２号 特開２００５－２７５６４４号公報
　光センサー部では、光センサーＴＦＤで生じた光電流を容量（コンデンサー）に蓄積して一定期間保持する。本出願人は、例えば未公開の特願２００９－２３０２２２号において、光電流の保持および読み取りを制御するために、光センサー薄膜ダイオードと容量との間にスイッチングトランジスタ（以下、「保持ＴＦＴ」と称する。）を設ける構成を提案している。保持ＴＦＴがＯＦＦ状態の間に光電流を容量に保持し、保持ＴＦＴがＯＮ状態となると、蓄積された光電流を一括して読み取る。
　上記構成では、同一基板上に、画素用ＴＦＴと、光センサー部で使用するＴＦＤおよび保持ＴＦＴと、駆動回路用ＴＦＴとを形成する必要がある。製造プロセス上の観点から、これらのＴＦＴおよびＴＦＤは、同一の半導体膜を用いて、共通のプロセスで形成することが好ましい。
　しかしながら、これらのＴＦＴに対して要求される電気的特性は互いに異なっている。具体的には、駆動回路用ＴＦＴは高速動作を行う必要があるので、駆動回路用ＴＦＴには、電流駆動力が大きい、すなわちオン電流が大きいことが要求される。一方、画素用ＴＦＴおよび保持ＴＦＴには、オフリーク電流が小さいことが要求される。液晶表示装置では、画面を書き換えるまでの１フレームの期間中、液晶に印加された電圧を保持する必要がある。画素用ＴＦＴのオフ電流（オフリーク電流）が大きいと、液晶に印加された電圧が時間とともに低下して表示特性を劣化させる可能性があるからである。また、光センサー部において、ＴＦＤに生じた微小な光電流をセンシング信号としてより正確に変換するためには、保持ＴＦＴをＯＦＦ状態として容量に光電流を保持させる保持期間において、保持ＴＦＴのオフリーク電流が小さいことが要求される。
　なお、保持ＴＦＴでは、ＴＦＤに生じた微小な電荷を保持する必要があることから、画素用ＴＦＴよりも優れた低リーク特性が要求される。一例としては、保持ＴＦＴでは、ドレイン電圧Ｖｄ：－７Ｖ、ゲート電圧Ｖｇ：－１０Ｖのとき、オフリーク電流Ｉｏｆｆが２ｐＡ未満（温度：６０℃まで、白色光１００００ｌｘにおいての測定値）というスペックが求められる。これに対し、画素ＴＦＴに求められるスペックでは、ゲート電圧Ｖｇ：－５Ｖ、ドレイン電圧Ｖｄ：１２Ｖのとき、オフリーク電流Ｉｏｆｆが１３ｐＡ未満であればよい。さらに、光リーク電流によって、オフリーク電流Ｉｏｆｆが１３ｐＡよりも増加してもよい。
　このように、画素用ＴＦＴと保持ＴＦＴとでは、何れもオフリーク電流が小さいことが好ましい点では共通している。しかしながら、これらのＴＦＴに要求されるより具体的なオン特性やオフ特性、例えばオン電流やオフリーク電流の好適な範囲は、各ＴＦＴの用途などに応じて互いに異なっている。
　このため、製造プロセスを複雑にしたり、製造工程数を増大させることなく、画素用ＴＦＴおよび保持ＴＦＴのＴＦＴ特性をそれぞれ制御する必要がある。
　本願発明は、上記事情を鑑みてなされたものであり、その目的は、薄膜ダイオードを利用した光センサー部を備えた半導体装置において、画素用の薄膜トランジスタ、および、光センサー部で使用される薄膜トランジスタの特性を、それぞれの薄膜トランジスタに要求される特性に応じて制御することにある。
　本発明の半導体装置は、複数の画素を有する表示領域を備えた半導体装置であって、基板と、前記基板上に、画素ごとに形成された第１導電型の第１の薄膜トランジスタと、前記表示領域において、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、前記複数の光センサー部のそれぞれは、少なくとも１つの薄膜ダイオードを含む受光部と、前記少なくとも１つの薄膜ダイオードで生じた光電流を蓄積する容量と、前記受光部および前記容量の間に配置された第１導電型の第２の薄膜トランジスタであって、前記受光部は第２の薄膜トランジスタを介して前記容量と接続されている、第２の薄膜トランジスタとを含んでおり、前記第１および第２の薄膜トランジスタと前記少なくとも１つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、前記第１および第２の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、前記第１の薄膜トランジスタの特性と前記第２の薄膜トランジスタの特性とは異なっている。
　ある好ましい実施形態において、前記第１の薄膜トランジスタの閾値電圧と前記第２の薄膜トランジスタの閾値電圧とは異なっている。
　ある好ましい実施形態において、前記第１および第２の薄膜トランジスタの前記チャネル領域は、何れも、前記第１導電型とは異なる第２導電型の不純物を含んでおり、前記第１および第２の薄膜トランジスタの前記チャネル領域における前記第２導電型の不純物の濃度は互いに異なっている。
　ある好ましい実施形態において、前記第１の薄膜トランジスタのオフリーク電流と前記第２の薄膜トランジスタのオフリーク電流とは異なっている。
　前記第２の薄膜トランジスタのオフリーク電流は、前記第１の薄膜トランジスタのオフリーク電流よりも小さくてもよい。
　ある好ましい実施形態において、前記第２の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第１導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっていない。
　前記第１の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第１導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっておらず、前記第１および第２の薄膜トランジスタの前記低濃度不純物領域における前記第１導電型の不純物の濃度は互いに異なっていてもよい。
　前記第２の薄膜トランジスタはマルチゲート構造を有していてもよい。
　前記第２の薄膜トランジスタはトリプルゲート構造を有していてもよい。
　ある好ましい実施形態において、前記第２の薄膜トランジスタの半導体層と前記基板との間には、前記第２の薄膜トランジスタの半導体層のうち少なくとも前記チャネル領域と重なるように遮光層が形成されている。
　前記遮光層の電位は固定されていてもよい。
　前記少なくとも１つの薄膜ダイオードの半導体層と前記基板との間には、センサー用遮光層が配置されており、前記センサー用遮光層と前記遮光層とは電気的に接続されていてもよい。
　ある好ましい実施形態において、前記薄膜ダイオードの半導体層は、ｐ型領域と、ｎ型領域と、前記ｐ型領域および前記ｎ型領域との間に位置する真性領域とを有している。
　第１導電型はｎ型であり、第２導電型はｐ型であってもよい。
　ある好ましい実施形態において、前記表示領域以外の領域において、前記基板上に形成された他の薄膜トランジスタをさらに備え、前記他の薄膜トランジスタは、前記同一の半導体膜から形成され、ソースおよびドレイン領域とチャネル領域とを有する半導体層を有しており、前記他の薄膜トランジスタの特性は、前記第２の薄膜トランジスタの特性と異なっている。
　ある好ましい実施形態において、前記他の薄膜トランジスタおよび前記第２薄膜トランジスタの前記チャネル領域における前記第２導電型の不純物の濃度は互いに異なっている。
　ある好ましい実施形態において、可視光および赤外光を出射するバックライトをさらに備え、前記薄膜ダイオードは前記赤外光を検知し得る。
　前記光センサー部は、各画素または２以上の画素からなるセットに対応して配置されていてもよい。
　本発明の他の半導体装置は、基板と、前記基板上に形成された複数の第１導電型の第１の薄膜トランジスタと、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、前記複数の光センサー部のそれぞれは、少なくとも１つの薄膜ダイオードを含む受光部と、前記少なくとも１つの薄膜ダイオードで生じた光電流を蓄積する容量と、前記受光部および前記容量の間に配置された第１導電型の第２の薄膜トランジスタであって、前記受光部は第２の薄膜トランジスタを介して前記容量と接続されている、第２の薄膜トランジスタとを含んでおり、前記第１および第２の薄膜トランジスタと前記少なくとも１つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、前記第１および第２の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、前記第１の薄膜トランジスタの特性と前記第２の薄膜トランジスタの特性とは異なっている。
　本願発明によれば、薄膜ダイオードを利用した光センサー部を備えた半導体装置において、画素用の薄膜トランジスタ、および、光センサー部で使用される薄膜トランジスタの特性を、それぞれの薄膜トランジスタに要求される特性に応じて制御することができる。
（Ａ）は、本発明による第１の実施形態の半導体装置１００の構成を例示する平面図であり、（Ｂ）は、（Ａ）に示す光センサー部２００の構成を例示する回路図である。また、（Ｃ）は画素用ＴＦＴ、保持ＴＦＴおよび光センサーＴＦＤの断面図である。 本発明による第１の実施形態の半導体装置を用いた表示装置の一例を示す模式的な断面図である。 チャネル領域へのボロン注入量を変化させた場合の、保持ＴＦＴの遮光層の電位Ｖｌｓとオン電流Ｉｏｎとの関係を示すグラフである。 遮光層を有していないＴＦＴにおけるＶｇ－Ｉｄ特性を例示するグラフである。 保持ＴＦＴにおいて、ＬＤＤ領域の抵抗値Ｌｏｆｆとオフ電流Ｉｏｆｆとの関係を例示するグラフである。 （Ａ）～（Ｃ）は、本発明による第２の実施形態の半導体装置の製造工程を示す模式的な断面図である。 （Ｄ）～（Ｆ）は、本発明による第２の実施形態の半導体装置の製造工程を示す模式的な断面図である。 （Ｇ）～（Ｉ）は、本発明による第２の実施形態の半導体装置の製造工程を示す模式的な断面図である。 本発明による実施形態の他のアクティブマトリクス基板の構成を示す図である。 本発明による実施形態の他のアクティブマトリクス基板の構成を示す平面図である。 従来の光センサー部の構成を示す回路図である。 （ａ）～（ｃ）は、バックライト光のみを利用してセンシングを行う方式の一例を説明するための模式図である。 図１２に示すセンシング方式におけるセンサーの動作タイミングを例示する図である。
　（第１の実施形態）
　本実施形態の半導体装置は、光センサー部を備えたアクティブマトリクス基板である。本実施形態のアクティブマトリクス基板は、液晶表示装置や有機ＥＬ表示装置などの表示装置に広く適用され得る。特に、タッチパネル機能を備えた液晶表示装置に好適に用いられる。
　図１（Ａ）は、本実施形態の半導体装置１００の一例を示す模式的な平面図であり、図１（Ｂ）は、半導体装置１００における光センサー部２００の構成を示す回路図である。図１（Ｃ）は、半導体装置１００に用いられる画素用ＴＦＴ、保持ＴＦＴおよび光センサーＴＦＤの一例を示す模式的な断面図である。
　半導体装置１００は、アクティブマトリクス型の表示装置における背面基板として使用される。図示する例では、Ｒ、Ｇ、Ｂ画素からなるカラー表示画素２個に対して１つの光センサー部を設ける構成を示している。
　図１（Ａ）に示すように、半導体装置１００は、マトリクス状に配列された複数のＲ、Ｇ、Ｂ画素と、複数の光センサー部２００とを備えている。各画素は、例えばソースバスライン１０８、ゲートバスライン１０６、およびＲＳＴ信号ライン１０２またはＲＷＳ信号ライン１０４によって包囲された領域に形成されている。また、各画素は、画素スイッチング用の薄膜トランジスタ（画素用ＴＦＴ）１０５と画素電極（図示せず）とを有している。ここでは、隣接するＲ、Ｇ、Ｂ画素から構成される画素のセット１０９ａ、１０９ｂを「カラー表示画素」と称する。図示する例では、隣接する２つのカラー表示画素１０９ａ、１０９ｂに対して、１つの光センサー部２００が配置されている。
　光センサー部２００は、ＲＳＴ信号ライン１０２と、ＲＷＳ信号ライン１０４との間に配置されている。ＲＳＴ信号ライン１０２およびＲＷＳ信号ライン１０４は、隣接する２つのゲートバスライン１０６の間に設けられている。これらのライン１０２、１０４は、ゲートバスライン１０６と同一の層から形成されている。
　画素用ＴＦＴ１０５のソース側は画素用ソースバスライン１０８に接続され、ドレイン側は画素電極に接続されている。画素用ＴＦＴ１０５は、画素用ゲートバスライン１０６からの信号によってオンオフされる。これにより、表示装置において、画素電極と、背面基板に対向して配置された前面基板に形成された対向電極とによって液晶層に電圧を印加できる。
　各光センサー部２００は、図１（Ｂ）に示すように、光センサー用薄膜ダイオード（光センサーＴＦＤ）２０２を含む受光部と、光センサーＴＦＤ２０２で生じる光電流を蓄積する容量２０６と、光センサーＴＦＤ２０２と容量２０６との間に配置された薄膜トランジスタ２０４と、信号増幅用の薄膜トランジスタ（バッファＴＦＴ）２０８とを有している。光センサーＴＦＤ２０２は、薄膜トランジスタ２０４を介して、容量２０６およびバッファＴＦＴ２０８のゲートに接続されている。薄膜トランジスタ２０４は、光センサーＴＦＤ２０２で生じた光電流を容量２０６に蓄積した状態で一定期間保持し、かつ、適当なタイミングで一括して読み取るように制御する。本明細書では、このような機能を有する薄膜トランジスタ２０４を、保持ＴＦＴと称する。光センサー部２００では、保持ＴＦＴ２０４がオフ状態の間、光電流が容量２０６に保持される。
　本実施形態では、保持ＴＦＴ２０４および画素用ＴＦＴ１０５の半導体層１４０、１３０は同一の半導体膜を用いて形成されているが、これらのＴＦＴの特性は、それぞれに要求されるオン特性、オフ特性に応じて制御され、互いに異なっている。「ＴＦＴの特性が異なる」とは、閾値電圧、オフリーク電流などが異なることを含む。
　例えば、保持ＴＦＴ２０４の閾値電圧と、画素用ＴＦＴ１０５の閾値電圧とが異なっていてもよい。この場合、画素用ＴＦＴ１０５の閾値電圧が保持ＴＦＴ２０４の閾値電圧よりも高くてもよい。これにより、保持ＴＦＴを画素ＴＦＴよりも低い駆動電圧で、動作させることができ、所定のオン特性を確保しながら、できる限り低い電圧で動作させることができる。この結果、センサー回路を表示装置に組み込みながらも、消費電流の増加を抑制できる。
　保持ＴＦＴ２０４および画素用ＴＦＴ１０５の間で、チャネル領域の不純物濃度を異ならせることによって、これらのＴＦＴの閾値電圧を異ならせてもよい。これにより、保持ＴＦＴ２０４および画素用ＴＦＴ１０５が同じ構造（例えば後述するＬＤＤ構造）を有する場合であっても、これらのＴＦＴ１０５、２０４のオン特性およびオフ特性を異ならせることが可能になる。
　また、保持ＴＦＴ２０４および画素用ＴＦＴ１０５のオフリーク電流が互いに異なっていてもよい。好ましくは、保持ＴＦＴ２０４のオフリーク電流は、画素用ＴＦＴ１０５のオフリーク電流よりも小さい。光センサー部２００では、光センサーＴＦＤ２０２に生じた微小な光電流をセンサ信号として正確に変換するためには、容量２０６に保持する保持期間、すなわち保持ＴＦＴ２０４がオフ状態の期間において、保持ＴＦＴ２０４のリーク電流を小さく抑える必要がある。リーク電流が大きいと、容量２０６に保持された電荷量が減少し、センシング特性が低下するおそれがあるからである。
　保持ＴＦＴ２０４のオフリーク電流を小さく抑えるために、保持ＴＦＴ２０４の半導体層は、チャネル領域とソース領域・ドレイン領域との間の少なくとも一方に低濃度不純物領域（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ、以下「ＬＤＤ領域」と略すことがある）を有していてもよい。このＬＤＤ領域は、ゲート電極と重なっていない、すなわちゲート電極よりもソース・ドレイン領域側にオフセットして設けられていることが好ましい。このような構造を「ＬＤＤ構造」という。ＬＤＤ構造では、ＬＤＤ領域によって、ドレイン近傍の電界集中を緩和することができるので、ＬＤＤ領域を有していない（「シングルドレイン構造」）ＴＦＴと比べてオフリーク電流を大幅に低減できる。
　保持ＴＦＴ２０４は、ＬＤＤ構造の代わりに、あるいは、ＬＤＤ構造と併せて、１つの半導体層に対して、２つ以上のゲート電極を直列に配置する構造（マルチゲート構造）を有していてもよい。これにより、ソース・ドレイン間に加わる電圧を分散させ、オフリーク電流をより効果的に抑制できる。マルチゲート構造では、１つの半導体層に複数のチャネル領域が形成される（マルチチャネル構造ともいう。）。例えば、半導体層と重なるように３つのゲート電極を直列に配置して、半導体層に３つのチャネル領域を形成してもよい（トリプルゲート構造、トリプルチャネル構造）。
　また、保持ＴＦＴ２０４は、半導体層に対してゲート電極と反対側に遮光層を有していることが好ましい。これにより、チャネル領域に光が入射することに起因するリーク電流を低減できる。また、遮光層の電位を固定しておくことにより、バックゲート効果によって半導体層にオフリーク電流が流れることをより効果的に防止できる。
　一方、画素用ＴＦＴ１０５にも、前述したように、オフリーク電流が小さいことが要求される。このため、画素用ＴＦＴ１０５も、ＬＤＤ構造を有することが好ましい。また、マルチゲート構造を有することが好ましい。なお、画素用ＴＦＴ１０５および保持ＴＦＴ２０４が何れもＬＤＤ構造を有する場合、これらのＴＦＴのＬＤＤ領域の不純物濃度は互いに異なっていてもよい。これにより、画素用ＴＦＴ１０５および保持ＴＦＴ２０４のオフリーク特性を、それぞれに要求される特性に応じて制御できる。
　以下、図１（Ｃ）を参照しながら、本実施形態における画素用ＴＦＴ１０５、保持ＴＦＴ２０４および光センサーＴＦＤ２０２の構成をより具体的に説明する。ここでは、画素用ＴＦＴ１０５および保持ＴＦＴ２０４として、ＬＤＤ構造を有するシングルゲート構造のＴＦＴを例示しているが、ＴＦＴ構造はこれに限定されない。
　画素用ＴＦＴ１０５、保持ＴＦＴ２０４および光センサーＴＦＤ２０２は、何れも同一の基板１１１上に、下地膜１１３、１１４を介して形成されている。また、活性領域として、同一の半導体膜から形成された半導体層１３０、１４０、１５０を有している。
　画素用ＴＦＴ１０５は、半導体層１３０と、半導体層１３０の上に形成されたゲート絶縁膜１１９と、ゲート絶縁膜１１９の上に設けられたゲート電極１３５と、ゲート電極１３５および半導体層１３０を覆うように形成された保護膜１２０、１２１と、ソースおよびドレイン電極１３７とを備えている。半導体層１３０は、ソースおよびドレイン領域１３３と、これらの領域の間に位置するチャネル領域１３１と、ソースおよびドレイン領域１３３とチャネル領域１３１との間に位置するＬＤＤ領域１３２とを有している。ゲート電極１３５は、チャネル領域１３１と重なっており、かつ、ＬＤＤ領域１３２とは重なっていない。また、ソースおよびドレイン領域１３３は、保護膜１３０に形成されたコンタクトホール内で、それぞれ、ソースおよびドレイン電極１３７と接続されている。
　保持ＴＦＴ２０４は、画素用ＴＦＴ１０５と同様に、ＬＤＤ構造を有している。具体的には、半導体層１４０と、半導体層１４０の上にゲート絶縁膜１１９を介して設けられたゲート電極１４５と、保護膜１２０、１２１と、ソースおよびドレイン電極１４７とを備えている。半導体層１４０は、ソースおよびドレイン領域１４３と、チャネル領域１４１と、ソースおよびドレイン領域１４３とチャネル領域１４１との間に位置するＬＤＤ領域１４２とを有している。ゲート電極１４５は、チャネル領域１４１と重なっており、かつ、ＬＤＤ領域１４２とは重なっていない。ソースおよびドレイン領域１４３は、保護膜１４０に形成されたコンタクトホール内で、それぞれ、ソースおよびドレイン電極１４７と接続されている。
　また、保持ＴＦＴ２０４の半導体層１４０の基板１１１側には、絶縁膜１１３、１１４を介して遮光層１４９が配置されている。遮光層１４９は少なくとも半導体層１４０のチャネル領域１４１と重なるように配置されていればよい。好ましくは、図示するように、半導体層１４０全体と重なるように配置されている。遮光層１４９は、半導体層１４０に基板１１１側から光が入射してリーク電流が生じることを防止する。また、本実施形態では、遮光層１４９はＶＬＳラインに接続され、その電位が固定されている。このため、バックゲート効果により保持ＴＦＴ２０４のオフリーク電流をより効果的に低減できる。
　本実施形態では、画素用ＴＦＴ１０５および保持ＴＦＴ２０４は、何れもｎチャネル型ＴＦＴである。好ましくは、これらのＴＦＴのチャネル領域１３１、１４１には、閾値電圧を調整するために、ボロンなどのｐ型不純物がドープされている（チャネルドープ）。ｐ型不純物の濃度は、各ＴＦＴに要求される特性や閾値電圧を考慮して、別個に制御される。
　保持ＴＦＴ２０４の基板１１１側に電位が固定された遮光層１４９が設けられていると、遮光層１４９の電位の設定値により、オン特性が変化する。具体的には、遮光層１４９の電位を上げるほどオン電流Ｉｏｎは大きくなり、電位を下げるほどオン電流Ｉｏｎは小さくなる。従って、遮光層１４９の電位をマイナスに設定する場合、保持ＴＦＴ２０４のオン電流Ｉｏｎがスペックを満たすためには、保持ＴＦＴ２０４のチャネル領域１４１におけるｐ型不純物の濃度を、画素用ＴＦＴ１０５のチャネル領域１３１におけるｐ型不純物の濃度よりも低く設定することが好ましい。これにより、画素用ＴＦＴ１０５において所望の特性を確保しつつ、保持ＴＦＴ２０４において、遮光層１４９によるオン電流の低下を抑制して、所望のオン特性を得ることができる。
　また、画素用ＴＦＴ１０５および保持ＴＦＴ２０４におけるＬＤＤ領域１３２、１４２のｎ型不純物の濃度も、各ＴＦＴに要求される特性を考慮して、別個に制御されていてもよい。例えば、上記のように、保持ＴＦＴ２０４のチャネル領域のｐ型不純物濃度を低く抑えた場合、チャネルドープによって保持ＴＦＴ２０４のオフリーク電流を十分に低減できない場合がある。このような場合に、保持ＴＦＴ２０４のＬＤＤ領域１４２におけるｎ型不純物の濃度を、画素用ＴＦＴ１０５のＬＤＤ領域１３２におけるｎ型不純物の濃度よりも低く設定してもよい。これにより、画素用ＴＦＴ１０５において所望の特性を確保しつつ、保持ＴＦＴ２０４において、オン特性を確保しつつ、オフリーク電流を所望の範囲まで低減できる。
　光センサーＴＦＤ２０２は、ｎ型領域１５３と、ｐ型領域１５４と、これらの間に位置する真性領域１５１とを有する半導体層１５０と、ｎ型領域１５３およびｐ型領域１５４にそれぞれ接続された電極１５７とを備えている。真性領域１５１が受光領域となる。また、半導体層１５０の基板１１１側には、絶縁膜１１３、１１４を介して遮光層１５９が設けられている。遮光層１５９は、半導体層１５０の少なくとも真性領域１５１と重なるように配置されている。遮光層１５９により、基板１１１側から真性領域１５１に光が入射して光電流が生じることを防止できるので、半導体層１５０の上方から真性領域１５１に入射する光をより正確にセンシングすることが可能になる。
　なお、本明細書では、「真性領域」とは、ｐ型領域とｎ型領域とによって挟まれ、これらの領域よりも不純物濃度が低い（すなわち抵抗の高い）領域を指す。従って、真性領域は、真性半導体からなる領域であってもよいし、ｐ型領域やｎ型領域よりも低い濃度でｐ型またはｎ型不純物が注入された領域であってもよい。
　遮光層１５９の電位は固定されていることが好ましい。遮光層１５９がフローティングしていると、遮光層１５９に電荷がチャージされて光センサーＴＦＤ２０２の特性が変化する可能性がある。遮光層１５９は、保持ＴＦＴ２０４の下方の遮光層１４９と電気的に接続され、かつ、ＶＬＳラインに接続されていてもよい。これにより、遮光層１４９、１５９の電位を共通のラインを用いて固定できるので有利である。
　図１（Ｃ）では、光センサーＴＦＤ２０２およびＴＦＴ１０５、２０４の構成のみを示しているが、バッファＴＦＴ２０８も、これらのＴＦＤおよびＴＦＴと同一の半導体膜から形成された半導体層を用いて形成されていることが好ましい。バッファＴＦＴ２０８の構造は、例えばＬＤＤ領域を有しないシングルドレイン構造であってもよい。
　信号蓄積用の容量２０６は、ゲート電極層と、上記半導体膜から形成された半導体層とを電極として構成され、その容量はゲート絶縁膜によって形成されていてもよい。
　また、図示していないが、光センサーＴＦＤ２０２におけるｐ型領域１５４は、ＲＳＴ信号ラインに接続され、ｎ型領域１５３は、保持ＴＦＴ２０４のドレイン電極１４７に接続されている。保持ＴＦＴ２０４のゲート電極１４５はＣＬＫ信号ラインに接続され、ソース電極１４７は、容量２０６における下部電極（半導体層）に接続され、この容量２０６を経てＲＷＳ信号ラインに接続されている。保持ＴＦＴ２０４のソース電極１４７は、また、バッファＴＦＴ２０８のゲート電極に接続されている。バッファＴＦＴ２０８のドレイン電極はＶＤＤ信号ラインに接続され、ソース電極は出力信号ラインに接続されている。
　本実施形態の半導体装置の構成は、図１に示す構成に限定されない。図１（Ａ）では、２つのカラー表示画素１０９ａ、１０９ｂに対して、１個の光センサー部２００が設けられているが、画素の数に対する光センサー部の数（密度）は、分解能に応じて適宜選択できる。例えば、１つまたは３つ以上のカラー表示画素に対して１個の光センサー部２００が設けられていてもよい。また、１つの原色の画素、あるいは複数の画素のセットに対して１つの光センサー部２００が設けられていてもよい。
　図１（Ｃ）では、画素用ＴＦＴ１０５および保持ＴＦＴ２０４として、ＬＤＤ構造を有するＴＦＴを示したが、これらのＴＦＴはＬＤＤ構造を有していなくてもよい。また、マルチゲート構造を有していてもよい。さらに、保持ＴＦＴ２０４や光センサーＴＦＤ２０２の背面側に遮光層１４９、１５９が設けられていなくてもよい。
　各光センサー部は、複数の光センサーＴＦＤを有していてもよい。例えば、光センサーＴＦＤ２０２に加えて、光センサーＴＦＤ２０２とは検知可能な波長域の異なる他の光センサーＴＦＤを備えていてもよい。あるいは、同じ種類の複数の光センサーＴＦＤを並列に接続し、出力を高めてもよい。
　次に、図２を参照しながら、本実施形態の表示装置の構成を、タッチパネルセンサーを備えたタッチパネル液晶表示装置を例に説明する。
　図２は、アクティブマトリクス方式のタッチパネル液晶表示装置の一例を示す模式的な断面図である。簡単のため、図１と同様の構成要素には同じ参照符号を付している。
　液晶表示装置１０００は、液晶モジュール１８０と、液晶モジュール１８０の背面側に配置されたバックライト１７０とを備えている。液晶モジュール１８０は、透光性を有する背面基板１１１と、背面基板に対向するように配置された前面基板１７１と、これらの基板の間に設けられた液晶層１７７とによって構成される。前面基板１７１の観察者側および背面基板１１１の背面側には、それぞれ、偏光板１７５が設けられている。液晶モジュール１８０は、複数の画素（原色の画素）を有しており、各画素は、画素電極（図示せず）と、画素電極に接続された画素用ＴＦＴ１０５とを有している。また、３つの原色（ＲＧＢ）の画素からなるカラー表示画素のそれぞれに隣接して、光センサーＴＦＤ２０２を含む光センサー部が配置されている。
　各画素の観察者側にはカラーフィルター（図示せず）が配置されているが、光センサー部の観察者側にはカラーフィルターが設けられていないことが好ましい。光センサー部の観察者側にカラーフィルターが設けられていると、光センサー部を構成する光センサーＴＦＤ２０２の感度が低下するおそれがあるからである。
　光センサーＴＦＤ２０２とバックライト１７０との間には遮光層１５９が配置されている。従って、バックライト１７０からの光１９１は遮光層１５９により遮光され、裏面から（背面基板１１１側から）光センサーＴＦＤ２０２に入射しない。なお、遮光層１５９は、少なくとも、バックライト１７０の光が、光センサーＴＦＤ２０２の真性領域に入らないように配置されていればよい。
　光センサー部は、表示装置１０００に入射する外光１９３を利用して、画面に接触している物体のセンシングを行うことができる。または、バックライト１７０から出射される光（バックライト光）を利用して、画面に接触している物体のセンシングを行ってもよい。あるいは、外光１９３およびバックライト光１９１の両方を利用してセンシングを行うことが可能となるように構成されていてもよい。例えば表示装置１０００の使用環境によって十分な外光１９３が表示領域内に入射しないことがあるが、このような場合であっても、バックライト光１９１を利用したセンシングを行うことができる。
　バックライト光１９１を利用したセンシングは以下のように行うことができる。バックライト光１９１は、表示パネルを通過してパネル表面に達する。ここで指腹などの物体によって反射されると、表示領域内に配置された光センサー部に入射する。従って、光センサー部に入射する光をセンシングすることにより、画面に接触している物体を検知できる。バックライト光１９１を利用する場合には、光センサーＴＦＤ２０２として、バックライト光１９１を検知可能なＴＦＤを用いる必要がある。
　バックライト１７０は、可視光に加えて赤外光も出射することが好ましい。これにより、光センサー部は、バックライト光１７０から出射される赤外光を利用してセンシングを行うことも可能となる。
　ここで、赤外光を利用したセンシングが有利である理由を説明する。バックライトから出射される可視光（「バックライト可視光」と称する。）を利用してセンシングを行う場合、表示パネルにおける「黒」が表示されている画素では、液晶層１７７を通過したバックライト可視光は、観察者側の偏光板に遮断されて、画面に接触している物体に到達しない。このため、バックライト可視光を利用すると、表示によってセンシング感度が低下する可能性がある。これに対し、バックライトから出射する赤外光を利用してセンシングを行うと、上述したような表示依存性の問題を克服できる。赤外光は、可視光と異なり、黒が表示されている画素であっても偏光板を透過する。このため、赤外光を利用すると、表示にかかわらず、所定の感度でセンシングを行うことが可能となる。
　赤外光を利用したセンシングを行う場合、光センサーＴＦＤ２０２として、赤外光（波長：０．７μｍ以上、エネルギー：１．７ｅＶ以下）を検知し得るＴＦＤを用いる。光センサーＴＦＤ２０２は、赤外光のみでなく可視光も検知可能であってもよい。赤外光によるセンシングを主に行う場合には、光センサーＴＦＤ２０２は、可視光より高い感度で赤外光を検知し得ることが好ましい。可視光および赤外光によるセンシングを併用する場合には、各光センサー部において、高い感度で可視光を検知し得る第１の光センサーＴＦＤと、赤外光を検知し得る第２の光センサーＴＦＤとを並列に接続してもよい。なお、光センサーＴＦＤが検知し得る光の波長の範囲は、例えば半導体層の厚さ、結晶粒径、半導体層上部の各層の厚さ、半導体層と遮光層の層間膜（ベースコート）の厚さなどによって適宜調整され得る。
　次に、表示装置１０００において、光センサー部によるセンシング動作の一例を説明する。
　１）充電期間：まず、ＲＳＴラインにマイナス７Ｖ（－７Ｖ）の電位をかけることで、光センサーＴＦＤ２０２は逆バイアス状態となる。このとき、同時にＣＬＫラインにプラス電位をかけることで、保持ＴＦＴ２０４をオン状態にしておく。この状態で、光センサーＴＦＤ２０２に光が入射して光リークが生じると、光センサーＴＦＤ２０２のｎ型領域の側の電位が低下する。光センサーＴＦＤ２０２を介して、ＲＷＳ容量信号ライン（０Ｖ）の容量を介してノード２０９にマイナスの電界が生じる。
　２）保持期間：所定の期間が経過した後に、保持ＴＦＴ２０４をオフ状態とすると、光リーク電流によりマイナスとなったノード２０９の電位が低下したまま保たれる。
　３）読み出し期間：読み出し時には、ＲＷＳ電位をプラスにする（１２Ｖ）ことで、バッファＴＦＴ２０８に印加されているゲート電圧が変化する。バッファＴＦＴ２０８のドレイン側にはＶＤＤ信号ラインよりＶＤＤ信号が印加されている。上記のようにゲート電圧が変動すると、ソース側に接続された出力（ＯＵＴ）信号ラインへ流れる電流値が変化するため、その電気信号を出力信号ラインから取り出すことができる。
　４）この後、ＲＳＴラインから光センサーＴＦＤ２０２に順方向に電流を流して（ＲＳＴ、ＲＷＳ：０Ｖとする）、ＲＳＴ信号を容量２０６に書き込み、容量２０６の電位をリセットする。
　上記１）～４）の動作をスキャンしながら繰り返すことにより、外光およびバックライト光を利用した光センシングが可能になる。
　本実施形態を、バックライトから出射される赤外光のみを利用したセンシング方式に適用することもできる。このセンシング方式は、例えば本出願人による国際公開第２０１１／０４００９０号、国際公開第２０１１／０４００９１号、国際公開第２０１１／０４００９３号などに記載されている。上記の出願には、上述の光センサーＴＦＤ２０２に加えて、環境光を検出するためのＴＦＤを設けることによって、環境光に含まれる赤外線の影響を取り除く方式が記載されている。
　具体的には、まず、図１２（ａ）に示すように、バックライトをオンとして光センサーＴＦＤでセンシングを行う。光センサーＴＦＤでは、バックライト光（シグナル光）のみでなく、環境光も検知される。次いで、図１２（ｂ）に示すように、バックライトをオフとし、環境光検知用ＴＦＤを用いて、環境光のみを検知する。この後、バックライトオン時のセンサー信号と、環境光検知用ＴＦＤによるバックライトオフ時のセンサー信号との差分を求めることによって、図１２（ｃ）に示すように、シグナル光のみによるセンサー信号を求めることができる。この方式では、図１３に示すように、光センサーＴＦＤでセンシングを行った後、センサー信号を読み出すまでの期間が「保持期間」となる。本実施形態によると、保持ＴＦＴ２０４をオフ状態とすることにより、この保持期間において、ノード２０９の電位を保つことができる（上記２））。
　なお、上記方式を用いると、バックライトを常時オンとする方式と比べて、バックライトをオンにする時間を短くできるので、消費電力を低減できる。
　本実施形態は、タッチパネル液晶表示装置に限定されず、イメージセンサーや指紋センサー機能付きの表示装置にも適用できる。上述した光センサー部２００は、イメージセンサーや指紋センサーとして用いることもできる。イメージセンサーや指紋センサーとして用いる場合、画面に押し付けられた画像や指紋を検出するために、一般に、タッチセンサーよりも高い解像度が要求される。解像度は、画素に対する光センサー部の数が多いほど高くなるので、用途に応じて光センサー部の数を適宜調整すればよい。なお、図１（Ａ）に示すように２つのカラー表示画素に対して１つの光センサー部を配置すれば、名刺などの画像の読み取りが可能な十分な解像度を確保できる。さらに、光センサー部の観察者側にカラーフィルターを配置して、カラーフィルターを介した光を光センサー部で受光することにより、光センサー部をカラーイメージセンサーとして機能させることもできる。
　ここで、保持ＴＦＴにおいて、遮光層の電位、チャネル領域へのＰ型不純物（ここではボロン）の濃度、およびＬＤＤ領域の抵抗値と、ＴＦＴの特性との関係を検討したので、その結果を説明する。
　図３は、チャネル領域へのボロン注入量を変化させた場合の、保持ＴＦＴの遮光層の電位Ｖｌｓとオン電流Ｉｏｎとの関係を示すグラフである。図３の横軸は、遮光層の電位（固定）（Ｖ）、縦軸は、ドレイン・ソース間電圧Ｖｄｓ：０．１Ｖ、ゲート・ソース間電圧Ｖｇｓ：５Ｖのときのオン電流Ｉｏｎ（Ａ）をそれぞれ表わしている。また、図３の直線Ｃ１は、チャネル領域のボロン濃度が２．６×１０17／ｃｍ3のときの遮光層の電位Ｖｌｓとオン電流Ｉｏｎとの関係を示すグラフである。同様に、直線Ｃ２、Ｃ３は、それぞれ、チャネル領域のボロン濃度が３．８×１０17／ｃｍ3、および５．０×１０17／ｃｍ3のときの遮光層の電位Ｖｌｓとオン電流Ｉｏｎとの関係を示すグラフである。
　図３からわかるように、遮光層の電位Ｖｌｓおよびチャネル領域のボロン濃度によってオン電流Ｉｏｎが変化する。具体的には、遮光層の電位Ｖｌｓが低くなるにつれて、オン電流Ｉｏｎが低下する。また、チャネル領域のボロン濃度（ボロン注入量）が高くなるほど、オン電流Ｉｏｎが小さくなる。ボロン濃度が高くなると、キャリアが不純物（ボロン）に散乱される原因となり、移動度が落ちるからと考えられる。
　従って、遮光層を設けることによるオン電流Ｉｏｎの低下を、ボロン濃度を低く抑えることによって補償できる。例えば、遮光層の電位Ｖｌｓが－８Ｖと低い場合であっても、チャネル領域のボロン濃度をＣ１の濃度以下に抑えることによって、所望のオン電流Ｉｏｎ（例えば１×１０-7Ａ以上）を確保できる。
　本実施形態では、保持ＴＦＴのチャネル領域におけるボロン濃度を他のＴＦＴとは独立して制御する。このため、他のＴＦＴに求められる特性にかかわらず、保持ＴＦＴのチャネル領域のボロン濃度を、所望のオン特性および遮光層の電位Ｖｌｓに応じて最適化できる。
　なお、保持ＴＦＴに遮光層を形成しなければ、遮光層の電位Ｖｌｓによるオン特性の低下は生じなくなる。しかしながら、遮光層を形成しないと、ＴＦＴの半導体層のチャネル領域に光が入射することによってリーク電流が生じ、ＴＦＴのオフ特性が低下するおそれがある。
　図４は、遮光層を有していないＴＦＴにおけるＶｇ－Ｉｄ特性を例示するグラフである。保持ＴＦＴでは、ゲート電圧Ｖｇが０以下のときのリーク電流が例えば１×１０-13Ａ／個以上（図４に示す範囲Ａ）であれば、光センサー部によるセンシング特性が低下するおそれがある。図４からわかるように、チャネル領域に光が入射すると（照度：１００００ｌｘ、曲線Ｄ２）、チャネル領域に光がほとんど入射しない場合（照度：０ｌｘ、曲線Ｄ１）よりもリーク電流が増加する。この例では、光によるリーク電流は例えば１×１０-11Ａ／個近くまで増加し、範囲Ａに入っている。従って、保持ＴＦＴの少なくともチャネル領域を十分に遮光することが好ましいことがわかる。
　図５は、保持ＴＦＴにおいて、ＬＤＤ領域の抵抗値Ｌｏｆｆとオフ電流Ｉｏｆｆとの関係を例示するグラフである。横軸はＬＤＤ領域の抵抗値Ｌｏｆｆ（ｋΩ／□）を表わしている。ＬＤＤ領域における不純物濃度（ここではリン濃度）が高いほど、抵抗値Ｌｏｆｆは低くなる。縦軸は、ドレイン・ソース間電圧Ｖｄｓ：７Ｖ、ゲート・ソース間電圧Ｖｇｓ：－３Ｖのときのオフ電流Ｉｏｆｆ（Ａ）を表わしている。
　保持ＴＦＴでは、オフ電流Ｉｏｆｆが例えば４×１０-13Ａ以上になると（図５に示す範囲Ｂ）、光センサー部のセンシング特性が低下するおそれがある。図５からわかるように、ＬＤＤ領域の抵抗値Ｌｏｆｆを高めることによって、オフ電流Ｉｏｆｆを小さく抑えることができる。図示する例では、抵抗値Ｌｏｆｆが５０ｋΩ／□以上であれば、オフ電流Ｉｏｆｆを４×１０-13Ａよりも十分に小さくできる。また、抵抗値Ｌｏｆｆが１０ｋΩ／□では、オフ電流Ｉｏｆｆは６×１０-13Ａまで増加し、範囲Ｂに入る。
　従って、保持ＴＦＴのＬＤＤ領域の抵抗値Ｌｏｆｆを他のＴＦＴとは独立して制御することによって、他のＴＦＴに求められる特性にかかわらず、ＬＤＤ領域の抵抗値Ｌｏｆｆを最適化でき、保持ＴＦＴに求められるオフ特性を確保できる。
　図３～図５に示す結果からわかるように、保持ＴＦＴに遮光層を設け、かつ、保持ＴＦＴのチャネル領域に対するボロンの注入量を、他のＴＦＴとは別個に最適化することにより、保持ＴＦＴに要求される特性を実現できる。必要に応じて、保持ＴＦＴのＬＤＤ領域に対するリンの注入量を、他のＴＦＴとは別個に最適化してもよい。
　特に、保持ＴＦＴにおいて、所望のオン特性を得るために、チャネル領域へのボロン注入量を低く抑えた結果、チャネルドープによってオフリーク電流を十分に低減できない場合がある。このような場合に、ＬＤＤ領域へのリン注入量を制御してＬＤＤ領域の抵抗を最適化すると、オフリーク電流を所望の範囲まで低減できる。従って、所望のオフ特性およびオン特性を両立することが可能になる。
　（第２の実施形態）
　以下、図面を参照しながら、本発明による半導体装置の第２の実施形態を説明する。本実施形態は、光センサー部を備えた表示装置である。
　以下、本実施形態の表示装置の構成を、タッチセンサー付きの液晶表示装置を例に説明する。
　本実施形態の表示装置は、表示領域と、表示領域の周辺に位置する額縁領域とを有している。表示領域は、複数の画素と、複数の光センサー部とを有している。画素および光センサー部の構成は、第１の実施形態で前述した構成と同様であってもよい。すなわち、各画素は、画素電極と、画素用ＴＦＴとを含んでいる。各光センサー部は、少なくとも１つの光センサーＴＦＤ、容量および保持ＴＦＴを含んでいる。額縁領域には、各画素を駆動するための表示用の駆動回路が設けられている。駆動回路は、一般に、ｎ型ＴＦＴおよびｐ型ＴＦＴを含んでいる。ここでは、駆動回路を構成するＴＦＴを駆動回路用ＴＦＴと呼ぶ。
　駆動回路用ＴＦＴ、画素用ＴＦＴ、保持ＴＦＴおよび光センサーＴＦＤは、同一基板上に形成されている。また、これらのＴＦＴおよびＴＦＤは、活性領域として、同一の半導体膜から形成された半導体層を有していることが好ましい。また、これらのＴＦＴおよびＴＦＤは、共通のプロセスで形成されていることが好ましい。
　本実施形態では、駆動回路用ＴＦＴと保持ＴＦＴとでは、例えば閾値電圧、オフリーク特性などの特性が互いに異なっている。これらのＴＦＴの特性は、前述の実施形態と同様に、ＴＦＴ構造、チャネル領域の不純物濃度、ＬＤＤ領域の不純物濃度、遮光層の有無などによって制御され得る。なお、駆動回路用ＴＦＴ、保持ＴＦＴおよび画素用ＴＦＴの間で、各ＴＦＴの特性がそれぞれ異なっていてもよい。
　以下、図面を参照しながら、駆動回路用ＴＦＴ、画素用ＴＦＴ、保持ＴＦＴおよび光センサーＴＦＤを共通のプロセスで製造する方法の一例を説明する。
　まず、図６（Ａ）に示すように、ガラス基板などの基板３０１上に遮光層３０２ｓ、３０２ｄをパターン形成した後、遮光層３０２ｓ、３０２ｄを覆うようにベースコート絶縁膜を形成する。遮光層３０２ｓ、３０２ｄは、それぞれ、保持ＴＦＴおよびＴＦＤに対する基板裏面方向からの光を遮ることができるように配置される。
　遮光層３０２ｓ、３０２ｄは、例えば次のようにして形成される。ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法などによって基板３０１表面上に、遮光層となる金属膜または絶縁膜を形成する。金属膜として、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌなどの元素を主成分とする膜を用いることができる。絶縁膜としては例えばＳｉ膜を用いることができる。金属膜または絶縁膜の厚さは例えば５０ｎｍ以上であることが好ましい。
　ベースコート絶縁膜として、例えばＣＶ法によってシリコン酸化膜やシリコン窒化膜を形成してもよい。ベースコート絶縁膜は単層であってもよいし、多層構造を有していてもよい。ベースコート絶縁膜の厚さは例えば１００ｎｍ以上５００ｎｍ以下である。ここでは、ベースコート絶縁膜として、プラズマＣＶＤ法を用いて、窒化ケイ素膜３０３および酸化ケイ素膜３０４をこの順で形成する。
　なお、ここでは、保持ＴＦＴおよびＴＦＤの背面側に遮光層をそれぞれ配置するが、これらの遮光層が配置されなくてもよい。あるいは、他のＴＦＴの背面側にも遮光層が配置されていてもよい。
　次いで、図６（Ｂ）に示すように、酸化ケイ素膜３０４上に半導体膜３０６を形成する。ここでは、半導体膜３０６として、結晶質シリコン膜を形成する。半導体膜３０６の厚さは例えば４０ｎｍ以上３００ｎｍ以下である。結晶質シリコン膜は、酸化ケイ素膜３０４上に非晶質シリコン膜を堆積し、これを結晶化することによって形成してもよい。結晶化方法は特に限定しないが、例えば触媒元素を用いて結晶化を行ってもよいし、エキシマレーザーなどを用いて低温で結晶化させてもよい。
　一例として、触媒元素を用いて非晶質シリコン膜を結晶化させる方法を説明する。まず、プラズマＣＶＤ法やスパッタ法などの公知の方法で、非晶質シリコン膜（厚さ：例えば２０ｎｍ以上１５０ｎｍ以下）を形成する。この後、非晶質シリコン膜の表面の一部または全体に、結晶化を促進する触媒元素を添加する。本実施形態では、蒸着法やスパッタ法などにより触媒元素からなる薄膜（ここではニッケル膜）を非晶質シリコン膜上に形成する。なお、触媒元素の添加は、重量換算で１～１０ｐｐｍ程度、例えば５ｐｐｍの触媒元素（ニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布することによって行ってもよい。触媒元素としては、ニッケル（Ｎｉ）以外に、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、パラジウム（Ｐｄ）、銅（Ｃｕ）からなる群から選ばれた一種または複数種の元素を用いてもよい。これらの元素よりも触媒効果は小さいが、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）等も触媒元素として機能する。次に、非晶質シリコン膜に対して加熱処理を行い、非晶質シリコン膜を結晶化させて結晶質シリコン膜を得る。ここでは、非晶質シリコン膜に対してレーザーアニールを行い、ニッケル薄膜と非晶質シリコン膜とを反応させ、これらの膜の界面に結晶質シリコンを形成する。この後、エッチングなどによって未反応のニッケル膜および珪化ニッケルの層を除去する。次いで、残ったシリコン膜にさらにレーザーアニールを行い、さらなる結晶化を行う。このようにして、結晶質シリコン膜を得る。
　なお、レーザーアニールの代わりに、炉を用いて、不活性雰囲気下、例えば窒素雰囲気下にて加熱処理を行ってもよい。加熱処理としては、５００～６５０℃で３０分～４時間のアニール処理を行うことが好ましい。あるいは、ランプを熱源として用いるＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）装置で結晶化を行ってもよい。
　続いて、図６（Ｃ）に示すように、フォトリソグラフィにより、半導体膜３０６の不要な領域を除去して素子間分離を行う。これにより、駆動回路用のｎ型ＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域）となる半導体層３１１ｎ、駆動回路用のｐ型ＴＦＴの活性領域となる半導体層３１１ｐ、画素用ＴＦＴの活性領域となる半導体層３１１ｔ、保持ＴＦＴの活性領域となる半導体層３１１ｓ、および、光センサーＴＦＤの活性領域（ｎ+型／ｐ+型領域、真性領域）となる半導体層３１１ｄが形成される。半導体層３１１ｔ、３１１ｓ、３１１ｄは、基板３０１のうち表示領域となる領域内に配置され、半導体層３１１ｎ、３１１ｐは、表示領域となる領域の外側に配置される。
　次に、図７（Ｄ）に示すように、半導体層３１１ｎ、３１１ｐ、３１１ｔ、３１１ｓ、３１１ｄを覆うゲート絶縁膜３１３を形成する。ゲート絶縁膜３１３として、例えばＣＶＤ法によりシリコン酸化膜やシリコン窒化膜を形成してもよい。シリコン酸化膜を形成する場合には、原料ガスとしてＳｉＨ4およびＮ2Ｏ（またはＯ2）用いてプラズマＣＶＤ法を行ってもよい。ゲート絶縁膜３１３は単層であってもよいし、多層構造を有していてもよい。ゲート絶縁膜３１３の厚さは例えば１０ｎｍ以上１２０ｎｍ以下である。
　続いて、各半導体層のドーズ量を調整するために、各半導体層にボロン（Ｂ）やインジウム（Ｉｎ）などのｐ型不純物３１５をイオン注入する。本実施形態では、例えば注入エネルギーを１０ＫｅＶ以上８０ＫｅＶ以下、ドーズ量を５×１０11（ｉｏｎ／ｃｍ2）以上５×１０12（ｉｏｎ／ｃｍ2）以下に設定してイオン注入を行う。注入後のこれらの半導体層のｐ型不純物の濃度は、５×１０16（個／ｃｍ3）以上５×１０17（個／ｃｍ3）以下であることが好ましい。
　本実施形態では、この注入工程において、半導体層３１１ｎ、３１１ｐ、３１１ｔ、３１１ｓおよび３１１ｄに対するｐ型不純物３１５の注入量をそれぞれ異ならせる。例えば、異なる注入マスク（レジストマスク）を用いて、注入条件の異なる複数回のイオン注入工程を行ってもよい。あるいは、グレートーンマスクを形成し、これを介してイオン注入を行うことによって、各半導体層に対する注入量を異ならせることができる。
　ｎ型ＴＦＴの半導体層３１１ｎ、３１１ｔ、３１１ｓにｐ型不純物を注入すると（チャネルドープ）、その電流―電圧曲線を高電圧側にシフトさせることができる。従って、ゲート電圧Ｖｇ＝０のときにドレイン電流Ｉｄが最小値（オフ状態）となるように調整することは可能である。ただし、閾値電圧も高電圧側にシフトしてしまうため、ＴＦＴごとに所望のオフ特性およびオン特性が得られるように、ｐ型不純物の濃度を調整する。また、ＴＦＴの下方に、電位を固定した遮光層を有する場合、その電位も考慮して、ｐ型不純物の濃度を最適化する（図３）。なお、ｐ型ＴＦＴの半導体層３１１ｐや光センサーＴＦＤの半導体層３１１ｄにはｐ型不純物を注入しなくてもよい。
　例えば、保持ＴＦＴとなる半導体層３１１ｓのボロンドーズ量を２×１０12／ｃｍ2以上４×１０12／ｃｍ2とし、画素用ＴＦＴとなる半導体層３１１ｔのボロンドーズ量を３．８×１０12／ｃｍ2とする。この方法で製造される保持ＴＦＴのチャネル領域の不純物濃度（ボロン濃度）は２×１０17／ｃｍ3以上４×１０17／ｃｍ3以下、画素用ＴＦＴのチャネル領域の不純物濃度（ボロン濃度）は３．８×１０17／ｃｍ3となる。
　次いで、図７（Ｅ）に示すように、ゲート絶縁膜３１３上に、ＴＦＴの半導体層３１１ｎ、３１１ｐ、３１１ｔ、３１１ｓの一部と重なるように、ゲート電極３１６ｎ、３１６ｐ、３１６ｔ、３１６ｓをそれぞれ形成する。また、半導体層３１１ｔの上には、補助容量の上部電極３１６ｃを形成する。
　なお、図示する例では、画素用ＴＦＴの半導体層３１１ｔに２つのゲート電極３１６ｔを形成し（ダブルゲート構造）、他のＴＦＴの半導体層には１つのゲート電極を形成しているが、各ＴＦＴのゲート構造はこれに限定されない。保持ＴＦＴの半導体層３１１ｓ上に２つまたは３つのゲート電極を形成し、ダブルゲート構造やトリプルゲート構造にしてもよい。
　ゲート電極３１６ｎ、３１６ｐ、３１６ｔ、３１６ｓは、スパッタ法または真空蒸着法などを用いてゲート絶縁膜３１３上に導電膜を堆積し、これをパターニングすることによって形成される。導電膜は、Ｗ、Ｔａ、Ｔｉ、Ｍｏ、Ａｌ等の元素を主成分とする金属膜であることが好ましい。導電膜の厚さは例えば２００ｎｍ以上６００ｎｍ以下である。
　続いて、図７（Ｆ）に示すように、駆動回路用ｐ型ＴＦＴの半導体層３１１ｐおよび光センサーＴＦＤの半導体層３１１ｄの一部にｐ型不純物３１８をイオン注入し、ｐ型の拡散層を形成する。
　具体的には、まず、半導体層３１１ｎ、３１１ｔおよび３１１ｓの全体と、半導体層３１１ｄのｎ型領域（ｎ層）および真性領域（ｉ層）となる領域とを覆うレジストマスク３２５ｎ、３２５ｔ、３２５ｓ、３２５ｄを形成する。次いで、ボロン（Ｂ）やインジウム（Ｉｎ）などのｐ型不純物３１８をイオン注入する。これにより、半導体層３１１ｐのうちゲート電極３１６ｐで覆われていない領域にｐ型不純物３１８が注入され、ソース・ドレイン領域３２７ｐとなる。半導体層３１１ｐのうちゲート電極３１６ｐと重なっており、ｐ型不純物３１８が注入されなかった領域はチャネル領域３２８ｐとなる。また、半導体層３１１ｄのうちレジストマスク３２５ｄで覆われていない領域にｐ型不純物３１８が注入され、ｐ型領域３４０ｄとなる。イオン注入後、レジストマスク３２５ｎ、３２５ｔ、３２５ｓ、３２５ｄを除去する。
　この工程における注入条件は特に限定されない。例えば注入エネルギーを１０ＫｅＶ以上８０ＫｅＶ以下、ドーズ量を５×１０14（ｉｏｎ／ｃｍ-2）以上２×１０16（ｉｏｎ／ｃｍ-2）以下に設定してイオン注入を行う。ソース・ドレイン領域３２７ｐおよびｐ型領域３４０ｄのｐ型不純物の濃度は、１．５×１０20（個／ｃｍ3）以上３×１０21（個／ｃｍ3）以下であることが好ましい。
　続いて、図８（Ｇ）に示すように、駆動回路用ｎ型ＴＦＴの半導体層３１１ｎ、画素用ＴＦＴの半導体層３１１ｔ、保持ＴＦＴの半導体層３１１ｓおよび光センサーＴＦＤの半導体層３１１ｄの一部にｎ型不純物３２０を注入し、ｎ型の拡散層を形成する。
　具体的には、まず、半導体層３１１ｐの全体と、半導体層３１１ｄのｐ型領域および真性領域となる領域とを覆うレジストマスク３２６ｐ、３２６ｄを形成する。次いで、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物３２０をイオン注入する。これにより、半導体層３１１ｎ、３１１ｔ、３１１ｓのうちゲート電極３１６ｎ、３１６ｔ、３１６ｓで覆われていない領域にｎ型不純物３２０が注入される。また、半導体層３１１ｄのうちレジストマスク３２６ｄで覆われていない領域にｎ型不純物３２０が注入される。イオン注入後、レジストマスク３２６ｐ、３２６ｄを除去する。
　この工程における注入条件は特に限定されない。例えば注入エネルギーを１０ＫｅＶ以上１００ＫｅＶ以下、ドーズ量を１×１０12（ｉｏｎ／ｃｍ2）以上１×１０14（ｉｏｎ／ｃｍ2）以下に設定してイオン注入を行う。ｎ型拡散層のｎ型不純物の濃度は、１×１０17（個／ｃｍ3）以上１×１０19（個／ｃｍ3）以下であることが好ましい。
　この後、図８（Ｈ）に示すように、駆動回路用ｎ型ＴＦＴの半導体層３１１ｎ、画素用ＴＦＴの半導体層３１１ｔおよび保持ＴＦＴの半導体層３１１ｓのソース・ドレイン領域となる領域と、光センサーＴＦＤの半導体層３１１ｄのｎ型領域となる領域とにｎ型不純物３２２をさらに注入し、高濃度ｎ型領域を形成する。
　具体的には、まず、半導体層３１１ｐの全体と、半導体層３１１ｔ、３１１ｓのＬＤＤ領域となる領域と、半導体層３１１ｄのｐ型領域および真性領域となる領域とを覆うレジストマスク３３０ｐ、３３０ｔ、３３０ｓ、３３０ｄを形成する。次いで、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物３２２をイオン注入する。これにより、半導体層３１１ｎのうちゲート電極３１６ｎで覆われていない領域にｎ型不純物３２２が注入されて、ソース・ドレイン領域３２７ｎとなる。半導体層３１１ｎのうちゲート電極３１６ｎと重なっており、ｐ型不純物３２０、３２２が注入されなかった領域はチャネル領域３２８ｎとなる。また、半導体層３１１ｔ、３１１ｓのうちレジストマスク３３０ｔ、３３０ｓにもゲート電極３１６ｔ、３１６ｓにも覆われていない領域にｎ型不純物３２２が注入されて、それぞれ、ソース・ドレイン領域３２７ｔ、３２７ｓとなる。半導体層３１１ｔ、３１１ｓのうちゲート電極３１６ｔ、３１６ｓには覆われていないが、レジストマスク３３０ｓ、３３０ｔに覆われ、ｎ型不純物３２２が注入されなかった領域はＬＤＤ領域３２９ｔ、３２９ｓとなる。半導体層３１１ｔ、３１１ｓのうちゲート電極３１６ｔ、３１６ｓと重なっており、ｎ型不純物３２０、３２２が何れも注入されなかった領域はチャネル領域３２８ｔ、３２８ｓとなる。半導体層３１１ｔのうち上部電極３１６ｃと重なる部分は、補助容量の下部電極３４４ｃとなる。さらに、半導体層３１１ｄのうちレジストマスク３３０ｄで覆われていない領域にｎ型不純物３２２が注入され、ｎ型領域３４２ｄが形成される。半導体層３１１ｄのうちｎ型不純物３２０、３２２およびｐ型不純物３１８の何れも注入されていない部分は真性領域３２８ｄとなる。イオン注入後、レジストマスク３３０ｐ、３３０ｔ、３３０ｓ、３３０ｄを除去する。
　この工程における注入条件は特に限定されない。例えば注入エネルギーを１０ＫｅＶ以上１００ＫｅＶ以下、ドーズ量を５×１０14（ｉｏｎ／ｃｍ2）以上１×１０16（ｉｏｎ／ｃｍ2）以下に設定してイオン注入を行う。ｎ型拡散層のｎ型不純物の濃度は、１．５×１０20（個／ｃｍ3）以上３×１０21（個／ｃｍ3）以下であることが好ましい。
　なお、図示するプロセスによると、画素用ＴＦＴのＬＤＤ領域３２９ｔと保持ＴＦＴのＬＤＤ領域３２９ｓとは同じ不純物濃度を有するが、これらの不純物濃度を異ならせることもできる。例えば、ＬＤＤ領域を形成するためのイオン注入工程（図８（Ｇ））を２回に分けて、画素用ＴＦＴのＬＤＤ領域を形成するためのイオン注入工程と、保持ＴＦＴのＬＤＤ領域を形成するためのイオン注入工程とを行い、各工程の注入条件を異ならせてもよい。あるいは、図８（Ｇ）に示すイオン注入工程において、グレートーンマスクを用いて、半導体層３１１ｔ、３１１ｓに対する注入量を異ならせることもできる。
　各ＬＤＤ領域のｎ型不純物濃度は特に限定しないが、後述するように、ｎ型不純物濃度を低く抑えてＬＤＤ領域の抵抗を高めると、オフリーク電流をより低減できる。ただし、ＬＤＤ領域の抵抗が高くなると、オン電流も小さくなってしまう。このため、ＬＤＤ領域のｎ型不純物濃度は、各ＴＦＴに求められるオン特性およびオフ特性に応じて、それぞれ最適化されることが好ましい。
　この後、各半導体層に注入されたｐ型およびｎ型不純物を活性化させるための熱処理を施す。
　続いて、図８（Ｉ）に示すように、層間絶縁膜３５０を形成する。層間絶縁膜３５０としてシリコン酸化膜を形成する場合には、原料ガスとしてＳｉＨ4およびＮ2Ｏ（またはＯ2）を用いてプラズマＣＶＤ法を行ってもよい。層間絶縁膜３５０は単層であってもよいし、多層構造を有していてもよい。ここでは、層間絶縁膜３５０として、窒化ケイ素膜３５１および酸化ケイ素膜３５２をこの順で形成する。必要であれば、水素化のための熱処理を行ってもよい。
　この後、層間絶縁膜３５０に、各ＴＦＴのソース・ドレイン領域と、ＴＦＤのｐ型領域およびｎ型領域とにそれぞれ達するコンタクトホールを形成する。次いで、層間絶縁膜３５０上およびコンタクトホール内部に導電膜を堆積し、パターニングする。これにより、ＴＦＴの電極・配線３５４ｎ、３５４ｐ、３５４ｔ、３５４ｓおよびＴＦＤの電極・配線３５４ｄとを得る。導電膜としては、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、Ａｌなどの元素を主成分とする金属膜を用いることが好ましい。導電膜の形成は、スパッタ法や真空蒸着法などによって行うことができる。また、導電膜は単層であってもよいし、積層構造を有していてもよい。
　このようにして、駆動回路用ｎ型ＴＦＴ３６１、駆動回路用ｐ型ＴＦＴ３６２、画素用ＴＦＴ３６３、補助容量３６４、保持ＴＦＴ３６５および光センサーＴＦＤ３６６が得られる。
　図示しないが、これらのＴＦＴおよびＴＦＤ上に、平坦化膜を設けてもよい。平坦化膜には、後に形成される画素電極と画素用ＴＦＴとを電気的に接続するための開口部を形成する必要がある。平坦化膜の材料は感光性樹脂であってもよい。この場合、フォトリソグラフィにより、画素用ＴＦＴの上方に開口部を形成できる。続いて、平坦化膜上に画素電極を形成する。画素電極の材料としては、バックライトからの光を透過する透明導電材料（例えばＩＴＯ、ＩＺＯなど）を用いることが好ましい。
　本実施形態の半導体装置の製造方法は、上記方法に限定されない。上記方法では、駆動回路用ＴＦＴとして、シングルドレイン構造のＴＦＴを形成しているが、ＧＯＬＤ（Ｇａｔｅ　Ｏｖｅｒｌａｐｐｅｄ　ＬＤＤ）構造のＴＦＴを形成してもよい。「ＧＯＬＤ構造」とは、例えばＬＤＤ領域がゲート電極によってオーバーラップされた構造をいう。ＧＯＬＤ構造を有するＴＦＴでは、ゲート電極に電圧を印加すると、ゲート電極がオーバーラップしたＬＤＤ領域にキャリアとなる電子が蓄積される。よって、ＬＤＤ領域の抵抗を小さくすることができるので、ＴＦＴの電流駆動力の低下を抑えることができる。なお、ＧＯＬＤ構造のＴＦＴは、前述したＬＤＤ構造（ゲート電極とＬＤＤ領域とが重なっていない構造）のＴＦＴよりもオフリーク電流が大きくなるという欠点があり、画素用ＴＦＴや保持ＴＦＴには適さない。
　また、上記方法では、触媒元素を用いた結晶化方法を詳しく説明したが、非晶質半導体膜に対してレーザーを照射して結晶化を行うこともできる（レーザー結晶化）。
　ただし、触媒元素を用いて非晶質半導体膜を結晶化させると、結晶化された半導体膜は、他の方法（例えばレーザー結晶化）によって結晶化された半導体膜よりも高い結晶性を有するので好ましい。結晶性の高い半導体層を用いてＴＦＴを形成すると、ＴＦＴのオン時の立ち上がり特性（サブスレッショルド特性）を向上できる。すなわち、閾値電圧付近におけるゲート・ソース間電圧に対するドレイン電流の変化をより急峻にできる。
　触媒元素を用いて結晶化された半導体膜から形成された半導体層は、触媒元素を含んでいる。また、半導体層のうち少なくともチャネル領域は、結晶の〈１１１〉晶帯面が配向した領域で主に構成されている。この理由を以下に説明する。
　一般に、触媒元素を用いずに非晶質半導体膜を結晶化させると、半導体膜下地の絶縁体の影響（特に非晶質二酸化ケイ素の場合）で、結晶質半導体膜の面配向は、（１１１）に向きやすい。これに対して、上記方法のように非晶質半導体膜に触媒元素を添加して結晶化させると、触媒元素の半導体化合物が結晶成長のドライビングフォースとなり、隣接する非晶質領域を一方向に向かって次々と結晶化する。このとき触媒元素化合物は、〈１１１〉方向に向かって強く成長する性質があるため、〈１１１〉晶帯面が現れる。
　また、上記方法によると、半導体層の〈１１１〉晶帯面が配向した領域のうちの５０％以上が、（１１０）面配向または（２１１）面配向した領域となる。さらに、個々の結晶ドメイン（ほぼ同一の面方位領域）のサイズ（ドメイン径）は、例えば２μｍ以上１０μｍ以下になる。面配向および面配向の割合、結晶ドメインのドメイン径は、ＥＢＳＰ測定により測定された値である。
　本発明の半導体装置は、光センサー部を備えた表示装置に限定されず、イメージセンサーであってもよい。以下、本発明を適用したイメージセンサーの構成を簡単に説明する。
　イメージセンサーは、２次元に配列された複数の受光部と、画像情報を生成する画像情報生成部とを備える。各受光部は、図１（Ａ）に示す画素と同様の構成を有していてもよい。あるいは、３つの画素（ＲＧＢ画素）から構成されていてもよい。各受光部は上述したような光センサー部を含んでいる。画像情報生成部では、各受光部の光センサー部で生成されたセンシング信号および各受光部の位置に関連づけられた画像情報を生成する。これにより、イメージセンサーで読み取った画像を形成または認証できる。
　第１および第２の実施形態では、図１に示す光センサー部２００を用いた例を説明したが、本発明における光センサー部の構成は図１に示す構成に限定されない。例えば、複数の光センサーＴＦＤを並列に接続し、出力を高めてもよい。
　図９は、複数の光センサーを有する光センサー部４００を備えたアクティブマトリクス基板の一例を示す図である。
　光センサー部４００は、並列に接続された光センサーＴＦＤ４０２ａ、４０２ｂ、４０２ｃと、保持ＴＦＴ４０４と、容量４０６ａ、４０６ｂと、バッファＴＦＴ４０８とを有している。光センサー部４００では、３つの光センサーＴＦＤを用いるため、より大きな光電流を生じさせることができるので、保持ＴＦＴのオフリークに起因するセンシング特性の低下を抑制できる。なお、この例では、１２個の画素、すなわち４個のカラー画素に対して、１つの光センサー部４００が配置されている。
　また、前述したように、本実施形態における保持ＴＦＴは、複数のゲート電極を有するマルチゲート構造を有していてもよい。
　図１０は、トリプルゲート構造を有する保持ＴＦＴを有するアクティブマトリクス基板の一部を示す平面図である。保持ＴＦＴ５０４では、ゲート電極（ゲート配線）が蛇行して半導体層と３箇所で重なっており、半導体層に３つのチャネル領域が形成されている。このような構成により、オフリーク電流をより効果的に低減できる。
　このように、本実施形態によると、画素用ＴＦＴ、保持ＴＦＴおよび駆動回路用ＴＦＴを、それぞれの用途や要求に応じて最適化することができ、求められるデバイス特性を実現できる。よって、光センサー部のセンサー感度を高めるとともに、より高品位な表示を実現することが可能になる。
　また、本実施形態の製造方法によると、上記のような表示装置を、低コストかつ工程数の少ないプロセスで製造できる。特に、上記方法のように、画素用ＴＦＴ、保持ＴＦＴおよび駆動回路用ＴＦＴのソースおよびドレイン領域を形成するためのドーピング工程と、光センサーＴＦＤのｎ型またはｐ型領域を形成するためのドーピング工程とを同時に行うことにより、製造工程をより簡略化できる。
　本発明は、光センサーＴＦＤを有する光センサー部を備えた半導体装置、あるいは、そのような半導体装置を有するあらゆる分野の電子機器に広く適用できる。例えば、本発明を、アクティブマトリクス型液晶表示装置や有機ＥＬ表示装置に適用してもよい。このような表示装置は、例えば携帯電話や携帯ゲーム機の表示画面や、デジタルカメラのモニター等に利用され得る。従って、本発明は、液晶表示装置や有機ＥＬ表示装置が組み込まれた電子機器全てに適用され得る。
　本発明は、特に、アクティブマトリクス型の液晶表示装置および有機ＥＬ表示装置などの表示装置、イメージセンサー、光センサー、またはそれらを組み合わせた電子機器に好適に利用できる。特に、ＴＦＤを利用した光センサー機能付きの表示装置、またはそのような表示装置を備えた電子機器に本発明を適用すると有利である。また、ＴＦＤを利用した光センサーと、ＴＦＴを利用した駆動回路とを備えたイメージセンサーに適用することもできる。
　　１００　　　　　　半導体装置
　　１０２　　　　　　ＲＳＴ信号ライン
　　１０４　　　　　　ＲＷＳ信号ライン
　　１０５　　　　　　画素用ＴＦＴ
　　１０６　　　　　　ゲートバスライン
　　１０８　　　　　　ソースバスライン
　　Ｒ、Ｇ、Ｂ　　　　（原色の）画素
　　１０９ａ、１０９ｂ　　カラー表示画素
　　２００、４００　　光センサー部
　　２０２、４０２ａ、４０２ｂ、４０２ｃ　　光センサーＴＦＤ
　　２０４　　　　　　保持ＴＦＴ
　　２０６　　　　　　蓄積容量
　　２０８　　　　　　バッファＴＦＴ
　　２０９　　　　　　ノード
　　１１１　　　　　　基板
　　１４９、１５９　　　遮光層
　　１１３、１１４　　　下地膜
　　１１９　　　　　　　ゲート絶縁膜
　　１２０、１２１　　　層間絶縁膜
　　１３０、１４０、１５０　　　　半導体層
　　１３１、１４１　　　チャネル領域
　　１３２、１４２　　　ＬＤＤ領域
　　１３３、１４３　　　ソース・ドレイン領域
　　１３５、１４５　　　ゲート電極
　　１３７、１４７　　　ソース・ドレイン電極
　　１５１　　　　　　　真性領域（受光領域）
　　１５３　　　　　　　ｎ型領域
　　１５４　　　　　　　ｐ型領域
　　１５７　　　　　　　電極

Claims (19)

  1. 　複数の画素を有する表示領域を備えた半導体装置であって、
    　基板と、
    　前記基板上に、画素ごとに形成された第１導電型の第１の薄膜トランジスタと、
    　前記表示領域において、前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部と
    を備え、
    　前記複数の光センサー部のそれぞれは、
    　　少なくとも１つの薄膜ダイオードを含む受光部と、
    　　前記少なくとも１つの薄膜ダイオードで生じた光電流を蓄積する容量と、
    　　前記受光部および前記容量の間に配置された第１導電型の第２の薄膜トランジスタであって、前記受光部は第２の薄膜トランジスタを介して前記容量と接続されている、第２の薄膜トランジスタと
    を含んでおり、
    　前記第１および第２の薄膜トランジスタと前記少なくとも１つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、
    　前記第１および第２の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、
    　前記第１の薄膜トランジスタの特性と前記第２の薄膜トランジスタの特性とは異なっている半導体装置。
  2. 　前記第１の薄膜トランジスタの閾値電圧と前記第２の薄膜トランジスタの閾値電圧とは異なっている請求項１に記載の半導体装置。
  3. 　前記第１および第２の薄膜トランジスタの前記チャネル領域は、何れも、前記第１導電型とは異なる第２導電型の不純物を含んでおり、
    　前記第１および第２の薄膜トランジスタの前記チャネル領域における前記第２導電型の不純物の濃度は互いに異なっている請求項１または２に記載の半導体装置。
  4. 　前記第１の薄膜トランジスタのオフリーク電流と前記第２の薄膜トランジスタのオフリーク電流とは異なっている請求項１から３のいずれかに記載の半導体装置。
  5. 　前記第２の薄膜トランジスタのオフリーク電流は、前記第１の薄膜トランジスタのオフリーク電流よりも小さい請求項４に記載の半導体装置。
  6. 　前記第２の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第１導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっていない請求項１から５のいずれかに記載の半導体装置。
  7. 　前記第１の薄膜トランジスタは、前記ソースおよびドレイン領域と前記チャネル領域との間に形成され、前記ソースおよびドレイン領域よりも低い濃度で第１導電型の不純物を含む低濃度不純物領域を有しており、前記低濃度不純物領域はゲート電極と重なっておらず、
    　前記第１および第２の薄膜トランジスタの前記低濃度不純物領域における前記第１導電型の不純物の濃度は互いに異なっている請求項６に記載の半導体装置。
  8. 　前記第２の薄膜トランジスタはマルチゲート構造を有する請求項１から７のいずれかに記載の半導体装置。
  9. 　前記第２の薄膜トランジスタはトリプルゲート構造を有する請求項８に記載の半導体装置。
  10. 　前記第２の薄膜トランジスタの半導体層と前記基板との間には、前記第２の薄膜トランジスタの半導体層のうち少なくとも前記チャネル領域と重なるように遮光層が形成されている請求項１から９のいずれかに記載の半導体装置。
  11. 　前記遮光層の電位が固定されている請求項１０に記載の半導体装置。
  12. 　前記少なくとも１つの薄膜ダイオードの半導体層と前記基板との間には、センサー用遮光層が配置されており、前記センサー用遮光層と前記遮光層とは電気的に接続されている請求項１０または１１に記載の半導体装置。
  13. 　前記薄膜ダイオードの半導体層は、ｐ型領域と、ｎ型領域と、前記ｐ型領域および前記ｎ型領域との間に位置する真性領域とを有している請求項１から１２のいずれかに記載の半導体装置。
  14. 　第１導電型はｎ型であり、第２導電型はｐ型である請求項１から１３のいずれかに記載の半導体装置。
  15. 　前記表示領域以外の領域において、前記基板上に形成された他の薄膜トランジスタをさらに備え、
    　前記他の薄膜トランジスタは、前記同一の半導体膜から形成され、ソースおよびドレイン領域とチャネル領域とを有する半導体層を有しており、
    　前記他の薄膜トランジスタの特性は、前記第２の薄膜トランジスタの特性と異なっている請求項１から１４のいずれかに記載の半導体装置。
  16. 　前記他の薄膜トランジスタおよび前記第２薄膜トランジスタの前記チャネル領域における前記第２導電型の不純物の濃度は互いに異なっている請求項１５に記載の半導体装置。
  17. 　可視光および赤外光を出射するバックライトをさらに備え、
    　前記薄膜ダイオードは前記赤外光を検知し得る請求項１から１６のいずれかに記載の表示装置。
  18. 　前記光センサー部は、各画素または２以上の画素からなるセットに対応して配置されている請求項１から１７のいずれかに記載の半導体装置。
  19. 　基板と、
    　前記基板上に形成された複数の第１導電型の第１の薄膜トランジスタと、
    　前記基板上に形成され、光を検知してセンシング信号を生成する複数の光センサー部とを備え、
    　前記複数の光センサー部のそれぞれは、
    　　少なくとも１つの薄膜ダイオードを含む受光部と、
    　　前記少なくとも１つの薄膜ダイオードで生じた光電流を蓄積する容量と、
    　　前記受光部および前記容量の間に配置された第１導電型の第２の薄膜トランジスタであって、前記受光部は第２の薄膜トランジスタを介して前記容量と接続されている、第２の薄膜トランジスタと
    を含んでおり、
    　前記第１および第２の薄膜トランジスタと前記少なくとも１つの薄膜ダイオードとは、同一の半導体膜から形成された半導体層を有し、
    　前記第１および第２の薄膜トランジスタの半導体層は、何れも、ソースおよびドレイン領域と、これらの領域の間に位置するチャネル領域とを含み、
    　前記第１の薄膜トランジスタの特性と前記第２の薄膜トランジスタの特性とは異なっている半導体装置。
PCT/JP2011/059410 2010-04-16 2011-04-15 半導体装置 WO2011129441A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201180019503.8A CN102859693B (zh) 2010-04-16 2011-04-15 半导体装置
EP11768962.0A EP2560207A4 (en) 2010-04-16 2011-04-15 SEMICONDUCTOR COMPONENT
JP2012510717A JP5512800B2 (ja) 2010-04-16 2011-04-15 半導体装置
US13/641,186 US8803151B2 (en) 2010-04-16 2011-04-15 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010095136 2010-04-16
JP2010-095136 2010-04-16

Publications (1)

Publication Number Publication Date
WO2011129441A1 true WO2011129441A1 (ja) 2011-10-20

Family

ID=44798809

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/059410 WO2011129441A1 (ja) 2010-04-16 2011-04-15 半導体装置

Country Status (5)

Country Link
US (1) US8803151B2 (ja)
EP (1) EP2560207A4 (ja)
JP (1) JP5512800B2 (ja)
CN (1) CN102859693B (ja)
WO (1) WO2011129441A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103533263A (zh) * 2012-07-03 2014-01-22 三星电子株式会社 图像传感器芯片、操作方法和包括图像传感器芯片的系统
JP2015041629A (ja) * 2013-08-20 2015-03-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
WO2015141777A1 (ja) * 2014-03-20 2015-09-24 シャープ株式会社 光検出装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011011767A1 (de) * 2011-02-18 2012-08-23 Fresenius Medical Care Deutschland Gmbh Medizintechnisches Gerät mit Mehrfunktionsdisplay
KR101896666B1 (ko) * 2012-07-05 2018-09-07 삼성전자주식회사 이미지 센서 칩, 이의 동작 방법, 및 이를 포함하는 시스템
US20150084994A1 (en) * 2013-09-23 2015-03-26 Qualcomm Incorporated Touch-enabled field-sequential color (fsc) display using a light guide with light turning features
US9454265B2 (en) 2013-09-23 2016-09-27 Qualcomm Incorporated Integration of a light collection light-guide with a field sequential color display
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104658463A (zh) * 2015-03-09 2015-05-27 合肥京东方光电科技有限公司 一种显示面板的设置方法和设置系统
CN106325987B (zh) * 2015-07-03 2020-11-20 联想(北京)有限公司 一种控制方法及电子设备
CN106067018B (zh) 2016-08-08 2019-01-04 京东方科技集团股份有限公司 一种指纹识别显示面板及显示装置
CN107134460B (zh) * 2017-04-11 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示装置及其goa电路
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
CN107066162B (zh) 2017-05-27 2020-03-17 上海天马微电子有限公司 一种显示面板及显示装置
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
KR102478497B1 (ko) * 2017-09-22 2022-12-16 삼성디스플레이 주식회사 표시 장치 및 헤드 마운트 표시 장치
CN107894671B (zh) * 2017-11-03 2021-01-08 惠科股份有限公司 一种阵列基板和阵列基板的制造方法
CN110391269A (zh) 2018-04-23 2019-10-29 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法
US10903288B2 (en) * 2018-09-12 2021-01-26 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel
KR102236534B1 (ko) * 2018-11-02 2021-04-06 주식회사 엘지화학 편광자의 제조 방법
EP3671711A1 (en) * 2018-12-20 2020-06-24 IMEC vzw Cross-talk reduction in display with optical scanner
DE112020001263T5 (de) * 2019-04-17 2021-12-02 Japan Display Inc. Detektionsvorrichtung
CN110061042B (zh) * 2019-04-29 2021-02-02 上海天马微电子有限公司 一种显示面板和显示装置
CN112447760B (zh) * 2019-08-27 2024-03-15 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置
WO2021205662A1 (ja) * 2020-04-10 2021-10-14 株式会社オプトハブ 半導体イメージセンサ
CN111752030B (zh) * 2020-07-29 2023-09-19 京东方科技集团股份有限公司 显示基板、液晶显示面板及液晶显示装置
CN113064307B (zh) * 2021-03-19 2022-02-22 深圳市华星光电半导体显示技术有限公司 阵列基板及制作方法、显示面板
CN113066840B (zh) * 2021-03-22 2024-05-24 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN113488507B (zh) * 2021-03-30 2024-08-02 华为技术有限公司 一种显示面板、显示模组及电子设备

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005275644A (ja) 2004-03-24 2005-10-06 Sharp Corp 液晶表示装置
JP2007072242A (ja) * 2005-09-08 2007-03-22 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
WO2008132862A1 (ja) 2007-04-25 2008-11-06 Sharp Kabushiki Kaisha 半導体装置およびその製造方法
JP2009010125A (ja) * 2007-06-27 2009-01-15 Sharp Corp 半導体装置およびその製造方法
JP2009230222A (ja) 2008-03-19 2009-10-08 Felica Networks Inc 通信性能測定システム
WO2009144915A1 (ja) * 2008-05-29 2009-12-03 シャープ株式会社 半導体装置およびその製造方法
WO2010038419A1 (ja) * 2008-09-30 2010-04-08 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
JP2010177362A (ja) * 2009-01-28 2010-08-12 Sharp Corp 半導体装置およびその製造方法ならびに表示装置
WO2011040091A1 (ja) 2009-09-30 2011-04-07 シャープ株式会社 表示装置
WO2011040090A1 (ja) 2009-09-30 2011-04-07 シャープ株式会社 表示装置
WO2011040093A1 (ja) 2009-09-30 2011-04-07 シャープ株式会社 表示装置
JP2011076023A (ja) * 2009-10-02 2011-04-14 Sharp Corp 液晶表示装置の動作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003240861A (ja) 2002-02-20 2003-08-27 Canon Inc 放射線検出素子、放射線撮像装置及び放射線検出方法
US7265740B2 (en) * 2002-08-30 2007-09-04 Toshiba Matsushita Display Technology Co., Ltd. Suppression of leakage current in image acquisition
JP2005043672A (ja) * 2003-07-22 2005-02-17 Toshiba Matsushita Display Technology Co Ltd アレイ基板およびその製造方法
JP2005259780A (ja) 2004-03-09 2005-09-22 Sharp Corp 半導体装置及びその製造方法、並びに、それを備えた電子機器
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5131508B2 (ja) * 2005-11-14 2013-01-30 Ｎｌｔテクノロジー株式会社 受光回路
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
DE102007057089B4 (de) * 2006-12-22 2010-04-29 Lg Display Co., Ltd. Flüssigkristallanzeige mit Photosensor und Herstellungsverfahren derselben
TWI371223B (en) * 2008-02-20 2012-08-21 Chimei Innolux Corp Organic light emitting display device and fabrications thereof and electronic device
TWI389329B (zh) * 2009-06-29 2013-03-11 Au Optronics Corp 平面顯示面板、紫外光感測器及其製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005275644A (ja) 2004-03-24 2005-10-06 Sharp Corp 液晶表示装置
JP2007072242A (ja) * 2005-09-08 2007-03-22 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
WO2008132862A1 (ja) 2007-04-25 2008-11-06 Sharp Kabushiki Kaisha 半導体装置およびその製造方法
JP2009010125A (ja) * 2007-06-27 2009-01-15 Sharp Corp 半導体装置およびその製造方法
JP2009230222A (ja) 2008-03-19 2009-10-08 Felica Networks Inc 通信性能測定システム
WO2009144915A1 (ja) * 2008-05-29 2009-12-03 シャープ株式会社 半導体装置およびその製造方法
WO2010038419A1 (ja) * 2008-09-30 2010-04-08 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
JP2010177362A (ja) * 2009-01-28 2010-08-12 Sharp Corp 半導体装置およびその製造方法ならびに表示装置
WO2011040091A1 (ja) 2009-09-30 2011-04-07 シャープ株式会社 表示装置
WO2011040090A1 (ja) 2009-09-30 2011-04-07 シャープ株式会社 表示装置
WO2011040093A1 (ja) 2009-09-30 2011-04-07 シャープ株式会社 表示装置
JP2011076023A (ja) * 2009-10-02 2011-04-14 Sharp Corp 液晶表示装置の動作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2560207A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103533263A (zh) * 2012-07-03 2014-01-22 三星电子株式会社 图像传感器芯片、操作方法和包括图像传感器芯片的系统
CN103533263B (zh) * 2012-07-03 2018-04-17 三星电子株式会社 图像传感器芯片、操作方法和包括图像传感器芯片的系统
JP2015041629A (ja) * 2013-08-20 2015-03-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
WO2015141777A1 (ja) * 2014-03-20 2015-09-24 シャープ株式会社 光検出装置

Also Published As

Publication number Publication date
JPWO2011129441A1 (ja) 2013-07-18
US8803151B2 (en) 2014-08-12
EP2560207A4 (en) 2014-10-08
JP5512800B2 (ja) 2014-06-04
CN102859693A (zh) 2013-01-02
CN102859693B (zh) 2015-12-16
US20130037815A1 (en) 2013-02-14
EP2560207A1 (en) 2013-02-20

Similar Documents

Publication Publication Date Title
JP5512800B2 (ja) 半導体装置
JP5174988B2 (ja) 回路基板および表示装置
JP4737956B2 (ja) 表示装置および光電変換素子
KR100669270B1 (ko) 표시 장치 및 광전 변환 소자
US20120241769A1 (en) Photodiode and manufacturing method for same, substrate for display panel, and display device
US8368068B2 (en) Display with photo sensor and manufacturing method thereof
US8575713B2 (en) Semiconductor device and display device
US7682883B2 (en) Manufacturing method of thin film transistor array substrate and liquid crystal display panel
US20090278121A1 (en) System for displaying images and fabrication method thereof
US8519317B2 (en) Photosensor, manufacturing method thereof, and liquid crystal display including a photosensor
US8829526B2 (en) Semiconductor device, method for manufacturing same, and display device
JP2008153427A (ja) 高感度光センサ素子及びそれを用いた光センサ装置
US20120241825A1 (en) Semiconductor device and method for manufacturing the same
WO2008044368A1 (fr) Affichage à cristaux liquides
US20090050906A1 (en) Photo Detector and a Display Panel having the Same
CN212461692U (zh) 半导体装置
US20120104530A1 (en) Substrate for display panel, and display device
US20120086019A1 (en) Substrate for display panel, and display device
KR101415226B1 (ko) 방사선 검출 패널
JP7534083B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180019503.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11768962

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012510717

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13641186

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011768962

Country of ref document: EP