WO2011105858A2

WO2011105858A2 - 발광 다이오드 및 그 제조방법

Info

Publication number: WO2011105858A2
Application number: PCT/KR2011/001357
Authority: WO
Inventors: 조병구
Original assignee: (주)라이타이저코리아
Priority date: 2010-02-25
Filing date: 2011-02-25
Publication date: 2011-09-01
Also published as: JP5657012B2; JP2013508995A; WO2011105858A3; CN102714263B; KR101181413B1; CN102714263A; KR20110097730A; EP2541631A4; EP2541631A2

Abstract

생산성을 향상시킬 수 있는 발광다이오드 및 그 제조방법을 개시한다. 개시된 발광다이오드는, N형 반도체층, 활성층 및 P형반도체 층이 형성된 발광 반도체 칩과; 상기 발광 반도체 칩에서 출력되는 광이 소망하는 광으로 변환되도록 상기 발광 반도체 칩에서 출력된 광의 파장에 기초한 형광체 배합비율을 가지며, 상기 발광 반도체 칩 상면에 코팅되는 형광물질층과; 상기 형광물질층과 상기 발광 반도체 칩 사이에 배치되어 상기 형광물질층을 상기 발광 반도체 칩에 결합하는 결합층을 포함하는 것을 특징으로 한다.

Description

발광 다이오드 및 그 제조방법

본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 생산성을 향상시킬 수 있는 발광다이오드 및 그 제조방법에 관한 것이다.

발광 다이오드(Light Emitting Diode:LED)는 에너지 효율적인 제품으로 그 사용이 증대되고 있으며 그에 대한 연구개발이 지속되고 있다. 이러한 방면에서 발광다이오드로부터 출력되는 백색광는 것이 요구될 뿐만 아니라 구현하기가 쉽지 않다. 과거에 백색광을 구현하기 위한 다양한 새로운 방법이 시도되었다.

그러나, 이러한 많은 접근 방식들은 웨이퍼 레벨 대신에 칩 레벨에서 그러한 과정을 수행한 것이었다. 그러한 접근방식은 칩 낭비를 초래한다.

더욱이, 현존하는 어떤 접근 방식도, 출력되는 광의 파장과 같은 근원적인 측정 결과를 기초로 형광체(형광물질)의 비율을 변경하지 못하고 있다.

이에, 새로운 접근방식에 따른 발광다이오드 및 그 제조방법이 요구된다.

도 1은 종래의 칩 레벨에서의 패키징 공정에 의해 제조된 발광다이오드 칩(1)을 개략적으로 보여주고 있다.

도 1에 도시된 바와 같이, 종래에는 다이싱 완료된 개별 발광다이오드 칩(1)을 리드프레임(2)에 마운팅하고 CHIP LEVEL에서 PACKAGING 공정을 도식적으로 보여주고 있다. 먼저 컵형태의 댐(2b)이 존재하는 리드프레임(2)의 중심부에 발광다이오드 칩(1)을 부착한 후 칩(1) 상의 전극패드(3)와 리드프레임(2)에 형성된 전극(2a)을 서로 와이어(10)로 본딩한다. 그 다음에, 백색광을 출력하기 위해 WHITE TARGET 색좌표를 고려하여 상기 발광다이오드 칩(1) 표면에 대응하는 형광체 및 Si물질이 배합된 형광체/실리콘 배합물질을 디스펜서(D)로 디스펜싱한다.

상기 기술된 CHIP LEVEL에서의 형광체 도포기술은 다음과 같은 몇 가지 문제점들을 가지고 있다.

첫째, 패키징 레벨(CHIP LEVEL)에서 형광체/실리콘 배합물질(형광물질)이 디스펜싱 됨으로써 공정이 복잡해지고 그로 인해 생산성이 떨어진다.

둘째, 형광체/실리콘 배합물질(층)이 단독으로 발광다이오드 칩(1)과 접착이 이루어지게 되는데 형광체/실리콘 배합물질에서 형광체의 배합비가 증가될 경우 상기 발광다이오드 칩(1)과의 접착력이 감소되어 후속 공정 중에 상기 형광체/실리콘 배합층이 박리될 수 있다. 이는 CHIP LEVEL 공정 이외에도 웨이퍼 레벨(WAFER LEVEL) 공정 중 형광체/실리콘 배합층이 디스펜싱 되는 경우 박리문제가 더욱 심각해지게 된다.

셋째, 형광체/실리콘 배합층의 두께(최소 300um 이상)가 두껍기 때문에 발광 다이오드 칩(1)의 표면 위치에 따라 OPTICAL MEAN FREE PATH가 달라지어 색편차가 나타나게 된다(LED BINNING현상). 이러한 색편차 발생은 광학 설계 시 많은 제한적 요소를 가져오게 된다. 따라서 형광체/실리콘 배합층의 두께가 일정한 CONFORMAL COATING이 요구된다.

미국 특허 제 6,576,488 호 및 미국 특허 제 6,686,581 호는 형광체들 구조가 전기 영동에 의해 LED (Light Emitting Diode) 칩 표면 상에 형성되는 것을 개시했다. 형광체 분말들은 전하들에 의해 겔로 변하고 이후 인가하는 전압에 의한 전기장에 의해 형성되어야 한다. 도전성 플레이트가 형광체들을 끌어당겨 플레이트에 부착되도록 LED 칩 표면 상에 부가 되어야 한다.

미국 특허 제 6,650,044 호는 형광체 구조가 스크린 인쇄법에 의해 LED 칩 표면 상에 형성되는 것을 개시했다. 스크린 인쇄법에 있어서, 먼저 스텐실이 제조되고, LED 칩 표면 상에 형광체 분말들을 고형화하기 위해 고형화제가 형광체 분말들에 첨가되어야 한다.

국내 등록특허 10-0869694에서는 형광체 분말층을 반도체 발광장치 (발광 다이오드 칩) 상부에 코팅한 후 보호층 1, 2를 도입하여 보호하는 것을 특징으로 한다. 그러나, 상기 형광체 분말층이 바로 상기 반도체 발광장치 상면에 코팅됨으로써 형광체 분말층이 박리될 문제점이 있다.

따라서, 본 발명의 목적은, 생산성을 향상시킬 수 있는 발광다이오드 및 그 제조방법을 제공하는 것이다.

본 발명의 다른 목적은, 형광체/실리콘 배합물질의 박리가 발생하는 것을 방지할 수 있는 발광다이오드 및 그 제조방법을 제공하는 것이다.

또한, 본 발명의 다른 목적은, 형광체/실리콘 배합층의 두께를 비교적 일정하게 할 수 있는 발광다이오드 및 그 제조방법을 제공하는 것이다.

상기 목적은, 본 발명에 따라, 발광다이오드에 있어서, N형 반도체층, 활성층 및 P형반도체 층이 형성된 발광 반도체 칩과; 상기 발광 반도체 칩에서 출력되는 광이 소망하는 광으로 변환되도록 상기 발광 반도체 칩에서 출력된 광의 파장에 기초한 형광체 배합비율을 가지며, 상기 발광 반도체 칩 상면에 코팅되는 형광물질층과; 상기 형광물질층과 상기 발광 반도체 칩 사이에 배치되어 상기 형광물질층을 상기 발광 반도체 칩에 결합하는 결합층을 포함하는 것을 특징으로 하는 발광다이오드에 의해서 달성될 수 있다.

또한, 상기 결합층은 실리콘 수지, 에폭시 수지, 유기 폴리머, 글래스 수지 중 적어도 어느 하나를 포함할 수 있다.

여기서, 상기 형광물질층을 보호하기 위해 상기 형광물질층의 상면에 코팅된 보호층을 더 포함할 수 있다.

또한, 상기 보호층은 실리콘 수지, 에폭시 수지, 유기 폴리머, 글래스 수지 중 적어도 어느 하나를 포함할 수 있다.

그리고, 상기 발광 반도체 칩에서 출력되는 상기 광의 파장은 청색파장 또는 자외선파장일 수 있다.

또한, 상기 목적은, 본 발명에 따라, 발광다이오드의 제조방법에 있어서, 웨이퍼 기판 상에 N형 반도체층, 활성층 및 P형반도체층을 증착하여 발광반도체 칩을 형성하는 단계; 상기 발광반도체 칩으로부터 출력되는 광의 파장을 검출하는 단계; 상기 검출된발광반도체 칩의 파장 데이터를 이용하여, 상기 발광반도체 칩이 소망하는 광을 출력할 수 있도록 그에 대응하는 형광체 배합비를 결정하는 단계; 상기 결정된 형광체 배합비에 따른 형광물질을 상기 발광반도체 칩 상에 도포하기 전에, 상기 발광반도체 칩 상면에 결합층을 형성하는 단계; 및 상기 결합층의 상면에 상기 결정된 배합비에 따른 형광물질층을 형성하는 단계;를 포함하는 것을 특징으로 하는 발광다이오드 제조방법에 의해서도 달성될 수 있다.

여기서, 상기 결합층을 형성하기 전에, 상기 발광반도체 칩의 일영역을 마스킹하는 단계;를 더 포함할 수 있다.

또한, 상기 형광물질층의 상면에 보호층을 형성하는 단계;를 더 포함할 수 있다.

여기서, 상기 목적은, 본 발명에 따라, 발광다이오드의 제조방법에 있어서, 웨이퍼 기판 상에 N형 반도체층, 활성층 및 P형반도체층을 증착하여 발광반도체 칩을 형성하는 단계; 상기 발광반도체 칩으로부터 출력되는 광의 파장을 검출하는 단계; 상기 검출된발광반도체 칩의 파장 데이터를 이용하여, 상기 발광반도체 칩이 소망하는 광을 출력할 수 있도록 그에 대응하는 형광체 배합비를 결정하는 단계; 상기 결정된 배합비에 따른 형광물질층을 형성하는 단계; 및 상기 형광물질층의 상면에 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 제조방법에 의해서도 달성될 수 있다.

여기서, 상기 형광물질층을 형성하기 전에, 상기 발광반도체 칩의 일영역을 마스킹하는 단계;를 더 포함할 수 있다.

상술한 본 발명에 따른 발광 다이오드 및 그 제조 방법에 의하면, 다음과 같은 효과가 있다.

첫째, 웨이퍼 레벨에서 각각의 단위 칩 별로 색좌표상의 동일한 타겟 백색광으로 변환하기 위한 형광체+Si 물질이 결정되어 각 칩별로 도포되므로 각 칩 별 로 출력되는 백색광의 색편차가 감소한다. 이에 따라, 백색광 다이오드 공정 수율이 증가된다.

둘째, 색편차의 최소화로 각각의 백색광의 발광다이오드 칩을 이용한 광학렌즈 설계시 설계 여유가 증가하게 된다.

셋째, 웨이퍼 단위에서 각 칩마다 형광체 도포공정이 이루어지므로 패키징 단계에서 각 칩별로 유사한 범위의 파장을 갖는 LED를 분류하는 소팅(sorting)공정이 필요 없게 된다. 또한, 패키징 단계가 아니라 웨이퍼 LEVEL에서 이미 WHITE 색좌표가 얻어지므로 별도의 패키징 공정 및 재료 비용이 추가로 발생되지 않는다.

넷째, 웨이퍼 레벨에서 백색광 칩이 제작되게 되므로 생산 장비 투자 감소 및 백색광 다이오드 칩 관리비용이 감소되며, 특히 소팅을 위한 소팅장비 등 패키징 공정을 수행하기 위한 장비가 필요 없게 된다.

다섯째, 웨이퍼 레벨에서 칩 별로 백색광 다이오드 칩이 완성되므로 플립(flip) 칩 방식을 이용한 COM(chip on module), COB(chip on board)로 대응할 경우 별도의 다이 어태치(die attach), 와이어링, 형광체 도포 등의 기존 공정들을 생략할수 있으므로 공정비용, 재료비용등을 감소시킬 수 있다.

여섯째, 모듈내 구성된 발광다이오드 칩간의 거리가 최소화 되므로 고밀도 집적화된 점광원(point source)개념의 광원이 구성 가능하므로 광학설계에 유리하며 또한 휘도는 모듈내 발광다이오드 칩의 개수 증가를 통하여 고휘도 조명의 구성이 가능하다.

일곱째, 하나의 발광다이오드 칩내 휘도를 증가시키기 위하여 칩 사이즈를 키울 경우 한 칩내에서도 파장산포가 발생될 수도 있으나 본 발명은 단위 칩별로 파장 보상을 할 수 있으므로 균일한 색 구현이 가능하다.

여덟째, 와이어링이 이루어지는 전극패드 개수가 감소되므로 실제 와이어링이 이루어지지 않는 전극패드의 크기를 획기적으로 줄일 수 있다. 이에 따라, 공정이 보다 단순해지고 생산성이 향상된다. 또한, 해당 전극패드의 면적감소분만큼 휘도가 증가하는 부가적인 효과를 기대할 수 있다.

아홉째, 와이어링되는 전극패드 숫자가 감소되므로 패키징 공정비용도 줄일 수 있다. 양산성 증대의 효과가 기대된다.

열째, 웨이퍼 레벨에서 1개의 모듈이 RED, GREEN, BLUE로 구성되어 형성될 경우 하나의 모듈에서 다양한 색상의 조합이 가능하다. 이는 옥외 및 실내 전광판 및 고급 디자인 조명 등에 활용될 수 있으며 RGB 색상이 가장 근접한 거리에 존재하도록 설계되어 있어서 다양한 색상구현에 활용될 수 있다. 특히, 다양한 색상을 요구하는 인테리어 등의 고급조명, 실내외 전광판 등에서 최소 PIXEL 단위로 RGB를 이용한 다양한 색상 구현이 가능하다.

열한번째, CHIP LEVEL 및 WAFER LEVEL 형광체 형성 공정에 모두 적용가능하며 형광체 형성 공정에서 요구되는 BINNING 현상을 최소화하는 형광체/실리콘 배합층의 CONFORMAL COATING이 가능하다. 또한, CHIP의 파장산포를 보상 가능하게 하는 형광체/실리콘 배합비를 쉽게 제어할 수 있다.

열두번째, 발광 반도체 장치 기판과 형광체/실리콘 배합층의 접착 기능을 수행하며 ADHESION 증진에 기여하는 역할을 한다.

열세번째, 형광체 보호층의 도입으로 후속 PACKAGE 공정 진행 시 형광체/실리콘 배합층에 발생될 수 있는 표면 손상/SCRATCH 등을 방지할 수 있다.

도 1은, 종래의 패키징 레벨에서의 형광체/실리콘 배합층이 코팅된 발광다이오드를 개략적으로 도시한 도면,

도 2는, 발광다이오드 웨이퍼내의 칩 파장 분포도 그래프,

도 3은, 색좌표계 및 동일한 색좌표의 백색광을 구현하기 위한 칩 종류 1, 2, 3에 대해 측정된 칩 파장 및 그에 대응한 형광체+Si 배합비를 도시한 표,

도 4는, 본 발명의 발광다이오드 제조방법의 웨이퍼 레벨에서의 각 칩별로 행해지는 컨포멀 코팅(CONFORMAL COATING) 방식을 개략적으로 도시한 도면,

도 5는, 본 발명의 제1실시예에 따른 발광다이오드 제조방법의 컨포멀 코팅단계를 도식적으로 도시한 도면,

도 6은, 본 발명의 제2실시예에 따른 발광다이오드 제조방법의 컨포멀 코팅단계를 도식적으로 도시한 도면,

도 7은, 본 발명의 제2실시예에 따른 발광다이오드 제조방법의 컨포멀 코팅단계를 도식적으로 도시한 도면,

도 8은, 본 발명의 제4실시예에 따른 발광다이오드 제조방법을 개략적으로 도시한 순서도,

도 9는, 본 발명의 제5실시예에 따른 반도체모듈(100)이 형성된 웨이퍼(100)의 개략 평면도,

도 10은, 본 발명의 제5실시예에 따른 반도체모듈(100)의 형광층(127)을 형성하기 위해, 각 칩별로 행해지는 컨포멀 코팅(CONFORMAL COATING) 방식을 개략적으로 도시한 도면,

도 11은, 본 발명의 제6실시예에 따른 반도체모듈(200)이 형성된 웨이퍼(100)의 개략 평면도,

도 12은, 본 발명의 제7실시예에 따른 반도체모듈(300)의 개략 평면도,

도 13은, 본 발명의 제8실시예에 따른 반도체모듈(400)의 개략 평면도,

도 14는, 본 발명의 제9실시예에 따른 반도체모듈(500)의 개략 평면도

도 15는, 본 발명의 제10실시예에 따른 발광다이오드의 구조를 개략적으로 도시한 도면,

도 16은, 본 발명의 제11실시예에 따른 발광다이오드의 구조를 개략적으로 도시한 도면,

도 17은, 본 발명의 제12실시예에 따른 발광다이오드 제조방법을 설명하기 위한 도면,

도 18은, 본 발명의 제13실시예에 따른 발광다이오드 제조방법을 설명하기 위한 도면이다.

상술한 바와 같이, 본 발명은 형광체/실리콘 배합층을 코팅함으로써, 소망하는 파장의 광을 출력할 수 있는 발광 다이오드 및 그 제조 방법에 관한 것이다. 보다 상세하게는 발광다이오드(LED)(가령, blue LED, ultra-violet LED)에서 방출되는 광의 파장이 가령, 웨이퍼 레벨에서 측정된다. 상기 파장 측정결과를 기초로, 컨포멀 코팅이 상기 LED에 도포된다. 상기 컨포멀 코팅은 상기 파장에 기초한 형광체 배합비율을 갖는다. 또한, 형광체 배합비율은 황색, 녹색, 또는 적색 중 적어도 하나의 색상을 포함한다. 이에 의해, 상기 LED에서 출력되는 광은 컨포멀 코팅을 사용하여 백색광으로 변환된다. 본 발명의 실시예에서, 이러한 단계들이 웨이퍼 레벨에서 수행되어 더 좋은 균일성과 일관성이 얻어 질 수 있다.

한편, LED 칩의 EPI 공정 중 MOCVD(metal organic chemical vapor deposition) 공정에서 공정편차 및 설비편차로 인하여 LED 웨이퍼 내의 각각의 칩들 사이에 파장산포가 존재하게 된다. 도 2에서는 임의 LED 웨이퍼(12) 내의 칩(10)들의 청색광의 파장을 측정한 결과이다. 웨이퍼(12)내의 칩(10)들이 하나의 동일한 단일파장을 갖지 못하고 칩(10)간 파장 산포를 갖게 된다. 통상, 칩(10)간의 파장이 5nm이상 차이가 발생하는 경우 사람이 육안으로 인지 가능하다.

도 3은 RGB 색좌표계를 보여준다. 도 2와 같이 동일 웨이퍼(12)내에서 칩(10)간 파장산포가 존재하는 상태에서, 동일 웨이퍼(12)상의 칩(10)들을 백색광으로 변환하기 위해 웨이퍼 레벨에서 동일 형광체를 일괄 적용할 경우 WHITE 색좌표가 칩 별로 달라진다. 따라서, 각각의 개별 칩(10)의 파장에 따라 서로 다른 형광체의 배합비를 적용해야 동일한 WHITE 색좌표의 백색광을 구현할 수 있다.

도 2의 색좌표계에서 BLUE 부분의 1번은 칩의 파장이 a의 경우인데, 이 경우 WHITE TARGET 색좌표를 형성하려면 황색, 녹색 및 적색(Y, R, G) 형광체의 배합비는 A가 적용되어야 한다. 또한, 2번과 3번과 같이 각각 칩의 파장이 b, c 경우, 이 경우 1번과 동일한 WHITE TARGET 색좌표를 형성하려면 형광체의 배합비는 A와는 다른 각각 B, C가 적용되어야 한다. 여기서, 상기 배합비의 형광체는 실리콘(Si)과 함께 배합될 수 있다.

만일 파장이 a, b, c로 다른 칩에 대하여 동일한 배합비의 형광체 및 실리콘(Si) A의 형광층이 적용된다면 3가지 칩이 각각 다른 WHITE TARGET 색좌표를 갖게 된다. WHITE 색좌표가 달라지면 LCD(Liquid Crystal Display) 디스플레이장치에 사용되는 BLU(Back Light Unit), 조명 등에 LED를 사용할 때, 색 산포 발생으로 제품 구성에 어려움이 있다. 이러한 문제로 형광체를 도포하는 공정이 웨이퍼 레벨이 아닌 LED PKG(package) 공정 시 개별 칩 레벨에서 이루어지며 형광체를 COATING하는 공정 이전에 개별 칩들을 각 칩들이 출력하는 청색광의 파장별로 SORTING(RANKING)하는 공정이 먼저 이루어지게 된다.

그러나, 패키징 공정에서 개별 칩별로 형광체 도포가 이루어지는 경우 상술한 소팅공정 외에도 소팅된 개별 칩별로 보관 유지해야 하며 공정 순서가 많아지고 복잡해지므로 제품원가 상승의 주요요인이 된다.

도 1에서는 각 개별 칩 레벨에서 형광체 도포가 이루어지는 공정을 도식적으로 보여주고 있다. 먼저 CUP(18)이 존재하는 리드프레임(16)에서 CUP(18)의 중심에 LED 칩(10)이 부착되고 상기 LED 칩(10)의 메탈 패드(20)와 상기 리드프레임(16)의 전극라인(22)이 와이어(24)에 의해 서로 본딩된다. WHITE TARGET 색좌표를 형성하기 위하여 상기 LED 칩(10) 표면에 해당 칩의 파장에 맞추어 설계된 코팅층(24)(형광체 + Si 물질)이 분배(dispensing)된다.

상기 기술된 칩 레벨에서의 형광체 도포기술(코팅기술)은 몇 가지 문제점들을 가지고 있다.

첫째, 형광체+Si의 두께(최소 300um 이상) 가 두껍기 때문에 LED 칩 표면 위치에 따라 평균 광경로(OPTICAL MEAN FREE PATH)가 달라지게 되어 색편차가 나타나게 된다(LED BINNING현상). 이러한 색편차 발생은 광학설계 시 많은 제한적 요소를 가져오게 된다.

둘째, 형광체를 도포하는 공정이 웨이퍼 레벨이 아니라 칩 레벨에서 이루어지게 되므로 패키지 후 WHITE 색좌표 편차로 불량발생시 칩 비용 이외에 별도의 패키지 재료 및 공정 비용이 추가 발생된다.

셋째, 칩 레벨 코팅을 하기 위해서 사전에 웨이퍼 내의 칩 들의 파장산포에 대하여 동일한 파장대별로 SORTING 공정이 수반되는데 이 경우 긴 공정시간 및 설비투자비용 등이 발생된다. 만일 웨이퍼 레벨에서 각각의 단위 칩들에 대한 형광체 도포공정이 이루어진다면 별도의 SORTING 공정이 필요 없고 패키지 레벨이 아니라 웨이퍼 레벨에서 이미 WHITE 색좌표가 얻어지므로 불량 칩 발생 시 별도의 패키지 공정 및 재료비용이 추가로 발생되지 않는다.

상술한 바와 같이, 본 발명에서 백색 발광 다이오드 제조 방법은 칩 레벨 패키징 방법과 달리 웨이퍼 레벨에서 백색 발광 다이오드 제조 공정이 이루어지도록 한다. 특히, 상술한 상대적으로 더 낮은 단계인 웨이퍼 레벨에서 각각의 단위 칩별로 파장 데이터를 미리 측정하여 각각의 단위 칩에 해당 파장별로 동일한 타겟 백색광으로 변환하기 위해 측정된 파장에 알맞은 형광체(황색(yellow:Y), 녹색(green:G), 적색(red:R)) 배합비를 정확하게 결정하여 웨이퍼 레벨에서 각각의 단위 칩들에 대해 상기 결정된 배합비의 형광체를 분배하는 방법으로 단위 칩별로 그 표면에서 일정한 두께를 갖는 코팅층이 형성된다. 이러한 방식으로, 상기 형광물질 컨포멀 코팅(conformal coating)은 그 두께가 칩 레벨에서 수행되는 것에 비해 그 두께가 상대적으로 얇게 된다.

도 4에서는 본 발명에 공통적으로 적용되는 발광다이오드 제조방법의 형광물질 코팅과정을 도식적으로 보여주고 있다. 웨이퍼(32)내 모든 칩(30) 들에 대하여 동일한 WHITE 색좌표를 구현하기 위하여 모든 칩(30)의 파장을 측정한 결과를 토대로 하여 각각의 단위 칩(30)에 도포될 적합한 형광체 배합비가 결정되게 된다. 예를 들면 파장 a의 경우 A의 배합비, 파장 b의 경우 B의 배합비 그리고 c의 경우 C의 배합비가 될 수 있다. 상기 3종류이상의 다수 배합비에 대하여 동일한 3개의 디스펜서(dispenser, 34A, 34B, 34C)가 준비되고 각각의 디스펜서는 배합비를 달리한 형광체를 포함하고 있다. 상기 복수의 디스펜서(34A-34C)는 도 4에 도시된 바와 같이 웨이퍼 레벨로 각각의 단위 칩에 해당되는 형광체+ 실리콘(Si) 물질(이하, 형광물질)을 DISPENSING 수행하여 칩 상면에 형광체 컨포몰 코팅(conformal coating)을 형성한다. 이를 통해 웨이퍼 레벨에서 형광체 코팅을 통한 백색광을 출력하는 화이트 LED(wihte LED)가 구현될 수 있다.

여기서, 상기 웨이퍼(32)상의 형광물질이 도포되기 전의 LED칩(30)은 발광부로 호칭될 수 있다. 상기 발광부의 구성은 N층, P층 및 활성층으로 구성되며 이러한 구성은 이미 공지되어 있는 바 자세한 설명은 생략하기로 한다.

여기서, 웨이퍼 레벨이란 의미는 웨이퍼 상에 형성된 각각의 단위 개별 LED 칩(30)을 잘라 분리하기 전의 웨이퍼 단계를 의미한다.

여기서, 디스펜서의 개수를 늘리면 늘릴수록 웨이퍼 레벨에서 형성된 다양한 파장산포를 갖는 개별 단위 칩에 보다 정확한 배합비의 형광물질 코팅이 가능하다.

경우에 따라서는, 상술한 복수의 디스펜서(34A-34C)로 임의의 배합비의 형광물질을 웨이퍼 레벨의 단위 칩마다 도포할 수도 있다. 보다 상세하게 설명하면, 상기 복수의 디스펜서(34A-34C) 중 서로 다른 배합비의 적어도 2개 이상의 디스펜서를 사용하여 하나의 단위칩에 서로 다른 배합비의 형광물질을 복수회 도포함으로써 원하는 임의의 배합비의 형광물질을 코팅할 수도 있다. 즉, 상기 복수회 도포된 형광물질이 최종적으로 소망하는 임의의 배합비의 형광층이 되는 것이다.

이하에서는 본 발명에서는 웨이퍼 레벨에서 각각의 단위 칩(30)별로 형광체+ 실리콘(Si)(형광물질)이 독립적으로 코팅되는 실시 예를 3가지 제시한다.

첫 번째 실시 예는 도 5에 도시된다.

이 경우, 웨이퍼(32) 내의 칩(30)과 칩(30) 사이의 스크라이브 라인(scribe line)은 파라핀(36)이 함유된 물질(다른 것이 함유될 수도 있음)로 인쇄된다. 이에 의해, 상기 형광물질이 상기 스크라이브 라인에 코팅되는 것을 방지할 수 있다. 그 다음으로, 메탈 패드 부분도 패드 라인을 따라서 파라핀(36) 등이 함유된 물질로 인쇄되어 메탈 패드(35) 부분에 디스펜서에 의해 디스펜싱될 형광체+실리콘(Si)의 형광물질이 침투하지 못하도록 하게 된다. 이 경우 파라핀 등의 물질이 인쇄될 경우 상기 형광물질 코팅층의 두께는 대략 100㎛ 수준이 된다. 파라핀 물질의 주요 기능은 상기 형광물질을 상기 칩(30) 상에 코팅될 형광물질이 유동되지 않고 그 내부에 존재하게 하는 가이드 댐(guide dam, 38)역할을 하게 된다.

본 실시예에 따른 발광다이오드 제조방법은 다음과 같다.

(1) 웨이퍼 레벨에서 각 다이오드 칩(30)의 파장을 측정한다;

(2) 측정된 파장 군별로 WHITE　TARGET 색좌표에 대항하는 형광체(Y, G, B)와 Si의 배합비를 결정한다;

(3) 도 5에 도시된 바와 같이, 웨이퍼(32) 내의 각 칩(30)에서 스크라이브 라인(scribe line)과 메탈 패드(35) 부분에 파라핀(36) 등의 물질을 인쇄하여 가이드 댐(38)을 형성한다;

(4) WHITE TARGET 색좌표를 구현하기 위하여 웨이퍼(32)내에서 각 칩(30)별 파장에 대하여 해당되는 배합비를 갖는 형광체와 상기 형광체가 상기 칩(30)의 상부에 잘 부착될 수 있도록 하기 위한 실리콘(Si) 물질로 구성된 형광물질을 코팅한다;

여기서, 상기 특정 배합비의 형광체와 상기 실리콘 물질이 함유된 형광물질이 상술한 복수의 디스펜서(도 4의 34A-34C)를 통해 분배될 수 있다.

(5) 상기 형광체 + 실리콘(Si) 물질을 오븐에서 하드 큐어링(hard curing)한다;

(6) 그 다음으로, 상기 스크라이브 라인을 따라 상기 웨이퍼(32) 상에서 형광물질이 코팅된 상기 칩(30)을 잘라낸다.

여기서, 도 5에서는 개별 칩(30)별로 스크라이브 라인을 형성하는 것으로 설명하였으나, 파장 산포가 오차범위내에 존재하여 동일한 디스펜서로 상기 형광물질 도포가 가능한 경우와 같이, 2개의 칩(30)을 동시에 하나의 디스펜서로 형광물질 코팅을 수행할 수 있는 경우 필요에 딸 스크라이브 라인도 그에 따라 2개의 칩(30)을 둘러싸는 형태로 형성할 수도 있다.

필요에 따라서는, 서로 인접한 3개 이상의 복수의 칩(3)이 오차범위 내의 파장산포를 가져 하나의 디스펜서로 형광물질 코팅이 가능한 경우 상기 3개 이상의 복수의 칩(3)을 둘러싸도록 스크라이브 라인을 형성할 수도 있다.

또한, 상술한 (3) 및 (4)단계 사이에, 상기 웨이퍼(32) 상의 개별 칩(30)들의 측정된 파장데이터로부터 상기 개별 칩(30)이 어느 디스펜서에 의해 형광물질이 도포되어야 하는 지 판별하는 단계가 더 포함할 수 있다. 즉, 상기 개별 칩(30)들의 파장산포는 다양하게 나타날 수 있기 때문에 한정된 디스펜서로 형광물질을 도포하기 위해서는 각 디스펜서로 보상할 수 있는 파장 산포의 범위를 결정할 수 있다.

여기서, 복수의 디스펜서별로 소정의 형광체 배합비가 이미 결정되어 있는 경우라면, 상술한 (2) 단계는 (1) 단계를 통해 상기 웨이퍼(32) 상의 개별 칩(30)들의 측정된 파장데이터로부터 상기 개별 칩(30)이 상기 복수의 디스펜서 중 어느 것에 적합한지 판별하는 단계로 대체될 수도 있다.

본 발명의 두 번째 실시 예를 도 6을 참조하여 설명하면 다음과 같다.

이 경우 칩(30과 칩(30) 사이의 스크라이브 라인과 메탈 패드(35) 부분은 디스펜싱될 형광체+실리콘(Si)의 형광물질이 침투하지 못하도록 실크 스크린(silk screen, 40) 혹은 메탈 마스크(metal mask, 40) 등으로 블로킹될 수 있다. 블로킹 실시 후 디스펜싱 방법으로 웨이퍼 레벨에서 각각의 단위 칩 별 파장에 맞추어 형광체+실리콘(Si) 물질이 디스펜싱 되게 된다. 보다 상세하게 본 발명에 따른 발광다이오드 제조방법을 설명하면 다음과 같다.

(1) 웨이퍼 레벨에서 각 구성된 다이오드 칩의 파장을 측정한다;

(2) 측정된 파장군별로 WHITE　TARGET 색좌표에 대응하는 형광체(Y, G, B)와 실리콘(Si)의 배합비를 결정한다;

(3) 도 6에서 도시된 바와 같이, 웨이퍼 내의 각 칩에서 스크라이브 라인(scribe line, 37)과 메탈 패드(35) 부분을 실크 스크린(40)을 사용하여 블로킹한다;

(4) WHITE TARGET 색좌표를 구현하기 위하여 웨이퍼내에서 각 칩별 파장에 대하여 해당되는 배합비의 형광체 및 실리콘(Si) 물질로 구성된 형광물질을 각 칩마다 코팅한다;

(5) 형광체 +Si 물질을 간이 큐어링한다;

(6) 실크 스크린 및/또는 메탈 마스크 블록을 제거한다;

(7) 형광체 + 실리콘(Si)의 형광물질을 OVEN에서 HARD CURING한다.

여기서, 경우에 따라서 상술한 (5)의 간이 큐어링 단계는 생략될 수도 있다.

본 발명의 세 번째 실시예를 도 7을 참조하여 설명하면 다음과 같다.

이 경우 칩(30)과 칩(30) 사이의 스크라이브 라인(scribe line, 37)과 메탈 패드(metal pad, 35) 부분은 디스펜싱된 형광체+실리콘(Si)의 형광물질이 침투하지 못하도록 포토레지스트(photoresist: PR)의 희생층(42) 및/또는 유기물에 의해 마스킹 된다. 마스킹 실시 후 디스펜싱 방법으로 웨이퍼 단위에서 각 칩 별 파장에 맞추어 형광체+실리콘(Si)의 형광물질이 디스펜싱 되게 된다. 본 실시예에 따른 발광다이오드 제조방법을 보다 상세하게 설명하면 다음과 같다.

(1) 웨이퍼 단위에서 각 구성된 다이오드 칩의 파장을 측정하는 단계;

(2) 측정된 파장군별로 WHITE　TARGET 색좌표에 맞추어 형광체(Y, G, R)와 Si의 배합비를 결정한다;

(3) 도 7에 도시된 바와 것과 같이, 웨이퍼 내의 각 칩에서 스크라이브 라인과 메탈 패드 부분을 상기 희생층등을 이용하여 마스킹한다;

(4) WHITE TARGET 색좌표를 구현하기 위하여 웨이퍼내에서 각 칩별 파장에 대하여 해당되는 배합비를 갖는 형광체 + 실리콘(Si)의 형광물질을 코팅한다;

(5) 상기 형광체 + 실리콘(Si)의 형광물질을 OVEN에서 HARD CURING한다;

(6) 상기 스크라이브 라인(scribe line)과 메탈 패드 부분의 희생층 PR 등을 제거한다.

이하에서는, 본 발명의 제4실시예에 따른 발광다이오드 제조방법을 도 8을 참조하여 상세하게 설명하면 다음과 같다.

먼저, 웨이퍼 상에 다수의 LED칩을 형성한다(S10). 여기서, 상기 LED는 청색 또는 자외선을 출력하는 블루 LED 또는 UV(ultra-violet) LED일 수 있다.

그 다음으로, 상기 웨이퍼 상에 각각의 LED칩이 출력하는 고유한 파장 값을 측정한다(S20).

그 다음에, 상기 LED 칩의 파장산포를 보상하기 위해 웨이퍼 상에 각각의 LED 칩들의 파장 값에 대응하는 형광체 배합비를 결정한다(S30). 여기서, S10단계에서 반도체 공정으로 형성된 LED 각각이 동일한 파장을 출력하는 것이 아니라 오차를 가지고 파장이 산포되어 있으므로 동일한 색좌표 상의 백색광을 출력하도록 변환하기 위해, 각각의 개별 LED칩들이 동일한 색좌표상의 백색광을 출력하도록 광변환하기 위해 개별 LED칩들의 측정된 파장에 대응하는 형광체 배합비를 결정한다.

그 다음으로, 도 4에 도시된 바와 같이, 웨이퍼 상의 각 LED 칩의 측정된 파장값에 정확하게 대응되는 형광체 배합비를 나타내는 매칭 맵을 구한다(S40).

상기 매칭 맵의 배합비에 따라 배합비 종류별로 다수의 형광체와 실리콘을 섞고 탈포한다(S50).

상기 매칭 맵에 따라 혼합된 형광물질(적절한 배합비의 형광체 + 실리콘(Si))을 웨이퍼 상의 각 LED 칩에 도포한다(S60).

상기 웨이퍼 상태로 상기 형광물질을 경화시킨다(S70).

상기 웨이퍼 상의 스크라이브 라인을 따라 상기 개별 LED칩을 잘라 웨이퍼에서 분리한다(S80).

여기서, 상기 스크라이브 라인 및 상기 LED 칩의 메탈 패드를 마스킹 한 후에 상기 형광물질을 도포하는 것은 제1 내지 제3실시예에서 설명한 바 있으므로 생략하기로 한다.

이상에서는 웨이퍼 레벨에서의 형광체/실리콘 배합층을 도포함으로써 단일의 LED 칩을 제조하는 방법에 대해서 설명하였으며, 이하에서는 단일의 LED칩을 웨이페레벨에서 서로 전기적으로 연결한 발광다이오드 모듈을 제조하는 방법에 대해서 설명하기로 한다.

본 발명의 제5실시예에 따른 발광다이오드 모듈(100, Light Emitting Diode Module)은 도 9에 도시된 바와 같이, 웨이퍼(110)에 형성된 2개 이상의 발광다이오드 칩(120, 120a, 120b)을 서로 전기적으로 연결함으로써 형성된다. 즉, 상기 발광다이오드 모듈(100)은 웨이퍼(110) 상에서 서로 전기적으로 연결된 복수의 발광다이오드 칩(120, 120a, 120b)을 의미한다.

상기 복수의 발광다이오드 칩(120, 120a, 120b)은 서로 직렬 또는 병렬로 연결될 수 있다.

여기서, 상기 복수의 발광다이오드 칩(120, 120a, 120b)은, 각각 웨이퍼(110) 상에 증착 형성된 N형 반도체층(미도시), 활성층(미도시) 및 P형 반도체층(미도시)을 포함한다.

도 9에서, 우측 도면은 좌측의 적어도 하나의 발광다이오드 모듈(100)이 형성된 웨이퍼(110)의 요부 확대평면도이다. 도 2는, 일례로서 2개의 발광다오드칩 즉, 서로 메탈라인(125, 126)에 의해 전기적으로 연결된 제1발광다이오드칩(120a) 및 제2발광다이오드칩(120b)으로 구성된 발광다이오드 모듈(100)을 도시하고 있다. 물론, 상기 발광다이오드 모듈(100)은 3개 이상의 발광다이오드 칩으로 구성될 수도 있다.

제1 및 제2발광다이오드 칩(120a, 120b)은, 각각 N형 반도체층(미도시) 및 P형반도체층(미도시)에 바이어스 전압을 인가하기 위한 N형전극패드(124a, 124b) 및 P형전극패드(121a, 121b)를 포함한다.

상기 제1 발광다이오드 칩(120a)의 상기 P형전극패드(121a)와 상기 제2발광다이오드 칩(120b)의 상기 P형전극패드(121b)는 상기 웨이퍼(110) 표면 상에 반도체 공정을 통해 형성되는 메탈라인(125)에 의해 서로 전기적으로 연결된다. 또한, 상기 제1 발광다이오드 칩(120a)의 상기 N형전극패드(124a)와 상기 제2발광다이오드 칩(120b)의 상기 N형전극패드(124b)는 또 따른 메탈라인(126)에 의해 서로 전기적으로 연결될 수 있다.

여기서, 도면에서 메탈라인은 편의상 "빨간색 선"으로 표시하기로 한다.

상기 메탈라인(125, 126)은 상기 P형 및 N형전극패드(121a, 121b, 124a, 124b)를 형성할 때 동시에 진행하거나 별도의 메탈 박막 증착을 통하여 포토/에칭 공정을 통하여 형성될 수 있다. 상기 메탈라인(125, 126)으로 인해 발광다이오드 광 방출이 방해받지 않도록 상기 메탈라인(125, 126)은 스크라이브 라인(scribe line)에 인접하게 배치되는 것이 바람직하다. 상기 스크라이브 라인(scribe line)을 따라 추후 모듈별로 다이싱 된다. 여기서, 상기 스크라이브 라인(scribe line)은 발광 다이오드 모듈(100)을 둘러싸도록 마련될 수 있다.

여기서, 상기 메탈라인(125, 126)을 형성하기 전에 상기 웨이퍼(110)상의 제1 및 제2발광다이오드 칩(120a, 120b)을 포함하는 모든 개별 발광다이오드 칩(120)의 파장을 검출할 수도 있다. 이는 상기 각각의 발광다이오드 칩(120)에 형성된 N형 및 P형전극패드에 바이어스 전압을 인가하여 개별 발광다이오드 칩(120)의 출력광의 파장을 검출할 수 있다.

물론, 필요에 따라서는, 상기 메탈라인(125, 126)을 형성한 후 웨이퍼(110) 상에 형성된 복수의 발광다이오드 모듈(100) 별로 모듈(100)에서 출력되는 출력광의 파장을 검출할 수도 있다. 보다 상세하게 설명하면, 상기 메탈라인(125, 126)이 형성된 상기 제1 및 제2발광다이오드 칩(120a, 120b)의 출력광의 파장을 검출하기 위해 상기 P형전극패드(121a)와 상기 N형전극패드(124b)에 바이어스 전압을 인가한다.

상기 발광다이오드 모듈(100)은, 상기 출력광의 파장을 보상하여 소망하는 광으로 변환하기 위한 형광체 배합비율에 따른 형광물질이 도포된 형광층(127)을 더 포함한다. 여기서, 상기 형광층(127)을 도포할 때 상기 모듈(100)이 외부 리드프레임(미도시)에 전기적으로 연결될 수 있도록 적어도 하나의 P형전극패드 및 N형전극패드에는 상기 형광층(127)이 도포되지 않도록 마스킹할 수 있다. 또한, 상기 형광층(127)이 유동되지 않고 그 내부에 존재할 수 있도록 상기 발광다이오드 모듈(100)의 경계 영역에 파라핀 물질등으로 가이드 댐(미도시)이 형성될 수도 있다. 상기 가이드 댐(미도시) 내에 후술할 디스펜서로 상기 형광물질을 도포하게 된다.

경우에 따라서는, 상기 형광층(127)을 형성하기 전에, 상기 발광다이오드 모듈(100)의 P형전극패드(121a, 121b) 중 어느 하나 및 N형전극패드(124a, 124b) 중 어느 하나에 와이어(128)를 형성할 수도 있다. 와이어(128)가 형성된 상기 발광다이오드 모듈(100)에 상술한 별도의 마스킹을 하지 않고 상기 형광층(127)을 형성할 수도 있다. 상기 발광다이오드 모듈(100)은 상기 와이어(128)를 통해서 외부의 리드 프레임에 전기적으로 연결될 수 있다.

도 3에 도시된 바와 같이, 웨이퍼(110) 상의 발광다이오드 칩(120)간에는 파장산포가 존재한다. 가령, 청색광을 출력하는 블루 LED를 예로 들면, 대략 440~470nm으로 파장범위를 가지는데, 통상, 칩(10)간의 파장이 5nm이상 차이가 발생하는 경우 사람이 육안으로 인지 가능하다. 따라서, 다른 파장산포를 갖는 발광다이오드 칩(120)을 이용하여 소망하는 광을 출력하도록 하기 위해서는 서로 다른 형광체 배합비의 형광층을 적용할 필요가 있다.

보다 상세하게 설명하면, 도 3의 색좌표계에서 BLUE 부분의 1번은 칩의 파장이 a의 경우인데, 이 경우 WHITE TARGET 색좌표를 형성하려면 황색, 녹색 및 적색(Y, R, G) 형광체의 배합비는 A가 적용되어야 한다. 또한, 2번과 3번과 같이 각각 칩의 파장이 b, c 경우, 이 경우 1번과 동일한 WHITE TARGET 색좌표를 형성하려면 형광체의 배합비는 A와는 다른 각각 B, C가 적용되어야 한다. 여기서, 상기 배합비의 형광체는 실리콘(Si)과 함께 배합될 수 있다.

만일 파장이 a, b, c로 다른 칩에 대하여 동일한 배합비의 형광체 및 실리콘(Si) A의 형광층이 적용된다면 3가지 칩이 각각 다른 WHITE TARGET 색좌표를 갖게 된다. WHITE 색좌표가 달라지면 LCD(Liquid Crystal Display) 디스플레이장치에 사용되는 BLU(Back Light Unit), 조명 등에 LED를 사용할 때, 색 산포 발생으로 제품 구성에 어려움이 발생할 수 있다.

도 10에서는 본 발명에 공통적으로 적용되는, 웨이퍼(110) 상의 발광다이오드 칩(120)의 형광물질 코팅과정을 도식적으로 보여주고 있다.

도 10의 좌측에 도시된 바와 같이, 웨이퍼(110) 상의 모든 발광다이오드 칩(120)의 출력광이 "a", "b", "c"의 3가지 유형의 산포를 갖는 것으로 검출될 수 있다.

웨이퍼(110)내 모든 칩(120) 들에 대하여 각 칩(120)이 소망하는 출력광을 출력할 수 있도록 모든 칩(120)의 파장을 측정한 결과를 토대로 하여 각각의 단위 칩(120)에 도포될 적합한 형광체 배합비가 결정되게 된다. 소망하는 출력광이 백색광인 경우, 즉, White Target 색좌표의 경우 상술한 도 3에서 설명한 바와 같이, 칩(120)의 검출된 파장이 "a"의 경우 A의 배합비, 검출된 파장 "b"의 경우 B의 배합비 그리고 "c"의 경우 C의 배합비가 될 수 있다. 상기 3종류이상의 다수 배합비에 대하여 동일한 3개의 디스펜서(dispenser, 34A, 34B, 34C)가 준비되고 각각의 디스펜서는 배합비를 달리한 형광체를 포함하고 있다. 상기 복수의 디스펜서(34A-34C)는 도 10에 도시된 바와 같이 웨이퍼 레벨에서 각각의 단위 칩에 해당되는 형광체+ 실리콘(Si) 물질(이하, 형광물질)을 DISPENSING 수행하여 칩 상면에 형광체 컨포몰 코팅(conformal coating)을 형성한다. 이에 따라, 칩 상면에는 상술한 코팅층(127)이 형성된다. 이를 통해 웨이퍼 레벨에서 형광체 코팅을 통한 소망하는 광을 출력하는 발광다이오드 모듈(100)이 형성될 수 있다.

여기서, 상기 복수의 발광다이오드 칩(120a, 120b)로 구성된 발광다이오드 모듈(100)에서 출력되는 출력광의 파장은 각 단위 개별칩(120a, 120b)의 출력광이 합산된 것으로서, 상기 파장 검출 시 모듈(100)별로 검출할 경우, 파장보상도 모듈(100)별로 할 수 있다. 가령, 2개의 다이오드칩(120a, 120b)으로 구성된 상기 발광다이오드 모듈(100)에 동일한 배합비의 형광물질을 코팅할 수 있다. 가령, 상기 발광다이오드 모듈(100)의 출력광의 파장이 도 4에 도시된 바와 같이, "a"이고 백색광이 최종 변환하고자 하는 소망하는 광인 경우, 상기 발광다이오드 모듈(100)에는 그에 대응하는 디스펜서(34A)로 컨포멀 코팅하여 형광층(127)을 형성할 수 있다.

상술한 바와 같이, 웨이퍼(110) 상에 형성된 적어도 하나의 발광다이오드 모듈(200)은, 상기 웨이퍼(110)를 오븐 큐어링함으로써 상기 도포된 형광체(127)를 경화시킨 후, 상술한 스크라이브 라인을 따라서 절취됨으로써 최종적으로 형성될 수 있다.

이상에서, 상기 제1 및 제2발광다이오드칩(120a, 120b)은 병렬로 연결되는 것으로 도시되어 있으나, 경우에 따라서는 직렬로 연결될 수도 있다.

이상에서 설명한 발광다이오드 모듈(100)의 제조방법에 대해서 도 9를 참조하여 설명하면 다음과 같다.

먼저, 웨이퍼(110) 상에 N형 반도체층, 활성층 및 P형 반도체층을 증착 형성한다(S110).

그 다음에, 상기 웨이퍼(100) 상의 상기 N형 반도체층에 연결되는 N형 전극패드 및 상기 P형 반도체층에 연결되는 P형 전극패드를 형성한다(S120).

상기 N형 전극패드(124a, 124b) 및 P형 전극패드(121a, 121b)에 바이어스 전압을 인가하여 상기 웨이퍼(100) 상의 각각의 발광다이오드 칩(120)별로 출력광의 파장을 검출한다(S130). 여기서, 상기 N형 전극패드 및 상기 P형 전극패드 형성단계(S120)는 상기 파장검출단계(S130) 이후 후술할 코팅층 형성단계(S160)이전의 과정 상에서 임의의 단계에서 이루어질 수 있다.

상기 검출된 파장을 기초로 상기 복수의 발광다이오드 칩(120)의 출력광을 소망하는 광으로 변환하기 위한 형광체 배합비율을 결정한다(S140).

상기 복수의 발광다이오드 칩(120) 중 적어도 2개 이상을 서로 전기적으로 연결하는 메탈라인(125, 126)을 상기 웨이퍼(110) 상에 형성하여 발광다이오드 모듈(100)을 만든다(S150).

여기서, 상기 S150단계의 메탈라인(125, 126)을 형성하는 과정이 상기 파장 검출단계(S130) 및 상기 전극패드 형성단계(S120) 보다 먼저 선행될 수 있다. 이 경우, 상기 출력광의 파장 검출은 각각의 발광다이오드 칩(120)이 아닌 발광다이오드 모듈(100)별로 이루어질 수 있다. 그리고, 후술할 형광체 코팅층 (127)도 각각의 발광다이오드 칩(120)이 아닌 발광다이오드 모듈(100) 별로 코팅이 이루어 질 수 있다. 즉, 상술한 2개의 발광다이오드 칩(120a, 120b)으로 구성된 발광다이오드 모듈(100)의 출력광 파장이 도 3에 도시된 바와 같이,"a"로 검출되는 경우, 그에 대응하는 형광체 배합비율 "A"를 갖는 디스펜서(34A)로 형광물질을 발광다이오드 모듈(100) 상에 도포함으로써 파장보상을 수행할 수 있다.

상기 S140단계에서 상기 결정된 형광체 배합비율에 따라 상기 복수의 발광다이오드 칩(120)마다 형광물질을 도포하여 형광체 코팅층(127)을 형성한다(S160). 여기서, 상기 형광체 코팅층(127)을 형성하기 전에 상기 웨이퍼(110) 상의 발광다이오드 칩(120) 별로 파라핀으로 상기 코팅층(127)의 경계가 되는 가이드 댐(미도시)을 형성할 수도 있다.

각각의 발광다이오드 칩(120)에 상기 형광체 코팅층(127)이 형성된 상기 웨이퍼(110)를 오븐 큐어링한다(S170). 이에 의해, 상기 형광체 코팅층(127)이 경화된다.

최종적으로, 상기 웨이퍼(110)에서 상기 발광다이오드 모듈(100)을 다이싱한다(S180). 여기서, 다이싱은 레이저 커팅등에 의해서 이루어질수도 있다.

이상의 제1실시예에서는 2개의 발광다이오드 칩(120a, 120b)으로 구성된 발광다이오드 모듈(100)에 대해서 설명하였다. 이는 일례에 불과하고, 3개 이상의 발광다이오드 칩으로 구성된 모듈을 구성할 수 있음은 물론이다.

또한, 상기 웨이퍼(110) 상에는 한 종류의 모듈만을 형성할 수도 있으나, 경우에 따라서는 여러 종류의 모듈을 형성할 수도 있다. 여기서, 모듈의 종류는 상기 발광다이오드 칩의 개수 뿐만 아니라 구성되는 발광다이오드 칩의 배열에 따라서 달라진다. 가령, 일렬로 4개의 발광다이오드 칩이 연결된 모듈, 즉, 4행 X 1열로 배열된 모듈과, 2행 X 2열로 배열된 모듈은 서로 다른 종류에 해당하는 것으로 볼 수 있다.

도 11은, 본 발명의 제6실시예에 따른 발광다이오드 모듈(200)의 개략 평면도이다. 도 1에서 보여주는 칩레벨 패키징 방법과 달리 웨이퍼 레벨상의 발광다이오드 칩(220) 중 2개 이상(도 5에서는 4개)의 발광다이오드 칩(220a, 220b, 220c, 220d)간의 P형전극패드(221a, 221b, 221c, 221d) 및 N형전극패드(224a, 224b, 224c, 224d)가 각각 메탈라인(225, 226)에 의해 연결됨으로써 형성된 발광다이오드 모듈(200)이 도시되어 있다.

이와 같이, 4개의 발광다이오드 칩(220a, 220b, 220c, 220d)를 서로 전기적으로 병렬 연결한 발광다이오드 모듈(200)이 웨이퍼 레벨에서 만들어진다. 그 다음에, 상술한 바와 같이, 소망하는 광으로 변환하기 위한 형광체/실리콘이 배합된 코팅층(227)이 형성된다.

상기 코팅층(227)이 형성된 상기 웨이퍼(110)를 오븐큐어링하여 상기 코팅층(227)을 경화하고, 상기 발광다이오드 모듈(200)을 다이싱한다.

다이싱된 상기 발광다이오드 모듈(200)은 추후 패키징 공정을 통해 리드프레임(미도시)의 전극에 와이어링 된다. 이 경우, 기존의 패키징 공정에서는 리드프레임(미도시)에 부착되는 모든 발광다이오드 칩의 전극패드와 상기 전극을 와이어링 해야 했다. 반면, 상기 발광다이오드 모듈(200)의 경우에는 이미 메탈라인(225, 226)에 의해 복수의 발광다이오드 칩(220a, 220b, 220c, 220d)이 서로 전기적으로 연결되어 있으므로 모듈(200) 내의 복수의 전극패드 중 하나와 전극을 서로 연결하면 된다. 즉, 도 11에 도시된 바와 같이, 발광다이오드 모듈(200)의 P형전극패드(224a)와 N형 전극패드(221d)를 상기 리드프레임(미도시)의 전극에 와이어링 하면 된다. 이에 따라, 패키징 시 와이어링 공정이 훨씬 간소화되어 생산성이 향상될 수 있다.

본 제6실시예의 발광다이오드 모듈(200)은 제5실시예의 그것(100)과 비교하면, 모듈을 구성하는 발광다이오드 칩의 개수만 다를 뿐, 나머지는 동일하다. 따라서, 상기 제1실시예에서 설명한 내용은 금번 제2실시예에도 적용될 수 있다. 가령, 파장검출, 파장보상을 위한 형광물질 배합비 결정, 결정된 배합비에 따라 발광다이오드 칩 상에 형성되는 형광체의 코팅층에 대한 설명이 모두 제2실시예에서도 적용될 수 있다. 이에, 중복 설명은 생략하기로 한다.

본 발명의 제7실시예에 따른 발광다이오드 모듈(300)은, 도 12에 도시된 바와 같이, 웨이퍼(110)상에 형성된 4개의 발광다이오드 칩(320)과, 상기 발광다이오드 칩(320)을 서로 전기적으로 연결하는 복수의 메탈라인(325, 326, 327, 328, 329, 330)을 포함한다.

상기 메탈라인(325, 326, 327)은 상기 4개의 발광다이오드 칩(320)상의 P형 전극패드(324a, 324b, 324c, 324d)를 서로 전기적으로 연결한다.

상기 메탈라인(328, 329, 330)은 상기 4개의 발광다이오드 칩(320)상의 N형 전극패드(321a, 321b, 321c, 321d)를 서로 전기적으로 연결한다.

상기 발광다이오드 모듈(300)은 상기 발광다이오드 칩(320) 각각의 상측에 형성된 형광체 코팅층(327)을 더 포함한다.

상기 발광다이오드 모듈(300)은 N형 전극패드(321a, 321b, 321c, 321d) 중 하나(321d) 및 P형 전극패드(324a, 324b, 324c, 324d) 중 하나(324a)와 리드프레임(미도시)의 전극을 와이어(333, 335)로 연결함으로써 패키징될 수 있다.

본 발명의 제8실시예에 따른 발광다이오드 모듈(400)은, 도 13에 도시된 바와 같이, 웨이퍼(110)상에 형성된 4개의 발광다이오드 칩(410, 420, 430, 440)과, 상기 4개의 발광다이오드 칩(410, 420, 430, 440)을 서로 전기적으로 연결하는 복수의 메탈라인(401, 402, 403)을 포함한다. 4개의 발광다이오드 칩(410, 420, 430, 440)이 2행 x 2열의 매트릭스 구조로 배치되어 있다는 점에서 제3실시예의 발광다이오드 모듈(300)과 동일하다.

상기 복수의 메탈라인(401, 402, 403)은 상기 4개의 발광다이오드 칩(410, 420, 430, 440)의 P형 전극패드(411, 421, 431, 441)를 서로 전기적으로 연결한다. 이에 의해, 상기 4개의 발광다이오드 칩(410, 420, 430, 440)은 서로 병렬로 연결된다.

한편, 상기 4개의 발광다이오드 칩(410, 420, 430, 440) 각각의 N형 전극패드는 형광체층(427)이 코팅된 면의 반대면, 즉, 도 13의 웨이퍼(110)의 배면에 형성된다. 여기서, 상기 N형 전극패드는 공통전극으로 마련될 수 있다. 물론, 경우에 따라서는, N형전극패드 대신에 P형 전극패드가 공통전극으로 마련될 수도 있다. 여기서, 상기 형광체층(427)은 파장산포를 보상하여 소망하는 광을 출력할 수 있도록 하기 위한 것으로, 그것의 형성방법에 대해서는 제8실시예에서 자세히 설명한 바 있으므로 본 실시예에서는 생략하기로 한다.

패키징 시에는, 상기 P형 전극패드(411, 421, 431, 441) 중 하나와 리드프레임(미도시)의 전극(+)을 서로 와이어(450)로 연결하고, 상기 웨이퍼(110) 배면의 N형전극패드를 상기 리드프레임(미도시)의 전극(-)을 서로 와이어로 연결할 수 있다.

본 발명의 제9실시예에 따른 발광다이오드 모듈(500)은, 도 14에 도시된 바와 같이, 6개의 발광다이오드 칩(510, 520, 530, 540, 550, 560)으로 구성된다. 참고로, 설명의 편의를 위해 도 14는 다이싱된 발광다이오드 모듈(500)을 도시한 것이다.

일례로서, 상기 발광다이오드 모듈(500)을 구성하는 복수의 발광다이오드 칩 중에서 좌측 2개의 발광다이오드 칩(510, 520)은 적색(red) 광을 소망하는 광(타겟 광)으로서 출력하기 위한 것이고, 가운데 2개의 발광다이오드 칩(530, 540)은 녹색(green)광을 타겟 광(target light)으로 하고, 맨 우측 2개의 발광다이오드 칩(550, 560)은 청색(blue)광을 타겟 광으로 할 수 있다.

상기 웨이퍼(110) 상에 N형 반도체층(미도시), 활성층(미도시) 및 P형 반도체층(미도시)을 형성하고, 각각의 반도체 층에 연결되는 N형전극패드(미도시) 및 P형전극패드(511, 521, 531, 541, 551, 561)를 형성한다. 이에 의해, 상기 웨이퍼(110) 상에는 파장산포를 갖는 다수의 발광다이오드 칩이 형성된다. 여기서, 일례로서 상기 웨이퍼(110)에 청색광을 출력하는 발광다이오드 칩을 형성한 경우, 상기 발광다이오드 칩은 대략 420~470nm 범위의 파장산포를 가질 수 있다.

적색광을 타겟 광으로 하는 상기 복수의 발광다이오드 칩(510, 520)의 경우에는 상기 복수의 발광다이오드 칩(510, 520)의 청색광을 변환하여 적색광으로 변환하기 위한 형광체 배합비를 갖는 형광물질을 상기 칩(510, 520) 상면에 코팅한다. 이에 따라, 적색광 변환 코팅층(517)이 칩(510, 520)에 형성된다. 여기서, 상기 복수의 발광다이오드 칩(510, 520) 각각의 청색광 파장이 상이한 경우, 동일한 파장의 적색광으로 보상하기 위해 서로 다른 배합비를 갖는 형광물질을 상기 복수의 발광다이오드 칩(510, 520) 각각에 도포할 수 있다.

녹색광을 타겟 광으로 하는 상기 복수의 발광다이오드 칩(530, 540)의 경우에는 상기 복수의 발광다이오드 칩(530, 540)의 청색광을 변환하여 녹색광으로 변환하기 위한 형광체 배합비를 갖는 형광물질을 상기 칩(530, 540) 상면에 코팅한다. 이에 따라, 녹색광 변환 코팅층(537)이 칩(530, 540)에 형성된다. 여기서, 상기 복수의 발광다이오드 칩(530, 540) 각각의 청색광 파장이 상이한 경우, 동일한 파장의 녹색광으로 보상하기 위해 서로 다른 배합비를 갖는 형광물질을 상기 복수의 발광다이오드 칩(530, 540) 각각에 도포할 수 있다.

청색광을 타겟 광으로 하는 상기 복수의 발광다이오드 칩(550, 560)의 경우에는 상기 복수의 발광다이오드 칩(550, 560)의 청색광 파장이 서로 동일하도록 서로 다른 배합비를 갖는 형광물질을 상기 복수의 발광다이오드 칩(550, 560) 각각에 도포할 수 있다. 경우에 따라서, 어느 한 발광다이오드칩(550)을 기준으로 나머지 한 발광다이오드 칩(560)의 파장을 보상할 수도 있다. 상기 복수의 발광다이오드 칩(550, 560)의 청색광 파장의 출력오차가 소정범위(가령, 사람의 인지가능 정도인 4nm)이내인 경우 상기 형광물질이 배합되지 않은 Si(실리콘)물질만을 상기 칩(550, 560)에 코팅할 수도 있다. 이에 따라, 상기 칩(550, 560) 상면에 칩 보호를 위한 코팅층(557)이 형성될 수 있다.

상기 발광다이오드 모듈(500)은 상기 복수의 발광다이오드 칩(510, 520, 530, 540, 550, 560)을 색상별로 전기적으로 연결하기 위한 메탈라인(515, 535, 555)을 포함할 수 있다.

상기 메탈라인(515)은 상기 적색광을 타겟 광으로 하는 복수의 발광다이오드 칩(510, 520)의 P형전극패드(511, 521)를 연결한다. 여기서, 적색광을 출력하기 위한 바이어스 전압을 인가하기 위해 상기 발광다이오드 칩(510)의 상기 P형전극패드(511)는 미도시된 리드프레임의 (+)전극과 와이어(501)를 통해 연결될 수 있다.

상기 메탈라인(535)은 상기 녹색광을 타겟 광으로 하는 복수의 발광다이오드 칩(530, 540)의 P형전극패드(531, 541)를 연결한다. 여기서, 녹색광을 출력하기 위한 바이어스 전압을 인가하기 위해 상기 발광다이오드 칩(530)의 상기 P형전극패드(531)는 미도시된 리드프레임의 (+)전극과 와이어(502)를 통해 연결될 수 있다.

상기 메탈라인(555)은 상기 청색광을 타겟 광으로 하는 복수의 발광다이오드 칩(550, 560)의 P형전극패드(531, 541)를 연결한다. 여기서, 적색광을 출력하기 위한 바이어스 전압을 인가하기 위해 상기 발광다이오드 칩(550)의 상기 P형전극패드(551)는 미도시된 리드프레임의 (+)전극과 와이어(503)를 통해 연결될 수 있다.

상기 웨이퍼(110)의 배면에는 공통전극으로서 N형전극패드(미도시)가 형성될 수 있다.

상기 N형전극패드(미도시)도 와이어(미도시)를 통해 상기 리드프레임의 (-)전극에 연결될 수 있다.

이상과 같이 구성된 제9실시예에 따른 발광다이오드 모듈(500)은 상기 복수의 와이어(501, 502, 503) 중 어느 하나에만 바이어스 전압을 인가하는 경우에는 그에 대응하는 색상의 광이 출력된다.

또한, 상기 복수의 와이어(501, 502, 503)을 통해 그 중 2개에 바이어스 전압이 인가되는 경우에는 혼색에 대응하는 광이 출력된다.

만약, 상기 복수의 와이어(501, 502, 503)에 동시에 바이어스 전압이 인가되는 경우에는 백색광이 출력될 수 있다.

이와 같이, 하나의 발광다이오드 모듈(500)에 의해 다양한 색상의 출력광을 얻을 수 있다. 이 경우는 하나의 모듈에서 RGB 색상이 개별 제어되도록 메탈라인이 설계되고 와이어가 각 색상별로 개별 연결되게 된다. 각 발광다이오드 칩은 RED, GREEN, BLUE light가 구현되도록 형광체/실리콘 배합층이 COATING된 후 DICING 혹은 LASER CUTTING 등의 방법에 의해 모듈 단위로 분리된다. 분리된 모듈은 전기적 연결을 통하여 빛이 제어되는데, RGB LIGHT의 색상 구현 및 조합이 가능하도록 설계되어 다양한 색상구현에 활용될 수 있다. 특히, 다양한 색상을 요구하는 인테리어 등의 고급조명, 실내외 전광판 등에서 최소 PIXEL 단위로 RGB를 이용한 다양한 색상 구현이 가능하다.

한편, 본 발명의 제10실시예에 따른 발광다이오드(600)는 도 15에 도시된 바와 같이, N형반도체층(미도시), 활성층(미도시) 및 P형반도체층(미도시)으로 구성된 발광 반도체 칩(610); 상기 발광 반도체 칩(610)에서 출력되는 광이 소망하는 광으로 변환되도록 상기 발광 반도체 칩(610)에서 출력된 광의 파장에 기초한 형광체 배합비율을 가지며, 상기 발광 반도체 칩(610) 상면에 코팅되는 형광물질층 (630); 및 상기 형광물질층(630)과 상기 발광 반도체 칩(610) 사이에 배치되어 상기 형광물질층(630)을 상기 발광 반도체 칩에 결합하는 결합층(620)을 포함한다.

여기서, 상기 형광물질층(630)은 상술한 형광체 배합비율에 대응하는 형광체와 실리콘이 배합된 형광체/실리콘 배합층일 수 있다. 즉, 상술한 형광물질로 이루어는 층(layer)을 의미한다. 여기서, 실리콘물질 대신에 등가의 다른 물질로 대체되거나 등가의 물질이 혼합될 수도 있다.

여기서, 상기 결합층(620) 및 상기 형광물질층(630)을 형성하는 공정은 웨이퍼 레벨 뿐만 아니라 패키징 레벨에서 수행될 수도 있다.

도 15에서 상기 결합층(620)은 발광 반도체 칩(610)과 형광물질층(630)을 서로 접촉시키는 접착기능을 수행하며 접착력을 증가시키는 역할을 한다. 이는 상술한 바와 같이, 형광물질층(630)에서 형광체 배합비가 높아질수록 상기 발광 반도체 칩(610) 기판과의 접착(adhesion) 특성이 나빠지며 이로 인하여 후속 공정 중(WIRE BONDING, FLIP CHIP 접합 등) 형광물질층(630)층이 박리될 수 있는데, 상기 결합층(620)은 이를 방지하기 위한 것이다.

상기 결합층(620)은 실리콘 수지, 에폭시(EPOXY) 수지, 유기 폴리머, 글래스(GLASS) 수지 등이 사용 가능하다. 여기서, 형광물질층(630) 형성공정이 칩 레벨(패키징 레벨)이 아니라 웨이퍼 레벨(WAFER LEVEL)에서 진행될 경우 상기 형광물질층(630)과 상기 발광 반도체 칩(610) 기판간의 결합(접착) 특성이 더욱 중요해진다.

도 15에서 형광물질층(630)은 상기 결합층(620) 상부에 형성되며 상기 형광물질층(630)의 두께편차에 의해 색편차가 발생되는 BINNING 현상을 방지하기 위하여 CONFORMAL COATING이 실시된다. 또한, EPI MOCVD 공정에 발생되는 CHIP의 파장산포를 보상하기 위하여 형광체/실리콘의 배합비가 제어되게 된다.

본 발명의 제11실시예에 따른 발광다이오드(는, 도 16에 도시된 바와 같이, 형광물질층(630) 형성 전에 도입된 결합층(620)과 상기 형광물질층(630) 외에 형광물질층(630)을 보호하기 위한 보호층(640)을 더 포함한다. 형광물질 보호층(640)은, 도 15에서 도시된 바와 같이, 형광물질층(630)이 도입된 이후 후속PACKAGE 공정 진행 시 형광물질층(630)에 발생될 수 있는 표면 손상/SCRATCH 등을 방지하기 위함이다. 상기 형광물질 보호층(640)은 실리콘 수지, 에폭시(EPOXY) 수지, 유기 폴리머, 글래스(GLASS) 수지 등이 사용 가능하다.

여기서, 상기 결합층(620) 및 상기 보호층(640) 둘 다 형성될 수 도 있고 그들 중 어느 하나만 형성될 수도 있다.

상술한, 본 발명에 따른 도 15 및 도 16에서 제시된 발광다이오드를 제조하기 위한 발광다이오드 제조방법의 실시예를 2가지 제시한다.

본 발명의 제12실시예에 따른 발광다이오드 제조방법은, 도 15에 도시된 바와 같이, 웨이퍼 기판(601) 상에 N형 반도체층, 활성층 및 P형반도체층을 증착하여 발광반도체 칩(610)을 형성하는 단계; 상기 발광반도체 칩(610)으로부터 출력되는 광의 파장을 검출하는 단계; 상기 검출된발광반도체 칩의 파장 데이터를 이용하여, 상기 발광반도체 칩이 소망하는 광을 출력할 수 있도록 그에 대응하는 형광체 배합비를 결정하는 단계; 상기 결정된 형광체 배합비에 따른 형광물질을 상기 발광반도체 칩 상에 도포하기 전에, 상기 발광반도체 칩 상면에 결합층을 형성하는 단계; 및 상기 결합층의 상면에 상기 결정된 배합비에 따른 형광물질층을 형성하는 단계;를 포함한다. 금번 제12실시예에 따른 발광다이오드 제조방법의 결합층 형성단계 및 형광물질 층 형성단계는 CHIP LEVEL 또는 WAFER LEVE에서 동시 적용 가능하다.

여기서, 발광 반도체 칩(610)의 절단선(SCRIBE LINE)은 파라핀(PARAFFIN) 등의 물질을 인쇄하여 보호하게 되고 메탈 패드(metal pad, 611, 613) 부분은 PAD LINE을 따라서 파라핀(PARAFFIN) 등의 물질이 인쇄되어 PAD 부분으로 DISPENSING된 결합층(620), 형광물질층(630) 및 보호층(640) 물질이 침투하지 못하게 된다. 이 경우 파라핀(PARAFFIN) 등의 물질이 인쇄될 경우 두께는 대략 100㎛ 수준이 되고 파라핀(PARAFFIN) 물질의 주요 기능은 GUIDE DAM 역할을 하게 된다. 실시예의 주요 공정 단계는 다음과 같다.

상술한 본 발명의 제12실시예에 따른 발광다이오드의 제조방법은, 웨이퍼 기판(601)의 내의 각 발광 반도체 CHIP(610)에서 SCRIBE LINE(615)과 전극패드(611, 613) 부분에 파라핀(PARAFFIN) 등의 물질을 인쇄하여 가이드 댐(GUIDE DAM)을 형성하는 단계;를 더 포함할 수 있다. 여기서, 상기 파라핀 등의 물질을 인쇄하여 가이드 댐을 형성하는 단계는, 마스킹하는 단계로 통칭될 수 있다.

여기서, 상기 가이드 댐을 형성하는 단계는 상기 결합층을 형성하는 단계 이전에 수행될 수 있다.

한편, 상기 형광물질층을 형성하는 단계는, 상기 웨이퍼 상태에서 결정된 형광체 배합비에 따른 형광물질층(630)을 각각의 발광 반도체 칩(610) 별로 각각 도포함으로써 각 칩별로 각 칩의 파장을 보상하는 단계를 포함할 수 있다.

여기서, 상술한 본 발명의 제12실시예에 따른 발광다이오드의 제조방법은 상기 형광물질층(630)의 상부에 형성되어 상기 형광물질층(630)을 보호하기 위한 보호층(640)을 형성하는 단계를 더 포함할 수 있다.

본 발명의 제13실시예에 따른 발광다이오드 제조방법은, 도 16에 도시된 바와 같이 웨이퍼 기판(601) 상에 N형 반도체층, 활성층 및 P형반도체층을 증착하여 발광반도체 칩(610)을 형성하는 단계; 상기 발광반도체 칩(610)으로부터 출력되는 광의 파장을 검출하는 단계; 상기 검출된 발광반도체 칩(610)의 파장 데이터를 이용하여, 상기 발광반도체 칩(610)이 소망하는 광을 출력할 수 있도록 그에 대응하는 형광체 배합비를 결정하는 단계; 상기 결정된 배합비에 따른 형광물질층을 형성하는 단계; 및 상기 형광물질층의 상면에 보호층을 형성하는 단계를 포함할 수 있다. 여기서, 이 방법은 패키징 레벨(CHIP LEVEL) 및 웨이퍼 레벨(WAFER LEVEL) 중 어느 한 단계에서 적용될 수 있다.

이 경우 반도체 칩(610)과 칩(610) 사이의 절단선(SCRIBE LINE, 615)과 메탈패드(METAL PAD, 611, 613) 부분은 실크 스크린(SILK SCREEN, 650) 혹은 메탈 마스크(METAL MASK, 650) 등으로 마스킹될 수 있다. 마스킹이 실시 된 후 코팅이 이루어지게 되므로 메탈패드(611, 613) 부분에는 상기 결합층(620), 형광물질층(630), 형광체 보호층(640)의 물질이 침투하지 못하게 된다.

즉, 상기 실크 스크린(650) 또는 메탈 마스크(650)를 이용한 마스킹 단계는 상기 형광물질층(630) 형성단계 이전에 수행될 수 있다.

또한, 상술한 상기 본 발명의 제13실시예에 따른 발광다이오드 제조방법은 상기 마스킹 단계와 상기 형광물질층(630)을 형성하는 단계 사이에 수행되는, 상기 결합층(620)을 형성하는 단계를 더 포함할 수 있다.

한편, 상기 형광물질층(630)을 형성하는 단계는, 상기 웨이퍼 상태에서 결정된 형광체 배합비에 따른 형광물질층(630)을 각각의 발광 반도체 칩(610) 별로 각각 도포함으로써 각 칩별로 각 칩의 파장을 보상하는 단계를 포함할 수 있다.

한편, 상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다.

따라서, 본 발명의 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.

Claims

발광다이오드에 있어서,

N형 반도체층, 활성층 및 P형반도체 층이 형성된 발광 반도체 칩과;

상기 발광 반도체 칩에서 출력되는 광이 소망하는 광으로 변환되도록 상기 발광 반도체 칩에서 출력된 광의 파장에 기초한 형광체 배합비율을 가지며, 상기 발광 반도체 칩 상면에 코팅되는 형광물질층과;

상기 형광물질층과 상기 발광 반도체 칩 사이에 배치되어 상기 형광물질층을 상기 발광 반도체 칩에 결합하는 결합층을 포함하는 것을 특징으로 하는 발광다이오드.
제1항에 있어서,

상기 결합층은 실리콘 수지, 에폭시 수지, 유기 폴리머, 글래스 수지 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광다이오드.
제1항에 있어서,

상기 형광물질층을 보호하기 위해 상기 형광물질층의 상면에 코팅된 보호층을 더 포함하는 것을 특징으로 하는 발광다이오드.
제3항에 있어서,

상기 보호층은 실리콘 수지, 에폭시 수지, 유기 폴리머, 글래스 수지 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광다이오드.
제1항에 있어서,

상기 발광 반도체 칩에서 출력되는 상기 광의 파장은 청색파장 또는 자외선파장인 것을 특징으로 하는 발광다이오드.
발광다이오드의 제조방법에 있어서,

웨이퍼 기판 상에 N형 반도체층, 활성층 및 P형반도체층을 증착하여 발광반도체 칩을 형성하는 단계;

상기 발광반도체 칩으로부터 출력되는 광의 파장을 검출하는 단계;

상기 검출된발광반도체 칩의 파장 데이터를 이용하여, 상기 발광반도체 칩이 소망하는 광을 출력할 수 있도록 그에 대응하는 형광체 배합비를 결정하는 단계;

상기 결정된 형광체 배합비에 따른 형광물질을 상기 발광반도체 칩 상에 도포하기 전에, 상기 발광반도체 칩 상면에 결합층을 형성하는 단계; 및

상기 결합층의 상면에 상기 결정된 배합비에 따른 형광물질층을 형성하는 단계;를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
제6항에 있어서,

상기 결합층을 형성하기 전에, 상기 발광반도체 칩의 일영역을 마스킹하는 단계;를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
제7항에 있어서,

상기 형광물질층의 상면에 보호층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
발광다이오드의 제조방법에 있어서,

웨이퍼 기판 상에 N형 반도체층, 활성층 및 P형반도체층을 증착하여 발광반도체 칩을 형성하는 단계;

상기 발광반도체 칩으로부터 출력되는 광의 파장을 검출하는 단계;

상기 검출된발광반도체 칩의 파장 데이터를 이용하여, 상기 발광반도체 칩이 소망하는 광을 출력할 수 있도록 그에 대응하는 형광체 배합비를 결정하는 단계;

상기 결정된 배합비에 따른 형광물질층을 형성하는 단계; 및

상기 형광물질층의 상면에 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 제조방법.
제9항에 있어서,

상기 형광물질층을 형성하기 전에, 상기 발광반도체 칩의 일영역을 마스킹하는 단계;를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.