WO2011104191A1 - Detektorschaltung - Google Patents

Detektorschaltung Download PDF

Info

Publication number
WO2011104191A1
WO2011104191A1 PCT/EP2011/052444 EP2011052444W WO2011104191A1 WO 2011104191 A1 WO2011104191 A1 WO 2011104191A1 EP 2011052444 W EP2011052444 W EP 2011052444W WO 2011104191 A1 WO2011104191 A1 WO 2011104191A1
Authority
WO
WIPO (PCT)
Prior art keywords
detector circuit
output
circuit according
subtractor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/052444
Other languages
English (en)
French (fr)
Inventor
Edgar Schmidhammer
Veit Meister
Gerhard Zeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to KR1020127024630A priority Critical patent/KR101612783B1/ko
Priority to US13/579,249 priority patent/US9140733B2/en
Publication of WO2011104191A1 publication Critical patent/WO2011104191A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/04—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant in circuits having distributed constants, e.g. having very long conductors or involving high frequencies
    • G01R27/06—Measuring reflection coefficients; Measuring standing-wave ratio

Definitions

  • Detector circuit The invention relates to a detector circuit for determining the reflection coefficient, for. B. in a signal path of a mobile communication device.
  • Modern mobile communication devices include an impedance matching circuit for impedance matching the impedance of an antenna to the impedance of a signal path and to the impedance of subsequent stages of the mobile communication device.
  • a measure of the actual Liehe adaptation is the reflection coefficient ⁇ or the VSWR (voltage standing wave ratio), which depends on the reflection coefficient.
  • the Reflekti ⁇ onskokraft ⁇ is the quotient of forwardly propagating power and reflected power.
  • a known detector circuit of the company Maxim, the scarf ⁇ tion MAX 2016, includes a circulator over which a reflected signal is coupled out of the signal path and a lo ⁇ garithmischen detector is supplied. At the same time, the signal propagating in the forward direction is supplied to an amplifier via a second logarithmic detector.
  • the respective logarithmically amplified signals are supplied to the two inputs of a subtractor.
  • the subtractor subtracts the logarithmically amplified signals.
  • Under a logarithmically amplified signal is meant a signal, which is (the natural logarithm z. B.) of the original signal is substantially proportional to a Loga ⁇ algorithm.
  • the difference logarithmically amplified Signals then correspond - according to the addition theorem of the exponential function - the quotient of the original signals.
  • the output of the subtractor thus provides a measure which is substantially proportional to the reflection coefficient ⁇ .
  • noise is applied to the output signals of the logarithmic amplifiers.
  • the difference between noise-affected signals also includes noise.
  • the sum of two noisy signals is greater than the error in each of the summands.
  • a major problem with known detector circuits is that the difference signal detected may be negative if noise interference is too large.
  • Analog-to-digital converters which are intended to digitize the - in this case, negative - reflection coefficients and forward them to a logic circuit of the mobile communication device, are overwhelmed by a negative reflection coefficient.
  • the quality of the signal which indicates the reflection coefficient, depends strongly on the mobile radio system used.
  • the modulation type of the mobile radio system influences in particular the temporal dependence of the reflection coefficients determined by conventional detector circuits .
  • An object of the present invention is to provide a verbes ⁇ serte detector circuit.
  • the invention specifies a detector circuit for determining the reflection coefficient, which comprises a signal port, a load port and a signal path interconnected therebetween. It further comprises a bidirectional directional coupler, a first and a second logarithmic amplifier and a subtractor with an offset terminal.
  • the Richtkopp- 1er is connected to the signal path and provides at a first output, a first signal, which is a measure of the signal path ⁇ in the forward direction, power available.
  • the directional coupler provides a second signal, which is a measure of the power transmitted in the signal path against the forward direction.
  • the first logarithmic amplifier is connected with the first off ⁇ gang. The first logarithmic amplifier ver ⁇ strengthens the first signal logarithmic.
  • the second logarithmic amplifier is connected to the second output and amplifies the second signal logarithmically.
  • the subtractor is connected to the logarithmic amplifiers and determines the difference between the first logarithmically amplified signal and the second logarithmically amplified signal, the difference representing a measure of the reflection coefficient. Between ground and the offset terminal of the sub ⁇ trahierers is an offset voltage.
  • An ordinary subtractor has a first input, a second input and an output.
  • the second input is on, compared to the first input, inverted input.
  • Via a resistive element the output is connected to the first input.
  • the voltage between the output of the subtractor and ground is essentially the difference of Voltages of the two inputs.
  • the present subtractor additionally comprises an offset connection.
  • the offset connection is connected to one of the inputs via a further resistive element.
  • the detector circuit also works well with different types of modulation. Only a single analog-to-digital converter is needed. As a result, the power consumption of the detector circuit is minimized.
  • the detector circuit comprises a peak detector, which is connected to the output of the subtractor.
  • the peak detector may comprise an interconnected in series with the diode and a subtractor to ground maral ⁇ tetes capacitive element.
  • the diode of the peak detector may be a Schottky diode.
  • the detector circuit comprises an impedance converter which is connected to the output of the subtractor.
  • an impedance converter may adapt the impedance of the output of the detector circuit to the impedance of subsequent circuits.
  • Subsequent circuits may, for. For example, analog or digital circuits of a mobile communication device.
  • One of the subsequent circuits may in particular be an analog-to-digital converter of a mobile communication device.
  • the detector circuit comprises a low-pass filter, which is connected to the output of the subtractor.
  • a low-pass filter can suppress high-frequency interference signals, which may have been generated, for example, in the noise-generating logarithmic amplifiers.
  • the low-pass filter can be connected between an impedance converter and the output of the subtractor. It is also possible to interconnect an impedance converter between a low-pass filter and the output of the subtractor.
  • the output of the subtracter is connected to an analog-to-digital converter of a logic circuit of a mobile communication device.
  • the detector circuit comprises a first attenuator connected between the first output of the directional coupler and the first logarithmic amplifier.
  • the detector circuit then further comprises a second attenuator connected between the second output of the directional coupler and the second logarithmic amplifier.
  • the two powers diverted from the directional coupler are then routed via one of the additional attenuators to the respective logarithmic amplifiers.
  • the attenuators support level matching and impedance matching between the directional coupler and the logarithmic amplifiers. As attenuators Pi- or T-circuits come into question.
  • the detector circuit comprises an impedance converter, which is connected to the output of the subtractor and additionally represents a low-pass filter.
  • DA by, that the function of the amplifier and the low-pass filter function is integrated in a subcircuit, a second additional low-pass filter circuit vermie ⁇ whereby costs and space are saved will.
  • the detector circuit is so
  • the detector circuit is designed so that the bidirectional directional coupler and the other components of the detector circuit can handle frequencies from 400 MHz to 3000 MHz.
  • the components are designed to handle the usual GSM and (W) CDMA frequencies.
  • the detector circuit is designed for processing signals of the mobile radio systems GSM, W-CDMA, LTE and OFDM.
  • the detector circuit is designed for processing signals of the mobile radio systems WLAN and WIMAX.
  • the detector circuit comprises an active electrical component, a passive electrical component and a multi-layer substrate, wherein the active elekt ⁇ innovative component on the surface of the substrate is disposed, and the passive electrical component by
  • one or both of the two logarithmic amplifiers may each be the named active electrical circuit component.
  • the detector circuit is reali ⁇ Siert in a module with a floor area of less than 25 mm 2.
  • the detector circuit includes an RF shield for shielding the components of the detector circuit from external RF signals.
  • the RF shield also protects other circuit components from RF signals radiated from the detector circuit.
  • the detector circuit is arranged in a tunable module.
  • a tunable module is a module containing tunable circuit elements, e.g. B. variable capacitance elements, variable inductance or variable resistivity.
  • the detector circuit is connected in a signal path of a mobile communication device.
  • the signals of the detector circuit are used to control a power amplifier or an impedance matching circuit.
  • comprehensive tunable module may further include a
  • Logic circuit include.
  • the logic circuit controls the values of the tunable circuit elements on the basis of the measured by the detector circuit for the measure
  • the first resistive element and the second resistive element may determine the ratio of the potentials at the first output and the output of the subtracting circuit. Then the resistances of the resistive elements are determined so that the temporally different potentials at the output of the analog-to-digital converter can be well digitized.
  • v u0 is a number between zero and one, which determines the offset voltage applied to the offset terminal.
  • v u0 can be z. B. 0.68.
  • the resistance of the fifth resistive element is a
  • Subtractor can be adapted to the other circuit components.
  • the ohmic resistance of the first resistive element may be between 40 and 55 k ⁇ .
  • the ohmic resistance of the second resistive element R2 can be between 90 and 110 kQ.
  • the ohmic resistance of the third resistive element R3 may be between 35 and 45 kQ.
  • the ohmic resistance of the fourth resistive element R4 can be between 250 and 300 kQ.
  • the ohmic resistance of the fifth re ⁇ sistiven element R5 may be 110 to 130 kQ.
  • the offset voltage applied between the offset terminal and ground can be between 2 and 3V.
  • the resistance of the first resistive element Rl is 47 kQ, the resistance of the two ⁇ th resistive element R2 100 kQ, the resistance of the third resistive element R3 39 kQ, the resistance of the fourth resistive element R3 270 kQ and Resistance of the fifth resistive element R5 120 kQ.
  • the offset voltage is 2.7V.
  • FIG. 1 shows an embodiment of the subtractor
  • FIG. 2 shows a basic form of the detector circuit
  • FIG. 3 shows a detector circuit with attenuators
  • Peak detector an impedance converter and a
  • FIG. 4 shows an embodiment in which the detector circuit comprises discrete components as well as integrated circuit components within a multi-layer substrate
  • FIG. 6 shows temporal voltage curves of a conventional one
  • FIG. 7 temporal voltage profiles of a detector circuit with peak detector
  • FIG. 9 shows temporal voltage profiles of a detector circuit with peak detector in the case of modulated GSM-EDGE signals
  • FIG. 10 shows a further embodiment of a detector circuit.
  • Figure 1 shows an embodiment of the subtractor SU with egg ⁇ nem offset connection OA.
  • the subtractor SU comprises a conventional subtracting circuit SUK.
  • the conventional subtraction circuit SUK comprises a first input (with "-" in) and a second input (with "+” marked in ⁇ is characterized), and an output AS.
  • the subtracter SU comprises a first input ESI and a second input ES2.
  • the first input ESI of the subtractor is connected to the input of the conventional subtraction circuit.
  • the second input ES2 of the subtracter is connected to the second input of the conventional subtracting circuit SUK.
  • a first resistive element Rl is connected between the first input ESI of the subtractor SU and the first input of the conventional subtracting circuit SUK ("-").
  • a third resistive element R3 is connected between the second input ES2 of the subtractor SU and the second input of the conventional subtracting circuit SUK ("+").
  • a second resistive element R2 is connected between the output of the subtractor SU, which coincides with the output AS of the conventional subtracting circuit SUK, and the input of the conventional subtracting circuit SUK ("-”).
  • the offset-to-circuit ⁇ OA of the subtracter SU is connected to the conventional subtraction circuit SUK to the second input ( "+").
  • a fifth resistive element R5 is connected between the offset input OA of the subtractor SU and the second input of the conventional subtracting circuit SUK ("+").
  • a fourth resistive element R4 Ele ⁇ is connected between the second input of the subtractor circuit SUK conventional ( "+") and ground.
  • the subtracter SU shown can output at its output AS a voltage to ground, which is a measure of the difference of the input voltages at the input terminals ESI and ES2 is. Depending on which offset voltage is applied to the offset terminal OA with respect to ground, the voltage indicating the difference can be corrected by the offset.
  • FIG. 2 shows a basic form of the detector circuit DS with a signal path SP between a signal port SPO and a load port LP.
  • the signal path which may be a signal path of a mobile communication device, is a bidirectional
  • the bidirectional directional coupler RK interconnected.
  • the bidirectional directional coupler RK has a first output RKAl and a second output RKA2.
  • a first logarithmic amplifier LV1 is connected to the first output RKA1 of the directional coupler RK.
  • a second logarithmic amplifier LV2 is connected to the second output RKA2 of the directional coupler RK.
  • the logarithm ⁇ mix amplifier LVL, LV2 are each connected to exactly one input ESI, ES2 of the subtracter SU.
  • the Subtra ⁇ here SU provides a time-dependent voltage at its output AS, which is substantially proportional to the reflection coefficient of RF signals in the
  • FIG. 3 shows an embodiment of the detector circuit shown in Figure 2, wherein between the first output of the directional coupler RK and the first logarithmic amplifier LVL, a first attenuator Dl is connected. Between the two ⁇ th output of the directional coupler and the second logarithmic amplifier LV2, a second attenuator D2 is connected.
  • the output AS of the subtracter SU is connected to an analog-to-digital converter A / D of a logic circuit LS. be- see the output of the subtractor and the analog-to-digital converter, a peak detector PD, an impedance converter IW and a low-pass filter TPF are connected.
  • the peak detector is connected between the output of the subtractor and the impedance converter.
  • the low-pass filter TPF is connected between the impedance converter and the analog-to-digital converter A / D.
  • FIG. 4 shows how various discrete and integrated circuit elements of the detector circuit can be combined to form a module MO and arranged on the surface or in intermediate layers of a multi-layer substrate MLS.
  • Circuit components can be arranged on the surface of the multi-layer substrate MLS and ver ⁇ connected via bonding wires with connection pads on the surface of the multi-layer substrate .
  • the circuit components of the discrete component IC2 are connected to the interconnection on the surface and in the interior of the multi-layer substrate MLS.
  • the multi-layer substrate includes at least two MLS ⁇ lectric the layers.
  • Passive circuit components e.g. B. capacitive elements KE or inductive elements IE, may be arranged in metallization levels between the dielectric layers of the multi-layer substrate MLS.
  • a housing or cover G can cover discrete devices or conductor patterns on the surface of the multilayer substrate and protect against MLS ⁇ mechanical shear, dust or moisture.
  • the cover or housing G may be an RF shield ABS represent, through which the circuit components of the
  • Detector circuit is protected from disturbing, externally applied RF signals.
  • the RF shield may be in the spatial environment
  • Detector circuit emitted RF signals are protected.
  • FIG. 5 shows, for a conventional detector circuit, the time profile of the voltage A present at the output of the first logarithmic amplifier LV1, the time profile of the voltage B applied to the output of the second logarithmic amplifier LV2 and the time profile S of the magnitude of the voltage at the output of the subtractor SU, which is a measure of the reflection coefficient ⁇ . That the
  • FIG. 6 shows the corresponding curves A, B, S, however, of a detector circuit according to the invention, including a peak detector, which is connected to the output AS of the subtractor.
  • the signals A, B at the outputs of the logarithmic amplifiers LV1, LV2 have a noise comparable to that shown in FIG.
  • the determined reflection coefficient S shows a clear
  • FIG. 7 shows the waveforms A, B, S a konventi ⁇ onal detector circuit directly at the output of the subtractor SU, while a particularly critical GSM EDGE modulated signal is profiled. It can clearly be seen that the reflection coefficient S exrtem fluctuates greatly.
  • FIG. 8 shows the time profiles A, B, S for a modulated GSM-EDGE signal when the detector circuit according to the invention is used, a peak detector PD being connected to the output AS of the subtracter.
  • a peak detector PD being connected to the output AS of the subtracter.
  • FIG. 8 shows a profile of the output AS of the detector circuit
  • FIG. 9 shows an embodiment of the peak detector PD with a diode D and a capacitive element KE whose one electrode is connected to one electrode of the diode D.
  • FIG. 10 shows an embodiment of the detector circuit, each having a high-pass filter HPF, which in each case is connected between one of the logarithmic amplifiers and one of the inputs of the
  • Subtractor SU is interconnected. Between the subtractor SU and the peak detector PD and between the peak detector PD and the analog-to-digital converter is ever another
  • High pass filter HPF interconnected. Between the peak detector downstream high-pass filter and the analog-to-digital converter, a further subtractor is connected. The high-pass filter is with the non-inverted
  • Detector circuit improved. Furthermore, this promotes a good functioning of the peak detector.
  • a detector circuit is not limited to one of the described embodiments. Variations, which z. B. still further high-pass or low-pass filter or other resistive elements comprise, represent embodiments of the invention as well.
  • A, B voltages at the outputs of the
  • ABS RF shielding
  • AD analog-to-digital converter
  • IC1, IC2 discrete component
  • IW impedance converter
  • RK directional coupler
  • RKA1, RKA2 output of directional coupler

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

Es wird eine verbesserte Detektorschaltung zur Bestimmung des Reflektionskoeffizienten von HF-Signalen in einem Signalpfad angegeben. Die Detektorschaltung umfasst einen bidirektionalen Richtkoppler, mit dem Richtkoppler verschaltete logarithmische Verstärker sowie einen Subtrahierer mit einem Offset-Anschluss.

Description

Beschreibung
DetektorSchaltung Die Erfindung betrifft eine Detektorschaltung zur Bestimmung des Reflektionskoeffizienten, z. B. in einem Signalpfad eines mobilen Kommunikationsgeräts.
Moderne mobile Kommunikationsgeräte umfassen eine Impedanzan- passschaltung zur Impedanzanpassung der Impedanz einer Antenne an die Impedanz eines Signalpfads bzw. an die Impedanz nachfolgender Stufen des mobilen Kommunikationsgeräts. Um die Impedanz effektiv anpassen zu können, ist es notwendig, die tatsächliche Anpassung zu ermitteln. Ein Maß für die tatsäch- liehe Anpassung ist der Reflektionskoeffizient Γ oder das Stehwellenverhältnis (VSWR = voltage Standing wave ratio) , das vom Reflektionskoeffizienten abhängt. Der Reflekti¬ onskoeffizient Γ ist der Quotient aus in Vorwärtsrichtung propagierender Leistung und reflektierter Leistung.
Eine bekannte Detektorschaltung der Firma Maxim, die Schal¬ tung MAX 2016, umfasst einen Zirkulator, über den ein reflektiertes Signal aus dem Signalpfad ausgekoppelt und einem lo¬ garithmischen Detektor zugeführt wird. Gleichzeitig wird das in Vorwärtsrichtung propagierende Signal über einen zweiten logarithmischen Detektor einem Verstärker zugeführt. Die jeweils logarithmisch verstärkten Signale werden den beiden Eingängen eines Subtrahierers zugeführt. Der Subtrahierer subtrahiert die logarithmisch verstärkten Signale. Unter ei- nem logarithmisch verstärkten Signal ist ein Signal zu verstehen, welches im Wesentlichen proportional zu einem Loga¬ rithmus (z. B. dem natürlichen Logarithmus) des ursprünglichen Signals ist. Die Differenz logarithmisch verstärkter Signale entspricht dann - gemäß dem Additionstheorem der Exponentialfunktion - dem Quotienten der ursprünglichen Signale. Der Ausgang des Subtrahierers liefert also ein Maß, welches im Wesentlichen proportional zum Reflektionskoeffi- zienten Γ ist.
Problematisch an bekannten Detektorschaltungen ist, dass die Ausgangssignale der logarithmischen Verstärker mit einem Rauschen beaufschlagt sind. Die Differenz von mit Rauschen be- aufschlagten Signalen umfasst ebenfalls das Rauschen.
Insbesondere ist der Summe zweier verrauschter Signale größer als der Fehler in jedem der Summanden.
Ein großes Problem bei bekannten Detektorschaltungen ist, dass das ermittelte Differenzsignal negativ sein kann, wenn die Störung durch Rauschen zu groß ist. Analog-Digital-Wand- ler, die den - in diesem Fall negativen - Reflektionskoeffi- zienten digitalisieren und an eine Logikschaltung des mobilen Kommunikationsgeräts weiterleiten sollen, sind mit einem ne- gativen Reflektionskoeffizienten überfordert.
Die Qualität des Signals, das den Reflektionskoeffizienten angibt, hängt stark vom verwendeten Mobilfunksystem ab. Die Modulationsart des Mobilfunksystems beeinflusst insbesondere die zeitliche Abhängigkeit des durch konventionelle Detektor¬ schaltungen ermittelten Reflektionskoeffizienten stark.
Eine Aufgabe der vorliegenden Erfindung ist es, eine verbes¬ serte Detektorschaltung anzugeben.
Es ist insbesondere eine Aufgabe der vorliegenden Erfindung, eine Detektorschaltung anzugeben, welche besser mit unter- schiedlichen Modulationssystemen unterschiedlicher Mobilfunksysteme funktioniert.
Die Erfindung gibt eine Detektorschaltung zur Bestimmung des Reflektionskoeffizienten an, die einen Signalport, einen Lastport und einen dazwischen verschalteten Signalpfad um- fasst. Sie umfasst ferner einen bidirektionalen Richtkoppler, einen ersten und einen zweiten logarithmischen Verstärker und einen Subtrahierer mit einem Offset-Anschluss . Der Richtkopp- 1er ist mit dem Signalpfad verschaltet und stellt an einem ersten Ausgang ein erstes Signal, das ein Maß der im Signal¬ pfad in Vorwärtsrichtung übertragenen Leistung ist, zur Verfügung. An einem zweiten Ausgang stellt der Richtkoppler ein zweites Signal, das ein Maß der im Signalpfad entgegen der Vorwärtsrichtung übertragenen Leistung ist, zur Verfügung. Der erste logarithmische Verstärker ist mit dem ersten Aus¬ gang verschaltet. Der erste logarithmische Verstärker ver¬ stärkt das erste Signal logarithmisch. Der zweite logarithmische Verstärker ist mit dem zweiten Ausgang verschaltet und verstärkt das zweite Signal logarithmisch. Der Subtrahierer ist mit den logarithmischen Verstärkern verschaltet und ermittelt die Differenz aus dem ersten logarithmisch verstärkten Signal und dem zweiten logarithmisch verstärkten Signal, wobei die Differenz ein Maß für den Reflektionskoeffizienten darstellt. Zwischen Masse und dem Offset-Anschluss des Sub¬ trahierers liegt eine Offset-Spannung an.
Ein gewöhnlicher Subtrahierer hat einen ersten Eingang, einen zweiten Eingang und einen Ausgang. Der zweite Eingang ist ein, verglichen mit dem ersten Eingang, invertierter Eingang. Über ein resistives Element ist der Ausgang mit dem ersten Eingang verschaltet. Die Spannung zwischen Ausgang des Subtrahierers und Masse ist im Wesentlichen die Differenz der Spannungen der beiden Eingänge. Der vorliegende Subtrahierer umfasst zusätzlich einen Offset-Anschluss . Der Offset-An- schluss ist über ein weiteres resistives Element mit einem der Eingänge verschaltet.
Mit einer solchen Detektorschaltung kann, wenn ein entsprechendes Signal, z. B. eine entsprechende Spannung am Offset- Anschluss, als Offset-Spannung anliegt, verhindert werden, dass die Spannung am Ausgang des Subtrahierers gegen Masse negativ ist. Das ist vorteilhaft, falls der Ausgang des Sub¬ trahierers direkt oder indirekt mit einem Analog-Digital- Wandler verschaltet ist, der eine positive Eingangsspannung benötigt . Eine solche Detektorschaltung funktioniert gut bei HF-Signa¬ len, die mit einer W-CDMA-Modulation beaufschlagt sind. Ins¬ besondere zeigt sich, dass die Ausgangsspannung am Ausgang des Subtrahierers der Detektorschaltung verglichen mit konventionellen Detektorschaltungen einen zeitlich glatteren d. h. weniger verrauschten Verlauf aufweist.
Die Detektorschaltung funktioniert auch bei verschiedenen Modulationsarten gut. Es wird nur ein einziger Analog-Digital- Wandler benötigt. Dadurch ist der Stromverbrauch der Detek- torschaltung minimiert.
In einer Ausführungsform umfasst die Detektorschaltung einen Peak-Detektor, der mit dem Ausgang des Subtrahierers verschaltet ist. Der Peak-Detektor kann eine in Serie mit dem Subtrahierer verschaltete Diode und ein gegen Masse geschal¬ tetes kapazitives Element umfassen. Bei nach dem GSM-EDGE-Modulationsverfahren modulierten HF- Signalen ist die zeitliche Schwankung des Reflektionskoeffi- zienten bei konventionellen Detektorschaltungen so groß, dass bei bekannten Detektorschaltungen selbst eine anschließende, digitale zeitliche Mittelung des Signals bestenfalls ausrei¬ chend ist. Dagegen gibt diese Ausgestaltung der vorliegenden Detektorschaltung einen Reflektionskoeffizienten aus, dessen zeitlicher Verlauf auch ohne nachträgliches Bearbeiten sehr glatt verläuft und damit weniger durch Rauschen beaufschlagt ist.
Die Diode des Peak-Detektors kann eine Schottky-Diode sein.
In einer Ausführungsform umfasst die Detektorschaltung einen Impedanzwandler, der mit dem Ausgang des Subtrahierers verschaltet ist. Ein solcher Impedanzwandler kann die Impedanz des Ausgangs der Detektorschaltung an die Impedanz nachfolgender Schaltungen anpassen. Nachfolgende Schaltungen können z. B. analoge oder digitale Schaltungen eines mobilen Kommu- nikationsgeräts sein. Eine der nachfolgenden Schaltungen kann insbesondere ein Analog-Digital-Wandler eines mobilen Kommunikationsgeräts sein.
In einer Ausführungsform umfasst die Detektorschaltung ein Tiefpassfilter, das mit dem Ausgang des Subtrahierers verschaltet ist. Ein solches Tiefpassfilter kann hochfrequente Störsignale, welche beispielsweise in den das Rauschen erzeugenden logarithmischen Verstärkern erzeugt worden sein können, unterdrücken.
Das Tiefpassfilter kann zwischen einem Impedanzwandler und dem Ausgang des Subtrahierers verschaltet sein. Es ist auch möglich, einen Impedanzwandler zwischen einem Tiefpassfilter und dem Ausgang des Subtrahierers zu verschalten.
In einer Ausführungsform ist der Ausgang des Subtrahierers mit einem Analog-Digital-Wandler einer Logikschaltung eines mobilen Kommunikationsgeräts verschaltet.
In einer Ausführungsform umfasst die Detektorschaltung ein erstes Dämpfungsglied, das zwischen dem ersten Ausgang des Richtkopplers und dem ersten logarithmischen Verstärker verschaltet ist. Die Detektorschaltung umfasst dann ferner ein zweites Dämpfungsglied, das zwischen dem zweiten Ausgang des Richtkopplers und dem zweiten logarithmischen Verstärker verschaltet ist. Die beiden vom Richtkoppler abgezweigten Leis- tungen werden dann jeweils über eines der zusätzlichen Dämpfungsglieder an die jeweiligen logarithmischen Verstärker geleitet. Die Dämpfungsglieder unterstützen die Pegelanpassung und die Impedanzanpassung zwischen dem Richtkoppler und den logarithmischen Verstärkern. Als Dämpfungsglieder kommen Pi- oder T-Schaltungen in Frage.
In einer Ausführungsform umfasst die Detektorschaltung einen Impedanzwandler, der mit dem Ausgang des Subtrahierers verschaltet ist und zusätzlich ein Tiefpassfilter darstellt. Da- durch, dass die Funktion der Impedanzwandlung und die Tiefpassfilterfunktion in einer Teilschaltung integriert ist, wird eine zweite zusätzliche Tiefpassfilterschaltung vermie¬ den, wodurch Kosten und Platz gespart werden. In einer Ausführungsform ist die Detektorschaltung so
ausgelegt, dass der bidirektionale Richtkoppler sowie die übrigen Komponenten der Detektorschaltung Frequenzen von 400 MHz bis 3000 MHz verarbeiten können. Insbesondere sind die Komponenten so ausgelegt, dass sie die üblichen GSM- und (W- ) CDMA-Frequenzen verarbeiten können. In einer Ausführungsform ist die Detektorschaltung zum Verarbeiten von Signalen der Mobilfunksysteme GSM, W-CDMA, LTE und OFDM ausgelegt.
In einer Ausführungsform ist die Detektorschaltung zum Verar- beiten von Signalen der Mobilfunksysteme WLAN und WIMAX ausgelegt .
In einer Ausführungsform umfasst die Detektorschaltung eine aktive elektrische Komponente, eine passive elektrische Kom- ponente und ein mehrlagiges Substrat, wobei die aktive elekt¬ rische Komponente auf der Oberfläche des Substrats angeordnet ist und die passive elektrische Komponente durch
metallisierte Zwischenlagen des Substrats realisiert und daher im Wesentlichen im Inneren des Substrats angeordnet ist. Insbesondere kann einer der beiden oder können beide logarithmischen Verstärker jeweils die genannte aktive elektrische Schaltungskomponente sein.
In einer Ausführungsform ist die Detektorschaltung in einem Modul mit einer Grundfläche von weniger als 25 mm2 reali¬ siert .
In einer Ausführungsform umfasst die Detektorschaltung eine HF-Abschirmung zur Abschirmung der Komponenten der Detektor- Schaltung von äußeren HF-Signalen. Die HF-Abschirmung schützt jedoch auch weitere Schaltungskomponenten vor von der Detektorschaltung abgestrahlten HF-Signalen. In einer Ausführungsform ist die Detektorschaltung in einem abstimmbaren Modul angeordnet. Ein abstimmbares Modul ist ein Modul, welches abstimmbare Schaltungselemente, z. B. Elemente variabler Kapazität, variabler Induktivität oder variabler Resistivität umfasst.
In einer Ausführungsform ist die Detektorschaltung in einem Signalpfad eines mobilen Kommunikationsgeräts verschaltet. Die Signale der Detektorschaltung werden zur Steuerung oder Regelung eines Leistungsverstärkers oder einer Impedanzanpassschaltung verwendet. Ein eine Detektorschaltung
umfassendes abstimmbares Modul, kann ferner eine
Logikschaltung umfassen. Die Logikschaltung regelt die Werte der abstimmbaren Schaltungselemente auf der Basis des von der Detektorschaltung gemessenen Maßes für den
Reflektionskoeffizienten . Somit wird eine Möglichkeit
erhalten, die Impedanz eines Signalpfad eines mobilen
Kommunikationsgeräts dynamisch anzupassen. Das erste resistive Element und das zweite resistive Element können das Verhältnis der Potentiale an dem ersten Ausgang und dem Ausgang der Subtrahierschaltung bestimmen. Dann werden die Widerstände der resistiven Elemente so bestimmt, dass das die zeitlich unterschiedlichen Potenziale am Ausgang vom Analog-Digital-Wandler gut digitalisiert werden können.
Die Widerstände des dritten und des vierten resistiven
Elements hängen von den Werten des ersten, des zweiten und
RR v des fünften resistiven Elements ab: R3 = 1 5 vu0 , R4 = R5———
^2 1- co Dabei ist vu0 eine Zahl zwischen Null und Eins, welche die Offset-Spannung, die am Offset-Anschluss anliegt, bestimmt. vu0 kann z. B. 0,68 betragen. Der Widerstand des fünften resistiven Elements ist ein
Parameter, mit dem das elektrische Verhalten des
Subtrahierers an die übrigen Schaltungskomponenten angepasst werden kann. Der ohmsche Widerstand des ersten resistiven Elements kann zwischen 40 und 55 kQ betragen. Der ohmsche Widerstand des zweiten resistiven Elements R2 kann zwischen 90 und 110 kQ betragen. Der ohmsche Widerstand des dritten resistiven Elements R3 kann zwischen 35 und 45 kQ betragen. Der ohmsche Wi- derstand des vierten resistiven Elements R4 kann zwischen 250 und 300 kQ betragen. Der ohmsche Widerstand des fünften re¬ sistiven Elements R5 kann zwischen 110 und 130 kQ betragen. Die Offset-Spannung, die zwischen dem Offset-Anschluss und Masse anliegt, kann zwischen 2 und 3 V betragen.
In einer Ausführungsform beträgt der ohmsche Widerstand des ersten resistiven Elements Rl 47 kQ, der Widerstand des zwei¬ ten resistiven Elements R2 100 kQ, der Widerstand des dritten resistiven Elements R3 39 kQ, der Widerstand des vierten re- sistiven Elements R3 270 kQ und der Widerstand des fünften resistiven Elements R5 120 kQ. In einer Ausführungsform beträgt die Offset-Spannung 2,7 V.
Im Folgenden wird die Detektorschaltung anhand von Ausfüh- rungsbeispielen und zugehörigen schematischen Figuren näher erläutert. Es zeigen:
Figur 1 eine Ausgestaltung des Subtrahierers, Figur 2 eine Grundform der Detektorschaltung,
Figur 3 eine Detektorschaltung mit Dämpfungsgliedern, einem
Peak-Detektor, einem Impedanzwandler und einem
Tiefpassfilter,
Figur 4 eine Ausgestaltung, in der die Detektorschaltung diskrete Bauelemente sowie integrierte Schaltungs- komponenten innerhalb eines Mehrlagensubstrats um- fasst ,
Figur 5 den Spannungsverlauf am Signalausgang eines Subtra¬ hierers einer konventionellen Detektorschaltung,
Figur 6 zeitliche Spannungsverläufe einer konventionellen
DetektorSchaltung,
Figur 7 zeitliche Spannungsverläufe einer Detektorschaltung mit Peak-Detektor,
Figur 8 zeitliche Spannungsverläufe einer konventionellen
Detektorschaltung bei modulierten GSM-EDGE Signalen,
Figur 9 zeitliche Spannungsverläufe einer Detektorschaltung mit Peak-Detektor bei modulierten GSM-EDGE Signalen, Figur 10 eine weitere Ausgestaltung einer Detektorschaltung. Figur 1 zeigt eine Ausgestaltung des Subtrahierers SU mit ei¬ nem Offset-Anschluss OA. Der Subtrahierer SU umfasst eine konventionelle Subtrahierschaltung SUK. Die konventionelle Subtrahierschaltung SUK umfasst einen ersten Eingang (mit "-" gekennzeichnet) sowie einen zweiten Eingang (mit "+" gekenn¬ zeichnet) sowie einen Ausgang AS. Der Subtrahierer SU umfasst einen ersten Eingang ESI und einen zweiten Eingang ES2. Der erste Eingang ESI des Subtrahierers ist mit dem Eingang der konventionellen Subtrahierschaltung verschaltet. Der zweite Eingang ES2 des Subtrahierers ist mit dem zweiten Eingang der konventionellen Subtrahierschaltung SUK verschaltet. Zwischen dem ersten Eingang ESI des Subtrahierers SU und dem ersten Eingang der konventionellen Subtrahierschaltung SUK ("-") ist ein erstes resistives Element Rl verschaltet. Zwischen dem zweiten Eingang ES2 des Subtrahierers SU und dem zweiten Eingang der konventionellen Subtrahierschaltung SUK ("+") ist ein drittes resistives Element R3 verschaltet. Zwischen dem Ausgang des Subtrahierers SU, der mit dem Ausgang AS der konventionellen Subtrahierschaltung SUK übereinstimmt, und dem Eingang der konventionellen Subtrahierschaltung SUK ("-") ist ein zweites resistives Element R2 verschaltet. Der Offset-An¬ schluss OA des Subtrahierers SU ist mit dem zweiten Eingang ("+") der konventionellen Subtrahierschaltung SUK verschaltet. Zwischen dem Offset-Eingang OA des Subtrahierers SU und dem zweiten Eingang der konventionellen Subtrahierschaltung SUK ("+") ist ein fünftes resistives Element R5 verschaltet. Zwischen dem zweiten Eingang der konventionellen Subtrahierschaltung SUK ("+") und Masse ist ein viertes resistives Ele¬ ment R4, parallel zum resistiven Element R5, verschaltet.
Der gezeigte Subtrahierer SU kann an seinem Ausgang AS eine Spannung gegenüber Masse ausgeben, welche ein Maß für die Differenz der Eingangsspannungen an den Eingangsanschlüssen ESI und ES2 ist. Je nachdem, welche Offset-Spannung am Off- set-Anschluss OA gegenüber Masse angelegt ist, kann die die Differenz anzeigende Spannung durch den Offset korrigiert werden .
Figur 2 zeigt eine Grundform der Detektorschaltung DS mit einem Signalpfad SP zwischen einem Signalport SPO und einem Lastport LP. Im Signalpfad, der ein Signalpfad eines mobilen Kommunikationsgeräts sein kann, ist ein bidirektionaler
Richtkoppler RK verschaltet. Der bidirektionale Richtkoppler RK hat einen ersten Ausgang RKAl und einen zweiten Ausgang RKA2. Ein erster logarithmischer Verstärker LVl ist mit dem ersten Ausgang RKAl des Richtkopplers RK verschaltet. Ein zweiter logarithmischer Verstärker LV2 ist mit dem zweiten Ausgang RKA2 des Richtkopplers RK verschaltet. Die logarith¬ mischen Verstärker LVl, LV2 sind jeweils mit genau einem Eingang ESI, ES2 des Subtrahierers SU verschaltet. Der Subtra¬ hierer SU stellt an seinem Ausgang AS eine zeitabhängige Spannung zur Verfügung, die im Wesentlichen proportional ist zum Reflektionskoeffizienten von HF-Signalen, die im
Signalpfad SP propagieren, und die durch eine Offset- Spannung, die am Offset-Anschluss OA des Subtrahierers anliegt, verändert werden kann. Figur 3 zeigt eine Ausgestaltung der in Figur 2 gezeigten Detektorschaltung, wobei zwischen dem ersten Ausgang des Richtkopplers RK und dem ersten logarithmischen Verstärker LVl ein erstes Dämpfungsglied Dl verschaltet ist. Zwischen dem zwei¬ ten Ausgang des Richtkoppler und dem zweiten logarithmischen Verstärker LV2 ist ein zweites Dämpfungsglied D2 verschaltet.
Der Ausgang AS des Subtrahierers SU ist mit einem Analog-Di- gital-Wandler A/D einer Logikschaltung LS verschaltet. Zwi- sehen dem Ausgang des Subtrahierers und dem Analog-Digital- Wandler sind ein Peak-Detektor PD, ein Impedanzwandler IW sowie ein Tiefpassfilter TPF verschaltet. Dabei ist der Peak- Detektor zwischen dem Ausgang des Subtrahierers und dem Impe- danzwandler verschaltet. Das Tiefpassfilter TPF ist zwischen dem Impedanzwandler und dem Analog-Digital-Wandler A/D verschaltet .
Figur 4 zeigt, wie verschiedene diskrete und integrierte Schaltungselemente der Detektorschaltung zu einem Modul MO zusammengefasst und auf der Oberfläche oder in Zwischenlagen eines Mehrlagensubstrats MLS angeordnet sein können. Ein dis¬ kretes Schaltungsbauelement IC1, welches z. B. aktive
Schaltungskomponenten umfassen kann, ist auf der Oberfläche des Mehrlagensubstrats MLS angeordnet und über Bonddrähte mit Anschlusspads auf der Oberfläche des Mehrlagensubstrats ver¬ schaltet. Alternativ oder zusätzlich ist es möglich, Schaltungskomponenten in einem in Flip-Chip-Bauweise auf der Oberfläche des Mehrlagensubstrats MLS angeordneten Bauelement IC2 unterzubringen. Über Bumps sind die Schaltungskomponenten des diskreten Bauelements IC2 mit der Verschaltung auf der Oberfläche und im Inneren des Mehrlagensubstrats MLS verschaltet. Das mehrlagige Substrat MLS umfasst mindestens zwei die¬ lektrische Schichten. Passive Schaltungskomponenten, z. B. kapazitive Elemente KE oder induktive Elemente IE, können in Metallisierungsebenen zwischen den dielektrischen Schichten des Mehrlagensubstrats MLS angeordnet sein. Über Durchkontak- tierungen DK können verschiedene Metallisierungsebenen miteinander verschaltet sein. Ein Gehäuse oder eine Abdeckung G kann diskrete Bauelemente oder Leiterstrukturen auf der Oberfläche des Mehrlagensubstrats MLS bedecken und vor mechani¬ scher Einwirkung, Staub oder Feuchtigkeit schützen. Die Abdeckung oder das Gehäuse G kann eine HF-Abschirmung ABS darstellen, durch die die Schaltungskomponenten der
Detektorschaltung vor störenden, von außen einwirkenden HF- Signalen geschützt ist. Umgekehrt oder zusätzlich kann die HF-Abschirmung in der räumlichen Umgebung befindliche
Komponenten vor störenden, von Schaltungskomponenten der
Detektorschaltung emittierten HF-Signalen geschützt werden.
Figur 5 zeigt für eine konventionelle Detektorschaltung: den zeitlichen Verlauf der am Ausgang des ersten logarithmischen Verstärkers LV1 anliegenden Spannung A, den zeitlichen Verlauf der am Ausgang des zweiten logarithmischen Verstärkers LV2 anliegenden Spannung B sowie den zeitlichen Verlauf S des Betrags der Spannung am Ausgang des Subtrahierers SU, die ein Maß für den Reflektionskoeffizienten Γ ist. Dass der
Reflektionskoeffizienten mit Rauschen beaufschlagt ist, ist deutlich zu sehen.
Figur 6 zeigt im Gegensatz dazu die entsprechenden Kurven A, B, S, allerdings von einer erfindungsgemäßen Detektorschal- tung inklusive eines Peak-Detektors , der mit dem Ausgang AS des Subtrahierers verschaltet ist. Die Signale A, B an den Ausgängen der logarithmischen Verstärker LV1, LV2 weisen ein mit der Figur 5 vergleichbares Rauschen auf. Der ermittelte Reflektionskoeffizient S dagegen zeigt einen deutlich
glatteren Verlauf mit deutlich vermindertem Rauschen.
Figur 7 zeigt die zeitlichen Verläufe A, B, S einer konventi¬ onellen Detektorschaltung direkt am Ausgang des Subtrahierers SU, während ein besonders kritisches GSM-EDGE-Signal modu- liert wird. Dass der Reflektionskoeffizient S exrtem stark schwankt, ist deutlich zu sehen. Figur 8 zeigt die zeitlichen Verläufe A, B, S für ein moduliertes GSM-EDGE-Signal bei Verwendung der erfindungsgemäßen Detektorschaltung, wobei ein Peak-Detektor PD mit dem Ausgang AS des Subtrahierers verschaltet ist. Auch hier zeigt sich ein Verlauf des am Ausgang AS der Detektorschaltung
ausgegebenen Signals S, der deutlich glatter ist und deutlich vermindertes Rauschen aufweist.
Figur 9 zeigt eine Ausgestaltung des Peak-Detektors PD mit einer Diode D und einem kapazitiven Element KE, dessen eine Elektrode mit einer Elektrode der Diode D verschaltet ist.
Figur 10 zeigt eine Ausgestaltung der Detektorschaltung mit je einem Hochpassfilter HPF, das jeweils zwischen einem der logarithmischen Verstärker und einem der Eingänge des
Subtrahierers SU verschaltet ist. Zwischen dem Subtrahierer SU und dem Peak-Detektor PD sowie zwischen dem Peak-Detektor PD und dem Analog-Digital-Wandler ist je ein weiteres
Hochpassfilter HPF verschaltet. Zwischen dem dem Peak- Detektor nachgeschalteten Hochpassfilter und dem Analog- Digital-Wandler ist ein weiterer Subtrahierer verschaltet. Das Hochpassfilter ist dabei mit dem nicht invertierten
Eingang des weiteren Subtrahierers SU2 verschaltet. Der Ausgang des weiteren Subtrahierers SU2 ist mit dem
invertierten Eingang des weiteren Subtrahierers SU2 und mit dem Analog-Digital-Wandler verschaltet.
Durch eine solche Verschaltung mit weiteren Filtern ist die Impedanzanpassung zwischen den Schaltungselementen der
Detektorschaltung verbessert. Ferner wird dadurch eine gute Funktionsweise des Peak-Detektors gefördert. Eine Detektorschaltung ist nicht auf eines der beschriebenen Ausführungsbeispiele beschränkt. Variationen, welche z. B. noch weitere Hochpass- oder Tiefpassfilter oder weitere re- sistive Elemente umfassen, stellen ebenso erfindungsgemäße Ausführungsbeispiele dar.
Bezugs zeichenliste :
A, B: Spannungen an den Ausgängen der
logarithmischen Verstärker
ABS: HF-Abschirmung
AD: Analog-Digital-Wandler
AS: Ausgang des Subtrahierers
D: Diode
Dl, D2 : Dämpfungsglied
DK: Durchkontaktierung
DS : Detektorschaltung
ESI, ES2 : erster, zweiter Eingang des Subtrahierers
G: Gehäuse
HPF: Hochpassfilter
IC1, IC2 : diskretes Bauelement
IE: induktives Element
IW: Impedanzwandler
KE : kapazitives Element
LP: Lastport
LS: Logikschaltung
LV1, LV2 : logarithmischer Verstärker
MLS : Mehrlagiges Substrat
MO: Modul
OA: Offset-Anschluss des Subtrahierers
PD: Peak-Detektor
RK: Richtkoppler
RKA1, RKA2 : Ausgang des Richtkopplers
S: Signal am Ausgang der Detektorschaltung
SP: Signalpfad
SPO: Signalport
SU: Subtrahierer
SU2 : weiterer Subtrahierer
SUK: konventionelle Subtrahierschaltung TPF: Tiefpassfilter

Claims

Patentansprüche
1. Detektorschaltung (DES) zur Bestimmung des
Reflektionskoeffizienten, umfassend
- einen Signalport (SPO) , einen Lastport (LP) und einen dazwischen verschalteten Signalpfad (SP) ,
- einen bidirektionalen Richtkoppler (RK) ,
- einen ersten (LV1) und einen zweiten (LV2) logarithmischen Verstärker und
- einen Subtrahierer (SU) mit einem Offset-Anschluss (OA) , wobei
- der Richtkoppler (RK) mit dem Signalpfad (SP) verschaltet ist und an einem ersten Ausgang (RKA1) ein erstes Signal, das ein Maß der im Signalpfad (SP) in Vorwärtsrichtung
übertragenen Leistung ist, und an einem zweiten Ausgang
(RKA2) ein zweites Signal, das ein Maß der im Signalpfad (SP) entgegen der Vorwärtsrichtung übertragenen Leistung ist, zur Verfügung stellt,
- der erste logarithmische Verstärker (LV1) mit dem ersten Ausgang (RKA1) verschaltet ist und das erste Signal
logarithmisch verstärkt,
- der zweite logarithmische Verstärker (LV2) mit dem zweiten Ausgang (RKA2) verschaltet ist und das zweite Signal
logarithmisch verstärkt,
- der Subtrahierer (SU) mit den logarithmischen Verstärkern (LV1, LV2) verschaltet ist und die Differenz aus dem ersten logarithmisch verstärkten Signal und dem zweiten
logarithmisch verstärkten Signal als Maß für den
Reflektionskoeffizienten ermittelt und
- zwischen Masse und dem Offset-Anschluss (OA) des
Subtrahierers (SU) eine Offset-Spannung anliegt.
2. Detektorschaltung nach dem vorhergehenden Anspruch, umfassend einen Peak-Detektor (PD) , der mit dem Ausgang (AS) des Subtrahierers (SU) verschaltet ist.
3. Detektorschaltung nach dem vorhergehenden Anspruch, wobei der Peak-Detektor (PD) eine in Serie mit dem Subtrahierer (SU) verschaltete Diode (D) und ein gegen Masse geschaltetes kapazitives Element (KE) umfasst.
4. Detektorschaltung nach dem vorhergehenden Anspruch, wobei die Diode (D) eine Schottky-Diode ist.
5. Detektorschaltung nach einem der vorhergehenden Ansprüche, umfassend einen Impedanzwandler (IW), der mit dem Ausgang (AS) des Subtrahierers (SU) verschaltet ist.
6. Detektorschaltung nach einem der vorhergehenden Ansprüche, umfassend ein Tiefpassfilter (TPF) , das mit dem Ausgang (AS) des Subtrahierers (SU) verschaltet ist.
7. Detektorschaltung nach einem der vorhergehenden Ansprüche, wobei der Ausgang (AS) des Subtrahierers (SU) mit einem
Analog-Digitalwandler (A/D) einer Logikschaltung (LS) eines mobilen Kommunikationsgeräts verschaltet ist.
8. Detektorschaltung nach einem der vorhergehenden Ansprüche, umfassend ein erstes Dämpfungsglied (Dl), das zwischen dem ersten Ausgang des Richtkopplers (RKA1) und dem ersten logarithmischen Verstärker (LV1) verschaltet ist, und ein zweites Dämpfungsglied (D2), das zwischen dem zweiten Ausgang des Richtkopplers (RKA2) und dem zweiten logarithmischen Verstärker (LV2) verschaltet ist.
9. Detektorschaltung nach einem der vorhergehenden Ansprüche, umfassend einen Impedanzwandler (IW) der mit dem Ausgang (AS) des Subtrahierers (SU) verschaltet ist und zusätzlich ein Tiefpassfilter (TPF) darstellt.
10. Detektorschaltung nach einem der vorhergehenden
Ansprüche, wobei der bidirektionale Richtkoppler (RK) so ausgelegt ist, dass er Signale bei Frequenzen von 400 MHz bis 3000 MHz verarbeiten kann.
11. Detektorschaltung nach einem der vorhergehenden
Ansprüche, wobei die Detektorschaltung zum Verarbeiten von Signalen der Mobilfunksysteme GSM, W-CDMA, LTE und OFDM ausgelegt ist.
12. Detektorschaltung nach einem der vorhergehenden
Ansprüche, wobei die Detektorschaltung zum Verarbeiten von Signalen der Mobilfunksysteme WLAN und WIMAX ausgelegt ist.
13. Detektorschaltung nach einem der vorhergehenden
Ansprüche, umfassend eine aktive elektrische Komponente
(IC1,IC2), eine passive elektrische Komponente (KE, IE) und ein mehrlagiges Substrat (MLS) ,
wobei
- die aktive elektrische Komponente (IC1, IC2) auf der
Oberfläche des Substrates (MLS) angeordnet ist und
- die passive elektrische Komponente (KE, IE) in
metallisierten Zwischenlagen des Substrates (MLS) angeordnet ist .
14. Detektorschaltung nach einem der vorhergehenden
Ansprüche, die in einem Modul (MO) mit einer Grundfläche von weniger als 25 mm2 realisiert ist.
15. Detektorschaltung nach einem der vorhergehenden Ansprüche, welche eine HF-Abschirmung (ABS) umfasst.
16. Detektorschaltung nach einem der vorhergehenden
Ansprüche, welche in einem abstimmbaren Modul angeordnet ist.
17. Detektorschaltung nach einem der vorhergehenden
Ansprüche, die in einem Signalpfad (SP) eines mobilen
Kommunikationsgerät verschaltet ist und deren Signale zur Steuerung oder Regelung eines Leistungsverstärkers oder einer Impedanzanpassschaltung verwendet werden.
PCT/EP2011/052444 2010-02-24 2011-02-18 Detektorschaltung Ceased WO2011104191A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020127024630A KR101612783B1 (ko) 2010-02-24 2011-02-18 검출기 회로
US13/579,249 US9140733B2 (en) 2010-02-24 2011-02-18 Detector circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010009104A DE102010009104A1 (de) 2010-02-24 2010-02-24 Detektorschaltung
DE102010009104.9 2010-02-24

Publications (1)

Publication Number Publication Date
WO2011104191A1 true WO2011104191A1 (de) 2011-09-01

Family

ID=43900606

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/052444 Ceased WO2011104191A1 (de) 2010-02-24 2011-02-18 Detektorschaltung

Country Status (4)

Country Link
US (1) US9140733B2 (de)
KR (1) KR101612783B1 (de)
DE (1) DE102010009104A1 (de)
WO (1) WO2011104191A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6163383B2 (ja) * 2013-08-19 2017-07-12 学校法人慶應義塾 方向性結合器及びそれを備える通信装置
US9319006B2 (en) * 2013-10-01 2016-04-19 Infineon Technologies Ag System and method for a radio frequency coupler
US9322858B2 (en) 2014-02-04 2016-04-26 Infineon Technologies Austria Ag System and method for a phase detector
US10062680B2 (en) 2014-05-08 2018-08-28 Qualcomm Incorporated Silicon-on-insulator (SOI) complementary metal oxide semiconductor (CMOS) standard library cell circuits having a gate back-bias rail(s), and related systems and methods
JP6421484B2 (ja) 2014-07-28 2018-11-14 Tdk株式会社 コイル部品、コイル部品複合体およびトランス、ならびに電源装置
CN104243065B (zh) 2014-09-01 2017-07-04 大唐移动通信设备有限公司 驻波比检测的方法及设备
US9634697B2 (en) * 2015-09-09 2017-04-25 Qualcomm Incorporated Antenna selection and tuning
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
US10727958B2 (en) 2018-11-27 2020-07-28 Samsung Electronics Co., Ltd. Method and device for measuring antenna reflection coefficient
RU194888U1 (ru) * 2019-08-28 2019-12-26 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" Стенд для измерения импульсных и частотных характеристик сверхширокополосных объектов
JP2021175147A (ja) * 2020-04-30 2021-11-01 株式会社村田製作所 負荷検出回路、および、増幅回路
KR102898597B1 (ko) 2021-01-20 2025-12-10 삼성전자주식회사 반사 계수 검출을 위한 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110685A (en) * 1976-11-01 1978-08-29 Leenerts Virgil G Standing wave ratio measurement instrument
US4780661A (en) * 1985-08-02 1988-10-25 Centre National De La Recherche Scientifique High frequency impedance measuring apparatus using two bidirectional couplers
US6625428B1 (en) * 1999-01-30 2003-09-23 Motorola, Inc. Voltage standing-wave ratio measurement apparatus and use in a cellular communications system
US20050020218A1 (en) * 2003-07-24 2005-01-27 Zelley Christopher A. Power transfer measurement circuit for wireless systems

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601717A (en) * 1969-11-20 1971-08-24 Gen Dynamics Corp System for automatically matching a radio frequency power output circuit to a load
JPS58125242A (ja) * 1982-01-22 1983-07-26 Victor Co Of Japan Ltd 光学的情報信号再生装置のトラツキング誤差検出方式
US5059892A (en) * 1990-10-15 1991-10-22 Hewlett-Packard Company Radio frequency signal interface
DE19614655B4 (de) * 1996-04-13 2007-03-01 Telefunken Radio Communication Systems Gmbh & Co. Kg Antennen-Anpassgerät
US6236271B1 (en) * 1997-09-30 2001-05-22 Conexant Systems, Inc. Multi-layer carrier module for power amplifier systems within a digital cellular telephone
US6630330B1 (en) * 2000-08-02 2003-10-07 Biopolo S.C.A.R.L. Ascorbic acid production from yeast
JP2003315395A (ja) 2002-04-22 2003-11-06 Sony Ericsson Mobilecommunications Japan Inc ベクトル・ネットワーク・アナライザおよびその位相測定方法
DE10352642B4 (de) * 2003-11-11 2018-11-29 Snaptrack, Inc. Schaltung mit verringerter Einfügedämpfung und Bauelement mit der Schaltung
KR20050053139A (ko) 2003-12-02 2005-06-08 삼성전자주식회사 피크 및 딥 성분을 이용한 음장 보정 방법 및 그 장치
EP1564896A1 (de) * 2004-02-10 2005-08-17 Sony Ericsson Mobile Communications AB Impedanzanpassung für eine Antenne
GB0427659D0 (en) * 2004-12-17 2005-01-19 Delta T Devices Ltd Moisture content sensor and related methods
US7397260B2 (en) * 2005-11-04 2008-07-08 International Business Machines Corporation Structure and method for monitoring stress-induced degradation of conductive interconnects
DE102006015072B4 (de) * 2006-03-31 2017-06-01 Epcos Ag Mobilfunkmodul für Multi-Band-Multi-Mode Betrieb
GB0608471D0 (en) * 2006-04-28 2006-06-07 Agilent Technologies Inc A method and apparatus for measuring the error rate of a communication device
US7683734B2 (en) * 2007-03-15 2010-03-23 Raytheon Canada Limited RF re-entrant combiner
US7602191B2 (en) * 2007-06-29 2009-10-13 Pgs Geophysical As Cable-type electromagnetic receiver system for subsurface exploration
TWI343672B (en) * 2007-11-15 2011-06-11 Lite On Technology Corp Antenna device and antenna system utilizing which

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110685A (en) * 1976-11-01 1978-08-29 Leenerts Virgil G Standing wave ratio measurement instrument
US4780661A (en) * 1985-08-02 1988-10-25 Centre National De La Recherche Scientifique High frequency impedance measuring apparatus using two bidirectional couplers
US6625428B1 (en) * 1999-01-30 2003-09-23 Motorola, Inc. Voltage standing-wave ratio measurement apparatus and use in a cellular communications system
US20050020218A1 (en) * 2003-07-24 2005-01-27 Zelley Christopher A. Power transfer measurement circuit for wireless systems

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JIRI DOSTAL: "Operationsverstärker", vol. 2, 1 January 1989, HÜTHIG, Heidelberg, article "Offsetabgleich der Operationsschaltung", pages: 279 - 282, XP002634951 *
MAXIM: "LF-to2.5 GHz Dual Logarithmic Detector / Controller for Power, Gain, and VSWR", 19-3404, 1 October 2006 (2006-10-01), pages 1 - 20, XP002634950, Retrieved from the Internet <URL:http://datasheets.maxim-ic.com/en/ds/MAX2016.pdf> [retrieved on 20110502] *

Also Published As

Publication number Publication date
KR20130006631A (ko) 2013-01-17
US9140733B2 (en) 2015-09-22
DE102010009104A1 (de) 2011-08-25
KR101612783B1 (ko) 2016-04-15
US20130038387A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
DE102010009104A1 (de) Detektorschaltung
DE3911178C2 (de)
EP3028053B1 (de) Vorrichtung zum erfassen von wechselstromanteilen in einem gleichstromkreis und verwendung der vorrichtung
DE60011349T2 (de) Kondensator-mikrofongerät und Verbindungsvorrichtung
DE102014109003A1 (de) System und Verfahren für einen Transformator und ein Phasenschieber-Netzwerk
EP0886464A2 (de) Schirmung
EP0578324A1 (de) Funkgerät mit einer Antennenumschaltvorrichtung
CN1101078C (zh) Pin二极管可变衰减器
DE102005037579B4 (de) Elektronische Steuereinheit
WO2002014880A2 (de) Leistungssensor
DE102010044592A1 (de) Schaltung und Verfahren zur Verstärkung eines über eine Antenne empfangenen Empfangssignals
DE102019101888B4 (de) Konfigurierbares mikroakustisches HF-Filter
DE102016216650B4 (de) Halbleitervorrichtung
WO2011113750A1 (de) Detektorschaltung
DE102005005751B4 (de) Testvorrichtung mit reflexionsarmer Signalverteilung
DE3902148A1 (de) Hochfrequenzverstaerker mit verbesserter stoerunterdrueckung
US20240429890A1 (en) Signal transmission system
EP0520308A2 (de) Verstärkende Schaltungsanordnung
DE2445815A1 (de) Schaltungsanordnung zur verstaerkung von durch halbleiter-fotobauelementen abgegebenen signalen
DE60215923T2 (de) I/Q Demodulator unter Verwendung einer Sechs-Tor-Schaltung
DE102019209720A1 (de) Kompensationseinrichtung für emv-störsignale, elektrisches betriebsmittel mit derartiger einrichtung sowie verfahren zur störsignalkompensation bei einem betriebsmittel mit derartiger einrichtung
DE19724491A1 (de) Mikrofon, insbesondere für elektrische Hörhilfegeräte
DE102021211498A1 (de) Schaltungsanordnung zur Verarbeitung von einem mittels eines Ultraschallwandlers erfassten analogen Ultraschallsignal und zur Umwandlung des analogen Ultraschallsignals in ein digitales Ultraschallsignal sowie ein Ultraschallsensor und ein Fahrzeug mit solch einer Schaltungsanordnung
Rao et al. 50–500 MHz Low Noise Amplifier with FM band rejection
DE9206124U1 (de) Dämpfungsglied

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11707120

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127024630

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13579249

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11707120

Country of ref document: EP

Kind code of ref document: A1