KR101612783B1

KR101612783B1 - 검출기 회로

Info

Publication number: KR101612783B1
Application number: KR1020127024630A
Authority: KR
Inventors: 에드거 슈미드함머; 바이트 마이스터; 게르하드 젤러
Original assignee: 퀄컴 테크놀로지스, 인크.
Priority date: 2010-02-24
Filing date: 2011-02-18
Publication date: 2016-04-15
Also published as: US9140733B2; DE102010009104A1; US20130038387A1; KR20130006631A; WO2011104191A1

Abstract

신호 경로내에서 HF 신호의 반사 계수를 결정하기 위한 개선된 검출기 회로가 제공된다. 검출기 회로는 양방향성 방향 결합기, 방향 결합기와 연결된 로그형 증폭기, 그리고 오프셋 연결을 구비한 감산기를 포함한다.

Description

검출기 회로{DETECTOR CIRCUIT}

본 발명은 예컨대 이동식 통신 기기의 신호 경로 내에서 반사 계수를 결정하기 위한 검출기 회로에 관한 것이다.

근대의 이동식 통신 기기는 안테나의 임피던스를 신호 경로의 임피던스에, 또는 이동식 통신 기기의 이후 스테이지의 임피던스에 임피던스 정합하기 위한 임피던스 정합 회로를 포함한다. 임피던스를 효과적으로 정합할 수 있기 위해, 실제 정합을 산출할 필요가 있다. 실제 정합을 위한 척도는 반사 계수(Γ) 또는 반사 계수에 의존하는 정재파 거동(VSWR = voltage standing wave ratio)이다. 반사 계수(Γ)는 전방 방향으로 퍼지는 출력(power)을 반사된 출력으로 나눈 몫이다.

맥심(Maxim) 사의 공지된 검출기 회로, Max 2016 회로는 순환기(circulator)를 포함하고, 반사된 신호는 순환기를 경유하여 신호 경로로부터 아웃커플링되고 로그형 검출기(logarithmic detector)에 공급된다. 동시에, 전방 방향에서 퍼지는 신호는 제2 로그형 검출기를 경유하여 증폭기에 공급된다. 각각 로그형으로 증폭된 신호는 감산기(subtractor)의 두 입력부들(inputs)에 공급된다. 감산기는 로그형으로 증폭된 신호를 감산한다. 로그형으로 증폭된 신호란, 최초 신호의 로그(예컨대 자연 로그)에 실질적으로 비례하는 신호로 이해할 수 있다. 로그형으로 증폭된 신호들의 차는 - 지수 함수의 가법 정리(addition theorem)에 따라 - 최초 신호들의 몫들에 상응한다. 감산기의 출력부(output)는 반사 계수(Γ)에 실질적으로 비례하는 척도를 제공한다.

공지된 검출기 회로에 있어 문제되는 것은, 로그형 증폭기의 출력 신호들이 소음의 영향을 받는다는 것이다. 소음 영향을 받는 신호들의 차는 마찬가지로 소음을 포함한다. 특히, 소음을 포함한 2개의 신호들의 합은 각각의 가수에서의 오차보다 더 크다.

공지된 검출기 회로에서 큰 문제는, 소음에 의한 장애가 너무 심하면 산출된 차동 신호가 네거티브(negative)일 수 있다는 것이다. 아날로그-디지털-변환기, 즉 반사 계수(이 경우 네거티브)를 디지털화하여 이동식 통신 기기의 논리회로에 전달해야 하는 변환기는 네거티브 반사 계수로 과대요구된다.

반사 계수를 제공하는 신호의 품질은 사용된 이동 통신 시스템에 상당히 의존한다. 이동 통신 시스템의 변조 방식은 특히 종래 검출기 회로에 의해 산출된 반사 계수의 시간 종속성에 상당한 영향을 미친다.

본 발명의 과제는 개선된 검출기 회로를 제공하는 것이다.

특히 본 발명의 과제는, 서로 다른 이동 통신 시스템의 서로 다른 변조 시스템에 의해 더욱 양호하게 기능하는 검출기 회로를 제공하는 것이다.

본 발명은 반사 계수를 결정하기 위한 검출기 회로를 제공하며, 상기 검출기 회로는 신호 포트, 부하 포트 및 그 사이에 연결된 신호 경로를 포함한다. 검출기 회로는 양방향성 방향 결합기(directional coupler), 제1 및 제2로그형 증폭기 그리고 오프셋 연결을 구비한 감산기를 더 포함한다. 방향성 결합기는 신호 경로와 연결되고, 제1출력부에서 제1신호를 제공하며, 제1신호는 신호 경로내에서 전방 방향으로 전달된 출력의 척도이다. 제2출력부에서 방향성 결합기는 제2신호를 제공하고, 제2신호는 신호 경로내에서 전방 방향과 반대 방향으로 전달하는 출력의 척도이다. 제1로그형 증폭기는 제1출력부와 연결되어 있다. 제1로그형 증폭기는 제1신호를 로그형으로 증폭한다. 제2로그형 증폭기는 제2출력부와 연결되어 있고, 제2신호를 로그형으로 증폭한다. 감산기는 로그형 증폭기와 연결되어 있고, 로그형으로 증폭된 제1신호와 로그형으로 증폭된 제2신호의 차를 산출하며, 이 때 상기 차는 반사 계수를 위한 척도를 나타낸다. 감산기의 오프셋 연결과 접지 사이에 오프셋 전압이 인가된다.

일반적 감산기는 제1입력부, 제2입력부 및 출력부를 포함한다. 제2입력부는 제1입력부에 비해 반전된 입력부이다. 저항 소자에 의해, 출력부는 제1입력부와 연결되어 있다. 감산기의 출력부와 접지 사이의 전압은 실질적으로 두 입력부들의 전압들 사이의 차이다. 상기 감산기는 부가적으로 오프셋 연결을 포함한다. 오프셋 연결은 다른 저항 소자에 의해 입력부들 중 하나와 연결되어 있다.

예컨대 오프셋 연결에서 해당 전압과 같은 해당 신호가 오프셋 전압으로서 인가되면, 상기 검출기 회로를 이용하여, 감산기의 출력부에서 전압이 접지쪽으로 네거티브인 것이 방지될 수 있다. 이러한 점은 감산기의 출력부가 직접적으로 또는 간접적으로 아날로그-디지털 변환기와 연결된 경우에 유리하며, 상기 아날로그 디지털 변환기는 포지티브 입력 전압을 필요로 한다.

이러한 검출기 회로는 W-CDMA 변조 영향을 받는 HF 신호일 때 양호하게 기능한다. 특히, 검출기 회로의 감산기의 출력부측에서 출력 전압은 종래의 검출기 회로에 비해 시간에 따라 더 매끄러운, 즉 소음섞임이 덜한 흐름을 가지는 것이 나타난다.

검출기 회로는 다양한 변조 방식에서도 양호하게 기능한다. 단일의 아날로그-디지털 변환기만이 필요하다. 이를 통해, 검출기 회로의 전력 소모가 최소화된다.

일 실시예에서, 검출기 회로는 피크 검출기(peak detector)를 포함하고, 피크 검출기는 감산기의 출력부와 연결되어 있다. 피크 검출기는 감산기와 직렬로 연결된 다이오드 및 접지쪽으로 연결된 용량 소자(capacitive element)를 포함할 수 있다.

GSM-EDGE 변조 방법에 따라 변조된 HF 신호에서, 종래의 검출기 회로에서는 반사 계수의 시간 편차가, 공지된 검출기 회로 자체에서 신호의, 시간에 따른 디지털 연속 평균 산출이 기껏해야 충분할 만큼의 크기이다. 반면, 본 검출기 회로의 상기 형성방식은, 차후의 처리작업 없이 시간에 따른 흐름이 매우 매끄러워서 소음에 의해 덜 영향을 받는 반사 계수를 제공한다.

피크 검출기의 다이오드는 쇼트키 다이오드(Schottky diode)일 수 있다.

일 실시예에서, 검출기 회로는 임피던스 변환기를 포함하고, 임피던스 변환기는 감산기의 출력부와 연결되어 있다. 이러한 임피던스 변환기는 검출기 회로의 출력부의 임피던스를 이후 회로의 임피던스에 정합시킬 수 있다. 이후의 회로는 예컨대 이동 통신 기기의 아날로그 회로 또는 디지털 회로일 수 있다. 이후의 회로들 중 하나는 특히 이동 통신 기기의 아날로그-디지털 변환기일 수 있다.

일 실시예에서, 검출기 회로는 저역 통과 필터를 포함하고, 저역 통과 필터는 감산기의 출력부와 연결되어 있다. 이러한 저역 통과 필터는 예컨대 소음을 생성하는 로그형 증폭기들 내에서 발생될 수 있는 고주파 장애 신호를 억제할 수 있다.

저역 통과 필터는 임피던스 변환기와 감산기의 출력부 사이에 연결되어 있을 수 있다. 또한, 임피던스 변환기는 저역 통과 필터와 감산기의 출력부 사이에 연결될 수 있다.

일 실시예에서, 감산기의 출력부는 이동 통신 기기의 논리 회로의 아날로그-디지털 변환기와 연결되어 있다.

일 실시예에서, 검출기 회로는 제1감쇠기(attenuator)를 포함하고, 제1감쇠기는 방향성 결합기의 제1출력부와 제1로그형 증폭기 사이에 연결되어 있다. 검출기 회로는 제2감쇠기를 더 포함하고, 제2감쇠기는 방향성 결합기의 제2출력부와 제2로그형 증폭기 사이에 연결되어 있다. 방향성 결합기로부터 분기된 두 출력은 각각, 부가적인 감쇠기들 중 하나를 경유하여 각각의 로그형 증폭기로 각각 안내된다. 감쇠기는 방향성 결합기와 로그형 증폭기 사이의 레벨 정합 및 임피던스 정합을 지지한다. 감쇠기로서 Pi-회로 또는 T-회로가 고려된다.

일 실시예에서, 검출기 회로는 임피던스 변환기를 포함하고, 임피던스 변환기는 감산기의 출력부와 연결되어 있고, 부가적으로 저역 통과 필터를 나타낸다. 임피던스 변환 기능과 저역 통과 필터 기능이 하나의 부분 회로에 통합됨으로써, 제2의 부가적인 저역 통과 필터 회로가 방지되며, 이로써 비용 및 공간이 절약된다.

일 실시예에서, 검출기 회로는, 양방향성 방향성 결합기 및 검출기 회로의 나머지 부재들이 400 MHz 내지 3000 MHz의 주파수를 처리할 수 있도록 설계되어 있다.

특히, 상기 부재들은, 상기 부재들이 나머지 GSM 주파수 및 (W-)CDMA 주파수를 처리할 수 있도록 설계되어 있다.

일 실시예에서, 검출기 회로는 이동 통신 시스템 GSM, W-CDMA, LTE, OFDM 의 신호들을 처리하기 위해 설계되어 있다.

일 실시예에서, 검출기 회로는 이동 통신 시스템 WLAN, WIMAX의 신호들을 처리하기 위해 설계되어 있다.

일 실시예에서, 검출기 회로는 전기적 능동 부재, 전기적 수동 부재 및 다층형 기판을 포함하고, 이 때 능동 전기 부재는 기판의 표면에 배치되며, 수동 전기 부재는 기판의 금속화된 중간층으로 구현되며, 따라서 실질적으로 기판의 내부에 배치되어 있다. 특히, 두 로그형 증폭기들 중 하나 또는 둘 다 각각 상기 언급한 능동 전기 회로 부재일 수 있다.

일 실시예에서, 검출기 회로는 25 ㎟ 미만의 기본면을 가진 모듈내에 구현되어 있다.

일 실시예에서, 검출기 회로는 외부 HF 신호들로부터 검출기 회로의 부재들을 차폐시키기 위한 HF 차폐부를 포함한다. 그러나, HF 차폐부는 검출기 회로에 의해 방출된 HF 신호들로부터 부가적 회로 부재들도 보호한다.

일 실시예에서, 검출기 회로는 동조 가능한 모듈내에 배치되어 있다. 동조 가능한 모듈은, 예컨대 가변적 용량, 가변적 인덕턴스 또는 가변적 저항을 가진 부재와 같이 동조 가능한 회로 부재를 포함하는 모듈이다.

일 실시예에서, 검출기 회로는 이동 통신 기기의 신호 경로내에 연결되어 있다. 검출기 회로의 신호들은 출력 증폭기 또는 임피던스 정합 회로의 제어 또는 조정을 위해 사용된다. 검출기 회로를 포함하는 동조 가능한 모듈은 논리 회로를 더 포함할 수 있다. 논리 회로는 반사 계수를 위해 검출기 회로에 의해 측정되는 척도를 기초로 하여 동조 가능한 회로 부재의 값들을 조정한다. 따라서, 이동 통신 기기의 신호 경로의 임피던스를 동적으로 정합하는 가능성이 얻어진다.

제1저항 소자 및 제2저항 소자는 제1출력부와 감산기 회로의 출력부에서 전위 비율을 결정할 수 있다. 저항 소자의 저항은, 출력부측에서 시간에 따라 상이한 전위가 아날로그-디지털 변환기에 의해 양호하게 디지털화될 수 있도록 결정된다.

제3 및 제4저항 소자의 저항은 제1, 제2 저항 소자의 값들 및 제5저항 소자의 값들에 의존한다:

,

여기에서, V_Uo은 오프셋 연결에 인가되는 오프셋 전압을 결정하는, 0과 1 사이의 수이다. V_U0는 예컨대 0.68일 수 있다.

제5저항 소자의 저항은 감산기의 전기적 거동을 나머지 회로 부재에 정합할 수 있기 위해 이용하는 파라미터이다.

제1저항 소자의 오믹(ohmic) 저항은 40과 55 kΩ 사이일 수 있다. 제2저항 소자(R2)의 오믹 저항은 90과 110 kΩ 사이일 수 있다. 제3저항 소자(R3)의 오믹 저항은 35과 45 kΩ 사이일 수 있다. 제4저항 소자(R4)의 오믹 저항은 250과 300 kΩ 사이일 수 있다. 제5저항 소자(R5)의 오믹 저항은 110과 130 kΩ 사이일 수 있다. 접지와 오프셋 연결 사이에 인가되는 오프셋 전압은 2와 3 V일 수 있다.

일 실시예에서, 제1저항 소자(R1)의 오믹 저항은 47 kΩ, 제2저항 소자(R2)의 저항은 100 kΩ, 제3저항 소자(R3)의 저항은 39 kΩ, 제4저항 소자(R3)의 저항은 270 kΩ, 제5저항 소자(R5)의 저항은 120 kΩ 이다. 일 실시예에서 오프셋 전압은 2.7 V이다.

이하, 검출기 회로는 실시예들 및 그에 속한 개략도들에 의거하여 더 상세히 설명된다.
도 1은 감산기의 형성방식을 도시한다.
도 2는 검출기 회로의 기본형태를 도시한다.
도 3은 감쇠기, 피크 검출기, 임피던스 변환기 및 저역 통과 필터를 포함하는 검출기 회로를 도시한다.
도 4는 검출기 회로가 이산(discrete) 소자들 및 통합된 회로 부재들을 다층 기판 내에서 포함하는 형성방식을 도시한다.
도 5는 종래 검출기 회로의 감산기의 신호 출력측에서 전압 흐름을 도시한다.
도 6은 종래 검출기 회로의 시간에 따른 전압 흐름을 도시한다.
도 7은 피크 검출기를 포함하는 검출기 회로의 시간에 따른 전압 흐름을 도시한다.
도 8은 변조된 GSM-EDGE 신호일 때 종래 검출기 회로의 시간에 따른 전압 흐름을 도시한다.
도 9는 변조된 GSM-EDGE 신호일 때 피크 검출기를 포함한 검출기 회로의 시간에 따른 전압 흐름을 도시한다.
도 10은 검출기 회로의 다른 형성방식을 도시한다.

도 1은 오프셋 연결(OA)을 포함한 감산기(SU)의 형성방식을 도시한다. 상기 감산기(SU)는 종래 감산기 회로(SUK)를 포함한다. 종래의 감산기 회로(SUK)는 제1입력부("-"로 표시됨) 및 제2입력부("+"로 표시됨), 그리고 출력부(AS)를 포함한다. 감산기(SU)는 제1입력부(ES1) 및 제2입력부(ES2)를 포함한다. 감산기의 제1입력부(ES1)는 종래 감산기 회로의 입력부와 연결되어 있다. 감산기의 제2입력부(ES2)는 종래 감산기 회로(SUK)의 제2입력부와 연결되어 있다. 감산기(SU)의 제1입력부(ES1)와 종래 감산기 회로(SUK)의 제1입력부("-")의 사이에 제1저항 소자(R1)가 연결되어 있다. 감산기(SU)의 제2입력부(ES2)와 종래 감산기 회로(SUK)의 제2입력부("+") 사이에 제3저항 소자(R3)가 연결되어 있다. 종래 감산기 회로(SUK)의 출력부(AS)와 일치하는 감산기(SU)의 출력부와 종래 감산기 회로(SUK)의 입력부("-")의 사이에 제2저항 소자(R2)가 연결되어 있다. 감산기(SU)의 오프셋 연결(OA)은 종래 감산기 회로(SUK)의 제2입력부("+")와 연결되어 있다. 감산기(SU)의 오프셋 입력부(OA)와 종래 감산기 회로(SUK)의 제2입력부("+")의 사이에 제5저항 소자(R5)가 연결되어 있다. 종래의 감산기 회로(SUK)의 제2입력부("+")와 접지 사이에는 저항 소자(R5)에 대해 병렬로 제4저항 소자(R4)가 연결되어 있다.

도시된 감산기(SU)는 상기 감산기의 출력부(AS)에서 접지쪽으로 전압을 출력할 수 있고, 전압은 입력 연결부(ES1, ES2)에서 입력 전압의 차에 대한 척도이다. 오프셋 연결(OA)에서 얼마의 오프셋 전압이 접지쪽에 인가되는 가에 따라, 상기 차이를 나타내는 전압은 오프셋에 의해 보정될 수 있다.

도 2는 신호 포트(SPO)와 부하 포트(LP) 사이에 신호 경로(SP)를 포함하는 검출기 회로(DS)의 기본형을 도시한다. 이동식 통신 기기의 신호 경로일 수 있는 신호 경로내에 양방향성 방향 결합기(RK)가 연결되어 있다, 양방향성 방향 결합기(RK)는 제1출력부(RKA1) 및 제2출력부(RKA2)를 포함한다. 제1로그형 증폭기(LV1)는 방향 결합기(RK)의 제1출력부(RKA1)와 연결되어 있다. 제2로그형 증폭기(LV2)는 방향 결합기(RK)의 제2출력부(RKA2)와 연결되어 있다. 로그형 증폭기들(LV1, LV2)은 감산기(SU)의 정확히 하나의 입력부(ES1, ES2)와 각각 연결되어 있다. 감산기(SU)는 상기 감산기의 출력부(AS)에서 시간 종속적 전압을 제공하고, 전압은 HF 신호의 반사 계수에 실질적으로 비례하며, HF 신호는 신호 경로(SP)내에서 전파된다. 상기 시간 종속적 전압은 감산기의 오프셋 연결(OA)에 인가되는 오프셋 전압에 의해 변경될 수 있다.

도 3은 도 2에 도시된 검출기 회로의 형성방식을 도시하며, 이 때 방향 결합기(RK)의 제1출력부와 제1로그형 증폭기(LV1) 사이에 제1감쇠기(D1)가 연결되어 있다. 방향 결합기의 제2출력부와 제2로그형 증폭기(LV2) 사이에 제2감쇠기(D2)가 연결되어 있다.

감산기(SU)의 출력부(AS)는 논리 회로(LS)의 아날로그-디지털 변환기(A/D)와 연결되어 있다. 감산기의 출력부와 아날로그-디지털 변환기 사이에 피크 검출기(PD), 임피던스 변환기(IW) 및 저역통과필터(TPF)가 연결되어 있다. 피크 검출기는 감산기의 출력부와 임피던스 변환기 사이에 연결되어 있다. 저역 통과 필터(TPF)는 임피던스 변환기와 아날로그-디지털 변환기(A/D)의 사이에 연결되어 있다.

도 4는 검출기 회로의 다양한 이산 회로 요소 및 통합 회로 요소가 어떻게 하나의 모듈(MO)을 이루는가, 그리고 다층 기판(MLS)의 표면에 또는 중간층에 배치될 수 있는가를 도시한다. 예컨대 능동 회로 요소를 포함할 수 있는 이산 회로 소자(IC1)는 다층 기판(MLS)의 표면에 배치되어 있고, 본딩와이어를 경유하여 다층 기판의 표면상에 위치한 연결 패드와 연결되어 있다. 대안적 또는 부가적으로, 다층 기판(MLS)의 표면에 플립칩(flip-chip) 구조로 배치된 소자(IC2)내에 회로 요소들이 부속할 수 있다. 이산 소자(IC2)의 회로 요소는 범프(bump)에 의해 다층 기판(MLS)의 표면 및 내부의 회로와 연결되어 있다. 다층 기판(MLS)은 적어도 2개의 유전층들(dielectric layers)을 포함한다. 예컨대 용량 소자(KE) 또는 유도 소자(IE)와 같은 수동 회로 요소는 다층 기판(MLS)의 유전층들 사이에 금속배선 평면들 내에 배치되어 있을 수 있다. 관통 접촉(DK)에 의해 다양한 금속배선평면들이 상호 연결되어 있을 수 있다. 하우징 또는 덮개(G)는 다층 기판(MLS)의 표면에서 이산 소자들 또는 도체 구조물을 덮을 수 있고, 먼지나 습기와 같은 기계적 영향으로부터 보호할 수 있다. 덮개 또는 하우징(G)은 HF 차폐부(ABS)를 나타낼 수 있고, 상기 차폐부에 의해 검출기 회로의 회로 요소들이 외부로부터 영향을 미치는 장애적 HF 신호들로부터 보호된다. 그 반대로 또는 부가적으로, HF 차폐부는 공간적인 주변에 위치한 요소들을 검출기 회로의 회로 요소들로부터 방출된 장애적 HF 신호들로부터 보호할 수 있다.

도 5는 종래 검출기 회로를 위해: 제1로그형 증폭기(LV1)의 출력부에 인가된 전압(A)의 시간상 흐름, 제2로그형 증폭기(LV2)의 출력부에 인가된 전압(B)의 시간상 흐름 그리고 감산기(SU)의 출력부에서 전압값의 시간상 흐름(S)을 도시하며, 상기 전압은 반사 계수(Γ)를 위한 척도이다. 반사계수가 소음의 영향을 받는다는 것을 분명하게 확인할 수 있다.

이에 반해, 도 6은, 물론, 감산기의 출력부(AS)와 연결된 피크 검출기를 포함하는 본 발명에 따른 검출기 회로의 해당 곡선(A, B, S)을 도시한다. 로그형 증폭기(LV1, LV2)의 출력부에서 신호들(A, B)은 도 5에 견줄만한 소음을 포함한다. 반면 산출된 반사 계수(S)는 현저히 감소한 소음과 함께 현저히 더 매끄러운 흐름을 보인다.

도 7은 특히 임계적 GSM-EDGE 신호가 변조되는 동안 직접적으로 감산기(SU)의 출력부에서 종래 검출기 회로의 시간상 흐름(A, B, S)을 도시한다. 반사계수(S)가 극히 심한 편차를 가진다는 것을 분명하게 확인할 수 있다.

도 8은, 본 발명에 따른 검출기 회로의 사용 시, 변조된 GSM-EDGE 신호를 위한 시간상 흐름(A, B, S)을 도시하며, 이 때 피크 검출기(PD)는 감산기의 출력부(AS)와 연결되어 있다. 여기서도, 검출기 회로의 출력부(AS)에서 출력된 신호(S)의 흐름이 나타나며, 상기 흐름은 현저히 더 매끄럽고 현저히 더 줄어든 소음을 포함한다.

도 9는 다이오드(D) 및 용량 소자(KE)를 포함하는 피크 검출기(PS)의 형성방식을 도시하며, 상기 용량 소자의 전극은 다이오드(D)의 전극과 연결되어 있다.

도 10은 각각의 고역 통과 필터(HPF)를 포함하는 검출기 회로의 형성방식을 도시하며, 상기 필터는 각각 로그형 증폭기들 중 하나와 감산기(SU)의 입력부들 중 하나와의 사이에 연결되어 있다. 감산기(SU)와 피크 검출기(PD) 사이에, 그리고 피크 검출기(PD)와 아날로그-디지털 변환기 사이에 각각 부가적인 고역 통과 필터(HPF)가 연결되어 있다. 피크 검출기 이후에 연결된 고역 통과 필터와 아날로그 디지털 변환기 사이에 부가적 감산기가 연결되어 있다. 고역통과필터는 부가적 감산기(SU2)의 반전되지 않은 입력부와 연결되어 있다. 부가적 감산기(SU2)의 출력부는 부가적 감산기(SU2)의 반전된 입력부와, 그리고 아날로그디지털 변환기와 연결되어 있다.

부가적 필터들을 포함한 이러한 회로에 의해, 검출기 회로의 회로 요소들 사이의 임피던스 정합이 개선된다. 또한, 피크 검출기의 양호한 작동방식이 촉진된다.

검출기 회로는 설명한 실시예들 중 어느 하나에 한정되지 않는다. 예컨대 고역 통과 필터 또는 저역 통과 필터 또는 다른 저항 소자를 포함하는 변형예도 마찬가지로 본 발명에 따른 실시예를 나타낸다.

A,B: 로그형 증폭기의 출력부들에서의 전압
ABS: HF 차폐부 AD: 아날로그 디지털 변환기
AS: 감산기의 출력부 D: 다이오드
D1,D2: 감쇠기 DK: 관통 접촉
DS: 검출기 회로 ES1, ES2: 감산기의 제1, 제2입력부
G: 하우징 HPF: 고역 통과 필터
IC1,IC2: 이산 소자 IE: 유도 소자
IW: 임피던스 변환기 KE: 용량 소자
LP: 부하포트 LS: 논리 회로
LV1,LV2: 로그형 증폭기 MLS: 다층 기판
MO: 모듈 OA: 감산기의 오프셋 연결
PD: 피크 검출기 RK: 방향 결합기
RKA1,RKA2: 방향 결합기의 출력부 S: 검출기 회로의 출력부에서의 신호
SP: 신호 경로 SPO: 신호 포트
SU: 감산기 SU2: 부가적 감산기
SUK: 종래 감산기 회로 TPF: 저역 통과 필터

Claims

반사 계수를 결정하기 위한 검출기 회로에 있어서,
신호 포트;
부하 포트;
상기 신호 포트와 상기 부하 포트 사이에 결합되는 신호 경로;
양방향성 방향 결합기 ― 상기 양방향성 방향 결합기는 상기 신호 경로에 연결되고 제 1 출력에서 가용한 제 1 신호를 형성하며, 상기 제 1 신호는 상기 신호 경로의 전방 방향에서 전송되는 전력의 측정을 포함하고, 상기 양방향성 방향 결합기는 제 2 출력에서 가용한 제 2 신호를 형성하며, 상기 제 2 신호는 상기 신호 경로에서 상기 전방 방향의 반대로 전송된 전력의 측정을 포함함 ―;
제 1 로그형(logarithmic) 증폭기 ― 상기 제 1 로그형 증폭기는 상기 제 1 출력에 결합되고, 상기 제 1 신호를 로그형으로 증폭하도록 구성됨 ―;
제 2 로그형 증폭기 ― 상기 제 2 로그형 증폭기는 상기 제 2 출력에 결합되고, 상기 제 2 신호를 로그형으로 증폭하도록 구성됨 ―;
차동 증폭기를 포함하며 상기 차동 증폭기의 제 1 차동 입력에 결합된 저항을 통해 제공되는 오프셋 연결을 구비한 감산기를 포함하고,
상기 차동 증폭기의 상기 제 1 차동 입력은 상기 제 1 로그형 증폭기의 출력에 결합되고, 상기 차동 증폭기의 제 2 차동 입력은 상기 제 2 로그형 증폭기의 출력에 결합되며, 상기 감산기는 제 1 로그형 증폭된 신호와 제 2 로그형 증폭된 신호의 차이를 반사 계수의 측정으로서 결정하도록 구성되며, 오프셋 전압은 상기 감산기의 상기 오프셋 연결과 접지 사이에 존재하는,
검출기 회로.
제 1 항에 있어서,
상기 감산기의 출력에 결합되는 피크 검출기를 더 포함하는,
검출기 회로.
제 2 항에 있어서,
상기 피크 검출기는 상기 감산기에 직렬로 결합되는 다이오드 및 접지에 연결되는 용량 소자를 포함하는,
검출기 회로.
제 3 항에 있어서,
상기 다이오드는 쇼트키(Schottky) 다이오드인,
검출기 회로.
제 1 항에 있어서,
상기 감산기의 출력에 결합되는 임피던스 변환기를 더 포함하는,
검출기 회로.
제 1 항에 있어서,
상기 감산기의 출력에 결합되는 저역 통과 필터를 더 포함하는,
검출기 회로.
제 1 항에 있어서,
상기 감산기의 출력은 이동 통신 디바이스의 논리 회로의 아날로그 디지털 변환기에 결합되는,
검출기 회로.
제 1 항에 있어서,
상기 방향 결합기의 제 1 출력과 상기 제 1 로그형 증폭기 사이에 결합되는 제 1 감쇠 소자; 및
상기 방향 결합기의 제 2 출력과 상기 제 2 로그형 증폭기 사이에 결합되는 제 2 감쇠 소자를 더 포함하는,
검출기 회로.
제 1 항에 있어서,
상기 감산기의 출력에 결합되며 저역 통과 필터로서 역할을 하는 임피던스 변환기를 더 포함하는,
검출기 회로.
제 1 항에 있어서,
상기 양방향성 방향 결합기는, 400 MHz 내지 3000 MHz의 주파수들에서의 신호들을 처리하도록 구성되는,
검출기 회로.
제 1 항에 있어서,
상기 검출기 회로는 GSM, WCDMA, LTE, 및 OFDM으로 구성된 그룹으로부터 선택된 이동 라디오 시스템의 신호들을 처리하도록 구성되는,
검출기 회로.
제 1 항에 있어서,
상기 검출기 회로는 WLAN 또는 WIMAX 통신 시스템의 신호들을 처리하도록 구성되는,
검출기 회로.
제 1 항에 있어서,
다층 기판;
상기 기판의 표면 상에 배치되는 능동 전기 소자; 및
상기 기판의 금속화된 중간층들에 배치되는 수동 전기 소자를 더 포함하는,
검출기 회로.
제 1 항에 있어서,
상기 검출기는 25㎟ 미만의 기저 영역을 갖는 모듈에 구현되는,
검출기 회로.
제 1 항에 있어서,
상기 검출기는 RF 차폐부(shield)를 포함하는,
검출기 회로.
제 1 항에 있어서,
상기 검출기는 동조 가능한(tunable) 모듈 내에 배치되는,
검출기 회로.
제 1 항에 있어서,
상기 검출기는 이동 통신 디바이스의 신호 경로 내에 결합되고, 상기 검출기는 출력 증폭기 또는 임피던스 정합 회로의 개방 루프 또는 폐쇄 루프 제어를 제공하도록 구성되는,
검출기 회로.