JP2012095257A - 可変減衰器及び可変減衰装置 - Google Patents
可変減衰器及び可変減衰装置 Download PDFInfo
- Publication number
- JP2012095257A JP2012095257A JP2010265378A JP2010265378A JP2012095257A JP 2012095257 A JP2012095257 A JP 2012095257A JP 2010265378 A JP2010265378 A JP 2010265378A JP 2010265378 A JP2010265378 A JP 2010265378A JP 2012095257 A JP2012095257 A JP 2012095257A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- variable
- variable attenuator
- pin
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Attenuators (AREA)
Abstract
【課題】PINダイオードをπ接続構成とした可変減衰器において、VSWR(Voltage Standing Wave Ratio)が良好であり、電力損失が抑えられる技術を提供すること。
【解決手段】第1のPINダイオードD1の端子間容量をキャンセルするためのインダクタL1を高周波伝送路にて当該第1のPINダイオードD1に直列に接続する。また第2のPINダイオードD2、第3のPINダイオードD3が設けられる、バイアス電流が流れる経路においてこれらPINダイオードD2、D3の端子間容量をキャンセルするためのインダクタL2、L3を設ける。これら端子間容量をキャンセルする、対象となる高周波信号の周波数は例えば1GHz以上である。
【選択図】図1
【解決手段】第1のPINダイオードD1の端子間容量をキャンセルするためのインダクタL1を高周波伝送路にて当該第1のPINダイオードD1に直列に接続する。また第2のPINダイオードD2、第3のPINダイオードD3が設けられる、バイアス電流が流れる経路においてこれらPINダイオードD2、D3の端子間容量をキャンセルするためのインダクタL2、L3を設ける。これら端子間容量をキャンセルする、対象となる高周波信号の周波数は例えば1GHz以上である。
【選択図】図1
Description
本発明は、PINダイオードを用いた可変減衰器及び可変減衰器を用いた可変減衰装置に関する。
通信装置において出力信号レベルの安定化を図るために、PINダイオードをπ型に接続した可変減衰器が用いられている。図17はこの種の可変減衰器を示す回路図であり、実線Aの経路で示すように定電圧回路1から電流が抵抗R10、PINダイオードD2、PINダイオードD3、抵抗R20及び接地の経路で流れると共に、実線Bの経路で示すように電圧制御回路2から電流がインダクタンスL10、PINダイオードD1、抵抗R20及び接地の経路で流れる。CI〜C7はコンデンサである。
この回路においては、電圧制御回路2の制御電圧を小さくすることにより減衰量が大きくなる。即ち、制御電圧を小さくすることでPINダイオードD1の順電流が小さくなり当該PINダイオードD1の順抵抗値が大きくなる。これにより抵抗R20の電圧降下量が小さくなるので、実線Bで示す経路に流れる電流が多くなる。従ってPINダイオードD2、D3の順電流が大きくなり、PINダイオードD2、D3の順抵抗値が小さくなる。
また逆に電圧制御回路2の制御電圧を大きくすることにより減衰量が小さくなる。即ち、制御電圧を大きくすることでPINダイオードD1の順電流が大きくなり当該PINダイオードD1の順抵抗値が小さくなる。これにより抵抗R20の電圧降下量が大きくなるので、実線Bで示す経路に流れる電流が小さくなる。従ってPINダイオードD2、D3の順電流が小さくなり、PINダイオードD2、D3の順抵抗値が大きくなる。
上記の可変減衰器は、各PINダイオードD1、D2、D3の抵抗値に基づいて設計されているが、可変減衰器を通過する高周波信号の周波数が例えば1GHz以上と高くなると、PINダイオードの端子間の容量値が見えてくるようになり、つまりPINダイオードの端子間の容量成分に基づくインピーダンスが小さくなる。このため高周波信号から見たPINダイオードD1、D2、D3の抵抗値のバランスが崩れてしまう。このため結果として可変減衰器に対して広い可変幅を確保しようとすると、VSWR(Voltage Standing Wave Ratio)が悪化する現象があり、また分解能が悪くなる。
VSWRとは、次のように表される。特性インピーダンスがZ0である伝送線路の両端に、夫々信号源と負荷インピーダンスZとが接続されているときに、負荷側の電圧定在波比VSWRは、次の式で表される。
VSWR=(1+|ρ|)/(1−|ρ|)
ρ=(Z−Z0)/(Z+Z0)=V2/V1
V1=進行波の振幅電圧 V2=反射波の振幅電圧 ρ=電圧反射係数
高周波信号において伝送線路と負荷のインピーダンスとが一致(整合)した場合には、VSWRが1であり、反射波がない状態である。インピーダンスに不整合があると、VSWRが悪化し、電力損失が発生する。例えば信号現側のVSWRが1であり、負荷側のVSWRが1.5のとき、電力効率は96%となる。
VSWR=(1+|ρ|)/(1−|ρ|)
ρ=(Z−Z0)/(Z+Z0)=V2/V1
V1=進行波の振幅電圧 V2=反射波の振幅電圧 ρ=電圧反射係数
高周波信号において伝送線路と負荷のインピーダンスとが一致(整合)した場合には、VSWRが1であり、反射波がない状態である。インピーダンスに不整合があると、VSWRが悪化し、電力損失が発生する。例えば信号現側のVSWRが1であり、負荷側のVSWRが1.5のとき、電力効率は96%となる。
PINダイオードをπ型に接続した可変減衰器において、特許文献1には前記PINダイオードD2、D3の間の経路に抵抗を接続した構成が記載されている。また特許文献2には前記PINダイオードD2、D3の間の経路にインダクタンスを接続した構成が記載されているが、いずれの特許文献1、2にも上記の課題を解決できる技術は記載されていない。
本発明はこのような背景の下になされたものであり、その目的はPINダイオードを用いた可変減衰器において、VSWRが良好であり、電力損失が抑えられる技術を提供することにある。
本発明は、高周波伝送路の入力側分岐点及び出力側分岐点の間に第1のPINダイオードを介在させると共に、前記入力側分岐点と接地との間及び前記出力側分岐点と接地との間に第2のPINダイオード及び第3のPINダイオードを夫々介在させてPINダイオードによるπ型接続構造を形成し、第2のPINダイオードのカソード側と第3のPINダイオードのアノード側とを接続して、バイアス電流を第2のPINダイオード及び第3のPINダイオードを介して接地に流すと共に、制御電流を第1のPINダイオードを介して接地に流すように構成した可変減衰器において、
前記高周波伝送路に前記第1のPINダイオードの端子間容量をキャンセルするためのインダクタ成分を当該第1のPINダイオードに直列に接続し、
前記入力側分岐点、第2のPINダイオード、第3のPINダイオード及び及び前記出力側分岐点に至るまでの経路に、第2のPINダイオードの端子間容量をキャンセルするためのインダクタ成分及び第3のPINダイオードの端子間容量をキャンセルするためのインダクタ成分を設けたことを特徴とする。
高周波伝送路を伝送される高周波信号の周波数は例えば1GHz以上である。
前記高周波伝送路に前記第1のPINダイオードの端子間容量をキャンセルするためのインダクタ成分を当該第1のPINダイオードに直列に接続し、
前記入力側分岐点、第2のPINダイオード、第3のPINダイオード及び及び前記出力側分岐点に至るまでの経路に、第2のPINダイオードの端子間容量をキャンセルするためのインダクタ成分及び第3のPINダイオードの端子間容量をキャンセルするためのインダクタ成分を設けたことを特徴とする。
高周波伝送路を伝送される高周波信号の周波数は例えば1GHz以上である。
また本発明の可変減衰器が1個の経路と、n(2以上の整数)個直列に接続された経路と、m(2以上であって、nとは異なる整数)個直列に接続された経路と、の中のいずれか2つの経路を備え、
これら経路の間で切り替えるための切替え部を設けて可変減衰装置を構成してもよい。この場合、各経路のいずれか一つの経路には、減衰量が固定の固定減衰器を前記可変減衰器に対して直列に接続するようにしてもよい。
これら経路の間で切り替えるための切替え部を設けて可変減衰装置を構成してもよい。この場合、各経路のいずれか一つの経路には、減衰量が固定の固定減衰器を前記可変減衰器に対して直列に接続するようにしてもよい。
本発明は、PINダイオードをπ型に接続した可変減衰器において、PINダイオードの端子間の容量値をキャンセルするためのインダクタ成分を各PINダイオードに応じて設けるようにしているため、高周波信号の周波数が高くなってもVSWRが良好であり、電力損失が抑えられる。
図1は本発明の実施形態にかかる可変減衰器を示す回路図であり、3は高周波伝送路、4は入力端、5は出力端である。この高周波伝送路3には、コンデンサC1、コンデンサC6、第1のPINダイオードD1及びインダクタンス成分であるインダクタL1の直列回路、並びにコンデンサC7が設けられている。コンデンサC1及びC6の間に位置する入力側分岐点P1と接地との間には、第2のPINダイオードD2、インダクタL2及びコンデンサC2の直列回路が接続されている。
またインダクタL1とコンデンサC7との間に位置する出力側分岐点P2と接地との間には、第3のPINダイオードD3、インダクタL3及びコンデンサC3の直列回路が接続されている。インダクタL2及びコンデンサC2の互いの接続点とインダクタL3及びコンデンサC3の接続点とは互いに接続されている。このようにPINダイオードD1、D2及びD3はπ接続構造を構成している。
入力側分岐点P1には、抵抗R10を介して定電圧源である定電圧回路1が接続されている。この抵抗R10は、抵抗R20と共にPINダイオードD2、DD3に流れる電流を決定し、かつ高周波伝送路3から高周波信号が定電圧回路1側に流れないように高インピーダンスにしている。コンデンサC6と第1のPINダイオードD1との互いの接続点には、インダクタL10及びL20を介して制御電圧源である電圧制御回路2が設けられている。インダクタL10及びL20は、高周波信号が電圧制御回路2に流れ込むことを抑えるために設けられ、例えば通過帯域において夫々周波数の低い信号の流入抑制用及び周波数の高い信号の流入抑制用として使用される。定電圧回路1からは例えば5Vの直流電圧が出力され、電圧制御回路2からは例えば0〜5Vの直流電圧が出力される。
ここで図2は、PINダイオードに順バイアスが印加されたときの等価回路を示しており、この等価回路は、抵抗成分101及びインダクタ成分102の直列回路と容量成分103との並列回路とから構成される。本実施の形態では、高周波信号の周波数が高くなるとPINダイオードD1、D2、D3の容量成分103の容量値が見えてくるため、これら容量成分をキャンセルするために夫々インダクタ成分としてインダクタL1、L2、L3を設けている。
インダクタL1のインダクタンス値は、第1のPINダイオードD1における前記等価回路の容量成分103の容量値cをキャンセルするように設定されている。即ち、インダクタの符号であるL1が便宜上インダクタンス値も表しているものとすると、L1は2πf・L1=1/(2πf・c)で表される値に設定されている。fは高周波信号の周波数であるが、例えば可変減衰器の仕様で決められる帯域が例えば800MHz〜3GHzであるとすると、例えば1GHz以上の周波数であって、使用帯域の中から選択される。fは1GHz以上とすることに限定されないが、1GHz以上の周波数においては前記容量成分103の影響が大きくなることからこのように選択される。言い換えれば、この例では1GHz以上のある周波数において、上記の式が成り立つようにL1の値が決められているということである。
また同様にインダクタL2のインダクタンス値は、第2のPINダイオードD2における前記等価回路の容量成分103の容量値cをキャンセルするように設定され、インダクタL3のインダクタンス値は、第3のPINダイオードD3における前記等価回路の容量成分103の容量値cをキャンセルするように設定される。このように構成することにより、PINダイオードD1、D2、D3の容量成分が見えなくなり、PINダイオードD1、D2、D3の抵抗値及びこれらのバランスが設計に沿ったものとなり、本来の特性が得られることになる。
インダクタL1の配置位置は、図1に示す構成に限られず、例えば電圧制御回路2からの直流電流が高周波伝送路3に流れ込むポイントとコンデンサC6との間であってもよい。またインダクタL2、L3は、PINダイオードD2、D3が設けられている、入力側分岐点P1から出力側分岐点P2に至る経路に設けられていれば図1に示す構成に限られない。
上述の可変減衰器の動作については、背景技術の欄にて詳述したように、定電圧回路1及び電圧制御回路2からは図17に示すごとくバイアス電流が流れる。制御電圧を大きくした場合と小さくした場合との夫々において、PINダイオードD1、D2、D3の抵抗値の増減や減衰量などについては背景技術の欄で記載してあるが、これらをまとめると図3のように表される。
ここで図4は横軸に制御電圧をとり、縦軸に減衰量及びVSWRをとった特性図であり、図5は横軸に制御電圧をとり、縦軸に減衰量及び分解能をとった特性図である。図4の実験では高周波信号の周波数を10MHz、3GHzとし図5の実験では高周波信号の周波数を200MHz、2.5GHzとし、減衰量の可変幅の設定が15dBである。図4から分かるように3GHzの場合にはVSWRが1.5を下回っており、良好な特性であるといえる。なおVSWRは、1.0であることが理想である。
また図6、図7は、減衰量の可変幅の設定が30dBである場合における同様の特性図であり、可変幅を広げるとVSWRが1.8にもなってしまう。なお、分解能についても減衰量の可変幅の設定が30dBの場合には15dBの場合よりも悪化している。
また図6、図7は、減衰量の可変幅の設定が30dBである場合における同様の特性図であり、可変幅を広げるとVSWRが1.8にもなってしまう。なお、分解能についても減衰量の可変幅の設定が30dBの場合には15dBの場合よりも悪化している。
一方、PINダイオードD1、D2、D3の容量成分をキャンセルしない場合、つまりインダクタL1、L2、L3を設けない場合において、VSWR及び分解能について調べた結果を図8に示す。既述の特性図と図8とを比較して分かるように、PINダイオードD1、D2、D3の容量成分をキャンセルしない場合にはVSWRが悪化しており、逆に言えば本発明の構成が有効であることが理解される。
図9〜図11は上述実施形態の変形例であり、図9ではPINダイオードD1、D2の端子間容量をキャンセルするインダクタ成分として抵抗R2、R3を用いている。図10では、PINダイオードD1、D2の端子間容量をキャンセルするインダクタL1、L2をコンデンサC2、C3における接地側とは反対側の電極間に設けている。更に図11では、図10において用いたインダクタL1、L2、L3の代わりに、前記端子間容量をキャンセルするインダクタ成分として抵抗R1、R2、R3を用いている。また図11では、高周波伝送路3側から電圧制御回路2に高周波が流れ込むのを防止するために、インダクタL10、11を設けることに代えて抵抗R11を設けている。これら変形例においても図1の実施形態と同様の効果が得られる。
次にVSWRが良好であり、かつ減衰量の可変幅を大きくとることができる構成例について図12〜図16に示しておく。図12は例えば図1の実施形態に係る可変減衰器6を2つ用意し、その一方を高周波伝送路3に設けると共にこの可変減衰器6の出力側に2つの経路201、202を切り替えることができるように切替え部であるスイッチ部SW1、SW2を設けて可変減衰装置を構成している。分岐経路201には可変減衰器を設けず、分岐経路202には他方の可変減衰器6を介在させている。この場合模式的な説明をすると、各可変減衰器6の可変幅がいずれも0〜15dBであれば、減衰量を0〜15dBの間で設定する場合には分岐経路201を選択し、減衰量を15dB〜30dBの間で設定する場合には分岐経路202を選択すればよい。即ち可変減衰器6を直列に接続すると、減衰量は両者の減衰量の和になり、VSWRは2個の可変減衰器6のうち、特性の悪い方で決定される。
図13の例は、図12の構成に更に分岐経路203を加え、スイッチ部SW1、SW2により3つの経路を選択できるようにし、分岐経路203に可変減衰器6と減衰量が固定されている固定減衰器7とを直列接続したものを介在させている。この例では、減衰量を0〜10dBに設定する場合には経路201を選択し、減衰量を11〜26dBに設定する場合には分岐経路202を選択し、減衰量を27〜42dBに設定する場合には分岐経路203を選択すればよい。
図14の例は、図13の構成に更に経路204を加え、スイッチ部SW1、SW2により3つの経路を選択できるようにし、分岐経路204に可変減衰器6と減衰量が固定されている2個の固定減衰器7とを直列接続したものを介在させている。図15及び図16は更に経路の数を増やして減衰量を選択できるように構成した他の例である。SW3〜SW6は切替え部をなすスイッチ部であり、ATTの後に付した1から5までの数字は、固定減衰器の減衰量が互いに異なることを示している。
本発明の可変減衰装置は、図12〜図16の構成に限らず、切替え部により選択される経路の一つに可変減衰器が2個あるいは3個以上含まれていてもよい。また上述の例では主経路(分岐経路の外にある1本の経路)に可変減衰器6を設けているが、主経路には可変減衰器6を設けずに分岐経路にだけ可変減衰器6を設けるようにしてもよい。従って本発明の可変減衰装置は、可変減衰器が1個の経路と、可変減衰器がn(2以上の整数)個直列に接続された経路と、可変減衰器がm(2以上であって、nとは異なる整数)個直列に接続された経路と、のうちのいずれか2つの経路を備え、これら経路の間で切り替えるための切替え部を設けた構成であるということができる。つまり切替え部を切替えることにより、高周波伝送路に介在する可変減衰器や固定減衰器の数が変わるという構成といえる。ここでいう経路とは主経路及び分岐経路の両方が含まれる。このような可変減衰装置によれば、良好なVSWRを確保しながら、減衰量の可変幅を大きくとることができる。
1 定電圧回路
2 電圧制御回路
3 高周波伝送路
D1、D2、D3 PINダイオード
L1、L2、L3 PINダイオードの端子間容量キャンセル用のインダクタ
R1、R2、R3 PINダイオードの端子間容量キャンセル用の抵抗
103 PINダイオードの端子間容量
6 可変減衰器
7 固定減衰器
2 電圧制御回路
3 高周波伝送路
D1、D2、D3 PINダイオード
L1、L2、L3 PINダイオードの端子間容量キャンセル用のインダクタ
R1、R2、R3 PINダイオードの端子間容量キャンセル用の抵抗
103 PINダイオードの端子間容量
6 可変減衰器
7 固定減衰器
Claims (4)
- 高周波伝送路の入力側分岐点及び出力側分岐点の間に第1のPINダイオードを介在させると共に、前記入力側分岐点と接地との間及び前記出力側分岐点と接地との間に第2のPINダイオード及び第3のPINダイオードを夫々介在させてPINダイオードによるπ型接続構造を形成し、第2のPINダイオードのカソード側と第3のPINダイオードのアノード側とを接続して、バイアス電流を第2のPINダイオード及び第3のPINダイオードを介して接地に流すと共に、制御電流を第1のPINダイオードを介して接地に流すように構成した可変減衰器において、
前記高周波伝送路に前記第1のPINダイオードの端子間容量をキャンセルするためのインダクタ成分を当該第1のPINダイオードに直列に接続し、
前記入力側分岐点、第2のPINダイオード、第3のPINダイオード及び及び前記出力側分岐点に至るまでの経路に、第2のPINダイオードの端子間容量をキャンセルするためのインダクタ成分及び第3のPINダイオードの端子間容量をキャンセルするためのインダクタ成分を設けたことを特徴とする可変減衰器。 - 高周波伝送路を伝送される高周波信号の周波数は1GHz以上であることを特徴とする請求項1記載の可変減衰器。
- 請求項1または2記載の可変減衰器が1個の経路と、請求項1または2記載の可変減衰器がn(2以上の整数)個直列に接続された経路と、請求項1または2記載の可変減衰器がm(2以上であって、nとは異なる整数)個直列に接続された経路と、の中のいずれか2つの経路を備え、
これら経路の間で切り替えるための切替え部を設けたことを特徴とする請求項1または2記載の可変減衰装置。 - 各経路のいずれか一つの経路には、減衰量が固定の固定減衰器を前記可変減衰器に対して直列に接続されたことを特徴とする請求項3記載の可変減衰装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265378A JP2012095257A (ja) | 2010-09-30 | 2010-11-29 | 可変減衰器及び可変減衰装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010222843 | 2010-09-30 | ||
JP2010222843 | 2010-09-30 | ||
JP2010265378A JP2012095257A (ja) | 2010-09-30 | 2010-11-29 | 可変減衰器及び可変減衰装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012095257A true JP2012095257A (ja) | 2012-05-17 |
Family
ID=46388087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010265378A Pending JP2012095257A (ja) | 2010-09-30 | 2010-11-29 | 可変減衰器及び可変減衰装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012095257A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015156101A1 (ja) * | 2014-04-08 | 2015-10-15 | 株式会社村田製作所 | 高周波モジュール |
WO2015186579A1 (ja) * | 2014-06-06 | 2015-12-10 | 株式会社村田製作所 | アッテネータおよび高周波回路 |
-
2010
- 2010-11-29 JP JP2010265378A patent/JP2012095257A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015156101A1 (ja) * | 2014-04-08 | 2015-10-15 | 株式会社村田製作所 | 高周波モジュール |
JPWO2015156101A1 (ja) * | 2014-04-08 | 2017-04-13 | 株式会社村田製作所 | 高周波モジュール |
KR101848721B1 (ko) * | 2014-04-08 | 2018-04-13 | 가부시키가이샤 무라타 세이사쿠쇼 | 고주파 모듈 |
WO2015186579A1 (ja) * | 2014-06-06 | 2015-12-10 | 株式会社村田製作所 | アッテネータおよび高周波回路 |
US10277200B2 (en) | 2014-06-06 | 2019-04-30 | Murata Manufacturing Co., Ltd. | Attenuator and high frequency circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9608445B2 (en) | Filter for switched mode power supply | |
JP4998550B2 (ja) | 周波数可変帯域除去フィルタ | |
EP2908435A1 (en) | Switch controls | |
US9882542B2 (en) | Filter component | |
US8098095B2 (en) | Power amplifier | |
JP6278281B2 (ja) | ミキサ回路 | |
JP2011166199A (ja) | 検出回路とそれを用いた半導体装置 | |
WO2006019011A1 (ja) | ノイズ抑制回路 | |
JP2004222250A (ja) | 周波数選択性バラントランス | |
JPH09214278A (ja) | Pinダイオード可変減衰器 | |
JP2012095257A (ja) | 可変減衰器及び可変減衰装置 | |
JP3134031B2 (ja) | アッテネータ | |
JP4656514B2 (ja) | 平衡−不平衡変換回路及びこれを用いた高周波部品 | |
US9401695B2 (en) | Immittance conversion circuit and filter | |
US20220085794A1 (en) | Configurable micro-acoustic rf filter | |
JP4729455B2 (ja) | フィルタ回路 | |
JP5418162B2 (ja) | トランスインピーダンスアンプ | |
JP4275034B2 (ja) | ノイズ抑制回路 | |
JP2013055513A (ja) | 差動遅延線およびコモンモードフィルタ | |
US8456238B1 (en) | Tapered attenuator network for mitigating effects of direct current (DC) bias inductor self-resonance in traveling wave amplifiers | |
WO2022019178A1 (ja) | 方向性結合器 | |
JPH1093472A (ja) | アンテナ切替回路 | |
JP2021190841A (ja) | 方向性結合器 | |
JP2011228588A (ja) | 受光回路 | |
JP2008306448A (ja) | 損失補償回路 |