JP5155161B2 - 可変容量回路 - Google Patents

可変容量回路 Download PDF

Info

Publication number
JP5155161B2
JP5155161B2 JP2008521241A JP2008521241A JP5155161B2 JP 5155161 B2 JP5155161 B2 JP 5155161B2 JP 2008521241 A JP2008521241 A JP 2008521241A JP 2008521241 A JP2008521241 A JP 2008521241A JP 5155161 B2 JP5155161 B2 JP 5155161B2
Authority
JP
Japan
Prior art keywords
variable capacitance
variable
circuit
capacitance element
element unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008521241A
Other languages
English (en)
Other versions
JPWO2007145259A1 (ja
Inventor
宏 勝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008521241A priority Critical patent/JP5155161B2/ja
Publication of JPWO2007145259A1 publication Critical patent/JPWO2007145259A1/ja
Application granted granted Critical
Publication of JP5155161B2 publication Critical patent/JP5155161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors

Landscapes

  • Amplifiers (AREA)

Description

本発明は、携帯電話等の無線通信機器に使用される直流電圧により誘電率が変化する誘電体を有し、容量が変化することにより、インピーダンスや共振周波数等を変化させ、回路の特性を可変することができる可変容量素子を用いた可変容量回路に関し、特に、低歪み、低消費電流等の特性に優れた可変容量回路に関する。
従来から、コンデンサ、抵抗、インダクタ、伝送線路等のインピーダンス素子と可変容量ダイオードとを組み合わせ、インピーダンスや共振周波数等を変化させることで、所望の回路特性への合わせ込み、周波数帯域の切替え、および使用環境における特性の変化を軽減できる回路が知られている。
また、可変容量ダイオードに換えて、直流電圧により誘電率が変化する薄膜誘電体層を用いた可変容量素子を用い高周波でも損失が小さい回路が知られている。
さらに、複数の可変容量素子を直流的に並列接続し、かつ高周波的に直列接続した可変容量素子ユニットを用いて、高周波でも損失が小さく、耐電力、低歪み等の特性に優れた回路が開示されている（特開２００５−１０１７７３号公報参照）。
しかしながら、可変容量ダイオードを使用した回路は、可変容量ダイオードの耐電力が低く、また容量の非線形性による歪みが大きいため、取扱い電力が小さい受信機や受信回路にしか用いることができない、すなわち、取扱い電力が大きい送信機や送信回路には用いることができず、さらに、高周波での損失が大きいという問題点がある。
直流電圧により誘電率が変化する薄膜誘電体層を有する可変容量素子を用いた回路においては、高周波でも可変容量素子における損失を少なくすることができるため、回路の損失を少なくすることができるが、可変容量素子は、高周波電圧によっても容量変動が生じるため、高周波電圧が高い場合、波形歪みや相互変調歪み等の歪みが大きくなるというような問題点がある。
前記歪みを低減するためには、可変容量素子の高周波電界強度を下げて高周波電圧による容量変動を小さくする必要があり、そうするためには誘電体層の厚みを大きくすることが有効であるが、誘電体層の厚みを大きくすると直流電界強度も小さくなるため、容量変化率も下がり、回路のインピーダンスや共振周波数等の制御幅が小さくなるという問題点がある。
高周波信号では可変容量素子に電流が流れやすくなるため、可変容量素子を可変容量回路で使用する場合、使用中に損失抵抗により可変容量素子が発熱して壊れ、高周波信号に対する回路の耐電力が低くなるという問題点がある。このような耐電力の問題に対しても誘電体層の厚みを大きくし、単位体積当りの発熱量を小さくすることが有効であるが、誘電体層の厚みを大きくすると直流電界強度も小さくなるため、容量変化率も下がり、回路のインピーダンスや共振周波数等の制御幅が小さくなるという問題点がある。
特開２００５−１０１７７３号公報には、直流電圧により誘電率が変化する薄膜誘電体層を用いた可変容量素子を複数、直流的に並列接続し、かつ高周波的に直列接続してなる可変容量素子ユニットを用いた回路が開示されている。この回路は、複数の可変容量素子が直流的に並列接続されたものであるため、各々の可変容量素子に所定の直流電圧を印加することができ、これにより、直流電圧による各々の可変容量素子の容量変化率を最大限に利用して所望のインピーダンスを制御することができる。また、可変容量素子ユニットは複数の可変容量素子が高周波的に直列接続されているため、可変容量素子に印加される高周波電圧が各々の可変容量素子に分圧されるので、個々の可変容量素子に印加される高周波電圧は分圧されて減少することとなり、可変容量素子ユニットの高周波信号に対する容量変動を小さく抑えることができる。そのため、特開２００５−１０１７７３号公報に開示されている回路は、回路の波形歪みや相互変調歪み等を抑制することができる。さらに、複数の可変容量素子が高周波的に直列接続されているため、可変容量素子の誘電体層の膜厚を大きくするのと同様の効果が得られ、可変容量素子ユニットの損失抵抗による単位体積あたりの発熱量を小さくすることができ、回路の耐電力を向上できるものである。
しかしながら、その一方で、特開２００５−１０１７７３号公報に開示されている回路における可変容量素子ユニットは、可変容量素子の数が多いため、個々の可変容量素子に印加される高周波電圧を低減できるが、その場合、可変容量素子の数が多いことで、直流的には可変容量素子が並列接続されていることにより消費電流が増加する傾向があり、さらには、使用する可変容量素子数が多いと、可変容量回路が大型化してコストがかかる傾向がある。
可変容量素子数を増やせば、回路の波形歪みや相互変調歪み等を低減することはできる一方で、消費電流は増加するというように、前記可変容量素子ユニットを有する回路への要求特性のなかでも、低歪み化と消費電流低減化は二律背反の関係にあるため、とくにそれらをともに満足することは困難であり、さらに、可変容量素子数の増加に起因するコストの増大および可変容量回路の大型化を十分に抑制することまでも達成した可変容量回路について満足する報告がされていない。
本発明は、以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は低歪み化と消費電流低減化をともに満足させ、さらに、耐電力、低コスト化、回路の小型化を満足させる可変容量回路を提供することである。
本発明は、容量値が制御される可変容量回路であって、第１の可変容量部と第２の可変容量部とを含み、前記第１の可変容量部が、直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる可変容量素子１個以上から構成される可変容量コンデンサがｎ個（ただしｎは２以上の自然数）、高周波的には直列に、かつ、直流的には並列に接続されてなる第１可変容量素子ユニットであり、前記第２の可変容量部が、前記第１可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さい電圧振幅が印加されるとともに、直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる１個の前記可変容量素子からなる、またはｍ個（ただしｍはｎより小さい自然数）の前記可変容量素子が直列に接続されてなる第２可変容量素子ユニットである、ことを特徴とする可変容量回路である。
また本発明は、容量値が制御される可変容量回路であって、第１の可変容量部と第２の可変容量部とを含み、前記第１の可変容量部が、直列に接続されるｎ個（ただしｎは２以上の自然数）の可変容量コンデンサであって、各可変容量コンデンサは１個以上の可変容量素子から構成され、該可変容量素子は、直流電圧の印加に応じて誘電率が変化する誘電体層と、該誘電体層を挟持する一対の電極とからなる、ｎ個の可変容量コンデンサと、直流電圧の高電位側の第１バイアスラインおよび直流電圧の低電位側の第２バイアスラインであって、第１バイアスラインおよび第２バイアスラインが、直列に接続される前記ｎ個の可変容量コンデンサの両端および各可変容量コンデンサ間に交互に接続される、第１バイアスラインおよび第２バイアスラインとを含む、第１可変容量素子ユニットであり、前記第２の可変容量部が、前記第１可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さい電圧振幅が印加されるとともに、直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる１個の可変容量素子からなる、またはｍ個（ただしｍはｎより小さい自然数）の前記可変容量素子が直列に接続されてなる第２可変容量素子ユニットと、を含むことを特徴とする可変容量回路である。
本発明は、複数の可変容量部であって、それぞれが１または複数の可変容量素子を有する、複数の可変容量部における電圧振幅値をそれぞれ測定して、前記可変容量部における前記電圧振幅値の大小を比較する工程と、前記複数の可変容量部のうち、電圧振幅値の異なる２つの可変容量部を選択し、電圧振幅値の小さい方の可変容量回路における可変容量素子数を減らす工程と、を含むことを特徴とする可変容量回路の可変容量素子数の調整方法である。
本発明によれば、可変容量素子１個以上から構成される可変容量コンデンサがｎ個、高周波的には直列に、かつ、直流的には並列に接続されてなる第１可変容量素子ユニットを有し、さらに、第１可変容量素子ユニットよりも小さい電圧振幅が印加されると第１可変容量素子ユニットよりも可変容量素子数の歪みへの依存性が非常に小さく、可変容量素子数を大きく減少させた第２可変容量素子ユニットを有することにより、歪みの発生を抑制したうえで消費電流をも少なくでき、耐電力に優れ、低損失、かつ低消費電流である可変容量回路を提供することができ、さらに、該可変容量回路にかかるコストの低減および該可変容量回路の小型化を達成することができる。
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本発明の一実施形態に従う可変容量回路を示す等価回路図である。 図１に示す出力整合回路の隣接チャネル漏洩電力（ＡＣＰＲ１）の計算結果であり、ＡＣＰＲ１に対する第１可変容量素子ユニットＣｔ１中の可変容量コンデンサ数の依存性を示す図である。 図１に示す出力整合回路の隣接チャネル漏洩電力（ＡＣＰＲ１）の計算結果であり、ＡＣＰＲ１に対する第２可変容量素子ユニットＣｔ２中の可変容量素子数の依存性を示す図である。 図４Ａは、可変容量素子が５個直列接続された可変容量素子ユニットの実施の形態の一例を示す透視状態の平面図であり、図４Ｂは、図４ＡのＡ−Ａ’線断面図である。 図５Ａおよび図５Ｂは、本発明の一実施形態に従う可変容量素子ユニットを示す等価回路図である。 第２可変容量素子ユニットの一例を示す透視状態の図である。
以下図面を参考にして本発明の好適な実施形態を詳細に説明する。
本発明の可変容量回路は、直流電圧の印加により容量が変化する第１の可変容量部と第２の可変容量部とを含む。ここで、前記第１の可変容量部は、可変容量素子１個以上から構成される可変容量コンデンサがｎ個（ただしｎは２以上の自然数）、高周波的には直列に、かつ、直流的には並列に接続されてなる第１可変容量素子ユニットを示しており、また、前記第２の可変容量部は、１個の前記可変容量素子からなる、またはｍ個（ただしｍはｎより小さい自然数）の前記可変容量素子が直列に接続されてなる第２可変容量素子ユニットとを含むものであり、第２可変容量素子ユニットは、第１可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さい電圧振幅が印加されるとともに、第１可変容量素子ユニットよりも小さい可変容量コンデンサ数を示す。
本発明の可変容量回路は、第１可変容量素子ユニットおよび第２可変容量素子ユニットを含むものであり、これらのユニットの容量値を制御したものである。第１可変容量素子ユニットおよび第２可変容量素子ユニットの容量値を制御するとは、どちらか一方の容量値の容量値を変化させ、もう一方の容量値を変化させない場合も、さらに、どちらの容量値も変化させない場合も含む。
第１可変容量素子ユニットおよび第２可変容量素子ユニットの容量値を制御することにより、従来は一つの可変容量素子ユニットでは得られなかった可変容量回路の使用条件または特性を得ることが可能となる。ここで、可変容量回路の使用条件とは、可変容量回路の回路毎に多様であり、例えば、周波数条件、温度条件、使用電力条件などが挙げられる。また、可変容量回路の特性についても同様に、可変容量回路の回路毎に多様であり、例えば、可変容量回路が整合回路の場合はインピーダンス特性、可変容量回路が共振回路の場合は通過特性および減衰特性、可変容量回路が移相回路の場合は位相特性のことをいう。
また本発明において、第２可変容量素子ユニットが、前記ｍ個の可変容量素子が直列に接続されてなり、前記第２可変容量素子ユニットは、前記可変容量素子１個以上から構成される可変容量コンデンサがｏ個（ただしｏはｎより小さい自然数）、高周波的には直列に、かつ、直流的には並列に接続されてなることが好ましい。
また本発明において、第２可変容量素子ユニットが、ｍ個の可変容量素子が直列に接続されてなる可変容量素子ユニットであり、
前記第２可変容量素子ユニットは、
直列に接続されるｏ個（ただしｏはｎより小さい自然数）の可変容量コンデンサであって、各可変容量コンデンサは１個以上の前記可変容量素子から構成される、ｏ個の可変容量コンデンサと、
直流電圧の高電位側の第１バイアスラインおよび直流電圧の低電位側の第２バイアスラインであって、第１バイアスラインおよび第２バイアスラインが、直列に接続される前記ｏ個の可変容量コンデンサの両端および各可変容量コンデンサ間に交互に接続される、第１バイアスラインおよび第２バイアスラインとを含むことが好ましい。
また本発明において、前記可変容量回路中において、第１可変容量素子ユニットに印加される高周波信号の電圧振幅は複数の可変容量ユニットの中で最大であり、第２可変容量素子ユニットに印加される高周波信号の電圧振幅は複数の可変容量ユニットの中で最小であることが好ましい。
また本発明において、前記可変容量回路の入力側および出力側にはそれぞれ回路が接続されており、前記可変容量素子の容量変化を用いて、前記入力側の回路と前記出力側の回路とのインピーダンスを整合させるための整合回路として前記可変容量回路を機能させることが好ましい。
また本発明において、前記可変容量素子の容量変化を用いて、高周波信号の共振周波数を変化させるための共振回路として前記可変容量回路を機能させることが好ましい。
本発明において、前記可変容量回路の入力側および出力側にそれぞれ回路が接続されており、前記可変容量素子の容量変化を用いて、前記入力側の回路からの高周波信号と前記出力側の回路への高周波信号との位相差を変化させるための移相回路として前記可変容量回路を機能させることが好ましい。
＜第１可変容量素子ユニットおよび第２可変容量素子ユニットの可変容量素子数（可変容量コンデンサ数）の比較＞
本発明の可変容量回路は、第２可変容量素子ユニットに印加される高周波信号の電圧振幅が、第１可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さいことを満足したうえで、さらに、第２可変容量素子ユニットにおける前記可変容量素子数ｍ（第２可変容量素子ユニットＡ’の場合は可変容量コンデンサ数ｏ）が、第１可変容量素子ユニットにおける前記可変容量コンデンサ数ｎよりも少ないことを満足するものをいう。ここで、印加される高周波信号とは、３００ＭＨｚ以上の周波数信号をいい、本発明の可変容量回路に印加される高周波信号のなかでも主信号のものをいう。例えば、本発明の可変容量回路の入力側に、トランジスタのような非線形デバイスを接続されている場合、該非線形デバイスからは、主信号となる高周波信号と高調波信号等の高周波信号とが可変容量回路に印加されることになるが、この場合、主信号を、本発明の「印加される高周波信号」という。
本発明は、第１可変容量素子ユニットおよび第２可変容量素子ユニットにおいて、印加される高周波信号の電圧振幅がそれぞれ異なり、第１可変容量素子ユニットの電圧振幅よりも第２可変容量素子ユニットの電圧振幅が小さい場合に、第２可変容量素子ユニットにおける可変容量素子数を、第１可変容量素子ユニットにおける可変容量コンデンサよりも少なくした可変容量回路に関するものである。そして、このように電圧振幅の大小をもとにして第１可変容量素子ユニットおよび第２可変容量素子ユニットの可変容量素子数を制御し、可変容量回路に使用する可変容量素子の総数を減少させることができる。
具体的には、高周波信号の電圧振幅が小さいほど、可変容量素子ユニット中の各可変容量素子に印加される電圧振幅は分圧されて小さくなり、それにより各可変容量素子における歪みが小さくなるため、その可変容量素子ユニットにおける可変容量素子数は少なくてすむことになる。
そのため、各可変容量素子ユニットにおける高周波信号の電圧振幅を測定または計算し、それらの大小を比較することにより、可変容量回路特性に対する可変容量素子数の依存性の小さい方のユニットの素子数を少なくできるものである。
上記のように、第２可変容量素子ユニットにおける前記可変容量素子数ｍを第１可変容量素子ユニットにおける前記可変容量コンデンサ数ｎよりも少ないものとするためには、以下に示す（１）〜（３）のステップを含有する可変容量素子数の調整方法を用いることがとくに好ましい。
前記調整方法としては、（１）複数の可変容量素子ユニットそれぞれに印加される高周波信号の電圧振幅値を測定（シミュレーションによる計算も含む）し、得られた電圧振幅値の大小を比較するステップと、（２）第１可変容量素子ユニット中の可変容量コンデンサ数の可変容量回路特性に対する依存性と、前記第１可変容量素子ユニットよりも高周波信号の電圧振幅の低い第２可変容量素子ユニット中の可変容量素子数の依存性とを比較するステップと、（３）前記依存性をもとにして前記第２可変容量素子ユニット中の可変容量素子の最適素子数を算出するステップと、からなることが好ましい。なお、印加される高周波信号とは、前記したように、本発明の可変容量回路に印加される高周波信号のなかでも主信号のものをいう。
上記ステップ（１）における複数の可変容量素子ユニットは、可変容量素子が直列に接続されてなるものをいい、可変容量素子１個以上から構成される可変容量コンデンサが高周波的には直列に、かつ、直流的には並列に接続されてなる可変容量素子ユニットも含む。
上記ステップ（１）における複数の可変容量素子ユニットは、それらを有する可変容量回路が所望の特性を得ることが可能なように可変容量回路中に設計されればよく、可変容量回路中における可変容量素子ユニット同士の位置関係、または、可変容量素子ユニットと他の成分（インダクタや抵抗など）との位置関係はとくに限定されない。ここで、所望な特性とは、例えば、回路の種類により要求される特性であり、増幅器における整合回路であれば、歪の大きさ（線形性）、消費電流、増幅率（ｇａｉｎ）などを示す。なお、前述の可変容量回路は、当業者により一般的におこなわれている回路設計工程により設計されたものであり、具体的には、所望な特性が得られるように、シミュレーションおよび／または実測により各回路特性（各可変容量素子ユニットの容量値Ｃｔおよび回路定数Ｌ）を決める工程を経て設計されたものである。
ステップ（１）中において、複数の可変容量素子ユニットは、シミュレーションおよび／または実測により得られたそれぞれの容量値と適合するものが回路中に設計される。この場合、容量値が適合するのであれば、可変容量素子ユニットの代わりに同様の容量値を示す容量素子（固定容量素子）を用いてもよい。容量素子を用いた場合、次のステップ（２）の前に、同様の容量値を有する可変容量素子ユニットに置換すればよい。
上記ステップ（１）において、複数の可変容量素子ユニットそれぞれに印加される高周波信号の電圧振幅値を測定する場合、その電圧振幅値は、可変容量素子ユニットの両端にオシロスコープを接続することで測定される。
また、上記ステップ（１）において、複数の可変容量素子ユニットそれぞれに印加される高周波信号の電圧振幅値を計算する場合、その電圧振幅値は、回路シミュレータを用いることで計算される。
そして、前述のように測定または計算されたそれぞれの可変容量素子ユニットにおける電圧振幅値を比較して、その大小を確認する。
上記ステップ（２）における第１可変容量素子ユニットは、可変容量素子が高周波的には直列に、かつ、直流的には並列に接続されてなる可変容量素子ユニットをいい、該接続を有するものであれば任意であるが、とくに、所望とする歪みや耐電力性等が得られることから、複数の可変容量素子ユニットのなかでも電圧振幅値が最大のものを第１可変容量素子ユニットとすることが好ましい。
上記ステップ（２）における可変容量回路特性としては、例えば、隣接チャネル漏洩電力（ＡＣＰＲ）、３次相互変調歪み（ＩＭ３）などの歪み特性、または、受信感度、ビットエラーレートなどの変復調特性などが挙げられる。
上記ステップ（２）において、ある第１可変容量素子ユニット中の可変容量素子コンデンサ数の可変容量回路特性に対する依存性は、例えば、第１可変容量素子ユニット中の可変容量コンデンサ数と、該コンデンサ数の場合の前記可変容量回路特性とをプロットし、その傾きの大きさ（絶対値）からもとめることができる。また、同様にして、第２可変容量素子ユニット中の可変容量素子数の可変容量回路特性に対する依存性についてももとめることができる。この依存性は、コンデンサ数を設定した第１可変容量素子ユニットおよび第２可変容量素子ユニットを有する可変容量回路を実際作製したうえで可変容量回路特性を測定してもとめてもよいし、シミュレーションなどの計算によりもとめてもよい。
また、上記ステップ（２）において、第２可変容量素子ユニットは、第１可変容量素子ユニットよりも高周波信号の電圧振幅が低いものをいい、該要件を満たしていれば任意に前記可変容量素子ユニットから任意に選択することができるが、とくに、消費電流の十分な低減効果を得られるため、複数の可変容量素子ユニットのなかでも電圧振幅値が最小のものを第２可変容量素子ユニットとすることが好ましい。
上記ステップ（３）においては、ステップ（２）において求めた依存性のうち、依存性の低い可変容量素子ユニットにおける可変容量素子数を、可変容量回路特性が所望の特性より低下しない数まで減少させることをいう。なお、ステップ（２）において依存性を確認せずに、ステップ（１）における電圧振幅値の比較した結果をもとにして、電圧振幅値の大小の異なる２つの可変容量ユニットを選択し、電圧振幅値の小さい方の可変容量回路における可変容量素子数を減少させてもよい。
前記した調整方法の具体例を以下に示す。
＜具体例＞
以下に、具体的に、第２可変容量素子ユニットの可変容量素子数（可変容量コンデンサ数）の算出法について述べるが、該算出法は以下の例に限定されるものではない。
算出は、可変容量回路の出力整合回路の歪み（この場合は歪特性の指標の一つである隣接チャネル漏洩電力（ＡＣＰＲ１））を計算し、ＡＣＰＲ１に対する、第１可変容量素子ユニットＣｔ１中のコンデンサ数および第２可変容量素子ユニットＣｔ２中のコンデンサ数のそれぞれの依存性について回路シミュレータにより計算することをおこなう。
図１の第１可変容量素子ユニットＣｔ１および第２可変容量素子ユニットＣｔ２に入力される高周波電圧は、使用される回路定数等により異なってくる。可変容量素子ユニットに入力される高周波電圧は、回路シミュレータ等で計算することができる。なお、図１は、符号１で示される入力整合回路（Ｉｎｐｕｔ ＭＮ）と、符号２で示されるトランジスタと、符号３で示される出力整合回路（Ｏｕｔｐｕｔ ＭＮ）と、からなり、出力整合回路３が、Ｃｔ１で示される第１可変容量素子ユニットと、Ｃｔ２で示される第２可変容量素子ユニットと、インダクタＬと、第１〜第３直流制限容量素子Ｃｄ１〜Ｃｄ３と、第１および第２バイアス供給回路Ｒ１，Ｒ２と、から構成される高周波電力増幅器を示している。
さらに詳しくは、高周波電力増幅器において、入力整合回路１、トランジスタ２および出力整合回路３が、この順で直列に電気的に接続される。出力整合回路３において、インダクタＬ、第１直流制限容量素子Ｃｄ１、第２直流制限容量素子Ｃｄ２、第２可変容量素子ユニットＣｔ２および第３直流制限容量素子Ｃｄ３が、この順で直列に電気的に接続される。トランジスタ２はインダクタＬに電気的に接続される。第１直流制限容量素子Ｃｄ１と第２直流制限容量素子Ｃｄ２との接続点には、第１バイアス供給回路Ｒ１が電気的に接続されるとともに、第１可変容量素子ユニットＣｔ１の入力端子が電気的に接続され、第１可変容量素子ユニットＣｔ１の出力端子は接地されている。第２直流制限容量素子Ｃｄ２と第２可変容量素子ユニットＣｔ２との接続点には電気抵抗Ｒの一端が電気的に接続され、電気抵抗Ｒの他端は接地されている。第２可変容量素子ユニットＣｔ２と第３直流制限容量素子Ｃｄ３との接続点には、第２バイアス供給回路Ｒ２が電気的に接続される。
Agilent Technologyes社の回路シミュレータを用いて、回路定数＝０．６ｎＨ、Ｃｔ１（直流制御電圧０Ｖ）＝４．１ｐＦ、Ｃｔ２（直流制御電圧０Ｖ）＝４．１ｐＦ、出力整合回路３に入力される高周波信号を周波数１８８０ＭＨｚ、入力電力＋３０．５ｄＢｍのｃｄｍａ信号としてシミュレーションした結果、第２可変容量素子ユニットＣｔ２に印加される高周波電圧は最大２．０Ｖ、第１可変容量素子ユニットＣｔ１に印加される高周波電圧は、最大１６．８Ｖであった（ステップ１）。
また、出力整合回路３の歪みは、可変容量素子の電圧ッ容量特性を測定し、その結果をJ.Appl.Phys.33(9),2826(1962)やJ.Mat.Sci.,Materials in Electronics 11,645(2000)等に示されているバイアス方程式を用いてフィッティングを行い、可変容量素子ユニットとしてモデル化し、回路シミュレータを用いて計算することができる。
第１可変容量素子ユニットＣｔ１の可変容量コンデンサ数および第２可変容量素子ユニットＣｔ２の可変容量素子数をそれぞれ、５個、１１個および２２個とした場合の出力整合回路３の歪みの指標の１つである隣接チャネル漏洩電力（ＡＣＰＲ１）を計算した結果を図２および図３に示す。
図２において第１可変容量素子ユニットＣｔ１は、可変容量コンデンサ数を増やすことでＡＣＰＲ１が低減（改善）しており、ＡＣＰＲ１への依存性が大きいのに対して、図３における第２可変容量素子ユニットＣｔ２は、可変容量素子数に対して大きな変化はなく、ＡＣＰＲ１への依存性が非常に小さいことがわかる（ステップ２）。また、図２からわかるように、第１可変容量素子ユニットＣｔ１の可変容量コンデンサ数が１１個以上であれば、第２可変容量素子ユニットＣｔ２の可変容量素子数が５個以上ではほぼ等しい結果となっていることが算出される（ステップ３）。
例えば、出力整合回路３の所望のＡＣＰＲ１特性が−５０ｄＢｃ（以下）とする場合、通常は、Ｃｔ１の可変容量コンデンサ数を１１個とすると、Ｃｔ２の可変容量素子数についても共に１１個とすることにより歪みの低減を図るところであるが、高周波信号の電圧振幅の小さいＣｔ２は、図３からも明らかなようにＡＣＰＲ１への可変容量素子数の依存性が非常に小さいため、第２可変容量素子ユニットＣｔ２の可変容量素子数を５個と、通常の約半分に抑えることができ、消費電流を低減できる。
このように、第１可変容量素子ユニットと第２可変容量素子ユニットとを有する本発明の可変容量回路は、各可変容量素子に印加される高周波電圧を減少させて波形歪みや相互変調歪み等を抑制するだけでなく、さらに、消費電流をも抑制することが可能となる。
＜本発明の可変容量回路の好ましい態様＞
本発明の可変容量回路中において、前記可変容量素子が高周波的には直列に、直流的には並列に接続されてなる可変容量素子ユニットが複数個存在する場合、個々の前記可変容量素子ユニットに印加される高周波信号の電圧振幅は、前記第１可変容量素子ユニットにおいて最大となることが好ましく、さらに、前記可変容量回路が、１個の前記可変容量素子からなる、または複数の前記可変容量素子が直列に接続されてなる可変容量素子ユニットを複数個含有するとき、個々の前記可変容量素子ユニットに印加される高周波信号の電圧振幅は、前記第２可変容量素子ユニットにおいて最小となるが好ましい。ここで、印加される高周波信号とは、前記したように、本発明の可変容量回路に印加される高周波信号のなかでも主信号のものをいう。
上記のようにすることで、第１可変容量素子ユニットの高周波信号の電圧振幅が最大であり、さらに第２可変容量素子ユニットの高周波信号の電圧振幅が最小であるため、所望とする歪みや耐電力性等の高周波特性が得られるだけでなく、消費電流の十分な低減効果を得ることができる。
すなわち、可変容量回路中の複数の可変容量素子ユニットのうち、印加される高周波信号の電圧振幅が最大のものが第１可変容量素子ユニットであり、最小のものが第２可変容量素子ユニットであることで、歪みの発生を大きく抑制し、さらに、第２可変容量素子ユニットにおける可変容量素子数も十分に少なくなることで消費電力を十分に低減することができる。
＜整合回路、共振回路および移相回路＞
本発明の可変容量回路は、種々の機能を有しており様々な回路として使用できるが、とくに主として、整合回路、共振回路または移相回路として使用されることが好ましい。そうすることにより、可変容量回路が有する第１可変容量素子ユニットＣｔ１および第２可変容量素子ユニットＣｔ２が容量成分による特性の制御を容易とできるため、整合回路とする場合は、所望の周波数や温度、使用電力等において所望のインピーダンスに整合でき、共振回路とする場合は所望の周波数や温度、使用電力等において所望の特性の共振周波数に設定でき、移相回路とする場合は、所望の周波数や温度、使用電力等において所望とする位相差に変化させることができる。
例えば、整合回路として使用した場合、所望の周波数や温度、使用電力等において前記可変容量回路の入力側の回路と出力側の回路とのインピーダンスを所望の特性、例えば、高電力、高効率、低歪みなどに整合させ、共振回路として使用した場合、高周波信号の共振周波数を所望の周波数に変化させ、移相回路として使用した場合、入力側の回路からの高周波信号と出力側の回路への高周波信号との位相差を、所望とする大きさに変化させることができる。これとともに、消費電力を十分に低減させることができることで、移動端末などに使用された場合、そのバッテリーの消費電力量を抑制させ、さらには移動端末の低コスト化および小型化をも達成させた前記可変容量回路を提供することができる。
整合回路、共振回路または移相回路とする場合、本発明の可変容量回路の入力側と出力側にそれぞれ回路が接続されている必要がある。入力側と出力側に接続される回路としては、例えば、トランジスタ、発振器などの能動デバイス、フィルタやアンテナなどの受動デバイスなどがあげられる。
以下に、可変容量素子および可変容量素子ユニットについてそれぞれ詳細に説明する。
＜可変容量素子＞
可変容量素子は、誘電体層と該誘電体層を挟持する一対の電極とからなる。前記誘電体層とは、直流電圧により誘電率が変化する薄膜誘電体層をいう。誘電率が変化する薄膜誘電体層を有する可変容量素子を用いていることによって、高周波でも可変容量素子ユニットにおける損失を少なくすることができるため、可変容量回路の損失を少なくすることができる。
前記電極は、Ａｕ、Ｐｔ、Ｉｒなどの貴金属が好ましく、前記誘電体層は（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−Ｚ（ＢＳＴ）などにより形成されることが好ましい。
前記可変容量素子は、前記誘電体層および前記一対の電極を低誘電率の絶縁基板上に形成することが好ましい。なお、前記絶縁基板としては、平坦で絶縁性の高い、例えば、ＭｇＯ、アルミナ、サファイア、ＬａＡｌＯ３などの絶縁基板が好ましい。
前記可変容量素子は、前記絶縁基板上に、下部電極、誘電体層および上部電極を順次スパッタなどを用い被着し、それぞれ所望の形状に加工することで、誘電体層と該誘電体層を挟持する一対の電極とからなる可変容量素子を作製することができる。
＜可変容量素子ユニット＞
（第１可変容量素子ユニット）
第１可変容量素子ユニットは、前記可変容量素子１個以上から構成される可変容量コンデンサがｎ個（ただし、ｎは２以上の自然数）、高周波的には直列に、直流的には並列に接続されてなるものをいう。第１可変容量素子ユニットは、とくに、取扱いの容易さや、小型化、低コスト等という理由から、同一支持基板上に、可変容量素子と、バイアスラインと、薄膜抵抗とを有する第１可変容量素子ユニットであることが好ましい。ここで、図４Ａおよび図４Ｂにおいて同一支持基板上に、可変容量素子と、バイアスラインと、薄膜抵抗とを有する第１可変容量素子ユニットの具体的な一例を示す。なお、図４Ａは、本発明における可変容量素子ユニットの一例を示すものであり、Ｃ１〜Ｃ５は可変容量素子、３１〜３４は導体ライン、４は薄膜誘電体層、５は上部電極、６１〜６６は薄膜抵抗、７は絶縁層、８は引き出し電極層、９は保護層、１０は半田拡散防止層、１１は支持基板、１２は下部電極、１１１および１１２は半田端子部を示す。また、図４Ｂは、図４ＡのＡ−Ａ’線における断面図である。
本発明において可変容量コンデンサとは、前記可変容量素子１個以上から構成されるものであって、該可変容量コンデンサがｎ個（ただしｎは２以上の自然数）接続されて第１可変容量素子ユニットを構成する場合に、ｎ個がそれぞれ高周波的には直列に接続されているという要件を満足したうえで、さらに、同じ数のｎ個がそれぞれ直流的には並列に接続された要件を満足するものをいう。
ここで、上記に示した本発明における可変容量コンデンサの具体例について、図１および図５に基づいて以下に挙げる。なお、図１および図５はあくまで一例に過ぎずこれに限られるものではない。
図５Ａは、５個の可変容量素子を有する等価回路図であって、該可変容量素子から構成される可変容量コンデンサが５個、高周波的には直列に、かつ、直流的には並列に接続されてなる可変容量素子ユニットＣｔの等価回路図である。なお、図５Ａの等価回路は図４Ａおよび図４Ｂのものを示している。
また、図５Ｂは、６個の可変容量素子を有する等価回路図であって、該可変容量素子から構成される可変容量コンデンサが５個、高周波的には直列に、かつ、直流的には並列に接続されてなる可変容量素子ユニットＣｔの等価回路図である。
なお、図５Ａおよび図５Ｂにおいて、符号Ｃ１〜Ｃ６はいずれも可変容量素子であり、Ｂ１１〜Ｂ１３およびＢ３１〜Ｂ３３は抵抗成分およびインダクタ成分の少なくとも一方を含む第１バイアスライン（同図では、抵抗成分Ｒ１１〜Ｒ１３およびＲ３１〜Ｒ３３を示す。）であり、Ｂ２１〜Ｂ２３およびＢ４１〜Ｂ４３は抵抗成分およびインダクタ成分の少なくとも一方を含む第２バイアスライン（同図では、抵抗成分Ｒ２１〜Ｒ２３およびＲ４１〜Ｂ４３を示す。）である。第１バイアスラインＢ１１〜Ｂ１３およびＢ３１〜Ｂ３３は印加される直流電圧の高電位側となり、第２バイアスラインＢ２１〜Ｂ２３およびＢ４１〜Ｂ４３は印加される直流電圧の低電位側になる。なお、図中においてＢ１１〜Ｂ１３およびＢ３１〜Ｂ３３には第１バイアスラインとして直流電圧の高電位側が印加され、Ｂ２１〜Ｂ２３およびＢ４１〜Ｂ４３には第２バイアスラインとして直流電圧の低電位側が印加されているが、それらとは逆に、Ｂ１１〜Ｂ１３およびＢ３１〜Ｂ３３に第２バイアスラインとして直流電圧の低電位側が印加され、Ｂ２１〜Ｂ２３およびＢ４１〜Ｂ４３に第１バイアスラインとして直流電圧の高電位側が印加されてもよい。
（図５Ａにおける可変容量素子ユニットの場合の可変容量コンデンサ）
図５Ａにおいて、可変容量素子ユニットＣｔは、入力端子ＩＮと、出力端子ＯＵＴと、５個の可変容量素子Ｃ１〜Ｃ５と、３つの第１バイアスラインＢ１１〜Ｂ１３と、３つの第２バイアスラインＢ２１〜Ｂ２３とを含む。５個の可変容量素子Ｃ１〜Ｃ５は、入力端子ＩＮと出力端子ＯＵＴとの間に直列接続される。第１バイアスラインＢ１１〜Ｂ１３は、並列接続される。第１バイアスラインＢ１１は、入力端子ＩＮと第１可変容量素子Ｃ１との接続点に電気的に接続される。第１バイアスラインＢ１２は、第２可変容量素子Ｃ２と第３可変容量素子Ｃ３との接続点に電気的に接続される。第１バイアスラインＢ１３は、第４可変容量素子Ｃ４と第５可変容量素子Ｃ５との接続点に電気的に接続される。第２バイアスラインＢ２１〜Ｂ２３は、並列接続される。第２バイアスラインＢ２１は、第５可変容量素子Ｃ５と出力端子ＯＵＴとの接続点に電気的に接続される。第２バイアスラインＢ２２は、第３可変容量素子Ｃ３と第４可変容量素子Ｃ４との接続点に電気的に接続される。第２バイアスラインＢ２３は、第１可変容量素子Ｃ１と第２可変容量素子Ｃ２との接続点に電気的に接続される。
すなわち第１バイアスラインＢ１１は、第１可変容量素子Ｃ１の入力側端子に電気的に接続される。第１バイアスラインＢ１２は、第３可変容量素子Ｃ３の入力側端子に電気的に接続される。第１バイアスラインＢ１３は、第５可変容量素子Ｃ５の入力側端子に電気的に接続される。第２バイアスラインＢ２１は、第５可変容量素子Ｃ５の出力側端子に電気的に接続される。第２バイアスラインＢ２２は、第３可変容量素子Ｃ３の出力側端子に電気的に接続される。第２バイアスラインＢ２３は、第１可変容量素子Ｃ１の出力側端子に電気的に接続される。図５Ｂに示される構成の場合、後述するように、第１〜第５可変容量素子Ｃ１〜Ｃ５を第１〜第５可変容量コンデンサとそれぞれみなすことができる。したがって、第１バイアスラインＢ１１〜Ｂ１３および第２バイアスラインＢ２１〜Ｂ２３は、複数の可変容量コンデンサの両端および各コンデンサ間に交互に接続される。すなわち、第１バイアスラインＢ１１〜Ｂ１３は奇数番目の可変容量コンデンサの入力側端子に電気的に接続され、第２バイアスラインＢ２１〜Ｂ２３は奇数番目の可変容量コンデンサの出力側端子に電気的に接続される。さらに詳しくは、第１バイアスラインＢ１１〜Ｂ１３は奇数番目の可変容量コンデンサの入力側端子同士を電気的に接続し、第２バイアスラインＢ２１〜Ｂ２３は奇数番目の可変容量コンデンサの出力側端子同士を電気的に接続する。
第１可変容量素子ユニットに該当する図５Ａの可変容量素子ユニットＣｔに高周波信号を印加する場合、可変容量素子ユニットＣｔの入力端子ＩＮと出力端子ＯＵＴとの間には、高周波信号が、直列接続された可変容量素子Ｃ１〜Ｃ５を介して印加されることになる。このとき、第１バイアスラインＢ１１〜Ｂ１３および第２バイアスラインＢ２１〜Ｂ２３の抵抗成分Ｒ１１〜Ｒ１３およびＲ２１〜Ｒ２３は、可変容量素子Ｃ１〜Ｃ５の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。このように、可変容量素子ユニットＣｔにおいて、５個の可変容量素子Ｃ１〜Ｃ５は、高周波的には直列接続された可変容量素子と見ることができる。
一方、図１において、直流電圧を第１可変容量素子ユニットＣｔ１に印加する場合、図５ＡのＣｔを図１のＣｔ１とし、図５Ａの可変容量素子ユニットの入力端子ＩＮをバイアス端子Ｖ１側に用い、出力端子ＯＵＴをグランド側に用いると、図１をも参照して、可変容量素子Ｃ１の容量成分を制御する直流電圧は、バイアス端子Ｖ１から第１バイアス供給回路Ｒ１の抵抗成分を介して供給され、第１可変容量素子Ｃ１と、第２バイアスラインＢ２３、Ｂ２１とを介して、バイアス端子Ｖ１とグランドとの間に印加される。この可変容量素子Ｃ１に印加される電圧に応じて、第１可変容量素子Ｃ１は所定の誘電率となり、その結果、所望の容量成分が得られることになる。第２〜第５可変容量素子Ｃ２〜Ｃ５にも、それぞれ第１可変容量素子Ｃ１と同様に、第１バイアスラインＢ１１〜Ｂ１３および第２バイアスラインＢ２１〜Ｂ２３を介して直流電圧が印加される。すなわち第２可変容量素子Ｃ２の容量成分を制御する直流電圧は、第１バイアスラインＢ１１，Ｂ１２と、第２可変容量素子Ｃ２と、第２バイアスラインＢ２３，Ｂ２１とを介して、バイアス端子Ｖ１とグランドとの間に印加される。第３可変容量素子Ｃ３の容量成分を制御する直流電圧は、第１バイアスラインＢ１１，Ｂ１２と、第３可変容量素子Ｃ３と、第２バイアスラインＢ２２，Ｂ２１とを介して、バイアス端子Ｖ１とグランドとの間に印加される。第４可変容量素子Ｃ４の容量成分を制御する直流電圧は、第１バイアスラインＢ１１，Ｂ１３と、第４可変容量素子Ｃ４と、第２バイアスラインＢ２３，Ｂ２１とを介して、バイアス端子Ｖ１とグランドとの間に印加される。第５可変容量素子Ｃ５の容量成分を制御する直流電圧は、第１バイアスラインＢ１１，Ｂ１３と、第５可変容量素子Ｃ５とを介して、バイアス端子Ｖ１とグランドとの間に印加される。このように、直流電圧を可変容量素子ユニットＣｔに印加する場合、５個の可変容量素子Ｃ１〜Ｃ５のそれぞれに第１可変容量素子ユニットＣｔ１に印加されたのと同じ大きさの直流電圧が印加されることになるため、可変容量素子Ｃ１〜Ｃ５は直流的には並列接続された可変容量素子と見ることができる。
つまり、図５Ａの回路において、５個の可変容量素子がそれぞれ、高周波的には直列に、かつ直流的には並列に接続されているので、本発明においては、Ｃ１、Ｃ２、Ｃ３、Ｃ４およびＣ５がそれぞれ１つの可変容量コンデンサとなる。よって、図５Ａの可変容量素子ユニットは、可変容量コンデンサが５個、高周波的には直列に、かつ直流的には並列に接続されたものである。
（図５Ｂにおける可変容量素子ユニットの場合の可変容量コンデンサ）
図５Ｂにおいて、可変容量素子ユニットＣｔは、入力端子ＩＮと、出力端子ＯＵＴと、６個の可変容量素子Ｃ１〜Ｃ６と、３つの第１バイアスラインＢ３１〜Ｂ３３と、３つの第２バイアスラインＢ４１〜Ｂ４３とを含む。６個の可変容量素子Ｃ１〜Ｃ６は、入力端子ＩＮと出力端子ＯＵＴとの接続点に直列接続される。第１バイアスラインＢ３１〜Ｂ３３は、並列接続される。第１バイアスラインＢ３１は、入力端子ＩＮと第１可変容量素子Ｃ１との接続点に電気的に接続される。第１バイアスラインＢ３２は、第３可変容量素子Ｃ３と第４可変容量素子Ｃ４との接続点に電気的に接続される。第１バイアスラインＢ３３は、第５可変容量素子Ｃ５と第６可変容量素子Ｃ６との接続点に電気的に接続される。第２バイアスラインＢ４１〜Ｂ４３は、並列接続される。第２バイアスラインＢ４１は、第６可変容量素子Ｃ６と出力端子ＯＵＴとの接続点に電気的に接続される。第２バイアスラインＢ４２は、第４可変容量素子Ｃ４と第５可変容量素子Ｃ５との接続点に電気的に接続される。第２バイアスラインＢ４３は、第２可変容量素子Ｃ２と第３可変容量素子Ｃ３との接続点に電気的に接続される。
すなわち第１バイアスラインＢ３１は、第１可変容量素子Ｃ１の入力側端子に電気的に接続される。第１バイアスラインＢ３２は、第４可変容量素子Ｃ４の入力側端子に電気的に接続される。第１バイアスラインＢ３３は、第６可変容量素子Ｃ６の入力側端子に電気的に接続される。第２バイアスラインＢ４１は、第６可変容量素子Ｃ６の出力側端子に電気的に接続される。第２バイアスラインＢ４２は、第４可変容量素子Ｃ４の出力側端子に電気的に接続される。第２バイアスラインＢ４３は、第２可変容量素子Ｃ２の出力側端子に電気的に接続される。図５Ｂに示される構成の場合、後述するように、第１可変容量素子Ｃ１と第２可変容量素子Ｃ２とからなる群を第１可変容量コンデンサとみなすことができ、第３〜第６可変容量素子Ｃ３〜Ｃ６を第２〜第５可変容量コンデンサとそれぞれみなすことができる。したがって、第１バイアスラインＢ３１〜Ｂ３３および第２バイアスラインＢ４１〜Ｂ４３は、複数の可変容量コンデンサの両端および各可変容量コンデンサ間に交互に接続される。すなわち、第１バイアスラインＢ３１〜Ｂ３３は奇数番目の可変容量コンデンサの入力側端子に電気的に接続され、第２バイアスラインＢ４１〜Ｂ４３は奇数番目の可変容量コンデンサの出力側端子に電気的に接続される。さらに詳しくは、第１バイアスラインＢ３１〜Ｂ３３は奇数番目の可変容量コンデンサの入力側端子同士を電気的に接続し、第２バイアスラインＢ４１〜Ｂ４３は奇数番目の可変容量コンデンサの出力側端子同士を電気的に接続する。
第１可変容量素子ユニットに該当する図５Ｂの可変容量素子ユニットＣｔに高周波信号を印加する場合、前記した図５Ａの場合と同様の理由により、可変容量素子ユニットＣｔの入力端子ＩＮと出力端子ＯＵＴとの間には、高周波信号が、直列接続された可変容量素子Ｃ１〜Ｃ６を介して流れることになる。このように、可変容量素子ユニットＣｔにおいて、６個の可変容量素子Ｃ１〜Ｃ６は、高周波的には直列接続された可変容量素子と見ることができる。
一方、図１において直流電圧を第１可変容量素子ユニットＣｔ１に印加する場合、図５ＢのＣｔを図１のＣｔ１とし、図５Ｂの可変容量素子ユニットの入力端子ＩＮをバイアス端子Ｖ１側に用い、出力端子側ＯＵＴをグランド側に用いると、図１をも参照して、可変容量素子Ｃ１およびＣ２の容量成分を制御する直流電圧は、バイアス端子Ｖ１から第１バイアス供給回路Ｒ１の抵抗成分を介して供給され、第１可変容量素子Ｃ１と、第２可変容量素子Ｃ２と、第２バイアスラインＢ４３、Ｂ４１とを介して、バイアス端子Ｖ１とグランドとの間に印加される。第３〜第６可変容量素子Ｃ３〜Ｃ６にも、それぞれ図５Ａの場合と同様に、第１バイアスラインＢ３１〜Ｂ３３および第２バイアスラインＢ４１〜Ｂ４３を介して直流電圧が印加される。すなわち第３可変容量素子Ｃ３の容量成分を制御する直流電圧は、第１バイアスラインＢ３１，Ｂ３２と、第３可変容量素子Ｃ３と、第２バイアスラインＢ４３，Ｂ４１とを介して、バイアス端子Ｖ１とグランドとの間に印加される。第４可変容量素子Ｃ４の容量成分を制御する直流電圧は、第１バイアスラインＢ３１，Ｂ３２と、第４可変容量素子Ｃ４と、第２バイアスラインＢ４２，Ｂ４１とを介して、バイアス端子Ｖ１とグランドとの間に印加される。第５可変容量素子Ｃ５の容量成分を制御する直流電圧は、第１バイアスラインＢ３１，Ｂ３３と、第５可変容量素子Ｃ５と、第２バイアスラインＢ４３，Ｂ４１とを介して、バイアス端子Ｖ１とグランドとの間に印加される。第６可変容量素子Ｃ６の容量成分を制御する直流電圧は、第１バイアスラインＢ３１，Ｂ３３と、第６可変容量素子Ｃ６とを介して、バイアス端子Ｖ１とグランドとの間に印加される。このように、直流電圧を可変容量素子ユニットＣｔに印加する場合、Ｃ１およびＣ２からなる群と、Ｃ３と、Ｃ４と、Ｃ５と、Ｃ６とがＣｔ１に印加された直流電圧と同じ大きさの直流電圧が印加されることになり、直流的には並列接続されていると見ることができる。
この場合、高周波的な直列接続の場合と直流的な並列接続の場合の可変容量コンデンサの数が同数となるように可変容量コンデンサを決定すると、Ｃ１およびＣ２からなる群を１つの可変容量コンデンサとし、また、Ｃ３、Ｃ４、Ｃ５およびＣ６をそれぞれ１つ１つのコンデンサとすることで、高周波的な直列接続の場合と直流的な並列接続の場合の可変容量コンデンサの数が同数となる。よって、図５Ｂの可変容量素子ユニットは、５個の可変容量コンデンサが、高周波的には直列に、かつ直流的には並列に接続されたものである。
第１可変容量素子ユニットは、可変容量コンデンサが直流的には並列に接続されてなることにより、直流的に同じ大きさの直流電圧が印加され、所定の容量成分を得ることができる。その結果、可変容量コンデンサの容量を所望の値に制御するための直流電圧を、安定してそれぞれ別々に可変容量コンデンサに供給することができ、直流電圧の印加による可変容量コンデンサの薄膜誘電体層における誘電率を所望通りに変化させることができる。このように第１可変容量素子ユニットは、容量成分の制御が容易な可変容量素子ユニットとなっており、これにより、可変容量素子ユニットによって、例えば、所望の特性のインピーダンスに設定するなどすることができ、これを用いた本発明の可変容量回路の特性を可変とすることができる。
また、第１可変容量素子ユニットは、可変容量コンデンサが高周波的には直列に接続されてなることにより、可変容量素子ユニットＣｔに入力される高周波信号、つまり可変容量コンデンサに印加される高周波信号は、図５Ａのように、抵抗成分Ｒ１１〜Ｒ１３およびＲ２１〜Ｒ２３が、高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっていることから、第１バイアスラインＢ１１〜Ｂ１３および第２バイアスラインＢ２１〜Ｂ２３を介して漏れることがない。例えば、図５Ａにおいて、可変容量コンデンサＣｔを周波数１ＧＨｚで使用し、可変容量素子Ｃ１〜Ｃ５の容量を５ｐＦとした場合には、この周波数の１／１０（１００ＭＨｚ）からインピーダンスに悪影響を与えないように図１の薄膜抵抗６１〜６６を可変容量素子Ｃ１〜Ｃ５の１００ＭＨｚでのインピーダンスの１０倍以上の抵抗値に設定するものとすると、必要な第１および第２バイアスラインＢ１１，Ｂ１２，Ｂ１３，Ｂ２１，Ｂ２２，Ｂ２３の抵抗値は、約３．２ｋΩ以上であればよい。
このように、直流電圧が安定して可変容量素子Ｃ１〜Ｃ５に独立に印加されるようになっており、直流電圧による各々の可変容量素子Ｃ１〜Ｃ５の容量変化率を最大限に利用することができるものであり、インピーダンスや共振周波数等を制御することができる。
したがって、これら直列接続された可変容量コンデンサに印加される高周波電圧は各々の可変容量コンデンサにそれぞれ分圧されるので、個々の可変容量コンデンサに印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、可変容量回路として、波形歪みや相互変調歪み等を抑制することができる。
また、可変容量コンデンサを直列接続したことにより、高周波的には容量素子の誘電体層の層厚を厚くしたのと同じ効果があり、可変容量素子ユニットの損失抵抗による単位体積当りの発熱量を小さくすることができ、可変容量回路として、耐電力を向上することができる。
（第２可変容量素子ユニット）
第２可変容量素子ユニットとしては、ｍ個（ただしｍはｎより小さい自然数）の前記可変容量素子が直列に接続されてなる第２可変容量素子ユニット（第２可変容量素子ユニットＡとする）、または１個の前記可変容量素子からなる第２可変容量素子ユニット（第２可変容量素子ユニットＢとする）のいずれかをいう。なお、ｍは自然数としているが、ここでいう自然数は０を含めないものである。
第２可変容量素子ユニットＡは、上記の要件を満たしていればよいが、特に、取扱いの容易さや、小型化、低コスト等という利点があることから、例えば、図６のように同一支持基板上に、ｍ個の可変容量素子を有するものが好ましい。なお、図６における第２可変容量素子ユニットはバイアスラインを含まない５個の可変容量素子からなるものを示しているが、これに限定されるものではない。
第２可変容量素子ユニットＡは、例えば、直流制限容量素子など可変容量素子以外の容量素子が可変容量素子の直列接続中に存在する場合は、それらの容量素子も含めたものを第２可変容量素子ユニットＡとし、該ユニットＡの高周波信号の電圧振幅を測定する。
第２可変容量素子ユニットＡとしては、可変容量素子が直列接続されてなるもののなかでも特に、図５Ａおよび図５Ｂに示される可変容量素子ユニットと同様に、前記可変容量素子１個以上から構成される可変容量コンデンサがｏ個（ただしｏはｎより小さい自然数）、高周波的には直列に、かつ、直流的には並列に接続されてなるもの（第２可変容量素子ユニットＡ’とする）が好ましい。すなわち、第２可変容量素子ユニットは、直列に接続されるｏ個（ただしｏはｎより小さい自然数）の可変容量コンデンサであって、各可変容量コンデンサは１個以上の可変容量素子から構成される、ｏ個の可変容量コンデンサと、直流電圧の高電位側の第１バイアスラインおよび直流電圧の低電位側の第２バイアスラインであって、第１バイアスラインと第２バイアスラインとが複数の可変容量コンデンサの両端および各可変容量コンデンサ間に交互に接続される、第１バイアスラインおよび第２バイアスラインとを含むことが好ましい。特に、図５Ａおよび図５Ｂに示される可変容量素子ユニットと同様に、第１バイアスラインは奇数番目の可変容量コンデンサの入力側端子同士を接続し、第２バイアスラインは奇数番目の可変容量コンデンサの出力側端子同士を接続することが好ましい。そうすることで、同じ直流電圧における容量変化率を高くすることができ、それによりインピーダンスや共振周波数の制御幅（可変幅）を大きくすることができるという効果が得られるので好適である。なお、第２可変容量素子ユニットＡ’は、前記した第１可変容量素子ユニットと同様である。
第２可変容量素子ユニットＢは、前記１個の可変容量素子からなるものをいう。ここで、前記１個の可変容量素子からなる第２可変容量素子ユニットとは、前記可変容量素子１個が、他の可変容量素子と隣接していない状態をいう。第２可変容量素子ユニットＢは、可変容量素子が１個から構成されるため、小型化と同時に消費電流を更に低減できるという利点がある。
このように、第２可変容量素子ユニットとして、第１可変容量素子ユニットと同様に、高周波的には直列に、かつ、直流的には並列に接続された前記可変容量コンデンサからなるものを用いる場合、前記第２可変容量素子ユニットに印加される直流電圧と同じ大きさの直流電圧が前記可変容量コンデンサの各々に印加されるため、容量変化率を最大限に利用することができることにより、歪みの発生を抑制したうえで消費電流をも少なくでき、耐電力に優れ、低損失、かつ低消費電流でさらに、容量変化率が大きい可変容量回路とすることができる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、上述の実施形態では、出力整合回路の構成をＬＣローパス型、ＬＣハイパス型、π型、Ｔ型、ＬＣ共振型等を組み合わせた多段構成にしたように変形しても構わない。また、可変容量回路の構成として、フィルタやＴｘフィルタとＲｘフィルタを組み合わせたデュプレクサやアンテナと整合回路を組み合わせたアンテナモジュール等にしても構わない。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。

Claims (15)

  1. 容量値が制御される可変容量回路であって、
    第１の可変容量部と第２の可変容量部とを含み、
    前記第１の可変容量部が、直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる可変容量素子１個以上から構成される可変容量コンデンサがｎ個（ただしｎは２以上の自然数）、高周波的には直列に、かつ、直流的には並列に接続されてなる第１可変容量素子ユニットであり、さらに、前記第２の可変容量部が、前記第１可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さい電圧振幅が印加されるとともに、直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる１個の可変容量素子からなる、またはｍ個（ただしｍはｎより小さい自然数）の前記可変容量素子が直列に接続されてなる第２可変容量素子ユニットである、ことを特徴とする可変容量回路。
  2. 第２可変容量素子ユニットが、前記ｍ個の可変容量素子が直列に接続されてなり、
    前記第２可変容量素子ユニットは、前記可変容量素子１個以上から構成される可変容量コンデンサがｏ個（ただしｏはｎより小さい自然数）、高周波的には直列に、かつ、直流的には並列に接続されてなることを特徴とする請求項１記載の可変容量回路。
  3. 前記可変容量回路中において、
    第１可変容量素子ユニットに印加される高周波信号の電圧振幅は複数の可変容量ユニットの中で最大であり、
    第２可変容量素子ユニットに印加される高周波信号の電圧振幅は複数の可変容量ユニットの中で最小であることを特徴とする請求項１または２記載の可変容量回路。
  4. 入力側および出力側にそれぞれ回路が接続されており、
    前記可変容量素子の容量変化を用いて、前記可変容量回路を整合回路として機能させることを特徴とする請求項１〜３のいずれかに記載の可変容量回路。
  5. 前記可変容量素子の容量変化を用いて、前記可変容量回路を共振回路として機能させることを特徴とする請求項１〜３のいずれかに記載の可変容量回路。
  6. 入力側および出力側にそれぞれ回路が接続されており、
    前記可変容量素子の容量変化を用いて、前記可変容量回路を移相回路として機能させることを特徴とする請求項１〜３記載のいずれかに記載の可変容量回路。
  7. 容量値が制御される可変容量回路であって、
    第１の可変容量部と第２の可変容量部とを含み、
    前記第１の可変容量部が、
    直列に接続されるｎ個（ただしｎは２以上の自然数）の可変容量コンデンサであって、各可変容量コンデンサは１個以上の可変容量素子から構成され、該可変容量素子は、直流電圧の印加に応じて誘電率が変化する誘電体層と、該誘電体層を挟持する一対の電極とからなる、ｎ個の可変容量コンデンサと、
    直流電圧の高電位側の第１バイアスラインおよび直流電圧の低電位側の第２バイアスラインであって、第１バイアスラインおよび第２バイアスラインが、直列に接続される前記ｎ個の可変容量コンデンサの両端および各可変容量コンデンサ間に交互に接続される、第１バイアスラインおよび第２バイアスラインと、を含む第１可変容量素子ユニットであり、
    前記第２の可変容量部が、
    前記第１可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さい電圧振幅が印加されるとともに、直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる１個の可変容量素子からなる、またはｍ個（ただしｍはｎより小さい自然数）の前記可変容量素子が直列に接続されてなる第２可変容量素子ユニットである、ことを特徴とする可変容量回路。
  8. 第２可変容量素子ユニットが、ｍ個の可変容量素子が直列に接続されてなる可変容量素子ユニットであり、
    前記第２可変容量素子ユニットは、
    直列に接続されるｏ個（ただしｏはｎより小さい自然数）の可変容量コンデンサであって、各可変容量コンデンサは１個以上の前記可変容量素子から構成される、ｏ個の可変容量コンデンサと、
    直流電圧の高電位側の第１バイアスラインおよび直流電圧の低電位側の第２バイアスラインであって、第１バイアスラインおよび第２バイアスラインが、直列に接続される前記ｏ個の可変容量コンデンサの両端および各可変容量コンデンサ間に交互に接続される、第１バイアスラインおよび第２バイアスラインとを含むことを特徴とする請求項７記載の可変容量回路。
  9. 前記可変容量回路中において、
    第１可変容量素子ユニットに印加される高周波信号の電圧振幅は複数の可変容量ユニットの中で最大であり、
    第２可変容量素子ユニットに印加される高周波信号の電圧振幅は複数の可変容量ユニットの中で最小であることを特徴とする請求項７または８記載の可変容量回路。
  10. 入力側および出力側にそれぞれ回路が接続されており、
    前記可変容量素子の容量変化を用いて、前記可変容量回路を整合回路として機能させることを特徴とする請求項７〜９のいずれかに記載の可変容量回路。
  11. 前記可変容量素子の容量変化を用いて、前記可変容量回路を共振回路として機能させることを特徴とする請求項７〜９のいずれかに記載の可変容量回路。
  12. 入力側および出力側にそれぞれ回路が接続されており、
    前記可変容量素子の容量変化を用いて、前記可変容量回路を移相回路として機能させることを特徴とする請求項７〜９記載のいずれかに記載の可変容量回路。
  13. 可変容量素子１個以上から構成される可変容量コンデンサが高周波的には直列に、かつ、直流的には並列に接続されてなる可変容量素子ユニットを有する複数の可変容量部であって、それぞれが１または複数の可変容量素子を有する、複数の可変容量部における電圧振幅値をそれぞれ測定して、前記可変容量部における前記電圧振幅値の大小を比較する工程と、
    前記複数の可変容量部のうち、電圧振幅値の異なる２つの可変容量部を選択し、電圧振幅値の小さい方の可変容量回路における可変容量素子数を減らす工程と、
    を含むことを特徴とする可変容量回路の可変容量素子数の調整方法。
  14. 前記複数の可変容量部のうち、電圧振幅値の異なる２つの可変容量部を選択する際に、電圧振幅値が最大の可変容量部と最小の可変容量部とを選択することを特徴とする請求項１３記載の可変容量回路の可変容量素子数の調整方法。
  15. 前記可変容量部のうち、電圧振幅値の異なる２つの可変容量部を選択する際に、電圧振幅値が大きい方の可変容量部が、
    直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる可変容量素子１個以上から構成される、ｎ個（ただしｎは２以上の自然数）の可変容量コンデンサと、
    直流電圧の高電位側の第１バイアスラインおよび直流電圧の低電位側の第２バイアスラインであって、第１バイアスラインおよび第２バイアスラインが、直列に接続される前記ｎ個の可変容量コンデンサの両端および各可変容量コンデンサ間に交互に接続される、第１バイアスラインおよび第２バイアスラインと、を含むことを特徴とする請求項１３または１４記載の可変容量回路の可変容量素子数の調整方法。
JP2008521241A 2006-06-13 2007-06-13 可変容量回路 Expired - Fee Related JP5155161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008521241A JP5155161B2 (ja) 2006-06-13 2007-06-13 可変容量回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006163026 2006-06-13
JP2006163026 2006-06-13
PCT/JP2007/061933 WO2007145259A1 (ja) 2006-06-13 2007-06-13 可変容量回路
JP2008521241A JP5155161B2 (ja) 2006-06-13 2007-06-13 可変容量回路

Publications (2)

Publication Number Publication Date
JPWO2007145259A1 JPWO2007145259A1 (ja) 2009-11-12
JP5155161B2 true JP5155161B2 (ja) 2013-02-27

Family

ID=38831773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008521241A Expired - Fee Related JP5155161B2 (ja) 2006-06-13 2007-06-13 可変容量回路

Country Status (4)

Country Link
US (1) US8183959B2 (ja)
EP (1) EP2040376B1 (ja)
JP (1) JP5155161B2 (ja)
WO (1) WO2007145259A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009033673B4 (de) * 2009-07-17 2015-12-24 Qualcomm Technologies, Inc. (N.D.Ges.D. Staates Delaware) Adaptiv abstimmbares Anpassnetzwerk mit verbessertem linearen Verhalten
JP5442479B2 (ja) * 2010-02-05 2014-03-12 株式会社ワコム 指示体、位置検出装置及び位置検出方法
JP5527251B2 (ja) * 2011-02-24 2014-06-18 富士通セミコンダクター株式会社 可変容量回路
JP6091855B2 (ja) * 2012-11-16 2017-03-08 太陽誘電株式会社 可変容量複合部品
WO2015053173A1 (ja) * 2013-10-07 2015-04-16 太陽誘電株式会社 可変容量デバイスおよび通信装置
US9740351B2 (en) 2015-05-15 2017-08-22 Synaptics Incorporated Multi-step incremental switching scheme
US9811205B2 (en) 2015-09-29 2017-11-07 Synaptics Incorporated Variable time anti-aliasing filter
WO2019124211A1 (ja) * 2017-12-18 2019-06-27 日本電信電話株式会社 Ｉｃチップ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111387A (ja) * 1999-10-14 2001-04-20 Toyo Commun Equip Co Ltd Ｍｏｓ容量素子を用いた可変容量回路
US6377440B1 (en) * 2000-09-12 2002-04-23 Paratek Microwave, Inc. Dielectric varactors with offset two-layer electrodes
US6674321B1 (en) 2001-10-31 2004-01-06 Agile Materials & Technologies, Inc. Circuit configuration for DC-biased capacitors
JP3898637B2 (ja) 2002-09-27 2007-03-28 京セラ株式会社 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品
US7002435B2 (en) 2002-09-27 2006-02-21 Kyocera Corporation Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device
JP2005101773A (ja) 2003-09-22 2005-04-14 Kyocera Corp 可変整合回路
JP4325930B2 (ja) * 2003-12-17 2009-09-02 京セラ株式会社 可変移相回路
US7142072B2 (en) 2003-09-22 2006-11-28 Kyocera Corporation Variable matching circuit, variable resonance circuit, variable phase-shifting circuit and variable attenuation circuit each having variable-capacitance capacitor
JP4412977B2 (ja) 2003-11-17 2010-02-10 京セラ株式会社 可変コンデンサ
US7092232B2 (en) * 2004-06-28 2006-08-15 Kyocera Corporation Variable capacitance capacitor, circuit module, and communications apparatus
JP4566012B2 (ja) * 2005-01-13 2010-10-20 京セラ株式会社 可変容量コンデンサ，回路モジュールおよび通信装置

Also Published As

Publication number Publication date
EP2040376A4 (en) 2012-05-02
EP2040376A1 (en) 2009-03-25
JPWO2007145259A1 (ja) 2009-11-12
US8183959B2 (en) 2012-05-22
US20090128249A1 (en) 2009-05-21
WO2007145259A1 (ja) 2007-12-21
EP2040376B1 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
JP5155161B2 (ja) 可変容量回路
EP3093987B1 (en) Phase correction in a doherty power amplifier
JP5642686B2 (ja) 平面アンテナ用のインピーダンス整合回路及びモバイル通信装置
US7825746B2 (en) Integrated balanced-filters
US8368483B2 (en) Multiband matching circuit and multiband power amplifier
JPWO2008108150A1 (ja) 周波数可変帯域除去フィルタ
US20140091980A1 (en) Impedance matching circuit and antenna system
RU2459349C2 (ru) Полосовой перестраиваемый lc-фильтр
Beigizadeh et al. Analysis and design of a lumped-element hybrid coupler using limited quality factor of components
US10715361B1 (en) Delay compensation using broadband gain equalizer
US9124251B2 (en) Two stage source-follower based filter
JP2020088531A (ja) 帯域通過フィルタ
JP5287286B2 (ja) バイアス回路
CN110995293B (zh) 带内波动抑制装置和射频系统
EP1587135A1 (en) Helical inductor
CN111384908A (zh) 功分器电路、功分器及功分器电路的设计方法
US6911878B2 (en) Acoustic wave branching filter having transmitting filter with optimal power handling
RU171584U1 (ru) Перестраиваемый режекторный фильтр
US10218404B2 (en) Interconnect element circuitry for RF electronics
WO2019174805A1 (en) Gain control filter circuit, power module comprising a filter circuit and method of adjusting an rf filter circuit to provide a controllable gain
CN113330684A (zh) 可配置的微声学rf滤波器
CN110545080A (zh) 一种基于微带的微波宽带功率均衡器
US10027305B1 (en) Filter including non-magnetic frequency selective limiters
CN100440728C (zh) 集成功率放大装置
Agrawal et al. Design and analysis of an efficient energy harvester using reactance compensation technique for GSM-900

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5155161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees