WO2011080863A1 - フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板及び表示パネル - Google Patents

フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板及び表示パネル Download PDF

Info

Publication number
WO2011080863A1
WO2011080863A1 PCT/JP2010/006634 JP2010006634W WO2011080863A1 WO 2011080863 A1 WO2011080863 A1 WO 2011080863A1 JP 2010006634 W JP2010006634 W JP 2010006634W WO 2011080863 A1 WO2011080863 A1 WO 2011080863A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
amplifier
gate electrode
switching
intrinsic semiconductor
Prior art date
Application number
PCT/JP2010/006634
Other languages
English (en)
French (fr)
Inventor
守口正生
神崎庸輔
井上毅
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/519,563 priority Critical patent/US8610226B2/en
Publication of WO2011080863A1 publication Critical patent/WO2011080863A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Definitions

  • the present invention relates to a photosensor element, a photosensor circuit, a thin film transistor substrate, and a display panel, and more particularly to a photosensor element, a photosensor circuit, a thin film transistor substrate, and a display panel that detect infrared light using amorphous silicon.
  • TFT thin film transistor
  • amorphous silicon a thin film transistor using amorphous silicon
  • photocurrent is generated when light is incident on the semiconductor layer. Therefore, in recent years, a TFT is used not only as a switching element of each pixel but also as a photo diode.
  • a display panel with a touch panel function used as a sensor element has been proposed.
  • Patent Document 1 discloses an optical sensor device in which an amorphous silicon photodiode and an amplifier composed of a thin film transistor are integrally formed on a substrate.
  • the photo sensor element needs to detect, for example, infrared light so as not to malfunction due to the influence of external light.
  • amorphous silicon has a band gap of about 1.8 eV, and its light absorption coefficient is rapidly reduced to about 1.8 eV or less. Therefore, amorphous silicon hardly absorbs infrared light. For this reason, in photosensor elements composed of TFTs using amorphous silicon, there is almost no difference in TFT characteristics depending on the presence or absence of infrared light irradiation, so that sufficient sensitivity is obtained in the near-infrared region (wavelength 830 nm-). Is difficult.
  • the present invention has been made in view of this point, and an object thereof is to improve sensitivity to infrared light in a photosensor element using amorphous silicon.
  • the present invention is such that the intrinsic semiconductor layer is an amorphous silicon layer containing nanocrystalline silicon particles.
  • a photosensor element includes a gate electrode provided on an insulating substrate, a gate insulating film provided so as to cover the gate electrode, and the gate electrode overlying the gate electrode.
  • a photosensor element comprising a semiconductor layer and an impurity semiconductor layer stacked on the intrinsic semiconductor layer so that the channel region is exposed, wherein the intrinsic semiconductor layer is an amorphous silicon layer containing nanocrystalline silicon particles It is characterized by being.
  • the amorphous silicon layer constituting the intrinsic semiconductor layer contains nanocrystal silicon particles, and thus the intrinsic semiconductor layer Is narrower (for example, about 1.65 eV) than the band gap of amorphous silicon (for example, about 1.8 eV).
  • the band gap of about 1.65 eV corresponds to a wavelength of 750 nm
  • the absorption edge of the light absorption spectrum of the intrinsic semiconductor layer is shifted to the longer wavelength side by narrowing the gap, so that the light absorption coefficient in the near infrared region becomes higher.
  • FIG. 11 is a graph showing the wavelength dependence of the photocurrent generated in the photosensor element.
  • the curve ⁇ shows the wavelength dependence of the photosensor element of the present invention
  • the curve ⁇ shows the wavelength dependence of the conventional photosensor element using amorphous silicon
  • the curve ⁇ uses crystalline silicon. The wavelength dependence of the conventional photosensor element is shown.
  • a conventional photosensor element using amorphous silicon has a large light absorption coefficient and a large photocurrent generated in the visible light region due to direct transition, but a band gap. Is 1.8 eV (688 nm), the photocurrent suddenly decreases at a wavelength longer than 688 nm, and the photocurrent generated in the infrared region (850 nm to 850) decreases. Therefore, even if it is going to detect infrared light, since it is low sensitivity and the sensitivity difference with visible light is large, it is difficult to detect infrared light by lack of sensitivity and stray light of visible light.
  • the absorption edge of the light absorption spectrum of the intrinsic semiconductor layer shifts to the longer wavelength side due to the narrowing of the band gap described above.
  • the photocurrent generated in the infrared region is large.
  • the light absorption coefficient is small overall due to indirect transition, and an amplifier circuit is required to obtain sufficient sensitivity as a sensor. It is necessary to increase the thickness of the crystalline silicon.
  • the nanocrystal silicon may have a particle size of 2 nm to 10 nm, and the crystallization rate of the intrinsic semiconductor layer may be 5% to 20%.
  • the grain size of the nanocrystal silicon is 2 nm to 10 nm and the crystallization rate of the intrinsic semiconductor layer is 5% to 20%, in the photosensor element using amorphous silicon,
  • the band gap can be narrowed while maintaining a high light absorption coefficient.
  • the particle diameter of the nanocrystal silicon is smaller than 2 nm, the optical characteristics are the same as those of general amorphous silicon.
  • the particle diameter of the nanocrystal silicon is larger than 10 nm, it is common. Optical characteristics similar to those of crystalline silicon.
  • the crystallization rate of the intrinsic semiconductor layer is lower than 5%, it is difficult to obtain the effect of narrowing the band gap, and when the crystallization rate of the intrinsic semiconductor layer is higher than 20%, the optical The absorption coefficient becomes too low.
  • the photosensor circuit according to the present invention is a photosensor circuit comprising a photosensor element and an amplifier element connected to the photosensor element, wherein the photosensor element is a gate provided on an insulating substrate.
  • the semiconductor layer includes an intrinsic semiconductor layer in which a channel region is defined and an intrinsic semiconductor layer that is exposed so that the channel region is exposed.
  • the intrinsic semiconductor layer is an amorphous silicon layer containing nanocrystalline silicon particles. And wherein the door.
  • the amorphous silicon layer constituting the intrinsic semiconductor layer includes nanocrystal silicon particles. Therefore, the band gap of the intrinsic semiconductor layer is narrower (for example, about 1.65 eV) than the band gap of amorphous silicon (for example, about 1.8 eV).
  • the band gap of about 1.65 eV corresponds to a wavelength of 750 nm
  • the absorption edge of the light absorption spectrum of the intrinsic semiconductor layer is shifted to the longer wavelength side by narrowing the gap, so that the light absorption coefficient in the near infrared region becomes higher.
  • the photosensor element using amorphous silicon As a result, in the photosensor element using amorphous silicon, a sufficient photocurrent is secured by the absorption component at the absorption edge near the wavelength 850 nm of the light absorption spectrum of the intrinsic semiconductor layer, so that the photosensor element and the amplifier element are provided. In the photo sensor circuit, sensitivity to infrared light is improved.
  • the amplifier element includes an amplifier gate electrode provided on the insulating substrate, the gate insulating film provided to cover the amplifier gate electrode, and the amplifier gate electrode overlying the gate insulating film.
  • An amplifier semiconductor layer provided on the amplifier semiconductor layer, and an amplifier source electrode and an amplifier drain electrode disposed on the amplifier semiconductor layer so as to overlap with the amplifier gate electrode and to face each other,
  • the amplifier semiconductor layer includes an amplifier intrinsic semiconductor layer in which a channel region is defined, and an amplifier impurity semiconductor layer stacked on the amplifier intrinsic semiconductor layer so that the channel region is exposed.
  • the semiconductor layer may be an amorphous silicon layer containing nanocrystalline silicon particles.
  • the amplifier element includes an amplifier gate electrode corresponding to the gate electrode of the photosensor element, a gate insulating film common to the photosensor element, an amplifier semiconductor layer corresponding to the semiconductor layer of the photosensor element, and a photo Amplifier source electrode and amplifier drain electrode corresponding to the source electrode and drain electrode of the sensor element respectively, amplifier intrinsic semiconductor layer corresponding to the intrinsic semiconductor layer of the photo sensor element, and amplifier corresponding to the impurity semiconductor layer of the photo sensor element Therefore, the amplifier element can be formed by using the photo sensor element forming step.
  • the thin film transistor substrate according to the present invention includes a plurality of pixels provided in a matrix, a plurality of switching elements provided for each pixel, and a plurality of photosensor elements provided for each pixel.
  • Each of the photosensor elements includes a gate electrode provided on the insulating substrate, a gate insulating film provided so as to cover the gate electrode, and the gate on the gate insulating film.
  • the intrinsic semiconductor layer is characterized by an amorphous silicon layer containing particles of nanocrystals silicon.
  • the amorphous silicon layer constituting the intrinsic semiconductor layer includes nanocrystal silicon particles. Therefore, the band gap of the intrinsic semiconductor layer is narrower (for example, about 1.65 eV) than the band gap of amorphous silicon (for example, about 1.8 eV).
  • the band gap of about 1.65 eV corresponds to a wavelength of 750 nm
  • the absorption edge of the light absorption spectrum of the intrinsic semiconductor layer is shifted to the longer wavelength side by narrowing the gap, so that the light absorption coefficient in the near infrared region Becomes higher.
  • the photosensor element using amorphous silicon As a result, in the photosensor element using amorphous silicon, a sufficient photocurrent is secured by the absorption component at the absorption edge near the wavelength 850 nm of the light absorption spectrum of the intrinsic semiconductor layer, so that the switching element and the photosensor are provided for each pixel. In a thin film transistor substrate provided with each element, sensitivity to infrared light is improved.
  • Each of the switching elements overlaps the switching gate electrode provided on the insulating substrate, the gate insulating film provided to cover the switching gate electrode, and the switching gate electrode on the gate insulating film.
  • the switching semiconductor layer includes a switching intrinsic semiconductor layer in which a channel region is defined, and a switching impurity semiconductor layer stacked on the switching intrinsic semiconductor layer so that the channel region is exposed.
  • the intrinsic semiconductor layer is a nanocrystal
  • An amorphous silicon layer containing Con particles may be light-shielding layer is provided so as to overlap the respective switching elements.
  • the switching element of each pixel includes a switching gate electrode corresponding to the gate electrode of the photosensor element, a gate insulating film common to the photosensor element, and a switching semiconductor corresponding to the semiconductor layer of the photosensor element Layer, switching source electrode and switching drain electrode corresponding to the source electrode and drain electrode of the photosensor element, switching intrinsic semiconductor layer corresponding to the intrinsic semiconductor layer of the photosensor element, and impurity semiconductor layer of the photosensor element, respectively. Since the corresponding switching impurity semiconductor layer is provided, the switching element can be formed by utilizing the photo sensor element forming step. Furthermore, since the light shielding layer is provided so as to overlap the switching element of each pixel, the deterioration of the OFF characteristics of the switching element is suppressed.
  • each of the amplifier elements includes an amplifier gate electrode provided on the insulating substrate and the gate provided to cover the amplifier gate electrode;
  • An amplifier source electrode and an amplifier drain electrode wherein the amplifier semiconductor layer includes an amplifier intrinsic semiconductor layer in which a channel region is defined, and the amplifier intrinsic semiconductor so that the channel region is exposed.
  • a silicon layer may be the light-shielding layer is provided so as to overlap to each amplifier element.
  • the amplifier element of each pixel includes an amplifier gate electrode corresponding to the gate electrode of the photosensor element, a gate insulating film common to the photosensor element, and an amplifier semiconductor corresponding to the semiconductor layer of the photosensor element Layer, amplifier source electrode and amplifier drain electrode corresponding to the source electrode and drain electrode of the photo sensor element, amplifier intrinsic semiconductor layer corresponding to the intrinsic semiconductor layer of the photo sensor element, and impurity semiconductor layer of the photo sensor element, respectively. Since the corresponding impurity semiconductor layer for amplifier is provided, it is possible to form not only the switching element but also the amplifier element by using the photo sensor element forming step. Furthermore, since the light-shielding layer is provided so as to overlap the amplifier element of each pixel, the malfunction due to the light of the amplifier element is suppressed, and the deterioration of the characteristics of the amplifier element is suppressed.
  • a display panel according to the present invention includes a thin film transistor substrate having the above structure, a counter substrate provided so as to face the thin film transistor substrate, and a display medium layer provided between the thin film transistor substrate and the counter substrate. It is characterized by having.
  • the sensitivity to the infrared light of the photo sensor element provided in each pixel of the thin film transistor substrate is improved, and thus a display panel with a highly sensitive touch panel function that is hardly affected by external light is realized. To do.
  • the intrinsic semiconductor layer is an amorphous silicon layer containing nanocrystal silicon particles, sensitivity to infrared light can be improved in a photosensor element using amorphous silicon.
  • FIG. 1 is a cross-sectional view of the photosensor element 6 according to the first embodiment.
  • FIG. 2 is an image diagram of the intrinsic semiconductor layer 13db constituting the photosensor element 6.
  • FIG. 3 is an explanatory view showing the manufacturing process of the photosensor element 6 in cross section.
  • FIG. 4 is a cross-sectional view of the liquid crystal display device 50 according to the second embodiment.
  • FIG. 5 is a plan view of the TFT substrate 20 constituting the liquid crystal display device 50.
  • FIG. 6 is a cross-sectional view of the TFT substrate 20.
  • FIG. 7 is an equivalent circuit diagram of the photosensor circuit 9 constituting the TFT substrate 20.
  • FIG. 8 is an equivalent circuit diagram of a photosensor circuit 9a according to a modification of the photosensor circuit 9.
  • FIG. 9 is an equivalent circuit diagram of a photosensor circuit 9b according to a modification of the photosensor circuit 9.
  • FIG. 10 is an equivalent circuit diagram of a photosensor circuit 9c according to a modification of the photosensor circuit 9.
  • FIG. 11 is a graph showing the wavelength dependence of the photocurrent generated in the photosensor element.
  • Embodiment 1 of the Invention 1 to 3 show Embodiment 1 of a photosensor element according to the present invention.
  • FIG. 1 is a cross-sectional view of the photosensor element 6 of the present embodiment.
  • FIG. 2 is an image diagram conceptually showing the intrinsic semiconductor layer 13db constituting the photosensor element 6.
  • FIG. 3 is an explanatory view showing the manufacturing process of the photosensor element 6 in cross section.
  • the photosensor element 6 includes a gate electrode 11da provided on the insulating substrate 10, a gate insulating film 12 provided so as to cover the gate electrode 11da, and a gate electrode on the gate insulating film 12.
  • a semiconductor layer 15db provided so as to overlap with 11da, and a source electrode 16da and a drain electrode 16db provided on the semiconductor layer 15db so as to overlap with the gate electrode 11da and to face each other. Is configured to detect.
  • a protective film 17 is provided on the upper layer of the photosensor element 6 as shown in FIG.
  • the semiconductor layer 15db includes an intrinsic semiconductor layer 13db in which the channel region C is defined, and an impurity semiconductor layer 14db stacked on the intrinsic semiconductor layer 13db so that the channel region C is exposed. .
  • the intrinsic semiconductor layer 13db is an amorphous silicon layer Sa containing particles of nanocrystal silicon Sc.
  • the silicon atoms are randomly arranged, and in the nanocrystal silicon Sc, the silicon atoms are arranged in alignment.
  • the grain size of the nanocrystal silicon Sc is, for example, 2 nm to 10 nm
  • the crystallization rate of the intrinsic semiconductor layer 13db is, for example, 5% to 20%, so that the high light absorption coefficient of amorphous silicon is maintained.
  • the band gap can be narrowed.
  • the optical characteristics are the same as those of general amorphous silicon.
  • the particle size of the nanocrystal silicon Sc is larger than 10 nm, The optical characteristics are similar to those of general crystalline silicon.
  • the crystallization rate of the intrinsic semiconductor layer 13db is lower than 5%, it is difficult to obtain the effect of narrowing the band gap, and when the crystallization rate of the intrinsic semiconductor layer 13db is higher than 20%. The light absorption coefficient becomes too low. Note that the crystallization rate of the intrinsic semiconductor layer 13db is calculated by, for example, Raman spectroscopy.
  • the Raman spectrum of a specific intrinsic semiconductor layer 13 db are peaks due to crystalline silicon in the vicinity of the wave number of 520 cm -2 and around 500 cm -2 (c 1 and c 2) is observed, due to the amorphous silicon in the vicinity of the wave number of 480 cm -2 Peak (Pa) is observed, the peak areas (Ic 1 , Ic 2 and Ia) of each peak (c 1 , c 2 and a) are determined by peak component separation (devolution), respectively, and (Ic 1 + Ic 2 ) / (Ic 1 + Ic 2 + Ia) ⁇ 100, the crystallization ratio of the intrinsic semiconductor layer 13db is calculated. In addition, the crystal shape (granular or columnar) in the intrinsic semiconductor layer 13db is confirmed, for example, by analysis using a TEM (Transmission Electron Microscope).
  • the impurity semiconductor layer 14db is, for example, an N + amorphous silicon layer doped with phosphorus as an impurity.
  • a titanium film (thickness of about 50 nm), an aluminum film (thickness of about 200 nm), a titanium film (thickness of about 150 nm), and the like are sequentially formed on the entire substrate of the insulating substrate 10 such as a glass substrate by sputtering.
  • the metal laminated film is patterned using photolithography to form a gate electrode 11da as shown in FIG.
  • an inorganic insulating film such as a silicon nitride film or a silicon oxide film is formed on the entire substrate on which the gate electrode 11da is formed by a plasma CVD (Chemical Vapor Deposition) method, for example.
  • a gate insulating film 12 is formed.
  • impurities such as an intrinsic semiconductor film 13 (thickness of about 20 nm to 200 nm) and an N + amorphous silicon film are formed on the entire substrate on which the gate insulating film 12 is formed by plasma CVD.
  • the semiconductor laminated film of the intrinsic semiconductor film 13 and the impurity semiconductor film 14 is patterned using photolithography to form the intrinsic semiconductor layer 13da and the impurity semiconductor layer 14da.
  • a semiconductor component layer 15da is formed.
  • the intrinsic semiconductor film 13 is, for example, a high frequency power supply power of 10 W / m 2 to 50 W / m 2 , a film forming pressure of 266 Pa to 1333 Pa, and a flow rate of SiH 4 gas of 1 in a capacitively coupled CVD apparatus.
  • the flow rate of H 2 gas and Ar gas is set to 20 to 100, or when the flow rate of SiH 4 gas is set to 1, the flow rate of H 2 gas is set to 40 to 200.
  • the film is formed by increasing the dilution rate of the SiH 4 gas and forming the film at a low film formation power and at a high film formation pressure, as compared with typical film formation conditions for an amorphous silicon film.
  • a titanium film (thickness of about 100 nm) and an aluminum film (thickness of about 200 nm) are sequentially formed on the entire substrate on which the semiconductor constituent layer 15da has been formed by sputtering.
  • a resist pattern R is formed on the metal film 16.
  • the metal film 16 exposed from the resist pattern R and the semiconductor constituent layer 15da under the metal film 16 are removed by anisotropic etching by dry etching, so that the intrinsic semiconductor layer 13db and the impurities are removed.
  • a semiconductor layer 15db made of the semiconductor layer 14db, a source electrode 16da, and a drain electrode 16db are formed.
  • an inorganic insulating film such as a silicon nitride film or a silicon oxide film is formed by plasma CVD so as to cover the source electrode 16da and the drain electrode 16db. Then, the protective film 17 is formed.
  • the photosensor element 6 of the present embodiment can be manufactured.
  • the amorphous silicon layer Sa constituting the intrinsic semiconductor layer 13db in the photosensor element 6 constituted by the bottom gate type TFT using amorphous silicon since the nanocrystalline silicon Sc particles are included, the band gap of the intrinsic semiconductor layer 13db is narrower (for example, about 1.65 eV) than the band gap of amorphous silicon (for example, about 1.8 eV).
  • the band gap of about 1.65 eV corresponds to the wavelength of 750 nm
  • the absorption edge of the light absorption spectrum of the intrinsic semiconductor layer 13db is shifted to the longer wavelength side due to the narrowing of the gap. The coefficient increases.
  • FIG. 4 is a cross-sectional view of the liquid crystal display device 50 of the present embodiment.
  • 5 is a plan view of the TFT substrate 20 constituting the liquid crystal display device 50
  • FIG. 6 is a cross-sectional view of the TFT substrate 20.
  • FIG. 7 is an equivalent circuit diagram of the photosensor circuit 9 constituting the TFT substrate 20, and FIGS. 8, 9, and 10 are photosensor circuits 9a, 9b, and a modification of the photosensor circuit 9, respectively. It is an equivalent circuit diagram of 9c.
  • the same parts as those in FIGS. 1 to 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the liquid crystal display device 50 includes a liquid crystal display panel 40 for displaying an image, a polarizing plate 41 attached to the back side of the liquid crystal display panel 40, and a front side of the liquid crystal display panel 40.
  • a photo sensor element 6 provided in each pixel P which is provided with a pasted polarizing plate 42 and a backlight 45 provided via a polarizing plate 41 on the back side of the liquid crystal display panel 40.
  • the touched position is detected based on the light amount difference depending on the presence or absence of the finger F on the surface of the polarizing plate 42.
  • the liquid crystal display panel 40 is provided as a display medium layer between the TFT substrate 20 and the counter substrate 30 provided so as to face each other and between the TFT substrate 20 and the counter substrate 30, and has a frame shape. And a liquid crystal layer 25 sealed through a sealing material (not shown).
  • the TFT substrate 20 has a plurality of gate lines 11 a provided so as to extend in parallel to each other along the horizontal direction in the drawings, and extends in parallel between the gate lines 11 a.
  • the capacitor line 11b, the select line 11c, and the initial line 11d provided in the plurality of lines, a plurality of source lines 16a provided so as to extend in parallel with each other along the vertical direction in the figure, and adjacent to each source line 16a,
  • the power supply voltage wiring 16b and the output wiring 16c provided so as to extend in parallel, the switching element 5 provided for each intersection of the gate lines 11a and the source lines 16a, that is, for each pixel P, and each pixel In P, a photosensor circuit 9 provided between each select line 11c and each initial line 11d, each switching element 5 and each photosensor A protective film 17 (see FIG. 6) provided to cover the path 9, a plurality of pixel electrodes 19 provided in a matrix on the protective film 17, and an alignment film provided to cover each pixel electrode 19 (Not shown
  • the switching element 5 includes a switching gate electrode 11aa provided on the insulating substrate 10, a gate insulating film 12 provided so as to cover the switching gate electrode 11aa, and gate insulation.
  • the switching semiconductor layer 15a provided in an island shape on the film 12 so as to overlap the switching gate electrode 11aa and the switching semiconductor layer 15a provided on the switching semiconductor layer 15a so as to overlap the switching gate electrode 11da and to face each other
  • the switching source electrode 16aa and the switching drain electrode 16ab are provided.
  • the switching gate electrode 11aa is a portion protruding to the side of the gate line 11a
  • the switching source electrode 16aa is a portion protruding to the side of the source line 16a. is there.
  • the switching drain electrode 16ab is connected to the pixel electrode 19 through a contact hole (dotted circle in the figure) formed in the protective film 17 (see FIG. 6).
  • An auxiliary capacitor is formed by overlapping the capacitor line 11b via the gate insulating film 12 (see FIG. 6).
  • the switching semiconductor layer 15a includes a switching intrinsic semiconductor layer 13a in which the channel region C is defined, and a switching intrinsic semiconductor layer 13a stacked so that the channel region C is exposed. Impurity semiconductor layer 14a.
  • the intrinsic semiconductor layer 13a for switching is an amorphous silicon layer Sa (see FIG. 2) containing particles of nanocrystal silicon Sc (see FIG. 2).
  • the switching impurity semiconductor layer 14a is, for example, an N + amorphous silicon layer doped with phosphorus as an impurity.
  • the photosensor circuit 9 is connected to the photosensor element 6 of the first embodiment, the amplifier element 7 connected to the photosensor element 6, and the photosensor element 6 and the amplifier element 7.
  • the capacitor element 8 is provided.
  • the gate electrode 11da is a portion protruding to the side of the initial wiring 11d, and the source electrode 16da is a contact hole formed in the gate insulating film 12 (in the figure).
  • the capacitor element 8 (the lower electrode 11e to be described later) is connected to the initial wiring 11d via a broken line circle), and the drain electrode 16db thereof is connected to a contact hole (broken line circle in the figure) formed in the gate insulating film 12. It is connected to the.
  • the amplifier element 7 includes an amplifier gate electrode 11e provided on the insulating substrate 10, and a gate insulating film 12 provided so as to cover the amplifier gate electrode 11e.
  • the amplifier semiconductor layer 15e provided in an island shape on the gate insulating film 12 so as to overlap the amplifier gate electrode 11e, and provided on the amplifier semiconductor layer 15e, overlaps the amplifier gate electrode 11e and faces each other.
  • the amplifier source electrode 16ba and the amplifier drain electrode 16ca are arranged in this manner.
  • the amplifier source electrode 16ba is a branched portion of the power supply voltage wiring 16b.
  • the amplifier drain electrode 16ca is a portion protruding to the side of the output wiring 16c.
  • the amplifier semiconductor layer 15e includes an amplifier intrinsic semiconductor layer 13e in which the channel region C is defined, and an amplifier stacked on the amplifier intrinsic semiconductor layer 13e so that the channel region C is exposed. Impurity semiconductor layer 14e.
  • the intrinsic semiconductor layer 13e for amplifier is an amorphous silicon layer Sa (see FIG. 2) containing particles of nanocrystal silicon Sc (see FIG. 2).
  • the amplifier impurity semiconductor layer 14e is, for example, an N + amorphous silicon layer doped with phosphorus as an impurity.
  • the capacitor element 8 includes a lower electrode (11e) connected to the amplifier gate electrode 11e, a gate insulating film 12 provided so as to cover the lower electrode (11e), a gate, An upper electrode 16e is provided on the insulating film 12 so as to overlap the lower electrode (11e).
  • a light shielding layer 18 is provided so as to overlap the switching element 5 and the amplifier element 7.
  • the light shielding layer 18 is omitted, and in the TFT substrate 20 of FIG. 6, the pixel electrode 19 is omitted.
  • the counter substrate 30 includes a black matrix (not shown) provided in a grid pattern on an insulating substrate (not shown), and a plurality of red layers, green layers, blue layers, and the like provided between the grids of the black matrix.
  • a colored layer (not shown), a common electrode (not shown) provided so as to cover the black matrix and each colored layer, a photo spacer (not shown) provided in a column shape on the common electrode, and a common electrode are covered.
  • An alignment film (not shown) is provided.
  • the configuration in which the light shielding layer 18 that shields the switching element 5 and the amplifier element 7 is provided on the TFT substrate 20 side is exemplified.
  • a light shielding layer 29 (see a two-dot chain line in FIG. 4) may be provided on the substrate 30 side.
  • the liquid crystal layer 25 is made of a nematic liquid crystal material having electro-optical characteristics.
  • the scanning signal is sent to the switching gate electrode 11aa of the switching element 5 via the gate line 11a, and the switching element 5 is turned on. Then, a display signal is sent to the switching source electrode 16aa via the source line 16a, and a predetermined charge is written to the pixel electrode 19 via the switching semiconductor layer 15a and the switching drain electrode 16ab. .
  • a potential difference is generated between each pixel electrode 19 of the TFT substrate 20 and the common electrode of the counter substrate 30, and a predetermined voltage is applied to the liquid crystal layer 25.
  • an image is displayed by adjusting the light transmittance of the liquid crystal layer 25 by changing the alignment state of the liquid crystal layer 25 according to the magnitude of the voltage applied to the liquid crystal layer 25.
  • the potential of the intersection A of the photosensor element 6, the amplifier element 7 and the capacitor element 8 is reset by holding the initial wiring 11d at a high potential, and the intersection A Is held at a high potential, and then the initial wiring 11d is held at a low potential, thereby turning off the photosensor element 6.
  • the liquid crystal display device 50 when light strikes the photosensor element 6 in each pixel P, a voltage drop due to photocurrent increases, so that when the surface of the polarizing plate 42 is touched with a finger F, the light is emitted.
  • a potential difference is generated between the intersection A of the pixel P that hits (strong light hits) and the intersection A of the pixel P that doesn't hit light (hits weak light).
  • a detection signal corresponding to the potential difference at the intersection A is output via the output wiring 16c, and the output detection signal is output.
  • the output signal corresponding to the voltage / current is read by a control LSI (Large Scale Integration) and, for example, light is applied based on an algorithm such as potential difference, current difference, voltage absolute value, or current absolute value of the output signal.
  • the position touched by the finger F on the surface of the polarizing plate 42 is detected by determining the pixel P and the pixel P not exposed to light and recognizing touch / non-touch.
  • a titanium film (thickness of about 50 nm), an aluminum film (thickness of about 200 nm), a titanium film (thickness of about 150 nm), and the like are sequentially formed on the entire substrate of the insulating substrate 10 such as a glass substrate by sputtering.
  • the metal laminated film is patterned by using photolithography, so that a gate line 11a, a capacitor line 11b, a select line 11c, an initial line 11d, and a switching line are formed as shown in FIGS.
  • a gate electrode 11aa, a gate electrode 11da (for a photo sensor element), and an amplifier gate electrode 11e are formed.
  • the entire substrate on which the gate line 11a, the capacitor line 11b, the select line 11c, the initial line 11d, the switching gate electrode 11aa, the gate electrode 11da, and the amplifier gate electrode 11e are formed is nitrided, for example, by plasma CVD.
  • An inorganic insulating film (thickness of about 400 nm) such as a silicon film or a silicon oxide film is formed, and the inorganic insulating film is patterned using photolithography, whereby the gate insulating film 12 having a contact hole (see FIG. b) and FIG. 6).
  • impurities such as an intrinsic semiconductor film 13 (thickness of about 20 nm to 200 nm) and an N + amorphous silicon film are formed on the entire substrate on which the gate insulating film 12 is formed by plasma CVD.
  • the semiconductor laminated film of the intrinsic semiconductor film 13 and the impurity semiconductor film 14 is patterned using photolithography to form the intrinsic semiconductor layer 13da and the impurity semiconductor layer 14da.
  • the semiconductor constituent layer 15da and other semiconductor constituent layers (for switching elements and amplifier elements) are formed.
  • an aluminum film (thickness of about 200 nm) and a titanium film (thickness) are formed on the entire substrate on which the semiconductor constituent layer 15da and other semiconductor constituent layers are formed, as shown in FIG.
  • a resist pattern R is formed on the metal film 16.
  • the metal film 16 exposed from the resist pattern R, and the semiconductor constituent layer 15da and other semiconductor constituent layers thereunder are anisotropically etched by dry etching.
  • the semiconductor layer 15db for the photo sensor element composed of the intrinsic semiconductor layer 13db and the impurity semiconductor layer 14db the switching semiconductor layer 15a composed of the intrinsic semiconductor layer 13a and the impurity semiconductor layer 14a, the intrinsic semiconductor layer 13e, and the impurity semiconductor layer 14e.
  • Amplifier semiconductor layer 15e source line 16a, power supply voltage wiring 16b, output wiring 16c, switching source electrode 16aa, switching drain electrode 16ab, amplifier source electrode 16ba, amplifier drain electrode 16ca, and photosensor element Source power Forming a 16da and drain electrodes 16db.
  • the semiconductor layer 15db (for the photosensor element), the switching semiconductor layer 15a, the amplifier semiconductor layer 15e, the source line 16a, the power supply voltage wiring 16b, the output wiring 16c, and the switching source electrode 16aa, a switching drain electrode 16ab, an amplifier source electrode 16ba, an amplifier drain electrode 16ca, and a source electrode 16da and a drain electrode 16db (for a photosensor element), for example, by a plasma CVD method to cover, for example, a silicon nitride film
  • a protective film 17 having a contact hole is formed by forming an inorganic insulating film (thickness of about 400 nm) such as silicon oxide film or the like and patterning the inorganic insulating film using photolithography. Form.
  • the light shielding layer 18 is formed.
  • the light shielding layer 18 made of a black photosensitive resin film is illustrated, but the light shielding layer 18 may be made of a chromium film or the like.
  • the transparent conductive film such as an ITO film (thickness of about 100 nm), for example, on the entire substrate on which the light shielding layer 18 is formed by sputtering, the transparent conductive film is patterned using photolithography. Thereby, as shown in FIG. 6, the pixel electrode 19 is formed.
  • the TFT substrate 20 of this embodiment can be manufactured.
  • a bottom-gate TFT using amorphous silicon as in the first embodiment.
  • a sufficient photocurrent can be secured by the absorption component at the absorption edge near the wavelength 850 nm of the light absorption spectrum of the intrinsic semiconductor layer 13db. Therefore, the photosensor element 6 using amorphous silicon can be secured.
  • the sensitivity to the infrared light L can be improved.
  • the switching element 5 and the amplifier element 7 of each pixel P include the switching gate electrode 11aa and the amplifier gate electrode 11e corresponding to the gate electrode 11da of the photosensor element 6;
  • the gate insulating film 12 common to the photosensor element 6, the switching semiconductor layer 15a and the amplifier semiconductor layer 15e corresponding to the semiconductor layer 15db of the photosensor element 6, and the source electrode 16da and the drain electrode 16db of the photosensor element 6
  • the formation process of the photosensor element 6 is used. Thus, not only the switching element 5 but also the amplifier element 7 can be formed. Further, since the light shielding layer 18 is provided so as to overlap the switching element 5 and the amplifier element 7 of each pixel P, it is possible to suppress a decrease in the off-characteristics of the switching element 5 and also due to the light of the amplifier element 7. Malfunctions and deterioration of characteristics can be suppressed.
  • liquid crystal display panel 40 of the present embodiment the sensitivity to the infrared light L of the photosensor element 6 provided in each pixel P of the TFT substrate 20 is improved, so that it is difficult to be influenced by external light.
  • a liquid crystal display panel 40 with a highly sensitive touch panel function can be realized.
  • the photosensor circuit 9 having the configuration of FIG. 7 is illustrated, but photosensor circuits 9a, 9b, and 9c shown in FIGS. 8, 9, and 10 may be used.
  • the reset wiring 11f is provided adjacent to the initial wiring 11d
  • the gate electrode of the photosensor element 6 is connected to the reset wiring 11f
  • the source electrode of the photosensor element 6 is connected to the initial wiring 11d
  • voltages can be individually set to the initial wiring 11d and the reset wiring 11f
  • the photosensor circuit 9 can be operated more stably.
  • the photosensor circuits 9b and 9c as shown in FIGS. 9 and 10 since the source side of the amplifier element 7 is connected to the intersection A between the photosensor element 6 and the capacitor element 8, the photosensor element 6 If the sensitivity is sufficiently high, accurate control can be performed.
  • an example of a configuration in which the touched position is detected using the difference in the amount of reflected light due to the presence or absence of the finger F with respect to the light from the backlight 45 on the surface of the polarizing plate 42 of the liquid crystal display device 50 is illustrated.
  • the shadow of the finger against the light from the front surface may be detected, or a light emitting part such as a touch pen that emits light from the pen tip may be detected.
  • the intrinsic semiconductor layer 13db, the switching intrinsic semiconductor layer 13a, and the amplifier intrinsic semiconductor layer 13e of the photosensor element 6 are exemplified as an amorphous silicon layer containing nanocrystalline silicon particles.
  • the intrinsic semiconductor layer 13a for amplifier and the intrinsic semiconductor layer 13e for amplifier may be a general amorphous silicon layer.
  • the TFT substrate 20 in which the electrode of the switching element 5 connected to the pixel electrode 19 is used as the drain electrode is illustrated, but in the present invention, the electrode of the switching element connected to the pixel electrode is used as the source electrode. It can also be applied to a TFT substrate called.
  • a TFT is exemplified as the photosensor element, but the present invention can also be applied to a TFD (Thin Film Film) or the like.
  • TFD Thin Film Film
  • the present invention can improve the sensitivity of a photosensor element using amorphous silicon to infrared light, and thus is useful for a display device for outdoor use that is easily affected by external light with respect to a touch panel function. is there.

Abstract

　絶縁基板（１０）に設けられたゲート電極（１１ｄａ）と、ゲート電極（１１ｄａ）を覆うように設けられたゲート絶縁膜（１２）と、ゲート絶縁膜（１２）上にゲート電極（１１ｄａ）に重なるように設けられた半導体層（１５ｄｂ）と、半導体層（１５ｄｂ）上に設けられ、ゲート電極（１１ｄａ）に重なると共に互いに対峙するように配置されたソース電極（１６ｄａ）及びドレイン電極（１６ｄｂ）とを備え、半導体層（１５ｄｂ）は、チャネル領域（Ｃ）が規定された真性半導体層（１３ｄｂ）と、チャネル領域（Ｃ）が露出するように真性半導体層（１３ｄｂ）に積層された不純物半導体層（１４ｄｂ）とを備え、真性半導体層（１３ｄｂ）は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層である。

Description

フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板及び表示パネル
　本発明は、フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板及び表示パネルに関し、特に、アモルファスシリコンを用いて赤外光を検出するフォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板及び表示パネルに関するものである。
　アモルファスシリコンを用いた薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）では、その半導体層に光が入射すると光電流が発生するので、近年、ＴＦＴを各画素のスイッチング素子としてだけでなくフォトセンサー素子としても用いたタッチパネル機能付きの表示パネルが提案されている。
　例えば、特許文献１には、基板上にアモルファスシリコンフォトダイオードと薄膜トランジスタで構成した増幅器とを一体形成した光センサー装置が開示されている。
特開２００５－１２９９０９号公報
　ところで、フォトセンサー素子では、外光の影響で誤作動しないように、例えば、赤外光を検出する必要がある。ここで、アモルファスシリコンは、バンドギャップが１．８ｅＶ程度であり、その光吸収係数が１．８ｅＶ程度以下で急激に小さくなるので、アモルファスシリコンは、赤外光に対してほとんど吸収がない。そのため、アモルファスシリコンを用いたＴＦＴにより構成されたフォトセンサー素子では、赤外光の照射有無によるＴＦＴ特性の差がほとんどないので、近赤外の領域（波長８３０ｎｍ～）において、十分な感度を得ることが困難である。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、アモルファスシリコンを用いたフォトセンサー素子において、赤外光に対する感度を向上させることにある。
　上記目的を達成するために、本発明は、真性半導体層がナノクリスタルシリコンの粒子を含むアモルファスシリコン層であるようにしたものである。
　具体的に本発明に係るフォトセンサー素子は、絶縁基板に設けられたゲート電極と、上記ゲート電極を覆うように設けられたゲート絶縁膜と、上記ゲート絶縁膜上に上記ゲート電極に重なるように設けられた半導体層と、上記半導体層上に設けられ、上記ゲート電極に重なると共に互いに対峙するように配置されたソース電極及びドレイン電極とを備え、上記半導体層は、チャネル領域が規定された真性半導体層と、該チャネル領域が露出するように該真性半導体層に積層された不純物半導体層とを備えたフォトセンサー素子であって、上記真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であることを特徴とする。
　上記の構成によれば、アモルファスシリコンを用いたボトムゲート型の薄膜トランジスタにより構成されたフォトセンサー素子において、真性半導体層を構成するアモルファスシリコン層がナノクリスタルシリコンの粒子を含んでいるので、真性半導体層のバンドギャップがアモルファスシリコンのバンドギャップ（例えば、１．８ｅＶ程度）よりも（例えば、１．６５ｅＶ程度に）狭くなっている。ここで、１．６５ｅＶ程度のバンドギャップは、波長７５０ｎｍに相当するものの、真性半導体層の光吸収スペクトルの吸収端が狭ギャップ化により長波長側にシフトするので、近赤外領域における光吸収係数が高くなる。これにより、真性半導体層の光吸収スペクトルの波長８５０ｎｍ付近の吸収端の吸収成分で十分な光電流が確保されるので、アモルファスシリコンを用いたフォトセンサー素子において、赤外光に対する感度が向上する。
　ここで、図１１は、フォトセンサー素子で発生する光電流の波長依存性を示すグラフである。なお、図１１では、曲線αが本発明のフォトセンサー素子の波長依存性を示し、曲線βがアモルファスシリコンを用いた従来のフォトセンサー素子の波長依存性を示し、曲線γが結晶シリコンを用いた従来のフォトセンサー素子の波長依存性を示している。
　アモルファスシリコンを用いた従来のフォトセンサー素子（図１１中の曲線β参照）では、直接遷移のため、光吸収係数が大きく、可視光の領域で発生する光電流が大きくなっているものの、バンドギャップが１．８ｅＶ（６８８ｎｍ）であるので、６８８ｎｍよりも長波長で急激に光電流が小さくなり、赤外領域（８５０ｎｍ～）で発生する光電流が小さくなっている。そのため、赤外光を検出しようとしても、低感度で且つ可視光との感度差も大きいので、感度不足と可視光の迷光により、赤外光を検出することが困難である。
　これに対して、本発明のフォトセンサー素子（図１１中の曲線α参照）では、上述したバンドギャップの狭ギャップ化により、真性半導体層の光吸収スペクトルの吸収端が長波長側にシフトするので、赤外領域で発生する光電流が大きくなっている。
　なお、結晶シリコンを用いた従来のフォトセンサー素子（図１１中の曲線γ参照）では、間接遷移のため、光吸収係数が全体的に小さく、センサーとして十分な感度を得るには、増幅回路を用いたり、結晶シリコンの膜厚を厚くしたりする必要がある。
　上記ナノクリスタルシリコンは、粒径が２ｎｍ～１０ｎｍであり、上記真性半導体層の結晶化率は、５％～２０％であってもよい。
　上記の構成によれば、ナノクリスタルシリコンの粒径が２ｎｍ～１０ｎｍであり、真性半導体層の結晶化率が５％～２０％であるので、アモルファスシリコンを用いたフォトセンサー素子において、アモルファスシリコンの高い光吸収係数を維持して、バンドギャップの狭ギャップ化を図ることが可能になる。ここで、ナノクリスタルシリコンの粒径が２ｎｍよりも小さい場合には、一般的なアモルファスシリコンと同様な光学特性になってしまい、ナノクリスタルシリコンの粒径が１０ｎｍよりも大きい場合には、一般的な結晶シリコンと同様な光学特性になってしまう。また、真性半導体層の結晶化率が５％よりも低い場合には、バンドギャップの狭ギャップ化による効果が得難くなり、真性半導体層の結晶化率が２０％よりも高い場合には、光吸収係数が低くなり過ぎてしまう。
　また、本発明に係るフォトセンサー回路は、フォトセンサー素子と、上記フォトセンサー素子に接続されたアンプ素子とを備えたフォトセンサー回路であって、上記フォトセンサー素子は、絶縁基板に設けられたゲート電極と、上記ゲート電極を覆うように設けられたゲート絶縁膜と、上記ゲート絶縁膜上に上記ゲート電極に重なるように設けられた半導体層と、上記半導体層上に設けられ、上記ゲート電極に重なると共に互いに対峙するように配置されたソース電極及びドレイン電極とを備え、上記半導体層は、チャネル領域が規定された真性半導体層と、該チャネル領域が露出するように該真性半導体層に積層された不純物半導体層とを備え、上記真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であることを特徴とする。
　上記の構成によれば、フォトセンサー素子、すなわち、アモルファスシリコンを用いたボトムゲート型の薄膜トランジスタにより構成されたフォトセンサー素子において、真性半導体層を構成するアモルファスシリコン層がナノクリスタルシリコンの粒子を含んでいるので、真性半導体層のバンドギャップがアモルファスシリコンのバンドギャップ（例えば、１．８ｅＶ程度）よりも（例えば、１．６５ｅＶ程度に）狭くなっている。ここで、１．６５ｅＶ程度のバンドギャップは、波長７５０ｎｍに相当するものの、真性半導体層の光吸収スペクトルの吸収端が狭ギャップ化により長波長側にシフトするので、近赤外領域における光吸収係数が高くなる。これにより、アモルファスシリコンを用いたフォトセンサー素子において、真性半導体層の光吸収スペクトルの波長８５０ｎｍ付近の吸収端の吸収成分で十分な光電流が確保されるので、フォトセンサー素子及びアンプ素子を備えたフォトセンサー回路において、赤外光に対する感度が向上する。
　上記アンプ素子は、上記絶縁基板に設けられたアンプ用ゲート電極と、上記アンプ用ゲート電極を覆うように設けられた上記ゲート絶縁膜と、上記ゲート絶縁膜上に上記アンプ用ゲート電極に重なるように設けられたアンプ用半導体層と、上記アンプ用半導体層上に設けられ、上記アンプ用ゲート電極に重なると共に互いに対峙するように配置されたアンプ用ソース電極及びアンプ用ドレイン電極とを備え、上記アンプ用半導体層は、チャネル領域が規定されたアンプ用真性半導体層と、該チャネル領域が露出するように該アンプ用真性半導体層に積層されたアンプ用不純物半導体層とを備え、上記アンプ用真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であってもよい。
　上記の構成によれば、アンプ素子が、フォトセンサー素子のゲート電極に対応するアンプ用ゲート電極、フォトセンサー素子と共通のゲート絶縁膜、フォトセンサー素子の半導体層に対応するアンプ用半導体層、フォトセンサー素子のソース電極及びドレイン電極にそれぞれ対応するアンプ用ソース電極及びアンプ用ドレイン電極、フォトセンサー素子の真性半導体層に対応するアンプ用真性半導体層、並びにフォトセンサー素子の不純物半導体層に対応するアンプ用不純物半導体層を備えているので、フォトセンサー素子の形成工程を利用して、アンプ素子を形成することが可能になる。
　また、本発明に係る薄膜トランジスタ基板は、マトリクス状に設けられた複数の画素と、上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、上記各画素毎にそれぞれ設けられた複数のフォトセンサー素子とを備えた薄膜トランジスタ基板であって、上記各フォトセンサー素子は、絶縁基板に設けられたゲート電極と、上記ゲート電極を覆うように設けられたゲート絶縁膜と、上記ゲート絶縁膜上に上記ゲート電極に重なるように設けられた半導体層と、上記半導体層上に設けられ、上記ゲート電極に重なると共に互いに対峙するように配置されたソース電極及びドレイン電極とを備え、上記半導体層は、チャネル領域が規定された真性半導体層と、該チャネル領域が露出するように該真性半導体層に積層された不純物半導体層とを備え、上記真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であることを特徴とする。
　上記の構成によれば、フォトセンサー素子、すなわち、アモルファスシリコンを用いたボトムゲート型の薄膜トランジスタにより構成されたフォトセンサー素子において、真性半導体層を構成するアモルファスシリコン層がナノクリスタルシリコンの粒子を含んでいるので、真性半導体層のバンドギャップがアモルファスシリコンのバンドギャップ（例えば、１．８ｅＶ程度）よりも（例えば、１．６５ｅＶ程度に）狭くなっている。ここで、１．６５ｅＶ程度のバンドギャップは、波長７５０ｎｍに相当するものの、真性半導体層の光吸収スペクトルの吸収端が狭ギャップ化により長波長側にシフトするので、近赤外領域における光吸収係数が高くなる。これにより、アモルファスシリコンを用いたフォトセンサー素子において、真性半導体層の光吸収スペクトルの波長８５０ｎｍ付近の吸収端の吸収成分で十分な光電流が確保されるので、各画素毎にスイッチング素子及びフォトセンサー素子をそれぞれ備えた薄膜トランジスタ基板において、赤外光に対する感度が向上する。
　上記各スイッチング素子は、上記絶縁基板に設けられたスイッチング用ゲート電極と、上記スイッチング用ゲート電極を覆うように設けられた上記ゲート絶縁膜と、上記ゲート絶縁膜上に上記スイッチング用ゲート電極に重なるように設けられたスイッチング用半導体層と、上記スイッチング用半導体層上に設けられ、上記スイッチング用ゲート電極に重なると共に互いに対峙するように配置されたスイッチング用ソース電極及びスイッチング用ドレイン電極とを備え、上記スイッチング用半導体層は、チャネル領域が規定されたスイッチング用真性半導体層と、該チャネル領域が露出するように該スイッチング用真性半導体層に積層されたスイッチング用不純物半導体層とを備え、上記スイッチング用真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であり、上記各スイッチング素子に重なるように遮光層が設けられていてもよい。
　上記の構成によれば、各画素のスイッチング素子が、フォトセンサー素子のゲート電極に対応するスイッチング用ゲート電極、フォトセンサー素子と共通のゲート絶縁膜、フォトセンサー素子の半導体層に対応するスイッチング用半導体層、フォトセンサー素子のソース電極及びドレイン電極にそれぞれ対応するスイッチング用ソース電極及びスイッチング用ドレイン電極、フォトセンサー素子の真性半導体層に対応するスイッチング用真性半導体層、並びにフォトセンサー素子の不純物半導体層に対応するスイッチング用不純物半導体層を備えているので、フォトセンサー素子の形成工程を利用して、スイッチング素子を形成することが可能になる。さらに、各画素のスイッチング素子に重なるように遮光層が設けられているので、スイッチング素子のオフ特性の低下が抑制される。
　上記各画素毎にそれぞれ設けられた複数のアンプ素子を有し、上記各アンプ素子は、上記絶縁基板に設けられたアンプ用ゲート電極と、上記アンプ用ゲート電極を覆うように設けられた上記ゲート絶縁膜と、上記ゲート絶縁膜上に上記アンプ用ゲート電極に重なるように設けられたアンプ用半導体層と、上記アンプ用半導体層上に設けられ、上記アンプ用ゲート電極に重なると共に互いに対峙するように配置されたアンプ用ソース電極及びアンプ用ドレイン電極とを備え、上記アンプ用半導体層は、チャネル領域が規定されたアンプ用真性半導体層と、該チャネル領域が露出するように該アンプ用真性半導体層に積層されたアンプ用不純物半導体層とを備え、上記アンプ用真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であり、上記各アンプ素子に重なるように遮光層が設けられていてもよい。
　上記の構成によれば、各画素のアンプ素子が、フォトセンサー素子のゲート電極に対応するアンプ用ゲート電極、フォトセンサー素子と共通のゲート絶縁膜、フォトセンサー素子の半導体層に対応するアンプ用半導体層、フォトセンサー素子のソース電極及びドレイン電極にそれぞれ対応するアンプ用ソース電極及びアンプ用ドレイン電極、フォトセンサー素子の真性半導体層に対応するアンプ用真性半導体層、並びにフォトセンサー素子の不純物半導体層に対応するアンプ用不純物半導体層を備えているので、フォトセンサー素子の形成工程を利用して、場合によっては、スイッチング素子だけでなくアンプ素子も形成することが可能になる。さらに、各画素のアンプ素子に重なるように遮光層が設けられているので、アンプ素子の光による誤作動が抑制されると共に、アンプ素子の特性の低下が抑制される。
　また、本発明に係る表示パネルは、上記の構成の薄膜トランジスタ基板と、上記薄膜トランジスタ基板に対向するように設けられた対向基板と、上記薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備えていることを特徴とする。
　上記の構成によれば、薄膜トランジスタ基板の各画素に設けられたフォトセンサー素子の赤外光に対する感度が向上しているので、外光の影響を受け難い高感度のタッチパネル機能付きの表示パネルが実現する。
　本発明によれば、真性半導体層がナノクリスタルシリコンの粒子を含むアモルファスシリコン層であるので、アモルファスシリコンを用いたフォトセンサー素子において、赤外光に対する感度を向上させることができる。
図１は、実施形態１に係るフォトセンサー素子６の断面図である。 図２は、フォトセンサー素子６を構成する真性半導体層１３ｄｂのイメージ図である。 図３は、フォトセンサー素子６の製造工程を断面で示す説明図である。 図４は、実施形態２に係る液晶表示装置５０の断面図である。 図５は、液晶表示装置５０を構成するＴＦＴ基板２０の平面図である。 図６は、ＴＦＴ基板２０の断面図である。 図７は、ＴＦＴ基板２０を構成するフォトセンサー回路９の等価回路図である。 図８は、フォトセンサー回路９の変形例のフォトセンサー回路９ａの等価回路図である。 図９は、フォトセンサー回路９の変形例のフォトセンサー回路９ｂの等価回路図である。 図１０は、フォトセンサー回路９の変形例のフォトセンサー回路９ｃの等価回路図である。 図１１は、フォトセンサー素子で発生する光電流の波長依存性を示すグラフである。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《発明の実施形態１》
　図１～図３は、本発明に係るフォトセンサー素子の実施形態１を示している。具体的に、図１は、本実施形態のフォトセンサー素子６の断面図である。また、図２は、フォトセンサー素子６を構成する真性半導体層１３ｄｂを概念的に示したイメージ図である。さらに、図３は、フォトセンサー素子６の製造工程を断面で示す説明図である。
　フォトセンサー素子６は、図１に示すように、絶縁基板１０上に設けられたゲート電極１１ｄａと、ゲート電極１１ｄａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上にゲート電極１１ｄａに重なるように設けられた半導体層１５ｄｂと、半導体層１５ｄｂ上に設けられ、ゲート電極１１ｄａに重なると共に互いに対峙するように配置されたソース電極１６ｄａ及びドレイン電極１６ｄｂとを備え、赤外光Ｌを検出するように構成されている。なお、フォトセンサー素子６の上層には、図１に示すように、保護膜１７が設けられている。
　半導体層１５ｄｂは、図１に示すように、チャネル領域Ｃが規定された真性半導体層１３ｄｂと、チャネル領域Ｃが露出するように真性半導体層１３ｄｂに積層された不純物半導体層１４ｄｂとを備えている。
　真性半導体層１３ｄｂは、図２に示すように、ナノクリスタルシリコンＳｃの粒子を含むアモルファスシリコン層Ｓａである。なお、図２に示すように、アモルファスシリコン層Ｓａでは、各シリコン原子がランダムに配置されていると共に、ナノクリスタルシリコンＳｃでは、各シリコン原子が整列して配置されている。また、ナノクリスタルシリコンＳｃの粒径は、例えば、２ｎｍ～１０ｎｍであり、真性半導体層１３ｄｂの結晶化率は、例えば、５％～２０％であるので、アモルファスシリコンの高い光吸収係数を維持して、バンドギャップの狭ギャップ化を図ることができる。ここで、ナノクリスタルシリコンＳｃの粒径が２ｎｍよりも小さい場合には、一般的なアモルファスシリコンと同様な光学特性になってしまい、ナノクリスタルシリコンＳｃの粒径が１０ｎｍよりも大きい場合には、一般的な結晶シリコンと同様な光学特性になってしまう。また、真性半導体層１３ｄｂの結晶化率が５％よりも低い場合には、バンドギャップの狭ギャップ化による効果が得難くなり、真性半導体層１３ｄｂの結晶化率が２０％よりも高い場合には、光吸収係数が低くなり過ぎてしまう。なお、真性半導体層１３ｄｂの結晶化率は、例えば、ラマン分光法により算出される。具体的に真性半導体層１３ｄｂのラマンスペクトルでは、波数５２０ｃｍ－２付近及び５００ｃｍ－２付近に結晶シリコンに起因するピーク（ｃ１及びｃ２）が観察され、波数４８０ｃｍ－２付近にアモルファスシリコンに起因するピーク（Ｐａ）が観察されるので、各ピーク（ｃ１、ｃ２及びａ）のピーク面積（Ｉｃ１、Ｉｃ２及びＩａ）をピーク成分分離（デコボリューション）でそれぞれ求め、（Ｉｃ１＋Ｉｃ２）／（Ｉｃ１＋Ｉｃ２＋Ｉａ）×１００の値により、真性半導体層１３ｄｂの結晶化率が算出される。また、真性半導体層１３ｄｂにおける結晶形状（粒状又は柱状）は、例えば、ＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）による解析で確認される。
　不純物半導体層１４ｄｂは、例えば、不純物として、リンがドープされたＮ＋アモルファスシリコン層である。
　次に、本実施形態のフォトセンサー素子６の製造方法について、図３を用いて説明する。
　まず、ガラス基板などの絶縁基板１０の基板全体に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１５０ｎｍ程度）などを順に成膜した後に、その金属積層膜をフォトリソグラフィーを用いてパターニングすることにより、図３（ａ）に示すように、ゲート電極１１ｄａを形成する。
　続いて、ゲート電極１１ｄａが形成された基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、例えば、窒化シリコン膜や酸化シリコン膜などの無機絶縁膜（厚さ４００ｎｍ程度）を成膜して、ゲート絶縁膜１２（図３（ｂ）参照）を形成する。
　さらに、ゲート絶縁膜１２が形成された基板全体に、図３（ｂ）に示すように、プラズマＣＶＤ法により、真性半導体膜１３（厚さ２０ｎｍ～２００ｎｍ程度）及びＮ＋アモルファスシリコン膜などの不純物半導体膜１４（厚さ５０ｎｍ程度）を順に積層した後に、真性半導体膜１３及び不純物半導体膜１４の半導体積層膜をフォトリソグラフィーを用いてパターニングすることにより、真性半導体層１３ｄａ及び不純物半導体層１４ｄａからなる半導体構成層１５ｄａを形成する。ここで、真性半導体膜１３は、例えば、容量結合型のＣＶＤ装置において、高周波電源パワーを１０Ｗ／ｍ２～５０Ｗ／ｍ２とし、成膜圧力を２６６Ｐａ～１３３３Ｐａとし、ＳｉＨ４ガスの流量を１としたときのＨ２ガス及びＡｒガスの流量をそれぞれ２０～１００として、又はＳｉＨ４ガスの流量を１としたときのＨ２ガスの流量を４０～２００として成膜することにより、すなわち、一般的なアモルファスシリコン膜の成膜条件よりも、ＳｉＨ４ガスの希釈率を高くし、低い成膜パワーで、且つ高い成膜圧力で成膜することにより形成される。
　そして、半導体構成層１５ｄａが形成された基板全体に、図３（ｃ）に示すように、スパッタリング法により、例えば、チタン膜（厚さ１００ｎｍ程度）及びアルミニウム膜（厚さ２００ｎｍ程度）などを順に成膜して、金属膜１６を形成した後に、金属膜１６上にレジストパターンＲを形成する。
　さらに、図３（ｄ）に示すように、レジストパターンＲから露出する金属膜１６、及びその下層の半導体構成層１５ｄａを、ドライエッチングによる異方性エッチングにより除去して、真性半導体層１３ｄｂ及び不純物半導体層１４ｄｂからなる半導体層１５ｄｂ、ソース電極１６ｄａ並びにドレイン電極１６ｄｂを形成する。
　最後に、レジストパターンＲを除去した後に、ソース電極１６ｄａ及びドレイン電極１６ｄｂを覆うように、プラズマＣＶＤ法により、例えば、窒化シリコン膜や酸化シリコン膜などの無機絶縁膜（厚さ４００ｎｍ程度）を成膜して、保護膜１７を形成する。
　以上のようにして、本実施形態のフォトセンサー素子６を製造することができる。
　以上説明したように、本実施形態のフォトセンサー素子６によれば、アモルファスシリコンを用いたボトムゲート型のＴＦＴにより構成されたフォトセンサー素子６において、真性半導体層１３ｄｂを構成するアモルファスシリコン層ＳａがナノクリスタルシリコンＳｃの粒子を含んでいるので、真性半導体層１３ｄｂのバンドギャップがアモルファスシリコンのバンドギャップ（例えば、１．８ｅＶ程度）よりも（例えば、１．６５ｅＶ程度に）狭くなっている。ここで、１．６５ｅＶ程度のバンドギャップは、波長７５０ｎｍに相当するものの、真性半導体層１３ｄｂの光吸収スペクトルの吸収端が狭ギャップ化により長波長側にシフトするので、近赤外領域における光吸収係数が高くなる。これにより、真性半導体層１３ｄｂの光吸収スペクトルの波長８５０ｎｍ付近の吸収端の吸収成分で十分な光電流を確保することができるので、アモルファスシリコンを用いたフォトセンサー素子６において、赤外光Ｌに対する感度を向上させることができる。
　《発明の実施形態２》
　図４～図９は、本発明に係るフォトセンサー素子、フォトセンサー回路、ＴＦＴ基板及び表示パネルの実施形態２を示している。具体的に図４は、本実施形態の液晶表示装置５０の断面図である。また、図５は、液晶表示装置５０を構成するＴＦＴ基板２０の平面図であり、図６は、ＴＦＴ基板２０の断面図である。さらに、図７は、ＴＦＴ基板２０を構成するフォトセンサー回路９の等価回路図であり、図８、図９及び図１０は、フォトセンサー回路９の変形例をそれぞれ示すフォトセンサー回路９ａ、９ｂ及び９ｃの等価回路図である。なお、以下の実施形態において、図１～図３と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　液晶表示装置５０は、図４に示すように、画像の表示するための液晶表示パネル４０と、液晶表示パネル４０の背面側に貼り付けられた偏光板４１と、液晶表示パネル４０の前面側に貼り付けられた偏光板４２と、液晶表示パネル４０の背面側に偏光板４１を介して設けられたバックライト４５とを備え、画像の最小単位である各画素Ｐに設けられたフォトセンサー素子６などにより、偏光板４２の表面における指Ｆの有無による光量差に基づいて、タッチされた位置を検出するように構成されている。
　液晶表示パネル４０は、図４に示すように、互いに対向するように設けられたＴＦＴ基板２０及び対向基板３０と、ＴＦＴ基板２０及び対向基板３０の間に表示媒体層として設けられ、枠状のシール材（不図示）を介して封入された液晶層２５とを備えている。
　ＴＦＴ基板２０は、図５及び図７に示すように、図中横方向に沿って互いに平行に延びるように設けられた複数のゲート線１１ａと、各ゲート線１１ａの間に互いに平行に延びるように設けられた容量線１１ｂ、セレクト配線１１ｃ及びイニシアル配線１１ｄと、図中縦方向に沿って互いに平行に延びるように設けられた複数のソース線１６ａと、各ソース線１６ａに隣り合って、互いに平行に延びるように設けられた電源電圧配線１６ｂ及び出力配線１６ｃと、各ゲート線１１ａ及び各ソース線１６ａの交差部分毎に、すなわち、各画素Ｐ毎に設けられたスイッチング素子５と、各画素Ｐにおいて各セレクト配線１１ｃ及び各イニシアル配線１１ｄの間に設けられたフォトセンサー回路９と、各スイッチング素子５及び各フォトセンサー回路９を覆うように設けられた保護膜１７（図６参照）と、保護膜１７上にマトリクス状に設けられた複数の画素電極１９と、各画素電極１９を覆うように設けられた配向膜（不図示）とを備えている。
　スイッチング素子５は、図５及び図６に示すように、絶縁基板１０上に設けられたスイッチング用ゲート電極１１ａａと、スイッチング用ゲート電極１１ａａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上にスイッチング用ゲート電極１１ａａに重なるように島状に設けられたスイッチング用半導体層１５ａと、スイッチング用半導体層１５ａ上に設けられ、スイッチング用ゲート電極１１ｄａに重なると共に互いに対峙するように配置されたスイッチング用ソース電極１６ａａ及びスイッチング用ドレイン電極１６ａｂとを備えている。ここで、図５に示すように、スイッチング用ゲート電極１１ａａは、ゲート線１１ａの側方への突出した部分であり、スイッチング用ソース電極１６ａａは、ソース線１６ａの側方への突出した部分である。また、スイッチング用ドレイン電極１６ａｂは、図５に示すように、保護膜１７（図６参照）に形成されたコンタクトホール（図中破線丸部）を介して画素電極１９に接続されていると共に、ゲート絶縁膜１２（図６参照）を介して容量線１１ｂと重なることにより補助容量を構成している。さらに、スイッチング用半導体層１５ａは、図８に示すように、チャネル領域Ｃが規定されたスイッチング用真性半導体層１３ａと、チャネル領域Ｃが露出するようにスイッチング用真性半導体層１３ａに積層されたスイッチング用不純物半導体層１４ａとを備えている。
　スイッチング用真性半導体層１３ａは、ナノクリスタルシリコンＳｃ（図２参照）の粒子を含むアモルファスシリコン層Ｓａ（図２参照）である。
　スイッチング用不純物半導体層１４ａは、例えば、不純物として、リンがドープされたＮ＋アモルファスシリコン層である。
　フォトセンサー回路９は、図５及び図７に示すように、上記実施形態１のフォトセンサー素子６と、フォトセンサー素子６に接続されたアンプ素子７と、フォトセンサー素子６及びアンプ素子７に接続されたコンデンサー素子８とを備えている。
　フォトセンサー素子６では、図５に示すように、そのゲート電極１１ｄａがイニシアル配線１１ｄの側方への突出した部分であり、そのソース電極１６ｄａがゲート絶縁膜１２に形成されたコンタクトホール（図中破線丸部）を介してイニシアル配線１１ｄに接続され、そのドレイン電極１６ｄｂがゲート絶縁膜１２に形成されたコンタクトホール（図中破線丸部）を介してコンデンサー素子８（の後述する下部電極１１ｅ）に接続されている。
　アンプ素子７は、図５、図６及び図７に示すように、絶縁基板１０上に設けられたアンプ用ゲート電極１１ｅと、アンプ用ゲート電極１１ｅを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上にアンプ用ゲート電極１１ｅに重なるように島状に設けられたアンプ用半導体層１５ｅと、アンプ用半導体層１５ｅ上に設けられ、アンプ用ゲート電極１１ｅに重なると共に互いに対峙するように配置されたアンプ用ソース電極１６ｂａ及びアンプ用ドレイン電極１６ｃａとを備えている。ここで、図５に示すように、アンプ用ソース電極１６ｂａは、電源電圧配線１６ｂの枝分かれした部分である。また、アンプ用ドレイン電極１６ｃａは、図７５に示すように、出力配線１６ｃの側方への突出した部分である。さらに、アンプ用半導体層１５ｅは、図６に示すように、チャネル領域Ｃが規定されたアンプ用真性半導体層１３ｅと、チャネル領域Ｃが露出するようにアンプ用真性半導体層１３ｅに積層されたアンプ用不純物半導体層１４ｅとを備えている。
　アンプ用真性半導体層１３ｅは、ナノクリスタルシリコンＳｃ（図２参照）の粒子を含むアモルファスシリコン層Ｓａ（図２参照）である。
　アンプ用不純物半導体層１４ｅは、例えば、不純物として、リンがドープされたＮ＋アモルファスシリコン層である。
　コンデンサー素子８は、図５及び図７に示すように、アンプ用ゲート電極１１ｅに接続された下部電極（１１ｅ）と、下部電極（１１ｅ）を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上に下部電極（１１ｅ）に重なるように設けられた上部電極１６ｅとを備えている。
　ＴＦＴ基板２０では、図４及び図６に示すように、スイッチング素子５及びアンプ素子７に重なるように、遮光層１８が設けられている。なお、図５のＴＦＴ基板２０では、遮光層１８が省略され、図６のＴＦＴ基板２０では、画素電極１９が省略されている。
　対向基板３０は、絶縁基板（不図示）上に格子状に設けられたブラックマトリクス（不図示）と、ブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層（不図示）と、ブラックマトリクス及び各着色層を覆うように設けられた共通電極（不図示）と、共通電極上に柱状に設けられたフォトスペーサー（不図示）と、共通電極を覆うように設けられた配向膜（不図示）とを備えている。なお、本実施形態では、スイッチング素子５及びアンプ素子７を遮光する遮光層１８がＴＦＴ基板２０側に設けられた構成を例示したが、例えば、対向基板３０上のブラックマトリクスを利用して、対向基板３０側に遮光層２９（図４の２点鎖線参照）を設けてもよい。
　液晶層２５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
　上記構成の液晶表示装置５０では、画像を表示する際に、各画素Ｐにおいて、走査信号がゲート線１１ａを介してスイッチング素子５のスイッチング用ゲート電極１１ａａに送られて、スイッチング素子５がオン状態になったときに、表示信号がソース線１６ａを介してスイッチング用ソース電極１６ａａに送られて、スイッチング用半導体層１５ａ及びスイッチング用ドレイン電極１６ａｂを介して、画素電極１９に所定の電荷が書き込まれる。このとき、液晶表示装置５０では、ＴＦＴ基板２０の各画素電極１９と対向基板３０の共通電極との間において電位差が生じ、液晶層２５に所定の電圧が印加される。そして、液晶表示装置５０では、各画素Ｐにおいて、液晶層２５に印加する電圧の大きさによって液晶層２５の配向状態を変えることにより、液晶層２５の光透過率を調整して画像が表示される。
　上記構成の液晶表示装置５０では、各画素Ｐにおいて、イニシアル配線１１ｄを高電位に保持することにより、フォトセンサー素子６、アンプ素子７及びコンデンサー素子８の交点Ａの電位をリセットして、交点Ａを高電位に保持した後に、イニシアル配線１１ｄを低電位に保持することにより、フォトセンサー素子６をオフにする。ここで、液晶表示装置５０では、各画素Ｐにおいて、フォトセンサー素子６に光が当たると、光電流による電圧降下が大きくなるので、偏光板４２の表面が指Ｆでタッチされると、光が当たる（強い光が当たる）画素Ｐの交点Ａと光が当たらない（弱い光が当たる）画素Ｐの交点Ａとの間に電位差が発生する。そして、液晶表示装置５０では、セレクト配線１１ｃ及び電源電圧配線１６ｂを高電位に保持することにより、交点Ａの電位差に応じた検出信号が出力配線１６ｃを介して出力され、その出力された検出信号の電圧／電流に応じた出力信号をコントロールＬＳＩ（Large Scale Integration）で読み取ると共に、例えば、出力信号の電位差、電流差、電圧絶対値又は電流絶対値などのアルゴリズムに基づいて、光が当たっている画素Ｐと光が当たっていない画素Ｐとを判断して、タッチ／非タッチを認識することにより、偏光板４２の表面の指Ｆによってタッチされた位置が検出される。
　次に、本実施形態の液晶表示装置５０を構成し、フォトセンサー素子６を有するＴＦＴ基板２０の製造方法について図３及び図６を用いて説明する。
　まず、ガラス基板などの絶縁基板１０の基板全体に、スパッタリング法により、例えば、チタン膜（厚さ５０ｎｍ程度）、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１５０ｎｍ程度）などを順に成膜した後に、その金属積層膜をフォトリソグラフィーを用いてパターニングすることにより、図３（ａ）及び図６に示すように、ゲート線１１ａ、容量線１１ｂ、セレクト配線１１ｃ、イニシアル配線１１ｄ、スイッチング用ゲート電極１１ａａ、（フォトセンサー素子用の）ゲート電極１１ｄａ、及びアンプ用ゲート電極１１ｅを形成する。
　続いて、ゲート線１１ａ、容量線１１ｂ、セレクト配線１１ｃ、イニシアル配線１１ｄ、スイッチング用ゲート電極１１ａａ、ゲート電極１１ｄａ及びアンプ用ゲート電極１１ｅが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜や酸化シリコン膜などの無機絶縁膜（厚さ４００ｎｍ程度）を成膜して、その無機絶縁膜をフォトリソグラフィーを用いてパターニングすることにより、コンタクトホールを有するゲート絶縁膜１２（図３（ｂ）及び図６参照）を形成する。
　さらに、ゲート絶縁膜１２が形成された基板全体に、図３（ｂ）に示すように、プラズマＣＶＤ法により、真性半導体膜１３（厚さ２０ｎｍ～２００ｎｍ程度）及びＮ＋アモルファスシリコン膜などの不純物半導体膜１４（厚さ５０ｎｍ程度）を順に積層した後に、真性半導体膜１３及び不純物半導体膜１４の半導体積層膜をフォトリソグラフィーを用いてパターニングすることにより、真性半導体層１３ｄａ及び不純物半導体層１４ｄａからなる半導体構成層１５ｄａ、並びにその他の（スイッチング素子用及びアンプ素子用の）半導体構成層（不図示）を形成する。
　そして、半導体構成層１５ｄａ、並びにその他の半導体構成層が形成された基板全体に、図３（ｃ）に示すように、スパッタリング法により、例えば、アルミニウム膜（厚さ２００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）などを順に成膜して、金属膜１６を形成した後に、金属膜１６上にレジストパターンＲを形成する。
　続いて、図３（ｄ）及び図６に示すように、レジストパターンＲから露出する金属膜１６、並びにその下層の半導体構成層１５ｄａ及びその他の半導体構成層を、ドライエッチングによる異方性エッチングにより除去して、真性半導体層１３ｄｂ及び不純物半導体層１４ｄｂからなるフォトセンサー素子用の半導体層１５ｄｂ、真性半導体層１３ａ及び不純物半導体層１４ａからなるスイッチング用半導体層１５ａ、真性半導体層１３ｅ及び不純物半導体層１４ｅからなるアンプ用半導体層１５ｅ、ソース線１６ａ、電源電圧配線１６ｂ、出力配線１６ｃ、スイッチング用ソース電極１６ａａ、スイッチング用ドレイン電極１６ａｂ、アンプ用ソース電極１６ｂａ、アンプ用ドレイン電極１６ｃａ、並びにフォトセンサー素子用のソース電極１６ｄａ及びドレイン電極１６ｄｂを形成する。
　そして、レジストパターンＲを除去した後に、（フォトセンサー素子用の）半導体層１５ｄｂ、スイッチング用半導体層１５ａ、アンプ用半導体層１５ｅ、ソース線１６ａ、電源電圧配線１６ｂ、出力配線１６ｃ、スイッチング用ソース電極１６ａａ、スイッチング用ドレイン電極１６ａｂ、アンプ用ソース電極１６ｂａ、アンプ用ドレイン電極１６ｃａ、並びに（フォトセンサー素子用の）ソース電極１６ｄａ及びドレイン電極１６ｄｂを覆うように、プラズマＣＶＤ法により、例えば、窒化シリコン膜や酸化シリコン膜などの無機絶縁膜（厚さ４００ｎｍ程度）を成膜して、その無機絶縁膜をフォトリソグラフィーを用いてパターニングすることにより、図６に示すように、コンタクトホールを有する保護膜１７を形成する。
　さらに、保護膜１７が形成された基板全体に、例えば、スピンコート法により、カーボン微粒子を含む黒色の感光性樹脂膜などを成膜した後に、その感光性樹脂膜を露光及び現像することにより、図６に示すように、遮光層１８を形成する。なお、本実施形態では、黒色の感光性樹脂膜により構成された遮光層１８を例示したが、遮光層１８は、クロム膜などにより構成されていてもよい。
　最後に、遮光層１８が形成された基板全体に、スパッタリング法により、例えば、ＩＴＯ膜（厚さ１００ｎｍ程度）などの透明導電膜を堆積した後に、その透明導電膜をフォトリソグラフィーを用いてパターニングすることにより、図６に示すように、画素電極１９を形成する。
　以上のようにして、本実施形態のＴＦＴ基板２０を製造することができる。
　以上説明したように、本実施形態のフォトセンサー素子６、フォトセンサー回路９、ＴＦＴ基板２０及び液晶表示パネル４０によれば、上記実施形態１と同様に、アモルファスシリコンを用いたボトムゲート型のＴＦＴにより構成されたフォトセンサー素子６において、真性半導体層１３ｄｂの光吸収スペクトルの波長８５０ｎｍ付近の吸収端の吸収成分で十分な光電流を確保することができるので、アモルファスシリコンを用いたフォトセンサー素子６において、赤外光Ｌに対する感度を向上させることができる。
　また、本実施形態のＴＦＴ基板２０によれば、各画素Ｐのスイッチング素子５及びアンプ素子７が、フォトセンサー素子６のゲート電極１１ｄａに対応するスイッチング用ゲート電極１１ａａ及びアンプ用ゲート電極１１ｅと、フォトセンサー素子６と共通のゲート絶縁膜１２と、フォトセンサー素子６の半導体層１５ｄｂに対応するスイッチング用半導体層１５ａ及びアンプ用半導体層１５ｅと、フォトセンサー素子６のソース電極１６ｄａ及びドレイン電極１６ｄｂにそれぞれ対応するスイッチング用ソース電極１６ａａ及びスイッチング用ドレイン電極１６ａｂ並びにアンプ用ソース電極１６ｂａ及びアンプ用ドレイン電極１６ｃａと、フォトセンサー素子６の真性半導体層１３ｄｂに対応するスイッチング用真性半導体層１３ａ及びアンプ用真性半導体層１３ｅと、フォトセンサー素子６の不純物半導体層１４ｄｂに対応するスイッチング用不純物半導体層１４ａ及びアンプ用不純物半導体層１４ｅとをそれぞれ備えているので、フォトセンサー素子６の形成工程を利用して、スイッチング素子５だけでなくアンプ素子７も形成することができる。また、各画素Ｐのスイッチング素子５及びアンプ素子７に重なるように遮光層１８がそれぞれ設けられているので、スイッチング素子５のオフ特性の低下を抑制することができると共に、アンプ素子７の光による誤作動及び特性の低下を抑制することができる。
　また、本実施形態の液晶表示パネル４０によれば、ＴＦＴ基板２０の各画素Ｐに設けられたフォトセンサー素子６の赤外光Ｌに対する感度が向上しているので、外光の影響を受け難い高感度のタッチパネル機能付きの液晶表示パネル４０を実現することができる。
　また、本実施形態では、図７の構成のフォトセンサー回路９を例示したが、図８、図９及び図１０にそれぞれ示すフォトセンサー回路９ａ、９ｂ及び９ｃであってもよい。具体的に、フォトセンサー回路９ａでは、図８に示すように、イニシアル配線１１ｄに隣り合うようにリセット配線１１ｆが設けられ、フォトセンサー素子６のゲート電極がリセット配線１１ｆに接続されていると共に、フォトセンサー素子６のソース電極がイニシアル配線１１ｄに接続されているので、イニシアル配線１１ｄ及びリセット配線１１ｆに電圧を個別に設定でき、フォトセンサー回路９よりも安定して動作させることができる。また、フォトセンサー回路９ｂ及び９ｃでは、図９及び図１０に示すように、フォトセンサー素子６とコンデンサー素子８との交点Ａにアンプ素子７のソース側を接続しているので、フォトセンサー素子６の感度が十分にある場合には、正確な制御を行うことができる。
　また、本実施形態では、液晶表示装置５０の偏光板４２の表面におけるバックライト４５からの光に対する指Ｆの有無による反射光の光量差を利用して、タッチされた位置を検出する構成を例示したが、前面からの光に対する指の影を検出してもよく、ペン先が発光するタッチペンなどの発光部分を検出してもよい。
　また、本実施形態では、フォトセンサー素子６の真性半導体層１３ｄｂ、スイッチング用真性半導体層１３ａ及びアンプ用真性半導体層１３ｅがナノクリスタルシリコンの粒子を含むアモルファスシリコン層である構成を例示したが、スイッチング用真性半導体層１３ａ及びアンプ用真性半導体層１３ｅについては、一般的なアモルファスシリコン層であってもよい。
　また、本実施形態では、画素電極１９に接続されたスイッチング素子５の電極をドレイン電極としたＴＦＴ基板２０を例示したが、本発明は、画素電極に接続されたスイッチング素子の電極をソース電極と呼ぶＴＦＴ基板にも適用することができる。
　また、上記各実施形態では、フォトセンサー素子として、ＴＦＴを例示したが、本発明は、ＴＦＤ（Thin Film Diode）などにも適用することができる。
　以上説明したように、本発明は、アモルファスシリコンを用いたフォトセンサー素子の赤外光に対する感度を向上させることができるので、タッチパネル機能に関して外光の影響を受け易い屋外用途の表示装置について有用である。
Ｃ　　　　　　チャネル領域
Ｐ　　　　　　画素
Ｓａ　　　　　アモルファスシリコン層
Ｓｃ　　　　　ナノクリスタルシリコン
５　　　　　　スイッチング素子
６　　　　　　フォトセンサー素子
７　　　　　　アンプ素子
９，９ａ，９ｂ，９ｃ　　フォトセンサー回路
１０　　　　　絶縁基板
１１ａａ　　　スイッチング用ゲート電極
１１ｄａ　　　ゲート電極
１１ｅ　　　　アンプ用ゲート電極
１３ａ　　　　スイッチング用真性半導体層
１３ｄｂ　　　真性半導体層
１３ｅ　　　　アンプ用真性半導体層
１４ａ　　　　スイッチング用不純物半導体層
１４ｄｂ　　　不純物半導体層
１４ｅ　　　　アンプ用不純物半導体層
１５ａ　　　　スイッチング用半導体層
１５ｄｂ　　　半導体層
１５ｅ　　　　アンプ用半導体層
１６ａａ　　　スイッチング用ソース電極
１６ａｂ　　　スイッチング用ドレイン電極
１６ｂａ　　　アンプ用ソース電極
１６ｃａ　　　アンプ用ドレイン電極
１６ｄａ　　　ソース電極
１６ｄｂ　　　ドレイン電極
２０　　　　　ＴＦＴ基板
１８，２９　　遮光層
２５　　　　　液晶層（表示媒体層）
３０　　　　　対向基板
４０　　　　　液晶表示パネル

Claims (8)

  1. 　絶縁基板に設けられたゲート電極と、
    　上記ゲート電極を覆うように設けられたゲート絶縁膜と、
    　上記ゲート絶縁膜上に上記ゲート電極に重なるように設けられた半導体層と、
    　上記半導体層上に設けられ、上記ゲート電極に重なると共に互いに対峙するように配置されたソース電極及びドレイン電極とを備え、
    　上記半導体層は、チャネル領域が規定された真性半導体層と、該チャネル領域が露出するように該真性半導体層に積層された不純物半導体層とを備えたフォトセンサー素子であって、
    　上記真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であることを特徴とするフォトセンサー素子。
  2. 　請求項１に記載されたフォトセンサー素子において、
    　上記ナノクリスタルシリコンは、粒径が２ｎｍ～１０ｎｍであり、
    　上記真性半導体層の結晶化率は、５％～２０％であることを特徴とするフォトセンサー素子。
  3. 　フォトセンサー素子と、
    　上記フォトセンサー素子に接続されたアンプ素子とを備えたフォトセンサー回路であって、
    　上記フォトセンサー素子は、
    　絶縁基板に設けられたゲート電極と、
    　上記ゲート電極を覆うように設けられたゲート絶縁膜と、
    　上記ゲート絶縁膜上に上記ゲート電極に重なるように設けられた半導体層と、
    　上記半導体層上に設けられ、上記ゲート電極に重なると共に互いに対峙するように配置されたソース電極及びドレイン電極とを備え、
    　上記半導体層は、チャネル領域が規定された真性半導体層と、該チャネル領域が露出するように該真性半導体層に積層された不純物半導体層とを備え、
    　上記真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であることを特徴とするフォトセンサー回路。
  4. 　請求項３に記載されたフォトセンサー回路において、
    　上記アンプ素子は、
    　上記絶縁基板に設けられたアンプ用ゲート電極と、
    　上記アンプ用ゲート電極を覆うように設けられた上記ゲート絶縁膜と、
    　上記ゲート絶縁膜上に上記アンプ用ゲート電極に重なるように設けられたアンプ用半導体層と、
    　上記アンプ用半導体層上に設けられ、上記アンプ用ゲート電極に重なると共に互いに対峙するように配置されたアンプ用ソース電極及びアンプ用ドレイン電極とを備え、
    　上記アンプ用半導体層は、チャネル領域が規定されたアンプ用真性半導体層と、該チャネル領域が露出するように該アンプ用真性半導体層に積層されたアンプ用不純物半導体層とを備え、
    　上記アンプ用真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であることを特徴とするフォトセンサー回路。
  5. 　マトリクス状に設けられた複数の画素と、
    　上記各画素毎にそれぞれ設けられた複数のスイッチング素子と、
    　上記各画素毎にそれぞれ設けられた複数のフォトセンサー素子とを備えた薄膜トランジスタ基板であって、
    　上記各フォトセンサー素子は、
    　絶縁基板に設けられたゲート電極と、
    　上記ゲート電極を覆うように設けられたゲート絶縁膜と、
    　上記ゲート絶縁膜上に上記ゲート電極に重なるように設けられた半導体層と、
    　上記半導体層上に設けられ、上記ゲート電極に重なると共に互いに対峙するように配置されたソース電極及びドレイン電極とを備え、
    　上記半導体層は、チャネル領域が規定された真性半導体層と、該チャネル領域が露出するように該真性半導体層に積層された不純物半導体層とを備え、
    　上記真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であることを特徴とする薄膜トランジスタ基板。
  6. 　請求項５に記載された薄膜トランジスタ基板において、
    　上記各スイッチング素子は、
    　上記絶縁基板に設けられたスイッチング用ゲート電極と、
    　上記スイッチング用ゲート電極を覆うように設けられた上記ゲート絶縁膜と、
    　上記ゲート絶縁膜上に上記スイッチング用ゲート電極に重なるように設けられたスイッチング用半導体層と、
    　上記スイッチング用半導体層上に設けられ、上記スイッチング用ゲート電極に重なると共に互いに対峙するように配置されたスイッチング用ソース電極及びスイッチング用ドレイン電極とを備え、
    　上記スイッチング用半導体層は、チャネル領域が規定されたスイッチング用真性半導体層と、該チャネル領域が露出するように該スイッチング用真性半導体層に積層されたスイッチング用不純物半導体層とを備え、
    　上記スイッチング用真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であり、
    　上記各スイッチング素子に重なるように遮光層が設けられていることを特徴とする薄膜トランジスタ基板。
  7. 　請求項５又は６に記載された薄膜トランジスタ基板において、
    　上記各画素毎にそれぞれ設けられた複数のアンプ素子を有し、
    　上記各アンプ素子は、
    　上記絶縁基板に設けられたアンプ用ゲート電極と、
    　上記アンプ用ゲート電極を覆うように設けられた上記ゲート絶縁膜と、
    　上記ゲート絶縁膜上に上記アンプ用ゲート電極に重なるように設けられたアンプ用半導体層と、
    　上記アンプ用半導体層上に設けられ、上記アンプ用ゲート電極に重なると共に互いに対峙するように配置されたアンプ用ソース電極及びアンプ用ドレイン電極とを備え、
    　上記アンプ用半導体層は、チャネル領域が規定されたアンプ用真性半導体層と、該チャネル領域が露出するように該アンプ用真性半導体層に積層されたアンプ用不純物半導体層とを備え、
    　上記アンプ用真性半導体層は、ナノクリスタルシリコンの粒子を含むアモルファスシリコン層であり、
    　上記各アンプ素子に重なるように遮光層が設けられていることを特徴とする薄膜トランジスタ基板。
  8. 　請求項５乃至７の何れか１つに記載された薄膜トランジスタ基板と、
    　上記薄膜トランジスタ基板に対向するように設けられた対向基板と、
    　上記薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備えていることを特徴とする表示パネル。
PCT/JP2010/006634 2009-12-28 2010-11-11 フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板及び表示パネル WO2011080863A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/519,563 US8610226B2 (en) 2009-12-28 2010-11-11 Photosensor element, photosensor circuit, thin-film transistor substrate, and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-298558 2009-12-28
JP2009298558 2009-12-28

Publications (1)

Publication Number Publication Date
WO2011080863A1 true WO2011080863A1 (ja) 2011-07-07

Family

ID=44226292

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/006634 WO2011080863A1 (ja) 2009-12-28 2010-11-11 フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板及び表示パネル

Country Status (2)

Country Link
US (1) US8610226B2 (ja)
WO (1) WO2011080863A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103053026A (zh) * 2011-08-10 2013-04-17 松下电器产业株式会社 薄膜晶体管器件以及薄膜晶体管器件的制造方法
CN103236442B (zh) * 2013-04-23 2016-12-28 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
DE102014117317A1 (de) * 2014-11-26 2016-06-02 Osram Oled Gmbh Display-Vorrichtung, Verfahren zum Herstellen einer Display-Vorrichtung und Verfahren zum Betreiben einer Display-Vorrichtung
CN109427916B (zh) * 2017-08-24 2021-08-17 上海耕岩智能科技有限公司 一种红外光侦测薄膜、器件、显示装置、制备方法
CN109427244B (zh) * 2017-08-30 2019-11-08 上海耕岩智能科技有限公司 一种生理健康检测的操作方法和装置
KR102595916B1 (ko) * 2018-03-09 2023-10-31 삼성디스플레이 주식회사 표시장치
CN113224101A (zh) * 2021-06-09 2021-08-06 信利半导体有限公司 双栅π型TFT光学感应器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06133224A (ja) * 1992-10-16 1994-05-13 Casio Comput Co Ltd フォトセンサシステム及びフォトセンサシステムに使用されるフォトセンサ
JP2004300530A (ja) * 2003-03-31 2004-10-28 Stanley Electric Co Ltd 薄膜作製方法および薄膜
JP2009302192A (ja) * 2008-06-11 2009-12-24 Casio Comput Co Ltd 光電変換装置及びそれを備えた表示パネル

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461419A (en) 1992-10-16 1995-10-24 Casio Computer Co., Ltd. Photoelectric conversion system
US5435608A (en) * 1994-06-17 1995-07-25 General Electric Company Radiation imager with common passivation dielectric for gate electrode and photosensor
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5841180A (en) * 1996-03-27 1998-11-24 Canon Kabushiki Kaisha Photoelectric conversion device, method of driving photoelectric conversion device, and system having the device
US5976978A (en) * 1997-12-22 1999-11-02 General Electric Company Process for repairing data transmission lines of imagers
JP2005129909A (ja) 2003-09-19 2005-05-19 Semiconductor Energy Lab Co Ltd 光センサー装置および電子機器
TWI412851B (zh) * 2009-04-10 2013-10-21 Chunghwa Picture Tubes Ltd 畫素結構、薄膜電晶體陣列基板、顯示面板以及顯示裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06133224A (ja) * 1992-10-16 1994-05-13 Casio Comput Co Ltd フォトセンサシステム及びフォトセンサシステムに使用されるフォトセンサ
JP2004300530A (ja) * 2003-03-31 2004-10-28 Stanley Electric Co Ltd 薄膜作製方法および薄膜
JP2009302192A (ja) * 2008-06-11 2009-12-24 Casio Comput Co Ltd 光電変換装置及びそれを備えた表示パネル

Also Published As

Publication number Publication date
US8610226B2 (en) 2013-12-17
US20120292627A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
US8368068B2 (en) Display with photo sensor and manufacturing method thereof
WO2011080863A1 (ja) フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板及び表示パネル
US9471182B2 (en) Semiconductor device having sensor circuits with amplifier circuits and light-receiving elements
JP5275515B2 (ja) 回路基板および表示装置
JP5512800B2 (ja) 半導体装置
JP4925929B2 (ja) 表示装置
US7682883B2 (en) Manufacturing method of thin film transistor array substrate and liquid crystal display panel
US20130092927A1 (en) Circuit board, display device, and method for manufacturing circuit board
KR101669964B1 (ko) 터치스크린 기판 및 이의 제조 방법
KR101790161B1 (ko) 광 센서, 광 센서의 제조 방법, 및 광 센서를 포함하는 액정 표시 장치
JPWO2007102238A1 (ja) 表示装置
JP2008096523A (ja) 表示装置
US8450740B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
JP7250558B2 (ja) 表示装置及び半導体装置
US20120050654A1 (en) Sensor array substrate and display device having the same
JPH1090655A (ja) 表示装置
WO2011077629A1 (ja) フォトセンサー素子、フォトセンサー回路、薄膜トランジスタ基板、表示パネル及びフォトセンサー素子の製造方法
TWI413829B (zh) 反射式觸控顯示面板及其製造方法
TWI706553B (zh) 感光元件及顯示裝置
US20120319978A1 (en) Display device
WO2010146736A1 (ja) 表示パネル用基板および表示装置
WO2010058629A1 (ja) 液晶表示装置、電子機器
KR101899482B1 (ko) 광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널
WO2010146737A1 (ja) 表示パネル用基板および表示装置
JP2005010690A (ja) 平面表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10840723

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13519563

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10840723

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP