WO2011046031A1 - 電力増幅器およびその動作方法 - Google Patents

電力増幅器およびその動作方法 Download PDF

Info

Publication number
WO2011046031A1
WO2011046031A1 PCT/JP2010/067298 JP2010067298W WO2011046031A1 WO 2011046031 A1 WO2011046031 A1 WO 2011046031A1 JP 2010067298 W JP2010067298 W JP 2010067298W WO 2011046031 A1 WO2011046031 A1 WO 2011046031A1
Authority
WO
WIPO (PCT)
Prior art keywords
amplifier
power
carrier
peak
amplifiers
Prior art date
Application number
PCT/JP2010/067298
Other languages
English (en)
French (fr)
Inventor
誠 早川
一実 椎熊
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2011536097A priority Critical patent/JP5440818B2/ja
Priority to EP10823299.2A priority patent/EP2490329B1/en
Priority to US13/500,723 priority patent/US8736364B2/en
Publication of WO2011046031A1 publication Critical patent/WO2011046031A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/222A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/411Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142Output signals of a plurality of power amplifiers are parallel combined to a common output

Definitions

  • the present invention relates to a power amplifier, and more particularly, to a power amplifier used in a mobile phone base station or the like and an operation method thereof.
  • a Doherty amplifier is generally used (see, for example, JP-A-2006-166141 (Patent Document 1)).
  • the Doherty amplifier has a carrier amplifier that always performs signal amplification and a peak amplifier that operates only at the time of high power output.
  • the Doherty amplifier has a configuration in which an input signal is distributed to the carrier amplifier side and the peak amplifier side, and the output of the carrier amplifier and the output of the peak amplifier are combined (for example, JP-T-2008-535321 (Patent Document 2). reference).
  • FIG. 1 is a block diagram showing a configuration of a general Doherty amplifier.
  • the Doherty amplifier includes a carrier amplifier 1, a peak amplifier 2, an input power distribution circuit 3, and an output power combining circuit 4.
  • FET field effect transistor
  • FIG. 2 is a block diagram showing an example of the configuration of the carrier amplifier 1 and the peak amplifier 2 when an FET is used.
  • the carrier amplifier 1 (peak amplifier 2) includes an FET 5, a DC decoupling capacitor 6, an input matching circuit 7, an output matching circuit 8, an RF choke coil 9, a bypass capacitor 10, a DC power source 11, and the like.
  • the carrier amplifier 1 is biased to class AB or class B, and the peak amplifier 2 is biased to class C.
  • FIG. 3 shows efficiency characteristics with respect to output power of a power amplifier using the Doherty amplifier configuration shown in FIG. In FIG. 3, the horizontal axis represents output signal power, and the vertical axis represents efficiency.
  • Efficiency (Output signal power / Applied DC power) x 100 [%] It is assumed that the saturation output levels of the carrier amplifier 1 and the peak amplifier 2 are the same.
  • the power amplifier has a 6 dB back-off point (a peak point on the left side (small output power side) in FIG. 3) at which the carrier amplifier 1 reaches saturation with respect to the combined saturated output of the carrier amplifier 1 and the peak amplifier 2;
  • the peak amplifier 2 also has an efficiency peak at a 0 dB back-off point (a peak point on the right side (large output power side) in FIG. 3) that reaches saturation.
  • a device having the same saturation output level is used as the carrier amplifier 1 and the peak amplifier 2, and the 0 dB back-off point (the peak point on the right side (small output power side) in FIG. 3) and the 6 dB back-off point (the left side in FIG. 3) from the saturation power.
  • a Doherty amplifier having an efficiency peak at the peak point (on the large output power side) will be referred to as a “symmetric Doherty amplifier” in this specification.
  • the saturation output level of the carrier amplifier 1 is X [W] and the saturation output level of the peak amplifier 2 is Y [W]
  • (X / Y) is called a power ratio. Therefore, the power ratio (X / Y) of the “symmetric Doherty amplifier” is always equal to 1.
  • the power ratio (X / Y) of the “symmetric Doherty amplifier” can be said to be substantially equal to 1.
  • a technology that enables high-efficiency operation at any operating point by changing the efficiency peak point of the Doherty amplifier by using devices with different saturation output levels as the carrier amplifier 1 and the peak amplifier 2. (See “RF POWER AMPLIFIERS FOR WIRELESS COMMUNICATIONS", Steve C. Clipps, ARTEC HOUSE MICROWAVE LIBRARY, April 1999).
  • Such a Doherty amplifier will be referred to herein as an “asymmetric Doherty amplifier”.
  • the power ratio (X / Y) of the “asymmetric Doherty amplifier” is different from 1.
  • FIG. 4 compares the efficiency characteristics of the symmetric type Doherty amplifier and the asymmetric type Doherty amplifier with respect to the output power.
  • Patent Document 3 uses a semiconductor device having the same or different saturation output level for a carrier amplifier and a peak amplifier, and supplies different power supply voltages to the carrier amplifier and the peak amplifier, respectively.
  • An example in which an asymmetric Doherty amplifier is configured by changing the saturation output level of the amplifier is disclosed.
  • the power amplifier In order to satisfy the gain requirement, the power amplifier generally has a configuration in which a desired number of stages are connected in cascade.
  • FIG. 5 is a block diagram showing an example of the power amplifier 20 ′.
  • the illustrated power amplifier 20 ′ has a configuration in which driver stage amplifiers 13 ′ are cascade-connected to the final stage amplifier 14 having the above-described Doherty amplifier configuration. Since the driver stage amplifier 13 ′ has a lower output power level than the final stage amplifier 14, it consumes less power. Therefore, the driver stage amplifier 13 ′ is generally composed of a class A or class AB amplifier 12 having a simple circuit configuration.
  • FIG. 6 is a graph plotting efficiency characteristics with respect to output power in the driver stage amplifier 13 ′, the final stage amplifier 14, and the power amplifier 20 ′.
  • a mobile communication system is a system in which the amount of communication traffic depends on time and place. As such a mobile communication system, there is a W-CDMA (Wideband Code Division Multiple Access) modulation wave system.
  • W-CDMA Wideband Code Division Multiple Access
  • the amount of communication traffic is large, and there are cases where four carriers are operated as shown in FIG. 7A, and one carrier as shown in FIG. There is also a state that is operating in.
  • the signal power level of each carrier also varies from moment to moment. For example, in the case of a system in which the power level per carrier is constant, the signal power level difference between 4 carriers and 1 carrier is as large as 6 dB, and the efficiency is maximized at 4 carriers using the circuit configuration of the Doherty amplifier.
  • the power amplifier cannot be operated with high efficiency in an operation state in which the 6 dB signal power level is smaller than that in the case of 1 carrier, that is, 4 carriers. Therefore, in a power amplifier used in a system in which transmission power varies depending on the amount of communication traffic, it can be operated with higher efficiency than before even in a region where the transmission power level is large or a region where the transmission power level is even smaller.
  • the circuit configuration of the Doherty amplifier is adopted to increase the efficiency of the power amplifier. In a general Doherty amplifier configuration, the efficiency reaches its maximum peak at a backoff point of 6 dB from the saturation output power level, 0 dB.
  • the efficiency peak point of Doherty amplifiers is changed from 6 dB, and a technology that enables operation at the maximum operating point at a desired operating point is established. ing.
  • a power amplifier that amplifies a modulation signal having a large peak factor of 7 dB to 11 dB such as a W-CDMA modulation wave, an OFDMA (Orthogonal Frequency Multiple Access) modulation wave, etc.
  • the present technology is applied and the operating point is 7 dB to 11 dB. Designing to maximize efficiency at the back-off point is effective for high-efficiency operation.
  • the transmission signal power level fluctuates from moment to moment due to the magnitude of communication traffic.
  • the power amplifier is designed to have the maximum efficiency at the maximum transmission power, but in this case, the efficiency of the transmission power amplifier in a state where the transmission signal power level is small is lowered.
  • the demand for power consumption reduction has become very strict, it has not been dependent on the magnitude of the transmission signal power level due to the size of communication traffic, etc., regardless of whether the transmission signal power level is large or small.
  • Realization of a power amplifier capable of operating with higher efficiency and lower power consumption is desired.
  • Prior art documents related to the present invention are also known. For example, Japanese Patent Publication No.
  • Patent Document 4 discloses an amplifier circuit including a first Doherty amplifier and a second Doherty amplifier connected in cascade to the first Doherty amplifier. As described above, it is possible to realize a power amplifier that can operate with high efficiency and low power consumption regardless of whether the transmission signal power level is large or small, without depending on the magnitude of the transmission signal power level depending on the magnitude of communication traffic. It is desired. Therefore, in order to efficiently operate with a wider dynamic range, Patent Document 4 shows an example in which two Doherty amplifiers are connected in cascade. However, unless the amplification characteristics obtained from each Doherty amplifier are taken into consideration, the range of transmission signal power that operates efficiently cannot be expanded. Thus, the conventional power amplifier has a problem that it is difficult to improve amplification efficiency in a wide transmission signal power range.
  • An object of the present invention is to provide a power amplifier capable of performing an efficient amplification operation in a wider transmission signal power range than before, and an operation method thereof.
  • the power amplifier of the present invention is a power amplifier that amplifies and outputs an input signal, and the power amplifier also includes first to Nth amplifiers (N is an integer of 2 or more) connected in cascade, A Doherty amplifier is used for each circuit configuration of the first to Nth amplifiers, and the power ratio of at least one of the first to (N-1) th amplifiers is different from the power ratio of the Nth amplifier.
  • the power amplifier according to the present invention can perform an efficient amplification operation in a wider transmission signal power range than in the past.
  • FIG. 1 is a block diagram showing a configuration of a general Doherty amplifier.
  • FIG. 2 is a block diagram showing an example of a configuration in which an FET is used as the carrier amplifier and peak amplifier used in the Doherty amplifier shown in FIG.
  • FIG. 3 is a diagram showing efficiency characteristics with respect to output power of a power amplifier using the Doherty amplifier configuration shown in FIG.
  • FIG. 4 is a diagram comparing efficiency characteristics with respect to output power of a symmetric type Doherty amplifier and an asymmetric type Doherty amplifier.
  • FIG. 5 is a block diagram showing a power amplifier before improvement in which driver stage amplifiers are cascade-connected to a final stage amplifier having a Doherty amplifier configuration.
  • FIG. 1 is a block diagram showing a configuration of a general Doherty amplifier.
  • FIG. 2 is a block diagram showing an example of a configuration in which an FET is used as the carrier amplifier and peak amplifier used in the Doherty amplifier shown in FIG.
  • FIG. 6 is a graph plotting efficiency characteristics with respect to output power in the driver stage amplifier, the final stage amplifier, and the power amplifier shown in FIG. 7A and 7B are diagrams showing carrier operating states in a W-CDMA modulated wave system in which the amount of communication traffic varies depending on time and place as in mobile communication, and FIG. 7A shows a state where four carriers are operating. FIG. 7B shows a state where one carrier is used.
  • FIG. 8 is a block diagram showing the configuration of the power amplifier according to the first embodiment.
  • FIG. 9 is a graph plotting efficiency characteristics with respect to output power of the power amplifier before improvement (FIG. 5) and the power amplifier of the first embodiment (FIG. 8).
  • FIG. 10 is a graph plotting efficiency characteristics with respect to output power of the power amplifier before improvement (FIG. 5) and the power amplifier of the first embodiment (FIG. 8).
  • FIG. 11 is a graph plotting efficiency characteristics with respect to output power of a power amplifier according to another embodiment when Doherty amplifiers are connected in multiple stages of three stages and four stages.
  • FIG. 12 is a block diagram showing a configuration of a power amplifier according to the second embodiment.
  • FIG. 13 is a block diagram showing the configuration of an N-way asymmetric Doherty amplifier having two or more peak amplifiers.
  • the power amplifier according to the first aspect is a power amplifier that amplifies and outputs an input signal.
  • This power amplifier includes first to Nth amplifiers (N is an integer of 2 or more) connected in cascade.
  • a Doherty amplifier is used for each of the first to Nth amplifiers.
  • the power ratio of at least one of the first to (N-1) th amplifiers is different from the power ratio of the Nth amplifier.
  • N is equal to 2
  • the power amplifier is composed of first and second amplifiers connected in cascade.
  • FIG. 8 is a block diagram showing the configuration of the power amplifier 20 according to the first embodiment.
  • the power amplifier 20 in the present embodiment is a power amplifier whose transmission power varies depending on the amount of communication traffic, and has a configuration in which a driver stage amplifier 13 and a final stage amplifier 14 are connected in cascade.
  • the Doherty amplifier is used for the circuit configuration of each of the driver stage amplifier (first amplifier) 13 and the final stage amplifier (second amplifier) 14.
  • the driver stage amplifier (first amplifier) 13 includes a first carrier amplifier 1 ′, a first peak amplifier 2 ′, a first input power distribution circuit 3 ′, and a first output power synthesis circuit 4 ′. Is done.
  • the final stage amplifier (second amplifier) 14 includes a second carrier amplifier 1, a second peak amplifier 2, a second input power distribution circuit 3, and a second output power synthesis circuit 4.
  • the output terminal of the first output power combining circuit 4 ′ is connected to the input terminal of the second input power distribution circuit 3.
  • the first carrier amplifier 1 ′ has a saturated output level of X1 [W]
  • the first peak amplifier 2 ′ has a saturated output level of Y1 [W].
  • the power ratio of the driver stage amplifier (first amplifier) 13 is represented by (X1 / Y1).
  • the second carrier amplifier 1 has a saturated output level of X2 [W]
  • the second peak amplifier 2 has a saturated output level of Y2 [W]. Therefore, the power ratio of the final stage amplifier (second amplifier) 14 is represented by (X2 / Y2).
  • the power ratio (X1 / Y1) of the driver stage amplifier (first amplifier) 13 and the power ratio (X2 / Y2) of the final stage amplifier (second amplifier) 14 are different. That is, (X1 / Y1) ⁇ (X2 / Y2).
  • the first amplifier 13 and the second amplifier 14 are composed of elements having different amplification characteristics.
  • the first and second carrier amplifiers 1 ′, 1 and the first and second peak amplifiers 2 ′, 2 are composed of an FET 5, a DC decoupling capacitor 6, an input matching circuit 7 as in the example shown in FIG. , An output matching circuit 8, an RF choke coil 9, a bypass capacitor 10, a DC power source 11, and the like.
  • the first and second carrier amplifiers 1 'and 1 are biased to class AB and class B, and the first and second peak amplifiers 2' and 2 are biased to class C.
  • the ratio (X1 / Y2) is different from 1 ((X1 / Y2) ⁇ 1).
  • the final stage amplifier (second amplifier) 14 is composed of a symmetric type Doherty amplifier
  • the driver stage amplifier (first amplifier) 13 is composed of an asymmetric type Doherty amplifier.
  • the power ratio (X1 / Y1) of the asymmetric Doherty amplifier 13 is preferably in the range (including both ends) of (1/5) to 5 (excluding 1).
  • the power ratio (X1 / Y1) of the asymmetric Doherty amplifier 13 may be in the range of (1/3) to 3 (excluding 1) (including both ends).
  • the final stage amplifier (second amplifier) 14 takes a configuration of a generally well-known symmetrical Doherty amplifier.
  • the symmetric Doherty amplifier 14 includes a second carrier amplifier 1 biased to class AB or class B, and a second peak amplifier 2 biased to class C.
  • the RF signal input to the symmetric Doherty amplifier 14 is branched by the second input power distribution circuit 3 into the second carrier amplifier 1 and the second peak amplifier 2.
  • the second carrier amplifier 1 biased to class AB or class B operates while maintaining saturation near the saturated output power.
  • the class C-biased second peak amplifier 2 operates only when a large signal power is input. Due to the presence of the second carrier amplifier 1 that operates while maintaining saturation in the vicinity of the saturated output power, the output is higher than that of the normal class A and class AB amplifiers even when the output is back-off from the saturated output power. Operation can be realized.
  • the efficiency characteristic with respect to the output signal power of the final stage power amplifier 14 is as shown in FIG. 3, and the second carrier amplifier 1 is saturated with respect to the combined saturated output of the second carrier amplifier 1 and the second peak amplifier 2. At the 6 dB back-off point (peak point on the left side (small output power side) in FIG. 3).
  • the driver stage amplifier 13 is similarly composed of a first carrier amplifier 1 ′ biased to class AB or class B and a first peak amplifier 2 ′ biased to class C.
  • the carrier amplifier 1 ′ and the first peak amplifier 2 ′ devices having different saturation output levels X1 and Y1 are used (X1 ⁇ Y1).
  • the efficiency characteristic with respect to the output signal power is shown as an asymmetric Doherty amplifier in FIG. 4, and the back-off point is different from 6 dB with respect to the combined saturated output of the first carrier amplifier 1 ′ and the first peak amplifier 2 ′.
  • the peak point on the left side (small output power side) in FIG. 4) has a characteristic having an efficiency peak.
  • the driver stage amplifier 13 has a back-off point smaller than 6 dB. And has an efficiency peak.
  • the driver stage amplifier 13 has an efficiency peak at a backoff point greater than 6 dB.
  • the characteristics of the power amplifier 20 are, for example, [first carrier amplifier 1 ′ In the state of the saturation output level X1] ⁇ [saturation output level Y1 of the first peak amplifier 2 ′], as described above, the driver stage amplifier 13 has an efficiency peak at a back-off point greater than 6 dB ( By combining the profiles of the symmetric Doherty amplifier 14 and the asymmetric Doherty amplifier 13 as shown in FIG. 4, the efficiency in the region where the output signal power is small is improved as shown in FIG.
  • the power amplifier 20 can improve and improve the efficiency characteristic in a region where the output signal power is small.
  • the driver stage amplifier 13 is Since it has an efficiency peak at a back-off point smaller than 6 dB, the characteristic of the power amplifier 20 is a large output signal power as shown in FIG. 10 by combining the profiles of the symmetric Doherty amplifier 14 and the asymmetric Doherty amplifier 13. It improves and improves the efficiency characteristics in the area.
  • the first effect is that the power amplifier 20 can be operated with higher efficiency than the power amplifier 20 ′ before improvement (FIG. 5) in a region where the transmission signal power level is large or small due to the amount of communication traffic. It is.
  • the second effect is that even when modulation signals with different peak factors (ratio of instantaneous maximum power level to average power level) are input and the operation must be performed at an operating point with a larger backoff than usual, the power The amplifier 20 can be operated with high efficiency.
  • the configuration is not limited to the above, and an asymmetric Doherty amplifier configuration ((X2 / Y2) ⁇ 1) may be used. That is, the final stage amplifier 14 may be configured by an asymmetric type Doherty amplifier ((X2 / Y2) ⁇ 1), and the driver stage amplifier 13 may be configured by an asymmetric type Doherty amplifier ((X1 / Y1) ⁇ 1).
  • the present invention is not limited to the two-stage block, and the connection may be performed in three stages, four stages, and even more stages (N> 2).
  • FIG. 11 shows a graph plotting efficiency characteristics against output power in this case. The power amplifier having the efficiency characteristics shown in FIG.
  • the semiconductor devices used as the carrier amplifiers 1 and 1 ′ and the peak amplifiers 2 and 2 ′ may of course be bipolar transistors as well as FETs.
  • the process is not a LDMOS (Laterally Diffused Metal Oxide Semiconductor), HEMT (High Electron Mobility Transistor), HBT (Heterojunction Bipolar Semiconductor), or other semiconductor materials, or other semiconductor materials. It may be silicon, a compound semiconductor, or another semiconductor material.
  • the carrier amplifiers 1 and 1 ′ and the peak amplifiers 2 and 2 ′ may be used for the carrier amplifiers 1 and 1 ′ and the peak amplifiers 2 and 2 ′.
  • the use of devices having different saturation output levels for the carrier amplifier and the peak amplifier is given as an example.
  • semiconductor devices having the same or different saturation output levels may be used, and different power supply voltages may be supplied to change the saturation output levels of the carrier amplifier and the peak amplifier to constitute an asymmetric Doherty amplifier. That is, in the power amplifier according to the first aspect described above, at least one power ratio of the first to (N-1) th amplifiers and a power ratio of the Nth amplifier are determined by a hardware configuration (circuit configuration). , Different.
  • FIG. 12 is a block diagram showing a configuration of a power amplifier 20A according to the second embodiment.
  • the illustrated power amplifier 20 ⁇ / b> A has the same configuration as the power amplifier 20 illustrated in FIG. 8 except that it further includes a controller 21. Accordingly, components (components) having the same functions as those shown in FIG.
  • the driver stage amplifier (first amplifier) 13 and the final stage amplifier (second amplifier) 14 have the same circuit configuration.
  • the controller 21 controls the power amplifier 20A so that (X1 / Y1) ⁇ (X2 / Y2). In other words, the controller 21 controls the first amplifier 13 and the second amplifier 14 to have different amplification characteristics.
  • the controller 21 controls the power amplifier 20A by any one of the following three control methods. In the first control method, the controller 21 supplies different power supply voltages to the first carrier amplifier 1 ′, the first peak amplifier 2 ′, the second carrier amplifier 1, and the second carrier amplifier 2.
  • the controller 21 controls the temperature so that the mounting temperatures of the first carrier amplifier 1 ′, the first peak amplifier 2 ′, the second carrier amplifier 1, and the second carrier amplifier 2 are different. To do.
  • the controller 21 includes a matching circuit (7, FIG. 2) of the first carrier amplifier 1 ′, the first peak amplifier 2 ′, the second carrier amplifier 1, and the second carrier amplifier 2. 8) is controlled differently.
  • the controller 21 since the controller 21 controls the power amplifier 20A so that (X1 / Y1) ⁇ (X2 / Y2), the region where the output signal power is small and / or Alternatively, it is possible to improve and improve the efficiency characteristics of a large region.
  • the present invention is not limited to the two-stage block, and it is needless to say that the connection may be performed in three stages, four stages, and more stages (N> 2).
  • a Doherty amplifier of the same configuration to the amplifier configuration of each stage and controlling the power ratio to change so that each efficiency peak is gradually shifted, an output signal that operates with high efficiency.
  • the power level can be made wider.
  • a circuit configuration of the asymmetric type Doherty amplifier as shown in FIG.
  • a power amplifier according to a first aspect is a power amplifier that amplifies an input signal and outputs the amplified signal.
  • the power amplifier includes first to Nth amplifiers (N is an integer of 2 or more) connected in cascade.
  • a Doherty amplifier is used for each circuit configuration of the first to Nth amplifiers, and the power ratio of at least one of the first to (N ⁇ 1) th amplifiers is different from the power ratio of the Nth amplifier. It is characterized by that.
  • N may be equal to 2.
  • the first amplifier includes a first carrier amplifier having a saturated output level of X1 and a first peak amplifier having a saturated output level of Y1, and the second amplifier has a saturated output level of X2. And a second peak amplifier having a saturation output level of Y2.
  • the power ratio of the first amplifier is (X1 / Y1) and the power ratio of the second amplifier is (X2 / Y2)
  • (X1 / Y1) ⁇ (X2 / Y2).
  • the power ratio of the first amplifier may be different from 1, and the power ratio of the second amplifier may be equal to 1.
  • the power ratio of the first amplifier may be different from 1, and the power ratio of the second amplifier may be different from 1.
  • the power ratio of the first amplifier may be equal to 1 and the power ratio of the second amplifier may be different from 1.
  • the operation method of the power amplifier according to the second aspect is an operation method of the power amplifier that amplifies an input signal and outputs the amplified signal.
  • the power amplifier includes first to Nth amplifiers (N is 2) connected in cascade.
  • the Doherty amplifier is used for each circuit configuration of the first to Nth amplifiers, and the power ratio of at least one of the first to (N-1) th amplifiers and the power of the Nth amplifier The ratio is operated differently.
  • N may be equal to 2.
  • the first amplifier includes a first carrier amplifier having a saturated output level of X1 and a first peak amplifier having a saturated output level of Y1, and the second amplifier has a saturated output level of X2. And a second peak amplifier having a saturation output level of Y2.
  • the operation method of the power amplifier is (X1 / Y1) ⁇ (X2 / Y2)
  • the power amplifier is controlled so that For example, in the operation method of the power amplifier, different power supply voltages may be supplied to the first carrier amplifier, the first peak amplifier, the second carrier amplifier, and the second carrier amplifier.
  • the operation method of the power amplifier may be temperature controlled so that the mounting temperatures of the first carrier amplifier, the first peak amplifier, the second carrier amplifier, and the second carrier amplifier are different.
  • the operation method of the power amplifier may be controlled so that the matching circuits of the first carrier amplifier, the first peak amplifier, the second carrier amplifier, and the second carrier amplifier are different.
  • the present invention relates to a microwave circuit, a mobile communication radio communication device, a mobile phone base station apparatus, an IMT (International mobile telecommunication), HSPA (High Speed Packet Access) Evolution, LTE (Long Term Evolution), and WLDMA. It can be applied to Interoperability for Microwave Access) and IMT-advanced.
  • IMT International mobile telecommunication
  • HSPA High Speed Packet Access
  • LTE Long Term Evolution
  • WLDMA Wide Low Latency Division Multiple Access

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

従来よりも広い送信信号電力範囲で、効率の良い増幅動作を可能とする電力増幅器を提供する。本発明によれば、入力された信号を増幅して出力する電力増幅器は、縦続接続された第1乃至第Nの増幅器(Nは2以上の整数)を含む。第1乃至第Nの増幅器の各々の回路構成にドハティ増幅器を使用している。第1乃至第(N-1)の増幅器の少なくとも1つの電力比と第Nの増幅器の電力比とが、異なる。

Description

電力増幅器およびその動作方法
 本発明は、電力増幅器に関し、特に、携帯電話基地局等に用いられる電力増幅器およびその動作方法に関する。
 携帯電話基地局用等の電力増幅器に対して、消費電力低減(高効率化)の要求が非常に厳しくなってきている。その理由は、消費電力低減により、当然のことながら電気代節約、省エネルギー化による環境負荷の低減効果があるためである。また、それだけでなく、電力増幅器の発熱量が低減されるため、放熱のために必要な放熱板の表面積を削減でき、電力増幅器の体積を小さくすることができるためである。
 電力増幅器の高効率化のため、ドハティ増幅器が一般的に使用されている(例えば、特開2006−166141号公報(特許文献1)参照)。ドハティ増幅器は、常に信号の増幅動作を行うキャリア増幅器と、高電力出力時のみに動作するピーク増幅器とを有する。ドハティ増幅器は、入力信号をキャリア増幅器側とピーク増幅器側とに分配し、キャリア増幅器の出力とピーク増幅器の出力とを合成する構成から成る(例えば、特表2008−535321号公報(特許文献2)参照)。
 図1は一般的なドハティ増幅器の構成を表すブロック図である。ドハティ増幅器は、キャリア増幅器1と、ピーク増幅器2と、入力電力分配回路3と、出力電力合成回路4とから構成される。キャリア増幅器1およびピーク増幅器2には、電界効果トランジスタ(FET)等が使用される。
 図2は、FETを使用した場合の、キャリア増幅器1およびピーク増幅器2の構成の一例を示すブロック図である。キャリア増幅器1(ピーク増幅器2)は、FET5、DCデカップリングコンデンサ6、入力整合回路7、出力整合回路8、RFチョークコイル9、バイパスコンデンサ10、直流電源11等からなる。
 通常、キャリア増幅器1はAB級やB級にバイアスされ、ピーク増幅器2はC級にバイアスされる。飽和出力電力近傍で飽和を維持しながら動作するキャリア増幅器1を有することにより、飽和出力電力からバックオフをとった出力時においても、通常のA級、AB級増幅器よりも高い効率を実現することができる。
 図3は、図1に示すドハティ増幅器構成を使用した電力増幅器の出力電力に対する効率特性を示したものである。図3において、横軸は出力信号電力を表し、縦軸は効率を表す。ここで、効率は下記の式で表される。
 効率 = (出力信号電力/印加直流電力)×100 [%]
 キャリア増幅器1、ピーク増幅器2の飽和出力レベルが同じであるとする。この場合、電力増幅器は、キャリア増幅器1とピーク増幅器2の合成飽和出力に対して、キャリア増幅器1が飽和を迎える6dBバックオフ点(図3の左側(小出力電力側)のピーク点)、及びピーク増幅器2も飽和を迎える0dBバックオフ点(図3の右側(大出力電力側)のピーク点)で効率ピークをもつ。
 キャリア増幅器1およびピーク増幅器2として同じ飽和出力レベルのデバイスを使用し、飽和電力から0dBバックオフ点(図3の右側(小出力電力側)のピーク点)と6dBバックオフ点(図3の左側(大出力電力側)のピーク点)で効率ピークをもつようなドハティ増幅器を、本明細書中では「対称型ドハティ増幅器」と呼ぶことにする。
 ここで、キャリア増幅器1の飽和出力レベルをX[W]とし、ピーク増幅器2の飽和出力レベルをY[W]としたとき、(X/Y)は電力比と呼ばれる。したがって、「対称型ドハティ増幅器」の電力比(X/Y)は、常に1に等しい。但し、実際の回路において、正確に1に等しいことは通常あり得ないので、「対称型ドハティ増幅器」の電力比(X/Y)は実質的に1に等しいといえる。
 また、キャリア増幅器1およびピーク増幅器2として異なる飽和出力レベルのデバイスを使用することで、ドハティ増幅器の効率ピーク点を変化させ、任意の動作点で高効率動作を可能とした技術も一般的に知られている(「RF POWER AMPLIFIERS FOR WIRELESS COMMUNICATIONS」,Steve C.Cripps,ARTECH HOUSE MICROWAVE LIBRARY,1999年4月参照)。このようなドハティ増幅器を、本明細書中では「非対称型ドハティ増幅器」と呼ぶことにする。
 「非対称型ドハティ増幅器」の電力比(X/Y)は、1と異なる。
 図4は、対称型ドハティ増幅器と非対称型ドハティ増幅器の出力電力に対する効率特性を比較したものである。図4では、非対称型ドハティ増幅器として、[ピーク増幅器2の飽和出力レベルY]>[キャリア増幅器1の飽和出力レベルX]とし、6dBよりも大きなバックオフ点(図4の点線の左側(小出力電力側)のピーク点)で効率ピークをもつものを例として示している。例えば、ピーク増幅器2として90Wの飽和出力レベルYのデバイス、キャリア増幅器1として30Wの飽和出力レベルXのデバイスを使用し、電力比(X/Y)を(1/3)とした場合、12dBバックオフ点で効率ピークをもつことになる。
 尚、特開2007−081800号公報(特許文献3)は、キャリア増幅器およびピーク増幅器に同じ、もしくは異なる飽和出力レベルを有する半導体デバイスを使用し、それぞれに異なる電源電圧を供給してキャリア増幅器およびピーク増幅器の飽和出力レベルを変えて非対称型ドハティ増幅器を構成した例を開示している。
 電力増幅器は、利得要求を満足させるため、増幅器を縦続に所望の段数接続する構成をとることが一般的である。
 図5はその電力増幅器20’の一例を示すブロック図である。図示の電力増幅器20’は、前述したドハティ増幅器構成をとる最終段増幅器14に、ドライバ段増幅器13’が縦続接続された構成を有する。ドライバ段用増幅器13’は、最終段増幅器14と比較して出力電力レベルが小さいため、消費電力が小さい。従って、ドライバ段用増幅器13’は、回路構成が簡素であるA級、もしくはAB級増幅器12で構成されることが一般的である。
 図6はドライバ段増幅器13’、最終段増幅器14、電力増幅器20’での出力電力に対する効率特性をプロットしたグラフである。ドライバ段増幅器部13’にはドハティ増幅器構成を使用していないため、グラフ中の二点鎖線に示すように、直線の出力信号電力対効率特性となる。これに最終段増幅器部14によるドハティ増幅器の出力信号電力対効率特性(グラフ中の点線特性)が足し合わされ、電力増幅器20’として実線で示す出力信号電力対効率特性を示すことになる。
 一方、移動体通信システムは、通信トラフィック量が時間、場所により大小するシステムである。そのような移動体通信システムとして、W−CDMA(Wideband Code Division Multiple Access)変調波システムがある。
 W−CDMA変調波システムでは、通信トラフィック量が大きく、図7Aに示すように4キャリアで運用している状態もあれば、特に夜間など通信トラフィック量が小さい場合は図7Bに示すように1キャリアで運用している状態もある。
 また、W−CDMA変調波システムでは、各キャリアの信号電力レベルも時々刻々と変動している。例えば、1キャリアあたりの電力レベルが一定のシステムの場合、4キャリア時と1キャリア時の信号電力レベル差は6dBと大きく、ドハティ増幅器の回路構成を使用して4キャリア時に効率が最大となるように設計したとする。この場合においても、1キャリア時、すなわち4キャリア時よりも6dB信号電力レベルが小さい動作状態では、電力増幅器を高効率で動作させることができない。
 従って、通信トラフィック量の大小に依存して送信電力が変動するシステムに使用される電力増幅器において、送信電力レベルが大きい領域でも送信電力レベルがさらに小さい領域でも、従来よりも高効率で動作可能となる電力増幅器の技術開発が望まれている。
 前述したように、電力増幅器の高効率化のため、ドハティ増幅器の回路構成が採用されている。一般的なドハティ増幅器の構成では、飽和出力電力レベルから0dBと、6dBのバックオフ点で効率が最大ピークを迎える。また、キャリア増幅器、ピーク増幅器として異なる飽和出力レベルのデバイスを使用することによりドハティ増幅器の効率ピーク点を6dBから変化させ、所望の動作点で効率最大として動作することを可能とした技術も確立している。W−CDMA変調波、OFDMA(Orthogonal Frequency Division Multiple Access)変調波等、7dB~11dBといった大きなピークファクタを持つ変調信号を増幅する電力増幅器の場合、本技術を適用し、動作点である7dB~11dBバックオフ点にて効率最大となるように設計することが高効率動作に有効となる。
 一方、携帯電話基地局用等の電力増幅器に関して、通信トラフィックの大小等により送信信号電力レベルは時々刻々と変動する。一般的に、電力増幅器は最大送信電力時に効率が最大となるよう設計されるが、その場合、送信信号電力レベルが小さい状態での送信電力増幅器の効率は低下してしまう。
 このように、消費電力低減の要求が非常に厳しくなってきている中、通信トラフィックの大小等による送信信号電力レベルの大小に依存することなく、送信信号電力レベルが大きい領域でも小さい領域でも、従来よりも高効率、低消費電力で動作可能な電力増幅器の実現が望まれている。
 また、本発明に関連する先行技術文献も知られている。例えば、特表2001−518731号公報(特許文献4)は、第1ドハティ増幅器と、この第1ドハティ増幅器に縦続接続された第2ドハティ増幅器とを含む増幅器回路を開示している。
 以上のように、通信トラフィックの大小等による送信信号電力レベルの大小に依存することなく、送信信号電力レベルが大きい領域でも小さい領域でも、高効率、低消費電力で動作可能な電力増幅器の実現が望まれている。
 そこで、より広いダイナミックレンジで効率良く動作させるために、上記特許文献4には、2つのドハティ増幅器を縦続接続する例が示されている。しかしながら、各ドハティ増幅器から得られる増幅特性を考慮しなければ、効率良く動作する送信信号電力の範囲を拡大することにはならない。このように、従来の電力増幅器には、広い送信信号電力範囲において増幅効率を向上させることは困難であるという課題がある。
 本発明の目的は、従来よりも広い送信信号電力範囲で、効率の良い増幅動作が可能な電力増幅器およびその動作方法を提供することにある。
 本発明の電力増幅器は、入力された信号を増幅して出力する電力増幅器であって、この電力増幅器は、縦続接続された第1乃至第Nの増幅器(Nは2以上の整数)も含み、第1乃至第Nの増幅器の各々の回路構成にドハティ増幅器を使用し、第1乃至第(N−1)の増幅器の少なくとも1つの電力比と第Nの増幅器の電力比とが、異なることを特徴とする。
 本発明に係る電力増幅器は、従来よりも広い送信信号電力範囲で、効率の良い増幅動作が可能である。
 図1は一般的なドハティ増幅器の構成を示すブロック図である。
 図2は図1に示したドハティ増幅器に使用されるキャリア増幅器およびピーク増幅器としてFETを使用した場合の構成の一例を示すブロック図である。
 図3は図1に示したドハティ増幅器構成を使用した電力増幅器の出力電力に対する効率特性を示す図である。
 図4は対称型ドハティ増幅器と非対称型ドハティ増幅器の出力電力に対する効率特性を比較して示す図である。
 図5はドハティ増幅器構成をとる最終段増幅器に、ドライバ段増幅器を縦続接続した、改善前の電力増幅器を示すブロック図である。
 図6は図5に示した、ドライバ段増幅器、最終段増幅器、電力増幅器での出力電力に対する効率特性をプロットしたグラフである。
 図7A及び図7Bは移動体通信のように通信トラフィック量が時間、場所により大小するW−CDMA変調波システムにおける、キャリアの運用状態を示す図で、図7Aは4キャリアで運用している状態を示し、図7Bは1キャリアで運用している状態を示す。
 図8は第1の実施形態に係る電力増幅器の構成を示すブロック図である。
 図9は改善前(図5)の電力増幅器および第1の実施形態(図8)の電力増幅器の出力電力に対する効率特性をプロットしたグラフである。
 図10は改善前(図5)の電力増幅器および第1の実施形態(図8)の電力増幅器の出力電力に対する効率特性をプロットしたグラフである。
 図11はドハティ増幅器を3段、4段と多段に接続した場合の他の実施形態に係る電力増幅器の出力電力に対する効率特性をプロットしたグラフである。
 図12は第2の実施形態に係る電力増幅器の構成を示すブロック図である。
 図13はピーク増幅器を2台以上有するN−way型の非対称型ドハティ増幅器の構成を示すブロック図である。
 以下、図面を参照して、本発明の実施の形態について説明する。
 第1の態様に係る電力増幅器は、入力された信号を増幅して出力する電力増幅器である。この電力増幅器は、縦続接続された第1乃至第Nの増幅器(Nは2以上の整数)を含む。第1乃至第Nの増幅器の各々にドハティ増幅器を使用している。本発明の第1の態様に係る電力増幅器では、第1乃至第(N−1)の増幅器の少なくとも1つの電力比と第Nの増幅器の電力比とが、異なる。
 以下に説明する実施の形態では、主にNが2に等しい場合を例に挙げて説明する。すなわち、電力増幅器は、縦続接続された第1および第2の増幅器から構成される。そのような構成では、第1の増幅器はドライバ段増幅器と呼ばれ、第2の増幅器は最終段増幅器と呼ばれる。
 図8は第1の実施形態に係る電力増幅器20の構成を示すブロック図である。本実施形態における電力増幅器20は、通信トラフィックの大小に依存して送信電力が変動する電力増幅器であって、ドライバ段増幅器13と最終段増幅器14とが縦続接続された構成を有する。前述したように、ドライバ段増幅器(第1の増幅器)13および最終段増幅器(第2の増幅器)14の各々の回路構成にドハティ増幅器を使用している。
 ドライバ段増幅器(第1の増幅器)13は、第1のキャリア増幅器1’、第1のピーク増幅器2’、第1の入力電力分配回路3’、および第1の出力電力合成回路4’から構成される。
 同様に、最終段増幅器(第2の増幅器)14は、第2のキャリア増幅器1、第2のピーク増幅器2、第2の入力電力分配回路3、および第2の出力電力合成回路4から構成される。
 第1の出力電力合成回路4’の出力端子は、第2の入力電力分配回路3の入力端子に接続されている。
 ドライバ段増幅器(第1の増幅器)13において、第1のキャリア増幅器1’はX1[W]の飽和出力レベルを持ち、第1のピーク増幅器2’はY1[W]の飽和出力レベルを持つ。従って、ドライバ段増幅器(第1の増幅器)13の電力比は(X1/Y1)で表される。
 一方、最終段増幅器(第2の増幅器)14において、第2のキャリア増幅器1はX2[W]の飽和出力レベルを持ち、第2のピーク増幅器2はY2[W]の飽和出力レベルを持つ。従って、最終段増幅器(第2の増幅器)14の電力比は(X2/Y2)で表される。
 ドライバ段増幅器(第1の増幅器)13の電力比(X1/Y1)と、最終段増幅器(第2の増幅器)14の電力比(X2/Y2)とは、異なる。すなわち、(X1/Y1)≠(X2/Y2)である。換言すれば、第1の増幅器13と第2の増幅器14を、異なる増幅特性を持った素子で構成している。
 また、第1及び第2のキャリア増幅器1’、1および第1及び第2のピーク増幅器2’、2は、図2に示す一例のように、FET5、DCデカップリングコンデンサ6、入力整合回路7、出力整合回路8、RFチョークコイル9、バイパスコンデンサ10、直流電源11等から構成される。通常、第1及び第2のキャリア増幅器1’、1はAB級やB級にバイアスされ、第1及び第2のピーク増幅器2’、2はC級にバイアスされる。
 以下では、最終段増幅器(第2の増幅器)14の電力比(X2/Y2)が実質的に1に等しく((X2/Y2)=1)、ドライバ段増幅器(第1の増幅器)13の電力比(X1/Y2)が1と異なる((X1/Y2)≠1)として、説明を続ける。換言すれば、最終段増幅器(第2の増幅器)14は対称型ドハティ増幅器から構成され、ドライバ段増幅器(第1の増幅器)13は非対称型ドハティ増幅器から構成される。
 尚、非対称型ドハティ増幅器13の電力比(X1/Y1)は、(1/5)~5(1を除く)の範囲(両端を含む)にあることが好ましい。より好ましくは、非対称型ドハティ増幅器13の電力比(X1/Y1)は、(1/3)~3(1を除く)の範囲(両端を含む)にあれば良い。
 次に、図8を使用して、電力増幅器20の動作について説明する。
 最終段増幅器(第2の増幅器)14は、一般的によく知られた対称型ドハティ増幅器の構成をとる。対称型ドハティ増幅器14は、AB級やB級にバイアスされた第2のキャリア増幅器1と、C級にバイアスされた第2のピーク増幅器2とを有する。対称型ドハティ増幅器14に入力されたRF信号は、第2の入力電力分配回路3により第2のキャリア増幅器1と第2のピーク増幅器2に分岐される。AB級やB級にバイアスされた第2のキャリア増幅器1は、飽和出力電力近傍で飽和を維持しながら動作する。一方、C級バイアスされた第2のピーク増幅器2は、大きな信号電力が入力された状態においてのみ動作する。
 飽和出力電力近傍で飽和を維持しながら動作する第2のキャリア増幅器1の存在により、飽和出力電力からバックオフをとった出力時においても、通常のA級、AB級増幅器よりも高い効率での動作を実現することができる。最終段電力増幅器14の出力信号電力に対する効率特性は、図3に示すとおりで、第2のキャリア増幅器1と第2のピーク増幅器2の合成飽和出力に対して、第2のキャリア増幅器1が飽和を迎える6dBバックオフ点(図3の左側(小出力電力側)のピーク点)で効率ピークをもつ。
 これに対して、ドライバ段増幅器13は同様に、AB級やB級にバイアスされた第1のキャリア増幅器1’、C級バイアスされた第1のピーク増幅器2’から構成されるが、第1のキャリア増幅器1’と第1のピーク増幅器2’として、異なる飽和出力レベルX1、Y1のデバイスが使用される(X1≠Y1)。その出力信号電力に対する効率特性は、図4で非対称型ドハティ増幅器と示すものとなり、第1のキャリア増幅器1’と第1のピーク増幅器2’の合成飽和出力に対して、6dBと異なるバックオフ点(図4の左側(小出力電力側)のピーク点)で効率ピークをもつ特性となる。
 詳述すると、[第1のキャリア増幅器1’の飽和出力レベルX1]>[第1のピーク増幅器2’の飽和出力レベルY1]の状態においては、ドライバ段増幅器13は6dBよりも小さいバックオフ点で効率ピークをもつ。これとは逆に、[第1のキャリア増幅器1’の飽和出力レベルX1]<[第1のピーク増幅器2’の飽和出力レベルY1]の状態においては、図4に示されるように、ドライバ段増幅器13は6dBよりも大きいバックオフ点で効率ピークをもつ。
 対称型ドハティ増幅器の構成からなる最終段増幅器14と非対称型ドハティ増幅器の構成からなるドライバ段増幅器13とを縦続接続することにより、電力増幅器20の特性は、例えば、[第1のキャリア増幅器1’の飽和出力レベルX1]<[第1のピーク増幅器2’の飽和出力レベルY1]の状態においては、上述したように、ドライバ段増幅器13は6dBよりも大きいバックオフ点で効率ピークをもつので(図4の点線の特性参照)、対称型ドハティ増幅器14と非対称型ドハティ増幅器13のプロファイルの合成で、図9に示すように、出力信号電力が小さい領域での効率を向上するものとなる。
 したがって、改善前(図5)の電力増幅器20’の出力信号電力に対する効率特性と比較して、電力増幅器20は、出力信号電力が小さい領域の効率特性を向上、改善することが可能である。
 逆の例として、[第1のキャリア増幅器1’の飽和出力レベルX1]>[第1のピーク増幅器2’の飽和出力レベルY1]での状態においては、上述したように、ドライバ段増幅器13は6dBよりも小さいバックオフ点で効率ピークをもつので、対称型ドハティ増幅器14と非対称型ドハティ増幅器13のプロファイルの合成で、電力増幅器20の特性は、図10に示すように、出力信号電力が大きい領域での効率特性を向上、改善するものとなる。
 次に、図8に示した電力増幅器20の効果について説明する。
 第一の効果は、通信トラフィック量の大小等による送信信号電力レベルの大きい領域又は小さい領域において、改善前(図5)の電力増幅器20’よりも電力増幅器20を高効率で動作可能であることである。
 第二の効果は、ピークファクタ(瞬時最大電力レベルと平均電力レベルの比率)が異なる変調信号が入力され、通常よりも大きくバックオフをとった動作点で動作させなければいけない状態においても、電力増幅器20を高効率で動作可能であることである。
 上述した第1の実施の形態では、最終段増幅器(第2の増幅器)14を対称型ドハティ増幅器構成((X2/Y2)=1)として説明したが、最終段増幅器の構成は対称型ドハティ増幅器に限ったものではなく、非対称型ドハティ増幅器構成((X2/Y2)≠1)であってもよい。
 すなわち、最終段増幅器14は非対称型ドハティ増幅器から構成され((X2/Y2)≠1)、ドライバ段増幅器13は非対称型ドハティ増幅器から構成され((X1/Y1)≠1)てよい。
 このような構成では、(X1/Y1)>1の場合、(X2/Y2)<1とし、(X1/Y1)<1の場合、(X2/Y2)>1とすることが好ましい。何故なら、効率ピークを低出力側と高出力側の両方にずらせることができるので、出力信号電力が小さい領域および大きい領域の両方において効率特性を向上、改善することが可能となるからである。
 その代わりに、最終段増幅器14は非対称型ドハティ増幅器から構成され((X2/Y2)≠1)、ドライバ段増幅器13は対称型ドハティ増幅器から構成され((X1/Y1)=1)てよい。
 また、第1の実施形態として、最終段増幅器(第2の増幅器)14とドライバ段増幅器(第1の増幅器)13の2段ブロック(N=2)からなる電力増幅器20の構成を挙げているが、本発明は、2段ブロックに限ったものではなく、3段、4段と更に多段(N>2)に接続を行ってもよい。この場合、各段の増幅器構成に非対称型ドハティ増幅器及び対称型ドハティ増幅器を適用し、かつその電力比を変えてそれぞれの効率ピークを少しずつずらせることにより、高効率動作する出力信号電力レベルを更に広範囲にすることも可能である。
 図11は、この場合の出力電力に対する効率特性をプロットしたグラフを示す。図11に示す効率特性を持つ電力増幅器では、通信トラフィック量の大小等による送信信号電力レベルの大小に関わらず、図5の電力増幅器20’よりも高効率で動作可能になるという効果を奏する。
 更に、キャリア増幅器1、1’、ピーク増幅器2、2’として使用する半導体デバイスとして、FETのみならず、バイポーラトランジスタであってももちろん構わない。またそのプロセスもLDMOS(Laterally Diffused Metal Oxide Semiconductor)であってもHEMT(High Electron Mobility Transistor)であってもHBT(Heterojunction Bipolar Transistor)であっても他のプロセスであっても問題なく、半導体材料としてシリコンであっても化合物半導体であっても他の半導体材料であっても構わない。キャリア増幅器1、1’とピーク増幅器2、2’で異なる半導体材料、異なるプロセスの半導体デバイスを使用してもよい。
 また、非対称型ドハティ増幅器の構成手法としてキャリア増幅器とピーク増幅器に異なる飽和出力レベルのデバイスを使用することを例としてあげているが、上記特許文献3に記載の技術の通り、キャリア増幅器、ピーク増幅器に同じ、もしくは異なる飽和出力レベルを有する半導体デバイスを使用し、それぞれに異なる電源電圧を供給してキャリア増幅器、ピーク増幅器の飽和出力レベルを変えて非対称型ドハティ増幅器を構成しても構わない。
 すなわち、上述した第1の態様に係る電力増幅器では、ハードウェア構成(回路構成)によって、第1乃至第(N−1)の増幅器の少なくとも1つの電力比と第Nの増幅器の電力比とを、異ならせている。しかしながら、以下に述べる第2の態様に係る電力増幅器の動作方法では、ソフトウェア制御(動作制御)によって、第1乃至第(N−1)の増幅器の少なくとも1つの電力比と第Nの増幅器の電力比とを、異ならせている。
 以下に説明する実施の形態でも、主にNが2に等しい場合を例に挙げて説明する。すなわち、電力増幅器は、縦続接続された第1および第2の増幅器から構成される。
 図12は第2の実施形態に係る電力増幅器20Aの構成を示すブロック図である。図示の電力増幅器20Aは、コントローラ21を更に備えている点を除いて、図8に示した電力増幅器20と同様の構成を有する。したがって、図8に示したものと同様の機能を有するもの(構成要素)には同一の参照符号を付し、以下では重複した説明を省略し、相違点についてのみ説明する。
 本実施形態における電力増幅器20Aでは、ドライバ段増幅器(第1の増幅器)13と最終段増幅器(第2の増幅器)14とは、同じ回路構成をしている。
 コントローラ21は、(X1/Y1)≠(X2/Y2)となるように、電力増幅器20Aを制御する。換言すれば、コントローラ21は、第1の増幅器13と第2の増幅器14とを、異なる増幅特性を持つように制御している。コントローラ21は、次に述べる3つの制御方法のいずれか1つによって、電力増幅器20Aを制御する。
 第1の制御方法では、コントローラ21は、第1のキャリア増幅器1’、第1のピーク増幅器2’、第2のキャリア増幅器1、および第2のキャリア増幅器2に、異なる電源電圧を供給する。
 第2の制御方法では、コントローラ21は、第1のキャリア増幅器1’、第1のピーク増幅器2’、第2のキャリア増幅器1、および第2のキャリア増幅器2の搭載温度が異なるように温度制御する。
 第3の制御方法では、コントローラ21は、第1のキャリア増幅器1’、第1のピーク増幅器2’、第2のキャリア増幅器1、および第2のキャリア増幅器2の整合回路(図2の7、8参照)が異なるように制御する。
 このように、第2の実施の形態では、コントローラ21が、(X1/Y1)≠(X2/Y2)となるように、電力増幅器20Aを制御しているので、出力信号電力が小さい領域及び/又は大きい領域の効率特性を向上、改善することが可能となる。
 第2の実施形態として、最終段増幅器(第2の増幅器)14とドライバ段増幅器(第1の増幅器)13の2段ブロック(N=2)からなる電力増幅器20Aの構成を挙げているが、本発明は、2段ブロックに限ったものではなく、3段、4段と更に多段(N>2)に接続を行ってもよいのは勿論である。この場合、各段の増幅器構成に同一構成のドハティ増幅器を適用し、かつその電力比を変えるように制御してぞれぞれの効率ピークを少しずつずらせることにより、高効率動作する出力信号電力レベルを更に広範囲にすることが可能となる。
 また、非対称型ドハティ増幅器の回路構成として、図13に示すように、ピーク増幅器2−1、2−2を2台以上有するN−way型のドハティ増幅器構成であっても構わない。
 以下に、本発明の態様について説明する。
 第1の態様による電力増幅器は、入力された信号を増幅して出力する電力増幅器であって、この電力増幅器は、縦続接続された第1乃至第Nの増幅器(Nは2以上の整数)を含み、第1乃至第Nの増幅器の各々の回路構成にドハティ増幅器を使用し、第1乃至第(N−1)の増幅器の少なくとも1つの電力比と第Nの増幅器の電力比とが、異なることを特徴とする。
 上記第1の態様による電力増幅器において、Nは2に等しくてよい。この場合、第1の増幅器は、X1の飽和出力レベルを持つ第1のキャリア増幅器と、Y1の飽和出力レベルを持つ第1のピーク増幅器とを含み、第2の増幅器は、X2の飽和出力レベルを持つ第2のキャリア増幅器と、Y2の飽和出力レベルを持つ第2のピーク増幅器とを含む。第1の増幅器の電力比を(X1/Y1)とし、第2の増幅器の電力比を(X2/Y2)としたとき、(X1/Y1)≠(X2/Y2)である。例えば、第1の増幅器の電力比は1と異なり、第2の増幅器の電力比は1に等しくてよい。或いは、第1の増幅器の電力比は1と異なり、第2の増幅器の電力比は1と異なってよい。代わりに、第1の増幅器の電力比は1に等しく、第2の増幅器の電力比は1と異なってよい。
 第2の態様による電力増幅器の動作方法は、入力された信号を増幅して出力する電力増幅器の動作方法であって、電力増幅器は、縦続接続された第1乃至第Nの増幅器(Nは2以上の整数)を含み、第1乃至第Nの増幅器の各々の回路構成にドハティ増幅器を使用し、第1乃至第(N−1)の増幅器の少なくとも1つの電力比と第Nの増幅器の電力比とを、異なるように動作させることを特徴とする。
 上記第2の態様による電力増幅器の動作方法において、Nは2に等しくてよい。この場合、第1の増幅器は、X1の飽和出力レベルを持つ第1のキャリア増幅器と、Y1の飽和出力レベルを持つ第1のピーク増幅器とを含み、第2の増幅器は、X2の飽和出力レベルを持つ第2のキャリア増幅器と、Y2の飽和出力レベルを持つ第2のピーク増幅器とを含む。第1の増幅器の電力比を(X1/Y1)とし、第2の増幅器の電力比を(X2/Y2)としたとき、電力増幅器の動作方法は、(X1/Y1)≠(X2/Y2)となるように電力増幅器を制御する。例えば、電力増幅器の動作方法は、第1のキャリア増幅器、第1のピーク増幅器、第2のキャリア増幅器、および第2のキャリア増幅器に、異なる電源電圧を供給してよい。或いは、電力増幅器の動作方法は、第1のキャリア増幅器、第1のピーク増幅器、第2のキャリア増幅器、および第2のキャリア増幅器の搭載温度が異なるように温度制御してもよい。代わりに、電力増幅器の動作方法は、第1のキャリア増幅器、第1のピーク増幅器、第2のキャリア増幅器、および第2のキャリア増幅器の整合回路が異なるように制御してもよい。
 以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
 本発明は、マイクロ波回路、移動体通信用無線通信機器、携帯電話基地局装置、IMT(International mobile telecommunication)−2000、HSPA(High Speed Packet Access)Evolution、LTE(Long Term Evolution)、WiMAX(Worldwide Interoperability for Microwave Access)、およびIMT−advancedに適用できる。
 この出願は、2009年10月13日に出願された日本出願特願2009−235926号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (11)

  1.  入力された信号を増幅して出力する電力増幅器であって、
     該電力増幅器は、縦続接続された第1乃至第Nの増幅器(Nは2以上の整数)を含み、
     前記第1乃至第Nの増幅器の各々の回路構成にドハティ増幅器を使用し、
     前記第1乃至第(N−1)の増幅器の少なくとも1つの電力比と前記第Nの増幅器の電力比とが、異なることを特徴とする、電力増幅器。
  2.  前記Nは2に等しく、
     前記第1の増幅器は、X1の飽和出力レベルを持つ第1のキャリア増幅器と、Y1の飽和出力レベルを持つ第1のピーク増幅器とを含み、
     前記第2の増幅器は、X2の飽和出力レベルを持つ第2のキャリア増幅器と、Y2の飽和出力レベルを持つ第2のピーク増幅器とを含み、
     前記第1の増幅器の電力比を(X1/Y1)とし、前記第2の増幅器の電力比を(X2/Y2)としたとき、(X1/Y1)≠(X2/Y2)である、請求項1に記載の電力増幅器。
  3.  各キャリア増幅器と各ピーク増幅器がそれぞれ整合回路を備え、それらの整合回路を異なるように制御する、請求項2に記載の電力増幅器。
  4.  前記第1の増幅器の電力比は1と異なり、前記第2の増幅器の電力比は1に等しい、請求項2に記載の電力増幅器。
  5.  前記第1の増幅器の電力比は1と異なり、前記第2の増幅器の電力比は1と異なる、請求項2に記載の電力増幅器。
  6.  前記第1の増幅器の電力比は1に等しく、前記第2の増幅器の電力比は1と異なる、請求項2に記載の電力増幅器。
  7.  入力された信号を増幅して出力する電力増幅器の動作方法であって、
     前記電力増幅器は、縦続接続された第1乃至第Nの増幅器(Nは2以上の整数)を含み、
     前記第1乃至第Nの増幅器の各々の回路構成にドハティ増幅器を使用し、
     前記第1乃至第(N−1)の増幅器の少なくとも1つの電力比と前記第Nの増幅器の電力比とを、異なるように動作させることを特徴とする、電力増幅器の動作方法。
  8.  前記Nは2に等しく、
     前記第1の増幅器は、X1の飽和出力レベルを持つ第1のキャリア増幅器と、Y1の飽和出力レベルを持つ第1のピーク増幅器とを含み、
     前記第2の増幅器は、X2の飽和出力レベルを持つ第2のキャリア増幅器と、Y2の飽和出力レベルを持つ第2のピーク増幅器とを含み、
     前記第1の増幅器の電力比を(X1/Y1)とし、前記第2の増幅器の電力比を(X2/Y2)としたとき、
     (X1/Y1)≠(X2/Y2)となるように前記電力増幅器を制御することを特徴とする、請求項7に記載の電力増幅器の動作方法。
  9.  前記第1のキャリア増幅器、前記第1のピーク増幅器、前記第2のキャリア増幅器、および前記第2のキャリア増幅器に、異なる電源電圧を供給することを特徴とする、請求項8に記載の電力増幅器の動作方法。
  10.  前記第1のキャリア増幅器、前記第1のピーク増幅器、前記第2のキャリア増幅器、および前記第2のキャリア増幅器の搭載温度が異なるように温度制御することを特徴とする、請求項8に記載の電力増幅器の動作方法。
  11.  前記第1のキャリア増幅器、前記第1のピーク増幅器、前記第2のキャリア増幅器、および前記第2のキャリア増幅器の整合回路が異なるように制御することを特徴とする、請求項8に記載の電力増幅器の動作方法。
PCT/JP2010/067298 2009-10-13 2010-09-27 電力増幅器およびその動作方法 WO2011046031A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011536097A JP5440818B2 (ja) 2009-10-13 2010-09-27 電力増幅器およびその動作方法
EP10823299.2A EP2490329B1 (en) 2009-10-13 2010-09-27 Power amplifier and method for operating same
US13/500,723 US8736364B2 (en) 2009-10-13 2010-09-27 Power amplifier and method of operation thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-235926 2009-10-13
JP2009235926 2009-10-13

Publications (1)

Publication Number Publication Date
WO2011046031A1 true WO2011046031A1 (ja) 2011-04-21

Family

ID=43876082

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/067298 WO2011046031A1 (ja) 2009-10-13 2010-09-27 電力増幅器およびその動作方法

Country Status (4)

Country Link
US (1) US8736364B2 (ja)
EP (1) EP2490329B1 (ja)
JP (1) JP5440818B2 (ja)
WO (1) WO2011046031A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170271A (zh) * 2011-04-29 2011-08-31 中兴通讯股份有限公司 功率放大装置及功放电路
CN102170269A (zh) * 2011-04-29 2011-08-31 中兴通讯股份有限公司 功率放大装置及功放电路
CN102185564A (zh) * 2011-04-29 2011-09-14 中兴通讯股份有限公司 功率放大装置及功放电路
WO2012146014A1 (zh) * 2011-04-29 2012-11-01 中兴通讯股份有限公司 功率放大装置及功放电路
EP2538550A1 (en) * 2011-04-29 2012-12-26 ZTE Corporation Doherty power amplifier device and power amplification method
EP2541762A4 (en) * 2011-04-29 2013-10-16 Zte Corp POWER AMPLIFIER AND POWER AMPLIFIER CIRCUIT FOR THIS
WO2015029462A1 (ja) * 2013-08-28 2015-03-05 株式会社東芝 電力増幅装置、及び電力増幅装置の制御方法
JP2022534393A (ja) * 2019-05-24 2022-07-29 ウルフスピード インコーポレイテッド 統合高調波終端を備えたドハティ増幅器回路
WO2022270537A1 (ja) * 2021-06-24 2022-12-29 株式会社村田製作所 電力増幅回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427332B (zh) * 2011-11-28 2015-04-08 华为技术有限公司 Doherty功率放大器及提高其功放效率的方法、设备
CN103199798B (zh) * 2013-03-20 2015-12-02 华为技术有限公司 一种多赫蒂功率放大电路及功率放大器
CN104935276B (zh) * 2015-07-09 2018-03-13 中国特种设备检测研究院 用于电磁超声导波激励信号生成的线性功率放大装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001518731A (ja) 1997-09-30 2001-10-16 モトローラ・インコーポレイテッド 信号を増幅する装置および方法
JP2006166141A (ja) 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd ドハティ増幅器
WO2007015462A1 (ja) * 2005-08-01 2007-02-08 Mitsubishi Electric Corporation 高効率増幅器
JP2007081800A (ja) 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd ドハティ増幅器
WO2008053534A1 (en) * 2006-10-31 2008-05-08 Panasonic Corporation Doherty amplifier
JP2008535321A (ja) 2005-03-24 2008-08-28 クリー マイクロウェーブ リミテッド ライアビリティ カンパニー 多段モジュールを用いた高電力ドハティ増幅器
JP2009235926A (ja) 2008-03-26 2009-10-15 Honda Motor Co Ltd 車両のエンジン冷却装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444418A (en) * 1994-07-29 1995-08-22 Motorola, Inc. Method and apparatus for feedforward power amplifying
US5786727A (en) * 1996-10-15 1998-07-28 Motorola, Inc. Multi-stage high efficiency linear power amplifier and method therefor
KR20050031663A (ko) * 2003-09-30 2005-04-06 광운대학교 산학협력단 도허티 전력 증폭 장치
JP4715994B2 (ja) * 2004-08-26 2011-07-06 日本電気株式会社 ドハティ増幅器並列運転回路
KR100654650B1 (ko) * 2004-11-25 2006-12-08 아바고테크놀로지스코리아 주식회사 하이브리드 커플러가 없는 직렬구조의 도허티 증폭기
US7573329B2 (en) * 2006-02-09 2009-08-11 Vt Silicon, Inc. System and method for IM3 reduction and cancellation in amplifiers
US8026775B2 (en) * 2007-02-20 2011-09-27 Bae Systems Information And Electronic Systems Integration Inc. Decade bandwidth planar MMIC four port transformer
WO2007123040A1 (ja) * 2006-04-21 2007-11-01 Nec Corporation 電力増幅器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001518731A (ja) 1997-09-30 2001-10-16 モトローラ・インコーポレイテッド 信号を増幅する装置および方法
JP2006166141A (ja) 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd ドハティ増幅器
JP2008535321A (ja) 2005-03-24 2008-08-28 クリー マイクロウェーブ リミテッド ライアビリティ カンパニー 多段モジュールを用いた高電力ドハティ増幅器
WO2007015462A1 (ja) * 2005-08-01 2007-02-08 Mitsubishi Electric Corporation 高効率増幅器
JP2007081800A (ja) 2005-09-14 2007-03-29 Matsushita Electric Ind Co Ltd ドハティ増幅器
WO2008053534A1 (en) * 2006-10-31 2008-05-08 Panasonic Corporation Doherty amplifier
JP2009235926A (ja) 2008-03-26 2009-10-15 Honda Motor Co Ltd 車両のエンジン冷却装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
STEVE C. CRIPPS: "RF POWER AMPLIFIERS FOR WIRELESS COMMUNICATIONS", April 1999, ARTECH HOUSE MICROWAVE LIBRARY

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2538551A1 (en) * 2011-04-29 2012-12-26 ZTE Corporation Power amplifier device and power amplifier circuit
EP2538550A1 (en) * 2011-04-29 2012-12-26 ZTE Corporation Doherty power amplifier device and power amplification method
CN102170271A (zh) * 2011-04-29 2011-08-31 中兴通讯股份有限公司 功率放大装置及功放电路
WO2012146015A1 (zh) * 2011-04-29 2012-11-01 中兴通讯股份有限公司 功率放大装置及功放电路
WO2012146017A1 (zh) * 2011-04-29 2012-11-01 中兴通讯股份有限公司 功率放大装置及功放电路
WO2012146014A1 (zh) * 2011-04-29 2012-11-01 中兴通讯股份有限公司 功率放大装置及功放电路
EP2536025A1 (en) * 2011-04-29 2012-12-19 ZTE Corporation Power amplifier device and power amplifier circuit
EP2538552A4 (en) * 2011-04-29 2015-03-18 Zte Corp POWER AMPLIFIER DEVICE AND POWER AMPLIFIER CIRCUIT
CN102185564A (zh) * 2011-04-29 2011-09-14 中兴通讯股份有限公司 功率放大装置及功放电路
EP2541762A4 (en) * 2011-04-29 2013-10-16 Zte Corp POWER AMPLIFIER AND POWER AMPLIFIER CIRCUIT FOR THIS
EP2538550A4 (en) * 2011-04-29 2014-09-10 Zte Corp DOHERTY POWER AMPLIFIERS AND POWER AMPLIFICATION PROCESS
EP2538551A4 (en) * 2011-04-29 2014-09-10 Zte Corp POWER AMPLIFIER AND POWER AMPLIFIER CIRCUIT FOR THIS
EP2704317A4 (en) * 2011-04-29 2014-11-05 Zte Corp POWER AMPLIFIER AND POWER AMPLIFIER CIRCUIT FOR THIS
CN102170269A (zh) * 2011-04-29 2011-08-31 中兴通讯股份有限公司 功率放大装置及功放电路
EP2536025A4 (en) * 2011-04-29 2015-04-29 Zte Corp POWER AMPLIFIER DEVICE AND POWER AMPLIFIER CIRCUIT
WO2015029462A1 (ja) * 2013-08-28 2015-03-05 株式会社東芝 電力増幅装置、及び電力増幅装置の制御方法
JP2015046795A (ja) * 2013-08-28 2015-03-12 株式会社東芝 電力増幅装置、及び電力増幅装置の制御方法
JP2022534393A (ja) * 2019-05-24 2022-07-29 ウルフスピード インコーポレイテッド 統合高調波終端を備えたドハティ増幅器回路
WO2022270537A1 (ja) * 2021-06-24 2022-12-29 株式会社村田製作所 電力増幅回路

Also Published As

Publication number Publication date
JP5440818B2 (ja) 2014-03-12
EP2490329A4 (en) 2017-06-21
US8736364B2 (en) 2014-05-27
US20120200353A1 (en) 2012-08-09
JPWO2011046031A1 (ja) 2013-03-07
EP2490329A1 (en) 2012-08-22
EP2490329B1 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
JP5440818B2 (ja) 電力増幅器およびその動作方法
JP5804267B2 (ja) ドハティ増幅器
US8466746B2 (en) Three-stage GaN HEMT doherty power amplifier for high frequency applications
CN100406356C (zh) 具有增强补偿能力和功率增加效率的功率放大器电路
EP2538552A1 (en) Power amplifier device and power amplifier circuit
US9484866B2 (en) Doherty power amplifying circuit and power amplifier
EP2704317A1 (en) Power amplifier device and power amplifier circuit
JP2014217058A (ja) 非線形ドライバを用いる増幅器
US8773206B2 (en) Power amplifier apparatus and power amplifier circuit
Kawai et al. A high-efficiency low-distortion GaN HEMT Doherty power amplifier with a series-connected load
US20130214866A1 (en) Power amplifier tube and power amplification method
AU2021203810A1 (en) Multistage doherty power amplifier and transmitter
EP1515434A1 (en) High-frequency amplifier
US10879847B2 (en) Transmission unit
Wood et al. A high power, high efficiency UMTS amplifier using a novel Doherty configuration
US7161433B2 (en) High-frequency amplifier
KR102457874B1 (ko) 다단 선형화 기법을 이용한 전력증폭기
Colantonio et al. Doherty power amplifier and GaN technology
Ishioka et al. High-efficiency OFDM power amplifier system using a new polar modulation technique
Indumathi et al. Design of Common-Drain CMOS Power Amplifier for LTE Applications
KR20010104474A (ko) 고주파 선형 전력 증폭기의 대전력 방식 전치 왜곡 장치
CN116938168A (zh) 一种功率放大器和放大信号的方法
Son et al. RF CMOS power amplifiers for mobile terminals
JP2009232373A (ja) 増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10823299

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011536097

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13500723

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010823299

Country of ref document: EP