WO2011043263A1 - 成膜方法及びプラズマ処理装置 - Google Patents

成膜方法及びプラズマ処理装置 Download PDF

Info

Publication number
WO2011043263A1
WO2011043263A1 PCT/JP2010/067246 JP2010067246W WO2011043263A1 WO 2011043263 A1 WO2011043263 A1 WO 2011043263A1 JP 2010067246 W JP2010067246 W JP 2010067246W WO 2011043263 A1 WO2011043263 A1 WO 2011043263A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
plasma
film forming
procedure
gas
Prior art date
Application number
PCT/JP2010/067246
Other languages
English (en)
French (fr)
Inventor
英亮 山▲崎▼
裕 布重
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2011043263A1 publication Critical patent/WO2011043263A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Definitions

  • the present invention relates to a film forming method and a plasma processing apparatus, and more particularly to a film forming method and a plasma processing apparatus for forming a thin film such as a barrier layer on the surface of an object to be processed such as a semiconductor wafer.
  • a desired device is manufactured by repeatedly performing various processes such as a film forming process, an etching process, an annealing process, and an oxidation diffusion process on a semiconductor wafer.
  • various processes such as a film forming process, an etching process, an annealing process, and an oxidation diffusion process on a semiconductor wafer.
  • aluminum alloys have been mainly used as wiring materials and embedding materials in the process of manufacturing semiconductor devices. Recently, however, line widths and hole diameters have become increasingly finer, and the operating speed of semiconductor devices has increased. Tungsten (W), copper (Cu), etc. tend to be used because of the desire to make them.
  • the metal material such as Al, W, or Cu
  • silicon is used between an insulating material such as a silicon oxide film (SiO 2) and the metal material.
  • SiO 2 silicon oxide film
  • a barrier layer is interposed at the boundary portion between the insulating layer and the lower conductive layer.
  • this barrier layer it is widely known to use a Ta film, a TaN film, a Ti film, a TiN film, or the like (Patent Documents 1 to 5). This point will be described with reference to FIG.
  • FIG. 18 is a process diagram for explaining a film forming method at the time of filling a concave portion on the surface of a semiconductor wafer.
  • a conductive layer 2 serving as a wiring layer for example, is formed on the surface of a semiconductor wafer W made of, for example, a silicon substrate as the object to be processed, so as to cover the conductive layer 2.
  • the insulating layer 4 made of, for example, an SiO 2 film or the like is formed on the entire surface of the semiconductor wafer W with a predetermined thickness.
  • the conductive layer 2 is made of, for example, a silicon layer doped with impurities, and specifically corresponds to, for example, an electrode such as a transistor or a capacitor.
  • contact recesses 6 such as through holes and via holes for making electrical contact with the conductive layer 2 are formed.
  • An elongated trench (groove) may be formed as the recess 6.
  • the surface of the conductive layer 2 is exposed at the bottom of the recess 6.
  • a Ti film 8 is formed as a metal film on the entire wafer surface including the inner surface (inner surface) by a plasma CVD (Chemical Vapor Deposition) method.
  • a plasma CVD Chemical Vapor Deposition
  • nitriding is performed by heating in an atmosphere of NH 3, for example.
  • a TiN film 10 which is a titanium nitride film is formed on the Ti film 8 which has been subjected to nitriding treatment, and a barrier having a two-layer structure of the Ti film 8 and the TiN film 10 is formed. Layer 12 is formed.
  • the TiN film 10 is not formed, and the barrier layer 12 is configured only by the Ti film 8. Further, the TiN film 10 is formed by, for example, a thermal CVD method using TiCl 4 gas or the like, or an SFD (Sequential Flow Deposition) method in which a source gas and a nitriding gas are alternately flowed. After the barrier layer 12 is formed in this way, the recess 6 is filled with a conductive material such as tungsten, and then the excess conductive material is removed by etching or the like.
  • a thermal CVD method using TiCl 4 gas or the like or an SFD (Sequential Flow Deposition) method in which a source gas and a nitriding gas are alternately flowed.
  • the barrier layer 12 including a Ti film can particularly suppress the diffusion of metals, etc., and Ti reacts with the silicon in the lower silicon layer to be silicided, resulting in a very low electrical resistance, and further, the volume expansion coefficient This is because it has advantages such as being small and having good adhesion to the wiring material.
  • JP 11-186197 A Japanese Patent Laid-Open No. 2004-232080 JP 2003-142425 A JP 2006-148074 A Japanese National Patent Publication No. 10-501100
  • the deposition temperature of the Ti film tends to further decrease in order to suppress thermal diffusion of impurities.
  • the deposition temperature of the Ti film becomes lower, the silicidation reaction in which Ti reacts with silicon of the lower silicon layer does not sufficiently occur.
  • the formation of titanium silicide in the Ti film becomes insufficient and the contact resistance increases.
  • further miniaturization is required in the future and the thickness of the Ti film tends to be reduced, an early solution of the above-described problems is desired.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a film forming method and a plasma processing apparatus capable of reducing contact resistance by sufficiently performing a silicidation reaction. To do.
  • a film forming method of the present invention is a film forming method for forming a thin film on a surface of an object to be processed in a processing container configured to be evacuated, and a source gas is supplied.
  • a film forming method of the present invention is a film forming method for forming a thin film on a surface of an object to be processed in a processing container configured to be evacuated, A metal film forming procedure for forming a metal film containing titanium as the thin film by a CVD method, and a titanium nitride film forming procedure for forming a titanium nitride film as the thin film using plasma.
  • a processing container using a source gas is used. Since a metal film containing titanium was formed as a thin film by plasma CVD in the inside, and the annealing process was performed on the metal film in this processing container, the silicidation reaction can be sufficiently performed, and the contact resistance Can be reduced.
  • the thin film is formed by plasma CVD.
  • a metal film forming procedure for forming a metal film containing titanium and a titanium nitride film forming procedure for forming a titanium nitride film as a thin film using plasma the formation of titanium silicide having a low resistivity is promoted. The contact resistance can be reduced.
  • FIG. 1 is a schematic diagram showing the configuration of a plasma processing apparatus according to an embodiment of the present invention.
  • a plasma processing apparatus 20 of the present invention has a processing container 22 formed into a cylindrical shape from, for example, aluminum, aluminum alloy, stainless steel, etc., and this processing container 22 is grounded.
  • the bottom 24 of the processing vessel 22 is provided with an exhaust port 26 for discharging the atmosphere in the vessel, and a vacuum exhaust system 28 is connected to the exhaust port 26.
  • the evacuation system 28 has an exhaust passage 29 connected to the exhaust port 26.
  • the exhaust passage 29 has a valve opening degree for adjusting the pressure from the upstream side to the downstream side.
  • a pressure regulating valve 30 and a vacuum pump 32 configured to be adjustable are sequentially provided. Thereby, the inside of the processing container 22 can be evacuated uniformly from the bottom peripheral portion.
  • a disk-like mounting table 36 is provided in the processing container 22 via a support 34 made of a conductive material, and a semiconductor wafer W such as a silicon substrate can be mounted thereon as a processing target. It is like that.
  • the mounting table 36 is made of ceramic such as AlN, and the surface thereof is coated with a conductive material, and also serves as a lower electrode that is one of plasma electrodes. Is grounded.
  • a semiconductor wafer W having a diameter of 300 mm is placed on the mounting table 36.
  • a mesh-like conductive member is embedded in the mounting table 36 as the lower electrode, and the conductive member is grounded.
  • a heating means 38 such as a resistance heater is embedded in the mounting table 36 so that the semiconductor wafer W can be heated and maintained at a desired temperature.
  • the mounting table 36 includes a clamp ring (not shown) that presses the periphery of the semiconductor wafer W and fixes it on the mounting table 36, and the semiconductor wafer W is lifted and lowered when the semiconductor wafer W is loaded / unloaded.
  • a lifter pin is provided.
  • the shower head 40 is integrated with the ceiling plate 42. Has been made.
  • the peripheral portion of the ceiling plate 42 is airtightly attached to the upper end portion of the container side wall via an insulating material 44.
  • the shower head 40 is made of a conductive material such as aluminum or an aluminum alloy.
  • the shower head 40 is formed in a circular shape so as to be opposed to cover substantially the entire upper surface of the mounting table 36, and a processing space S is formed between the shower head 40 and the mounting table 36.
  • the shower head 40 introduces various gases into the processing space S in a shower shape, and a plurality of injection holes 46 for injecting gas are formed on the injection surface on the lower surface of the shower head 40.
  • a gas introduction port 48 for introducing gas into the head is provided above the shower head 40, and a gas supply means 50 for supplying various gases is attached to the gas introduction port 48.
  • the gas supply means 50 has a supply passage 52 connected to the gas introduction port 48.
  • a plurality of branch pipes 54 are connected to the supply passage 52, and for example, a TiCl 4 gas source 56 for storing TiCl 4 gas, and an H 2 gas source 58 for storing H 2 gas as source gas for film formation are connected to each branch pipe 54.
  • An Ar gas source 60 that stores, for example, Ar gas as a plasma gas
  • an NH 3 gas source 62 that stores, for example, ammonia as a nitriding gas
  • an N 2 gas source 64 that stores, for example, N 2 gas as a purge gas are connected.
  • the flow rate of each gas is controlled by a flow rate controller 66 such as a mass flow controller provided in each branch pipe 54.
  • an on-off valve 68 is provided to supply and stop the supply of each gas as necessary.
  • each gas is supplied in a mixed state in one supply passage 52
  • the present invention is not limited to this, and a part or all of the gases are individually supplied into different supply passages, You may make it mix in the shower head 40.
  • FIG. a gas conveyance form is used in which the gases are mixed in the processing space S without being mixed in the supply passage 52 or the shower head 40 (so-called postmix).
  • a ring-shaped insulating member 69 made of, for example, quartz is provided between the outer periphery of the shower head 40 and the inner wall of the processing container 22 in the processing container 22, and the lower surface thereof is the same as the ejection surface of the shower head 40. It is set to a horizontal level so that plasma is not unevenly distributed.
  • a head heater 72 is provided on the upper surface side of the shower head 40 so that the shower head 40 can be adjusted to a desired temperature.
  • the processing container 22 has plasma forming means 74 for forming plasma in the processing space S between the mounting table 36 and the shower head 40 described above.
  • the plasma forming means 74 has a lead wire 76 connected to the upper part of the shower head 40, and a plasma of 450 kHz, for example, is connected to the lead wire 76 via a matching circuit 78 on the way.
  • a high-frequency power source 70 that is a power source for generation is connected. This frequency is not limited to 450 kHz, and other frequencies such as 2 MHz, 13.56 MHz, and 2.45 GHz may be used.
  • the output power is made variable so that an arbitrary amount of power can be output.
  • a gate valve 80 configured to be airtightly opened and closed when the semiconductor wafer W is loaded and unloaded is provided on the side wall of the processing container 22.
  • the size of each constituent member configured in this way is, for example, that the diameter of the shower head 40 is about 340 mm, the diameter of the mounting table 36 is about 340 mm, The distance to the shower head 40 is about 13.5 mm, and the volume in the processing container 22 is about 34 liters.
  • a control unit 82 such as a computer is provided.
  • the control unit 82 includes a storage medium 84 that stores a computer program necessary for the control.
  • the storage medium 84 includes, for example, a flexible disk, a CD (Compact Disc), a hard disk, a flash memory, or a DVD.
  • FIG. 2 is a process diagram for explaining the film forming method of the first embodiment of the present invention
  • FIG. 3 is a flowchart for explaining the film forming method of the first embodiment of the present invention.
  • a case where a titanium (Ti) film, which is a metal film containing titanium, is formed as a thin film formed by the plasma processing method will be described as an example.
  • a semiconductor wafer W having a diameter of 300 mm is mounted on the mounting table 36 of the processing container 22.
  • a recess 6 is formed as shown in FIG.
  • the structure of the semiconductor wafer W is the same as that described with reference to FIG.
  • a conductive layer 2 that becomes, for example, a wiring layer is formed on the surface of the semiconductor wafer W, and an insulating layer 4 made of, for example, a SiO 2 film is formed on the entire surface of the semiconductor wafer W so as to cover the conductive layer 2. It is formed with a predetermined thickness.
  • the conductive layer 2 is made of, for example, a silicon layer, a silicon layer doped with impurities, a polysilicon layer, an amorphous silicon layer, or the like, and specifically corresponds to an electrode of a transistor or a capacitor.
  • contact recesses 6 such as through holes and via holes for making electrical contact with the conductive layer 2 are formed.
  • the inner diameter of the recess 6 (the width when the recess 6 is a groove) is, for example, 50 nm or less, and the aspect ratio (ratio between the depth of the recess and the hole diameter) is about 10.
  • An elongated trench (groove) may be formed as the recess 6. The surface of the conductive layer 2 is exposed at the bottom of the recess 6.
  • the source gas TiCl4 gas, the reducing gas H2 gas, and the plasma gas Ar gas are flowed from the gas supply means 50 to the shower head 40, which is a gas introduction means, at a predetermined flow rate. It introduces into the processing container 22 from the shower head 40, and the inside of the processing container 22 is evacuated by the vacuum pump 32 of the vacuum exhaust system 28, and is maintained at a predetermined pressure.
  • a high frequency of 450 kHz is applied from the high frequency power source 70 of the plasma forming means 74 to the shower head 40 as the upper electrode, and a high frequency electric field is applied between the shower head 40 and the mounting table 36 as the lower electrode to generate electric power. throw into.
  • Ar gas is turned into plasma, and TiCl 4 gas and H 2 gas are reacted to form a metal film containing titanium as a thin film, that is, a Ti film 8 on the surface of the semiconductor wafer W as shown in FIG.
  • the film is formed by plasma CVD (Chemical Vapor Deposition) method (S1).
  • the temperature of the semiconductor wafer W is maintained at a predetermined temperature by the heating means 38 made of a resistance heater embedded in the mounting table 36.
  • the Ti film 8 is deposited not only on the top surface of the semiconductor wafer W but also on the bottom surface and side surfaces in the recess 6.
  • Specific process conditions at this time are, for example, a process pressure in the range of 66 to 2670 Pa and a process temperature in the range of 200 to 1000 ° C., for example.
  • the process pressure if the pressure is too low, the film forming rate decreases, and if the pressure is too high, the load on the apparatus during the plasma treatment increases, so it is more preferably in the range of 266 to 1200 Pa.
  • the process temperature is preferably in the range of 350 to 600 ° C. because the film formation rate decreases at low temperatures and the surface roughness of the film increases at high temperatures.
  • the process temperature at the time of forming the Ti film 8 is higher than 600 ° C., the film forming speed is increased, but the effect of reducing the resistivity by annealing is reduced.
  • the process temperature at the time of film forming is 600 ° C.
  • the following is more effective.
  • the film forming process temperature is lower than 350 ° C., a long time is required for the annealing process after the film forming process, and therefore 350 ° C. or higher is preferable from the viewpoint of improving the throughput.
  • the flow rate of each gas is, for example, in the range of 1 to 100 sccm for TiCl4 gas, in the range of 50 to 10,000 sccm for Ar, and in the range of 5 to 10,000 sccm for H2, for example.
  • the thickness of the Ti film 8 is about 1 to 50 nm.
  • the high frequency power is 150 to 1500 W (watts).
  • Ti and Si in the conductive layer 2 gradually react with each other due to heat during the film formation.
  • the silicide is formed and TiSix (x: positive number) represented by TiSi2 is formed.
  • annealing is performed in the same processing vessel 22 as shown in FIG. 2C (S2). Specifically, the supply of TiCl 4 gas that has been supplied in the above metal film formation procedure is stopped, and the supply of Ar gas and H 2 gas is continued at the same flow rate.
  • the process temperature during this annealing treatment is 200 ° C. or more and 1000 ° C. or less. However, the effect of annealing treatment decreases as the temperature is lowered, so 350 ° C. or more is preferable. Since it fades, it is desirable that it is 600 degrees C or less.
  • the process temperature during the annealing process is set to be the same as the process temperature of the metal film forming procedure.
  • the process pressure is in the range of 66 to 2670 Pa, and is preferably set to be the same as the process pressure in the metal film forming procedure.
  • the annealing time is 30 sec or more as will be described later. If the annealing time is less than 30 seconds, a sufficient annealing effect (decrease in resistivity) cannot be exhibited. As will be described later, if the annealing time exceeds 180 seconds, the annealing effect is substantially saturated, so the upper limit is 180 seconds from the viewpoint of improving the throughput.
  • plasma may be generated by supplying high-frequency power, or may be performed without generating plasma by stopping the supply of high-frequency power.
  • the annealing effect can be enhanced by performing the annealing process in the plasma atmosphere by generating the plasma, compared with the case where the plasma is not generated.
  • the nitriding process of the Ti film 8 is performed in the same processing vessel 22 as shown in FIG. 2D (S3). Specifically, the supply of NH 3 gas, which is a nitriding gas, is started after the annealing treatment procedure. In this case, the supply of Ar gas and H 2 gas is continued from the annealing procedure. At the same time, high-frequency power is supplied to form plasma. This high frequency power is, for example, 800 W (watts). Further, nitriding with Ar gas, H2 gas, and NH3 gas may be performed without generating plasma.
  • NH 3 gas which is a nitriding gas
  • the process temperature and the process pressure may be set to be the same as in the previous annealing procedure.
  • the flow rate of the NH 3 gas is in the range of 5 to 10,000 sccm, for example.
  • the nitriding time is, for example, in the range of 5 to 120 seconds.
  • a TiN (titanium nitride) film is formed in the same processing vessel 22 as shown in FIG. 2E (S4).
  • the TiN film may be formed in another processing container. Specifically, TiCl4 gas, N2 gas, reducing gas H2 gas, and plasma gas Ar gas are supplied while controlling the flow rate. At the same time, high frequency power is supplied to generate plasma, and the TiN film 10 is formed by plasma CVD.
  • the process conditions for forming the TiN film are set such that the process pressure is in the range of 66 to 2670 Pa, the process temperature is in the range of 200 to 1000 ° C., and preferably both are the same as those in the nitriding treatment.
  • the gas flow rates are, for example, 1 to 100 sccm for TiCl 4 gas, 50 to 10,000 sccm for Ar gas, 5 to 10,000 sccm for H 2 gas, and 5 to 5000 sccm for N 2 gas, for example.
  • the high frequency power is 150 to 1500 W (watts).
  • the thickness of this TiN film is, for example, about 1 to 50 nm.
  • the TiN film may be formed by a thermal CVD process without using plasma. When comparing the case where the TiN film is formed by the thermal CVD method and the case where the TiN film is formed by the plasma CVD method, the specific resistance of the TiN film itself is lower when the film is formed using plasma. Since the film thickness on the side wall of the contact hole is reduced, the diameter of tungsten (W) wiring used as a plug can be increased and the resistance of the W wiring itself is also reduced. Can be reduced.
  • the barrier layer 12 having a two-layer structure composed of the Ti film 8 and the TiN film 10 is formed.
  • the reducing gas H 2 gas, the plasma gas Ar gas, and the nitriding gas NH 3 gas are supplied in the same processing vessel 22, and the TiN film 10 is nitrided by the Ar gas plasma.
  • the semiconductor wafer W is unloaded from the processing vessel 22 and the recess 6 is filled with a conductive film.
  • Cl in the TiN film is lost and the TiN film itself is more nitrided, and the ratio of Ti and N in the film is almost 1: 1.
  • the specific resistance value approaches the bulk value, and the resistance value of the TiN film can be further reduced.
  • a tungsten film is embedded as the conductive material by a thermal CVD process, or copper is embedded as the conductive material by a plating process.
  • the unnecessary conductive film located on the upper surface of the semiconductor wafer W is scraped off and removed.
  • the removal method for example, an etching process or CMP (Chemical Mechanical Polishing) is used.
  • FIG. 4 is a graph showing the relationship between the annealing time and the resistivity of the Ti film.
  • the horizontal axis represents the annealing time, and the vertical axis represents the Ti film resistivity.
  • the annealing time is 30 seconds or more
  • the resistivity of the Ti film is greatly reduced as the annealing time is increased. Therefore, as described above, it can be understood that the annealing effect can be sufficiently exhibited by performing the annealing time for 30 seconds or more.
  • the annealing time is longer than 180 sec, the annealing effect is substantially saturated and the resistivity is hardly decreased further. Therefore, considering the throughput, it can be seen that the maximum annealing time is 180 sec.
  • the annealing time was 60 seconds
  • high frequency power was applied to form plasma, and annealing was performed in a plasma atmosphere.
  • the result at that time is indicated by a point P1.
  • the high frequency power at this time was 800 W.
  • the resistivity is lower by about 20 ⁇ ⁇ cm than when the annealing process is performed without using plasma. Yes. Therefore, it can be seen that it is preferable to form plasma during the annealing process and perform the annealing process in a plasma atmosphere.
  • FIG. 5 is a graph showing the dependency of the Ti film formation temperature and the effect of annealing at 640 ° C.
  • the horizontal axis represents the process temperature during film formation
  • the vertical axis represents the resistivity.
  • a curve A1 in FIG. 5 shows the resistivity (without annealing) immediately after the Ti film formation process
  • a curve A2 shows an annealing process at 640 ° C. immediately after the Ti film formation process. The resistivity when performed is shown.
  • the process conditions during the annealing process at 640 ° C. at this time are a process pressure of 667 Pa, a flow rate of N 2 gas of 3600 sccm, and an annealing time of 120 sec.
  • the resistivity decreases as the deposition temperature of the Ti film increases, and the rate of decrease in resistivity decreases as the temperature rises above 600 ° C. This is because the silicidation reaction during film formation is promoted as the film formation temperature increases.
  • the resistivity is reduced to about 40 ⁇ ⁇ cm by annealing at 640 ° C. after the film formation regardless of the film formation temperature of the Ti film.
  • the resistivity at this time is 53.7 ⁇ ⁇ cm
  • the resistivity after annealing at 640 ° C. is 41.2 ⁇ ⁇ cm. It can be seen that the resistivity is decreased by 12.5 ⁇ ⁇ cm due to the annealing effect.
  • the process temperature during film formation is preferably 600 ° C. or lower. Further, when the film forming process temperature is lower than 350 ° C., the film forming speed of the Ti film is decreased, or the annealing time after the film forming process is increased.
  • FIG. 6 is a graph showing the dependence of the Ti film on the deposition temperature and the resistivity when annealing is performed immediately after the film is formed at 550 ° C. as described above.
  • the horizontal axis represents the process temperature during film formation
  • the vertical axis represents the resistivity.
  • Point P2 in FIG. 6 shows the resistivity when annealing is performed for 120 seconds at 550 ° C. immediately after the Ti film is formed at 550 ° C.
  • the resistivity is lowered by about 60 ⁇ ⁇ cm by performing the annealing process at 550 ° C. for 120 sec. It can be seen that this value is substantially the same as the resistivity immediately after the Ti film is formed at 575 ° C.
  • the resistivity can be reduced without increasing or decreasing the temperature of the wafer by performing an annealing process immediately after the Ti film is formed.
  • FIG. 7 is a flowchart for explaining a modification of the film forming method of the first embodiment of the present invention.
  • the film forming process is performed by reversing the order of the annealing process and the nitriding process. Therefore, the processing of each procedure is performed in the order of steps S1, S3, S2, and S4.
  • the process conditions in this case are all the same as in the first embodiment. In the case of this modification, the same operational effects as those of the embodiment of FIG. 3 can be exhibited.
  • the film forming method is actually performed on the embodiment of FIG. 3 and the embodiment of FIG. 7, the results are compared, and the evaluation results are described. For comparison, a conventional film forming method without annealing was also performed.
  • Each process condition of the film forming process, nitriding process and annealing process at this time is as follows.
  • the resistivity of the Ti film is 100.8 ⁇ ⁇ cm
  • the resistivity of the Ti film is 110.7 ⁇ ⁇ cm. Met.
  • the barrier layer 12 is described as an example of a barrier layer having a two-layer structure including the Ti film 8 and the TiN film 10, but the TiN film forming procedure in step S4 is described from each of the above embodiments.
  • a single-layer barrier layer made of the Ti film 8 may be used. Even in the case of a single-layered barrier layer, since the Ti film is nitrided after being formed, the surface of the Ti film is nitrided, and this layer serves as a barrier layer to ensure barrier properties. Become.
  • the annealing process is performed after the titanium-containing metal film is formed.
  • plasma is used. By forming a titanium nitride film, formation of titanium silicide having a low resistivity is promoted.
  • FIG. 8 is a process diagram for explaining a film forming method of the second embodiment of the present invention
  • FIG. 9 is a process diagram for explaining a modification of the film forming method of the second embodiment of the present invention.
  • FIG. 10 is a process diagram for explaining another modification of the film forming method according to the second embodiment of the present invention.
  • FIG. 11A is a flowchart for explaining a film forming method according to the second embodiment of the present invention
  • FIG. 11B is a flowchart for explaining a modification of the film forming method according to the second embodiment of the present invention.
  • FIG. 11C is a flowchart for explaining another modification of the film forming method according to the second embodiment of the present invention. 8 to 11C, the same components as those shown in FIGS. 1 to 7 and 18 are denoted by the same reference numerals.
  • the wafer W as shown in FIG. 8A in which the concave portion 6 is formed on the surface of the insulating layer 4 is formed.
  • a metal film forming procedure for forming a Ti film 8 as a metal film containing titanium on the surface is performed by plasma CVD (S21). This procedure is the same as the procedure shown in FIG. 2B, and each process condition such as temperature, pressure and gas flow rate is exactly the same as the case described with reference to FIG. .
  • the process pressure is in the range of 66 to 2670 Pa, and the process temperature is in the range of 200 to 1000 ° C., for example.
  • the process pressure if the pressure is too low, the film forming rate decreases, and if the pressure is too high, the load on the apparatus during the plasma treatment increases, so it is more preferably in the range of 266 to 1200 Pa.
  • the process temperature is preferably in the range of 350 to 600 ° C. because the film formation rate decreases at low temperatures and the surface roughness of the film increases at high temperatures.
  • the process temperature at the time of forming the Ti film 8 is higher than 600 ° C., the film forming speed is increased, but the formation of titanium silicide during the film forming proceeds.
  • the resistance by the titanium nitride film formed using plasma is increased. Since the effect of reducing the rate is reduced, the effect is greater when the process temperature during film formation is 600 ° C. or lower. In addition, when the film forming process temperature is lower than 350 ° C., a long time is required for the annealing process after the film forming process, and therefore 350 ° C. or higher is preferable from the viewpoint of improving the throughput.
  • the flow rate of each gas is, for example, in the range of 1 to 100 sccm for TiCl4 gas, in the range of 50 to 10000 sccm for Ar, and in the range of 5 to 10000 sccm for H2, for example.
  • the thickness of the Ti film 8 is about 1 to 50 nm.
  • the high frequency power is 150 to 1500 W (watts).
  • the TiN (titanium nitride) film 10 is next used in the same processing vessel 22 using plasma as shown in FIG. A titanium nitride film forming procedure is performed to form (S22).
  • the TiN film may be formed in another processing container. Specifically, TiCl4 gas, N2 gas, reducing gas H2 gas, and plasma gas Ar gas are supplied while controlling the flow rate. At the same time, high frequency power is supplied to generate plasma, and the TiN film 10 is formed by plasma CVD.
  • the process conditions at the time of forming the TiN film are such that the process pressure is in the range of 66 to 2670 Pa and the process temperature is in the range of 200 to 1000 ° C., and preferably both are the same as those at the time of forming the immediately preceding Ti film.
  • the process pressure if the pressure is too low, the film forming rate decreases, and if the pressure is too high, the load on the apparatus during the plasma treatment increases, so it is more preferably in the range of 266 to 1200 Pa.
  • the process temperature is preferably in the range of 350 to 800 ° C. because the film formation rate decreases at low temperatures, the surface roughness of the film increases and control of thin film formation becomes difficult at high temperatures.
  • the film forming speed at the time of forming the Ti film 10 is higher than 800 ° C.
  • the film forming speed is increased, but the controllability of the thin film formation is lowered and it becomes difficult to control with good reproducibility.
  • the temperature is preferably 800 ° C. or lower.
  • the film forming process temperature is lower than 350 ° C., it takes a long time to form the TiN film 10 by plasma CVD. Therefore, the temperature is preferably 350 ° C. or higher from the viewpoint of improving the throughput.
  • the gas flow rates are, for example, 1 to 100 sccm for TiCl 4 gas, 50 to 10,000 sccm for Ar gas, 5 to 10,000 sccm for H 2 gas, and 5 to 5000 sccm for N 2 gas, for example.
  • the high frequency power is 150 to 1500 W (watts).
  • the thickness of the TiN film is, for example, about 1 to 50 nm.
  • the barrier layer 12 having a two-layer structure composed of the Ti film 8 and the TiN film 10 is formed.
  • the thickness of the TiN film 10 is set to 2 nm or more, preferably 4 nm or more, according to data to be described later.
  • the semiconductor wafer W is unloaded from the processing container 22 and the recess 6 is filled with a conductive film.
  • a tungsten film is embedded as the conductive material by a thermal CVD process, or copper is embedded as the conductive material by a plating process. According to this, formation of titanium silicide having a low resistivity can be promoted, and as a result, contact resistance can be reduced.
  • the thin film is formed by the plasma CVD method. Since it has a metal film forming procedure for forming a metal film containing titanium and a titanium nitride film forming procedure for forming a titanium nitride film as a thin film using plasma, the formation of titanium silicide with a low resistivity is promoted. As a result, the contact resistance can be reduced.
  • a metal film formation procedure S21 is formed between the metal film formation procedure S21 and the titanium nitride film formation procedure S22 in the embodiment of FIG. 11A.
  • a first nitriding procedure (S21-1) is performed to perform nitriding on the metal film (ie, Ti film 8).
  • FIG. 9 the first nitridation procedure performed between the Ti film formation procedure shown in FIG. 8B and the TiN film formation procedure using plasma shown in FIG. 8C is shown in FIG. It is described.
  • This procedure may be performed in the same processing container 22 as that in which the Ti film 8 is formed. Further, this procedure is the same as the procedure shown in FIG. 2D, and each process condition such as temperature, pressure and gas flow rate is completely the same as the case described with reference to FIG. The same.
  • the supply of TiCl 4 gas is stopped and the supply of NH 3 gas, which is a nitriding gas, is started.
  • the supply of Ar gas and H 2 gas is continued from the metal film forming procedure.
  • high-frequency power is supplied to form plasma. This high frequency power is, for example, 800 W (watts).
  • nitriding with Ar gas, H2 gas, and NH3 gas may be performed without generating plasma.
  • the process temperature and the process pressure may be set to the same as in the previous metal film formation procedure.
  • the flow rate of the NH 3 gas is in the range of 5 to 10,000 sccm, for example.
  • the nitriding time is, for example, in the range of 5 to 120 seconds.
  • a second nitriding process is performed on the titanium nitride film after the titanium nitride film forming step S22 in the embodiment of FIG. 11B.
  • the nitriding procedure (S22-1) is performed.
  • the second nitriding procedure performed after the TiN film formation by the plasma shown in FIG. 9D is shown in FIG.
  • This procedure may be performed in the same processing vessel 22 as that in which the titanium nitride film 10 is formed.
  • the gas type used in the second nitriding process is the same as that in the previous first nitriding process, and the flow rate of each gas is the same as in the previous first nitriding process.
  • the process pressure, process temperature, and high frequency power may be set to be the same as the previous titanium nitride film formation procedure. Also in this case, the same effect as the embodiment of FIG. 11A can be exhibited.
  • the film forming method may be performed so as to omit the first nitriding procedure shown in FIG. Further, if each procedure of the film forming method of the second embodiment is performed in the same processing container 22, the transfer of the wafer W becomes unnecessary, and the throughput can be improved accordingly.
  • the resistivity was measured here for the embodiment of FIG. 11C.
  • an evaluation was also made on the case where no TiN film was formed, the case where a TiN film was formed by thermal CVD without generating plasma, or the case where a heat treatment without TiCl 4 gas was performed.
  • FIG. 12A and 12B are graphs showing the resistivity of the formed thin film.
  • FIG. 12A shows a result when a film formation process is performed on a silicon substrate.
  • FIG. 12B shows the result when the film formation process is performed on the SiO 2 film.
  • FIG. 13 is a diagram showing the ratio of crystal phases in TiSi2 generated by silicidation during film formation, and also shows the film thickness of each layer.
  • FIG. 14 is a graph showing the results of X-ray diffraction analyzer (XRD) measurement of the formed thin film.
  • XRD X-ray diffraction analyzer
  • Comparative Example 1 Formation of metal film (Ti) S21 + first nitriding procedure S21-1
  • Comparative Example 2 Formation of Metal Film (Ti) S21 + First Nitriding Procedure S21-1 + TiN Film Formation by Thermal CVD
  • Comparative Example 3 Formation of Metal Film (Ti) S21 + First Nitriding Procedure S21-1 + TiCl4 Excluding S22 Procedure (Ar, H2, and N2 are flowed) + second nitriding procedure S22-1 Embodiment of FIG.
  • FIG. 12A and FIG. 12B the resistivity converted only to the Ti film is shown in FIG. 12A and FIG. 12B, and the hatched bar graph shows the average value.
  • Comparative Examples 1 to 3 are 58.5, 46.8, and 53.6 ⁇ ⁇ cm, respectively, whereas the embodiment of FIG. In this case, it is 42.8 ⁇ ⁇ cm, and it can be seen that the resistivity value according to the present invention is quite low and good.
  • Comparative Examples 1 to 3 when films are formed on SiO 2, Comparative Examples 1 to 3 are 120.0, 95.3, and 105.9 ⁇ ⁇ cm, respectively, while FIG. In the case of the form, it is 89.6 ⁇ ⁇ cm, and it can be seen that the resistivity value according to the present invention is quite low and good.
  • the crystal phase of TiSi2 includes a C49 phase and a C54 phase, and the C54 phase is a better crystal phase with a lower resistivity than the C49 phase.
  • XRD measurement of the thin film was performed on each of the above samples, and the abundance of the C49 phase and the C54 phase of the crystal phase of TiSi 2 was compared.
  • the result of this XRD measurement is shown in FIG.
  • a sample in which a TiN film is formed on a SiO2 film by thermal CVD is prepared as a reference example for reference, and a sample in which a TiN film is formed by plasma on a SiO2 film is prepared as reference example 2.
  • XRD measurement was performed on the.
  • the deposition temperature of the TiN film is set to 550 ° C.
  • the diffraction intensity (Intensity) on the vertical axis in FIG. 14 is a relative value, and the abundance of the crystal phase is determined depending on how high the peak value is from the horizontal level of each graph, and the higher the peak value, the higher the peak value.
  • the abundance of the crystalline phase is increasing.
  • TiN (111), Ti (011), “TiSi2C49 (150)” or “TiSi (211)”, “TiSi2C54 (040)” and TiN (200) depend on the 2 ⁇ angle which is the horizontal axis as a peak value. )It is shown.
  • the above parentheses indicate crystal planes, and the same applies to the following.
  • the TiN film formed by plasma is closer to the lattice spacing of the “TiSi2C54” phase than the TiN film formed by thermal CVD.
  • the upper surface of the Ti film is affected by the lattice spacing of the TiN film by the plasma. Accordingly, when the TiN film is formed by plasma while the silicon substrate wafer is heated, the lower Ti film is likely to undergo phase transition, and the “TiSi2C54” phase is likely to be formed. Inferred.
  • FIGS. 15 is a graph showing the XRD measurement results of the formed TiN film
  • FIG. 16 is a graph showing the half width of the peak of distorted TiN (200) with respect to the film thickness.
  • the process conditions were the same as those in step S22 for forming the TiN film by plasma in FIGS. 11A to 11C, and the film thickness was changed in the range of 1 to 9 nm.
  • the lattice spacing of the TiN film becomes more uniform, so that the crystallization of the “TiSi 2 C 54” phase can be further promoted.
  • an inflection point exists at a point C1 where the film thickness is approximately 4 nm. Therefore, it can be seen that the thickness of the TiN film formed by plasma is preferably 4 nm or more. Since the peak intensity is weak at the point where the film thickness is 2 nm, a large error occurs in the value of the half width.
  • FIG. 17 shows the result at this time. That is, FIG. 17 is a graph showing the dependency of process conditions when forming a TiN film by plasma.
  • a curve A shows a standard process condition when forming a TiN film by plasma (however, a film forming temperature is 550 ° C.), and a second nitriding process is performed after the TiN film is formed.
  • These process conditions are the same as the process conditions respectively described in the TiN film formation S22 by plasma and the second nitriding treatment S22-1 described with reference to FIG. 11C. That is, this characteristic A corresponds to the embodiment of FIG. 11C.
  • Curve B is a process in which the second nitriding process is omitted from the embodiment of FIG. 11C, and this corresponds to the embodiment of FIG. 11B.
  • curve C 18 sccm of TiCl4 larger than the TiCl4 flow rate (12 sccm) in the standard process is passed, and 500 W of high-frequency power less than the high-frequency power (800 W) in the standard process is applied.
  • Curve D is flowing 20 sccm of TiCl4, which is higher than the TiCl4 flow rate (12 sccm) in the standard process.
  • Curve E has a temperature of 500 ° C. higher than the temperature of the shower head (370 ° C.) during the standard process.
  • Curve F is set to 600 ° C., which is higher than the temperature of the mounting table (550 ° C.) during the standard process.
  • Curve G is Reference Example 3, in which an operation of forming a very thin TiN film by simultaneously supplying TiCl 4 gas and NH 3 gas in a plasma-less state, and subsequently performing nitridation by supplying NH 3 gas.
  • a TiN film formed by a so-called SFD (Sequential Flow Deposition) method in which TiN films are alternately and repeatedly stacked is shown.
  • Curve H is Reference Example 4 and shows a TiN film formed by a plasmaless thermal CVD method.
  • the case where Ar gas is used as the plasma gas has been described as an example.
  • the present invention is not limited to this, and other rare gases such as He and Ne may be used.
  • NH3 gas is used as the nitriding gas.
  • the present invention is not limited to this, and N2 gas, hydrazine (H2N-NH2) gas, monomethylhydrazine (CH3-NH-NH2) gas, or the like may be used. Good.
  • the semiconductor wafer includes a silicon substrate and a compound semiconductor substrate such as GaAs, SiC, GaN, and the like, and is not limited to these substrates.
  • the present invention can also be applied to glass substrates, ceramic substrates, and the like used in display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　真空排気が可能に構成された処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、原料ガスを用いて処理容器内でプラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成する金属膜形成手順と、処理容器内で金属膜に対してアニール処理を行うアニール手順とを有することを特徴とする。

Description

成膜方法及びプラズマ処理装置
　本発明は、成膜方法及びプラズマ処理装置に係り、特に半導体ウエハ等の被処理体の表面にバリヤ層等の薄膜を形成する成膜方法及びプラズマ処理装置に関する。
　一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理、エッチング処理、アニール処理、酸化拡散処理等の各種の処理を繰り返し行って所望のデバイスを製造するようになっている。半導体デバイスの製造工程の途中における配線材料や埋め込み材料として、従来、主としてアルミニウム合金が用いられていたが、最近は線幅やホール径が益々微細化されており、且つ半導体デバイスの動作速度の高速化が望まれていることからタングステン（Ｗ）や銅（Ｃｕ）等が用いられる傾向にある。
　上記のＡｌ、Ｗ、Ｃｕ等の金属材料を配線材料やコンタクトのためのホールの埋め込み材料として用いる場合に、例えばシリコン酸化膜（ＳｉＯ２）等の絶縁材料と上記の金属材料との間で例えばシリコンの拡散が生ずることを防止したり、膜の密着性を向上させる目的で、或いはホールの底部でコンタクトされる下層の電極や配線層等の導電層との間の密着性を向上させると共にコンタクト抵抗を低減させる目的で、上記の絶縁層や下層の導電層との間の境界部分にバリヤ層を介在させることが行われている。このバリヤ層として、Ｔａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等を用いることが広く知られている（特許文献１～５）。この点について図１８を参照して説明する。
　図１８は半導体ウエハの表面の凹部の埋め込み時の成膜方法を説明するための工程図である。図１８の（Ａ）に示すように、被処理体として例えばシリコン基板等よりなる半導体ウエハＷの表面には例えば配線層等となる導電層２が形成されており、この導電層２を覆うようにして半導体ウエハＷの表面全体に例えばＳｉＯ２膜等よりなる絶縁層４が所定の厚さで形成されている。導電層２は、例えば不純物がドープされたシリコン層よりなり、具体的には、例えばトランジスタやコンデンサ等の電極等に対応する。
　絶縁層４には、導電層２に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部６が形成されている。凹部６として細長いトレンチ（溝）を形成する場合もある。凹部６の底部に導電層２の表面が露出した状態となっている。凹部６内の底面及び側面を含めた半導体ウエハＷの表面全体（すなわち絶縁層４の表面全体）に、上述したバリヤ層を形成するために、図１８の（Ｂ）に示すように、凹部６内の表面（内面）を含むウエハ表面全体にプラズマＣＶＤ（Chemical Vapor Deposition）法により金属膜として例えばＴｉ膜８を成膜する。このＴｉ膜８の成膜には例えば原料ガスとしてＴｉＣｌ４ガスを用いる。
　上記のＴｉ膜８を安定化させるために、図１８の（Ｃ）に示すように、例えばＮＨ３の雰囲気中で加熱することにより窒化処理を行う。更に窒化処理が行われたＴｉ膜８上に、図１８の（Ｄ）に示すように、チタン窒化膜であるＴｉＮ膜１０を形成し、Ｔｉ膜８とＴｉＮ膜１０の２層構造よりなるバリヤ層１２を形成する。
　ＴｉＮ膜１０を形成しないでＴｉ膜８だけでバリヤ層１２を構成する場合もある。また、ＴｉＮ膜１０は、例えばＴｉＣｌ４ガス等を用いた熱ＣＶＤ法や、原料ガスと窒化ガスとを交互に流すＳＦＤ（Sequential Flow Deposition）法により形成される。このようにしてバリヤ層１２が形成された後に、凹部６内をタングステン等の導電材料で埋め込み、その後、余分な導電材料をエッチング等により取り除く。
　このように、最近において、上記のバリヤ層１２の材質として、図１８で説明したように、Ｔｉ膜を含むバリヤ層１２を用いることが注目されている。その理由は、Ｔｉ膜を含むバリヤ層は金属等の拡散を特に抑制でき、Ｔｉが下層のシリコン層中のシリコンと反応してシリサイド化されて電気抵抗も非常に小さくなり、更には体積膨張率も小さく、配線材料との密着性も良好である等の利点を有するからである。
特開平１１－１８６１９７号公報 特開２００４－２３２０８０号公報 特開２００３－１４２４２５号公報 特開２００６－１４８０７４号公報 特表平１０－５０１１００号公報
　ところで、半導体デバイスの更なる微細化に伴って、Ｔｉ膜の成膜温度も不純物の熱拡散を抑制するために更に低下する傾向にある。しかしながら、Ｔｉ膜の成膜温度がより低くなると、Ｔｉと下層のシリコン層のシリコンとが反応するシリサイド化反応が十分に起こらなくなる。その結果、Ｔｉ膜中のチタンシリサイドの形成が不十分になり、コンタクト抵抗が増加してしまう、という問題が生じる。特に、今後は更なる微細化が要請されてＴｉ膜の厚さも薄膜化して行く傾向にあるので、上記した問題点の早期の解決が望まれている。
　本発明は、上記の課題に鑑みてなされたものであり、シリサイド化反応を十分に行わせることによってコンタクト抵抗を低減化させることが可能な成膜方法及びプラズマ処理装置を提供することを目的とする。
　上記の課題を解決するため、本発明の成膜方法は、真空排気が可能に構成された処理容器内で被処理体の表面に対して薄膜を形成する成膜方法であって、原料ガスを用いて前記処理容器内でプラズマＣＶＤ法により前記薄膜としてチタンを含む金属膜を形成する金属膜形成手順と、前記処理容器内で前記金属膜に対してアニール処理を行うアニール手順と、を有することを特徴とする。
　また、上記の課題を解決するため、本発明の成膜方法は、真空排気が可能に構成された処理容器内で被処理体の表面に対して薄膜を形成する成膜方法であって、プラズマＣＶＤ法により前記薄膜としてチタンを含む金属膜を形成する金属膜形成手順と、プラズマを用いて前記薄膜としてチタン窒化膜を形成するチタン窒化膜形成手順と、を有することを特徴とする。
　本発明の成膜方法及びプラズマ処理装置によれば、真空排気が可能に構成された処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、原料ガスを用いて処理容器内でプラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成し、この処理容器内で金属膜に対してアニール処理を行うようにしたので、シリサイド化反応を十分に行わせることができ、コンタクト抵抗を低減化させることができる。
　また、本発明の成膜方法及びプラズマ処理装置によれば、真空排気が可能に構成された処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、プラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成する金属膜形成手順と、プラズマを用いて薄膜としてチタン窒化膜を形成するチタン窒化膜形成手順とを有するようにしたので、抵抗率の低いチタンシリサイドの形成を促進させることができ、コンタクト抵抗を低減化させることができる。
本発明の一実施形態のプラズマ処理装置の構成を示す概略図である。 本発明の第１の実施形態の成膜方法を説明するための工程図である。 本発明の第１の実施形態の成膜方法を説明するためのフローチャートである。 アニール処理時間とＴｉ膜の抵抗率との関係を示すグラフであある。 Ｔｉ膜の成膜温度依存性と６４０℃でのアニール処理の効果を示すグラフである。 Ｔｉ膜の成膜温度依存性と５５０℃で成膜した直後にアニール処理を行った時の抵抗率を示すグラフである。 本発明の第１の実施形態の成膜方法の変形例を説明するためのフローチャートである。 本発明の第２の実施形態の成膜方法を説明するための工程図である。 本発明の第２の実施形態の成膜方法の変形例を説明するための工程図である。 本発明の第２の実施形態の成膜方法の他の変形例を説明するための工程図である。 本発明の第２の実施形態の成膜方法を説明するためのフローチャートである。 本発明の第２の実施形態の成膜方法の変形例を説明するためのフローチャートである。 本発明の第２の実施形態の成膜方法の他の変形例を説明するためのフローチャートである。 形成した薄膜の抵抗率を示すグラフである。 形成した薄膜の抵抗率を示すグラフである。 成膜時にシリサイド化により発生したＴｉＳｉ２における結晶相の比率を示す図である。 形成した薄膜のＸ線回折分析器（ＸＲＤ）測定結果を示すグラフである。 形成したＴｉＮ膜のＸＲＤ測定結果を示すグラフである。 膜厚に対する歪んだＴｉＮ（２００）ピークの半値幅を示すグラフである。 プラズマによるＴｉＮ膜形成時のプロセス条件の依存性を示すグラフである。 半導体ウエハの表面の凹部の埋め込み時の成膜方法を説明するための工程図である。
発明を実行するための形態
　以下、本発明の実施形態の成膜方法及びプラズマ処理装置について図面を参照しながら説明する。
　図１は本発明の一実施形態のプラズマ処理装置の構成を示す概略図である。図示するように、本発明のプラズマ処理装置２０は、例えばアルミニウム、アルミニウム合金、ステンレススチール等により円筒体状に成形された処理容器２２を有しており、この処理容器２２は接地されている。
　処理容器２２の底部２４には、容器内の雰囲気を排出するための排気口２６が設けられており、この排気口２６には真空排気系２８が接続されている。この真空排気系２８は、上記排気口２６に接続された排気通路２９を有しており、この排気通路２９には、その上流側から下流側に向けて圧力調整を行うために弁開度が調整可能に構成された圧力調整弁３０及び真空ポンプ３２が順次介設されている。これにより、処理容器２２内を底部周辺部から均一に真空引きできるようになっている。
　処理容器２２内には、導電性材料よりなる支柱３４を介して円板状の載置台３６が設けられており、この上に被処理体として例えばシリコン基板等の半導体ウエハＷを載置し得るようになっている。具体的には、この載置台３６は、ＡｌＮ等のセラミックからなり、その表面が導電性材料によりコーティングされており、プラズマ用電極の一方である下部電極を兼用するものであって、この下部電極は接地されている。この載置台３６には、例えば直径が３００ｍｍの半導体ウエハＷを載置するようになっている。上記下部電極として載置台３６内に例えばメッシュ状の導電性部材を埋め込み、この導電性部材を接地するように構成する場合もある。
　載置台３６内には、例えば抵抗加熱ヒータ等よりなる加熱手段３８が埋め込まれており、半導体ウエハＷを加熱すると共に、これを所望する温度に維持できるようになっている。また、この載置台３６には、半導体ウエハＷの周辺部を押圧してこれを載置台３６上に固定する図示しないクランプリングや半導体ウエハＷの搬入・搬出時に半導体ウエハＷを突き上げて昇降させる図示しないリフタピンが設けられている。
　上記処理容器２２の天井部には、プラズマ用電極の他方である上部電極と兼用されるガス導入手段としてのシャワーヘッド４０が設けられており、このシャワーヘッド４０は、天井板４２と一体的になされている。この天井板４２の周辺部は、容器側壁の上端部に対して絶縁材４４を介して気密に取り付けられている。このシャワーヘッド４０は、例えばアルミニウムやアルミニウム合金等の導電材料により形成されている。
　シャワーヘッド４０は、円形になされ上記載置台３６の上面の略全面を覆うように対向させて設けられており、載置台３６との間に処理空間Ｓを形成している。このシャワーヘッド４０は、処理空間Ｓに各種のガスをシャワー状に導入するものであり、シャワーヘッド４０の下面の噴射面にはガスを噴射するための多数の噴射孔４６が形成される。
　シャワーヘッド４０の上部には、ヘッド内にガスを導入するガス導入ポート４８が設けられており、このガス導入ポート４８には各種のガスを供給するガス供給手段５０が取り付けられている。このガス供給手段５０は、上記ガス導入ポート４８に接続されている供給通路５２を有している。
　供給通路５２には、複数の分岐管５４が接続され、各分岐管５４には、成膜用の原料ガスとして、例えばＴｉＣｌ４ガスを貯留するＴｉＣｌ４ガス源５６、Ｈ２ガスを貯留するＨ２ガス源５８、プラズマガスとして例えばＡｒガスを貯留するＡｒガス源６０、窒化ガスとして例えばアンモニアを貯留するＮＨ３ガス源６２及びパージガス等として例えばＮ２ガスを貯留するＮ２ガス源６４がそれぞれ接続されている。各ガスの流量は、それぞれの分岐管５４に介設した例えばマスフローコントローラのような流量制御器６６により制御される。また、各分岐管５４の流量制御器６６の上流側と下流側とには、必要に応じて上記各ガスの供給及び供給停止を行なう開閉弁６８が介設されている。
　ここでは、各ガスを１つの供給通路５２内で混合状態として供給する場合を示しているが、これに限定されず、一部のガス或いは全てのガスを個別に異なる供給通路内に供給し、シャワーヘッド４０内で混合させるようにしてもよい。また供給するガス種によっては供給通路５２内やシャワーヘッド４０内で混合させずに、各ガスを処理空間Ｓにて混合させる（いわゆるポストミックス）ガス搬送形態が用いられる。
　処理容器２２内における上記シャワーヘッド４０の外周と処理容器２２の内壁との間には、例えば石英等よりなるリング状の絶縁部材６９が設けられると共に、その下面はシャワーヘッド４０の噴射面と同一水平レベルに設定されており、プラズマが偏在しないようになっている。また、上記シャワーヘッド４０の上面側にはヘッド加熱ヒータ７２が設けられており、シャワーヘッド４０を所望の温度に調整できるようになっている。
　この処理容器２２には、上記載置台３６とシャワーヘッド４０との間の処理空間Ｓにプラズマを形成するプラズマ形成手段７４を有している。具体的には、このプラズマ形成手段７４は、上記シャワーヘッド４０の上部に接続されたリード線７６を有しており、このリード線７６には、途中にマッチング回路７８を介して例えば４５０ｋＨｚのプラズマ発生用電源である高周波電源７０が接続されている。この周波数は４５０ｋＨｚに限定されず、２ＭＨｚ、１３．５６ＭＨｚ、２．４５ＧＨｚなどの他の周波数を用いてもよい。
　ここで、この高周波電源７０にあっては、任意の大きさの電力を出力できるように出力電力が可変になされている。また、処理容器２２の側壁には、半導体ウエハＷの搬入・搬出時に気密に開閉可能に構成されたゲートバルブ８０が設けられる。このように構成された各構成部材の大きさは、３００ｍｍ半導体ウエハＷを成膜する場合、例えば上記シャワーヘッド４０の直径が３４０ｍｍ程度、上記載置台３６の直径が３４０ｍｍ程度、上記載置台３６と上記シャワーヘッド４０との間の距離が１３．５ｍｍ程度、上記処理容器２２内の容積が３４リットル程度である。
　プラズマ処理装置２０の全体の動作を制御するために例えばコンピュータ等よりなる制御部８２を有しており、例えばプロセス圧力、プロセス温度、各ガスの供給量の制御のための指示、高周波電力のオン・オフを含めた供給電力の指示等を行うようになっている。上記制御部８２は上記制御に必要なコンピュータプログラムを記憶する記憶媒体８４を有している。この記憶媒体８４は、例えばフレキシブルディスク、ＣＤ（ＣｏｍｐａｃｔＤｉｓｃ）、ハードディスク、フラッシュメモリ或いはＤＶＤ等よりなる。
　次に、以上のように構成されたプラズマ処理装置を用いて行なわれる本発明の成膜方法について図２及び図３も参照して説明する。図２は本発明の第１の実施形態の成膜方法を説明するための工程図、図３は本発明の第１の実施形態の成膜方法を説明するためのフローチャートである。ここではプラズマ処理方法で形成される薄膜としてチタンを含む金属膜であるチタン（Ｔｉ）膜を成膜する場合を例にとって説明する。
　まず、処理容器２２の載置台３６上には、例えば直径が３００ｍｍの半導体ウエハＷが載置されている。この半導体ウエハＷの上面には、例えば図２（Ａ）に示すように凹部６が形成されている。この半導体ウエハＷの構造は、図１８（Ａ）にて説明した構造と同じである。
　すなわち、半導体ウエハＷの表面には例えば配線層等となる導電層２が形成されており、この導電層２を覆うようにして半導体ウエハＷの表面全体に例えばＳｉＯ２膜等よりなる絶縁層４が所定の厚さで形成されている。上記導電層２は例えばシリコン層、不純物がドープされたシリコン層、ポリシリコン層、アモルファスシリコン層等よりなり、具体的には、トランジスタやコンデンサ等の電極等に対応する。
　上記絶縁層４には、上記導電層２に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部６が形成されている。この凹部６の内径（凹部６が溝の場合は幅）は、例えば５０ｎｍ以下であり、このアスペクト比（凹部の深さと穴径との比）は１０程度である。上記凹部６として細長いトレンチ（溝）を形成する場合もある。この凹部６の底部に上記導電層２の表面が露出した状態となっている。
　まず、ガス供給手段５０から原料ガスのＴｉＣｌ４ガスと還元ガスのＨ２ガスとプラズマ用ガスのＡｒガスとを、それぞれガス導入手段であるシャワーヘッド４０に所定の流量で流すと共に、これらの各ガスをシャワーヘッド４０から処理容器２２内に導入し、且つ真空排気系２８の真空ポンプ３２により処理容器２２内を真空引きし、所定の圧力に維持する。
　同時に、プラズマ形成手段７４の高周波電源７０より、４５０ｋＨｚの高周波を上部電極であるシャワーヘッド４０に印加して、シャワーヘッド４０と下部電極としての載置台３６との間に高周波電界を加えて電力を投入する。これにより、Ａｒガスがプラズマ化されて、ＴｉＣｌ４ガスとＨ２ガスとを反応させて、半導体ウエハＷの表面に図２（Ｂ）に示すように薄膜としてチタンを含む金属膜、すなわちＴｉ膜８がプラズマＣＶＤ（Chemical Vapor Deposition）法により成膜されることになる（Ｓ１）。
　半導体ウエハＷの温度は、載置台３６に埋め込んだ抵抗加熱ヒータよりなる加熱手段３８により所定の温度により加熱維持される。これにより、半導体ウエハＷの上面だけでなく、凹部６内の底面や側面にもＴｉ膜８が堆積されることになる。
　この時の具体的なプロセス条件は、例えばプロセス圧力が６６～２６７０Ｐａの範囲内、プロセス温度が例えば２００～１０００℃の範囲内である。プロセス圧力に関しては、低圧になりすぎると成膜速度が低下し、また高圧になりすぎるとプラズマ処理時の装置への負荷が増大するので、より好ましくは２６６～１２００Ｐａの範囲内である。またプロセス温度に関しては、低温では成膜速度が低下し、高温では膜の表面粗さが増大するので、好ましくは３５０～６００℃の範囲内である。このＴｉ膜８の成膜時のプロセス温度が６００℃よりも高くなると、成膜速度は速くなるものの、アニールによる抵抗率の低減効果が減少してしまうので、成膜時のプロセス温度は６００℃以下のほうが効果が大きい。また、成膜のプロセス温度が３５０℃よりも低くなると、成膜処理後のアニール処理に多くの時間を要するため、スループットの向上の観点からは３５０℃以上の方が好ましい。また各ガスの流量は、ＴｉＣｌ４ガスが例えば１～１００ｓｃｃｍの範囲内、Ａｒが例えば５０～１００００ｓｃｃｍの範囲内、Ｈ２が例えば５～１００００ｓｃｃｍの範囲内である。またＴｉ膜８の膜厚は、１～５０ｎｍ程度である。更に高周波電力は１５０～１５００Ｗ（ワット）である。この時、Ｔｉ膜８を成膜している間に、このＴｉ膜８と下地の導電層２との境界部分では、成膜時の熱によりＴｉと導電層２中のＳｉとが次第に反応してシリサイド化し、ＴｉＳｉ２に代表されるＴｉＳｉｘ（ｘ：正数）が形成されて行くことになる。
　このようにしてＴｉ膜の形成が完了したならば、次に、この同じ処理容器２２内で図２（Ｃ）に示すようにアニール処理を行う（Ｓ２）。具体的には、上記金属膜形成手順で供給していたＴｉＣｌ４ガスの供給を停止し、Ａｒガス及びＨ２ガスの供給は、それぞれ同じ流量で継続する。このアニール処理時のプロセス温度は、２００℃以上１０００℃以下の温度であるが、低温化するほどアニール処理の効果が低下するため、３５０℃以上が好ましく、また高温化しすぎてもアニールの効果が薄れてくるので６００℃以下であることが望ましい。またスループットを向上させるためには、このアニール処理時のプロセス温度を、上記金属膜形成手順のプロセス温度と同一に設定するのがよい。またプロセス圧力は、６６～２６７０Ｐａの範囲内であり、好ましくは上記金属膜形成手順のプロセス圧力と同一に設定するのがよい。
　更に、このアニール処理時間は、後述するように、３０ｓｅｃ以上である。このアニール処理時間が３０ｓｅｃよりも少ないと、十分なアニール効果（抵抗率の低下）を発揮することができない。また、後述するように、アニール処理時間が１８０ｓｅｃを超えると、アニール効果が略飽和してしまうので、スループット向上の観点からはその上限は１８０ｓｅｃである。
　このアニール処理時には、高周波電力を供給してプラズマを発生させてもよいし、高周波電力の供給を停止してプラズマを発生させないで行うようにしてもよい。後述するように、プラズマを発生させてプラズマ雰囲気中でアニール処理を行う方が、プラズマを発生させない場合よりもアニール効果を高めることができる。このようにアニール処理を行うことにより、上記Ｔｉ膜８のＴｉと下地のシリコン層（導電層２）のＳｉとの反応が進み、チタンのシリサイド化反応を促進させることが可能となる。
　このようにしてＴｉ膜８のアニール処理が完了したならば、次に、この同じ処理容器２２内で、図２（Ｄ）に示すようにＴｉ膜８の窒化処理を行う（Ｓ３）。具体的には、上記アニール処理手順の後に窒化ガスであるＮＨ３ガスの供給を開始する。この場合、ＡｒガスとＨ２ガスの供給はアニール処理手順から継続して行う。これと同時に、高周波電力を供給してプラズマを形成する。この高周波電力は例えば８００Ｗ（ワット）である。またプラズマを生成せずにＡｒガスとＨ２ガスとＮＨ３ガスによる窒化処理を行なうようにしてもよい。
　この場合、プロセス温度及びプロセス圧力は、それぞれ直前のアニール処理手順の場合と同じに設定すればよい。また、ＮＨ３ガスの流量は、例えば５～１００００ｓｃｃｍの範囲内である。窒化処理の時間は、例えば５～１２０ｓｅｃの範囲内である。このように、窒化処理を行うことにより、Ｔｉ膜８を安定化することができる。
　このようにして、窒化処理が完了したならば、次にこの同じ処理容器２２内で、図２（Ｅ）に示すようにＴｉＮ（チタン窒化）膜の形成を行う（Ｓ４）。このＴｉＮ膜の形成は、別の処理容器内で行うようにしてもよい。具体的には、ガスとしてＴｉＣｌ４ガスとＮ２ガスと還元ガスのＨ２ガスとプラズマ用ガスのＡｒガスを、それぞれ流量制御しつつ供給する。これと同時に、高周波電力を供給してプラズマを生成し、プラズマＣＶＤによりＴｉＮ膜１０を成膜する。上記ＴｉＮ膜の形成時のプロセス条件は、プロセス圧力が６６～２６７０Ｐａの範囲内、プロセス温度が２００～１０００℃の範囲内であり、好ましくは共に窒化処理時と同じになるように設定する。
　各ガス流量は、ＴｉＣｌ４ガスが例えば１～１００ｓｃｃｍ、Ａｒガスが例えば５０～１００００ｓｃｃｍの範囲内、Ｈ２ガスが例えば５～１００００ｓｃｃｍの範囲内、Ｎ２ガスが例えば５～５０００ｓｃｃｍの範囲内である。また、高周波電力は１５０～１５００Ｗ（ワット）である。このＴｉＮ膜の膜厚は例えば１～５０ｎｍ程度である。このＴｉＮ膜の成膜は、プラズマを用いないで熱ＣＶＤ処理によって行うようにしてもよい。ＴｉＮ膜の成膜の際に熱ＣＶＤ法で成膜した場合とプラズマＣＶＤ法で成膜した場合とを比較すると、プラズマを用いて成膜した方がＴｉＮ膜自体の比抵抗が低くなり、さらにコンタクトホール側壁での膜厚が薄くなるので、プラグとして用いられるタングステン（Ｗ）の配線の径を太くすることができＷ配線自体の抵抗も低下することから、これらの相乗効果によりコンタクト抵抗を大幅に低減することができる。
　このようにして、Ｔｉ膜８とＴｉＮ膜１０とよりなる２層構造のバリヤ層１２が形成されることになる。この後は、例えば同一の処理容器２２内で還元ガスのＨ２ガスとプラズマ用ガスのＡｒガスと窒化ガスのＮＨ３ガスとを供給してＡｒガスのプラズマにより上記ＴｉＮ膜１０に対して窒化処理を施し、或いはこの窒化処理を施さないで、上記半導体ウエハＷを処理容器２２内から搬出して上記凹部６内を導電性膜により埋め込む。窒化処理としてＴｉＮ膜にプラズマ処理を実行った場合、ＴｉＮ膜中のＣｌが抜けてＴｉＮ膜自体がより窒化されることと、膜のＴｉとＮとの比率がほぼ１：１になるために比抵抗値がバルクの値に近づき、ＴｉＮ膜の抵抗値をより低下させることができる。この埋め込み処理では、例えば熱ＣＶＤ処理により上記導電性材料としてタングステン膜を埋め込んだり、或いはメッキ処理により上記導電性材料として銅を埋め込んだりする。
　アニール処理を行った後に、半導体ウエハＷの上面に位置する不要な導電性膜を削り取って除去することになる。この除去の方法としては、例えばエッチング処理やＣＭＰ（Chemical Mechanical Polishing）等が用いられる。
　次に、第１の実施形態の成膜方法において、アニール処理時間について検討を行ったので、その評価結果について説明する。ここでは、図２（Ｃ）に示すアニール処理を行う時のアニール処理時間を種々変化させた。図２（Ｄ）に示す窒化処理を行った後にＴｉ膜の抵抗率の変化を測定してアニール時間依存性を評価した。図４は、このようなアニール処理時間とＴｉ膜の抵抗率との関係を示すグラフであり、横軸にアニール処理時間をとり、縦軸にＴｉ膜の抵抗率をとっている。この時のプロセス条件は、以下の通りである。
［Ｔｉ膜の成膜処理］
　プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
　ガス流量：ＴｉＣｌ４／Ａｒ／Ｈ２＝１２／１６００／４０００ｓｃｃｍ
　高周波電力：８００Ｗ、成膜時間：１８ｓｅｃ
［アニール処理］
　プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
　ガス流量：Ａｒ／Ｈ２＝１６００／４０００ｓｃｃｍ
　アニール時間：０～３００ｓｅｃで変化
［窒化処理］
　プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
　ガス流量：Ａｒ／Ｈ２／ＮＨ３＝１６００／２０００／１５００ｓｃｃｍ
　高周波電力：８００Ｗ
　上述のように、ここではアニール処理時間を０～３００ｓｅｃの範囲で種々変更している。
　図４から明らかなように、アニール時間がゼロ（アニール無し）の場合は、Ｔｉ膜の抵抗率は高く、アニール時間が１５ｓｅｃの場合にもアニール効果が小さいので、抵抗率は少し下がるが、依然として抵抗率は高い状態にある。
　これに対して、アニール時間が３０ｓｅｃ以上の場合には、アニール時間が長くなればなる程、Ｔｉ膜の抵抗率は大きく低下している。従って、前述したように、アニール時間を３０ｓｅｃ以上行うことにより、アニール効果を十分に発揮できていることが判る。ただし、アニール時間が１８０ｓｅｃよりも大きくなると、アニール効果は略飽和してそれ以上の抵抗率の低下はほとんど見られない。従って、スループットを考慮するとアニール時間は長くても１８０ｓｅｃが限界であることが判る。
　また一点ではあるが、アニール時間が６０ｓｅｃの時に高周波電力を加えてプラズマを形成し、プラズマ雰囲気中でアニール処理を行った。その時の結果をポイントＰ１で示している。この時の高周波電力は８００Ｗであった。この場合には、ポイントＰ１から明らかなように、プラズマ雰囲気中でアニール処理を行った場合には、プラズマを用いないでアニール処理を行った場合よりも抵抗率は２０μΩ・ｃｍ程度だけ低くなっている。従って、アニール処理時にはプラズマを形成してプラズマ雰囲気中でアニール処理を行うことが好ましいことが判る。
　次に、Ｔｉ膜の成膜時において成膜温度がシリサイド化に与える影響を検討するために、Ｔｉ膜の成膜温度依存性とＴｉ膜成膜後の６４０℃でのアニール処理の効果に対する検討を行ったので、その評価結果について説明する。
　図５はＴｉ膜の成膜温度依存性と６４０℃でのアニール処理の効果を示すグラフである。図５において横軸に成膜時のプロセス温度をとり、縦軸に抵抗率をとっている。図５中の曲線Ａ１は、Ｔｉ膜の成膜処理を行った直後の抵抗率（アニール処理無し）を示し、曲線Ａ２は、Ｔｉ膜の成膜処理を行った直後に６４０℃のアニール処理を行った時の抵抗率を示している。
　この時の６４０℃でのアニール処理時のプロセス条件は、プロセス圧力が６６７Ｐａ、Ｎ２ガスの流量が３６００ｓｃｃｍ、アニール時間が１２０ｓｅｃである。曲線Ａ１によれば、Ｔｉ膜の成膜温度が高くなる程、抵抗率が低下しており、６００℃より高くなると抵抗率の低下する割合は減少してくる。これは、成膜温度が高い程、成膜中におけるシリサイド化反応が促進されるからである。
　曲線Ａ１及び曲線Ａ２より、Ｔｉ膜の成膜温度に関係なく、成膜後に６４０℃のアニール処理を行うことにより、抵抗率は全て４０μΩ・ｃｍ程度まで低下していることが判る。この場合、例えばＴｉ成膜温度が６４０℃の点に着目すると、この時の抵抗率は５３．７μΩ・ｃｍであり、６４０℃のアニール処理後の抵抗率は４１．２μΩ・ｃｍなので、ここではアニール効果により１２．５μΩ・ｃｍだけ抵抗率が低下していることが判る。
　曲線Ａ１と曲線Ａ２とを比較すると明らかなようにＴｉ膜の成膜温度が６００℃より大きい領域では、アニール処理による抵抗率の低減効果はせいぜい１２．５μΩ・ｃｍであって相対的に少なく、逆に６００℃以下の低温になる程、アニール処理による抵抗率の低減効果は大きくなっていることが判る。このことから、Ｔｉ膜８の成膜時のプロセス温度が６００℃よりも高くなるとアニールによる抵抗率の低減効果は減少してしまう。従って、スループットの向上の観点からは成膜時のプロセス温度は６００℃以下であることが好ましい。また、成膜のプロセス温度が３５０℃よりも低くなると、Ｔｉ膜の成膜速度が低下したり、或いは成膜処理後のアニール処理時間が長くなるため、３５０℃以上であることが好ましい。
　次に、アニール処理の効果について確認を行った。ここでは、Ｔｉ膜の成膜温度依存性と５５０℃での成膜直後にアニール処理を行った場合の抵抗率とを比較している。図６は上述のように、Ｔｉ膜の成膜温度依存性と５５０℃で成膜した直後にアニール処理を行った時の抵抗率を示すグラフである。図６において横軸に成膜時のプロセス温度をとり、縦軸に抵抗率をとっている。
　すなわち、図５中の曲線Ａ１と図６中の曲線Ａ１は同じ特性を示している。また図６中のポイントＰ２は５５０℃でＴｉ膜の成膜処理した直後に、５５０℃でアニール処理を１２０ｓｅｃ行った時の抵抗率を示している。このポイントＰ２より明らかなように、５５０℃で１２０ｓｅｃのアニール処理を行うことにより、抵抗率は略６０μΩ・ｃｍ程度低下している。この値は、Ｔｉ膜を５７５℃で成膜した直後の抵抗率と略同じになっていることが判る。これにより、Ｔｉ膜の成膜直後にアニール処理を行うことにより、ウエハの温度を昇降温させることなく抵抗率を低減できる、ということを確認することができた。
　上述した第１の実施形態では、アニール処理の後に窒化処理を行ったが、これに替えて、これらの順序を逆にしてもよい。図７は、このような本発明の第１の実施形態の成膜方法の変形例を説明するためのフローチャートである。図７に示すように、ここではアニール処理と窒化処理との順序を逆にして成膜処理を行っている。従って、ステップＳ１→Ｓ３→Ｓ２→Ｓ４の順序で各手順の処理を行っている。この場合のプロセス条件は、第１の実施形態の場合と全て同じである。この変形例の場合にも図３の実施形態と同様な作用効果を発揮することができる。
　ここで、図３の実施形態と図７の実施形態について実際に成膜方法を実施してその結果を比較し、その評価結果について説明する。また比較のためにアニール処理を行わない従来の成膜方法についても行った。この時の成膜処理、窒化処理及びアニール処理の各プロセス条件は以下の通りである。
［成膜処理］
　プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
　ＴｉＣｌ４／Ａｒ／Ｈ２＝１２／１６００／４０００ｓｃｃｍ
　高周波電力：８００Ｗ、成膜時間：１８ｓｅｃ
［窒化処理］
　プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
　Ａｒ／Ｈ２／ＮＨ３＝１６００／２０００／１５００ｓｃｃｍ
　高周波電力：８００Ｗ、窒化時間：１８ｓｅｃ
［アニール処理］
　プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
　Ａｒ／Ｈ２＝１６００／４０００ｓｃｃｍ
　アニール時間：６０ｓｅｃ
　この結果、アニール処理を行わない従来の成膜方法ではＴｉ膜の抵抗率は１３４．７μΩ・ｃｍであった。これに対して、図３の実施形態の場合には、Ｔｉ膜の抵抗率は１００．８μΩ・ｃｍであり、図７の実施形態の場合には、Ｔｉ膜の抵抗率は１１０．７μΩ・ｃｍであった。この結果、アニール処理の後に窒化処理を行なう場合だけでなく、窒化処理の後にアニール処理を行なう場合も抵抗率を低減させることができることが判った。またＴｉ膜の成膜直後にアニール処理を行う図３の実施形態の方が、窒化処理後にアニール処理を行う図７の実施形態よりも効果が優れていることを確認することができた。
　上記各実施形態では、バリヤ層１２としてＴｉ膜８とＴｉＮ膜１０とよりなる二層構造のバリヤ層の場合を例にとって説明したが、上記各実施形態からステップＳ４のＴｉＮ膜の成膜手順を行わないようにして、Ｔｉ膜８よりなる一層構造のバリヤ層としてもよい。一層構造のバリヤ層であっても、Ｔｉ膜を成膜後に窒化処理しているのでＴｉ膜の表面が窒化されているため、この層がバリヤ層の役割を果たしてバリヤ性が確保されることになる。
　次に、本発明の第２の実施形態の成膜方法について説明する。先の第１の実施形態では、チタンを含む金属膜を形成した後に、アニール処理を行うようにしたが、この第２の実施形態では、チタンを含む金属膜を形成した後に、プラズマを用いてチタン窒化膜を形成することにより、抵抗率の低いチタンシリサイドの形成を促進するようにしている。
　図８は本発明の第２の実施形態の成膜方法を説明するための工程図であり、図９は本発明の第２の実施形態の成膜方法の変形例を説明するための工程図であり、図１０は本発明の第２の実施形態の成膜方法の他の変形例を説明するための工程図である。図１１Ａは本発明の第２の実施形態の成膜方法を説明するためのフローチャートであり、図１１Ｂは本発明の第２の実施形態の成膜方法の変形例を説明するためのフローチャートであり、図１１Ｃは本発明の第２の実施形態の成膜方法の他の変形例を説明するためのフローチャートである。図８乃至図１１Ｃにおいて、図１乃至図７及び図１８に示す構成部分と同一構成部分については同一参照符号を付している。
　まず、本発明の第２の実施形態の成膜方法では、図８及び図１１Ａに示すように、絶縁層４の表面に凹部６が形成された図８の（Ａ）に示すようなウエハＷの表面に、プラズマＣＶＤ法によりチタンを含む金属膜としてＴｉ膜８を形成する金属膜形成手順を行う（Ｓ２１）。この手順は、図２の（Ｂ）に示した手順と同じであり、また温度や圧力やガス流量等の各プロセス条件も図２の（Ｂ）を参照して説明した場合と全く同じである。
　例えばプロセス圧力が６６～２６７０Ｐａの範囲内、プロセス温度が例えば２００～１０００℃の範囲内である。プロセス圧力に関しては、低圧になりすぎると成膜速度が低下し、また高圧になりすぎるとプラズマ処理時の装置への負荷が増大するので、より好ましくは２６６～１２００Ｐａの範囲内である。またプロセス温度に関しては、低温では成膜速度が低下し、高温では膜の表面粗さが増大するので、好ましくは３５０～６００℃の範囲内である。このＴｉ膜８の成膜時のプロセス温度が６００℃よりも高くなると、成膜速度は速くなるものの、成膜中のチタンシリサイドの形成が進むため、プラズマを用いて形成したチタン窒化膜による抵抗率の低減効果が減少してしまうので、成膜時のプロセス温度は６００℃以下のほうが効果が大きい。また、成膜のプロセス温度が３５０℃よりも低くなると、成膜処理後のアニール処理に多くの時間を要するため、スループットの向上の観点からは３５０℃以上の方が好ましい。
　各ガスの流量は、ＴｉＣｌ４ガスが例えば１～１００ｓｃｃｍの範囲内、Ａｒが例えば５０～１００００ｓｃｃｍの範囲内、Ｈ２が例えば５～１００００ｓｃｃｍの範囲内である。またＴｉ膜８の膜厚は、１～５０ｎｍ程度である。更に高周波電力は１５０～１５００Ｗ（ワット）である。この時、Ｔｉ膜８を成膜している間に、このＴｉ膜８と下地の導電層２との境界部分では、成膜時の熱によりＴｉと導電層２中のＳｉとが次第に反応してシリサイド化し、ＴｉＳｉ２に代表されるＴｉＳｉｘ（ｘ：正数）が形成されて行くことになる。
　このようにして、Ｔｉ膜（ＴｉＳｉｘ）８の形成が完了したならば、次に、この同じ処理容器２２内で、図８（Ｃ）に示すようにプラズマを用いてＴｉＮ（チタン窒化）膜１０を形成するチタン窒化膜形成手順を行う（Ｓ２２）。このＴｉＮ膜の形成は、別の処理容器内で行うようにしてもよい。具体的には、ガスとしてＴｉＣｌ４ガスとＮ２ガスと還元ガスのＨ２ガスとプラズマ用ガスのＡｒガスを、それぞれ流量制御しつつ供給する。これと同時に、高周波電力を供給してプラズマを生成し、プラズマＣＶＤによりＴｉＮ膜１０を成膜する。上記ＴｉＮ膜の形成時のプロセス条件は、プロセス圧力が６６～２６７０Ｐａの範囲内、プロセス温度が２００～１０００℃の範囲内であり、好ましくは共に直前のＴｉ膜の成膜時と同じになるように設定する。プロセス圧力に関しては、低圧になりすぎると成膜速度が低下し、また高圧になりすぎるとプラズマ処理時の装置への負荷が増大するので、より好ましくは２６６～１２００Ｐａの範囲内である。またプロセス温度に関しては、低温では成膜速度が低下し、高温では膜の表面粗さが増大し、かつ薄膜形成の制御がし難くなるので、好ましくは３５０～８００℃の範囲内である。このＴｉ膜１０の成膜時のプロセス温度が８００℃よりも高くなると、成膜速度は速くなるものの、薄膜形成の制御性が低下し、再現性よくコントロールし難くなるため、成膜時のプロセス温度は８００℃以下のほうが好ましい。また、成膜のプロセス温度が３５０℃よりも低くなると、プラズマＣＶＤによりＴｉＮ膜１０を成膜処理するために多くの時間を要するため、スループットの向上の観点からは３５０℃以上の方が好ましい。　各ガス流量は、ＴｉＣｌ４ガスが例えば１～１００ｓｃｃｍ、Ａｒガスが例えば５０～１００００ｓｃｃｍの範囲内、Ｈ２ガスが例えば５～１００００ｓｃｃｍの範囲内、Ｎ２ガスが例えば５～５０００ｓｃｃｍの範囲内である。また、高周波電力は１５０～１５００Ｗ（ワット）である。またこのＴｉＮ膜の膜厚は例えば１～５０ｎｍ程度である。
　このようにして、Ｔｉ膜８とＴｉＮ膜１０とよりなる２層構造のバリヤ層１２が形成されることになる。ここで上記ＴｉＮ膜１０の厚さは、後述するデータによると、２ｎｍ以上、好ましくは４ｎｍ以上に設定するのがよい。この後は、上記半導体ウエハＷを処理容器２２内から搬出して上記凹部６内を導電性膜により埋め込む。この埋め込み処理では、例えば熱ＣＶＤ処理により上記導電性材料としてタングステン膜を埋め込んだり、或いはメッキ処理により上記導電性材料として銅を埋め込んだりする。これによれば、抵抗率の低いチタンシリサイドの形成を促進させることができ、この結果、コンタクト抵抗を低減化させることができる。
　図１１Ａの実施形態によれば、真空排気が可能に構成された処理容器２２内で被処理体として例えば半導体ウエハＷの表面に対して薄膜を形成する成膜方法において、プラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成する金属膜形成手順と、プラズマを用いて薄膜としてチタン窒化膜を形成するチタン窒化膜形成手順と、を有するようにしたので、抵抗率の低いチタンシリサイドの形成を促進させることができ、この結果、コンタクト抵抗を低減化させることができる。
　第２の実施形態の変形例では、図９及び図１１Ｂに示すように、図１１Ａの実施形態における金属膜形成手順Ｓ２１とチタン窒化膜形成手順Ｓ２２との間に、金属膜形成手順Ｓ２１で形成した金属膜（すなわち、Ｔｉ膜８）に対して窒化処理を行う第１の窒化手順（Ｓ２１－１）を行う。図９では、図８の（Ｂ）に示すＴｉ膜形成手順と図８の（Ｃ）に示すプラズマによるＴｉＮ膜形成手順との間に行われる第１の窒化手順を図９の（Ｃ）に記載している。この手順は、上記Ｔｉ膜８を形成したものと同じ処理容器２２内で行えばよい。また、この手順は、図２の（Ｄ）に示した手順と同じであり、また、温度や圧力やガス流量等の各プロセス条件も図２の（Ｄ）を参照して説明した場合と全く同じである。
　すなわち、上記金属膜形成手順の後にＴｉＣｌ４ガスの供給を停止して窒化ガスであるＮＨ３ガスの供給を開始する。この場合、ＡｒガスとＨ２ガスの供給は金属膜形成手順から継続して行う。これと同時に、高周波電力を供給してプラズマを形成する。この高周波電力は例えば８００Ｗ（ワット）である。またプラズマを生成せずにＡｒガスとＨ２ガスとＮＨ３ガスによる窒化処理を行なうようにしてもよい。
　この場合、プロセス温度及びプロセス圧力は、それぞれ直前の金属膜形成手順の場合と同じに設定すればよい。また、ＮＨ３ガスの流量は、例えば５～１００００ｓｃｃｍの範囲内である。窒化処理の時間は、例えば５～１２０ｓｅｃの範囲内である。このように、窒化処理を行うことにより、Ｔｉ膜８を安定化することができる。この後は、先に説明したプラズマによるチタン窒化膜を形成するチタン窒化膜形成手順（Ｓ２２）を行うことになる。この場合にも、図１１Ａの実施形態と同様な作用効果を発揮することができる。
　第２の実施形態の他の変形例では、図１０及び図１１Ｃに示すように、図１１Ｂの実施形態におけるチタン窒化膜形成手順Ｓ２２の後に、上記チタン窒化膜に対して窒化処理を行う第２の窒化手順（Ｓ２２－１）を行う。図１０では、図９の（Ｄ）に示すプラズマによるＴｉＮ膜形成の後に行われる第２の窒化手順を図１０の（Ｅ）に記載している。この手順は、上記チタン窒化膜１０を形成したものと同じ処理容器２２内で行えばよい。この第２の窒化処理で用いるガス種は、先の第１の窒化処理時と同じであり、また各ガスの流量も先の第１の窒化処理時と同じである。また、プロセス圧力、プロセス温度及び高周波の電力は直前のチタン窒化膜形成手順と同じに設定すればよい。この場合にも、図１１Ａの実施形態と同様な作用効果を発揮することができる。
　第２の実施形態の他の変形例において、図１０の（Ｃ）に示す第１の窒化手順を省略するように、成膜方法を実施してもよい。また、上記第２の実施形態の成膜方法の各手順を同一の処理容器２２内で行えば、ウエハＷの搬送が不要になるので、その分、スループットを向上させることができる。
　次に、図１１Ｃの実施形態について各種の評価実験を行ったので、その評価結果について説明する。まず、ここでは図１１Ｃの実施形態について抵抗率を測定した。また比較のために、ＴｉＮ膜を形成しない場合やプラズマを生成せずに熱ＣＶＤによりＴｉＮ膜を形成した場合、或いはＴｉＣｌ４ガスなしの熱処理を行った場合などについて併せて評価を行った。
　図１２Ａ及び図１２Ｂは形成した薄膜の抵抗率を示すグラフである。図１２Ａはシリコン基板上に成膜処理を行った時の結果を示す。図１２ＢはＳｉＯ２膜上に成膜処理を行った時の結果を示す。ここではＴｉ膜のみに換算した時の抵抗率を示している。図１３は成膜時にシリサイド化により発生したＴｉＳｉ２における結晶相の比率を示す図であり、併せて各層の膜厚を示している。図１４は形成した薄膜のＸ線回折分析器（ＸＲＤ）測定結果を示すグラフである。
　ここで各比較例１～３の試料は、次のような処理を行って得ている。
　比較例１：金属膜（Ｔｉ）の形成Ｓ２１＋第１の窒化手順Ｓ２１－１
　比較例２：金属膜（Ｔｉ）の形成Ｓ２１＋第１の窒化手順Ｓ２１－１＋熱ＣＶＤによるＴｉＮ膜形成
　比較例３：金属膜（Ｔｉ）の形成Ｓ２１＋第１の窒化手順Ｓ２１－１＋ＴｉＣｌ４抜きのＳ２２の手順（Ａｒ、Ｈ２、Ｎ２は流す）＋第２の窒化手順Ｓ２２－１
　図１１Ｃの実施形態：金属膜（Ｔｉ）の形成Ｓ２１＋第１の窒化手順Ｓ２１－１＋プラズマによるＴｉＮ膜形成Ｓ２２＋第２の窒化手順Ｓ２２－１
　また、Ｓ２１、Ｓ２１－１、Ｓ２２、Ｓ２２－１の各手順のプロセス条件は以下の通りである。
［金属膜の形成Ｓ２１］
　プロセス温度：６００℃、プロセス圧力：６６７Ｐａ
　ガス流量：ＴｉＣｌ４／Ａｒ／Ｈ２＝１２／１６００／４０００ｓｃｃｍ
　高周波電力：８００Ｗ、処理時間：２７．６ｓｅｃ、シャワーヘッド：３７０℃
［第１の窒化手順Ｓ２１－１］
　プロセス温度：６００℃、プロセス圧力：６６７Ｐａ
　ガス流量：Ａｒ／Ｈ２／ＮＨ３＝１６００／２０００／１５００ｓｃｃｍ
　高周波電力：８００Ｗ、処理時間：２７．６ｓｅｃ、シャワーヘッド：３７０℃
［プラズマによるＴｉＮ膜の形成Ｓ２２］
　プロセス温度：６００℃、プロセス圧力：４００Ｐａ
　ガス流量：ＴｉＣｌ４／Ａｒ／Ｈ２／Ｎ２＝１２／１６００／４０００／１００ｓｃｃｍ
　高周波電力：８００Ｗ、処理時間：５５ｓｅｃ、シャワーヘッド：３７０℃
［第２の窒化手順Ｓ２２－１］
　プロセス温度：６００℃、プロセス圧力：４００Ｐａ
　ガス流量：Ａｒ／Ｈ２／ＮＨ３＝１６００／２０００／１５００ｓｃｃｍ
　高周波電力：８００Ｗ、処理時間：５５ｓｅｃ、シャワーヘッド：３７０℃
　比較例１～３及び図１１Ｃの実施形態におけるＴｉ膜の膜厚は図１３に示すように、３９．８ｎｍ、４１．３ｎｍ、４０．９ｎｍ及び３４．６ｎｍ（ＴＥＭによる測定）であり、ＴｉＮ膜は０ｎｍ、９．１ｎｍ、０ｎｍ及び２３．５ｎｍである。
　まず、Ｔｉ膜のみに換算した抵抗率は、図１２Ａ及び図１２Ｂに示されており、ここで斜線の棒グラフは平均値を示している。図１２Ａに示すように、Ｓｉ上に成膜した場合には、比較例１～３は、それぞれ５８．５、４６．８、５３．６μΩ・ｃｍであるのに対し、図１１Ｃの実施形態の場合は４２．８μΩ・ｃｍであり、本発明による抵抗率の値がかなり低くて良好であることが判る。また、図１２Ｂに示すように、ＳｉＯ２上に成膜した場合には、比較例１～３は、それぞれ１２０．０、９５．３、１０５．９μΩ・ｃｍであるのに対し、図１１Ｃの実施形態の場合は８９．６μΩ・ｃｍであり、本発明による抵抗率の値がかなり低くて良好であることが判る。
　また上記各試料に対して電子線回折を行ったところ、図１３に示すような結果を得た。この電子線回折ではＴｉ膜中の任意の３箇所に対して結晶性を比較した。ここでＴｉＳｉ２の結晶相にはＣ４９相とＣ５４相とがあり、Ｃ４９相に対してＣ５４相の方が抵抗率が低くて良好な結晶相である。
　図１３に示すように、比較例１の場合は、Ｃ４９相は１点であり、Ｃ５４相は２点であるので、Ｃ５４相率は６７％であった。比較例２及び比較例３の場合は、それぞれＣ４９相は３点であり、Ｃ５４相は０点であるので、Ｃ５４相率は０％であった。これに対して、図１１Ｃの実施形態の場合は、Ｃ４９相は０点であり、Ｃ５４相は３点であるので、Ｃ５４相率は１００％であった。このように、比較例１～３に対して図１１Ｃの実施形態は、非常にＣ５４相率が高く、前述のように抵抗率が非常に低いことの裏付けをとることができた。
　次に、上記各試料に対して薄膜のＸＲＤ測定を行ってＴｉＳｉ２の結晶相のＣ４９相とＣ５４相の存在量の比較を行った。このＸＲＤ測定の結果を図１４に示す。また、ここでは参考のために参考例１としてＳｉＯ２膜上に熱ＣＶＤによりＴｉＮ膜を形成した試料を作成し、参考例２としてＳｉＯ２膜上にプラズマによりＴｉＮ膜を形成した試料を作成し、それらについてもＸＲＤ測定を行った。ここではＴｉＮ膜の成膜温度を５５０℃に設定している。
　図１４の縦軸の回折強度（Ｉｎｔｅｎｓｉｔｙ）は相対的な値であり、各グラフの水平レベルからどの程度ピーク値が高いかによって、その結晶相の存在量が定まっており、ピーク値が高い程、結晶相の存在量が多くなっている。ここではピーク値として横軸である２θ角度に依存して、ＴｉＮ（１１１）、Ｔｉ（０１１）、"ＴｉＳｉ２Ｃ４９（１５０）"または"ＴｉＳｉ（２１１）"、"ＴｉＳｉ２Ｃ５４（０４０）"及びＴｉＮ（２００）が示されている。上記カッコ内は結晶面を示しており、この点は以下同様である。
　図１４から明らかなように、参考例２はプラズマによりＴｉＮ膜を形成していることから、抵抗率が低い"ＴｉＳｉ２Ｃ５４"の部分で高いピーク値が表れている。これに対して参考例１は熱ＣＶＤによりＴｉＮ膜を形成していることから、"ＴｉＳｉ２Ｃ５４"の部分ではピーク値があまり高くない。これにより、抵抗率を下げるにはＣ５４相をより多く形成した方がよいことから、プラズマによりＴｉＮ膜を形成するのが好ましいことが判る。ここで、上記比較例１～３及び図１１Ｃの実施形態に着目すると、上記比較例１～３は、横軸"ＴｉＳｉ２Ｃ５４"の部分でほとんどピークが発生していない。
　これに対して、図１１Ｃの実施形態の場合には、ポイントＰ１で示すように横軸"ＴｉＳｉ２Ｃ５４"に近い部分でピークが発生しており、"ＴｉＳｉ２Ｃ５４"の結晶相が多く存在することが理解できる。これにより、上述したように、プラズマによりＴｉＮ膜を形成することが抵抗率を減少させるには好ましいことが判る。
　このような現象が生ずる原理は以下のように推察することができる。すなわち、熱ＣＶＤによるＴｉＮ膜のピーク位置はポイントＰ２で横軸は４２．６ｄｅｇであり、これは格子間隔ｄ＝２．１２Åであることに相当する。またプラズマによるＴｉＮ膜は歪んでいるために、そのピーク位置は上記したピーク位置よりも僅かに低角度側にシフトし、ピーク位置はポイントＰ３で横軸は４２．４ｄｅｇであり、これは格子間隔ｄ＝２．１３Åであることに相当する。
　これに対して、"ＴｉＳｉ２Ｃ５４（０４０）"相の横軸は４２．２ｄｅｇであり、これは格子間隔ｄ＝２．１３８Åであることに相当する。このように、熱ＣＶＤによるＴｉＮ膜と比較してプラズマによるＴｉＮ膜の方が"ＴｉＳｉ２Ｃ５４"相の格子間隔に近くなっている。このためＴｉ膜を成膜した直後にプラズマによるＴｉＮ膜を積層すると、Ｔｉ膜の上面はプラズマによるＴｉＮ膜の格子間隔の影響を受けることになる。従って、シリコン基板であるウエハが加熱された状態でプラズマによるＴｉＮ膜の成膜が進む際に、下層のＴｉ膜が相転移し易くなっており、"ＴｉＳｉ２Ｃ５４"相ができ易くなっているものと推察される。
　換言すれば、Ｔｉ上に、プラズマによるＴｉＮ膜を成膜すると、下層のＴｉ膜がプラズマによるＴｉＮ膜の影響を受けてＴｉ膜の格子間隔をプラズマによるＴｉＮ膜の格子間隔に揃えようとする力が作用して、Ｔｉ膜のシリサイド化が促進されるものと推察される。また、上記理由から、膜質を安定化させる第１の窒化手順Ｓ２１－１と第２の窒化手順Ｓ２２－１の両方、或いはいずれか一方の窒化手順を省略しても、"ＴｉＳｉ２Ｃ５４"相の形成が促進され、図１１Ｃの実施形態と同様にコンタクト抵抗の低減化を図ることができることが判る（図１１Ａ～図１１Ｃ参照）。
　次に、プラズマにより形成すべきＴｉＮ膜の膜厚について評価したので、その評価結果について説明する。ここではＳｉＯ２膜上にプラズマにより種々の膜厚のＴｉＮ膜を形成し、このＴｉＮ膜の評価を行った。この評価にはＸＲＤ測定を用いた。この時の結果を図１５及び図１６に示す。図１５は形成したＴｉＮ膜のＸＲＤ測定結果を示すグラフ、図１６は膜厚に対する歪んだＴｉＮ（２００）のピークの半値幅を示すグラフである。またプロセス条件は、図１１Ａ～図１１ＣのプラズマによるＴｉＮ膜の形成Ｓ２２と同じプロセス条件を用い、１～９ｎｍの範囲で膜厚を変化させた。
　図１５に示すように、膜厚が１ｎｍの場合には、横軸ＴｉＮ（２００）の部分でほとんどピークが表れておらず、そのごく近傍に存在する"ＴｉＳｉ２Ｃ５４"相の形成に影響を及ぼすことはできない。しかし、２ｎｍ以上になると上記ＴｉＮ（２００）の部分でピークが表れており、膜厚が大きくなるに従って、すなわち膜厚が２ｎｍ、３ｎｍ、４ｎｍ、６ｎｍ及び９ｎｍになるに従って、そのピーク値も次第に大きくなっている。
　従って、プラズマによるＴｉＮ膜は、２ｎｍ以上の厚さで形成することが必要であり、それにより、その歪んだＴｉＮ（２００）のピークのごく近傍に存在する"ＴｉＳｉ２Ｃ５４"相の形成を促進できることが判った。また、図１５に示すグラフのピーク値に対する半値幅を求めたところ、図１６に示すような結果を得ることができた。この半値幅を求めることによって、歪んだＴｉＮ（２００）の結晶化の度合いを判断することができ、半値幅が小さいほど、結晶化が進んでいるといえる。また結晶化が進んでいるほど、よりＴｉＮ膜の格子間隔がそろうため、より"ＴｉＳｉ２Ｃ５４"相の結晶化を促進することができる。図１６に示すように、膜厚が略４ｎｍのポイントＣ１のところに変曲点が存在している。従って、プラズマによるＴｉＮ膜の膜厚は、好ましくは４ｎｍ以上形成するのがよいことが判る。膜厚が２ｎｍのポイントは、ピーク強度が弱いために半値幅の値に大きな誤差が生じている。
　次に、プラズマによるＴｉＮ膜形成時のプロセス条件について種々検討を行ったので、その検討結果について説明する。ここでは、ＳｉＯ２膜上にプラズマによるＴｉＮ膜を形成するようにしており、そのＴｉＮ膜に対してＸＲＤ測定を行っている。プロセス条件として、載置台の温度やシャワーヘッドの温度やＴｉＣｌ４の流量を変化させたり、第２の窒化処理の有無について評価を行っている。図１７はこの時の結果を示している。すなわち、図１７はプラズマによるＴｉＮ膜形成時のプロセス条件の依存性を示すグラフである。
　図１７において、曲線ＡはプラズマによるＴｉＮ膜形成時の標準プロセス条件を示しており（ただし成膜温度は５５０℃）、ＴｉＮ膜形成後に第２の窒化処理を行っている。このプロセス条件は、図１１Ｃを参照して説明したプラズマによるＴｉＮ膜の形成Ｓ２２と第２の窒化処理Ｓ２２－１においてそれぞれ説明した各プロセス条件と同じである。すなわち、この特性Ａは、図１１Ｃの実施形態に相当する。
　曲線Ｂは、図１１Ｃの実施形態から第２の窒化処理を省略したプロセスであり、これは図１１Ｂの実施形態に相当する。曲線Ｃは、上記標準プロセス時のＴｉＣｌ４流量（１２ｓｃｃｍ）よりも多い１８ｓｃｃｍのＴｉＣｌ４を流し、標準プロセス時の高周波電力（８００Ｗ）よりも少ない５００Ｗの高周波電力を加えている。曲線Ｄは、上記標準プロセス時のＴｉＣｌ４流量（１２ｓｃｃｍ）よりも多い２０ｓｃｃｍのＴｉＣｌ４を流している。
　曲線Ｅは、上記標準プロセス時のシャワーヘッドの温度（３７０℃）よりも高い５００℃の温度にしている。曲線Ｆは、上記標準プロセス時の載置台の温度（５５０℃）よりも高い６００℃にしている。曲線Ｇは、参考例３であり、ここではプラズマレスの状態でＴｉＣｌ４ガスとＮＨ３ガスとを同時に供給して極めて薄いＴｉＮ膜を成膜し、引き続きＮＨ３ガスを供給して窒化を行なうという操作を交互に繰り返してＴｉＮ膜を積層するようにした、いわゆるＳＦＤ（ＳｅｑｕｅｎｔｉａｌＦｌｏｗＤｅｐｏｓｉｔｉｏｎ）法により形成したＴｉＮ膜を示す。また、曲線Ｈは、参考例４であり、プラズマレスの熱ＣＶＤ法により形成したＴｉＮ膜を示す。
　上記ＳＦＤ法及び熱ＣＶＤ法の成膜時のプロセス条件は以下の通りである。
［ＳＦＤ法］
＜ＴｉＮ成膜＞プロセス温度：５５０℃、プロセス圧力：２６０Ｐａ、ＴｉＣｌ４／ＮＨ３／Ｎ２＝６０／６０／３４０ｓｃｃｍ、処理時間：６ｓｅｃ×１０ｃｙｃｌｅ、１４ｎｍ
＜窒化＞プロセス温度：５５０℃、プロセス圧力：２６０Ｐａ、ＮＨ３／Ｎ２＝４５００／４００ｓｃｃｍ、処理時間：５ｓｅｃ×１０ｃｙｃｌｅ
［ＣＶＤ法］
＜ＴｉＮ成膜＞プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ、ＴｉＣｌ４／ＮＨ３／Ｎ２＝６０／６０／１０００ｓｃｃｍ、処理時間：３０ｓｅｃ、１０ｎｍ
＜窒化＞プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ、ＮＨ３／Ｎ２＝２０００／５００ｓｃｃｍ、処理時間：２５ｓｅｃ
　図１７から明らかなように、曲線Ａ～Ｆのように、プラズマによりＴｉＮ膜を形成した場合には、ピーク値の大小が存在するにしても、各特性のピーク位置は"ＴｉＳｉ２Ｃ５４（０４０）"の結晶相の位置に略一致しており、抵抗率の低い"ＴｉＳｉ２Ｃ５４"相の形成を促進するために、十分に近接している歪んだＴｉＮ（２００）ピークが得られていることが判る。これに対して、曲線Ｇ、Ｈで示す参考例３、４では、ピーク値は結晶相"ＴｉＳｉ２Ｃ５４（０４０）"の位置より大きくずれており、"ＴｉＳｉ２Ｃ５４（０４０）"の結晶相を十分に形成し得ないことが判る。従って、前述のようにプラズマによるＴｉＮ膜を形成することの必要性を確認することができた。
　上記各実施形態では、プラズマ用ガスとしてＡｒガスを用いた場合を例にとって説明したが、これに限定されず、Ｈｅ、Ｎｅ等の他の希ガスを用いてもよい。また、上記各実施形態では、窒化ガスとしてＮＨ３ガスを用いたが、これに限定されず、Ｎ２ガス、ヒドラジン（Ｈ２Ｎ－ＮＨ２）ガス、モノメチルヒドラジン（ＣＨ３－ＮＨ－ＮＨ２）ガス等を用いてもよい。
　また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。
　以上、本発明の実施形態の成膜方法及びプラズマ処理装置について詳説したが、本発明は、上述した実施形態に限定されることはなく、特許請求の範囲に記載した内容に沿って、上述した実施形態に種々の変形、改良及び置換を加えることができる。
　本国際出願は、２００９年１０月９日に出願された日本国特許出願２００９－２３５３０８号、及び２０１０年３月３０日に出願された日本国特許出願２０１０－０７６５８７号に基づく優先権を主張するものであり、日本国特許出願２００９－２３５３０８号及び日本国特許出願２０１０－０７６５８７号の全内容を本国際出願に援用する。

Claims (19)

  1. 　真空排気が可能に構成された処理容器内で被処理体の表面に対して薄膜を形成する成膜方法であって、
    　原料ガスを用いて前記処理容器内でプラズマＣＶＤ法により前記薄膜としてチタンを含む金属膜を形成する金属膜形成手順と、
    　前記処理容器内で前記金属膜に対してアニール処理を行うアニール手順と、
    を有することを特徴とする成膜方法。
  2. 　前記アニール手順の直後に、前記金属膜に対して窒化処理を行う窒化手順を有することを特徴とする請求項１記載の成膜方法。
  3. 　前記アニール手順の直前に、前記金属膜に対して窒化処理を行う窒化手順を有することを特徴とする請求項１記載の成膜方法。
  4. 　前記アニール処理はプラズマの存在下で行うことを特徴とする請求項１に記載の成膜方法。
  5. 　前記アニール処理はプラズマの不存在下で行うことを特徴とする請求項１に記載の成膜方法。
  6. 　前記金属膜形成手順のプロセス温度と前記アニール手順のプロセス温度は同一に設定されていることを特徴とする請求項１に記載の成膜方法。
  7. 　前記金属膜形成手順のプロセス温度は、３５０～６００℃の範囲内であることを特徴とする請求項１に記載の成膜方法。
  8. 　前記アニール手順のプロセス温度は、３５０～６００℃の範囲内であることを特徴とする請求項１に記載の成膜方法。
  9. 　前記アニール手順のプロセス時間は、３０ｓｅｃ以上であることを特徴とする請求項１に記載の成膜方法。
  10. 　チタン窒化膜よりなる薄膜を形成するチタン窒化膜形成手順を更に有することを特徴とする請求項１に記載の成膜方法。
  11. 　真空排気が可能に構成された処理容器内で被処理体の表面に対して薄膜を形成する成膜方法であって、
    　プラズマＣＶＤ法により前記薄膜としてチタンを含む金属膜を形成する金属膜形成手順と、
    　プラズマを用いて前記薄膜としてチタン窒化膜を形成するチタン窒化膜形成手順と、を有することを特徴とする成膜方法。
  12. 　前記金属膜形成手順と前記チタン窒化膜形成手順との間に、前記金属膜形成手順で形成した前記金属膜に対して窒化処理を行う第１の窒化手順を有することを特徴とする請求項１１に記載の成膜方法。
  13. 　前記チタン窒化膜形成手順の後に、前記チタン窒化膜に対して窒化処理を行う第２の窒化手順を有することを特徴とする請求項１１記載の成膜方法。
  14. 　前記チタン窒化膜の厚さは、２ｎｍ以上であることを特徴とする請求項１１に記載の成膜方法。
  15. 　前記金属膜形成手順と前記チタン窒化膜形成手順の各手順は、全て同一の処理容器内で行われることを特徴とする請求項１１に記載の成膜方法。
  16. 　被処理体に対して薄膜を形成するプラズマ処理装置であって、
    　真空排気が可能に構成された処理容器と、
    　前記処理容器内で前記被処理体を載置すると共に下部電極として機能する載置台と、
    　前記被処理体を加熱する加熱手段と、
    　前記処理容器内へ原料ガスを含む必要な各種ガスを導入すると共に上部電極として機能するガス導入手段と、
    　前記ガス導入手段へ前記各種ガスを供給するガス供給手段と、
    　前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、
    を備え、
    　請求項１に記載の成膜方法を実行するように前記プラズマ処理装置を制御する制御部を備えることを特徴とするプラズマ処理装置。
  17. 　被処理体に対して薄膜を形成するプラズマ処理装置であって、
    　真空排気が可能に構成された処理容器と、
    　前記処理容器内で前記被処理体を載置すると共に下部電極として機能する載置台と、
    　前記被処理体を加熱する加熱手段と、
    　前記処理容器内へ原料ガスを含む必要な各種ガスを導入すると共に上部電極として機能するガス導入手段と、
    　前記ガス導入手段へ前記各種ガスを供給するガス供給手段と、
    　前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、
    を備え、
    　請求項１１に記載の成膜方法を実行するように前記プラズマ処理装置を制御する制御部を備えることを特徴とするプラズマ処理装置。
  18. 　真空排気が可能に構成された処理容器と、被処理体を前記処理容器内で載置すると共に下部電極として機能する載置台と、前記被処理体を加熱する加熱手段と、前記処理容器内へ原料ガスを含む必要な各種ガスを導入すると共に上部電極として機能するガス導入手段と、前記ガス導入手段へ前記各種ガスを供給するガス供給手段と、前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、制御部とを備えるプラズマ処理装置を用いて被処理体の表面に薄膜を形成する際、コンピュータに、請求項１に記載の成膜方法における各手順を実行させるためのプログラムを記録したコンピュータ読み取り可能な記憶媒体。
  19. 　真空排気が可能に構成された処理容器と、被処理体を前記処理容器内で載置すると共に下部電極として機能する載置台と、前記被処理体を加熱する加熱手段と、前記処理容器内へ原料ガスを含む必要な各種ガスを導入すると共に上部電極として機能するガス導入手段と、前記ガス導入手段へ前記各種ガスを供給するガス供給手段と、前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、制御部とを備えるプラズマ処理装置を用いて被処理体の表面に薄膜を形成する際、コンピュータに、請求項１１に記載の成膜方法における各手順を実行させるためのプログラムを記録したコンピュータ読み取り可能な記憶媒体。
PCT/JP2010/067246 2009-10-09 2010-10-01 成膜方法及びプラズマ処理装置 WO2011043263A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-235308 2009-10-09
JP2009235308 2009-10-09
JP2010076587A JP2011100962A (ja) 2009-10-09 2010-03-30 成膜方法及びプラズマ処理装置
JP2010-076587 2010-03-30

Publications (1)

Publication Number Publication Date
WO2011043263A1 true WO2011043263A1 (ja) 2011-04-14

Family

ID=43856721

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/067246 WO2011043263A1 (ja) 2009-10-09 2010-10-01 成膜方法及びプラズマ処理装置

Country Status (3)

Country Link
JP (1) JP2011100962A (ja)
TW (1) TW201131657A (ja)
WO (1) WO2011043263A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321810A (zh) * 2014-07-08 2016-02-10 联华电子股份有限公司 制作半导体元件的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426893B2 (ja) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 コンタクト層の形成方法
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290927A (ja) * 1990-04-06 1991-12-20 Nippon Telegr & Teleph Corp <Ntt> 導電性層形成法
JPH08213343A (ja) * 1995-01-31 1996-08-20 Sony Corp 半導体装置およびその製造方法
JPH10163126A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 半導体装置の製造方法
JP2003142425A (ja) * 2001-08-24 2003-05-16 Tokyo Electron Ltd 成膜方法
JP2007115797A (ja) * 2005-10-19 2007-05-10 Tokyo Electron Ltd 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP2008192835A (ja) * 2007-02-05 2008-08-21 Tokyo Electron Ltd 成膜方法，基板処理装置，および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290927A (ja) * 1990-04-06 1991-12-20 Nippon Telegr & Teleph Corp <Ntt> 導電性層形成法
JPH08213343A (ja) * 1995-01-31 1996-08-20 Sony Corp 半導体装置およびその製造方法
JPH10163126A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 半導体装置の製造方法
JP2003142425A (ja) * 2001-08-24 2003-05-16 Tokyo Electron Ltd 成膜方法
JP2007115797A (ja) * 2005-10-19 2007-05-10 Tokyo Electron Ltd 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP2008192835A (ja) * 2007-02-05 2008-08-21 Tokyo Electron Ltd 成膜方法，基板処理装置，および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321810A (zh) * 2014-07-08 2016-02-10 联华电子股份有限公司 制作半导体元件的方法
CN105321810B (zh) * 2014-07-08 2021-05-07 联华电子股份有限公司 制作半导体元件的方法

Also Published As

Publication number Publication date
JP2011100962A (ja) 2011-05-19
TW201131657A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
WO2011040385A1 (ja) Ｎｉ膜の成膜方法
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
TW200416296A (en) Film-forming method and apparatus using plasma CVD
WO2011043263A1 (ja) 成膜方法及びプラズマ処理装置
JP2010016136A (ja) 薄膜の成膜方法及び成膜装置
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP2010192467A (ja) 被処理体の成膜方法及び処理システム
TW202208658A (zh) 金屬阻障層之摻雜
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
JP6253214B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
JP6583054B2 (ja) 基板処理方法及び記憶媒体
KR101393898B1 (ko) 니켈막의 성막 방법
TWI515326B (zh) Film forming method and plasma film forming device
JP3951976B2 (ja) プラズマ処理方法
JP2010180434A (ja) 成膜方法及びプラズマ成膜装置
WO2011055671A1 (ja) 成膜方法およびキャパシタの形成方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
WO2021079624A1 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置
JP2012199333A (ja) 基板処理方法
JP4650440B2 (ja) 成膜方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10821934

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10821934

Country of ref document: EP

Kind code of ref document: A1