TW201131657A - Method of forming film and plasma processing apparatus - Google Patents

Method of forming film and plasma processing apparatus Download PDF

Info

Publication number
TW201131657A
TW201131657A TW99134419A TW99134419A TW201131657A TW 201131657 A TW201131657 A TW 201131657A TW 99134419 A TW99134419 A TW 99134419A TW 99134419 A TW99134419 A TW 99134419A TW 201131657 A TW201131657 A TW 201131657A
Authority
TW
Taiwan
Prior art keywords
film
plasma
gas
film forming
processing container
Prior art date
Application number
TW99134419A
Other languages
English (en)
Inventor
Hideaki Yamasaki
Yu Nunoshige
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201131657A publication Critical patent/TW201131657A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201131657 六、發明說明： 【發明所屬之技術領域】 本發明是有關成膜方法及電漿處理裝置，特別是有關 在半導體晶圓等的被處理體的表面形成阻障層等的薄膜之 成膜方法及電漿處理裝置。 【先前技術】 一般，爲了製造半導體裝置，是對半導體晶圓重複進 行成膜處理、蝕刻處理、退火處理、氧化擴散處理等各種 的處理’而來製造所望的裝置。半導體裝置的製造工程的 途中之配線材料或埋入材料，以往主要是使用鋁合金，但 最近因爲線寬或孔徑日益微細化，且期待半導體裝置的動 作速度的高速化，所以有使用鎢（W)或銅（Cu)等的傾向。 使用上述Al、W、Cu等的金屬材料作爲配線材料或 接觸用的孔埋入材料時’例如防止在矽氧化膜（S i 〇 2)等的 絕緣材料與上述金屬材料之間產生例如矽的擴散，或使膜 的緊密性提升的目的’或使與接觸於孔的底部之下層的電 極或配線層等的導電層之間的緊密性提升的同時降低接觸 電阻的目的，進行使阻障層介於與上述絕緣層或下層的導 電層之間的境界部分。此阻障層廣爲人知是使用T a膜、 TaN膜、Ti膜、TiN膜等（專利文獻1〜5)。參照圖18來 說明此點。 圖18是用以說明半導體晶圓的表面的凹部的埋入時 的成膜方法的工程圖。如圖18的（A)所示，在被處理體例 201131657 如由矽基板等所構成的半導體晶圓W的表面形成例如配 線層等的導電層2，以能夠覆蓋此導電層2的方式在半導 體晶圓W的表面全體以所定的厚度來形成例如由Si02膜 等所構成的絕緣層4。導電層2是例如由摻雜雜質的矽層 所構成，具體而言，例如對應於電晶體或電容器等的電極 等。 在絕緣層4形成有用以謀求對於導電層2電性接觸的 貫孔或通孔等的接觸用凹部6。凹部6亦有形成細長槽（溝 )的情形。形成導電層2的表面露出於凹部6的底部之狀 態。爲了在含凹部6內的底面及側面之半導體晶圓W的 表面全體（亦即絕緣層4的表面全體）形成上述的阻障層， 如圖18的（B)所示，在含凹部6內的表面（內面）之晶圓表 面全體藉由電槳 CVD(Chemical Vapor Deposition)法來例 如形成Ti膜8作爲金屬膜。此Ti膜8的成膜是例如使用 TiCl4氣體作爲原料氣體。 爲了使上述Ti膜8安定化，如圖18的（C)所示，例 如藉由在NH3的環境中加熱來進行氮化處理。更在被進行 氮化處理的Ti膜8上，如圖18的（D)所示，形成鈦氮化 膜的TiN膜10，且形成由Ti膜8及TiN膜10的2層構 造所構成的阻障層1 2。 也有不形成TiN膜10只以Ti膜8來構成阻障層12 的情形。並且，TiN膜10是例如藉由使用TiCl4氣體等的 熱 CVD法、或交替流動原料氣體與氮化氣體的 SFD( Sequential Flow Deposition)法來形成。如此形成阻障層 201131657 1 2後，以鎢等的導電材料來埋入凹部6內，然後，藉由蝕 刻等來去除多餘的導電材料。 如此，最近上述阻障層1 2的材質，像圖1 8所說明那 樣，使用含Ti膜的阻障層1 2受到注視。其理由是因爲含 Ti膜的阻障層特別可抑制金屬等的擴散，Ti會與下層的 矽層中的矽反應而被矽化物化，電氣電阻也會變得非常小 ，且體積膨脹率亦小，具有與配線材料的緊密性也良好等 的優點。 [先行技術文獻] [專利文獻] [專利文獻1 ]特開平1卜1 8 6 1 9 7號公報 [專利文獻2 ]特開2 0 0 4 - 2 3 2 0 8 0號公報 [專利文獻3]特開2003- 1 42425號公報 [專利文獻4]特開2006-1 48074號公報 [專利文獻5]特表平10-5〇1100號公報 【發明內容】 (發明所欲解決的課題） 可是’隨著半導體裝置的更微細化，Ti膜的成膜溫度 也有爲了抑制雜質的熱擴散而更降低的傾向。然而，一旦 Ti膜的成膜溫度更低’則Ti與下層的砂層的砂反應的砂 化物化反應會不夠充分地產生。其結果，T i膜中的駄砂化 物的形成會不夠充分’會有接觸電阻增加的問題發生。特 別是今後被要求更微細化，而使得Ti膜的厚度也有薄膜 201131657 化的傾向，因此期望上述問題點的早期解決。 本發明是有鑑於上述的課題而硏發者，其目的是在於 提供一種可藉由使矽化物化反應充分地進行來使接觸電阻 低減化之成膜方法及電漿處理裝置。 (用以解決課題的手段） 爲了解決上述的課題，本發明的成膜方法，係於構成 可真空排氣的處理容器內對於被處理體的表面形成薄膜之 成膜方法，其特徵係具有： 金屬膜形成程序，其係使用原料氣體在前述處理容器 內藉由電漿CVD法來形成含鈦的金屬膜作爲前述薄膜； 及 退火程序，其係於前述處理容器內對於前述金屬膜進 行退火處理。 又’爲了解決上述的課題，本發明的成膜方法，係於 構成可真空排氣的處理容器內對於被處理體的表面形成薄 膜之成膜方法，其特徵係具有： 金屬膜形成程序，其係藉由電漿CVD法來形成含鈦 的金屬膜作爲前述薄膜；及 鈦氮化膜形成程序，其係使用電漿來形成鈦氮化膜作 爲前述薄膜。 [發明的效果] 若根據本發明的成膜方法及電漿處理裝置，則在構成 -8- 201131657 可真空排氣的處理容器內對於被處理體的表面形成薄膜的 成膜方法中，使用原料氣體在處理容器內藉由電漿CVD 法來形成含鈦的金屬膜作爲薄膜，且在此處理容器內對於 金屬膜進行退火處理，因此可使矽化物化反應充分地進行 ，可使接觸電阻低減化。 又，若根據本發明的成膜方法及電漿處理裝置，則在 構成可真空排氣的處理容器內對於被處理體的表面形成薄 膜的成膜方法中，具有：藉由電漿CVD法來形成含鈦的 金屬膜作爲薄膜之金屬膜形成程序、及使用電漿來形成鈦 氮化膜作爲薄膜之鈦氮化膜形成程序，因此可促進電阻率 低的鈦矽化物之形成，可使接觸電阻低減化。 【實施方式】 以下，一邊參照圖面一邊說明有關本發明的實施形態 的成膜方法及電漿處理裝置。 圖1是表示本發明之一實施形態的電漿處理裝置的構 成槪略圖。如圖示般，本發明的電漿處理裝置20是具有 例如藉由鋁、鋁合金、不鏽鋼等來形成圓筒體狀的處理容 器22，此處理容器22是被接地。 在處理容器22的底部24設有用以對於容器內的環境 進行排氣的排氣口 26，在此排氣口 26連接真空排氣系28 。此真空排氣系28是具有被連接至上述排氣口 26的排氣 通路29，在此排氣通路29從其上游側往下游側依序設有 爲了進行壓力調整而閥開度構成可調整的壓力調整閥3 0 -9 - 201131657 及真空泵32。藉此，可使處理容器22內從底部周邊部來 均一地抽真空。 在處理容器22內經由導電性材料所構成的支柱34來 設置圓板狀的載置台36，可在其上載置被處理體，例如矽 基板等的半導體晶圓W。具體而言，此載置台36是由 Α1Ν等的陶瓷所構成，其表面會藉由導電性材料來表面塗 層，兼作電漿用電極的一方之下部電極用，此下部電極會 被接地。在此載置台36是例如載置直徑爲3 00mm的半導 體晶圓W。上述下部電極有時也構成在載置台36內例如 埋入網狀的導電性構件，且將此導電性構件接地。 在載置台36內埋入有例如由電阻加熱加熱器等所構 成的加熱手段38，加熱半導體晶圓W，且予以維持於所 望的溫度。並且，在此載置台36設有推壓半導體晶圓W 的周邊部而予以固定於載置台36上之未圖示的夾具，或 在半導體晶圓W的搬入·搬出時頂起半導體晶圓W而使昇 降之未圖示的升降銷。 在上述處理容器22的頂部設有作爲氣體導入手段的 淋浴頭40，其係兼作電漿用電極的另一方之上部電極用， 此淋浴頭40是與頂板42成一體。此頂板42的周邊部是 經由絕緣材44來對於容器側壁的上端部安裝。此淋浴頭 40是例如藉由鋁或鋁合金等的導電材料來形成。 淋浴頭40是形成圓形，以能夠覆蓋上述載置台36上 面的大致全面之方式使對向設置，在與載置台36之間形 成處理空間S。此淋浴頭40是在處理空間S淋浴狀地導 -10- 201131657 入各種的氣體，在淋浴頭40下面的噴射面形成 射氣體的多數個噴射孔46。 在淋浴頭40的上部設有對淋浴頭內導入氣 導入口 48，在此氣體導入口 48安裝有供給各種 體供給手段5 0。此氣體供給手段5 0是具有連接 體導入口 48的供給通路52。 在供給通路52連接複數的分歧管54，在各: 分別連接儲存成膜用的原料氣體例如TiCl4氣體 氣體源56，儲存H2氣體的H2氣體源58，儲存 例如Ar氣體的Ar氣體源60，儲存氮化氣體例如 氣體源62及儲存淨化氣體等例如N2氣體的N2 ; 。各氣體的流量是藉由設於各個分歧管54之例 控制器那樣的流量控制器66所控制。並且，在 54的流量控制器66的上游側及下游側，因應所 行上述各氣體的供給及供給停止的開閉閥68。 在此是顯示於1個供給通路5 2內混合狀態 體的情形，但並非限於此，亦可將一部分的氣體 氣體予以個別地供給於不同的供給通路內，使混 頭40內。並且可使用：依所供給的氣體種類， 於供給通路52內或淋浴頭40內，而是使各氣體 理空間S(所謂後混合）的氣體搬送形態。 在處理容器22內的上述淋浴頭40的外周與 22的內壁之間設有例如由石英等所構成的環狀 69，且其下面是設定成與淋浴頭40的噴射面同 有用以噴 體的氣體 氣體的氣 至上述氣 今歧管54 的 T i C 14 電漿氣體 氨的NH3 E體源64 如質量流 各分歧管 需設有進 供給各氣 或全部的 合於淋浴 不使混合 混合於處 處理容器 絕緣構件 一水平位 -11 - 201131657 準，使電漿不會偏在。並且，在上述淋浴頭40的上面側 設有淋浴頭加熱器72，可將淋浴頭40調整至所望的溫度 〇 在此處理容器22具有用以在上述載置台36與淋浴頭 40之間的處理空間S形成電漿的電漿形成手段74。具體 而言，此電漿形成手段74是具有連接至上述淋浴頭40上 部的導線76，此導線76是在途中經由匹配電路78來連接 例如450kHz的電漿發生用電源的高頻電源70。此頻率並 非限於 450kHz，亦可使用 2MHz、13.56MHz、2.45GHz 等 其他的頻率。 在此，此高頻電源70是以能夠輸出任意大小的電力 之方式改變輸出電力。並且，在處理容器22的側壁設有 在半導體晶圓W的搬入·搬出時構成可氣密地開閉之閘閥 80。如此構成的各構成構件的大小是在形成300mm半導 體晶圓W時，例如上述淋浴頭40的直徑爲340mm程度， 上述載置台36的直徑爲340mm程度，上述載置台36與 上述淋浴頭40之間的距離爲13.5mm程度，上述處理容器 22內的容積爲34公升程度。 爲了控制電漿處理裝置20的全體動作，而具有例如 由電腦等所構成的控制部82，可例如進行製程壓力、製程 溫度、各氣體的供給量之控制的指示，包含高頻電力的開 啓·關閉之供給電力的指示等。上述控制部82是具有用以 記憶上述控制所必要的電腦程式之記憶媒體84。此記憶媒 體84是例如由軟碟、CD(CompactDisc)、硬碟、快閃記憶 -12- 201131657 體或DVD等所構成。 其次’參照圖2及圖3說明有關使用以上那樣構 電發處理裝置來進行之本發明的成膜方法。圖2是用 明本發明的第1實施形態的成膜方法的工程圖，圖3 以說明本發明的第1實施形態的成膜方法的流程圖。 以電漿處理方法所形成的薄膜是舉形成含鈦的金屬膜 (Ti)膜時爲例進行說明。 首先，在處理容器22的載置台36上載置例如直 3 0 0mm的半導體晶圓W。在此半導體晶圓W的上面 如圖2(A)所示形成有凹部6。此半導體晶圓W的構造 在圖18(A)所說明的構造相同。 亦即’在半導體晶圓W的表面形成有例如成爲 層等的導電層2，以能夠覆蓋此導電層2的方式在半 晶圓W的表面全體以所定的厚度來形成例如由Si02 所構成的絕緣層4。上述導電層2是例如由矽層、被 雜質的矽層、多晶矽層、非晶矽層等所構成，具體而 對應於電晶體或電容器等的電極等。 在上述絕緣層4形成有用以對於上述導電層2謀 性接觸的貫孔或通孔等的接觸用的凹部6。此凹部6 徑（凹部6爲溝時是寬度）是例如50nm以下，此寬高f 部的深度與穴徑的比）是1 〇程度。上述凹部6也有形 長的槽（溝）的情形。形成上述導電層2的表面露出於 部6的底部之狀態。 首先，從氣體供給手段5 0以所定的流量來將原 成的 以說 是用 在此 之鈦 徑爲 ，例 是與 配線 導體 膜等 摻雜 求電 的內 :匕（凹 成細 此凹 料氣 -13- 201131657 體的Ticu氣體及還原氣體的112氣體以及電漿用氣體的 Ar氣體分別流動至氣體導入手段的淋浴頭40，並由淋浴 頭4〇來將該等的各氣體導入至處理容器22內，且藉由真 空排氣系28的真空泵32來將處理容器22內抽真空，維 持於所定的壓力。 同時，藉由電漿形成手段74的高頻電源70來將 450kHz的高頻施加於上部電極的淋浴頭40，在淋浴頭40 與作爲下部電極的載置台36之間加諸高頻電場而投入電 力。藉此，Ar氣體會被電漿化，而使TiCl4氣體與H2氣 體反應，在半導體晶圓W的表面，如圖2(B)所示，藉由 電欺CVD(Chemical Vapor Deposition)法來形成作爲薄膜 之含鈦的金屬膜，亦即Ti膜8(S1)。 半導體晶圓W的溫度是藉由埋入載置台36的電阻加 熱加熱器所構成的加熱手段3 8來依據所定的溫度予以加 熱維持。藉此，不僅半導體晶圓W的上面，連凹部6內 的底面或側面也被堆積Ti膜8。 此時之具體的製程條件是例如製程壓力爲66〜2670P1 的範圍內，製程溫度例如200〜1 000°C的範圍內。有關製 程壓力是若過低壓，則成膜速度會降低，且若過高壓，則 電漿處理時對裝置的負荷會增大，因此較理想是在266〜 1 200Pa的範圍內。又，有關製程溫度是在低溫時成膜速度 會降低，高溫時膜的表面粗度會增大，因此較理想是350 〜600°C的範圍內。若此Ti膜8的成膜時的製程溫度比 600°C更高，則雖成膜速度變快，但利用退火之電阻率的 -14- 201131657 低減效果會減少，因此成膜時的製程溫度是60(TC以下效 果較大。又，若成膜的製程溫度比3 5 0°C更低，則成膜處 理後的退火處理需要更多的時間，因此由總處理能力的提 升觀點來看是3 50°C以上較理想。又，各氣體的流量是 TiCl4氣體例如爲1〜lOOsccm的範圍內，Ar例如爲50〜 lOOOOsccm的範圍內，H2例如爲5〜lOOOOsccm的範圍內 。又，Ti膜8的膜厚是1〜50nm程度。又，高頻電力是 150〜1 500W(瓦特）。此時，在形成Ti膜8的期間，於此 Ti膜8與下層的導電層2的境界部分是藉由成膜時的熱來 使Ti與導電層2中的Si逐漸反應而矽化物化，形成以 TiSi2爲代表的TiSix(x:正數）。 如此一來，若完成Ti膜的形成，則其次在此相同的 處理容器22內，如圖2(C)所示般進行退火處理（S2)。具 體而言，停止以上述金屬膜形成程序所供給的TiCl4氣體 的供給，且Ar氣體及H2氣體的供給是分別以同樣的流量 繼續。此退火處理時的製程溫度是200°C以上1 000t以下 的溫度，但因爲越低溫化，退火處理的效果越低，所以較 理想是3 5 (TC以上，過高溫化，退火的效果也會漸弱，因 此最好是600°C以下。又，爲了使總處理能力提升，可將 此退火處理時的製程溫度設定成與上述金屬膜形成程序的 製程溫度相同。並且，製程壓力是66〜2670Pa的範圍內 ，較理想是設定成與上述金屬膜形成程序的製程壓力相同 〇 又，此退火處理時間是如後述般，爲30sec以上。若 -15- 201131657 此退火處理時間比30sec更少，則無法發揮充分的退火效 果（電阻率的降低）。又，如後述般，若退火處理時間超過 1 8Osec，則退火效果會大致飽和，所以由總處理能力提升 的觀點來看，其上限是18〇sec。 此退火處理時，可在供給高頻電力來使產生電漿或停 止高頻電力的供給不使產生電漿下進行》如後述般，使產 生電漿在電漿環境中進行退火處理，要比不使產生電漿時 更能提高退火效果。藉由如此進行退火處理，上述Ti膜8 的Ti與下層的矽層（導電層2)的Si之反應會進展，可使 鈦的矽化物化反應促進。 如此一來，若完成Ti膜8的退火處理，則其次在此 相同的處理容器22內，如圖2(D)所示般進行Ti膜8的氮 化處理（S3)。具體而言，在上述退火處理程序之後開始氮 化氣體之NH3氣體的供給。此情況，Ar氣體及H2氣體的 供給是從退火處理程序持續進行。同時，供給高頻電力來 形成電漿。此高頻電力是例如800W(瓦特）。又，亦可不 產生電漿來進行利用Ar氣體、H2氣體及NH3氣體的氮化 處理。 此情況’製程溫度及製程壓力，只要分別設定成與之 前的退火處理程序時相同即可。並且，NH3氣體的流量是 例如5〜1 000〇SCCm的範圍內。氮化處理的時間是例如5 〜120sec的範圍內。藉由如此氮化處理，可使Ti膜8安 定化。 如此一來，若完成氮化處理，則其次在此相同的處理 -16- 201131657 容器22內，如圖2(E)所示進行TiN(鈦氮化）膜的形成（S4) 。此TiN膜的形成亦可在別的處理容器內進行。具體而言 ，一面控制流量一面供給氣體，亦即T i C 14氣體、N 2氣體 及還原氣體的》2氣體以及電漿用氣體的Ar氣體。同時， 供給高頻電力來生成電漿，藉由電漿CVD來形成TiN膜 10。上述TiN膜形成時的製程條件是製程壓力爲66〜 267〇Pa的範圍內，製程溫度爲200〜l〇〇〇°C的範圍內，較 理想是皆設定成與氮化處理時相同。 各氣體流量是TiCl4氣體例如爲1〜100sccm，Ar氣 體例如爲5〇〜lOOOOsccm的範圍內，H2氣體例如爲5〜 lOOOOsccm的範圍內，N2氣體例如爲5〜5000sccm的範圍 內。又，高頻電力是 150〜1 500W(瓦特）。此TiN膜的膜 厚是例如1〜50nm程度。此TiN膜的成膜，亦可在不使用 電漿下藉由熱CVD處理來進行。若比較TiN膜的成膜時 以熱CVD法來成膜時與以電槳CVD法來成膜時，則使用 電漿成膜時，TiN膜本身的比電阻會較爲變低，且由於在 接觸孔側壁的膜厚變薄，所以可使作爲插頭用之鎢（W)的 配線徑加粗，W配線本身的電阻也會降低，因此藉由該等 的相乘效果，可大幅度地降低接觸電阻。 如此一來，形成由Ti膜8及TiN膜1 〇所構成之2層 構造的阻障層1 2。之後，例如在同一處理容器2 2內供給 還原氣體的H2氣體、電漿用氣體的Ar氣體及氮化氣體的 NH3氣體’藉由αγ氣體的電漿來對上述TiN膜10實施氮 化處理’或不實施此氮化處理，從處理容器22內搬出上 -17- 201131657 述半導體晶圓w，藉由導電性膜來埋入上述凹部6內。作 爲氮化處理對TiN膜實施電漿處理時，TiN膜中的C1會 脫離，TiN膜本身會更被氮化，膜的Ti與N的比率大致 形成1 : 1，所以比電阻値會接近體電阻的値，可使TiN 膜的電阻値更降低。在此埋入處理是例如藉由熱CVD處 理來埋入鎢膜作爲上述導電性材料，或藉由電鍍處理來埋 入銅作爲上述導電性材料。 進行退火處理後，削去位於半導體晶圓W上面的不 要導電性膜。此除去的方法是例如使用蝕刻處理或CMP( Chemical Mechanical Polishing)等 ° 其次，在第1實施形態的成膜方法中，是針對退火處 理時間來進行檢討，所以說明有關其評價結果。在此是使 進行圖2(C)所示的退火處理時的退火處理時間變化各種。 在進行圖2(D)所示的氮化處理後測定Ti膜的電阻率的變 化，而來評價退火時間依存性。圖4是表示如此的退火處 理時間與Ti膜的電阻率的關係圖表，橫軸是取退火處理 時間，縱軸取Ti膜的電阻率。此時的製程條件是如以下 般。 [Ti膜的成膜處理] 製程溫度：550〇c，製程壓力：667Pa 氣體流量：TiCl4/Ar/H2=12/1600/4000sccm 高頻電力：800W，成膜時間：18sec -18- 201131657 [退火處理] 製程溫度：550°C，製程壓力：667Pa 氣體流量：Ar/H2=1600/4000sccm 退火時間：於〇〜3 0 0 s e c變化 [氮化處理]
製程溫度：55〇°C，製程壓力：667Pa 氣體流量·· Ar/H2/NH3 = 1 600/2000/ 1 5 00sccm 闻頻電力：800W 如上述般，在此是在0〜300sec的範圍變化各種退火 處理時間。 由圖4可明確得知，當退火時間爲零（無退火）時，由 於Ti膜的電阻率高，當退火時間爲15sec時，退火效果亦 小，因此雖電阻率稍微下降，但依然電阻率是處於高狀態 〇 相對的，當退火時間爲3 Osec以上時，退火時間越長 ，Ti膜的電阻率會大幅度地降低。因此，如前述般可知， 藉由將退火時間進行30sec以上，可充分發揮退火效果。 但，若退火時間比1 80s ec更大，則退火效果大致飽和， 幾乎未見電阻率更降低。因此可知，若考慮總處理能力， 則退火時間再長也以1 80s ec爲界限。 並且，在退火時間爲60sec時加諸高頻電力來形成電 漿，在電漿環境中進行退火處理。以點P1來表示該時的 結果。此時的高頻電力是800W。此情況，由點p 1可明確 -19- 201131657 ，在電漿環境中進行退火處理時，要比不使用電漿來進行 退火處理時，電阻率更低20μΩ . cm程度。因此，可知退 火處理時是形成電漿在電漿環境中進行退火處理爲理想。 其次，爲了檢討在Ti膜的成膜時成膜溫度對矽化物 化的影響，而對於Ti膜的成膜溫度依存性及Ti膜成膜後 在640 °C的退火處理的效果進行檢討，說明其評價結果。 圖5是表示Ti膜的成膜溫度依存性及在640°C的退火 處理的效果之圖表。在圖5中，橫軸是取成膜時的製程溫 度，縱軸是取電阻率。圖5中的曲線A1是表示剛進行Ti 膜的成膜處理之後的電阻率（無退火處理），曲線A2是表 示在進行Ti膜的成膜處理之後緊接著進行640°C的退火處 理時的電阻率。 此時之640°C的退火處理時的製程條件是製程壓力爲 667Pa，N2氣體的流量爲3600sccm，退火時間爲120sec。 根據曲線A 1，Ti膜的成膜溫度越高，電阻率越降低，一 旦高於600°C，則電阻率降低的比例會減少。這是因由成 膜溫度越高，成膜中的矽化物化反應會被促進。 由曲線A1及曲線A2可知，無關於Ti膜的成膜溫度 ，藉由在成膜後進行640°C的退火處理，電阻率是全部降 低至40μΩ. cm程度》此情況，例如若Ti成膜溫度著眼於 640°C的點，則此時的電阻率是53·7μΩ·(ίΐη，640°C的退火 處理後的電阻率是41.2μΩ·(；ηι，所以在此可知藉由退火效 果，電阻率降低12·5μΩ·(；ηι。 若比較曲線A1及曲線Α2則可明確在Ti膜的成膜溫 • 20- 201131657 度比600°C大的領域，利用退火處理之電阻率的低減效果 充其量12.5μΩ · cm，相對的越是相反地形成600°C以下的 低溫，利用退火處理之電阻率的低減效果越大。由此，若 Ti膜8的成膜時的製程溫度比600 °C更高，則利用退火之 電阻率的低減效果會減少。因此，由提升總處理能力的觀 點來看，成膜時的製程溫度是600°C以下爲理想。又，若 成膜的製程溫度比3 5 0°C更低，則Ti膜的成膜速度會降低 ，或成膜處理後的退火處理時間會變長，因此3 5 0 °C以上 爲理想。 其次，針對退火處理的效果進行確認。在此是比較Ti 膜的成膜溫度依存性及在5 5 0°C的成膜之後緊接著進行退 火處理時的電阻率。圖6是如上述般，顯示Ti膜的成膜 溫度依存性及在550 °C成膜之後緊接著進行退火處理時的 電阻率的圖表。在圖6中，橫軸是取成膜時的製程溫度， 縱軸是取電阻率。 亦即，圖5中的曲線A1與圖6中的曲線A1是顯示 同特性。並且圖6中的點P2是表示在5 5 0°C進行Ti膜的 成膜處理之後，緊接著在550°C使退火處理進行120sec時 的電阻率。由此點P2可明確，藉由在5 5 0°C進行120sec 的退火處理，電阻率會大致降低60μΩ‘cm程度。可知此 値是與剛在575 °C形成Ti膜之後的電阻率大致相同。因此 可確認，藉由在Ti膜的成膜之後緊接著進行退火處理， 可不用使晶圓的溫度昇降溫來降低電阻率。 上述第1實施形態是在退火處理之後進行氮化處理， -21 - 201131657 但亦可將該等的順序形成相反。圖7是用以說明如此的本 發明的第1實施形態的成膜方法的變形例的流程圖。如圖 7所示，在此是將退火處理與氮化處理的順序形成相反來 進行成膜處理。因此，以步驟S1->S3 —S2 —S4的順序來進 行各程序的處理。此情況的製程條件是與第1實施形態的 情況完全相同。此變形例的情況亦可發揮與圖3的實施形 態同樣的作用效果。 在此是針對圖3的實施形態及圖7的實施形態來實際 實施成膜方法而比較其結果，所以說明有關該評價結果。 並且爲了比較，也進行有關不進行退火處理的以往成膜方 法。此時的成膜處理、氮化處理及退火處理的各製程條件 是如以下般。 [成膜處理] 製程溫度：55 0°C，製程壓力：667Pa TiCl4/Ar/H2=1 2/1 600/4000sccm 高頻電力：800W，成膜時間：18sec [氮化處理] 製程溫度：550°C，製程壓力：667Pa Ar/H2/NH3 = l 600/2000/1 500sccm 高頻電力：800W，氮化時間：18sec [退火處理] •22· 201131657 製程溫度：5 5 0°C，製程壓力：667Pa
Ar/H2= 1 600/4000sccm 退火時間：60sec 此結果，在不進行退火處理的以往成膜方法’ Ti膜的 電阻率是1 3 4.7 μΩ · cm。相對的，在圖3的實施形態時’ Ti膜的電阻率是100.8μΩ · cm，在圖7的實施形態時，Ti 膜的電阻率是110.7 μΩ. cm。此結果，可知不只是在退火 處理之後進行氮化處理時，連在氮化處理之後進行退火處 理時也可使電阻率降低。並且可確認在T i膜的成膜之後 緊接著進行退火處理之圖3的實施形態要比在氮化處理後 進行退火處理之圖7的實施形態更效果佳。 上述各實施形態是舉由Ti膜8及TiN膜10所構成的 二層構造的阻障層時爲例來說明阻障層1 2，但亦可從上述 各實施形態不進行步驟S4的TiN膜的成膜程序，成爲由 Ti膜8所構成的一層構造的阻障層。即使是一層構造的阻 障層，還是會因爲在成膜後氮化處理Ti膜，所以Ti膜的 表面會被氮化，因此該層會達成阻障層的任務，而確保阻 絕性。 其次，說明有關本發明的第2實施形態的成膜方法。 先前的第1實施形態是在形成含鈦的金屬膜之後進行退火 處理，但此第2實施形態是在形成含鈦的金屬膜之後利用 電漿來形成鈦氮化膜，藉此可促進電阻率低的鈦矽化物之 形成。 圖8是用以說明本發明的第2實施形態的成膜方法的 -23- 201131657 工程圖，圖9是用以說明本發明的第2實施形態的成膜方 法的變形例的工程圖，圖10是用以說明本發明的第2實 施形態的成膜方法的其他變形例的工程圖。圖1 1 A是用以 說明本發明的第2實施形態的成膜方法的流程圖，圖丨i b 是用以說明本發明的第2實施形態的成膜方法的變形例的 流程圖’圖1 1 C是用以說明本發明的第2實施形態的成膜 方法的其他變形例的流程圖。在圖8〜圖11C中，有關與 圖1〜圖7及圖18所示的構成部分相同的構成部分是附上 同一參照符號。 首先，在本發明的第2實施形態的成膜方法是如圖8 及圖11A所示，在絕緣層4的表面形成有凹部6的圖8的 (A)所示那樣的晶圓W的表面，進行藉由電漿CVD法來形 成Ti膜8作爲含鈦的金屬膜之金屬膜形成程序（S21)。此 程序是與圖2的（B)所示的程序相同，且溫度或壓力或氣 體流量等的各製程條件也與參照圖2的（B)來說明時完全 相同。 例如製程壓力爲66〜2670Pa的範圍內，製程溫度例 如爲200〜1 000 °C的範圔內。有關製程壓力是若過低壓， 則成膜速度會降低，且若過高壓，則電漿處理時對裝置的 負荷會增大，因此較理想是在266〜120 0P a的範圍內。又 ，有關製程溫度是在低溫時成膜速度會降低，高溫時膜的 表面粗度會增大，因此較理想是在350〜600°C的範圍內。 若此Ti膜8的成膜時的製程溫度比600°C更高，則雖成膜 速度會加快，但成膜中的鈦矽化物的形成會進展，因此利 • 24- 201131657 用電槳來形成的鈦氮化膜之電阻率的低減效果會減少，所 以成膜時的製程溫度是600°C以下效果大。又’若成膜的 製程溫度比3 5 0°C更低，則成膜處理後的退火處理需要更 多的時間，因此由總處理能力的提升觀點來看是35〇°C以 上較理想。 各氣體的流量是TiCl4氣體例如爲1〜lOOsccm的範圍 內，Ar是例如爲50〜lOOOOsccm的範圍內，Η:是例如爲 5〜lOOOOsccm的範圍內。又，Ti膜8的膜厚是1〜50nm 程度。高頻電力是150〜1 5 00W(瓦特）。此時，在形成Ti 膜8的期間，於此Ti膜8與下層的導電層2的境界部分 是藉由成膜時的熱來使Ti與導電層2中的Si逐漸反應而 矽化物化，形成以TiSi2爲代表的TiSix(x :正數）。 如此一來，若完成T i膜（T i S i X) 8的形成，則其次在此 相同的處理容器22內，如圖8(C)所示般，進行利用電漿 來形成TiN(鈦氮化）膜10的鈦氮化膜形成程序（S22)。此 TiN膜的形成亦可在別的處理容器內進行。具體而言，將 作爲氣體的TiC 14氣體及N2氣體、還原氣體的H2氣體及 電漿用氣體的Ar氣體分別予以一面控制流量一面供給。 同時，供給高頻電力來生成電漿、藉由電漿CVD來形成 TiN膜10。上述TiN膜的形成時的製程條件是製程壓力爲 66〜2670Pa的範圍內，製程溫度爲200〜1 000°C的範圍內 ，較理想是皆設定成與跟前的Ti膜的成膜時相同。有關 製程壓力是若過低壓，則成膜速度會降低，且若過高壓， 則電漿處理時對裝置的負荷會增大，因此較理想是在266 -25- 201131657 〜1200Pa的範圍內。又，有關製程溫度是在低溫時成膜速 度會降低，在高溫時膜的表面粗度會增大，且薄膜形成的 控制會變難，因此較理想是在3 50〜8 00°C的範圍內。若此 Ti膜10的成膜時的製程溫度比800 °C更高，則雖成膜速度 會變快，但薄膜形成的控制性會降低，再現性難控制，因 此成膜時的製程溫度是8 00°C以下較理想。又，若成膜的 製程溫度比35(TC更低，則爲了藉由電漿CVD來成膜處理 TiN膜10時需要更多的時間，因此由總處理能力的提升 觀點來看是3 5 0t以上較理想。各氣體流量是TiCl4氣體 例如爲 1〜lOOsccm’Ar氣體是例如爲50〜lOOOOsccm的 範圍內，H2氣體是例如爲5〜lOOOOsccm的範圍內，N2氣 體是例如爲5〜5000sccm的範圍內。又，高頻電力是150 〜1 500W(瓦特）。此TiN膜的膜厚是例如1〜50nm程度。 如此一來形成由Ti膜8及TiN膜10所構成的2層構 造的阻障層12。在此上述TiN膜10的厚度，若根據後述 的資料，則是設定成2nm以上，較理想是4nm以上爲佳 。之後，從處理容器22內搬出上述半導體晶圓W，藉由 導電性膜來埋入上述凹部6內。此埋入處理是例如藉由熱 CVD處理來埋入鎢膜作爲上述導電性材料，或藉由電鍍處 理來埋入銅作爲上述導電性材料。藉此，可促進電阻率低 的鈦矽化物之形成，此結果可使接觸電阻低減化。 若根據圖11A的實施形態，則在構成可真空排氣的處 理容器22內對於被處理體例如半導體晶圓W的表面形成 薄膜的成膜方法中，因爲具有：藉由電漿CVD法來形成 -26- 201131657 含鈦的金屬膜作爲薄膜之金屬膜形成程序、及利用電漿來 形成鈦氮化膜作爲薄膜之鈦氮化膜形成程序，所以可促進 電阻率低的鈦矽化物之形成，此結果、可使接觸電阻低減 化。 弟2貫施形態的變形例是如圖9及圖11B所示，在圖 1 1 A的實施形態的金屬膜形成程序s 2 1與鈦氮化膜形成程 序S22之間進行第1氮化程序（S21-1)，其係對於在金屬膜 形成程序S21所形成的金屬膜（亦即Ti膜8)進行氮化處理 。圖9是將在圖8的（B)所示的Ti膜形成程序與圖8的（C) 所示利用電漿的TiN膜形成程序之間進行的第〗氮化程序 記載於圖9的（C)。此程序是只要在與形成上述Ti膜8者 相同的處理容器22內進行即可。並且，此程序是與圖2 的（D)所示的程序相同’而且，溫度或壓力或氣體流量等 的各製程條件也是與參照圖2的（D)來說明時完全相同。 亦即’在上述金屬膜形成程序之後停止TiCl4氣體的 供給’而開始氮化氣體之NH3氣體的供給。此情況，Ar 氣體及H2氣體的供給是從金屬膜形成程序持續進行。同 時’供給高頻電力來形成電漿。此高頻電力是例如8〇〇W( 瓦特）。並且’亦可不使電漿生成來進行利用Ar氣體、H2 氣體及NH3氣體的氮化處理。 此情況’製程溫度及製程壓力是只要分別設定成與跟 前的金屬膜形成程序時相同即可。並且，NH3氣體的流量 是例如5〜1 0 0 0 0 s c cm的範圍內。氮化處理的時間是例如 5〜120sec的範圔內。藉由如此進行氮化處理，可使Ti膜 -27- 201131657 8安定化。之後是進行先前說明利用電漿形成鈦氮化膜的 鈦氮化膜形成程序（S22)。此情況亦可發揮與圖11A的實 施形態同樣的作用效果。 第2實施形態的其他變形例是如圖1 〇及圖1 1 C所示 ，在圖11B的實施形態的鈦氮化膜形成程序S22之後，進 行第2氮化程序（S22-1)，其係對於上述鈦氮化膜進行氮化 處理。圖10是將在圖9的（D)所示利用電漿的TiN膜形成 之後進行的第2氮化程序記載於圖1 0的（E)。此程序是只 要在與形成上述鈦氮化膜10者相同的處理容器22內進行 即可。在此第2氮化處理使用的氣體種類是與先前的第1 氮化處理時相同，且各氣體的流量也是與先前的第1氮化 處理時相同。並且，製程壓力、製程溫度及高頻的電力是 只要設定成與跟前的鈦氮化膜形成程序相同即可。此情況 亦可發揮與圖11A的實施形態同樣的作用效果。 在第2實施形態的其他變形例中，亦可省略圖1〇的 (C)所示的第1氮化程序來實施成膜方法。並且，只要在 同一處理容器22內進行上述第2實施形態的成膜方法的 各程序’便不需要晶圓W的搬送，因此該部分可使總處 理能力提升。 其次是針對圖11C的實施形態來進行各種的評價實験 ’所以說明有關其評價結果。首先，在此是針對圖丨丨C的 實施形態來測定電阻率。且爲了比較，一倂評價有關不形 成TiN膜時或不使電漿生成藉由熱cvd來形成TiN膜時 ’或進行無TiCl4氣體的熱處理時等。 -28- 201131657 圖12A及圖12B是表示所形成的薄膜的電阻率 。圖12A是表示在矽基板上進行成膜處理時的結 12B是表不在Si〇2膜上進行成膜處理時的結果。在 示只在Ti膜換算時的電阻率。圖13是表示在成膜 矽化物化而產生之T i S i 2的結晶相的比率圖，一倂 層的膜厚。圖14是表示所形成的薄膜之X線繞射 (XRD)測定結果的圖表。 在此，各比較例1〜3的試料是進行其次那樣 來取得。 比較例1 :金屬膜（Ti)的形成S21+第1氮化程序 比較例2:金屬膜（Ti)的形成S21+第1氮化程 1+利用熱CVD之TiN膜形成 比較例3 :金屬膜（T i )的形成S 2 1 +第1氮化程 l + TiCU去掉的S22的程序（流動Ar、H2、N2) +第2 序 S22-1 圖1 1C的實施形態：金屬膜（Ti)的形成S21+第 程序S21-1+利用電漿之TiN膜形成S22 +第2氮 S22-1 並且，S21、S21-1、S22、S22-1的各程序的製 是如以下所述般。 [金屬膜的形成S21] 製程溫度：600°C，製程壓力：667Pa 氣體流量：TiCl4/Ar/H2=12/1600/4000sccm 的圖表 果。圖 此是顯 時藉由 顯不各 分析器 的處理 S21-1 ψ S21- 宇 S2 1 -氮化程 1氮化 化程序 程條件 -29- 201131657 高頻電力：800W，處理時間：27.6sec，淋浴頭 3 70。。 [第1氮化程序S21-1] 製程溫度： 600°C，製程壓力：667Pa 氣體流量= Ar/H2/NH3 = l 600/2000/1 500sccm 高頻電力 3 7 0〇C :800W、處理時間：27.6sec、淋浴頭： [利用電漿之TiN膜的形成S22] 製程溫度= 600°C、製程壓力：400Pa 氣體流量= TiCl4/Ar/H2/N2=l 2/1 600/4000/1 OOsccm 高頻電力： 800W，處理時間：55sec，淋浴頭：370°C [第2氮化程序 S22-1] 製程溫度： 600°C，製程壓力：400Pa 氣體流量： Ar/H2/NH3 = 1 60 0/2 0 00/ 1 5 OOsccm 高頻電力： 8 0 0 W，處理時間：5 5 s e c，淋浴頭：3 7 0 °C 比較例1〜 3及圖11C的實施形態之Ti膜的膜厚是如 圖 13 所示，爲 39.8nm' 41.3nm、40.9nm 及 34.6nm(利用 TEM 的測定），TiN 膜爲 〇nm、9.1nm、Onm 及 23.5nm。 首先，只在Ti膜換算的電阻率是顯示於圖12A及圖 1 2B，在此斜線的條狀圖表是顯示平均値。如圖1 2A所示 ，在Si上成膜時，比較例1〜3是分別爲58.5、46.8、 -30- 201131657 5 3.6 μΩ · cm，相對的’圖1 1 C的實施形態時是 ，可知本發明的電阻率的値相當低’爲良好 12B所示，在Si〇2上成膜時’比較例1〜 120.0、95.3、105.9μΩ. cm’ 相對的’圖 11C 時是89.6μΩ.cm，可知本發明的電阻率的値相 〇 並且，對於上述各試料進行電子線繞射時 1 3所示的結果。此電子線繞射是對於Ti膜中 比較結晶性。在此Tisi2的結晶相是具有C49 ，相對於C49相’ C54相是電阻率較低，爲良 〇 如圖1 3所示，比較例1的情況，C 4 9相I 相是2點，所以C54相率是67%。比較例2及 情況，分別C49相是3點，C54相是0點，所 是0%。相對的，圖Π C的實施形態的情況， 點，C54相是3點’所以C54相率是1〇〇%。 於比較例1〜3，圖1 1 C的實施形態是C 5 4相 可印證如前述般電阻率非常低。 其次，對於上述各試料進行薄膜的XRD TiSi2的結晶相的C49相與C54相的存在量。； 定的結果顯示於圖14。並且，在此爲了參考 Si〇2膜上藉由熱CVD來形成TiN膜的試料， 作成一在Si〇2膜上藉由電漿來形成TiN膜 爲參考例2，且針對該等也進行XRD測定。在
4 2.8 μ Ω · cm 。又，如圖 3是分別爲 的實施形態 低，爲良好 ，可取得圖 的任意3處 相及C 5 4相 好的結晶相 I 1 點，C54 比較例3的 以C 5 4相率 C49相是〇 如此，相對 率非常高， 測定，比較 丨夺此XRD測 ’作成一在 作爲參考例 的試料，作 此是將T i N -31 - 201131657 膜的成膜溫度設定於5 5 0°C。 圖14的縱軸的繞射強度（Intensity)是相對性的値，根 據峰値高於各圖表的水平位準的程度來定其結晶相的存在 量，峰値越高，結晶相的存在量越多。在此峰値爲依存於 橫軸的 2Θ 角度，顯示 TiN(lll)、Ti(011)、“TiSi2C49 (150)”或“TiSi(211)”、 “TiSi2C54(040)”及 TiN(200)。上述 括弧內是表示結晶面，此點是以下同樣。 由圖14可明確，參考例2是藉由電漿來形成TiN膜 ，所以在電阻率低的“TiSi2C54”的部分顯示高的峰値。相 對的，參考例1是藉由熱CVD來形成TiN膜，所以在 “TiSi2C54”的部分是峰値不太高。藉此可知，爲了降低電 阻率，最好形成更多C54相，所以藉由電漿來形成TiN膜 爲理想。在此，若著眼於上述比較例1〜3及圖1 1 C的實 施形態，則上述比較例1〜3是在橫軸“ T i S i 2 C 5 4 ”的部分幾 乎未產生峰値。 相對的，圖1 1C的實施形態的情況，如以點p1所示 般，在接近橫軸“TiSi2C54”的部分產生峰値，可理解 “TiSi2C54”的結晶相存在多。藉此可知，如上述般，藉由 電漿來形成TiN膜有助於使電阻率減少。 如此的現象產生的原理可如以下般推測。亦即，利用 熱CVD之TiN膜的峰値位置是在點P2，橫軸爲42.6deg ’這相當於格子間隔d = 2.12A。並且利用電漿之TiN膜因 爲翹曲，所以其峰値位置是偏移至比上述峰値位置更稍微 低角度側，峰値位置是在點P3，橫軸爲42.4deg，這相當 -32- 201131657 於格子間隔d = 2.1 3 A。 相對的，“TiSi2C54(040)”相的橫軸爲 當於格子間隔d = 2.138A。如此，與利用熱 作比較，利用電漿的TiN膜較接近“TiSi2 隔。因此，若在剛形成Ti膜之後層疊利月 ，貝lj Ti膜的上面會受到利用電漿之TiN 影響。因此可推測，在矽基板的晶圓被加 利用電漿的TiN膜時，下層的Ti膜容易 成 “TiSi2C54”相。 換言之，若在Ti上形成利用電漿的 的Ti膜會受到利用電漿之TiN膜的影響， 格子間隔與利用電漿之TiN膜的格子間隔 用，而Ti膜的矽化物化會被促進。由上 使省略令膜質安定化的第1氮化程序S 2 1 -序 S22-1雙方，或其中任一方的氮 “TiSi2C54”相的形成會被促進，與圖11C 可謀求接觸電阻的低減化（參照圖1 1 A〜圖 其次是針對藉由電漿所應形成之TiN 評價，所以說明其評價結果。 在此是在Si02膜上藉由電漿來形成: 膜，進行此TiN膜的評價。此評價是使用 此時的結果顯示於圖15及圖16。圖15 TiN膜的XRD測定結果的圖表，圖16是 之翹曲的TiN(200)峰値的半値寬的圖表。 42.2deg > 這相 CVD的TiN膜 C54”相的格子間 目電漿的TiN膜 膜的格子間隔的 熱的狀態下形成 相轉移，容易形 TiN膜，則下層 所欲使Ti膜的 —致的力量會作 述理由可知，即 1及第2氮化程 化程序，照樣 的實施形態同樣 1 1 C)。 膜的膜厚來進行 各種膜厚的TiN XRD測定。將 是表示所形成之 表示相對於膜厚 並且，製程條件 -33- 201131657 是使用與圖1 1A〜圖1 1C利用電漿之TiN膜的形成S22相 同的製程條件，使膜厚變化於1〜9nm的範圍。 如圖15所示，當膜厚爲lnm時，在橫軸TiN(200)的 部分幾乎未顯現峰値，無法影響存在於極近的“TiSi2C54” 相的形成。但，若形成2nm以上，則在上述TiN(200)的 部分顯現峰値，隨著膜厚變大，亦即隨著膜厚形成2nm、 3nm、4nm、6nm及9nm，其峰値也逐漸變大。 因此可知，利用電漿的TiN膜是需要以2nm以上的厚 度所形成，藉此可促進在其翹曲的TiN(200)的峰値的極近 存在之“TiSi2C54”相的形成。並且，在求取相對於圖15所 示圖表的峰値之半値寬時，可取得圖16所示那樣的結果 。藉由求取此半値寬，可判斷翹曲的TiN(200)的結晶化的 程度，半値寬越小，結晶化越進展。並且，結晶化越進展 ，TiN膜的格子間隔會越更一致，因此更促進“TiSi2C54” 相的結晶化。如圖1 6所示，在膜厚大致4 n m的點C1之 處，存在變曲點。因此，可知利用電漿之TiN膜的膜厚， 較理想是形成4nm以上爲佳。膜厚爲2nm的點，因爲峰 値強度弱，所以在半値寬的値產生大的誤差。 其次是針對利用電漿之TiN膜形成時的製程條件來進 行各種檢討，所以說明有關其檢討結果。在此是在Si〇2 膜上形成利用電漿的TiN膜，對於該TiN膜進行XRD測 定。針對製程條件爲使載置台的溫度或淋浴頭的溫度或 TiCl4的流量變化，或第2氮化處理的有無來進行評價。 圖1 7是顯示此時的結果。亦即，圖1 7是表示利用電漿之 -34- 201131657
TiN膜形成時的製程條件的依存性的圖表。 在圖1 7中，曲線A是表示利用電漿之TiN膜形成時 的標準製程條件（成膜溫度爲55(TC)，在TiN膜形成後進 行第2氮化處理。此製程條件是與參照圖1 1 C來說明之利 用電漿的TiN膜的形成S22及第2氮化處理S22-1中所分 別說明的各製程條件相同。亦即，此特性A是相當於圖 1 1 C的實施形態。 曲線B是從圖1 1 C的實施形態省略第2氮化處理的製 程，這相當於圖1 1 B的實施形態。曲線C是流動比上述標 準製程時的TiCl4流量（12sccm)更多之18sccm的TiCl4， 且施加比標準製程時的高頻電力（800W)還少之500W的高 頻電力。曲線D是流動比上述標準製程時的TiC 14流量 (12sccm)更多之 20sccm 的 TiCl4。 曲線E是形成比上述標準製程時的淋浴頭的溫度 (370°C)更高之5〇0°C的溫度。曲線F是形成比上述標準製程 時的載置台的溫度（550t)更高之600°C的溫度。曲線G是參 考例3，在此是顯示藉由所謂的SFD(SequentialFlowDeposition) 法來形成的TiN膜，該SFD法是在無電漿的狀態下交替 重複：同時供給TiCl4氣體及NH3氣體而形成極薄的TiN 膜，接著供給NH3氣體來進行氮化之操作，而層疊TiN膜 。又，曲線Η是參考例4，顯示藉由無電漿的熱CVD法 來形成的TiN膜。 上述SFD法及熱CVD法的成膜時的製程條件是如以 下所述般。 -35- 201131657 [SFD 法] <TiN成膜 > 製程溫度：550°C，製程壓力：260Pa， TiCl4/NH3/N2 = 60/60/340sccm，處理時間：6sec><10cycle，14nm 〈氮化 >製程溫度：550°C，製程壓力：260Pa，NH3/N2 = 4500/400sccm，處理時間：5sec><10cycle [CVD 法] <TiN成膜 >製程溫度：5 5 0°C，製程壓力：667Pa， TiCl4/NH3/N2 = 60/60/ 1 000sccm，處理時間：30sec，10nm 〈氮化 >製程溫度：5 5 0°C，製程壓力：667Pa，NH3/N2 = 2000/500sccm > 處理時間：25sec 由圖17可明確得知，像曲線A〜F那樣，藉由電漿來 形成TiN膜時，即使存在峰値的大小，各特性的峰値位置 還是會在“TiSi2C54(040)”的結晶相的位置大略一致，爲了 促進電阻率低的“TiSi2C54”相的形成，而取得十分接近之 翹曲的TiN(200)峰値。相對的，曲線G、Η所示的參考例 3、4，峰値是比結晶相“TiSi2C54(040)”的位置還偏移大， 可知無法充分形成“TiSi2C54(040)”的結晶相。因此，可確 認如前述般形成利用電漿的TiN膜之必要性。 在上述各實施形態是電漿用氣體舉使用Ar氣體時爲 例來進行說明，但並非限於此，亦可使用He、Ne等其他 的稀有氣體。並且，在上述各實施形態是使用NH3氣體作 爲氮化氣體，但並非限於此，亦可使用N2氣體、聯氨 -36- 201131657 (h2n-nh2)氣體、甲基聯氨（ch3-nh-nh2)氣體等。 並且，在此是被處理體舉半導體晶圓爲例來進行說明 ，但此半導體晶圓也包含砂基板或GaAs、Sic、GaN等的 化合物半導體基板，且非限於該等的基板，使用於液晶顯 不裝置的玻璃基板或陶瓷基板等也可適用本發明。 以上’詳細說明有關本發明的實施形態的成膜方法及 電漿處理裝置，但本發明並非限於上述的實施形態，可按 照記載於申請專利範圍的內容來對上述實施形態追加各種 的變形、改良及置換。 本國際申請案是根據2009年10月9日申請的日本專 利申請案2009-235308號、及2010年3月30日申請的日 本專利申請案2〇1〇_〇76 5 8 7號來主張優先權者，將日本專 利申請案2009-235308號及日本專利申請案2010-076587 號的全內容援用於本國際申請案。 【圖式簡單說明】 圖1是表示本發明之一實施形態的電漿處理裝置的構 成槪略圖。 圖2是用以說明本發明的第1實施形態的成膜方法的 工程圖。 圖3是用以說明本發明的第1實施形態的成膜方法的 流程圖。 圖4是表示退火處理時間與Ti膜的電阻率的關係圖 表0 -37- 201131657 圖5是表示Ti膜的成膜溫度依存性與在640 °C的退火 處理的效果之圖表。 圖6是表示Ti膜的成膜溫度依存性與在550°C成膜後 緊接著進行退火處理時的電阻率之圖表。 圖7是用以說明本發明的第丨實施形態的成膜方法的 變形例的流程圖。 圖8是用以說明本發明的第2實施形態的成膜方法的 工程圖。 圖9是用以說明本發明的第2實施形態的成膜方法的 變形例的工程圖。 圖1〇是用以說明本發明的第2實施形態的成膜方法 的其他變形例的工程圖。 圖1 1 A是用以說明本發明的第2實施形態的成膜方法 的流程圖。 圖1 1 B是用以說明本發明的第2實施形態的成膜方法 的變形例的流程圖。 圖1 1 c是用以說明本發明的第2實施形態的成膜方法 的其他變形例的流程圖。 圖12A是表示所形成的薄膜的電阻率之圖表。 圖12B是表示所形成的薄膜的電阻率之圖表。 圖13是表示在成膜時藉由矽化物化而產生之TiSi2的 結晶相的比率圖。 圖14是表示所形成的薄膜之X線繞射分析器（XRD) 測定結果的圖表。 -38- 201131657 圖1 5是表示所形成的TiN膜的XRD測定結果的圖表 〇 圖16是表示相對於膜厚之翹曲的TiN(2 00)峰値的半 値寬的圖表。 圖1 7是表示利用電漿之TiN膜形成時的製程條件的 依存性的圖表。 圖18是用以說明半導體晶圓的表面的凹部的埋入時 的成膜方法的工程圖。 【主要元件符號說明】 2 :導電層 4 :絕緣層 6 :凹部 8 : Ti 膜 10 : TiN 膜 1 2 :阻障層 20:電漿處理裝置 22 :處理容器 24 :底部 2 6 :排氣口 28 :真空排氣系 29 :排氣通路 3 〇 :壓力調整閥 32 :真空泵 -39- 201131657 3 4 :支柱 36 :載置台 3 8 :加熱手段 40 :淋浴頭 42 :頂板 44 :絕緣材 46 :噴射孔 48 :氣體導入口 50 :氣體供給手段 52 :供給通路 54 :分歧管 56 : TiCl4氣體源 5 8 : Η 2氣體源 6 0 : A r氣體源 62 : NH3氣體源 6 4 : N 2氣體源 6 6 :流量控制器 68 :開閉閥 7 0 :商頻電源 72 :淋浴頭加熱器 74 :電漿形成手段 7 6 :導線 7 8 :匹配線路 80 :閘閥 -40- 201131657 8 2 :控制部 84 :記憶媒體 W :半導體晶圓

Claims (1)

  1. 201131657 七、申請專利範圍： 1. 一種成膜方法，係於構成可真空排氣的處理容器內 對於被處理體的表面形成薄膜之成膜方法，其特徵係具有 金屬膜形成程序，其係使用原料氣體在前述處理容器 內藉由電漿CVD法來形成含鈦的金屬膜作爲前述薄膜； 及 退火程序，其係於前述處理容器內對於前述金屬膜進 行退火處理。 2. 如申請專利範圍第1項之成膜方法，其中，具有氮 化程序，其係於前述退火程序之後緊接著對於前述金屬膜 進行氮化處理。 3. 如申請專利範圍第1項之成膜方法，其中，具有氮 化程序，其係於即將前述退火程序之前，對於前述金屬膜 進行氮化處理。 4. 如申請專利範圍第1項之成膜方法，其中，前述退 火處理係於電漿的存在下進行。 5·如申請專利範圍第1項之成膜方法，其中，前述退 火處理係於電漿的不存在下進行。 6. 如申請專利範圍第1項之成膜方法，其中，前述金 屬膜形成程序的製程溫度與前述退火程序的製程溫度係設 定成相同。 7. 如申請專利範圍第1項之成膜方法，其中，前述金 屬膜形成程序的製程溫度係於350〜600 °C的範圍內。 -42- 201131657 8 _如申請專利範圍第1項之成膜方法，其中，前述退 火程序的製程溫度係於3 5 0〜6 0 0。(：的範圍內。 9 ·如申請專利範圍第1項之成膜方法，其中，前述退 火程序的製程時間爲3〇Sec以上。 10. 如申請專利範圍第1項之成膜方法，其中，更具 有鈦氮化膜形成程序’其係形成由鈦氮化膜所構成的薄膜 〇 11. 一種成膜方法，係於構成可真空排氣的處理容器 內對於被處理體的表面形成薄膜之成膜方法，其特徵係具 有： 金屬膜形成程序，其係藉由電漿CVD法來形成含鈦 的金屬膜作爲前述薄膜；及 鈦氮化膜形成程序，其係使用電漿來形成鈦氮化膜作 爲前述薄膜。 12. 如申請專利範圍第11項之成膜方法，其中，在前 述金屬膜形成程序與前述鈦氮化膜形成程序之間具有第1 氮化程序，其係對於在前述金屬膜形成程序所形成的前述 金屬膜進行氮化處理。 I3·如申請專利範圍第11項之成膜方法，其中，在前 述鈦氮化膜形成程序之後具有第2氮化程序，其係對於前 述鈦氮化膜進行氮化處理。 14.如申請專利範圍第11項之成膜方法，其中，前述 鈦氮化膜的厚度爲2nm以上。 1 5 ·如申請專利範圍第1 1項之成膜方法，其中，前述 -43- 201131657 金屬膜形成程序與前述鈦氮化膜形成程序的各程序係全部 於同一處理容器內進行。 16. —種電漿處理裝置，係對被處理體形成薄膜之電 漿處理裝置，其特徵係具備： 處理容器，其係構成可真空排氣； 載置台，其係於前述處理容器內載置前述被處理體， 且具有作爲下部電極的機能； 加熱手段，其係加熱前述被處理體； 氣體導入手段，其係往前述處理容器內導入包含原料 氣體之必要的各種氣體，且具有作爲上部電極的機能； 氣體供給手段，其係往前述氣體導入手段供給前述各 種氣體；及 電漿形成手段，其係於前述載置台與前述氣體導入手 段之間形成電漿， 且’具備控制部，其係控制前述電漿處理裝置，而使 能夠實行如申請專利範圍第1項所記載的成膜方法。 17·—種電漿處理裝置，係對被處理體形成薄膜之電 漿處理裝置，其特徵係具備： 處理容器’其係構成可真空排氣； 載置台’其係於前述處理容器內載置前述被處理體， 且具有作爲下部電極的機能； 加熱手段，其係加熱前述被處理體； 氣體導入手段，其係往前述處理容器內導入包含原料 氣體之必要的各種氣體，且具有作爲上部電極的機能； -44- 201131657 氣體供給手段’其係往前述氣體導入手段供給前述各 種氣體：及 電漿形成手段，其係於前述載置台與前述氣體導入手 段之間形成電漿， 且’具備控制部，其係控制前述電漿處理裝置，而使 能夠實行如申請專利範圍第11項所記載的成膜方法。 1 8 · —種電腦可讀取的記億媒體，其記錄有程式，該 程式係用以在利用電漿處理裝置來形成薄膜於被處理體的 表面時’使電腦實行如申請專利範圍第1項所記載的成膜 方法的各程序’該電漿處理裝置係具備： 處理容器，其係構成可真空排氣； 載置台’其係於前述處理容器內載置前述被處理體， 且具有作爲下部電極的機能； 加熱手段’其係加熱前述被處理體； 氣體導入手段，其係往前述處理容器內導入包含原料 氣體之必要的各種氣體，且具有作爲上部電極的機能； 氣體供給手段，其係往前述氣體導入手段供給前述各 種氣體； 電獎形成手段，其係於前述載置台與前述氣體導入手 段之間形成電漿；及 控制部。 1 9. 一種電腦可讀取的記憶媒體，其記錄有程式，該 程式係用以在利用電漿處理裝置來形成薄膜於被處理體的 表面時’使電腦實行如申請專利範圍第1 1項所記載的成 -45- 201131657 膜方法的各程序，該電漿處理裝置係具備： 處理容器，其係構成可真空排氣； 載置台，其係於前述處理容器內載置前述被處理體， 且具有作爲下部電極的機能； 加熱手段，其係加熱前述被處理體； 氣體導入手段，其係往前述處理容器內導入包含原料 氣體之必要的各種氣體，且具有作爲上部電極的機能； 氣體供給手段，其係往前述氣體導入手段供給前述各 種氣體； 電漿形成手段，其係於前述載置台與前述氣體導入手 段之間形成電漿；及 控制部。 -46-
TW99134419A 2009-10-09 2010-10-08 Method of forming film and plasma processing apparatus TW201131657A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009235308 2009-10-09
JP2010076587A JP2011100962A (ja) 2009-10-09 2010-03-30 成膜方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
TW201131657A true TW201131657A (en) 2011-09-16

Family

ID=43856721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99134419A TW201131657A (en) 2009-10-09 2010-10-08 Method of forming film and plasma processing apparatus

Country Status (3)

Country Link
JP (1) JP2011100962A (zh)
TW (1) TW201131657A (zh)
WO (1) WO2011043263A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6426893B2 (ja) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 コンタクト層の形成方法
TWI620234B (zh) * 2014-07-08 2018-04-01 聯華電子股份有限公司 一種製作半導體元件的方法
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290927A (ja) * 1990-04-06 1991-12-20 Nippon Telegr & Teleph Corp <Ntt> 導電性層形成法
JPH08213343A (ja) * 1995-01-31 1996-08-20 Sony Corp 半導体装置およびその製造方法
JPH10163126A (ja) * 1996-11-28 1998-06-19 Fujitsu Ltd 半導体装置の製造方法
JP4103461B2 (ja) * 2001-08-24 2008-06-18 東京エレクトロン株式会社 成膜方法
JP5046506B2 (ja) * 2005-10-19 2012-10-10 東京エレクトロン株式会社 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP2008192835A (ja) * 2007-02-05 2008-08-21 Tokyo Electron Ltd 成膜方法，基板処理装置，および半導体装置

Also Published As

Publication number Publication date
JP2011100962A (ja) 2011-05-19
WO2011043263A1 (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
CN106887380B (zh) 实现无缝钴间隙填充的方法
US20060127601A1 (en) Film formation method
TW201207939A (en) Method of improving oxide growth rate of selective oxidation processes
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
TW200416296A (en) Film-forming method and apparatus using plasma CVD
TW200834733A (en) Semiconductor device and method for manufacturing the same
JP2015124397A (ja) コンタクト層の形成方法
TWI726837B (zh) Ｔｉ膜之成膜方法
TW201131657A (en) Method of forming film and plasma processing apparatus
JP2006332139A (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP2010016136A (ja) 薄膜の成膜方法及び成膜装置
JP2010192467A (ja) 被処理体の成膜方法及び処理システム
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP2018056227A (ja) ニッケル配線の製造方法
KR101393898B1 (ko) 니켈막의 성막 방법
JP3951976B2 (ja) プラズマ処理方法
KR101302819B1 (ko) Ｔｉ막의 성막 방법
TWI515326B (zh) Film forming method and plasma film forming device
JP4451097B2 (ja) 成膜方法
JP2010180434A (ja) 成膜方法及びプラズマ成膜装置
WO2011055671A1 (ja) 成膜方法およびキャパシタの形成方法
JP2022065303A (ja) 基板処理方法および基板処理装置