WO2011040372A1 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
WO2011040372A1
WO2011040372A1 PCT/JP2010/066701 JP2010066701W WO2011040372A1 WO 2011040372 A1 WO2011040372 A1 WO 2011040372A1 JP 2010066701 W JP2010066701 W JP 2010066701W WO 2011040372 A1 WO2011040372 A1 WO 2011040372A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
conductive member
semiconductor package
emitting device
wiring
Prior art date
Application number
PCT/JP2010/066701
Other languages
English (en)
French (fr)
Inventor
拓也 中林
Original Assignee
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日亜化学工業株式会社 filed Critical 日亜化学工業株式会社
Priority to CN201080044079.8A priority Critical patent/CN102549785B/zh
Priority to US13/498,493 priority patent/US8487328B2/en
Priority to EP10820487.6A priority patent/EP2485284B1/en
Priority to JP2011534232A priority patent/JP5741439B2/ja
Publication of WO2011040372A1 publication Critical patent/WO2011040372A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

　小型かつ軽量の半導体パッケージの実装基板への高精度の実装を可能とする発光装置を提供することを目的とする。第１及び第２導電部材１１、１２を備えた半導体パッケージ１０と、第１及び第２導電部材にそれぞれ接続された第１及び第２配線部２１、２２を備えた実装基板２０とが接続され、半導体パッケージ１０は、発光素子１３と、発光素子１３が載置された第１導電部材１１と、第１導電部材１１よりも小平面積の第２導電部材１２とを備え、第１及び第２導電部材１１、１２の裏面が半導体パッケージ１０の下面を形成し、第１及び第２配線部２１、２２が、幅狭部２１ｂ、２２ｂと、これらよりも幅が広く、第１及び第２導電部材１１、１２から離れる方向に延長する幅広部２１ａ、２２ａとを備え、かつ少なくとも幅狭部２１ｂ、２２ｂが第１及び第２導電部材１１、１２に接合され、第１配線部２１が、内部に凹部２１ｃを有する発光装置。

Description

発光装置
　本発明は、発光装置に関し、より詳細には、半導体パッケージと実装基板とが接合部材によって接続された発光装置に関する。
　近年、電子機器の小型化・軽量化に伴い、それらに搭載される発光装置（発光ダイオード）、受光装置（ＣＣＤ）等の半導体パッケージも小型化されたものが種々開発されている。これらの半導体パッケージは、例えば、絶縁基板にそれぞれ形成された一対の配線パターン等を有する実装基板上に、発光素子、受光素子等の半導体パッケージを接合載置し、ワイヤ等を用いて配線パターンと半導体パッケージとを電気的に導通させた構造を有し、液晶表示装置のバックライト等の種々の機器に搭載される。
　そして、このような用途等に用いられる半導体パッケージを実装基板に実装する場合には、特に、面発光型又は面入射型の半導体パッケージ等の発光面又は入射面を、実装基板表面に対してアライメントずれを発生させることなく、かつ水平に実装することが要求される。
　そこで、下面に凸型のバンプ電極を備えた半導体装置を表面実装する際に、凸型のバンプ電極の形状に合わせて、実装基板側の配線にリング状凹部を形成して、凹凸形状を合わせることにより接合する半導体装置（例えば、特許文献１）が提案されている。この特許文献１に開示されている半導体装置によれば、配線の凹部にリフローした半田を溜めることにより、バンプ電極及び配線間の半田の量のばらつきを吸収して、精度のよい半導体装置の半田接合を図っている。
　また、実装基板の配線部の形状を変化させることにより、実装部品を所定位置に正確に半田接合し得る実装基板（例えば、特許文献２）等が提案されている。
特開２００８－５３４２３号公報 特表２００６－３０３３８８号公報
　一般に、実装部品を実装基板の配線部に半田接合する場合には、図９に示すように、実装基板７１上の実装部品７２の端部において、半田７３がリフローした際に余剰の半田７３が、実装部品７２の電極７４に沿って側面方向に這い上がる（図９中、Ｎ）ことにより、実装部品７２の一対の電極７４下の半田量の微妙なバランスが図られている。従って、上述した先行技術における凹部形状又はＴ字形状等の配線部においても、これらの形状に起因する半田の量のばらつきの吸収がなされている。
　しかし、極めて小型化が実現された表面実装型のリードレス半導体パッケージでは、実装基板に半田接合する場合、半田の流動に伴って、実装基板側の配線パターンを利用して余剰の半田を溜め又は逃がすなどによっても、上述した図９中のＮで表したような、側面に配する電極に沿った半田の這い上がりはほとんど起こらない。よって、やはり、アライメントずれが発生し、電極間に高低差が生じて、精度よく実装することが困難である。
　特に、超小型の半導体パッケージでは、電極間での微細の高低差又はアライメントずれの発生によって、光の出射方向に著しい影響を及ぼすこととなる。
　また、超小型化の半導体パッケージにおいても、実装した場合の放熱性を向上させることによって、性能を確保し、長寿命化を図ることが求められている。
　本発明は、上記課題に鑑みなされたものであり、小型かつ軽量の半導体パッケージの実装基板への高精度の実装を実現することができる発光装置を提供することを目的とする。
　本発明の発光装置は、
　第１導電部材及び第２導電部材を備えた半導体パッケージと、
　前記第１導電部材及び第２導電部材にそれぞれ接続された第１配線部及び第２配線部を備えた実装基板とが接合部材によって接続された発光装置であって、
　前記半導体パッケージは、
　発光素子と、
　一面に前記発光素子が載置された第１導電部材と、
　該第１導電部材よりも平面積が小さい第２導電部材とを備え、
　前記第１導電部材及び第２導電部材の一面とは反対側の他面が前記半導体パッケージの下面を形成しており、
　前記実装基板は、
　前記第１配線部及び第２配線部が、幅狭部と、前記第１及び第２導電部材から離れる方向に延長し、幅狭部よりも幅が広い幅広部とを備え、かつ少なくとも幅狭部が前記第１導電部材及び第２導電部材に接合されており、前記第１配線部が、内部に凹部を有することを特徴とする。
　このような発光装置は、以下１以上の要件を備えていることが好ましい。
　第１配線部に形成された凹部は、その幅方向の中央領域かつ幅狭部に近接する幅広部に形成されている。
　前記半導体パッケージは、発光素子とともに、第１導電部材及び第２導電部材の一面を被覆する封止部材とを備えており、前記第１導電部材及び第２導電部材の一面及び他面が、半導体パッケージの下面でのみ封止部材から露出されている。
　前記第１導電部材及び第２導電部材は、一端の一部が前記半導体パッケージの側面と一致し、前記一端の他の一部が前記半導体パッケージの側面から内側に配置するような切欠きを有する。
　実装基板の第１及び第２配線部の幅狭部は、半導体パッケージの幅よりも狭い幅を有し、幅広部は、半導体パッケージの幅よりも広い幅を有する。
　実装基板の第１及び第２配線部の幅狭部は、半導体パッケージの第１及び第２導電部材の幅と同じ幅か、それよりも狭い幅を有する。
　実装基板の第２配線部は内部に凹部を有する。
　実装基板の第１配線部の凹部の容積が、第２配線部の凹部の容積よりも大きい。
　前記第１配線部内部の凹部の上方に、半導体パッケージの側面が配置されてなる。
　前記第１及び第２導電部材が鍍金膜からなる。
　前記第１及び第２導電部材が０．５ｍｍ以下の膜厚を有する。
　前記第１配線部又は第２配線部に形成された凹部は、前記第１配線部又は第２配線部を貫通する貫通孔として形成されている。
　前記第１配線部又は第２配線部に形成された凹部の底面に絶縁体層が配置されている。
　本発明によれば、小型かつ軽量の半導体パッケージを、実装基板に対して高精度に実装された発光装置を得ることができる。
本発明の半導体パッケージと実装基板との接続態様を説明するための発光装置の斜視図である。 本発明の半導体パッケージと実装基板との接続態様を説明するための発光装置の分解斜視図（Ｂ）である。 本発明の半導体パッケージを示す平面図（Ａ）、ａ－ａ’側側面図（Ｂ）、ｂ－ｂ’線断面図（Ｃ）、底面図（Ｄ）、部分拡大図（Ｅ）である。 本発明の半導体パッケージの製造方法を説明する工程図である。 図３の工程図の続きである。 本発明の半導体パッケージと実装基板との接続態様及び実装基板の配線部の配置を説明するための平面図である。 本発明の発光装置のアライメントずれを説明するための概略図である。 本発明の半導体パッケージと実装基板との接続態様及び実装基板の配線部の配置を説明するための平面図である。 本発明の実装基板の配線部における凹部の形状を説明するための断面図である。 従来の実装部品の実装基板への接合状態を示す概略斜視図である。
　本発明を実施するための最良の形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための発光装置を例示するものであって、以下に限定されるものではない。特に、各実施形態において説明した各事項は、特に断りのない限り、他の実施形態にもそのまま適用することができる。
　また、本明細書は、特許請求の範囲に示される部材を、実施の形態の部材に特定するものではない。特に、実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定する記載がない限りは、本発明の範囲をそれのみに限定するものではなく、単なる説明例にすぎない。
　各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。
　さらに以下の説明において、同一の名称、符号については同一又は同質の部材を示しており、詳細説明を適宜省略する。
　実施形態
　本発明の発光装置は、図１Ａ及び図１Ｂに示すように、半導体パッケージ１０と実装基板２０との接続部位を含む。
　＜半導体パッケージ１０＞
　半導体パッケージは、図１Ａ、図１Ｂ及び図２Ａ～図１Ｄに示すように、発光素子１３と、一面（例えば、表面）に発光素子１３が載置された第１導電部材１１と、第２導電部材１２とを少なくとも備えて形成されている。
　また、通常、発光素子１３とともに、第１導電部材１１及び第２導電部材１２の少なくとも一面を被覆する封止部材とを備える。封止部材は、一般に、第１及び第２導電部材１１、１２を一体的に封止する封止樹脂１４と、第１導電部材１１及び第２導電部材１２の一面の一部及び発光素子１３を被覆する透光性被覆樹脂１５とによって形成されている。
　（第１導電部材１１／第２導電部材１２）
　第１導電部材１１は、発光素子１３を載置し、発光素子１３へ通電させるための電極として機能し、第２導電部材１２は、第１導電部材１１とは離間し、かつ対向するように配置され、発光素子へ通電させるための電極として機能するものである。
　第１及び第２導電部材１１、１２は、一面（つまり、表面又は上面）に、発光素子１３が載置されるか又は発光素子１３と電気的に接続され、一面とは反対側の面（つまり、裏面）が、半導体パッケージ１０の外表面（例えば、下面又は裏面）を形成する。言い換えると、第１及び第２導電部材１１、１２の一面（発光素子の載置領域）及び他面が、半導体パッケージの側面に存在しない、あるいは、その一面及び他面が半導体パッケージの下面においてのみ、封止部材から露出されている、あるいは、半導体パッケージ１０の側面においては、第１及び第２導電部材１１、１２の一面及び他面を封止部材から露出しておらず、第１及び第２導電部材１１、１２の側面の一部（つまり、第１及び第２導電部材の厚みに相当する部分）のみを封止部材から露出している。
　なお、さらに言い換えると、第１及び第２導電部材が、延長方向から屈曲して、封止部材の側面において、その一面及び他面（表面及び裏面）が存在していないことを意味する。
　通常、発光素子１３は、半導体パッケージ１０において、その中央部付近に配置されるため、第１導電部材１１が半導体パッケージ１０の側面から中央部付近まで延長して、半導体パッケージ１０の中央部付近に発光素子１３を配置する。第２導電部材１２は、発光素子１３を載置しない分、第１導電部材１１よりもその大きさ（平面積、つまり、一面及び他面の面積）が小さい大きさで、第１導電部材１１に対向して、発光素子１３の側面側に配置されている。
　第１導電部材１１及び第２導電部材１２の大きさの違いは特に限定されず、半導体パッケージの大きさ、発光素子１３の大きさ等によって適宜設定することができる。第１導電部材１１は、発光素子１３が載置可能な面積以上の大きさであればよい。また、第２導電部材１２は、発光素子１３の電極とワイヤボンディングが可能な面積以上の大きさであればよい。
　第１導電部材及び第２導電部材の形状は、例えば、平面視が略四角形、多角形、これらの形状に切り欠きを有する形状等、種々のものとすることができる。
　第１導電部材１１では、発光素子１３を載置させる領域は、平坦な面とするのが好ましい。第１導電部材１１及び第２導電部材の上面は、発光素子１３を載置させる領域以外は、微細な凹凸、溝、孔等を有していてもよい。それらの下面は、半導体パッケージの外表面として、実質的に平坦な面とするのが好ましいが、微細な凹凸等が形成されていてもよい。ただし、第１及び第２導電部材１１、１２は、後述する封止部材の下面と略面一、つまり、半導体パッケージの下面が略面一とすることが適している。
　第１導電部材１１及び第２導電部材１２は、上述したように大きさは異なるが、その幅（図２Ａ中、Ｗ）は略同じで、その長さ（図２Ａ中、Ｌ）が異なる形状であることが適している。
　特に、図２Ａ～Ｄに示すように、半導体パッケージ１０が略四角形であり、その一対の側面（例えば、図２Ｄでは短手方向）において、第１導電部材及び第２導電部材１１、１２の側面が露出せず（図２Ｄ）、その他対の側面（例えば、図２Ｄでは長手方向）において、第１導電部材１１及び第２導電部材１２の側面の一部が露出していることが好ましい（図２Ｂ及び図２Ｃ参照）。この場合の第１及び第２導電部材１１、１２の形状は、他対の側面に対応する部位に、切欠き１１ａ、１２ａが形成されていることが好ましい。つまり、この切欠き１１ａ、１２ａは、第１導電部材及び第２導電部材における一端において、その一部が半導体パッケージの側面と一致し、その一端の他の一部（例えば、中央部分）が半導体パッケージの側面から内側に配置するように形成されている。従って、半導体パッケージの他対の側面の下側において、厚みに相当する第１及び第２導電部材の一部が、封止部材から露出している。なお、この露出は、一側面において１つでもよいが、通常、２つであることが適している（図１Ｂの面Ｍ参照）。
　切欠きの幅及び長さは特に限定されず、第１及び第２導電部材の大きさ等によって適宜設定することができる。例えば、第１及び第２導電部材の５～８０％程度の幅、第２導電部材の１０～７０％程度の長さが挙げられる。
　このような切欠き１１ａ、１２ａを有することにより、後述する封止樹脂との側面での接触面積をより確保することができるために、第１及び第２導電部材１１、１２と封止樹脂との間の剥がれを防止することができる。
　また、後述する半導体パッケージ１０の製造において、複数の半導体パッケージ１０を一括して封止した後、個々の半導体パッケージ１０に分割する際に、切断刃が第１及び第２導電部材自体を切断する部位を最小限にすることができるため、分割をより容易に行うことができる。
　第１及び第２導電部材１１、１２の側面自体は、平坦な面又は曲面でもよいが、後述する封止樹脂との密着性等を考慮して、図２Ｅ及び図３（ｄ）に示すような突起部Ｘを有する形状とすることが好ましい。突起部Ｘは、第１及び第２導電部材１１、１２の周囲の任意の位置に設けることができる。例えば、上面視四角形の第１及び第２導電部材１１、１２の対向する２つの側面にのみ設ける等、部分的に設けてもよいが、周囲全体に渡って形成していることが好ましい。また、図２Ｅ及び図３（ｄ）では、突起部Ｘは上側にのみ形成されているが、下側に又は上下両側に設けられていてもよい。これにより、確実に封止樹脂からの脱落を防止することができる。
　第１及び第２導電部材は、互いに異なる材料によって形成されていてもよいが、同じ材料によって形成されていることが好ましい。これにより、より簡便に製造することができる。
　例えば、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル、コバルト、モリブデン等の金属又は合金（例えば、鉄－ニッケル合金、りん青銅、鉄入り銅、Ａｕ－Ｓｎ等の共晶はんだ、ＳｎＡｇＣｕ、ＳｎＡｇＣｕＩｎ等のはんだ等）、酸化物導電体（例えば、ＩＴＯ等）等が挙げられる。第１及び第２導電部材は、単層及び積層のいずれでもよい。
　特に、第１及び第２導電部材は、鍍金膜からなることが好ましく、鍍金の積層膜としてもよい。具体的には、上面（発光素子の載置側）は、発光素子からの光を反射可能又は高反射率、高光沢であるものが好ましく、金、銀、銅、Ｐｔ、Ｐｄ、Ａｌ、Ｗ、Ｍｏ、Ｒｕ、Ｒｈ等が適している。下面は、回路基板等への実装に有利なＡｕ、Ｓｎ、Ｓｎ合金、ＡｕＳｎ等の共晶はんだによる鍍金膜が好ましい。
　第１及び第２導電部材の膜厚は、互いに異なっていてもよいが、略等しい膜厚とするのが好ましい。具体的には５００μｍ程度以下、２００μｍ程度以下が適しており、１００μｍ程度以下が好ましい。また、２５μｍ程度以上が適している。特に、１００μｍ程度以下とすることにより、従来から用いられているリードフレームでは実現できない極薄い厚みであるため、半導体パッケージのより小型化・軽量化を図ることができる。
　（発光素子）
　発光素子は、同一面又は異なる面に正負電極が形成された半導体層の積層体によって構成される素子であり、例えば、発光ダイオード、受光素子としても機能する素子等を包含する。
　発光素子としては、任意の波長のものを選択することができる。発光素子の組成（半導体層の材料、混晶度）、発光色（発光波長）、大きさ、個数等は目的に応じて適宜選択することができる。
　受光素子としては、フォトＩＣ、フォトダイオード、フォトトランジスタ、ＣＣＤ（電荷結合素子）イメージセンサー、ＣＭＯＳイメージセンサー、Ｃｄセル等が挙げられる。
　また、発光素子等を単独で又は２種以上を組み合わせて搭載されてもよいし、発光素子に加えて保護素子等が搭載されていてもよい。
　（封止部材）
　封止部材の一部を構成する封止樹脂１４は、発光素子１３からの光を遮光可能な樹脂を含んでなり、第１導電部材１１と第２導電部材１２との間及び第１導電部材１１及び第２導電部材の上面の外周部分に配置されている。このような位置に遮光性の封止樹脂１４を設けることにより、発光素子１３からの光が、半導体パッケージ１０の下面側から外部に漏れ出すのを防止することができ、上面方向への光の取り出し効率を向上させることができる。また、半導体パッケージ１０の下面において、第１及び第２導電部材１１、１２を、その外表面として露出させることができ、従来のリードフレームのように、水平方向又は裏面からのリードの突出する構造とすることなく、また突出したリードを屈曲させて下方又は側面に引き回す構造とすることなく、より小型化・軽量化を図ることができる。
　封止樹脂１４の種類は、特に限定されるものではなく、発光素子からの光が遮光可能なものであればよく、発光素子からの光を反射するものがより好ましい。例えば、熱硬化性樹脂、熱可塑性樹脂等の樹脂を用いることができる。具体的にはエポキシ樹脂組成物、シリコーン樹脂組成物、シリコーン変性エポキシ樹脂等の変性エポキシ樹脂組成物、エポキシ変性シリコーン樹脂等の変性シリコーン樹脂組成物、ポリイミド樹脂組成物、変性ポリイミド樹脂組成物、アクリル樹脂組成物等が挙げられる。
　特に、特開２００６－１５６７０４の段落７３～８１に記載されている樹脂、例えば、熱硬化性樹脂（エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、アクリレート樹脂、ウレタン樹脂等）が好ましく、具体的には、トリグリシジルイソシアヌレート、水素化ビスフェノールＡジグリシジルエーテルからなるエポキシ樹脂と、ヘキサヒドロ無水フタル酸、３－メチルヘキサヒドロ無水フタル酸、４－メチルヘキサヒドロ無水フタル酸からなる酸無水物とを、エポキシ樹脂へ当量となるよう溶解混合した無色透明な混合物を含む固形状エポキシ樹脂組成物を用いるのが好ましい。さらに、これら混合物１００重量部へ、硬化促進剤としてＤＢＵ（1,8-Diazabicyclo(5,4,0)undecene-7）を０．５重量部、助触媒としてエチレングリコールを１重量部、酸化チタン顔料を１０重量部、ガラス繊維を５０重量部添加し、加熱により部分的に硬化反応させ、Ｂステージ化した固形状エポキシ樹脂組成物が好適に挙げられる。
　また、ＷＯ２００７／０１５４２６の段落２３～５２に記載されているトリアジン誘導体エポキシ樹脂を含むエポキシ樹脂を含有する熱硬化性エポキシ樹脂組成物が好ましい。
　トリアジン誘導体エポキシ樹脂としては、例えば、１，３，５－トリアジン核誘導体エポキシ樹脂が適している。特に、イソシアヌレート環を有するエポキシ樹脂は、耐光性や電気絶縁性に優れており、一つのイソシアヌレート環に対して、２価の、より好ましくは３価のエポキシ基を有することが好ましい。具体的には、トリス（２，３－エポキシプロピル）イソシアヌレート、トリス（α－メチルグリシジル）イソシアヌレート等を用いることができる。トリアジン誘導体エポキシ樹脂の軟化点は９０～１２５℃であることが好ましい。このトリアジン誘導体エポキシ樹脂には、水素添加エポキシ樹脂や、その他のエポキシ樹脂等を併用してもよい。さらに、シリコーン樹脂組成物の場合、メチルシリコーンレジンを含むシリコーン樹脂が好ましい。
　トリアジン誘導体エポキシ樹脂を用いる場合には、硬化剤として作用する酸無水物を用いるのが好ましい。酸無水物としては、非芳香族であり、かつ、炭素－炭素二重結合を有さないものを用いることで耐光性を向上させることができる。例えば、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、水素化メチルナジック酸無水物等が挙げられる。特に、メチルヘキサヒドロ無水フタル酸が好ましい。
　また、酸化防止剤を用いることが好ましい。酸化防止剤としては、例えば、フェノール系、硫黄系の酸化防止剤を使用することができる。また、硬化触媒は、当該分野で公知のものを使用することができる。
　なお、これらの樹脂には、必要に応じて各種の添加剤を配合することができる。
　封止樹脂１４には、充填材（フィラー）としてＴｉＯ２、ＳｉＯ２、Ａｌ２Ｏ３、ＭｇＯ、ＭｇＣＯ３、ＣａＣＯ３、Ｍｇ（ＯＨ）２、Ｃａ（ＯＨ）２等の微粒子等を添加してもよい。これらは単独で又は２種以上を組み合わせて用いてもよい。このような充填材を用いることにより、光の透過率を調整することができ、例えば、発光素子からの光の約６０％以上を遮光するよう、より好ましくは約９０％を遮光するように調節することができる。
　封止樹脂１４の厚さは、半導体パッケージ１０の下面側への光の漏れを防止できる厚さ及び上面側に光を反射し得る厚さであればよい。例えば、第１及び第２導電部材の厚みに加えて、発光素子１３をワイヤボンドした場合の高さ相当分の厚み以上であればよい。
　封止部材は、さらに、第１及び第２導電部材１１、１２上面において、発光素子１３を被覆し、発光素子、受光素子、保護素子、さらにこれらに対する導電性ワイヤ等の電子部品等を、塵芥、水分、外力等から保護する透光性被覆樹脂１５を備える。
　透光性被覆樹脂１５は、発光素子からの光に対して透光性で、かつ、耐光性及び絶縁性を有するものが好ましい。具体的には、シリコーン樹脂組成物、変性シリコーン樹脂組成物、エポキシ樹脂組成物、変性エポキシ樹脂組成物、アクリル樹脂組成物等、シリコーン樹脂、エポキシ樹脂、ユリア樹脂、フッ素樹脂及びこれらの樹脂を少なくとも１種以上含むハイブリッド樹脂、ガラス、シリカゾル等の無機物等が挙げられる。
　透光性封止樹脂１５は、着色剤、光拡散剤、光反射材、各種フィラー、波長変換材（例えば、蛍光体）等を含有していてもよい。
　透光性封止樹脂１５は、発光素子１３からの光の少なくとも一部を吸収して異なる波長を有する光を発する蛍光体を含有させていてもよい。
　蛍光体としては、半導体発光素子からの光を、それより短波長に変換させるものでもよいが、光取り出し効率の観点から長波長に変換させるものが好ましい。蛍光体は、１種の蛍光体を含有する単層、２種以上の蛍光体が混合された単層、２種以上の蛍光体が別々の層に含有された２層以上の積層、２種以上の蛍光物質等がそれぞれ混合された単層の２層以上の積層のいずれであってもよい。
　蛍光体としては、例えば、Ｅｕ、Ｃｅ等のランタノイド系元素で主に賦活される窒化物系蛍光体や酸窒化物系蛍光体、より具体的には、（ａ）Ｅｕ賦活されたα又はβサイアロン型蛍光体、各種アルカリ土類金属窒化シリケート蛍光体、各種アルカリ土類金属窒化アルミニウムケイ素蛍光体、（ｂ）Ｅｕ等のランタノイド系の元素、Ｍｎ等の遷移金属系の元素により主に賦活されるアルカリ土類金属ハロゲンアパタイト蛍光体、アルカリ土類のハロシリケート蛍光体、アルカリ土類金属シリケート蛍光体、アルカリ土類金属ホウ酸ハロゲン蛍光体、アルカリ土類金属アルミン酸塩蛍光体、アルカリ土類金属ケイ酸塩、アルカリ土類金属硫化物、アルカリ土類金属チオガレート、アルカリ土類金属窒化ケイ素、ゲルマン酸塩、（ｃ）Ｃｅ等のランタノイド系元素で主に賦活される希土類アルミン酸塩、希土類ケイ酸塩、アルカリ土類金属希土類ケイ酸塩、（ｄ）Ｅｕ等のランタノイド系元素で主に賦活される有機及び有機錯体等から選ばれる少なくともいずれか１以上であることが好ましい。
　透光性封止樹脂１５は、単層構造でもよいし、積層構造でもよい。
　透光性封止樹脂１５の形状は、特に限定されるものではなく、発光素子及びワイヤ等を完全に被覆する形状であればよい。また、配光特性等を考慮して、例えば、上面を凸状レンズ形状、凹状レンズ形状、フレネルレンズ形状等としてもよいし、別個にレンズ形状の部材を併設してもよい。
　また、透光性封止樹脂１５の全部又は一部に蛍光体を含有させて板状又はドーム状等にしてもよいし、別個に板状又はドーム状の部材を併設してもよい。例えば、ガラス、樹脂組成物等他の成形体に蛍光体を塗布したもの；蛍光体含有ガラス、ＹＡＧ焼結体、ＹＡＧとＡｌ２Ｏ３、ＳｉＯ２、Ｂ２Ｏ３等の焼結体、無機融液中でＹＡＧを析出させた結晶化無機バルク体等の蛍光体含有成形体が挙げられる。
　（接続部材）
　本発明で用いられる半導体パッケージは、発光素子を、第１及び／又は第２の導電部材上に載置し、接続させるために、接続部材が用いられる。接続部材は、導電性接続部材及び絶縁性接続部材のいずれでもよい。例えば、発光素子の基板が絶縁基板である場合、具体的には、サファイア上に窒化物半導体層を積層させた半導体発光素子の場合、接合部材は絶縁性及び導電性のいずれでもよい。ＳｉＣ基板等の導電性基板である場合は、導電性接合部材を用いることで導通を図ることができる。
　絶縁性接続部材としては、エポキシ樹脂組成物、シリコーン樹脂組成物、ポリイミド樹脂組成物及びその変性樹脂、ハイブリッド樹脂等を用いることができる。これらの樹脂を用いる場合は、半導体発光素子からの光や熱による劣化を考慮して、発光素子裏面にＡｌやＡｇ膜等の反射率の高い金属層及び／又は誘電体反射膜を設けることが好ましい。
　導電性接続部材としては、銀、金、パラジウム等の導電性ペースト、Ａｕ－Ｓｎ共晶等のはんだ、低融点金属等のろう材等を用いることができる。
　また、接続部材のうち、特に透光性の接続部材を用いる場合は、その中に半導体発光素子からの光を吸収して異なる波長の光を発光する蛍光部材を含有させてもよい。
　（導電性ワイヤ）
　本発明で用いられる半導体パッケージでは、導電性ワイヤは、発光素子の電極と、第１及び第２導電部材とを電気的に接続するものであり、通常、金、銅、白金、アルミニウム等の金属及びそれらの合金を用いたワイヤが用いられる。特に、熱抵抗等に優れた金を用いるのが好ましい。
　＜半導体パッケージの製造方法＞
　本発明の半導体パッケージの第１導電部材及び第２導電部材は、一般に用いられるリードフレームを利用して作成されていてもよいが、超小型化及び軽量化を実現するために、上述したように鍍金膜であることが好ましい。そのために、以下のような製造方法によって半導体パッケージ１０を製造することができる。
　まず、図３Ａに示すように、支持基板３０を準備する。
　（支持基板）
　支持基板は、第１及び第２導電部材を形成するために用いられる板状又はシート状の部材であり、半導体パッケージを個片化する前に除去されるため、半導体パッケージには具備されない部材である。
　支持基板としては、特に限定されず、導電性を有する基板であることが好ましい。例えば、ＳＵＳ、鉄、銅、銀、コバール、ニッケル板等の金属板、ポリイミド等の絶縁性基板にスパッタ法及び蒸着法等によって導電膜を形成したもの、導電膜等を貼り付け可能な絶縁性基板等が挙げられる。
　支持基板は、工程の最終段階において除去するため、屈曲が容易な材料を用いることが好ましい。また、形成する第１及び第２導電部材の表面光沢を上げるために、支持基板表面は平滑であることが好ましい。例えば、支持基板としてＳＵＳを用いる場合は、３０２等の結晶粒界の比較的小さな３００番台のＳＵＳを用いることが適している。また、寸法精度が要求される場合には、線膨張係数の低い４００番台を使用することが好ましい。膜厚は、例えば、１０μｍ～３００μｍ程度が挙げられる。後述する樹脂による成形後の反りを緩和するためにスリット、溝、波形状の加工が施されていてもよい。
　支持基板の表面に、レジスト３１を塗布する。このレジスト３１の厚みによって後に形成される第１及び第２導電部材の厚みを調整することができる。例えば、レジスト３１の厚みは、１０～２００μｍ程度、例えば、１００μｍとすることができる。ここでは、支持基板３０の上面（第１導電部材等を形成する面）にのみレジスト３１を設けているが、下面（反対側の面）に形成してもよい。その場合、反対側の面のほぼ全面にレジストを設けることで、第１及び第２導電部材を鍍金で形成する場合に、下面に導電部材が形成されるのを防ぐことができる。
　塗布したレジスト３１を乾燥し、その上方に、互いに離間する開口部を複数有するマスク３２を直接又は間接的に配置し、図中の矢印のように紫外線を照射して露光する。
　その後、エッチング剤で処理し、図３Ｂに示すように、開口部Ｋを有するレジスト３１を形成する。
　次いで、金属を用いて鍍金することで、図３Ｃに示すようにレジスト３１の開口部Ｋ内に第１及び第２導電部材１１、１２を形成する。鍍金条件を調整することによって、レジスト３１の膜厚よりも厚くなるように鍍金した場合には、図２Ｅに示したように、突起部Ｘを形成することができる。
　第１及び第２導電部材としては、例えば、支持基板３０側から、Ａｕ－Ｃｕ－Ｎｉ－Ａｇの鍍金による積層構造が挙げられる。鍍金条件は、当該分野で公知のパラメータを任意に設定して調整することができる。
　まず、酸性クリーナで前処理を行う。前処理は、室温～５０℃程度の範囲で行うことが好ましい。酸性クリーナは、市販品を用いることができる。酸溶液としては、希硫酸、希塩酸、希硝酸等が挙げられる。なかでも希硫酸が好ましい。
　続いて、支持基板上に、Ａｕ－Ｃｕ－Ｎｉ－Ａｇの順にめっきを行う。めっきは、例えば、室温から７５℃程度の範囲で行うことが適している。
　Ａｕは、支持基板の剥離後に電極として接合面になることから、実装の容易を考慮して形成する。膜厚は、例えば、０．１～１．０μｍ程度が適している。なお、Ａｕめっき前にストライク浴にて処理することで、密着性をコントロールすることができる。
　Ｎｉめっきは、低応力・厚膜電鋳形成に優れるスルファミン酸浴が好ましい。また、添加剤による光沢膜を５～２０μｍ程度形成することがより好ましい。Ｎｉ膜は、Ｃｕ拡散を防止するバリヤ、後のエッチングでのマスクとしても機能し得る。
　Ａｇめっきは、無光沢～高光沢まで形成可能な浴によって、短時間で行うことが好ましい。膜厚は、２～５μｍ程度が適している。
　なお、各めっきの前後に、支持基板及びめっき膜を水洗及び／又は乾燥することが好ましい。
　鍍金後、レジスト３１を洗浄して除去することにより、図３Ｄに示すように、互いに離間する第１及び第２導電部材１１、１２を形成する。
　次いで、第１及び第２導電部材１１、１２の上面の一部に、第２保護膜（図示せず）を形成することが好ましい。この保護膜は、上述した第２の保護膜と同様の材料を用いて、同様にパターニングすることにより形成することができる。ただし、この第２保護膜の形成は省略してもよい。
　この第２保護膜を利用して、図４Ａに示すように、第１及び第２導電部材１１、１２の間及び第１及び第２導電部材１１、１２上に、封止樹脂１４を形成する。
　封止樹脂１４の形成は、遮光性の熱硬化性樹脂を加熱して粘度を低下させた後、第１及び第２導電部材１１、１２が形成された支持基板３０の全上面にトランスファーモールド等によって成形することにより形成することができる。加熱温度及び加熱時間は、適宜調整することができる。
　封止樹脂１４を構成する材料は、具体的には、充填材としてＳｉＯ２や白色顔料としてＴｉＯ２を含有したエポキシ樹脂組成物、エポキシ変性シリコーン樹脂組成物、シリコーン樹脂組成物を用いることができる。成形時の金型との離型性を向上させるために、離型材を樹脂中に添加することも可能であり、金型へ離型材の噴きつけや、離型シート等を用いることもできる。
　次いで、第２保護膜を除去する。この第２保護膜の除去は、上述した保護膜の除去と同様に行うことができる。
　図４Ｂに示すように、封止樹脂１４に囲まれた領域の第１導電部材１１上に発光素子１３を固定し、この発光素子１３の電極を、導電性ワイヤ１６を用いて、同じ封止樹脂１４で囲まれた領域の第１導電部材１１及び第２導電部材１２の上面にボンディングする。このボンディングは、当該分野で公知の材料及び方法を利用して行うことができる。
　次いで、図４Ｃに示すように、発光素子１３、導電性ワイヤ１６等を被覆するように透光性被覆樹脂１５をトランスファーモールド、ポッティング、印刷等の公知の方法によって形成する。
　透光性被覆樹脂１５は、封止樹脂１４と略同一高さに設けるが、突出部材よりも低く又は高くなるよう形成してもよい。また、このように上面が平坦な面としてもよいし、中央が凹んだ又は突出したような曲面状に形成してもよい。
　透光性被覆樹脂１５を硬化後、図４Ｃに示すように支持基板３０を剥離して除去する。この支持基板の剥離は、発光素子１３の搭載の前に行ってもよい。
　以上の工程によって、図４Ｄに示すような半導体パッケージの集合体（図示せず）を得ることができる。最後に、図４Ｄに示す破線部、つまり、封止樹脂１４を切断するような位置で切断することで個片化し、図２Ａに示すような半導体パッケージ１０を得ることができる。
　個片化の方法としては、ブレードによるダイシング、レーザ光によるダイシング等種々の公知の方法を用いることができる。
　このように、支持基板を用いて第１及び第２導電部材１１、１２を形成し、その後、支持基板を除去するという一連の工程によって半導体パッケージを製造する場合には、従来のようなリードフレームを用いたり、リードとして、水平方向からリードを突出させたり、屈曲させたりする構成のリード形状に加工したりするものと比較して、飛躍的に歩留まりを向上させることができるとともに、より小型化／軽量化を図ることができる。
　＜実装基板２０＞
　実装基板２０は、通常、プリント基板、配線基板等と称されるものであり、プラスチック、セラミックス等の絶縁性の基板の表面、任意に内部に導電性パターンを配線部として備える基板であれば、当該分野で公知のもののいずれをも用いることができる。
　この実装基板２０には、図１Ａ及び１Ｂに示すように、少なくとも、表面に第１及び第２配線部２１、２２を備えている。
　この第１及び第２配線部２１、２２は、上述した半導体パッケージ１０の第１及び第２導電部材１１、１２にそれぞれ接続されているものであり、図５Ａに示したように、半導体パッケージ１０の第１導電部材１１に対して実装基板（図示せず）の第１配線部２１が接合され、第２導電部材１２に対して第２配線部２２が接合されている。
　第１配線部２１は、図５Ｃに示したように、半導体パッケージの第１導電部材１１に被覆される幅狭部２１ｂと、第１導電部材１１から離れる方向（長さ方向、例えば、図５ＢのＬ方向）に延長し、幅狭部２１ｂよりも幅が広い幅広部２１ａを備えている。同様に、第２配線部２２は、半導体パッケージの第２導電部材１２に被覆される幅狭部２２ｂと、第２導電部材１２から離れる方向に延長し、幅狭部２２ｂよりも幅が広い幅広部２２ａとを備えている。第１及び第２配線部２１、２２の幅狭部２１ｂ、２２ｂは、対向するように配置されている。
　第１及び第２配線部２１、２２の幅広部２１ａ、２２ａ及び幅狭部２１ｂ、２２ｂは、それぞれ異なる幅を有していてもよいが、同じ幅であることが好ましい。通常、半導体パッケージの第１及び第２導電部材１１、１２が同一の幅（例えば、図５Ｂ中、Ｗ）で形成されていることに対応させるためである。従って、半導体パッケージの第１及び第２導電部材が異なる幅である場合には、それに対応して、第１及び第２配線部の幅が異なっていてもよい。
　例えば、第１及び第２配線部２１、２２の幅広部２１ａ、２２ａの幅（図５Ｃ中、ｗ２）は、半導体パッケージの幅と同程度であってもよいが、半導体パッケージの幅よりも広いことが好ましく、具体的には、半導体パッケージの幅の０～３０％程度、さらに、５～２０％程度、幅が広いことが適している。
　第１及び第２配線部２１、２２の幅狭部２１ｂ、２２ｂの幅（図５Ｃ中、ｗ１）は、半導体パッケージの幅よりも狭いことが好ましい。例えば、半導体パッケージの幅の５～２０％程度、幅が狭いことが適している。半導体パッケージの第１及び第２導電部材の幅（図５Ｂ中、Ｗ）と同じであるか、それよりも狭い幅であってもよいが、第１及び第２導電部材の幅と同じであることがより好ましい。
　第１配線部２１及び第２配線部２２の幅広部２１ａ、２１ｂの長さ（図５Ｄ中、ｌ１１及びｌ２１）は、対応する半導体パッケージの第１導電部材１１及び第２導電部材１２の大きさに準じて異なっていてもよいが、同じであることが好ましい。この長さは、特に限定されないが、例えば、半導体パッケージの第１導電部材１１の長さ±５０％程度の範囲に設定されていることが適している。この部分に、後述するような、第１及び第２導電部材と第１及び第２配線部との接合部材である余剰の半田を溜めることによって、半導体パッケージ直下における半田量のばらつきを抑制して、半導体パッケージを水平に、つまり実装基板表面と平行して実装することができる。
　第１配線部２１及び第２配線部２２の幅狭部２１ｂ、２２ｂの長さ（図５Ｄ中、ｌ１２及びｌ２２）は、対応する半導体パッケージの第１導電部材１１及び第２導電部材１２の大きさに準じて異なっていることが適している。その大きさの違いは、対応する半導体パッケージの第１導電部材１１の面積：第２導電部材１２の面積の比±３０％程度の範囲内で、変動してもよい。別の観点から、第１配線部の幅狭部の長さ：第２配線部の幅狭部の長が、１．５～５：１程度、２～３．５：１程度が挙げられる。特に、半導体パッケージの第１及び第２導電部材の内側の長さ方向（図５Ｂ中、Ｌ）の端部と、幅狭部の内側の端部とが一致するような長さに設定されていることが好ましい。
　これによって、第１及び第２導電部材と第１及び第２配線部との接触面積を最大限に確保することができるために、両者の密着性を良好にすることができるとともに、両者の接合に用いられる半田量のばらつきの程度を最小限に留めることができ、より水平化を確保することができる。
　また、第１及び第２導電部材と第１及び第２配線部との接触面積を最大限に確保することができるために、放熱性をより向上させることができる。
　さらに、第１及び第２導電部材と第１及び第２配線部との接触面積を増大させることにより、上述したような水平化のみならず、実装基板表面での半導体パッケージのアライメントずれ等、つまり、図６Ａの矢印方向のずれ、図６Ｂの矢印方向の傾斜又は回転などを防止することもできる。
　なお、第１配線部２１及び第２配線部２２の幅狭部及び幅広部の境界部分が、半導体パッケージの側面と一致していてもよい（図７参照）。
　第１配線部２１は、図５Ｃに示すように、その内部、特に幅方向の中央領域に凹部２１ｃを備える。この凹部２１ｃは、凹部２１ｃ全体が幅広部２１ａ内に存在する程度に、幅広部２１ａ側に偏って、幅狭部２１ｂに近接する領域に形成することができる。凹部２１ｃの位置は、例えば、半導体パッケージの第１及び第２導電部材１１、１２の側面に切欠き１１ａ、１２ａを有する場合には、それに対応する位置に配置されることが好ましい。また、凹部２１ａの一部が、半導体パッケージ直下からはみ出す位置に配置されることが好ましい。これによって、半導体装置直下に配置するであろう余剰の半田等を、切欠き１１ａ及び凹部２１ｃによって必要な分のみ逃すことが可能となる。
　この凹部の幅（図５Ｄ中、ｗ１３）及び長さ（図５Ｄ中、ｌ１３）は、特に限定されず適宜調整することができる。例えば、幅広部の幅の２０％以上７０％以下程度の幅、幅広部の長さの１０％以上３０％以下程度の長さが挙げられる。深さは、第１配線部を貫通してもよいし、第１配線部の厚みの５０％程度以上であってもよい。
　図５Ｄに示すように、第２配線部３２にも、その内部に、特に幅方向の中央領域に凹部３２ｃが形成されていることが適している。また、この凹部３２ｃも、凹部３２ｃ全体が幅広部３２ａ内に存在する程度に、幅広部３２ａ側に偏って、幅狭部３２ｂに近接する領域に形成することが適している。
　この凹部３２ｃの幅（図５Ｄ中、ｗ２３）及び長さ（図５Ｄ中、ｌ２３）は、特に限定されず適宜調整することができる。例えば、幅広部の幅の２０％以上７０％以下程度の幅、幅広部の長さの１０％以上３０％以下程度の長さが挙げられる。深さは、第１配線部を貫通してもよいし、第１配線部の厚みの５０％程度以上であってもよい。
　この凹部３２ｃは、第１配線部における凹部３１ｃよりも、その容積が小さければよく、幅、長さ及び／又は深さが同じに設定されていてもよい。その容積の差異は、例えば、凹部３１ｃ：凹部３２ｃが０．４～０．７：１程度が挙げられる。
　図８Ａに示すように、第１配線部及び第２配線部等の配線部４１における幅広部４１ａと幅狭部４１ｂの間に形成された凹部４１ｃは、例えば、図８Ｂに示すように、配線部４１を貫通する貫通孔の形状であってもよいし、図８Ｂに示すように、幅広部５１ａと幅狭部５１ｂの間に形成された凹部５１ｃは、配線部材料によって底面を有する窪みであってもよい。
　従って、凹部の深さは、配線部の厚みと同等か、それ以下であればよい。
　また、凹部が窪みの形状である場合には、図８Ｄに示すように、幅広部６１ａと幅狭部６１ｂの間に形成された凹部６１ｃの窪みの少なくとも底面に絶縁体層６１ｄが配置されていてもよい。
　絶縁体層６１ｄの厚みは、窪みの深さ未満であることが好ましい。つまり、窪みの深さ方向の全部に絶縁体層６１ｄが埋め込まれていない状態であることが好ましい。
　絶縁体層６１は、例えば、ＳｉＯ２、ＳｉＮ等の酸化物及び窒化物等であってもよいし、上述した実装基板を構成するプラスチック、セラミックス等の絶縁性材料であってもよい。
　このような凹部を形成することにより、第１配線部２１、３１及び／又は第２配線部２２、３２上で半田をリフローさせた際、余剰の半田を凹部２１ｃ、３１ｃ及び／又は凹部３２ｃ内に一部停滞させたり、幅広部２１ａ及び３１ａ並びに／又は３２ａ側への余剰の半田の逃げを促進することができる。これにより、半田の表面張力を利用して、幅狭部と幅広部との間で、半田の盛り上がりを一旦緩和させることで、言い換えると、幅狭部上での半田量を、幅広部上での半田量よりも少なく配するように、幅広部及び幅狭部での半田の盛り上がりを凹部を介して連結させることにより、幅狭部２１ｂ、３１ｂ及び／又は３２ｂにおいてはその面積に準じて比較的少なめの半田を均一に存在させることができるために、半導体パッケージの水平実装を、アライメントずれなく、実現することができる。
　特に、図５Ｄに示すように、幅狭部に近接して凹部を形成する場合には、上述した余剰の半田の溜め及び逃げの程度を、第１配線部でのものより緩和した状態で促進することができるために、より、半導体パッケージの水平実装を、アライメントずれなく、確保することができる。
　なお、第１配線部における凹部３１ｃ、任意に第２配線部における凹部３２ｃの上方には、半導体パッケージ１０の側面が配置していることが好ましく（図５Ａ参照）、さらに、上述したように、半導体パッケージ１０において、第１及び第２導電部材１１、１２の側面に切欠部１１ａ、１２ａを有している場合には、少なくとも、切欠部１１ａが、第１配線部における凹部３１ｃに一部重なるように配置されていることが好ましい（図５Ａ参照）。
　このような配置によって、上述した余剰の半田等の接合部材の溜め及び逃げを、切欠部及び凹部を利用して、より効果的に実現することができる。
　通常、第１及び第２配線部は、例えば、Ｃｕ等の導電性材料によって、任意の形状にパターニングされている。
　配線部の一部として又はその表面には、後述する接合部材が配置されている。この配線部及び接合部材の厚みは、特に限定されるものではなく、その材料、用途及び性能に応じて適宜設定することができる。
　＜接合部材＞
　本発明で用いられる発光装置においては、半導体パッケージの第１及び第２導電部材と、実装基板の第１及び第２配線部とが、上述したように、接合部材によって接続されている。
　このような接合部材は、半導体パッケージの放熱性を考慮して、放熱性の良好な導電性接合部材を用いることが適している。
　導電性接合部材としては、銀、金、パラジウム等の導電性ペースト、Ａｕ－Ｓｎ共晶等のはんだ、低融点金属等のろう材等を用いることができる。
　このような接合部材は、通常、上述したように、実装基板の配線部の最上面に略同一形状で配置されている。
　接合部材で半導体パッケージと実装基板とを接合する方法としては、まず、実装基板全体を加熱し、接合部材をリフローする。その後、接合部材がリフローした配線部に、導電部材を備えた半導体パッケージを載置し、冷却する。半導体パッケージを載置した場合、半導体パッケージの自重によって、余剰の接合部材が配線部の凹部及び／又は幅広部に流れ、適量の接合部材が半導体パッケージの直下に均一に配置され、半導体パッケージが余剰の接合部材に流され、回転、傾斜、ずれを起こすことなく、実装基板表面に対して水平に接合することができる。
　本発明の発光装置は、特に、小型で軽量な半導体パッケージと実装基板との接合に対して有効であるが、どのような形態の半導体パッケージと実装基板に対しても適用することができるとともに、半導体パッケージに限らず、メモリ等の半導体装置ならびに実装部品等の種々の装置の実装に対しても、広範に利用することができる。
１０　半導体パッケージ
１０ｂ　半導体パッケージ下面
１１　第１導電部材
１１ａ　切欠部
１２　第２導電部材
１２ａ　切欠部
１３　発光素子
１４　封止樹脂
１５　透光性被覆樹脂
１６　導電ワイヤ
２０　実装基板
２１　第１配線部
２１ａ、３１ａ、４１ａ、５１ａ、６１ａ　幅広部
２１ｂ、３１ｂ、４１ｂ、５１ｂ、６１ｂ　幅狭部
２１ｃ、３１ｃ、４１ｃ、５１ｃ、６１ｃ　凹部
２２　第２配線部
２２ａ、３２ａ　幅広部
２２ｂ、３２ｂ　幅狭部
３２ｃ　凹部
３０　支持基板
３１　第２保護膜（レジスト）
３２　マスク
４１　配線部
６１ｄ　絶縁体層
ｋ　開口
Ｘ　突起部

Claims (15)

  1. 　第１導電部材及び第２導電部材を備えた半導体パッケージと、
    　前記第１導電部材及び第２導電部材にそれぞれ接続された第１配線部及び第２配線部を備えた実装基板とが接合部材によって接続された発光装置であって、
    　前記半導体パッケージは、
    　発光素子と、
    　一面に前記発光素子が載置された第１導電部材と、
    　該第１導電部材よりも平面積が小さい第２導電部材とを備え、
    　前記第１導電部材及び第２導電部材の一面とは反対側の他面が前記半導体パッケージの下面を形成しており、
    　前記実装基板は、
    　前記第１配線部及び第２配線部が、幅狭部と、前記第１及び第２導電部材から離れる方向に延長し、幅狭部よりも幅が広い幅広部とを備え、かつ少なくとも幅狭部が前記第１導電部材及び第２導電部材に接合されており、前記第１配線部が、内部に凹部を有することを特徴とする発光装置。
  2. 　前記第１配線部に形成された凹部は、その幅方向の中央領域かつ幅狭部に近接する幅広部に形成されている請求項１に記載の発光装置。
  3. 　前記第１配線部に形成された凹部は、前記第１配線部を貫通する貫通孔として形成されている請求項１又は２に記載の発光装置。
  4. 　前記第１配線部に形成された凹部の底面に絶縁体層が配置されている請求項１～３のいずれか１つに記載の発光装置。
  5. 　前記半導体パッケージは、発光素子とともに、第１導電部材及び第２導電部材の一面を被覆する封止部材とを備えており、前記第１導電部材及び第２導電部材の一面及び他面が、半導体パッケージの下面でのみ封止部材から露出されている請求項１～４のいずれか１つに記載の発光装置。
  6. 　前記第１導電部材及び第２導電部材は、一端の一部が前記半導体パッケージの側面と一致し、前記一端の他の一部が前記半導体パッケージの側面から内側に配置するような切欠きを有する請求項１～５のいずれか１つに記載の発光装置。
  7. 　実装基板の第１及び第２配線部の幅狭部は、半導体パッケージの幅よりも狭い幅を有し、幅広部は、半導体パッケージの幅よりも広い幅を有する請求項１～６のいずれか１つに記載の発光装置。
  8. 　実装基板の第１及び第２配線部の幅狭部は、半導体パッケージの第１及び第２導電部材の幅と同じ幅か、それよりも狭い幅を有する請求項１～７のいずれか１つに記載の発光装置。
  9. 　実装基板の第２配線部は内部に凹部を有する請求項１～８のいずれか１つの発光装置。
  10. 　前記第２配線部に形成された凹部は、前記第２配線部を貫通する貫通孔として形成されている請求項９に記載の発光装置。
  11. 　前記第２配線部に形成された凹部の底面に絶縁体層が配置されている請求項９又は１０に記載の発光装置。
  12. 　実装基板の第１配線部の凹部の容積が、第２配線部の凹部の容積よりも大きい請求項９～１１のいずれか１つの発光装置。
  13. 　前記第１配線部内部の凹部の上方に、半導体パッケージの側面が配置されてなる請求項１～１２のいずれか１つに記載の発光装置。
  14. 　前記第１及び第２導電部材が鍍金膜からなる請求項１～１３のいずれか１つに記載の発光装置。
  15. 　前記第１及び第２導電部材が０．５ｍｍ以下の膜厚を有する請求項１～１４のいずれか１つに記載の発光装置。
PCT/JP2010/066701 2009-10-01 2010-09-27 発光装置 WO2011040372A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201080044079.8A CN102549785B (zh) 2009-10-01 2010-09-27 发光装置
US13/498,493 US8487328B2 (en) 2009-10-01 2010-09-27 Light emitting device
EP10820487.6A EP2485284B1 (en) 2009-10-01 2010-09-27 Light emitting device
JP2011534232A JP5741439B2 (ja) 2009-10-01 2010-09-27 発光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-229187 2009-10-01
JP2009229187 2009-10-01

Publications (1)

Publication Number Publication Date
WO2011040372A1 true WO2011040372A1 (ja) 2011-04-07

Family

ID=43826187

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066701 WO2011040372A1 (ja) 2009-10-01 2010-09-27 発光装置

Country Status (6)

Country Link
US (1) US8487328B2 (ja)
EP (1) EP2485284B1 (ja)
JP (2) JP5741439B2 (ja)
CN (1) CN102549785B (ja)
TW (1) TWI517455B (ja)
WO (1) WO2011040372A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980129B2 (en) 2012-10-26 2015-03-17 Industrial Technology Research Institute Liquid-crystal compound with negative dielectric anisotropy, liquid-crystal display, and optoelectronic device
JP2016171217A (ja) * 2015-03-13 2016-09-23 シチズン電子株式会社 側面実装型発光装置
JP2017054933A (ja) * 2015-09-09 2017-03-16 株式会社東芝 発光装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2495775B1 (en) * 2009-10-29 2019-08-21 Nichia Corporation Light emitting diode device and method for manufacturing the same
TWI485815B (zh) * 2012-08-10 2015-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US10177292B2 (en) 2014-05-23 2019-01-08 Everlight Electronics Co., Ltd. Carrier, carrier leadframe, and light emitting device
TWI553264B (zh) 2014-05-23 2016-10-11 億光電子工業股份有限公司 承載支架及其製造方法以及從該承載支架所製得之發光裝置及其製造方法
JP6410083B2 (ja) * 2014-07-31 2018-10-24 シーシーエス株式会社 Ｌｅｄ実装用基板、ｌｅｄ
JP6595840B2 (ja) * 2015-08-20 2019-10-23 ローム株式会社 半導体装置およびその製造方法
US10056356B1 (en) * 2017-05-03 2018-08-21 Unimicron Technology Corp. Chip package circuit board module
JP2023132757A (ja) * 2022-03-11 2023-09-22 スタンレー電気株式会社 パルスオキシメーター用プローブ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236073U (ja) * 1988-09-02 1990-03-08
JP2000012728A (ja) * 1998-06-19 2000-01-14 Nec Kansai Ltd セラミックパッケ−ジおよびセラミックパッケ−ジ型電子部品
JP2003324214A (ja) * 2002-04-30 2003-11-14 Omron Corp 発光モジュール
JP2006156704A (ja) 2004-11-30 2006-06-15 Nichia Chem Ind Ltd 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP2006303388A (ja) 2005-04-25 2006-11-02 Toyota Industries Corp 回路実装基板のランド
WO2007015426A1 (ja) 2005-08-04 2007-02-08 Nichia Corporation 発光装置及びその製造方法並びに成形体及び封止部材
JP2008053423A (ja) 2006-08-24 2008-03-06 Hitachi Cable Ltd 接続体および光送受信モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537144A (ja) * 1991-07-29 1993-02-12 Ibiden Co Ltd プリント配線板のパツド
US6249049B1 (en) 1998-06-12 2001-06-19 Nec Corporation Ceramic package type electronic part which is high in connection strength to electrode
JP3871820B2 (ja) * 1998-10-23 2007-01-24 ローム株式会社 半導体発光素子
JP2000183407A (ja) * 1998-12-16 2000-06-30 Rohm Co Ltd 光半導体装置
JP2003124416A (ja) * 2001-10-16 2003-04-25 Yazaki Corp チップ部品のバスバーへの接合構造
JP4203374B2 (ja) * 2003-08-06 2008-12-24 豊田合成株式会社 発光装置
CN100421269C (zh) * 2005-06-03 2008-09-24 邢陈震仑 一种低热阻的发光二极管封装装置
JP2008112944A (ja) * 2006-10-31 2008-05-15 Sony Corp 固体撮像素子
US20090004774A1 (en) * 2007-06-27 2009-01-01 Ming Hsun Lee Method of multi-chip packaging in a tsop package
CN101369615B (zh) * 2007-08-17 2010-11-10 广东昭信光电科技有限公司 低热阻大功率发光二极管的封装方法
JP4945416B2 (ja) * 2007-12-04 2012-06-06 株式会社東芝 発光モジュール及びその製造方法
KR101488448B1 (ko) * 2007-12-06 2015-02-02 서울반도체 주식회사 Ｌｅｄ 패키지 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236073U (ja) * 1988-09-02 1990-03-08
JP2000012728A (ja) * 1998-06-19 2000-01-14 Nec Kansai Ltd セラミックパッケ−ジおよびセラミックパッケ−ジ型電子部品
JP2003324214A (ja) * 2002-04-30 2003-11-14 Omron Corp 発光モジュール
JP2006156704A (ja) 2004-11-30 2006-06-15 Nichia Chem Ind Ltd 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
JP2006303388A (ja) 2005-04-25 2006-11-02 Toyota Industries Corp 回路実装基板のランド
WO2007015426A1 (ja) 2005-08-04 2007-02-08 Nichia Corporation 発光装置及びその製造方法並びに成形体及び封止部材
JP2008053423A (ja) 2006-08-24 2008-03-06 Hitachi Cable Ltd 接続体および光送受信モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2485284A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980129B2 (en) 2012-10-26 2015-03-17 Industrial Technology Research Institute Liquid-crystal compound with negative dielectric anisotropy, liquid-crystal display, and optoelectronic device
JP2016171217A (ja) * 2015-03-13 2016-09-23 シチズン電子株式会社 側面実装型発光装置
JP2017054933A (ja) * 2015-09-09 2017-03-16 株式会社東芝 発光装置及びその製造方法

Also Published As

Publication number Publication date
EP2485284A1 (en) 2012-08-08
EP2485284A4 (en) 2014-12-03
JP5741439B2 (ja) 2015-07-01
EP2485284B1 (en) 2017-04-12
CN102549785B (zh) 2014-12-17
US8487328B2 (en) 2013-07-16
TWI517455B (zh) 2016-01-11
US20120181574A1 (en) 2012-07-19
JP2015159322A (ja) 2015-09-03
CN102549785A (zh) 2012-07-04
JP6036913B2 (ja) 2016-11-30
JPWO2011040372A1 (ja) 2013-02-28
TW201130175A (en) 2011-09-01

Similar Documents

Publication Publication Date Title
JP6036913B2 (ja) 発光装置
KR102117909B1 (ko) 발광 장치
JP5493553B2 (ja) 光半導体装置及びその製造方法
JP6521032B2 (ja) 光半導体装置及びその製造方法
JP5482293B2 (ja) 光半導体装置及びその製造方法
JP2017046014A (ja) 光半導体装置
JP5796649B2 (ja) 光半導体装置及びその製造方法
JP5849691B2 (ja) 発光素子の実装方法
JP2015133524A (ja) 光半導体装置及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080044079.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10820487

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011534232

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13498493

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2010820487

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010820487

Country of ref document: EP