WO2011040094A1 - 表示装置 - Google Patents

Abstract

　２個のフォトダイオードＤ１、Ｄ２と、光量に応じた電荷を蓄積する１個の蓄積ノードと、蓄積ノードに接続された制御端子を有する読み出しトランジスタＭ１とを含むセンサ画素回路１０を画素領域４に複数個配置する。クロック信号ＣＬＫに従い、バックライト点灯時には、トランジスタＴ１がオンし、フォトダイオードＤ１に電流が流れて蓄積ノードの電位は下降する。バックライト消灯時には、トランジスタＴ２がオンし、フォトダイオードＤ２に電流が流れて蓄積ノードの電位は上昇する。クロック信号ＣＬＫを用いて、２個のフォトダイオードの感度特性を変化させてもよい。このようなセンサ画素回路を用いて、バックライト点灯時に入射した光量とバックライト消灯時に入射した光量の差を検知する。これにより、光環境に依存しない入力機能を有する表示装置を提供する。

Description

表示装置

　本発明は、表示装置に関し、特に、画素領域に複数の光センサを配置した表示装置に関する。

　従来から表示装置に関し、表示パネルに複数の光センサを設け、タッチパネル、ペン入力、スキャナなどの入力機能を提供する方法が知られている。この方法を様々な光環境下で使用されるモバイル機器に適用するためには、光環境の影響を排除する必要がある。そこで、光センサで検知した信号から光環境に依存する成分を除去し、本来入力すべき信号を求める方法も知られている。

　特許文献１には、個々の表示素子に対応して受光素子を設けた入出力装置において、１フレーム期間にバックライトを１回点滅させて、１フレーム期間にバックライト点灯期間の光量とバックライト消灯期間の光量をすべての受光素子から取得するように、受光素子に対して線順次でリセットと読み出しを行うことが記載されている。

　図３１は、特許文献１に記載されたバックライトの点灯および消灯タイミング、並びに、受光素子に対するリセットおよび読み出しタイミングを示す図である。図３１に示すように、バックライトは、１フレーム期間の前半で点灯し、後半で消灯する。バックライト点灯期間では、受光素子に対するリセットが線順次で行われ（実線矢印）、その後に受光素子からの読み出しが線順次で行われる（破線矢印）。バックライト消灯期間でも、受光素子に対するリセットと読み出しが同様に行われる。

　特許文献２には、図３２に示す単位受光部を備えた固体撮像装置が記載されている。図３２に示す単位受光部は、１個の光電変換部ＰＤと２個の電荷蓄積部Ｃ１、Ｃ２を含んでいる。発光手段からの光の物体による反射光と外光の両方を受光するときには、第１のサンプルゲートＳＧ１がオンし、光電変換部ＰＤで生成された電荷は第１の電荷蓄積部Ｃ１に蓄積される。外光のみを受光するときには、第２のサンプルゲートＳＧ２がオンし、光電変換部ＰＤで生成された電荷は第２の電荷蓄積部Ｃ２に蓄積される。２個の電荷蓄積部Ｃ１、Ｃ２に蓄積された電荷の量の差を求めることにより、発光手段からの光の物体による反射光の量を求めることができる。

日本国特許第４０７２７３２号公報 日本国特許第３５２１１８７号公報

　一般に、表示パネルに複数の光センサを設けた表示装置では、光センサからの読み出しは線順次で行われる。また、モバイル機器用のバックライトは、画面全体として同時に点灯し、同時に消灯する。

　特許文献１記載の入出力装置は、１フレーム期間にバックライトを１回点滅させて、バックライト点灯期間でリセットと読み出しを重複しない期間で行い、バックライト消灯期間でもリセットと読み出しを重複しない期間で行う。このため、受光素子からの読み出しを１／４フレーム期間以内で（例えば、フレームレートが６０フレーム／秒のときには、１／２４０秒以内で）行う必要がある。しかしながら、このような高速読み出しを行うことは、実際にはかなり困難である。

　また、バックライト点灯期間で受光素子が光を検知する期間（図３１に示すＢ１）と、バックライト消灯期間で受光素子が光を検知する期間（図３１に示すＢ２）との間には、１／２フレーム期間のずれがある。このため、モーション入力に対する追従性が、入力方向に応じて変動する。また、この入出力装置は、リセット完了直後に読み出しを開始し、読み出し完了直後にリセットを開始する。このため、バックライト点灯期間やバックライト消灯期間の長さや間隔を自由に決定できない。

　また、この入出力装置は、バックライト点灯期間の光量とバックライト消灯期間の光量を同じ受光素子で検出する。このため、ある受光素子においてバックライト点灯期間の光量を検出したときには、当該受光素子から検出した光量を読み出すまでは、当該受光素子においてバックライト消灯期間の光量の検出を開始できない。

　また、この入出力装置は、バックライト点灯期間の光量とバックライト消灯期間の光量を別々に検知する。このため、いずれかの光量が飽和したときには、両者の差を正しく求めることができない。光量の飽和を防止する方法としては、光センサの感度を低くする方法や、シャッタースピード（蓄積時間）を短くする方法が考えられる。しかしながら、光センサの感度を低くすると、光量の検出精度が低下する。また、フレームレートは予め決定されている場合が多いので、シャッタースピードを調整することは困難である。

　それ故に、本発明は、上記の課題を解決し、光環境に依存しない入力機能を有する表示装置を提供することを目的とする。

　本発明の第１の局面は、画素領域に複数の光センサを配置した表示装置であって、
　複数の表示画素回路および複数のセンサ画素回路を含む表示パネルと、
　前記センサ画素回路に対して、光源点灯時か光源消灯時かを示す制御信号を出力する駆動回路とを備え、
　前記センサ画素回路は、
　　第１光センサと、
　　第２光センサと、
　　検知した光量に応じた電荷を蓄積する１個の蓄積ノードと、
　　前記蓄積ノードに接続された制御端子を有する読み出しトランジスタとを含み、
　　前記制御信号に従い、光源点灯時には前記第１光センサを流れる電流によって前記蓄積ノードの電位が所定方向に変化し、光源消灯時には前記第２光センサを流れる電流によって前記蓄積ノードの電位が逆方向に変化するように構成されていることを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記センサ画素回路は、
　　前記第１光センサを流れる電流の経路上に設けられ、前記制御信号に従い光源点灯時にオンする第１スイッチング素子と、
　　前記第２光センサを流れる電流の経路上に設けられ、前記制御信号に従い光源消灯時にオンする第２スイッチング素子とをさらに含む。

　本発明の第３の局面は、本発明の第２の局面において、
　前記第１光センサは、前記蓄積ノードと前記第１スイッチング素子の一端との間に設けられ、
　前記第２光センサは、前記蓄積ノードと前記第２スイッチング素子の一端との間に設けられ、
　前記第１スイッチング素子の他端はリセット線に接続され、
　前記第２スイッチング素子の他端には所定の電位が印加されることを特徴とする。

　本発明の第４の局面は、本発明の第２の局面において、
　前記第１スイッチング素子は、前記蓄積ノードと前記第１光センサの一端との間に設けられ、
　前記第２スイッチング素子は、前記蓄積ノードと前記第２光センサの一端との間に設けられ、
　前記第１光センサの他端はリセット線に接続され、
　前記第２光センサの他端には所定の電位が印加されることを特徴とする。

　本発明の第５の局面は、本発明の第３の局面において、
　前記センサ画素回路は、
　　一端が前記第１光センサの前記第１スイッチング素子側の端子に接続され、前記制御信号に従い光源消灯時にオンする第３スイッチング素子と、
　　一端が前記第２光センサの前記第２スイッチング素子側の端子に接続され、前記制御信号に従い光源点灯時にオンする第４スイッチング素子と、
　　前記第３スイッチング素子の他端に前記蓄積ノードの電位に応じた電位を与える第５スイッチング素子と、
　　前記第４スイッチング素子の他端に前記蓄積ノードの電位に応じた電位を与える第６スイッチング素子とをさらに含む。

　本発明の第６の局面は、本発明の第２の局面において、
　前記センサ画素回路は、前記蓄積ノードと読み出し線との間に設けられたコンデンサをさらに含む。

　本発明の第７の局面は、本発明の第１の局面において、
　前記第１および第２光センサは、前記制御信号に従い、光源点灯時には前記第１光センサを流れる電流が前記第２光センサを流れる電流よりも多くなり、光源消灯時には前記第２光センサを流れる電流が前記第１光センサを流れる電流よりも多くなる感度特性を有することを特徴とする。

　本発明の第８の局面は、本発明の第７の局面において、
　前記制御信号を伝搬する制御線は、前記第１および第２光センサに設けられる遮光膜に容量を介して接続されていることを特徴とする。

　本発明の第９の局面は、本発明の第７の局面において、
　前記制御信号を伝搬する制御線は、前記第１および第２光センサに設けられる遮光膜に電気的に接続されていることを特徴とする。

　本発明の第１０の局面は、本発明の第７の局面において、
　前記第１および第２光センサの感度特性は、互いに異なる態様で前記制御信号に応じて変化し、前記第１および第２光センサには同じ制御信号が与えられることを特徴とする。

　本発明の第１１の局面は、本発明の第７の局面において、
　前記第１および第２光センサの感度特性は、同じ態様で前記制御信号に応じて変化し、前記第２光センサには前記第１光センサに与えられる制御信号の否定信号が与えられることを特徴とする。

　本発明の第１２の局面は、本発明の第７の局面において、
　前記センサ画素回路は、
　　前記蓄積ノードと読み出し線との間に設けられたコンデンサと、
　　前記蓄積ノードと前記第２光センサの一端との間に設けられ、前記読み出し線に読み出し用電位が印加されたときにオフするスイッチング素子とをさらに含み、
　前記第１光センサは前記蓄積ノードとリセット線との間に設けられ、
　前記第２光センサの他端には所定の電位が印加されることを特徴とする。

　本発明の第１３の局面は、本発明の第１の局面において、
　前記駆動回路は、前記制御信号として、１フレーム期間に複数回ずつ光源点灯時と光源消灯時とを示す信号を出力することを特徴とする。

　本発明の第１４の局面は、表示装置の画素領域に配置されるセンサ画素回路であって、
　第１光センサと、
　第２光センサと、
　検知した光量に応じた電荷を蓄積する１個の蓄積ノードと、
　前記蓄積ノードに接続された制御端子を有する読み出しトランジスタとを備え、
　光源点灯時か光源消灯時かを示す制御信号に従い、光源点灯時には前記第１光センサを流れる電流によって前記蓄積ノードの電位が所定方向に変化し、光源消灯時には前記第２光センサを流れる電流によって前記蓄積ノードの電位が逆方向に変化するように構成されていることを特徴とする。

　本発明の第１の局面によれば、センサ画素回路は２個の光センサと１個の蓄積ノードを含み、蓄積ノードの電位は光源点灯時と光源消灯時で逆方向に変化する。したがって、１個のセンサ画素回路を用いて光源点灯時の光量と光源消灯時の光量の差を検知し、光環境に依存しない入力機能を提供することができる。また、１個のセンサ画素回路で光量の差を検知するので、２種類の光量を別々に検知する場合と比べて、光量の飽和を防止し、光量の差を正しく求めることができる。また、１個のセンサ画素回路で２種類の光量を順に検知する場合と比べて、センサ画素回路からの読み出し回数を減らし、読み出し速度を遅くして、装置の消費電力を削減することができる。また、２種類の光量を順に検知する場合に必要となる、先に検知した光量を記憶するためのメモリは不要となる。また、光源の点灯および消灯タイミング、並びに、センサ画素回路に対するリセットおよび読み出しタイミングを決定するときの自由度が大きくなる。また、好適な駆動方法を用いれば、光源点灯時の検知期間と光源消灯時の検知期間の間のずれをなくし、モーション入力に対する追従性が入力方向に応じて変動することを防止することができる。また、１個のセンサ画素回路で光量の差を求めることにより、同時に温度補償を行うこともできる。

　本発明の第２の局面によれば、光源点灯時には、第１スイッチング素子がオンして第１光センサに電流が流れ、光源消灯時には、第２スイッチング素子がオンして第２光センサに電流が流れる。したがって、リセット線の電位と所定電位を好適に決定することにより、蓄積ノードの電位が光源点灯時と光源消灯時で逆方向に変化し、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。

　本発明の第３の局面によれば、蓄積ノードに２個の光センサを接続し、その先に光源点灯時にオンするスイッチング素子と光源消灯時にオンするスイッチング素子とを接続することにより、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。

　本発明の第４の局面によれば、蓄積ノードと一方の光センサの間に光源点灯時にオンするスイッチング素子を設け、蓄積ノードと他方の光センサの間に光源消灯時にオンするスイッチング素子を設けることにより、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。また、蓄積ノードの電位を変化させて読み出しを行うときに、オフしているスイッチング素子側の光センサは蓄積ノードから電気的に切り離される。したがって、読み出しを行うときに蓄積ノードの容量を減らし、蓄積ノードの電位を容易に変化させることができる。

　本発明の第５の局面によれば、制御信号が変化したときに、光センサの蓄積ノードと反対側の端子に蓄積ノードの電位に応じた電位を印加することにより、光センサに流れる電流を直ちに遮断し、検出精度を高くすることができる。

　本発明の第６の局面によれば、読み出し線に読み出し用電位を印加することにより、蓄積ノードの電位を変化させ、検知した光量に応じた信号をセンサ画素回路から読み出すことができる。

　本発明の第７の局面によれば、２個の光センサを流れる電流の大小関係が、光源点灯時と光源消灯時で異なる。したがって、リセット線の電位と所定電位を好適に決定することにより、蓄積ノードの電位が光源点灯時と光源消灯時で逆方向に変化し、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。

　本発明の第８の局面によれば、光センサの遮光膜を容量を介して制御線に接続することにより、制御線の電位が変化したときに、遮光膜の電位は変化し、光センサの感度特性は変化する。したがって、光源点灯時と光源消灯時で２個の光センサを流れる電流の大小関係が異なり、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。

　本発明の第９の局面によれば、光センサの遮光膜を電気的に制御線に接続することにより、制御線の電位が変化したときに、遮光膜の電位は変化し、光センサの感度特性は変化する。したがって、光源点灯時と光源消灯時で２個の光センサを流れる電流の大小関係が異なり、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。

　本発明の第１０の局面によれば、異なる感度特性を有する２個の光センサを同じ制御信号を用いて制御することにより、光源点灯時と光源消灯時で２個の光センサを流れる電流の大小関係が異なり、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。

　本発明の第１１の局面によれば、同じ感度特性を有する２個の光センサを異なる制御信号を用いて制御することにより、光源点灯時と光源消灯時で２個の光センサを流れる電流の大小関係が異なり、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。

　本発明の第１２の局面によれば、蓄積ノードに光センサとスイッチング素子を接続し、スイッチング素子の先に別の光センサを接続することにより、光源点灯時の光量と光源消灯時の光量の差を検知できるセンサ画素回路を構成することができる。また、検知期間では２個の光センサは常に蓄積ノードに電気的に接続されるので、電荷の残留によるエラーを防止し、検出精度を高くすることができる。

　本発明の第１３の局面によれば、光源点灯時の光を検知する動作と光源消灯時の光を検知する動作を１フレーム期間に複数回ずつ行うことにより、光量の飽和を防止し、光量の差を正しく求めることができる。また、光源点灯時の検知期間と光源消灯時の検知期間の間のずれをなくし、モーション入力に対する追従性が入力方向に応じて変動することを防止することができる。

　本発明の第１４の局面によれば、上記第１の局面に係る表示装置に含まれるセンサ画素回路を構成し、光環境に依存しない入力機能を有する表示装置を提供することができる。

本発明の実施形態に係る表示装置の構成を示すブロック図である。 図１に示す表示装置に含まれる表示パネルにおけるセンサ画素回路の配置を示す図である。 図１に示す表示装置におけるバックライトの点灯および消灯タイミング、並びに、センサ画素回路に対するリセットおよび読み出しタイミングを示す図である。 図１に示す表示装置に含まれる表示パネルの信号波形図である。 図１に示す表示装置に含まれるセンサ画素回路の概略構成を示す図である。 本発明の第１の実施形態に係るセンサ画素回路の回路図である。 図６に示すセンサ画素回路のレイアウト図である。 図６に示すセンサ画素回路の他のレイアウト図である。 図６に示すセンサ画素回路の動作を示す図である。 図６に示すセンサ画素回路の信号波形図である。 本発明の第２の実施形態に係るセンサ画素回路の回路図である。 図１０に示すセンサ画素回路のレイアウト図である。 図１０に示すセンサ画素回路の他のレイアウト図である。 図１０に示すセンサ画素回路の動作を示す図である。 本発明の第３の実施形態に係るセンサ画素回路の回路図である。 図１３に示すセンサ画素回路のレイアウト図である。 図１３に示すセンサ画素回路の他のレイアウト図である。 図１３に示すセンサ画素回路の動作を示す図である。 本発明の第４の実施形態に係るセンサ画素回路の回路図である。 図１６に示すセンサ画素回路のレイアウト図である。 図１６に示すセンサ画素回路の他のレイアウト図である。 遮光膜の電位に応じてフォトダイオードの状態が変化する様子を示す図である。 遮光膜の電位とフォトダイオードを流れる電流の関係を示す図である。 図１６に示すセンサ画素回路に含まれるフォトダイオードの感度特性を示す図である。 図１６に示すセンサ画素回路の動作を示す図である。 本発明の第５の実施形態に係るセンサ画素回路の回路図である。 図２２に示すセンサ画素回路のレイアウト図である。 図２２に示すセンサ画素回路の他のレイアウト図である。 第１の実施形態の第１変形例に係るセンサ画素回路の回路図である。 第１の実施形態の第２変形例に係るセンサ画素回路の回路図である。 第１の実施形態の第３変形例に係るセンサ画素回路の回路図である。 第１の実施形態の第４変形例に係るセンサ画素回路の回路図である。 第１の実施形態の第５変形例に係るセンサ画素回路の回路図である。 第１の実施形態の第６変形例に係るセンサ画素回路の回路図である。 第１の実施形態の第７変形例に係るセンサ画素回路の回路図である。 第２の実施形態の第１変形例に係るセンサ画素回路の回路図である。 第２の実施形態の第２変形例に係るセンサ画素回路の回路図である。 第２の実施形態の第３変形例に係るセンサ画素回路の回路図である。 第２の実施形態の第４変形例に係るセンサ画素回路の回路図である。 第２の実施形態の第５変形例に係るセンサ画素回路の回路図である。 第２の実施形態の第６変形例に係るセンサ画素回路の回路図である。 第２の実施形態の第７変形例に係るセンサ画素回路の回路図である。 第３の実施形態の第１変形例に係るセンサ画素回路の回路図である。 第３の実施形態の第２変形例に係るセンサ画素回路の回路図である。 第３の実施形態の第３変形例に係るセンサ画素回路の回路図である。 第３の実施形態の第４変形例に係るセンサ画素回路の回路図である。 第３の実施形態の第５変形例に係るセンサ画素回路の回路図である。 第３の実施形態の第６変形例に係るセンサ画素回路の回路図である。 第３の実施形態の第７変形例に係るセンサ画素回路の回路図である。 第４の実施形態の第１変形例に係るセンサ画素回路の回路図である。 第４の実施形態の第２変形例に係るセンサ画素回路の回路図である。 第４の実施形態の第３変形例に係るセンサ画素回路の回路図である。 第４の実施形態の第４変形例に係るセンサ画素回路の回路図である。 第４の実施形態の第５変形例に係るセンサ画素回路の回路図である。 第４の実施形態の第６変形例に係るセンサ画素回路の回路図である。 第４の実施形態の第７変形例に係るセンサ画素回路の回路図である。 第５の実施形態の第１変形例に係るセンサ画素回路の回路図である。 第５の実施形態の第２変形例に係るセンサ画素回路の回路図である。 第５の実施形態の第３変形例に係るセンサ画素回路の回路図である。 第５の実施形態の第４変形例に係るセンサ画素回路の回路図である。 第５の実施形態の第５変形例に係るセンサ画素回路の回路図である。 第５の実施形態の第６変形例に係るセンサ画素回路の回路図である。 第５の実施形態の第７変形例に係るセンサ画素回路の回路図である。 第４の実施形態の第８変形例に係るセンサ画素回路の回路図である。 第５の実施形態の第８変形例に係るセンサ画素回路の回路図である。 図２９Ａおよび図２９Ｂに示すセンサ画素回路に含まれるフォトダイオードの感度特性を示す図である。 従来の入出力装置におけるバックライトの点灯および消灯タイミング、並びに、受光素子に対するリセットおよび読み出しタイミングを示す図である。 従来の固体撮像装置に含まれる単位受光部の回路図である。

　図１は、本発明の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置は、表示制御回路１、表示パネル２、および、バックライト３を備えている。表示パネル２は、画素領域４、ゲートドライバ回路５、ソースドライバ回路６、および、センサロウドライバ回路７を含んでいる。画素領域４は、複数の表示画素回路８と複数のセンサ画素回路９を含んでいる。この表示装置は、表示パネル２に画像を表示する機能と、表示パネル２に入射した光を検知する機能とを有する。以下、ｘを２以上の整数、ｙを３の倍数、ｍおよびｎを偶数とし、表示装置のフレームレートを６０フレーム／秒とする。

　図１に示す表示装置には外部から、映像信号Ｖｉｎとタイミング制御信号Ｃｉｎが供給される。表示制御回路１は、これらの信号に基づき、表示パネル２に対して映像信号ＶＳと制御信号ＣＳｇ、ＣＳｓ、ＣＳｒを出力し、バックライト３に対して制御信号ＣＳｂを出力する。映像信号ＶＳは、映像信号Ｖｉｎと同じでもよく、映像信号Ｖｉｎに信号処理を施した信号でもよい。

　バックライト３は、表示パネル２に光を照射する光源である。より詳細には、バックライト３は、表示パネル２の背面側に設けられ、表示パネル２の背面に光を照射する。バックライト３は、制御信号ＣＳｂがハイレベルのときには点灯し、制御信号ＣＳｂがローレベルのときには消灯する。

　表示パネル２の画素領域４には、（ｘ×ｙ）個の表示画素回路８と（ｎ×ｍ／２）個のセンサ画素回路９が、それぞれ２次元状に配置される。より詳細には、画素領域４には、ｘ本のゲート線ＧＬ１～ＧＬｘとｙ本のソース線ＳＬ１～ＳＬｙが設けられる。ゲート線ＧＬ１～ＧＬｘは互いに平行に配置され、ソース線ＳＬ１～ＳＬｙはゲート線ＧＬ１～ＧＬｘと直交するように互いに平行に配置される。（ｘ×ｙ）個の表示画素回路８は、ゲート線ＧＬ１～ＧＬｘとソース線ＳＬ１～ＳＬｙの交点近傍に配置される。各表示画素回路８は、１本のゲート線ＧＬと１本のソース線ＳＬに接続される。表示画素回路８は、赤色表示用、緑色表示用および青色表示用に分類される。これら３種類の表示画素回路８は、ゲート線ＧＬ１～ＧＬｘの伸延方向に並べて配置され、１個のカラー画素を構成する。

　画素領域４には、ゲート線ＧＬ１～ＧＬｘと平行に、ｎ本のクロック線ＣＬＫ１～ＣＬＫｎ、ｎ本のリセット線ＲＳＴ１～ＲＳＴｎ、および、ｎ本の読み出し線ＲＷＳ１～ＲＷＳｎが設けられる。また、画素領域４には、ゲート線ＧＬ１～ＧＬｘと平行に、他の信号線や電源線（図示せず）が設けられることがある。センサ画素回路９から読み出しを行うときには、ソース線ＳＬ１～ＳＬｙの中から選択されたｍ本が電源線ＶＤＤ１～ＶＤＤｍとして使用され、別のｍ本が出力線ＯＵＴ１～ＯＵＴｍとして使用される。

　図２は、画素領域４におけるセンサ画素回路９の配置を示す図である。図２に示すように、（ｎ×ｍ／２）個のセンサ画素回路９は、奇数番目のクロック線ＣＬＫ１～ＣＬＫｎ－１と奇数番目の出力線ＯＵＴ１～ＯＵＴｍ－１の交点近傍と、偶数番目のクロック線ＣＬＫ２～ＣＬＫｎと偶数番目の出力線ＯＵＴ２～ＯＵＴｍの交点近傍に配置される。

　ゲートドライバ回路５は、ゲート線ＧＬ１～ＧＬｘを駆動する。より詳細には、ゲートドライバ回路５は、制御信号ＣＳｇに基づき、ゲート線ＧＬ１～ＧＬｘの中から１本のゲート線を順に選択し、選択したゲート線にハイレベル電位を、残りのゲート線にローレベル電位を印加する。これにより、選択されたゲート線に接続されたｙ個の表示画素回路８が、一括して選択される。

　ソースドライバ回路６は、ソース線ＳＬ１～ＳＬｙを駆動する。より詳細には、ソースドライバ回路６は、制御信号ＣＳｓに基づき、映像信号ＶＳに応じた電位をソース線ＳＬ１～ＳＬｙに印加する。このときソースドライバ回路６は、線順次駆動を行ってもよく、点順次駆動を行ってもよい。ソース線ＳＬ１～ＳＬｙに印加された電位は、ゲートドライバ回路５によって選択されたｙ個の表示画素回路８に書き込まれる。このようにゲートドライバ回路５とソースドライバ回路６を用いてすべての表示画素回路８に映像信号ＶＳに応じた電位を書き込むことにより、表示パネル２に所望の画像を表示することができる。

　センサロウドライバ回路７は、クロック線ＣＬＫ１～ＣＬＫｎ、リセット線ＲＳＴ１～ＲＳＴｎ、および、読み出し線ＲＷＳ１～ＲＷＳｎなどを駆動する。より詳細には、センサロウドライバ回路７は、制御信号ＣＳｒに基づき、クロック線ＣＬＫ１～ＣＬＫｎに対して、バックライト３が点灯しているときにはハイレベル電位を、バックライト３が消灯しているときにはローレベル電位を印加する。また、センサロウドライバ回路７は、制御信号ＣＳｒに基づき、リセット線ＲＳＴ１～ＲＳＴｎの中からリセット線を１本ずつ順に選択し、選択したリセット線にリセット用のハイレベル電位を、残りのリセット線にローレベル電位を印加する。これにより、選択されたリセット線に接続された（ｍ／２）個のセンサ画素回路９が、一括してリセットされる。

　また、センサロウドライバ回路７は、制御信号ＣＳｒに基づき、読み出し線ＲＷＳ１～ＲＷＳｎの中から読み出し線を１本ずつ順に選択し、選択した読み出し線に読み出し用のハイレベル電位を、残りの読み出し線にローレベル電位を印加する。これにより、選択された読み出し線に接続された（ｍ／２）個のセンサ画素回路９が、一括して読み出し可能状態になる。このときソースドライバ回路６は、電源線ＶＤＤ１～ＶＤＤｍに対してハイレベル電位を印加する。これにより、読み出し可能状態にある（ｍ／２）個のセンサ画素回路９から出力線ＯＵＴ１～ＯＵＴｍに、各センサ画素回路９で検知した光の量に応じた信号（以下、センサ信号という）が出力される。

　ソースドライバ回路６は、出力線ＯＵＴ１～ＯＵＴｍに出力されたセンサ信号を増幅し、増幅後の信号を順にセンサ出力Ｓｏｕｔとして表示パネル２の外部に出力する。このようにソースドライバ回路６とセンサロウドライバ回路７を用いてすべてのセンサ画素回路９からセンサ信号を読み出すことにより、表示パネル２に入射した光を検知することができる。図１に示す表示装置は、表示パネル２に入射した光を検知するために、以下に示す連続駆動を行う。

　図３は、バックライト３の点灯および消灯タイミング、並びに、センサ画素回路９に対するリセットおよび読み出しタイミングを示す図である。図３に示すように、バックライト３は、１フレーム期間に複数回点灯し、複数回消灯する。以下の説明では、バックライト３は、１フレーム期間に４回点灯し、４回消灯するものとする。点灯期間の長さと消灯期間の長さは同じである。センサ画素回路９に対するリセットは、線順次で１フレーム期間かけて行われる（実線矢印）。センサ画素回路９からの読み出しは、リセットからほぼ１フレーム期間後に（より詳細には、１フレーム期間よりも少し短い時間経過後に）行われる（破線矢印）。

　図４は、表示パネル２の信号波形図である。図４に示すように、ゲート線ＧＬ１～ＧＬｘの電位は、１フレーム期間に１回ずつ順に所定時間だけハイレベルになる。クロック線ＣＬＫ１～ＣＬＫｎの電位は、同じタイミングで変化し、１フレーム期間に４回ずつハイレベルとローレベルになる。クロック線ＣＬＫ１～ＣＬＫｎの電位のハイレベル期間の長さとローレベル期間の長さは同じである。リセット線ＲＳＴ１～ＲＳＴｎの電位は、１フレーム期間に１回ずつ順に所定時間だけハイレベルになる。読み出し線ＲＷＳ１～ＲＷＳｎの電位も、１フレーム期間に１回ずつ順に所定時間だけハイレベルになる。読み出し線ＲＷＳ１の電位がハイレベルからローレベルに変化したすぐ後に、リセット線ＲＳＴ１の電位はローレベルからハイレベルに変化する。リセット線ＲＳＴ２～ＲＳＴｎの電位も、これと同様である。このため、センサ画素回路９が光を検知する期間（リセットから読み出しまでの期間：図３に示すＡ０）の長さは、ほぼ１フレーム期間に等しくなる。

　図５は、センサ画素回路９の概略構成を示す図である。図５に示すように、センサ画素回路９は、２個のフォトダイオードＤ１、Ｄ２と１個の蓄積ノードＮＤを含んでいる。フォトダイオードＤ１は、バックライト３が点灯している間に入射した光の量に応じた電荷を蓄積ノードＮＤから引き抜く。一方、フォトダイオードＤ２は、バックライト３が消灯している間に入射した光の量に応じた電荷を蓄積ノードＮＤに加える。このため、蓄積ノードＮＤの電位Ｖｉｎｔは、バックライト３の点灯期間に入射した光の量（信号＋ノイズ）に応じて下降し、バックライト３の消灯期間に入射した光の量（ノイズ）に応じて上昇する。センサ画素回路９からは、２種類の光量の差に応じたセンサ信号が読み出される。

　なお、画素領域４に設けるセンサ画素回路９の個数は任意でよい。例えば、画素領域４に（ｎ×ｍ）個のセンサ画素回路９を設けてもよい。あるいは、画素領域４にカラー画素と同数の（すなわち、（ｘ×ｙ／３）個の）センサ画素回路９を設けてもよい。あるいは、画素領域４にカラー画素よりも少ない個数の（例えば、カラー画素の数分の１～数１０分の１の）センサ画素回路９を設けてもよい。

　このように本発明の実施形態に係る表示装置は、画素領域４に複数のフォトダイオード（光センサ）を配置した表示装置であって、複数の表示画素回路８および複数のセンサ画素回路９を含む表示パネル２と、センサ画素回路９に対して、バックライト点灯時かバックライト消灯時かを示すクロック信号ＣＬＫ１～ＣＬＫｎ（制御信号）を出力するセンサロウドライバ回路７（駆動回路）とを備えている。以下、この表示装置に含まれるセンサ画素回路９の詳細を説明する。以下の説明では、センサ画素回路を画素回路と略称し、信号線上の信号を識別するために信号線と同じ名称を使用する（例えば、クロック線ＣＬＫ上の信号をクロック信号ＣＬＫという）。画素回路は、クロック線ＣＬＫ、リセット線ＲＳＴ、読み出し線ＲＷＳ、電源線ＶＤＤおよび出力線ＯＵＴに接続され、電位ＶＣの供給を受ける。電位ＶＣは、リセット用のハイレベル電位よりも高い電位である。

　（第１の実施形態）
　図６は、本発明の第１の実施形態に係る画素回路の回路図である。図６に示す画素回路１０は、トランジスタＴ１、Ｔ２、Ｍ１、フォトダイオードＤ１、Ｄ２、および、コンデンサＣ１を含んでいる。トランジスタＴ１、Ｍ１はＮ型ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）、トランジスタＴ２はＰ型ＴＦＴである。

　図６に示すように、トランジスタＴ１、Ｔ２のゲートは、クロック線ＣＬＫに接続される。トランジスタＴ１のソースはリセット線ＲＳＴに接続され、ドレインはフォトダイオードＤ１のアノードに接続される。トランジスタＴ２のソースには電位ＶＣが印加され、ドレインはフォトダイオードＤ２のカソードに接続される。フォトダイオードＤ１のカソードとフォトダイオードＤ２のアノードは、トランジスタＭ１のゲートに接続される。トランジスタＭ１のドレインは電源線ＶＤＤに接続され、ソースは出力線ＯＵＴに接続される。コンデンサＣ１は、トランジスタＭ１のゲートと読み出し線ＲＷＳの間に設けられる。画素回路１０では、トランジスタＭ１のゲートに接続されたノードが、検知した光量に応じた電荷を蓄積する蓄積ノードとなり、トランジスタＭ１は読み出しトランジスタとして機能する。

　図７Ａは、画素回路１０のレイアウト図である。図７Ａに示すように、画素回路１０は、ガラス基板上に遮光膜ＬＳ、半導体層（斜線部）、ゲート配線層（点模様部）およびソース配線層（白塗り部）を順に形成することにより構成される。半導体層とソース配線層を接続する箇所、および、ゲート配線層とソース配線層を接続する箇所には、コンタクト（白円で示す）が設けられる。トランジスタＴ１、Ｔ２、Ｍ１は、半導体層とゲート配線層を交差して配置することにより形成される。フォトダイオードＤ１、Ｄ２は、Ｐ層、Ｉ層およびＮ層の半導体層を並べて配置することにより形成される。コンデンサＣ１は、半導体層とゲート配線層を重ねて配置することにより形成される。遮光膜ＬＳは、金属で形成され、ガラス基板の裏側から入った光がフォトダイオードＤ１、Ｄ２に入射することを防止する。

　図７Ｂは、画素回路１０の他のレイアウト図である。図７Ｂに示すレイアウトでは、レイアウト面を覆うシールドＳＨ（透明電極：太破線で示す）に電位ＶＣが印加され、シールドＳＨとソース配線層を接続する箇所にはコンタクト（黒円で示す）が設けられる。なお、画素回路１０を上記以外の形態にレイアウトしてもよい。

　図８は、画素回路１０の動作を示す図である。図８に示すように、画素回路１０は、１フレーム期間に（ａ）リセット、（ｂ）バックライト点灯時の蓄積、（ｃ）バックライト消灯時の蓄積、および、（ｄ）読み出しを行う。バックライト点灯時の蓄積とバックライト消灯時の蓄積は、１フレーム期間に４回ずつ行われる。

　図９は、画素回路１０の信号波形図である。図９において、ＢＬはバックライト３の輝度を表し、Ｉｐｄはフォトダイオードを流れる電流を表し、Ｖｉｎｔは蓄積ノードの電位（トランジスタＭ１のゲート電位）を表す。図９では、時刻ｔ１～時刻ｔ２がリセット期間、時刻ｔ２～時刻ｔ３が蓄積期間、時刻ｔ３～時刻ｔ４が読み出し期間となる。

　リセット期間では、クロック信号ＣＬＫはハイレベル、読み出し信号ＲＷＳはローレベル、リセット信号ＲＳＴはリセット用のハイレベルになる。このとき、トランジスタＴ１はオンし、トランジスタＴ２はオフする。したがって、リセット線ＲＳＴからトランジスタＴ１とフォトダイオードＤ１を経由して蓄積ノードに電流（フォトダイオードＤ１の順方向電流）が流れ（図８（ａ））、電位Ｖｉｎｔは所定レベルにリセットされる。

　蓄積期間では、リセット信号ＲＳＴと読み出し信号ＲＷＳはローレベルになり、クロック信号ＣＬＫは４回ずつハイレベルとローレベルになる。クロック信号ＣＬＫがハイレベルである間、トランジスタＴ１はオンし、トランジスタＴ２はオフする。このときにフォトダイオードＤ１、Ｄ２に光が入射すると、蓄積ノードからフォトダイオードＤ１とトランジスタＴ１を経由してリセット線ＲＳＴに電流（フォトダイオードＤ１のフォト電流）が流れ、蓄積ノードから電荷が引き抜かれる（図８（ｂ））。したがって、電位Ｖｉｎｔは、クロック信号ＣＬＫがハイレベルである間（バックライト３の点灯期間）に入射した光の量に応じて下降する。

　一方、クロック信号ＣＬＫがローレベルである間、トランジスタＴ１はオフし、トランジスタＴ２はオンする。このときにフォトダイオードＤ１、Ｄ２に光が入射すると、電位ＶＣを有する配線からトランジスタＴ２とフォトダイオードＤ２を経由して蓄積ノードに電流（フォトダイオードＤ２のフォト電流）が流れ、蓄積ノードに電荷が加えられる（図８（ｃ））。したがって、電位Ｖｉｎｔは、クロック信号ＣＬＫがローレベルである間（バックライト３の消灯期間）に入射した光の量に応じて上昇する。

　読み出し期間では、クロック信号ＣＬＫはハイレベル、リセット信号ＲＳＴはローレベル、読み出し信号ＲＷＳは読み出し用のハイレベルになる。このとき、トランジスタＴ１はオンし、トランジスタＴ２はオフする。このとき電位Ｖｉｎｔは、読み出し信号ＲＷＳの電位の上昇量の（Ｃｑ／Ｃｐ）倍（ただし、Ｃｐは画素回路１０の全体の容量値、ＣｑはコンデンサＣ１の容量値）だけ上昇する。トランジスタＭ１は、ソースドライバ回路６に含まれるトランジスタ（図示せず）を負荷回路としたソースフォロワ増幅回路を構成し、電位Ｖｉｎｔに応じて出力線ＯＵＴを駆動する（図８（ｄ））。

　以上に示すように、本実施形態に係る画素回路１０は、２個のフォトダイオードＤ１、Ｄ２（第１および第２光センサ）と、検知した光量に応じた電荷を蓄積する１個の蓄積ノードと、蓄積ノードに接続されたゲートを有するトランジスタＭ１（読み出しトランジスタ）と、フォトダイオードＤ１を流れる電流の経路上に設けられ、クロック信号ＣＬＫに従いバックライト点灯時にオンするトランジスタＴ１（第１スイッチング素子）と、フォトダイオードＤ２を流れる電流の経路上に設けられ、クロック信号ＣＬＫに従いバックライト消灯時にオンするトランジスタＴ２（第２スイッチング素子）とを含んでいる。フォトダイオードＤ１は蓄積ノードとトランジスタＴ１の一端との間に設けられ、フォトダイオードＤ２は蓄積ノードとトランジスタＴ２の一端との間に設けられ、トランジスタＴ１の他端はリセット線ＲＳＴに接続され、トランジスタＴ２の他端には所定の電位ＶＣが印加される。

　バックライト点灯時には、トランジスタＴ１がオンし、フォトダイオードＤ１を流れる電流によって蓄積ノードの電位は下降し、バックライト消灯時には、トランジスタＴ２がオンし、フォトダイオードＤ２を流れる電流によって蓄積ノードの電位は上昇する。このように、蓄積ノードの電位は、バックライト点灯時とバックライト消灯時で逆方向に変化する。したがって、画素回路１０によれば、１個のセンサ画素回路を用いて、バックライト点灯時の光量とバックライト消灯時の光量の差を検知し、光環境に依存しない入力機能を提供することができる。

　また、１個のセンサ画素回路で光量の差を検知するので、２種類の光量を別々に検知する場合と比べて、光量の飽和を防止し、光量の差を正しく求めることができる。また、１個のセンサ画素回路で２種類の光量を順に検知する場合と比べて、センサ画素回路からの読み出し回数を減らし、読み出し速度を遅くして、装置の消費電力を削減することができる。また、２種類の光量を順に検知する場合に必要となる、先に検知した光量を記憶するためのメモリは不要となる。また、バックライトの点灯および消灯タイミング、並びに、センサ画素回路に対するリセットおよび読み出しタイミングを決定するときの自由度が大きくなる。また、バックライト点灯時の光を検知する動作とバックライト消灯時の光を検知する動作を１フレーム期間に複数回ずつ行うことにより、バックライト点灯時の検知期間とバックライト消灯時の検知期間の間のずれをなくし、モーション入力に対する追従性が入力方向に応じて変動することを防止することができる。また、１個のセンサ画素回路で光量の差を求めることにより、同時に温度補償を行うこともできる。

　また、画素回路１０は、蓄積ノードと読み出し線ＲＷＳとの間に設けられたコンデンサＣ１をさらに含んでいる。したがって、読み出し線ＲＷＳに読み出し用のハイレベル電位を印加することにより、蓄積ノードの電位を変化させ、検知した光量に応じた信号を画素回路１０から読み出すことができる。

　（第２の実施形態）
　図１０は、本発明の第２の実施形態に係る画素回路の回路図である。図１０に示す画素回路２０は、トランジスタＴ１、Ｔ２、Ｍ１、フォトダイオードＤ１、Ｄ２、および、コンデンサＣ１を含んでいる。トランジスタＴ１、Ｍ１はＮ型ＴＦＴ、トランジスタＴ２はＰ型ＴＦＴである。

　図１０に示すように、トランジスタＴ１、Ｔ２のゲートは、クロック線ＣＬＫに接続される。フォトダイオードＤ１のアノードはリセット線ＲＳＴに接続され、カソードはトランジスタＴ１のソースに接続される。フォトダイオードＤ２のカソードには電位ＶＣが印加され、アノードはトランジスタＴ２のソースに接続される。トランジスタＴ１、Ｔ２のドレインは、トランジスタＭ１のゲートに接続される。トランジスタＭ１のドレインは電源線ＶＤＤに接続され、ソースは出力線ＯＵＴに接続される。コンデンサＣ１は、トランジスタＭ１のゲートと読み出し線ＲＷＳの間に設けられる。画素回路２０では、トランジスタＭ１のゲートに接続されたノードが蓄積ノードとなり、トランジスタＭ１は読み出しトランジスタとして機能する。

　図１１Ａおよび図１１Ｂは、画素回路２０のレイアウト図である。これらの図面の説明は、第１の実施形態と同様である。図１１Ｂに示すレイアウトでは、レイアウト面を覆うシールドＳＨに電位ＶＣが印加される。

　図１２は、画素回路２０の動作を示す図である。図１２に示すように、画素回路２０は、１フレーム期間に（ａ）リセット、（ｂ）バックライト点灯時の蓄積、（ｃ）バックライト消灯時の蓄積、および、（ｄ）読み出しを行う。バックライト点灯時の蓄積とバックライト消灯時の蓄積は、１フレーム期間に４回ずつ行われる。画素回路２０の信号波形図は、第１の実施形態と同じである（図９）。画素回路２０は、第１の実施形態に係る画素回路１０と同様に動作する。

　以上に示すように、本実施形態に係る画素回路２０は、第１の実施形態に係る画素回路１０と同様に、２個のフォトダイオードＤ１、Ｄ２と、１個の蓄積ノードと、トランジスタＭ１と、バックライト点灯時にオンするトランジスタＴ１と、バックライト消灯時にオンするトランジスタＴ２とを含んでいる。トランジスタＴ１は蓄積ノードとフォトダイオードＤ１の一端との間に設けられ、トランジスタＴ２は蓄積ノードとフォトダイオードＤ２の一端との間に設けられ、フォトダイオードＤ１の他端はリセット線ＲＳＴに接続され、フォトダイオードＤ２の他端には所定の電位ＶＣが印加される。

　バックライト点灯時には、トランジスタＴ１がオンし、フォトダイオードＤ１を流れる電流によって蓄積ノードの電位は下降し、バックライト消灯時には、トランジスタＴ２がオンし、フォトダイオードＤ２を流れる電流によって蓄積ノードの電位は上昇する。このように、蓄積ノードの電位は、バックライト点灯時とバックライト消灯時で逆方向に変化する。したがって、画素回路２０によれば、１個のセンサ画素回路を用いて、バックライト点灯時の光量とバックライト消灯時の光量の差を検知し、光環境に依存しない入力機能を提供することができる。これにより、第１の実施形態と同様の効果が得られる。

　また、蓄積ノードの電位を変化させて読み出しを行うときに、オフしているトランジスタＴ２側のフォトダイオードＤ２は蓄積ノードから電気的に切り離される。したがって、読み出しを行うときに蓄積ノードの容量を減らし、蓄積ノードの電位を容易に変化させることができる。

　（第３の実施形態）
　図１３は、本発明の第３の実施形態に係る画素回路の回路図である。図１３に示す画素回路３０は、トランジスタＴ１～Ｔ６、Ｍ１、フォトダイオードＤ１、Ｄ２、および、コンデンサＣ１を含んでいる。トランジスタＴ１、Ｔ４、Ｔ５、Ｍ１はＮ型ＴＦＴ、トランジスタＴ２、Ｔ３、Ｔ６はＰ型ＴＦＴである。画素回路３０には、電位ＶＣに加えて、リセット用のハイレベル電位よりも高い電位ＶＤＤＰが供給される。電位ＶＤＤＰは、電位ＶＣと同じ電位でもよい。

　図１３に示すように、トランジスタＴ１～Ｔ４のゲートは、クロック線ＣＬＫに接続される。トランジスタＴ１のソースはリセット線ＲＳＴに接続され、ドレインはフォトダイオードＤ１のアノードとトランジスタＴ３のドレインに接続される。トランジスタＴ２のソースには電位ＶＣが印加され、ドレインはフォトダイオードＤ２のカソードとトランジスタＴ４のドレインに接続される。フォトダイオードＤ１のカソードとフォトダイオードＤ２のアノードは、トランジスタＭ１のゲートに接続される。トランジスタＭ１のドレインは電源線ＶＤＤに接続され、ソースは出力線ＯＵＴに接続される。コンデンサＣ１は、トランジスタＭ１のゲートと読み出し線ＲＷＳの間に設けられる。トランジスタＴ５、Ｔ６のゲートは、トランジスタＭ１のゲートに接続される。トランジスタＴ５のドレインには電位ＶＤＤＰが印加され、ソースはトランジスタＴ３のソースに接続される。トランジスタＴ６のドレインはリセット線ＲＳＴに接続され、ソースはトランジスタＴ４のソースに接続される。画素回路３０では、トランジスタＭ１のゲートに接続されたノードが蓄積ノードとなり、トランジスタＭ１は読み出しトランジスタとして機能する。

　図１４Ａおよび図１４Ｂは、画素回路３０のレイアウト図である。これらの図面の説明は、第１の実施形態と同様である。図１４Ｂに示すレイアウトは、電位ＶＤＤＰとして電位ＶＣを印加する場合に使用される。図１４Ｂに示すレイアウトでは、レイアウト面を覆うシールドＳＨに電位ＶＣ（＝ＶＤＤＰ）が印加される。

　図１５は、画素回路３０の動作を示す図である。図１５に示すように、画素回路３０は、１フレーム期間に（ａ）リセット、（ｂ）バックライト点灯時の蓄積、（ｃ）バックライト消灯時の蓄積、および、（ｄ）読み出しを行う。バックライト点灯時の蓄積とバックライト消灯時の蓄積は、１フレーム期間に４回ずつ行われる。画素回路３０の信号波形図は、第１の実施形態と同じである（図９）。

　画素回路３０は、以下の点を除き、第１の実施形態に係る画素回路１０と同様に動作する。トランジスタＴ３はトランジスタＴ２と同様にオン／オフし、トランジスタＴ４はトランジスタＴ１と同様にオン／オフする。蓄積期間においてクロック信号ＣＬＫがローレベルからハイレベルに変化すると、トランジスタＴ４はオフからオンに変化する。この瞬間に、フォトダイオードＤ２のカソードに接続されたノードＮ２は、トランジスタＴ４、Ｔ６を介して、トランジスタＭ１のゲート電位Ｖｉｎｔに応じた電位で充電される（図１５（ｂ）の白矢印）。このため、クロック信号ＣＬＫがローレベルからハイレベルに変化したときに、フォトダイオードＤ２を流れる電流は直ちに遮断される。

　一方、蓄積期間においてクロック信号ＣＬＫがハイレベルからローレベルに変化すると、トランジスタＴ３はオフからオンに変化する。この瞬間に、フォトダイオードＤ１のアノードに接続されたノードＮ１は、トランジスタＴ３、Ｔ５を介して、トランジスタＭ１のゲート電位Ｖｉｎｔに応じた電位で充電される（図１５（ｃ）の白矢印）。このため、クロック信号ＣＬＫがハイレベルからローレベルに変化したときに、フォトダイオードＤ１を流れる電流は直ちに遮断される。

　以上に示すように、本実施形態に係る画素回路３０は、第１の実施形態に係る画素回路１０に、一端がフォトダイオードＤ１のトランジスタＴ１側の端子に接続され、クロック信号ＣＬＫに従いバックライト消灯時にオンするトランジスタＴ３（第３スイッチング素子）と、一端がフォトダイオードＤ２のトランジスタＴ２側の端子に接続され、クロック信号ＣＬＫに従いバックライト点灯時にオンするトランジスタＴ４（第４スイッチング素子）と、トランジスタＴ３の他端に蓄積ノードの電位に応じた電位を与えるトランジスタＴ５（第５スイッチング素子）と、トランジスタＴ４の他端に蓄積ノードの電位に応じた電位を与えるトランジスタＴ６（第６スイッチング素子）とを追加したものである。

　画素回路３０によれば、第１の実施形態に係る画素回路１０の効果に加えて、クロック信号ＣＬＫが変化したときに、フォトダイオードＤ１、Ｄ２の蓄積ノードと反対側の端子に蓄積ノードの電位に応じた電位を印加することにより、フォトダイオードＤ１、Ｄ２に流れる電流を直ちに遮断し、検出精度を高くすることができる。

　（第４の実施形態）
　図１６は、本発明の第４の実施形態に係る画素回路の回路図である。図１６に示す画素回路４０は、トランジスタＴ１、Ｍ１、フォトダイオードＤ１、Ｄ２、および、コンデンサＣ１を含んでいる。トランジスタＴ１はＰ型ＴＦＴ、トランジスタＭ１はＮ型ＴＦＴである。

　図１６に示すように、フォトダイオードＤ１のアノードは、リセット線ＲＳＴに接続される。フォトダイオードＤ２のカソードには電位ＶＣが印加され、アノードはトランジスタＴ１のソースに接続される。フォトダイオードＤ１のカソードとトランジスタＴ１のドレインは、トランジスタＭ１のゲートに接続される。トランジスタＭ１のドレインは電源線ＶＤＤに接続され、ソースは出力線ＯＵＴに接続される。コンデンサＣ１は、トランジスタＭ１のゲートと読み出し線ＲＷＳの間に設けられる。トランジスタＴ１のゲートは、読み出し線ＲＷＳに接続される。画素回路４０では、トランジスタＭ１のゲートに接続されたノードが蓄積ノードとなり、トランジスタＭ１は読み出しトランジスタとして機能する。クロック線ＣＬＫと遮光膜ＬＳについては後述する。

　図１７Ａおよび図１７Ｂは、画素回路４０のレイアウト図である。これらの図面の説明は、以下の点を除き、第１の実施形態と同様である。クロック線ＣＬＫは、フォトダイオードＤ１、Ｄ２の遮光膜ＬＳと交差するように配置される。クロック線ＣＬＫとフォトダイオードＤ１の遮光膜ＬＳが交差する位置にはコンデンサＣＡ１が形成され、クロック線ＣＬＫとフォトダイオードＤ２の遮光膜ＬＳが交差する位置にはコンデンサＣＡ２が形成される。このようにフォトダイオードＤ１、Ｄ２の遮光膜ＬＳは、それぞれ、コンデンサＣＡ１、ＣＡ２を介してクロック線ＣＬＫに結合される。図１７Ｂに示すレイアウトでは、レイアウト面を覆うシールドＳＨに電位ＶＣが印加される。

　一般に、フォトダイオードの感度は、フォトダイオードの下層に設けられた遮光膜の電位に応じて変動する。以下、図１８および図１９を参照して、この点について説明する。図１８は、遮光膜の電位に応じてフォトダイオードの状態が変化する様子を示す図である。図１８に示すように、Ｐ層、Ｉ層およびＮ層からなるフォトダイオードにおいて、アノード電位をＶａ、カソード電位をＶｃ、遮光膜（図示せず）の電位をＶｇとする。また、Ｐ層をソース・ドレイン領域、遮光膜をゲート電極、半導体層と遮光膜の間に設けられた絶縁膜（図示せず）をゲート絶縁膜とするＰ型ＭＯＳトランジスタを想定した場合の閾値電圧をＶｔｈ＿ｐとし、Ｎ層をソース・ドレイン領域、遮光膜をゲート電極、上記絶縁膜をゲート絶縁膜とするＮ型ＭＯＳトランジスタを想定した場合の閾値電圧をＶｔｈ＿ｎとする。

　フォトダイオードの状態は、遮光膜の電位Ｖｇが次式（１）～（３）のいずれを満たすかに応じて変化する。以下、電位Ｖｇが式（１）を満たす場合をモードＡ、電位Ｖｇが式（２）を満たす場合をモードＢ、電位Ｖｇが式（３）を満たす場合をモードＣという。
　（Ｖａ＋Ｖｔｈ＿ｐ）＜　Ｖｇ　＜（Ｖｃ＋Ｖｔｈ＿ｎ）　…（１）
　　Ｖｇ　＜（Ｖａ＋Ｖｔｈ＿ｐ）＜（Ｖｃ＋Ｖｔｈ＿ｎ）　…（２）
　（Ｖａ＋Ｖｔｈ＿ｐ）＜（Ｖｃ＋Ｖｔｈ＿ｎ）＜　Ｖｇ　　…（３）

　モードＡでは、Ｉ層の両界面付近において、自由電子および正孔の移動が生じやすくなる（図１８（ａ））。このためモードＡでは、電流はフォトダイオードの内部をスムーズに流れる。これに対してモードＢでは、Ｉ層のＮ層側の界面付近においてのみ、自由電子および正孔の移動が生じやすくなる（図１８（ｂ））。モードＣでは、Ｉ層のＰ層側の界面付近においてのみ、自由電子および正孔の移動が生じやすくなる（図１８（ｃ））。このためモードＢとモードＣでは、電流の流れはＩ層によって妨げられる。

　図１９は、遮光膜の電位とフォトダイオードを流れる電流の関係を示す図である。図１９において、横軸は遮光膜の電位を表し、縦軸はフォトダイオードを流れる電流を表す。図１９に示すように、フォトダイオードのフォト電流と暗電流は、遮光膜の電位に応じて変動する。モードＡにおけるフォト電流は、モードＢおよびモードＣにおけるフォト電流よりも大きくなる。

　上述したように、画素回路４０に含まれるフォトダイオードＤ１、Ｄ２の遮光膜ＬＳは、それぞれ、コンデンサＣＡ１、ＣＡ２を介してクロック線ＣＬＫに接続されている。このため、クロック線ＣＬＫの電位が変化すると、フォトダイオードＤ１、Ｄ２の遮光膜ＬＳの電位も変化し、これに伴いフォトダイオードＤ１、Ｄ２の感度も変化する。また、一般に、フォトダイオードを形成するときに半導体層のドーピング量を調整することにより、フォトダイオードの感度を調整することができる。

　図２０は、フォトダイオードＤ１、Ｄ２の感度特性を示す図である。図２０に示すように、フォトダイオードＤ１、Ｄ２は、半導体層のドーピング量を調整することにより、異なる感度特性を有するように構成される。より詳細には、クロック信号ＣＬＫがハイレベルのときの遮光膜ＬＳの電位をＶＧ１、クロック信号ＣＬＫがローレベルのときの遮光膜ＬＳの電位をＶＧ２としたとき、フォトダイオードＤ１、Ｄ２は、遮光膜ＬＳの電位がＶＧ１のときにはフォトダイオードＤ１の感度がフォトダイオードＤ２の感度よりも高くなり、遮光膜ＬＳの電位がＶＧ２のときにはフォトダイオードＤ１の感度がフォトダイオードＤ２の感度よりも低くなるように構成される。以下、遮光膜ＬＳの電位がＶＧ１付近にあるときに、フォトダイオードＤ１はモードＡで、フォトダイオードＤ２はモードＣで動作し、遮光膜ＬＳの電位がＶＧ２付近にあるときに、フォトダイオードＤ１はモードＢで、フォトダイオードＤ２はモードＡで動作するとする。

　図２１は、画素回路４０の動作を示す図である。図２１に示すように、画素回路４０は、１フレーム期間に（ａ）リセット、（ｂ）バックライト点灯時の蓄積、（ｃ）バックライト消灯時の蓄積、および、（ｄ）読み出しを行う。バックライト点灯時の蓄積とバックライト消灯時の蓄積は、１フレーム期間に４回ずつ行われる。画素回路４０の信号波形図は、第１の実施形態と同じである（図９）。

　リセット期間では、クロック信号ＣＬＫはハイレベル、読み出し信号ＲＷＳはローレベル、リセット信号ＲＳＴはリセット用のハイレベルになる。このとき、トランジスタＴ１はオンする。また、リセット線ＲＳＴからフォトダイオードＤ１を経由して蓄積ノードに電流（フォトダイオードＤ１の順方向電流）が流れ（図２１（ａ））、電位Ｖｉｎｔは所定レベルにリセットされる。

　蓄積期間では、リセット信号ＲＳＴと読み出し信号ＲＷＳはローレベルになり、クロック信号ＣＬＫは４回ずつハイレベルとローレベルになる。このとき、トランジスタＴ１はオンする。クロック信号ＣＬＫがハイレベルである間、フォトダイオードＤ１はモードＡで動作し、フォトダイオードＤ２はモードＣで動作する。このときにフォトダイオードＤ１、Ｄ２に光が入射すると、蓄積ノードからフォトダイオードＤ１を経由してリセット線ＲＳＴに電流Ｉ１ａ（モードＡで動作するときのフォト電流）が流れ、蓄積ノードから電荷が引き抜かれる。これと共に、電位ＶＣを有する配線からフォトダイオードＤ２とトランジスタＴ１を経由して蓄積ノードに電流Ｉ２ｃ（モードＣで動作するときのフォト電流）が流れ、蓄積ノードに電荷が加えられる（図２１（ｂ））。Ｉ１ａ＞Ｉ２ｃであるので、電位Ｖｉｎｔは、クロック信号ＣＬＫがハイレベルである間（バックライト３の点灯期間）に入射した光の量に応じて下降する。

　一方、クロック信号ＣＬＫがローレベルである間、フォトダイオードＤ１はモードＢで動作し、フォトダイオードＤ２はモードＡで動作する。このときにフォトダイオードＤ１、Ｄ２に光が入射すると、蓄積ノードからフォトダイオードＤ１を経由してリセット線ＲＳＴに電流Ｉ１ｂ（モードＢで動作するときのフォト電流）が流れ、蓄積ノードから電荷が引き抜かれる。これと共に、電位ＶＣを有する配線からフォトダイオードＤ２とトランジスタＴ１を経由して蓄積ノードに電流Ｉ２ａ（モードＡで動作するときのフォト電流）が流れ、蓄積ノードに電荷が加えられる（図２１（ｃ））。Ｉ１ｂ＜Ｉ２ａであるので、電位Ｖｉｎｔは、クロック信号ＣＬＫがローレベルである間（バックライト３の消灯期間）に入射した光の量に応じて上昇する。

　読み出し期間では、クロック信号ＣＬＫはハイレベル、リセット信号ＲＳＴはローレベル、読み出し信号ＲＷＳは読み出し用のハイレベルになる。このとき、トランジスタＴ１はオフする。このとき電位Ｖｉｎｔは、読み出し信号ＲＷＳの電位の上昇量の（Ｃｑ／Ｃｐ）倍（ただし、Ｃｐは画素回路４０の全体の容量値、ＣｑはコンデンサＣ１の容量値）だけ上昇する。トランジスタＭ１は、ソースフォロワ増幅回路を構成し、電位Ｖｉｎｔに応じて出力線ＯＵＴを駆動する（図２１（ｄ））。

　クロック信号ＣＬＫがハイレベルのときのフォト電流をＩｏｎ、クロック信号ＣＬＫがローレベルのときのフォト電流をＩｏｆｆ、バックライト光によるフォト電流をＩｘ、外光によるフォト電流をＩｙとしたとき、クロック信号ＣＬＫがハイレベルのときについて次式（４）が成立し、クロック信号ＣＬＫがローレベルのときについて次式（５）が成立する。また、クロック信号ＣＬＫがハイレベルのときのフォトダイオードＤ１について次式（６）が成立し、クロック信号ＣＬＫがローレベルのときのフォトダイオードＤ２について次式（７）が成立する。
　　Ｉｏｎ　＝Ｉ１ａ－Ｉ２ｃ　…（４）
　　Ｉｏｆｆ＝Ｉ２ａ－Ｉ１ｂ　…（５）
　　Ｉ１ａ　＝Ｉｘ＋Ｉｙ　　　…（６）
　　Ｉ２ａ　＝Ｉｙ　　　　　　…（７）

　ここで、フォトダイオードＤ１、Ｄ２については、モードＢの感度はモードＣの感度に等しく、モードＡの感度はモードＢ、Ｃの感度の７倍であるとすると、Ｉ２ｃ＝（１／７）×Ｉ１ａ、Ｉ１ｂ＝（１／７）×Ｉ２ａより、次式（８）が導かれる。
　　Ｉｏｎ－Ｉｏｆｆ＝（６／７）×Ｉ１ａ－（６／７）×Ｉ２ａ
　　　　　　　　　　＝（６／７）×（Ｉｘ＋Ｉｙ）－（６／７）×Ｉｙ
　　　　　　　　　　＝（６／７）×Ｉｘ　…（８）

　このように、クロック信号ＣＬＫがハイレベルのときとローレベルのときのフォト電流の差（Ｉｏｎ－Ｉｏｆｆ）には、外光によるフォト電流Ｉｙが含まれていない。したがって、フォト電流の差（Ｉｏｎ－Ｉｏｆｆ）を求めることにより、バックライト光によるフォト電流のみを正しく検出することができる。

　以上に示すように、本実施形態に係る画素回路４０は、フォトダイオードＤ１、Ｄ２（第１および第２光センサ）と、検知した光量に応じた電荷を蓄積する１個の蓄積ノードと、蓄積ノードに接続されたゲートを有するトランジスタＭ１（読み出しトランジスタ）とを含んでいる。クロック信号ＣＬＫを伝搬するクロック線ＣＬＫ（制御線）は、フォトダイオードＤ１、Ｄ２に設けられる遮光膜ＬＳに容量を介して接続されている。フォトダイオードＤ１、Ｄ２の感度特性は、互いに異なる態様でクロック信号ＣＬＫに応じて変化し、フォトダイオードＤ１、Ｄ２には同じクロック信号ＣＬＫが与えられる。

　フォトダイオードＤ１、Ｄ２の遮光膜ＬＳを容量を介してクロック線ＣＬＫに接続することにより、クロック線ＣＬＫの電位が変化したときに、遮光膜ＬＳの電位は変化し、フォトダイオードＤ１、Ｄ２の感度特性は変化する。したがって、図２０に示す感度特性を有するフォトダイオードＤ１、Ｄ２を同じクロック信号ＣＬＫを用いて制御することにより、バックライト点灯時には、フォトダイオードＤ１を流れる電流がフォトダイオードＤ２を流れる電流よりも多くなり、フォトダイオードＤ１を流れる電流によって蓄積ノードの電位は下降する。一方、バックライト消灯時には、フォトダイオードＤ２を流れる電流がフォトダイオードＤ１を流れる電流よりも多くなり、フォトダイオードＤ２を流れる電流によって蓄積ノードの電位は上昇する。このように蓄積ノードの電位は、バックライト点灯時とバックライト消灯時で逆方向に変化する。したがって、画素回路４０によれば、１個のセンサ画素回路を用いて、バックライト点灯時の光量とバックライト消灯時の光量の差を検知し、光環境に依存しない入力機能を提供することができる。これにより、第１の実施形態と同様の効果が得られる。

　また、画素回路４０は、蓄積ノードと読み出し線ＲＷＳとの間に設けられたコンデンサＣ１と、蓄積ノードとフォトダイオードＤ２の一端との間に設けられ、読み出し線ＲＷＳに読み出し用のハイレベル電位が印加されたときにオフするトランジスタＴ１（スイッチング素子）とを含んでいる。フォトダイオードＤ１は蓄積ノードとリセット線ＲＳＴとの間に設けられ、フォトダイオードＤ２の他端には所定の電位ＶＣが印加される。したがって、検知期間ではフォトダイオードＤ１、Ｄ２は常に蓄積ノードに電気的に接続されるので、電荷の残留によるエラーを防止し、検出精度を高くすることができる。また、フォトダイオードＤ１、Ｄ２の遮光膜ＬＳにコンタクトを設ける必要がないという効果もある。

　（第５の実施形態）
　図２２は、本発明の第５の実施形態に係る画素回路の回路図である。図２２に示す画素回路５０は、トランジスタＴ１、Ｍ１、フォトダイオードＤ１、Ｄ２、および、コンデンサＣ１を含んでいる。トランジスタＴ１はＰ型ＴＦＴ、トランジスタＭ１はＮ型ＴＦＴである。トランジスタＴ１、Ｍ１、フォトダイオードＤ１、Ｄ２、および、コンデンサＣ１は、第４の実施形態に係る画素回路４０と同様の形態に接続される。

　図２３Ａおよび図２３Ｂは、画素回路５０のレイアウト図である。これらの図面の説明は、以下の点を除き、第１の実施形態と同様である。クロック線ＣＬＫは、フォトダイオードＤ１、Ｄ２の遮光膜ＬＳと交差するように配置される。クロック線ＣＬＫとフォトダイオードＤ１の遮光膜ＬＳが交差する箇所、および、クロック線ＣＬＫとフォトダイオードＤ２の遮光膜ＬＳが交差する箇所には、それぞれ、コンタクト（バツ印付き円で示す）が設けられる。このようにクロック線ＣＬＫは、コンタクトを介してフォトダイオードＤ１、Ｄ２の遮光膜ＬＳと電気的に接続される。図２３Ｂに示すレイアウトでは、レイアウト面を覆うシールドＳＨに電位ＶＣが印加される。

　第４の実施形態と同様に、フォトダイオードＤ１、Ｄ２は、半導体層のドーピング量を調整することにより、異なる感度特性を有するように構成される（図２０）。画素回路５０の信号波形図は、第１の実施形態と同じである（図９）。画素回路５０は、第４の実施形態に係る画素回路４０と同様に動作する（図２１）。

　以上に示すように、本実施形態に係る画素回路５０は、第４の実施形態に係る画素回路４０と同様に、２個のフォトダイオードＤ１、Ｄ２と、１個の蓄積ノードと、トランジスタＭ１とを含んでいる。クロック信号ＣＬＫを伝搬するクロック線ＣＬＫ（制御線）は、フォトダイオードＤ１、Ｄ２に設けられる遮光膜ＬＳに電気的に接続されている。フォトダイオードＤ１、Ｄ２の感度特性は、互いに異なる態様でクロック信号ＣＬＫに応じて変化し、フォトダイオードＤ１、Ｄ２には同じクロック信号ＣＬＫが与えられる。

　フォトダイオードＤ１、Ｄ２の遮光膜ＬＳをクロック線ＣＬＫに電気的に接続することにより、クロック線ＣＬＫの電位が変化したときに、遮光膜ＬＳの電位は変化し、フォトダイオードＤ１、Ｄ２の感度特性は変化する。したがって、図２０に示す感度特性を有するフォトダイオードＤ１、Ｄ２を使用することにより、第４の実施形態に係る画素回路４０と同様に、蓄積ノードの電位は、バックライト点灯時とバックライト消灯時で逆方向に変化する。したがって、画素回路５０によれば、１個のセンサ画素回路を用いて、バックライト点灯時の光量とバックライト消灯時の光量の差を検知し、光環境に依存しない入力機能を提供することができる。これにより、第１の実施形態と同様の効果が得られる。

　また、第４の実施形態に係る画素回路４０と同様に、電荷の残留によるエラーを防止し、検出精度を高くすることができる。また、第４の実施形態に係る画素回路４０と比べて、クロック線ＣＬＫの電位が変化したときに、遮光膜ＬＳの電位は大きく変化し、フォトダイオードＤ１、Ｄ２の感度は大きく変化する。したがって、振幅の小さいクロック信号ＣＬＫを用いても、フォトダイオードＤ１、Ｄ２の感度を大きく変化させ、バックライト点灯時の光量とバックライト消灯時の光量の差を検知することができる。

　（実施形態の変形例）
　本発明の各実施形態については、以下に示す変形例を構成することができる。図２４Ａ～図２４Ｇは、それぞれ、第１の実施形態の第１～第７変形例に係る画素回路の回路図である。図２４Ａ～図２４Ｇに示す画素回路１１～１７は、第１の実施形態に係る画素回路１０に対して以下の変形を行うことにより得られる。

　図２４Ａに示す画素回路１１は、画素回路１０に含まれるコンデンサＣ１をＰ型ＴＦＴであるトランジスタＴＣに置換したものである。画素回路１１では、トランジスタＴＣの一方の導通端子はフォトダイオードＤ１のカソードとフォトダイオードＤ２のアノードに接続され、他方の導通端子はトランジスタＭ１のゲートに接続され、ゲートは読み出し線ＲＷＳに接続される。このように接続されたトランジスタＴＣは、読み出し線ＲＷＳに読み出し用のハイレベルが印加されたときに、元の画素回路よりも蓄積ノードの電位を大きく変化させる。したがって、強い光が入射したときの蓄積ノードの電位と弱い光が入射したときの蓄積ノードの電位との差を増幅して、画素回路１１の感度を向上させることができる。第２～第５の実施形態について同様の変形を行うと、図２５Ａに示す画素回路２１、図２６Ａに示す画素回路３１、図２７Ａに示す画素回路４１、および、図２８Ａに示す画素回路５１が得られる。

　図２４Ｂに示す画素回路１２は、画素回路１０に含まれるフォトダイオードＤ１、Ｄ２をフォトトランジスタＴＤ１、ＴＤ２に置換し、トランジスタＴ２をＮ型ＴＦＴであるトランジスタＴ７に置換したものである。画素回路１２では、トランジスタＴ７のドレインには電位ＶＣが印加され、ソースはフォトトランジスタＴＤ２のカソードに接続され、ゲートはクロック信号ＣＬＫの否定信号を伝搬するクロック線ＣＬＫＢに接続される。これにより、画素回路１２に含まれるトランジスタはすべてＮ型となる。したがって、Ｎ型トランジスタだけを製造できる片チャンネルプロセスを用いて、画素回路１２を製造することができる。第２～第５の実施形態について同様の変形を行うと、図２５Ｂに示す画素回路２２、図２６Ｂに示す画素回路３２、図２７Ｂに示す画素回路４２、および、図２８Ｂに示す画素回路５２が得られる。なお、図２６Ｂに示す画素回路３２については、画素回路３０に含まれるすべてのＰ型トランジスタＴ２、Ｔ３、Ｔ６を、Ｎ型トランジスタＴ７、Ｔ８、Ｔ９に置換する必要がある。

　図２４Ｃに示す画素回路１３は、画素回路１０に含まれるフォトダイオードＤ１、Ｄ２を逆に接続したものである。画素回路１３には、通常はハイレベルで、リセット時にはリセット用のローレベルとなるリセット信号ＲＳＴと、リセット用のローレベル電位よりも低いローレベル電位ＶＣとが供給される。トランジスタＴ１のドレインはリセット線ＲＳＴに接続され、トランジスタＴ１のソースはフォトダイオードＤ１のカソードに接続される。トランジスタＴ２のドレインには電位ＶＣが印加され、ソースはフォトダイオードＤ２のアノードに接続される。フォトダイオードＤ１のアノードとフォトダイオードＤ２のカソードは、トランジスタＭ１のゲートに接続される。これにより、画素回路のバリエーションが得られる。第２～第５の実施形態について同様の変形を行うと、図２５Ｃに示す画素回路２３、図２６Ｃに示す画素回路３３、図２７Ｃに示す画素回路４３、および、図２８Ｃに示す画素回路５３が得られる。

　図２４Ｄに示す画素回路１４は、画素回路１０に含まれるフォトダイオードＤ１、Ｄ２を逆に接続し、コンデンサＣ１を削除したものである。画素回路１４には、画素回路１３と同様のリセット信号ＲＳＴと電位ＶＣが供給される。ただし、リセット信号ＲＳＴは、読み出し時には読み出し用のハイレベルになる。リセット信号ＲＳＴが読み出し用のハイレベルになると、蓄積ノードの電位（トランジスタＭ１のゲート電位）が上昇し、トランジスタＭ１には蓄積ノードの電位に応じた電流が流れる。このように画素回路１４は、コンデンサＣ１を備えていない。したがって、コンデンサＣ１の分だけ開口率を大きくして、画素回路の感度を向上させることができる。第２～第５の実施形態について同様の変形を行うと、図２５Ｄに示す画素回路２４、図２６Ｄに示す画素回路３４、図２７Ｄに示す画素回路４４、および、図２８Ｄに示す画素回路５４が得られる。

　図２４Ｅに示す画素回路１５は、画素回路１０にトランジスタＴＳを追加したものである。トランジスタＴＳは、Ｎ型ＴＦＴであり、選択用スイッチング素子として機能する。画素回路１５では、コンデンサＣ１の一方の電極にハイレベル電位ＶＤＤが印加される。トランジスタＭ１のソースは、トランジスタＴＳのドレインに接続される。トランジスタＴＳのソースは出力線ＯＵＴに接続され、ゲートは選択線ＳＥＬに接続される。選択信号ＳＥＬは、画素回路１５から読み出しを行うときにハイレベルになる。これにより、画素回路のバリエーションが得られる。第２～第５の実施形態について同様の変形を行うと、図２５Ｅに示す画素回路２５、図２６Ｅに示す画素回路３５、図２７Ｅに示す画素回路４５、および、図２８Ｅに示す画素回路５５が得られる。なお、図２７Ｅおよび図２８Ｅに示す画素回路４５、５５では、トランジスタＴ１は不要となる。

　図２４Ｆに示す画素回路１６は、画素回路１０にトランジスタＴＲを追加したものである。トランジスタＴＲは、Ｎ型ＴＦＴであり、リセット用スイッチング素子として機能する。画素回路１６では、トランジスタＴＲのソースにはローレベル電位ＶＳＳが印加され、ドレインはトランジスタＭ１のゲートに接続され、ゲートはリセット線ＲＳＴに接続される。また、トランジスタＴ１のソースにはローレベル電位ＣＯＭが印加される。これにより、画素回路のバリエーションが得られる。第２～第５の実施形態について同様の変形を行うと、図２５Ｆに示す画素回路２６、図２６Ｆに示す画素回路３６、図２７Ｆに示す画素回路４６、および、図２８Ｆに示す画素回路５６が得られる。

　図２４Ｇに示す画素回路１７は、画素回路１０に上記トランジスタＴＳ、ＴＲを追加したものである。トランジスタＴＳ、ＴＲの接続形態は、画素回路１５、１６と同じである。ただし、画素回路１７では、トランジスタＴＲのドレインにハイレベル電位ＶＤＤが印加される。これにより、画素回路のバリエーションが得られる。第２～第５の実施形態について同様の変形を行うと、図２５Ｇに示す画素回路２７、図２６Ｇに示す画素回路３７、図２７Ｇに示す画素回路４７、および、図２８Ｇに示す画素回路５７が得られる。

　図２９Ａは、第４の実施形態の第８変形例に係る画素回路の回路図である。図２９Ｂは、第５の実施形態の第８変形例に係る画素回路の回路図である。図２９Ａに示す画素回路４８と図２９Ｂに示す画素回路５８は、クロック線ＣＬＫに加えて、クロック信号ＣＬＫの否定信号を伝搬するクロック線ＣＬＫＢに接続される。

　画素回路４８、５８では、クロック線ＣＬＫは、フォトダイオードＤ１の遮光膜と交差し、フォトダイオードＤ２の遮光膜と交差しないように配置される。クロック線ＣＬＫＢは、フォトダイオードＤ２の遮光膜と交差し、フォトダイオードＤ１の遮光膜と交差しないように配置される。また、画素回路５８では、クロック線ＣＬＫは、コンタクトを介してフォトダイオードＤ１の遮光膜と電気的に接続される。クロック線ＣＬＫＢは、コンタクトを介してフォトダイオードＤ２の遮光膜と電気的に接続される。

　図３０は、画素回路４８、５８に含まれるフォトダイオードＤ１、Ｄ２の感度特性を示す図である。図３０に示すように、フォトダイオードＤ１、Ｄ２は、同じ感度特性を有するように構成される。クロック信号ＣＬＫがハイレベル（クロック信号ＣＬＫＢがローレベル）のときの遮光膜ＬＳの電位をＶＧ１、クロック信号ＣＬＫがローレベル（クロック信号ＣＬＫＢがハイレベル）のときの遮光膜ＬＳの電位をＶＧ２としたとき、フォトダイオードＤ１、Ｄ２は、遮光膜ＬＳの電位がＶＧ１のときには感度が相対的に高くなり、遮光膜ＬＳの電位がＶＧ２のときには感度が相対的に低くなるように構成される。

　図３０に示す感度特性を有するフォトダイオードＤ１、Ｄ２を異なるクロック信号ＣＬＫ、ＣＬＫＢを用いて制御することにより、バックライト点灯時には、フォトダイオードＤ１を流れる電流がフォトダイオードＤ２を流れる電流よりも多くなり、フォトダイオードＤ１を流れる電流によって蓄積ノードの電位は下降する。一方、バックライト消灯時には、フォトダイオードＤ２を流れる電流がフォトダイオードＤ１を流れる電流よりも多くなり、フォトダイオードＤ２を流れる電流によって蓄積ノードの電位は上昇する。このように、蓄積ノードの電位は、バックライト点灯時とバックライト消灯時で逆方向に変化する。したがって、画素回路４８、５８によれば、画素回路４０、５０と同様に、１個のセンサ画素回路を用いて、バックライト点灯時の光量とバックライト消灯時の光量の差を検知することができる。

　また、第１～第５の実施形態については、上述した変形をその性質に反しない限り任意に組み合わせて、各種の変形例を構成することができる。

　以上に示すように、本発明の実施形態およびその変形例に係る表示装置によれば、２個の光センサと１個の蓄積ノードと読み出し用トランジスタとを含むセンサ画素回路を用いて、バックライト点灯時の光量とバックライト消灯時の光量の差を検知できるので、従来の課題を解決し、光環境に依存しない入力機能を提供することができる。

　なお、本発明では、表示装置に設けられる光源の種類には特に限定はない。したがって、例えば、表示用に設けた可視光バックライトを１フレーム期間に複数回、点灯および消灯させてもよい。あるいは、表示用の可視光バックライトとは別に、光検知用の赤外光バックライトを表示装置に設けてもよい。このような表示装置では、可視光バックライトを常に点灯させて、赤外光バックライトだけを１フレーム期間に複数回、点灯および消灯させてもよい。

　本発明の表示装置は、光環境に依存しない入力機能を有するという特徴を有するので、表示パネルに複数の光センサを設けた各種の表示装置に利用することができる。

　１…表示制御回路
　２…表示パネル
　３…バックライト
　４…画素領域
　５…ゲートドライバ回路
　６…ソースドライバ回路
　７…センサロウドライバ回路
　８…表示画素回路
　９…センサ画素回路
　１０～１７、２０～２７、３０～３７、４０～４８、５０～５８…画素回路

Claims (14)

1. 　画素領域に複数の光センサを配置した表示装置であって、
   　複数の表示画素回路および複数のセンサ画素回路を含む表示パネルと、
   　前記センサ画素回路に対して、光源点灯時か光源消灯時かを示す制御信号を出力する駆動回路とを備え、
   　前記センサ画素回路は、
   　　第１光センサと、
   　　第２光センサと、
   　　検知した光量に応じた電荷を蓄積する１個の蓄積ノードと、
   　　前記蓄積ノードに接続された制御端子を有する読み出しトランジスタとを含み、
   　　前記制御信号に従い、光源点灯時には前記第１光センサを流れる電流によって前記蓄積ノードの電位が所定方向に変化し、光源消灯時には前記第２光センサを流れる電流によって前記蓄積ノードの電位が逆方向に変化するように構成されていることを特徴とする、表示装置。
2. 　前記センサ画素回路は、
   　　前記第１光センサを流れる電流の経路上に設けられ、前記制御信号に従い光源点灯時にオンする第１スイッチング素子と、
   　　前記第２光センサを流れる電流の経路上に設けられ、前記制御信号に従い光源消灯時にオンする第２スイッチング素子とをさらに含む、請求項１に記載の表示装置。
3. 　前記第１光センサは、前記蓄積ノードと前記第１スイッチング素子の一端との間に設けられ、
   　前記第２光センサは、前記蓄積ノードと前記第２スイッチング素子の一端との間に設けられ、
   　前記第１スイッチング素子の他端はリセット線に接続され、
   　前記第２スイッチング素子の他端には所定の電位が印加されることを特徴とする、請求項２に記載の表示装置。
4. 　前記第１スイッチング素子は、前記蓄積ノードと前記第１光センサの一端との間に設けられ、
   　前記第２スイッチング素子は、前記蓄積ノードと前記第２光センサの一端との間に設けられ、
   　前記第１光センサの他端はリセット線に接続され、
   　前記第２光センサの他端には所定の電位が印加されることを特徴とする、請求項２に記載の表示装置。
5. 　前記センサ画素回路は、
   　　一端が前記第１光センサの前記第１スイッチング素子側の端子に接続され、前記制御信号に従い光源消灯時にオンする第３スイッチング素子と、
   　　一端が前記第２光センサの前記第２スイッチング素子側の端子に接続され、前記制御信号に従い光源点灯時にオンする第４スイッチング素子と、
   　　前記第３スイッチング素子の他端に前記蓄積ノードの電位に応じた電位を与える第５スイッチング素子と、
   　　前記第４スイッチング素子の他端に前記蓄積ノードの電位に応じた電位を与える第６スイッチング素子とをさらに含む、請求項３に記載の表示装置。
6. 　前記センサ画素回路は、前記蓄積ノードと読み出し線との間に設けられたコンデンサをさらに含む、請求項２に記載の表示装置。
7. 　前記第１および第２光センサは、前記制御信号に従い、光源点灯時には前記第１光センサを流れる電流が前記第２光センサを流れる電流よりも多くなり、光源消灯時には前記第２光センサを流れる電流が前記第１光センサを流れる電流よりも多くなる感度特性を有することを特徴とする、請求項１に記載の表示装置。
8. 　前記制御信号を伝搬する制御線は、前記第１および第２光センサに設けられる遮光膜に容量を介して接続されていることを特徴とする、請求項７に記載の表示装置。
9. 　前記制御信号を伝搬する制御線は、前記第１および第２光センサに設けられる遮光膜に電気的に接続されていることを特徴とする、請求項７に記載の表示装置。
10. 　前記第１および第２光センサの感度特性は、互いに異なる態様で前記制御信号に応じて変化し、前記第１および第２光センサには同じ制御信号が与えられることを特徴とする、請求項７に記載の表示装置。
11. 　前記第１および第２光センサの感度特性は、同じ態様で前記制御信号に応じて変化し、前記第２光センサには前記第１光センサに与えられる制御信号の否定信号が与えられることを特徴とする、請求項７に記載の表示装置。
12. 　前記センサ画素回路は、
    　　前記蓄積ノードと読み出し線との間に設けられたコンデンサと、
    　　前記蓄積ノードと前記第２光センサの一端との間に設けられ、前記読み出し線に読み出し用電位が印加されたときにオフするスイッチング素子とをさらに含み、
    　前記第１光センサは前記蓄積ノードとリセット線との間に設けられ、
    　前記第２光センサの他端には所定の電位が印加されることを特徴とする、請求項７に記載の表示装置。
13. 　前記駆動回路は、前記制御信号として、１フレーム期間に複数回ずつ光源点灯時と光源消灯時とを示す信号を出力することを特徴とする、請求項１に記載の表示装置。
14. 　表示装置の画素領域に配置されるセンサ画素回路であって、
    　第１光センサと、
    　第２光センサと、
    　検知した光量に応じた電荷を蓄積する１個の蓄積ノードと、
    　前記蓄積ノードに接続された制御端子を有する読み出しトランジスタとを備え、
    　光源点灯時か光源消灯時かを示す制御信号に従い、光源点灯時には前記第１光センサを流れる電流によって前記蓄積ノードの電位が所定方向に変化し、光源消灯時には前記第２光センサを流れる電流によって前記蓄積ノードの電位が逆方向に変化するように構成されていることを特徴とする、センサ画素回路。

Images