WO2011013538A1 - 点滅信号検出装置 - Google Patents

点滅信号検出装置 Download PDF

Info

Publication number
WO2011013538A1
WO2011013538A1 PCT/JP2010/062175 JP2010062175W WO2011013538A1 WO 2011013538 A1 WO2011013538 A1 WO 2011013538A1 JP 2010062175 W JP2010062175 W JP 2010062175W WO 2011013538 A1 WO2011013538 A1 WO 2011013538A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
row
charge
pixel
signal
Prior art date
Application number
PCT/JP2010/062175
Other languages
English (en)
French (fr)
Inventor
佑 浄法寺
行信 杉山
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to CN201080033891.0A priority Critical patent/CN102474355B/zh
Priority to US13/379,479 priority patent/US8670042B2/en
Priority to EP10804284.7A priority patent/EP2461495B1/en
Publication of WO2011013538A1 publication Critical patent/WO2011013538A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/11—Arrangements specific to free-space transmission, i.e. transmission through air or vacuum
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present invention relates to a blinking signal detection device.
  • the solid-state imaging device includes a light receiving unit in which M ⁇ N pixel units P 1,1 to P M, N each having a photodiode and a charge storage unit are two-dimensionally arranged in M rows and N columns, and each pixel of the light receiving unit Row selection for storing charges generated in the photodiode in a certain period for the portion P m, n in the charge storage portion and outputting data corresponding to the stored charge amount of each pixel portion P m, n for each row And a reading unit that inputs data output from each pixel unit P m, n of the light receiving unit and outputs data corresponding to the amount of charge generated in the photodiode of each pixel unit P m, n , and In some cases, an AD conversion unit that AD converts the data output from the reading unit and outputs a digital value may be provided.
  • Such a solid-state imaging device can detect and image the intensity of light reaching each pixel unit P m, n of the light receiving unit.
  • it has been attempted to perform not only imaging but also optical communication using such a solid-state imaging device.
  • the invention disclosed in Patent Document 1 based on image data obtained by imaging with a solid-state imaging device, it is detected whether or not the temporal intensity change of all the pixel units in the light receiving unit is a predetermined pattern. Then, it is specified that the pixel portion for which the temporal intensity change is determined to be the predetermined pattern receives the optical signal. Then, the data from the specified pixel portion is used as optical signal data, and thus optical communication is performed.
  • Patent Document 1 a large capacity for storing image data for a plurality of frames in order to identify a pixel unit receiving an optical signal among M ⁇ N pixel units in the light receiving unit. Storage unit is required. Moreover, in the invention disclosed in Patent Document 1, it is necessary that the blinking pattern of the optical signal is known in order to identify the pixel portion that receives the optical signal.
  • An object of the present invention is to provide a blinking signal detection device that can identify a pixel portion that receives a blinking signal such as a signal.
  • a blinking signal detection device includes: (1) a photodiode that generates an amount of charge according to an amount of incident light, a charge storage unit that stores the charge, and data that corresponds to the amount of charge stored in the charge storage unit.
  • the charge generated in the photodiode is accumulated in the charge accumulating part for each pixel part P 2i, n in the second i row in the light receiving part in the second period, and the first period and the second period are accumulated.
  • each data D m, n output from the reading unit n is input, and based on the difference between the data D 2i ⁇ 1, n , D 2i, n , it is determined whether or not the light reaching the pixel portion P 2i ⁇ 1, n , P 2i, n is a blinking signal.
  • a detecting unit for detecting M and N are integers of 2 or more, m is an integer of 1 to M, n is an integer of 1 to N, and i is
  • the first period and the second period having a common time width are set in succession by the row selection unit, and the (2i-1) th row in the light receiving unit is set in the first period.
  • the charges generated in the photodiodes of the pixel units P 2i-1, n are accumulated in the charge storage unit, and the charges generated in the photodiodes of the pixel units P 2i, n in the second i row in the light receiving unit in the second period Depending on the amount of charge accumulated in the charge accumulating unit by selecting each row in the light receiving unit after the first period and the second period and closing the switch of each pixel unit Pm, n for each row. Data is output.
  • each data D m, n output from the reading unit is input, and based on the difference between the data D 2i ⁇ 1, n , D 2i, n , the pixel unit P 2i ⁇ 1, n , It is detected whether or not the light reaching P 2i, n is a blinking signal.
  • the row selection unit selects the (2i-1) th row and the 2ith row in the light receiving unit one after the other, and the reading unit selects the data D 2i-1, n and the data D 2i , n may be output in succession.
  • the row selection unit simultaneously selects the (2i-1) th row and the second ith row in the light receiving unit, and the (2i-1) th row
  • the data corresponding to the amount of accumulated charge in the charge accumulating portion of each pixel portion P 2i-1, n is output, and the data corresponding to the amount of accumulated charge in the charge accumulating portion of each pixel portion P 2i, n in the second i row is output.
  • the reading unit outputs data D 2i ⁇ 1, n according to the amount of charge generated in the photodiode of each pixel unit P 2i ⁇ 1, n in the (2i ⁇ 1) th row, and the second The data D 2i, n corresponding to the amount of electric charge generated in the photodiodes of the pixel portions P 2i, n in the 2i row is output at the same time, and (c) the data D 2i output simultaneously from the reading unit by the detection unit The difference between ⁇ 1, n and D 2i is calculated.
  • a first row selection unit and a second row selection unit are provided as row selection units, and a first readout unit and a second readout unit are provided as readout units, and each pixel unit P in the (2i-1) th row.
  • n data reading operation is performed by the first row selection unit and the first reading unit
  • data reading operation of each pixel unit P 2i, n of the 2i row is performed by the second row selection unit and
  • the data read operation by the first row selection unit and the first read unit and the data read operation by the second row selection unit and the second read unit may be performed in parallel by the second read unit.
  • the blinking signal detection device is (1) a photodiode that generates an amount of charge corresponding to the amount of incident light, a charge storage unit that stores the charge, and a charge that is stored in the charge storage unit.
  • a light receiving unit in which M ⁇ N pixel units P 1,1 to P M, N each having a switch for outputting data are two-dimensionally arranged in M rows and N columns, and (2) a common time
  • the first to fourth periods of width are set in order, and the charge generated by the photodiode is accumulated in each pixel part P 4j-3, n in the (4j-3) th row in the light receiving part in the first period.
  • the charge generated in the photodiode is accumulated in the charge accumulation section for each pixel section P4j-2, n in the (4j-2) th row in the light receiving section, and in the third period. occurs at the (4j-1) photodiodes for each pixel unit P 4j-1, n row in the photodetecting section
  • Charge is accumulated in the charge storage unit, each of the pixel portions P 4j of the 4j row in the photodetecting section in the fourth period, the charge generated by the photodiode with respect to n is stored in the charge storage part, after the fourth period
  • a row selection unit that outputs data corresponding to the amount of accumulated charge in the charge accumulation unit by selecting each row in the light receiving unit and closing a switch for each pixel unit P m, n for each row; and (3) row selection each pixel portion P m of the rows in the photodetecting section selected by section, enter the data outputted from the n, the data D m corresponding to the amount of charges generated in the photodiode of each pixel
  • the first to fourth periods having a common time width are sequentially set by the row selection unit, and each pixel unit in the (4j-3) th row in the light receiving unit in the first period.
  • the charges generated in the photodiodes of P 4j-3, n are accumulated in the charge accumulation unit, and are generated in the photodiodes of the pixel units P 4j-2, n in the (4j-2) th row in the light receiving unit in the second period.
  • the charges generated in the photodiodes of the pixel portions P 4j ⁇ 1, n in the (4j ⁇ 1) th row in the light receiving portion in the third period are accumulated in the charge accumulation portion.
  • Charges generated by the photodiodes of the pixel portions P4j, n in the 4jth row in the light receiving unit in the 4th period are accumulated in the charge storage unit, and after the 4th period, each row in the light receiving unit is selected for each row.
  • the switch of the pixel part P m, n is closed, Data corresponding to the load is output.
  • the reading unit data output from each pixel unit P m, n in each row in the light receiving unit selected by the row selection unit is input, and the amount of charge generated in the photodiode of each pixel unit P m, n is calculated. The corresponding data D m, n is output.
  • each data D m, n output from the reading unit is input , and the difference between the data D 4j ⁇ 3, n and D 4j ⁇ 1, n and the data D 4j ⁇ 2, n and D 4j , n based on the sum of the difference and n , whether or not the light reaching the pixel portions P 4j-3, n , P 4j ⁇ 2, n , P 4j ⁇ 1, n , P 4j, n is a blinking signal Is detected.
  • the blinking signal detection device receives a blinking signal such as an optical signal without requiring a large-capacity storage unit and without requiring that the blinking pattern of the optical signal be known. It is possible to specify the pixel portion that is performing.
  • FIG. 1 is a diagram showing a schematic configuration of a blinking signal detection apparatus 1 according to the first embodiment.
  • FIG. 2 is a diagram illustrating a configuration of the reading unit 30 of the blinking signal detection device 1 according to the first embodiment.
  • FIG. 3 is a diagram illustrating a circuit configuration of the pixel unit P m, n and the holding unit 31 n of the blinking signal detection device 1 according to the first embodiment.
  • FIG. 4 is a diagram illustrating a circuit configuration of the difference calculation unit 33 of the blinking signal detection device 1 according to the first embodiment.
  • FIG. 5 is a diagram illustrating a part of the configuration of the row selection unit 20 of the blinking signal detection device 1 according to the first embodiment.
  • FIG. 6 is a diagram illustrating a configuration of the detection unit 40 of the blinking signal detection device 1 according to the first embodiment.
  • FIG. 7 is a timing chart showing an example of the operation of the blinking signal detection apparatus 1 according to the first embodiment.
  • FIG. 8 is a diagram for explaining the operation of the blinking signal detection apparatus 1 according to the first embodiment.
  • FIG. 9 is a diagram showing a schematic configuration of the blinking signal detection apparatus 2 according to the second embodiment.
  • Figure 10 is a diagram showing a flashing signal detection apparatus first reading section 30 1 and the second reading unit 30 2 of the respective configurations of 2 according to the second embodiment.
  • FIG. 11 is a diagram showing a circuit configuration of the blinking signal pixel portion P m of the detection device 2, n and the first holding portion 31 of the reading section 30 1 n according to the second embodiment.
  • FIG. 12 is a diagram showing a schematic configuration of the blinking signal detection device 3 according to the third embodiment.
  • FIG. 13 is a diagram illustrating a configuration of the detection unit 40B of the blinking signal detection device 3 according to the third embodiment.
  • FIG. 14 is a diagram for explaining the operation of the blinking signal detection device 3 according to the third embodiment.
  • FIG. 1 is a diagram showing a schematic configuration of a blinking signal detection apparatus 1 according to the first embodiment.
  • the blinking signal detection apparatus 1 shown in this figure includes a light receiving unit 10, a row selection unit 20, a reading unit 30, a detection unit 40, and a control unit 50.
  • the light receiving unit 10 includes M ⁇ N pixel units P 1,1 to P M, N.
  • the M ⁇ N pixel portions P 1,1 to P M, N have a common configuration and are two-dimensionally arranged in M rows and N columns.
  • Each pixel unit P m, n is located in the m-th row and the n-th column.
  • M and N are integers of 2 or more
  • m is an integer of 1 to M
  • n is an integer of 1 to N.
  • Each pixel unit P m, n includes a photodiode that generates an amount of charge corresponding to the amount of incident light, and a charge storage unit that stores the charge.
  • Each pixel unit P m, n accumulates charges generated in the photodiode in the charge accumulation unit based on various control signals received from the row selection unit 20 via the control signal line, and accumulates in the charge accumulation unit. and it outputs the data corresponding to the charge amount to the read signal line L n.
  • the row selection unit 20 outputs various control signals for controlling the operation of each pixel unit P m, n of the light receiving unit 10. More specifically, the row selection unit 20 transfers charges generated by the photodiodes to the pixel units P 2i ⁇ 1, n in the (2i ⁇ 1) th row in the light receiving unit 10 in the first period. To accumulate. In addition, the row selection unit 20 causes the charge accumulation unit to accumulate charges generated by the photodiodes for each pixel unit P 2i, n in the second i row in the light receiving unit 10 in the second period.
  • the row selection unit 20 selects each row in the light receiving unit 10 after the first period and the second period, and data corresponding to the amount of accumulated charge in the charge accumulation unit for each pixel unit P m, n for each row. Is output.
  • the first period and the second period are successive periods and have a common time width, and i is an integer of 1 or more and (M / 2) or less.
  • the readout unit 30 is connected to N readout signal lines L 1 to L N, and from each pixel unit P m, n in the m-th row in the light receiving unit 10 selected by the row selection unit 20 to the readout signal line L n .
  • the output data is input, and data D m, n corresponding to the amount of charge generated in the photodiode of each pixel unit P m, n in the m-th row is output to the detection unit 40.
  • the detection unit 40 inputs each data D m, n output from the reading unit 30, and based on the difference between the data D 2i ⁇ 1, n and D 2i, n , the pixel unit P 2i ⁇ 1, n , It is detected whether the light reaching P 2i, n is a blinking signal.
  • the control unit 50 controls the operation of the entire blinking signal detection device 1 by controlling the operations of the row selection unit 20, the reading unit 30, and the detection unit 40. More specifically, the control unit 50 sends various control signals to the light receiving unit 10 in the row selection unit 20, inputs data from each pixel unit P m, n in the reading unit 30, and outputs each control signal in the reading unit 30. It controls the output of the data D m, n and the processing in the detection unit 40 and the respective operation timings.
  • FIG. 2 is a diagram illustrating a configuration of the reading unit 30 of the blinking signal detection device 1 according to the first embodiment.
  • the pixel portion P m, n in the m- th row and the n-th column among the M ⁇ N pixel portions P 1,1 to P M, N is shown as a representative, and the readout In the unit 30, constituent elements related to the pixel unit Pm , n are shown.
  • the reading unit 30 includes N holding units 31 1 to 31 N , a column selection unit 32, and a difference calculation unit 33.
  • the N holding portions 31 1 to 31 N have a common configuration.
  • Each holding unit 31 n is connected to the M pixel units P 1, n to P M, n in the n-th column in the light receiving unit 10 via the readout signal line L n and is selected by the row selection unit 20.
  • data output from the pixel portion P m, n of the m-th row to the readout signal line L n can be input, the data can be held, and the held data can be output.
  • Each holding unit 31 n preferably inputs and holds data of a signal component on which a noise component is superimposed, and preferably inputs and holds data of only a noise component.
  • the N holding units 31 1 to 31 N can sample and hold data at the same timing based on various control signals received from the column selection unit 32, and can sequentially output the held data. .
  • the difference calculation unit 33 receives the data sequentially output from each of the N holding units 31 1 to 31 N, and subtracts only the noise component data from the signal component data on which the noise component is superimposed to obtain the signal component.
  • the data D m, n corresponding to is output.
  • the difference calculation unit 33 may output data corresponding to the signal component as analog data, or may have an AD conversion function and output digital data. In this way, the reading unit 30 It is possible to output data D m, n corresponding to the amount of charge generated in the photodiodes of the pixel portions P m, n in the m-th row.
  • FIG. 3 is a diagram illustrating a circuit configuration of the pixel unit P m, n and the holding unit 31 n of the blinking signal detection device 1 according to the first embodiment. Also in this figure, in the light receiving unit 10, the pixel unit P m, n in the m- th row and the n-th column among the M ⁇ N pixel units P 1,1 to P M, N is shown as a representative, and the readout is also performed. In the portion 30, a holding portion 31n related to the pixel portion Pm , n is shown.
  • Each pixel unit P m, n is of the APS (Active Pixel Sensor) type and includes a photodiode PD and five MOS transistors T1, T2, T3, T4, and T5. As shown in this figure, the transistors T1, T2 and the photodiode PD are connected in series, the reference voltage is input to the drain terminal of the transistor T1, and the anode terminal of the photodiode PD is grounded. ing. A connection point between the transistor T1 and the transistor T2 is connected to the gate terminal of the transistor T3 through the transistor T5.
  • a reference voltage is input to the drain terminal of the transistor T3.
  • the source terminal of the transistor T3 is connected to the drain terminal of the transistor T4.
  • the source terminal of each pixel portion P m, transistors n T4 is connected to the read signal line L n.
  • the read signal line L n is connected a constant current source.
  • the Reset (m) signal output from the row selection unit 20 is input to the gate terminal of the resetting transistor T1 of each pixel unit P m, n .
  • the Trans (m) signal output from the row selection unit 20 is input to the gate terminal of the transfer transistor T2 of each pixel unit Pm, n .
  • the Hold (m) signal output from the row selection unit 20 is input to the gate terminal of the holding transistor T5 of each pixel unit Pm, n .
  • the Address (m) signal output from the row selection unit 20 is input to the gate terminal of the output selection transistor T4 of each pixel unit P m, n .
  • control signals (Reset (m) signal, Trans (m) signal, Hold (m) signal, Address (m) signal) are transmitted from the row selecting unit 20 to the N pixel units P m, 1 to m-th row. Commonly input to P m, N.
  • the junction capacitance portion of the photodiode PD is discharged, and the diffusion region (charge) connected to the gate terminal of the transistor T3.
  • the storage part) is discharged.
  • the Trans (m) signal is at a low level, the charge generated in the photodiode PD is accumulated in the junction capacitor portion.
  • the Reset (m) signal is at a low level and the Trans (m) signal and the Hold (m) signal are at a high level, the charge accumulated in the junction capacitance portion of the photodiode PD is the gate terminal of the transistor T3. Is transferred to and accumulated in a diffusion region (charge accumulating portion) connected to.
  • Each holding unit 31 n includes two capacitive elements C 1 and C 2 , and four switches SW 11 , SW 12 , SW 21 , and SW 22 .
  • the switch SW 11 and the switch SW 12 is connected in series to be provided between the reading signal line L n and the wiring Hline_s, one terminal of the capacitance C 1, the switch SW 11 and the switch is connected to the connection point between the SW 12, the other end of the capacitive element C 1 is grounded.
  • the switch SW 21 and the switch SW 22 are connected in series and provided between the read signal line L n and the wiring Hline_n, and one end of the capacitor C 2 is between the switch SW 21 and the switch SW 22. is connected to the connection point, the other end of the capacitive element C 2 is grounded.
  • the switch SW 11 opens and closes according to the level of the set_s signal supplied from the column selection unit 32.
  • the switch SW 21 opens and closes according to the level of the set_n signal supplied from the column selection unit 32.
  • the set_s signal and the set_n signal are input in common to the N holding units 31 1 to 31 N.
  • the switches SW 12 and SW 22 open and close according to the level of the hshift (n) signal supplied from the column selection unit 32.
  • the noise component output from the pixel unit P m, n to the readout signal line L n when the set_n signal changes from the high level to the low level and the switch SW 21 is opened is thereafter capacitance. It is held as a voltage value out_n (n) by the element C 2.
  • the signal component on which the noise component output from the pixel portion P m, n to the readout signal line L n is superimposed when the set_s signal changes from the high level to the low level and the switch SW 11 is opened is thereafter a capacitive element. It is held as a voltage value out_s (n) by C 1.
  • the switch SW 12 When the hshift (n) signal becomes high level, the switch SW 12 is closed, the voltage value out_s (n) held by the capacitive element C 1 is output to the wiring Hline_s, and the switch SW 22 is closed. , the voltage value has been held by the capacitor element C 2 out_n (n) is output to the wiring Hline_n.
  • a difference between the voltage value out_s (n) and the voltage value out_n (n) represents a voltage value corresponding to the amount of charge generated in the photodiode PD of the pixel portion Pm , n .
  • FIG. 4 is a diagram illustrating a circuit configuration of the difference calculation unit 33 of the blinking signal detection device 1 according to the first embodiment.
  • the difference calculation unit 33 includes amplifiers A 1 to A 3 , switches SW 1 and SW 2 , and resistors R 1 to R 4 .
  • Inverting input terminal of the amplifier A 3 is connected to the output terminal of the buffer amplifier A 1 via a resistor R 1, and is connected to its own output terminal via the resistor R 3.
  • the non-inverting input terminal of the amplifier A 3 is connected to the output terminal of the buffer amplifier A 2 via the resistor R 2, and is connected to the ground potential via the resistor R 4.
  • the input terminal of the buffer amplifier A 1 is connected to the N holding units 31 1 to 31 N through the wiring Hline_s, and is connected to the ground potential through the switch SW 1 .
  • the input terminal of the buffer amplifier A 2 is connected to the N holding units 31 1 to 31 N through the wiring Hline_n, and is connected to the ground potential through the switch SW 2 .
  • the switches SW 1 and SW 2 of the difference calculation unit 33 are controlled by the hreset signal supplied from the column selection unit 32 to open and close.
  • the switch SW 1 When the switch SW 1 is closed, the voltage value input to the input terminal of the buffer amplifier A 1 is reset.
  • the switch SW 2 is closed, the voltage value input to the input terminal of the buffer amplifier A 2 is reset.
  • the switches SW 1 and SW 2 are open, voltage values out_s (n) and out_n output from the holding unit 31 n of the N holding units 31 1 to 31 N to the wirings Hline_s and Hline_n (n) is input to the input terminals of the buffer amplifiers A 1 and A 2 .
  • the voltage value output from the output terminal of the difference calculation unit 33 is The difference between the voltage values input through the wiring Hline_s and the wiring Hline_n is expressed, and the noise component is removed.
  • FIG. 5 is a diagram illustrating a part of the configuration of the row selection unit 20 of the blinking signal detection device 1 according to the first embodiment.
  • the row selection unit 20 has an M-stage shift register and also has the circuit shown in FIG. 5A for each odd row ((2i-1) th row). It has a circuit as shown for each even row (second i row).
  • the M-stage shift register outputs an Address (m) signal from the m-th stage and supplies it to each pixel unit P m, n in the m-th row.
  • the Trans (2i-1) signal is created as a logical product of the logical sum of the Address (2i-1) signal and the S_odd signal and the T signal.
  • the Reset (2i-1) signal is created as a logical product of the logical sum of the Address (2i-1) signal and the S_odd signal and the R signal.
  • the Hold (2i-1) signal is created as a logical product of the logical sum of the Address (2i-1) signal and the S_odd signal and the H signal.
  • the Trans (2i) signal is created as a logical product of the logical sum of the Address (2i) signal and the S_even signal and the T signal.
  • the Reset (2i) signal is created as a logical product of the logical sum of the Address (2i) signal and the S_even signal and the R signal.
  • the Hold (2i) signal is created as a logical product of the logical sum of the Address (2i) signal and the S_even signal and the H signal.
  • the S_odd signal, the S_even signal, the R signal, the T signal, and the H signal are given from the control unit 50 to the row selection unit 20, and the row selection unit 20 configured in this way is in the first period indicated by the S_odd signal.
  • the charges generated by the photodiodes can be accumulated in the charge accumulating unit for each pixel unit P 2i ⁇ 1, n in the (2i ⁇ 1) th row in the light receiving unit 10.
  • the row selection unit 20 causes the charge accumulation unit to accumulate charges generated by the photodiodes for each pixel unit P 2i, n in the second i row in the light receiving unit 10 in the second period indicated by the S_even signal. be able to.
  • the row selection unit 20 selects each row in the light receiving unit 10 by the Address (m) signal after the first period and the second period, and in the charge storage unit for each pixel unit P m, n for each row. data corresponding to the accumulated charge amount can be outputted to the read signal line L n a.
  • FIG. 6 is a diagram illustrating a configuration of the detection unit 40 of the blinking signal detection device 1 according to the first embodiment.
  • the detection unit 40 receives the data D m, n output from the reading unit 30 in the row order.
  • the detection unit 40 includes a storage unit 41 and a calculation unit 42.
  • Storage unit 41, the (2i-1) row of N data D 2i-1, n and a 2i row of N D 2i, first entered in among destination n (2i-1) rows N Pieces of data D 2i-1, n are stored.
  • the arithmetic unit 42 inputs N pieces of D 2i, n in the 2i-th row input later, and N pieces of data D 2i-1, n in the (2i-1) -th row stored in the storage unit 41.
  • the detection unit 40 determines whether or not the light reaching the pixel units P 2i ⁇ 1, n , P 2i, n is a blinking signal. To detect.
  • the data held in the storage unit 41 is not limited to digital data, but may be held in the form of an analog voltage to obtain a difference.
  • FIG. 7 is a timing chart showing an example of the operation of the blinking signal detection apparatus 1 according to the first embodiment.
  • the S_odd signal, the S_even signal, the R signal, the T signal, and the H signal given from the control unit 50 to the row selection unit 20 A signal, a set_s signal and a set_n signal given from the column selection unit 32 to each holding unit 31 n in the readout unit 30, an Address (1) signal given from the row selection unit 20 to each pixel unit P1 , n in the first row, each pixel portion P 2, Address given to n (2) signal of the second row from the row selecting section 20, and, Hshift that in the reading unit 30 is supplied from the column selecting section 32 to the holding portion 31 n (1) signal- An hshift (N) signal is shown.
  • the S_odd signal becomes high level and the S_even signal becomes low level.
  • the R signal, the T signal, and the H signal become a high level over a certain period, and the Reset (2i-1) signal, the Trans (2i-1) signal, and the Hold (2i-1) )
  • the signal becomes high level, and in each pixel part P 2i-1, n in the (2i-1) th row, the junction capacitance part of the photodiode PD is discharged, and the diffusion region connected to the gate terminal of the transistor T3
  • the (charge storage unit) is discharged.
  • the R signal, the T signal, and the H signal become low level, and the Reset (2i-1) signal, the Trans (2i-1) signal, and the Hold (2i-1)
  • the signal becomes low level, and in each pixel unit P 2i ⁇ 1, n in the (2i ⁇ 1) th row, the charge generated in the photodiode PD is accumulated in the junction capacitance unit.
  • the R signal is low level
  • the T signal and H signal are high level
  • the Reset (2i-1) signal is low level
  • Trans (2i- 1) The signal and the Hold (2i-1) signal become high level, and the charge accumulated in the junction capacitance part of the photodiode PD in each pixel part P 2i-1, n in the (2i-1) th row Is transferred to and accumulated in a diffusion region (charge storage unit) connected to the gate terminal of the transistor T3.
  • the S_odd signal is at a low level and the S_even signal is at a high level.
  • the R signal, the T signal, and the H signal are at a high level, and the Reset (2i) signal, the Trans (2i) signal, and the Hold (2i) signal are at a high level over a certain period.
  • the junction capacitance portion of the photodiode PD is discharged, and the diffusion region (charge storage portion) connected to the gate terminal of the transistor T3 is discharged.
  • the R signal, T signal, and H signal become low level, and the Reset (2i) signal, Trans (2i) signal, and Hold (2i) signal become low level,
  • the charge generated in the photodiode PD is accumulated in the junction capacitance portion.
  • the R signal is low level
  • the T signal and H signal are high level
  • the Reset (2i) signal is low level
  • the Trans (2i) signal and The hold (2i) signal becomes a high level
  • the charge accumulated in the junction capacitance part of the photodiode PD in each pixel part P2i, n in the 2i-th row is diffused connected to the gate terminal of the transistor T3. It is transferred to and accumulated in the region (charge storage unit).
  • the Address (1) signal given from the row selection unit 20 to each pixel unit P1 , n in the first row becomes high level.
  • the set_s signal given to each holding unit 31 n is at a high level for a certain period, and then the R signal and the T signal are at a high level for a certain period.
  • charge storage portion of each pixel portion P 1, n is discharged, further followed by set_n signal supplied to the respective holding portions 31 n becomes high level for a predetermined period of.
  • the signal component on which the noise component output from each pixel unit P 1, n to the readout signal line L n is superimposed is held as a voltage value out_s (n) by the capacitive element C 1 of the holding unit 31 n.
  • the noise component having been output from each pixel portion P 1, n to the read signal line L n it is held as a voltage value out_n (n) by the capacitance element C 2 of the holding portion 31 n.
  • the hshift (1) to hshift (N) signals are sequentially set to the high level, and the voltage values held in the holding units 31 1 to 31 N are sequentially output.
  • the data of only the noise component is subtracted from the data of the signal component on which the component is superimposed, and data D 1,1 to D 1, N corresponding to the signal component of each pixel portion P 1, n in the first row is output.
  • data D m, n of each pixel portion P m, n in each row is output in the row order.
  • the detection unit 40 first, data D 1, n of each pixel unit P 1, n in the first row is input and stored in the storage unit 41. Then, when the data D 2, n of the pixel units P 2, n of the second row are input, along with its data D 2, n is input to the arithmetic unit 42, is stored in the storage unit 41 The data D 1, n is input to the calculation unit 42, and the calculation unit 42 calculates the difference (D 1, n ⁇ D 2, n ) between these data D 1, n , D 2, n . Based on this difference (D 1, n ⁇ D 2, n ), the detection unit 40 detects whether or not the light that has reached the pixel units P 1, n , P 2, n is a blinking signal.
  • the pixel unit P 2i ⁇ 1, n is based on the difference (D 2i ⁇ 1, n ⁇ D 2i, n ) between the data D 2i ⁇ 1, n and D 2i , n. , P 2i, n is detected as to whether or not the light is a blinking signal.
  • FIG. 8 is a diagram for explaining the operation of the blinking signal detection apparatus 1 according to the first embodiment.
  • the optical signal incident timing, the charge accumulation timing A in the pixel portion of the (2i-1) th row in the light receiving portion 10, and the charge in the pixel portion of the second i row in the light receiving portion 10 are shown.
  • Accumulation timing B is shown.
  • the charge accumulation timing A in the pixel portion of the (2i-1) th row in the light receiving unit 10 coincides with the optical signal incident timing.
  • both the charge accumulation timings A and B are present. Part of it overlaps with the optical signal incident timing.
  • the phases of the charge accumulation timings A and B differ by a half cycle.
  • the hatched range in the figure represents the range in which the charge accumulation timings A and B and the optical signal incident timing overlap each other, and corresponds to the size of the data D 2i ⁇ 1, n , D 2i, n. To do. If the blinking signal reaches the pixel portions P 2i ⁇ 1, n , P 2i, n and the size of the hatch range is different between the charge accumulation timings A and B, that is, the difference (D 2i ⁇ 1 , n ⁇ D 2i, n ) is not zero, the detection unit 40 can detect that the blinking signal has arrived.
  • the size of the hatch range is equal between the charge accumulation timings A and B, so that the flashing signal arrives. It can be detected by the detection unit 40.
  • the blinking signal detection apparatus 1 only needs to include the storage unit 41 that stores data for one row, and does not require a large-capacity storage unit. Further, the blinking signal detection apparatus 1 according to the present embodiment can identify a pixel unit that receives a blinking signal such as an optical signal without requiring that the blinking pattern of the optical signal is known. it can.
  • the optical signal In order to detect a blinking optical signal as described above, it is necessary that the optical signal reaches at least some two pixel portions P 2i ⁇ 1, n , P 2i, n .
  • the image formation on the light receiving surface 10 by the optical system provided in front of the light receiving unit 10 may be intentionally blurred so that the optical signal reaches a wide range of the light receiving unit 10.
  • the intensity distribution of the light reaching the light receiving unit 10 is different between adjacent rows, it may be erroneously detected that the optical signal has arrived, but it is intended to form an image on the light receiving surface 10 by the optical system. Therefore, it is possible to prevent such erroneous detection.
  • FIG. 9 is a diagram illustrating a schematic configuration of the blinking signal detection device 2 according to the second embodiment.
  • the blinking signal detection device 2 shown in this figure includes a light receiving unit 10, a first row selecting unit 20 1 , a second row selecting unit 20 2 , a first reading unit 30 1 , a second reading unit 30 2 , a detecting unit 40A and A control unit 50A is provided.
  • the blinking signal detection apparatus 2 according to the second embodiment shown in FIG. P m, structure of n are different, different in that it includes a first row selecting section 20 1 and the second row selecting section 20 2 in place of the row selecting section 20, the first reading unit 30 in place of the reading section 30 It differs in including a first and second reading unit 30 2, different in that it includes a detection section 40A in place of the detecting unit 40, also different in including a control unit 50A in place of the control unit 50.
  • First row selecting section 20 1 and the first reading unit 30 1 the discharge for odd rows (the (2i-1) rows) pixel portions P 2i-1, n of the photodetecting section 10, the charge accumulation and data Read.
  • Second row selecting section 20 2 and the second reading unit 30 2 performs the pixel portions P 2i of even row in the photodetecting section 10 (the 2i row), discharge in n, the charge accumulation and data reading.
  • the first row selecting section 20 1 and the first reading unit 30 1, the second row selecting section 20 2 and the second reading unit 30 2 the parallel operation of the data read from each other.
  • Control unit 50A to the parallel operation, the first row selecting section 20 1, the second row selecting section 20 2, and controls the first reading unit 30 1 and the second reading unit 30 2 each operation.
  • the detection unit 40A in the second embodiment has a configuration different from that of the detection unit 40 in the first embodiment.
  • each pixel unit P m, n in the second embodiment has a different configuration from each pixel unit in the first embodiment.
  • Figure 10 is a diagram showing a flashing signal detection apparatus first reading section 30 1 and the second reading unit 30 2 of the respective configurations of 2 according to the second embodiment.
  • the M ⁇ N pixel units P 1,1 to P M, N in the light receiving unit 10 are representatively shown as the pixel unit P m, n in the m- th row and the n-th column. components associated pixel section P m, the n is shown in 1 reading unit 30 1 and the second reading unit 30 2, respectively.
  • the first reading section 30 1 and the second reading unit 30 2, respectively, have the same configuration as the reading unit 30 in the first embodiment.
  • the holding portions 31 n of the first reading unit 30 1 is connected via a second n M pixel units P 1 of the column, n ⁇ P M, n and the read signal line L1 n in the photodetecting section 10 Te, the pixel portion P m of the m-th row selected by the first row selecting section 20 1, and enter the data outputted to the read signal line L1 n from n, to hold the data, the held data Can be output.
  • the holding portions 31 n of the second reading unit 30 2 are connected via a second n M pixel units P 1 of the column, n ⁇ P M, n and the read signal line L2 n in the photodetecting section 10 Te, the pixel portion P m of the m-th row selected by the second row selecting section 20 2, enter the data outputted to the read signal line L2 n from n, to hold the data, the held data Can be output.
  • Figure 11 is a diagram showing a circuit configuration of the blinking signal pixel portion P m of the detection device 2, n and the first reading section 30 1 of the holding portion 31 n according to the second embodiment. Also in this figure, in the light receiving unit 10, the pixel unit P m, n in the m- th row and the n-th column among the M ⁇ N pixel units P 1,1 to P M, N is representatively shown. in one reading unit 30 1 is shown holding part 31 n associated pixel section P m, to n.
  • Each pixel unit P m, n is of the APS (Active Pixel Sensor) type, and includes a photodiode PD and six MOS transistors T1, T2, T3, T4 1 , T4 2 , T5. As shown in this figure, the transistors T1, T2 and the photodiode PD are connected in series, the reference voltage is input to the drain terminal of the transistor T1, and the anode terminal of the photodiode PD is grounded. ing. A connection point between the transistor T1 and the transistor T2 is connected to the gate terminal of the transistor T3 through the transistor T5.
  • a reference voltage is input to the drain terminal of the transistor T3.
  • the source terminal of the transistor T3 is connected to the respective drain terminals of the transistors T4 1 and T4 2 .
  • Each pixel portion P m, the source terminal of the transistor T4 1 of n is connected to the read signal line L1 n.
  • Each pixel portion P m, the source terminal of the transistor T4 2 of n is connected to the read signal line L2 n.
  • a constant current source is connected to each of the read signal line L1 n and the read signal line L2 n .
  • Reset gate terminal of the transistor T1 of each pixel portion P m, n for the resetting is connected to the control signal lines LR m, output from the first row selecting section 20 1 and the second row selecting section 20 2 (m) A signal is input.
  • Hold the gate terminal of the pixel units P m, transistor T5 for hold n is connected to the control signal line LH m, output from the first row selecting section 20 1 and the second row selecting section 20 2 (m) A signal is input.
  • the gate terminal of the transistor T4 1 for output selection of each pixel portion P m, n, a control signal line is connected to the LA1 m, Address1 (m) signal output from the first row selecting section 20 1 is input.
  • the gate terminal of the transistor T4 2 for output selection of each pixel portion P m, n, a control signal line is connected to the LA2 m, Address2 (m) signal output from the second row selecting section 20 2 is inputted.
  • These control signals (Reset (m) signal, Trans (m) signal, Hold (m) signal, Address1 (m) signal, Address2 (m) signal) are N pixel portions P m, 1 in the m-th row. ⁇ P m, N are input in common.
  • the control signal line LT m , the control signal line LR m, and the control signal line LH m are provided for each row, and the junction capacitance portion and the charge storage portion of the photodiode PD in each pixel portion P m, n in the m-th row.
  • Control signals (Reset (m) signal, Trans (m) signal, Hold (m) signal) for instructing each discharge and charge accumulation by the charge accumulation unit are sent.
  • the first end of the control signal line is connected to the first row selecting section 20 1 via the switch, and the second end of the control signal line is connected to the second row selecting section 20 2 via a switch Yes.
  • Two switches provided at both ends of each of these control signal lines are not closed at the same time, and at least one of them is always open.
  • tristate buffers may be used in place of these switches. In this case, the two tristate buffers provided at both ends of each of the control signal lines do not become conductive at the same time, and are always at least. One is in a high
  • the control signal line LA1 m and the control signal line LA2 m are provided for each row, and instruct data output to the read signal line L1 n or the read signal line L2 n in each pixel unit P m, n of the m-th row.
  • Control signals (Address1 (m) signal, Address2 (m) signal).
  • Each control signal line LA1 m is connected to the first row selecting section 20 1.
  • Each control signal line LA2 m is connected to the second row selecting section 20 2.
  • Address1 (m) signal and the Address2 (m) signal not simultaneously become high level and never turned on simultaneously with transistor T4 1 and the transistor T4 2.
  • the junction capacitance portion of the photodiode PD is discharged, and the diffusion region (charge) connected to the gate terminal of the transistor T3.
  • the storage part) is discharged.
  • the Trans (m) signal is at a low level, the charge generated in the photodiode PD is accumulated in the junction capacitor portion.
  • the Reset (m) signal is at a low level and the Trans (m) signal and the Hold (m) signal are at a high level, the charge accumulated in the junction capacitance portion of the photodiode PD is the gate terminal of the transistor T3. Is transferred to and accumulated in a diffusion region (charge accumulating portion) connected to.
  • the shift register of the first row selecting section 20 1 of the M stages, each pixel portion P m of the m-th row is outputted from the m stage of which Address1 (m) to signal to the control signal line LA1 m, it gives the n.
  • the shift register of the second row M stage selector 20 2, each pixel portion P m of the m-th row is outputted from the m stage of which Address2 (m) to signal the control signal line LA2 m, it gives the n.
  • the first row selecting section 20 1, Fig. 5 has a circuit shown in (a) for each of the odd rows (the (2i-1) rows), the second row selecting section 20 2, Fig.
  • the circuit shown in FIG. 5B is provided for each even-numbered row (second i-th row).
  • First row selecting section 20 1 the first period indicated by S_odd signals, charges generated in the photodiodes for each pixel of the (2i-1) row P 2i-1, n in the photodetecting section 10 Can be stored in the charge storage section. Further, the second row selecting section 20 2, the second period indicated by S_even signals, each pixel portion P 2i of the 2i row in the photodetecting section 10, the charge storage unit charges generated by the photodiode with respect to n Can be accumulated. The timing of discharge and charge accumulation in each pixel unit P 2i, n is the same as that in the first embodiment.
  • First line selecting unit 20 following the first period and the second period, Address1 (2i-1) each by selecting odd rows (the (2i-1) rows) for each row in the photodetecting section 10 by a signal Data corresponding to the amount of charge stored in the charge storage portion can be output to the read signal line L1 n for the pixel portion P 2i-1, n .
  • Second row selecting section 20 after the first period and the second period, Address2 (2i) even row in the photodetecting section 10 by a signal (first 2i rows) pixel portions P 2i are selected for each row to, n
  • data corresponding to the amount of charge stored in the charge storage section can be output to the read signal line L2 n .
  • the first row selecting section 20 1 and the second row selecting section 20 2 selects the first (2i-1) row and the 2i row in the photodetecting section 10 simultaneously, each pixel of the (2i-1) row Data corresponding to the amount of accumulated charge in the charge accumulating part of the part P 2i-1, n is output, and data corresponding to the amount of accumulated charge in the charge accumulating part of each pixel part P 2i, n in the second i row is output.
  • the first reading section 30 1 and the second reading unit 30 2, the (2i-1) data D 2i-1 corresponding to the amount of charges generated in the photodiode of each pixel unit P 2i-1, n rows, n and data D 2i, n corresponding to the amount of charge generated in the photodiode of each pixel unit P 2i, n in the 2i-th row are simultaneously output to the detection unit 40A.
  • the detection unit 40A calculates the difference between the data D 2i ⁇ 1, n and D 2i output simultaneously from the reading units 30 1 and 30 2 , and based on this difference, the pixel unit P 2i ⁇ 1, n and P 2i. , n is detected as to whether or not the light that has reached n is a blinking signal.
  • the blinking signal detection device 2 operates as follows. During a first period in which the optical signal to the light receiving portion 10 is incident, the first row selecting section 20 1, in the (2i-1) pixel portions P 2i-1, n row, generated by the photodiode PD The charge is transferred and stored in a diffusion region (charge storage unit) connected to the gate terminal of the transistor T3. These operations are performed in parallel in each of the odd-numbered pixel units in the light receiving unit 10.
  • the second row selecting section 20 2 each pixel portion P 2i of the 2i row, in n, charges generated in the photodiode PD, the transistor It is transferred to and accumulated in a diffusion region (charge storage unit) connected to the gate terminal of T3. These operations are performed in parallel in each of the even-numbered pixel units in the light receiving unit 10.
  • the timing of charge accumulation in each of the pixel portions P m, n is the same as that in the first embodiment.
  • the timing of the data read operation in the second embodiment is different from that in the first embodiment.
  • the detection unit 40A the data D 1, n of each pixel unit P 1, n in the first row and the data D 2, n of each pixel unit P 2, n in the second row are input simultaneously, and these data D 1, n, the difference D 2, n (D 1, n -D 2, n) is calculated. Based on this difference (D 1, n ⁇ D 2, n ), the detection unit 40A detects whether or not the light reaching the pixel units P 1, n , P 2, n is a blinking signal.
  • the detection unit 40A In the detection unit 40A, and the respective pixel portions of three rows P 3, n data D 3, n and the pixel of the fourth line P 4, n data D 4 of, n is simultaneously input, these data D 3, n, the difference between D 4, n (D 3, n -D 4, n) is calculated. Based on this difference (D 3, n ⁇ D 4, n ), the detection unit 40A detects whether or not the light reaching the pixel units P 3, n , P 4, n is a blinking signal.
  • the pixel unit P 2i ⁇ 1, n is based on the difference (D 2i ⁇ 1, n ⁇ D 2i, n ) between the data D 2i ⁇ 1, n and D 2i , n. , P 2i, n is detected as to whether or not the light is a blinking signal.
  • the blinking signal detection apparatus 1 according to the first embodiment needs to include the storage unit 41 that stores data for one row, but the blinking signal detection apparatus 2 according to the second embodiment includes such a storage unit. It is not necessary to have.
  • the blinking signal detection device 2 according to the second embodiment does not require that the blinking pattern of the optical signal is known, as in the case of the first embodiment, and the blinking signal such as the optical signal is generated. It is possible to identify the pixel portion that receives light.
  • FIG. 12 is a diagram showing a schematic configuration of the blinking signal detection device 3 according to the third embodiment.
  • the blinking signal detection device 3 shown in this figure includes a light receiving unit 10, a row selection unit 20B, a reading unit 30, a detection unit 40B, and a control unit 50B.
  • the blinking signal detection apparatus 3 Compared with the configuration of the blinking signal detection apparatus 1 according to the first embodiment shown in FIG. 1, the blinking signal detection apparatus 3 according to the third embodiment shown in FIG. It differs in that it includes a row selection unit 20B, differs in that it includes a detection unit 40B instead of the detection unit 40, and differs in that it includes a control unit 50B instead of the control unit 50.
  • the row selection unit 20B outputs various control signals for controlling the operation of each pixel unit Pm, n of the light receiving unit 10. More specifically, the row selection unit 20B accumulates charges generated by the photodiode PD for each pixel unit P4j-3, n in the (4j-3) th row in the light receiving unit 10 in the first period. Accumulate in the department. The row selection unit 20B causes the charge accumulation unit to accumulate charges generated by the photodiode PD for each pixel unit P4j-2, n in the (4j-2) th row in the light receiving unit 10 in the second period.
  • the row selection unit 20B causes the charge accumulation unit to accumulate charges generated by the photodiode PD for each pixel unit P4j-1, n in the (4j-1) th row in the light receiving unit 10 in the third period. In addition, the row selection unit 20B accumulates in the charge accumulation unit the charges generated by the photodiodes for each pixel unit P4j, n in the fourth j row in the light receiving unit 10 in the fourth period. Then, the row selection unit 20B selects each row in the light receiving unit 10 after the fourth period, and causes each pixel unit Pm, n to output data corresponding to the amount of accumulated charge in the charge accumulation unit for each row.
  • the first to fourth periods are set in this order and have a common time width. J is an integer of 1 to (M / 4).
  • the readout unit 30 is connected to N readout signal lines L 1 to L N, and from each pixel unit P m, n in the m-th row in the light receiving unit 10 selected by the row selection unit 20 to the readout signal line L n .
  • the output data is input, and data D m, n corresponding to the amount of charge generated in the photodiode of each pixel unit P m, n in the m-th row is output to the detection unit 40B.
  • the detection unit 40B inputs each data D m, n output from the reading unit 30 , and the difference between the data D 4j-3, n , D 4j-1, n and the data D 4j-2, n , D 4j , n based on the sum of the difference and n , whether or not the light reaching the pixel portions P 4j-3, n , P 4j ⁇ 2, n , P 4j ⁇ 1, n , P 4j, n is a blinking signal Is detected.
  • the control unit 50B controls the operation of the entire blinking signal detection device 1 by controlling the operations of the row selection unit 20B, the reading unit 30, and the detection unit 40B. More specifically, the control unit 50B sends various control signals to the light receiving unit 10 in the row selection unit 20B, inputs data from each pixel unit P m, n in the reading unit 30, and each of the data in the reading unit 30. The output of the data D m, n and the processing in the detection unit 40B, each operation timing is controlled.
  • FIG. 13 is a diagram illustrating a configuration of the detection unit 40B of the blinking signal detection device 3 according to the third embodiment.
  • the detection unit 40B receives the data D m, n output from the reading unit 30 in the row order.
  • the detection unit 40B includes storage units 41 1 to 41 3 and a calculation unit 43.
  • Storage unit 41 1 stores the first (4j-3) rows of N data D 4j-3, n.
  • Storage unit 41 2 stores the first (4j-2) N pieces of data D 4j-2, n row.
  • Storage unit 41 3 stores the (4j-1) N pieces of data D 4j-1, n row.
  • the computer 43 the N D 4j of the 4j row inputs the n, first stored by the storage unit 41 1 ⁇ 41 3 (4j- 3) rows of N data D 4j-3, n , N data D 4j-2, n in the (4j-2) th row and N data D 4j-1, n in the (4j-1) th row are also input.
  • is obtained, and based on the calculation result S, the pixel portions P 4j ⁇ 3, n and P 4j ⁇ 2, n , P 4j ⁇ 1, n , P 4j, n is detected as to whether or not it is a blinking signal.
  • FIG. 14 is a diagram for explaining the operation of the blinking signal detection device 3 according to the third embodiment.
  • the optical signal incident timing, the charge accumulation timing A in the pixel portion of the (4j-3) th row in the light receiving portion 10, and the pixel portion in the (4j-2) row of the light receiving portion 10 Charge accumulation timing B, the charge accumulation timing C in the pixel portion of the (4j-1) th row in the light receiving portion 10, and the charge accumulation timing D in the pixel portion of the fourth j row in the light receiving portion 10 are shown. Yes.
  • the charge accumulation timings A to D and the optical signal incident timing have the same period, and some of the charge accumulation timings A to D overlap with the optical signal incident timing.
  • the phases of the charge accumulation timings A to D are different by a quarter period.
  • the hatched range represents a range where the charge accumulation timings A to D overlap with the optical signal incident timing, and the data D 4j-3, n , D 4j-2, n , D 4j This corresponds to the magnitude of ⁇ 1, n , D 4j, n . If the blinking signal reaches the pixel parts P 4j-3, n , P 4j-2, n , P 4j-1, n , P 4j, n , the calculation result S by the calculation unit 43 is not zero.
  • the detection unit 40B can detect that the blinking signal has arrived.
  • the calculation result S by the calculation unit 43 does not depend on the phase difference between the optical signal incident timing and the charge accumulation timings A to D. Therefore, in this embodiment, high-sensitivity blinking signal detection can be performed regardless of this phase difference.
  • the blinking signal detection device 3 only needs to include the storage units 41 1 to 41 3 that store data for three rows, and does not need a large-capacity storage unit. Further, the blinking signal detection device 3 according to the present embodiment can identify a pixel unit that receives a blinking signal such as an optical signal without requiring that the blinking pattern of the optical signal is known. it can.
  • the present invention is not limited to the first to third embodiments.
  • a diffusion region connected to the gate terminal of the transistor T3 is used as the charge storage unit, but a photodiode may also serve as the charge storage unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Communication System (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　点滅信号検出装置１は、受光部１０、行選択部２０、読出部３０、検出部４０および制御部５０を備える。行選択部２０により、第１期間に受光部１０における第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎのフォトダイオードで発生した電荷が電荷蓄積部に蓄積され、第２期間に受光部１０における第２ｉ行の各画素部Ｐ２ｉ,ｎのフォトダイオードで発生した電荷が電荷蓄積部に蓄積される。検出部４０により、読出部３０から出力された画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎのデータＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの差に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かが検出される。

Description

点滅信号検出装置
　本発明は、点滅信号検出装置に関するものである。
　固体撮像装置は、フォトダイオードおよび電荷蓄積部を各々有するＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,ＮがＭ行Ｎ列に２次元配列された受光部と、受光部の各画素部Ｐｍ,ｎに対して或る期間にフォトダイオードで発生した電荷を電荷蓄積部に蓄積させるとともに行毎に各画素部Ｐｍ,ｎの当該蓄積電荷量に応じたデータを出力させる行選択部と、受光部の各画素部Ｐｍ,ｎから出力されたデータを入力して各画素部Ｐｍ,ｎのフォトダイオードにおける発生電荷量に応じたデータを出力する読出部とを備え、また、この読出部から出力されたデータをＡＤ変換してデジタル値を出力するＡＤ変換部を更に備える場合がある。
　このような固体撮像装置は、受光部の各画素部Ｐｍ,ｎに到達した光の強度を検出して撮像することができる。また、近年では、このような固体撮像装置を用いて撮像だけでなく光通信を行うことが試みられている。例えば、特許文献１に開示された発明では、固体撮像装置による撮像で得られた画像データに基づいて、受光部における全ての画素部それぞれの時間的強度変化が所定パターンであるか否かが検出され、時間的強度変化が所定パターンであると判断された画素部が光信号を受光していると特定される。そして、その特定された画素部からのデータが光信号データとされて、これにより光通信が行われる。
特開２００７－３２４７０５号公報
　特許文献１に開示された発明では、受光部におけるＭ×Ｎ個の画素部のうち光信号を受光している画素部を特定するために、複数フレーム分の画像データを記憶するための大容量の記憶部が必要である。また、特許文献１に開示された発明では、光信号を受光している画素部を特定するために、光信号の点滅パターンが既知であることが必要である。
　本発明は、上記問題点を解消する為になされたものであり、大容量の記憶部を必要とすることなく、また、光信号の点滅パターンが既知であることを必要とすることなく、光信号のような点滅信号を受光している画素部を特定することができる点滅信号検出装置を提供することを目的とする。
　本発明に係る点滅信号検出装置は、(1) 入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部と、電荷蓄積部における蓄積電荷量に応じたデータを出力するためのスイッチと、を各々有するＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎが、Ｍ行Ｎ列に２次元配列された受光部と、(2) 共通の時間幅の第１期間および第２期間を相前後して設定し、第１期間に受光部における第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させ、第２期間に受光部における第２ｉ行の各画素部Ｐ２ｉ,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させて、第１期間および第２期間の後に受光部における各行を選択して行毎に各画素部Ｐｍ,ｎに対してスイッチを閉じることで電荷蓄積部における蓄積電荷量に応じたデータを出力させる行選択部と、(3) 行選択部により選択された受光部における各行の各画素部Ｐｍ,ｎから出力されたデータを入力して、各画素部Ｐｍ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎを出力する読出部と、(4) 読出部から出力された各データＤｍ,ｎを入力して、データＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの差に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かを検出する検出部と、を備えることを特徴とする。ただし、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の整数であり、ｎは１以上Ｎ以下の整数であり、ｉは１以上(Ｍ／２)以下の整数である。
　本発明に係る点滅信号検出装置では、行選択部により、共通の時間幅の第１期間および第２期間が相前後して設定され、第１期間に受光部における第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎのフォトダイオードで発生した電荷が電荷蓄積部に蓄積され、第２期間に受光部における第２ｉ行の各画素部Ｐ２ｉ,ｎのフォトダイオードで発生した電荷が電荷蓄積部に蓄積されて、第１期間および第２期間の後に受光部における各行が選択されて行毎に各画素部Ｐｍ,ｎのスイッチが閉じることで電荷蓄積部における蓄積電荷量に応じたデータが出力される。読出部では、行選択部により選択された受光部における各行の各画素部Ｐｍ,ｎから出力されたデータが入力されて、各画素部Ｐｍ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎが出力される。そして、検出部では、読出部から出力された各データＤｍ,ｎが入力されて、データＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの差に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かが検出される。
　本発明に係る点滅信号検出装置は、行選択部が受光部における第(２ｉ－１)行および第２ｉ行を相前後して選択し、読出部がデータＤ２ｉ－１,ｎおよびデータＤ２ｉ,ｎを相前後して出力してもよい。より好適には、本発明に係る点滅信号検出装置は、(a) 行選択部が、受光部における第(２ｉ－１)行および第２ｉ行を同時に選択して、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎの電荷蓄積部における蓄積電荷量に応じたデータを出力させ、第２ｉ行の各画素部Ｐ２ｉ,ｎの電荷蓄積部における蓄積電荷量に応じたデータを出力させ、(b) 読出部が、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎのフォトダイオードで発生した電荷の量に応じたデータＤ２ｉ－１,ｎ、および、第２ｉ行の各画素部Ｐ２ｉ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤ２ｉ,ｎを、同時に出力し、(c) 検出部が、読出部から同時に出力されたデータＤ２ｉ－１,ｎ，Ｄ２ｉの差を演算する。なお、行選択部として第１行選択部および第２行選択部が設けられ、読出部として第１読出部および第２読出部が設けられて、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎのデータの読出の動作が第１行選択部および第１読出部により行われ、第２ｉ行の各画素部Ｐ２ｉ,ｎのデータの読出の動作が第２行選択部および第２読出部により行われ、第１行選択部および第１読出部によるデータ読出動作と第２行選択部および第２読出部によるデータ読出動作とが並列的に行われてもよい。
　或いは、本発明に係る点滅信号検出装置は、(1) 入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部と、電荷蓄積部における蓄積電荷量に応じたデータを出力するためのスイッチと、を各々有するＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎが、Ｍ行Ｎ列に２次元配列された受光部と、(2) 共通の時間幅の第１～第４の期間を順に設定し、第１期間に受光部における第(４ｊ－３)行の各画素部Ｐ４ｊ－３,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させ、第２期間に受光部における第(４ｊ－２)行の各画素部Ｐ４ｊ－２,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させ、第３期間に受光部における第(４ｊ－１)行の各画素部Ｐ４ｊ－１,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させ、第４期間に受光部における第４ｊ行の各画素部Ｐ４ｊ,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させて、第４期間の後に受光部における各行を選択して行毎に各画素部Ｐｍ,ｎに対してスイッチを閉じることで電荷蓄積部における蓄積電荷量に応じたデータを出力させる行選択部と、(3) 行選択部により選択された受光部における各行の各画素部Ｐｍ,ｎから出力されたデータを入力して、各画素部Ｐｍ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎを出力する読出部と、(4) 読出部から出力された各データＤｍ,ｎを入力して、データＤ４ｊ－３,ｎ，Ｄ４ｊ－１,ｎの差とデータＤ４ｊ－２,ｎ，Ｄ４ｊ,ｎの差との和に基づいて、画素部Ｐ４ｊ－３,ｎ，Ｐ４ｊ－２,ｎ，Ｐ４ｊ－１,ｎ，Ｐ４ｊ,ｎに到達した光が点滅信号であるか否かを検出する検出部と、を備えることを特徴とする。ただし、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の整数であり、ｎは１以上Ｎ以下の整数であり、ｊは１以上(Ｍ／４)以下の整数である。
　本発明に係る点滅信号検出装置では、行選択部により、共通の時間幅の第１～第４の期間が順に設定され、第１期間に受光部における第(４ｊ－３)行の各画素部Ｐ４ｊ－３,ｎのフォトダイオードで発生した電荷が電荷蓄積部に蓄積され、第２期間に受光部における第(４ｊ－２)行の各画素部Ｐ４ｊ－２,ｎのフォトダイオードで発生した電荷が電荷蓄積部に蓄積され、第３期間に受光部における第(４ｊ－１)行の各画素部Ｐ４ｊ－１,ｎのフォトダイオードで発生した電荷が電荷蓄積部に蓄積され、第４期間に受光部における第４ｊ行の各画素部Ｐ４ｊ,ｎのフォトダイオードで発生した電荷が電荷蓄積部に蓄積されて、第４期間の後に受光部における各行を選択して行毎に各画素部Ｐｍ,ｎのスイッチが閉じることで電荷蓄積部における蓄積電荷量に応じたデータが出力される。読出部では、行選択部により選択された受光部における各行の各画素部Ｐｍ,ｎから出力されたデータが入力されて、各画素部Ｐｍ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎが出力される。そして、検出部では、読出部から出力された各データＤｍ,ｎが入力されて、データＤ４ｊ－３,ｎ，Ｄ４ｊ－１,ｎの差とデータＤ４ｊ－２,ｎ，Ｄ４ｊ,ｎの差との和に基づいて、画素部Ｐ４ｊ－３,ｎ，Ｐ４ｊ－２,ｎ，Ｐ４ｊ－１,ｎ，Ｐ４ｊ,ｎに到達した光が点滅信号であるか否かが検出される。
　本発明に係る点滅信号検出装置は、大容量の記憶部を必要とすることなく、また、光信号の点滅パターンが既知であることを必要とすることなく、光信号のような点滅信号を受光している画素部を特定することができる。
図１は第１実施形態に係る点滅信号検出装置１の概略構成を示す図である。 図２は第１実施形態に係る点滅信号検出装置１の読出部３０の構成を示す図である。 図３は第１実施形態に係る点滅信号検出装置１の画素部Ｐｍ,ｎおよび保持部３１ｎの回路構成を示す図である。 図４は第１実施形態に係る点滅信号検出装置１の差演算部３３の回路構成を示す図である。 図５は第１実施形態に係る点滅信号検出装置１の行選択部２０の構成の一部を示す図である。 図６は第１実施形態に係る点滅信号検出装置１の検出部４０の構成を示す図である。 図７は第１実施形態に係る点滅信号検出装置１の動作の一例を示すタイミングチャートである。 図８は第１実施形態に係る点滅信号検出装置１の動作を説明する図である。 図９は第２実施形態に係る点滅信号検出装置２の概略構成を示す図である。 図１０は第２実施形態に係る点滅信号検出装置２の第１読出部３０１および第２読出部３０２それぞれの構成を示す図である。 図１１は第２実施形態に係る点滅信号検出装置２の画素部Ｐｍ,ｎおよび第１読出部３０１の保持部３１ｎの回路構成を示す図である。 図１２は第３実施形態に係る点滅信号検出装置３の概略構成を示す図である。 図１３は第３実施形態に係る点滅信号検出装置３の検出部４０Ｂの構成を示す図である。 図１４は第３実施形態に係る点滅信号検出装置３の動作を説明する図である。
　以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
　（第１実施形態）
　図１は、第１実施形態に係る点滅信号検出装置１の概略構成を示す図である。この図に示される点滅信号検出装置１は、受光部１０、行選択部２０、読出部３０、検出部４０および制御部５０を備える。
　受光部１０はＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎを含む。Ｍ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎは、共通の構成を有していて、Ｍ行Ｎ列に２次元配列されている。各画素部Ｐｍ,ｎは第ｍ行第ｎ列に位置している。ここで、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。
　各画素部Ｐｍ,ｎは、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部とを有する。各画素部Ｐｍ,ｎは、行選択部２０から制御信号線を介して受け取った各種の制御信号に基づいて、フォトダイオードで発生した電荷を電荷蓄積部に蓄積し、その電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌｎへ出力する。
　行選択部２０は、受光部１０の各画素部Ｐｍ,ｎの動作を制御するための各種の制御信号を出力する。より具体的には、行選択部２０は、第１期間に受光部１０における第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させる。また、行選択部２０は、第２期間に受光部１０における第２ｉ行の各画素部Ｐ２ｉ,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させる。そして、行選択部２０は、第１期間および第２期間の後に受光部１０における各行を選択して行毎に各画素部Ｐｍ,ｎに対して電荷蓄積部における蓄積電荷量に応じたデータを出力させる。ここで、第１期間および第２期間は相前後する期間であって共通の時間幅を有し、ｉは１以上(Ｍ／２)以下の各整数である。
　読出部３０は、Ｎ本の読出信号線Ｌ１～ＬＮと接続され、行選択部２０により選択された受光部１０における第ｍ行の各画素部Ｐｍ,ｎから読出信号線Ｌｎへ出力されたデータを入力して、第ｍ行の各画素部Ｐｍ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎを検出部４０へ出力する。
　検出部４０は、読出部３０から出力された各データＤｍ,ｎを入力して、データＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの差に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かを検出する。
　制御部５０は、行選択部２０，読出部３０および検出部４０それぞれの動作を制御することで、点滅信号検出装置１全体の動作を制御する。より具体的には、制御部５０は、行選択部２０における受光部１０への各種の制御信号の送出、読出部３０における各画素部Ｐｍ,ｎからのデータの入力、読出部３０における各データＤｍ,ｎの出力、および、検出部４０における処理、それぞれの動作タイミングを制御する。
　図２は、第１実施形態に係る点滅信号検出装置１の読出部３０の構成を示す図である。この図では、受光部１０においてはＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎのうち第ｍ行第ｎ列の画素部Ｐｍ,ｎが代表して示され、また、読出部３０においては該画素部Ｐｍ,ｎに関連する構成要素が示されている。
　読出部３０は、Ｎ個の保持部３１１～３１Ｎ，列選択部３２および差演算部３３を含む。Ｎ個の保持部３１１～３１Ｎは共通の構成を有している。各保持部３１ｎは、受光部１０における第ｎ列のＭ個の画素部Ｐ１,ｎ～ＰＭ,ｎと読出信号線Ｌｎを介して接続されていて、行選択部２０により選択された第ｍ行の画素部Ｐｍ,ｎから読出信号線Ｌｎへ出力されたデータを入力して、そのデータを保持し、その保持したデータを出力することができる。各保持部３１ｎは、ノイズ成分が重畳された信号成分のデータを入力して保持するとともに、ノイズ成分のみのデータを入力して保持するのが好適である。
　Ｎ個の保持部３１１～３１Ｎは、列選択部３２から受け取った各種の制御信号に基づいて、同一タイミングでデータをサンプリングして保持し、その保持したデータを順次に出力することができる。差演算部３３は、Ｎ個の保持部３１１～３１Ｎそれぞれから順次に出力されたデータを入力し、ノイズ成分が重畳された信号成分のデータからノイズ成分のみのデータを差し引いて、信号成分に応じたデータＤｍ,ｎを出力する。差演算部３３は、信号成分に応じたデータをアナログデータとして出力してもよいし、ＡＤ変換機能を有していてデジタルデータを出力してもよい、このようにして、読出部３０は、第ｍ行の各画素部Ｐｍ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎを出力することができる。
　図３は、第１実施形態に係る点滅信号検出装置１の画素部Ｐｍ,ｎおよび保持部３１ｎの回路構成を示す図である。この図でも、受光部１０においてはＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎのうち第ｍ行第ｎ列の画素部Ｐｍ,ｎが代表して示され、また、読出部３０においては該画素部Ｐｍ,ｎに関連する保持部３１ｎが示されている。
　各画素部Ｐｍ,ｎは、ＡＰＳ（Active Pixel Sensor）方式のものであって、フォトダイオードＰＤおよび５個のＭＯＳトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５を含む。この図に示されるように、トランジスタＴ１，トランジスタＴ２およびフォトダイオードＰＤは順に直列的に接続されていて、トランジスタＴ１のドレイン端子に基準電圧が入力され、フォトダイオードＰＤのアノ－ド端子が接地されている。トランジスタＴ１とトランジスタＴ２との接続点は、トランジスタＴ５を介してトランジスタＴ３のゲート端子に接続されている。
　トランジスタＴ３のドレイン端子に基準電圧が入力される。トランジスタＴ３のソース端子は、トランジスタＴ４のドレイン端子と接続されている。各画素部Ｐｍ,ｎのトランジスタＴ４のソース端子は、読出信号線Ｌｎに接続されている。読出信号線Ｌｎには定電流源が接続されている。
　各画素部Ｐｍ,ｎのリセット用のトランジスタＴ１のゲート端子は、行選択部２０から出力されるReset(m)信号が入力される。各画素部Ｐｍ,ｎの転送用のトランジスタＴ２のゲート端子は、行選択部２０から出力されるTrans(m)信号が入力される。各画素部Ｐｍ,ｎのホールド用のトランジスタＴ５のゲート端子は、行選択部２０から出力されるHold(m)信号が入力される。各画素部Ｐｍ,ｎの出力選択用のトランジスタＴ４のゲート端子は、行選択部２０から出力されるAddress(m)信号が入力される。これらの制御信号（Reset(m)信号，Trans(m)信号，Hold(m)信号，Address(m)信号）は、行選択部２０から第ｍ行のＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎに対して共通に入力される。
　Reset(m)信号，Trans(m)信号およびHold(m)信号がハイレベルであるとき、フォトダイオードＰＤの接合容量部が放電され、また、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）が放電される。Trans(m)信号がローレベルであるとき、フォトダイオードＰＤで発生した電荷は接合容量部に蓄積されていく。Reset(m)信号がローレベルであって、Trans(m)信号およびHold(m)信号がハイレベルであると、フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に転送され蓄積される。
　Address(m)信号がハイレベルであるとき、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に蓄積されている電荷量に応じたデータ（ノイズ成分が重畳された信号成分のデータ）が、トランジスタＴ４を経て読出信号線Ｌｎへ出力される。すなわち、トランジスタＴ４は、電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌｎへ出力するためのスイッチとして作用する。なお、電荷蓄積部が放電状態にあるときには、ノイズ成分のみのデータがトランジスタＴ４を経て読出信号線Ｌｎへ出力される。
　各保持部３１ｎは、２つの容量素子Ｃ１，Ｃ２、および、４つのスイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２を含む。この保持部３１ｎでは、スイッチＳＷ１１およびスイッチＳＷ１２は、直列的に接続されて読出信号線Ｌｎと配線Ｈline_sとの間に設けられ、容量素子Ｃ１の一端は、スイッチＳＷ１１とスイッチＳＷ１２との間の接続点に接続され、容量素子Ｃ１の他端は接地されている。また、スイッチＳＷ２１およびスイッチＳＷ２２は、直列的に接続されて読出信号線Ｌｎと配線Ｈline_nとの間に設けられ、容量素子Ｃ２の一端は、スイッチＳＷ２１とスイッチＳＷ２２との間の接続点に接続され、容量素子Ｃ２の他端は接地されている。
　この保持部３１ｎでは、スイッチＳＷ１１は、列選択部３２から供給されるset_s信号のレベルに応じて開閉する。スイッチＳＷ２１は、列選択部３２から供給されるset_n信号のレベルに応じて開閉する。set_s信号およびset_n信号は、Ｎ個の保持部３１１～３１Ｎに対して共通に入力される。スイッチＳＷ１２，ＳＷ２２は、列選択部３２から供給されるhshift(n)信号のレベルに応じて開閉する。
　この保持部３１ｎでは、set_n信号がハイレベルからローレベルに転じてスイッチＳＷ２１が開くときに画素部Ｐｍ,ｎから読出信号線Ｌｎへ出力されていたノイズ成分が、それ以降、容量素子Ｃ２により電圧値out_n(n)として保持される。set_s信号がハイレベルからローレベルに転じてスイッチＳＷ１１が開くときに画素部Ｐｍ,ｎから読出信号線Ｌｎへ出力されていたノイズ成分が重畳された信号成分が、それ以降、容量素子Ｃ１により電圧値out_s(n)として保持される。そして、hshift(n)信号がハイレベルになると、スイッチＳＷ１２が閉じて、容量素子Ｃ１により保持されていた電圧値out_s(n)が配線Ｈline_sへ出力され、また、スイッチＳＷ２２が閉じて、容量素子Ｃ２により保持されていた電圧値out_n(n)が配線Ｈline_nへ出力される。これら電圧値out_s(n)と電圧値out_n(n)との差が、画素部Ｐｍ,ｎのフォトダイオードＰＤで発生した電荷の量に応じた電圧値を表す。
　図４は、第１実施形態に係る点滅信号検出装置１の差演算部３３の回路構成を示す図である。この図に示されるように、差演算部３３は、アンプＡ１～Ａ３、スイッチＳＷ１，ＳＷ２、および、抵抗器Ｒ１～Ｒ４を含む。アンプＡ３の反転入力端子は、抵抗器Ｒ１を介してバッファアンプＡ１の出力端子と接続され、抵抗器Ｒ３を介して自己の出力端子と接続されている。アンプＡ３の非反転入力端子は、抵抗器Ｒ２を介してバッファアンプＡ２の出力端子と接続され、抵抗器Ｒ４を介して接地電位と接続されている。バッファアンプＡ１の入力端子は、配線Ｈline_sを介してＮ個の保持部３１１～３１Ｎと接続され、スイッチＳＷ１を介して接地電位と接続されている。バッファアンプＡ２の入力端子は、配線Ｈline_nを介してＮ個の保持部３１１～３１Ｎと接続され、スイッチＳＷ２を介して接地電位と接続されている。
　差演算部３３のスイッチＳＷ１，ＳＷ２は、列選択部３２から供給されるhreset信号により制御されて開閉動作する。スイッチＳＷ１が閉じることで、バッファアンプＡ１の入力端子に入力される電圧値がリセットされる。スイッチＳＷ２が閉じることで、バッファアンプＡ２の入力端子に入力される電圧値がリセットされる。スイッチＳＷ１，ＳＷ２が開いているときに、Ｎ個の保持部３１１～３１Ｎのうちの何れかの保持部３１ｎから配線Ｈline_s，Ｈline_nへ出力された電圧値out_s(n)，out_n(n)が、バッファアンプＡ１，Ａ２の入力端子に入力される。バッファアンプＡ１，Ａ２それぞれの増幅率を１とし、４個の抵抗器Ｒ１～Ｒ４それぞれの抵抗値が互いに等しいとすると、差演算部３３の出力端子から出力される電圧値は、配線Ｈline_sおよび配線Ｈline_nそれぞれを経て入力される電圧値の差を表し、ノイズ成分が除去されたものとなる。
　図５は、第１実施形態に係る点滅信号検出装置１の行選択部２０の構成の一部を示す図である。行選択部２０は、Ｍ段のシフトレジスタを有する他、同図（ａ）に示される回路を各々の奇数行（第(２ｉ－１)行）に対して有し、同図（ｂ）に示される回路を各々の偶数行（第２ｉ行）に対して有する。Ｍ段のシフトレジスタは、そのうちの第ｍ段からAddress(m)信号を出力して第ｍ行の各画素部Ｐｍ,ｎに与える。
　同図（ａ）に示されるように、Trans(2i-1)信号は、Address(2i-1)信号とS_odd信号との論理和と、Ｔ信号との論理積として、作成される。Reset(2i-1)信号は、Address(2i-1)信号とS_odd信号との論理和と、Ｒ信号との論理積として、作成される。Hold(2i-1)信号は、Address(2i-1)信号とS_odd信号との論理和と、Ｈ信号との論理積として、作成される。これらTrans(2i-1)信号，Reset(2i-1)信号およびHold(2i-1)信号は、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎに与えられる。
　同図（ｂ）に示されるように、Trans(2i)信号は、Address(2i)信号とS_even信号との論理和と、Ｔ信号との論理積として、作成される。Reset(2i)信号は、Address(2i)信号とS_even信号との論理和と、Ｒ信号との論理積として、作成される。Hold(2i)信号は、Address(2i)信号とS_even信号との論理和と、Ｈ信号との論理積として、作成される。これらTrans(2i)信号，Reset(2i)信号およびHold(2i)信号は、第２ｉ行の各画素部Ｐ２ｉ,ｎに与えられる。
　S_odd信号，S_even信号，Ｒ信号，Ｔ信号およびＨ信号は、制御部５０から行選択部２０へ与えられる、このように構成される行選択部２０は、S_odd信号により指示される第１期間に、受光部１０における第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させることができる。また、行選択部２０は、S_even信号により指示される第２期間に、受光部１０における第２ｉ行の各画素部Ｐ２ｉ,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させることができる。そして、行選択部２０は、第１期間および第２期間の後に、Address(m)信号により受光部１０における各行を選択して行毎に各画素部Ｐｍ,ｎに対して電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌｎへ出力させることができる。
　図６は、第１実施形態に係る点滅信号検出装置１の検出部４０の構成を示す図である。検出部４０は、読出部３０から行順に出力された各データＤｍ,ｎを入力する。検出部４０は、記憶部４１および演算部４２を含む。記憶部４１は、第(２ｉ－１)行のＮ個のデータＤ２ｉ－１,ｎおよび第２ｉ行のＮ個のＤ２ｉ,ｎのうち先に入力した第(２ｉ－１)行のＮ個のデータＤ２ｉ－１,ｎを記憶する。演算部４２は、後に入力した第２ｉ行のＮ個のＤ２ｉ,ｎを入力するとともに、記憶部４１により記憶されている第(２ｉ－１)行のＮ個のデータＤ２ｉ－１,ｎをも入力して、これらのデータＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの差（Ｄ２ｉ－１,ｎ－Ｄ２ｉ,ｎ）を演算する。そして、検出部４０は、この差（Ｄ２ｉ－１,ｎ－Ｄ２ｉ,ｎ）に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かを検出する。ここで、記憶部４１に保持されるデータはデジタルデータに限らず、アナログ電圧の形で保持しておいて、差分をとってもよい。
　図７は、第１実施形態に係る点滅信号検出装置１の動作の一例を示すタイミングチャートである。この図には、上から順に、点滅信号検出装置１の受光部１０への光信号入射の有無、制御部５０から行選択部２０へ与えられるS_odd信号，S_even信号，Ｒ信号，Ｔ信号およびＨ信号、読出部３０において列選択部３２から各保持部３１ｎへ与えられるset_s信号およびset_n信号、行選択部２０から第１行の各画素部Ｐ１,ｎへ与えられるAddress(1)信号、行選択部２０から第２行の各画素部Ｐ２,ｎへ与えられるAddress(2)信号、ならびに、読出部３０において列選択部３２から各保持部３１ｎへ与えられるhshift(1)信号～hshift(N)信号、が示されている。
　受光部１０へ光信号が入射している第１期間に、S_odd信号がハイレベルとなり、S_even信号がローレベルとなる。この第１期間において、或る一定期間に亘って、Ｒ信号，Ｔ信号およびＨ信号がハイレベルとなって、Reset(2i-1)信号，Trans(2i-1)信号およびHold(2i-1)信号がハイレベルとなり、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎにおいて、フォトダイオードＰＤの接合容量部が放電され、また、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）が放電される。第１期間において続く或る一定期間に亘って、Ｒ信号，Ｔ信号およびＨ信号がローレベルとなって、Reset(2i-1)信号，Trans(2i-1)信号およびHold(2i-1)信号がローレベルとなり、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎにおいて、フォトダイオードＰＤで発生した電荷は接合容量部に蓄積されていく。そして、第１期間において更に続く或る一定期間に亘って、Ｒ信号がローレベルでＴ信号およびＨ信号がハイレベルとなって、Reset(2i-1)信号がローレベルとなり、Trans(2i-1)信号およびHold(2i-1)信号がハイレベルとなって、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎにおいて、フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に転送され蓄積される。これらの動作は、受光部１０における全ての奇数行目の各画素部において並列的に行われる。
　受光部１０へ光信号が入射していない第２期間に、S_odd信号がローレベルとなり、S_even信号がハイレベルとなる。この第２期間において、或る一定期間に亘って、Ｒ信号，Ｔ信号およびＨ信号がハイレベルとなって、Reset(2i)信号，Trans(2i)信号およびHold(2i)信号がハイレベルとなり、第２ｉ行の各画素部Ｐ２ｉ,ｎにおいて、フォトダイオードＰＤの接合容量部が放電され、また、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）が放電される。第２期間において続く或る一定期間に亘って、Ｒ信号，Ｔ信号およびＨ信号がローレベルとなって、Reset(2i)信号，Trans(2i)信号およびHold(2i)信号がローレベルとなり、第２ｉ行の各画素部Ｐ２ｉ,ｎにおいて、フォトダイオードＰＤで発生した電荷は接合容量部に蓄積されていく。そして、第２期間において更に続く或る一定期間に亘って、Ｒ信号がローレベルでＴ信号およびＨ信号がハイレベルとなって、Reset(2i)信号がローレベルとなり、Trans(2i)信号およびHold(2i)信号がハイレベルとなって、第２ｉ行の各画素部Ｐ２ｉ,ｎにおいて、フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に転送され蓄積される。これらの動作は、受光部１０における全ての偶数行目の各画素部において並列的に行われる。
　第１期間および第２期間の後に、行選択部２０から第１行の各画素部Ｐ１,ｎへ与えられるAddress(1)信号がハイレベルとなる。Address(1)信号がハイレベルとなる期間において、各保持部３１ｎへ与えられるset_s信号が一定期間だけハイレベルとなり、続いてＲ信号およびＴ信号が一定期間だけハイレベルとなって第１行の各画素部Ｐ１,ｎの電荷蓄積部が放電され、更に続いて各保持部３１ｎへ与えられるset_n信号が一定期間だけハイレベルとなる。これにより、各画素部Ｐ１,ｎから読出信号線Ｌｎへ出力されていたノイズ成分が重畳された信号成分が、保持部３１ｎの容量素子Ｃ１により電圧値out_s(n)として保持される。また、各画素部Ｐ１,ｎから読出信号線Ｌｎへ出力されていたノイズ成分が、保持部３１ｎの容量素子Ｃ２により電圧値out_n(n)として保持される。その後、hshift(1)信号～hshift(N)信号が順次にハイレベルとなって、保持部３１１～３１Ｎそれぞれに保持されていた電圧値が順次に出力され、差演算部３３により、ノイズ成分が重畳された信号成分のデータからノイズ成分のみのデータが差し引かれて、第１行の各画素部Ｐ１,ｎの信号成分に応じたデータＤ１,１～Ｄ１,Ｎが出力される。以降も同様にして、各行の各画素部Ｐｍ,ｎのデータＤｍ,ｎが行順に出力される。
　そして、検出部４０では、先ず、第１行の各画素部Ｐ１,ｎのデータＤ１,ｎが入力されて記憶部４１により記憶される。次に、第２行の各画素部Ｐ２,ｎのデータＤ２,ｎが入力されるときに、そのデータＤ２,ｎが演算部４２に入力されるとともに、記憶部４１により記憶されているデータＤ１,ｎが演算部４２に入力されて、演算部４２において、これらのデータＤ１,ｎ，Ｄ２,ｎの差（Ｄ１,ｎ－Ｄ２,ｎ）が演算される。そして、検出部４０では、この差（Ｄ１,ｎ－Ｄ２,ｎ）に基づいて、画素部Ｐ１,ｎ，Ｐ２,ｎに到達した光が点滅信号であるか否かが検出される。
　続いて、検出部４０では、第３行の各画素部Ｐ３,ｎのデータＤ３,ｎが入力されて記憶部４１により記憶される。次に、第４行の各画素部Ｐ４,ｎのデータＤ４,ｎが入力されるときに、そのデータＤ４,ｎが演算部４２に入力されるとともに、記憶部４１により記憶されているデータＤ３,ｎが演算部４２に入力されて、演算部４２において、これらのデータＤ３,ｎ，Ｄ４,ｎの差（Ｄ３,ｎ－Ｄ４,ｎ）が演算される。そして、検出部４０では、この差（Ｄ３,ｎ－Ｄ４,ｎ）に基づいて、画素部Ｐ３,ｎ，Ｐ４,ｎに到達した光が点滅信号であるか否かが検出される。
　以降も同様にして、検出部４０では、データＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの差（Ｄ２ｉ－１,ｎ－Ｄ２ｉ,ｎ）に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かが検出される。
　図８は、第１実施形態に係る点滅信号検出装置１の動作を説明する図である。この図には、上から順に、光信号入射タイミング、受光部１０における第(２ｉ－１)行の画素部での電荷蓄積タイミングＡ、および、受光部１０における第２ｉ行の画素部での電荷蓄積タイミングＢ、が示されている。前の図７では、受光部１０における第(２ｉ－１)行の画素部での電荷蓄積タイミングＡは光信号入射タイミングと一致したが、この図８では、電荷蓄積タイミングＡ，Ｂの何れも一部が光信号入射タイミングと重なっている。電荷蓄積タイミングＡ，Ｂの各位相は２分の１周期だけ異なっている。
　図中においてハッチで示した範囲は、電荷蓄積タイミングＡ，Ｂそれぞれと光信号入射タイミングとが重なっている範囲を表していて、データＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの大きさに相当する。点滅信号が画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達していて、電荷蓄積タイミングＡ，Ｂの間でハッチ範囲の大きさが異なっていれば、すなわち、差（Ｄ２ｉ－１,ｎ－Ｄ２ｉ,ｎ）が零でなければ、点滅信号が到達していることが検出部４０により検出され得る。一方、一定強度の光が画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達していれば、電荷蓄積タイミングＡ，Ｂの間でハッチ範囲の大きさが等しいので、点滅信号が到達していないことが検出部４０により検出され得る。
　このように、本実施形態に係る点滅信号検出装置１は、１行分のデータを記憶する記憶部４１を備えるだけでよく、大容量の記憶部を必要としない。また、本実施形態に係る点滅信号検出装置１は、光信号の点滅パターンが既知であることを必要とすることなく、光信号のような点滅信号を受光している画素部を特定することができる。
　なお、以上に説明したような点滅する光信号を検出するには、その光信号が少なくとも或る２個の画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達することが必要となる。その為には、受光部１０の前面に設けられる光学系による受光面１０への結像を意図的にぼかして、受光部１０の広い範囲に光信号が到達するようにしてもよい。また、受光部１０に到達する光の強度分布が隣接する行の間で異なると、光信号が到達したと誤って検出される場合があるが、光学系による受光面１０への結像を意図的にぼかすことで、このような誤検出を防止することができる。
　（第２実施形態）
　図９は、第２実施形態に係る点滅信号検出装置２の概略構成を示す図である。この図に示される点滅信号検出装置２は、受光部１０、第１行選択部２０１、第２行選択部２０２、第１読出部３０１、第２読出部３０２、検出部４０Ａおよび制御部５０Ａを備える。
　図１に示された第１実施形態に係る点滅信号検出装置１の構成と比較すると、この図９に示された第２実施形態に係る点滅信号検出装置２は、受光部１０の各画素部Ｐｍ,ｎの構成が相違し、行選択部２０に替えて第１行選択部２０１および第２行選択部２０２を備える点で相違し、読出部３０に替えて第１読出部３０１および第２読出部３０２を備える点で相違し、検出部４０に替えて検出部４０Ａを備える点で相違し、また、制御部５０に替えて制御部５０Ａを備える点で相違する。
　第１行選択部２０１および第１読出部３０１は、受光部１０における奇数行（第(２ｉ－１)行）の各画素部Ｐ２ｉ－１,ｎに対して放電，電荷蓄積およびデータ読出を行う。第２行選択部２０２および第２読出部３０２は、受光部１０における偶数行（第２ｉ行）の各画素部Ｐ２ｉ,ｎに対して放電，電荷蓄積およびデータ読出を行う。第１行選択部２０１および第１読出部３０１と、第２行選択部２０２および第２読出部３０２とは、互いに並列的にデータ読出の動作をする。
　制御部５０Ａは、上記の並列動作をするよう、第１行選択部２０１，第２行選択部２０２，第１読出部３０１および第２読出部３０２それぞれの動作を制御する。また、上記の並列動作をすることから、第２実施形態における検出部４０Ａは、第１実施形態における検出部４０と異なる構成を有している。また、上記の並列動作をする為に、第２実施形態における各画素部Ｐｍ,ｎは、第１実施形態における各画素部と異なる構成を有している。
　図１０は、第２実施形態に係る点滅信号検出装置２の第１読出部３０１および第２読出部３０２それぞれの構成を示す図である。この図では、受光部１０においてはＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎのうち第ｍ行第ｎ列の画素部Ｐｍ,ｎが代表して示され、また、第１読出部３０１および第２読出部３０２それぞれにおいては該画素部Ｐｍ,ｎに関連する構成要素が示されている。
　第１読出部３０１および第２読出部３０２それぞれは、第１実施形態における読出部３０と同様の構成を有している。ただし、第１読出部３０１の各保持部３１ｎは、受光部１０における第ｎ列のＭ個の画素部Ｐ１,ｎ～ＰＭ,ｎと読出信号線Ｌ１ｎを介して接続されていて、第１行選択部２０１により選択された第ｍ行の画素部Ｐｍ,ｎから読出信号線Ｌ１ｎへ出力されたデータを入力して、そのデータを保持し、その保持したデータを出力することができる。また、第２読出部３０２の各保持部３１ｎは、受光部１０における第ｎ列のＭ個の画素部Ｐ１,ｎ～ＰＭ,ｎと読出信号線Ｌ２ｎを介して接続されていて、第２行選択部２０２により選択された第ｍ行の画素部Ｐｍ,ｎから読出信号線Ｌ２ｎへ出力されたデータを入力して、そのデータを保持し、その保持したデータを出力することができる。
　図１１は、第２実施形態に係る点滅信号検出装置２の画素部Ｐｍ,ｎおよび第１読出部３０１の保持部３１ｎの回路構成を示す図である。この図でも、受光部１０においてはＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎのうち第ｍ行第ｎ列の画素部Ｐｍ,ｎが代表して示され、また、第１読出部３０１においては該画素部Ｐｍ,ｎに関連する保持部３１ｎが示されている。
　各画素部Ｐｍ,ｎは、ＡＰＳ（Active Pixel Sensor）方式のものであって、フォトダイオードＰＤおよび６個のＭＯＳトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４１，Ｔ４２，Ｔ５を含む。この図に示されるように、トランジスタＴ１，トランジスタＴ２およびフォトダイオードＰＤは順に直列的に接続されていて、トランジスタＴ１のドレイン端子に基準電圧が入力され、フォトダイオードＰＤのアノ－ド端子が接地されている。トランジスタＴ１とトランジスタＴ２との接続点は、トランジスタＴ５を介してトランジスタＴ３のゲート端子に接続されている。
　トランジスタＴ３のドレイン端子に基準電圧が入力される。トランジスタＴ３のソース端子は、トランジスタＴ４１，Ｔ４２それぞれのドレイン端子と接続されている。各画素部Ｐｍ,ｎのトランジスタＴ４１のソース端子は、読出信号線Ｌ１ｎに接続されている。各画素部Ｐｍ,ｎのトランジスタＴ４２のソース端子は、読出信号線Ｌ２ｎに接続されている。読出信号線Ｌ１ｎおよび読出信号線Ｌ２ｎそれぞれには定電流源が接続されている。
　各画素部Ｐｍ,ｎの転送用のトランジスタＴ２のゲート端子は、制御信号線ＬＴｍと接続され、第１行選択部２０１または第２行選択部２０２から出力されるTrans(m)信号が入力される。各画素部Ｐｍ,ｎのリセット用のトランジスタＴ１のゲート端子は、制御信号線ＬＲｍと接続され、第１行選択部２０１または第２行選択部２０２から出力されるReset(m)信号が入力される。各画素部Ｐｍ,ｎのホールド用のトランジスタＴ５のゲート端子は、制御信号線ＬＨｍと接続され、第１行選択部２０１または第２行選択部２０２から出力されるHold(m)信号が入力される。
　各画素部Ｐｍ,ｎの出力選択用のトランジスタＴ４１のゲート端子は、制御信号線ＬＡ１ｍと接続され、第１行選択部２０１から出力されるAddress1(m)信号が入力される。各画素部Ｐｍ,ｎの出力選択用のトランジスタＴ４２のゲート端子は、制御信号線ＬＡ２ｍと接続され、第２行選択部２０２から出力されるAddress2(m)信号が入力される。これらの制御信号（Reset(m)信号，Trans(m)信号，Hold(m)信号，Address1(m)信号，Address2(m)信号）は、第ｍ行のＮ個の画素部Ｐｍ,１～Ｐｍ,Ｎに対して共通に入力される。
　制御信号線ＬＴｍ，制御信号線ＬＲｍおよび制御信号線ＬＨｍは、行毎に設けられていて、第ｍ行の各画素部Ｐｍ,ｎにおけるフォトダイオードＰＤの接合容量部および電荷蓄積部それぞれの放電ならびに電荷蓄積部による電荷蓄積を指示する制御信号（Reset(m)信号，Trans(m)信号，Hold(m)信号）を送る。これら制御信号線の第１端はスイッチを介して第１行選択部２０１に接続され、また、これら制御信号線の第２端はスイッチを介して第２行選択部２０２に接続されている。これら制御信号線それぞれの両端に設けられた２つのスイッチは、同時に閉じることはなく、常に少なくとも一方が開いている。なお、これらのスイッチに替えてトライステートバッファが用いられてもよく、この場合、これら制御信号線それぞれの両端に設けられた２つのトライステートバッファは、同時に導通状態になることはなく、常に少なくとも一方がハイインピーダンス状態にある。
　制御信号線ＬＡ１ｍおよび制御信号線ＬＡ２ｍは、行毎に設けられていて、第ｍ行の各画素部Ｐｍ,ｎにおける読出信号線Ｌ１ｎまたは読出信号線Ｌ２ｎへのデータ出力を指示する制御信号（Address1(m)信号，Address2(m)信号）を送る。各制御信号線ＬＡ１ｍは第１行選択部２０１に接続されている。各制御信号線ＬＡ２ｍは第２行選択部２０２に接続されている。Address1(m)信号とAddress2(m)信号とは同時にハイレベルとなることはなく、トランジスタＴ４１とトランジスタＴ４２とは同時にオン状態となることはない。
　Reset(m)信号，Trans(m)信号およびHold(m)信号がハイレベルであるとき、フォトダイオードＰＤの接合容量部が放電され、また、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）が放電される。Trans(m)信号がローレベルであるとき、フォトダイオードＰＤで発生した電荷は接合容量部に蓄積されていく。Reset(m)信号がローレベルであって、Trans(m)信号およびHold(m)信号がハイレベルであると、フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に転送され蓄積される。
　Address1(m)信号がハイレベルであるとき、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に蓄積されている電荷量に応じたデータ（ノイズ成分が重畳された信号成分のデータ）が、トランジスタＴ４１を経て読出信号線Ｌ１ｎへ出力され、第１読出部３０１の保持部３１ｎへ入力される。すなわち、トランジスタＴ４１は、電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ１ｎへ出力するための第１スイッチとして作用する。なお、電荷蓄積部が放電状態にあるときには、ノイズ成分のみのデータがトランジスタＴ４１を経て読出信号線Ｌ１ｎへ出力される。
　Address2(m)信号がハイレベルであるとき、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に蓄積されている電荷量に応じたデータ（ノイズ成分が重畳された信号成分のデータ）が、トランジスタＴ４２を経て読出信号線Ｌ２ｎへ出力され、第２読出部３０２の保持部３１ｎへ入力される。すなわち、トランジスタＴ４２は、電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ２ｎへ出力するための第２スイッチとして作用する。なお、電荷蓄積部が放電状態にあるときには、ノイズ成分のみのデータがトランジスタＴ４２を経て読出信号線Ｌ２ｎへ出力される。
　第１行選択部２０１および第２行選択部２０２それぞれは、Ｍ段のシフトレジスタを有する。第１行選択部２０１のＭ段のシフトレジスタは、そのうちの第ｍ段からAddress1(m)信号を制御信号線ＬＡ１ｍへ出力して第ｍ行の各画素部Ｐｍ,ｎに与える。第２行選択部２０２のＭ段のシフトレジスタは、そのうちの第ｍ段からAddress2(m)信号を制御信号線ＬＡ２ｍへ出力して第ｍ行の各画素部Ｐｍ,ｎに与える。また、第１行選択部２０１は、図５（ａ）に示される回路を各々の奇数行（第(２ｉ－１)行）に対して有し、第２行選択部２０２は、図５（ｂ）に示される回路を各々の偶数行（第２ｉ行）に対して有する。
　第１行選択部２０１は、S_odd信号により指示される第１期間に、受光部１０における第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させることができる。また、第２行選択部２０２は、S_even信号により指示される第２期間に、受光部１０における第２ｉ行の各画素部Ｐ２ｉ,ｎに対してフォトダイオードで発生した電荷を電荷蓄積部に蓄積させることができる。各画素部Ｐ２ｉ,ｎにおける放電および電荷蓄積のタイミングは、第１実施形態の場合と同様である。
　第１行選択部２０１は、第１期間および第２期間の後に、Address1(2i-1)信号により受光部１０における奇数行（第(２ｉ－１)行）を選択して行毎に各画素部Ｐ２ｉ－１,ｎに対して電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ１ｎへ出力させることができる。第２行選択部２０２は、第１期間および第２期間の後に、Address2(2i)信号により受光部１０における偶数行（第２ｉ行）を選択して行毎に各画素部Ｐ２ｉ,ｎに対して電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ２ｎへ出力させることができる。第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎから読出信号線Ｌ１ｎおよび第１読出部３０１を経て検出部４０Ａへのデータ読出と、第２ｉ行の各画素部Ｐ２ｉ,ｎから読出信号線Ｌ２ｎおよび第２読出部３０２を経て検出部４０Ａへのデータ読出とは、互いに並列的に行われる。
　すなわち、第１行選択部２０１および第２行選択部２０２は、受光部１０における第(２ｉ－１)行および第２ｉ行を同時に選択して、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎの電荷蓄積部における蓄積電荷量に応じたデータを出力させ、第２ｉ行の各画素部Ｐ２ｉ,ｎの電荷蓄積部における蓄積電荷量に応じたデータを出力させる。第１読出部３０１および第２読出部３０２は、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎのフォトダイオードで発生した電荷の量に応じたデータＤ２ｉ－１,ｎ、および、第２ｉ行の各画素部Ｐ２ｉ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤ２ｉ,ｎを、同時に検出部４０Ａへ出力する。
　検出部４０Ａは、読出部３０１，３０２から同時に出力されたデータＤ２ｉ－１,ｎ，Ｄ２ｉの差を演算し、この差に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かを検出する。
　第２実施形態に係る点滅信号検出装置２は、以下のように動作する。受光部１０へ光信号が入射している第１期間に、第１行選択部２０１により、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎにおいて、フォトダイオードＰＤで発生した電荷は、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に転送され蓄積される。これらの動作は、受光部１０における全ての奇数行目の各画素部において並列的に行われる。
　また、受光部１０へ光信号が入射していない第２期間に、第２行選択部２０２により、第２ｉ行の各画素部Ｐ２ｉ,ｎにおいて、フォトダイオードＰＤで発生した電荷は、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に転送され蓄積される。これらの動作は、受光部１０における全ての偶数行目の各画素部において並列的に行われる。
　これらの各画素部Ｐｍ,ｎにおける電荷蓄積のタイミングは、第１実施形態の場合と同様である。第２実施形態におけるデータ読出動作のタイミングは、第１実施形態の場合と異なる。
　第２実施形態では、第１期間および第２期間の後に、第１行選択部２０１から第１行の各画素部Ｐ１,ｎへ与えられるAddress1(1)信号と、第２行選択部２０２から第２行の各画素部Ｐ２,ｎへ与えられるAddress2(2)信号と、が同じ期間にハイレベルとなる。そして、第１読出部３０１からの第１行の各画素部Ｐ１,ｎのデータＤ１,ｎの出力と、第２読出部３０２からの第２行の各画素部Ｐ２,ｎのデータＤ２,ｎの出力と、が同時に行われる。検出部４０Ａでは、第１行の各画素部Ｐ１,ｎのデータＤ１,ｎと第２行の各画素部Ｐ２,ｎのデータＤ２,ｎとが同時に入力されて、これらのデータＤ１,ｎ，Ｄ２,ｎの差（Ｄ１,ｎ－Ｄ２,ｎ）が演算される。そして、検出部４０Ａでは、この差（Ｄ１,ｎ－Ｄ２,ｎ）に基づいて、画素部Ｐ１,ｎ，Ｐ２,ｎに到達した光が点滅信号であるか否かが検出される。
　続いて、第１行選択部２０１から第３行の各画素部Ｐ３,ｎへ与えられるAddress1(3)信号と、第２行選択部２０２から第４行の各画素部Ｐ４,ｎへ与えられるAddress2(4)信号と、が同じ期間にハイレベルとなる。そして、第１読出部３０１からの第３行の各画素部Ｐ３,ｎのデータＤ３,ｎの出力と、第２読出部３０２からの第４行の各画素部Ｐ４,ｎのデータＤ４,ｎの出力と、が同時に行われる。検出部４０Ａでは、第３行の各画素部Ｐ３,ｎのデータＤ３,ｎと第４行の各画素部Ｐ４,ｎのデータＤ４,ｎとが同時に入力されて、これらのデータＤ３,ｎ，Ｄ４,ｎの差（Ｄ３,ｎ－Ｄ４,ｎ）が演算される。そして、検出部４０Ａでは、この差（Ｄ３,ｎ－Ｄ４,ｎ）に基づいて、画素部Ｐ３,ｎ，Ｐ４,ｎに到達した光が点滅信号であるか否かが検出される。
　以降も同様にして、検出部４０Ａでは、データＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの差（Ｄ２ｉ－１,ｎ－Ｄ２ｉ,ｎ）に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かが検出される。
　第１実施形態に係る点滅信号検出装置１は、１行分のデータを記憶する記憶部４１を備える必要があったが、第２実施形態に係る点滅信号検出装置２は、そのような記憶部を備える必要がない。また、第２実施形態に係る点滅信号検出装置２は、第１実施形態の場合と同様に、光信号の点滅パターンが既知であることを必要とすることなく、光信号のような点滅信号を受光している画素部を特定することができる。
　（第３実施形態）
　図１２は、第３実施形態に係る点滅信号検出装置３の概略構成を示す図である。この図に示される点滅信号検出装置３は、受光部１０、行選択部２０Ｂ、読出部３０、検出部４０Ｂおよび制御部５０Ｂを備える。
　図１に示された第１実施形態に係る点滅信号検出装置１の構成と比較すると、この図１２に示された第３実施形態に係る点滅信号検出装置３は、行選択部２０に替えて行選択部２０Ｂを備える点で相違し、検出部４０に替えて検出部４０Ｂを備える点で相違し、また、制御部５０に替えて制御部５０Ｂを備える点で相違する。
　行選択部２０Ｂは、受光部１０の各画素部Ｐｍ,ｎの動作を制御するための各種の制御信号を出力する。より具体的には、行選択部２０Ｂは、第１期間に受光部１０における第(４ｊ－３)行の各画素部Ｐ４ｊ－３,ｎに対してフォトダイオードＰＤで発生した電荷を電荷蓄積部に蓄積させる。行選択部２０Ｂは、第２期間に受光部１０における第(４ｊ－２)行の各画素部Ｐ４ｊ－２,ｎに対してフォトダイオードＰＤで発生した電荷を電荷蓄積部に蓄積させる。
　行選択部２０Ｂは、第３期間に受光部１０における第(４ｊ－１)行の各画素部Ｐ４ｊ－１,ｎに対してフォトダイオードＰＤで発生した電荷を電荷蓄積部に蓄積させる。また、行選択部２０Ｂは、第４期間に受光部１０における第４ｊ行の各画素部Ｐ４ｊ,ｎに対してフォトダイオードでＰＤ発生した電荷を電荷蓄積部に蓄積させる。そして、行選択部２０Ｂは、第４期間の後に受光部１０における各行を選択して行毎に各画素部Ｐｍ,ｎに対して電荷蓄積部における蓄積電荷量に応じたデータを出力させる。ここで、第１～第４の期間は、この順に設定され、共通の時間幅を有する。また、ｊは１以上(Ｍ／４)以下の各整数である。
　読出部３０は、Ｎ本の読出信号線Ｌ１～ＬＮと接続され、行選択部２０により選択された受光部１０における第ｍ行の各画素部Ｐｍ,ｎから読出信号線Ｌｎへ出力されたデータを入力して、第ｍ行の各画素部Ｐｍ,ｎのフォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎを検出部４０Ｂへ出力する。
　検出部４０Ｂは、読出部３０から出力された各データＤｍ,ｎを入力して、データＤ４ｊ－３,ｎ，Ｄ４ｊ－１,ｎの差とデータＤ４ｊ－２,ｎ，Ｄ４ｊ,ｎの差との和に基づいて、画素部Ｐ４ｊ－３,ｎ，Ｐ４ｊ－２,ｎ，Ｐ４ｊ－１,ｎ，Ｐ４ｊ,ｎに到達した光が点滅信号であるか否かを検出する。
　制御部５０Ｂは、行選択部２０Ｂ，読出部３０および検出部４０Ｂそれぞれの動作を制御することで、点滅信号検出装置１全体の動作を制御する。より具体的には、制御部５０Ｂは、行選択部２０Ｂにおける受光部１０への各種の制御信号の送出、読出部３０における各画素部Ｐｍ,ｎからのデータの入力、読出部３０における各データＤｍ,ｎの出力、および、検出部４０Ｂにおける処理、それぞれの動作タイミングを制御する。
　図１３は、第３実施形態に係る点滅信号検出装置３の検出部４０Ｂの構成を示す図である。検出部４０Ｂは、読出部３０から行順に出力された各データＤｍ,ｎを入力する。検出部４０Ｂは、記憶部４１１～４１３および演算部４３を含む。記憶部４１１は、第(４ｊ－３)行のＮ個のデータＤ４ｊ－３,ｎを記憶する。記憶部４１２は、第(４ｊ－２)行のＮ個のデータＤ４ｊ－２,ｎを記憶する。記憶部４１３は、第(４ｊ－１)行のＮ個のデータＤ４ｊ－１,ｎを記憶する。
　演算部４３は、第４ｊ行のＮ個のＤ４ｊ,ｎを入力するとともに、記憶部４１１～４１３により記憶されている第(４ｊ－３)行のＮ個のデータＤ４ｊ－３,ｎ，第(４ｊ－２)行のＮ個のデータＤ４ｊ－２,ｎおよび第(４ｊ－１)行のＮ個のデータＤ４ｊ－１,ｎをも入力する。そして、演算部４３は、データＤ４ｊ－３,ｎ，Ｄ４ｊ－１,ｎの差とデータＤ４ｊ－２,ｎ，Ｄ４ｊ,ｎの差との和Ｓ（＝｜Ｄ４ｊ－３,ｎ－Ｄ４ｊ－１,ｎ｜＋｜Ｄ４ｊ－２,ｎ－Ｄ４ｊ,ｎ｜を求めて、この演算結果Ｓに基づいて、画素部Ｐ４ｊ－３,ｎ，Ｐ４ｊ－２,ｎ，Ｐ４ｊ－１,ｎ，Ｐ４ｊ,ｎに到達した光が点滅信号であるか否かを検出する。
　図１４は、第３実施形態に係る点滅信号検出装置３の動作を説明する図である。この図には、上から順に、光信号入射タイミング、受光部１０における第(４ｊ－３)行の画素部での電荷蓄積タイミングＡ、受光部１０における第(４ｊ－２)行の画素部での電荷蓄積タイミングＢ、受光部１０における第(４ｊ－１)行の画素部での電荷蓄積タイミングＣ、および、受光部１０における第４ｊ行の画素部での電荷蓄積タイミングＤ、が示されている。この図では、電荷蓄積タイミングＡ～Ｄおよび光信号入射タイミングは同一周期であって、電荷蓄積タイミングＡ～Ｄの何れも一部が光信号入射タイミングと重なっている。電荷蓄積タイミングＡ～Ｄの各位相は４分の１周期ずつ異なっている。
　図中においてハッチで示した範囲は、電荷蓄積タイミングＡ～Ｄそれぞれと光信号入射タイミングとが重なっている範囲を表していて、データＤ４ｊ－３,ｎ，Ｄ４ｊ－２,ｎ，Ｄ４ｊ－１,ｎ，Ｄ４ｊ,ｎの大きさに相当する。点滅信号が画素部Ｐ４ｊ－３,ｎ，Ｐ４ｊ－２,ｎ，Ｐ４ｊ－１,ｎ，Ｐ４ｊ,ｎに到達していれば、演算部４３による演算結果Ｓが零ではないので、点滅信号が到達していることが検出部４０Ｂにより検出され得る。一方、一定強度の光が画素部Ｐ４ｊ－３,ｎ，Ｐ４ｊ－２,ｎ，Ｐ４ｊ－１,ｎ，Ｐ４ｊ,ｎに到達していれば、演算部４３による演算結果Ｓが零であるので、点滅信号が到達していないことが検出部４０Ｂにより検出され得る。
　特に、本実施形態では、演算部４３による演算結果Ｓは、光信号入射タイミングと電荷蓄積タイミングＡ～Ｄとの間の位相差に依らない。したがって、本実施形態では、この位相差に拘わらず高感度の点滅信号検出をすることができる。
　このように、本実施形態に係る点滅信号検出装置３は、３行分のデータを記憶する記憶部４１１～４１３を備えるだけでよく、大容量の記憶部を必要としない。また、本実施形態に係る点滅信号検出装置３は、光信号の点滅パターンが既知であることを必要とすることなく、光信号のような点滅信号を受光している画素部を特定することができる。
　また、本発明は、第１～第３の各実施形態に限られるわけではない。例えば、上記実施形態では電荷蓄積部としてトランジスタＴ３のゲート端子に接続される拡散領域があげられているが、フォトダイオードが電荷蓄積部をかねてもよい。
　大容量の記憶部を必要とすることなく、また、光信号の点滅パターンが既知であることを必要とすることなく、光信号のような点滅信号を受光している画素部を特定する用途に適用することができる。
　１～３　点滅信号検出装置
　１０　受光部
　２０，２０１，２０２，２０Ｂ　行選択部
　３０，３０１，３０２　読出部
　３１１～３１Ｎ　保持部
　３２　列選択部
　３３　差演算部
　４０，４０Ａ，４０Ｂ　検出部
　４１，４１１～４１３　記憶部
　４２，４３　演算部
　５０，５０Ａ，５０Ｂ　制御部
　Ｐ１,１～ＰＭ,Ｎ　画素部
　Ｌ１～ＬＮ，Ｌ１１～Ｌ１Ｎ，Ｌ２１～Ｌ２Ｎ　読出信号線
　ＬＴ１～ＬＴＭ，ＬＲ１～ＬＲＭ，ＬＨ１～ＬＨＭ，ＬＡ１１～ＬＡ１Ｍ，ＬＡ２１～ＬＡ２Ｍ　制御信号線

Claims (3)

  1. 　入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部と、前記電荷蓄積部における蓄積電荷量に応じたデータを出力するためのスイッチと、を各々有するＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎが、Ｍ行Ｎ列に２次元配列された受光部と、
    　共通の時間幅の第１期間および第２期間を相前後して設定し、前記第１期間に前記受光部における第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎに対して前記フォトダイオードで発生した電荷を前記電荷蓄積部に蓄積させ、前記第２期間に前記受光部における第２ｉ行の各画素部Ｐ２ｉ,ｎに対して前記フォトダイオードで発生した電荷を前記電荷蓄積部に蓄積させて、前記第１期間および前記第２期間の後に前記受光部における各行を選択して行毎に各画素部Ｐｍ,ｎに対して前記スイッチを閉じることで前記電荷蓄積部における蓄積電荷量に応じたデータを出力させる行選択部と、
    　前記行選択部により選択された前記受光部における各行の各画素部Ｐｍ,ｎから出力されたデータを入力して、各画素部Ｐｍ,ｎの前記フォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎを出力する読出部と、
    　前記読出部から出力された各データＤｍ,ｎを入力して、データＤ２ｉ－１,ｎ，Ｄ２ｉ,ｎの差に基づいて、画素部Ｐ２ｉ－１,ｎ，Ｐ２ｉ,ｎに到達した光が点滅信号であるか否かを検出する検出部と、
    　を備えることを特徴とする点滅信号検出装置（ただし、Ｍ，Ｎは２以上の整数、ｍは１以上Ｍ以下の整数、ｎは１以上Ｎ以下の整数、ｉは１以上(Ｍ／２)以下の整数）。
  2. 　前記行選択部が、前記受光部における第(２ｉ－１)行および第２ｉ行を同時に選択して、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎの前記電荷蓄積部における蓄積電荷量に応じたデータを出力させ、第２ｉ行の各画素部Ｐ２ｉ,ｎの前記電荷蓄積部における蓄積電荷量に応じたデータを出力させ、
    　前記読出部が、第(２ｉ－１)行の各画素部Ｐ２ｉ－１,ｎの前記フォトダイオードで発生した電荷の量に応じたデータＤ２ｉ－１,ｎ、および、第２ｉ行の各画素部Ｐ２ｉ,ｎの前記フォトダイオードで発生した電荷の量に応じたデータＤ２ｉ,ｎを、同時に出力し、
    　前記検出部が、前記読出部から同時に出力されたデータＤ２ｉ－１,ｎ，Ｄ２ｉの差を演算する、
    　ことを特徴とする請求項１に記載の点滅信号検出装置。
  3. 　入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部と、前記電荷蓄積部における蓄積電荷量に応じたデータを出力するためのスイッチと、を各々有するＭ×Ｎ個の画素部Ｐ１,１～ＰＭ,Ｎが、Ｍ行Ｎ列に２次元配列された受光部と、
    　共通の時間幅の第１～第４の期間を順に設定し、前記第１期間に前記受光部における第(４ｊ－３)行の各画素部Ｐ４ｊ－３,ｎに対して前記フォトダイオードで発生した電荷を前記電荷蓄積部に蓄積させ、前記第２期間に前記受光部における第(４ｊ－２)行の各画素部Ｐ４ｊ－２,ｎに対して前記フォトダイオードで発生した電荷を前記電荷蓄積部に蓄積させ、前記第３期間に前記受光部における第(４ｊ－１)行の各画素部Ｐ４ｊ－１,ｎに対して前記フォトダイオードで発生した電荷を前記電荷蓄積部に蓄積させ、前記第４期間に前記受光部における第４ｊ行の各画素部Ｐ４ｊ,ｎに対して前記フォトダイオードで発生した電荷を前記電荷蓄積部に蓄積させて、前記第４期間の後に前記受光部における各行を選択して行毎に各画素部Ｐｍ,ｎに対して前記スイッチを閉じることで前記電荷蓄積部における蓄積電荷量に応じたデータを出力させる行選択部と、
    　前記行選択部により選択された前記受光部における各行の各画素部Ｐｍ,ｎから出力されたデータを入力して、各画素部Ｐｍ,ｎの前記フォトダイオードで発生した電荷の量に応じたデータＤｍ,ｎを出力する読出部と、
    　前記読出部から出力された各データＤｍ,ｎを入力して、データＤ４ｊ－３,ｎ，Ｄ４ｊ－１,ｎの差とデータＤ４ｊ－２,ｎ，Ｄ４ｊ,ｎの差との和に基づいて、画素部Ｐ４ｊ－３,ｎ，Ｐ４ｊ－２,ｎ，Ｐ４ｊ－１,ｎ，Ｐ４ｊ,ｎに到達した光が点滅信号であるか否かを検出する検出部と、
    　を備えることを特徴とする点滅信号検出装置（ただし、Ｍ，Ｎは２以上の整数、ｍは１以上Ｍ以下の整数、ｎは１以上Ｎ以下の整数、ｊは１以上(Ｍ／４)以下の整数）。
PCT/JP2010/062175 2009-07-30 2010-07-20 点滅信号検出装置 WO2011013538A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201080033891.0A CN102474355B (zh) 2009-07-30 2010-07-20 闪烁信号检测装置
US13/379,479 US8670042B2 (en) 2009-07-30 2010-07-20 Blinking-signal detecting device
EP10804284.7A EP2461495B1 (en) 2009-07-30 2010-07-20 Blinking-signal detecting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009177876A JP5271838B2 (ja) 2009-07-30 2009-07-30 点滅信号検出装置
JP2009-177876 2009-07-30

Publications (1)

Publication Number Publication Date
WO2011013538A1 true WO2011013538A1 (ja) 2011-02-03

Family

ID=43529197

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062175 WO2011013538A1 (ja) 2009-07-30 2010-07-20 点滅信号検出装置

Country Status (6)

Country Link
US (1) US8670042B2 (ja)
EP (1) EP2461495B1 (ja)
JP (1) JP5271838B2 (ja)
CN (1) CN102474355B (ja)
TW (1) TWI473979B (ja)
WO (1) WO2011013538A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063430A (ja) * 2011-03-22 2017-03-30 フィリップス ライティング ホールディング ビー ヴィ 光検出システム及び方法
US10405957B2 (en) 2013-01-09 2019-09-10 Lely Patent N.V. Method and system for generating an oestrus attention signal for a cattle animal

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI531239B (zh) * 2010-05-28 2016-04-21 Hamamatsu Photonics Kk Solid-state imaging device
JP6261883B2 (ja) * 2013-06-03 2018-01-17 浜松ホトニクス株式会社 光観察装置、それに用いる撮像装置、及び光観察方法
US11923900B2 (en) 2019-10-31 2024-03-05 Technische Universiteit Eindhoven Optical wireless communication receiver with large photodetector surface area, large field of view and high bandwidth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028080A (ja) * 2005-07-14 2007-02-01 Sony Corp 撮像装置
JP2007324705A (ja) 2006-05-30 2007-12-13 Kyocera Corp 可視光受信装置および可視光通信光源の位置検出方法
WO2009107636A1 (ja) * 2008-02-26 2009-09-03 日本電気株式会社 点滅信号検出回路、点滅信号検出方法、物体検知装置、物体検知方法、及び撮像システム
JP2009294876A (ja) * 2008-06-04 2009-12-17 Toyota Central R&D Labs Inc 光信号受信装置及び光通信システム
JP2009296037A (ja) * 2008-06-02 2009-12-17 Nec Corp 点滅信号検出回路、点滅信号検出方法およびプログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790295A (en) 1995-08-28 1998-08-04 Apple Computer, Inc. Gated integrator preamplifier for infrared data networks
JP3087684B2 (ja) * 1997-06-02 2000-09-11 日本電気株式会社 画像読取装置
JP4285542B2 (ja) * 2004-11-15 2009-06-24 ソニー株式会社 フリッカ補正方法及びフリッカ補正回路並びにそれらを用いた撮像装置
KR100721664B1 (ko) * 2005-12-22 2007-05-23 매그나칩 반도체 유한회사 이미지 센서의 플리커 검출 회로 및 방법
JP4800045B2 (ja) * 2006-01-30 2011-10-26 浜松ホトニクス株式会社 固体撮像装置
US7561190B2 (en) * 2006-04-19 2009-07-14 Nethra Imaging Inc. Method and system to reduce flicker artifacts in captured images
JP4825116B2 (ja) * 2006-11-22 2011-11-30 浜松ホトニクス株式会社 固体撮像装置及び撮像方法
US8081235B2 (en) * 2007-11-12 2011-12-20 Canon Kabushiki Kaisha Image pickup apparatus and flicker detection method therefor
JP5106055B2 (ja) * 2007-11-12 2012-12-26 キヤノン株式会社 撮像装置及びそのフリッカ検出方法
US8345155B2 (en) * 2009-01-21 2013-01-01 Freescale Semiconductor, Inc. Integrated circuit comprising deflicker unit for filtering image data, and a method therefor
EP2461575A4 (en) * 2009-07-30 2013-07-31 Hamamatsu Photonics Kk SOLID STATE IMAGE CRADLE
JP2011091775A (ja) * 2009-10-26 2011-05-06 Toshiba Corp 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028080A (ja) * 2005-07-14 2007-02-01 Sony Corp 撮像装置
JP2007324705A (ja) 2006-05-30 2007-12-13 Kyocera Corp 可視光受信装置および可視光通信光源の位置検出方法
WO2009107636A1 (ja) * 2008-02-26 2009-09-03 日本電気株式会社 点滅信号検出回路、点滅信号検出方法、物体検知装置、物体検知方法、及び撮像システム
JP2009296037A (ja) * 2008-06-02 2009-12-17 Nec Corp 点滅信号検出回路、点滅信号検出方法およびプログラム
JP2009294876A (ja) * 2008-06-04 2009-12-17 Toyota Central R&D Labs Inc 光信号受信装置及び光通信システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2461495A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063430A (ja) * 2011-03-22 2017-03-30 フィリップス ライティング ホールディング ビー ヴィ 光検出システム及び方法
US10405957B2 (en) 2013-01-09 2019-09-10 Lely Patent N.V. Method and system for generating an oestrus attention signal for a cattle animal

Also Published As

Publication number Publication date
CN102474355B (zh) 2014-10-01
JP5271838B2 (ja) 2013-08-21
US8670042B2 (en) 2014-03-11
TW201118352A (en) 2011-06-01
TWI473979B (zh) 2015-02-21
US20120098997A1 (en) 2012-04-26
CN102474355A (zh) 2012-05-23
EP2461495A1 (en) 2012-06-06
EP2461495A4 (en) 2013-07-17
EP2461495B1 (en) 2015-10-07
JP2011035533A (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
JP3521109B2 (ja) 動き検出用固体撮像装置
US7782383B2 (en) Noise and parasitic capacitance reduction for 1T pixel CMOS image sensors
US20120312963A1 (en) Image sensor arrangement
JP5257134B2 (ja) 固体撮像素子およびそれを備えた撮像装置
KR20070065221A (ko) 고체 촬상 장치
JP5632374B2 (ja) 固体撮像装置
JP2005295336A (ja) 受光部および固体撮像装置
JP5271838B2 (ja) 点滅信号検出装置
JP4778567B2 (ja) 信号読み出し方法、信号読み出し回路及びイメージセンサ
CN105706361A (zh) 适用于cmos成像传感器的放大器
CN111447384A (zh) 高动态范围全局快门像素结构及其信号采样读取方法
WO2011149080A1 (ja) 固体撮像装置
EP3871407B1 (en) Ultra-high dynamic range cmos sensor
US8094218B2 (en) Image sensor circuit having differential signal path, differential analog-to-digital converter and differential signal offsetting means
US7718945B2 (en) Solid state imaging device including photodetecting section, row selecting section for changing the electric charge accumulating time of each row, and signal processing section
JP4262020B2 (ja) 光検出装置
JP2011250274A (ja) 固体撮像装置
JP2006237944A (ja) ノイズを低減したイメージセンサ
JP5433500B2 (ja) 固体撮像装置
JP2017028416A (ja) 撮像素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080033891.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10804284

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010804284

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13379479

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE