WO2010128671A1 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
WO2010128671A1
WO2010128671A1 PCT/JP2010/057795 JP2010057795W WO2010128671A1 WO 2010128671 A1 WO2010128671 A1 WO 2010128671A1 JP 2010057795 W JP2010057795 W JP 2010057795W WO 2010128671 A1 WO2010128671 A1 WO 2010128671A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
epitaxial wafer
single crystal
silicon
wafer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/057795
Other languages
English (en)
French (fr)
Inventor
昌幸 石橋
三浦　友紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to DE112010002274.7T priority Critical patent/DE112010002274B4/de
Priority to KR1020117027817A priority patent/KR101328775B1/ko
Priority to US13/318,950 priority patent/US8999061B2/en
Publication of WO2010128671A1 publication Critical patent/WO2010128671A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Definitions

  • the present invention relates to a method for manufacturing a silicon epitaxial wafer.
  • a manufacturing method is known in which a vapor phase epitaxial layer is grown on the surface of a mirror-finished silicon single crystal wafer, and then the surface of the epitaxial layer is mirror-finished (Patent Document 1). According to this manufacturing method, crown defects generated by epitaxial growth can be removed, and surface planarization can be achieved.
  • the above-described conventional manufacturing method cannot solve the problems such as a decrease in flatness due to the effect of scratches on the back surface of the wafer and uneven thickness of the epitaxial layer.
  • the problem to be solved by the present invention is to provide a method for producing a silicon epitaxial wafer that can suppress a decrease in flatness due to the effect of scratches on the back surface of the wafer and a non-uniformity in the thickness of the epitaxial layer.
  • the present invention provides a first double-side polishing step for coarsely polishing both main surfaces of the silicon single crystal substrate simultaneously before the growth step for growing an epitaxial layer on the silicon single crystal substrate, while after the growth step,
  • the above-mentioned problem is solved by providing a second double-side polishing step for finishing and polishing both main surfaces of the silicon single crystal substrate simultaneously.
  • the flatness of the wafer can be ensured by rough polishing in the first double-side polishing step, and scratches on the back surface of the wafer can be removed by finish polishing in the second double-side polishing step. Can be made uniform.
  • FIG. 3 is a plan view taken along line AA in FIG. 2. It is a top view for demonstrating the arrangement
  • FIG. 1 is a process diagram showing a method for producing a silicon epitaxial wafer to which an embodiment of the present invention is applied.
  • a Czochralski pulling method for example, a p-type silicon single crystal ingot having a main axis orientation of ⁇ 100> and a diameter of 305 mm is manufactured, and this ingot is formed to a diameter of 300 mm After grinding, notch processing is performed, and a plurality of blocks having a resistivity of 5 to 10 m ⁇ cm are cut out.
  • the principal axis orientation of the silicon single crystal can be applied to a silicon single crystal having a principal axis orientation other than ⁇ 100>, such as ⁇ 110>.
  • the wafer diameter can also be applied to wafers other than 300 mm, such as 200 mm and 450 mm.
  • the block is sliced to a predetermined thickness using a wire saw to obtain a wafer-like substrate.
  • the sliced wafer substrate is ground on both sides in the lapping step B to ensure a certain degree of flatness.
  • the wafer substrate is sandwiched between upper and lower grinding surface plates of a double-side grinding machine, and both the front and back surfaces of the wafer substrate are ground while supplying slurry containing abrasive grains.
  • the wafer substrate that has been flattened to some extent by the lapping step B is further flattened in the single-side grinding step C.
  • the surface of the wafer substrate is ground using a grindstone containing diamond or the like.
  • the wafer substrate whose flatness is ensured by the single-side grinding step C is sent to the chamfering step D, and the shape of the outer peripheral surface thereof is adjusted using a grindstone.
  • a first double-side polishing step E is provided in which rough polishing is simultaneously performed on both surfaces of the wafer substrate after the chamfering step D is completed.
  • the wafer substrate is sandwiched between upper and lower surface plates of a double-side polishing apparatus equipped with a hard polishing pad, and both surfaces of the wafer substrate are simultaneously polished under conditions using non-abrasive grains or loose abrasive grains.
  • the polishing amount in the first double-side polishing step E is, for example, 5 to 30 ⁇ m.
  • the first double-side polishing step E further improves the flatness of the wafer substrate.
  • the first double-side polishing step E it is possible to suppress damage during epitaxial growth, preferably by polishing under abrasive-free conditions.
  • This damage control is important for the integrity of the epitaxial layer, and if damage remains, it can cause stacking faults.
  • a halogenated gas is supplied into the reaction furnace to remove the oxide film formed on the surface of the wafer substrate (etching).
  • Step F a wet etching process in which an etching solution for the oxide film is dropped onto the wafer substrate may be provided instead of the etching method by supplying a halogenated gas to the epitaxial reactor.
  • an epitaxial layer is formed on the surface of the wafer substrate by setting the wafer substrate on a susceptor in an epitaxial reactor and supplying a reaction gas.
  • the wafer substrate on which the epitaxial layer has been formed is sent to the second double-side polishing step H for final polishing.
  • the second double-side polishing step H of this example includes a double-sided simultaneous polishing step H1 and a subsequent single-sided mirror polishing step H2.
  • FIGS In the double-sided simultaneous polishing step H1, it is desirable to use the double-side polishing apparatus and the polishing method shown in FIGS.
  • FIGS Asinafter, an example of the polishing apparatus used in the double-sided simultaneous polishing step H1 will be described.
  • 2 is a front view showing an example of the polishing apparatus
  • FIG. 3 is a plan view taken along line AA in FIG.
  • the polishing apparatus shown in FIGS. 2 and 3 is disposed inside an annular lower surface plate 1 that is horizontally supported, an annular upper surface plate 2 that faces the lower surface plate 1 from above, and an annular lower surface plate 1.
  • a sun gear 3 and a ring-shaped internal gear 4 disposed outside the lower surface plate 1 are provided.
  • the lower surface plate 1 is rotationally driven by a motor 11.
  • the upper surface plate 2 is suspended from the cylinder 5 via a joint 6 and is rotationally driven in the reverse direction by a motor (not shown) different from the motor 11 that drives the lower surface plate 1.
  • a polishing liquid supply system including a tank 7 for supplying a polishing liquid is provided between the lower surface plate 1 and the lower surface plate 1.
  • the sun gear 3 and the internal gear 4 are also rotationally driven independently by a motor 12 different from the motor that drives the surface plate.
  • pads (polishing cloths) 15 and 25 in which a nonwoven fabric is impregnated with urethane resin or pads (polishing cloth) 15 made of urethane foam or the like are provided on the opposing surfaces of the lower surface plate 1 and the upper surface plate 2. , 25 are affixed.
  • each carrier 8 is set on the lower surface plate 1 so as to surround the sun gear 3.
  • Each set carrier 8 is provided so as to mesh with the inner sun gear 3 and the outer internal gear 4, respectively.
  • Each carrier 8 is provided with an eccentric hole 9 for accommodating the wafer substrate 10.
  • the thickness of each carrier 8 is set to be the same as or slightly smaller than the target value of the final finished thickness of the wafer 10.
  • a plurality of carriers 8 are set on the lower surface plate 1 with the upper surface plate 2 raised, and the wafer substrate 10 is set in the hole 9 of each carrier 8. Then, the upper surface plate 2 is lowered and a predetermined pressure is applied to each wafer substrate 10. In this state, the lower surface plate 1, the upper surface plate 2, the sun gear 3, and the internal gear 4 are rotated at a predetermined speed in a predetermined direction while supplying polishing liquid between the lower surface plate 1 and the upper surface plate 2. .
  • the wafer substrate 10 held by each carrier 8 is in sliding contact with the upper and lower polishing cloths 15 and 25 in the polishing liquid, and both upper and lower surfaces are polished simultaneously.
  • the polishing conditions are set so that both surfaces of the wafer substrate 10 are evenly polished and the plurality of wafer substrates 10 are evenly polished.
  • the torque of the motor 11 that drives the lower surface plate 1 or the torque of the motor that drives the upper surface plate 2 is monitored. Then, when the torque decreases from a stable value by a preset ratio, for example, 10%, the upper surface plate 2 is raised to finish the polishing. Thereby, the final finished thickness of the wafer substrate 10 is managed with high accuracy and stability to be slightly smaller than or equal to the thickness of the carrier before polishing.
  • the carrier 8 is made of a material having high wear resistance and a low friction coefficient with the polishing cloths 15 and 25 because the carrier 8 is deteriorated by friction with the polishing cloths 15 and 25 attached to the surface plates 1 and 2.
  • those having high chemical resistance in an alkaline polishing liquid having a pH of 8 to 12 are preferable.
  • the carrier material satisfying such conditions include stainless steel or FRP in which a reinforcing fiber such as glass fiber, carbon fiber, or aramid fiber is combined with a resin such as epoxy resin, phenol resin, or polyimide. it can. Further, since the carrier 8 is used to hold the wafer substrate 10, the strength cannot be reduced so much.
  • FIG. 4 is a plan view for explaining the method of polishing the wafer substrate 10 and the layout of the holes 9 in the carrier 8 in this example.
  • each carrier 8 in this example has their centers C9 located on a circumference P that is concentric with the carrier 8, and rotate with respect to the center P of the circle P (the center of the carrier 8) CP. They are arranged at equal intervals on the circle P so as to be point-symmetric.
  • the size of the hole 9 is such that the area ratio between the circle P passing through the center C9 of the hole 9 and the hole 9 substantially equal to the wafer substrate 10 is 1.33 or more and less than 2.0, more preferably, It is set to 1.33 or more and 1.5 or less. That is, the radius R of the circle P and the radius r of the hole 9 are [Formula 1] 1.33 ⁇ (R / r) 2 ⁇ 1.5 It is set to become.
  • the lower limit of the specified range of this area ratio is 1.3333. . . It may be above, and may be 1.334 or more.
  • the carrier 8 can be provided with only two holes 9, and the wafer processed with the same carrier 8 This is not preferable because the processing of the substrate 10 is not uniform, and the effect of preventing the sagging of the wafer substrate 10 is not achieved. Further, when the upper limit of the area ratio is set to 2 or more and the three holes 9 are provided in the carrier 8, the distance between the wafer substrates 10 becomes too long, which is effective in preventing the sagging of the wafer substrates 10. Since it does not play, it is not preferable.
  • the upper limit of the area ratio is 2 or more and the carrier 8 is provided with four or more holes 9, the pressure concentration is not sufficiently dispersed, which is effective in preventing the sagging of the wafer substrate 10. Since it does not play, it is not preferable.
  • the upper limit of the area ratio is more than 1.5 and less than 2, it is possible to prevent sagging, but in order to obtain sufficient flatness as a product wafer, it is more preferably 1.5 or less preferable.
  • the wafer 10 and the hole 9 have substantially the same size.
  • the diameter of the hole 9 is 201 mm
  • the diameter of the hole 9 is 302 mm. Is done.
  • the wafer 10 is double-side polished using the carrier 8 in which the holes 9 are formed as described above, so that the peripheral portion of the wafer 10 is prevented from sagging, and a polished wafer with high flatness is obtained. It can be manufactured.
  • FIG. 5 is a schematic cross-sectional view showing a polished state.
  • the planar arrangement of the holes 9 in the carrier 8 is brought close to each other so that the arrangement of the wafer substrate 10 is concentrated on the center of the carrier 8 as shown in FIGS.
  • the polishing pressure from the polishing cloths 15 and 25 is dispersed to the adjacent wafer substrate 10 that is close as indicated by reference numeral B in FIG.
  • the polishing cloths 15 and 25 on the surface of the flexible surface plate are used as the wafer substrate. It will be in the state which deform
  • the polishing cloth in the vicinity between the adjacent wafer substrates 10 is reduced by reducing the distance between the wafer substrates 10 (distance between the holes 9).
  • the amount of deformation of 15 and 25 can be reduced.
  • the pressure concentration in the peripheral portion of the wafer substrate 10 is reduced in the vicinity of the peripheral portion of the wafer substrate 10.
  • the occurrence of sagging at the peripheral edge of the wafer substrate 10 can be reduced.
  • a wafer substrate 10 with high flatness can be manufactured by avoiding a decrease or the like.
  • the pressure from the polishing cloths 15 and 25 may be concentrated in the vicinity of the peripheral portion of the wafer substrate 10, and the peripheral sagging of the wafer substrate 10 may occur.
  • the distance between the wafer substrates 10 to be polished on both sides is reduced to bring the wafer substrates 10 closer to each other, so that one carrier 8 is disposed in three holes 9.
  • Each wafer substrate 10 can be brought close to a state of polishing as if it were a single wafer substrate 10.
  • the length of pressure concentration is partially made with respect to the entire peripheral length of one wafer substrate 10, that is, the polishing cloths 15 and 25 on the surfaces of the flexible surface plates 1 and 2 are provided.
  • the pressure from the polishing cloths 15 and 25 is concentrated on the peripheral portion of the wafer substrate 10, and the portion where the polishing state at the peripheral portion of the wafer substrate 10 becomes large is reduced. It becomes possible. As a result, it is possible to alleviate the concentration of polishing pressure on the entire circumference of the peripheral edge of one wafer substrate 10 at the end of polishing, and polishing each wafer substrate 10 while polishing to the extent that scratches and deposits on the back surface can be removed. It is possible to reduce the occurrence of sagging at the peripheral edge.
  • the number of carriers 8 is three. However, other numbers may be used.
  • the arrangement of the holes 9 or the wafer substrate 10 in each carrier 8 is the above-described configuration. If so, any configuration of the polishing apparatus can be applied.
  • the polishing amount of the back surface of the silicon epitaxial wafer substrate is equal to or more than the polishing amount of the front surface.
  • the polishing amount on the front surface of the wafer substrate is preferably in the range of 0.01 to 0.1 ⁇ m, and the polishing amount on the back surface is preferably in the range of 0.1 to 0.3 ⁇ m.
  • the surface of the wafer substrate is mirror-polished.
  • the polishing amount for mirror polishing is, for example, 0.01 to 0.2 ⁇ m.
  • the flatness of the wafer substrate is ensured by the double-sided simultaneous polishing E performed before the epitaxial growth step G, as shown in FIG.
  • the double-sided simultaneous polishing H1 performed after the epitaxial growth step G can maintain the haze level on the wafer surface without mirror polishing before the epitaxial growth step.
  • the double-sided simultaneous polishing H1 after the epitaxial growth can remove the scratches with the susceptor of the epitaxial reactor and the deposit on the back surface (back surface deposit) generated on the back surface of the wafer as shown in FIG. It is possible to suppress the decrease in flatness and the generation of particles due to scratches and deposits.
  • the double-sided simultaneous polishing H1 removes irregularities due to contact scratches or deposits on the back surface of the wafer and improves the flatness of the back surface, the amount of polishing of the epitaxial layer on the wafer surface becomes uniform in the surface, and the epitaxial layer The thickness becomes uniform.
  • the polishing amount on the wafer surface is made as small as possible to remove the oxide film on the surface by double-sided simultaneous polishing H1 after epitaxial growth, the thickness of the epitaxial layer on the surface can be kept uniform.
  • a p-type silicon single crystal ingot having a main axis orientation of ⁇ 100> and a diameter of 305 mm is manufactured by the Czochralski pulling method, and this ingot is ground to a diameter of 300 mm, then notched, and has a resistivity of 5 to 10 m ⁇ cm.
  • a block was cut out. This block was sliced to a predetermined thickness using a wire saw to obtain a wafer substrate.
  • the wafer substrate was sandwiched between upper and lower grinding surface plates of a double-sided grinding machine, and both the front and back surfaces of the wafer substrate were ground while supplying slurry containing abrasive grains (lapping step B shown in FIG. 1).
  • the surface of the wafer substrate was ground using a grindstone containing diamond (single-side grinding step C in FIG. 1).
  • Example 1 The wafer substrate ground as described above is sandwiched between upper and lower surface plates of a double-side polishing apparatus equipped with a hard polishing pad, and both surfaces of the wafer substrate are simultaneously polished by 12 ⁇ m under abrasive-free conditions (first double-sided in FIG. 1). Polishing step (rough polishing) E).
  • the wafer substrate is set in the epitaxial reaction furnace, and before supplying the reaction gas, a halogenated gas is supplied into the reaction furnace to remove the oxide film formed on the surface of the wafer substrate. (Etching step F in FIG. 1). Subsequently, a reaction gas was supplied to form an epitaxial layer of about 3 ⁇ m on the surface of the wafer substrate (epitaxial growth step G in FIG. 1).
  • the wafer substrate on which the epitaxial layer is formed is set in the hole 9 of the carrier 8 of the double-side polishing apparatus shown in FIG. 2, and the lower surface plate 1 is supplied while supplying the polishing liquid with a predetermined pressure applied to the wafer substrate.
  • the upper surface plate 2, the sun gear 3, and the internal gear 4 were rotated in a predetermined direction at a predetermined speed (double-sided simultaneous polishing step H1 in FIG. 1).
  • the polishing amount on the front surface of the wafer substrate was 0.05 ⁇ m
  • the polishing amount on the back surface was 0.2 ⁇ m.
  • the surface of the wafer substrate was mirror-polished (single-sided mirror-polishing step H2 in FIG. 1).
  • the polishing amount of this mirror polishing was 0.1 ⁇ m.
  • the partial site of flatness SFQR is a site that is missing because the wafer is circular in a state where the surface of one wafer is divided into, for example, 25 mm ⁇ 25 mm square sites or 26 mm ⁇ 8 mm rectangular sites. Site).
  • the flatness shown in FIG. 8 is a value having about 50 partial sites as a population.
  • the haze level of the epitaxial layer surface of the wafer substrate after the single-sided mirror polishing step H2 is determined using the DWO mode by using a product name inspection device (model: Surfscan SP2) with no pattern on the wafer manufactured by KLA-Tencor Corporation.
  • a product name inspection device model: Surfscan SP2
  • the haze level after the epitaxial growth step G was 0.3 ppm (corresponding to 39 nm as the minimum particle size capable of detecting SP2), which was confirmed to be a good haze level.
  • FIG. 8 shows the results of measuring the flatness (SFQR partial site) after the mirror polishing process before the epitaxial growth process, after the epitaxial growth process, and after the mirror polishing process after the epitaxial growth process.

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

　本発明のシリコンエピタキシャルウェーハの製造方法は、シリコン単結晶基板にエピタキシャル層を成長させる成長工程Ｇと、前記成長工程Ｇの前に、前記シリコン単結晶基板の両主面を同時に粗研磨する第１研磨工程Ｅと、前記成長工程の後に、前記シリコン単結晶基板の両主面を同時に仕上げ研磨する第２研磨工程Ｈと、を有する。

Description

シリコンエピタキシャルウェーハの製造方法
　本発明は、シリコンエピタキシャルウェーハの製造方法に関するものである。
　鏡面加工したシリコン単結晶ウェーハの表面に気相エピタキシャル層を成長させたのち、当該エピタキシャル層の表面を鏡面加工する製造方法が知られている（特許文献１）。この製造方法によれば、エピタキシャル成長により発生したクラウン欠陥を除去することができ、また表面の平坦化を達成することができる。
特公平８－１７１６３号公報
　しかしながら、上記従来の製造方法では、ウェーハ裏面の傷の影響による平坦度の低下やエピタキシャル層の厚さの不均一といった問題を解消することはできない。
　本発明が解決しようとする課題は、ウェーハ裏面の傷の影響による平坦度の低下及びエピタキシャル層の厚さの不均一性を抑制できるシリコンエピタキシャルウェーハの製造方法を提供することである。
　本発明は、シリコン単結晶基板にエピタキシャル層を成長させる成長工程の前に、前記シリコン単結晶基板の両主面を同時に粗研磨する第１両面研磨工程を設ける一方で、前記成長工程の後に、前記シリコン単結晶基板の両主面を同時に仕上げ研磨する第２両面研磨工程を設けることによって、上記課題を解決する。
　本発明によれば、第１両面研磨工程の粗研磨によりウェーハの平坦度が確保され、第２両面研磨工程の仕上げ研磨によりウェーハ裏面の傷を除去することができ、これによりエピタキシャル層の厚さを均一にすることができる。
本発明の一実施の形態を適用したシリコンエピタキシャルウェーハの製造方法を示す工程図である。 図１の両面同時研磨工程Ｈ１に適用される研磨装置の一例を示す正面図である。 図２のＡ－Ａ線矢視平面図である。 図２のキャリアとホールとの配置関係を説明するための平面図である。 図２の研磨装置による研磨状態を示す模式断面図である。 図１の方法により改善されるヘイズレベルと裏面欠陥を説明するためのウェーハを示す断面図である。 図１のエピタキシャル成長工程Ｇ後と第２両面同時研磨工程Ｈ後のウェーハ裏面端部を示す顕微鏡観察写真である。 本発明の実施例及び比較例の平坦度ＳＦＱＲパーシャルサイトを示すグラフである。
　以下、本発明の実施形態を図面に基づいて説明する。
　図１は本発明の一実施の形態を適用したシリコンエピタキシャルウェーハの製造方法を示す工程図である。
　まず、スライス工程Ａの前工程の一例を説明すると、チョクラルスキー引上げ法により、たとえば主軸方位が＜１００＞で、直径３０５ｍｍのｐ型シリコン単結晶インゴットを製造し、このインゴットを直径３００ｍｍに外周研削したのち、ノッチ加工し、抵抗率が５～１０ｍΩｃｍのブロックを複数切り出す。
　なお、シリコン単結晶の主軸方位は、＜１００＞以外のたとえば＜１１０＞等の主軸方位のシリコン単結晶にも適用することができる。またウェーハ直径についても、３００ｍｍ以外のたとえば２００ｍｍや４５０ｍｍのウェーハに適用することができる。
　スライス工程Ａでは、ワイヤーソーを用いて上記ブロックを所定厚さにスライスし、ウェーハ状の基板を得る。
　スライスされたウェーハ基板は、ラッピング工程Ｂにて両面研削され、ある程度の平坦度が確保される。ラッピング工程Ｂでは、ウェーハ基板を両面研削機の上下研削定盤で挟み、砥粒を含んだスラリーを供給しながらウェーハ基板の表面および裏面の両面を研削する。
　ラッピング工程Ｂによりある程度平坦になったウェーハ基板は、片面研削工程Ｃにてその表面がさらに平坦化される。片面研削工程Ｃでは、ダイヤモンド等を含む砥石を用いてウェーハ基板の表面を研削する。
　片面研削工程Ｃにより平坦度が確保されたウェーハ基板は、面取り工程Ｄに送られ、その外周面の形状が砥石を用いて整えられる。
　本例の製造方法では、エピタキシャル成長工程Ｇの前に、面取り工程Ｄを終了したウェーハ基板の両面を同時に粗研磨する第１両面研磨工程Ｅが設けられている。この第１両面研磨工程Ｅでは、硬質研磨パッドが装着された両面研磨装置の上下定盤でウェーハ基板を挟み、無砥粒または、遊離砥粒を用いた条件でウェーハ基板の両面を同時に研磨する。この第１両面研磨工程Ｅにおける研磨量は、たとえば５～３０μｍである。この第１両面研磨工程Ｅによりウェーハ基板の平坦度がより向上する。この第１両面研磨工程Ｅは、好ましくは無砥粒条件で研磨することによりエピタキシャル成長時のダメージが抑制できる。このダメージ制御はエピタキシャル層の完全性に重要であり、ダメージが残る場合はスタッキングフォルトの原因となる。
　エピタキシャル成長工程Ｇでは、ウェーハ基板をエピタキシャル反応炉内にセットして反応ガスを供給する前に、ハロゲン化ガスを反応炉内に供給し、ウェーハ基板の表面に形成された酸化膜を除去する（エッチング工程Ｆ）。なお、エピタキシャル反応炉にハロゲン化ガスを供給してエッチングする方法に代えて、酸化膜に対するエッチング液をウェーハ基板に滴下する湿式エッチング工程を設けることもできる。
　エピタキシャル成長工程Ｇでは、ウェーハ基板をエピタキシャル反応炉内のサセプタにセットし、反応ガスを供給することで、ウェーハ基板の表面にエピタキシャル層を形成する。
　エピタキシャル層が形成されたウェーハ基板は第２両面研磨工程Ｈに送られ、仕上げ研磨が行われる。本例の第２両面研磨工程Ｈは、両面同時研磨工程Ｈ１と、これに続く片面鏡面研磨工程Ｈ２とから構成されている。
　両面同時研磨工程Ｈ１においては、図２～図５に示す両面研磨装置および研磨方法を用いることが望ましい。以下、両面同時研磨工程Ｈ１で用いられる研磨装置の一例を説明する。図２は研磨装置の一例を示す正面図、図３は図２のＡ－Ａ線矢視平面図である。
　図２および図３に示す研磨装置は、水平に支持された環状の下定盤１と、下定盤１に上方から対向する環状の上定盤２と、環状の下定盤１の内側に配置された太陽歯車３と、下定盤１の外側に配置されたリング状の内歯歯車４とを備える。
　下定盤１は、モータ１１により回転駆動される。上定盤２は、シリンダ５にジョイント６を介して吊り下げられ、下定盤１を駆動するモータ１１とは別のモータ（不図示）により逆方向に回転駆動される。また、下定盤１との間に研磨液を供給するためのタンク７を含む研磨液供給系が設けられている。太陽歯車３及び内歯歯車４も、定盤を駆動するモータとは別のモータ１２により独立に回転駆動される。
　下定盤１及び上定盤２の対向面には、図５に示すように、不織布にウレタン樹脂を含浸させたパッド（研磨布）１５，２５、或いは発泡ウレタン等からなるパッド（研磨布）１５，２５が貼付されている。
　図３に示すように、下定盤１上には、複数のキャリア８が太陽歯車３を取り囲むようにセットされている。セットされた各キャリア８は、内側の太陽歯車３及び外側の内歯歯車４にそれぞれ噛み合うように設けられている。各キャリア８には、ウェーハ基板１０を収容するホール９が偏心して設けられている。そして、各キャリア８の厚みは、ウェーハ１０の最終仕上がり厚みの目標値と同一か、これより僅かに小さく設定されている。
　ウェーハ基板１０の研磨を行うには、上定盤２を上昇させた状態で、下定盤１上に複数のキャリア８をセットし、各キャリア８のホール９にウェーハ基板１０をセットする。そして上定盤２を下降させ、各ウェーハ基板１０に所定の加圧力を付加する。この状態で、下定盤１と上定盤２の間に研磨液を供給しながら、下定盤１、上定盤２、太陽歯車３及び内歯歯車４を所定の方向に所定の速度で回転させる。
　これにより、下定盤１と上定盤２の間で複数のキャリア８が自転しながら太陽歯車３の周囲を公転するいわゆる遊星運動をおこなう。各キャリア８に保持されたウェーハ基板１０は、研磨液中で上下の研磨布１５，２５と摺接し、上下両面が同時に研磨される。研磨条件は、ウェーハ基板１０の両面が均等にかつ複数のウェーハ基板１０が均等に研磨されるように設定される。
　研磨中、下定盤１を駆動するモータ１１のトルク、或いは上定盤２を駆動するモータのトルクが監視される。そして、そのトルクが安定値から、予め設定した比率、例えば１０％低下した時点で、上定盤２を上昇させて研磨を終了する。これにより、ウェーハ基板１０の最終仕上がり厚さは、研磨前キャリア厚みより僅かに薄いか同一の厚みに高精度かつ安定的に管理される。
　各キャリア８の材質としては、定盤１，２に貼り付けられた研磨布１５，２５との摩擦で劣化するので、耐磨耗性が高く研磨布１５，２５との摩擦係数が小さい材質で、且つｐＨ８～１２のアルカリ研磨液中での耐薬品性が高いものが好ましい。このような条件を満足するキャリア材としては、ステンレス鋼、または、エポキシ樹脂、フェノール樹脂、もしくはポリイミド等の樹脂にガラス繊維、炭素繊維、もしくはアラミド繊維等の強化繊維を複合したＦＲＰを挙げることができる。またキャリア８はウェーハ基板１０を保持するために使用するのであまり強度を落とすことはできない。
　図４は、本例におけるウェーハ基板１０の研磨方法およびキャリア８におけるホール９のレイアウトを説明するための平面図である。
　本例の各キャリア８の３つのホール９は、その中心Ｃ９が、キャリア８と同心状である円周Ｐ上に位置するとともに、それぞれ円Ｐの中心（キャリア８の中心）ＣＰに対して回転点対称であるように、円Ｐ上で等間隔に配置されている。
　また、ホール９の大きさは、このホール９の中心Ｃ９を通る円Ｐとウェーハ基板１０とほぼ等しいホール９との面積比が、１．３３以上、２．０未満とされ、より好ましくは、１．３３以上、１．５以下とされている。つまり、円Ｐの半径Ｒとホール９の半径ｒとが、
［式１］１．３３≦（Ｒ／ｒ）２ ≦１．５
となるように設定されている。
　なお、この面積比（半径比自乗）の規定範囲の下限は、１．３３３３．．．以上であればよく、１．３３４以上でもよい。
　キャリア８におけるホール９の中心Ｃ９を通る円Ｐとホール９との面積比が上記の範囲未満であると、キャリア８にホール９を２つしか設けることができず、同一キャリア８で処理したウェーハ基板１０の処理が均等にならない上、ウェーハ基板１０のダレ防止に効果を奏さないため好ましくない。また、この面積比の上限を２以上とした場合で、キャリア８に３カ所のホール９を設けた際には、ウェーハ基板１０間の距離が長くなりすぎ、ウェーハ基板１０のダレ防止に効果を奏さないため好ましくない。また、面積比の上限を２以上とした場合で、キャリア８に４カ所以上のホール９を設けた際には、圧力集中の分散が充分なされず、そのため、ウェーハ基板１０のダレ防止に効果を奏さないため好ましくない。また、面積比の上限を１．５超、２未満とした場合にダレ防止を呈することは可能であるが、製品ウェーハとして十分な平坦度を得るためには１．５以下とすることがより好ましい。
　なお、ウェーハ１０とホール９との大きさは、ほぼ同一とされ、たとえば、ウェーハ基板１０がφ２００ｍｍの場合にホール９の直径は２０１ｍｍ、ウェーハ基板１０がφ３００ｍｍの場合にホール９の直径は３０２ｍｍとされる。
　本例においては、上記のようにホール９の形成されたキャリア８を用いてウェーハ１０を両面研磨することで、ウェーハ１０における周縁部ダレの発生を防止して、高平坦度なポリッシュドウェーハを製造することが可能となる。
　図５は研磨状態を示す模式断面図である。
　従来の研磨技術では、ウェーハ基板１０よりも薄いキャリア８を使用した研磨工程において、図５（ａ）に符号Ａで示すウェーハ基板１０の周縁部Ａに研磨布１５，２５から圧力が集中し、結果的にウェーハ基板１０に周縁部ダレが発生していた。また、特開２００２－２５４２９９号公報に記載された研磨技術では、図５（ｂ）に示すように、キャリア８の厚み寸法を大きくすることによって、ウェーハ基板１０の周縁部Ａに集中していた圧力をウェーハ基板１０およびキャリア８付近へ分散させる手法を採用している。
　これに対し、本例の研磨方法では、キャリア８におけるホール９の平面配置を近接させて、図４および図５（ｃ）に示すように、ウェーハ基板１０の配置をキャリア８の中心へ集中させることによって、図５（ｃ）に符号Ｂで示すように接近した隣接のウェーハ基板１０へ研磨布１５，２５からの研磨圧力を分散させるものである。これにより、研磨レート低下による生産性悪化やキャリアの厚み制御等従来技術のデメリットは発生しない状態で、ウェーハ基板１０の周縁部でのダレ発生を低減することが可能となる。
　これは、研磨中のウェーハ基板１０によるキャリア８の変形等の影響を排除した状態でウェーハ基板１０間の距離を小さくしたことに起因すると考えられる。これにより、隣り合うウェーハ基板１０どうしの最近接位置付近で発生する定盤１，２表面の研磨布１５，２５からウェーハ基板１０への研磨圧力集中を低減することができる。
　研磨処理中においては、ウェーハ基板１０とウェーハ基板１０との間の位置において、ウェーハ基板１０とキャリア８との厚みの差から、可撓性のある定盤表面の研磨布１５，２５がウェーハ基板１０の平面位置における高さ（厚み方向位置）よりもキャリア８側へ突出するように変形する状態となる。このため、ウェーハ基板１０の周縁部近傍において研磨布１５，２５からの圧力がウェーハ基板１０の周縁部に集中して、ウェーハ基板１０の周縁部での研磨量が大きくなりうる。
　しかし本例の研磨方法では、図５（ｃ）に示すように、ウェーハ基板１０間の距離（ホール９間の距離）を小さくすることによって、隣り合うウェーハ基板１０どうしの間付近での研磨布１５，２５の変形量を低減することができる。このため、本例では、ウェーハ基板１０の周縁部付近でウェーハ基板１０の周縁部における圧力集中が緩和される。その結果、ウェーハ基板１０の周縁部におけるダレ発生を低減することができる。
　これにより、簡単かつ適確に所定量の研磨を行うことができるとともに、研磨の終点の把握を容易にでき、かつ、研磨工程後半でも定盤からキャリア８への圧力を低減してウェーハ基板１０への研磨圧力低減を防止して作業時間・研磨効率の低減を防止できるとともに、キャリア８が研磨されることを低減してキャリア８の短寿命化を防止でき、また、ダレ発生防止により平坦度低下等を回避して、高平坦度のウェーハ基板１０を製造可能とすることができる。
　また、研磨処理中においては、ウェーハ基板１０の周縁部であるウェーハ基板１０とキャリア８との境界付近において、研磨処理中におけるウェーハ基板１０とキャリア８との厚みの差から、可撓性のある定盤表面のパッド１５，２５がウェーハ基板１０の周縁部においてウェーハ基板１０の表面位置における高さ（厚み方向位置）よりもキャリア８側へ突出するように変形する。このため、ウェーハ基板１０の周縁部の全長において、研磨布１５，２５からの圧力がウェーハ基板１０の周縁部近傍に集中して、ウェーハ基板１０の周縁ダレが発生する可能性がある。
　しかし、本例の研磨方法によれば、両面研磨されるウェーハ基板１０間の距離を減少してウェーハ基板１０どうしを接近させることで、１つのキャリア８において、３カ所のホール９内に配置された各ウェーハ基板１０をあたかも一枚のウェーハ基板１０のように研磨する状態に近づけることができる。このため、１枚のウェーハ基板１０の周縁全長に対して、圧力集中の起こる長さを部分的にすること、つまり、可撓性のある定盤１，２の表面の研磨布１５，２５がウェーハ基板１０とキャリア８との厚みの差から、研磨布１５，２５からの圧力がウェーハ基板１０の周縁部に集中して、ウェーハ基板１０の周縁部での研磨状態が大きくなる部分を減少することが可能となる。これにより、研磨終了時における１枚のウェーハ基板１０に対する周縁部全周への研磨圧力集中を緩和することが可能となり、裏面の傷や堆積物を除去できる程度に研磨しつつ各ウェーハ基板１０の周縁部におけるダレ発生を低減することが可能になる。
　なお、図示する例においては、キャリア８が３枚の構成としたが、他の枚数でもよく、また、これ以外にも、各キャリア８内でのホール９またはウェーハ基板１０の配置が上述した構成であれば、研磨装置の各構成はどのようなものでも適応可能である。
　図１へ戻り、第２両面研磨工程Ｈの両面同時研磨工程Ｈ１にて、シリコンエピタキシャルウェーハ基板の裏面の研磨量は表面の研磨量以上であることが望ましい。たとえばウェーハ基板の表面の研磨量は０．０１～０．１μｍ、裏面の研磨量は０．１～０．３μｍの範囲とすることが望ましい。
　次の片面鏡面研磨工程Ｈ２では、ウェーハ基板の表面を鏡面研磨する。鏡面研磨の研磨量は、たとえば０．０１～０．２μｍである。
　以上のとおり、本例のシリコンエピタキシャルウェーハの製造方法では、図６に示すように、エピタキシャル成長工程Ｇの前に行われる両面同時研磨Ｅによりウェーハ基板の平坦度が確保される。またエピタキシャル成長工程Ｇの後に行われる両面同時研磨Ｈ１により、エピタキシャル成長工程の前で鏡面研磨しなくてもウェーハ表面のヘイズレベルが維持できる。
　これと同時に、エピタキシャル成長後の両面同時研磨Ｈ１により、図７に示すようにウェーハ裏面に生じるエピタキシャル反応炉のサセプタとの当たり傷や裏面への堆積物（裏面デポジット）を除去することができ、これらの傷や堆積物による平坦度の低下やパーティクルの発生を抑制することができる。また、両面同時研磨Ｈ１によりウェーハ裏面の当たり傷や堆積物などによる凹凸が除去されて裏面の平坦度が向上するので、ウェーハ表面のエピタキシャル層の研磨量も面内で均一になり、エピタキシャル層の厚さが均一になる。
　しかも、エピタキシャル成長後の両面同時研磨Ｈ１によりウェーハ表面の研磨量を表面の酸化膜を除去する程度にできる限り小さくしているので、表面のエピタキシャル層の厚さを均一に維持することができる。
　なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
　以下に上記発明をさらに具体化した実施例と比較例を挙げて説明する。
《前準備》
　チョクラルスキー引上げ法により、主軸方位が＜１００＞で、直径３０５ｍｍのｐ型シリコン単結晶インゴットを製造し、このインゴットを直径３００ｍｍに外周研削したのち、ノッチ加工し、抵抗率が５～１０ｍΩｃｍのブロックを切り出した。このブロックを、ワイヤーソーを用いて所定厚さにスライスしウェーハ基板を得た。
　上記ウェーハ基板を両面研削機の上下研削定盤で挟み、砥粒を含んだスラリーを供給しながらウェーハ基板の表面および裏面の両面を研削した（図１に示すラッピング工程Ｂ）。次いで、ダイヤモンドを含む砥石を用いてウェーハ基板の表面を研削した（図１の片面研削工程Ｃ）。
《実施例１》
　上記のようにして研削されたウェーハ基板を、硬質研磨パッドが装着された両面研磨装置の上下定盤で挟み、無砥粒条件でウェーハ基板の両面を同時に１２μｍ研磨した（図１の第１両面研磨工程（粗研磨）Ｅ）。
　次いで、粗研磨Ｅを終了したウェーハ基板をエピタキシャル反応炉内にセットし、反応ガスを供給する前に、ハロゲン化ガスを反応炉内に供給してウェーハ基板の表面に形成された酸化膜を除去した（図１のエッチング工程Ｆ）。これに続けて反応ガスを供給し、ウェーハ基板の表面に約３μｍのエピタキシャル層を形成した（図１のエピタキシャル成長工程Ｇ）。
　次いで、エピタキシャル層が形成されたウェーハ基板を図２に示す両面研磨装置のキャリア８のホール９にセットし、ウェーハ基板に所定の加圧力を付加した状態で研磨液を供給しながら、下定盤１、上定盤２、太陽歯車３及び内歯歯車４を所定の方向に所定の速度で回転させた（図１の両面同時研磨工程Ｈ１）。このときのウェーハ基板の表面の研磨量は０．０５μｍ、裏面の研磨量は０．２μｍとした。
　最後にウェーハ基板の表面を鏡面研磨した（図１の片面鏡面研磨工程Ｈ２）。この鏡面研磨の研磨量は０．１μｍとした。
　上記工程のうち第１両面研磨工程Ｅの後、エピタキシャル成長工程Ｇの後、両面同時研磨工程Ｈ１の後、および片面鏡面研磨工程Ｈ２の後の平坦度（ＳＦＱＲのパーシャルサイト）をそれぞれ測定した結果を図８に示す。
　平坦度ＳＦＱＲのパーシャルサイトとは、１枚のウェーハ表面をたとえば２５ｍｍ×２５ｍｍの正方形または２６ｍｍ×８ｍｍの長方形のサイトに区切った状態において、ウェーハが円形であるために欠けているサイト（矩形にならないサイト）をいう。本例では３００ｍｍウェーハのエッジ部分３ｍｍを除く範囲を２６ｍｍ×８ｍｍの長方形サイトで区切ったところパーシャルサイトが約５０個発生した。図８に示す平坦度はこれら約５０個のパーシャルサイトを母集団とする値である。
　なお、片面鏡面研磨工程Ｈ２を終了したウェーハ基板のエピタキシャル層表面のヘイズレベルを、ケーエルエー・テンコール株式会社製の商品名：パターンなしウェーハ表面異物検査装置（モデル： Surfscan SP2）を用いて、ＤＷＯモード（Ｄａｒｋ　Ｆｉｅｌｄ　Ｗｉｄｅ　Ｏｂｌｉｑｕｅモード：暗視野・ワイド・斜め入射モード）で検査したところ、０．０９ｐｐｍ（ＳＰ２検出可能最小粒径で３３ｎｍに相当）であった。これに対し、エピタキシャル成長工程Ｇ後のヘイズレベルは０．３ｐｐｍ（ＳＰ２検出可能最小粒径で３９ｎｍに相当）であり、良好なヘイズレベルであることが確認された。
《比較例１》
　上記実施例１に対し、図１の第１両面研磨工程（粗研磨）Ｅの後に、ウェーハ基板の表面を鏡面研磨し、また図１の両面同時研磨工程Ｈ１を省略した工程でウェーハ基板を作製した。これ以外の条件は上記実施例１と同じ条件とした。
　エピタキシャル成長工程前の鏡面研磨工程後、エピタキシャル成長工程後、エピタキシャル成長工程後の鏡面研磨工程後の平坦度（ＳＦＱＲのパーシャルサイト）をそれぞれ測定した結果を図８に示す。
《考察》
　図８の結果から、実施例１の工程で得られたウェーハ基板のパーシャルサイト平坦度は、比較例１の従来技術の工程で得られたウェーハ基板の平坦度に比べ、極めて良好であることが確認された。
１…下定盤
２…上定盤
３…太陽歯車
４…内歯歯車
８…キャリア
９…ホール
１０…シリコンウェーハ基板

Claims (10)

  1. 　シリコン単結晶基板にエピタキシャル層を成長させる成長工程と、
    　前記成長工程の前に、前記シリコン単結晶基板の両主面を同時に粗研磨する第１研磨工程と、
    　前記成長工程の後に、前記シリコン単結晶基板の両主面を同時に仕上げ研磨する第２研磨工程と、を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 　請求項１に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記第２研磨工程は、前記シリコン単結晶基板の両主面を研磨する第１工程と、前記シリコン単結晶基板の表面を鏡面研磨する第２工程とを有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  3. 　請求項１又は２に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記第１研磨工程は無砥粒の条件で粗研磨することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  4. 　請求項２又は３に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記第１工程は、複数のシリコン単結晶基板を研磨装置のキャリアに対し、当該キャリアにおける前記シリコン単結晶基板の保持位置が、前記複数のシリコン単結晶基板の中心が同一の円周上になり、且つ当該複数のシリコン単結晶基板の中心を通る円と単一の前記シリコン単結晶基板との面積比が１．３３以上、２．０未満となるように保持し、上下の回転定盤間で前記キャリアを回転させることにより、研磨を行う工程であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  5. 　請求項４に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記キャリアは、３枚のシリコン単結晶基板を保持することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  6. 　請求項１～５のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記成長工程は、前記エピタキシャル層を成長させる前にハロゲン化ガスにより前記シリコン単結晶基板の表面をエッチングするエッチング工程を含むことを特徴とするシリコンエピタキシャルウェーハの製造方法。
  7. 　請求項１～５のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記第１両面研磨工程と前記成長工程との間に、前記シリコン単結晶基板の表面を湿式エッチング処理するエッチング工程を有することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  8. 　請求項１～７のいずれか一項に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記第２両面研磨工程は、前記シリコン単結晶基板の裏面の研磨量が表面の研磨量以上であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  9. 　請求項８に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記裏面の研磨量が０．１μｍ以上であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
  10. 　請求項８又は９に記載のシリコンエピタキシャルウェーハの製造方法において、
    　前記表面の研磨量が０．１μｍ以下であることを特徴とするシリコンエピタキシャルウェーハの製造方法。
PCT/JP2010/057795 2009-05-08 2010-05-07 シリコンエピタキシャルウェーハの製造方法 Ceased WO2010128671A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112010002274.7T DE112010002274B4 (de) 2009-05-08 2010-05-07 Verfahren zur Herstellung eines Siliziumepitaxialwafers
KR1020117027817A KR101328775B1 (ko) 2009-05-08 2010-05-07 실리콘 에피택셜 웨이퍼의 제조 방법
US13/318,950 US8999061B2 (en) 2009-05-08 2010-05-07 Method for producing silicon epitaxial wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009113157A JP5381304B2 (ja) 2009-05-08 2009-05-08 シリコンエピタキシャルウェーハの製造方法
JP2009-113157 2009-05-08

Publications (1)

Publication Number Publication Date
WO2010128671A1 true WO2010128671A1 (ja) 2010-11-11

Family

ID=43050168

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057795 Ceased WO2010128671A1 (ja) 2009-05-08 2010-05-07 シリコンエピタキシャルウェーハの製造方法

Country Status (5)

Country Link
US (1) US8999061B2 (ja)
JP (1) JP5381304B2 (ja)
KR (1) KR101328775B1 (ja)
DE (1) DE112010002274B4 (ja)
WO (1) WO2010128671A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022215370A1 (ja) * 2021-04-07 2022-10-13 信越半導体株式会社 ウェーハの加工方法及びウェーハ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5750877B2 (ja) * 2010-12-09 2015-07-22 株式会社Sumco ウェーハの片面研磨方法、ウェーハの製造方法およびウェーハの片面研磨装置
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6146213B2 (ja) 2013-08-30 2017-06-14 株式会社Sumco ワークの両面研磨装置及び両面研磨方法
CN114361028A (zh) * 2021-03-18 2022-04-15 青岛惠科微电子有限公司 一种芯片及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243699A (ja) * 1999-02-23 2000-09-08 Hitachi Ltd 半導体ウェハの製造方法および半導体装置の製造方法
JP2003077870A (ja) * 2001-07-05 2003-03-14 Wacker Siltronic Ag 半導体ウェーハを同時に両面で材料除去加工するための方法
JP2005209862A (ja) * 2004-01-22 2005-08-04 Komatsu Electronic Metals Co Ltd 半導体エピタキシャルウェーハの製造方法
JP2006054428A (ja) * 2004-06-11 2006-02-23 Soi Tec Silicon On Insulator Technologies ウェーハの製造方法
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436259A (en) 1966-05-12 1969-04-01 Ibm Method for plating and polishing a silicon planar surface
JPH0817163A (ja) 1994-06-29 1996-01-19 Sony Corp ディスクカートリッジ
MY133700A (en) * 1996-05-15 2007-11-30 Kobe Steel Ltd Polishing fluid composition and polishing method
DE19704546A1 (de) 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
DE10196115B4 (de) 2000-04-24 2011-06-16 Sumitomo Mitsubishi Silicon Corp. Verfahren zum Polieren eines Halbleiterwafers
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
JP3991598B2 (ja) 2001-02-26 2007-10-17 株式会社Ｓｕｍｃｏ ウエーハ研磨方法
US6849548B2 (en) * 2002-04-05 2005-02-01 Seh America, Inc. Method of reducing particulate contamination during polishing of a wafer
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP4370990B2 (ja) * 2004-07-12 2009-11-25 エプソントヨコム株式会社 圧電発振器及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243699A (ja) * 1999-02-23 2000-09-08 Hitachi Ltd 半導体ウェハの製造方法および半導体装置の製造方法
JP2003077870A (ja) * 2001-07-05 2003-03-14 Wacker Siltronic Ag 半導体ウェーハを同時に両面で材料除去加工するための方法
JP2005209862A (ja) * 2004-01-22 2005-08-04 Komatsu Electronic Metals Co Ltd 半導体エピタキシャルウェーハの製造方法
JP2006054428A (ja) * 2004-06-11 2006-02-23 Soi Tec Silicon On Insulator Technologies ウェーハの製造方法
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法
JP2008088051A (ja) * 2006-09-06 2008-04-17 Sumco Corp エピタキシャルウェーハおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022215370A1 (ja) * 2021-04-07 2022-10-13 信越半導体株式会社 ウェーハの加工方法及びウェーハ
JP2022160934A (ja) * 2021-04-07 2022-10-20 信越半導体株式会社 ウェーハの加工方法及びウェーハ
JP7676893B2 (ja) 2021-04-07 2025-05-15 信越半導体株式会社 ウェーハの加工方法及びウェーハ

Also Published As

Publication number Publication date
US20120090536A1 (en) 2012-04-19
DE112010002274T5 (de) 2012-10-04
KR20120011053A (ko) 2012-02-06
DE112010002274B4 (de) 2020-02-13
KR101328775B1 (ko) 2013-11-13
JP2010263095A (ja) 2010-11-18
JP5381304B2 (ja) 2014-01-08
US8999061B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
US9396945B2 (en) Method for producing SiC substrate
JP5644401B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
KR101994782B1 (ko) 경면연마 웨이퍼의 제조방법
JP5479390B2 (ja) シリコンウェーハの製造方法
WO2013187441A1 (ja) 半導体ウェーハの製造方法
TW201351494A (zh) 晶圓的雙面研磨方法
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR101390307B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법
JP2012043892A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
KR102165589B1 (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
WO2016170721A1 (ja) エピタキシャルウェーハの製造方法
TWI872474B (zh) 兩面研磨用載具及使用此之矽晶圓的兩面研磨方法及裝置
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5282440B2 (ja) 評価用ウェーハ及び両面研磨の研磨代の評価方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2017117915A (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP2009135180A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10772188

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1120100022747

Country of ref document: DE

Ref document number: 112010002274

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20117027817

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13318950

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10772188

Country of ref document: EP

Kind code of ref document: A1