WO2010113685A1 - 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法 - Google Patents

支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法 Download PDF

Info

Publication number
WO2010113685A1
WO2010113685A1 PCT/JP2010/054859 JP2010054859W WO2010113685A1 WO 2010113685 A1 WO2010113685 A1 WO 2010113685A1 JP 2010054859 W JP2010054859 W JP 2010054859W WO 2010113685 A1 WO2010113685 A1 WO 2010113685A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
single crystal
silicon carbide
crystal wafer
support substrate
Prior art date
Application number
PCT/JP2010/054859
Other languages
English (en)
French (fr)
Inventor
和宏 牛田
Original Assignee
株式会社ブリヂストン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ブリヂストン filed Critical 株式会社ブリヂストン
Priority to KR1020117025157A priority Critical patent/KR101356327B1/ko
Priority to CN2010800149764A priority patent/CN102378832A/zh
Priority to US13/262,153 priority patent/US20120074404A1/en
Priority to EP10758459.1A priority patent/EP2415909B1/en
Publication of WO2010113685A1 publication Critical patent/WO2010113685A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides

Definitions

  • the present invention relates to a single crystal wafer made of a single crystal and a bonded substrate including a support substrate bonded to the single crystal wafer, a support substrate constituting the bonded substrate, a method for manufacturing the support substrate, and a method for manufacturing the bonded substrate About.
  • single crystals such as silicon, silicon carbide, gallium nitride, and aluminum nitride have not only excellent heat resistance and voltage resistance but also excellent high-frequency characteristics.
  • wafers made of these single crystals are widely known (for example, Patent Document 1).
  • Such a single crystal wafer has excellent characteristics, but has a complicated manufacturing method and a high price. For this reason, a so-called bonded substrate in which a supporting substrate for supporting a single crystal wafer and a thin film single crystal wafer are bonded together is widely known.
  • Examples of a method for bonding a single crystal wafer and a support substrate without using an adhesive include, for example, a heat-pressure bonding method, a surface activated bonding method by irradiating an ion beam to a bonding surface, and hydrophilicity by a hydrophilic treatment.
  • a bonding method via a group has been proposed.
  • Such a bonded substrate functions as a material for manufacturing a semiconductor device by disposing a single crystal wafer on the side used as a semiconductor material. Moreover, such a bonded substrate ensures the required substrate thickness and strength in use by the support substrate.
  • the conventional bonded substrate described above has the following problems. That is, when the support substrate is manufactured by sintering, pores are formed in the support substrate, so that irregularities are formed on the surface of the support substrate. For this reason, when a support substrate is bonded to a single crystal wafer, a gap is formed between the single crystal wafer and the support substrate, the bonding surfaces do not sufficiently approach each other, and the bonding strength cannot be obtained. was there.
  • the present invention is a support substrate for bonding to a single crystal wafer, which can suppress a gap formed between the single crystal wafer and the support substrate, a bonded substrate, and a method for manufacturing the support substrate And it aims at provision of the manufacturing method of a bonded substrate.
  • the first feature of the present invention is a support substrate (support substrate 30) bonded to a single crystal wafer (single crystal wafer 50) made of a single crystal, and is made of a silicon carbide polycrystal.
  • a crystal substrate silicon carbide polycrystal substrate 10) and a coat layer (coat layer 20) deposited on the silicon carbide polycrystal substrate; the coat layer is made of silicon carbide or silicon and is in contact with the single crystal wafer;
  • the gist is that the arithmetic average roughness of the surface of the coat layer in contact with the single crystal wafer is 1 nm or less.
  • Such a support substrate includes a coat layer made of silicon carbide or silicon between a silicon carbide polycrystalline substrate and a single crystal wafer. Since the arithmetic average roughness of the surface of the coat layer in contact with the single crystal wafer is 1 nm or less, formation of voids between the coat layer and the single crystal wafer can be suppressed.
  • the support substrate can suppress the formation of a gap between the single crystal wafer and the support substrate.
  • the second feature of the present invention relates to the first feature of the present invention, and is summarized in that the coating layer is deposited on a silicon carbide polycrystalline substrate by a physical vapor deposition method or a chemical vapor deposition method.
  • the third feature of the present invention is related to the first or second feature of the present invention and is summarized in that the thickness of the coat layer is 5 ⁇ m or more.
  • a fourth feature of the present invention is a bonded substrate (bonded substrate 100) including a single crystal wafer (single crystal wafer 50) made of a single crystal and a support substrate (support substrate 30) bonded to the single crystal wafer.
  • the support substrate includes a silicon carbide polycrystal substrate (silicon carbide polycrystal substrate 10) made of a silicon carbide polycrystal, and a coat layer (coat layer 20) deposited on the silicon carbide polycrystal substrate.
  • the coating layer is made of silicon carbide or silicon, and is in contact with the single crystal wafer, and the arithmetic average roughness of the surface of the coat layer in contact with the single crystal wafer is 1 nm or less.
  • a fifth feature of the present invention is a method for manufacturing a support substrate (support substrate 30) to be bonded to a single crystal wafer (single crystal wafer 50) made of a single crystal, which is made of a carbonized polycrystalline silicon carbide.
  • a sixth feature of the present invention is the manufacture of a bonded substrate (bonded substrate 100) having a single crystal wafer (single crystal wafer 50) made of a single crystal and a bonding substrate bonded to the single crystal wafer.
  • a method of depositing silicon carbide or silicon on a silicon carbide polycrystalline substrate (silicon carbide polycrystalline substrate 10) made of a silicon carbide polycrystal step S1, and vapor deposition in the silicon carbide polycrystalline substrate. Polishing the polished surface and setting the arithmetic average roughness of the evaporated surface to 1 nm or less (step S2), and bonding the polished surface and the single crystal wafer (step S3).
  • the gist is to provide.
  • a support substrate for bonding to a single crystal wafer which can suppress the formation of a gap between the single crystal wafer and the support substrate, the bonded substrate, and the support
  • a method for manufacturing a substrate and a method for manufacturing a bonded substrate can be provided.
  • FIG. 1 is a perspective view of a bonded substrate according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the support substrate according to the embodiment of the present invention.
  • FIG. 3 is a flowchart showing a method for manufacturing a support substrate according to an embodiment of the present invention.
  • FIG. 4 is a diagram showing a method for manufacturing a support substrate according to an embodiment of the present invention.
  • FIG. 5 is a flowchart showing a method for manufacturing a bonded substrate according to an embodiment of the present invention.
  • FIG. 1 is a perspective view of a bonded substrate 100 according to an embodiment of the present invention.
  • the bonded substrate 100 includes a single crystal wafer 50 made of a single crystal and a support substrate 30 bonded to the single crystal wafer 50.
  • the single crystal wafer 50 is made of a single crystal such as Si, GaN, SiC, or AlN.
  • the bonded substrate 100 is used as a substrate for semiconductor devices such as next-generation LED devices, power devices, and high-frequency devices.
  • the bonded substrate 100 ensures the required thickness and strength of the substrate by the support substrate 30 in use.
  • FIG. 2 is a cross-sectional view of the support substrate 30 according to the embodiment of the present invention.
  • support substrate 30 includes a silicon carbide polycrystalline substrate 10 made of a silicon carbide polycrystal, and a coat layer 20 deposited on silicon carbide polycrystalline substrate 10.
  • the silicon carbide polycrystalline substrate 10 is made of a polycrystalline silicon carbide that can be manufactured at low cost by sintering such as hot pressing.
  • the coat layer 20 is made of silicon carbide or silicon and includes a contact surface 22 that comes into contact with the single crystal wafer 50. Coat layer 20 is deposited on silicon carbide polycrystalline substrate 10 and then polished. Specifically, coat layer 20 is deposited on silicon carbide polycrystalline substrate 10 by physical vapor deposition, chemical vapor deposition, other vapor deposition, plating, or the like.
  • the average thickness t1 of the coat layer 20, which is the thickness in the growth direction of the coat layer 20, is 5 ⁇ m or more and 10 ⁇ m or less.
  • the surface of coat layer 20 in contact with single crystal wafer 50, that is, arithmetic average roughness Ra of contact surface 22 is 1 nm or less.
  • the planar accuracy of the contact surface 22 is 30 ⁇ m or less.
  • WARP representing the difference between the maximum value and the minimum value of the distance to the center plane of each is 30 ⁇ m or less.
  • FIG. 3 is a flowchart showing the method for manufacturing the support substrate according to the present embodiment.
  • FIG. 4 is a cross-sectional view of the support substrate for illustrating the support substrate manufacturing method according to the present embodiment.
  • the manufacturing method of the support substrate 30 includes (3.1) a vapor deposition step and (3.2) a polishing step.
  • Step S 1 silicon carbide or silicon is formed on the silicon carbide polycrystalline substrate 10 made of a polycrystalline silicon carbide.
  • a coat layer 20 having a thickness t2 (10 ⁇ m) is formed on silicon carbide polycrystalline substrate 10 by physical vapor deposition, chemical vapor deposition, other vapor deposition, plating, or the like.
  • polishing is performed on the vapor deposition surface 24 of the coating layer 20 which is the vapor deposited surface in the silicon carbide polycrystalline substrate 10. Apply. Specifically, mechanical polishing or chemical mechanical polishing is performed on the vapor deposition surface 24 of the coat layer 20.
  • the contact surface 22 is formed by setting the arithmetic average roughness of the vapor deposition surface 24 to 1 nm or less by the above polishing.
  • the thickness t1 of the coated layer 20 that has been polished is 5 ⁇ m or more and 10 ⁇ m or less.
  • the support substrate 30 is manufactured by the process described above.
  • FIG. 5 is a flowchart showing a method for manufacturing a bonded substrate according to the present embodiment.
  • step S1 and step S2 since it is the same as that of the support substrate 30 mentioned above, description is abbreviate
  • step S3 the surface polished in the polishing step of step S2, that is, the contact surface 22, and the single crystal wafer 50 are bonded.
  • the bonded substrate 100 is manufactured by the process described above.
  • Each support substrate has a different coating layer configuration. Specifically, the arithmetic average roughness of the surface of the coat layer constituting the support substrate according to the example is 1 nm or less.
  • the support substrate according to Comparative Example 1 does not include a coat layer, and the surface of the coat layer constituting the support substrate according to Comparative Example 2 is not polished.
  • support substrate according to the example is the same as the support substrate 30 according to the embodiment.
  • the support substrate according to the example showed almost no pores as observed with the support substrates according to Comparative Examples 1 and 2, and the arithmetic average roughness Ra showed a small value.
  • the support substrate 30 has the coating layer 20 made of silicon carbide or silicon between the silicon carbide polycrystalline substrate 10 and the single crystal wafer 50. Prepare. Since the arithmetic average roughness of the surface of the coat layer 20 in contact with the single crystal wafer 50 is 1 nm or less, the formation of voids between the coat layer 20 and the single crystal wafer 50 can be suppressed. Therefore, the support substrate 30 can suppress the formation of a gap between the single crystal wafer 50 and the support substrate 30.
  • the arithmetic average roughness of the surface of the coat layer 20 in contact with the single crystal wafer 50 is larger than 1 nm, a gap is formed between the single crystal wafer 50 and the support substrate 30. For this reason, the bonding surfaces do not sufficiently approach each other, and the bonding strength cannot be obtained.
  • the support substrate 30 can be manufactured at low cost.
  • the coat layer 20 is deposited on the silicon carbide polycrystalline substrate 10 by physical vapor deposition or chemical vapor deposition. Therefore, coat layer 20 has heat resistance and is firmly bonded to silicon carbide polycrystalline substrate 10.
  • the thickness t1 of the coat layer 20 is 5 ⁇ m or more. For this reason, contact surface 22 can be formed without being affected by irregularities on the surface of silicon carbide polycrystalline substrate 10 on which coat layer 20 is deposited.
  • the thickness t1 of the coat layer 20 is 10 ⁇ m or less. If the thickness t1 of the coat layer 20 is greater than 10 ⁇ m, the manufacturing cost increases, which is not preferable.
  • the gap between the single crystal wafer 50 and the support substrate 30 can be suppressed, and the bonded substrate 100 can be manufactured at a low cost by using the support substrate 30 having a small gap.
  • the bonded substrate 100 ensures the required substrate thickness and strength by the support substrate 30 in use.
  • silicon carbide polycrystalline substrate 10 constituting support substrate 30 can be manufactured by sintering, support substrate 30 having a large diameter can be easily manufactured. Accordingly, the bonded substrate 100 having a large diameter can be manufactured more easily than a single crystal wafer in which the entire substrate is made of a single crystal.
  • the method of manufacturing support substrate 30 includes step S1 of depositing silicon carbide or silicon on silicon carbide polycrystalline substrate 10 made of a polycrystalline silicon carbide, and a surface deposited on silicon carbide polycrystalline substrate 10. Is provided with step S2 for reducing the arithmetic average roughness of the deposited surface to 1 nm or less.
  • gap formed between the single crystal wafers 50 by a simple method can be suppressed. Moreover, it can further suppress that a space
  • the coat layer 20 is made of silicon carbide or silicon. For this reason, the coat layer 20 has characteristics such as high thermal conductivity, temperature lowering easily from high temperature, and excellent heat resistance.
  • the embodiment of the present invention can be modified as follows.
  • the planar accuracy of the contact surface 22 in the above-described embodiment is 30 ⁇ m or less.
  • BOW and WARP are each 30 ⁇ m or less.
  • the WARP is the difference between the maximum value and the minimum value of the distance from the center plane reference plane (best fit reference plane) to the center plane of the single crystal wafer 50 in which the deformation component due to its own weight is corrected in a state where the contact plane 22 is not fixed by suction Represents.
  • the planar accuracy of the contact surface 22 is not limited to this, and can be changed according to the outer diameter and thickness of the single crystal wafer 50.
  • a single crystal wafer having the same outer diameter and a large thickness as the single crystal wafer 50 is not easily deformed. For this reason, when the thickness of the single crystal wafer 50 is increased, the contact surface 22 is required to have higher planar accuracy.
  • a single crystal wafer having the same outer diameter and a small thickness as the single crystal wafer 50 is easily deformed. For this reason, when the thickness of the single crystal wafer 50 is reduced, the planar accuracy required for the contact surface 22 is reduced.
  • the support substrate 30 in the above-described embodiment is a substrate that is bonded to the single crystal wafer 50.
  • the present invention is not limited thereto, and the coat layer 20 is further grown by physical vapor deposition or chemical vapor deposition. There may be. According to this, it is not necessary to bond the support substrate 30 and the single crystal wafer 50, and it is possible to prevent impurities and the like from being mixed between the support substrate 30 and the single crystal wafer 50 in the bonding process.
  • the coating layer 20 in the above-described embodiment is not limited to silicon carbide or silicon, and may be formed of a raw material that matches the configuration of the single crystal wafer 50.
  • the silicon carbide polycrystalline substrate 10 in the above-described embodiment is not limited to a silicon carbide polycrystalline body, and may be formed of a raw material that matches the configuration of the coat layer 20 or the single crystal wafer 50.
  • the gap between the wafer and the substrate can be reduced and the bonding strength can be increased.
  • it can be applied to a bonded substrate in which a supporting substrate is bonded to a thin film single crystal wafer.
  • SYMBOLS 10 Silicon carbide polycrystalline substrate, 20 ... Coat layer, 22 ... Contact surface, 24 ... Deposition surface, 30 ... Support substrate, 50 ... Single crystal wafer, 100 ... Substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Products (AREA)

Abstract

　単結晶体からなる単結晶ウェハに貼り合わせられる支持基板３０であって、炭化珪素の多結晶体からなる炭化珪素多結晶基板１０と、炭化珪素多結晶基板１０に蒸着されるコート層２０とを備え、コート層２０は、炭化珪素又は珪素からなり、単結晶ウェハと接触し、単結晶ウェハと接触するコート層２０の接触面２２の算術平均粗さは、１ｎｍ以下である。

Description

支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
　本発明は、単結晶体からなる単結晶ウェハ及び単結晶ウェハに貼り合わせられる支持基板を備える貼り合わせ基板、貼り合わせ基板を構成する支持基板、支持基板の製造方法、及び貼り合わせ基板の製造方法に関する。
　従来、シリコン、炭化珪素、窒化ガリウム、窒化アルミニウム等の単結晶体は、耐熱性、耐電圧性に優れているだけでなく、優れた高周波特性等を備えることが判明している。このため、次世代のＬＥＤデバイス、パワーデバイス、高周波デバイス等に用いられる半導体材料として、これらの単結晶体からなるウェハ（以下、単結晶ウェハと適宜省略する）が広く知られている（例えば、特許文献１）。
　このような単結晶ウェハは、優れた特性を備える反面、製造方法が複雑で、価格が高くなる。このため、単結晶ウェハを支持する支持基板と、薄膜状の単結晶ウェハとを貼り合わせた、いわゆる、貼り合わせ基板が広く知られている。単結晶ウェハと、支持基板とを接着剤を使用せずに貼り合わせる方法としては、例えば、加熱加圧接合方法、貼り合わせ面へのイオンビーム照射による表面活性化接合方法、親水化処理による親水基を介した接合方法などが提案されている。
　このような貼り合わせ基板は、半導体材料として利用される側に、単結晶ウェハを配置することで、半導体デバイス製作用の材料として機能する。また、このような貼り合わせ基板は、使用上、要求される基板の厚み及び強度を支持基板により確保している。
特開２００５－８４７２号公報（第４－６頁）
　上述した従来の貼り合わせ基板には、次のような問題があった。すなわち、支持基板を焼結して製造する場合、支持基板に気孔が形成されてしまうため、支持基板の表面に凹凸が形成される。このため、単結晶ウェハに支持基板を貼り合わせると、単結晶ウェハと、支持基板との間に空隙が形成され、貼り合わせ面同士が充分に接近せず、貼り合わせ強度が得られないという問題があった。
　そこで、本発明は、単結晶ウェハと貼り合わせるための支持基板であって、単結晶ウェハと、支持基板との間に形成される空隙を抑制できる支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法の提供を目的とする。
　上述した課題を解決するため、本発明は、次のような特徴を有している。まず、本発明の第１の特徴は単結晶体からなる単結晶ウェハ（単結晶ウェハ５０）に貼り合わせられる支持基板（支持基板３０）であって、炭化珪素の多結晶体からなる炭化珪素多結晶基板（炭化珪素多結晶基板１０）と、炭化珪素多結晶基板に蒸着されるコート層（コート層２０）とを備え、コート層は、炭化珪素又は珪素からなり、単結晶ウェハと接触し、単結晶ウェハと接触するコート層の表面の算術平均粗さは、１ｎｍ以下であることを要旨とする。
　このような支持基板は、炭化珪素多結晶基板と単結晶ウェハとの間に炭化珪素又は珪素からなるコート層を備える。単結晶ウェハと接触するコート層の表面の算術平均粗さは、１ｎｍ以下であるため、コート層と、単結晶ウェハとの間で空隙が形成されることを抑制できる。
　従って、支持基板は、単結晶ウェハと、支持基板との間で空隙が形成されることを抑制できる。
　本発明の第２の特徴は、本発明の第１の特徴に係り、コート層は、物理気相成長法又は化学気相成長法により炭化珪素多結晶基板に蒸着されることを要旨とする。
　本発明の第３の特徴は、本発明の第１または２の特徴に係りコート層の厚みは、５μｍ以上であることを要旨とする。
　本発明の第４の特徴は、単結晶体からなる単結晶ウェハ（単結晶ウェハ５０）と、単結晶ウェハに貼り合わせられる支持基板（支持基板３０）とを備える貼り合わせ基板（貼り合わせ基板１００）であって、支持基板は、炭化珪素の多結晶体からなる炭化珪素多結晶基板（炭化珪素多結晶基板１０）と、炭化珪素多結晶基板に蒸着されるコート層（コート層２０）とを備え、コート層は、炭化珪素又は珪素からなり、単結晶ウェハと接触し、単結晶ウェハと接触するコート層の表面の算術平均粗さは、１ｎｍ以下であることを要旨とする。
　本発明の第５の特徴は、単結晶体からなる単結晶ウェハ（単結晶ウェハ５０）に貼り合わせられる支持基板（支持基板３０）の製造方法であって、炭化珪素の多結晶体からなる炭化珪素多結晶基板（炭化珪素多結晶基板１０）に炭化珪素又は珪素を蒸着するステップ（ステップＳ１）と、炭化珪素多結晶基板において、蒸着をした面に研磨を施し、蒸着をした面の算術平均粗さを、１ｎｍ以下にするステップ（ステップＳ２）とを備えることを要旨とする。
　本発明の第６の特徴は、単結晶体からなる単結晶ウェハ（単結晶ウェハ５０）と、単結晶ウェハに貼り合わせられる貼り合わせ用基板とを有する貼り合わせ基板（貼り合わせ基板１００）の製造方法であって、炭化珪素の多結晶体からなる炭化珪素多結晶基板（炭化珪素多結晶基板１０）に炭化珪素又は珪素を蒸着するステップ（ステップＳ１）と、炭化珪素多結晶基板において、蒸着をした面に研磨を施し、蒸着をした面の算術平均粗さを、１ｎｍ以下にするステップ（ステップＳ２）と、研磨を施した面と、単結晶ウェハとを貼り合わせるステップ（ステップＳ３）とを備えることを要旨とする。
　本発明の特徴によれば、単結晶ウェハと貼り合わせるための支持基板であって、単結晶ウェハと、支持基板との間で空隙が形成されることを抑制できる支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法を提供できる。
図１は、本発明の実施形態に係る貼り合わせ基板の斜視図である。 図２は、本発明の実施形態に係る支持基板の断面図である。 図３は、本発明の実施形態に係る支持基板の製造方法を示すフローチャートである。 図４は、本発明の実施形態に係る支持基板の製造方法を示す図である。 図５は、本発明の実施形態に係る貼り合わせ基板の製造方法を示すフローチャートである。
　次に、本発明に係る支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法について、図面を参照しながら説明する。具体的には、（１）貼り合わせ基板の全体構成、（２）支持基板の詳細構成、（３）支持基板の製造方法、（４）貼り合わせ基板の製造方法、（５）比較評価、（６）作用・効果、（７）その他の実施形態について説明する。
　なお、以下の図面の記載において、同一の部分には、同一の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。
　したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
　（１）貼り合わせ基板の全体構成
　図１は、本発明の実施形態に係る貼り合わせ基板１００の斜視図である。図１に示すように、貼り合わせ基板１００は、単結晶体からなる単結晶ウェハ５０と、単結晶ウェハ５０に貼り合わせられる支持基板３０とを備える。具体的には、単結晶ウェハ５０は、Ｓｉ、ＧａＮ、ＳｉＣ、ＡｌＮ等の単結晶体からなる。
　貼り合わせ基板１００は、次世代のＬＥＤデバイス、パワーデバイス、高周波デバイス等の半導体デバイス用基板として用いられる。貼り合わせ基板１００は、使用上、要求される基板の厚み及び強度を支持基板３０により確保している。
　（２）支持基板の詳細構成
　図２は、本発明の実施形態に係る支持基板３０の断面図である。図２に示すように、支持基板３０は、炭化珪素の多結晶体からなる炭化珪素多結晶基板１０と、炭化珪素多結晶基板１０に蒸着されるコート層２０とを備える。
　炭化珪素多結晶基板１０は、ホットプレス等の焼結により安価に製造できる炭化珪素の多結晶体からなる。
　コート層２０は、炭化珪素又は珪素からなり、単結晶ウェハ５０と接触する接触面２２を備える。コート層２０は、炭化珪素多結晶基板１０に蒸着され、その後、研磨される。具体的には、コート層２０は、物理気相成長法、化学気相成長法、その他蒸着方法、めっき処理等により炭化珪素多結晶基板１０に蒸着される。
　コート層２０の成長方向への厚みである、コート層２０の厚みｔ１の平均は、５μｍ以上、１０μｍ以下である。なお、単結晶ウェハ５０と接触するコート層２０の表面、つまり、接触面２２の算術平均粗さＲａは、１ｎｍ以下である。
　接触面２２の平面精度は、３０μｍ以下である。具体的には、基準面から単結晶ウェハ５０の中心面の差を表わすＢＯＷ及び、接触面２２を吸着固定しない状態において自重による変形成分を補正した中心面のベストフィット基準面から単結晶ウェハ５０の中心面までの距離の最大値と最小値の差を表わすＷＡＲＰは、それぞれ３０μｍ以下である。
　（３）支持基板の製造方法
　次に本実施形態に係る支持基板の製造方法について、図３、図４を用いて説明する。図３は、本実施形態に係る支持基板の製造方法を示すフローチャートである。図４は、本実施形態に係る支持基板の製造方法を示すための支持基板の断面図である。具体的には、支持基板３０の製造方法は、（３．１）蒸着工程、（３．２）研磨工程を含む。
　（３．１）蒸着工程
　図３、図４（ａ）、（ｂ）に示すように、ステップＳ１の蒸着工程では、炭化珪素の多結晶体からなる炭化珪素多結晶基板１０に炭化珪素又は珪素を蒸着して、厚さｔ２（１０μｍ）からなるコート層２０を形成する。具体的には、物理気相成長法、化学気相成長法、その他蒸着方法、めっき処理等により５μｍ以上のコート層２０を炭化珪素多結晶基板１０上に形成する。
　（３．２）研磨工程
　図３、図４（ｃ）に示すように、ステップＳ２の研磨工程では、炭化珪素多結晶基板１０において、蒸着をした面であるコート層２０の蒸着面２４に研磨を施す。具体的には、コート層２０の蒸着面２４に、機械研磨、又は化学機械研磨を施す。
　ステップＳ２の研磨工程では、上記研磨により、蒸着面２４の算術平均粗さを、１ｎｍ以下にすることで、接触面２２を形成する。研磨を施されたコート層２０の厚みｔ１は、５μｍ以上、１０μｍ以下である。上述した工程により、支持基板３０を製造する。
　（４）貼り合わせ基板の製造方法
　次に本実施形態に係る、貼り合わせ基板の製造方法について、図５を用いて説明する。図５は、本実施形態に係る、貼り合わせ基板の製造方法を示すフローチャートである。
　なお、ステップＳ１及びステップＳ２については、上述した支持基板３０と同様であるため、説明を省略する。
　（４．１）貼り合わせ工程
　ステップＳ３の貼り合わせ工程では、ステップＳ２の研磨工程で研磨を施した面、すなわち接触面２２と、単結晶ウェハ５０とを貼り合わせる。上述した工程により、貼り合わせ基板１００を製造する。
　（５）比較評価
　次に、本発明の効果を更に明確にするために、以下の比較例及び実施例に係る支持基板を用いて行った比較評価について説明する。具体的には、（５．１）評価方法、（５．２）評価結果について説明する。なお、本発明はこれらの例によって何ら限定されるものではない。
　（５．１）評価方法
　比較例及び実施例の支持基板を用いて、（５．１．１）支持基板の表面状態の観察、（５．１．２）表面粗さ評価を行った。比較評価に用いた比較例及び実施例に係る支持基板について、具体的に説明する。なお、支持基板を構成するウェハの直径サイズは、４インチである。
　各支持基板は、コート層の構成が異なる。具体的には、実施例に係る支持基板を構成するコート層の表面の算術平均粗さは、１ｎｍ以下である。比較例１に係る支持基板は、コート層を備えておらず、比較例２に係る支持基板を構成するコート層の表面には、研磨が施されていない。
　なお、実施例に係る支持基板は、実施形態に係る支持基板３０と同一である。
　（５．１．１）支持基板の表面状態の観察
　観察方法；光学顕微鏡にて、各支持基板の表面の凹凸を観察した。
　（５．１．２）表面粗さ評価
　評価方法；各支持基板の表面粗さを測定した。具体的には、算術平均粗さＲａを特定した。
　（５．２）評価結果
　上述した比較例１、比較例２、及び実施例に係る支持基板を用いた評価結果について、表１を参照しながら説明する。
Figure JPOXMLDOC01-appb-T000001
　実施例に係る支持基板は、比較例１、２に係る支持基板で観察されるような気孔がほとんど観察されず、算術平均粗さＲａも小さい値を示した。
　（６）作用・効果
　以上説明したように、本実施形態に係るこのような支持基板３０は、炭化珪素多結晶基板１０と単結晶ウェハ５０との間に炭化珪素又は珪素からなるコート層２０を備える。単結晶ウェハ５０と接触するコート層２０の表面の算術平均粗さは、１ｎｍ以下であるため、コート層２０と、単結晶ウェハ５０との間で空隙が形成されることを抑制できる。従って、支持基板３０は、単結晶ウェハ５０と、支持基板３０との間で空隙が形成されることを抑制できる。
　なお、単結晶ウェハ５０と接触するコート層２０の表面の算術平均粗さは、１ｎｍよりも大きい場合、単結晶ウェハ５０と、支持基板３０との間で空隙が形成されてしまう。このため、貼り合わせ面同士が十分に接近せず、貼り合わせ強度が得られない。
　本実施形態では、炭化珪素多結晶基板１０は、ホットプレス等の焼結により製造できるため、安価に支持基板３０を製造できる。
　本実施形態では、コート層２０は、物理気相成長法又は化学気相成長法により炭化珪素多結晶基板１０に蒸着される。このため、コート層２０は、耐熱性を備え、炭化珪素多結晶基板１０に強固に接着される。
　本実施形態では、コート層２０の厚みｔ１は、５μｍ以上である。このため、コート層２０が蒸着される炭化珪素多結晶基板１０の表面の凹凸による影響を受けずに接触面２２を形成できる。
　本実施形態では、コート層２０の厚みｔ１は、１０μｍ以下である。コート層２０の厚みｔ１が１０μｍよりも厚くなると、製造コストが高くなるため好ましくない。
　本実施形態では、単結晶ウェハ５０と支持基板３０との間の空隙を抑制でき、空隙の少ない支持基板３０を用いて、低コストで貼り合わせ基板１００を製造できる。
　本実施形態では、貼り合わせ基板１００は、使用上、要求される基板の厚み及び強度を支持基板３０により確保している。また、支持基板３０を構成する炭化珪素多結晶基板１０は、焼結により製造できるため、容易に大口径の支持基板３０を製造できる。従って、基板全体が単結晶体からなる単結晶ウェハよりも容易に大口径の貼り合わせ基板１００を製造できる。
　本実施形態では、支持基板３０の製造方法は、炭化珪素の多結晶体からなる炭化珪素多結晶基板１０に炭化珪素又は珪素を蒸着するステップＳ１と、炭化珪素多結晶基板１０に蒸着をした面に研磨を施し、蒸着をした面の算術平均粗さを１ｎｍ以下にするステップＳ２とを備える。
　このため、従来の炭化珪素多結晶基板１０と、単結晶ウェハ５０とを貼り合わせる方法に比べて、簡素な方法で単結晶ウェハ５０との間に形成される空隙を抑制できる。また、蒸着をした面に研磨を施すことにより、単結晶ウェハ５０との間で空隙が形成されることを更に抑制できる。
　本実施形態では、コート層２０は、炭化珪素又は珪素からなる。このため、コート層２０は、熱伝導率が高く、高温から温度が下がりやすく、且つ、耐熱性に優れる等の特性を備える。
　（７）その他の実施形態
　上述したように、本発明の実施形態を通じて本発明の内容を開示したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
　例えば、本発明の実施形態は、次のように変更することができる。上述した実施形態における接触面２２の平面精度は、３０μｍ以下である。具体的には、ＢＯＷ及びＷＡＲＰは、それぞれ３０μｍ以下である。
　ＢＯＷは、基準面から単結晶ウェハ５０の中心面の差を表わす。ＷＡＲＰは、接触面２２を吸着固定しない状態において、自重による変形成分を補正した中心面の基準面（ベストフィット基準面）から単結晶ウェハ５０の中心面までの距離の最大値と最小値の差を表わす。
　しかしながら、接触面２２の平面精度は、これに限られず、単結晶ウェハ５０の外径、厚みに応じて変更できる。例えば、単結晶ウエハ５０と外径が同じで厚みが厚い単結晶ウエハは、変形しにくくなる。このため、単結晶ウエハ５０の厚みを厚くした場合には、接触面２２は、更に高い精度の平面精度が要求される。一方、単結晶ウエハ５０と外径が同じで厚みが薄い単結晶ウエハは、変形しやすくなる。このため、単結晶ウエハ５０の厚みを薄くした場合には、接触面２２が要求される平面精度が緩くなる。
　上述した実施形態における支持基板３０は、単結晶ウェハ５０に貼り合わせられる基板としたが、これに限らず、コート層２０を物理気相成長法又は化学気相成長法により更に成長させたものであってもよい。これによれば、支持基板３０と単結晶ウェハ５０とを貼り合わせる必要がなく、貼り合わせ工程において、支持基板３０と単結晶ウェハ５０との間に不純物等が混入することを防止できる。
　上述した実施形態におけるコート層２０は、炭化珪素又は珪素に限らず、単結晶ウェハ５０の構成に合わせた原料によって形成されていてもよい。
　上述した実施形態における炭化珪素多結晶基板１０は、炭化珪素の多結晶体に限らず、コート層２０又は単結晶ウェハ５０の構成等に合わせた原料によって形成されてもよい。
　このように、本発明は、ここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は、上述の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
　なお、日本国特許出願特願第２００９－０８５２９４号（２００９年３月３１日出願）の全内容が、参照により、本願明細書に組み込まれている。
　本発明によれば、ウエハと基板とを貼り合わせて使用する場合に、ウェハと基板との間の空隙を低減でき、貼り合わせ強度を高めることができるため、薄膜状の単結晶ウェハの強度を確保するために薄膜状の単結晶ウエハに支持基板を貼り合わせた貼り合わせ基板に適用できる。
１０…炭化珪素多結晶基板、　２０…コート層、　２２…接触面、　２４…蒸着面、　３０…支持基板、　５０…単結晶ウェハ、　１００…基板

Claims (6)

  1. 　単結晶体からなる単結晶ウェハに貼り合わせられる支持基板であって、
    　炭化珪素の多結晶体からなる炭化珪素多結晶基板と、
    　前記炭化珪素多結晶基板に蒸着されるコート層とを備え、
    　前記コート層は、炭化珪素又は珪素からなり、前記単結晶ウェハと接触し、
    　前記単結晶ウェハと接触する前記コート層の表面の算術平均粗さは、１ｎｍ以下である支持基板。
  2. 　前記コート層は、物理気相成長法又は化学気相成長法により前記炭化珪素多結晶基板に蒸着される請求項１に記載の支持基板。
  3. 　前記コート層の厚みは、５μｍ以上である請求項１または請求項２に記載の支持基板。
  4. 　単結晶体からなる単結晶ウェハと、前記単結晶ウェハに貼り合わせられる支持基板とを備える貼り合わせ基板であって、
    　前記支持基板は、
    　炭化珪素の多結晶体からなる炭化珪素多結晶基板と、
    　前記炭化珪素多結晶基板に蒸着されるコート層とを備え、
    　前記コート層は、炭化珪素又は珪素からなり、前記単結晶ウェハと接触し、
    　前記単結晶ウェハと接触する前記コート層の表面の算術平均粗さは、１ｎｍ以下である貼り合わせ基板。
  5. 　単結晶体からなる単結晶ウェハに貼り合わせられる支持基板の製造方法であって、
    　炭化珪素の多結晶体からなる炭化珪素多結晶基板に炭化珪素又は珪素を蒸着するステップと、
    　前記炭化珪素多結晶基板において、前記蒸着をした面に研磨を施し、前記蒸着をした面の算術平均粗さを、１ｎｍ以下にするステップと
    を備える支持基板の製造方法。
  6. 　単結晶体からなる単結晶ウェハと、前記単結晶ウェハに貼り合わせられる貼り合わせ用基板とを有する貼り合わせ基板の製造方法であって、
    　炭化珪素の多結晶体からなる炭化珪素多結晶基板に炭化珪素又は珪素を蒸着するステップと、
    　前記炭化珪素多結晶基板において、前記蒸着をした面に研磨を施し、前記蒸着をした面の算術平均粗さを、１ｎｍ以下にするステップと、
    　前記研磨を施した面と、前記単結晶ウェハとを貼り合わせるステップと
    を備える貼り合わせ基板の製造方法。
PCT/JP2010/054859 2009-03-31 2010-03-19 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法 WO2010113685A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020117025157A KR101356327B1 (ko) 2009-03-31 2010-03-19 지지 기판, 접합 기판, 지지 기판의 제조 방법 및 접합 기판의 제조 방법
CN2010800149764A CN102378832A (zh) 2009-03-31 2010-03-19 支承基板、贴合基板、支承基板的制造方法及贴合基板的制造方法
US13/262,153 US20120074404A1 (en) 2009-03-31 2010-03-19 Supporting substrate, bonded substrate, method for manufacturing supporting substrate, and method for manufacturing bonded substrate
EP10758459.1A EP2415909B1 (en) 2009-03-31 2010-03-19 Bonded substrate, and method for manufacturing bonded substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009085294A JP5404135B2 (ja) 2009-03-31 2009-03-31 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
JP2009-085294 2009-03-31

Publications (1)

Publication Number Publication Date
WO2010113685A1 true WO2010113685A1 (ja) 2010-10-07

Family

ID=42827980

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/054859 WO2010113685A1 (ja) 2009-03-31 2010-03-19 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法

Country Status (6)

Country Link
US (1) US20120074404A1 (ja)
EP (1) EP2415909B1 (ja)
JP (1) JP5404135B2 (ja)
KR (1) KR101356327B1 (ja)
CN (1) CN102378832A (ja)
WO (1) WO2010113685A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2627803B1 (en) * 2010-10-13 2017-11-22 The University Of Warwick Heterogrowth

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473088B1 (ko) * 2017-03-02 2022-12-01 신에쓰 가가꾸 고교 가부시끼가이샤 탄화규소 기판의 제조 방법 및 탄화규소 기판
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
JP2019210161A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
JP7292573B2 (ja) * 2018-12-07 2023-06-19 住友金属鉱山株式会社 炭化珪素多結晶基板およびその製造方法
CN110957289A (zh) * 2019-12-17 2020-04-03 母凤文 多层复合基板结构及其制备方法
FR3134231A1 (fr) * 2022-04-04 2023-10-06 Soitec Substrat pour un dispositif électronique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0977595A (ja) * 1995-09-12 1997-03-25 Denso Corp 炭化珪素単結晶の製造方法
JPH11147795A (ja) * 1997-11-17 1999-06-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
WO2001009412A1 (fr) * 1999-07-30 2001-02-08 Nippon Pillar Packing Co., Ltd. Materiau de tirage de sic monocristallin et procede de preparation associe
JP2002047100A (ja) * 2000-07-31 2002-02-12 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣの育成方法
JP2005008472A (ja) 2003-06-18 2005-01-13 Nippon Steel Corp 高品質４ｈ型炭化珪素単結晶、および単結晶ウェハ
JP2009085294A (ja) 2007-09-28 2009-04-23 Aisin Chem Co Ltd 流体制御部品用樹脂製ホルダー及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234508C2 (de) * 1992-10-13 1994-12-22 Cs Halbleiter Solartech Verfahren zur Herstellung eines Wafers mit einer monokristallinen Siliciumcarbidschicht
US6110279A (en) * 1996-03-29 2000-08-29 Denso Corporation Method of producing single-crystal silicon carbide
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20040134418A1 (en) * 2002-11-08 2004-07-15 Taisuke Hirooka SiC substrate and method of manufacturing the same
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US7462552B2 (en) * 2005-05-23 2008-12-09 Ziptronix, Inc. Method of detachable direct bonding at low temperatures
US7405430B2 (en) * 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
EP2109883A1 (en) * 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0977595A (ja) * 1995-09-12 1997-03-25 Denso Corp 炭化珪素単結晶の製造方法
JPH11147795A (ja) * 1997-11-17 1999-06-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
WO2001009412A1 (fr) * 1999-07-30 2001-02-08 Nippon Pillar Packing Co., Ltd. Materiau de tirage de sic monocristallin et procede de preparation associe
JP2002047100A (ja) * 2000-07-31 2002-02-12 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣの育成方法
JP2005008472A (ja) 2003-06-18 2005-01-13 Nippon Steel Corp 高品質４ｈ型炭化珪素単結晶、および単結晶ウェハ
JP2009085294A (ja) 2007-09-28 2009-04-23 Aisin Chem Co Ltd 流体制御部品用樹脂製ホルダー及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2415909A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2627803B1 (en) * 2010-10-13 2017-11-22 The University Of Warwick Heterogrowth

Also Published As

Publication number Publication date
EP2415909A4 (en) 2013-10-16
KR101356327B1 (ko) 2014-01-28
JP5404135B2 (ja) 2014-01-29
US20120074404A1 (en) 2012-03-29
JP2010235392A (ja) 2010-10-21
CN102378832A (zh) 2012-03-14
EP2415909B1 (en) 2016-05-11
EP2415909A1 (en) 2012-02-08
KR20120001783A (ko) 2012-01-04

Similar Documents

Publication Publication Date Title
WO2010113685A1 (ja) 支持基板、貼り合わせ基板、支持基板の製造方法、及び貼り合わせ基板の製造方法
TWI719051B (zh) ＳｉＣ複合基板及其製造方法
JP6772711B2 (ja) 半導体積層構造体および半導体デバイス
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
JP5756888B2 (ja) 半導体用複合基板のハンドル基板
CN112585305B (zh) GaN层叠基板的制造方法
KR20160120719A (ko) 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판
KR20160041840A (ko) 단결정 재료 사용의 개선된 효율을 갖는 유사 기판
US20110229719A1 (en) Manufacturing method for crystal, manufacturing apparatus for crystal, and stacked film
JP6327519B2 (ja) 炭化珪素単結晶基板の加工方法、及び治具付き炭化珪素単結晶基板
JP5989559B2 (ja) 複合基板
KR101101983B1 (ko) 종자정 어셈블리 및 그 제조 방법
WO2020195196A1 (ja) ＳｉＣ複合基板及び半導体デバイス用複合基板
US20190214260A1 (en) Bonding of diamond wafers to carrier substrates
JP7081453B2 (ja) 黒鉛基材、炭化珪素の成膜方法および炭化珪素基板の製造方法
JP6317056B2 (ja) アルミニウム膜被着方法
JP2012004228A (ja) 炭化珪素単結晶の製造方法および炭化珪素基板
WO2020195197A1 (ja) ＳｉＣ複合基板及び半導体デバイス用複合基板
WO2020235074A1 (ja) 半導体基板の製造方法および半導体装置の製造方法
US20240258195A1 (en) Bonded body comprising mosaic diamond wafer and semiconductor of different type, method for producing same, and mosaic diamond wafer for use in bonded body with semiconductor of different type
JP5024996B2 (ja) ガラス製静電チャックの製造方法
US20240332011A1 (en) Polycrystalline silicon carbide substrate and method of manufacturing the same
JP2010073722A (ja) 静電チャック
KR20240023994A (ko) 표면 형상을 갖는 세라믹 웨이퍼 및 이의 제조
CN118727148A (zh) 多晶碳化硅基板及其制造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080014976.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10758459

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010758459

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20117025157

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13262153

Country of ref document: US