WO2010112281A1 - Integrierte esd-schutzschaltung - Google Patents

Integrierte esd-schutzschaltung Download PDF

Info

Publication number
WO2010112281A1
WO2010112281A1 PCT/EP2010/052431 EP2010052431W WO2010112281A1 WO 2010112281 A1 WO2010112281 A1 WO 2010112281A1 EP 2010052431 W EP2010052431 W EP 2010052431W WO 2010112281 A1 WO2010112281 A1 WO 2010112281A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitter
esd protection
protection circuit
base
circuit according
Prior art date
Application number
PCT/EP2010/052431
Other languages
English (en)
French (fr)
Inventor
Wolfgang Reinprecht
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Publication of WO2010112281A1 publication Critical patent/WO2010112281A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Definitions

  • the present invention relates to an integrated ESD protection circuit with a discharge stage and a trigger stage.
  • electrostatic charging can cause overvoltages, while discharging them
  • ESD electrostatic damage
  • Such protective circuits in particular for applications in the high-voltage range, usually include a trigger stage and a power stage. The occurrence of an overvoltage pulse causes the discharge stage to be activated by the trip stage and then eliminates the overvoltage by a discharge which does not damage the circuit.
  • the ratio of discharge current and triggering current should be as high as possible.
  • WO 2008 / 157315A2 describes an ESD protection circuit with a preamplifier as the trigger stage and a PNP power transistor as the discharge stage.
  • GB 2 090 701 A describes a circuit in which a bipolar transistor with n + regions as emitter and
  • the object of the present invention is to provide an ESD protection circuit for high-voltage applications, in which the response speed, the response and the current distribution over the discharge stage are improved.
  • the ESD protection circuit comprises a discharge stage, with which the circuit is discharged when an overvoltage occurs, as well as a trip stage connected to the discharge stage, with which the discharge is triggered when an overvoltage occurs.
  • the discharge stage comprises a bipolar transistor, and the trigger stage is formed by the base and the emitter or the base and the collector of the bipolar transistor, which act as a trigger diode. When an overvoltage occurs, a breakdown of the trigger diode is caused in the reverse direction.
  • the trigger diode directly drives the power for the base.
  • the charge carriers required for the discharge current are already in the base-emitter region or the base-collector region when an overvoltage occurs, so that there is virtually no delay between the triggering event and the activation of the protective circuit.
  • the integrated ESD protection circuit has a discharge stage, with which the circuit is discharged when an overvoltage occurs, as well as a trigger stage connected to the discharge stage, with which a discharge is triggered when an overvoltage occurs.
  • the discharge stage comprises at least one PNP bipolar transistor having an emitter, a base and a collector, the base being formed by an n-type doped well to which an external electrical potential can be applied.
  • the emitter and the collector are formed by p-type doped regions in the n-type doped well.
  • the triggering stage is formed by the base and the emitter or by the base and the collector.
  • the bipolar transistor is designed for high-voltage deployment by the height of the wells and the emitter / collector regions.
  • the base is connected to a terminal of a supply voltage via an ohmic resistor, which is provided in a normal operation of the circuit for preventing leakage currents.
  • the base is connected to a terminal of a supply voltage via a driver circuit which, in a normal operation of the circuit, turns off the ESD protection circuit to prevent leakage currents.
  • the circuit comprises a plurality of bipolar transistors, each of which has a trigger diode in the form of the emitter-base region.
  • Each bipolar transistor thus has its own trigger diode and a series resistor connected in series, so that the tripping current flows in each case within the relevant unit of the discharge stage.
  • a current-dependent amount of heat is generated in the bipolar transistors, which increases the trigger voltage. Due to the dependence of the trigger voltage on the current, a uniform distribution of the total discharge current through the transistors is controlled automatically. Parasitic voltage drop on the control line for the base is eliminated. Because no separate trigger stage is required, which usually requires about half of the active area of a discharge stage, a large amount of chip area is saved in comparison with previous protective circuits.
  • the discharge stage comprises a plurality of PNP bipolar transistors
  • the emitters, the bases and the collectors of the bipolar transistors are each connected to one another in an electrically conductive manner.
  • the discharge stage comprises a plurality of PNP bipolar transistors
  • the bases of the bipolar transistors are electrically conductively connected to one another, and the emitters and the collectors are each connected in groups in an electrically conductive manner.
  • the emitters are connected to a positive terminal of a supply voltage and the collectors to a ground terminal.
  • a plurality of emitter / collector regions are arranged in a sequence at a distance from each other.
  • a plurality of emitter / collector regions are arranged in a sequence at a distance from each other and connected alternately or in groups, each with a terminal of a supply voltage.
  • contact areas for applying an external electrical potential to the base are present in the n-type doped well at a distance from the emitter / collector regions.
  • the emitter / collector regions and the contact regions are arranged on an upper side of a substrate and provided with contacts.
  • FIG. 1 shows an embodiment of the integrated ESD protection circuit in cross section.
  • FIG. 2 shows a circuit diagram for an embodiment of the ESD protection circuit.
  • FIG. 3 shows a further circuit diagram according to FIG. 2 for a further exemplary embodiment.
  • FIG. 4 shows a further circuit diagram according to FIG. 2 for an exemplary embodiment with emitters interconnected in groups.
  • FIG. 5 shows a further circuit diagram according to FIG. 2 for an embodiment with emitters interconnected in groups and collectively interconnected collectors.
  • a doped well 2 of a first conductivity type is located on an upper side.
  • a differently formed, conductively doped region may be present, or also the substrate 1 may be completely provided with a basic doping for the first conductivity type.
  • a plurality of emitter / collector regions CEl, CE2, CE3, CE4 are arranged, which may also be formed as doped wells.
  • the emitter / collector regions CE1, CE2, CE3, CE4 are doped for a second conductivity type opposite to the first conductivity type.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the emitter / collector regions CEl, CE2, CE3, CE4 are arranged at a distance from one another. They each form a horizontal bipolar transistor with the semiconductor material of the first conductivity type present therebetween.
  • contact regions B12, B23, B34, B45 which are higher, can be arranged at a distance from the emitter / collector regions CE1, CE2, CE3, CE4 n-type doped as the surrounding semiconductor material.
  • contacts 5 can be applied on the upper side, which, for example, in a manner known per se suitably structured metallizations can be formed. Instead, it is also possible to connect the contact regions B12, B23, B34, B45 via conductively doped regions within the semiconductor material to the integrated circuit.
  • the emitter / collector regions CE1, CE2, CE3, CE4 and the contact regions B12, B23, B34, B45 the well implantations carried out in a production process for high-voltage components can be used.
  • the ESD protection circuit is already functional if only two oppositely doped emitter / collector regions CE1, CE2 are arranged at a distance from one another in the doped semiconductor material. Depending on the connection in the circuit, one of the two emitter / collector regions CE1, CE2 fulfills the function of the emitter and the other of the two emitter / collector regions CE1, CE2 fulfills the function of the collector.
  • the emitter-base path is provided as a trigger diode of the trip stage.
  • an embodiment with a plurality of bipolar transistors which by means of a plurality of emitter / collector regions CEl, CE2, CE3, CE4 can be realized in the form shown in the Figure 1 as an example.
  • each bipolar transistor of the ESD protection circuit remains off, for example, by an ohmic resistor connected between the base and the positive terminal of a supply voltage.
  • a breakdown of the emitter-base diodes formed by an emitter / collector region CE1, CE2, CE3, CE4 and the n-doped well 2 of the ESD protection circuit (trigger diodes) in the reverse direction caused.
  • the trigger diode supplies the base current of the bipolar transistor in each case.
  • the base-emitter current is amplified by the bipolar transistor by a factor typically on the order of about 2.
  • the discharge current is the sum of the base current and the collector current, which corresponds approximately to twice the emitter current.
  • each transistor has its own trigger diode.
  • each transistor has its own trigger diode.
  • FIG. 2 shows a circuit diagram that can be implemented, for example, with the component according to FIG.
  • a plurality of PNP transistors is connected in parallel.
  • the first terminal VO of the supply voltage is, for example, a ground terminal and the second terminal Vl of the supply voltage is a positive terminal to ground.
  • the collectors Cl, C2, ..., Cn are each connected to the ground terminal, while the emitters El, E2, ..., En are connected to the positive terminal of the supply voltage.
  • the base terminals Bl, B2, ..., Bn are connected together via a resistor 3 to the positive terminal of the supply voltage.
  • the resistor 3 ensures that the bipolar transistors are switched off in the normal mode of operation.
  • the resistor 3 and the capacitance between a respective base terminal and the substrate of the device provide an AC coupling in both current directions which acts as a pre-trigger for the bipolar transistors before the DC voltage trigger level is reached.
  • FIG. 3 shows a circuit diagram according to FIG. 2, in which the ohmic resistance is replaced by an active circuit for preventing leakage currents. Leakage could occur at high temperatures in cases where the base is not drawn to the positive emitter terminal.
  • the ESD protection circuit of the embodiment of Figure 3 is turned off in the normal mode of operation by means of a driver circuit 4, which is operated with AC or DC voltage to maintain the state without leakage currents.
  • FIG. 4 shows a circuit diagram according to FIG. 2 for a further exemplary embodiment in which a plurality of positive Connections VIl, V12, V13 of the supply voltage are present, which may be at the same electrical potential or at different electrical potentials.
  • the emitters E1, E2,..., E9 of the nine bipolar transistors present in this exemplary embodiment are connected in groups to the terminals of the supply voltage.
  • the first emitter El, the fourth emitter E4, the fifth emitter E5 and the seventh emitter E7 are connected to the terminal VIl; the second emitter E2, the sixth emitter E6 and the ninth emitter E9 are connected to the terminal V12; and the third emitter E3 and the eighth emitter E8 are connected to the terminal V13.
  • All collectors Cl, C2, ..., C9 are connected to the ground terminal VO.
  • FIG. 5 shows a circuit diagram according to FIG. 2 for a further exemplary embodiment, in which a first terminal VO1, a second terminal V02, a third terminal V03, a fourth terminal VI1, a fifth terminal V12 and a sixth terminal V13 of a supply voltage available.
  • the collectors Cl, C2,..., C9 of the bipolar transistors are connected in groups to the first three terminals VO1, V02, V03 of the supply voltage.
  • These connections VO1, V02, V03 can be at different electrical potentials, in particular at negative potentials, or also at the same electrical potential, in particular at ground. The latter case may be advantageous, for example, if ground connections are provided at several points in the integrated circuit.
  • These terminals VIl, V12, V13 are positive to ground when using PNP transistors and may be at the same electrical potential or at different electrical potentials.
  • the ESD protection circuit has a unipolar construction and, in normal operation, allows both a positive and a negative voltage below the trigger threshold, so that the terminals V1, VI1, V12, V13 can also be poled negatively with respect to the terminals VO, VO1, V02, V03 ,
  • the ESD protection circuit then acts in the same way, but has no voltage limit up to the trigger voltage in comparison to a nonpolarizable ESD protection circuit.
  • the trigger voltages of the emitter-base diodes or the collector-base diodes can be chosen differently. At the terminals to which a respective group of emitters or collectors are connected, set accordingly different terminal voltages. LIST OF REFERENCE NUMBERS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Mit einer Entladestufe wird eine zu schützende Schaltung bei Auftreten einer Überspannung entladen. Mit der Entladestufe verbunden ist eine Auslösestufe, mit der die Entladung ausgelöst wird. Die Entladestufe umfasst einen oder mehrere Bipolartransistor mit einem Emitter (CE1), einer Basis (B12) und einem Kollektor (CE2), und die Auslösestufe wird durch die Basis und den Emitter oder durch die Basis und den Kollektor als Trigger-Diode gebildet.

Description

Beschreibung
Integrierte ESD-Schutzschaltung
Die vorliegende Erfindung betrifft eine integrierte ESD- Schutzschaltung mit einer Entladestufe und einer Auslösestufe .
In einer integrierten Schaltung können durch elektrostatische Aufladung Überspannungen entstehen, bei deren Entladung die
Schaltung möglicherweise zerstört wird. Um das zu verhindern, werden Schutzschaltungen gegen ESD (electrostatic damage) verwendet, die beim Auftreten einer Überspannung eine kontrollierte Entladung bewirken, die die Überspannung abbaut und für die zu schützende Schaltung unschädlich ist. Derartige Schutzschaltungen, insbesondere für Anwendungen im Hochvoltbereich, umfassen üblicherweise eine Auslösestufe (trigger stage) und eine Entladestufe (power stage) . Das Auftreten eines Überspannungspulses bewirkt, dass die Ent- ladestufe durch die Auslösestufe aktiviert wird und daraufhin die Überspannung durch eine die Schaltung nicht beschädigende Entladung beseitigt. Das Verhältnis aus Entladestromstärke und Auslösestromstärke sollte möglichst groß sein.
In der WO 2008/157315A2 ist eine ESD-Schutzschaltung mit einem Vorverstärker als Auslösestufe und einem PNP-Leistungs- transistor als Entladestufe beschrieben.
In der GB 2 090 701 A ist eine Schaltung beschrieben, bei der ein Bipolartransitor mit n+-Bereichen als Emitter und
Kollektor und einem dazwischen vorhandenen p++-Bereich als Basis zum Schutz eines IGFET eingesetzt wird. Aufgabe der vorliegenden Erfindung ist es, eine ESD-Schutz- schaltung für Hochvolt-Anwendungen anzugeben, bei der die Ansprechgeschwindigkeit, das Ansprechverhalten und die Stromverteilung über die Entladestufe verbessert sind.
Diese Aufgabe wird mit der integrierten ESD-Schutzschaltung mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Die ESD-Schutzschaltung umfasst eine Entladestufe, mit der die Schaltung bei Auftreten einer Überspannung entladen wird, sowie eine mit der Entladestufe verbundene Auslösestufe, mit der bei Auftreten einer Überspannung die Entladung ausgelöst wird. Die Entladestufe umfasst einen Bipolartransistor, und die Auslösestufe ist durch die Basis und den Emitter beziehungsweise die Basis und den Kollektor des Bipolartransistors gebildet, die als Trigger-Diode fungieren. Beim Auftreten einer Überspannung wird ein Durchbruch der Trigger-Diode in deren Sperrrichtung hervorgerufen. Die Trigger-Diode treibt direkt den Strom für die Basis. Die für den Entladestrom erforderlichen Ladungsträger befinden sich beim Auftreten einer Überspannung bereits in dem Basis-Emitter-Bereich beziehungsweise dem Basis-Kollektor-Bereich, so dass zwischen dem auslösenden Ereignis und dem Wirksamwerden der Schutz- Schaltung praktisch keine Verzögerung stattfindet. Damit wird ein schnelleres Ansprechen der ESD-Schutzschaltung erreicht, so dass eine gegebenenfalls auftretende Überspannung schneller als bisher entladen und somit auf einen niedrigeren Wert begrenzt werden kann. Außerdem werden Verluste durch parasi- täre Ströme, die in einer vorgeschalteten separaten Stufe auftreten können, vermieden. Die integrierte ESD-Schutzschaltung weist eine Entladestufe auf, mit der die Schaltung bei Auftreten einer Überspannung entladen wird, sowie eine mit der Entladestufe verbundene Auslösestufe, mit der eine Entladung bei Auftreten einer Überspannung ausgelöst wird. Die Entladestufe umfasst mindestens einen PNP-Bipolartransistor mit einem Emitter, einer Basis und einem Kollektor, wobei die Basis durch eine n-lei- tend dotierte Wanne gebildet ist, an die ein externes elektrisches Potenzial angelegt werden kann. Der Emitter und der Kollektor sind durch p-leitend dotierte Bereiche in der n- leitend dotierten Wanne gebildet. Die Auslösestufe ist durch die Basis und den Emitter oder durch die Basis und den Kollektor gebildet.
Bei einem Ausführungsbeispiel der ESD-Schutzschaltung ist der Bipolartransistor durch die Höhe der Dotierungen der Wanne und der Emitter/Kollektorbereiche für einen Hochvolteinsatz ausgelegt .
Bei einem weiteren Ausführungsbeispiel ist die Basis über einen ohmschen Widerstand, der in einer normalen Betriebsweise der Schaltung zur Verhinderung von Leckströmen vorgesehen ist, mit einem Anschluss einer Versorgungsspannung verbunden .
Bei einem weiteren Ausführungsbeispiel ist die Basis über eine Treiberschaltung, die in einer normalen Betriebsweise der Schaltung die ESD-Schutzschaltung zur Verhinderung von Leckströmen abschaltet, mit einem Anschluss einer Versorgungsspannung verbunden.
Bei weiteren Ausführungsbeispielen der ESD-Schutzschaltung umfasst die Schaltung eine Vielzahl von Bipolartransistoren, von denen jeder eine Trigger-Diode in Form des Emitter-Basis- Bereiches aufweist. Jeder Bipolartransistor besitzt somit eine eigene Trigger-Diode und einen dazu in Serie geschalteten Basiswiderstand, so dass der Auslösestrom jeweils inner- halb der betreffenden Einheit der Entladestufe fließt. Im Betrieb der Schaltung wird in den Bipolartransistoren eine von der Stromstärke abhängige Wärmemenge erzeugt, die die Triggerspannung erhöht. Infolge der Abhängigkeit der Triggerspannung von der Stromstärke wird eine gleichmäßige Vertei- lung des gesamten Entladestromes über die Transistoren selbsttätig geregelt. Parasitärer Spannungsabfall auf der Kontrollleitung für die Basis wird beseitigt. Weil keine gesonderte Auslösestufe erforderlich ist, die üblicherweise etwa die Hälfte des aktiven Bereiches einer Entladestufe be- ansprucht, wird im Vergleich zu bisherigen Schutzschaltungen viel Chipfläche eingespart.
Bei einem weiteren Ausführungsbeispiel, bei dem die Entladestufe eine Mehrzahl von PNP-Bipolartransistoren umfasst, sind die Emitter, die Basen und die Kollektoren der Bipolartransistoren jeweils elektrisch leitend miteinander verbunden.
Bei einem weiteren Ausführungsbeispiel, bei dem die Entladestufe eine Mehrzahl von PNP-Bipolartransistoren umfasst, sind die Basen der Bipolartransistoren elektrisch leitend miteinander verbunden, und die Emitter und die Kollektoren sind jeweils gruppenweise elektrisch leitend verbunden.
Bei einem weiteren Ausführungsbeispiel, bei dem die Entlade- stufe eine Mehrzahl von PNP-Bipolartransistoren umfasst, sind die Emitter mit einem positiven Anschluss einer Versorgungsspannung und die Kollektoren mit einem Masseanschluss verbunden . Bei einem weiteren Ausführungsbeispiel sind mehrere Emitter/Kollektorbereiche in einer Abfolge im Abstand zueinander angeordnet.
Bei einem weiteren Ausführungsbeispiel sind mehrere Emitter/Kollektorbereiche in einer Abfolge im Abstand zueinander angeordnet und alternierend oder gruppenweise mit je einem Anschluss einer Versorgungsspannung verbunden.
Bei einem weiteren Ausführungsbeispiel sind in der n-leitend dotierten Wanne im Abstand zu den Emitter/Kollektorbereichen Kontaktbereiche zum Anlegen eines externen elektrischen Potenzials an die Basis vorhanden.
Bei einem weiteren Ausführungsbeispiel sind die Emitter/Kollektorbereiche und die Kontaktbereiche an einer Oberseite eines Substrates angeordnet und mit Kontakten versehen.
Es folgt eine genauere Beschreibung von Beispielen der ESD- Schutzschaltung anhand der beigefügten Figuren.
Die Figur 1 zeigt ein Ausführungsbeispiel der integrierten ESD-Schutzschaltung im Querschnitt.
Die Figur 2 zeigt ein Schaltungsschema für ein Ausführungsbeispiel der ESD-Schutzschaltung.
Die Figur 3 zeigt ein weiteres Schaltungsschema gemäß der Figur 2 für ein weiteres Ausführungsbeispiel. Die Figur 4 zeigt ein weiteres Schaltungsschema gemäß der Figur 2 für ein Ausführungsbeispiel mit gruppenweise zusammengeschalteten Emittern.
Die Figur 5 zeigt ein weiteres Schaltungsschema gemäß der Figur 2 für ein Ausführungsbeispiel mit gruppenweise zusammengeschalteten Emittern und gruppenweise zusammengeschalteten Kollektoren .
Die Figur 1 zeigt einen Querschnitt durch ein Halbleiterbauelement mit einer integrierten ESD-Schutzschaltung als ein mögliches Ausführungsbeispiel. In einem Substrat 1 aus Halbleitermaterial befindet sich an einer Oberseite eine dotierte Wanne 2 eines ersten Leitfähigkeitstyps. Statt einer dotierten Wanne kann ein anders ausgebildeter leitfähig dotierter Bereich vorhanden sein oder auch das Substrat 1 vollständig mit einer Grunddotierung für den ersten Leitfähigkeitstyp versehen sein. In dem Halbleitermaterial des ersten Leitfähigkeitstyps ist eine Mehrzahl von Emitter/Kol- lektorbereichen CEl, CE2, CE3, CE4 angeordnet, die ebenfalls als dotierte Wannen ausgebildet sein können. Die Emitter/Kollektorbereiche CEl, CE2, CE3, CE4 sind für einen dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp dotiert. Der erste Leitfähigkeitstyp ist n-Leitung und der zweite Leitfähigkeitstyp ist p-Leitung.
Die Emitter/Kollektorbereiche CEl, CE2, CE3, CE4 sind in einem Abstand zueinander angeordnet. Sie bilden jeweils mit dem dazwischen vorhandenen Halbleitermaterial des ersten Leitfähigkeitstyps einen horizontalen Bipolartransistor. Für einen elektrischen Anschluss der Basis können jeweils im Abstand zu den Emitter/Kollektorbereichen CEl, CE2, CE3, CE4 Kontaktbereiche B12, B23, B34, B45 angeordnet sein, die höher n-leitend dotiert sind als das umgebende Halbleitermaterial. Falls ein externer elektrischer Anschluss der Emitter/Kollektorbereiche CEl, CE2, CE3, CE4 und der Kontaktbereiche B12, B23, B34, B45 vorgesehen ist, können auf der Oberseite Kon- takte 5 aufgebracht sein, die zum Beispiel in einer an sich bekannten Weise durch geeignet strukturierte Metallisierungen gebildet sein können. Statt dessen ist es auch möglich, die Kontaktbereiche B12, B23, B34, B45 über leitfähig dotierte Bereiche innerhalb des Halbleitermateriales mit der integrierten Schaltung zu verbinden.
Zwei zueinander benachbarte Emitter/Kollektorbereiche CEl, CE2, CE3, CE4 und das dazwischen vorhandene, entgegengesetzt dotierte Halbleitermaterial der Wanne 2 bilden jeweils einen PNP-Bipolartransistor aus Emitter, Basis und Kollektor. Diese Transistoren werden vorzugsweise als Hochvolttransistoren ausgelegt. Zur Herstellung der dotierten Bereiche, insbesondere der dotierten Wanne 2, der Emitter/Kollektorbereiche CEl, CE2, CE3, CE4 und der Kontaktbereiche B12, B23, B34, B45, können die in einem Herstellungsprozess für Hochvoltbauelemente durchgeführten Wannenimplantationen verwendet werden .
Die ESD-Schutzschaltung ist bereits funktionsfähig, wenn in dem dotierten Halbleitermaterial nur zwei entgegengesetzt dazu dotierte Emitter/Kollektorbereiche CEl, CE2 im Abstand zueinander angeordnet sind. In Abhängigkeit von dem Anschluss in der Schaltung erfüllt einer der beiden Emitter/Kollektorbereiche CEl, CE2 die Funktion des Emitters und der andere der beiden Emitter/Kollektorbereiche CEl, CE2 die Funktion des Kollektors. Die Emitter-Basis-Strecke ist als Trigger- Diode der Auslösestufe vorgesehen. Bevorzugt ist jedoch eine Ausgestaltung mit mehreren Bipolartransistoren, die mittels einer Mehrzahl von Emitter/Kollektorbereichen CEl, CE2, CE3, CE4 in der in der Figur 1 als Beispiel dargestellten Form realisiert werden können.
In der normalen Betriebsweise bleibt jeder Bipolartransistor der ESD-Schutzschaltung ausgeschaltet, zum Beispiel durch einen zwischen die Basis und den positiven Anschluss einer Versorgungsspannung geschalteten ohmschen Widerstand. Beim Auftreten einer Überspannung in der zu schützenden Schaltung wird ein Durchbruch der aus einem Emitter/Kollektorbereich CEl, CE2, CE3, CE4 und der n-dotierten Wanne 2 gebildeten Emitter-Basis-Dioden der ESD-Schutzschaltung (Trigger-Dioden) in deren Sperrrichtung hervorgerufen. Die Trigger-Diode liefert jeweils den Basisstrom des Bipolartransistors. Der Basis-Emitter-Strom wird durch den Bipolartransistor verstärkt um einen Faktor, der typisch in der Größenordnung von etwa 2 liegt. Der Entladestrom ist die Summe aus dem Basisstrom und dem Kollektorstrom, der etwa zweimal dem Emitterstrom entspricht.
In einer mit einer Mehrzahl von Bipolartransistoren versehenen ESD-Schutzschaltung, zum Beispiel in der Anordnung mehrerer Bipolartransistoren gemäß Figur 1, besitzt jeder Transistor eine eigene Trigger-Diode. Wenn durch einen der Bipolartransistoren ein stärkerer Strom fließt als durch die anderen Bipolartransistoren, wird an der Stelle größerer Stromstärke im Vergleich mehr Wärme erzeugt, wodurch die Triggerspannung des betreffenden Transistors erhöht und folglich der Strom reduziert wird. Daraus resultiert eine gleichmäßige Verteilung des Entladestromes über sämtliche
Bipolartransistoren. Die Verteilung des Entladestromes in der ESD-Schutzschaltung wird somit in der angegebenen Weise von selbst reguliert. Die Figur 2 zeigt ein Schaltungsschema, das zum Beispiel mit dem Bauelement gemäß der Figur 1 realisiert werden kann. Zwischen Anschlüsse VO, Vl einer Versorgungsspannung ist eine Mehrzahl von PNP-Transistoren parallel geschaltet. Der erste Anschluss VO der Versorgungsspannung ist zum Beispiel ein Masseanschluss und der zweite Anschluss Vl der Versorgungsspannung ein gegen Masse positiver Anschluss. Die Kollektoren Cl, C2, ..., Cn sind jeweils mit dem Masseanschluss verbunden, während die Emitter El, E2, ..., En mit dem positiven Anschluss der Versorgungsspannung verbunden sind. Die Basisanschlüsse Bl, B2, ..., Bn sind gemeinsam über einen ohmschen Widerstand 3 mit dem positiven Anschluss der Versorgungsspannung verbunden. Der Widerstand 3 sorgt dafür, dass die Bipolartransistoren in der normalen Betriebsweise abgeschal- tet sind. Der Widerstand 3 und die Kapazität zwischen einem jeweiligen Basisanschluss und dem Substrat des Bauelementes ergeben in beiden Stromrichtungen eine Wechselspannungskopplung, die als Pre-Trigger für die Bipolartransistoren wirkt, bevor das Triggerniveau für Gleichspannung erreicht ist.
Die Figur 3 zeigt ein Schaltungsschema gemäß der Figur 2, in dem der ohmsche Widerstand durch ein aktives Schaltungsteil zur Verhinderung von Leckströmen ersetzt ist. Leckströme könnten auftreten bei hohen Temperaturen in Fällen, in denen die Basis nicht auf den positiven Emitteranschluss gezogen wird. Die ESD-Schutzschaltung des Ausführungsbeispiels der Figur 3 ist in der normalen Betriebsweise abgeschaltet mittels einer Treiberschaltung 4, die mit Wechselspannung oder Gleichspannung betrieben wird, um den Zustand ohne Leckströme aufrechtzuerhalten.
Die Figur 4 zeigt ein Schaltungsschema gemäß der Figur 2 für ein weiteres Ausführungsbeispiel, bei dem mehrere positive Anschlüsse VIl, V12, V13 der Versorgungsspannung vorhanden sind, die auf demselben elektrischen Potenzial oder auch auf unterschiedlichen elektrischen Potenzialen liegen können. Die Emitter El, E2, ..., E9 der in diesem Ausführungsbeispiel vorhandenen neun Bipolartransistoren sind gruppenweise mit den Anschlüssen der Versorgungsspannung verbunden. Der erste Emitter El, der vierte Emitter E4, der fünfte Emitter E5 und der siebente Emitter E7 sind mit dem Anschluss VIl verbunden; der zweite Emitter E2, der sechste Emitter E6 und der neunte Emitter E9 sind mit dem Anschluss V12 verbunden; und der dritte Emitter E3 und der achte Emitter E8 sind mit dem Anschluss V13 verbunden. Alle Kollektoren Cl, C2, ..., C9 sind mit dem Masseanschluss VO verbunden.
Die Figur 5 zeigt ein Schaltungsschema gemäß der Figur 2 für ein weiteres Ausführungsbeispiel, bei dem ein erster Anschluss VOl, ein zweiter Anschluss V02, ein dritter Anschluss V03, ein vierter Anschluss VIl, ein fünfter Anschluss V12 und ein sechster Anschluss V13 einer Versor- gungsspannung vorhanden sind. Die Kollektoren Cl, C2, ..., C9 der Bipolartransistoren sind gruppenweise mit den ersten drei Anschlüssen VOl, V02, V03 der Versorgungsspannung verbunden. Diese Anschlüsse VOl, V02, V03 können auf unterschiedlichen elektrischen Potenzialen liegen, insbesondere auf negativen Potenzialen, oder auch auf demselben elektrischen Potenzial gehalten werden, insbesondere auf Masse. Der letztgenannte Fall kann zum Beispiel vorteilhaft sein, wenn an mehreren Stellen in der integrierten Schaltung Masseanschlüsse vorgesehen sind. Die Emitter El, E2, ..., E9 sind gruppen- weise mit den weiteren drei Anschlüssen VIl, V12, V13 der
Versorgungsspannung verbunden. Diese Anschlüsse VIl, V12, V13 sind bei Verwendung von PNP-Transistoren positiv gegen Masse und können auf demselben elektrischen Potenzial oder auch auf unterschiedlichen elektrischen Potenzialen liegen.
Bei den Ausführungsbeispielen der Figuren 4 und 5 besteht die Möglichkeit einer weiteren Anpassung der Schutzschaltungen durch eine unterschiedlich hohe Dotierung der Emitter/Kollektorbereiche CEl, CE2, CE3, CE4, die die Bipolartransistoren bilden. Das ermöglicht es, in Verbindung mit den unterschiedlichen elektrischen Potenzialen an den Anschlüssen VIl, V12, V13 beziehungsweise an den Anschlüssen VOl, V02, V03 gruppenweise unterschiedliche Durchbruchspannungen zu erzielen.
Die ESD-Schutzschaltung ist unipolar aufgebaut und lässt im Normalbetrieb sowohl eine positive als auch eine negative Spannung unterhalb der Triggerschwelle zu, so dass die Anschlüsse Vl, VIl, V12, V13 auch negativ bezüglich der Anschlüsse VO, VOl, V02, V03 gepolt sein können. Die ESD- Schutzschaltung wirkt dann in gleicher Weise, hat aber im Vergleich zu einer nicht verpolbaren ESD-Schutzschaltung keine Spannungsbegrenzung bis zur Triggerspannung. Eine
Entladung erfolgt somit bei beiden möglichen Polungen einer VersorgungsSpannung.
Die Triggerspannungen der Emitter-Basis-Dioden beziehungs- weise der Kollektor-Basis-Dioden können unterschiedlich gewählt sein. An den Anschlüssen, an die eine jeweilige Gruppe von Emittern beziehungsweise Kollektoren angeschlossen sind, stellen sich entsprechend unterschiedliche Klemmenspannungen ein. Bezugszeichenliste
1 Substrat
2 n-dotierte Wanne 3 ohmscher Widerstand
4 Treiberschaltung
5 Kontakt
Bn Basis des n-ten Bipolartransistors
Cn Kollektor des n-ten Bipolartransistors En Emitter des n-ten Bipolartransistors
Bmn Kontaktbereich
CEn Emitter/Kollektorbereich
VO erster Anschluss einer Versorgungsspannung
VI zweiter Anschluss einer Versorgungsspannung VOl erster Anschluss einer Versorgungsspannung
V02 zweiter Anschluss einer Versorgungsspannung
V03 dritter Anschluss einer Versorgungsspannung
VII vierter Anschluss einer Versorgungsspannung V12 fünfter Anschluss einer Versorgungsspannung V13 sechster Anschluss einer Versorgungsspannung

Claims

Patentansprüche
1. Integrierte ESD-Schutzschaltung, bei der
- eine Entladestufe vorhanden ist, mit der die Schaltung bei Auftreten einer Überspannung entladen wird,
- eine mit der Entladestufe verbundene Auslösestufe vorhanden ist, mit der eine Entladung bei Auftreten einer Überspannung ausgelöst wird,
- die Entladestufe einen PNP-Bipolartransistor mit einem Emitter (El, E2,..., En), einer Basis (Bl, B2,..., Bn) und einem Kollektor (Cl, C2,..., Cn) umfasst,
- die Basis durch eine n-leitend dotierte Wanne (2) gebildet ist, an die ein externes elektrisches Potenzial angelegt werden kann, — der Emitter und der Kollektor durch p-leitend dotierte
Emitter/Kollektorbereiche (CEl, CE2, CE3, CE4) in der n- leitend dotierten Wanne gebildet sind und
- die Auslösestufe durch die Basis und den Emitter oder durch die Basis und den Kollektor gebildet ist.
2. ESD-Schutzschaltung nach Anspruch 1, bei der der Bipolartransistor durch die Höhe der Dotierungen der Wanne (2) und der Emitter/Kollektorbereiche (CEl, CE2, CE3, CE4) für einen Hochvolteinsatz ausgelegt ist.
3. ESD-Schutzschaltung nach Anspruch 1 oder 2, bei der die Basis (Bl, B2,..., Bn) über einen ohmschen Widerstand (3), der in einer normalen Betriebsweise der Schaltung zur Verhinderung von Leckströmen vorgesehen ist, mit einem Anschluss einer Versorgungsspannung (Vl) verbunden ist .
4. ESD-Schutzschaltung nach Anspruch 1 oder 2, bei der die Basis (Bl, B2,..., Bn) über eine Treiberschaltung
(4), die in einer normalen Betriebsweise der Schaltung die ESD-Schutzschaltung zur Verhinderung von Leckströmen abschaltet, mit einem Anschluss einer Versorgungsspannung (Vl) verbunden ist.
5. ESD-Schutzschaltung nach einem der Ansprüche 1 bis 4, bei der — die Entladestufe eine Mehrzahl weiterer PNP-Bipolar- transistoren umfasst,
- die Emitter (El, E2, ..., En) der Bipolartransistoren elektrisch leitend miteinander verbunden sind,
- die Basen (Bl, B2, ..., Bn) der Bipolartransistoren elektrisch leitend miteinander verbunden sind und
- die Kollektoren (Cl, C2, ..., Cn) der Bipolartransistoren elektrisch leitend miteinander verbunden sind.
6. ESD-Schutzschaltung nach einem der Ansprüche 1 bis 4, bei der
- die Entladestufe eine Mehrzahl weiterer PNP-Bipolar- transistoren umfasst,
- die Emitter (El, E2, ..., En) der Bipolartransistoren gruppenweise elektrisch leitend miteinander verbunden sind,
- die Basen (Bl, B2, ..., Bn) der Bipolartransistoren elektrisch leitend miteinander verbunden sind und
- die Kollektoren (Cl, C2, ..., Cn) der Bipolartransistoren gruppenweise elektrisch leitend miteinander verbunden sind.
7. ESD-Schutzschaltung nach Anspruch 5 oder 6, bei der die Emitter (El, E2, ..., En) mit einem positiven An- schluss einer Versorgungsspannung verbunden sind und die Kollektoren (Cl, C2, ..., Cn) mit einem Masse- anschluss verbunden sind.
8. ESD-Schutzschaltung nach einem der Ansprüche 5 bis 7, bei der mehrere Emitter/Kollektorbereiche (CEl, CE2, CE3, CE4) in einer Abfolge im Abstand zueinander angeordnet sind.
9. ESD-Schutzschaltung nach Anspruch 8, bei der die Emitter/Kollektorbereiche (CEl, CE2, CE3, CE4) alternierend oder gruppenweise mit je einem Anschluss einer Versorgungsspannung verbunden sind.
10. ESD-Schutzschaltung nach einem der Ansprüche 1 bis 9, bei der in der n-leitend dotierten Wanne (2) im Abstand zu den Emitter/Kollektorbereichen (CEl, CE2, CE3, CE4) Kontaktbereiche (B12, B23, B34, B45) zum Anlegen eines externen elektrischen Potenzials an die Basis (Bl, B2,..., Bn) vorhanden sind.
11. ESD-Schutzschaltung nach Anspruch 10, bei der die Emitter/Kollektorbereiche (CEl, CE2, CE3, CE4) und die Kontaktbereiche (B12, B23, B34, B45) an einer Oberseite eines Substrates (1) angeordnet und mit Kontakten (5) versehen sind.
PCT/EP2010/052431 2009-04-01 2010-02-25 Integrierte esd-schutzschaltung WO2010112281A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009015839.1A DE102009015839B4 (de) 2009-04-01 2009-04-01 Integrierte ESD-Schutzschaltung
DE102009015839.1 2009-04-01

Publications (1)

Publication Number Publication Date
WO2010112281A1 true WO2010112281A1 (de) 2010-10-07

Family

ID=42154662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/052431 WO2010112281A1 (de) 2009-04-01 2010-02-25 Integrierte esd-schutzschaltung

Country Status (2)

Country Link
DE (1) DE102009015839B4 (de)
WO (1) WO2010112281A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2090701A (en) 1980-11-19 1982-07-14 Ates Componenti Elettron Improvements in or relating to input protection for MOS integrated circuits
US20060187595A1 (en) * 2005-02-22 2006-08-24 International Business Machines Corporation Apparatus and method for controlling leakage current in bipolar esd clamping devices
WO2006133888A1 (de) * 2005-06-14 2006-12-21 Atmel Germany Gmbh Halbleiterschutzstruktur für eine elektrostastische entladung
WO2007104342A1 (en) * 2006-03-13 2007-09-20 Freescale Semiconductor, Inc. Semiconductor device structure and integrated circuit therefor
US20080013234A1 (en) * 2006-07-13 2008-01-17 Nec Electronics Corporation Semiconductor device and protection circuit
WO2008157315A2 (en) 2007-06-19 2008-12-24 Texas Instruments Incorporated High voltage esd protection featuring pnp bipolar junction transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170062A (ja) 1982-03-31 1983-10-06 Fujitsu Ltd 半導体装置
GB2178593B (en) 1985-08-02 1989-07-26 Stc Plc Transistor manufacture
US5463520A (en) 1994-05-09 1995-10-31 At&T Ipm Corp. Electrostatic discharge protection with hysteresis trigger circuit
US20060250732A1 (en) 2005-05-06 2006-11-09 Peachey Nathaniel M Transient pulse, substrate-triggered biCMOS rail clamp for ESD abatement
US7291888B2 (en) 2005-06-14 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit using a transistor chain

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2090701A (en) 1980-11-19 1982-07-14 Ates Componenti Elettron Improvements in or relating to input protection for MOS integrated circuits
US20060187595A1 (en) * 2005-02-22 2006-08-24 International Business Machines Corporation Apparatus and method for controlling leakage current in bipolar esd clamping devices
WO2006133888A1 (de) * 2005-06-14 2006-12-21 Atmel Germany Gmbh Halbleiterschutzstruktur für eine elektrostastische entladung
WO2007104342A1 (en) * 2006-03-13 2007-09-20 Freescale Semiconductor, Inc. Semiconductor device structure and integrated circuit therefor
US20080013234A1 (en) * 2006-07-13 2008-01-17 Nec Electronics Corporation Semiconductor device and protection circuit
WO2008157315A2 (en) 2007-06-19 2008-12-24 Texas Instruments Incorporated High voltage esd protection featuring pnp bipolar junction transistor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GENDRON A ET AL: "Area-efficient, reduced and no-snapback PNP-based ESD protection in advanced Smart Power technology", ELECTRICAL OVERSTRESS/ELECTROSTATIC DISCHARGE SYMPOSIUM, 2006. EOS/ESD '06, IEEE, PISCATAWAY, NJ, USA, 10 September 2006 (2006-09-10), pages 69 - 76, XP031530661, ISBN: 978-1-58537-115-0 *
VASHCHENKO V A ET AL: "Lateral PNP BJT ESD protection devices", BIPOLAR/BICMOS CIRCUITS AND TECHNOLOGY MEETING, 2008. BCTM 2008. IEEE, IEEE, PISCATAWAY, NJ, USA, 13 October 2008 (2008-10-13), pages 53 - 56, XP031355123, ISBN: 978-1-4244-2725-3 *

Also Published As

Publication number Publication date
DE102009015839B4 (de) 2019-07-11
DE102009015839A1 (de) 2010-10-14

Similar Documents

Publication Publication Date Title
DE3333896C2 (de) Halbleiterstruktur zum Schutz gegen negative und positive Überspannungen
DE69933595T2 (de) Schutzschaltung gegen elektrostatische Entladung
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
DE102013205472B4 (de) Klemmschaltung
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102017112963B4 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
EP1714321A2 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102005013686A1 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE102004009981A1 (de) ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE102010005715B4 (de) Transistoranordnung als ESD-Schutzmaßnahme
DE102013209222A1 (de) ESD-Schutz für Anwendungen mit hoher Spannung
DE102013103082A1 (de) Niederspannungs-ESD-Begrenzung unter Verwendung von Hochspannungsbauelementen
DE102021123640A1 (de) Elektrostatische Entladungsvorrichtung mit ultraniedrigem Verlust und steuerbarer Triggerspannung
DE69031562T2 (de) Durch eine niedrige spannung auslösbare rückstellungsanordnung
DE102005019305A1 (de) ESD-Schutzstruktur mit Diodenreihenschaltung
EP1127377B1 (de) Esd-schutztransistor
DE60303790T2 (de) Schutzvorrichtung gegen elektrostatische Entladungen
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE102009015839B4 (de) Integrierte ESD-Schutzschaltung
DE102004004862B4 (de) Integrierte Halbleiterdiodenanordnung und integriertes Halbleiterbauteil
DE10351014B4 (de) Diodenstruktur und integrale Leistungsschaltanordnung mit Low-Leakage-Diode
WO2005124863A1 (de) Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10705379

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10705379

Country of ref document: EP

Kind code of ref document: A1