WO2010092843A1 - 同期整流方式を用いたコンパレータ方式ｄｃ－ｄｃコンバータ - Google Patents

同期整流方式を用いたコンパレータ方式ｄｃ－ｄｃコンバータ Download PDF

Info

Publication number
WO2010092843A1
WO2010092843A1 PCT/JP2010/050066 JP2010050066W WO2010092843A1 WO 2010092843 A1 WO2010092843 A1 WO 2010092843A1 JP 2010050066 W JP2010050066 W JP 2010050066W WO 2010092843 A1 WO2010092843 A1 WO 2010092843A1
Authority
WO
WIPO (PCT)
Prior art keywords
delay
signal
unit
pulse
time
Prior art date
Application number
PCT/JP2010/050066
Other languages
English (en)
French (fr)
Inventor
蜂谷　尚悟
竹村　興
Original Assignee
ザインエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザインエレクトロニクス株式会社 filed Critical ザインエレクトロニクス株式会社
Priority to CN201080007123.8A priority Critical patent/CN102308463B/zh
Priority to KR1020117016661A priority patent/KR101237581B1/ko
Priority to US13/148,609 priority patent/US8368374B2/en
Publication of WO2010092843A1 publication Critical patent/WO2010092843A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a comparator type DC-DC converter using a synchronous rectification method.
  • a DC-DC converter that generates a stabilized output voltage from an input voltage.
  • the DC-DC converter includes a voltage conversion unit that generates an output voltage obtained by converting an input voltage by switching the switching element, and a control unit that controls switching of the switching element in order to stabilize the output voltage of the voltage conversion unit. And have.
  • Patent Document 1 discloses a DC-DC converter using a synchronous rectification system in a voltage conversion unit. In this synchronous rectification DC-DC converter, in order to prevent a short circuit due to two switching elements being simultaneously turned on, a period during which these switching elements are simultaneously turned off, that is, a dead time is provided. .
  • control method of the control unit includes, for example, a method using a PWM (pulse width modulation) method, a method using a comparator method, and the like.
  • PWM pulse width modulation
  • comparator method the on-pulse width of the switching element is made constant using a comparator, and the output voltage of the voltage converter is stabilized by adjusting the off-pulse width (that is, switching frequency).
  • the comparator method has the following advantages compared with the PWM method.
  • the DC-DC converter may be used as a voltage source such as a PU (Processor Unit).
  • PU Processor Unit
  • the current consumption increases rapidly when shifting from the standby state to the processing state.
  • the comparator type DC-DC converter detects a drop in the output voltage by the comparator and immediately outputs an on-pulse.
  • the comparator method has a characteristic that the response characteristic with respect to a sudden increase in load current is better than that of the PWM method.
  • This comparator DC-DC converter is provided with an on-time for determining a fixed on-pulse width and a minimum off-time for determining a minimum width of an off-pulse. This minimum off time is provided for the following reasons.
  • the comparator type DC-DC converter when the switching element is switched on / off, the power supply voltage on the high potential side may fluctuate due to switching of the operation state of the drive circuit for driving the switching element. is there. In particular, when the switching element on the high side switches from on to off and the switching element on the low side switches from off to on, that is, when the output voltage drops below the reference voltage, the comparator operates. .
  • the minimum off state is to prevent the on-pulse generation even if the comparator malfunctions for a predetermined period until the fluctuation of the power supply voltage and reference voltage on the high potential side is settled, that is, to continue the off-pulse generation. Time is provided.
  • the delay time of the analog delay circuit that is, the dead time, the on time, and the minimum off time, due to the manufacturing variation of the resistor element and the capacitor element and the temperature fluctuation.
  • the accuracy was bad.
  • the present invention provides a comparator-type DC-DC converter using a synchronous rectification method that can improve the accuracy of on-time, minimum off-time, and dead time without hindering downsizing and cost reduction.
  • the purpose is that.
  • a comparator-type DC-DC converter using a synchronous rectification method of the present invention has a switching element, and controls the switching element in accordance with a control signal to generate an output voltage obtained by voltage-converting an input voltage. And a control unit that generates a control signal for stabilizing the output voltage of the voltage conversion unit, the control unit detecting that the output voltage of the voltage conversion unit is lower than the reference voltage, and a minimum A trigger signal generation unit that generates a trigger signal when receiving an output signal from the comparator after receiving an off-time signal, a reference delay clock that is delayed by a reference delay amount from the reference clock, and the reference A DLL unit that generates a reference delay signal having a value corresponding to the delay amount, and a trigger signal based on the reference delay signal from the DLL unit From the trigger delay signal delayed by a predetermined delay amount from the trigger signal from the generator, the first dead time delay signal delayed from the trigger delay signal by the delay amount corresponding to the desired first dead time, and the first dead time delay signal An on-time delay signal
  • the DLL unit and the delay unit for determining the dead time, the on time, and the minimum off time can be configured by, for example, one DSP (Digital Signal Processor). Therefore, the control unit can be reduced in size and price as compared with the case where a plurality of analog delay circuits each including a resistor element and a capacitor element are used.
  • DSP Digital Signal Processor
  • the delay unit determines the dead time, the on time, and the minimum off time based on the reference delay signal from the DLL unit.
  • the accuracy of the dead time, the on time, and the minimum off time determined by the delay unit can be increased only by increasing the accuracy of the reference delay amount in the signal, that is, by increasing the accuracy of the DLL unit. Therefore, compared with the case where a trimming circuit element is used for each of a plurality of conventional analog delay circuits, the accuracy of dead time, on-time, and minimum off-time can be improved without hindering downsizing and cost reduction. Is possible.
  • the DLL unit described above includes a DLL reference unit that generates a reference delay clock obtained by delaying the reference clock by a reference delay amount, a DLL delay unit that generates a DLL delay clock obtained by delaying the reference clock based on the reference delay signal, and a reference delay
  • the delay unit described above includes a delay unit for generating a plurality of delay clocks having different delay amounts from the trigger signal from the trigger signal generation unit based on the reference delay signal from the DLL unit, and a delay unit for delay And a counter unit that generates a divided clock obtained by dividing a plurality of delay clocks for delay from the trigger delay signal, the first dead time delay signal, the on-time from the plurality of delay clocks and the divided clock.
  • the delay signal, the second dead time delay signal, and the minimum off time delay signal are determined.
  • the control unit since the counter unit generates the frequency-divided clock of the delay clock generated by the delay unit for delay, the number of delay clocks generated by the delay unit for delay can be reduced. That is, the circuit scale of the delay unit for delay can be reduced. Therefore, the control unit can be further reduced in size and price.
  • the timing control unit described above includes an off-pulse end comparison unit that generates an off-pulse end signal indicating an end point of the off-pulse in the control signal in response to a trigger delay signal from the delay unit, and a first dead time delay signal from the delay unit.
  • On-pulse start comparator for generating an on-pulse start signal indicating the start time of the on-pulse in the control signal and an on-pulse end signal generating an on-pulse end signal indicating the end time of the on-pulse according to the on-time delay signal from the delay unit
  • Minimum off-time comparator that generates time signal and on-pulse start signal
  • On-pulse logic operation unit that generates an on-pulse in the control signal by performing a logical operation between the off-pulse end signal and the on-pulse end signal, and an off-pulse that generates an off-pulse in the control signal by performing a logical operation between the off-pulse end
  • the timing control unit can be configured by the same DSP as the DSP that configures the DLL unit and the delay unit, so that the control unit can be further reduced in size and price.
  • the accuracy of on-time, minimum off-time and dead time can be improved without impeding the downsizing and cost reduction of the comparator-type DC-DC converter using the synchronous rectification method.
  • FIG. 1 is a circuit diagram showing a comparator type DC-DC converter according to a first embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing the DLL section shown in FIG.
  • FIG. 3 is a circuit diagram showing the delay unit shown in FIG.
  • FIG. 4 is a circuit diagram showing the timing control unit shown in FIG.
  • FIG. 5 is a timing chart showing signal waveforms of the comparator type DC-DC converter of the first embodiment.
  • FIG. 6 is a timing chart showing signal waveforms of the control unit in the comparator type DC-DC converter of the first embodiment.
  • FIG. 7 is a circuit diagram showing a comparator type DC-DC converter according to the second embodiment of the present invention.
  • FIG. 8 is a circuit diagram showing the adjustment unit shown in FIG.
  • FIG. 9 is a circuit diagram showing the delay unit shown in FIG.
  • FIG. 10 is a timing chart showing signal waveforms of the adjusting unit shown in FIG.
  • FIG. 1 is a circuit diagram showing a comparator-type DC-DC converter using a synchronous rectification method according to a first embodiment of the present invention.
  • the DC-DC converter 1 shown in FIG. 1 includes a voltage conversion unit 100 and a control unit 200.
  • the voltage converter 100 constitutes a synchronous rectifier circuit, and an output voltage Vout obtained by converting the input voltage Vin applied to the input terminal 2 in accordance with the switching control signals S SWHG and S SWLG from the controller 200 is converted. Occurs at the output terminal 3.
  • the voltage conversion unit 100 includes two switching elements 11 and 12, a drive circuit 13, a coil 14, and a capacitive element 15.
  • Switching elements 11 and 12 are N-type MOSFETs.
  • the drain of the high-side switching element 11 is connected to the input terminal 2, and the source is connected to the drain of the low-side switching element 12.
  • the source of the switching element 12 is grounded to the GND 5.
  • the gates of the switching elements 11 and 12 are each connected to the drive circuit 13.
  • the drive circuit 13 receives the switching control signals S SWHG and S SWLG from the control unit 200 and supplies them to the gates of the switching elements 11 and 12, respectively.
  • the drive circuit 13 includes an amplifier, a booster circuit for a drive signal supplied to the switching element 11, and the like.
  • One end of a coil 14 is connected to the source of the switching element 11 and the drain of the switching element 12. The other end of the coil 14 is connected to the output terminal 3.
  • a capacitive element 15 for smoothing the output voltage is connected between the output terminal 3 and the GND 5.
  • the control unit 200 uses a comparator method, and generates switching control signals S SWHG and S SWLG for stabilizing the output voltage Vout of the voltage conversion unit 100.
  • the control unit 200 includes a comparator 20, a trigger signal generation unit 30, a DLL unit 40, a delay unit 50, and a timing control unit 60.
  • the positive input terminal of the comparator 20 is connected to the output terminal 3 of the voltage converter 100, and the reference voltage Vref is input to the negative input terminal.
  • the comparator 20 compares the output voltage Vout from the voltage converter 100 with the reference voltage Vref, and ends the off- pulse in the switching control signals S SWHG and S SWLG when the output voltage Vout becomes smaller than the reference voltage Vref.
  • the pulse voltage Voff1 is generated.
  • the output terminal of the comparator 20 is connected to one input terminal of the trigger signal generation unit 30.
  • the minimum input time signal from the timing controller 60 is input to the other input terminal of the trigger signal generator 30.
  • the trigger signal generation unit 30 constitutes an AND circuit, and receives the pulse voltage Voff1 after receiving the minimum off time signal, and terminates the off pulse in the switching control signals S SWHG and S SWLG .
  • a pulse-like trigger voltage (trigger signal) Voff2 is generated.
  • the output terminal of the trigger signal generation unit 30 is connected to the input terminal of the delay unit 50.
  • the comparator 20 and the trigger signal generation unit 30 delay the trigger voltage Voff2 in order to increase the output voltage Vout when the output voltage Vout becomes smaller than the reference voltage Vref, that is, to create an on-pulse.
  • the switching control signal S SWLG becomes a low level
  • the switching control signal S SWHG becomes a high level after a dead time for preventing the switching elements 11 and 12 from penetrating. It will be.
  • the comparator 20 and the trigger signal generation unit 30 can generate a signal for shifting to the next pulse generation sequence as described above.
  • various circuit methods can be applied in place of the comparator 20 and the trigger signal generation unit 30.
  • the DLL unit 40 receives the reference clock Cref and generates a reference delay clock Cref2 obtained by delaying the reference clock Cref by a reference delay amount. Further, the DLL unit 40 generates a reference delay voltage (reference delay signal) Vd having a value corresponding to the reference delay amount.
  • FIG. 2 shows a circuit diagram of the DLL unit 40.
  • the DLL unit 40 includes a high-accuracy delay unit (DLL reference unit) 41, a DLL delay unit 42, an amplifier 43, and a capacitive element 44.
  • the amplifier 43 and the capacitive element 44 constitute a DLL comparison unit 45 described in the claims.
  • the high accuracy delay unit 41 has a high accuracy reference delay amount.
  • the high precision delay unit 41 generates a reference delay clock Cref2 obtained by delaying the reference clock Cref by this high precision reference delay amount.
  • the high-accuracy delay unit 41 outputs the reference delay clock Cref2 to one input terminal of the amplifier 43.
  • the DLL delay unit 42 includes m DLL partial delay units 42 1 to 42 m .
  • Each of the DLL partial delay units 42 1 to 42 m includes transistors Tr1 to Tr6 and an inverter INV.
  • the transistors Tr1 and Tr4 are P-type MOSFETs, and the transistors Tr2, Tr3, Tr5, and Tr6 are N-type MOSFETs.
  • the transistor Tr1 and the transistor Tr2 are inverter-connected, and a reference clock Cref (a clock from the preceding DLL partial delay unit in the second and subsequent DLL partial delay units from the input side) is input to each gate.
  • the source of the transistor Tr1 is connected to the power source Vcc on the high potential side.
  • the transistor Tr3 is cascode-connected between the source of the transistor Tr2 and the GND 5, and the reference delay voltage Vd is input to the gate of the transistor Tr3.
  • the transistor Tr4 and the transistor Tr5 are inverter-connected, and the drains of the transistors Tr1 and Tr2 are connected to the respective gates.
  • the source of the transistor Tr4 is connected to the power source Vcc on the high potential side.
  • the transistor Tr6 is cascode-connected between the source of the transistor Tr5 and the GND 5, and the reference delay voltage Vd is input to the gate of the transistor Tr6.
  • the drains of the transistors Tr4 and Tr5 are connected to the DLL partial delay section at the subsequent stage via the inverter INV.
  • the resistance values of the transistors Tr3 and Tr6 are determined according to the reference delay voltage Vd, and the delay amount of each of the DLL partial delay units 42 1 to 42 m , that is, the delay amount of the DLL delay unit 42 is set. It will be decided.
  • the DLL delay unit 42 outputs the DLL delay clock Cref3 having the delay amount thus determined to the other input terminal of the amplifier 43.
  • the amplifier 43 functions as a push-pull type current source, and in accordance with the difference between the phase of the reference delay clock Cref2 from the high-precision delay unit 41 and the phase of the DLL delay clock Cref3 from the DLL delay unit 42 44 is charged and discharged to generate a reference delay voltage Vd between the terminals of the capacitive element 44.
  • the DLL unit 40 generates the reference delay voltage Vd so that the phase of the DLL delay clock Cref3 matches the phase of the reference delay clock Cref2, so that the reference delay voltage Vd having a highly accurate reference delay amount is generated. Will be generated.
  • the DLL unit 40 supplies the reference delay voltage Vd to the delay unit 50.
  • the delay unit 50 includes n delay clocks (delay signals) Cd 1 having different delay amounts from the trigger voltage Voff2 from the trigger signal generation unit 30 based on the reference delay voltage Vd from the DLL unit 40. to generate a ⁇ Cd n.
  • FIG. 3 shows a circuit diagram of the delay unit 50.
  • the delay unit 50 includes a delay unit 51 for delay, a counter unit 54, and a decoder 55.
  • the delay unit 51 for delay uses m (m ⁇ n) delay signals Sd 1 having different delay amounts from the trigger voltage Voff2 from the trigger signal generation unit 30. to generate a ⁇ Sd m.
  • the delay unit 51 for delay has an AND circuit 52 and m partial delay units 53 1 to 53 m for delay. To one input terminal of the AND circuit 52 trigger voltage Voff2 is input to the other input terminal is input delayed delay signal Sd m from the delaying delay section 53. Output terminals of the AND circuit 52 is connected to the input terminal of the delay for partial delay unit 53 1.
  • Each of the delay partial delay units 53 1 to 53 m includes transistors Tr1 to Tr6 and an inverter INV, similarly to each of the DLL partial delay units 42 1 to 42 m .
  • the resistance values of the transistors Tr3 and Tr6 are determined according to the reference delay voltage Vd, and the delay amounts of the delay partial delay units 53 1 to 53 m are determined.
  • the partial delay units 53 1 to 53 m for delay supply the delay signals Sd 1 to Sd m having a delay amount determined in this way to the decoder 55, and the delay signal Sd m for delay is supplied to the counter unit 54. Supply to the input terminal.
  • the counter unit 54 has p D-FF units 54 1 to 54 p .
  • the clock signal of the D-FF unit 54 1 is input with a delay signal Sd m from the delay unit 51 for delay (in the second and subsequent D-FF units from the input side, a normal rotation signal from the preceding D-FF unit).
  • the inverted output signal Sdm + 1 is input to the data input terminal.
  • Normal output signal of the D-FF 54 1 is supplied to the (downstream of D-FF unit is D-FF of the second and subsequent from the input side) the clock terminal of the D-FF 54 2, trigger a reset terminal
  • the trigger voltage Voff2 from the signal generation unit 30 is input as a reset signal.
  • D-FF section 54 1 ⁇ 54 p is twice the delay for the delay signal Sd m, it supplies the divided signal Sd m + 1 ⁇ Sd n that four times ... to the decoder 55. Further, D-FF section 54 1 ⁇ 54 p by resetting in response to the trigger voltage Voff2, then a delay for the delay unit 51 to delay for the delay signal Sd m is input, the divided signal Sd m + 1 ⁇ to stop the generation of Sd n.
  • the decoder 55 decodes the delay signals Sd 1 to Sd m from the delay unit 51 and the frequency-divided signals Sd m + 1 to Sd n from the counter unit 54, for example, different delay amounts in increments of 1 ns. N delay clocks Cd 1 to Cd n are generated. These delay clock Cd 1 ⁇ Cd n is contains delayed clock having a delay amount corresponding to each of the desired first dead time, the desired second dead time, desired on-time and the desired minimum off-time Yes.
  • the desired on-time that is, the on-pulse width Ton
  • Ton (1 / f) ⁇ (Vout / Vin)
  • Ton 400 ns may be set.
  • the desired first dead time and the desired second dead time are preferably about 40 ns, and the desired minimum off time is preferably about 200 ns.
  • the delay unit 50 includes a trigger delay clock (trigger delay signal) Cd 1 delayed from the trigger voltage Voff2 by a minimum delay amount of 1 ns, and a delay amount of a desired first dead time 40 ns from the trigger delay clock Cd 1.
  • a second dead time delay clock (second dead time delay signal) Cd 481 delayed from the on-time delay clock Cd 441 by a delay amount of a desired second dead time 40 ns, and the second dead time of the desired from the delay clock Cd 481 minimum off-time 2
  • FIG. 4 shows a circuit diagram of the timing control unit 60.
  • the timing control unit 60 forms a decoder, and includes an off-pulse end comparison unit 61, an on-pulse start comparison unit 62, an on-pulse end comparison unit 63, and an off-pulse start comparison unit 64.
  • a minimum off-time comparison unit 65 inverters 66 and 69, an on-pulse AND circuit (on-pulse logic operation unit) 67, and an off-pulse OR circuit (off-pulse logic operation unit) 68.
  • the off-pulse end comparison unit 61 To one input terminal of the off-pulse termination comparing portion 61 is inputted delay clock Cd n, to the other input terminal trigger delay clock Cd 1 is input.
  • the off-pulse end comparison unit 61 generates an off-pulse end signal Soffe indicating the end point of the off- pulse in the switching control signal S SWLG according to the trigger delay clock Cd 1 .
  • the on-pulse start comparison unit 62 To one input terminal of the on-pulse start comparison section 62 is input delay clock Cd n, to the other input terminal is the first dead time delay clock Cd 41 is input.
  • the on-pulse start comparison unit 62 generates an on-pulse start signal Sons indicating the on-pulse start time in the switching control signal S SWHG according to the first dead time delay clock Cd 41 .
  • the on-pulse end comparison unit 63 generates an on-pulse end signal Sone indicating the end time of the on-pulse in the switching control signal S SWHG in accordance with the on-time delay clock Cd 441 .
  • the off-pulse start comparison unit 64 To one input terminal of the off-pulse start comparison section 64 is input delay clock Cd n, to the other input terminal and the second dead time delay clock Cd 481 are input.
  • the off-pulse start comparison unit 64 generates an off-pulse start signal Poffs indicating the start time of the off- pulse in the switching control signal S SWHG according to the second dead time delay clock Cd 481 .
  • the minimum off time comparison unit 65 To one input terminal of the minimum off-time comparison section 65 is input delay clock Cd n, to the other input terminal minimum off-time clock Cd 681 is input.
  • the minimum off time comparison unit 65 generates a minimum off time signal Soffmin in accordance with the minimum off time clock Cd 681 .
  • the on-pulse AND circuit 67 obtains a logical product of the on-pulse start signal Sons from the on-pulse start comparison unit 62 and the signal obtained by inverting the on-pulse end signal Sone from the on-pulse end comparison unit 63 by the inverter 66, and the switching control signal An on-pulse is generated in S SWHG . In this way, the start time and end time of the on-pulse in the switching control signal S SWHG are determined.
  • the off-pulse OR circuit 68 obtains the logical sum of the signal obtained by inverting the off-pulse end signal Soffe from the off-pulse end comparison unit 61 by the inverter 69 and the off-pulse start signal Soffs from the off-pulse start comparison unit 64, and the switching control signal Generate an off- pulse in S SWLG . In this manner, the start time and end time of the off pulse in the switching control signal S SWLG are determined.
  • the timing control unit 60 generates the switching control signals S SWHG and S SWLG having a dead time of 40 ns, an on time of 400 ns, and a minimum off time of 200 ns.
  • FIG. 5 is a timing chart showing each signal waveform in the DC-DC converter 1
  • FIG. 6 is a timing chart showing each signal waveform in the control unit 200 of the DC-DC converter 1.
  • a high-level pulse voltage Voff1 is generated by the comparator 20 of the control unit 200 (FIGS. 5C and 6A).
  • the trigger signal generation unit 30 generates a high-level trigger voltage Voff2
  • the delay unit 50 generates a reference delay voltage from the DLL unit 40.
  • n delay clocks Cd 1 to Cd n delayed by an interval of 1 ns are generated (FIGS. 6B to 6D).
  • the off-pulse end comparison unit 61 of the timing control unit 60 generates the off-pulse end signal Soffe (FIG. 6 (e)), and the off-pulse AND
  • the circuit 68 ends the generation of the off pulse Poff in the switching control signal S SWLG at the end time Toffe of the off pulse Poff (FIG. 6 (k), FIG. 5 (e)). Then, the switching element 12 is turned off.
  • the on pulse start signal Sons is generated by the on pulse start comparison unit 62 of the timing control unit 60 (FIG. 6 ( f))
  • the on-pulse AND circuit 67 starts the generation of the on-pulse Pon in the switching control signal S SWHG at the start time Tons of the on-pulse Pon (FIG. 6 (j), FIG. 5 (d)).
  • the switching element 11 is turned on, the coil current IL is increased (FIG. 5B), and the output voltage Vout is increased (FIG. 5A).
  • the on-pulse end signal Sone is generated by the on-pulse end comparison unit 63 of the timing control unit 60 (FIG. 6 (g)).
  • the generation of the on pulse Pon in the switching control signal S SWHG is ended by the on pulse AND circuit 67 at the end time Tone of the on pulse Pon (FIG. 6 (j), FIG. 5 (d)). Then, the switching element 11 is turned off.
  • the off pulse start comparison unit 64 of the timing control unit 60 generates the off pulse start signal Soffs (FIG. 6 ( h)), the generation of the off pulse Poff in the switching control signal S SWLG is started by the off pulse OR circuit 68 at the start time Toffs of the off pulse Poff (FIG. 6 (k), FIG. 5 (e)). Then, the switching element 12 is turned on, the coil current IL is decreased (FIG. 5B), and the output voltage Vout is decreased (FIG. 5A).
  • the minimum off time delay clock Cd 681 delayed by the minimum off time 200 ns is generated by the delay unit 50, the minimum off time signal Soffmin is generated (FIG. 6 (i)).
  • the output voltage Vout next decreases and reaches the reference voltage Vref and the comparator 20 generates the high-level pulse voltage Voff1
  • the above operation can be repeated.
  • the pulse width of the on pulse Pon is set to a fixed on time of 400 ns.
  • a dead time of 40 ns is provided between the on-pulse Pon and the off-pulse Poff, and a dead time of 40 ns is provided between the off-pulse Poff and the on-pulse Pon to prevent the switching elements 11 and 12 from being turned on simultaneously. It can. That is, it is possible to prevent a through current from flowing through the switching elements 11 and 12. As a result, power conversion efficiency can be improved.
  • a minimum off time of 200 ns is set, and the pulse width of the off pulse Poff can be prevented from being narrowed to 200 ns or less.
  • the comparator type DC-DC converter when the switching element is turned on / off, the power supply voltage on the high potential side fluctuates due to the switching of the operation state of the drive circuit for driving the switching element. There are things to do. In particular, when the switching element on the high side switches from on to off and the switching element on the low side switches from off to on, that is, when the output voltage drops below the reference voltage, the comparator operates. . At this time, if the power supply voltage or the reference voltage for the comparator fluctuates due to the fluctuation of the power supply voltage on the high potential side, the comparator may malfunction.
  • the DLL unit 40 and the delay unit 50 that determine the dead time, the on time, and the minimum off time can be configured by, for example, a DSP (Digital Signal Processor).
  • the control unit 200 can be reduced in size and price as compared with the case where a plurality of analog delay circuits each including a resistor element and a capacitor element are used. Moreover, you may comprise the control part 200 whole with DSP.
  • the output voltage Vout of the control unit 200 can be configured by an AD conversion unit that performs AD conversion and a DSP.
  • the delay unit 50 determines the dead time, the on time, and the minimum off time based on the reference delay voltage Vd from the DLL unit 40.
  • the accuracy of the dead time, the on time, and the minimum off time determined by the delay unit 50 can be increased only by increasing the accuracy of the reference delay amount in the delay voltage Vd, that is, by increasing the accuracy of the DLL unit 40. Therefore, compared with the case where a trimming circuit element is used for each of a plurality of conventional analog delay circuits, the accuracy of dead time, on-time, and minimum off-time can be improved without hindering downsizing and cost reduction. Is possible.
  • the reference delay voltage Vd having a highly accurate reference delay amount can be generated only by improving the accuracy of the high accuracy delay unit 41 in the DLL unit 40. it can. Therefore, it is possible to increase the accuracy of dead time, on time, and minimum off time without further hindering miniaturization and price reduction.
  • the counter unit 54 in the delay unit 50 causes the delay signals Sd 1 to Sd m generated by the delay unit 51 to be divided signals Sd m + 1. Since generating a ⁇ Sd n, keep signal for generating a delayed clock Cd 1 ⁇ Cd n required, it is possible to reduce the number of delay signals generated by delaying the delay unit 51. That is, the circuit scale of the delay unit 51 for delay can be reduced. Therefore, the control unit 200 can be further reduced in size and price.
  • the timing control unit 60 can be configured by the same DSP as the DSP configuring the DLL unit 40 and the delay unit 50. 200 can be further reduced in size and price.
  • FIG. 7 is a circuit diagram showing a comparator type DC-DC converter using the synchronous rectification method according to the second embodiment of the present invention.
  • a DC-DC converter 1A shown in FIG. 7 is different from the first embodiment in that the DC-DC converter 1 includes a control unit 200A instead of the control unit 200.
  • the control unit 200A is different from the control unit 200 in that the control unit 200 includes a DLL unit 40A instead of the DLL unit 40, and further includes an adjustment unit 70A.
  • Other configurations of the control unit 200A are the same as those of the control unit 200.
  • the adjustment unit 70A receives the switching control signal S SWHG (or S SWLG ) and the reference clock Cref5.
  • the adjustment unit 70A compares the switching control signal S SWHG (or S SWLG ) with the reference clock Cref5, and determines a predetermined ON pulse so that the frequencies of the switching control signals S SWHG and S SWLG become constant according to the comparison result. Adjust the on width of. Specifically, the adjustment unit 70A counts an ON pulse in the switching control signal S SWHG (or an OFF pulse in the switching control signal S SWLG ) and counts the reference clock Cref5, and counts the switching control signal S SWHG (or S SWLG ).
  • a frequency control signal Sf for adjusting a predetermined ON width of the ON pulse is generated so that the value and the count value of the reference clock Cref5 are equal.
  • the frequency control signal Sf is a 4-bit digital signal.
  • FIG. 8 is a circuit diagram showing the adjustment unit 70A shown in FIG.
  • the adjustment unit 70 ⁇ / b> A illustrated in FIG. 8 includes two counters 71 and 72 and an up / down counter 73.
  • the switching control signal S SWHG is input to the input terminal of the first counter 71, and the output voltage of the second counter 72 is input to the reset terminal.
  • the first counter 71 is a 4-bit counter.
  • the first counter 71 counts the ON pulse of the switching control signal S SWHG , and outputs a high-level pulse voltage when the count value reaches the maximum value “1111”, and at the next count of “1111”. Reset the output voltage.
  • the first counter 71 also resets the output voltage when the output voltage of the second counter 72 becomes high level.
  • the output terminal of the first counter 71 is connected to one input terminal of the up / down counter 73.
  • the reference clock Cref5 is input to the input terminal of the second counter 72, and the output voltage of the first counter 71 is input to the reset terminal.
  • the second counter 72 is a 4-bit counter.
  • the second counter 72 counts the period of the reference clock Cref5. When the count value reaches the maximum value “1111”, the second counter 72 outputs a high level pulse voltage and outputs the voltage at the next count of “1111”. To reset.
  • the second counter 72 also resets the output voltage when the output voltage of the first counter 71 becomes high level.
  • the output terminal of the second counter 72 is connected to the other input terminal of the up / down counter 73.
  • the up / down counter 73 receives the pulse voltage from the first counter 71 and the pulse voltages Vdown and Vup from the second counter 72 and increases or decreases the count value.
  • the up / down counter 73 decreases the count value when the high level pulse voltage Vdown is input from the first counter 71, and the high level pulse voltage Vup is input from the second counter 72.
  • the count value is increased when The up / down counter 73 outputs a 4-bit digital frequency control signal Sf to the DLL unit 40A.
  • FIG. 9 is a circuit diagram showing the DLL unit 40A.
  • the DLL unit 40A shown in FIG. 9 is different from the DLL unit 40 in that the DLL unit 40 further includes a digital / analog conversion unit (hereinafter referred to as DAC) 46 and an amplifier 47.
  • DAC digital / analog conversion unit
  • the DAC 46 performs digital / analog conversion on the frequency control signal Sf from the adjustment unit 70 ⁇ / b> A and outputs it to one input terminal of the amplifier 47.
  • the reference voltage Vref2 is input to the other input terminal of the amplifier 47.
  • the amplifier 47 functions as a push-pull type current source. For example, when the frequency control signal Sf is equal to or higher than the reference voltage Vref2, the amplifier 47 supplies current to the capacitive element 44, and when the frequency control signal Sf is smaller than the reference voltage Vref2, the capacitive element. The current is drawn from 44.
  • the amplifier 47 increases the value of the reference delay voltage Vd when the frequency control signal Sf is equal to or higher than the reference voltage Vref2, and decreases the value of the reference delay voltage Vd when the frequency control signal Sf is smaller than the reference voltage Vref2.
  • the DC-DC converter 1A of the second embodiment also has the same configuration as that of the DC-DC converter 1 of the first embodiment, and thus has the same advantages as the DC-DC converter 1 of the first embodiment. Can be obtained.
  • the off-pulse width is shortened and the on-duty is increased in order to compensate for a decrease in output voltage due to an increase in internal loss.
  • the switching frequency gradually varies due to the variation of the environmental temperature.
  • Other variations in input voltage, output voltage, and output current also change the off-pulse width and change the switching frequency.
  • the fluctuation of the switching frequency may cause the output voltage ripple to fluctuate, which may cause a subsequent circuit such as PU to malfunction.
  • measures against EMI over a wide band are required.
  • the DC-DC converter 1A of the second embodiment when the environmental temperature is lowered, for example, the internal resistance values of the switching elements 11, 12 and the coil 14 are lowered, and the internal loss is lowered. At this time, in order to compensate for the increase in the output voltage Vout, the off width of the off pulse Poff is widened, and the on-duty is reduced. On the other hand, the predetermined ON width of the ON pulse Pon is adjusted by the adjusting unit 70A.
  • the second counter 72 is ahead of the first counter 71. Then, the count ends and a high level pulse voltage Vup is output (FIG. 10B). On the other hand, the output voltage Vdown of the first counter 71 remains at a low level (FIG. 10D). As a result, the up / down counter 73 increases the value of the frequency control signal Sf (FIG. 10 (e)).
  • the amplifier 47 supplies a current proportional to the differential voltage between the frequency control signal Sf and the reference voltage Vref2 to the capacitive element 44, and the reference delay voltage Vd increases.
  • the delay amount in the delay unit 50 is reduced, and the on-time, the first and second dead times, and the minimum off-time are reduced.
  • the on-width of the on-pulse Pon is narrowed and the on-duty is determined by Vin and Vout, so that the off-width of the off-pulse Poff is also narrowed and the switching frequency is increased.
  • the adjustment unit 70A controls the switching frequency so as to be close to the frequency of the reference clock Cref5, so that fluctuations in the switching frequency are reduced.
  • the off width of the off pulse Poff is narrowed, and the on-duty is increased.
  • the predetermined ON width of the ON pulse Pon is adjusted by the adjusting unit 70A.
  • the first counter 71 finishes counting before the second counter 72, and the high level pulse voltage Vdown is output.
  • the output voltage Vup of the second counter 72 remains at a low level.
  • the up / down counter 73 decreases the value of the frequency control signal Sf.
  • the amplifier 47 draws out a current proportional to the differential voltage between the frequency control signal Sf and the reference voltage Vref2 from the capacitive element 44, and the reference delay voltage Vd decreases.
  • the delay amount in the delay unit 50 is increased, and the on-time, the first and second dead times, and the minimum off-time are increased.
  • the on-width of the on-pulse Pon is widened, and the on-duty is determined by Vin and Vout. Therefore, the off-width of the off-pulse Poff is also widened, and the switching frequency is reduced.
  • the adjustment unit 70A controls the switching frequency so as to be close to the frequency of the reference clock Cref5, so that fluctuations in the switching frequency are reduced.
  • the frequency of the reference clock Cref5 in the adjustment unit 70A is the same as the frequency of the switching control signal S SWHG , but the ratio between the frequency of the reference clock Cref5 and the frequency of the switching control signal S SWHG is N: M. (M and N are natural numbers).
  • the adjustment unit 70A adjusts the predetermined on-width of the on-pulse Pon in the switching control signal S SWHG so that the ratio of the count value of the switching control signal S SWHG and the count value of the reference clock Cref5 is M: N.
  • the frequency of the reference clock Cref5 is lower than the frequency of the switching control signal SSWHG . According to this, current consumption can be reduced.
  • the first counter 71 counts the ON pulse in the switching control signal S SWHG , but may count the switching control signal S SWLG .
  • the reference delay voltage Vd of the DLL unit 40A is adjusted by the adjustment unit 70A in order to make the frequency constant.
  • the on-time delay clock Cd 441 of the delay unit 50 is adjusted by the adjustment unit 70A. You may adjust. According to this, the frequency can be made constant by changing only the on-time while keeping the dead time and the minimum offset time constant.
  • an n-type MOSFET is used as the switching element 11 in the voltage conversion unit 100, but a p-type MOSFET may be used.
  • various transistors such as FETs and bipolar transistors can be applied to the switching elements and transistors in this embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　ＤＣ－ＤＣコンバータ１は、電圧変換部１００と制御部２００とを備える。制御部２００は、ミニマムオフタイム信号受信後、出力電圧が基準電圧より低下したときにトリガ信号を生成するコンパレータ２０及びトリガ信号生成部３０と、基準遅延信号を生成するＤＬＬ部４０と、基準遅延信号に基づいて、トリガ信号から所定量だけ、更にオンタイムだけ、更に第２デッドタイムだけ、更にミニマムオフタイムだけ遅延した遅延信号をそれぞれ生成する遅延部５０と、これらの遅延信号に応じて、オンパルスの開始時点及び終了時点、オフパルスの開始時点及び終了時点をそれぞれ決定すると共に、ミニマムオフタイム信号を生成するタイミング制御部６０とを有する。

Description

同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータ
　本発明は、同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータに関するものである。
　入力電圧から安定化した出力電圧を生成するＤＣ－ＤＣコンバータが知られている。ＤＣ－ＤＣコンバータは、スイッチング素子をスイッチングすることによって入力電圧を電圧変換した出力電圧を生成する電圧変換部と、電圧変換部の出力電圧を安定化するためにスイッチング素子のスイッチングを制御する制御部とを有している。
　電圧変換部の構成としては、ハイサイド側にスイッチング素子を用い、ローサイド側にダイオードを用いる構成や、ハイサイド側及びローサイド側にスイッチング素子を用いる構成、すなわち同期整流方式を用いた構成などがある。この同期整流方式では、ローサイド側にも、ダイオードと比較して電圧降下量が小さいスイッチング素子が用いられるので、電力変換効率を向上することができる。特許文献１には、電圧変換部に同期整流方式を用いたＤＣ－ＤＣコンバータが開示されている。この同期整流方式ＤＣ－ＤＣコンバータでは、二つのスイッチング素子が同時にオン状態となることによる短絡を防止するために、これらのスイッチング素子を同時にオフ状態にする期間、すなわち、デッドタイムが設けられている。
　一方、制御部の制御手法としては、例えば、ＰＷＭ（パルス幅変調）方式を用いた手法やコンパレータ方式を用いた手法などがある。ＰＷＭ方式を用いた手法では、スイッチング素子のスイッチング周波数を一定とし、オンパルス幅を調整することによって、電圧変換部の出力電圧を安定化する。一方、コンパレータ方式では、コンパレータを用いてスイッチング素子のオンパルス幅を一定とし、オフパルス幅（すなわち、スイッチング周波数）を調整することによって、電圧変換部の出力電圧を安定化する。
　これらの制御手法の相違により、コンパレータ方式は、ＰＷＭ方式と比較して、以下のような利点を有している。ＤＣ－ＤＣコンバータは、ＰＵ（ProcessorUnit）などの電圧源として用いられることがある。ＰＵでは、待機状態から処理状態へ移行するとき、消費電流が急激に増加する。負荷電流の急激な増加により、出力電圧が急激に低下すると、コンパレータ方式ＤＣ－ＤＣコンバータでは、コンパレータによって出力電圧の低下を検出して即座にオンパルスを出力するので、所定のオフパルス期間中はパルスを出力できないＰＷＭ方式と比較して、出力電圧が早く安定化する。このように、コンパレータ方式は、ＰＷＭ方式と比較して、負荷電流の急激な増加に対する応答特性がよいという特徴を有する。
　このコンパレータ方式ＤＣ－ＤＣコンバータでは、固定のオンパルス幅を定めるためのオンタイムや、オフパルスの最小幅を定めるためのミニマムオフタイムが設けられている。このミニマムオフタイムは、以下のような理由により設けられている。コンパレータ方式ＤＣ－ＤＣコンバータでは、スイッチング素子のオン／オフが切り替わる際に、スイッチング素子を駆動するための駆動回路の動作状態が切り替わることに起因して、高電位側の電源電圧が変動することがある。特に、ハイサイド側のスイッチング素子がオンからオフに切り換わり、ローサイド側のスイッチング素子がオフからオンに切り換わる際には、すなわち、出力電圧が基準電圧より低下する際には、コンパレータが動作する。このとき、高電位側の電源電圧の変動に起因してコンパレータのための電源電圧や基準電圧が変動すると、コンパレータが誤動作する可能性がある。そのために、高電位側の電源電圧及び基準電圧の変動が収まるまでの所定期間、コンパレータが誤動作しても、オンパルスの生成に切り換わらないための、すなわち、オフパルスの生成を継続するためのミニマムオフタイムが設けられている。
特開２００７－１８５０５０号公報
　しかしながら、同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータでは、値の異なるデッドタイム、オンタイム及びミニマムオフタイムを設けるために、抵抗素子と容量素子とからなるアナログ型遅延回路を複数備える必要があり、小型化及び低価格化が困難であった。
　また、アナログ型遅延回路を半導体内部で構成する場合、抵抗素子及び容量素子の製造ばらつきや温度変動に起因して、アナログ型遅延回路の遅延時間、すなわち、デッドタイム、オンタイム及びミニマムオフタイムの精度が悪かった。アナログ型遅延回路の遅延時間の精度を上げるためには、アナログ型遅延回路にトリミング回路素子を用いて調整することが考えられるが、小型化及び低価格化を更に妨げてしまう。
　そこで、本発明は、小型化及び低価格化を妨げることなく、オンタイム、ミニマムオフタイム及びデッドタイムの精度を向上することが可能な同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータを提供することを目的としている。
　本発明の同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータは、スイッチング素子を有し、該スイッチング素子を制御信号に応じて制御することによって入力電圧を電圧変換した出力電圧を生成する電圧変換部と、電圧変換部の出力電圧を安定化するための制御信号を生成する制御部とを備え、制御部は、電圧変換部の出力電圧が基準電圧より小さくなったことを検出するコンパレータと、ミニマムオフタイム信号を受けた後であってコンパレータからの出力信号を受けたときにトリガ信号を生成するトリガ信号生成部と、基準クロックを基準遅延量だけ遅延した基準遅延クロックを生成すると共に、当該基準遅延量に応じた値を有する基準遅延信号を生成するＤＬＬ部と、ＤＬＬ部からの基準遅延信号に基づいて、トリガ信号生成部からのトリガ信号から所定の遅延量だけ遅延したトリガ遅延信号、トリガ遅延信号から所望の第１デッドタイムに対応した遅延量だけ遅延した第１デッドタイム遅延信号、第１デッドタイム遅延信号から所望のオンタイムに対応した遅延量だけ遅延したオンタイム遅延信号、オンタイム遅延信号から所望の第２デッドタイムに対応した遅延量だけ遅延した第２デッドタイム遅延信号、及び、第２デッドタイム遅延信号から所望のミニマムオフタイムに対応した遅延量だけ遅延したミニマムオフタイム遅延信号を生成する遅延部と、遅延部からのトリガ遅延信号に応じて制御信号におけるオフパルスの終了時点を決定し、遅延部からの第１デッドタイム遅延信号に応じて制御信号におけるオンパルスの開始時点を決定し、遅延部からのオンタイム遅延信号に応じてオンパルスの終了時点を決定し、遅延部からの第２デッドタイム遅延信号に応じてオフパルスの開始時点を決定し、遅延部からのミニマムオフタイム遅延信号に応じてミニマムオフタイム信号を生成するタイミング制御部とを有する。
　この同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータによれば、デッドタイム、オンタイム及びミニマムオフタイムを定めるＤＬＬ部及び遅延部を、例えば一つのＤＳＰ（Digital Signal Processor）で構成することができるので、従来の抵抗素子と容量素子とからなるアナログ型遅延回路を複数用いる場合と比較して、制御部の小型化及び低価格化が可能である。
　また、この同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータによれば、遅延部が、ＤＬＬ部からの基準遅延信号に基づいて、デッドタイム、オンタイム及びミニマムオフタイムを定めるので、この基準遅延信号における基準遅延量の精度を高めるだけで、すなわち、ＤＬＬ部の精度を高めるだけで、遅延部が定めるデッドタイム、オンタイム及びミニマムオフタイムの精度を高めることができる。したがって、従来の複数のアナログ型遅延回路のそれぞれにトリミング回路素子を用いる場合と比較して、小型化及び低価格化を妨げることなく、デッドタイム、オンタイム及びミニマムオフタイムの精度を高めることが可能である。
　上記したＤＬＬ部は、基準クロックを基準遅延量だけ遅延した基準遅延クロックを生成するＤＬＬ基準部と、基準クロックを基準遅延信号に基づいて遅延したＤＬＬ遅延クロックを生成するＤＬＬ遅延部と、基準遅延クロックの位相とＤＬＬ遅延クロックの位相との差に応じた値を有する基準遅延信号を生成するＤＬＬ比較部とを有し、ＤＬＬ遅延クロックの位相が基準遅延クロックの位相に一致するように基準遅延信号を生成することによって、基準遅延量に応じた値を有する基準遅延信号を生成することが好ましい。
　この構成によれば、ＤＬＬ基準部の精度を高めるだけで、高精度な基準遅延量を有する基準遅延信号を生成することができる。したがって、小型化及び低価格化をより妨げることなく、デッドタイム、オンタイム及びミニマムオフタイムの精度を高めることが可能である。
　上記した遅延部は、ＤＬＬ部からの基準遅延信号に基づいて、トリガ信号生成部からのトリガ信号から異なる遅延量を有する複数の遅延用遅延クロックを生成する遅延用遅延部と、遅延用遅延部からの複数の遅延用遅延クロックを分周した分周クロックを生成するカウンタ部とを有し、複数の遅延用遅延クロック及び分周クロックから、トリガ遅延信号、第１デッドタイム遅延信号、オンタイム遅延信号、第２デッドタイム遅延信号及びミニマムオフタイム遅延信号を決定することが好ましい。
　この構成によれば、カウンタ部が、遅延用遅延部によって生成された遅延クロックの分周クロックを生成するので、遅延用遅延部が生成する遅延クロックの数を減らすことができる。すなわち、遅延用遅延部の回路規模を小さくすることができる。したがって、制御部の更なる小型化及び低価格化が可能である。
　上記したタイミング制御部は、遅延部からのトリガ遅延信号に応じて制御信号におけるオフパルスの終了時点を示すオフパルス終了信号を生成するオフパルス終了用比較部と、遅延部からの第１デッドタイム遅延信号に応じて制御信号におけるオンパルスの開始時点を示すオンパルス開始信号を生成するオンパルス開始用比較部と、遅延部からのオンタイム遅延信号に応じてオンパルスの終了時点を示すオンパルス終了信号を生成するオンパルス終了用比較部と、遅延部からの第２デッドタイム遅延信号に応じてオフパルスの開始時点を示すオフパルス開始信号を生成するオフパルス開始用比較部と、遅延部からのミニマムオフタイム遅延信号に応じてミニマムオフタイム信号を生成するミニマムオフタイム用比較部と、オンパルス開始信号とオンパルス終了信号との論理演算を行うことによって制御信号におけるオンパルスを生成するオンパルス用論理演算部と、オフパルス終了信号とオフパルス開始信号との論理演算を行うことによって制御信号におけるオフパルスを生成するオフパルス用論理演算部とを有することが好ましい。
　この構成によれば、例えば、タイミング制御部を、ＤＬＬ部及び遅延部を構成するＤＳＰと同一なＤＳＰで構成することができるので、制御部の更なる小型化及び低価格化が可能である。
　本発明によれば、同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータの小型化及び低価格化を妨げることなく、オンタイム、ミニマムオフタイム及びデッドタイムの精度を向上することができる。
図１は本発明の第１の実施形態に係るコンパレータ方式ＤＣ－ＤＣコンバータを示す回路図である。 図２は図１に示すＤＬＬ部を示す回路図である。 図３は図１に示す遅延部を示す回路図である。 図４は図１に示すタイミング制御部を示す回路図である。 図５は第１の実施形態のコンパレータ方式ＤＣ－ＤＣコンバータの各信号波形を示すタイミングチャートである。 図６は第１の実施形態のコンパレータ方式ＤＣ－ＤＣコンバータにおける制御部の各信号波形を示すタイミングチャートである。 図７は本発明の第２の実施形態に係るコンパレータ方式ＤＣ－ＤＣコンバータを示す回路図である。 図８は図７に示す調整部を示す回路図である。 図９は図７に示す遅延部を示す回路図である。 図１０は図８に示す調整部の各信号波形を示すタイミングチャートである。
　以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
　図１は、本発明の第１の実施形態に係る同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータを示す回路図である。図１に示すＤＣ－ＤＣコンバータ１は、電圧変換部１００と制御部２００とから構成される。
　電圧変換部１００は、同期整流回路を構成しており、制御部２００からのスイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧに応じて、入力端子２に印加される入力電圧Ｖｉｎを電圧変換した出力電圧Ｖｏｕｔを出力端子３に発生する。電圧変換部１００は、２つのスイッチング素子１１，１２と、駆動回路１３と、コイル１４と、容量素子１５とを備えている。
　スイッチング素子１１，１２はＮ型ＭＯＳＦＥＴである。ハイ側のスイッチング素子１１のドレインは入力端子２に接続されており、ソースはロー側のスイッチング素子１２のドレインに接続されている。スイッチング素子１２のソースはＧＮＤ５に接地されている。スイッチング素子１１，１２のゲートは、それぞれ駆動回路１３に接続されている。
　駆動回路１３は、制御部２００からスイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧを受けて、それぞれスイッチング素子１１，１２のゲートに供給する。本実施形態では、駆動回路１３は、アンプや、スイッチング素子１１に供給する駆動信号のための昇圧回路などを備えている。
　スイッチング素子１１のソース及びスイッチング素子１２のドレインには、コイル１４の一端が接続されている。コイル１４の他端は出力端子３に接続されている。出力端子３とＧＮＤ５との間には、出力電圧平滑化のための容量素子１５が接続されている。
　制御部２００は、コンパレータ方式を用いており、電圧変換部１００の出力電圧Ｖｏｕｔを安定化するためのスイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧを生成する。制御部２００は、コンパレータ２０と、トリガ信号生成部３０と、ＤＬＬ部４０と、遅延部５０と、タイミング制御部６０とを備えている。
　コンパレータ２０のプラス入力端子は電圧変換部１００の出力端子３に接続されており、マイナス入力端子には基準電圧Ｖｒｅｆが入力される。コンパレータ２０は、電圧変換部１００からの出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより小さくなったときに、スイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧにおけるオフパルスを終了するためのパルス電圧Ｖｏｆｆ１を生成する。コンパレータ２０の出力端子は、トリガ信号生成部３０の一方の入力端子に接続されている。
　トリガ信号生成部３０の他方の入力端子には、タイミング制御部６０からのミニマムオフタイム信号が入力される。トリガ信号生成部３０は、ＡＮＤ回路を構成しており、ミニマムオフタイム信号を受けた後であってパルス電圧Ｖｏｆｆ１を受けたときに、スイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧにおけるオフパルスを終了するためのパルス状のトリガ電圧（トリガ信号）Ｖｏｆｆ２を生成する。トリガ信号生成部３０の出力端子は、遅延部５０の入力端子に接続されている。
　このように、コンパレータ２０及びトリガ信号生成部３０は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより小さくなったときに、出力電圧Ｖｏｕｔを上げるために、すなわち、オンパルスを作成するために、トリガ電圧Ｖｏｆｆ２を遅延部５０へ出力する。すると、このトリガ電圧Ｖｏｆｆ２をトリガとし、後述するように、スイッチング制御信号ＳＳＷＬＧがローレベルとなり、スイッチング素子１１，１２の貫通防止のためのデッドタイム後に、スイッチング制御信号ＳＳＷＨＧがハイレベルとなることとなる。
　本実施形態では、コンパレータ２０及びトリガ信号生成部３０を用いる一例を示したが、コンパレータ２０及びトリガ信号生成部３０は、上記したように、次のパルス作成シーケンスに移行するための信号を作成できればよく、コンパレータ２０及びトリガ信号生成部３０に代えて様々な回路方式が適用可能である。
　ＤＬＬ部４０は、基準クロックＣｒｅｆを受け、この基準クロックＣｒｅｆを基準遅延量だけ遅延した基準遅延クロックＣｒｅｆ２を生成する。また、ＤＬＬ部４０は、基準遅延量に応じた値を有する基準遅延電圧（基準遅延信号）Ｖｄを生成する。
　図２に、ＤＬＬ部４０の回路図を示す。図２に示すように、ＤＬＬ部４０は、高精度遅延部（ＤＬＬ基準部）４１と、ＤＬＬ遅延部４２と、アンプ４３と、容量素子４４とを有している。なお、アンプ４３と容量素子４４とは、特許請求の範囲に記載したＤＬＬ比較部４５を構成する。
　高精度遅延部４１は、高精度な基準遅延量を有する。高精度遅延部４１は、この高精度な基準遅延量で基準クロックＣｒｅｆを遅延した基準遅延クロックＣｒｅｆ２を生成する。高精度遅延部４１は、この基準遅延クロックＣｒｅｆ２をアンプ４３の一方の入力端子へ出力する。
　ＤＬＬ遅延部４２は、ｍ個のＤＬＬ部分遅延部４２１～４２ｍを有している。ＤＬＬ部分遅延部４２１～４２ｍ各々は、トランジスタＴｒ１～Ｔｒ６とインバータＩＮＶとからなる。トランジスタＴｒ１，Ｔｒ４はＰ型ＭＯＳＦＥＴであり、トランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６はＮ型ＭＯＳＦＥＴである。
　トランジスタＴｒ１とトランジスタＴｒ２とはインバータ接続されており、それぞれのゲートには基準クロックＣｒｅｆ（入力側から２番目以降のＤＬＬ部分遅延部では、前段のＤＬＬ部分遅延部からのクロック）が入力される。トランジスタＴｒ１のソースは高電位側の電源Ｖｃｃに接続されている。一方、トランジスタＴｒ２のソースとＧＮＤ５との間にはトランジスタＴｒ３がカスコード接続されており、トランジスタＴｒ３のゲートには基準遅延電圧Ｖｄが入力される。
　同様に、トランジスタＴｒ４とトランジスタＴｒ５とはインバータ接続されており、それぞれのゲートはトランジスタＴｒ１，Ｔｒ２のドレインが接続されている。トランジスタＴｒ４のソースは高電位側の電源Ｖｃｃに接続されている。一方、トランジスタＴｒ５のソースとＧＮＤ５との間にはトランジスタＴｒ６がカスコード接続されており、トランジスタＴｒ６のゲートには基準遅延電圧Ｖｄが入力される。トランジスタＴｒ４とトランジスタＴｒ５とのドレインは、インバータＩＮＶを介して後段のＤＬＬ部分遅延部に接続される。
　このような構成により、基準遅延電圧Ｖｄに応じて、トランジスタＴｒ３，Ｔｒ６の抵抗値が定まり、ＤＬＬ部分遅延部４２１～４２ｍ各々の遅延量、すらわち、ＤＬＬ遅延部４２の遅延量が決まることとなる。ＤＬＬ遅延部４２は、このようにして定まった遅延量を有するＤＬＬ遅延クロックＣｒｅｆ３をアンプ４３の他方の入力端子へ出力する。
　アンプ４３は、プッシュプル型の電流源として機能し、高精度遅延部４１からの基準遅延クロックＣｒｅｆ２の位相と、ＤＬＬ遅延部４２からのＤＬＬ遅延クロックＣｒｅｆ３の位相との差に応じて、容量素子４４を充放電し、容量素子４４の端子間に基準遅延電圧Ｖｄを生成する。
　このようにして、ＤＬＬ部４０は、ＤＬＬ遅延クロックＣｒｅｆ３の位相が基準遅延クロックＣｒｅｆ２の位相と一致するように基準遅延電圧Ｖｄを生成することによって、高精度な基準遅延量を有する基準遅延電圧Ｖｄを生成することとなる。ＤＬＬ部４０は、基準遅延電圧Ｖｄを遅延部５０へ供給する。
　図１に戻り、遅延部５０は、ＤＬＬ部４０からの基準遅延電圧Ｖｄに基づいて、トリガ信号生成部３０からのトリガ電圧Ｖｏｆｆ２から異なる遅延量を有するｎ個の遅延クロック（遅延信号）Ｃｄ１～Ｃｄｎを生成する。
　図３に、遅延部５０の回路図を示す。図３に示すように、遅延部５０は、遅延用遅延部５１と、カウンタ部５４と、デコーダ５５とを有している。
　遅延用遅延部５１は、ＤＬＬ部４０からの基準遅延電圧Ｖｄに基づいて、トリガ信号生成部３０からのトリガ電圧Ｖｏｆｆ２から異なる遅延量を有するｍ個（ｍ＜ｎ）の遅延用遅延信号Ｓｄ１～Ｓｄｍを生成する。遅延用遅延部５１は、ＡＮＤ回路５２と、ｍ個の遅延用部分遅延部５３１～５３ｍとを有している。ＡＮＤ回路５２の一方の入力端子にはトリガ電圧Ｖｏｆｆ２が入力され、他方の入力端子には遅延用遅延部５３からの遅延用遅延信号Ｓｄｍが入力される。ＡＮＤ回路５２の出力端子は遅延用部分遅延部５３１の入力端子に接続されている。遅延用部分遅延部５３１～５３ｍ各々は、ＤＬＬ部分遅延部４２１～４２ｍ各々と同様に、トランジスタＴｒ１～Ｔｒ６とインバータＩＮＶとからなる。
　このような構成により、基準遅延電圧Ｖｄに応じて、トランジスタＴｒ３，Ｔｒ６の抵抗値が決まり、遅延用部分遅延部５３１～５３ｍ各々の遅延量が決まることとなる。遅延用部分遅延部５３１～５３ｍは、このようにして定まって遅延量を有する遅延用遅延信号Ｓｄ１～Ｓｄｍをデコーダ５５へ供給すると共に、遅延用遅延信号Ｓｄｍをカウンタ部５４の入力端子へ供給する。
　カウンタ部５４は、遅延用遅延部５１からの遅延用遅延信号Ｓｄｍを分周したｐ個（ｐ＝ｎ－ｍ）の分周信号Ｓｄｍ＋１～Ｓｄｎを生成する。カウンタ部５４は、ｐ個のＤ－ＦＦ部５４１～５４ｐを有している。Ｄ－ＦＦ部５４１のクロック端子には遅延用遅延部５１からの遅延信号Ｓｄｍ（入力側から２番目以降のＤ－ＦＦ部では、前段のＤ－ＦＦ部からの正転信号）が入力され、データ入力端子には反転出力信号Ｓｄｍ＋１が入力される。Ｄ－ＦＦ部５４１の正転出力信号はＤ－ＦＦ部５４２のクロック端子（入力側から２番目以降のＤ－ＦＦ部では後段のＤ－ＦＦ部）に供給され、リセット端子にはトリガ信号生成部３０からのトリガ電圧Ｖｏｆｆ２がリセット信号として入力される。
　このような構成により、Ｄ－ＦＦ部５４１～５４ｐは、遅延用遅延信号Ｓｄｍを２倍、４倍・・・とした分周信号Ｓｄｍ＋１～Ｓｄｎをデコーダ５５へ供給する。また、Ｄ－ＦＦ部５４１～５４ｐは、トリガ電圧Ｖｏｆｆ２に応じてリセットすることによって、次に遅延用遅延部５１から遅延用遅延信号Ｓｄｍが入力されるまで、分周信号Ｓｄｍ＋１～Ｓｄｎの生成を停止する。
　デコーダ５５は、遅延用遅延部５１からの遅延用遅延信号Ｓｄ１～Ｓｄｍと、カウンタ部５４からの分周信号Ｓｄｍ＋１～Ｓｄｎとをデコードすることによって、例えば、１ｎｓ刻みで異なる遅延量を有するｎ個の遅延クロックＣｄ１～Ｃｄｎを生成する。これらの遅延クロックＣｄ１～Ｃｄｎは、所望の第１デッドタイム、所望の第２デッドタイム、所望のオンタイム及び所望のミニマムオフタイムの各々に相当する遅延量を有する遅延クロックが含まれている。
　ここで、所望のオンタイム、すなわちオンパルス幅Ｔｏｎは、入力電圧値Ｖｉｎ、出力電圧値Ｖｏｕｔ、所望のスイッチング周波数ｆに基づいて、下記式により設定することができる。
Ｔｏｎ＝（１／ｆ）×（Ｖｏｕｔ／Ｖｉｎ）
例えば、Ｖｉｎ＝５Ｖ、Ｖｏｕｔ＝１Ｖであり、スイッチング周波数をｆ＝５００ｋＨｚとしたい場合には、Ｔｏｎ＝４００ｎｓに設定すればよい。このとき、所望の第１デッドタイム及び所望の第２デッドタイムは４０ｎｓ程度であることが好ましく、所望のミニマムオフタイムは２００ｎｓ程度であることが好ましい。
　これより、例えば、遅延部５０は、トリガ電圧Ｖｏｆｆ２から最小遅延量１ｎｓだけ遅延したトリガ遅延クロック（トリガ遅延信号）Ｃｄ１と、このトリガ遅延クロックＣｄ１から所望の第１デッドタイム４０ｎｓの遅延量だけ遅延した第１デッドタイム遅延クロック（第１デッドタイム遅延信号）Ｃｄ４１と、この第１デッドタイム遅延クロックＣｄ４１から所望のオンタイム４００ｎｓの遅延量だけ遅延したオンタイム遅延クロック（オンタイム遅延信号）Ｃｄ４４１と、このオンタイム遅延クロックＣｄ４４１から所望の第２デッドタイム４０ｎｓの遅延量だけ遅延した第２デッドタイム遅延クロック（第２デッドタイム遅延信号）Ｃｄ４８１と、この第２デッドタイム遅延クロックＣｄ４８１から所望のミニマムオフタイム２００ｎｓの遅延量だけ遅延したミニマムオフタイム遅延クロック（ミニマムオフタイム信号）Ｃｄ６８１と、を含むｎ個の遅延クロックＣｄ１～Ｃｄｎを生成し、タイミング制御部６０へ供給する。
　図１に戻り、タイミング制御部６０は、遅延部５０からの遅延クロックＣｄ１～Ｃｄｎのうちの、トリガ遅延クロックＣｄ１、第１デッドタイム遅延クロックＣｄ４１、オンタイム遅延クロックＣｄ４４１、第２デッドタイム遅延クロックＣｄ４８１、ミニマムオフタイム遅延クロックＣｄ６８１、及び、最大の遅延量を有する遅延クロックＣｄｎに基づいて、スイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧを生成する。
　図４に、タイミング制御部６０の回路図を示す。図４に示すように、タイミング制御部６０は、デコーダを構成しており、オフパルス終了用比較部６１と、オンパルス開始用比較部６２と、オンパルス終了用比較部６３と、オフパルス開始用比較部６４と、ミニマムオフタイム用比較部６５と、インバータ６６，６９と、オンパルス用ＡＮＤ回路（オンパルス用論理演算部）６７と、オフパルス用ＯＲ回路（オフパルス用論理演算部）６８とを有している。
　オフパルス終了用比較部６１の一方の入力端子には遅延クロックＣｄｎが入力され、他方の入力端子にはトリガ遅延クロックＣｄ１が入力される。オフパルス終了用比較部６１は、このトリガ遅延クロックＣｄ１に応じて、スイッチング制御信号ＳＳＷＬＧにおけるオフパルスの終了時点を示すオフパルス終了信号Ｓｏｆｆｅを生成する。
　オンパルス開始用比較部６２の一方の入力端子には遅延クロックＣｄｎが入力され、他方の入力端子には第１デッドタイム遅延クロックＣｄ４１が入力される。オンパルス開始用比較部６２は、第１デッドタイム遅延クロックＣｄ４１に応じて、スイッチング制御信号ＳＳＷＨＧにおけるオンパルスの開始時点を示すオンパルス開始信号Ｓｏｎｓを生成する。
　オンパルス終了用比較部６３の一方の入力端子には遅延クロックＣｄｎが入力され、他方の入力端子にはオンタイム遅延クロックＣｄ４４１が入力される。オンパルス終了用比較部６３は、このオンタイム遅延クロックＣｄ４４１に応じて、スイッチング制御信号ＳＳＷＨＧにおけるオンパルスの終了時点を示すオンパルス終了信号Ｓｏｎｅを生成する。
　オフパルス開始用比較部６４の一方の入力端子には遅延クロックＣｄｎが入力され、他方の入力端子には第２デッドタイム遅延クロックＣｄ４８１が入力される。オフパルス開始用比較部６４は、この第２デッドタイム遅延クロックＣｄ４８１に応じて、スイッチング制御信号ＳＳＷＨＧにおけるオフパルスの開始時点を示すオフパルス開始信号Ｐｏｆｆｓを生成する。
　ミニマムオフタイム用比較部６５の一方の入力端子には遅延クロックＣｄｎが入力され、他方の入力端子にはミニマムオフタイムクロックＣｄ６８１が入力される。ミニマムオフタイム用比較部６５は、このミニマムオフタイムクロックＣｄ６８１に応じて、ミニマムオフタイム信号Ｓｏｆｆｍｉｎを生成する。
　オンパルス用ＡＮＤ回路６７は、オンパルス開始用比較部６２からのオンパルス開始信号Ｓｏｎｓと、オンパルス終了用比較部６３からのオンパルス終了信号Ｓｏｎｅをインバータ６６によって反転した信号との論理積を求め、スイッチング制御信号ＳＳＷＨＧにおけるオンパルスを生成する。このようにして、スイッチング制御信号ＳＳＷＨＧにおけるオンパルスの開始時点及び終了時点が決定される。
　オフパルス用ＯＲ回路６８は、オフパルス終了用比較部６１からのオフパルス終了信号Ｓｏｆｆｅをインバータ６９によって反転した信号と、オフパルス開始用比較部６４からのオフパルス開始信号Ｓｏｆｆｓとの論理和を求め、スイッチング制御信号ＳＳＷＬＧにおけるオフパルスを生成する。このようにして、スイッチング制御信号ＳＳＷＬＧにおけるオフパルスの開始時点及び終了時点が決定される。
　このようにして、タイミング制御部６０は、デッドタイム４０ｎｓ、オンタイム４００ｎｓ、ミニマムオフタイム２００ｎｓを有するスイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧを生成する。
　次に、ＤＣ－ＤＣコンバータ１の動作を説明する。図５は、ＤＣ－ＤＣコンバータ１における各信号波形を示すタイミングチャートであり、図６は、ＤＣ－ＤＣコンバータ１の制御部２００における各信号波形を示すタイミングチャートである。
　出力電圧Ｖｏｕｔが低下し基準電圧Ｖｒｅｆに達すると（図５（ａ））、制御部２００のコンパレータ２０によってハイレベルのパルス電圧Ｖｏｆｆ１が生成される（図５（ｃ）、図６（ａ））。このとき、タイミング制御部６０によってミニマムオフタイム信号Ｓｏｆｆｍｉｎが生成されているとすると、トリガ信号生成部３０によってハイレベルのトリガ電圧Ｖｏｆｆ２が生成され、遅延部５０によって、ＤＬＬ部４０からの基準遅延電圧Ｖｄに基づいて、１ｎｓ間隔で遅延されたｎ個の遅延クロックＣｄ１～Ｃｄｎが生成される（図６（ｂ）から（ｄ））。
　まず、遅延部５０によって１ｎｓ遅延したトリガ遅延クロックＣｄ１が生成されると、タイミング制御部６０のオフパルス終了用比較部６１によってオフパルス終了信号Ｓｏｆｆｅが生成され（図６（ｅ））、オフパルス用ＡＮＤ回路６８によって、スイッチング制御信号ＳＳＷＬＧにおけるオフパルスＰｏｆｆの発生が、オフパルスＰｏｆｆの終了時点Ｔｏｆｆｅで終了する（図６（ｋ）、図５（ｅ））。すると、スイッチング素子１２がオフ状態となる。
　その後、遅延部５０によって第１デッドタイム４０ｎｓ遅延した第１デッドタイム遅延クロックＣｄ４１が生成されると、タイミング制御部６０のオンパルス開始用比較部６２によってオンパルス開始信号Ｓｏｎｓが生成され（図６（ｆ））、オンパルス用ＡＮＤ回路６７によって、スイッチング制御信号ＳＳＷＨＧにおけるオンパルスＰｏｎの発生が、オンパルスＰｏｎの開始時点Ｔｏｎｓで開始する（図６（ｊ）、図５（ｄ））。すると、スイッチング素子１１がオン状態となり、コイル電流ＩＬが増加し（図５（ｂ））、出力電圧Ｖｏｕｔが上昇する（図５（ａ））。
　その後、遅延部５０によってオンタイム４００ｎｓ遅延したオンタイム遅延クロックＣｄ４４１が生成されると、タイミング制御部６０のオンパルス終了用比較部６３によってオンパルス終了信号Ｓｏｎｅが生成され（図６（ｇ））、オンパルス用ＡＮＤ回路６７によって、スイッチング制御信号ＳＳＷＨＧにおけるオンパルスＰｏｎの発生が、オンパルスＰｏｎの終了時点Ｔｏｎｅで終了する（図６（ｊ）、図５（ｄ））。すると、スイッチング素子１１がオフ状態となる。
　その後、遅延部５０によって第２デッドタイム４０ｎｓ遅延した第２デッドタイム遅延クロックＣｄ４８１が生成されると、タイミング制御部６０のオフパルス開始用比較部６４によってオフパルス開始信号Ｓｏｆｆｓが生成され（図６（ｈ））、オフパルス用ＯＲ回路６８によって、スイッチング制御信号ＳＳＷＬＧにおけるオフパルスＰｏｆｆの発生が、オフパルスＰｏｆｆの開始時点Ｔｏｆｆｓで開始する（図６（ｋ）、図５（ｅ））。すると、スイッチング素子１２がオン状態となり、コイル電流ＩＬが減少し（図５（ｂ））、出力電圧Ｖｏｕｔが低下する（図５（ａ））。
　その後、遅延部５０によってミニマムオフタイム２００ｎｓ遅延したミニマムオフタイム遅延クロックＣｄ６８１が生成されると、ミニマムオフタイム信号Ｓｏｆｆｍｉｎが生成される（図６（ｉ））。これにより、次に出力電圧Ｖｏｕｔが低下し基準電圧Ｖｒｅｆに達してコンパレータ２０によってハイレベルのパルス電圧Ｖｏｆｆ１が生成されたときに、上記の動作を繰り返すことが可能となる。なお、ミニマムオフタイム２００ｎｓを設けることによって、上記したように、及び、後述するように、スイッチング素子１１，１２をスイッチングする際に生じる変動及びノイズによるコンパレータ２０の誤動作を防止することができる。
　このようにして、オンパルスＰｏｎのパルス幅が４００ｎｓの固定のオンタイムに設定される。
　また、オンパルスＰｏｎとオフパルスＰｏｆｆとの間に４０ｎｓのデッドタイムが設けられると共に、オフパルスＰｏｆｆとオンパルスＰｏｎとの間に４０ｎｓのデッドタイムが設けられ、スイッチング素子１１，１２の同時オンを防止することができる。すなわち、スイッチング素子１１，１２に貫通電流が流れることを防止することができる。その結果、電力変換効率を向上することができる。
　また、２００ｎｓのミニマムオフタイムが設定され、オフパルスＰｏｆｆのパルス幅が２００ｎｓ以下に狭まることを防止することができる。ここで、コンパレータ方式ＤＣ－ＤＣコンバータでは、スイッチング素子のオン／オフが切り替わる際に、スイッチング素子を駆動するための駆動回路の動作状態が切り替わることに起因して、高電位側の電源電圧が変動することがある。特に、ハイサイド側のスイッチング素子がオンからオフに切り換わり、ローサイド側のスイッチング素子がオフからオンに切り換わる際には、すなわち、出力電圧が基準電圧より低下する際には、コンパレータが動作する。このとき、高電位側の電源電圧の変動に起因してコンパレータのための電源電圧や基準電圧が変動すると、コンパレータが誤動作する可能性がある。しかしながら、ＤＣ－ＤＣコンバータでは、２００ｎｓのミニマムオフタイムが設定されているので、高電位側の電源電圧及び基準電圧の変動が収まるまで、オンパルスの生成を開始することがない。すなわち、２００ｎｓのミニマムオフタイムの間は、例えコンパレータ２０が誤動作しても、オフパルスの生成を継続する。
　この第１の実施形態のＤＣ－ＤＣコンバータ１によれば、デッドタイム、オンタイム及びミニマムオフタイムを定めるＤＬＬ部４０及び遅延部５０を、例えばＤＳＰ（Digital Signal Processor）で構成することができるので、従来の抵抗素子と容量素子とからなるアナログ型遅延回路を複数用いる場合と比較して、制御部２００の小型化及び低価格化が可能である。また、制御部２００全体をＤＳＰで構成してもよい。この場合、制御部２００の出力電圧ＶｏｕｔをＡＤ変換するＡＤ変換部とＤＳＰとで構成できる。
　また、第１の実施形態のＤＣ－ＤＣコンバータ１によれば、遅延部５０が、ＤＬＬ部４０からの基準遅延電圧Ｖｄに基づいて、デッドタイム、オンタイム及びミニマムオフタイムを定めるので、この基準遅延電圧Ｖｄにおける基準遅延量の精度を高めるだけで、すなわち、ＤＬＬ部４０の精度を高めるだけで、遅延部５０が定めるデッドタイム、オンタイム及びミニマムオフタイムの精度を高めることができる。したがって、従来の複数のアナログ型遅延回路のそれぞれにトリミング回路素子を用いる場合と比較して、小型化及び低価格化を妨げることなく、デッドタイム、オンタイム及びミニマムオフタイムの精度を高めることが可能である。
　また、第１の実施形態のＤＣ－ＤＣコンバータ１によれば、ＤＬＬ部４０における高精度遅延部４１の精度を高めるだけで、高精度な基準遅延量を有する基準遅延電圧Ｖｄを生成することができる。したがって、小型化及び低価格化をより妨げることなく、デッドタイム、オンタイム及びミニマムオフタイムの精度を高めることが可能である。
　また、第１の実施形態のＤＣ－ＤＣコンバータ１によれば、遅延部５０におけるカウンタ部５４が、遅延用遅延部５１によって生成された遅延用遅延信号Ｓｄ１～Ｓｄｍの分周信号Ｓｄｍ＋１～Ｓｄｎを生成するので、必要な遅延クロックＣｄ１～Ｃｄｎを生成するための信号おいて、遅延用遅延部５１が生成する遅延信号の数を減らすことができる。すなわち、遅延用遅延部５１の回路規模を小さくすることができる。したがって、制御部２００の更なる小型化及び低価格化が可能である。
　また、第１の実施形態のＤＣ－ＤＣコンバータ１によれば、例えば、タイミング制御部６０を、ＤＬＬ部４０及び遅延部５０を構成するＤＳＰと同一なＤＳＰで構成することができるので、制御部２００の更なる小型化及び低価格化が可能である。
［第２の実施形態］
　図７は、本発明の第２の実施形態に係る同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータを示す回路図である。図７に示すＤＣ－ＤＣコンバータ１Ａは、ＤＣ－ＤＣコンバータ１において制御部２００に代えて制御部２００Ａを備えている構成で第１の実施形態と異なっている。
　制御部２００Ａは、制御部２００においてＤＬＬ部４０に代えてＤＬＬ部４０Ａを備えており、更に調整部７０Ａを備えている点で制御部２００と異なっている。制御部２００Ａの他の構成は制御部２００と同一である。
　調整部７０Ａは、スイッチング制御信号ＳＳＷＨＧ（又はＳＳＷＬＧ）を受けると共に基準クロックＣｒｅｆ５を受ける。調整部７０Ａは、スイッチング制御信号ＳＳＷＨＧ（又はＳＳＷＬＧ）と基準クロックＣｒｅｆ５とを比較し、この比較結果に応じてスイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧの周波数が一定になるように、オンパルスの所定のオン幅を調整する。具体的には、調整部７０Ａは、スイッチング制御信号ＳＳＷＨＧにおけるオンパルス（又はスイッチング制御信号ＳＳＷＬＧにおけるオフパルス）をカウントすると共に基準クロックＣｒｅｆ５をカウントし、スイッチング制御信号ＳＳＷＨＧ（又はＳＳＷＬＧ）のカウント値と基準クロックＣｒｅｆ５のカウント値とが等しくなるように、オンパルスの所定のオン幅を調整するための周波数制御信号Ｓｆを生成する。本実施形態に係るコンパレータ方式ＤＣ－ＤＣコンバータでは、周波数制御信号Ｓｆを４ビットのディジタル信号としている。
　図８は、図７に示す調整部７０Ａを示す回路図である。図８に示す調整部７０Ａは、２つのカウンタ７１，７２と、アップダウンカウンタ７３を有している。
　第１のカウンタ７１の入力端子にはスイッチング制御信号ＳＳＷＨＧが入力され、リセット端子には第２のカウンタ７２の出力電圧が入力される。例えば、第１のカウンタ７１は、４ビットカウンタである。第１のカウンタ７１は、スイッチング制御信号ＳＳＷＨＧのオンパルスをカウントし、カウント値が最大値「１１１１」となった場合に、ハイレベルのパルス電圧を出力すると共に、「１１１１」の次のカウント時に出力電圧をリセットする。また、第１のカウンタ７１は、第２のカウンタ７２の出力電圧がハイレベルとなったときにも出力電圧をリセットする。第１のカウンタ７１の出力端子は、アップダウンカウンタ７３の一方の入力端子に接続されている。
　第２のカウンタ７２の入力端子には基準クロックＣｒｅｆ５が入力され、リセット端子には第１のカウンタ７１の出力電圧が入力される。例えば、第２のカウンタ７２は、４ビットカウンタである。第２のカウンタ７２は、基準クロックＣｒｅｆ５の周期をカウントし、カウント値が最大値「１１１１」となった場合に、ハイレベルのパルス電圧を出力すると共に、「１１１１」の次のカウント時に出力電圧をリセットする。また、第２のカウンタ７２は、第１のカウンタ７１の出力電圧がハイレベルとなったときにも出力電圧をリセットする。第２のカウンタ７２の出力端子は、アップダウンカウンタ７３の他方の入力端子に接続されている。
　アップダウンカウンタ７３は、第１のカウンタ７１からのパルス電圧と第２のカウンタ７２からのパルス電圧Ｖｄｏｗｎ，Ｖｕｐとを受け、カウント値を増減する。本実施形態では、アップダウンカウンタ７３は、第１のカウンタ７１からハイレベルのパルス電圧Ｖｄｏｗｎが入力されたときにカウント値を減少し、第２のカウンタ７２からハイレベルのパルス電圧Ｖｕｐが入力されたときにカウント値を増加する。アップダウンカウンタ７３は、４ビットのディジタル周波数制御信号ＳｆをＤＬＬ部４０Ａへ出力する。
　図９は、ＤＬＬ部４０Ａを示す回路図である。図９に示すＤＬＬ部４０Ａは、ＤＬＬ部４０においてディジタル／アナログ変換部（以下、ＤＡＣという。）４６とアンプ４７とを更に備えている構成でＤＬＬ部４０と異なっている。
　ＤＡＣ４６は、調整部７０Ａからの周波数制御信号Ｓｆをディジタル／アナログ変換し、アンプ４７の一方の入力端子へ出力する。アンプ４７の他方の入力端子には基準電圧Ｖｒｅｆ２が入力される。アンプ４７は、プッシュプル型の電流源として機能し、例えば、周波数制御信号Ｓｆが基準電圧Ｖｒｅｆ２以上であるときには容量素子４４へ電流を供給し、周波数制御信号Ｓｆが基準電圧Ｖｒｅｆ２より小さいときには容量素子４４から電流を引き抜く。すなわち、アンプ４７は、周波数制御信号Ｓｆが基準電圧Ｖｒｅｆ２以上であるときには基準遅延電圧Ｖｄの値を増加し、周波数制御信号Ｓｆが基準電圧Ｖｒｅｆ２より小さいときには基準遅延電圧Ｖｄの値を減少する。
　この第２の実施形態のＤＣ－ＤＣコンバータ１Ａでも、第１の実施形態のＤＣ－ＤＣコンバータ１と同様の構成を備えているので、第１の実施形態のＤＣ－ＤＣコンバータ１と同様の利点を得ることができる。
　ここで、例えば、環境温度が上昇すると、回路素子の内部抵抗が増加し、内部損失が増加する。このとき、コンパレータ方式ＤＣ－ＤＣコンバータでは、内部損失の増加による出力電圧の低下を補うために、オフパルス幅が短くなってオンデューティが増加する。このように、コンパレータ方式ＤＣ－ＤＣコンバータでは、環境温度の変動に起因して、スイッチング周波数が徐々に変動してしまう。その他入力電圧、出力電圧、及び出力電流の変動によってもオフパルス幅が変動しスイッチング周波数が変動してしまう。スイッチング周波数の変動によって、出力電圧のリップルが変動してしまい、ＰＵなどの後段回路が誤動作してしまう可能性がある。また、広帯域に渡るＥＭＩ対策が必要となる可能性がある。
　しかしながら、第２の実施形態のＤＣ－ＤＣコンバータ１Ａによれば、例えば環境温度が低下すると、例えばスイッチング素子１１，１２やコイル１４などの内部抵抗値が低下し、内部損失が低下する。このとき、出力電圧Ｖｏｕｔの上昇を補うために、オフパルスＰｏｆｆのオフ幅が広くなり、オンデューティを減少させる。一方、オンパルスＰｏｎの所定のオン幅は調整部７０Ａによって調整される。
　具体的には、スイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧのスイッチング周波数が基準クロックＣｒｅｆ５の周波数より低いので（図１０（ａ），（ｃ））、第２のカウンタ７２が第１のカウンタ７１より先にカウントを終了し、ハイレベルのパルス電圧Ｖｕｐを出力する（図１０（ｂ））。一方、第１のカウンタ７１の出力電圧Ｖｄｏｗｎはローレベルのままである（図１０（ｄ））。その結果、アップダウンカウンタ７３は、周波数制御信号Ｓｆの値を上昇する（図１０（ｅ））。
　すると、周波数制御信号Ｓｆと基準電圧Ｖｒｅｆ２との差分電圧に比例した電流をアンプ４７が容量素子４４に供給し、基準遅延電圧Ｖｄが上昇する。これによって、遅延部５０における遅延量が減少し、オンタイム、第１及び第２のデッドタイム及びミニマムオフタイムが小さくなる。その結果、オンパルスＰｏｎのオン幅が狭くなり、ＶｉｎとＶｏｕｔによりオンデューティが定まるため、オフパルスＰｏｆｆのオフ幅も狭くなってスイッチング周波数は上昇する。このように、調整部７０Ａは、スイッチング周波数を基準クロックＣｒｅｆ５の周波数に近づけるように制御するため、スイッチング周波数の変動が低減される。
　一方、例えば環境温度が上昇すると、例えばスイッチング素子１１，１２やコイル１４などの内部抵抗値が増加し、内部損失が増加する。このとき、出力電圧Ｖｏｕｔの低下を補うため、オフパルスＰｏｆｆのオフ幅が狭くなり、オンデューティを増加させる。一方、オンパルスＰｏｎの所定のオン幅は調整部７０Ａによって調整される。
　具体的には、スイッチング制御信号ＳＳＷＨＧ，ＳＳＷＬＧのスイッチング周波数が基準クロックＣｒｅｆ５の周波数より高いので、第１のカウンタ７１が第２のカウンタ７２より先にカウントを終了し、ハイレベルのパルス電圧Ｖｄｏｗｎを出力する。一方、第２のカウンタ７２の出力電圧Ｖｕｐはローレベルのままである。その結果、アップダウンカウンタ７３は、周波数制御信号Ｓｆの値を低下する。
　すると、周波数制御信号Ｓｆと基準電圧Ｖｒｅｆ２との差分電圧に比例した電流をアンプ４７が容量素子４４から引き抜き、基準遅延電圧Ｖｄが減少する。これによって、遅延部５０における遅延量が増加し、オンタイム、第１及び第２のデッドタイム及びミニマムオフタイムが大きくなる。その結果、オンパルスＰｏｎのオン幅が広くなり、ＶｉｎとＶｏｕｔによりオンデューティが定まるため、オフパルスＰｏｆｆのオフ幅も広くなって、スイッチング周波数は減少する。このように、調整部７０Ａは、スイッチング周波数を基準クロックＣｒｅｆ５の周波数に近づけるように制御するため、スイッチング周波数の変動が低減される。
　このように、第２の実施形態のコンパレータ方式ＤＣ－ＤＣコンバータ１によれば、負荷電流の急激な増加に対する応答特性を損なうことなく、環境温度の変動等に起因する変換ロスの変動、入出力電圧の変動、出力電流の変動によって生じるスイッチング周波数の変動を低減することができる。その結果、出力電圧のリップルの変動を低減することができ、ＰＵなどの後段回路の誤動作を防止することができる。また、広帯域に渡るＥＭＩ対策が不要となり、ＥＭＩ対策を容易に、且つ安価に行うことができる。
　なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
　第２の実施形態では、調整部７０Ａにおける基準クロックＣｒｅｆ５の周波数はスイッチング制御信号ＳＳＷＨＧの周波数と同様としたが、基準クロックＣｒｅｆ５の周波数とスイッチング制御信号ＳＳＷＨＧの周波数との比はＮ：Ｍ（Ｍ及びＮは自然数）であってもよい。このとき、調整部７０Ａは、スイッチング制御信号ＳＳＷＨＧのカウント値と基準クロックＣｒｅｆ５のカウント値との比がＭ：Ｎとなるように、スイッチング制御信号ＳＳＷＨＧにおけるオンパルスＰｏｎの所定のオン幅を調整する。特に、基準クロックＣｒｅｆ５の周波数がスイッチング制御信号ＳＳＷＨＧの周波数より低いことが好ましい。これによれば、消費電流を低減することが可能である。
　また、第２の実施形態では、第１のカウンタ７１は、スイッチング制御信号ＳＳＷＨＧにおけるオンパルスをカウントしたが、スイッチング制御信号ＳＳＷＬＧをカウントしてもよい。
　また、第２の実施形態では、周波数を一定にするために、調整部７０ＡによってＤＬＬ部４０Ａの基準遅延電圧Ｖｄを調整したが、調整部７０Ａによって遅延部５０のオンタイム遅延クロックＣｄ４４１のみを調整してもよい。これによれば、デットタイム及びミニマムオフセットタイムを一定に保持しつつ、オンタイムのみを変動させることによって、周波数を一定にすることができる。
　また、本実施形態では、電圧変換部１００におけるスイッチング素子１１としてｎ型ＭＯＳＦＥＴが用いられたが、ｐ型ＭＯＳＦＥＴが用いられてもよい。更に、本実施形態におけるスイッチング素子やトランジスタには、ＦＥＴやバイポーラトランジスタといった様々なトランジスタが適用可能である。
　小型化及び低価格化を妨げることなく、同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータにおけるオンタイム、ミニマムオフタイム及びデッドタイムの精度を向上する用途に適用することができる。
　１１，１２　スイッチング素子
　１３　駆動回路
　１４　コイル
　１５　容量素子
　２０　コンパレータ
　３０　トリガ信号生成部
　４０，４０Ａ　ＤＬＬ部
　４１　高精度遅延部（ＤＬＬ基準部）
　４２　ＤＬＬ遅延部
　４２１～４２ｍ　ＤＬＬ部分遅延部
　４３　アンプ
　４４　容量素子
　４５　ＤＬＬ比較部
　４６　ＤＡＣ
　４７　アンプ
　５０　遅延部
　５１　遅延用遅延部
　５２　ＡＮＤ回路
　５３１～５３ｍ　遅延用部分遅延部
　５４　カウンタ部
　５４１～５４ｐ　Ｄ－ＦＦ部
　６０　タイミング制御部
　６１　オフパルス終了用比較部
　６２　オンパルス開始用比較部
　６３　オンパルス終了用比較部
　６４　オフパルス開始用比較部
　６５　ミニマムオフタイム用比較部
　６６　インバータ
　６７　オンパルス用ＡＮＤ回路（オンパルス用論理演算部）
　６８　オフパルス用ＡＮＤ回路（オフパルス用論理演算部）
　７０Ａ　調整部
　７１，７２　カウンタ
　７３　アップダウンカウンタ
　１００　電圧変換部
　２００，２００Ａ　制御部

Claims (4)

  1. 　スイッチング素子を有し、該スイッチング素子を制御信号に応じて制御することによって入力電圧を電圧変換した出力電圧を生成する電圧変換部と、
    　前記電圧変換部の前記出力電圧を安定化するための前記制御信号を生成する制御部と、
    を備え、
    　前記制御部は、
    　前記電圧変換部の前記出力電圧が基準電圧より小さくなったことを検出するコンパレータと、
    　ミニマムオフタイム信号を受けた後であって前記コンパレータからの出力信号を受けたときにトリガ信号を生成するトリガ信号生成部と、
    　基準クロックを基準遅延量だけ遅延した基準遅延クロックを生成すると共に、当該基準遅延量に応じた値を有する基準遅延信号を生成するＤＬＬ部と、
    　前記ＤＬＬ部からの前記基準遅延信号に基づいて、前記トリガ信号生成部からの前記トリガ信号から所定の遅延量だけ遅延したトリガ遅延信号、当該トリガ遅延信号から所望の第１デッドタイムに対応した遅延量だけ遅延した第１デッドタイム遅延信号、当該第１デッドタイム遅延信号から所望のオンタイムに対応した遅延量だけ遅延したオンタイム遅延信号、当該オンタイム遅延信号から所望の第２デッドタイムに対応した遅延量だけ遅延した第２デッドタイム遅延信号、及び、当該第２デッドタイム遅延信号から所望のミニマムオフタイムに対応した遅延量だけ遅延したミニマムオフタイム遅延信号を生成する遅延部と、
    　前記遅延部からの前記トリガ遅延信号に応じて前記制御信号におけるオフパルスの終了時点を決定し、前記遅延部からの前記第１デッドタイム遅延信号に応じて前記制御信号におけるオンパルスの開始時点を決定し、前記遅延部からの前記オンタイム遅延信号に応じて前記オンパルスの終了時点を決定し、前記遅延部からの前記第２デッドタイム遅延信号に応じて前記オフパルスの開始時点を決定し、前記遅延部からの前記ミニマムオフタイム遅延信号に応じて前記ミニマムオフタイム信号を生成するタイミング制御部と、
    を有する、
    同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータ。
  2. 　前記ＤＬＬ部は、
    　前記基準クロックを前記基準遅延量だけ遅延した前記基準遅延クロックを生成するＤＬＬ基準部と、
    　前記基準クロックを前記基準遅延信号に基づいて遅延したＤＬＬ遅延クロックを生成するＤＬＬ遅延部と、
    　前記基準遅延クロックの位相と前記ＤＬＬ遅延クロックの位相との差に応じた値を有する前記基準遅延信号を生成するＤＬＬ比較部と、
    を有し、
    　前記ＤＬＬ遅延クロックの位相が前記基準遅延クロックの位相に一致するように前記基準遅延信号を生成することによって、前記基準遅延量に応じた値を有する前記基準遅延信号を生成する、
    請求項１に記載の同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータ。
  3. 　前記遅延部は、
    　前記ＤＬＬ部からの前記基準遅延信号に基づいて、前記トリガ信号生成部からの前記トリガ信号から異なる遅延量を有する複数の遅延用遅延クロックを生成する遅延用遅延部と、
    　前記遅延用遅延部からの前記複数の遅延用遅延クロックを分周した分周クロックを生成するカウンタ部と、
    を有し、
    　前記複数の遅延用遅延クロック及び前記分周クロックから、前記トリガ遅延信号、前記第１デッドタイム遅延信号、前記オンタイム遅延信号、前記第２デッドタイム遅延信号及び前記ミニマムオフタイム遅延信号を決定する、
    請求項１に記載の同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータ。
  4. 　前記タイミング制御部は、
    　前記遅延部からの前記トリガ遅延信号に応じて前記制御信号における前記オフパルスの終了時点を示すオフパルス終了信号を生成するオフパルス終了用比較部と、
    　前記遅延部からの前記第１デッドタイム遅延信号に応じて前記制御信号における前記オンパルスの開始時点を示すオンパルス開始信号を生成するオンパルス開始用比較部と、
    　前記遅延部からの前記オンタイム遅延信号に応じて前記オンパルスの終了時点を示すオンパルス終了信号を生成するオンパルス終了用比較部と、
    　前記遅延部からの前記第２デッドタイム遅延信号に応じて前記オフパルスの開始時点を示すオフパルス開始信号を生成するオフパルス開始用比較部と、
    　前記遅延部からの前記ミニマムオフタイム遅延信号に応じて前記ミニマムオフタイム信号を生成するミニマムオフタイム用比較部と、
    　前記オンパルス開始信号と前記オンパルス終了信号との論理演算を行うことによって前記制御信号における前記オンパルスを生成するオンパルス用論理演算部と、
    　前記オフパルス終了信号と前記オフパルス開始信号との論理演算を行うことによって前記制御信号における前記オフパルスを生成するオフパルス用論理演算部と、
    を有する、
    請求項１に記載の同期整流方式を用いたコンパレータ方式ＤＣ－ＤＣコンバータ。
PCT/JP2010/050066 2009-02-10 2010-01-06 同期整流方式を用いたコンパレータ方式ｄｃ－ｄｃコンバータ WO2010092843A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201080007123.8A CN102308463B (zh) 2009-02-10 2010-01-06 使用同步整流方式的比较器方式dc-dc 转换器
KR1020117016661A KR101237581B1 (ko) 2009-02-10 2010-01-06 동기 정류 방식을 이용한 콤퍼레이터 방식 ｄｃ－ｄｃ 컨버터
US13/148,609 US8368374B2 (en) 2009-02-10 2010-01-06 Comparator type DC-DC converter using synchronous rectification method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-028627 2009-02-10
JP2009028627A JP5315078B2 (ja) 2009-02-10 2009-02-10 同期整流方式を用いたコンパレータ方式ｄｃ−ｄｃコンバータ

Publications (1)

Publication Number Publication Date
WO2010092843A1 true WO2010092843A1 (ja) 2010-08-19

Family

ID=42561690

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/050066 WO2010092843A1 (ja) 2009-02-10 2010-01-06 同期整流方式を用いたコンパレータ方式ｄｃ－ｄｃコンバータ

Country Status (6)

Country Link
US (1) US8368374B2 (ja)
JP (1) JP5315078B2 (ja)
KR (1) KR101237581B1 (ja)
CN (1) CN102308463B (ja)
TW (1) TWI418131B (ja)
WO (1) WO2010092843A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694462A (zh) * 2011-03-24 2012-09-26 株式会社东芝 Dc－dc变换器控制装置及dc－dc变换器
CN102893478A (zh) * 2011-04-25 2013-01-23 快捷半导体(苏州)有限公司 用于共振转换器的同步整流器控制技术
CN106688174A (zh) * 2014-10-03 2017-05-17 科索株式会社 开关电源装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130047964A (ko) * 2011-11-01 2013-05-09 현대모비스 주식회사 저전압 ｄｃ-ｄｃ컨버터의 출력전압조절장치
US9128498B2 (en) 2012-01-30 2015-09-08 Texas Instruments Incorporated Dead-time compensation in a power supply system
TWI462441B (zh) * 2013-03-14 2014-11-21 Richtek Technology Corp 電源轉換電路及相關的控制電路
CN103199705B (zh) * 2013-03-21 2015-04-15 电子科技大学 具有负载最小能量消耗点追踪功能的降压式稳压电源
KR101440120B1 (ko) * 2013-06-03 2014-09-12 주식회사 맵스 트랜지스터 턴 오프 제어 방식이 개선된 능동 다이오드
CN103501112B (zh) * 2013-10-12 2016-08-17 矽力杰半导体技术(杭州)有限公司 同步整流控制方法与控制电路以及开关型电压调节器
US9880575B2 (en) * 2013-12-05 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Power converter and method of use
KR102280573B1 (ko) 2014-06-09 2021-07-22 삼성전자주식회사 적응적 데드 타임 제어 기능을 갖는 구동 회로, 전압 컨버터 및 데드 타임 제어 방법
US9654002B2 (en) * 2014-10-23 2017-05-16 Qualcomm Incorporated Circuits and methods providing dead time adjustment at a synchronous buck converter
CN107112890B (zh) * 2014-10-27 2019-08-09 德克萨斯仪器股份有限公司 具有温度、工艺和电压补偿的死区时间延迟的电路、dc-dc转换系统以及集成电路
US9941791B1 (en) * 2015-02-11 2018-04-10 Marvell International Ltd. Fast transient response for switching regulators
KR102231095B1 (ko) 2015-06-29 2021-03-22 온세미컨덕터코리아 주식회사 소프트 스타트 회로 및 이를 포함하는 벅 컨버터
CA2991323A1 (en) * 2015-07-06 2017-01-12 Tm4 Inc. Circuits for softening switching phases in voltage converters
US10009019B2 (en) * 2016-09-30 2018-06-26 Texas Instruments Incorporated Circuit and method to generate frequency proportional current
US9954439B1 (en) * 2016-10-23 2018-04-24 Sanken Electric Co., Ltd. Control circuit of switching power-supply device and switching power-supply device
US10840806B2 (en) * 2017-05-25 2020-11-17 Dialog Semiconductor (Uk) Limited Preventing sub-harmonic oscillation with clock delay compensation, in a DC-DC switching converter
US11081960B2 (en) * 2017-12-08 2021-08-03 Texas Instruments Incorporated Timer for power converter controller
CN109962605B (zh) * 2017-12-26 2020-06-05 美芯晟科技（北京）有限公司 一种全桥整流器及自适应调节装置
CN111224645B (zh) * 2018-11-26 2023-10-20 力智电子股份有限公司 直流-直流转换电路及其时间信号产生器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07213050A (ja) * 1994-01-12 1995-08-11 Meidensha Corp 共振形コンバータ
JP2005261039A (ja) * 2004-03-10 2005-09-22 Fujitsu Ten Ltd スイッチング電源回路
JP2007185050A (ja) * 2006-01-06 2007-07-19 Fuji Electric Device Technology Co Ltd Ｄｃ−ｄｃコンバータ及びその制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9206020D0 (en) 1992-03-19 1992-04-29 Astec Int Ltd Transition resonant convertor
JP3636321B2 (ja) * 2002-04-24 2005-04-06 ローム株式会社 スイッチング電源装置
US7701180B2 (en) * 2005-01-14 2010-04-20 Semiconductor Components Industries, Llc DC-to-DC converter and method therefor
JP4266012B2 (ja) * 2005-01-31 2009-05-20 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
JP4640984B2 (ja) * 2005-12-07 2011-03-02 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータの制御回路および制御方法
TWI310124B (en) * 2006-04-24 2009-05-21 Ind Tech Res Inst Power supply apparatus
US7755342B2 (en) * 2006-05-04 2010-07-13 International Rectifier Corporation Multi-mode switching control circuit and method for improving light load efficiency in switching power supplies
JP5186148B2 (ja) * 2006-10-02 2013-04-17 株式会社日立製作所 ディジタル制御スイッチング電源装置
JP4638856B2 (ja) * 2006-10-04 2011-02-23 ザインエレクトロニクス株式会社 コンパレータ方式ｄｃ−ｄｃコンバータ
JP5423266B2 (ja) * 2009-09-14 2014-02-19 富士電機株式会社 デジタル制御スイッチング電源装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07213050A (ja) * 1994-01-12 1995-08-11 Meidensha Corp 共振形コンバータ
JP2005261039A (ja) * 2004-03-10 2005-09-22 Fujitsu Ten Ltd スイッチング電源回路
JP2007185050A (ja) * 2006-01-06 2007-07-19 Fuji Electric Device Technology Co Ltd Ｄｃ−ｄｃコンバータ及びその制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694462A (zh) * 2011-03-24 2012-09-26 株式会社东芝 Dc－dc变换器控制装置及dc－dc变换器
CN102893478A (zh) * 2011-04-25 2013-01-23 快捷半导体(苏州)有限公司 用于共振转换器的同步整流器控制技术
US9083247B2 (en) 2011-04-25 2015-07-14 Fairchild Semiconductor Corporation Synchronous rectifier control techniques for a resonant converter
CN106688174A (zh) * 2014-10-03 2017-05-17 科索株式会社 开关电源装置
CN106688174B (zh) * 2014-10-03 2019-05-17 科索株式会社 开关电源装置

Also Published As

Publication number Publication date
KR101237581B1 (ko) 2013-02-26
TW201108587A (en) 2011-03-01
CN102308463A (zh) 2012-01-04
KR20110095961A (ko) 2011-08-25
JP2010187437A (ja) 2010-08-26
US20120062201A1 (en) 2012-03-15
US8368374B2 (en) 2013-02-05
JP5315078B2 (ja) 2013-10-16
CN102308463B (zh) 2014-02-19
TWI418131B (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
JP5315078B2 (ja) 同期整流方式を用いたコンパレータ方式ｄｃ−ｄｃコンバータ
JP4638856B2 (ja) コンパレータ方式ｄｃ−ｄｃコンバータ
JP4629648B2 (ja) コンパレータ方式ｄｃ−ｄｃコンバータ
TWI443344B (zh) 切換調整器及其操作控制方法
KR20100090188A (ko) Ｄｃ­ｄｃ 컨버터 및 스위칭 제어 회로
JP4708976B2 (ja) 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JP6039327B2 (ja) スイッチング電源装置
US20090218999A1 (en) DC converter which has switching control unit to select PWM signal or PFM signal
US8947063B2 (en) Power converter with the function of digital error correction
KR101540858B1 (ko) Ｓｄｍ을 이용한 디지털 제어 방식의 ｌｄｏ 레귤레이터
US20090015318A1 (en) Charge pump drive circuit
JP2003319645A (ja) Ｄｃ−ｄｃコンバータ
JP2016048988A (ja) 電源回路とその制御方法
US9337729B2 (en) High efficiency DC-DC converter with fast clock operation and load change response
JP3637904B2 (ja) 電源回路
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
US20090189578A1 (en) Low ripple dc to dc power converter
US9236798B2 (en) DC-DC converter control circuit and DC-DC converter
JP7421367B2 (ja) スイッチング電源用回路
JP6672195B2 (ja) 電源装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080007123.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10741123

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117016661

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13148609

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10741123

Country of ref document: EP

Kind code of ref document: A1