WO2010047309A1

WO2010047309A1 - 光起電力素子、および、その製造方法

Info

Publication number: WO2010047309A1
Application number: PCT/JP2009/068012
Authority: WO
Inventors: 暁海上; 正嗣大山
Original assignee: 出光興産株式会社
Priority date: 2008-10-20
Filing date: 2009-10-19
Publication date: 2010-04-29
Also published as: CN102187472B; KR20110091683A; TW201034213A; EP2360733A1; CN102187472A; EP2360733A4; US20110197967A1

Abstract

　ガラス基板（１１０）の一面に設けた対をなす裏面電極層（１２０）に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層（１３０）に、光吸収層（１３０）とｐｎ接合する透光性でｎ型のバッファ層（１４０）を積層形成する。バッファ層（１４０）に積層するとともに光吸収層（１３０）およびバッファ層（１４０）の一側から裏面電極層（１２０）の一方に亘って透光性の透明電極層（１６０）を設ける。透明電極層（１６０）を、酸化インジウムおよび酸化亜鉛を主要成分とし膜応力が±１×１０⁹Ｐａ以下の非晶質薄膜に形成する。加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工でき、製造性が向上して歩留まりを向上できる。

Description

光起電力素子、および、その製造方法

　本発明は、導電性を有するｐ型でカルコパイライト構造の化合物にて薄膜形成された光吸収層を有する光起電力素子、および、その製造方法に関する。

　太陽電池は、無尽蔵の太陽光をエネルギー源とするクリーンな発電素子であることから、種々の用途に広く利用されている。太陽電池は、シリコン、化合物半導体等を光電変換材料として用い、この光電変換材料に太陽光等の光が入射したときに当該光電変換材料に生じる光起電力を利用した素子を備えている。
　そして、太陽電池は、幾つかに分類することができるが、単結晶シリコン太陽電池や多結晶シリコン太陽電池では、高価なシリコン基板を使用する。このことから、材料費の大幅な低減が期待される薄膜構造の太陽電池が利用されている。

　薄膜構造の太陽電池としては、光電変換材料として非シリコン系の半導体材料である、カルコパイライト型の結晶構造を有する化合物、なかでも、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）からなるＣＩＧＳ系の化合物を用いたＣＩＧＳ系太陽電池が注目されている。
　ＣＩＧＳ系太陽電池の構成としては、例えば、ガラス基板上に形成された下部電極薄膜と、銅・インジウム・ガリウム・セレンを含むＣＩＧＳ系化合物からなる光吸収層薄膜と、光吸収層薄膜の上にＩｎＳ、ＺｎＳ、ＣｄＳ、ＺｎＯ等で形成される高抵抗のバッファ層薄膜と、ＡＺＯ等で形成される上部電極薄膜とから構成されている（例えば、特許文献１参照）。
　この特許文献１に記載のようなＣＩＧＳ系太陽電池は、ＣＩＧＳ系半導体材料の光吸収率が高いこと、発電層を蒸着やスパッタリング等の方法で形成可能であることから、その厚さを数μｍと薄くできる。そのため、小型化や材料コストを低く抑えることができ、太陽電池製造時の省エネルギー化も図ることができる。

　ところで、上記特許文献１に記載のＣＩＧＳ系太陽電池のような従来のカルコパイライト型の結晶構造を有する化合物にて光吸収層を形成する太陽電池では、良好に集電するために光起電力素子を直列接続する構成とされる。この薄膜構成における光電力素子の直列接続は、製膜を適宜スクライビングして分割することにより得られる。
　一方、スクライビングの方法としては、レーザー光を照射する方法やダイヤモンドを用いて切削するメカニカルスクライビングなど、各種方法が利用されるが、装置や加工容易性等の点でメカニカルスクライビングの利用が望まれる。しかしながら、メカニカルスクライビングの際、亀裂や欠けなどが生じて、良好な特性が得られなくなるおそれがある。このメカニカルスクライビングが容易となる構成として、メカニカルスクライビングする層が非晶質であると良好に加工できることが知られており、非晶質の構成として透明電極が非晶質の構成が知られている（例えば、特許文献２参照）。

　また、薄膜構造の太陽電池には、（１）設置後の変換効率の劣化が大きい、（２）単結晶シリコン太陽電池や多結晶シリコン太陽電池に比べて変換効率が低い、等の問題があり、これらの問題を解決すべく種々の検討が行われている。
　太陽電池の光電変換効率を向上させる手法としては、(ａ)光電変換層側の基板表面に凹凸を設けることによって、光電変換層を透過してきた光が多重反射する機会を増加させる、（ｂ）光封じ込め層を形成する、(ｃ)反射防止膜を形成することによって光電変換層に入射する光量を増加させる、等が知られている。
　例えば、光封じ込め層や反射防止膜の形成としては、ＺｎＯ系、ＳｎＯ₂系、あるいはＩｎ₂Ｏ₃系の透明導電膜上に、大きな光屈折率を有するＺｎ₂Ｉｎ₂Ｏ₅系透明導電膜を形成し、その上に小さな光屈折率のＩｎＧａＯ₃系透明導電膜を形成することによって光封じ込め層や反射防止膜が形成される（例えば、特許文献３参照）。

特開２００７－３１７８８５号公報特開２００５－６４２７３号公報特開平８－２６２２５号公報

　しかしながら、従来のカルコパイライト型の結晶構造を有する化合物にて光吸収層を形成する太陽電池では、非晶質の透明電極層をメカニカルスクライビングで分割する際に、やはり亀裂や欠けなどを生じて良好に非晶質の透明電極をスクライビング加工することができなかった（第１の課題）。
　また、ＡＺＯなどで形成される上部電極薄膜は、結晶化することで低抵抗が実現できる材料であり、加熱製膜又は後アニール処理により結晶化した場合、バッファ層（ＣｄＳやＩｎＳ）中に含まれるＳ成分の移動による半導体特性の低下、バッファ層の低抵抗化による正孔のブロッキング効果の低下、またはバッファ層と透明電極層との間に形成するｎ型半導体層との界面に境界が形成され、エネルギー障壁になり、電気接合性の低下につながる。このように境界が形成された太陽電池素子の場合、界面の接合面積が小さいため、太陽電池素子を長時間使用する間に電気接合性の低下を招き、信頼性に問題があった（第２の課題）。
　さらに、限られた設置領域で高いエネルギー変換効率が望まれているが、従来のカルコパイライト型の結晶構造を有する化合物にて光吸収層を形成する太陽電池では、さらなる高いエネルギー変換効率が望まれている（第３の課題）。
　そして、従来の薄膜太陽電池素子は、特許文献３のＣＩＧＳ系太陽電池素子のように、ＺｎＯ等のような高抵抗のバッファ層薄膜の上に、高抵抗バッファ層薄膜とは異なる材料からなるＺｎＯＡｌ等で形成される透明電極層を形成させる必要があった。ところが、このような素子構成をスパッタ法で形成する場合、高抵抗バッファ層形成のためのターゲット材料は高抵抗であることから、製膜速度が低速のＲＦスパッタ法しか適用することができなかった。そのため、ＣＩＧＳ系太陽電池素子の製造にあたっては、高抵抗バッファ層の形成にはＲＦスパッタ法、透明電極層の形成にはＤＣスパッタ法といったように、製膜装置を使い分ける必要があり、製造工程ごとに基板を別の製膜装置へ搬送する等の作業が必要となり、ＣＩＧＳ系太陽電池素子の製造効率が悪いという問題があった。また、光電変換効率を向上させるための光閉じ込め効果を狙った素子構成とする場合も、製膜材料が各層毎に異なるので、別の製膜装置へと搬送したり、ターゲット材料を交換したりする等の作業が必要となり、薄膜太陽電池素子の製造効率が悪いという問題があった（第４の課題）。

　そこで、本発明は、このような問題点に鑑みてなされたものである。
　本発明の第１の目的は、カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも、良好に加工でき、歩留まりを向上できる光起電力素子、および、その製造方法を提供することである。
　本発明の第２の目的は、カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも、透明電極層との境界によるエネルギー障壁を低減し、電気接合性が長期間安定した特性が得られる光起電力素子、および、その製造方法を提供することである。
　本発明の第３の目的は、カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも、高いエネルギー変換効率を提供できる光起電力素子、および、その製造方法を提供することである。
　本発明の第４の目的は、光閉じ込め性および表面反射防止性に優れ光電変換効率が高く、かつ製造効率の優れた光起電力素子および光起電力素子の製造方法を提供することである。

　本発明に記載の光起電力素子は、ガラス基板と、このガラス基板の一面に設けられた対をなす裏面電極層と、カルコパイライト構造の化合物にて前記対をなす裏面電極層に亘って積層形成された導電性を有するｐ型の光吸収層と、この光吸収層に積層形成されて前記光吸収層とｐｎ接合する透光性でｎ型のバッファ層と、このバッファ層に積層されるとともに前記積層する光吸収層およびバッファ層の一側から前記裏面電極の一方に亘って設けられた透光性の透明電極層と、を備え、前記透明電極層は、膜応力が±１×１０⁹Ｐａ以下で形成されたことを特徴とする。

　本発明では、前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とし、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質薄膜に形成された構成とすることが好ましい。

　本発明に記載の光起電力素子は、ガラス基板と、このガラス基板の一面に設けられた裏面電極層と、カルコパイライト構造の化合物にて前記裏面電極層に積層形成された導電性を有するｐ型の光吸収層と、この光吸収層に積層形成されて前記光吸収層とｐｎ接合する透光性でｎ型のバッファ層と、このバッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層と、このｎ型半導体層に積層されるとともに前記積層する光吸収層、バッファ層およびｎ型半導体層の一側から前記裏面電極に亘って設けられた透光性の透明電極層と、を備え、前記ｎ型半導体層および前記透明電極層は、それぞれ酸化インジウムおよび酸化亜鉛を主要成分とし、前記ｎ型半導体層と前記透明電極層との仕事関数の差が０．３ｅＶ未満で、前記ｎ型半導体層と前記透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に形成されたことを特徴とする。

　そして、本発明では、前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成された構成とすることが好ましい。

　また、本発明では、前記透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。

　そして、本発明では、前記透明電極層は、組成Ｉｎ₂Ｏ₃／（Ｉｎ₂Ｏ₃＋ＺｎＯ）が５０質量％以上９５質量％以下に形成された構成とすることが好ましい。

　また、本発明では、前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とする組成における第３成分量は、２０質量％以下である構成とすることが好ましい。

　そして、本発明では、前記バッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を備えた構成とすることが好ましい。

　また、本発明では、前記ｎ型半導体層は、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、高抵抗で非晶質薄膜に形成された構成とすることが好ましい。

　また、本発明では、前記ｎ型半導体層は、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質薄膜に形成された構成とすることが好ましい。

　さらに、本発明では、前記ｎ型半導体層は、前記透明電極層と同一の構成材料にて形成された構成とすることが好ましい。

　そしてさらに、本発明では、前記ｎ型半導体層は、膜応力が±１×１０⁹Ｐａ以下で形成された構成とすることが好ましい。

　そして、本発明では、前記ｎ型半導体層は、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。

　また、本発明では、前記透明電極層に積層形成され導電性および透光性を有し前記透明電極層より屈折率が小さい表面透明電極層を備えた構成とすることが好ましい。

　そして、本発明では、前記表面透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。

　また、本発明では、前記表面透明電極層は、前記透明電極層と同一の構成材料にて形成された構成とすることが好ましい。

　さらに、本発明では、前記表面透明電極層は、膜応力が±１×１０⁹Ｐａ以下で形成された構成とすることが好ましい。

　本発明に係る光起電力素子は、ガラス基板と、このガラス基板の一面に設けられた裏面電極層と、カルコパイライト構造の化合物にて前記裏面電極層に積層形成された導電性を有するｐ型の光吸収層と、この光吸収層に積層形成された透光性のｎ型のバッファ層と、このバッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層と、このｎ型半導体層に積層形成された透明電極層と、この透明電極層に積層形成された表面透明電極層と、を備え、前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とが非晶質系の同一の層構成材料を用いて形成され、前記透明電極層の屈折率が前記ｎ型半導体層の屈折率より大きく形成されるとともに、前記表面透明電極層の屈折率が前記透明電極層の屈折率よりも小さく形成されたことを特徴とする。

　そして本発明では、前記ｎ型半導体層の屈折率が１．６以上２．０以下であって、前記透明電極層の屈折率が１．８以上２．３以下であって、前記表面透明電極層の屈折率が１．６以上２．０以下であることが好ましい。

　さらに本発明では、前記層構成材料はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、タングステン（Ｗ）、セリウム（Ｃｅ）、チタン（Ｔｉ）の少なくともいずれか一種以上の元素からなる酸化物であることが好ましい。

　本発明に記載の光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上に透明電極層を形成する透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記透明電極層形成工程は、膜応力が±１×１０⁹Ｐａ以下に前記透明電極層を薄膜形成することを特徴とする。

　本発明では、前記透明電極層形成工程は、前記透明電極層を、酸化インジウムおよび酸化亜鉛を主要成分とし、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に薄膜形成する構成とすることが好ましい。

　本発明に記載の光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上に透明電極層を形成する透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記バッファ層形成工程で前記バッファ層を形成した後に、前記一方の裏面電極層に積層する前記光吸収層および前記バッファ層を所定の絶縁距離でスクライビングして前記裏面電極を露出させる第１のスクライビング工程を実施し、前記透明電極形成工程は、前記バッファ層上に積層形成する前記透明電極を酸化インジウムおよび酸化亜鉛を主要構成材料に用いて非晶質の薄膜で前記第１のスクライビング工程により露出する前記裏面電極層に亘って形成し、前記透明電極形成工程で前記透明電極層を形成した後に、前記透明電極層を所定の絶縁距離でメカニカルスクライビングして前記光起電力素子を直列接続させる第２のスクライビング工程を実施することを特徴とする。

　本発明に記載の光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上にこのバッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を薄膜形成するｎ型半導体層形成工程と、前記ｎ型半導体層上に透明電極層を形成する透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記ｎ型半導体層形成工程および前記透明電極層形成工程は、酸化インジウムおよび酸化亜鉛を主要成分とし、前記ｎ型半導体層と前記透明電極層との仕事関数の差が０．３ｅＶ未満で、前記ｎ型半導体層と前記透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に、前記ｎ型半導体層および前記透明電極層を薄膜形成することを特徴とする。

　本発明に係る光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に透光性のｎ型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上に前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を薄膜形成するｎ型半導体層形成工程と、前記ｎ型半導体層上に透明電極層を薄膜形成する透明電極層形成工程と、前記透明電極層上に表面透明電極層を積層形成する表面透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とを非晶質系の同一の層構成材料を用いて薄膜形成し、前記透明電極層の屈折率を前記バッファ層の屈折率よりも大きく形成するとともに、前記表面透明電極層の屈折率を前記バッファ層の屈折率よりも小さく形成し、前記ｎ型半導体層形成工程と前記透明電極層形成工程と前記表面透明電極層形成工程とを同一の装置を用いて連続的に行うことを特徴とする。

　そして本発明では、前記ｎ型半導体層の屈折率を１．６以上２．０以下に形成し、前記透明電極層の屈折率が１．８以上２．３以下に形成し、前記表面透明電極層の屈折率が１．６以上２．０以下に形成することが好ましい。

　さらに本発明では、前記ｎ型半導体層形成工程は、アルゴン（Ａｒ）と酸素（Ｏ_２）の混合ガスを用いた製膜方法における前記混合ガスの酸素分圧が１×１０^-2Ｐａ以上０．２Ｐａ以下の範囲に調整された条件と、前記ガラス基板温度が１００℃以上２００℃以下の範囲に調整された条件とのうちの少なくともいずれか一方の条件が設定されて前記ｎ型半導体層を非晶質薄膜に形成することが好ましい。

　そしてさらに本発明では、前記透明電極層形成工程は、アルゴン（Ａｒ）と酸素（Ｏ_２）の混合ガスを用いた前記ｎ型半導体層形成工程と同一の製膜方法における前記混合ガスの酸素分圧が１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下の範囲に調整された条件と、前記ガラス基板温度が１００℃以上２００℃以下の範囲に調整された条件とのうちの少なくともいずれか一方の条件が設定されて前記透明電極層を非晶質薄膜に形成することが好ましい。

　また本発明では、前記層構成材料はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、タングステン（Ｗ）、セリウム（Ｃｅ）、チタン（Ｔｉ）の少なくともいずれか一種以上の元素からなる酸化物であることが好ましい。

　本発明によれば、ガラス基板の一面に設けられた対をなす裏面電極層に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層に、光吸収層とｐｎ接合する透光性でｎ型のバッファ層を積層形成し、バッファ層に積層するとともに光吸収層およびバッファ層の一側から裏面電極層の一方に亘って透光性の透明電極層を設けた光起電力素子における透明電極層を、膜応力が±１×１０⁹Ｐａ以下で形成するので、ｐｎ接合にて光の入射により発生する起電力を集電する透明電極を、加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工できる。

　本発明によれば、ガラス基板の一面に設けられた裏面電極層にカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層に、光吸収層とｐｎ接合する透光性でｎ型のバッファ層を積層形成し、バッファ層に積層するとともに光吸収層およびバッファ層の一側から裏面電極層の一方に亘って透光性の透明電極層を設けた光起電力素子における透明電極層を、酸化インジウムおよび酸化亜鉛を主要成分とし、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．０００１μｍ以上０．００１μｍ以下の非晶質薄膜に形成するので、バッファ層あるいはバッファ層と透明電極層との間に設けられるｎ半導体層との間で境界が形成されることが無く、また、粒径が小さいことにより、接合面の表面積を稼ぐことができ、安定した電気接合性を確保することができる。よって、この構成で得られた光起電力素子は、長期間使用時も電気接合性が安定しており、長期間安定したエネルギー変換効率を提供できる。

　本発明によれば、ガラス基板の一面に設けられた裏面電極層にカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層を設け、この光吸収層とｐｎ接合する透光性でｎ型のバッファ層を光吸収層に積層形成し、光吸収層とｐｎ接合する透光性でバッファ層より高抵抗のｎ型半導体層をバッファ層に積層形成し、ｎ型半導体層に積層し、光吸収層、バッファ層およびｎ型半導体層の一側から裏面電極層に亘って透光性の透明電極層を設けて構成した光起電力素子におけるｎ型半導体層を、酸化インジウムおよび酸化亜鉛を主要成分とし、ｎ型半導体層と透明電極層との仕事関数の差が０．３ｅＶ未満で、ｎ型半導体層と透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に形成するので、所定の高抵抗のｎ型半導体層を設ける簡単な構成で、正孔移動および電子移動が良好に制御され、高いエネルギー変換効率が得られる。

　本発明によれば、ｎ型半導体層と透明電極層と表面透明電極層とが非晶質系の同一の層構成材料を用いて形成され、透明電極層は屈折率がｎ型半導体層の屈折率より大きく形成され、表面透明電極層は屈折率が透明電極層の屈折率より小さく形成され、ｎ型半導体層と透明電極層形成工程と表面透明電極層形成工程とが同一の装置を用いて連続的に行われるので、表面透明電極層では光の屈折を最小限に抑えることができ、透明電極層内部では入射した光が効果的に内部反射し、光の閉じ込め効果が向上する。よって、高い光電変換効率を有する光起電力素子を製造することができる。
　さらに、この光起電力素子は各層形成工程ごとに層構成材料の交換や製造装置の切換を要さずに、前記した屈折率の関係を有した積層構造を形成させる。よって、高い光電変換効率を有する光起電力素子を高い製造効率で得ることができる。

本発明の第１ないし第３実施形態に係る光起電力素子の概略構成を示す断面図である。本発明の第４実施形態に係る光起電力素子の概略構成を示す断面図である。

　以下、本発明の光起電力素子に係る各実施の形態について、図面を参照して説明する。

＜第１実施形態＞
　以下に本発明の第１実施形態について詳述する。

［光起電力素子の構成］
　図１において、１００は本実施形態における太陽電池を構成する光起電力素子の概略構成を示す断面図で、この光起電力素子１００は、光の入射により起電力を発生する素子である。この光起電力素子１００は例えば直列状に複数接続され、電気エネルギーとして取り出し可能な太陽電池に構成される。
　そして、光起電力素子１００は、ガラス基板１１０上に、裏面電極層１２０、光吸収層１３０、バッファ層１４０、ｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０が、順次積層された層構造に構成されている。
　ガラス基板１１０は、例えばソーダライムガラス等のアルカリガラスなどが用いられるが、この限りではない。

　（裏面電極層）
　裏面電極層１２０は、導電性材料にてガラス基板１１０の一面に薄膜形成されている。この裏面電極層１２０は、平面領域が所定の広さとなる状態に絶縁距離を介して並列状に複数設けられている。この裏面電極層１２０は、例えばＭｏ（モリブデン）をＤＣスパッタなどにて製膜した後に、レーザー光照射などによって絶縁距離の幅で分割されて形成される。この絶縁距離の幅の裏面電極層１２０間の溝を分割溝１２１として図１に示す。
　なお、導電性材料としては、詳細は後述するが光吸収層１３０としてＣＩＧＳ系を例示するのでＭｏを例示したが、これに限らず、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属または合金が挙げられる。特に、反射率の高い金属が好ましい。また、製膜方法としては、ＤＣスパッタに限らず、蒸着法、各種スパッタ法、ＣＶＤ法、スプレー法、スピンオン法、ディップ法などが例示できる。
　そして、裏面電極層１２０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると抵抗値が上昇するおそれがある。一方、１μｍより厚くなると、剥離するおそれがある。このことにより、裏面電極層１２０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
　さらに、裏面電極層１２０は、表面が平坦に限らず、表面に凹凸形状を形成して光を乱反射させる機能を付与してもよい。すなわち、積層される光吸収層１３０で吸収しきれなかった長波長光を散乱させて、光吸収層１３０内での光路長を延ばすことで、光起電力素子１００の長波長感度が向上し、短絡電流が増大する。その結果、光電変換効率を向上できる。なお、光を散乱するための凹凸形状は、凹凸の山と谷の高低差がＲｍａｘで、０．２μｍ以上２．０μｍ以下とすることが望ましい。ここで、Ｒｍａｘが２．０μｍより大きくなると、カバレッジ性が低下し、膜厚斑ができ、抵抗値に斑を生じるおそれがあるので、凹凸形状を設ける場合にはＲｍａｘで０．２μｍ以上２．０μｍ以下に設定することが好ましい。この凹凸形状の加工としては、ドライエッチング、ウェットエッチング、サンドブラスト、加熱などの各種方法を適用できる。

　（光吸収層）
　光吸収層１３０は、ｐ型の導電性を有するカルコパイライト構造の化合物であるカルコパイライト化合物にて、裏面電極層１２０の上面に隣接する裏面電極層１２０に亘って架橋する状態に薄膜形成されている。
　具体的には、光吸収層１３０は、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂、あるいはＣｕＩｎＳ₂などのカルコパイライト系半導体（I-III-VI族半導体）を用いることができる。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層１３０が設けられる構成を例示する。すなわち、製膜状態でカルコパイライト構造の組成となるように、各種材料を用いて各種製膜方法で製膜される。
　この製膜は、例えば分子線エピタキシー装置を用いた多元蒸着法で製造される。
　そして、光吸収層１３０は、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に形成されることが好ましい。ここで、０．１μｍより薄くなると外光からの光の吸収量が低減するおそれがある。一方、１０μｍより厚くなると、生産性が低下したり、膜応力により剥離しやすくなるおそれがある。このことにより、光吸収層１３０の厚さ寸法は、０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に設定される。
　なお、この光吸収層１３０は、裏面電極層１２０上に製膜後、後述するバッファ層１４０をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０が露出する状態に分割されて、隣接する裏面電極層１２０に亘って架橋する状態に形成される。光吸収層１３０は、これらの方法に限らず、例えばＣｕ－Ｉｎ－Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。また、光吸収層１３０としては、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅに限られるものではない。

　（バッファ層）
　バッファ層１４０は、光吸収層１３０の上面に薄膜状に積層形成されている。このバッファ層１４０は、光吸収層１３０に積層されてｐｎ接合する透光性で比較的に低抵抗のｎ型の半導体層である。また、バッファ層１４０は、光吸収層１３０の表面に残存し、シャントパスとして機能するＣｕ₂Ｓｅのような半金属抵抗層に対して障壁としても機能する。
　このバッファ層１４０は、例えばＩｎＳを溶液成長させて薄膜成形する。この製膜としては、例えばＣＢＤ（Chemical Bath Deposition）の製造条件で製造される。
　そして、バッファ層１４０は、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとｐｎ接合斑が生じるおそれがある。一方、０．５μｍより厚くなると、外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。このことにより、バッファ層１４０の厚さ寸法は、０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に設定される。
　なお、光吸収層１３０として、ＣＩＧＳ系を例示するのでＩｎＳを例示したが、これに限らず、光吸収層１３０と良好にｐｎ接合される材料であれば、いずれのものが利用できる。
　そして、このバッファ層１４０は、上述した光吸収層１３０のメカニカルスクライビングなどにて光吸収層１３０とともに分割されている。

　（ｎ型半導体層）
　ｎ型半導体層１５０は、バッファ層１４０の上面に薄膜状に積層形成された非晶質層である。このｎ型半導体層１５０は、透光性を有し光吸収層１３０に対してｎ型の比較的に高抵抗な半導体層、すなわち、正孔のキャリアとして機能する光吸収層１３０に対して、電子のキャリアとして機能する。さらに、ｎ型半導体層１５０は、開放端電圧の低下も防止する。
　このｎ型半導体層１５０は、例えばＩｎ、亜鉛（Ｚｎ）を適宜の酸素濃度雰囲気でＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりして積層形成する。なお、このｎ型半導体層１５０の組成としては、（Ｉｎ₂Ｏ₃＋ＺｎＯ）に限られるものではなく、ＳｎＯ_２などの他の導電性金属酸化物をさらに含む構成としてもよい。
　そして、このｎ型半導体層１５０の製膜は、例えばアルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±１×１０⁹Ｐａ以下の非晶質膜に製膜される。なお、基板温度は、バッファ層１４０まで薄膜形成されｎ型半導体層１５０を製膜させる基板の表面温度である。
　ここで、酸素分圧ｐＯ₂が１×１０^-2Ｐａより低くなると低抵抗膜が形成されるおそれがある。一方、酸素分圧ｐＯ₂が０．２Ｐａより高くなると直流スパッタリング製膜法においてプラズマの放電が不安定になり、安定した製膜ができなくなるおそれがある。また、基板温度が１００℃より低くなるとｎ型のバッファ層１４０の成分（硫黄（Ｓ）など）とｎ型半導体層１５０との界面反応が進行せず、ｎ型半導体層１５０が高抵抗化しなくなるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するおそれがある。
　そして、ｎ型半導体層１５０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると光吸収層１３０で発生した正孔のブロッキング効果が低下するおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０における外光の吸収が阻害されるおそれがある。このことにより、ｎ型半導体層１５０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
　また、ｎ型半導体層１５０は、上述したように、光吸収層１３０およびバッファ層１４０とともにメカニカルスクライビングなどにて分割されている。このメカニカルスクライビングなどにて形成され、光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０間の裏面電極層１２０を露出させる溝を第１の加工溝１３１として図１に示す。

　（透明電極層）
　透明電極層１６０は、ｎ型半導体層１５０の上面から、スクライビングされた光吸収層１３０、バッファ層１４０およびｎ型半導体層１５０の一側から裏面電極層１２０に亘る第１の加工溝１３１内に薄膜状に積層形成されている。
　この透明電極層１６０は、ｎ型半導体層１５０と同一の構成材料、すなわち主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）に、ＤＣスパッタや蒸着などにて非晶質に薄膜形成される。つまり、構成材料を同一とすることで、同一装置で製膜を可能としている。
　この透明電極層１６０の製膜は、例えばＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±１×１０⁹Ｐａ以下の非晶質膜に製膜される。なお、基板温度は、ｎ型半導体層１５０まで薄膜形成され透明電極層１６０を製膜させる基板の表面温度である。
　ここで、酸素分圧ｐＯ₂が１×１０^-3Ｐａより低くなると透過率が低下するおそれがある。一方、酸素分圧ｐＯ₂が５×１０^-2Ｐａより高くなると透明電極層１６０の抵抗が増加する不都合を生じるおそれがある。また、基板温度が１００℃より低くなると透明電極層１６０の安定性が低下するおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するおそれがある。
　そして、透明電極層１６０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると所定の低抵抗膜が得られないおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０における光吸収効率が低減するおそれがある。このことにより、透明電極層１６０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
　この透明電極層１６０は、後述する表面透明電極層１７０が成膜された後に、例えばメカニカルスクライビングなどによって光起電力素子１００が直列接続される状態にｎ型半導体層１５０が露出する状態に分割される。

　（表面透明電極層）
　表面透明電極層１７０は、透明電極層１６０より屈折率が小さく、透明電極層１６０の上面に、同一の構成材料にて薄膜に積層形成、すなわち主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）、膜応力が±１×１０⁹Ｐａ以下の非晶質膜に製膜される。
　この表面透明電極層１７０の製膜は、例えばＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０および透明電極層１６０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。なお、基板温度は、透明電極層１６０まで薄膜形成され表面透明電極層１７０を製膜させる基板の表面温度である。
　ここで、酸素分圧ｐＯ₂が１×１０^-3Ｐａより低くなると透過率が低下するおそれがある。一方、酸素分圧ｐＯ₂が５×１０^-2Ｐａより高くなると表面透明電極層１７０の抵抗が増加する不都合を生じるおそれがある。また、基板温度が１００℃より低くなると表面透明電極層１７０の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
　そして、表面透明電極層１７０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると反射防止効果が低減し、光吸収層１３０への外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。一方、１μｍより厚くなると、透過率が低下し、光吸収層１３０への外光からの光が阻害され、光吸収層１３０の光吸収が低下するおそれがある。このことにより、表面透明電極層１７０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
　また、表面透明電極層１７０は、上述した透明電極層１６０のメカニカルスクライビングなどにて透明電極層１６０とともに分割されている。このメカニカルスクライビングなどにて形成され、透明電極層１６０および表面透明電極層１７０間のｎ型半導体層１５０を露出させる溝を第２の加工溝１７１として図１に示す。

［光起電力素子の製造動作］
　次に、上記光起電力素子１００を製造する動作について説明する。
　光起電力素子１００の製造では、裏面電極層形成工程と、光吸収層形成工程と、バッファ層形成工程と、ｎ型半導体層形成工程と、第１のスクライビング工程と、透明電極層形成工程と、表面透明電極形成工程と、第２のスクライビング工程と、を順次実施する。

　（裏面電極層形成工程）
　裏面電極層形成工程では、ガラス基板１１０上に裏面電極層１２０を薄膜形成する。
　具体的には、Ｍｏ（モリブデン）などの電極材料を、ＤＣスパッタなどの各種製膜方法により、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に、ガラス基板１１０上に製膜する。
　そして、製膜後に、レーザー光照射やメカニカルスクライビング、エッチング処理などにより、平面領域が所定の広さの裏面電極層１２０となる状態に幅寸法が絶縁距離となる分割溝１２１を形成して並列状に分割する。

　（光吸収層形成工程）
　光吸収層形成工程では、裏面電極層形成工程でガラス基板１１０上に形成された裏面電極層１２０上に、分割溝１２１に跨って架橋する状態に、光吸収層１３０を薄膜形成する。なお、本実施形態では、ガラス基板１１０の一面側のほぼ全面に製膜後に後述する第１のスクライビング工程にて分割して光吸収層１３０が形成されるが、説明の都合上、製膜した段階を光吸収層１３０の形成工程として説明する。
　製膜に際しては、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂、あるいはＣｕＩｎＳ₂などのカルコパイライト系半導体（I-III-VI族半導体）などの半導体材料を用いる。これら半導体材料を、スパッタリングや蒸着などの各種製膜方法により、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下で、カルコパイライト構造の組成に製膜する。

　（バッファ層形成工程）
　バッファ層形成工程では、光吸収層形成工程で形成された光吸収層１３０上に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を形成する。なお、本実施形態では、上述した光吸収層１３０と同様、ガラス基板１１０の一面側のほぼ全面に光吸収層１３０となる層を形成した後に製膜し、後述する第１のスクライビング工程にて分割して光吸収層１３０とともにバッファ層１４０が形成されるが、説明の都合上、製膜した段階をバッファ層１４０の形成工程として説明する。
　製膜に際しては、例えばＩｎＳをＣＢＤ（Chemical Bath Deposition）の製造条件で溶液成長させ、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下で、薄膜形成する。

　（ｎ型半導体層形成工程）
　ｎ型半導体層形成工程では、バッファ層形成工程で形成されたバッファ層１４０上に、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性で非晶質のｎ型半導体層１５０を薄膜形成する。なお、本実施形態では、上述した光吸収層１３０およびバッファ層１４０と同様に、ガラス基板１１０の一面側のほぼ全面にバッファ層１４０となる層を形成した後に製膜し、後述する第１のスクライビング工程にて分割して光吸収層１３０およびバッファ層１４０とともにｎ型半導体層１５０が形成されるが、説明の都合上、製膜した段階をｎ型半導体層１５０の形成工程として説明する。
　このｎ型半導体層１５０の製膜に際しては、例えばＩｎ、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で、ＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりする。
　このようにして、（Ｉｎ₂Ｏ₃＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下、膜応力が±１×１０⁹Ｐａ以下の非晶質膜に製膜される。

　（第１のスクライビング工程）
　第１のスクライビング工程では、バッファ層形成工程にて光吸収層１３０上にバッファ層１４０を形成した後、裏面電極層１２０と光吸収層１３０との対向する有効面積で起電力を発生させる素子工程とするためのメカニカルスクライビング処理である。
　例えば、２４８ｎｍのエキシマレーザーを用いたレーザー照射方法により、積層するｎ型半導体層１５０、バッファ層１４０および光吸収層１３０をスクライビングし、第１の加工溝１３１を形成して分割し、裏面電極層１２０の表面を露出させる。

　（透明電極層形成工程）
　透明電極層形成工程では、第１のスクライビング工程で、第１の加工溝１３１が設けられて複数分割されたｎ型半導体層１５０の上面から、第１の加工溝１３１内に臨む裏面電極層１２０までの領域に、非晶質の透明電極層１６０を薄膜形成する。
　この透明電極層１６０の製膜に際しては、ｎ型半導体層１５０と同一の構成材料を用いて同一の装置を用いて製膜する。具体的には、ＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
　このようにして、主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下、膜応力が±１×１０⁹Ｐａ以下の非晶質膜に製膜される。

　（表面透明電極層形成工程）
　表面透明電極層形成工程では、透明電極層形成工程で形成された透明電極層１６０の上面に、ｎ型半導体層１５０および透明電極層１６０と同一の構成材料を用いて同一の装置を用いて製膜する。具体的には、ＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
　このようにして、主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下、膜応力が±１×１０⁹Ｐａ以下の非晶質膜に製膜される。

　（第２のスクライビング工程）
　第２のスクライビング工程では、表面透明電極形成工程にて表面透明電極層１７０を形成した後、透明電極層１６０および表面透明電極層１７０を分割して、素子構成として直列接続する構成とするためのメカニカルスクライビング処理である。
　例えば、金属針を用いたメカニカルスクライビング方法で積層する透明電極層１６０および表面透明電極層１７０をメカニカルスクライビングし、第２の加工溝１７１を形成して分割し、ｎ型半導体層１５０の表面を露出させる。この工程により、ガラス基板１１０上の薄膜積層半導体構成である隣接する光起電力素子１００が直列状に接続する構成となる。

［第１実施形態の作用効果］
　上述したように、本実施形態の光起電力素子１００では、ガラス基板１１０の一面に設けられた対をなす裏面電極層１２０に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０を積層形成し、この光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を光吸収層１３０に積層形成し、バッファ層１４０に積層するとともに光吸収層１３０およびバッファ層１４０の一側から裏面電極層１２０の一方に亘って透光性の透明電極層１６０を設けた光起電力素子１００における透明電極層１６０を、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成している。
　このため、ｐｎ接合にて光の入射により発生する起電力を集電する透明電極を、加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工できる。よって、製造性が向上して歩留まりを向上でき、製造コストも低減できる（効果１－１）。
　さらに、酸化インジウムおよび酸化亜鉛を主要成分とした非晶質であることから、耐熱性および耐光性に優れ光学特性変化を生じない安定した特性に形成でき、長期間安定したエネルギー変換効率を提供できる。そしてさらに、接続する層間界面の表面積が増大して高い界面接続信頼性を提供できる（効果１－２）。

　そして、ＡｒとＯ₂との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±１×１０⁹Ｐａ以下の非晶質薄膜に透明電極層１６０を形成している。
　このため、簡便な例えば金属針を用いたメカニカルスクライビング法で、精度よくパターン加工でき、製造性を向上できる（効果１－３）。

　また、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性のｎ型半導体層１５０を、バッファ層１４０に積層形成している。
　このため、開放端電圧の低下を防止できる（効果１－４）。

　そして、このｎ型半導体層１５０を所定の酸素濃度でスパッタリングにより高抵抗に形成、すなわちＡｒとＯ₂との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±１×１０⁹Ｐａ以下の非晶質膜に製膜される。
　このため、容易に開放端電圧の低下を防止できる層が得られる（効果１－５）。

　さらに、ｎ型半導体層１５０を透明電極層１６０と同一の構成材料にて形成している。
　このため、ｎ型半導体層１５０と透明電極層１６０とを同一の装置を用いて製膜でき、製造性の向上が得られる。よって、製造コストの低減が得られる。さらに、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して透明電極層１６０を形成でき、表面汚染による接合界面の性能低下を防止できる（効果１－６）。

　そして、ｎ型半導体層１５０と透明電極層１６０との構成材料を、酸化インジウムおよび酸化亜鉛としている。
　このため、非晶質で比較的に低温条件で良好な特性の導電性の薄膜を形成できるとともに、クラックなども生じにくく、裏面電極層１２０との密着性も高く、良好な歩留まりで製造できる（効果１－７）。

　また、透明電極層１６０と同一の構成材料にて、導電性および透光性を有し透明電極層１６０より屈折率が小さい表面透明電極層１７０を透明電極層に積層形成している。
　このため、効率的な光の入射が得られ、効率的に光エネルギーを電気エネルギーに変換できる。さらには、上述したように、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して表面透明電極層１７０を形成でき、表面汚染による接合界面の性能低下を防止できる（効果１－８）。

＜第１実施形態の実施例＞
　次に、実施例を挙げて、本実施形態をより具体的に説明する。
　なお、本実施形態は実施例などの内容に何ら限定されるものではない。

　　（素子基板の作成）
　縦寸法１０ｃｍ、横寸法１０ｃｍのソーダライムガラス基板１１０上に、ＤＣマグネトロンスパッタ装置を用い、Ｍｏ（モリブデン）を主成分とする裏面電極層１２０を室温で０．１μｍ膜厚で形成し、その上に、分子線エピタキシー装置を用いた共蒸着法で、ＣｕＳ、ＩｎＳ、ＧａＳ、ＳｅＳを蒸着源に用いて、３５０℃でＣＩＧＳを主成分とする光吸収層１３０を１μｍ膜厚で形成し、更にその上に、ＣＢＤ法によりＩｎＳを主成分とするバッファ層１４０を１００℃で０．１μｍ膜厚で積層形成したものを素子基板に用いた。

　　（膜厚の測定）
　上記素子基板及び下記実施例において素子基板上に設ける各層の膜厚は、各製膜工程毎に、素子基板の他に、膜厚測定用のマスクを形成したソーダライムガラスを設置し、各層の製膜後にマスクを除去することで段差部を形成し、触針法（使用機器：Ｓｌｏａｎ社製のＤＥＫＴＡＫ３０３０）によって測定した。

　　（膜応力の測定）
　下記実施例におけるｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０の各層の膜応力は、各層製膜工程に膜応力測定用のスライドガラスを設置し、基板の一端を固定し、その自由端の変位δを測定するカンチレバー法により、製膜前後のスライドガラスの変位を測定することで、膜応力を測定した。
　膜応力σ＝ＥＤ²δ／（３（１－υ）Ｌ²ｄ）
　　Ｅ：ヤング率
　　υ：基板のポアソン比
　　Ｄ：基板の厚み
　　ｄ：薄膜の厚み
　　Ｌ：基板の長さ

　　（スクライビング試験）
　下記実施例におけるスクライビング試験は、マイクロスクラッチ試験機（使用機器：ＣＳＥＭ社製のＭＳＴ）を用いて、スクラッチ針（径：２００μｍ）を用いて、荷重２Ｎにてスクラッチさせ、パターン形成後の膜剥がれや亀裂発生状況を光学顕微鏡で評価した。

［実施例１－１］
　　（ｎ型半導体層１５０の形成）
　上記素子基板上にＤＣマグネトロンスパッタ装置、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．２Ｐａになるように調整し、室温でｎ型半導体層１５０を０．１μｍ膜厚で形成した。
　　（透明電極層１６０の形成）
　上記ｎ型半導体層１５０の上に、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、室温で透明電極層１６０を０．２μｍ膜厚で形成した。
　　（表面透明電極層１７０の形成）
　上記透明電極層１６０の上に、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、２００℃で表面透明電極層１７０を０．１μｍ膜厚で形成した。

　　（膜応力の測定）
　上記ｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０の膜応力をスライドガラスを用いたカンチレバー法により測定したところ、以下の表１に示すように、ｎ型半導体層１５０が＋０．２×１０⁹Ｐａ、透明電極層１６０と表面透明電極層１７０は－０．１×１０⁹Ｐａであった。
　なお、表中、ｎ層はｎ型半導体層１５０、ＴＣＯは透明電極層１６０、Ｓ－ＴＣＯは表面透明電極層１７０を示す。
　　（スクライビング試験）
　素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を形成した上記基板を用いて、スクライビング試験により、透明電極層１６０と表面透明電極層１７０の積層膜の分割試験を実施したところ、膜剥がれおよび亀裂は全く認められなかった。

［実施例１－２～１－４８および比較例１－１～１－２４］
　製膜条件、ターゲット組成、表面透明電極層１７０の有無以外は、実施例１－１と同様に素子基板上にｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０を適宜形成し、膜応力、スクライビング試験を実施した。結果を表１～４に示す。

［結果］
　上記表１から表４までに示す実験結果から、膜応力を低減することで、スクライビング試験後の電極剥離や亀裂の発生を抑えることができることが認められた。

＜第２実施形態＞
　次に本発明の第２実施形態について詳述する。
　なお、第１実施形態と同一の構成については、同一の符号を付し説明を省略または簡略にする。また、第１実施形態と重複する説明についても省略または簡略にする。

［光起電力素子の構成］
　図１において、１００Ａは本実施形態における太陽電池を構成する光起電力素子の概略構成を示す断面図で、この光起電力素子１００Ａは、光の入射により起電力を発生する素子である。
　なお、本実施形態においては、光起電力素子のｎ型半導体層、透明電極層および表面透明電極層が第１実施形態と一部異なる。
　なお、裏面電極層、光吸収層およびバッファ層は、第１実施形態と同一の構成であるため説明を省略する。

　（ｎ型半導体層）
　ｎ型半導体層１５０Ａは、抵抗値が１０ｋΩ／□以上１０００ｋΩ／□以下に形成されている。ここで、抵抗値が１００ｋΩ／□より小さくなると、光吸収層で形成された電子が容易に陽極側に移動し、開放端電圧が低下し、光電変換効率の低下を招くおそれがある。一方、抵抗値が１０００ｋΩ／□より大きくなると、開放端電圧は向上するが、光電変換素子の駆動電圧の上昇を招くおそれがある。このことにより、ｎ型半導体層１５０Ａの抵抗値は、１０ｋΩ／□以上１０００ｋΩ／□以下に設定される。
　そして、このｎ型半導体層１５０Ａの製膜は、例えばアルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に製造される。
　さらに、このｎ型半導体層１５０Ａの製膜では、酸化インジウムおよび酸化亜鉛を主要成分とし、原子間力顕微鏡（Atomic Force Microscope:ＡＦＭ）の表面観察による粒径が０．００１μｍ以下の非晶質に製造される。ここで、ＡＦＭの表面観察による粒径が０．００１μｍより粗くなると、ｎ型のバッファ層１４０との間の界面接合性が低下しエネルギー障壁を生じるおそれがある。このことにより、ＡＦＭの表面観察による粒径を、０．００１μｍ以下に設定する。

　（透明電極層）
　透明電極層１６０Ａは、ｎ型半導体層１５０Ａと同一の構成材料、すなわち主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）に、ＤＣスパッタや蒸着などにて、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に薄膜形成される。つまり、構成材料を同一とすることで、同一の装置での製膜を可能としている。
　さらに、透明電極層１６０Ａは、抵抗値が５Ω／□以上２０Ω／□以下に形成されている。ここで、抵抗値が５Ω／□より小さくなると、膜厚が厚くなり透過率が低下するおそれがある。一方、抵抗値が２０Ω／□より大きくなると、光吸収層１３０などで生成した電子および正孔の移動のための十分な閾値電圧が印加されず、エネルギー変換効率の低下を招くという不都合を生じるおそれがある。このことにより、透明電極層１６０Ａの抵抗値は、５Ω／□以上２０Ω／□以下に設定される。
　この透明電極層１６０Ａの製膜は、例えばＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０Ａの製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に製造される。
　さらに、この透明電極層１６０Ａの製膜では、酸化インジウムおよび酸化亜鉛を主要成分とし、原子間力顕微鏡（Atomic Force Microscope:ＡＦＭ）の表面観察による粒径が０．００１μｍ以下の構成材料を用いる。ここで、ＡＦＭの表面観察による粒径が０．００１μｍより粗くなると、ｎ型半導体層１５０Ａとの間の界面接合性が低下し、エネルギー障壁を生じるおそれがある。このことにより、ＡＦＭの表面観察による粒径を、０．００１μｍ以下に設定する。

　（表面透明電極層）
　表面透明電極層１７０Ａは、透明電極層１６０Ａに比べ屈折率が小さく、透明電極層１６０Ａの上面に、同一の構成材料にて薄膜に積層形成、すなわち主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に薄膜形成されている。
　さらに、表面透明電極層１７０Ａは、抵抗値が１００Ω／□以下に形成されている。ここで、抵抗値が１００Ω／□より大きくなると、素子作成の際に上に形成される金属取出し電極との間で接続抵抗の上昇を招くおそれがある。このことにより、表面透明電極層１７０Ａの抵抗値は、１００Ω／□以下に設定される。
　この表面透明電極層１７０Ａの製膜は、例えばＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０Ａおよび透明電極層１６０Ａの製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に製造される。

［光起電力素子の製造動作］
　次に、上記光起電力素子１００Ａを製造する動作について説明する。
　本実施形態においては、光起電力素子のｎ型半導体層形成工程、透明電極層形成工程および表面透明電極層形成工程が第１実施形態と一部異なる。

　（ｎ型半導体層形成工程）
　ｎ型半導体層形成工程では、ｎ型半導体層１５０Ａの製膜に際して、例えばＩｎ、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で、ＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりする。
　このようにして、（Ｉｎ₂Ｏ₃＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、ｎ型半導体層１５０Ａは、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に形成される。

　（透明電極層形成工程）
　透明電極層形成工程では、透明電極層１６０Ａの製膜に際して、ｎ型半導体層１５０Ａと同一の構成材料を用いて同一の製膜方法により製膜する。具体的には、ＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
　このようにして、主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、透明電極層１６０Ａは、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に形成される。

　（表面透明電極層形成工程）
　表面透明電極層形成工程では、透明電極層形成工程で形成された透明電極層１６０Ａの上面に、ｎ型半導体層１５０Ａおよび透明電極層１６０Ａと同一の構成材料を用いて同一の製膜方法により製膜する。具体的には、ＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
　このようにして、主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、表面透明電極層１７０Ａは、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に形成される。

［第２実施形態の作用効果］
　上述したように、本実施形態の光起電力素子１００Ａでは、ガラス基板１１０の一面に設けられた対をなす裏面電極層１２０に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０に、この光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を積層形成し、バッファ層１４０に積層するとともに光吸収層１３０およびバッファ層１４０の一側から裏面電極層１２０の一方に亘って透光性の透明電極層１６０Ａを設けた光起電力素子１００Ａにおける透明電極層１６０Ａを、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成している。
　このため、第１実施形態の効果１－１および効果１－２と同様の効果を得ることができる。

　そして、ＡｒとＯ₂との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に透明電極層１６０Ａを形成している。
　このため、第１実施形態の効果１－３と同様の効果を得ることができる。

　また、透明電極層１６０Ａの製膜の際、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の構成材料を用いて非晶質の薄膜に形成している。
　このため、ｎ型半導体層１５０Ａとの接合性を向上でき、エネルギー障壁を低減できるとともに、接合の安定性を向上でき、耐久性を向上できる（効果２－１）。

　さらに、透明電極層１６０Ａを抵抗値が５Ω／□以上２０Ω／□以下に形成している。
　このため、光吸収層１３０で生成した電子および正孔の移動のための十分な閾値電圧が印加され、エネルギー変換効率を向上できる（効果２－２）。

　そして、このｎ型半導体層１５０Ａを所定の酸素濃度でスパッタリングにより高抵抗に形成、すなわちＡｒとＯ₂との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜している。
　このため、第１実施形態の効果１－５と同様に容易に開放端電圧の低下を防止できる層が得られる。

　また、本実施形態においては、上述した効果の他、第１実施形態の効果１－４、効果１－６、効果１－７および効果１－８を得ることができる。

＜第２実施形態の実施例＞
　次に、実施例を挙げて、本実施形態をより具体的に説明する。
　なお、本実施形態は実施例などの内容に何ら限定されるものではない。
　　（素子基板の作成）
　縦寸法１０ｃｍ、横寸法１０ｃｍのソーダライムガラス基板１１０上に、ＤＣマグネトロンスパッタ装置を用い、Ｍｏ（モリブデン）を主成分とする裏面電極層１２０を室温で０．１μｍ膜厚で形成し、その上に、分子線エピタキシー装置を用いた共蒸着法で、ＣｕＳ、ＩｎＳ、ＧａＳ、ＳｅＳを蒸着源に用いて、３５０℃でＣＩＧＳを主成分とする光吸収層１３０を１μｍ膜厚で形成し、更にその上に、ＣＢＤ法によりＩｎＳを主成分とするバッファ層１４０を１００℃で０．１μｍ膜厚で積層形成したものを素子基板に用いた。

　　（シート抵抗の測定）
　下記実施例において製造した光起電力素子における、ｎ型半導体層１５０Ａ、透明電極層１６０Ａ、表面透明電極層１７０Ａの各層のシート抵抗は、各層の製膜工程毎に、素子基板の他に、膜厚測定用のソーダライムガラス基板を設置し、各層の製膜後に、四端針方（使用機器：三菱油化製のロレスタＦＰ）によって測定した。

　　（粒径の測定）
　下記実施例において製造した光起電力素子における、ｎ型半導体層１５０Ａ、透明電極層１６０Ａ、表面透明電極層１７０Ａの各層の粒径は、シート抵抗測定に用いた各層製膜基板を用い、原子間力顕微鏡（ＡＦＭ）の表面観察により測定した。

　　（素子評価）
　下記実施例において製造した光起電力素子の光電変換効率は、透明電極層又は表面透明電極層を正極、Ｍｏを負極として利用し、Ａｇペーストを用いたスクリーン印刷法により、透明電極層又は表面透明電極層およびＭｏ層上に３０μｍ□、膜厚０．５μｍの取出し電極を形成し、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで算出した。なお、光源にはキセノンランプからの光を特定の光学フィルターで調整したもの（ソーラーシミュレーション）を光源として用いた。

　　（高温高湿試験）
　下記実施例において製造した光起電力素子の高温高湿試験は、光起電力素子のＡｇペースト印刷前の段階で８０℃、８５％ＲＨの高温高湿槽に１０００時間暴露後、上記素子評価の手法でＡｇペーストを印刷後、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで光電変換効率を算出した。

［実施例２－１］
　　（ｎ型半導体層１５０Ａの形成）
　上記素子基板上にＤＣマグネトロンスパッタ装置、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．２Ｐａになるように調整し、室温でｎ型半導体層１５０Ａを０．１μｍ膜厚で形成した。
　素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜されたｎ型半導体層１５０Ａの粒径をＡＦＭによる表面観察により測定したところ、０．７ｎｍであった。
　　（透明電極層１６０Ａの形成）
　上記ｎ型半導体層１５０Ａの上に、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、室温で透明電極層１６０Ａを０．２μｍ膜厚で形成した。
　素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜された透明電極層１６０Ａのシート抵抗を４端針法で、粒径をＡＦＭによる表面観察により測定したところ、それぞれ、シート抵抗は１５Ω／□、粒径は０．３ｎｍであった。
　　（表面透明電極層１７０Ａの形成）
　上記透明電極層１６０Ａの上に、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、２００℃で表面透明電極層１７０Ａを０．１μｍ膜厚で形成した。
　素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜された表面透明電極層１７０Ａの粒径をＡＦＭによる表面観察により測定したところ、表５に示すように、粒径は０．３ｎｍであった。

　素子基板上にｎ型半導体層１５０Ａ、透明電極層１６０Ａ、表面透明電極層１７０Ａを積層した１つの光起電力素子１００Ａの表面透明電極層１７０ＡおよびＭｏ裏面電極層１２０上にＡｇペーストを用いたスクリーン印刷で取出し電極を形成し、光電変換効率を測定したところ、表５に示すように、Ｖｏｃは６２０ｍＶ、Ｉｓｃは３９ｍＡ、ＦＦ（曲線因子）／Ｐｉｎ（標準入射パワー）は０．６７で、これらから算出した光電変換効率は１６．２％であった。
　素子基板上にｎ型半導体層１５０Ａ、透明電極層１６０Ａ、表面透明電極層１７０Ａを積層したもう１つの光起電力素子１００Ａを８０℃、８５％ＲＨの高温高湿条件の中に１０００時間暴露試験を行い、試験後の表面透明電極層１７０ＡおよびＭｏ裏面電極層１２０上にＡｇペーストを用いたスクリーン印刷で取出し電極を形成し、光電変換効率を測定したところ、Ｖｏｃは６１９ｍＶ、Ｉｓｃは３９ｍＡ、ＦＦ／Ｐｉｎは０．６７で、これらから算出した光電変換効率は１６．２％であった。
　なお、表中、ｎ層はｎ型半導体層１５０Ａ、ＴＣＯは透明電極層１６０Ａ、Ｓ－ＴＣＯは表面透明電極層１７０Ａを示す。

［実施例２－２～２－４８および比較例２－１～２－２４］
　製膜条件、ターゲット組成、表面透明電極層１７０Ａの有無以外は、実施例２－１と同様に素子基板上にｎ型半導体層１５０Ａ、透明電極層１６０Ａ、表面透明電極層１７０Ａを適宜形成し、各層の粒径、透明電極層１６０Ａのシート抵抗、初期の素子評価、高温高湿試験後の素子評価を行い、結果を表５～８に示した。

［結果］
　上記表５から表８までに示す実験結果から、製膜条件の最適化により各構成層の粒径を０．００１μｍ以下に制御することで、エネルギー変換効率の向上および高温高湿試験後のエネルギー変換効率の低下を最小限に抑制することができることがわかる。

＜第３実施形態＞
　次に本発明の第３実施形態について詳述する。
　なお、第１および第２実施形態と同一の構成については、同一の符号を付し説明を省略または簡略にする。また、第１および第２実施形態と重複する説明についても省略または簡略にする。

［光起電力素子の構成］
　図１において、１００Ｂは本実施形態における太陽電池を構成する光起電力素子の概略構成を示す断面図で、この光起電力素子１００Ｂは、光の入射により起電力を発生する素子である。
　なお、本実施形態においては、光起電力素子の光吸収層、バッファ層、ｎ型半導体層、透明電極層および表面透明電極層が第１および第２実施形態と一部異なる。
　なお、裏面電極層は、第１および第２実施形態と同一の構成であるため説明を省略する。

　（光吸収層）
　光吸収層１３０Ｂは、仕事関数が３ｅＶ以上７ｅＶ以下、好ましくは４ｅＶ以上７ｅＶ以下で、エネルギーバンドギャップが１ｅＶ以上２ｅＶ以下に形成されている。

　（バッファ層）
　バッファ層１４０Ｂは、仕事関数が４ｅＶ以上５ｅＶ以下、好ましくは４．２ｅＶ以上５ｅＶ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に形成されている。

　（ｎ型半導体層）
　ｎ型半導体層１５０Ｂは、仕事関数が４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０Ｂで発生した正孔のブロッキング効果が低下するおそれがある。一方、仕事関数が５．２ｅＶより大きくなると積層形成される透明電極層１６０Ｂとの間でのエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、ｎ型半導体層１５０Ｂの仕事関数は、４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２に設定される。
　また、ｎ型半導体層１５０Ｂは、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶに形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなるとバンド構造において荷電子帯上端（仕事関＋バンドギャップ）が上がり、光吸収層１３０Ｂで発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると導電性が著しく低下し、ｎ型半導体としての機能が低下するおそれがある。このことにより、ｎ型半導体層１５０Ｂのエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
　そして、このｎ型半導体層１５０Ｂの製膜は、例えばアルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。

　（透明電極層）
　透明電極層１６０Ｂは、ｎ型半導体層１５０Ｂとの仕事関数の差が０．３ｅＶ未満で、仕事関数がｎ型半導体層１５０Ｂより大きく、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０Ｂで発生した正孔のブロッキング効果が低下するおそれがある。一方、仕事関数が５．５ｅＶより大きくなると積層形成される表面透明電極層または必要に応じて適宜に積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、透明電極層１６０Ｂの仕事関数は、４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に設定される。
　また、透明電極層１６０Ｂは、ｎ型半導体層１５０Ｂとのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなると、光吸収層１３０Ｂで発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると、積層形成される表面透明電極層または必要に応じて適宜に積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、透明電極層１６０Ｂのエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
　この透明電極層１６０Ｂの製膜は、例えばＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０Ｂの製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。

　（表面透明電極層）
　表面透明電極層１７０Ｂは、透明電極層１６０Ｂより屈折率が小さく、透明電極層１６０Ｂの上面に、同一の構成材料にて薄膜に積層形成、すなわち主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）の非晶質に薄膜形成されている。
　さらに、表面透明電極層１７０Ｂは、ｎ型半導体層１５０Ｂまたは透明電極層１６０Ｂとの仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に形成される。ここで、仕事関数が４ｅＶより小さくなると光吸収層１３０Ｂで発生した正孔のブロッキング効果が低減するおそれがある。一方、仕事関数が５．５ｅＶより大きくなると必要に応じて積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が制限されるおそれがある。このことにより、表面透明電極層１７０Ｂの仕事関数は、４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５．５ｅＶ以下に設定される。
　また、表面透明電極層１７０Ｂは、ｎ型半導体層１５０Ｂまたは透明電極層１６０Ｂとのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に形成されている。ここで、エネルギーバンドギャップが３ｅＶより小さくなると、光吸収層１３０Ｂで発生した正孔のブロッキング効果が低下するおそれがある。一方、エネルギーバンドギャップが４ｅＶより大きくなると積層形成されるコンタクトメタル層との間でエネルギー障壁を生じ、電子の陽極への移動が阻害されるおそれがある。このことにより、表面透明電極層１７０Ｂのエネルギーバンドギャップは、３ｅＶ以上４ｅＶ以下、好ましくは３．３ｅＶ以上４ｅＶ以下に設定される。
　この表面透明電極層１７０Ｂの製膜は、例えばＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０Ｂおよび透明電極層１６０Ｂの製膜方法と同一の直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。

［光起電力素子の製造動作］
　次に、上記光起電力素子１００Ｂを製造する動作について説明する。
　本実施形態においては、光起電力素子の光吸収層形成工程、バッファ層形成工程、ｎ型半導体層形成工程、透明電極層形成工程および表面透明電極層形成工程が第１および第２実施形態と一部異なる。

　（光吸収層形成工程）
　光吸収層形成工程では、製膜に際して、ＺｎＳｅ、ＣｄＳ、ＺｎＯなどのII-VI族半導体、ＧａＡｓ、ＩｎＰ、ＧａＮなどのIII-V族半導体、ＳｉＣ、ＳｉＧｅなどのIV族化合物半導体、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ₂やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）₂、あるいはＣｕＩｎＳ₂などのカルコパイライト系半導体（I-III-VI族半導体）などの半導体材料を用いる。これら半導体材料を、スパッタリングや蒸着などの各種製膜方法により、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下で、仕事関数が３ｅＶ以上７ｅＶ以下、好ましくは４ｅＶ以上７ｅＶ以下で、エネルギーバンドギャップが１ｅＶ以上２ｅＶ以下に、カルコパイライト構造の組成に製膜する。

　（バッファ層形成工程）
　バッファ層形成工程では、製膜に際して、例えばＩｎＳをＣＢＤ（Chemical Bath Deposition）の製造条件で溶液成長させ、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下で、仕事関数が４ｅＶ以上５ｅＶ以下、好ましくは４．２ｅＶ以上５ｅＶ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に薄膜形成する。

　（ｎ型半導体層形成工程）
　ｎ型半導体層形成工程では、ｎ型半導体層１５０Ｂの製膜に際しては、例えばＩｎ、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で、ＤＣスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてＤＣスパッタや蒸着などしたりする。
　このようにして、（Ｉｎ₂Ｏ₃＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、ｎ型半導体層１５０Ｂは、仕事関数が４ｅＶ以上５．２ｅＶ以下、好ましくは４．２ｅＶ以上５．２ｅＶ以下、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下の非晶質に形成される。

　（透明電極層形成工程）
　透明電極層形成工程では、透明電極層１６０Ｂの製膜に際して、ｎ型半導体層１５０Ｂと同一の構成材料を用いて同一の製膜装置により製膜する。具体的には、ＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
　このようにして、主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、透明電極層１６０Ｂは、ｎ型半導体層１５０Ｂとの仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５ｅＶ以下、ｎ型半導体層１５０Ｂとのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下の非晶質に形成される。

　（表面透明電極層形成工程）
　表面透明電極層形成工程では、透明電極層形成工程で形成された透明電極層１６０Ｂの上面に、ｎ型半導体層１５０Ｂおよび透明電極層１６０Ｂと同一の構成材料を用いて同一の製膜装置により製膜する。具体的には、ＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧ｐＯ₂を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
　このようにして、主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、表面透明電極層１７０Ｂは、ｎ型半導体層１５０Ｂまたは透明電極層１６０Ｂとの仕事関数の差が０．３ｅＶ未満で、例えば４ｅＶ以上５．５ｅＶ以下、好ましくは４．５ｅＶ以上５ｅＶ以下、ｎ型半導体層１５０Ｂまたは透明電極層１６０Ｂとのエネルギーバンドギャップの差が０．２ｅＶ未満で、例えば３ｅＶ以上４ｅＶ以下の非晶質に形成される。

［第３実施形態の作用効果］
　上述したように、本実施形態の光起電力素子１００Ｂでは、ガラス基板１１０の一面に設けられた対をなす裏面電極層１２０に亘ってカルコパイライト構造の化合物にて導電性を有するｐ型の光吸収層１３０Ｂを積層形成し、この光吸収層１３０Ｂとｐｎ接合する透光性でｎ型のバッファ層１４０Ｂを光吸収層１３０Ｂに積層形成し、バッファ層１４０Ｂより高抵抗で光吸収層１３０Ｂとｐｎ接合する透光性のｎ型半導体層１５０Ｂをバッファ層１４０Ｂに積層形成し、このｎ型半導体層１５０Ｂに積層するとともに光吸収層１３０Ｂ、バッファ層１４０Ｂおよびｎ型半導体層１５０Ｂの一側から裏面電極層１２０に亘って透光性の透明電極層１６０Ｂを設けて構成した光起電力素子１００Ｂにおけるｎ型半導体層１５０Ｂを、酸化インジウムおよび酸化亜鉛を主要成分とし、仕事関数が４ｅＶ以上５．２ｅｖ以下で、エネルギーバンドギャップが３ｅＶ以上４ｅＶ以下に形成するので、所定の高抵抗の開放端電圧の低下を防止できるｎ型半導体層を設ける簡単な構成で、正孔移動および電子移動が良好に制御され、高いエネルギー変換効率が得られる（効果３－１）。

　そして、このｎ型半導体層１５０Ｂを、酸化インジウムおよび酸化亜鉛を主要成分とし、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜で、前記混合ガスの酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方に設定された条件で、で非晶質薄膜に形成している。
　このため、上述した良好な特性が得られるｎ型半導体層１５０Ｂを容易に形成できる（効果３－２）。

　また、透明電極層１６０Ｂを酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成している。
　このため、第１実施形態の効果１－１および効果１－２と同様の効果をえることができる。

　そして、ＡｒとＯ₂との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に透明電極層１６０Ｂを形成している。
　このため、第１実施形態の効果１－３と同様の効果をえることができる。

　また、本実施形態においては、上述した効果の他、第１実施形態の効果１－６、効果１－７および効果１－８を得ることができる。

＜第３実施形態の実施例＞
　次に、実施例を挙げて、本実施形態をより具体的に説明する。
　なお、本実施形態は実施例などの内容に何ら限定されるものではない。

　　（素子基板の作成）
　縦寸法１０ｃｍ、横寸法１０ｃｍのソーダライムガラス基板１１０上に、ＤＣマグネトロンスパッタ装置を用い、Ｍｏ（モリブデン）を主成分とする裏面電極層１２０を室温で０．１μｍ膜厚で形成し、その上に、分子線エピタキシー装置を用いた共蒸着法で、ＣｕＳ、ＩｎＳ、ＧａＳ、ＳｅＳを蒸着源に用いて、３５０℃でＣＩＧＳを主成分とする光吸収層１３０Ｂを１μｍ膜厚で形成し、更にその上に、ＣＢＤ法によりＩｎＳを主成分とするバッファ層１４０Ｂを１００℃で０．１μｍ膜厚で積層形成したものを素子基板に用いた。

　　（仕事関数の測定）
　下記実施例において素子基板上に設ける各層の仕事関数は、各製膜工程毎に、素子基板の他に、仕事関数測定用のソーダライムガラスを設置し、各層の製膜後に仕事関数測定装置（使用機器：理研計器製ＡＣ－１）により測定した。

　　（バンドギャップの測定）
　下記実施例において素子基板上に設ける各層のバンドギャップは、各製膜工程毎に、素子基板の他に、バンドギャップ測定用のソーダライムガラスを設置し、各層の製膜後に分光法（使用機器：日立製作所製Ｕ３２１０）により測定した。

［実施例３－１］
　　（ｎ型半導体層１５０Ｂの形成）
　上記素子基板上にＤＣマグネトロンスパッタ装置、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．２Ｐａになるように調整し、室温でｎ型半導体層１５０Ｂを０．１μｍ膜厚で形成した。
　素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜されたｎ型半導体層１５０Ｂのバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、バンドギャップは３．６ｅＶ、仕事関数は５．２ｅＶであった。
　　（透明電極層１６０Ｂの形成）
　上記ｎ型半導体層１５０Ｂの上に、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、室温で透明電極層１６０Ｂを０．２μｍ膜厚で形成した。
　素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜された透明電極層１６０Ｂのバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、バンドギャップは３．６ｅＶ、仕事関数は５．１ｅＶであった。
　　（表面透明電極層１７０Ｂの形成）
　上記透明電極層１６０Ｂの上に、ＩＺＯターゲット（Ｉｎ₂Ｏ₃：ＺｎＯ＝９０［質量％］：１０［質量％］）を用い、スパッタ圧力０．５Ｐａ、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを酸素分圧が０．００１Ｐａになるように調整し、２００℃で表面透明電極層１７０Ｂを０．１μｍ膜厚で形成した。
　素子基板と同時に製膜装置に設置したソーダライムガラス上に製膜された表面透明電極層１７０Ｂのバンドギャップを分光法、仕事関数を仕事関数測定装置により測定したところ、表９に示すように、バンドギャップは３．５ｅＶ、仕事関数は５．１ｅＶであった。

　素子基板上にｎ型半導体層１５０Ｂ、透明電極層１６０Ｂ、表面透明電極層１７０Ｂを積層した１つの光起電力素子の表面透明電極層およびＭｏ裏面電極層１２０上にＡｇペーストを用いたスクリーン印刷で取出し電極を形成し、光電変換効率を測定したところ、Ｖｏｃは６２０ｍＶ、Ｉｓｃは３９ｍＡ、ＦＦ（曲線因子）／Ｐｉｎ（標準入射パワー）は０．６７で、これらから算出した光電変換効率は１６．２％であった。
　素子基板上にｎ型半導体層１５０Ｂ、透明電極層１６０Ｂ、表面透明電極層１７０Ｂを積層したもう１つの光起電力素子を８０℃、８５％ＲＨの高温高湿条件の中に１０００時間暴露試験を行い、試験後の表面透明電極層及びＭｏ裏面電極層上にＡｇペーストを用いたスクリーン印刷で取出し電極を形成し、光電変換効率を測定したところ、Ｖｏｃは６１９ｍＶ、Ｉｓｃは３９ｍＡ、ＦＦ／Ｐｉｎは０．６７で、これらから算出した光電変換効率は１６．２％であった。
　なお、表中、ｎ層はｎ型半導体層１５０Ｂ、ＴＣＯは透明電極層１６０Ｂ、Ｓ－ＴＣＯは表面透明電極層１７０Ｂを示す。

［実施例３－２～３－３８および比較例３－１～３－１４］
　製膜条件、ターゲット組成、表面透明電極層１７０Ｂの有無以外は、実施例３－１と同様に素子基板上にｎ型半導体層１５０Ｂ、透明電極層１６０Ｂ、表面透明電極層１７０Ｂを適宜形成し、各層のバンドギャップ、仕事関数、初期の素子評価、高温高湿試験後の素子評価を行い、結果を表９～１１に示した。

［結果］
　上記表９から表１１までに示す実験結果から、ｎ型半導体層１５０Ｂと透明電極層１６０Ｂ、表面透明電極層１７０Ｂの仕事関数が近い程、エネルギー変換効率が向上することがわかる。

＜第４実施形態＞
　次に本発明の第４実施形態について詳述する。
　なお、第１ないし第３実施形態と同一の構成については、同一の符号を付し説明を省略または簡略にする。また、第１ないし第３実施形態と重複する説明についても省略または簡略にする。

［光起電力素子の構成］
　図２において、１００Ｃは本実施形態における太陽電池を構成する光起電力素子の概略構成を示す断面図で、この光起電力素子１００Ｃは、光の入射により起電力を発生する素子である。
　なお、本実施形態においては、光起電力素子の光吸収層、バッファ層、ｎ型半導体層、透明電極層および表面透明電極層が第１、第２および第３実施形態と一部異なる。
　なお、裏面電極層は、第１、第２および第３実施形態と同一の構成であるため説明を省略する。

　（光吸収層）
　本実施形態における光吸収層１３０Ｃでは、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層が設けられる構成を例示する。すなわち、製膜状態でカルコパイライト構造の組成となるように、各種材料を用いて各種製膜方法で製膜される。ＣＩＧＳ系の光吸収層は、ＩｎやＧａなどのＩＩＩ族元素組成比の制御によって禁制帯幅（バンドギャップ）を制御でき、高い光電変換効率を有する光起電力素子を形成することができる。

　（バッファ層）
　本実施形態におけるバッファ層１４０Ｃでは、光吸収層１３０ＣとしてＣＩＧＳ系を例示するのでＩｎＳを例示したが、これに限らず、光吸収層１３０Ｃと良好にｐｎ接合される材料であれば、ＣｄＳ、ＺｎＯ等の化合物を用いることができる。
　そして、このバッファ層１４０Ｃは、上述したように、光吸収層１３０Ｃとともにメカニカルスクライビングにて分割されている。

　そして、バッファ層１４０Ｃは、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとｐｎ接合斑が生じるおそれがある。一方、０．５μｍより厚くなると、外光からの光が阻害され、ＣＩＧＳ層の光吸収が低下するという不都合を生じるおそれがある。このことにより、バッファ層１４０Ｃの厚さ寸法は、０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に設定される。

　（ｎ型半導体層）
　ｎ型半導体層１５０Ｃの層構成材料としては、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、タングステン（Ｗ）、セリウム（Ｃｅ）、チタン（Ｔｉ）の少なくともいずれか一種以上の元素からなり、非晶質系の酸化物を用いることができる。例えば、本実施形態ではＩＺＯ（Ｉｎ_２Ｏ_３＋ＺｎＯ）を用いたが、その他、ＺｎＯ、ＳｎＯ_２、Ｉｎ_２Ｏ_３、ＩＴＯ（Ｉｎ_２Ｏ_３＋ＳｎＯ_２）、ＡＺＯ（Ａｌ_２Ｏ_３＋ＺｎＯ）、ＴｉＯ_２、等の化合物を層構成材料として用いることができる。

　また、ｎ型半導体層１５０Ｃは、屈折率が１．６以上２．０以下、好ましくは１．６以上１．９以下に形成されている。ここで、屈折率が１．６より小さくなると裏面反射電極での反射光が漏れ、光の封じ込め効果が低下するという不都合を生じるおそれがある。一方、屈折率が２より大きくなると外光がＣＩＧＳ層に到達される前に反射されるという不都合を生じるおそれがある。このことにより、ｎ型半導体層１５０Ｃの屈折率は、１．６以上２．０以下、好ましくは１．６以上１．９以下に設定される。
　そして、ｎ型半導体層１５０Ｃは、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとＣＩＧＳ層で発生したホールのブロッキング効果が低下するという不都合を生じるおそれがある。一方、１μｍより厚くなると、透過率が低下し、外光の吸収が阻害されるという不都合を生じるおそれがある。このことにより、ｎ型半導体層１５０Ｃの厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
　さらに、ｎ型半導体層１５０Ｃは、抵抗値が１ｋΩ／□以上１０００ｋΩ／□以下に形成されている。ここで、抵抗値が１ｋΩ／□より小さくなると、光吸収層１３０Ｃで形成された電子が容易に陽極側に移動し、開放端電圧が低下し、光電変換効率の低下を招くおそれがある。一方、抵抗値が１０００ｋΩ／□より大きくなると、開放端電圧は向上するが、光起電力素子１００の駆動電圧の上昇を招くおそれがある。このことにより、ｎ型半導体層１５０Ｃの抵抗値は、１ｋΩ／□以上１０００ｋΩ／□以下に設定される。

　（透明電極層）
　透明電極層１６０Ｃは、ｎ型半導体層１５０Ｃの上面に、上部電極として薄膜状に積層形成される。透明電極層１６０Ｃの層構成材料としては、本実施形態では、前記したｎ型半導体層１５０Ｃの層形成材料と同一のＩＺＯを用いた。なお、ｎ型半導体層１５０ＣにＩＺＯ以外の非晶質系の酸化物材料を用いた場合は、当該酸化物材料と同一の材料を透明電極層１６０Ｃに用いる。このように、ｎ型半導体層１５０Ｃと透明電極層１６０Ｃとを同一の層構成材料を用いて形成させることで、同一の製造装置による同一の製膜方法を採用することができる。

　また、透明電極層１６０Ｃは、屈折率がｎ型半導体層１５０Ｃより大きく、例えば１．８以上２．３以下、好ましくは２以上２．３以下に形成されている。ここで、屈折率が１．８より小さくなると裏面電極で反射された光の封じ込め効果が低下するという不都合を生じるおそれがある。一方、屈折率が２．３より大きくなると透明電極層１６０Ｃでの外光反射により、ＣＩＧＳ層での光吸収が低下するという不都合を生じるおそれがある。このことにより、透明電極層１６０Ｃの屈折率は、１．８以上２．３以下、好ましくは２．０以上２．３以下に設定される。

　（表面透明電極層）
　表面透明電極層１７０Ｃは、透明電極層１６０Ｃの上面に、前記したｎ型半導体層１５０Ｃおよび透明電極層１６０Ｃの層形成に用いた層構成材料と同一ＩＺＯを用い、薄膜形成される。なお、ｎ型半導体層１５０Ｃおよび透明電極層１６０ＣにＩＺＯ以外の非晶質系の同一の酸化物材料を用いた場合は、当該酸化物材料と同一の材料を表面透明電極層１７０Ｃに用いる。このように、ｎ型半導体層１５０Ｃと透明電極層１６０Ｃと表面透明電極層１７０Ｃとを同一の層構成材料を用いて形成させることで、同一の製造装置による同一の製膜方法を採用することができる。

　また、表面透明電極層１７０Ｃは、屈折率が透明電極層１６０Ｃより小さく、例えば１．６以上２．０以下、好ましくは１．６以上１．９以下に形成されている。ここで、屈折率が１．６より小さくなると裏面反射電極により反射した光の封じ込め効果が低下するという不都合を生じるおそれがある。一方、屈折率が２．０より大きくなると表面透明電極層での外光反射により、ＣＩＧＳ層での光の吸収が低下するという不都合を生じるおそれがある。このことにより、表面透明電極層１７０Ｃの屈折率は、１．６以上２．０以下、好ましくは１．６以上１．９以下に設定される。
　そして、表面透明電極層１７０Ｃは、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると反射防止効果が低減するという不都合を生じるおそれがある。一方、１μｍより厚くなると、透過率が低下するという不都合を生じるおそれがある。このことにより、表面透明電極層１７０Ｃの厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。

［光起電力素子の製造動作］
　次に、上記光起電力素子１００Ｃを製造する動作について説明する。
　本実施形態においては、光起電力素子の裏面電極層形成工程、光吸収層形成工程、バッファ層形成工程、ｎ型半導体層形成工程、透明電極層形成工程および表面透明電極層形成工程が第１、第２および第３実施形態と一部異なる。

　（裏面電極層形成工程）
　裏面電極層形成工程では、ガラス基板１１０上に裏面電極層１２０Ｃを薄膜形成する。
　具体的には、Ｍｏ（モリブデン）などの電極材料を、ＤＣスパッタなどの各種製膜方法により、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に、ガラス基板１１０上に製膜する。

　（光吸収層形成工程）
　次に、裏面電極層１２０Ｃの上に前記したカルコパイライト型の結晶構造を有する化合物からなる光吸収層１３０Ｃを、蒸着法、スパッタ法、プラズマＣＶＤ法、スプレー法、印刷法等によって形成する。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層を形成させる。光吸収層１３０Ｃは、これらの方法に限らず、例えばＣｕ－Ｉｎ－Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。この光吸収層１３０Ｃは厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下で製膜される。
　なお、この光吸収層１３０Ｃは、裏面電極層１２０Ｃ上に製膜後、後述するバッファ層１４０Ｃをさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０Ｃが露出する状態に分割されて、隣接する裏面電極層１２０Ｃに亘って架橋する状態に形成される。

　（バッファ層形成工程）
　バッファ層形成工程では、光吸収層形成工程で形成された光吸収層１３０Ｃ上に、光吸収層１３０Ｃとｐｎ接合する透光性でｎ型のバッファ層１４０Ｃを形成する。
　バッファ層１４０Ｃは、前記したように、バッファ層１４０Ｃの層自体の屈折率、膜厚が所定範囲内に入るように、例えばＩｎＳをＣＢＤ（ケミカル・バス・デポジション）の製造条件で溶液成長させ、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下で薄膜形成される。

　（ｎ型半導体層形成工程）
　次に、バッファ層１４０Ｃの上に、バッファ層１４０Ｃより高抵抗で光吸収層１３０Ｃに対してｎ型となる透光性で非晶質のｎ型半導体層１５０Ｃを、前記した屈折率および膜厚の所定範囲内に入るように、層形成条件を適宜調整する。
　このｎ型半導体層１５０Ｃの製膜に際しては、例えばインジウム（Ｉｎ）、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａとする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で行う。
　このようにして、（Ｉｎ₂Ｏ₃＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、ｎ型半導体層１５０Ｃは、屈折率が１．６以上２．０以下の非晶質に形成される。

　（透明電極層形成工程）
　次に、ｎ型半導体層１５０Ｃの上に、前記したｎ型半導体層形成工程における薄膜形成方法と同じ直流スパッタリング法によって、透明電極層１６０Ｃを、前記した屈折率および膜厚の所定範囲内に入るように、層形成条件を適宜調整する。
　この透明電極層１６０Ｃの製膜に際しては、ｎ型半導体層１５０Ｃと同一の層構成材料を用いて同一の製膜方法により製膜する。具体的には、ＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
　このようにして、主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、透明電極層１６０Ｃは、屈折率が１．６以上２以下、好ましくは１．６以上１．９以下、の非晶質に形成される。

　（表面透明電極層形成工程）
　次に、透明電極層１６０Ｃの上に、前記したｎ型半導体層形成工程および透明電極層形成工程における薄膜形成方法と同じ直流スパッタリング法によって、表面透明電極層１７０Ｃを、前記した屈折率および膜厚が所定範囲内に入るように、層形成条件を適宜調整する。
　また、この透明電極層１６０Ｃの製膜に際しては、ｎ型半導体層１５０Ｃおよび透明電極層１６０Ｃと同一の層構成材料を用いて同一の製膜方法により製膜する。具体的には、ＡｒとＯ₂との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
　このようにして、主要組成が（Ｉｎ₂Ｏ₃＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、表面透明電極層１７０Ｃは、屈折率が１．６以上２以下、好ましくは１．６以上１．９以下、の非晶質に形成される。

［第４実施形態の作用効果］
　上述したように、本実施形態の光起電力素子１００Ｃによれば、次のような効果が得られる。
　同一の層構成材料であるＩＺＯを主成分とし、同一の直流スパッタリング装置を用い、前記した所定の温度条件、酸素分圧条件にてｎ型半導体層１５０Ｃと透明電極層１６０Ｃと表面透明電極層１７０Ｃとを形成することで、前記した屈折率や膜厚の関係を有した積層構造が形成される。
　よって、ｎ型半導体層１５０Ｃの屈折率が１．６以上２．０以下であって、透明電極層１６０Ｃの屈折率が１．８以上２．３以下であって、表面透明電極層１７０Ｃの屈折率が１．６以上２．０以下であり、透明電極層１６０Ｃの屈折率はｎ型半導体層１５０Ｃの屈折率よりも大きく、表面透明電極層１７０Ｃの屈折率は透明電極層の屈折率よりも小さいため、光吸収層１３０Ｃへ到達する前の外光反射を抑え、さらに、屈折率の大きい透明電極層１６０Ｃ内部で入射した光が効果的に内部反射し、光の閉じ込め効果が向上する。ゆえに、高い光電変換効率を有する光起電力素子を得ることができる（効果４－１）。

　また、ｎ型半導体層１５０Ｃと透明電極層１６０Ｃと表面透明電極層１７０Ｃとが、同一の層構成材料であるＩＺＯを主成分とし、同一の直流スパッタリング法にて所定の条件下で形成されるので、各層形成工程ごとに層構成材料の交換や製造装置の切換を要さずに、前記した屈折率や膜厚の関係を有した積層構造を形成させる。ゆえに、高い光電変換効率を有する光起電力素子を、高い製造効率で得ることができる（効果４－２）。

　そして、このｎ型半導体層１５０Ｃを所定の酸素分圧でスパッタリングにより高抵抗に形成、すなわちＡｒとＯ₂との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜している。
　このため、第１実施形態の効果１－５と同様に容易に開放端電圧の低下を防止できる層が得られる。
　また、本実施形態においては、上述した効果の他、第１実施形態の効果１－４を得ることができる。

＜第４実施形態の実施例＞
　次に、実施例を挙げて、本実施形態をより具体的に説明する。実施例および比較例においては、各製造条件に基づいて光起電力素子を製造し、その素子の評価を行った。なお、本実施形態は実施例などの内容に何ら限定されるものではない。

　　（膜厚の測定）
　各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層の膜厚は、膜厚測定のための段差部を設けることで触針法（使用機器：Ｓｌｏａｎ社製のＤＥＫＴＡＫ３０３０）によって測定した。

　　（屈折率の測定）
　各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層の屈折率は、各層単膜をガラス基板上に作成し、エリプソ法（使用機器：溝尻光学工業社製のＤＶＡ－３６Ｌ）によって測定した。

　　（シート抵抗の測定）
　各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層のシート抵抗（Ｒｓ）は、各層単膜をガラス基板上に作成し、四端針方（使用機器：三菱油化製のロレスタＦＰ）によって測定した。

　　（光電変換効率の測定）
　各実施例における光起電力素子の光電変換効率は、透明電極層または表面透明電極層（ＩＺＯ層）を正極、裏面電極層（Ｍｏ層）を負極として利用し、Ａｇペーストを用いたスクリーン印刷法により、ＩＺＯ層及びＭｏ層上に３０μｍ、膜厚０．５μｍの取出し電極を形成し、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで算出した。なお、光源にはキセノンランプからの光を特定の光学フィルターで調整したもの（ソーラーシミュレーション）を光源として用いた。

　　（光起電力素子の各層単膜の評価）
　実施例４－１～実施例４－１２および比較例４－１～比較例４－２では、光起電力素子を構成する各層の単膜をガラス基板もしくはガラス基板上に製膜したＩｎＳ上に薄膜形成し、各層のシート抵抗値Ｒｓ、屈折率を評価した。その結果を表１２に示す。
　なお、ガラス基板上もしくはガラス基板上にＣＢＤ（ケミカル・バス・デポジション）法により、ＩｎＳを溶液成長させて形成させたバッファ層上に、直流（ＤＣ）マグネトロンスパッタリング法によってｎ型半導体層、透明電極層、表面透明電極層の各層をそれぞれ形成させた。
　また、実施例４－１～実施例４－１０および比較例４－１～比較例４－２ではＩＺＯ（Ｉｎ_２Ｏ_３＋ＺｎＯ）をターゲット材料として用い、実施例４－１１～実施例４－１２では、ＩＺＯに所定濃度の硫黄（Ｓ）が含有されているものをターゲット材料として用いた。

※１　ｎ層：ｎ型半導体層、ＴＣＯ：透明電極層、表ＴＣＯ：表面透明電極層
※２　ＣＩＭＳ：化学イオン化質量分析法にて各単膜中の硫黄濃度を測定
※３　ＤＣ：直流マグネトロンスパッタリング法

　　（光起電力素子の単膜の評価結果）
　ｎ型半導体層の実施例４－１～実施例４－３と透明電極層の実施例４－４および実施例４－５とを比較すると、酸素分圧を低く設定することによって、シート抵抗が低くなり、屈折率は大きくなった。
　さらに、実施例４－４および実施例４－５の条件から、実施例４－６～実施例４－８のように、基板温度を高く設定することによって、シート抵抗が低いまま、屈折率が小さくなった。
　そして、実施例４－９、実施例４－１０、および比較例４－２で比較すると、バッファ層（ＩｎＳ）上にｎ型半導体層を形成させると、基板温度が高くなるにつれて、ｎ型半導体層内の硫黄濃度が上昇し、シート抵抗が高くなった。
　また、実施例４－１１と実施例４－１２とを比較すると、ターゲット材料の硫黄濃度が高いとシート抵抗が高くなった。

　　（光起電力素子の評価）
　実施例４－１３～実施例４－２２および比較例４－３～比較例４－９では、光起電力素子を製造し、素子の性能評価を行った。結果を表１３～表１５に示す。
　なお、上記各例においては共通の素子基板を用いた。素子基板の構成としては、まず、ガラス基板上に、直流マグネトロンスパッタリング法により、Ｍｏからなる裏面電極層を形成させた。
　次に、この裏面電極層の上に、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅを蒸着源とした共蒸着法により、ＣＩＧＳ系の光吸収層を形成させた。
　その後、この光吸収層の上に、ＣＢＤ（ケミカル・バス・デポジション）法により、ＩｎＳを溶液成長させてバッファ層を形成させた。
　そして、このバッファ層の上に、直流（ＤＣ）マグネトロンスパッタリング法または高周波（ＲＦ）マグネトロンスパッタリング法により、以下に示す各種スパッタリングターゲットを用いｎ型半導体層、透明電極層、表面透明電極層を薄膜形成させた。
・スパッタリングターゲット
　(i)　ＩＺＯ　（Ｉｎ_２Ｏ_３：ＺｎＯ＝９０ｍａｓｓ％：１０ｍａｓｓ％）　(ii)　ＺｎＯ
　(iii)　ＡＺＯ（Ａｌ_２Ｏ_３：ＺｎＯ＝２ｍａｓｓ％：９８ｍａｓｓ％）
　(iv)　ＩＴＯ（Ｉｎ_２Ｏ_３：ＳｎＯ_２＝９０ｍａｓｓ％：１０ｍａｓｓ％）

※１　ｎ層：ｎ型半導体層、ＴＣＯ：透明電極層、表ＴＣＯ：表面透明電極層
※２　使用素子基板：ガラス／Ｍｏ（０．１μｍ）／ＣＩＧＳ（１μｍ）／Ｉｎｓ（０．１μｍ）
　　　素子基板サイズ：１０ｃｍ×１０ｃｍ
　　　製膜方法：Ｍｏ（ＤＣスパッタ），ＣＩＧＳ（共蒸着），Ｉｎｓ（ＣＢＤ法）
※３　（i）ＩＺＯ（Ｉｎ_２Ｏ_３：ＺｎＯ＝９０ｍａｓｓ％：１０ｍａｓｓ％）、
　　　（ii）ＺｎＯ、（iii）ＡＺＯ（Ａｌ_２Ｏ_３：ＺｎＯ＝２ｍａｓｓ％：９８ｍａｓｓ％）、
　　　（iv）ＩＴＯ（Ｉｎ_２Ｏ_３：ＳｎＯ_２＝９０ｍａｓｓ％：１０ｍａｓｓ％）
※４　ＤＣ：直流マグネトロンスパッタリング法、ＲＦ：高周波マグネトロンスパッタリング法
※５　Ｖｏｃ：開放電圧、Iｓｃ：短絡電流密度、Ｐｉｎ：標準入射パワー、
　　　ＦＦ：曲線因子

※１　ｎ層：ｎ型半導体層、ＴＣＯ：透明電極層、表ＴＣＯ：表面透明電極層
※２　使用素子基板：ガラス／Ｍｏ（０．１μｍ）／ＣＩＧＳ（１μｍ）／Ｉｎｓ（０．１μｍ）
　　　素子基板サイズ：１０ｃｍ×１０ｃｍ
　　　製膜方法：Ｍｏ（ＤＣスパッタ），ＣＩＧＳ（共蒸着），Ｉｎｓ（ＣＢＤ法）
※３　（i）ＩＺＯ（Ｉｎ_２Ｏ_３：ＺｎＯ＝９０ｍａｓｓ％：１０ｍａｓｓ％）、
　　　（ii）ＺｎＯ、（iii）ＡＺＯ（Ａｌ_２Ｏ_３：ＺｎＯ＝２ｍａｓｓ％：９８ｍａｓｓ％）、
　　　（iv）ＩＴＯ（Ｉｎ_２Ｏ_３：ＳｎＯ_２＝９０ｍａｓｓ％：１０ｍａｓｓ％）
※４　ＤＣ：直流マグネトロンスパッタリング法、ＲＦ：高周波マグネトロンスパッタリング法
※５　Ｖｏｃ：開放電圧、Iｓｃ：短絡電流密度、Ｐｉｎ：標準入射パワー、
　　　ＦＦ：曲線因子
※６　実施例４－２２及び４－２３に用いた使用素子基板のＩｎＳの屈折率は１．７

　　（光起電力素子の評価結果）
　実施例４－１３または実施例４－１４は、ｎ型半導体層と透明電極層の２層をＩＺＯで形成させた場合であって、透明電極層の屈折率をｎ型半導体層よりも大きく形成させた。比較例４－３は、これと同じターゲット材料を用いているが、屈折率は両層とも同じに形成させた。その結果、実施例４－１３および実施例４－１４が優れた変換効率を示した。
　実施例４－１５～実施例４－２１は、実施例４－１３に対し、さらに表面透明電極層もＩＺＯで形成させたものであって、表面透明電極層は透明電極層よりも屈折率を小さく形成させた。その結果、実施例４－１５および実施例４－１８は実施例４－１３よりも特に優れた変換効率を示した。
　これに対して、比較例４－４や比較例４－７もｎ型半導体層、透明電極層、表面透明電極層を３層ともＩＺＯで形成させたが、３層ともに屈折率が同一に形成されたために、実施例４－１５や実施例４－１８のような変換効率を示さなかった。
　また、比較例４－８～比較例４－９では、屈折率の大小関係は実施例４－１５～実施例４－２３と同じ関係を満たすものの、透明電極層の屈折率が２．４と大きくなりすぎてしまい、実施例４－１５～実施例４－２３よりも低い変換効率を示した。
　ここまで述べた光起電力素子の各例は、同一の製造装置で製造することができるため、基板を他の製造装置へ搬送する必要も無く、製造効率の面で優れている。
　比較例４－５は従来型の層構成であって、異なる製膜方法で、異なるターゲット材料を用いて光起電力素子を製造したものであるが、変換効率が低いうえに、基板を搬送するなどに時間を要したために製造効率も低いものとなった。
　比較例４－６または比較例４－７は同一の製造装置で、透明電極層のターゲット材料をそれぞれＡＺＯまたはＩＴＯへと切り替えて製造した光起電力素子である。比較例４－６は透明電極層の屈折率がｎ型半導体層および表面透明電極層の屈折率よりも低く形成され、比較例４－７は３層とも同じ屈折率で形成されたものであり、いずれも実施例４－１５～実施例４－２１よりも低い変換効率を示した。
　以上より、透明電極層の屈折率がｎ型半導体層よりも大きく、かつ表面透明電極層の屈折率が透明電極層よりも小さく形成させた実施例４－１５～実施例４－２３の光起電力素子は、表面透明電極層では光の屈折を最小限に抑えることができ、透明電極層内部で入射した光が効果的に内部反射し、光の閉じ込め効果が向上し、優れた変換効率を示した。さらに、同一の製造装置で製造することができたので、優れた製造効率も示した。

＜実施形態の変形例＞
　なお、以上に説明した態様は、本発明の一態様を示すものであって、本発明は、上述した実施形態に限定されるものではなく、本発明の目的および効果を達成できる範囲内での変形や改良は、本発明の内容に含まれるものである。また、本発明を実施する際における具体的な構成および形状などは、本発明の目的および効果を達成できる範囲内において、他の構成や形状などとしても問題はない。

　すなわち、本発明の光起電力素子として、光吸収層１３０をいわゆるＣＩＧＳ系で形成したが、例えばＣＩＳなどのカルコパイライト構造の化合物にて形成した構成としてもよい。
　そして、ｎ型半導体層１５０を設けた構成を例示して説明したが、この層を設けなくてもよい。同様に、表面透明電極層１７０を設けなくともよい。
　また、第１のスクライビング工程、および、第２のスクライビング工程などを実施し、分割溝１２１、第１の加工溝１３１、第２の加工溝１７１を形成する構成で説明したが、例えば印刷やマスクを用いる等にて、あらかじめ分割溝１２１、第１の加工溝１３１、第２の加工溝１７１で分割される状態に製膜するなどしてもよい。
　そして、ｎ型半導体層１５０、透明電極層１６０および表面透明電極層１７０を同一の構成材料にて形成したが、この限りではない。
　また、屈折率は、ｎ型半導体層１５０、透明電極層１６０および表面透明電極層１７０の製膜状況に応じて、適宜設定できる。なお、効率よく光を入射できるとともに層内に閉じ込めるように反射させる構成とすることが好ましい。
　さらに、仕事関数についても、光吸収層１３０の設定されるエネルギーバンドに応じて適宜設定すればよい。

　その他、本発明の実施における具体的な構成および形状などは、本発明の目的を達成できる範囲で他の構造などとしてもよい。

　本発明は、カルコパイライト構造の化合物にて薄膜形成された導電性を有するｐ型の光吸収層を有する光起電力素子として利用できる。

　　１００，１００Ａ，１００Ｂ，１００Ｃ…光起電力素子
　　１１０…ガラス基板
　　１２０，１２０Ｃ…裏面電極層
　　１２１…分割溝
　　１３０，１３０Ｂ，１３０Ｃ…光吸収層
　　１３１…第１の加工溝
　　１４０，１４０Ｂ，１４０Ｃ…バッファ層
　　１５０，１５０Ａ，１５０Ｂ，１５０Ｃ…ｎ型半導体層
　　１６０，１６０Ａ，１６０Ｂ，１６０Ｃ…透明電極層
　　１７０，１７０Ａ，１７０Ｂ，１７０Ｃ…表面透明電極層
　　１７１…第２の加工溝

Claims

　ガラス基板と、
　このガラス基板の一面に設けられた対をなす裏面電極層と、
　カルコパイライト構造の化合物にて前記対をなす裏面電極層に亘って積層形成された導電性を有するｐ型の光吸収層と、
　この光吸収層に積層形成されて前記光吸収層とｐｎ接合する透光性でｎ型のバッファ層と、
　このバッファ層に積層されるとともに前記積層する光吸収層およびバッファ層の一側から前記裏面電極の一方に亘って設けられた透光性の透明電極層と、を備え、
　前記透明電極層は、膜応力が±１×１０⁹Ｐａ以下で形成された
　ことを特徴とした光起電力素子。
　請求項１に記載の光起電力素子であって、
　前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とし、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質薄膜に形成された
　ことを特徴とした光起電力素子。
　ガラス基板と、
　このガラス基板の一面に設けられた裏面電極層と、
　カルコパイライト構造の化合物にて前記裏面電極層に積層形成された導電性を有するｐ型の光吸収層と、
　この光吸収層に積層形成されて前記光吸収層とｐｎ接合する透光性でｎ型のバッファ層と、
　このバッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層と、
　このｎ型半導体層に積層されるとともに前記積層する光吸収層、バッファ層およびｎ型半導体層の一側から前記裏面電極に亘って設けられた透光性の透明電極層と、を備え、
　前記ｎ型半導体層および前記透明電極層は、それぞれ酸化インジウムおよび酸化亜鉛を主要成分とし、前記ｎ型半導体層と前記透明電極層との仕事関数の差が０．３ｅＶ未満で、前記ｎ型半導体層と前記透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に形成された
　ことを特徴とした光起電力素子。
　請求項１に記載の光起電力素子であって、
　前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成された
　ことを特徴とした光起電力素子。
　請求項１ないし請求項４までのいずれか１項に記載の光起電力素子であって、
　前記透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
　ことを特徴とした光起電力素子。
　請求項１から請求項５までのいずれか１項に記載の光起電力素子であって、
　前記透明電極層は、組成Ｉｎ₂Ｏ₃／（Ｉｎ₂Ｏ₃＋ＺｎＯ）が５０質量％以上９５質量％以下に形成された
　ことを特徴とした光起電力素子。
　請求項１から請求項６までのいずれか１項に記載の光起電力素子であって、
　前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とする組成における第３成分量は、２０質量％以下である
　ことを特徴とした光起電力素子。
　請求項１から請求項７までのいずれか１項に記載の光起電力素子であって、
　前記バッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を備えた
　ことを特徴とした光起電力素子。
　請求項８に記載の光起電力素子であって、
　前記ｎ型半導体層は、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、高抵抗で非晶質薄膜に形成された
　ことを特徴とした光起電力素子。
　請求項８に記載の光起電力素子であって、
　前記ｎ型半導体層は、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質薄膜に形成された
　ことを特徴とした光起電力素子。
　請求項８から請求項１０までのいずれか１項に記載の光起電力素子であって、
　前記ｎ型半導体層は、前記透明電極層と同一の構成材料にて形成された
　ことを特徴とした光起電力素子。
　請求項８から請求項１１までのいずれか１項に記載の光起電力素子であって、
　前記ｎ型半導体層は、膜応力が±１×１０⁹Ｐａ以下で形成された
　ことを特徴とした光起電力素子。
　請求項８から請求項１１までのいずれか１項に記載の光起電力素子であって、
　前記ｎ型半導体層は、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０^-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
　ことを特徴とした光起電力素子。
　請求項１から請求項１３までのいずれか１項に記載の光起電力素子であって、
　前記透明電極層に積層形成され導電性および透光性を有し前記透明電極層より屈折率が小さい表面透明電極層を備えた
　ことを特徴とした光起電力素子。
　請求項１４に記載の光起電力素子であって、
　前記表面透明電極層は、アルゴン（Ａｒ）と酸素（Ｏ₂）との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
　ことを特徴とした光起電力素子。
　請求項１４または請求項１５に記載の光起電力素子であって、
　前記表面透明電極層は、前記透明電極層と同一の構成材料にて形成された
　ことを特徴とした光起電力素子。
　請求項１４から請求項１６までのいずれか１項に記載の光起電力素子であって、
　前記表面透明電極層は、膜応力が±１×１０⁹Ｐａ以下で形成された
　ことを特徴とした光起電力素子。
　ガラス基板と、
　このガラス基板の一面に設けられた裏面電極層と、
　カルコパイライト構造の化合物にて前記裏面電極層に積層形成された導電性を有するｐ型の光吸収層と、
　この光吸収層に積層形成された透光性のｎ型のバッファ層と、
　このバッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層と、
　このｎ型半導体層に積層形成された透明電極層と、
　この透明電極層に積層形成された表面透明電極層と、を備え、
　前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とが非晶質系の同一の層構成材料を用いて形成され、
　前記透明電極層の屈折率が前記ｎ型半導体層の屈折率より大きく形成されるとともに、前記表面透明電極層の屈折率が前記透明電極層の屈折率よりも小さく形成された
　ことを特徴とする光起電力素子。
　請求項１８に記載の光起電力素子において、
　前記ｎ型半導体層の屈折率が１．６以上２．０以下であって、
　前記透明電極層の屈折率が１．８以上２．３以下であって、
　前記表面透明電極層の屈折率が１．６以上２．０以下である
　ことを特徴とする光起電力素子。
　請求項１８または請求項１９に記載の光起電力素子において、
　前記層構成材料はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、タングステン（Ｗ）、セリウム（Ｃｅ）、チタン（Ｔｉ）の少なくともいずれか一種以上の元素からなる酸化物である
　ことを特徴とする光起電力素子。
　ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
　前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、
　前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、
　前記バッファ層上に透明電極層を形成する透明電極層形成工程と、
　を実施する光起電力素子の製造方法であって、
　前記透明電極層形成工程は、膜応力が±１×１０⁹Ｐａ以下に前記透明電極層を薄膜形成する
　ことを特徴とする光起電力素子の製造方法。
　請求項２１に記載の光起電力素子の製造方法であって、
　前記透明電極層形成工程は、前記透明電極層を、酸化インジウムおよび酸化亜鉛を主要成分とし、原子間力顕微鏡（Atomic Force Microscope）の表面観察による粒径が０．００１μｍ以下の非晶質に薄膜形成する
　ことを特徴とする光起電力素子の製造方法。
　ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
　前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、
　前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、
　前記バッファ層上に透明電極層を形成する透明電極層形成工程と、
　を実施する光起電力素子の製造方法であって、
　前記バッファ層形成工程で前記バッファ層を形成した後に、前記一方の裏面電極層に積層する前記光吸収層および前記バッファ層を所定の絶縁距離でスクライビングして前記裏面電極を露出させる第１のスクライビング工程を実施し、
　前記透明電極形成工程は、前記バッファ層上に積層形成する前記透明電極を酸化インジウムおよび酸化亜鉛を主要構成材料に用いて非晶質の薄膜で前記第１のスクライビング工程により露出する前記裏面電極層に亘って形成し、
　前記透明電極形成工程で前記透明電極層を形成した後に、前記透明電極層を所定の絶縁距離でメカニカルスクライビングして前記光起電力素子を直列接続させる第２のスクライビング工程を実施する
　ことを特徴とする光起電力素子の製造方法。
　ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
　前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、
　前記光吸収層上に前記光吸収層とｐｎ接合するｎ型のバッファ層を薄膜形成するバッファ層形成工程と、
　前記バッファ層上にこのバッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を薄膜形成するｎ型半導体層形成工程と、
　前記ｎ型半導体層上に透明電極層を形成する透明電極層形成工程と、
　を実施する光起電力素子の製造方法であって、
　前記ｎ型半導体層形成工程および前記透明電極層形成工程は、酸化インジウムおよび酸化亜鉛を主要成分とし、前記ｎ型半導体層と前記透明電極層との仕事関数の差が０．３ｅＶ未満で、前記ｎ型半導体層と前記透明電極層とのエネルギーバンドギャップの差が０．２ｅＶ未満に、前記ｎ型半導体層および前記透明電極層を薄膜形成する
　ことを特徴とする光起電力素子の製造方法。
　ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
　前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、
　前記光吸収層上に透光性のｎ型のバッファ層を薄膜形成するバッファ層形成工程と、
　前記バッファ層上に前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を薄膜形成するｎ型半導体層形成工程と、
　前記ｎ型半導体層上に透明電極層を薄膜形成する透明電極層形成工程と、
　前記透明電極層上に表面透明電極層を積層形成する表面透明電極層形成工程と、
　を実施する光起電力素子の製造方法であって、
　前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とを非晶質系の同一の層構成材料を用いて薄膜形成し、
　前記透明電極層の屈折率を前記バッファ層の屈折率よりも大きく形成するとともに、前記表面透明電極層の屈折率を前記バッファ層の屈折率よりも小さく形成し、
　前記ｎ型半導体層形成工程と前記透明電極層形成工程と前記表面透明電極層形成工程とを同一の装置を用いて連続的に行う
　ことを特徴とする光起電力素子の製造方法。
　請求項２５に記載の光起電力素子の製造方法において、
　前記ｎ型半導体層の屈折率を１．６以上２．０以下に形成し、
　前記透明電極層の屈折率が１．８以上２．３以下に形成し、
　前記表面透明電極層の屈折率が１．６以上２．０以下に形成する
　ことを特徴とする光起電力素子の製造方法。
　請求項２５または請求項２６に記載の光起電力素子の製造方法において、
　前記ｎ型半導体層形成工程は、アルゴン（Ａｒ）と酸素（Ｏ_２）の混合ガスを用いた製膜方法における前記混合ガスの酸素分圧が１×１０^-2Ｐａ以上０．２Ｐａ以下の範囲に調整された条件と、前記ガラス基板温度が１００℃以上２００℃以下の範囲に調整された条件とのうちの少なくともいずれか一方の条件が設定されて前記ｎ型半導体層を非晶質薄膜に形成する
　ことを特徴とする光起電力素子の製造方法。
　請求項２５から請求項２７のいずれか一項に記載の光起電力素子の製造方法において、
　前記透明電極層形成工程は、アルゴン（Ａｒ）と酸素（Ｏ_２）の混合ガスを用いた前記ｎ型半導体層形成工程と同一の製膜方法における前記混合ガスの酸素分圧が１×１０^-3Ｐａ以上５×１０^-2Ｐａ以下の範囲に調整された条件と、前記ガラス基板温度が１００℃以上２００℃以下の範囲に調整された条件とのうちの少なくともいずれか一方の条件が設定されて前記透明電極層を非晶質薄膜に形成する
　ことを特徴とする光起電力素子の製造方法。
　請求項２５から請求項２８のいずれか一項に記載の光起電力素子の製造方法において、
　前記層構成材料はインジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、タングステン（Ｗ）、セリウム（Ｃｅ）、チタン（Ｔｉ）の少なくともいずれか一種以上の元素からなる酸化物である
　ことを特徴とする光起電力素子の製造方法。