JP5594949B2 - 光起電力素子、および、その製造方法 - Google Patents
光起電力素子、および、その製造方法 Download PDFInfo
- Publication number
- JP5594949B2 JP5594949B2 JP2008270257A JP2008270257A JP5594949B2 JP 5594949 B2 JP5594949 B2 JP 5594949B2 JP 2008270257 A JP2008270257 A JP 2008270257A JP 2008270257 A JP2008270257 A JP 2008270257A JP 5594949 B2 JP5594949 B2 JP 5594949B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- transparent electrode
- type semiconductor
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/541—CuInSe2 material PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、導電性を有するｐ型でカルコパイライト構造の化合物にて薄膜形成された光吸収層を備えた光起電力素子、および、その製造方法に関する。
太陽電池は、無尽蔵の太陽光をエネルギー源とするクリーンな発電素子であることから、種々の用途に広く利用されている。太陽電池は、シリコン、化合物半導体等を光電変換材料として用い、この光電変換材料に太陽光等の光が入射したときに当該光電変換材料に生じる光起電力を利用した素子を備えている。
そして、太陽電池は、幾つかに分類することができるが、単結晶シリコン太陽電池や多結晶シリコン太陽電池では、高価なシリコン基板を使用する。このことから、材料費の大幅な低減が期待される薄膜構造の太陽電池が利用されている。
そして、太陽電池は、幾つかに分類することができるが、単結晶シリコン太陽電池や多結晶シリコン太陽電池では、高価なシリコン基板を使用する。このことから、材料費の大幅な低減が期待される薄膜構造の太陽電池が利用されている。
薄膜構造の太陽電池としては、光電変換材料として非シリコン系の半導体材料である、カルコパイライト型の結晶構造を有する化合物、なかでも、銅（Ｃｕ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、セレン（Ｓｅ）からなるＣＩＧＳ系の化合物を用いたＣＩＧＳ系太陽電池が注目されている。
ＣＩＧＳ系太陽電池の構成としては、例えば、ガラス基板上に形成された下部電極薄膜と、銅・インジウム・ガリウム・セレンを含むＣＩＧＳ系化合物からなる光吸収層薄膜と、光吸収層薄膜の上にＩｎＳ、ＺｎＳ、ＣｄＳ、ＺｎＯ等で形成される高抵抗のバッファ層薄膜と、ＺｎＯＡｌ等で形成される上部電極薄膜とから構成されている（例えば、特許文献１参照）。
ＣＩＧＳ系太陽電池は、ＣＩＧＳ系半導体材料の光吸収率が高いこと、発電層を蒸着やスパッタリング等の方法で形成可能であることから、その厚さを数μｍと薄くできる。そのため、小型化や材料コストを低く抑えることができ、太陽電池製造時の省エネルギー化も図ることができる。
ＣＩＧＳ系太陽電池の構成としては、例えば、ガラス基板上に形成された下部電極薄膜と、銅・インジウム・ガリウム・セレンを含むＣＩＧＳ系化合物からなる光吸収層薄膜と、光吸収層薄膜の上にＩｎＳ、ＺｎＳ、ＣｄＳ、ＺｎＯ等で形成される高抵抗のバッファ層薄膜と、ＺｎＯＡｌ等で形成される上部電極薄膜とから構成されている（例えば、特許文献１参照）。
ＣＩＧＳ系太陽電池は、ＣＩＧＳ系半導体材料の光吸収率が高いこと、発電層を蒸着やスパッタリング等の方法で形成可能であることから、その厚さを数μｍと薄くできる。そのため、小型化や材料コストを低く抑えることができ、太陽電池製造時の省エネルギー化も図ることができる。
その一方で、薄膜構造の太陽電池には、(１)単結晶シリコン太陽電池や多結晶シリコン太陽電池に比べて変換効率が低い、(２)設置後の変換効率の劣化が大きい、等の問題があり、これらの問題を解決すべく種々の検討が行われている。
すなわち、太陽電池の光電変換効率を向上させる手法としては、(ａ)光電変換層側の基板表面に凹凸を設けることによって、光電変換層を透過してきた光が多重反射する機会を増加させる、（ｂ）光封じ込め層を形成する、(ｃ)反射防止膜を形成することによって光電変換層に入射する光量を増加させる、等が知られている。
例えば、光封じ込め層や反射防止膜の形成としては、ＺｎＯ系、ＳｎＯ2系、あるいはＩｎ2Ｏ3系の透明導電膜上に、大きな光屈折率を有するＺｎ2Ｉｎ2Ｏ5系透明導電膜を形成し、その上に小さな光屈折率のＩｎＧａＯ3系透明導電膜を形成することによって光封じ込め層や反射防止膜が形成される（例えば、特許文献２参照）。
すなわち、太陽電池の光電変換効率を向上させる手法としては、(ａ)光電変換層側の基板表面に凹凸を設けることによって、光電変換層を透過してきた光が多重反射する機会を増加させる、（ｂ）光封じ込め層を形成する、(ｃ)反射防止膜を形成することによって光電変換層に入射する光量を増加させる、等が知られている。
例えば、光封じ込め層や反射防止膜の形成としては、ＺｎＯ系、ＳｎＯ2系、あるいはＩｎ2Ｏ3系の透明導電膜上に、大きな光屈折率を有するＺｎ2Ｉｎ2Ｏ5系透明導電膜を形成し、その上に小さな光屈折率のＩｎＧａＯ3系透明導電膜を形成することによって光封じ込め層や反射防止膜が形成される（例えば、特許文献２参照）。
ところで、従来の薄膜太陽電池素子は、特許文献１のＣＩＧＳ系太陽電池素子のように、ＺｎＯ等のような高抵抗のバッファ層薄膜の上に、高抵抗バッファ層薄膜とは異なる材料からなるＺｎＯＡｌ等で形成される透明電極層を形成させる必要があった。
ところが、このような素子構成をスパッタ法で形成する場合、高抵抗バッファ層形成のためのターゲット材料は高抵抗であることから、製膜速度が低速のＲＦスパッタ法しか適用することができなかった。
そのため、ＣＩＧＳ系太陽電池素子の製造にあたっては、高抵抗バッファ層の形成にはＲＦスパッタ法、透明電極層の形成にはＤＣスパッタ法といったように、製膜装置を使い分ける必要があり、製造工程ごとに基板を別の製膜装置へ搬送する等の作業が必要となり、ＣＩＧＳ系太陽電池素子の製造効率が悪いという問題があった。
また、光電変換効率を向上させるための光閉じ込め効果を狙った素子構成とする場合も、製膜材料が各層毎に異なるので、別の製膜装置へと搬送したり、ターゲット材料を交換したりする等の作業が必要となり、薄膜太陽電池素子の製造効率が悪いという問題があった。
ところが、このような素子構成をスパッタ法で形成する場合、高抵抗バッファ層形成のためのターゲット材料は高抵抗であることから、製膜速度が低速のＲＦスパッタ法しか適用することができなかった。
そのため、ＣＩＧＳ系太陽電池素子の製造にあたっては、高抵抗バッファ層の形成にはＲＦスパッタ法、透明電極層の形成にはＤＣスパッタ法といったように、製膜装置を使い分ける必要があり、製造工程ごとに基板を別の製膜装置へ搬送する等の作業が必要となり、ＣＩＧＳ系太陽電池素子の製造効率が悪いという問題があった。
また、光電変換効率を向上させるための光閉じ込め効果を狙った素子構成とする場合も、製膜材料が各層毎に異なるので、別の製膜装置へと搬送したり、ターゲット材料を交換したりする等の作業が必要となり、薄膜太陽電池素子の製造効率が悪いという問題があった。
そこで、本発明は、このような問題点に鑑みてなされたものであり、その目的は、光閉じ込め性および表面反射防止性に優れ光電変換効率が高く、かつ製造効率の優れた光起電力素子および光起電力素子の製造方法を提供することである。
本発明に係る光起電力素子は、ガラス基板と、このガラス基板の一面に設けられた裏面電極層と、カルコパイライト構造の化合物にて前記裏面電極層に積層形成された導電性を有するｐ型の光吸収層と、この光吸収層に積層形成された透光性のｎ型のバッファ層と、このバッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層と、このｎ型半導体層に積層形成された透明電極層と、この透明電極層に積層形成された表面透明電極層と、を備え、前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とが非晶質系の同一の層構成材料を用いて形成され、前記透明電極層の屈折率が前記ｎ型半導体層の屈折率より大きく形成されるとともに、前記表面透明電極層の屈折率が前記透明電極層の屈折率よりも小さく形成され、前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とを形成する非晶質系の同一の層構成材料がインジウムおよび亜鉛を主成分とする酸化物であることを特徴とする。
そして本発明では、前記ｎ型半導体層の屈折率が１．６以上２．０以下であって、前記透明電極層の屈折率が１．８以上２．３以下であって、前記表面透明電極層の屈折率が１．６以上２．０以下であることが好ましい。
本発明に係る光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に透光性のｎ型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上に前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を薄膜形成するｎ型半導体層形成工程と、前記ｎ型半導体層上に透明電極層を薄膜形成する透明電極層形成工程と、前記透明電極層上に表面透明電極層を積層形成する表面透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とを非晶質系の同一の層構成材料を用いて薄膜形成し、前記透明電極層の屈折率を前記ｎ型半導体層の屈折率よりも大きく形成するとともに、前記表面透明電極層の屈折率を前記ｎ型半導体層の屈折率よりも小さく形成し、前記ｎ型半導体層形成工程と前記透明電極層形成工程と前記表面透明電極層形成工程とを同一の装置を用いて連続的に行い、前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とを非晶質系の同一の層構成材料として、インジウムおよび亜鉛を主成分とする酸化物を用いることを特徴とする。
そして本発明では、前記ｎ型半導体層の屈折率を１．６以上２．０以下に形成し、前記透明電極層の屈折率が１．８以上２．３以下に形成し、前記表面透明電極層の屈折率が１．６以上２．０以下に形成することが好ましい。
さらに本発明では、前記ｎ型半導体層形成工程は、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガスを用いた製膜方法における前記混合ガスの酸素分圧が１×１０-2Ｐａ以上０．２Ｐａ以下の範囲に調整された条件と、前記ガラス基板温度が１００℃以上２００℃以下の範囲に調整された条件とのうちの少なくともいずれか一方の条件が設定されて前記ｎ型半導体層を非晶質薄膜に形成することが好ましい。
そしてさらに本発明では、前記透明電極層形成工程は、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガスを用いた前記ｎ型半導体層形成工程と同一の製膜方法における前記混合ガスの酸素分圧が１×１０-3Ｐａ以上５×１０-2Ｐａ以下の範囲に調整された条件と、前記ガラス基板温度が１００℃以上２００℃以下の範囲に調整された条件とのうちの少なくともいずれか一方の条件が設定されて前記透明電極層を非晶質薄膜に形成することが好ましい。
本発明によれば、ｎ型半導体層と透明電極層と表面透明電極層とが非晶質系の同一の層構成材料を用いて形成され、透明電極層は屈折率がｎ型半導体層の屈折率より大きく形成され、表面透明電極層は屈折率が透明電極層の屈折率より小さく形成され、ｎ型半導体層と透明電極層形成工程と表面透明電極層形成工程とが同一の装置を用いて連続的に行われるので、表面透明電極層では光の屈折を最小限に抑えることができ、透明電極層内部では入射した光が効果的に内部反射し、光の閉じ込め効果が向上する。よって、高い光電変換効率を有する光起電力素子を製造することができる。
さらに、この光起電力素子は各層形成工程ごとに層構成材料の交換や製造装置の切換を要さずに、前記した屈折率の関係を有した積層構造を形成させる。よって、高い光電変換効率を有する光起電力素子を高い製造効率で得ることができる。
さらに、この光起電力素子は各層形成工程ごとに層構成材料の交換や製造装置の切換を要さずに、前記した屈折率の関係を有した積層構造を形成させる。よって、高い光電変換効率を有する光起電力素子を高い製造効率で得ることができる。
以下、本発明の光起電力素子に係る一実施の形態について、図面を参照して説明する。
図１は、本実施形態における光起電力素子の概略構成を示す断面図である。
図１は、本実施形態における光起電力素子の概略構成を示す断面図である。
［光起電力素子の構成］
図１において、１００は光起電力素子で、この光起電力素子１００は、光の入射により起電力を発生する素子である。この光起電力素子１００は例えば直列状に複数接続され、電気エネルギーとして取り出し可能な太陽電池に構成される。
そして、光起電力素子１００は、ガラス基板１１０上に、裏面電極層１２０、光吸収層１３０、バッファ層１４０、ｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０が、順次積層された層構造に構成されている。
図１において、１００は光起電力素子で、この光起電力素子１００は、光の入射により起電力を発生する素子である。この光起電力素子１００は例えば直列状に複数接続され、電気エネルギーとして取り出し可能な太陽電池に構成される。
そして、光起電力素子１００は、ガラス基板１１０上に、裏面電極層１２０、光吸収層１３０、バッファ層１４０、ｎ型半導体層１５０、透明電極層１６０、表面透明電極層１７０が、順次積層された層構造に構成されている。
（ガラス基板）
ガラス基板１１０は、素子の支持体となるものであり、例えばソーダライムガラス等のアルカリガラスなどが用いられるが、この限りではない。
ガラス基板１１０は、素子の支持体となるものであり、例えばソーダライムガラス等のアルカリガラスなどが用いられるが、この限りではない。
（裏面電極層）
裏面電極層１２０は、導電性材料にてガラス基板１１０の一面に薄膜形成されている。この裏面電極層１２０は、平面領域が所定の広さとなる状態に絶縁距離を介して並列状に複数設けられている。この裏面電極層１２０は、例えばＭｏ（モリブデン）を直流（ＤＣ）スパッタなどにて製膜した後に、レーザー光照射などによって絶縁距離の幅で分割されて形成される。
なお、導電性材料としては、詳細は後述するが光吸収層１３０としてＣＩＧＳ系を例示するのでＭｏを例示したが、これに限らず、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属または合金が挙げられる。特に、反射率の高い金属が好ましい。また、製膜方法としては、直流（ＤＣ）スパッタに限らず、蒸着法、各種スパッタ法、ＣＶＤ法、スプレー法、スピンオン法、ディップ法などが例示できる。
そして、裏面電極層１２０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると抵抗値が上昇するという不都合を生じるおそれがある。一方、１μｍより厚くなると、剥離するという不都合を生じるおそれがある。このことにより、裏面電極層１２０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
裏面電極層１２０は、導電性材料にてガラス基板１１０の一面に薄膜形成されている。この裏面電極層１２０は、平面領域が所定の広さとなる状態に絶縁距離を介して並列状に複数設けられている。この裏面電極層１２０は、例えばＭｏ（モリブデン）を直流（ＤＣ）スパッタなどにて製膜した後に、レーザー光照射などによって絶縁距離の幅で分割されて形成される。
なお、導電性材料としては、詳細は後述するが光吸収層１３０としてＣＩＧＳ系を例示するのでＭｏを例示したが、これに限らず、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属または合金が挙げられる。特に、反射率の高い金属が好ましい。また、製膜方法としては、直流（ＤＣ）スパッタに限らず、蒸着法、各種スパッタ法、ＣＶＤ法、スプレー法、スピンオン法、ディップ法などが例示できる。
そして、裏面電極層１２０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると抵抗値が上昇するという不都合を生じるおそれがある。一方、１μｍより厚くなると、剥離するという不都合を生じるおそれがある。このことにより、裏面電極層１２０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
さらに、裏面電極層１２０は、表面が平坦に限らず、表面に凹凸形状を形成して光を乱反射させる機能を付与してもよい。すなわち、積層される光吸収層１３０で吸収しきれなかった長波長光を散乱させて、光吸収層１３０内での光路長を延ばすことで、光起電力素子１００の長波長感度が向上し、短絡電流が増大する。その結果、光電変換効率を向上できる。なお、光を散乱するための凹凸形状は、凹凸の山と谷の高低差がＲｍａｘで、０．２μｍ以上２．０μｍ以下とすることが望ましい。ここで、Ｒｍａｘが２．０μｍより大きくなると、カバレッジ性が低下し、膜厚斑ができ、抵抗値に斑を生じる不都合が生じるおそれがあるので、凹凸形状を設ける場合にはＲｍａｘで０．２μｍ以上２．０μｍ以下に設定することが好ましい。
この凹凸形状の加工としては、ドライエッチング、ウェットエッチング、サンドブラスト、加熱などの各種方法を適用できる。
この凹凸形状の加工としては、ドライエッチング、ウェットエッチング、サンドブラスト、加熱などの各種方法を適用できる。
（光吸収層）
光吸収層１３０は、ｐ型の導電性を有するカルコパイライト構造の化合物であるカルコパイライト化合物にて、裏面電極層１２０の上面に隣接する裏面電極層１２０に亘って架橋する状態に薄膜形成されている。
具体的には、光吸収層１３０は、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2、あるいはＣｕＩｎＳ2など、カルコパイライト系半導体（I-III-VI族半導体）を用いることができる。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層が設けられる構成を例示する。すなわち、製膜状態でカルコパイライト構造の組成となるように、各種材料を用いて各種製膜方法で製膜される。ＣＩＧＳ系の光吸収層は、ＩｎやＧａなどのＩＩＩ族元素組成比の制御によって禁制帯幅（バンドギャップ）を制御でき、高い光電変換効率を有する光起電力素子を形成することができる。
この光吸収層１３０の製膜は、例えば分子線エピタキシー装置を用いた多元蒸着法によって行われる。
そして、光吸収層１３０は、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に形成されることが好ましい。ここで、０．１μｍより薄くなると外光からの光の吸収量が低減するという不都合を生じるおそれがある。一方、１０μｍより厚くなると、生産性が低下したり、膜応力により剥離し易くなるという不都合を生じるおそれがある。このことにより、光吸収層１３０の厚さ寸法は、０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に設定される。
なお、この光吸収層１３０は、裏面電極層１２０上に製膜後、後述するバッファ層１４０をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０が露出する状態に分割されて、隣接する裏面電極層１２０に亘って架橋する状態に形成される。光吸収層１３０は、これらの方法に限らず、例えばＣｕ−Ｉｎ−Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。また、光吸収層１３０としては、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅに限られるものではない。
光吸収層１３０は、ｐ型の導電性を有するカルコパイライト構造の化合物であるカルコパイライト化合物にて、裏面電極層１２０の上面に隣接する裏面電極層１２０に亘って架橋する状態に薄膜形成されている。
具体的には、光吸収層１３０は、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ2やＣｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）2、あるいはＣｕＩｎＳ2など、カルコパイライト系半導体（I-III-VI族半導体）を用いることができる。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層が設けられる構成を例示する。すなわち、製膜状態でカルコパイライト構造の組成となるように、各種材料を用いて各種製膜方法で製膜される。ＣＩＧＳ系の光吸収層は、ＩｎやＧａなどのＩＩＩ族元素組成比の制御によって禁制帯幅（バンドギャップ）を制御でき、高い光電変換効率を有する光起電力素子を形成することができる。
この光吸収層１３０の製膜は、例えば分子線エピタキシー装置を用いた多元蒸着法によって行われる。
そして、光吸収層１３０は、厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に形成されることが好ましい。ここで、０．１μｍより薄くなると外光からの光の吸収量が低減するという不都合を生じるおそれがある。一方、１０μｍより厚くなると、生産性が低下したり、膜応力により剥離し易くなるという不都合を生じるおそれがある。このことにより、光吸収層１３０の厚さ寸法は、０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下に設定される。
なお、この光吸収層１３０は、裏面電極層１２０上に製膜後、後述するバッファ層１４０をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０が露出する状態に分割されて、隣接する裏面電極層１２０に亘って架橋する状態に形成される。光吸収層１３０は、これらの方法に限らず、例えばＣｕ−Ｉｎ−Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。また、光吸収層１３０としては、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅに限られるものではない。
（バッファ層）
バッファ層１４０は、光吸収層１３０の上面に薄膜状に積層形成されている。このバッファ層１４０は、光吸収層１３０に積層されてｐｎ接合する透光性で比較的に低抵抗のｎ型の半導体層である。また、バッファ層１４０は、光吸収層１３０の表面に残存し、シャントパスとして機能するＣｕ2Ｓｅのような半金属抵抗層に対して障壁としても機能する。
また、バッファ層１４０は、例えばＩｎＳを溶液成長させて薄膜成形する。この製膜としては、例えばＣＢＤ（ケミカル・バス・デポジション）の製造方法で製造される。
なお、本実施形態におけるバッファ層１４０では、光吸収層１３０としてＣＩＧＳ系を例示するのでＩｎＳを例示したが、これに限らず、光吸収層１３０と良好にｐｎ接合される材料であれば、ＣｄＳ、ＺｎＯ等の化合物を用いることができる。
そして、このバッファ層１４０は、上述したように、光吸収層１３０とともにメカニカルスクライビングにて分割されている。
バッファ層１４０は、光吸収層１３０の上面に薄膜状に積層形成されている。このバッファ層１４０は、光吸収層１３０に積層されてｐｎ接合する透光性で比較的に低抵抗のｎ型の半導体層である。また、バッファ層１４０は、光吸収層１３０の表面に残存し、シャントパスとして機能するＣｕ2Ｓｅのような半金属抵抗層に対して障壁としても機能する。
また、バッファ層１４０は、例えばＩｎＳを溶液成長させて薄膜成形する。この製膜としては、例えばＣＢＤ（ケミカル・バス・デポジション）の製造方法で製造される。
なお、本実施形態におけるバッファ層１４０では、光吸収層１３０としてＣＩＧＳ系を例示するのでＩｎＳを例示したが、これに限らず、光吸収層１３０と良好にｐｎ接合される材料であれば、ＣｄＳ、ＺｎＯ等の化合物を用いることができる。
そして、このバッファ層１４０は、上述したように、光吸収層１３０とともにメカニカルスクライビングにて分割されている。
そして、バッファ層１４０は、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとｐｎ接合斑が生じるおそれがある。一方、０．５μｍより厚くなると、外光からの光が阻害され、ＣＩＧＳ層の光吸収が低下するという不都合を生じるおそれがある。このことにより、バッファ層１４０の厚さ寸法は、０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下に設定される。
（ｎ型半導体層）
ｎ型半導体層１５０は、バッファ層１４０の上面に薄膜状に積層形成された非晶質層である。このｎ型半導体層１５０は、透光性を有し光吸収層１３０に対してｎ型の比較的に高抵抗な半導体層、すなわち、正孔のキャリアとして機能する光吸収層１３０に対して、電子のキャリアとして機能する。さらに、ｎ型半導体層１５０は、開放端電圧の低下も防止する。
ｎ型半導体層１５０の層構成材料としては、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、タングステン（Ｗ）、セリウム（Ｃｅ）、チタン（Ｔｉ）の少なくともいずれか一種以上の元素からなり、非晶質系の酸化物を用いることができる。例えば、本実施形態ではＩＺＯ（Ｉｎ２Ｏ３＋ＺｎＯ）を用いたが、その他、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）、ＡＺＯ（Ａｌ２Ｏ３＋ＺｎＯ）、ＴｉＯ２、等の化合物を層構成材料として用いることができる。
ｎ型半導体層１５０は、バッファ層１４０の上面に薄膜状に積層形成された非晶質層である。このｎ型半導体層１５０は、透光性を有し光吸収層１３０に対してｎ型の比較的に高抵抗な半導体層、すなわち、正孔のキャリアとして機能する光吸収層１３０に対して、電子のキャリアとして機能する。さらに、ｎ型半導体層１５０は、開放端電圧の低下も防止する。
ｎ型半導体層１５０の層構成材料としては、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、タングステン（Ｗ）、セリウム（Ｃｅ）、チタン（Ｔｉ）の少なくともいずれか一種以上の元素からなり、非晶質系の酸化物を用いることができる。例えば、本実施形態ではＩＺＯ（Ｉｎ２Ｏ３＋ＺｎＯ）を用いたが、その他、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）、ＡＺＯ（Ａｌ２Ｏ３＋ＺｎＯ）、ＴｉＯ２、等の化合物を層構成材料として用いることができる。
また、ｎ型半導体層１５０は、屈折率が１．６以上２．０以下、好ましくは１．６以上１．９以下に形成されている。ここで、屈折率が１．６より小さくなると裏面反射電極での反射光が漏れ、光の封じ込め効果が低下するという不都合を生じるおそれがある。一方、屈折率が２より大きくなると外光がＣＩＧＳ層に到達される前に反射されるという不都合を生じるおそれがある。このことにより、ｎ型半導体層１５０の屈折率は、１．６以上２．０以下、好ましくは１．６以上１．９以下に設定される。
そして、ｎ型半導体層１５０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとＣＩＧＳ層で発生したホールのブロッキング効果が低下するという不都合を生じるおそれがある。一方、１μｍより厚くなると、透過率が低下し、外光の吸収が阻害されるという不都合を生じるおそれがある。このことにより、ｎ型半導体層１５０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
さらに、ｎ型半導体層１５０は、抵抗値が１ｋΩ／□以上１０００ｋΩ／□以下に形成されている。ここで、抵抗値が１ｋΩ／□より小さくなると、光吸収層１３０で形成された電子が容易に陽極側に移動し、開放端電圧が低下し、光電変換効率の低下を招くおそれがある。一方、抵抗値が１０００ｋΩ／□より大きくなると、開放端電圧は向上するが、光起電力素子１００の駆動電圧の上昇を招くおそれがある。このことにより、ｎ型半導体層１５０の抵抗値は、１ｋΩ／□以上１０００ｋΩ／□以下に設定される。
そして、このｎ型半導体層１５０の製膜は、例えばアルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧が１×１０-2Ｐａより低くなると低抵抗膜が形成されるという不都合を生じるおそれがある。一方、酸素分圧が０．２Ｐａより高くなると直流スパッタリング製膜法においてプラズマの放電が不安定になり、安定した製膜ができないという不都合を生じるおそれがある。また、基板温度が１００℃より低くなるとｎ型のバッファ層１４０の成分（硫黄（Ｓ）等）とｎ型半導体層１５０との界面反応が進行せず、ｎ型半導体層１５０が高抵抗化しないという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
また、ｎ型半導体層１５０は、上述したように、光吸収層１３０およびバッファ層１４０とともにメカニカルスクライビングなどにて分割されている。
そして、ｎ型半導体層１５０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなるとＣＩＧＳ層で発生したホールのブロッキング効果が低下するという不都合を生じるおそれがある。一方、１μｍより厚くなると、透過率が低下し、外光の吸収が阻害されるという不都合を生じるおそれがある。このことにより、ｎ型半導体層１５０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
さらに、ｎ型半導体層１５０は、抵抗値が１ｋΩ／□以上１０００ｋΩ／□以下に形成されている。ここで、抵抗値が１ｋΩ／□より小さくなると、光吸収層１３０で形成された電子が容易に陽極側に移動し、開放端電圧が低下し、光電変換効率の低下を招くおそれがある。一方、抵抗値が１０００ｋΩ／□より大きくなると、開放端電圧は向上するが、光起電力素子１００の駆動電圧の上昇を招くおそれがある。このことにより、ｎ型半導体層１５０の抵抗値は、１ｋΩ／□以上１０００ｋΩ／□以下に設定される。
そして、このｎ型半導体層１５０の製膜は、例えばアルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧が１×１０-2Ｐａより低くなると低抵抗膜が形成されるという不都合を生じるおそれがある。一方、酸素分圧が０．２Ｐａより高くなると直流スパッタリング製膜法においてプラズマの放電が不安定になり、安定した製膜ができないという不都合を生じるおそれがある。また、基板温度が１００℃より低くなるとｎ型のバッファ層１４０の成分（硫黄（Ｓ）等）とｎ型半導体層１５０との界面反応が進行せず、ｎ型半導体層１５０が高抵抗化しないという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
また、ｎ型半導体層１５０は、上述したように、光吸収層１３０およびバッファ層１４０とともにメカニカルスクライビングなどにて分割されている。
（透明電極層）
透明電極層１６０は、ｎ型半導体層１５０の上面に、上部電極として薄膜状に積層形成される。透明電極層１６０の層構成材料としては、本実施形態では、前記したｎ型半導体層１５０の層形成材料と同一のＩＺＯを用いた。なお、ｎ型半導体層１５０にＩＺＯ以外の非晶質系の酸化物材料を用いた場合は、当該酸化物材料と同一の材料を透明電極層１６０に用いる。このように、ｎ型半導体層１５０と透明電極層１６０とを同一の層構成材料を用いて形成させることで、同一の製造装置による同一の製膜方法を採用することができる。
透明電極層１６０は、ｎ型半導体層１５０の上面に、上部電極として薄膜状に積層形成される。透明電極層１６０の層構成材料としては、本実施形態では、前記したｎ型半導体層１５０の層形成材料と同一のＩＺＯを用いた。なお、ｎ型半導体層１５０にＩＺＯ以外の非晶質系の酸化物材料を用いた場合は、当該酸化物材料と同一の材料を透明電極層１６０に用いる。このように、ｎ型半導体層１５０と透明電極層１６０とを同一の層構成材料を用いて形成させることで、同一の製造装置による同一の製膜方法を採用することができる。
また、透明電極層１６０は、屈折率がｎ型半導体層１５０より大きく、例えば１．８以上２．３以下、好ましくは２以上２．３以下に形成されている。ここで、屈折率が１．８より小さくなると裏面電極で反射された光の封じ込め効果が低下するという不都合を生じるおそれがある。一方、屈折率が２．３より大きくなると透明電極層１６０での外光反射により、ＣＩＧＳ層での光吸収が低下するという不都合を生じるおそれがある。このことにより、透明電極層１６０の屈折率は、１．８以上２．３以下、好ましくは２．０以上２．３以下に設定される。
そして、透明電極層１６０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると所定の低抵抗膜がえられないという不都合を生じるおそれがある。一方、１μｍより厚くなると、透過率が低下するという不都合を生じるおそれがある。このことにより、透明電極層１６０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
この透明電極層１６０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧が１×１０-3Ｐａより低くなると透過率が低下するという不都合を生じるおそれがある。一方、酸素分圧が５×１０-2Ｐａより高くなると透明電極層１６０の抵抗が増加するという不都合を生じるおそれがある。また、基板温度が１００℃より低くなると透明電極層１６０の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
さらに、透明電極層１６０は、抵抗値が５Ω／□以上２０Ω／□以下に形成されている。ここで、抵抗値が５Ω／□より小さくなると、膜厚が厚くなり透過率が低下するおそれがある。一方、抵抗値が２０Ω／□より大きくなると、光吸収層１３０などで生成した電子および正孔の移動のための十分な閾値電圧が印加されず、エネルギー変換効率の低下を招くという不都合を生じるおそれがある。このことにより、透明電極層１６０の抵抗値は、５Ω／□以上２０Ω／□以下に設定される。
この透明電極層１６０は、後述する表面透明電極層１７０が成膜された後に、例えばメカニカルスクライビングなどによって光起電力素子１００が直列接続される状態にｎ型半導体層１５０が露出する状態に分割される。
そして、透明電極層１６０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると所定の低抵抗膜がえられないという不都合を生じるおそれがある。一方、１μｍより厚くなると、透過率が低下するという不都合を生じるおそれがある。このことにより、透明電極層１６０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
この透明電極層１６０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧が１×１０-3Ｐａより低くなると透過率が低下するという不都合を生じるおそれがある。一方、酸素分圧が５×１０-2Ｐａより高くなると透明電極層１６０の抵抗が増加するという不都合を生じるおそれがある。また、基板温度が１００℃より低くなると透明電極層１６０の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
さらに、透明電極層１６０は、抵抗値が５Ω／□以上２０Ω／□以下に形成されている。ここで、抵抗値が５Ω／□より小さくなると、膜厚が厚くなり透過率が低下するおそれがある。一方、抵抗値が２０Ω／□より大きくなると、光吸収層１３０などで生成した電子および正孔の移動のための十分な閾値電圧が印加されず、エネルギー変換効率の低下を招くという不都合を生じるおそれがある。このことにより、透明電極層１６０の抵抗値は、５Ω／□以上２０Ω／□以下に設定される。
この透明電極層１６０は、後述する表面透明電極層１７０が成膜された後に、例えばメカニカルスクライビングなどによって光起電力素子１００が直列接続される状態にｎ型半導体層１５０が露出する状態に分割される。
（表面透明電極層）
表面透明電極層１７０は、透明電極層１６０の上面に、前記したｎ型半導体層１５０および透明電極層１６０の層形成に用いた層構成材料と同一ＩＺＯを用い、薄膜形成される。なお、ｎ型半導体層１５０および透明電極層１６０にＩＺＯ以外の非晶質系の同一の酸化物材料を用いた場合は、当該酸化物材料と同一の材料を表面透明電極層１７０に用いる。このように、ｎ型半導体層１５０と透明電極層１６０と表面透明電極層１７０とを同一の層構成材料を用いて形成させることで、同一の製造装置による同一の製膜方法を採用することができる。
表面透明電極層１７０は、透明電極層１６０の上面に、前記したｎ型半導体層１５０および透明電極層１６０の層形成に用いた層構成材料と同一ＩＺＯを用い、薄膜形成される。なお、ｎ型半導体層１５０および透明電極層１６０にＩＺＯ以外の非晶質系の同一の酸化物材料を用いた場合は、当該酸化物材料と同一の材料を表面透明電極層１７０に用いる。このように、ｎ型半導体層１５０と透明電極層１６０と表面透明電極層１７０とを同一の層構成材料を用いて形成させることで、同一の製造装置による同一の製膜方法を採用することができる。
また、表面透明電極層１７０は、屈折率が透明電極層１６０より小さく、例えば１．６以上２．０以下、好ましくは１．６以上１．９以下に形成されている。ここで、屈折率が１．６より小さくなると裏面反射電極により反射した光の封じ込め効果が低下するという不都合を生じるおそれがある。一方、屈折率が２．０より大きくなると表面透明電極層での外光反射により、ＣＩＧＳ層での光の吸収が低下するという不都合を生じるおそれがある。このことにより、表面透明電極層１７０の屈折率は、１．６以上２．０以下、好ましくは１．６以上１．９以下に設定される。
そして、表面透明電極層１７０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると反射防止効果が低減するという不都合を生じるおそれがある。一方、１μｍより厚くなると、透過率が低下するという不都合を生じるおそれがある。このことにより、表面透明電極層１７０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
さらに、表面透明電極層１７０は、抵抗値が１００Ω／□以下に形成されている。ここで、抵抗値が１００Ω／□より大きくなると、素子作成の際に上に形成される金属取出し電極との間で接続抵抗の上昇を招くおそれがある。このことにより、表面透明電極層１７０の抵抗値は、１００Ω／□以下に設定される。
この表面透明電極層１７０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０および透明電極層１６０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧が１×１０-3Ｐａより低くなると透過率が低下するという不都合を生じるおそれがある。一方、酸素分圧が５×１０-2Ｐａより高くなると表面透明電極層１７０の抵抗が増加するという不都合を生じるおそれがある。また、基板温度が１００℃より低くなると表面透明電極層１７０の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
また、表面透明電極層１７０は、上述した透明電極層１６０のメカニカルスクライビングなどにて透明電極層１６０とともに分割されている。
そして、表面透明電極層１７０は、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に形成されることが好ましい。ここで、０．０１μｍより薄くなると反射防止効果が低減するという不都合を生じるおそれがある。一方、１μｍより厚くなると、透過率が低下するという不都合を生じるおそれがある。このことにより、表面透明電極層１７０の厚さ寸法は、０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に設定される。
さらに、表面透明電極層１７０は、抵抗値が１００Ω／□以下に形成されている。ここで、抵抗値が１００Ω／□より大きくなると、素子作成の際に上に形成される金属取出し電極との間で接続抵抗の上昇を招くおそれがある。このことにより、表面透明電極層１７０の抵抗値は、１００Ω／□以下に設定される。
この表面透明電極層１７０の製膜は、例えばＡｒとＯ2との混合ガスを用いたスパッタ製膜、特にｎ型半導体層１５０および透明電極層１６０の製膜方法と同一の直流スパッタリングにおいて、酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。
ここで、酸素分圧が１×１０-3Ｐａより低くなると透過率が低下するという不都合を生じるおそれがある。一方、酸素分圧が５×１０-2Ｐａより高くなると表面透明電極層１７０の抵抗が増加するという不都合を生じるおそれがある。また、基板温度が１００℃より低くなると表面透明電極層１７０の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が２００℃より高くなるとｎ型のバッファ層１４０が劣化するという不都合を生じるおそれがある。
また、表面透明電極層１７０は、上述した透明電極層１６０のメカニカルスクライビングなどにて透明電極層１６０とともに分割されている。
［光起電力素子の製造方法］
次に、前述した太陽電池素子の製造方法を説明する。
次に、前述した太陽電池素子の製造方法を説明する。
（裏面電極層形成工程）
裏面電極層形成工程では、ガラス基板１１０上に裏面電極層１２０を薄膜形成する。
具体的には、Ｍｏ（モリブデン）などの電極材料を、ＤＣスパッタなどの各種製膜方法により、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に、ガラス基板１１０上に製膜する。
裏面電極層形成工程では、ガラス基板１１０上に裏面電極層１２０を薄膜形成する。
具体的には、Ｍｏ（モリブデン）などの電極材料を、ＤＣスパッタなどの各種製膜方法により、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に、ガラス基板１１０上に製膜する。
（光吸収層形成工程）
次に、裏面電極層１２０の上に前記したカルコパイライト型の結晶構造を有する化合物からなる光吸収層１３０を、蒸着法、スパッタ法、プラズマＣＶＤ法、スプレー法、印刷法等によって形成する。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層を形成させる。光吸収層１３０は、これらの方法に限らず、例えばＣｕ−Ｉｎ−Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。この光吸収層１３０は厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下で製膜される。
なお、この光吸収層１３０は、裏面電極層１２０上に製膜後、後述するバッファ層１４０をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０が露出する状態に分割されて、隣接する裏面電極層１２０に亘って架橋する状態に形成される。
次に、裏面電極層１２０の上に前記したカルコパイライト型の結晶構造を有する化合物からなる光吸収層１３０を、蒸着法、スパッタ法、プラズマＣＶＤ法、スプレー法、印刷法等によって形成する。本実施形態では、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅをスパッタリングや蒸着などにて薄膜形成された、いわゆるＣＩＧＳ系の光吸収層を形成させる。光吸収層１３０は、これらの方法に限らず、例えばＣｕ−Ｉｎ−Ｇａをアニーリングにてセレン化するなど、各種方法が利用できる。この光吸収層１３０は厚さ寸法が０．１μｍ以上１０μｍ以下、好ましくは０．５μｍ以上５μｍ以下で製膜される。
なお、この光吸収層１３０は、裏面電極層１２０上に製膜後、後述するバッファ層１４０をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層１２０が露出する状態に分割されて、隣接する裏面電極層１２０に亘って架橋する状態に形成される。
（バッファ層形成工程）
バッファ層形成工程では、光吸収層形成工程で形成された光吸収層１３０上に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を形成する。
バッファ層１４０は、前記したように、バッファ層１４０の層自体の屈折率、膜厚が所定範囲内に入るように、例えばＩｎＳをＣＢＤ（ケミカル・バス・デポジション）の製造条件で溶液成長させ、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下で薄膜形成される。
バッファ層形成工程では、光吸収層形成工程で形成された光吸収層１３０上に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を形成する。
バッファ層１４０は、前記したように、バッファ層１４０の層自体の屈折率、膜厚が所定範囲内に入るように、例えばＩｎＳをＣＢＤ（ケミカル・バス・デポジション）の製造条件で溶液成長させ、厚さ寸法が０．０１μｍ以上０．５μｍ以下、好ましくは０．１μｍ以上０．５μｍ以下で薄膜形成される。
（ｎ型半導体層形成工程）
次に、バッファ層１４０の上に、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性で非晶質のｎ型半導体層１５０を、前記した屈折率および膜厚の所定範囲内に入るように、層形成条件を適宜調整する。
このｎ型半導体層１５０の製膜に際しては、例えばインジウム（Ｉｎ）、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０-2Ｐａ以上０．２Ｐａとする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で行う。
このようにして、（Ｉｎ2Ｏ3＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、ｎ型半導体層１５０は、屈折率が１．６以上２．０以下の非晶質に形成される。
次に、バッファ層１４０の上に、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性で非晶質のｎ型半導体層１５０を、前記した屈折率および膜厚の所定範囲内に入るように、層形成条件を適宜調整する。
このｎ型半導体層１５０の製膜に際しては、例えばインジウム（Ｉｎ）、亜鉛（Ｚｎ）を適宜の条件で製膜する。具体的には、アルゴン（Ａｒ）と酸素（Ｏ2）との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０-2Ｐａ以上０．２Ｐａとする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で行う。
このようにして、（Ｉｎ2Ｏ3＋ＺｎＯ）を主要組成とし、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、ｎ型半導体層１５０は、屈折率が１．６以上２．０以下の非晶質に形成される。
（透明電極層形成工程）
次に、ｎ型半導体層１５０の上に、前記したｎ型半導体層形成工程における薄膜形成方法と同じ直流スパッタリング法によって、透明電極層１６０を、前記した屈折率および膜厚の所定範囲内に入るように、層形成条件を適宜調整する。
この透明電極層１６０の製膜に際しては、ｎ型半導体層１５０と同一の層構成材料を用いて同一の製膜方法により製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、透明電極層１６０は、屈折率が１．６以上２以下、好ましくは１．６以上１．９以下、の非晶質に形成される。
次に、ｎ型半導体層１５０の上に、前記したｎ型半導体層形成工程における薄膜形成方法と同じ直流スパッタリング法によって、透明電極層１６０を、前記した屈折率および膜厚の所定範囲内に入るように、層形成条件を適宜調整する。
この透明電極層１６０の製膜に際しては、ｎ型半導体層１５０と同一の層構成材料を用いて同一の製膜方法により製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、透明電極層１６０は、屈折率が１．６以上２以下、好ましくは１．６以上１．９以下、の非晶質に形成される。
（表面透明電極層形成工程）
次に、透明電極層１６０の上に、前記したｎ型半導体層形成工程および透明電極層形成工程における薄膜形成方法と同じ直流スパッタリング法によって、表面透明電極層１７０を、前記した屈折率および膜厚が所定範囲内に入るように、層形成条件を適宜調整する。
また、この透明電極層１６０の製膜に際しては、ｎ型半導体層１５０および透明電極層１６０と同一の層構成材料を用いて同一の製膜方法により製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、表面透明電極層１７０は、屈折率が１．６以上２以下、好ましくは１．６以上１．９以下、の非晶質に形成される。
次に、透明電極層１６０の上に、前記したｎ型半導体層形成工程および透明電極層形成工程における薄膜形成方法と同じ直流スパッタリング法によって、表面透明電極層１７０を、前記した屈折率および膜厚が所定範囲内に入るように、層形成条件を適宜調整する。
また、この透明電極層１６０の製膜に際しては、ｎ型半導体層１５０および透明電極層１６０と同一の層構成材料を用いて同一の製膜方法により製膜する。具体的には、ＡｒとＯ2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧を１×１０-3Ｐａ以上５×１０-2Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が（Ｉｎ2Ｏ3＋ＺｎＯ）となる非晶質で、厚さ寸法が０．０１μｍ以上１μｍ以下、好ましくは０．１μｍ以上１μｍ以下に薄膜形成する。この製造条件により、表面透明電極層１７０は、屈折率が１．６以上２以下、好ましくは１．６以上１．９以下、の非晶質に形成される。
［実施形態の効果］
以上のような実施形態によれば、次のような効果が得られる。
同一の層構成材料であるＩＺＯを主成分とし、同一の直流スパッタリング装置を用い、前記した所定の温度条件、酸素分圧条件にてｎ型半導体層１５０と透明電極層１６０と表面透明電極層１７０とを形成することで、前記した屈折率や膜厚の関係を有した積層構造が形成される。
よって、ｎ型半導体層１５０の屈折率が１．６以上２．０以下であって、透明電極層１６０の屈折率が１．８以上２．３以下であって、表面透明電極層１７０の屈折率が１．６以上２．０以下であり、透明電極層１６０の屈折率はｎ型半導体層１５０の屈折率よりも大きく、表面透明電極層１７０の屈折率は透明電極層の屈折率よりも小さいため、光吸収層１３０へ到達する前の外光反射を抑え、さらに、屈折率の大きい透明電極層１６０内部で入射した光が効果的に内部反射し、光の閉じ込め効果が向上する。ゆえに、高い光電変換効率を有する光起電力素子を得ることができる。
以上のような実施形態によれば、次のような効果が得られる。
同一の層構成材料であるＩＺＯを主成分とし、同一の直流スパッタリング装置を用い、前記した所定の温度条件、酸素分圧条件にてｎ型半導体層１５０と透明電極層１６０と表面透明電極層１７０とを形成することで、前記した屈折率や膜厚の関係を有した積層構造が形成される。
よって、ｎ型半導体層１５０の屈折率が１．６以上２．０以下であって、透明電極層１６０の屈折率が１．８以上２．３以下であって、表面透明電極層１７０の屈折率が１．６以上２．０以下であり、透明電極層１６０の屈折率はｎ型半導体層１５０の屈折率よりも大きく、表面透明電極層１７０の屈折率は透明電極層の屈折率よりも小さいため、光吸収層１３０へ到達する前の外光反射を抑え、さらに、屈折率の大きい透明電極層１６０内部で入射した光が効果的に内部反射し、光の閉じ込め効果が向上する。ゆえに、高い光電変換効率を有する光起電力素子を得ることができる。
また、ｎ型半導体層１５０と透明電極層１６０と表面透明電極層１７０とが、同一の層構成材料であるＩＺＯを主成分とし、同一の直流スパッタリング法にて所定の条件下で形成されるので、各層形成工程ごとに層構成材料の交換や製造装置の切換を要さずに、前記した屈折率や膜厚の関係を有した積層構造を形成させる。ゆえに、高い光電変換効率を有する光起電力素子を、高い製造効率で得ることができる。
また、バッファ層１４０より高抵抗で光吸収層１３０に対してｎ型となる透光性のｎ型半導体層１５０を、バッファ層１４０に積層形成している。
このため、開放端電圧の低下を防止できる。
このため、開放端電圧の低下を防止できる。
そして、このｎ型半導体層１５０を所定の酸素分圧でスパッタリングにより高抵抗に形成、すなわちＡｒとＯ2との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を１×１０-2Ｐａ以上０．２Ｐａ以下とする条件と、基板温度を１００℃以上２００℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜している。
このため、容易に開放端電圧の低下を防止できる層が得られる。
このため、容易に開放端電圧の低下を防止できる層が得られる。
［実施形態の変形例］
なお、以上に説明した態様は、本発明の一態様を示すものであって、本発明は、上述した実施形態に限定されるものではなく、本発明の目的および効果を達成できる範囲内での変形や改良は、本発明の内容に含まれるものである。また、本発明を実施する際における具体的な構成および形状などは、本発明の目的および効果を達成できる範囲内において、他の構成や形状などとしても問題はない。
すなわち、本発明の光起電力素子として、光吸収層１３０をいわゆるＣＩＧＳ系で形成したが、例えばＣＩＳなどのカルコパイライト構造の化合物にて形成した構成としてもよい。
なお、以上に説明した態様は、本発明の一態様を示すものであって、本発明は、上述した実施形態に限定されるものではなく、本発明の目的および効果を達成できる範囲内での変形や改良は、本発明の内容に含まれるものである。また、本発明を実施する際における具体的な構成および形状などは、本発明の目的および効果を達成できる範囲内において、他の構成や形状などとしても問題はない。
すなわち、本発明の光起電力素子として、光吸収層１３０をいわゆるＣＩＧＳ系で形成したが、例えばＣＩＳなどのカルコパイライト構造の化合物にて形成した構成としてもよい。
その他、本発明の実施における具体的な構成および形状などは、本発明の目的を達成できる範囲で他の構造などとしてもよい。
次に、実施例を挙げて、本発明をより具体的に説明する。実施例および比較例においては、各製造条件に基づいて光起電力素子を製造し、その素子の評価を行った。なお、本発明は実施例などの内容に何ら限定されるものではない。
各実施例において製造した光起電力素子の各層毎の単膜および光起電力素子の評価は以下に示す方法で行った。
（１）膜厚の測定
各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層の膜厚は、膜厚測定のための段差部を設けることで触針法（使用機器：Ｓｌｏａｎ社製のＤＥＫＴＡＫ３０３０）によって測定した。
（２）屈折率の測定
各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層の屈折率は、各層単膜をガラス基板上に作成し、エリプソ法（使用機器：溝尻光学工業社製のＤＶＡ−３６Ｌ）によって測定した。
（３）シート抵抗の測定
各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層のシート抵抗（Ｒｓ）は、各層単膜をガラス基板上に作成し、四端針方（使用機器：三菱油化製のロレスタＦＰ）によって測定した。
（４）光電変換効率の測定
各実施例における光起電力素子の光電変換効率は、透明電極層または表面透明電極層（ＩＺＯ層）を正極、裏面電極層（Ｍｏ層）を負極として利用し、Ａｇペーストを用いたスクリーン印刷法により、ＩＺＯ層及びＭｏ層上に３０μｍ、膜厚０．５μｍの取出し電極を形成し、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで算出した。なお、光源にはキセノンランプからの光を特定の光学フィルターで調整したもの（ソーラーシミュレーション）を光源として用いた。
（１）膜厚の測定
各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層の膜厚は、膜厚測定のための段差部を設けることで触針法（使用機器：Ｓｌｏａｎ社製のＤＥＫＴＡＫ３０３０）によって測定した。
（２）屈折率の測定
各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層の屈折率は、各層単膜をガラス基板上に作成し、エリプソ法（使用機器：溝尻光学工業社製のＤＶＡ−３６Ｌ）によって測定した。
（３）シート抵抗の測定
各実施例における光起電力素子についての、ｎ型半導体層、透明電極層、表面透明電極層の各層のシート抵抗（Ｒｓ）は、各層単膜をガラス基板上に作成し、四端針方（使用機器：三菱油化製のロレスタＦＰ）によって測定した。
（４）光電変換効率の測定
各実施例における光起電力素子の光電変換効率は、透明電極層または表面透明電極層（ＩＺＯ層）を正極、裏面電極層（Ｍｏ層）を負極として利用し、Ａｇペーストを用いたスクリーン印刷法により、ＩＺＯ層及びＭｏ層上に３０μｍ、膜厚０．５μｍの取出し電極を形成し、開放電圧（Ｖｏｃ）、短絡電流密度（Ｉｓｃ）、曲線因子（ＦＦ）を評価することで算出した。なお、光源にはキセノンランプからの光を特定の光学フィルターで調整したもの（ソーラーシミュレーション）を光源として用いた。
（光起電力素子の各層単膜の評価）
実施例１〜実施例１２および比較例１〜比較例２では、光起電力素子を構成する各層の単膜をガラス基板もしくはガラス基板上に製膜したＩｎＳ上に薄膜形成し、各層のシート抵抗値Ｒｓ、屈折率を評価した。その結果を表１に示す。
なお、ガラス基板上もしくはガラス基板上にＣＢＤ（ケミカル・バス・デポジション）法により、ＩｎＳを溶液成長させて形成させたバッファ層上に、直流（ＤＣ）マグネトロンスパッタリング法によってｎ型半導体層、透明電極層、表面透明電極層の各層をそれぞれ形成させた。
また、実施例１〜実施例１０および比較例１〜比較例２ではＩＺＯ（Ｉｎ２Ｏ３＋ＺｎＯ）をターゲット材料として用い、実施例１１〜実施例１２では、ＩＺＯに所定濃度の硫黄（Ｓ）が含有されているものをターゲット材料として用いた。
実施例１〜実施例１２および比較例１〜比較例２では、光起電力素子を構成する各層の単膜をガラス基板もしくはガラス基板上に製膜したＩｎＳ上に薄膜形成し、各層のシート抵抗値Ｒｓ、屈折率を評価した。その結果を表１に示す。
なお、ガラス基板上もしくはガラス基板上にＣＢＤ（ケミカル・バス・デポジション）法により、ＩｎＳを溶液成長させて形成させたバッファ層上に、直流（ＤＣ）マグネトロンスパッタリング法によってｎ型半導体層、透明電極層、表面透明電極層の各層をそれぞれ形成させた。
また、実施例１〜実施例１０および比較例１〜比較例２ではＩＺＯ（Ｉｎ２Ｏ３＋ＺｎＯ）をターゲット材料として用い、実施例１１〜実施例１２では、ＩＺＯに所定濃度の硫黄（Ｓ）が含有されているものをターゲット材料として用いた。
（光起電力素子の単膜の評価結果）
ｎ型半導体層の実施例１〜実施例３と透明電極層の実施例４および実施例５とを比較すると、酸素分圧を低く設定することによって、シート抵抗が低くなり、屈折率は大きくなった。
さらに、実施例４および実施例５の条件から、実施例６〜８のように、基板温度を高く設定することによって、シート抵抗が低いまま、屈折率が小さくなった。
そして、実施例９、実施例１０、および比較例２で比較すると、バッファ層（ＩｎＳ）上にｎ型半導体層を形成させると、基板温度が高くなるにつれて、ｎ型半導体層内の硫黄濃度が上昇し、シート抵抗が高くなった。
また、実施例１１と実施例１２とを比較すると、ターゲット材料の硫黄濃度が高いとシート抵抗が高くなった。
ｎ型半導体層の実施例１〜実施例３と透明電極層の実施例４および実施例５とを比較すると、酸素分圧を低く設定することによって、シート抵抗が低くなり、屈折率は大きくなった。
さらに、実施例４および実施例５の条件から、実施例６〜８のように、基板温度を高く設定することによって、シート抵抗が低いまま、屈折率が小さくなった。
そして、実施例９、実施例１０、および比較例２で比較すると、バッファ層（ＩｎＳ）上にｎ型半導体層を形成させると、基板温度が高くなるにつれて、ｎ型半導体層内の硫黄濃度が上昇し、シート抵抗が高くなった。
また、実施例１１と実施例１２とを比較すると、ターゲット材料の硫黄濃度が高いとシート抵抗が高くなった。
（光起電力素子の評価）
実施例１３〜実施例２２および比較例３〜比較例９では、光起電力素子を製造し、素子の性能評価を行った。結果を表２〜表４に示す。
なお、上記各例においては共通の素子基板を用いた。素子基板の構成としては、まず、ガラス基板上に、直流マグネトロンスパッタリング法により、Ｍｏからなる裏面電極層を形成させた。
次に、この裏面電極層の上に、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅを蒸着源とした共蒸着法により、ＣＩＧＳ系の光吸収層を形成させた。
その後、この光吸収層の上に、ＣＢＤ（ケミカル・バス・デポジション）法により、ＩｎＳを溶液成長させてバッファ層を形成させた。
そして、このバッファ層の上に、直流（ＤＣ）マグネトロンスパッタリング法または高周波（ＲＦ）マグネトロンスパッタリング法により、以下に示す各種スパッタリングターゲットを用いｎ型半導体層、透明電極層、表面透明電極層を薄膜形成させた。
・スパッタリングターゲット
(i) ＩＺＯ （Ｉｎ２Ｏ３：ＺｎＯ＝９０ｗｔ％：１０ｗｔ％）
(ii) ＺｎＯ
(iii) ＡＺＯ（Ａｌ２Ｏ３：ＺｎＯ＝２ｗｔ％：９８ｗｔ％）
(iv) ＩＴＯ（Ｉｎ２Ｏ３：ＳｎＯ２＝９０ｗｔ％：１０ｗｔ％）
実施例１３〜実施例２２および比較例３〜比較例９では、光起電力素子を製造し、素子の性能評価を行った。結果を表２〜表４に示す。
なお、上記各例においては共通の素子基板を用いた。素子基板の構成としては、まず、ガラス基板上に、直流マグネトロンスパッタリング法により、Ｍｏからなる裏面電極層を形成させた。
次に、この裏面電極層の上に、Ｃｕ、Ｉｎ、Ｇａ、Ｓｅを蒸着源とした共蒸着法により、ＣＩＧＳ系の光吸収層を形成させた。
その後、この光吸収層の上に、ＣＢＤ（ケミカル・バス・デポジション）法により、ＩｎＳを溶液成長させてバッファ層を形成させた。
そして、このバッファ層の上に、直流（ＤＣ）マグネトロンスパッタリング法または高周波（ＲＦ）マグネトロンスパッタリング法により、以下に示す各種スパッタリングターゲットを用いｎ型半導体層、透明電極層、表面透明電極層を薄膜形成させた。
・スパッタリングターゲット
(i) ＩＺＯ （Ｉｎ２Ｏ３：ＺｎＯ＝９０ｗｔ％：１０ｗｔ％）
(ii) ＺｎＯ
(iii) ＡＺＯ（Ａｌ２Ｏ３：ＺｎＯ＝２ｗｔ％：９８ｗｔ％）
(iv) ＩＴＯ（Ｉｎ２Ｏ３：ＳｎＯ２＝９０ｗｔ％：１０ｗｔ％）
（光起電力素子の評価結果）
実施例１３または実施例１４は、ｎ型半導体層と透明電極層の２層をＩＺＯで形成させた場合であって、透明電極層の屈折率をｎ型半導体層よりも大きく形成させた。比較例３は、これと同じターゲット材料を用いているが、屈折率は両層とも同じに形成させた。その結果、実施例１３および実施例１４が優れた変換効率を示した。
実施例１５〜２１は、実施例１３に対し、さらに表面透明電極層もＩＺＯで形成させたものであって、表面透明電極層は透明電極層よりも屈折率を小さく形成させた。その結果、実施例１５および実施例１８は実施例１３よりも特に優れた変換効率を示した。
これに対して、比較例４や比較例７もｎ型半導体層、透明電極層、表面透明電極層を３層ともＩＺＯで形成させたが、３層ともに屈折率が同一に形成されたために、実施例１５や実施例１８のような変換効率を示さなかった。
また、比較例８〜９では、屈折率の大小関係は実施例１５〜２３と同じ関係を満たすものの、透明電極層の屈折率が２．４と大きくなりすぎてしまい、実施例１５〜２３よりも低い変換効率を示した。
ここまで述べた光起電力素子の各例は、同一の製造装置で製造することができるため、基板を他の製造装置へ搬送する必要も無く、製造効率の面で優れている。
比較例５は従来型の層構成であって、異なる製膜方法で、異なるターゲット材料を用いて光起電力素子を製造したものであるが、変換効率が低いうえに、基板を搬送するなどに時間を要したために製造効率も低いものとなった。
比較例６または比較例７は同一の製造装置で、透明電極層のターゲット材料をそれぞれＡＺＯまたはＩＴＯへと切り替えて製造した光起電力素子である。比較例６は透明電極層の屈折率がｎ型半導体層および表面透明電極層の屈折率よりも低く形成され、比較例７は３層とも同じ屈折率で形成されたものであり、いずれも実施例１５〜実施例２１よりも低い変換効率を示した。
以上より、透明電極層の屈折率がｎ型半導体層よりも大きく、かつ表面透明電極層の屈折率が透明電極層よりも小さく形成させた実施例１５〜２３の光起電力素子は、表面透明電極層では光の屈折を最小限に抑えることができ、透明電極層内部で入射した光が効果的に内部反射し、光の閉じ込め効果が向上し、優れた変換効率を示した。さらに、同一の製造装置で製造することができたので、優れた製造効率も示した。
実施例１３または実施例１４は、ｎ型半導体層と透明電極層の２層をＩＺＯで形成させた場合であって、透明電極層の屈折率をｎ型半導体層よりも大きく形成させた。比較例３は、これと同じターゲット材料を用いているが、屈折率は両層とも同じに形成させた。その結果、実施例１３および実施例１４が優れた変換効率を示した。
実施例１５〜２１は、実施例１３に対し、さらに表面透明電極層もＩＺＯで形成させたものであって、表面透明電極層は透明電極層よりも屈折率を小さく形成させた。その結果、実施例１５および実施例１８は実施例１３よりも特に優れた変換効率を示した。
これに対して、比較例４や比較例７もｎ型半導体層、透明電極層、表面透明電極層を３層ともＩＺＯで形成させたが、３層ともに屈折率が同一に形成されたために、実施例１５や実施例１８のような変換効率を示さなかった。
また、比較例８〜９では、屈折率の大小関係は実施例１５〜２３と同じ関係を満たすものの、透明電極層の屈折率が２．４と大きくなりすぎてしまい、実施例１５〜２３よりも低い変換効率を示した。
ここまで述べた光起電力素子の各例は、同一の製造装置で製造することができるため、基板を他の製造装置へ搬送する必要も無く、製造効率の面で優れている。
比較例５は従来型の層構成であって、異なる製膜方法で、異なるターゲット材料を用いて光起電力素子を製造したものであるが、変換効率が低いうえに、基板を搬送するなどに時間を要したために製造効率も低いものとなった。
比較例６または比較例７は同一の製造装置で、透明電極層のターゲット材料をそれぞれＡＺＯまたはＩＴＯへと切り替えて製造した光起電力素子である。比較例６は透明電極層の屈折率がｎ型半導体層および表面透明電極層の屈折率よりも低く形成され、比較例７は３層とも同じ屈折率で形成されたものであり、いずれも実施例１５〜実施例２１よりも低い変換効率を示した。
以上より、透明電極層の屈折率がｎ型半導体層よりも大きく、かつ表面透明電極層の屈折率が透明電極層よりも小さく形成させた実施例１５〜２３の光起電力素子は、表面透明電極層では光の屈折を最小限に抑えることができ、透明電極層内部で入射した光が効果的に内部反射し、光の閉じ込め効果が向上し、優れた変換効率を示した。さらに、同一の製造装置で製造することができたので、優れた製造効率も示した。
本発明は、導電性を有するｐ型でカルコパイライト構造の化合物にて薄膜形成された光吸収層を備えた光起電力素子、および、その製造方法に利用できる。
１００ 光起電力素子
１１０ ガラス基板
１２０ 裏面電極層
１３０ 光吸収層
１４０ バッファ層
１５０ ｎ型半導体層
１６０ 透明電極層
１７０ 表面透明電極層
１１０ ガラス基板
１２０ 裏面電極層
１３０ 光吸収層
１４０ バッファ層
１５０ ｎ型半導体層
１６０ 透明電極層
１７０ 表面透明電極層
Claims (6)
- ガラス基板と、
このガラス基板の一面に設けられた裏面電極層と、
カルコパイライト構造の化合物にて前記裏面電極層に積層形成された導電性を有するｐ型の光吸収層と、
この光吸収層に積層形成された透光性のｎ型のバッファ層と、
このバッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層と、
このｎ型半導体層に積層形成された透明電極層と、
この透明電極層に積層形成された表面透明電極層と、を備え、
前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とが非晶質系の同一の層構成材料を用いて形成され、
前記透明電極層の屈折率が前記ｎ型半導体層の屈折率より大きく形成されるとともに、前記表面透明電極層の屈折率が前記透明電極層の屈折率よりも小さく形成され、
前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とを形成する非晶質系の同一の層構成材料がインジウムおよび亜鉛を主成分とする酸化物である
ことを特徴とする光起電力素子。 - 請求項１に記載の光起電力素子において、
前記ｎ型半導体層の屈折率が１．６以上２．０以下であって、
前記透明電極層の屈折率が１．８以上２．３以下であって、
前記表面透明電極層の屈折率が１．６以上２．０以下である
ことを特徴とする光起電力素子。 - ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
前記裏面電極層上にカルコパイライト構造の化合物にてｐ型の光吸収層を薄膜形成する光吸収層形成工程と、
前記光吸収層上に透光性のｎ型のバッファ層を薄膜形成するバッファ層形成工程と、
前記バッファ層上に前記バッファ層より高抵抗で前記光吸収層に対してｎ型となる透光性のｎ型半導体層を薄膜形成するｎ型半導体層形成工程と、
前記ｎ型半導体層上に透明電極層を薄膜形成する透明電極層形成工程と、
前記透明電極層上に表面透明電極層を積層形成する表面透明電極層形成工程と、
を実施する光起電力素子の製造方法であって、
前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とを非晶質系の同一の層構成材料を用いて薄膜形成し、
前記透明電極層の屈折率を前記ｎ型半導体層の屈折率よりも大きく形成するとともに、前記表面透明電極層の屈折率を前記ｎ型半導体層の屈折率よりも小さく形成し、
前記ｎ型半導体層形成工程と前記透明電極層形成工程と前記表面透明電極層形成工程とを同一の装置を用いて連続的に行い、
前記ｎ型半導体層と前記透明電極層と前記表面透明電極層とを非晶質系の同一の層構成材料として、インジウムおよび亜鉛を主成分とする酸化物を用いる
ことを特徴とする光起電力素子の製造方法。 - 請求項３に記載の光起電力素子の製造方法において、
前記ｎ型半導体層の屈折率を１．６以上２．０以下に形成し、
前記透明電極層の屈折率が１．８以上２．３以下に形成し、
前記表面透明電極層の屈折率が１．６以上２．０以下に形成する
ことを特徴とする光起電力素子の製造方法。 - 請求項３または請求項４に記載の光起電力素子の製造方法において、
前記ｎ型半導体層形成工程は、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガスを用いた製膜方法における前記混合ガスの酸素分圧が１×１０−２Ｐａ以上０．２Ｐａ以下の範囲に調整された条件と、前記ガラス基板温度が１００℃以上２００℃以下の範囲に調整された条件とのうちの少なくともいずれか一方の条件が設定されて前記ｎ型半導体層を非晶質薄膜に形成する
ことを特徴とする光起電力素子の製造方法。 - 請求項３から請求項５のいずれか一項に記載の光起電力素子の製造方法において、
前記透明電極層形成工程は、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガスを用いた前記ｎ型半導体層形成工程と同一の製膜方法における前記混合ガスの酸素分圧が１×１０−３Ｐａ以上５×１０−２Ｐａ以下の範囲に調整された条件と、前記ガラス基板温度が１００℃以上２００℃以下の範囲に調整された条件とのうちの少なくともいずれか一方の条件が設定されて前記透明電極層を非晶質薄膜に形成する
ことを特徴とする光起電力素子の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008270257A JP5594949B2 (ja) | 2008-10-20 | 2008-10-20 | 光起電力素子、および、その製造方法 |
| EP09822006.4A EP2360733A4 (en) | 2008-10-20 | 2009-10-19 | PV ELEMENT AND MANUFACTURING METHOD THEREFOR |
| PCT/JP2009/068012 WO2010047309A1 (ja) | 2008-10-20 | 2009-10-19 | 光起電力素子、および、その製造方法 |
| KR1020117011455A KR20110091683A (ko) | 2008-10-20 | 2009-10-19 | 광기전력 소자 및 그 제조 방법 |
| US13/124,902 US20110197967A1 (en) | 2008-10-20 | 2009-10-19 | Photovoltaic element and method for manufacturing same |
| CN200980142325.0A CN102187472B (zh) | 2008-10-20 | 2009-10-19 | 光致电压元件及其制造方法 |
| TW098135433A TW201034213A (en) | 2008-10-20 | 2009-10-20 | Photovoltaic element and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008270257A JP5594949B2 (ja) | 2008-10-20 | 2008-10-20 | 光起電力素子、および、その製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010098263A JP2010098263A (ja) | 2010-04-30 |
| JP5594949B2 true JP5594949B2 (ja) | 2014-09-24 |
Family
ID=42259718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008270257A Expired - Fee Related JP5594949B2 (ja) | 2008-10-20 | 2008-10-20 | 光起電力素子、および、その製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5594949B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009557A (ja) * | 2009-06-26 | 2011-01-13 | Kyocera Corp | 光電変換セルおよび光電変換モジュール |
| KR101091361B1 (ko) * | 2010-07-30 | 2011-12-07 | 엘지이노텍 주식회사 | 태양광 발전장치 및 이의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3308785B2 (ja) * | 1995-11-10 | 2002-07-29 | キヤノン株式会社 | 光起電力素子 |
| JP4257443B2 (ja) * | 2000-03-10 | 2009-04-22 | 本田技研工業株式会社 | 太陽電池およびその製造方法 |
| JP4841173B2 (ja) * | 2005-05-27 | 2011-12-21 | 昭和シェル石油株式会社 | Ｃｉｓ系薄膜太陽電池の高抵抗バッファ層・窓層連続製膜方法及び製膜装置 |
| US20070093006A1 (en) * | 2005-10-24 | 2007-04-26 | Basol Bulent M | Technique For Preparing Precursor Films And Compound Layers For Thin Film Solar Cell Fabrication And Apparatus Corresponding Thereto |
-
2008
- 2008-10-20 JP JP2008270257A patent/JP5594949B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010098263A (ja) | 2010-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010047309A1 (ja) | 光起電力素子、および、その製造方法 | |
| US8658890B2 (en) | Solar cell and method of manufacturing solar cell | |
| JP2004311968A (ja) | 積層型光起電力素子及びその製造方法 | |
| KR20150031889A (ko) | 테양전지 | |
| US9935211B2 (en) | Back contact structure for photovoltaic devices such as copper-indium-diselenide solar cells | |
| EP2437316A2 (en) | Photovoltaic device and method for making the same | |
| US20100200059A1 (en) | Dual-side light-absorbing thin film solar cell | |
| KR101172206B1 (ko) | 태양 전지 | |
| JP2004296749A (ja) | 両面受光太陽電池 | |
| JP2014209586A (ja) | 薄膜太陽電池及びその製造方法 | |
| JP2012204617A (ja) | 光起電力素子、及び当該光起電力素子の製造方法 | |
| CN105097980B (zh) | 薄膜太阳能电池及其制造方法 | |
| JP2014503125A (ja) | 太陽電池及びその製造方法 | |
| JP5465860B2 (ja) | 光起電力素子、および、その製造方法 | |
| US20150136215A1 (en) | Solar cell contacts and method of fabricating same | |
| KR101189415B1 (ko) | 태양전지 및 이의 제조방법 | |
| JP5421752B2 (ja) | 化合物半導体太陽電池 | |
| JP5594949B2 (ja) | 光起電力素子、および、その製造方法 | |
| JP5465859B2 (ja) | 光起電力素子、および、その製造方法 | |
| JP2017059656A (ja) | 光電変換素子および太陽電池 | |
| JP2013510427A (ja) | 太陽電池及びその製造方法 | |
| US20210135041A1 (en) | Method of fabricating see-through thin film solar cell | |
| JP4574709B2 (ja) | 積層型光起電力素子の製造方法 | |
| KR20120111366A (ko) | 얇은 알루미늄 박막을 이용한 태양전지 모듈 제조방법 | |
| EP2437289A2 (en) | Photovoltaic device and method for making |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5594949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |